DE69233604T2 - Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung - Google Patents

Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung Download PDF

Info

Publication number
DE69233604T2
DE69233604T2 DE69233604T DE69233604T DE69233604T2 DE 69233604 T2 DE69233604 T2 DE 69233604T2 DE 69233604 T DE69233604 T DE 69233604T DE 69233604 T DE69233604 T DE 69233604T DE 69233604 T2 DE69233604 T2 DE 69233604T2
Authority
DE
Germany
Prior art keywords
layer
integrated circuit
dielectric layer
amorphous silicon
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69233604T
Other languages
English (en)
Other versions
DE69233604D1 (de
Inventor
R. Subhash San Jose NARIANI
Vivek Milpitas JAIN
Dipanker Cupertino PRAMANIK
Kuang-Yeh Los Gatos CHANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69233604D1 publication Critical patent/DE69233604D1/de
Application granted granted Critical
Publication of DE69233604T2 publication Critical patent/DE69233604T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf integrierte Schaltkreise und Mehrschichtstrukturen zur Herstellung von integrierten Schaltkreisen. Genauer gesagt, die vorliegende Erfindung bezieht sich auf bestimmte Mehrschichtstrukturen und Verfahren zur Herstellung von Mehrschichtstrukturen zur Unterdrückung einer Kanal-Feldumkehrung von Isolationsimplantationen zwischen Transistoren in integrierten Schaltkreisen (ICs).
  • Stand der Technik
  • Typischerweise weisen integrierte Schaltkreise eine große Anzahl, auf einem Siliciumsubstrat vorgesehene Bauelemente (z.B. Transistoren) auf, welche, zum Beispiel durch Verwendung einer Feldoxidschicht, voneinander elektrisch getrennt sind. Eine elektrische Trennung der Transistoren wird typischerweise erreicht, indem ein Siliciumsubstratkanal zwischen Transistoren zuerst dotiert wird, um zu verhindern, dass Ladungsträger durch den Kanal wandern. Somit wird der Isolationskanal, sofern die Transistoren vom n-Typ sind, mit einer p-leitenden Dotierungssubstanz, wie z.B. Bor, dotiert. Es werden ebenfalls Oxidschichten zwischen Transistoren vorgesehen, um den dotierten Isolationskanal gegen Spannungen, welche während der Herstellung, der Kapselung und des Betriebs des integrierten Schaltkreises angelegt wurden, zu isolieren.
  • Typischerweise werden Transistoren selektiv geschaltet, indem Metallisierungsschichten als Metallleiterbahnen photolithographisch strukturiert werden. Um eine Leitungsführung einer Metallleiterbahn über ein Mehrebenensubstrat zu ermöglichen, werden typischerweise zwei Metallisierungsebenen oder mehr verwendet, um jede Metallleiterbahn auszubilden. Jede Metallisierungsebene ist durch eine dielektrische Schicht getrennt, um jede Metallisierungsebene zu isolieren und ein Kurzschließen von Leiterbahnen zu verhindern. In der dielektrischen Schicht können Durchkontaktierungen gebildet werden, um Leiterbahnen in verschiedenen Metallisierungsebenen fertig zu stellen. Diese dielektri schen Schichten entsprechen gewöhnlich der Oberfläche der Leiterbahnen; somit werden zwischen den Leiterbahnen Täler ausgebildet.
  • Um Zwischenschichten des ICs während der Herstellung zu planarisieren, wird die dielektrische Schicht als Intermetalloxid-Schichtelement, welches zwischen jeder Metallisierungsschicht angeordnet ist, ausgebildet. Das Intermetalloxid-Schichtelement weist eine SOG-(Spin on Glass)-Schicht auf, welche als Flüssigkeit zum Einfüllen in die, durch jede Metallisierungsschicht erzeugten Täler verwendet wird. Es wird eine äußere Passivierungsschicht gebildet, welche den integrierten Schaltkreis gegen Umgebungsbedingungen, wie z.B. Feuchtigkeit, schützt. Diese Passivierungsschicht kann zum Beispiel aus einem Siliciumnitrid bestehen.
  • Der zuvor erwähnte, integrierte Schaltkreis ist für Leckstrom zwischen benachbarten Transistoren, welche durch Isolationsflächen getrennt sind, anfällig. Dem darunter liegenden Substrat und der Dicke der Oxidschicht ist eine Schwellenspannung zugeordnet. Sobald eine Spannung an das Isolationsoxid so angelegt wird, dass die Schwellenspannung überschritten wird, tritt eine Umkehrung des Kanalsubstrats unterhalb der Oxidschicht auf, und Ladungsträger wandern zwischen benachbarten Transistoren. Dieser Effekt beeinträchtigt die Leistung des integrierten Schaltkreises, reduziert die Fertigungsausbeute und erhöht Kosten.
  • Es gibt viele verschiedene Umstände, bei denen eine Spannung an die Oxidschicht angelegt wird, die einen Isolationsdurchbruch bewirkt. Zum Beispiel erzeugt eine Reaktion zwischen der Nitridpassivierungsschicht und der SOG-Schicht eine Ladung, welche zur Umkehrung des Isolationskanals führt. Während der Herstellung der IC-Bausteine bewirken bestimmte Operationen bei hoher Temperatur, dass Wasserstoff von der Nitridpassivierungsschicht freigesetzt wird. Dieser freie Wasserstoff breitet sich nach unten aus und geht in der organischen SOG-Schicht mit Kohlenstoff eine Reaktion ein. Diese Reaktion resultiert in der Erzeugung einer positiven Ladung, welche ausreicht, um einen Isolationsdurchbruch hervorzurufen. Darüber hinaus sind viele Fertigungsoperationen vorgesehen, bei denen eine Ladung in dem Isolationsoxid induziert werden kann, so dass eine Umkehrung des darunter liegenden Kanals stattfindet.
  • In der gleichzeitig anhängigen, gemeinsam abgetretenen Patentanmeldung 07/476 089, eingereicht am 5. März 1990, werden exemplarische Lösungen für das zuvor erwähnte Isolationsdurchbruchproblem vorgeschlagen. Zum Beispiel wird die intermetallische Oxidschichtanordnung so modifiziert, dass eine oder beide Oxidschichten, zwischen denen die SOG-Schicht angeordnet ist, mit Silicium angereichert werden. Dangling-Bonds des Siliciums neutralisieren Ladung, welche durch die Reaktion des Wasserstoffs und Kohlenstoffs erzeugt wird, insbesondere dann, wenn die angereicherte Schicht unterhalb der SOG-Schicht liegt. Die mit Silicium angereicherte Intermetalloxidschicht wird erzeugt, indem, neben anderen Verfahren, während der Plasmaabscheidung ein zusätzliches, Silicium enthaltendes Reagens hinzugefügt wird.
  • Obgleich das Einbringen von mit Silicium angereichertem Oxid einen Isolationsdurchbruch auf Grund der Reaktion zwischen der Nitridpassivierungsschicht und der SOG-Schicht verringert, wäre es wünschenswert, einen, durch andere Phänomene hervorgerufenen Isolationsdurchbruch weiter zu unterdrücken, ohne Eigenschaften (z.B. Stufenüberdeckung, Beanspruchung sowie Ätzraten) der Intermetalloxidschichten zu ändern. Ebenso wäre es wünschenswert, die Herstellung des integrierten Schaltkreises zu vereinfachen, Herstellungskosten zu reduzieren und die Feldoxidschicht gegen Spannungen oder Ladungen, die in andere Schichten als die SOG-Schicht eingebracht werden, abzuschirmen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung weist ein integrierter Mehrschichtschaltkreis eine Feldoxidschicht und einen Substratkanal auf, welche gegen Spannungen, die in obere Schichten des Bausteins eingebracht werden, abgeschirmt sind. Diese Abschirmung wird vorgesehen, ohne Charakteristiken von vorhandenen Schichten des integrierten Schaltungsbausteins zu modifizieren. Dadurch kann ein integrierter Schaltkreis unter Verwendung von Standardgeräten zur Oxidabscheidung und mit Schichten, welche Standardcharakteristiken aufweisen, hergestellt werden.
  • Genauer gesagt, die vorliegende Erfindung bezieht sich auf einen integrierten Schaltkreis, wie in Anspruch 1 definiert.
  • Eine Schicht aus amorphem Silicium wird unterhalb einer SOG-Schicht eines integrierten Schaltkreises ausgebildet, um eine Ladung, welche in dieser in Folge einer Reaktion einer Nitrid-Passivierungsschicht mit Kohlenstoff in der SOG-Schicht oder in Folge eines anderen, eine Ladung erzeugenden Phänomens erzeugt wird, zu neutralisieren. Eine weitere Schicht aus amorphem Silicium wird auf der Oberseite der SOG-Schicht zur Neutralisierung von Ladungen ausgebildet. In einem weiteren Beispiel wird eine Schicht aus amorphem Silicium zwischen einer dielektrischen Borphosphorsilicatglas-(BPSG)-Schicht und einer Feldoxidschicht ausgebildet.
  • Des Weiteren wäre es wünschenswert, die zuvor erwähnten Vorteile durch Verwendung von amorphem Silicium zu erreichen. Obgleich amorphes Silicium in integrierten Schaltkreisen verwendet wurde, wird es normalerweise als leitende Schicht verwendet oder wird in Verbindung mit anderen Schichten eingesetzt, um Merkmale, wie z.B. Drahtkorrosionsbeständigkeit, vorzusehen.
  • Zum Beispiel offenbart US 5 047 826 einen integrierten Schaltkreis, welcher einen Hochohmwiderstand aufweist, der durch Verwendung einer einzelnen, leitenden Schicht 34 aus amorphem Silicium, die in einem integrierten Schaltkreis mit dielektrischen Schichten 26, 28 und Metallisierungsschichten 66, 68 gebildet wird, vorgesehen wird. Die Schicht aus amorphem Silicium wird mit leitenden Eigenschaften unterhalb einer dielektrischen Schicht 58 ausgebildet, wobei die leitende Schicht aus amorphem Silicium zum Teil zur Ausbildung der leitenden, zweiten Platte 34 eines Kondensators 17c sowie eines Sicherungskörpers 30 verwendet wird.
  • Das japanische Dokument Nr. 58-4948 wird in Patent Abstracts of Japan, Band 7, Nr. 76 (E167), 30. März 1983, in Bezug auf die Verwendung einer einzelnen Schicht 3 aus amorphem Silicium beschrieben. Auf der Schicht aus amorphem Silicium wird eine PSG-Schicht aufgebracht, wobei die Konfiguration zur Verbesserung der Aluminiumleitungskorrosionsbeständigkeit verwendet wird.
  • Somit wurden, obgleich die Verwendung von amorphem Silicium in integrierten Schaltkreisen bekannt ist, Schichten aus amorphem Silicium nicht als nicht leitende Schichten verwendet, um zum Beispiel eine Feldoxidschicht und einen Substratkanal gegen Isolationsdurchbruch abzuschirmen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – einen Querriss eines konventionellen, integrierten Mehrschichtschaltkreises; sowie
  • 2 – einen Querriss einer Isolationsfläche „A" von 1 in einem exemplarischen, integrierten Mehrschichtschaltkreis gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • 1 zeigt einen allgemeinen Querschnitt eines konventionellen, integrierten Schaltkreises. Es sind zwei Transistoren 1 und 2 auf einem Siliciumsubstrat 3 ausgebildet und durch eine Feldoxidschicht 4 getrennt. Die Transistoren weisen jeweilige, mit n-leitenden Materialien, wie zum Beispiel Phosphor oder Arten, dotierte Sourcebereiche 20, 21 und Drainbereiche 22, 23 sowie leitende Gates T1, T2, welche, wie vom Stand der Technik her bekannt, aus Metallen oder Polysilicium gefertigt sind, auf. Ein Substratkanal 5 unterhalb der Feldoxidschicht ist mit einem p-leitenden Material, wie zum Beispiel Bor, dotiert, um zu verhindern, dass Ladungsträger zwischen den beiden n-leitenden Bereichen wandern. Umgekehrt können der Kanal vom n-Typ und die Drains und Sources vom p-Typ sein. Sollte eine, die Schwellenspannung überschreitende Spannung an die Feldoxidschicht angelegt werden, tritt eine Umkehrung des p-leitenden Kanals auf, und Ladungsträger wandern durch den Kanal. Dieser Zustand ist im Allgemeinen als Isolationsdurchbruch bekannt.
  • 2 zeigt eine detaillierte Ansicht einer bevorzugten Isolationsfläche „A" von 1, welche gemäß der vorliegenden Erfindung vorgesehen ist. Die Schichten 4 und 5 stellen jeweils eine Feldoxidschicht und ein Kanalsubstrat eines integrierten Schaltkreises dar. Auf der Feldoxidschicht 4 wird eine dielektrische BPSG-Schicht 6 aufgebracht, um die Transistorgates (z.B. T1 und T2) aus Metallleiterbahnen 7, welche bei mindestens einer Metallisierungsschicht ausgebildet sind, zu puffern. Die Leiterbahnen 7 verbinden verschiedene, in dem integrierten Schaltkreis ausgebildete Bauelemente untereinander.
  • Auf der Oberseite der Metallleiterbahn 7 befindet sich ein Intermetalloxid-Schichtelement mit einer unteren Oxidschicht 8, einer SOG-Schicht 9 und einer oberen Oxidschicht 10. Diese Sandwich-Oxidschicht trennt die Leiterbahnen der ersten Metallisierungsebene (d.h. Leiterbahn 7) von Leiterbahnen einer zweiten Metallisierungsebene (d.h. Leiterbahn 12). Jede zusätzliche Metallisierungsschicht würde von einem Intermetalloxid-Schichtelement, welches eine Metallisierungsschicht von der nächsten isoliert, getrennt werden. Nach Ausbildung sämtlicher Metallisierungs- und Intermetalloxidschichten wird eine Nitridpassivierungsschicht 13 auf der obersten Oxidschicht (d.h. Oxidschicht 11 in 2) aufgebracht, um den IC gegen die Umgebung zu schützen.
  • Gemäß einem Beispiel der vorliegenden Erfindung wird durch Plasmaabscheidung zwischen der unteren Oxidschicht 8 und der SOG-Schicht 9 des Intermetalloxid-Schichtelements eine Schicht 14 aus amorphem Silicium ausgebildet. Diese Schicht aus amorphem Silicium kann auf Grund der hohen Konzentration von Silicium-Dangling-Bonds in amorphem Silicium relativ dünn sein, d.h. in der Größenordnung von 500–1000 Angström liegen. Die das Dielektrikum begrenzenden Silicium-Dangling-Bonds neutralisieren in die SOG-Schicht eingebrachte Ladung, welche typischerweise eine Umkehrung des Kanalsubstrats hervorrufen würde.
  • Es können weitere Anordnungen verwendet werden, um Ladung, die sich in der SOG-Schicht aufgebaut hat, zu neutralisieren. Zum Beispiel kann, statt eine einzelne Schicht aus amorphem Silicium unter der SOG-Schicht vorzusehen, eine Schicht auf der Oberseite der SOG-Schicht (d.h. Schicht 14a aus amorphem Silicium) und eine andere unterhalb der SOG-Schicht (Schicht 14) vorgesehen werden. Diese beiden Schichten aus amorphem Silicium können dünner als die in dem oben erwähnten Ausführungsbeispiel vorgesehene, einzelne Schicht sein. Zum Beispiel kann jede der beiden Schichten aus amorphem Silicium etwa 500 Angström betragen.
  • Die vorliegende Erfindung ist weder auf die Neutralisierung von Ladungen, die durch Wechselwirkung zwischen der Nitridpassivierungsschicht und der SOG-Schicht erzeugt werden, noch auf Ladungen, die auf die SOG-Schicht aufgebracht werden, beschränkt. Es wurde festgestellt, dass Ladungen auf dielektrische Schichten in einem integrierten Schaltungsbaustein durch mehrere verschiedene Mechanismen aufgebracht werden können. Zum Beispiel können Glasdefekte Ladungen in der SOG-Schicht erzeugen, selbst wenn die SOG-Schicht anorganisch ist. Ebenso kann die Hochspannungs-Plasmaabscheidung bestimmter dielektrischer Schichten Ladungen in diesen induzieren. Die zuvor erwähnten, bevorzugten Ausführungsbeispiele neutralisieren jedoch die Ladungen.
  • Ein weiterer integrierter Mehrschichtschaltkreis weist eine Schicht 15 aus amorphem Silicium unterhalb der BPSG-Schicht 6 auf, um auf diese aufgebrachte Ladung zu neutralisieren. Auf die gleiche Weise, wie oben in Bezug auf die SOG-Schicht erwähnt, kann die einzelne Schicht aus amorphem Silicium unterhalb der BPSG-Schicht durch zwei solche Schichten (d.h. Schichten 15 und 15a), zwischen denen die BPSG, wie zuvor beschrieben, angeordnet ist, ersetzt werden.
  • Obgleich die vorliegende Erfindung im Zusammenhang mit einer spezifischen Struktur eines integrierten Schaltkreises beschrieben wird, erkennen Fachkundige deren Anwendbarkeit in Bezug auf unerwünschte Ladungen ebenfalls auf andere Halbleiterstrukturen.

Claims (11)

  1. Integrierter Schaltkreis mit: – einem Substrat (3), – mehreren elektrischen Bauelementen (1, 2), welche auf einer Oberfläche des Substrats (3) ausgebildet sind, – Isolationsmitteln (4), welche an die Oberfläche des Substrats (3) angrenzen und die elektrischen Bauelemente (1, 2) voneinander trennen, – mindestens eine Metallisierungsebene aus Metallleiterbahnen (7, 12), um die elektrischen Bauelemente (1, 2) untereinander zu verbinden, wobei zumindest eine Metallisierungsebene aus Metallleiterbahnen (7, 12) relativ zu den elektrischen Bauelementen (1, 2) überdeckend angeordnet ist, – einer ersten dielektrischen Schicht (6, 9), welche zwischen der mindestens einen Metallisierungsebene aus Metallleiterbahnen (7, 12) und den elektrischen Bauelementen (1, 2) vorgesehen ist, wobei der integrierte Schaltkreis dadurch gekennzeichnet ist, dass: – eine erste Schicht (14a, 14, 15a, 15) aus amorphem Silicium auf einer ersten Seite der ersten dielektrischen Schicht (6, 9) gebildet wird, und – eine weitere Schicht (14a, 14, 15a, 15) aus amorphem Silicium auf einer zweiten Seite der ersten dielektrischen Schicht (6, 9) gegenüber der ersten Seite gebildet wird.
  2. Integrierter Schaltkreis nach Anspruch 1, wobei die erste Schicht aus amorphem Silicium zwischen der mindestens einen Metallisierungsschicht (7, 12,) und der ersten dielektrischen Schicht (6, 9) gebildet wird.
  3. Integrierter Schaltkreis nach Anspruch 1, wobei die erste Schicht aus amorphem Silicium auf den Isolationsmitteln (4) zwischen der ersten dielektrischen Schicht (6, 9) und den Isolationsmitteln (4) gebildet wird.
  4. Integrierter Schaltkreis nach Anspruch 1, wobei die erste dielektrische Schicht eine Glasschicht (9) zum Aufschleudern ist, welche zwischen der oberen und unteren Schicht (8, 10) einer intermetallischen Oxidschichtanordnung angeordnet ist.
  5. Integrierter Schaltkreis nach Anspruch 1, wobei die erste dielektrische Schicht eine BPSG-Schicht (6) ist, weiche zwischen den Isolationsmitteln (4) und der mindestens einen Metallisierungsschicht (7, 12) angeordnet ist.
  6. Integrierter Schaltkreis nach Anspruch 1, welcher weiterhin aufweist: – eine zweite dielektrische Schicht (6, 9), welche auf einer Seite der mindestens einen Metallisierungsschicht gegenüber einer Seite, auf welcher die erste dielektrische Schicht (6, 9) vorgesehen ist, ausgebildet ist, sowie – eine dritte Schicht (14, 14a, 15, 15a) aus amorphem Silicium, welche zwischen der zweiten dielektrischen Schicht und der mindestens einen Metallisierungsschicht ausgebildet ist.
  7. Integrierter Schaltkreis nach Anspruch 1, welcher weiterhin aufweist: – eine Nitrid-Passivierungsschicht, wobei die erste Schicht aus amorphem Silicium Ladungen, welche in der ersten dielektrischen Schicht in Folge einer Reaktion der Nitrid-Passivierungsschicht mit der ersten dielektrischen Schicht erzeugt werden, neutralisiert.
  8. Integrierter Schaltkreis nach Anspruch 1, wobei die erste dielektrische Schicht aus einem organischen Material gebildet wird.
  9. Integrierter Schaltkreis nach Anspruch 1, welcher aufweist: – eine Nitrid-Passivierungsschicht, wobei der integrierte Schaltkreis weiterhin dadurch gekennzeichnet ist, dass die erste Schicht (14, 15) aus amorphem Silicium unterhalb der ersten dielektrischen Schicht (6, 9) und die zweite Schicht (14a, 15a) aus amorphem Silicium oberhalb der ersten dielektrischen Schicht vorgesehen ist.
  10. Integrierter Schaltkreis nach Anspruch 9, wobei die zweite Schicht (14a, 15a) aus amorphem Silicium zwischen der mindestens einen Metallisierungsschicht (7, 12) und der ersten dielektrischen Schicht (6, 9) ausgebildet ist.
  11. Integrierter Schaltkreis nach Anspruch 9, wobei die erste Schicht (14, 15) aus amorphem Silicium zwischen der ersten dielektrischen Schicht (6, 9) und den Isolationsmitteln (4) ausgebildet ist.
DE69233604T 1991-10-11 1992-10-09 Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung Expired - Lifetime DE69233604T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US775085 1991-10-11
US07/775,085 US5374833A (en) 1990-03-05 1991-10-11 Structure for suppression of field inversion caused by charge build-up in the dielectric
PCT/US1992/008657 WO1993007644A1 (en) 1991-10-11 1992-10-09 Structure for suppression of field inversion caused by charge build-up in the dielectric

Publications (2)

Publication Number Publication Date
DE69233604D1 DE69233604D1 (de) 2006-05-04
DE69233604T2 true DE69233604T2 (de) 2007-01-18

Family

ID=25103284

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69233604T Expired - Lifetime DE69233604T2 (de) 1991-10-11 1992-10-09 Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung

Country Status (5)

Country Link
US (2) US5374833A (de)
EP (1) EP0608335B1 (de)
JP (1) JP3678423B2 (de)
DE (1) DE69233604T2 (de)
WO (1) WO1993007644A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763937A (en) * 1990-03-05 1998-06-09 Vlsi Technology, Inc. Device reliability of MOS devices using silicon rich plasma oxide films
KR960015322B1 (ko) * 1993-07-23 1996-11-07 현대전자산업 주식회사 차폐용 플레이트를 갖는 반도체소자 제조방법
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
KR19980055721A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 보호막 형성 방법
US5825068A (en) * 1997-03-17 1998-10-20 Integrated Device Technology, Inc. Integrated circuits that include a barrier layer reducing hydrogen diffusion into a polysilicon resistor
US6100572A (en) * 1997-03-20 2000-08-08 International Rectifier Corp. Amorphous silicon combined with resurf region for termination for MOSgated device
US6166428A (en) * 1997-08-25 2000-12-26 Advanced Micro Devices, Inc. Formation of a barrier layer for tungsten damascene interconnects by nitrogen implantation of amorphous silicon or polysilicon
US6376359B1 (en) * 1998-03-18 2002-04-23 United Microelectronics Corp. Method of manufacturing metallic interconnect
US8536659B2 (en) * 2009-07-30 2013-09-17 Polar Seminconductor, Inc. Semiconductor device with integrated channel stop and body contact

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (de) * 1969-06-06 1974-02-22
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
DE2932569C2 (de) * 1979-08-10 1983-04-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
JPS584948A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd 半導体装置
US4688078A (en) * 1982-09-30 1987-08-18 Ning Hseih Partially relaxable composite dielectric structure
US4502202A (en) * 1983-06-17 1985-03-05 Texas Instruments Incorporated Method for fabricating overlaid device in stacked CMOS
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
US4555300A (en) * 1984-02-21 1985-11-26 North American Philips Corporation Method for producing single crystal layers on insulators
CA1252372A (en) * 1985-01-21 1989-04-11 Joseph P. Ellul Nitsinitride and oxidized nitsinitride dielectrics on silicon
US4732801A (en) * 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
US4810673A (en) * 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
US4972250A (en) * 1987-03-02 1990-11-20 Microwave Technology, Inc. Protective coating useful as passivation layer for semiconductor devices
KR920000077B1 (ko) * 1987-07-28 1992-01-06 가부시키가이샤 도시바 반도체장치의 제조방법
US5366921A (en) * 1987-11-13 1994-11-22 Canon Kabushiki Kaisha Process for fabricating an electronic circuit apparatus
JPH01283838A (ja) * 1988-05-10 1989-11-15 Toshiba Corp 半導体装置
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
US5047826A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated Gigaohm load resistor for BICMOS process
JP3082923B2 (ja) * 1989-12-26 2000-09-04 ソニー株式会社 半導体装置の製法
US5290727A (en) * 1990-03-05 1994-03-01 Vlsi Technology, Inc. Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5057897A (en) * 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits

Also Published As

Publication number Publication date
DE69233604D1 (de) 2006-05-04
US5374833A (en) 1994-12-20
JP3678423B2 (ja) 2005-08-03
US5492865A (en) 1996-02-20
WO1993007644A1 (en) 1993-04-15
EP0608335A1 (de) 1994-08-03
EP0608335A4 (de) 1994-11-17
JPH07500455A (ja) 1995-01-12
EP0608335B1 (de) 2006-03-08

Similar Documents

Publication Publication Date Title
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102010038641B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3134343C2 (de) Halbleiteranordnung
DE102013104197B3 (de) Gate Kontaktstruktur für FinFET und Verfahren zur Herstellung
DE102014101074B4 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3051063C2 (de)
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE4228529B4 (de) Verfahren zum Passivieren von Halbleiterscheiben
DE19842441B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE102020123254A1 (de) Halbleitervorrichtung
DE102014211904B4 (de) Halbleitervorrichtung
DE102022120326A1 (de) Integrierter isolationskondensator mit verbesserter unterer platte
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE69034108T2 (de) Halbleiteranordnung mit Leiterschichten
DE4438658C2 (de) Halbleitereinrichtung mit hoher Durchbruchspannung und Verfahren zum Herstellen derselben
DE2136509A1 (de) Halbleitervorrichtung
DE3446928A1 (de) Halbleiteranordnung
DE10229493A1 (de) Integrierte Halbleiterstruktur
DE3702409A1 (de) Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein
DE102019103730A1 (de) Schaltungsanordnung mit galvanischer isolation zwischen elektronischen schaltungen

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL