DE69433361T2 - Herstellungsmethode von selbstmontierenden Mikrostrukturen - Google Patents

Herstellungsmethode von selbstmontierenden Mikrostrukturen Download PDF

Info

Publication number
DE69433361T2
DE69433361T2 DE69433361T DE69433361T DE69433361T2 DE 69433361 T2 DE69433361 T2 DE 69433361T2 DE 69433361 T DE69433361 T DE 69433361T DE 69433361 T DE69433361 T DE 69433361T DE 69433361 T2 DE69433361 T2 DE 69433361T2
Authority
DE
Germany
Prior art keywords
blocks
substrate
gallium arsenide
trapezoidal
approximately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69433361T
Other languages
English (en)
Other versions
DE69433361D1 (de
Inventor
S. John SMITH
J. Hsi-Jen YEH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of DE69433361D1 publication Critical patent/DE69433361D1/de
Application granted granted Critical
Publication of DE69433361T2 publication Critical patent/DE69433361T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95091—Under pressure
    • H01L2224/95092—Atmospheric pressure, e.g. dry self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf den Bereich elektronischer integrierter Schaltkreise. Die Erfindung wird an einem Beispiel mit Bezug auf das Herstellen von Galliumarsenid-Mikrostrukturen auf einem Siliciumsubstrat erklärt, aber man wird erkennen, dass die Erfindung einen breiteren Anwendungsbereich haben wird. Die Erfindung kann allein beispielsweise für das Herstellen von Vorrichtungen hergenommen werden, welche auf Silicium basierende elektrische Vorrichtungen beinhalten, welche aus auf Galliumarsenid basierenden Mikrostrukturen (oder -vorrichtungen) zusammengesetzt sind, wie z. B. Licht emittierenden Dioden (LEDs), Lasern, Tunneltransistoren, Gunn-Oszillatoren, integrierten Schaltkreisen, Solarkollektoren und anderen.
  • Die Industrie benötigt aktuell ein kosteneffizientes, effizientes und praktisches Verfahren zum Anordnen einer kostspieligeren Mikrostruktur auf einem kommerziell erhältlichen Substrat niedrigerer Kosten. Speziell besitzt ein Material wie z. B. Galliumarsenid wesentlich bessere Charakteristika für einige spezifische elektronische und optoelektronische Anwendungen als Materialien wie z. B. Silicium. Jedoch werden bei der Herstellung von Galliumarsenid-Vorrichtungen im Wesentlichen Bereiche eines Galliumarsenidwafers typischerweise nicht benutzt und vergeudet. Derartige nicht benutzte Bereiche erzeugen im Allgemeinen ein ineffizientes Gebrauchen von kostbarer Chipfläche. Zusätzlich erfordert das Bearbeiten von Galliumarsenid typischerweise spezielle Techniken, Chemikalien und Geräte und ist deshalb sehr kostenaufwändig.
  • Andere Anwendungen, wie z. B. integrierte Schaltkreise großen Ausmaßes (VLSI), können besser in Silicium als in Galliumarsenid hergestellt werden. Außerdem kann es bei weiteren Anwendungen wünschenswert sein, integrierte Schaltkreise herzustellen, welche Charakteristika beider Materialtypen besitzen. Entsprechend muss die Industrie ein effektives Verfahren zum Herstellen einer Galliumarsenid-Vorrichtung entwickeln, welche aus einem auf Silicium basierendem integriertem Schaltkreis zusammengesetzt ist. Die daraus hervorgehende Struktur eines derartigen Verfahrens beinhaltet die Vorteile von sowohl auf Galliumarsenid als auch auf Silicium basierenden Vorrichtungen.
  • Verfahren, wie z. B. das Flip-Chip-Bonden bzw. Kontakte-Anbringen, Abhebeverfahren und andere, beanspruchen im Allgemeinen große Flächen eines Substrates und sind mit einer Mikrostruktur entsprechend dem Stand der Technik, welche Abmessungen im μm-Bereich besitzt, nicht kompatibel. Derartige Verfahren erzeugen häufig Schwierigkeiten beim Positionieren eines Partikels auf einem Substrat. Demzufolge muss die Industrie ein effektives Verfahren zum Herstellen von kostspieligen Materialien, wie z. B. einer Galliumarsenid-Mikrostruktur auf einem Substrat niedrigerer Kosten, wie z. B. Silicium, entwickeln.
  • Die Industrie nutzt oder hat verschiedene Verfahren für das Herstellen individueller elektronischer Komponenten (oder allgemein von Mikrostrukturen) und für das Anordnen derartiger Strukturen auf einem Substrat vorgeschlagen. Eine Vorgehensweise besteht darin, Galliumarsenid-Vorrichtungen direkt auf einem Siliciumsubstrat zu ziehen. Diese Vorgehensweise ist jedoch eingeschränkt, da die Gitterstruktur von Galliumarsenid nicht an die von Silicium angepasst ist. Zusätzlich ist das Ziehen von Galliumarsenid auf Silicium von Natur aus schwierig und daher kostspielig. Demzufolge kann Galliumarsenid nicht effizient auf einem Siliciumsubstrat gezogen werden.
  • Ein anderes Verfahren wird von Sliwa im US-Patent Nr. 4,990,462 beschrieben, in welchem ein Verfahren zur koplanaren Integration von Halbleiter-IC-Vorrichtungen beschrieben wird, welche Segmente in perfekter dreidimensionaler Ausrichtung und in perfekter partikulärfreier Weise mit einem hohen Durchsatz zusammenbringen, und eine hohe Reproduzierbarkeit wird bei geringen Kosten erreicht, indem eine flüssige Oberflächenspannung angewendet wird, welche durch einen Schwebe- bzw. Schwimm- und Montagemechanismus in Gang gehalten wird. Im Wesentlichen ziehen sich die Segmente selbst zusammen, um die Oberflächenspannung zu minimieren, und durch diesen Vorgang begrenzt die Flüssigkeit selbst und dämpft hydrodynamisch die Maximalkräfte, welchen die Segmente ausgesetzt sind.
  • Ein anderes Verfahren, welches im US-Patent Nr. 4,949,148 von Bartelink veröffentlicht ist, handelt von einer sich selbst justierenden integrierten Schaltkreisanordnung. Darin ist die Mikrostruktur, welche mit einem Substrat integriert ist, welches einen Substrat- oder einen Trägerwafer aufweist, welcher eine Vielzahl von Aussparbereichen oder Öffnungen auf demselben besitzt, und eine Vielzahl von geformten Blöcken oder Stiftblöcken aufweist, welche mit den Aussparbereichen integriert sind, wobei die geformten Blöcke eine integrierte Schaltung oder einen IC-Chip darauf beinhalten.
  • Ein andere Vorgehensweise wird von Yando im US-Patent Nr. 3,439,416 beschrieben. Yando beschreibt Komponenten oder Strukturen, welche auf einem Feld von Magneten platziert, eingefangen oder in Schwingung versetzt werden. Derartige Magnete beinhalten magnetisierte Schichten, welche sich mit nicht-magnetisierten Schichten abwechseln, um eine Laminatstruktur zu bilden. Die Komponenten werden auf die Anordnung der Magne te angepasst, welche eine Baugruppe daraus bilden. Jedoch bestehen strenge Grenzen bezüglich der Form, der Abmessung und der Verteilung der Komponenten. Die Komponentenbreite muss dem Abstand der magnetischen Schichten angepasst sein, und die Verteilung der Komponenten ist auf parallele Geometrie der Laminatbildung beschränkt. Zusätzlich erfordert das Selbstjustieren der Komponenten das Vorhandensein der laminierten Struktur. Außerdem besitzen die Strukturen, welche von Yando veröffentlicht werden, Abmessungen im Millimeterbereich und sind deshalb nicht kompatibel mit integrierten Schaltkreisstrukturen im Mikrometerbereich. Demzufolge sind das Verfahren und die Struktur, welche von Yando veröffentlicht werden, zu groß und zu kompliziert, um für die Montage einer Mikrostruktur oder einer Komponente entsprechend dem Stand der Technik auf dem Substrat effektiv zu sein.
  • Eine andere Vorgehensweise beinhaltet das Paaren physikalischer Eigenschaften zwischen einer betriebsfertigen Oberflächenmontiervorrichtung und einem Substrat, wie es im US-Patent Nr. 5,034,802 von Liebes, Jr. et al. beschrieben wird. Der beschriebene Montagevorgang erfordert den Arm eines Menschen oder Roboters, um physikalisch eine betriebsfertige Oberflächenmontiervorrichtung mit Zentimetergröße auf einem Substrat aufzunehmen, auszurichten und zu befestigen. Ein derartiger Vorgang ist mit Einschränkungen verbunden, da der Arm eines Menschen oder Roboters benötigt wird. Der Arm des Menschen oder des Roboters ordnet jede betriebsfertige Vorrichtung auf dem Substrat nacheinander und nicht gleichzeitig an, wodurch die Effizienz und Effektivität des Vorgangs eingeschränkt ist. Außerdem nutzt das Verfahren Vorrichtungen mit Abmessungen im Zentimeterbereich (oder betriebsfertige, oberflächenmontierte integrierte Schaltkreise) und würde nur eine geringe Anwendungsmöglichkeit bei integrierten Schaltungen mit Mikrometerabmessungen in Chipform erbringen.
  • Eine andere Vorgehensweise, wie z. B. eine, welche im US-Patent Nr. 4,542,397 von Biegelsen et al. beschrieben wird, beinhaltet ein Verfahren zum Platzieren von Strukturen in Parallelogrammform durch mechanische Schwingung auf einem Substrat. Alternativ kann das Verfahren auch das Pulsieren von Luft über Öffnungen in der Stützoberfläche (oder dem Substrat) anwenden. Eine Einschränkung des Verfahrens liegt in dem Gerät, welches in der Lage ist, die Strukturen in Schwingung zu versetzen oder auf einem Gerät zum Pulsieren der Luft durch die Öffnungen. Außerdem bezieht sich das beschriebene Verfahren auf Chips im Zentimeterbereich und würde nur eine geringe Anwendbarkeit auf Strukturen mit Mikrometerabmessungen entsprechend dem Stand der Technik besitzen.
  • Eine weitere Vorgehensweise, wie sie im US-Patent Nr. 4,194,668 von Akyurek beschrieben wird, beschreibt ein Gerät zum Justieren und Löten von Elektrodenfüßchen auf lötbaren Ohmschen Anodenkontakten. Die Anodenkontakte sind Teile der individuellen Halbleiterchips, welche auf einem Wafer angeordnet sind. Das Montieren der Strukturen erfordert Techniken des Aufstreuens der Füßchen auf einer Maske und dann des elektromagnetischen In-Schwingung-Versetzens dieser Füßchen zur Justierung. Das Verfahren ist eingeschränkt, da die Notwendigkeit für ein Shaker-Gerät für den Schritt des elektromagnetischen In-Schwingung-Versetzens besteht. Zusätzlich erfordert das Verfahren eine Zuführoberfläche, welche leicht gegenüber der Maske geneigt ist, um die elektronischen Füßchen auf die Maske zu übertragen. Außerdem steht das Verfahren nur im Kontext für Elektrodenfüßchen und Siliciumwafer, wodurch es das Anwenden dieses Verfahrens auf diese Strukturen begrenzt.
  • Noch eine andere Vorgehensweise erfordert die Montage integrierter Schaltungen auf einem Substrat über elektrostatische Kräfte, wie es in der Anmeldung mit der Seriennummer 07/902,986 mit Datum vom 23. Juni 1992 von Cohn beschrieben wird, welche am 18. Oktober 1994 als US 5,355,577 veröffentlicht wurde. Die elektrostatischen Kräfte bringen die Partikel so in Schwingung, dass die Partikel in einem Zustand minimaler potenzieller Energie angeordnet werden. Eine Einschränkung eines derartigen Verfahrens besteht im Bereitstellen eines Gerätes, welches in der Lage ist, die Partikel mit elektrostatischen Kräften in Schwingung zu versetzen. Außerdem fügt das Verfahren von Cohn einem Teil der integrierten Schaltungen durch das mechanische In-Schwingung-Versetzen dieser gegeneinander Schaden zu, und es ist auch im Allgemeinen ineffektiv. Entsprechend ist das Verfahren typischerweise nicht kompatibel für eine Mikrostruktur entsprechend dem Stand der Technik.
  • Aus Obigem kann ersehen werden, dass ein Verfahren des Montierens einer Mikrostruktur auf einem Substrat, welches kompakt ist, niedrige Kosten hat, effizient, zuverlässig ist und geringe Wartung benötigt, wünschenswert ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine daraus resultierende Struktur zum Bilden bzw. Aufbringen einer Mikrostruktur auf einem Substrat. Speziell beinhaltet das Verfahren das Überführen geformter Blöcke oder allgemein von Strukturen mittels eines Fluids auf der oberen Oberfläche eines Substrates, welches ausgesparte Bereiche oder allgemein Verbindungsstellen oder Rezeptoren aufweist. Beim Überführen richten sich die Blöcke aufgrund ihrer Form auf den ausgesparten Bereichen selbst aus und gliedern sich darauf ein. Die sich ergebende Struktur kann eine Vielfalt nützlicher elektronischer integrierter Schaltkreise beinhalten, welche aus auf Galliumarsenid basierenden Mikrostrukturen zusammengesetzt sind, wie z. B. Licht emittierenden Dioden (LEDs), Lasern, Tunneltransistoren, Gunn-Oszillatoren, integrierten Schaltungen, Solarkollektoren und anderen integriert sind.
  • In einer spezifischen Ausführungsform liefert das Verfahren das Bilden einer Mikrostruktur, wie z. B. eines Blockes in Mikrometergröße auf einem Substrat. Das Substrat beinhaltet eine obere Oberfläche mit wenigstens einem ausgesparten Bereich auf dieser und kann entweder ein Siliciumwafer, ein Galliumarsenidwafer ein Glassubstrat, ein Keramiksubstrat oder etwas anderes sein. Das Substrat kann auch eine Plastikplatte sein, welche mit einer Technik, wie z. B. Stanzen, Spritzgießen u. a., hergestellt wird. Die Schritte des Bildens beinhalten das Bereitstellen von geformten Blöcken und das Überführen der Blöcke in ein Fluid, um eine Mischung daraus oder allgemein eine Aufschlämmung zu bilden. Eine derartige Aufschlämmung wird dann gleichmäßig über dem Substrat mit einer Geschwindigkeit verteilt, bei welcher wenigstens einer der geformten Blöcke in einem ausgesparten Bereich angeordnet wird. Das Verteilen tritt im Wesentlichen bei einem laminaren Fließen auf und gestattet einem Teil der geformten Blöcke, sich selbst in dem ausgesparten Bereich auszurichten.
  • Das Verfahren liefert geformte Blöcke, welche ein trapezförmiges Profil, aus einem verbesserten Herstellprozess aufweisen. Die Herstellung beinhaltet das Bereitstellen eines zweiten Substrats, welches eine obere Oberfläche besitzt, und das Ziehen einer Opferschicht, welche über der oberen Oberfläche liegt. Ein Schritt des Bildens einer Blockschicht, welche über der oberen Oberfläche liegt, wird dann durchgeführt. Das Maskieren und Ätzen der Blockschicht bis hinauf zur Opferschicht erzeugt trapezförmige geformte Blöcke auf dieser. Ein Schritt des bevorzugten Ätzens der Opferschicht hebt jeden der trapezförmigen geformten Blöcke auf. Derartige Blöcke werden dann gespült und in eine Lösung überführt, welche die Aufschlämmung bildet.
  • Der geformte Block weist eine abgestumpfte Galliumarsenid-Pyramidenstruktur auf. Die abgestumpfte Pyramidenstruktur beinhaltet eine Grundfläche mit vier Seiten, welche sich von da zu einer oberen Oberfläche erstrecken. Jede Seite erzeugt einen Winkel zwischen ungefähr 50° und ungefähr 70° von der Grundfläche zu einer Seite hin. Jede Seite kann auch eine Höhe zwischen ungefähr 5 μm und ungefähr 15 μm besitzen. Die Grundfläche kann eine Länge zwischen ungefähr 10 μm und ungefähr 50 μm besitzen und eine Breite zwischen 10 μm und ungefähr 50 μm.
  • Das verbesserte Verfahren steht im Zusammenhang mit einem trapezförmigen Block, welcher aus Galliumarsenid hergestellt ist, welcher, nur für erläuternde Zwecke, auf einem Siliciumsubstrat gebildet wird. Die geformten Blöcke können auch eine zylindrische Form, eine Pyramidalform, rechteckige Form, quadratische Form, T-Form, Nierenform oder ähnliche (symmetrische und asymmetrische Formen und deren Kombinationen beinhalten). Im Allgemeinen gestattet die Form des Blocks, dass er dicht in einem ähnlich geformten ausgesparten Bereich oder Rezeptor auf einem Substrat eingeführt werden kann. Die geformten Blöcke weisen auch ein Material, wie z. B. Galliumaluminiumarsenid, Silicium, Diamant, Germanium, andere Komponenten der Gruppe III-V und II-VI, und vielschichtige Strukturen, neben anderen, auf. Eine derartige vielschichtige Struktur kann Metalle, Isolatoren, wie z. B. Siliciumdioxid, Siliciumnitrid u. Ä. und Kombinationen davon beinhalten.
  • Ein weiteres Verständnis der Beschaffenheit und der Vorteile der Erfindung wird aus dem Bezug auf die verbleibenden Teile der Spezifikation und der Zeichnungen offensichtlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Galliumarsenidwafer, welcher eine mit Molekularstrahlepitaxie (MBE) gezogene Galliumarsenidschicht für das verbesserte Herstellverfahren aufweist;
  • 2 ist eine Darstellung von trapezförmigen Galliumarsenidblöcken, welche aus einer MBE-gezogenen Galliumarsenidschicht geätzt sind;
  • 3 ist eine Darstellung eines Abhebschrittes der Galliumarsenidblöcke;
  • 4 ist eine Darstellung eines Teils eines alternativen Abhebschrittes, wobei ein dazwischen liegendes Substrat benutzt wird;
  • 5 ist eine Darstellung eines anderen Teils des alternativen Abhebschrittes der 4;
  • 6 ist eine Darstellung des jeweiligen Selbstjustierens des Galliumarsenidblockes auf einem Siliciumsubstrat;
  • 7 ist eine Ausführungsform einer Mikrostruktur, welche auf dem Siliciumsubstrat entsprechend dem optimierten Verfahren, welches in den 1–3 und 6 gezeigt wird, angeordnet ist;
  • 8 ist eine alternative Ausführungsform einer Mikrostruktur, welche auf dem Substrat angeordnet ist;
  • 9 ist eine Ausführungsform einer Mikrostruktur, welche auf einem Substrat angeordnet ist, welches eine Galliumarseniddiode bildet;
  • 10 ist eine alternative Ausführungsform einer Mikrostruktur, welche auf einem Substrat angeordnet ist, welche eine Galliumarseniddiode bildet;
  • 11 ist eine weitere alternative Ausführungsform einer Mikrostruktur, welche auf einem Substrat angeordnet ist, welche eine Galliumarseniddiode bildet;
  • 12 ist eine Darstellung von Beispielen geformter Blöcke;
  • 13 ist eine Photographie einer angeordneten Mikrostruktur entsprechend dem Experiment; und
  • 14 ist eine Photographie einer Photodiode in Funktion entsprechend dem Experiment;
  • 15 ist eine Photographie einer metallisierten Ringschicht, welche einen Galliumarsenidblock überdeckt;
  • 16 ist eine Strom-/Spannungskennlinie für eine Galliumarseniddiode entsprechend dem Experiment; und
  • 17 ist eine Strom-/Spannungsdarstellung für eine Galliumarsenid/Aluminiumarsenid-Resonanztunneldiode entsprechend dem Experiment.
  • BESCHREIBUNG DER SPEZIELLEN AUSFÜHRUNGSFORMEN
  • Mit Bezug auf die 1–17 liefert die vorliegende Erfindung ein verbessertes Verfahren zum Herstellen einer Mikrostruktur auf einem Substrat. Die 1–17 stehen z. B. in Zusammenhang mit dem Herstellen und Anordneneines geformten Galliumarsenidblocks auf einem Siliciumsubstrat, dies nur für erläuternde Zwecke.
  • Beim Anordnen eines Galliumarsenidblocks auf einem Siliciumwafer richten sich trapezförmige Blöcke in invers geformten, trapezförmigen ausgesparten Bereichen, welche sich auf der oberen Oberfläche des Siliciumwafers befinden, selbst aus. Die Schritte für ein derartiges Verfahren beinhalten das Bilden der Galliumarsenidblöcke, das Überführen der Blöcke in eine Lösung, welche eine Aufschlämmung bildet, und das gleichmäßige Ausbreiten der Aufschlämmung über die obere Oberfläche eines Siliciumsubstrates, welches ausgesparte Bereiche besitzt. Während der Schritte des Ausbreitens richten sich die Blöcke selbst aus und setzen sich in den ausgesparten Bereichen fest, während sie über den Fluid auf der oberen Oberfläche transportiert werden. Die Details für das Herstellen des Siliciumsubstrates, welches ausgesparte Bereiche besitzt, wird detailliert nachfolgend nach einer kurzen Diskussion des Bildens der Galliumarsenidblöcke diskutiert.
  • In einer speziellen Ausführungsform liefert das Verfahren als ein Beispiel einen Schritt des Bildens trapezförmiger Blöcke aus einem Galliumarsenidwafer. Ein derartiger Schritt beinhaltet das Liefern eines Galliumarsenidwafers 10, wie dies in 1 dargestellt wird. Das Verfahren liefert auch das Bilden einer Opferschicht 13 durch chemische Dampfabscheidung, Sputtern o. Ä., wodurch die Oberfläche 15 des Galliumarsenidwafers 10 bedeckt wird. Eine derartige Opferschicht 13 beinhaltet z. B. Galliumarsenid. Andere Opferschichten können Indiumphosphat, Siliciumdioxid, Photoresist neben anderen Materialien beinhalten, welche in der Lage sind, selektiv geätzt zu werden. Natürlich hängt die benutzte Opferschicht von der speziellen Anwendung ab. Für eine Aluminiumarsenid-Opferschicht beträgt die Dicke für eine derartige Schicht zwischen ungefähr 0,1 μm und ungefähr 5,0 μm, und vorzugsweise ungefähr 1 μm. Vor dem Bilden der Opferschicht 13 entfernt ein Ätzenschritt der oberen Oberfläche 15 irgendwelche nativen Oxide durch Ver fahren wie Nassätzen, Plasmaätzen oder reaktives Ionenätzen. Alternativ entfernt ein Schritt der Desorption in Gegenwart von Arsen die native Oxidschicht. Ein nachfolgender bevorzugter Ätzschritt (wird im Detail später diskutiert) entfernt die Opferschicht 13, um das Abheben jedes Galliumarsenidblocks (auch einer so genannten mesageformten oder trapezförmig geformten oder abgeschnitten-pyramidenförmigen Struktur), welcher auf der darüber liegenden Opferschicht 13 gebildet ist, zu erleichtern.
  • In 1 bildet sich die Galliumarsenidschicht 17 so, dass sie über der Opferschicht 13 liegt. Eine derartige Galliumarsenidschicht kann mit Verfahren hergestellt werden, welche die molekulare Strahlepitaxie, chemisches Gasphasenabscheiden und andere beinhaltet. Die Dicke (T) der Galliumarsenidschicht beträgt wenigstens 10 nm und mehr, und vorzugsweise ungefähr 10 μm und mehr, abhängig von der speziellen Anwendung.
  • Um die gewünschten Abmessungen des Blockes herzustellen, liefert das verbesserte Verfahren die Schritte des Maskierens und Ätzens der Galliumarsenidschicht 17. 2 stellt das Galliumarsenidsubstrat 10 nach derartigen Maskier- und Ätzschritten dar und beinhaltet die Galliumarsenidblöcke 19 und eine Photoresistschicht 21, welche oberhalb der Galliumarsenidschicht 17 (nicht gezeigt) liegt. Im Allgemeinen werden unbelichtete Bereiche der Galliumarsenidschicht 17 bis hinauf zur Opferschicht 13 geätzt, wie dies in 2 gezeigt wird. Ein derartiger Ätzschritt liefert eine Vielzahl von geformten Galliumarsenidblöcken 19. Für das vorliegende Beispiel beinhalten die geformten Blöcke ein trapezförmiges Profil oder die Form einer abgeschnittenen Pyramide. Ein derartiges trapezförmiges Profil kann mit den Methoden des Nassätzens, des Plasmaätzens, des Ionenfräsens, des Reaktivionenätzens neben anderen hergestellt werden, abhängig von der Anwendung.
  • Im Allgemeinen erzeugt ein nasses Ätzen ein abgedachtes Profil entlang der Seiten oder Ränder jedes Galliumarsenidblocks. Für die Maskierränder parallel zur (110)-Richtung erzeugt ein Nassätzen ein nach außen schräg abfallendes Profil, wie es in 2 dargestellt wird. Alternativ erzeugen Maskierränder parallel zur (110)-Richtung ein nach innen abfallendes (oder umgekehrtes Mesa-)Profil. Das auswärts abfallende Profil liefert eine gewünschte Form, welche sich in ein Siliciumsubstrat integriert, welches ausgesparte Bereiche besitzt, welche in einer komplementären Art geformt sind.
  • Das Ionenfräsen produziert Galliumarsenidblöcke mit auswärts abfallenden Profilen, abhängig vom Strahlwinkel. Der Strahlwinkel wird zwischen ungefähr 0° bis ungefähr 30° von einer Normalen zur oberen Oberfläche 15 auf einem Galliumarsenidsubstrat 10 justiert. Um das auswärts abfallende (oder abgestumpft pyramidenförmige) Profil für jeden Block zu schaffen, wird die gesamte Struktur typischerweise während eines derartigen Ätzschrittes gedreht.
  • Reaktives Ionenätzen (RIE) erzeugt auch Galliumarsenidblöcke, welche ein geformtes Profil besitzen. Im Allgemeinen schafft ein derartiges Ätzverfahren Blöcke, welche unterschnittene Seiten oder ein umgekehrtes Mesa-Profil besitzen. Abhängig von Variablen, wie z. B. dem Ätzmittel, dem Druck, des Gerätes und anderen kann ein derartiges Ätzverfahren Blöcke schaffen, welche im Wesentlichen gleich bleibende Formen und/oder Profile besitzen.
  • Nach dem Ätzen der MBE-gezogenen Schicht werden die trapezförmigen Blöcke über eine Abhebtechnik von dem Galliumarsenidsubstrat 10 durch bevorzugtes Ätzen der Opferschicht 13 entfernt, wie dies in 3 gezeigt ist. Eine derartige Abhebtechnik tritt z. B. durch ein bevorzugtes Nassätzen der Aluminiumarsenid-Opferschicht auf. Im Beispiel von Galliumarsenid wird ein derartiger Nassätzschritt typischerweise durch ein Fluorwasserstoff-Ätzmittel o. Ä. ausgeführt. Die benutzte Ätzlösung ätzt die Opferschicht, aber greift nicht aggressiv die Galliumarsenidblöcke und/oder die Substrate an.
  • Nach dem Trennen der Galliumarsenidblöcke vom Substrat 10, entfernen Verfahren des Wässerns und Abgießens der nassen Ätzlösung die Blöcke aus der Lösung. Im Beispiel des Galliumarsenids wird das nasse Ätzmittel gewässert und abgegossen, indem gereinigtes Wasser, Methanol, Ethanol o. Ä. benutzt wird. Optional wird ein Spülschritt nach dem Wässerungs- und Abgießschritt durchgeführt. Der Spülschritt beruht auf Lösungen, wie z. B. Aceton, Methanol, Ethanol oder irgendeiner anderen inerten Lösung, welche wenig ätzende Eigenschaften aufweist. Eine derartige Lösung liefert auch ein Medium (oder ein Fluid) zum Erzeugen einer Mischung, welche Blöcke, welche in ihr oder allgemein in einer Aufschlämmung suspendiert sind, besitzt.
  • Anstatt der Abhebtechnik, wie sie in 3 dargestellt wird, schafft ein alternatives Abhebverfahren eine Zwischenstruktur 250 der 4 aus der Galliumarsenidstruktur der 2. Ein derartiges alternativen Abhebverfahren fördert auch das Abheben der geformten Blöcke bei Anwendungen, in welchen die Vorrichtungen auf der Rückseite der Blöcke gebildet sind. Wie gezeigt wird, beinhaltet das Verfahren das Verteilen eines Füllstoffs oder einer Wachsschicht 253, vorzugsweise von Wachs mit hoher Temperatur, welches die obere Oberfläche der belichteten Bereiche der Opferschicht 13 und der Löcher 255 zwischen jedem Block 19 überdeckt. Ein derartiges Wachs beinhaltet ein Produkt mit Namen TECH WAX, welches von TRANSENE Co., Inc. hergestellt wird. Das Verfahren beinhaltet dann das Invertieren der Galliumarsenidstruktur der 2 und das Befestigen der oberen Oberfläche 21 auf dem dazwischenliegenden Substrat 257. Ein derartiges dazwischen liegendes Substrat ist z. B. ein Siliciumwafer oder Ähnliches. Jedoch wird vor dem Befestigungs schritt die dazwischen liegende Substratoberfläche 261 den Schritten des Wegätzens der nativen Oxide vorzugsweise mit einem nassen Ätzmittel, wie z. B. Fluorwasserstoff-Ätzmittel und dem Behandeln der gereinigten Oberfläche mit einem das Kleben fördernden Mittel, wie z. B. Hexamethyldisilazan, auch HMDS genannt, unterzogen. Beim Entfernen des Galliumarsenidsubstrats 10 bleibt die Rückseite 263 um ungefähr 50 μm überlappt auf dem Substrat 10 angeordnet. Die verbleibende Dicke des Substrates 10 wird dann auf der Aluminiumarsenidschicht 13 aufgeätzt. Ein Ätzmittel, wie z. B. Ammoniumhydroxid und Wasserstoffperoxid (6 : 200 NH3OH : H2O2) ätzt vorzugsweise das Galliumarsenidsubstrat bis hinauf zur Aluminiumarsenidschicht 13. Entsprechend agiert die Aluminiumarsenidschicht als ein Stoppen des Ätzens, welches die Galliumarsenidblöcke 19 schützt. Das Entfernen der Aluminiumarsenidschicht 13 erfordert einen Schritt des Nassätzens, wobei ein Ätzmittel benutzt wird, wie z. B. Fluorwasserstoff-Ätzlösung. Ein derartiges Ätzmittel entfernt typischerweise die Aluminiumarsenidschicht nach einem kurzen Tauchen in eine derartige Lösung. Nachdem die Aluminiumarsenidschicht vollständig entfernt ist, bilden die Schritte, welche das Maskieren, Sputtern und Ätzen beinhalten, die metallisierten Ringkontakte 265, wie dies in 5 dargestellt wird. Derartige metallisierte Ringkontakte werden durch Musterhergestellt, welche aus Photoresistschicht 267 gebildet werden. Das Metallisieren derartiger Kontakte beinhaltet u. a. Materialien, wie z. B. Gold, Aluminium. Alternativ können andere Prozessschritte, wie z. B. Ätzen, Maskieren, Implantieren, Diffundieren u. Ä., auf den Blöcken ausgeführt werden, um andere Profile ebenso wie aktive Vorrichtungen auf diesen zu schaffen. Eine Lösung, wie z. B. Trichlorethan (TCR) löst den Füllstoff oder das Wachs auf, welches zwischen jedem Block 19 und der Photoresistschicht 21 abgelagert ist, und hebt die Galliumarsenidblöcke 19 von dem dazwischen liegenden Substrat 257 ab. Um die Korrosion zu mindern, werden die Galliumarsenidblöcke einer inerten Lösung, wie z. B. Aceton, Methanol, Ethanol oder einer anderen Lösung zugeführt, welche niedrige Korrosionseigenschaften besitzt. Eine derartige inerte Lösung und die Blöcke werden häufig als eine Mixtur oder im Allgemeinen als eine Aufschlämmung bezeichnet.
  • Die Aufschlämmung weist eine inerte Lösung (eines Fluids) und geformte Blöcke auf. Es liegt genug Lösung in der Aufschlämmung vor, um zuzulassen, dass die Blöcke auf der oberen Oberfläche des Substrates gleiten. Vorzugsweise ist der Anteil der Lösung in der Mixtur wenigstens von der gleichen Größenordnung wie der Anteil der Blöcke. Natürlich hängt die Menge der Lösung notwendigerweise von den Charakteristika, wie z. B. der Blockgröße, des Blockmaterials, der Substratgröße, des Substratmaterials und der Lösung ab. Nach dem Aufbereiten wird die Aufschlämmung auf die obere Oberfläche 53 des Siliciumsubstrates 50 überführt oder auf ihr ausgebreitet, wie dies in 6 gezeigt wird. Die Details der Übertragungstechnik werden, nach einer kurzen Diskussion zur Herstellung des Siliciumsubstrates 50, nachfolgend diskutiert.
  • Wie in 6 gezeigt wird, weist das Siliciumsubstrat 50 geätzte ausgesparte Bereiche 55 auf. Eine Vielzahl von Techniken, welche Nassätzen, Plasmaätzen, reaktives Ionenätzen, Ionenfräsen und andere beinhalten, liefern ausgesparte Bereiche 50 oder allgemein Gräben, Rezeptoren oder Verbindungsstellen. Derartige Techniken ätzen ausgesparte Bereiche 50 mit einem geometrischen Profil, welches komplementär zum Block 19 ist. Im Siliciumsubstrat z. B. beinhaltet jeder ausgesparte Bereich ein trapezförmiges Profil oder eine invertierte Form einer abgeschnittenen Pyramide. Das trapezförmige Profil gestattet, dass der Block 19 sich selbst ausrichtet und genau in den ausgesparten Bereich 50 durch die verbesserte Überführtechnik passt.
  • Die Überführtechnik beinhaltet einen Schritt des gleichmäßigen Ausbreitens oder Gießens der Aufschlämmung über die obere Oberfläche 53. Die Überführtechnik kann durch gleichmäßiges Gießen eines Gefäßes mit der Aufschlämmung über die obere Oberfläche 53 erreicht werden. Alternativ kann die Aufschlämmung auch von einer Pipette, einer Flasche, einem Becherglas oder aus einer anderen Art von Gefäß und/oder Gerät überführt werden, welches in der Lage ist, die Aufschlämmung gleichmäßig zur oberen Oberfläche 53 zu überführen. Im Allgemeinen wird die Aufschlämmung über die obere Oberfläche 50 mit einer Geschwindigkeit gegossen, welche es gestattet, substanziell die obere Oberfläche zu bedecken, jedoch verhindert, dass die Blöcke, welche bereits in den ausgesparten Bereichen abgelegt sind, herausfließen oder herausspringen zu lassen. Das Strömen der Aufschlämmung ist typischerweise laminar, aber es kann jedoch auch nicht laminar sein, abhängig von der speziellen Anwendung. Im Beispiel des Galliumarsenidblockes wird das Fließen des Fluids über die obere Oberfläche 53 bei einer Geschwindigkeit zwischen ungefähr 0,01 mm/sec und ungefähr 100 mm/sec durchgeführt. Vorzugsweise wird das Fließen des Fluids bei ungefähr 1 mm/sec durchgeführt. Bei derartigen Fließgeschwindigkeiten fließen die Blöcke gleichmäßig mit dem Fluid, fallen auf die obere Oberfläche 53, richten sich selbst aus und setzen sich in den ausgesparten Bereiche 55 ab. Optional, um zu verhindern, dass Blöcke, welche sich bereits in den ausgesparten Bereichen abgesetzt haben, wieder herauszuschwimmen, kann der Schritt des Überführens in einer Zentrifuge o. Ä. stattfinden. Eine Zentrifuge übt z. B. eine Kraft auf die in den ausgesparten Bereichen sich bereits abgesetzten Blöcke aus und verhindert dadurch, dass diese Blöcke mit der Lösung ausgeschwemmt werden.
  • In einer speziellen Ausführungsform wird die sich ergebende Struktur 20 des Verfahrens, welches durch die 1–3 und 6 beschrieben wird, in 7 gezeigt. Die gebildete Mikrostruk tur beinhaltet Siliciumsubstrat 10, Galliumarsenidblöcke 19 und ausgesparte Bereiche 55. Die trapezförmige Form der Blöcke und die ausgesparten Bereichen gestatten, dass sich ein Block selbst ausrichtet und genau in einen ausgesparten Bereich während des Überführschrittes passt. Ein Winkel (A), welcher zwischen einer Seite des Blocks und der entsprechenden Seite des ausgesparten Bereiches gebildet ist, liegt zwischen ungefähr im Wesentlichen 0° bis ungefähr 20°. Vorzugsweise ist ein derartiger Winkel kleiner als ungefähr 5°, aber größer als im Wesentlichen 0°. Ein derartiger Winkel erleichtert den Vorgang des Selbstausrichtens jedes Blockes. Das verbesserte Verfahren gestattet das Herstellen einer Vielzahl von Blöcken oder Mikrostrukturen auf einem Substrat durch verschieden geformte Blöcke und ausgesparte Bereichsgeometrien und durch den Fluidüberführschritt.
  • In einer Modifikation gegenüber der vorhergehenden spezifischen Ausführungsform werden die Blöcke 19 in den ausgesparten Bereichen 55 über die eutektische Schicht 55, wie sie in der Struktur 70 der 8 dargestellt ist, befestigt. Vor dem Abhebeschritt wird eine metallisierte Schicht, wie z. B. Gold, Silber, ein Lötmittel o. Ä. auf der Oberfläche 73 gebildet. Alternativ kann die Schicht, welche den Block auf jedem ausgesparten Bereich befestigt, ein synthetischer Klebstoff o. Ä. anstatt einer eutektischen Schicht sein. Die Verfahrensschritte, welche Maskieren, Ätzen und Sputtern umfassen, bilden typischerweise eine derartige metallische Schicht. Nach dem Überführschritt bildet das Erwärmen der Struktur 70 die eutektische Schicht 75 zwischen der Metallisierschicht 73 und dem Siliciumsubstrat 10. Die eutektische Schicht liefert sowohl einen mechanischen als auch einen elektrischen Kontakt zwischen dem Substrat 10 und dem Block 19. Das Verfahren des Befestigens der Blöcke auf dem Substrat liefert eine effiziente, kosteneffektive und leichte Technik.
  • In einer alternativen spezifischen Ausführungsform liefern die Bereiche bzw. Teile des verbesserten Verfahrens der 1, 2, 4, 5 und 6 die sich ergebenden Licht emittierenden Dioden (LED) 200 aus Galliumarsenid, wie dies in 9 dargestellt wird. Wie gezeigt wird, beinhaltet die Galliumarsenid-LED das Siliciumsubstrat 203 und den Galliumarsenidblock 205. Jeder Galliumarsenidblock beinhaltet wenigstens metallisierte Ringkontakte 207, eine Galliumarsenidschicht 209 vom p-Typ, eine Galliumarsenidschicht 211 vom n-Typ und eine eutektische Schicht 213. Um die Vorrichtung zum Leuchten zu bringen, wird Spannung an den metallisierten Ringkontakt 207 oder die metallisierte Schicht angelegt. Die Photonen (hν) werden von einem Zentralbereich innerhalb jedes metallisierten Ringkontakts 207 des Galliumarsenidblocks 205 zum Leuchten gebracht, wie dies gezeigt wird.
  • In einer weiteren alternativen spezifischen Ausführungsform bildet die verbesserte Struktur Licht emittierende Dioden (LED) 90 aus Galliumarsenid, wie dies in 10 dargestellt ist. Ähnlich der vorausgehenden Ausführungsform beinhaltet die Galliumarsenid-LED das Siliciumsubstrat 93 und den Galliumarsenidblock 95. Jeder Galliumarsenidblock beinhaltet auch wenigstens die metallisierte Oberfläche 97, eine Galliumarsenidschicht 101 vom p-Typ, eine Galliumarsenidschicht 103 vom n-Typ und eine eutektische Schicht 105, ähnlich zur vorausgehenden Ausführungsform. Um die Vorrichtung zum Leuchten zu bringen, wird Spannung an die Metallisierschicht 97 z. B. über einen Taster angelegt. Die Photonen (hν) werden aus einem Randbereich anstatt aus einem Zentralbereich des Galliumarsenidblocks 95 zum Leuchten gebracht, wie dies gezeigt wird.
  • In einer noch anderen spezifischen Ausführungsform bildet die verbesserte Struktur eine Galliumarsenidstruktur 120, welche eine abgeschrägte Öffnung 123 besitzt, wie dies in 11 (nicht maßstabsgetreu) dargestellt wird. Ein Prozessschritt, wie z. B. das Nassätzen, Ionenfräsen, reaktives Ionenätzen und andere, bildet die abgeschrägte Aperturöffnung 123. Die Galliumarsenidstruktur kann eine LED, ein Laser o. Ä. sein. Ähnlich zur vorausgegangenen Ausführungsform beinhaltet die Galliumarsenidstruktur 120 das Substrat 125 und den Galliumarsenidblock 127. Die Struktur 120 beinhaltet auch eine obere Metallisierschicht 131, wie z. B. Aluminium, welche den Galliumarsenidblock 127 überdeckt und eine Isolierschicht 133. Eine Ringkontaktschicht 135 liefert einen mechanischen und elektrischen Kontakt zwischen dem Substrat 125 und dem Galliumarsenidblock 127. Die mechanische Unterstützung und der elektrische Kontakt für den Galliumarsenidblock werden durch die Schicht 137 geliefert. Es wird auch eine Licht emittierende (oder lasernde) Apertur 139 gezeigt, welche eine Abmessung zwischen ungefähr 5 μm und ungefähr 40 μm besitzt. Um die Vorrichtung anzuschalten, wird Spannung an die metallisierte Schicht 131 gelegt. Photonen (hν) bringen den Galliumarsenidblock 127 zum Leuchten, durch die Licht emittierende Apertur 139 und durch die abgeschrägte Aperturöffnung 123, wie dies gezeigt wird. Ein faseroptisches Kabel 141 nimmt die Photonen auf. Ein derartiges faseroptisches Kabel beinhaltet ein abgeschrägtes Empfängerende mit einem Durchmesser zwischen ungefähr 50 μm und ungefähr 200 μm.
  • Das verbesserte Verfahren und die sich ergebende Struktur stehen im Zusammenhang mit einem trapezförmigen Block, welcher aus Galliumarsenid, nur zu erläuternden Zwecken, hergestellt ist. Alternativ können das verbesserte Verfahren und die Struktur in Zusammenhang mit nahezu jedem Block stehen, welcher geformte Merkmale aufweist. Die geformten Merkmale gestatten, dass derartige Blöcke über die Oberfläche des Substrats aufgrund eines Fluidtransportes sich bewegen, sich entsprechend einem ausgesparten Bereich ausrichten und in einen derartigen ausgesparten Bereich einfügen. 12 stellt weitere Beispiele der geformten Blöcke dar. Wie gezeigt wird, können die Blöcke z. B. eine rechteckige Form 300, eine oktogonale Form 303 oder eine kreisförmige Form 305 beinhalten. Der rechteckig geformte Block beinhaltet bis zu vier Orientierungen für das Einfügen in ein Substrat, welches einen entsprechenden ausgesparten Bereich besitzt. Alternativ beinhaltet der oktogonal geformte Block bis zu acht Orientierungen, und der kreisförmig geformte Block beinhaltet kontinuierliche bzw. fortlaufende Orientierungen, solange das engere Ende zuerst in den ausgesparten Bereich eingefügt wird. Derartige Blöcke können auch Material, wie z. B. Silicium, Galliumarsenid, Aluminiumgalliumarsenid, Diamant, Germanium, andere Komponenten aus der Gruppe III-V und II-VI, vielschichtige Strukturen, neben anderen, beinhalten. Derartige vielschichtigen Strukturen können Metalle, Isolatoren, wie z. B. Siliciumdioxid, Siliciumnitrid u. Ä. und Kombinationen davon beinhalten. Im Allgemeinen kann der Block aus nahezu jeglicher Art von Material hergestellt werden, welches in der Lage ist, geformte Merkmale zu bilden. Typischerweise werden derartige Blöcke mit Methoden hergestellt, welche das Ionenfräsen, reaktives Ionenätzen und ähnliches beinhalten. Um das Ausrichten jedes Blockes auf einen ausgesparten Bereich zu erleichtern, ist ein Winkel zwischen einer Seite des Blockes und der entsprechenden Seite des ausgesparten Bereiches für einen abgelegten Block zwischen ungefähr im Wesentlichen 0° bis ungefähr 20°. Vorzugsweise ist ein derartiger Winkel kleiner als ungefähr 5°, aber größer als im Wesentlichen 0°.
  • Der geformte Block wird mit einem Substrat, wie z. B. einem Siliciumwafer, einer Plastikplatte, einem Galliumarsenidwafer, einem Glassubstrat, einem Keramiksubstrat oder Ähnlichem zusammen angeordnet. Das Substrat beinhaltet nahezu jeden Typ von Material, welcher in der Lage ist, geformte ausgesparte Bereiche oder allgemein Örtlichkeiten der Verbindung oder Rezeptoren darauf zu bilden, welche zu den geformten Blöcken komplementär sind.
  • BEISPIELE
  • Um das Prinzip zu beweisen und die Funktion des Verfahrens und der Struktur zu demonstrieren, wurde ein Galliumarsenidblock in Form einer Diode auf einem Siliciumsubstrat gebildet und betrieben.
  • In einem Galliumarsenid-Beispiel wurde eine Aufschlämmung, welche Galliumarsenidblöcke beinhaltet, derart überführt, dass die Blöcke sich in den ausgesparten Bereichen, welche auf einer oberen Oberfläche eines Siliciumsubstrates platziert sind, selbst ausrichteten. Die Schritte für ein derartiges Verfahren beinhalteten das Bilden der Galliumarsenidblöcke, das Überführen der Blöcke in eine Lösung, welche eine Aufschlämmung bildet und das Übertragen der Aufschlämmung gleichmäßig auf einer oberen Oberfläche eines Siliciumsubstrates, welches ausgesparte Bereiche besitzt. Die geformten Blöcke fallen im Allgemeinen auf die obere Oberfläche des Substrats, richten sich selbst aus und kommen in Verbindung mit einem ausgesparten Bereich, welcher eine komplementäre Form besitzt.
  • Beim Schaffen des Siliciumsubstrates hat eine Lösung aus Ethylendiaminpyrocatecholpyrazin (EDP) oder Kaliumhydroxid (IOH) die ausgesparten Bereiche hergestellt, welche ein Trapezprofil oder die Form einer invertierten abgeflachten Pyramide besaßen. Jede Lösung erzeugte trapezförmige Profile, welche eine Auswärtsneigung von ungefähr 55° bezüglich eines Winkels zur Normalen zur oberen Oberfläche des Substrates besitzen. Die trapezförmigen Profile traten entsprechend der Selektivität (1 : 100) zwischen der {111}-Ebene und der {100}- oder {110}-Ebene auf. Speziell wurde die {111}-Ebene langsamer im Verhältnis 1 : 100, als die {100}- oder {110}-Ebene geätzt.
  • Im vorliegenden Beispiel ätzte eine EDP-Lösung die ausgesparten Bereiche in ein Siliciumsubstrat. EDP beinhaltet Ethylendiamin (ungefähr 500 ml), Pyrocatechol (ungefähr 160 g.), Wasser (ungefähr 160 g.), Pyrazin (ungefähr 1 g.). Das EDP-Bad befand sich auch bei einer Temperatur von ungefähr 115°C. Vor dem Ätzschritt wurde eine thermische Oxid-(SiO2-)Schicht, welche eine Dicke von ungefähr 200 nm besitzt, zuerst auf einer oberen Oberfläche des Substrates gebildet. Das Maskieren und Ätzen dieser Oxidschicht bildete rechteckig geformte Bereiche. Diese Bereiche wurden dann vertikal ungefähr um 10 μm geätzt, wobei quadratische Öffnungen auf der oberen Fläche von ungefähr 23 μm Länge gebildet wurden. Die Seiten ragen symmetrisch von jeder Öffnung zu einer quadratischen Basis hinunter, welche eine Länge von ungefähr 9 μm hat.
  • Beim Herstellen der trapezförmigen Blöcke lieferte ein epifertiger Zwei-Inch-(5-cm-)Galliumarsenidwafer vom n-Typ ein Substrat zum Bilden der sich selbst ausrichtenden Blöcke. Natürliches Oxid auf der oberen Oberfläche des derartigen Blockes wurde zuerst durch einen Desorptionsprozess entfernt. Der Desorptionsprozess beinhaltete das Aussetzen des Wafers einer Temperatur von ungefähr 700°C und Elementen, welche Arsen beinhalten. Nach dem Desorptionsschritt wurde eine Opferschicht, welche 1 μm von dotiertem oder undotiertem Aluminiumarsenid aufweist, auf und in Kontakt mit der oberen Oberfläche gezogen. Eine Dicke von ungefähr 10,7 μm aus Siliciumdotiertem Galliumarsenid wurde dann durch einen MBE-Prozess gezogen, welche die Aluminiumarsenidschicht überlagert. Die Siliciumdotierstoffe hatten eine Konzentration von ungefähr 1018 Atome/cm3. Die obere Oberfläche der MBE-gezogenen Schicht wurde dann mit Photoresist gemustert.
  • Das Bemustern der oberen Oberfläche der MBE-gezogenen Schicht beinhaltete das Verteilen einer Photoresistschicht, welche eine Dicke von ungefähr 1,6 μm besitzt, über der oberen Oberflä che der MBE-gezogenen Galliumarsenidschicht. Der verwendete Photoresist ist ein Produkt, welches von Shipley mit dem Namen AZ1400-31 hergestellt wird. Die Schritte des Bemusterns beinhalteten auch wenigstens das Belichten, Entwickeln und Backen des Photoresists. Ein derartiger Schritt des Backens trat bei einer Temperatur von ungefähr 120°C während 1 Stunde auf, um die Photoresistschicht hartzubacken. Die Bemusterungsschritte bildeten eine Vielzahl von Rechtecken, wobei jedes eine Abmessung von ungefähr 35 μm zu 24 μm (belichtete Bereiche des Photoresists) auf der oberen Oberfläche besaß.
  • Nach dem Bemustern wurden die unbelichteten Bereiche geätzt, welche trapezförmige Blöcke bilden, welche an der Aluminiumarsenid-Opferschicht befestigt sind. Der richtige Sitz zwischen Block und ausgespartem Bereich erfordert, dass jeder Block im Wesentlichen die gleiche Form haben muss. Entsprechend wurden verschiedene Konzentrationen und Techniken des Nassätzens in diesem speziellen Beispiel getestet.
  • Im Allgemeinen führte das Nassätzen der unbelichteten Bereiche zu Ergebnissen, welche von der Orientierung bzw. Ausrichtung der Maskenränder abhängig waren. Wenn die Maskenränder parallel zu der [110]-Richtung waren, führte das Nassätzen der unbelichteten Regionen zu auswärts abfallenden Profilen von der oberen Oberfläche jedes Blockes. Alternativ führte das Nassätzen unbelichteter Bereiche, bei denen die Maskenränder parallel zu der [110]-Richtung waren, zu einwärts geneigten (oder umgekehrten Mesa-)Profilen.
  • Das Nassätzen erzeugte derartig unterschiedliche Profile (mesa und umgekehrt mesa), da Galliumarsenid zwei getrennte Sätze von {111}-Ebenen beinhaltet. In einer {111}-A- oder {111}-Galliumebene hat jedes Galliumatom auf der Oberfläche drei Arsenidatome unterhalb gebunden. Für eine {111}-B- oder {111}-Arsen-Ebene beinhaltet jedes Arsenidatom an der Oberfläche drei Galliumatome unterhalb gebunden. Jedes Arsenidatom in der {111}-B-Schicht beinhaltet ein Paar von angehängten Elektronen und wird deshalb belichtet. Diese angehängten Elektronen sind nicht in der Struktur der {111}-A-Ebene vorhanden. Entsprechend tendieren die {111}-B-Ebenen dazu, schneller als die {111}-A-Ebene geätzt zu werden, wodurch Blöcke gebildet werden, welche eine umgekehrte Mesa-Form besitzen, welche im Allgemeinen nicht kompatibel mit den ausgesparten Bereichen sind, welche auf dem Siliciumsubstrat geätzt sind.
  • Maskenränder parallel zur der [110]-Ebene produzierten größeres Unterschneiden als in den Fällen, wo Maskenränder parallel zu der [110]-Ebene waren. Im vorliegenden Beispiel erzeugten Maskenränder parallel zu der [110]-Richtung ungefähr 1,1 μm horizontales Ätzen pro Mikrometer des vertikalen Ätzens nahe der oberen Enden der Blöcke. Bereiche nahe der Basis der Blöcke erzeugte Ätzungen von ungefähr 0,8 μm des horizontalen Ätzens pro Mikrometer des vertikalen Ätzens für Bereiche nahe dem oberen Ende der Blöcke und 0,1 μm des horizontalen Ätzens pro Mikrometer der vertikalen Ätzung nahe dem Boden der Blöcke. Das Bilden des quadratischen Bereiches an der Basis erforderte eine längere Maske in der [110]-Richtung.
  • Zusätzlich zum Ausrichten der Maske beeinflusste die Konzentration des Ätzmittels auch die Form jedes Galliumarsenidblockes. Eine Lösung von Phosphorsäure, Wasserstoffperoxid und Wasser (H2PO3 : H2O2 : H2O) lieferte ein vielversprechendes Ätzmittel für das MBE-Ziehen der Galliumarsenidschicht in dem vorliegenden Beispiel. Dieses Ätzmittel schuf drei getrennte Profile, abhängig vom Betrag an Wasserstoffperoxid und Wasser, welches der Phosphorsäure hinzugefügt wurde. Lösungskonzentrationen von Phosphorsäure (1 : 1 : 40 H2PO3 : H2O2 : H2O) schufen ein trapezförmiges oder mesageformtes Profil, welches einen Winkel von 30° zwischen der oberen Oberfläche des Blockes und einer korrespondierenden Seite aufwies. Ätzlösungen, welche weniger konzentriert waren, erzeugten flachere trapezförmige oder mesageformte Profile unter Winkeln von ungefähr 10° bis 20°. Derartige flachere Profile waren wahrscheinlich das Ergebnis von Ätzreaktionen, welche transportbegrenzt in den {111}-B-Ebenen sind.
  • Höhere Konzentrationen von Phosphorsäure (1 : 1 : 20 H2PO3 : H2O2 : H2O und darüber) führten zu einwärts abfallenden (oder umgekehrt Mesa-)Profilen, welche durch die Reaktion der {111}-B-Ebenen begrenzt sind. Vorzugsweise liefert eine Phosphorsäurenkonzentration (1 : 1 : 30 H2PO4 : H2O2 : H2O) zwischen verdünnten und konzentrierten Lösungen bessere Profile für das Bilden von ausgesparten Bereichen, welche auf dem Siliciumsubstrat geätzt sind. Ein derartiges Ätzmittel erzeugte Blöcke, welche Winkel von 55° parallel zu der [110]-Ebene und 49° parallel zu der [110]-Ebene besitzen, und typischerweise wurde die MBE-gezogene Schicht mit einer Geschwindigkeit von ungefähr 0,133 μm/Minute (oder ungefähr 133 nm/min) geätzt. Beim Herstellen der beschriebenen Ergebnisse wurde die Ätzlösung typischerweise wieder aufgefüllt, wenn sie verbraucht war.
  • Das Erhöhen des Verhältnisses von Phosphorsäure gegenüber Wasserstoffperoxid im Verhältnis 3 : 1 erzeugte ähnliche Profile gegenüber den beschriebenen Ergebnissen, aber führte im Allgemeinen zu rauen Oberflächen an den Seiten. Derartige raue Oberflächen waren für die vorliegende Anwendung wünschenswert.
  • In einer Modifikation dieses Beispiels erleichterte ein ähnliches nasses Ätzmittel (1 : 1 : 30 H2PO3 : H2O2 : H2O) das Bilden der Galliumarsenidblöcke aus einer Aluminiumgalliumarsenid-MBE-gezogenen Schicht. Dieses Ätzmittel lieferte ein nach innen abfallendes Profil parallel zu der [110]-Richtung für eine aus Aluminiumgalliumarsenid (x = 0,1, AlxGa1–xAs) gezogenen MBE-Schicht. Die vertikalen Ätzgeschwindigkeiten lagen bei ungefähr den gleichen wie für die Galliumarsenid-MBE-gezogene Schicht. Jedoch erhöhte das Vorhandensein von Aluminiumarsenid das Ätzen der {111}-B-Ebene bis zu den Grenzen der Reaktionsgeschwindigkeit. Dieses Ätzmittel erzeugte ein einwärts abfallendes Profil, da das Ätzen x = 0,1. AlxGa1–xAs reaktionsempfindlicher in der {111}-B-Ebene als im Galliumarsenid war.
  • Zusätzlich zum Nassätzen wurde auch Ionenfräsen eingesetzt, um die trapezförmigen geformten Galliumarsenidblöcke zu erzeugen. Ionenfräsen der MBE-gezogenen Galliumarsenidschicht lieferte nach außen abfallende Profile, welche von Winkeln von ungefähr 68° bis 90° zwischen der oberen Oberfläche und einer korrespondierenden Seite reichten. Um derartige Winkel herzustellen, reichten die Ionenstrahlwinkel von ungefähr 0° bis 25° bezüglich einer Normalen von der oberen Oberfläche zur MBE-gezogenen Schicht. Steilere Strahlwinkel (näher zu 90°) erzeugten im Allgemeinen senkrechte oder im Wesentlichen senkrechte Profile. Das Ionenfräsen erforderte auch, dass das Substrat um eine zentrale Achse während eines derartigen Bearbeitungsschritts gedreht wurde. Andere Prozessvariablen beinhalteten ein Argongas-Ätzmittel mit einem Druck von ungefähr 50 Millitorr, einer Ionenenergie von ungefähr 1000 V und einer Ionenfräsrate von 1 μm für jeweils sieben Minuten. Da die Photoresistmaske ungefähr 5 μm für jeweils 70 Minuten während des Fräsens lateral erodierte, wurden Seitenwände mit Winkeln von ungefähr 68° hergestellt. Die Trennung zwischen Galliumarsenid und Photoresist war ungefähr 3 : 1. Das Ionenfräsen erzeugte im Wesentlichen gleich bleibende Galliumarsenidblöcke und war deshalb effektiver als das Nassätzen in diesem speziellen Beispiel.
  • Zum Schluss wurde ein Bad benutzt, welches eine Konzentration von 1 : 1 : 30 H2PO3 : H2O2 : H2O verwendet, um verbleibende Oxide oder Galliumarsenid und Aluminiumarsenid zu entfernen. Derartige Oxide wurden typischerweise gebildet, wenn Aluminiumarsenid den Ätzbädern oder dem Ionenfräsen ausgesetzt wurde. Hydroflu orsäure kann dann benutzt werden, um die Oxidschichten (typischerweise rau ausschauend und braun im Erscheinungsbild) zu entfernen. Im Allgemeinen reduzieren derartige Oxidschichten die Effektivität des Wasserstofffluorsäure-(HF-)Ätzens auf der Aluminiumarsenid-Opferschicht.
  • Nach dem Entfernen jeglicher Oxidschichten ätzte vorzugsweise eine HF-Lösung die Opferschicht des Aluminiumarsenids, um die Galliumarsenidblöcke abzuheben. Speziell wurde eine HF-Lösung mit einer Konzentration von ungefähr 5 : 1 H2O : HF benutzt, um die Opferschicht zu ätzen und die Blöcke abzuheben. Blöcke, welche noch auf dem Substrat verbleiben, möglicherweise durch Oberflächenspannung, können mechanisch von dem Substrat in einer Lösung entfernt werden. Die entfernten Blöcke beinhalten eine Basisabmessung von ungefähr 22 μm zu 23 μm im Vergleich zu einer entworfenen bzw. geplanten Abmessung von 24 μm zu 24 μm.
  • Nach dem Entfernen der Blöcke vom Substrat wurde eine Teflon-Pipette benutzt, um einen substanziellen Teil der HF-Lösung von den Galliumarsenidblöcken zu entfernen. Verbliebenes HF wurde mit Wasser weggewaschen. Dieser Wässerungsschritt erzeugte eine Mischung, welche aus Blöcken und Wasser bestand. Eine inerte Lösung, wie z. B. Aceton, ersetzte dann das Wasser, um jegliche Oxidbildung auf den Blöcken zu mindern. Wenn sie einmal in der inerten Lösung sind, können die Blöcke sich zu Clustern zusammenbilden und entweder zur Oberfläche schwimmen oder sich auf dem Boden der Lösung absetzen. Derartige Cluster, welche oft mit bloßem Auge sichtbar sind, setzten die Effektivität des nachfolgenden Überführungsschrittes herab und wurden deshalb durch mechanisches Behandeln der Lösung mit Ultraschallschwingung getrennt.
  • Die inerte Lösung, welche Galliumarsenidblöcke beinhaltet, wurde dann gleichmäßig über die obere Oberfläche des Siliciumsubstrates überführt (oder gegossen). Speziell wurde eine Pi pette benützt, um diese Lösung über die obere Oberfläche des Substrates überzuführen. Die Lösung wird mit einer Geschwindigkeit überführt, welche im Wesentlichen ein laminares Strömen schafft. Ein derartiges laminares Strömen bzw. Fließen gestattet den Blöcken zu fallen und/oder auf die obere Oberfläche des Substrates zu gleiten und sich dann selbst in die ausgesparten Bereiche mit Hilfe der trapezförmigen Profile auszurichten. Im Allgemeinen sollte die Überführgeschwindigkeit ein gleichmäßiges Fließen der Lösung, welche die Blöcke beinhaltet, über der Substratoberfläche liefern, aber sollte nicht jene Blöcke, welche bereits in den ausgesparten Bereichen angeordnet sind, frei setzen oder entfernen.
  • Blöcke, welche mit Ionenfräsen hergestellt wurden, lieferten eine höhere Ausbeute als Blöcke, welche nassgeätzt wurden. Ionengefräste Blöcke, welche im Wesentlichen gleich bleibende Profile besitzen, haben sich in mehr als 90% in den ausgesparten Bereichen selbst ausgerichtet und in diese eingefügt, die auf der Substratoberfläche platziert waren, bevor die Lösung im Wesentlichen verdampfte. Wenn die Lösung verdampft, hat die Oberflächenspannung oft einen Teil der Blöcke aus den ausgesparten Bereichen gezogen. Ungefähr 30% bis 70% der ausgesparten Bereiche verblieben nach dem Verdampfen befällt. Das Abnehmen der Ausbeute kann dem Verwenden von Flüssigkeiten zugeschrieben werden, welchen niedrigere Oberflächenspannung während des Verdampfens besitzen oder superkritischen Trockenmethoden zugeschrieben werden, welche im Wesentlichen Oberflächenspannung eliminieren. Alternativ können die Blöcke vor dem Verdampfen der Lösung in den ausgesparten Bereichen gebondet werden, wodurch die Ausbeute fixiert wird. Nassgeätzte Blöcke, welche weniger gleich bleibende Blockprofile aufwiesen, liessen sich korrekt in ungefähr 1% bis 5% der verfügbaren ausgesparten Bereiche nieder. Entsprechend lieferten ionengefräste Blöcke eine höhere Ausbeute bezogen auf die Blöcke, welche durch Nassätzen hergestellt wurden.
  • Die Photos, welche in 13 gezeigt werden, stellen Galliumarsenidblöcke dar, welche in den ausgesparten Bereichen des Siliciumsubstrates 150 entsprechend dem vorliegenden Beispiel abgelegt bzw. abgesetzt sind. Ein oberer Teil 153 jedes ausgesparten Bereiches ist quadratisch und misst ungefähr 23 μm in der Länge. Wie gezeigt wird, beinhaltet das Photo die ausgesparten Bereiche 155, das Siliciumsubstrat 157 und den trapezförmigen geformten Block 159.
  • Um die Funktion des vorliegenden Beispiels weiter zu demonstrieren, wird eine erleuchtete Diode 170 im Photo der 14 gezeigt. Das Photo beinhaltet das Siliciumsubstrat 173 und die erleuchtete Galliumarsenid-LED 175. Die Galliumarsenid-LED sendete Infrarotstrahlung aus, während sie an der elektrischen Vorspannung war. Jede Galliumarsenid-LED, welche auf einer MBE-Schicht gezogen wurde, beinhaltete eine N+-Galliumarsenid-Haubenschicht (mit ungefähr 100 nm Dicke), eine N+ Al0,1Ga0,9As-Transportschicht (mit ungefähr 1 μm Dicke), einen P--aktiven Bereich (von ungefähr 1 μm Dicke) und eine P+-Pufferschicht (mit ungefähr 1 μm Dicke). Die Galliumarsenid-LED erforderte auch einen metallisierten Ringkontakt 400 zum Anlegen der Spannung und eine Öffnung 403 für den Lichtausgang in einem oberen Bereich jedes Blockes, wie dies in 15 dargestellt wird. Eine Strom-/Spannungs-(I-/V-)Kurve 500, welche in 16 dargestellt wird, weist typischerweise die p-n-Übergangscharakteristika für die Galliumarsenidstruktur der 14 auf.
  • Galliumarsenid/Aluminiumarsenid-Resonanztunneldioden (RTDs) wurden auch auf Silicium integriert. RTDs, welche auf einer MBE-Schicht gezogen sind, beinhalten Galliumarsenidgräben (mit einer Tiefe von ungefähr 5,0 nm) zwischen zwei Aluminiumarsenidsperren (mit einer Tiefe von ungefähr 2,5 nm). Die Strom-/Spannungscharakteristika 600 für die RTDs, welche mit Silici um integriert sind, wiesen einen geeigneten differentiellen negativen Widerstand (NDR) bei einer VSPITZE = 2,0 V auf, wie dies in 17 dargestellt wird. Bei einer derartigen Spannung war das Spitze-zu-Tal-Verhältnis ungefähr 2,5. Oszillationen (rf), welche nach dem Vorspannen der RTDs in dem NDR-Bereich beobachtet wurden, waren auf ungefähr 100 MHz begrenzt. Externe Kapazitäten und Induktivitäten des vorgespannten Schaltkreises verursachten derartige Begrenzungen in der Frequenz.
  • Die obige Beschreibung zum Bilden eines Galliumarsenidblocks auf einem Siliciumsubstrat dient nur erläuternden Zwecken. Wie gezeigt wird, kann die Erfindung zum Bilden von Galliumarseniddioden auf einem Siliciumsubstrat benutzt werden. Eine andere kommerzielle Anwendung beinhaltet Galliumarsenidlaser, welche zusammen mit Silicium-integrierten Schaltkreisen gebildet sind. Die Siliciumchips können mit anderen Chips mit integrierten optischen Detektoren auf optischen Kanälen mit extrem hoher Bitrate kommunizieren. Andere Anwendungen können auch die Integration von Mikrowellen-Galliumarsenidvorrichtungen auf Silicium-integrierten Schaltkreisen für die Mikrowellenelektronik beinhalten. Eine noch weitere Anwendung beinhaltet Mikrostrukturen, welche integral mit einer Plastikplatte sind, welche aktive Flüssigkeitskristallanzeigen (ALCD) u. Ä. bildet. Bei einer derartigen Anwendung kann die Plastikplatte mit einer Technik hergestellt werden, welche das Stanzen, Spritzgießen u. a. beinhaltet. Das Konzept der Erfindung kann für nahezu jeden Typ von Mikrostruktur angewendet werden, welche auf einem größeren Substrat gebildet wird.
  • Auch wird das Bilden einzigartiger Profile zum Schaffen sich selbstanordnender Vorrichtungen allgemein beschrieben. Derartige einzigartige Profile sind zum Beispiel Glieder einer Einzelblockstruktur, welche eine entsprechende ausgesparte Bereichsstruktur auf einem Substrat besitzt, nur der Erläuterung dienend. Die Blockstruktur kann auch eine Vielfalt von Formen, wie z. B. eine zylindrische Form, eine rechteckige Form, eine quadratische Form, eine hexagonale Form, eine pyramidale Form, eine T-Form, Nierenform u. Ä. besitzen. Die Blockstruktur beinhaltet Breiten, Längen und Höhen, um das Selbstanordnen einer gewünschten Orientierung bzw. Ausrichtung zu fördern. Zusätzlich kann mehr als ein Strukturtyp in der Mischung (von Lösung und Blöcken) vorliegen, solange jede Struktur eine spezielle Verbindungs- bzw. Befestigungsstelle auf dem Substrat besitzt.
  • Obwohl die vorausgehende Erfindung im gewissen Detail anhand der Erläuterung und anhand eines Beispiels beschrieben wurde, der Klarheit des Verständnisses wegen, wird offensichtlich sein, dass gewisse Veränderungen und Modifikationen innerhalb des Umfangs der angehängten Ansprüche praktiziert werden können.
  • Die obige Beschreibung dient der Erläuterung und ist nicht restriktiv. Viele Variationen der Erfindung werden Fachleuten beim Lesen dieser Veröffentlichung ersichtlich sein. Nur des Beispiels wegen kann die Erfindung zum Bilden von Galliumarsenidvorrichtungen auf einem Siliciumsubstrat als auch ebenso gut bei anderen Anwendungen verwendet werden. Der Umfang der Erfindung soll deshalb nicht mit Bezug auf die obige Beschreibung bestimmt werden, sondern sollte mit Bezug auf die angehängten Ansprüche zusammen mit ihrem vollem Umfang der Äquivalente bestimmt werden.

Claims (15)

  1. Verfahren zum Bilden einer Mikrostruktur auf einem Substrat (50), wobei das Substrat (50) eine obere Oberfläche (53) mit mindestens einem darauf befindlichen ausgesparten Bereich (55) aufweist, mit den Schritten: Bereitstellen einer Vielzahl geformter Blöcke (19), wobei die geformten Blöcke (19) eine darauf befindliche integrierte Schaltkreisvorrichtung umfassen; Überführen der geformten Blöcke (19) in ein Fluid, um eine Aufschlämmung zu bilden; und Verteilen der Aufschlämmung über dem Substrat (50) mit einer Geschwindigkeit, bei der mindestens einer der geformten Blöcke (19) in mindestens einem ausgesparten Bereich (55) angeordnet wird.
  2. Verfahren nach Anspruch 1, wobei das Substrat (50) aus der Gruppe ausgewählt ist, die aus einem Silizium-Wafer, einer Kunststoffplatte, einem Galliumarsenid-Wafer, einem Glassubstrat und einem Keramiksubstrat besteht.
  3. Verfahren nach Anspruch 1, wobei die Geschwindigkeit im Wesentlichen eine laminare Strömung ist und jedem der geformten Blöcke (19) ermöglicht, sich selbst in den ausgesparten Bereichen (55) auszurichten.
  4. Verfahren nach Anspruch 1, wobei die geformten Blöcke (19) ein trapezförmiges Profil aufweisen.
  5. Verfahren nach Anspruch 4, wobei jeder ausgesparte Bereich (55) in dem Substrat (50) im Wesentlichen trapezförmig geformt ist, damit er zu jedem geformten Block (19) komplementär ist.
  6. Verfahren nach Anspruch 4, wobei die trapezförmig geformten Blöcke (19) eine Länge von ungefähr 10 μm und mehr aufweisen.
  7. Verfahren nach Anspruch 1, wobei das Fluid aus einer Gruppe ausgewählt ist, die aus Wasser, Aceton und Alkohol besteht.
  8. Verfahren nach Anspruch 1, wobei die Aufschlämmung ausreichend Fluid beinhaltet, um den geformten Blöcken (19) zu ermöglichen, über das Substrat (55) zu gleiten.
  9. Verfahren nach Anspruch 4, wobei die trapezförmigen Blöcke (19) durch ein Verfahren mit den folgenden Schritten hergestellt werden: Bereitstellen eines zweiten Substrats (10) mit einer oberen Oberfläche (15); Aufwachsen einer Opferschicht (13), die über der oberen Oberfläche (15) liegt; Bilden einer Blockierschicht (17) über der oberen Oberfläche (15); Maskieren und Ätzen der Blockierschicht (17) bis zur Opferschicht (13), wobei eine Vielzahl trapezförmig geformter Blöcke (19) auf und in Kontakt mit der Opferschicht (13) gebildet werden; bevorzugtes Ätzen der Opferschicht (13), wobei jeder der trapezförmig geformten Blöcke (19) abgehoben wird; Überführen der trapezförmig geformten Blöcke (19) in eine Lösung, um die Aufschlämmung zu bilden.
  10. Verfahren nach Anspruch 9, weiterhin umfassend einen Schritt des Spülens der Blöcke (19) im Anschluss an den bevorzugten Ätzschritt.
  11. Verfahren nach Anspruch 9, wobei der bevorzugte Ätzschritt ein Schritt des Nassätzens ist.
  12. Verfahren nach Anspruch 11, wobei der Nassätzschritt ein Fluorwasserstoff-Ätzmittel umfasst.
  13. Verfahren nach Anspruch 9, wobei das zweite Substrat (10) aus der Gruppe ausgewählt ist, die aus Galliumarsenid, Gallium-Aluminium-Arsenid, Silizium und Diamant besteht.
  14. Verfahren nach Anspruch 4, wobei der trapezförmige Block (19) weiterhin eine abgestumpfte Pyramidenform mit einer oberen Oberfläche aufweist, wobei vier Seiten hiervon zu einer Basis verlaufen.
  15. Verfahren nach Anspruch 14, wobei die Basis eine Länge von ungefähr 10 μm bis ungefähr 50 μm und eine Breite von 10 μm bis ungefähr 50 μm aufweist, und jede der vier Seiten eine Höhe von ungefähr 5 μm bis ungefähr 15 μm aufweist.
DE69433361T 1993-12-17 1994-12-07 Herstellungsmethode von selbstmontierenden Mikrostrukturen Expired - Lifetime DE69433361T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US169298 1993-12-17
US08/169,298 US5545291A (en) 1993-12-17 1993-12-17 Method for fabricating self-assembling microstructures
PCT/US1994/014152 WO1995017005A1 (en) 1993-12-17 1994-12-07 Method for fabricating self-assembling microstructures

Publications (2)

Publication Number Publication Date
DE69433361D1 DE69433361D1 (de) 2004-01-08
DE69433361T2 true DE69433361T2 (de) 2004-09-16

Family

ID=22615078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69433361T Expired - Lifetime DE69433361T2 (de) 1993-12-17 1994-12-07 Herstellungsmethode von selbstmontierenden Mikrostrukturen

Country Status (8)

Country Link
US (2) US5545291A (de)
EP (3) EP1372194A1 (de)
JP (3) JP3535166B2 (de)
CN (3) CN1263098C (de)
AU (1) AU681928B2 (de)
CA (1) CA2177276C (de)
DE (1) DE69433361T2 (de)
WO (1) WO1995017005A1 (de)

Families Citing this family (378)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569382B1 (en) 1991-11-07 2003-05-27 Nanogen, Inc. Methods apparatus for the electronic, homogeneous assembly and fabrication of devices
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
JP3097557B2 (ja) * 1996-05-20 2000-10-10 日本電気株式会社 半導体装置の製造方法
GB9616540D0 (en) 1996-08-06 1996-09-25 Cavendish Kinetics Ltd Integrated circuit device manufacture
US6507989B1 (en) 1997-03-13 2003-01-21 President And Fellows Of Harvard College Self-assembly of mesoscale objects
AU3190499A (en) 1998-03-18 1999-10-11 E-Ink Corporation Electrophoretic displays and systems for addressing such displays
US6391005B1 (en) 1998-03-30 2002-05-21 Agilent Technologies, Inc. Apparatus and method for penetration with shaft having a sensor for sensing penetration depth
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6473072B1 (en) 1998-05-12 2002-10-29 E Ink Corporation Microencapsulated electrophoretic electrostatically-addressed media for drawing device applications
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
DE19856331B4 (de) * 1998-12-07 2009-01-02 Robert Bosch Gmbh Verfahren zur Eingehäusung elektronischer Bauelemente
US6312304B1 (en) 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
US6683663B1 (en) * 1999-02-05 2004-01-27 Alien Technology Corporation Web fabrication of devices
WO2000046854A1 (en) * 1999-02-05 2000-08-10 Alien Technology Corporation Apparatuses and methods for forming assemblies
US6850312B2 (en) * 1999-03-16 2005-02-01 Alien Technology Corporation Apparatuses and methods for flexible displays
US6291896B1 (en) 1999-02-16 2001-09-18 Alien Technology Corporation Functionally symmetric integrated circuit die
US6606079B1 (en) 1999-02-16 2003-08-12 Alien Technology Corporation Pixel integrated circuit
US6380729B1 (en) 1999-02-16 2002-04-30 Alien Technology Corporation Testing integrated circuit dice
US6316278B1 (en) * 1999-03-16 2001-11-13 Alien Technology Corporation Methods for fabricating a multiple modular assembly
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6504524B1 (en) 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US6531997B1 (en) 1999-04-30 2003-03-11 E Ink Corporation Methods for addressing electrophoretic displays
US7030412B1 (en) 1999-05-05 2006-04-18 E Ink Corporation Minimally-patterned semiconductor devices for display applications
AU6365900A (en) 1999-07-21 2001-02-13 E-Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix drivenelectronic display
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6420266B1 (en) 1999-11-02 2002-07-16 Alien Technology Corporation Methods for creating elements of predetermined shape and apparatuses using these elements
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
KR100658977B1 (ko) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조방법
KR100726134B1 (ko) * 2000-02-21 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
JP3729491B2 (ja) * 2000-02-22 2005-12-21 東レエンジニアリング株式会社 非接触ｉｄカード類及びその製造方法
JP2001257218A (ja) 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
CN1421019A (zh) * 2000-04-04 2003-05-28 东丽工程株式会社 Cof组件的制造方法
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
US6825068B2 (en) 2000-04-18 2004-11-30 E Ink Corporation Process for fabricating thin film transistors
AU2001268122A1 (en) * 2000-06-02 2001-12-17 Teradyne, Inc. Method and apparatus for measuring internet router traffic
US6687987B2 (en) 2000-06-06 2004-02-10 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
US6908295B2 (en) * 2000-06-16 2005-06-21 Avery Dennison Corporation Process and apparatus for embossing precise microstructures and embossing tool for making same
JP3829594B2 (ja) 2000-06-30 2006-10-04 セイコーエプソン株式会社 素子実装方法と光伝送装置
JP4120184B2 (ja) 2000-06-30 2008-07-16 セイコーエプソン株式会社 実装用微小構造体および光伝送装置
US6723576B2 (en) * 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP4239439B2 (ja) 2000-07-06 2009-03-18 セイコーエプソン株式会社 光学装置およびその製造方法ならびに光伝送装置
US6583580B2 (en) 2000-07-07 2003-06-24 Seiko Epson Corporation EL element driving circuit and method, and electronic apparatus
JP3815269B2 (ja) 2000-07-07 2006-08-30 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器
JP3915868B2 (ja) 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
US6605902B2 (en) 2000-07-07 2003-08-12 Seiko Epson Corporation Display and electronic device
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、並びに電子機器
US6683333B2 (en) 2000-07-14 2004-01-27 E Ink Corporation Fabrication of electronic circuit elements using unpatterned semiconductor layers
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2002009175A2 (en) * 2000-07-20 2002-01-31 President And Fellows Of Harvard College Self-assembled electrical networks
US6780696B1 (en) 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US6980184B1 (en) 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
US6811714B1 (en) * 2000-10-06 2004-11-02 Freescale Semiconductor, Inc. Micromachined component and method of manufacture
JP4491948B2 (ja) 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
DE10053334B4 (de) * 2000-10-27 2018-08-02 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Stellelements in einem Fahrzeug
US7199527B2 (en) * 2000-11-21 2007-04-03 Alien Technology Corporation Display device and methods of manufacturing and control
GB2385975B (en) * 2000-11-21 2004-10-13 Avery Dennison Corp Display device and methods of manufacture and control
US20020149107A1 (en) * 2001-02-02 2002-10-17 Avery Dennison Corporation Method of making a flexible substrate containing self-assembling microstructures
US8641644B2 (en) 2000-11-21 2014-02-04 Sanofi-Aventis Deutschland Gmbh Blood testing apparatus having a rotatable cartridge with multiple lancing elements and testing means
US6794221B2 (en) 2000-11-29 2004-09-21 Hrl Laboratories, Llc Method of placing elements into receptors in a substrate
US6291266B1 (en) * 2000-11-29 2001-09-18 Hrl Laboratories, Llc Method for fabricating large area flexible electronics
US6611237B2 (en) 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
KR100913681B1 (ko) 2001-03-19 2009-08-24 아베소, 인크. 전자변색 디스플레이 장치 및 이를 제조하기에 유용한 조성물
JP2002359358A (ja) 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6864435B2 (en) * 2001-04-25 2005-03-08 Alien Technology Corporation Electrical contacts for flexible displays
GB0112395D0 (en) * 2001-05-22 2001-07-11 Koninkl Philips Electronics Nv Display devices and driving method therefor
US6988667B2 (en) * 2001-05-31 2006-01-24 Alien Technology Corporation Methods and apparatuses to identify devices
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP3812368B2 (ja) * 2001-06-06 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6686642B2 (en) * 2001-06-11 2004-02-03 Hewlett-Packard Development Company, L.P. Multi-level integrated circuit for wide-gap substrate bonding
US9795747B2 (en) 2010-06-02 2017-10-24 Sanofi-Aventis Deutschland Gmbh Methods and apparatus for lancet actuation
US9226699B2 (en) 2002-04-19 2016-01-05 Sanofi-Aventis Deutschland Gmbh Body fluid sampling module with a continuous compression tissue interface surface
US7316700B2 (en) 2001-06-12 2008-01-08 Pelikan Technologies, Inc. Self optimizing lancing device with adaptation means to temporal variations in cutaneous properties
US7041068B2 (en) 2001-06-12 2006-05-09 Pelikan Technologies, Inc. Sampling module device and method
AU2002348683A1 (en) 2001-06-12 2002-12-23 Pelikan Technologies, Inc. Method and apparatus for lancet launching device integrated onto a blood-sampling cartridge
WO2002100460A2 (en) 2001-06-12 2002-12-19 Pelikan Technologies, Inc. Electric lancet actuator
US7981056B2 (en) 2002-04-19 2011-07-19 Pelikan Technologies, Inc. Methods and apparatus for lancet actuation
US8337419B2 (en) 2002-04-19 2012-12-25 Sanofi-Aventis Deutschland Gmbh Tissue penetration device
US9427532B2 (en) 2001-06-12 2016-08-30 Sanofi-Aventis Deutschland Gmbh Tissue penetration device
JP2003005212A (ja) * 2001-06-20 2003-01-08 Seiko Instruments Inc 単結晶シリコントランジスタ素子を有する液晶表示装置およびその製造方法
JP3696132B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
US6657289B1 (en) 2001-07-13 2003-12-02 Alien Technology Corporation Apparatus relating to block configurations and fluidic self-assembly processes
US6590346B1 (en) * 2001-07-16 2003-07-08 Alien Technology Corporation Double-metal background driven displays
US6967640B2 (en) 2001-07-27 2005-11-22 E Ink Corporation Microencapsulated electrophoretic display with integrated driver
US6863219B1 (en) * 2001-08-17 2005-03-08 Alien Technology Corporation Apparatuses and methods for forming electronic assemblies
US7218527B1 (en) * 2001-08-17 2007-05-15 Alien Technology Corporation Apparatuses and methods for forming smart labels
US6731353B1 (en) 2001-08-17 2004-05-04 Alien Technology Corporation Method and apparatus for transferring blocks
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6528351B1 (en) 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
US7253091B2 (en) * 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained
US7018575B2 (en) * 2001-09-28 2006-03-28 Hrl Laboratories, Llc Method for assembly of complementary-shaped receptacle site and device microstructures
US6974604B2 (en) * 2001-09-28 2005-12-13 Hrl Laboratories, Llc Method of self-latching for adhesion during self-assembly of electronic or optical components
US7193504B2 (en) 2001-10-09 2007-03-20 Alien Technology Corporation Methods and apparatuses for identification
JP2003141761A (ja) * 2001-10-31 2003-05-16 Sanyo Electric Co Ltd 光ディスク装置および記録／再生方法
TW586091B (en) * 2001-12-07 2004-05-01 Sharp Kk Display device comprising bidirectional two-terminal element and method of fabricating the same
JP3844061B2 (ja) * 2002-01-16 2006-11-08 ソニー株式会社 電子部品の配置方法及びその装置
JP4082031B2 (ja) * 2002-01-17 2008-04-30 ソニー株式会社 素子の配列方法、及び表示装置
EP1464080B1 (de) * 2002-01-18 2007-09-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer verbundvorrichtung
JP2006504251A (ja) * 2002-01-23 2006-02-02 エイリアン・テクノロジイ・コーポレーション 小さなサイズの構成要素と大きなサイズの構成要素を組み込んでいる装置およびその作成方法
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6825049B2 (en) 2002-01-24 2004-11-30 Massachusetts Institute Of Technology Method and system for field assisted statistical assembly of wafers
US6900851B2 (en) 2002-02-08 2005-05-31 E Ink Corporation Electro-optic displays and optical systems for addressing such displays
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US7080444B1 (en) 2002-02-28 2006-07-25 Alien Technology Corporation Apparatus for forming an electronic assembly
US6744549B2 (en) * 2002-03-19 2004-06-01 Dow Global Technologies Inc. Electrochromic display device
US7892183B2 (en) 2002-04-19 2011-02-22 Pelikan Technologies, Inc. Method and apparatus for body fluid sampling and analyte sensing
US7229458B2 (en) 2002-04-19 2007-06-12 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US8579831B2 (en) 2002-04-19 2013-11-12 Sanofi-Aventis Deutschland Gmbh Method and apparatus for penetrating tissue
US8221334B2 (en) 2002-04-19 2012-07-17 Sanofi-Aventis Deutschland Gmbh Method and apparatus for penetrating tissue
US7901362B2 (en) 2002-04-19 2011-03-08 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US9248267B2 (en) 2002-04-19 2016-02-02 Sanofi-Aventis Deustchland Gmbh Tissue penetration device
US9314194B2 (en) 2002-04-19 2016-04-19 Sanofi-Aventis Deutschland Gmbh Tissue penetration device
US7708701B2 (en) 2002-04-19 2010-05-04 Pelikan Technologies, Inc. Method and apparatus for a multi-use body fluid sampling device
US7232451B2 (en) 2002-04-19 2007-06-19 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US7491178B2 (en) 2002-04-19 2009-02-17 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US7331931B2 (en) 2002-04-19 2008-02-19 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US8372016B2 (en) 2002-04-19 2013-02-12 Sanofi-Aventis Deutschland Gmbh Method and apparatus for body fluid sampling and analyte sensing
US7674232B2 (en) 2002-04-19 2010-03-09 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US7175642B2 (en) 2002-04-19 2007-02-13 Pelikan Technologies, Inc. Methods and apparatus for lancet actuation
US7297122B2 (en) 2002-04-19 2007-11-20 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US9795334B2 (en) 2002-04-19 2017-10-24 Sanofi-Aventis Deutschland Gmbh Method and apparatus for penetrating tissue
US7547287B2 (en) 2002-04-19 2009-06-16 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US7909778B2 (en) 2002-04-19 2011-03-22 Pelikan Technologies, Inc. Method and apparatus for penetrating tissue
US8360992B2 (en) 2002-04-19 2013-01-29 Sanofi-Aventis Deutschland Gmbh Method and apparatus for penetrating tissue
US7976476B2 (en) 2002-04-19 2011-07-12 Pelikan Technologies, Inc. Device and method for variable speed lancet
US8784335B2 (en) 2002-04-19 2014-07-22 Sanofi-Aventis Deutschland Gmbh Body fluid sampling device with a capacitive sensor
US8702624B2 (en) 2006-09-29 2014-04-22 Sanofi-Aventis Deutschland Gmbh Analyte measurement device with a single shot actuator
US8267870B2 (en) 2002-04-19 2012-09-18 Sanofi-Aventis Deutschland Gmbh Method and apparatus for body fluid sampling with hybrid actuation
US6927382B2 (en) * 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US6903458B1 (en) 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US20060014322A1 (en) * 2002-07-11 2006-01-19 Craig Gordon S Methods and apparatuses relating to block configurations and fluidic self-assembly processes
US6946322B2 (en) * 2002-07-25 2005-09-20 Hrl Laboratories, Llc Large area printing method for integrating device and circuit components
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
JP4057861B2 (ja) * 2002-08-20 2008-03-05 松下電器産業株式会社 半導体レーザ装置及びその製造方法
DE10238601A1 (de) * 2002-08-22 2004-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Handhabungswafer zur Handhabung von Substraten
JP2004119620A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4197420B2 (ja) 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法
US6710436B1 (en) * 2002-12-12 2004-03-23 Sun Microsystems, Inc. Method and apparatus for electrostatically aligning integrated circuits
AU2003276612A1 (en) * 2002-12-18 2004-07-09 Koninklijke Philips Electronics N.V. Manipulation of micrometer-sized electronic objects with liquid droplets
US8574895B2 (en) 2002-12-30 2013-11-05 Sanofi-Aventis Deutschland Gmbh Method and apparatus using optical techniques to measure analyte levels
US7224280B2 (en) * 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
US6940408B2 (en) * 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
US7225992B2 (en) * 2003-02-13 2007-06-05 Avery Dennison Corporation RFID device tester and method
JP2004272014A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 光通信モジュールの製造方法、光通信モジュール、及び電子機器
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7059518B2 (en) * 2003-04-03 2006-06-13 Avery Dennison Corporation RFID device detection system and method
US7652636B2 (en) * 2003-04-10 2010-01-26 Avery Dennison Corporation RFID devices having self-compensating antennas and conductive shields
US7501984B2 (en) * 2003-11-04 2009-03-10 Avery Dennison Corporation RFID tag using a surface insensitive antenna structure
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
JP3927919B2 (ja) * 2003-05-07 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
US7324061B1 (en) 2003-05-20 2008-01-29 Alien Technology Corporation Double inductor loop tag antenna
ES2347248T3 (es) 2003-05-30 2010-10-27 Pelikan Technologies Inc. Procedimiento y aparato para la inyeccion de fluido.
US7850621B2 (en) 2003-06-06 2010-12-14 Pelikan Technologies, Inc. Method and apparatus for body fluid sampling and analyte sensing
WO2006001797A1 (en) 2004-06-14 2006-01-05 Pelikan Technologies, Inc. Low pain penetrating
US7223635B1 (en) 2003-07-25 2007-05-29 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
US7015479B2 (en) * 2003-07-31 2006-03-21 Eastman Kodak Company Digital film grain
US8102244B2 (en) 2003-08-09 2012-01-24 Alien Technology Corporation Methods and apparatuses to identify devices
US7265803B2 (en) * 2003-08-27 2007-09-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Reconfigurable logic through deposition of organic pathways
WO2005033659A2 (en) 2003-09-29 2005-04-14 Pelikan Technologies, Inc. Method and apparatus for an improved sample capture device
US9351680B2 (en) 2003-10-14 2016-05-31 Sanofi-Aventis Deutschland Gmbh Method and apparatus for a variable user interface
US7716160B2 (en) * 2003-11-07 2010-05-11 Alien Technology Corporation Methods and apparatuses to identify devices
US7822454B1 (en) 2005-01-03 2010-10-26 Pelikan Technologies, Inc. Fluid sampling device with improved analyte detecting member configuration
US8668656B2 (en) 2003-12-31 2014-03-11 Sanofi-Aventis Deutschland Gmbh Method and apparatus for improving fluidic flow and sample capture
JP4534491B2 (ja) * 2004-01-09 2010-09-01 ソニー株式会社 電子応用装置の製造方法およびマイクロロッドトランジスタのアッセンブリ方法
JP4396285B2 (ja) * 2004-01-21 2010-01-13 ソニー株式会社 素子配列基板および素子配列方法
JP3978189B2 (ja) 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
JP2008507114A (ja) * 2004-04-27 2008-03-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ ソフトリソグラフィ用複合パターニングデバイス
US8828203B2 (en) 2004-05-20 2014-09-09 Sanofi-Aventis Deutschland Gmbh Printable hydrogels for biosensors
US9775553B2 (en) 2004-06-03 2017-10-03 Sanofi-Aventis Deutschland Gmbh Method and apparatus for a fluid sampling device
EP1765194A4 (de) 2004-06-03 2010-09-29 Pelikan Technologies Inc Verfahren und gerät für eine flüssigkeitsentnahmenvorrichtung
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
EP2650907A3 (de) 2004-06-04 2014-10-08 The Board of Trustees of the University of Illinois Verfahren und Einrichtungen zum Herstellen und Zusammenbauen von druckbaren Halbleiterelementen
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US20050281944A1 (en) * 2004-06-17 2005-12-22 Jang Bor Z Fluid-assisted self-assembly of meso-scale particles
EP2463668A2 (de) 2004-06-21 2012-06-13 Capres A/S Verfahren und Vorrichtung zum Testen elektrischer Eigenschaften
KR101170287B1 (ko) 2004-06-21 2012-07-31 카프레스 에이/에스 프로브의 정렬을 제공하기 위한 장치 및 방법과, 테스트 샘플의 특정 위치 상의 전기적 특성을 테스트하기 위한 테스트 장치
DE102004044179B4 (de) * 2004-06-30 2010-04-22 Osram Opto Semiconductors Gmbh Verfahren zur Montage von Halbleiterchips
US7307527B2 (en) * 2004-07-01 2007-12-11 Avery Dennison Corporation RFID device preparation system and method
US20070007637A1 (en) * 2004-08-12 2007-01-11 Marinov Valery R Multi-layered substrate assembly with vialess electrical interconnect scheme
US20060044769A1 (en) * 2004-09-01 2006-03-02 Forster Ian J RFID device with magnetic coupling
US20060051517A1 (en) * 2004-09-03 2006-03-09 Eastman Kodak Company Thermally controlled fluidic self-assembly method and support
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
US7251882B2 (en) 2004-09-03 2007-08-07 Eastman Kodak Company Method for assembling micro-components to binding sites
US7501955B2 (en) * 2004-09-13 2009-03-10 Avery Dennison Corporation RFID device with content insensitivity and position insensitivity
US7500307B2 (en) * 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
US7221277B2 (en) 2004-10-05 2007-05-22 Tracking Technologies, Inc. Radio frequency identification tag and method of making the same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7615479B1 (en) 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
US7353598B2 (en) 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
JP4548096B2 (ja) * 2004-11-11 2010-09-22 ソニー株式会社 半導体チップと基板との嵌合構造、半導体チップ実装方法及び電子装置
US20060109130A1 (en) * 2004-11-22 2006-05-25 Hattick John B Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7385284B2 (en) 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7342490B2 (en) * 2004-11-23 2008-03-11 Alien Technology Corporation Radio frequency identification static discharge protection
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
US7538756B2 (en) * 2004-12-17 2009-05-26 Eastman Kodak Company Methods for making display
US20060131505A1 (en) * 2004-12-17 2006-06-22 Eastman Kodak Company Imaging element
US7515149B2 (en) * 2004-12-17 2009-04-07 Eastman Kodak Company Display with wirelessly controlled illumination
US7417550B2 (en) * 2004-12-20 2008-08-26 3M Innovative Properties Company Environmentally friendly radio frequency identification (RFID) labels and methods of using such labels
US7687277B2 (en) * 2004-12-22 2010-03-30 Eastman Kodak Company Thermally controlled fluidic self-assembly
AU2005322072A1 (en) * 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
US8652831B2 (en) 2004-12-30 2014-02-18 Sanofi-Aventis Deutschland Gmbh Method and apparatus for analyte measurement test time
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
US8860635B2 (en) * 2005-04-04 2014-10-14 The Invention Science Fund I, Llc Self assembling display with substrate
US8390537B2 (en) * 2005-03-11 2013-03-05 The Invention Science Fund I, Llc Method of assembling displays on substrates
US7990349B2 (en) * 2005-04-22 2011-08-02 The Invention Science Fund I, Llc Superimposed displays
US7977130B2 (en) 2006-08-03 2011-07-12 The Invention Science Fund I, Llc Method of assembling displays on substrates
US9153163B2 (en) 2005-03-11 2015-10-06 The Invention Science Fund I, Llc Self assembly of elements for displays
US7662008B2 (en) * 2005-04-04 2010-02-16 Searete Llc Method of assembling displays on substrates
US8711063B2 (en) * 2005-03-11 2014-04-29 The Invention Science Fund I, Llc Self assembly of elements for displays
US20060202944A1 (en) * 2005-03-11 2006-09-14 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Elements for self assembling displays
US8300007B2 (en) * 2005-03-11 2012-10-30 The Invention Science Fund I, Llc Self assembling display with substrate
US8334819B2 (en) * 2005-03-11 2012-12-18 The Invention Science Fund I, Llc Superimposed displays
US7625780B2 (en) * 2005-03-15 2009-12-01 Regents Of The University Of Minnesota Fluidic heterogeneous microsystems assembly and packaging
US7623034B2 (en) 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US7943052B2 (en) * 2005-07-05 2011-05-17 National Taiwan University Method for self-assembling microstructures
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
US20070040688A1 (en) 2005-08-16 2007-02-22 X-Cyte, Inc., A California Corporation RFID inlays and methods of their manufacture
ES2728286T3 (es) * 2005-08-22 2019-10-23 Avery Dennison Retail Information Services Llc Método para realizar dispositivos RFID
US20070082464A1 (en) * 2005-10-11 2007-04-12 Schatz Kenneth D Apparatus for block assembly process
US7926176B2 (en) * 2005-10-19 2011-04-19 General Electric Company Methods for magnetically directed self assembly
US8022416B2 (en) * 2005-10-19 2011-09-20 General Electric Company Functional blocks for assembly
US7555826B2 (en) 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
US20070158804A1 (en) * 2006-01-10 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
US7154283B1 (en) 2006-02-22 2006-12-26 Avery Dennison Corporation Method of determining performance of RFID devices
CN101506413A (zh) 2006-03-03 2009-08-12 伊利诺伊大学评议会 制造空间排列的纳米管和纳米管阵列的方法
US7774929B2 (en) * 2006-03-14 2010-08-17 Regents Of The University Of Minnesota Method of self-assembly on a surface
KR100847598B1 (ko) * 2006-05-10 2008-07-21 주식회사 큐리어스 백라이트 유닛 및 그 제조 방법
TWI294404B (en) * 2006-07-18 2008-03-11 Ind Tech Res Inst Method and apparatus for microstructure assembly
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
US7875952B1 (en) 2006-09-19 2011-01-25 Hrl Laboratories, Llc Method of transistor level heterogeneous integration and system
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
US20080135956A1 (en) * 2006-12-12 2008-06-12 General Electric Company Articles and assembly for magnetically directed self assembly and methods of manufacture
CN104637954B (zh) 2007-01-17 2018-02-16 伊利诺伊大学评议会 制造半导体基光学系统的方法
US20080229574A1 (en) 2007-03-19 2008-09-25 Advanced Chip Engineering Technology Inc. Self chip redistribution apparatus and method for the same
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US8889216B2 (en) * 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US8133768B2 (en) * 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US8456393B2 (en) 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
DE202007018520U1 (de) 2007-08-17 2008-10-09 Advanced Display Technology Ag Pixel-Bauelement und Display mit Pixel-Bauelement
US8674212B2 (en) * 2008-01-15 2014-03-18 General Electric Company Solar cell and magnetically self-assembled solar cell assembly
US7861405B2 (en) * 2008-03-03 2011-01-04 Palo Alto Research Center Incorporated System for forming a micro-assembler
CN103872002B (zh) 2008-03-05 2017-03-01 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
CN102057383B (zh) 2008-04-07 2013-11-20 阿利安科技有限公司 利用光对rfid标签进行子集选择
US9386944B2 (en) 2008-04-11 2016-07-12 Sanofi-Aventis Deutschland Gmbh Method and apparatus for analyte detecting device
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
US8695207B2 (en) * 2008-06-02 2014-04-15 Nxp B.V. Method for manufacturing an electronic device
WO2010005707A1 (en) * 2008-06-16 2010-01-14 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8736082B1 (en) 2008-10-25 2014-05-27 Hrl Laboratories, Llc Key structure and expansion enhanced alignment of self-assembled microstructures
US8288877B1 (en) 2008-10-25 2012-10-16 Hrl Laboratories, Llc Actuator enhanced alignment of self-assembled microstructures
KR20100087932A (ko) * 2009-01-29 2010-08-06 삼성전기주식회사 자기 조립 단분자막을 이용한 다이 어태치 방법 및 자기 조립 단분자막을 이용하여 다이가 어태치된 패키지 기판
US9375169B2 (en) 2009-01-30 2016-06-28 Sanofi-Aventis Deutschland Gmbh Cam drive for managing disposable penetrating member actions with a single motor and motor and control system
WO2010105247A1 (en) * 2009-03-13 2010-09-16 California Institute Of Technology Systems and methods for concentrating solar energy without tracking the sun
KR101706915B1 (ko) 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
JP5256501B2 (ja) * 2009-06-16 2013-08-07 コニカミノルタ株式会社 薄片状素子配列化基板の製造方法及び熱電変換モジュール
GB0914251D0 (en) * 2009-08-14 2009-09-30 Nat Univ Ireland Cork A hybrid substrate
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US8666471B2 (en) 2010-03-17 2014-03-04 The Board Of Trustees Of The University Of Illinois Implantable biomedical devices on bioresorbable substrates
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
WO2011114741A1 (en) * 2010-03-19 2011-09-22 Panasonic Corporation Method for disposing a microstructure
US8965476B2 (en) 2010-04-16 2015-02-24 Sanofi-Aventis Deutschland Gmbh Tissue penetration device
KR101058880B1 (ko) 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US10329139B2 (en) 2010-06-08 2019-06-25 Northeastern University Interfacial convective assembly for high aspect ratio structures without surface treatment
CN102971873B (zh) * 2010-07-14 2016-10-26 夏普株式会社 微小物体的配置方法、排列装置、照明装置以及显示装置
KR20130133886A (ko) * 2010-09-01 2013-12-09 엔티에이치 디그리 테크놀로지스 월드와이드 인코포레이티드 다이오드, 다이오드 또는 기타 2-단자 집적 회로의 액체 또는 겔 현탁액의 인쇄 가능한 조성물, 및 이의 제조 방법
KR102404843B1 (ko) 2010-09-01 2022-06-07 엔티에이치 디그리 테크놀로지스 월드와이드 인코포레이티드 발광, 발전 또는 기타 전자 장치 및 이의 제조 방법
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
US20130175516A1 (en) * 2011-09-02 2013-07-11 The Procter & Gamble Company Light emitting apparatus
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
US20130199831A1 (en) 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
US9281451B2 (en) 2012-02-17 2016-03-08 Industrial Technology Research Institute Light emitting element and fabricating method thereof
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
EP2839522A4 (de) * 2012-04-20 2015-12-09 Rensselaer Polytech Inst Lichtemittierende dioden und verfahren zur verpackung davon
EP2688093B1 (de) 2012-07-19 2018-07-18 Technische Universität Ilmenau Verfahren und Vorrichtung zur Selbstmontage mittels eines Fluids von Komponenten auf einem Substrat
EP2690059A1 (de) * 2012-07-24 2014-01-29 Biocartis SA Verfahren zur Herstellung von Mikroträgern
WO2014040614A1 (en) * 2012-09-11 2014-03-20 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic device and optoelectronic device
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
CN103000780B (zh) * 2012-12-14 2015-08-05 京东方科技集团股份有限公司 一种led芯片封装结构及制作方法、显示装置
JP6068165B2 (ja) 2013-01-29 2017-01-25 スタンレー電気株式会社 半導体光学装置、および半導体光学装置の製造方法
US9548411B2 (en) * 2013-03-15 2017-01-17 Sandia Corporation Photoelectrochemically driven self-assembly method
JP2015038957A (ja) * 2013-07-16 2015-02-26 株式会社東芝 半導体装置及びその製造方法
CN103531458A (zh) * 2013-09-09 2014-01-22 长春理工大学 一种利用两步法对GaAs基材料进行湿法刻蚀的方法
KR101534705B1 (ko) * 2013-12-30 2015-07-07 현대자동차 주식회사 반도체 기판의 접합 방법
US9305807B2 (en) 2014-02-27 2016-04-05 Palo Alto Research Center Incorporated Fabrication method for microelectronic components and microchip inks used in electrostatic assembly
US10312731B2 (en) 2014-04-24 2019-06-04 Westrock Shared Services, Llc Powered shelf system for inductively powering electrical components of consumer product packages
US10945669B2 (en) 2014-10-08 2021-03-16 Arizona Board Of Regents On Behalf Of The University Of Arizona Flowable electronics
FR3028050B1 (fr) * 2014-10-29 2016-12-30 Commissariat Energie Atomique Substrat pre-structure pour la realisation de composants photoniques, circuit photonique et procede de fabrication associes
US10852492B1 (en) * 2014-10-29 2020-12-01 Acacia Communications, Inc. Techniques to combine two integrated photonic substrates
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US9917226B1 (en) * 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
US10516084B2 (en) * 2014-10-31 2019-12-24 eLux, Inc. Encapsulated fluid assembly emissive elements
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
WO2016196673A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Alternative approach to uv sensing
KR20180033468A (ko) 2015-06-01 2018-04-03 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 무선 전력 및 근거리 통신기능을 갖는 소형화된 전자 시스템
TWI665800B (zh) * 2015-06-16 2019-07-11 友達光電股份有限公司 發光二極體顯示器及其製造方法
US10539433B2 (en) * 2015-08-17 2020-01-21 Pangolin Laser Systems, Inc. Light detector employing trapezoidal chips and associated methods
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
CN107689410B (zh) * 2016-08-05 2020-01-17 群创光电股份有限公司 发光二极管显示装置
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
CN107833525B (zh) * 2016-09-15 2020-10-27 伊乐视有限公司 发光显示器的流体组装的系统和方法
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
EP3352211B1 (de) * 2017-01-19 2020-08-05 eLux Inc. Verfahren zur fluidischen anordnung von emissionsanzeigen
JP6683976B2 (ja) * 2017-01-31 2020-04-22 株式会社新川 半導体装置の製造方法および製造装置
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
CN107681462B (zh) * 2017-09-12 2019-10-08 北京工业大学 一种半导体芯片自对准摆片
CN107651648B (zh) * 2017-10-20 2019-11-22 常州工学院 一种基于微振动激励微器件自装配装置及方法
WO2019132050A1 (ko) * 2017-12-26 2019-07-04 박일우 Led 디스플레이 장치 및 그 제조 방법
CN110112075A (zh) * 2018-02-01 2019-08-09 上海瑞章物联网技术有限公司 晶片的封装方法
JP6739777B2 (ja) * 2018-03-23 2020-08-12 株式会社東芝 処理液及び処理方法
CN110349865A (zh) * 2018-04-04 2019-10-18 上海瑞章物联网技术有限公司 芯片的封装方法
CN110364470A (zh) * 2018-04-11 2019-10-22 上海瑞章物联网技术有限公司 用于晶片封装的载体以及晶片的封装方法
CN112005387A (zh) * 2018-08-10 2020-11-27 林宏诚 一种二极管装置、显示面板及柔性显示器
CN110911435A (zh) * 2018-09-14 2020-03-24 英属开曼群岛商镎创科技股份有限公司 显示装置、显示装置的制程方法及显示装置的基板
CN111129245B (zh) * 2018-10-31 2022-09-06 成都辰显光电有限公司 一种led芯片、显示面板及显示面板的组装设备
CN111162064B (zh) * 2018-11-08 2022-03-25 成都辰显光电有限公司 Led单元、导引板、led显示器及其制造方法
CN111816751B (zh) * 2019-04-12 2022-02-22 成都辰显光电有限公司 微发光二极管显示面板及其制备方法
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
CN113314446B (zh) * 2020-02-27 2023-06-02 上海微电子装备（集团）股份有限公司 芯片转移装置及芯片转移方法
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts
KR102511685B1 (ko) * 2020-12-09 2023-03-21 (주)포인트엔지니어링 미소 소자, 미소 소자의 정렬 장치 및 방법
DE102021102332A1 (de) * 2021-02-02 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
WO2023016625A1 (en) 2021-08-09 2023-02-16 X-Celeprint Limited Integrated-circuit module collection and deposition
CN116705924A (zh) * 2023-08-04 2023-09-05 季华实验室 发光单元转移方法及筛网

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439416A (en) * 1966-02-03 1969-04-22 Gen Telephone & Elect Method and apparatus for fabricating an array of discrete elements
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
GB1315479A (en) * 1970-06-24 1973-05-02 Licentia Gmbh Method for manufacturing diodes
US3725160A (en) * 1970-12-30 1973-04-03 Texas Instruments Inc High density integrated circuits
GB1581171A (en) * 1976-04-08 1980-12-10 Bison North America Inc Alignment plate construction for electrostatic particle orientation
DE2656019C3 (de) * 1976-12-10 1980-07-17 Brown, Boveri & Cie Ag, 6800 Mannheim Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen
JPS6048104B2 (ja) * 1980-01-30 1985-10-25 三洋電機株式会社 半導体ウエハの分割方法
US4843035A (en) * 1981-07-23 1989-06-27 Clarion Co., Ltd. Method for connecting elements of a circuit device
GB2154365A (en) * 1984-02-10 1985-09-04 Philips Electronic Associated Loading semiconductor wafers on an electrostatic chuck
US4542397A (en) * 1984-04-12 1985-09-17 Xerox Corporation Self aligning small scale integrated circuit semiconductor chips to form large area arrays
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
US4802951A (en) * 1986-03-07 1989-02-07 Trustees Of Boston University Method for parallel fabrication of nanometer scale multi-device structures
US5187547A (en) * 1988-05-18 1993-02-16 Sanyo Electric Co., Ltd. Light emitting diode device and method for producing same
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
JP2784537B2 (ja) * 1989-03-29 1998-08-06 新日本無線株式会社 発光ダイオードの製造方法
US4962441A (en) * 1989-04-10 1990-10-09 Applied Materials, Inc. Isolated electrostatic wafer blade clamp
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
GB2237143A (en) * 1989-09-15 1991-04-24 Philips Electronic Associated Two-terminal non-linear devices and their fabrication
US4975143A (en) * 1989-11-22 1990-12-04 Xerox Corporation Keyway alignment substrates
US5034802A (en) * 1989-12-11 1991-07-23 Hewlett-Packard Company Mechanical simultaneous registration of multi-pin surface-mount components to sites on substrates
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
JPH04148999A (ja) * 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
JP2940138B2 (ja) * 1990-10-29 1999-08-25 日本電気株式会社 発光ダイオード
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices

Also Published As

Publication number Publication date
EP0734586A4 (de) 1998-10-14
JPH09506742A (ja) 1997-06-30
JP2006074062A (ja) 2006-03-16
JP3535166B2 (ja) 2004-06-07
CN1263098C (zh) 2006-07-05
US5545291A (en) 1996-08-13
WO1995017005A1 (en) 1995-06-22
DE69433361D1 (de) 2004-01-08
CN1103118C (zh) 2003-03-12
JP3828567B2 (ja) 2006-10-04
JP2004165680A (ja) 2004-06-10
CA2177276C (en) 2008-04-01
CN1893062A (zh) 2007-01-10
EP1463116A3 (de) 2007-12-05
CA2177276A1 (en) 1995-06-22
EP0734586A1 (de) 1996-10-02
EP1463116A2 (de) 2004-09-29
CN1492483A (zh) 2004-04-28
EP1372194A1 (de) 2003-12-17
CN1137329A (zh) 1996-12-04
CN100466250C (zh) 2009-03-04
JP3884426B2 (ja) 2007-02-21
AU681928B2 (en) 1997-09-11
AU1304695A (en) 1995-07-03
EP0734586B1 (de) 2003-11-26
US5783856A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
DE69433361T2 (de) Herstellungsmethode von selbstmontierenden Mikrostrukturen
AU708552B2 (en) Method and apparatus for fabricating self-assembling microstructures
US7727804B2 (en) Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) Apparatus for fabricating self-assembling microstructures
EP0293630A1 (de) Halbleiterkörper mit Wärmesenke
KR20090105951A (ko) 전자 장치 및 그 제조 방법
Verma et al. Fluidic self-assembly of silicon microstructures
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE3910288A1 (de) Verfahren zur herstellung monolithisch integrierter optoelektronischer module
EP0293629A2 (de) Verfahren zum Herstellen eines beidseitig kontaktierbaren Halbleiterbauelements
DE4238137A1 (de) Verfahren zur Herstellung von Vorrichtungen mit Bauelementen
AU2689999A (en) Method and apparatus for fabricating self-assembling microstructures
WO2022167285A1 (de) Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
AU2690099A (en) Method and apparatus for fabricating self-assembling microstructures
AU9735201A (en) Method and apparatus for fabricating self-assembling microstructures
DE2936800A1 (de) Verfahren zum herstellen eines pn-ueberganges durch fluessig-epitaxie
WO2018007151A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und vorrichtung mit einer mehrzahl von halbleiterchips
DE102016112976A1 (de) Verfahren zum Bearbeiten eines Wafers und Schichtstapel

Legal Events

Date Code Title Description
8364 No opposition during term of opposition