DE69534543T2 - Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung - Google Patents

Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung Download PDF

Info

Publication number
DE69534543T2
DE69534543T2 DE69534543T DE69534543T DE69534543T2 DE 69534543 T2 DE69534543 T2 DE 69534543T2 DE 69534543 T DE69534543 T DE 69534543T DE 69534543 T DE69534543 T DE 69534543T DE 69534543 T2 DE69534543 T2 DE 69534543T2
Authority
DE
Germany
Prior art keywords
semiconductor device
solder
substrate
electrode
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69534543T
Other languages
English (en)
Other versions
DE69534543D1 (de
Inventor
Hiroshi Nara-shi Matsubara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE69534543D1 publication Critical patent/DE69534543D1/de
Publication of DE69534543T2 publication Critical patent/DE69534543T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung:
  • Die Erfindung betrifft eine Halbleiteranordnung, ein Montagesubstrat und ein Verfahren zum Ersetzen der Halbleiteranordnung. Insbesondere betrifft die Erfindung: den Aufbau der Halbleiteranordnung in der Umgebung ihrer Elektroden, wobei die Halbleiteranordnung Lotkontakthügel aufweist; ein Montagesubstrat für die Halbleiteranordnung, das die Halbleiteranordnung auf einem Substrat montiert enthält; und ein Verfahren zum Ersetzen der Halbleiteranordnung auf dem Montagesubstrat.
  • 2. Beschreibung des Standes der Technik:
  • Im Hinblick auf aktuelle Entwicklungen elektronischer Anordnungen bezüglich Strukturverkleinerungen und geringeren Gewichtes wurden verschiedene Studien mit Verfahren zum Montieren von Halbleiteranordnungen bei hoher Dichte durchgeführt. Verfahren, bei denen Halbleiteranordnungen wie Halbleiterchips oder Halbleitergehäuse auf ein Substrat mittels Lotkontakthügel montiert werden sind für den praktischen Einsatz als Technik vorgesehen, die es erlaubt eine Montage mit den momentan höchsten Dichten zu erzielen.
  • US 5,011,066 offenbart beispielsweise eine Technik zum Herstellen einer gelöteten elektrischen Verbindung zwischen lötbaren Oberflächen auf einer Komponente und einem Substrat. Verbessertes Verfließen einer Lotkugel während des Verbindens wird durch Verwenden einer weiteren lötbaren Oberfläche benachbart zur lötbaren Oberfläche der Komponente erzielt. Bei dem verbundenen Aufbau kontaktiert das eingeebnete Lot beide lötbaren Oberflächen auf der Komponente.
  • Jedoch weist ein Montagesubstrat für eine Halbleiteranordnung, bei der eine Halbleiteranordnung auf ein Substrat mit Lotkontakthügeln montiert wird ein Problem hinsichtlich des Ersetzens der Halbleiteranordnung auf.
  • Speziell wird eine Halbleiteranordnung, die auf dem Substrat ersetzt werden muss gewöhnlich vom Substrat in einem Zustand entfernt, bei dem die Lotkontakthügel durch eine Wärmebehandlung aufgeschmolzen sind. Jedoch ist es wahrscheinlich, dass ein Teil des Lots auf den Elektroden des Substrats nach dem Entfernen der Halbleiteranordnung zurückbleibt. Die Menge der Lotreste variiert unter den Elektroden des Substrats. Deshalb kann es zu Kurzschlüssen aufgrund überschüssiger Mengen von Lotresten führen oder zu einer Fehlverbindung aufgrund verschiedener Mengen von Lotresten falls eine Ersatz-Halbleiteranordnung mit dem Substrat beim Ersetzen der Halbleiteranordnung verbunden wird.
  • Um obige Probleme zu lösen wurden verschiedene Maßnahmen ausgearbeitet. Beispielsweise offenbart JP 1-209736 ein Verfahren, bei dem eine dünne Metallschicht mit guter Lot-Benetzbarkeit auf die Lotreste auf den Elektroden des Substrats nach dem Ersetzen einer Halbleiteranordnung vom Substrat gepresst wird, wobei die dünne Metallschicht auf einer Siliziumplatte ausgebildet ist und eine Wärmebehandlung derart durchgeführt wird, dass die Lotreste von der Siliziumplatte angezogen werden, wodurch die Lotreste von den Elektroden des Substrats entfernt werden.
  • JP 5-121488 beschreibt ein Substrat, das Extraelektroden für zukünftige Ersetzungen von auf dem Substrat montierten Halbleiteranordnungen aufweist. Dieses Substrat ermöglicht es, eine Ersatz-Halbleiteranordnung auf die Extraelektroden zu montieren nachdem die alte Halbleiteranordnung, welche auf die primären Elektroden gelötet war, entfernt wurde. Somit tritt man den Problemen von Kurzschlüssen und Fehlverbindungen der Ersatz-Halbleiteranordnung aufgrund von Lotresten, die auf den Elektroden nach dem Entfernen der alten Halbleiteranordnungen verbleiben, entgegen.
  • Jedoch erfordert das in JP 1-209736 beschriebene Verfahren eine Siliziumplatte mit einem darauf ausgebildeten Lot-annehmenden Metall und einen zusätzlichen Schritt zum Absorbieren der Lotreste mit der Siliziumplatte nach dem Entfernen der Halbleiteranordnung, was zu einem komplizierten Prozess führt. Ebenso ermöglichen einige der in JP 5-121488 be schriebenen Elektrodenanordnungen keinen Einbau derartiger Extraelektroden auf dem Substrat und das Substrat ist nicht dafür ausgelegt, dass das Ersetzen der Halbleiteranordnung mit großer Anzahl durchgeführt wird.
  • Zusammenfassung der Erfindung
  • Gemäß einem ersten Aspekt der Erfindung wird eine auf ein Montagesubstrat montierte Halbleiteranordnung angegeben, wobei die Halbleiteranordnung aufweist: eine auf einer Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode; das Montagesubstrat eine in einer bestimmten Position auf einer Oberfläche des Montagesubstrats ausgebildete Substratelektrode aufweist; die Halbleiteranordnung zusätzlich aufweist: einen auf der Verbindungselektrode ausgebildeten Lotkontakthügel, wobei der Lotkontakthügel die Verbindungselektrode elektrisch und mechanisch mit der auf dem Montagesubstrat ausgebildeten Substratelektrode verbindet und eine auf der Oberfläche der Halbleiteranordnung in einer Umgebung des Lotkontakthügels vorgesehene Lotanziehungsschicht, wobei ein Oberflächenbereich hiervon eine Lotaffinität aufweist, dadurch gekennzeichnet, dass die Summe der Flächen der Lotanziehungsschicht und der Verbindungselektrode gleich oder größer ist als eine Fläche, die 1.25 Mal so groß ist wie die Fläche der Substratelektrode des Montagesubstrats.
  • In einer Ausführungsform der Erfindung wird die Lotanziehungsschicht lediglich In der Nachbarschaft des Lotkontakthügels auf der Oberfläche der Halbleiteranordnung ausgebildet.
  • In einer weiteren Ausführungsform der Erfindung wird die Lotanziehungsschicht im Wesentlichen oberhalb einer gesamten Fläche der Oberfläche der Halbleiteranordnung, ungeachtet eines Bereichs in welchem die Verbindungselektrode angeordnet ist, ausgebildet.
  • In einer weiteren Ausführungsform der Erfindung weist die auf der Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode eine runde Form auf und die Lotanziehungsschicht ist ringförmig und die Verbindungselektrode umgebend ausgebildet.
  • In einer weiteren Ausführungsform der Erfindung ist die Lotanziehungsschicht im Wesentlichen über einer gesamten Fläche der Oberfläche der Halbleiteranordnung, ungeachtet eines Bereichs in welchem die Verbin dungselektrode angeordnet ist, ausgebildet und die Lotanziehungsschicht ist in eine Mehrzahl von Bereichen entsprechend einer bestimmten Anzahl von Verbindungselektroden unterteilt.
  • In einer weiteren Ausführungsform der Erfindung weist die auf der Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode eine rechteckige Form auf und die Lotanziehungsschicht ist um die Verbindungselektrode herum ausgebildet.
  • In einer weiteren Ausführungsform der Erfindung weist die auf der Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode eine runde Form auf und die Verbindungselektrode ist in einer Entfernung von der in einer Nachbarschaft der Verbindungselektrode angeordneten Lotanziehungsschicht angeordnet, wobei die Entfernung 5% bis 30% des Durchmessers eines Lotkontakthügels ausmacht.
  • In einer Ausführungsform der Erfindung ist die Lotanziehungsschicht lediglich in einer Umgebung des Lotkontakthügels auf der Oberfläche der Halbleiteranordnung vorgesehen.
  • In einer weiteren Ausführungsform der Erfindung ist die Lotanziehungsschicht im Wesentlichen über einer gesamten Fläche der Oberfläche der Halbleiteranordnung, ungeachtet eines Bereichs in dem die Verbindungselektrode ausgebildet ist, angeordnet.
  • In einer weiteren Ausführungsform der Erfindung weist das Montagesubstrat eine in einer Umgebung der Substratelektrode ausgebildete Lotabdeckung auf, die das Lot vom Abfließen von der Substratelektrode abhält.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Ersetzen der Halbleiteranordnung des Montagesubstrats gemäß dem ersten Aspekt angegeben, wobei das Verfahren die Schritte aufweist: Annähern der Halbleiteranordnung an das Montagesubstrat während die Halbleiteranordnung auf eine Temperatur erwärmt wird, die es ermöglicht, das Lot zu schmelzen, wobei dadurch das geschmolzene Lot des Lotkontakthügels zwischen der Verbindungselektrode und der Substratelektrode mit der Lotanziehungsschicht in einer Nachbarschaft der Verbindungselektrode kontaktiert werden kann; Kühlen der Halbleiteranordnung zum Verfestigen des ge schmolzenen Lots in einen Zustand, in dem das geschmolzene Lot auf der Oberfläche der Lotanziehungsschicht in der Nachbarschaft der Verbindungselektrode verteilt ist; Entfernen der Halbleiteranordnung von dem Substrat durch Kraftanwendung auf die Halbleiteranordnung auf dem Substrat, so dass das verfestigte Lot hart von der Substratelektrode des Montagesubstrats getrennt wird; und Befestigen einer weiteren Halbleiteranordnung in einem Bereich des Substrats, in dem die Halbleiteranordnung entfernt wurde.
  • In Ausführungsformen der Erfindung ist die Lotanziehungsschicht lediglich in der Umgebung der Lotkontakthügel auf der Oberfläche der Halbleiteranordnung ausgebildet, so dass die Differenz der thermischen Ausdehnungskoeffizienten zwischen dem Material der Halbleiteranordnung und dem Material der Lotanziehungsschicht zu keiner Verformung der Halbleiteranordnung führt. Da zudem keine Metallschicht in den Bereichen mit aktiven Elementen ausgebildet ist, werden die Eigenschaften der Halbleiteranordnung nicht unvorteilhaft beeinflusst. Die Substratelektroden mit den Verbindungselektroden verbindende Lotkontakthügel werden derart geschmolzen, dass diese von der Lotanziehungsschicht angezogen werden und danach durch Kühlen verfestigen, wonach die Halbleiteranordnung mit Krafteinwirkung in einer Richtung parallel zum Substrat abgelöst wird. Hierdurch wird das Lot in der Umgebung der Substratelektrode aufgrund eines Unterschieds hinsichtlich der mit Lot verbundenen Flächenbereiche zwischen der Seite der Halbleiteranordnung und des Montagesubstrats getrennt. Dadurch lässt sich die Halbleiteranordnung entfernen ohne viele Lotreste auf den Substratelektroden des Substrats zu hinterlassen.
  • Bei einem Verfahren zum Ersetzen von Halbleiteranordnungen gemäß der Erfindung wird eine Halbleiteranordnung an eine Substratseite angenähert während die Halbleiteranordnung auf eine Temperatur erwärmt wird, die es ermöglicht, das Lot zu schmelzen, so dass das geschmolzene Lot der Lotkontakthügel sich mit einer Lotanziehungsschicht in der Umgebung der Lotkontakthügel verbindet, wonach die Halbleiteranordnung zum Verfestigen des Lots gekühlt wird. Danach wird die Halbleiteranordnung mit Kraft abgetrennt, so dass das ausgehärtete Lot von den Elektroden des Substrats getrennt wird. Somit wird das Lot in der Umbebung der Substratelektrode aufgrund eines Unterschieds der mit Lot verbundenen Flächenbereiche auf der Seite der Halbleiteranordnung und der Seite des Montagesubstrats getrennt. Dadurch kann die Halbleiteranordnung ohne Zurücklassen vieler Lotreste auf den Substratelektroden des Substrats entfernt werden.
  • Somit lässt sich ein Ersetzen der Halbleiteranordnung auf dem Substrat viele Male durchführen ohne eigens hierfür vorgesehene Betriebsmittel einzusetzen oder die Anzahl der durchzuführenden Schritte zu erhöhen.
  • Somit werden mit Hilfe der Erfindung die Vorteile erzielt: (1) Bereitstellen eines Montagesubstrats für eine Halbleiteranordnung mit einer derartigen Halbleiteranordnung; und (2) Bereitstellen eines Verfahrens zum Ersetzen einer Halbleiteranordnung, so dass das Ersetzen der Halbleiteranordnung auf dem Substrat viele Male durchgeführt werden kann ohne hierfür eigens vorgesehene Betriebsmittel einsetzen zu müssen oder die Anzahl der durchzuführenden Schritte erhöhen zu müssen.
  • Diese und weitere Vorteile der Erfindung werden einem Fachmann beim Lesen und Verstehen der nachfolgenden detaillierten Beschreibung mit Bezug zu den begleitenden Abbildungen ersichtlich.
  • Kurzbeschreibung der Abbildungen
  • 1A und 1B sind Ansichten zur Beschreibung eines Halbleiterchips und eines Montagesubstrats für eine Halbleiteranordnung gemäß einem Beispiel 1 der Erfindung. 1A zeigt einen Teil einer Querschnittsansicht des Montagesubstrats für die Halbleiteranordnung; 1B zeigt die Struktur einer Oberfläche des Halbleiterchips.
  • 2A bis 2E sind Ansichten, die aufeinanderfolgende Schritte während der Ausbildung von Lotkontakthügeln und Lotanziehungsschichten gemäß dem Beispiel 1 der Erfindung zeigen.
  • 3A bis 3C sind Ansichten zur Erläuterung des Entfernens eines Halbleiterchips von dem Montagesubstrat für die Halbleiteranordnung gemäß dem Beispiel 1 der Erfindung.
  • 4A bis 4D sind Ansichten zur schematischen Darstellung des Aufbaus und des Betriebs eines während des Schrittes zum Entfernen des Halbleiterchips gemäß dem Beispiel 1 der Erfindung verwendeten mechanischen Geräts.
  • 5A und 5B sind Ansichten zur Beschreibung eines Halbleiterchips und eines Montagesubstrats für eine Halbleiteranordnung gemäß dem Beispiel 2 der Erfindung. 5A zeigt einen Teil einer Querschnittsansicht des Montagesubstrats für die Halbleiteranordnung; 5B zeigt den Aufbau einer Oberfläche des Halbleiterchips.
  • 6A bis 6E sind Ansichten zur Darstellung aufeinanderfolgender Schritte während der Herstellung von Lotkontakthügeln und Lotanziehungsschichten gemäß dem Beispiel 2 der Erfindung.
  • 7 ist eine Ansicht zur Darstellung der Oberflächenstruktur einer Variante des Halbleiterchips gemäß dem Beispiel 2 der Erfindung.
  • 8 ist eine Ansicht zur Darstellung der Oberflächenstruktur einer weiteren Variante des Halbleiterchips gemäß dem Beispiel 2 der Erfindung.
  • Beschreibung der bevorzugten Ausführungsformen
  • Im Folgenden wird die Erfindung anhand von Beispielen erläutert.
  • Beispiel 1
  • 1A und 1B sind Ansichten zur Beschreibung eines Montageträgers für eine Halbleiteranordnung 101 (im Folgenden auch als Montagesubstrat für eine Halbleiteranordnung 101 bezeichnet) und eines Halbleiterchips 120 gemäß dem Beispiel 1 der Erfindung. 1A zeigt einen Teil einer Querschnittsansicht des Montagesubstrats für die Halbleiteranordnung; 1B zeigt den Aufbau einer Oberfläche des Halbleiterchips.
  • Wie in 1A gezeigt enthält der Montageträger für die Halbleiteranordnung 101 den Halbleiterchip 120, der auf einem Montagesubstrat 110 montiert ist. In bestimmten Bereichen einer Oberfläche eines Chipsubstrats 21 des Halbleiterchips 120 sind runde Chipelektroden (Verbindungselektroden) 22 vorgesehen. Ein Lotkontakthügel 31 ist auf jeder Chipelektrode 22 ausgebildet. In den weiteren Bereichen der Oberfläche des Chipsubstrats 21, ungeachtet der Chipelektroden 22, ist eine Oberflächenisolationsschicht 24 bestehend aus SiN, SiO2 oder hierzu vergleichbaren Materialien ausgebildet. Ringförmige Lotanziehungsschichten 23 sind auf der Oberflächenisolationsschicht 24 derart ausgebildet, dass diese jede Chipelektrode 22 umkreisen (1B). Die Lotkontakthügel 31 sind in 1B nicht dargestellt.
  • Auf dem Montagesubstrat 110 sind Substratelektroden 12 in zu den Chipelektroden 22 des Halbleiterchips 120 entsprechenden Positionen ausgebildet, wobei der Halbleiterchip 120 auf das Montagesubstrat 110 montiert ist. In den die Substratelektroden 12 umgebenden Bereichen ist eine Lotabdeckung 13 zum Verhindern des Abfließens von Lot ausgebildet.
  • Zudem sind die Chipelektroden 22 an die Substratelektroden 12 des Montagesubstrats 110 über den Lotkontakthügel 31 verbunden, so dass der Halbleiterchip 120 auf das Montagesubstrat 110 fixiert ist.
  • Als Material eines Substrat-Hauptkörpers 11 des Montagesubstrats 110 können bekannte Materialien wie Keramiken, Glas, Glas/Epoxydbasierte Materialien (d.h. mit Epoxydharz umgebene Glasfasern) und Papier/Phenol-basierte Materialien (d.h. in Phenolharz eingetauchtes Papier) verwendet werden. Für das Material der Substratelektroden 12 können Lotannehmende Metalle wie Ag, Pd, Au, Ni und Cu oder Legierungen hiervon verwendet werden. In einigen Fällen können die Substratelektroden 12 eine Struktur aufweisen, bei der Barrierenmetallschichten, z.B. Ni oder Ti, und eine Metallschicht, z.B. W, Ti, Cr, Cu, die für die Verdrahtung auf dem Substrat verwendet werden, auf einer unteren Seite einer Schicht bereitgestellt werden, wobei die Schicht aus beliebigen der oben erwähnten Lot-annehmenden Metalle besteht. In diesem Falle weisen die Substratelektroden 12 beispielsweise eine Multischichtstruktur aus Au/Ni/Cu oder Ni/Ti/Cu auf. Die Lotabdeckung 13 ist vorgesehen um ein Abfließen des Lots in dem Falle zu verhindern, dass die Verdrahtung auf dem Substrat aus einem Lot-annehmenden Metall wie Cu besteht. Harze wie Epoxydharz oder Phenol lassen sich als Lotabdeckung 13 verwenden.
  • Die Chipelektroden 22 des Halbleiterchips 120 weisen eine Struktur auf, bei der eine Barrierenmetallschicht und eine Lot-annehmende Metallschicht auf einer Al-Si Legierungsschicht ausgebildet sind. Al-Si Legierungen werden gewöhnlich als Verdrahtungsmaterial für Halbleiteranordnungen verwendet. Beispielsweise können die Chipelektroden 22 eine Multischichtstruktur aus Cu/Cr/Al-Si oder Ni/Ti/Al-Si aufweisen.
  • Als Material für die Lotkontakthügel 31 wird ein Pd, Sn, In und Bi als Hauptkomponenten enthaltendes Material verwendet. Beispielsweise kann eutektisches Lot aus Pd-Sn, Hochtemperaturlot, für das Pb:Sn = 95:5 gilt, und gewöhnliches Lot mit Pd:Sn = 4:6 verwendet werden.
  • Die Lotanziehungsschichten 23, die eines der Merkmale der Erfindung darstellen, werden aus einem Lot-annehmenden Metall wenigstens in einem Oberflächenbereich ausgebildet. Beispielsweise kann jede Lotanziehungsschicht 23 eine derartige Struktur aufweisen, dass ein unterer Bereich aus einer Metallschicht wie Ti oder Cr besteht, so dass eine nahe Verbindung mit dem SiN oder SiO2 der Oberflächenisolationsschicht 24 erzielt werden kann.
  • Die spezifischen Dimensionen des Montagesubstrats für die Halbleiteranordnung 101 sind in 1A (in Millimetern) dargestellt. Der Abstand zwischen jeder Chipelektrode 22 und jeder Lotanziehungsschicht 23 darf nicht zu klein sein um eine Isolation zwischen den Lotkontakthügeln 31 und den Lotanziehungsschichten 23 zu erzielen und dieser darf nicht zu groß sein im Vergleich zu dem Durchmesser der Lotkontakthügel 31 um sicherzustellen, dass das aus den Lotkontakthügeln 31 hervorgehende geschmolzene Lot auf die Lotanziehungsschichten 23 in deren Umgebung angezogen werden. Gemäß der Erfindung beträgt der Abstand zwischen jeder Chipelektrode 22 und jeder Lotanziehungsschicht 23 ungefähr 5% bis 30% des Durchmessers der Lotkontakthügel 31. Wird beispielsweise angenommen, dass der Lotkontakthügel 31 einen Durchmesser von 100 μm aufweist, wie in 1A gezeigt, so beträgt der Abstand vorzugsweise ungefähr 5 μm bis 30 μm.
  • Darüber hinaus ist die Summe der Fläche jeder Lotanziehungsschicht 23 sowie der Fläche jeder Chipelektrode 22 vorzugsweise gleich oder größer als eine Fläche, die 1.25 Mal größer ist als die Fläche jeder Substratelektrode 12 des Montagesubstrats 110. Ist die Summe der Flächen jeder Lotanziehungsschicht 23 und jeder Chipelektrode 22 kleiner als die 1.25 fache Fläche jeder Substratelektrode 12, so kann der abgetrennte Bereich des Lots variieren, was zu einer nicht ausreichenden Verbindung eines Ersatz-Halbleiterchips mit dem Montagesubstrat führen kann.
  • Durch Anwenden von bekannten Halbleiterchip-Produktionstechniken kann der Abstand der Chipelektroden 22 kleiner als 160 μm gestaltet werden, was dem in dem Beispiel verwendeten Wert entspricht. In diesem Falle kann der Durchmesser jedes Lotkontakthügels 31 auch kleiner gestaltet werden. Wird jedoch der Durchmesser der Lotkontakthügel 31 zu klein, wird der Abstand zwischen dem Halbleiterchip 120 und dem Montagesubstrat 110 des Montagesubstrats für die Halbleiteranordnung 101 kleiner als 60 μm, was dem in dem Beispiel verwendeten Wert entspricht. Dies führt zu einem größeren Einfluss von thermischen Verspannungen auf die Verbindungsbereiche zwischen dem Halbleiterchip 120 und dem Montageträger 110. Dadurch nimmt die thermische Verspannung aufgrund eines Unterschieds in den Ausdehnungskoeffizienten zwischen dem das Chipsubstrat 21 ausbildenden Materials, z.B. Si oder GaAs und dem das Montagesubstrat 110 ausbildenden Materials zu, was zu einer geringeren Zuverlässigkeit des Halbleiterchips 120 führt. Aus diesem Grund muss der Abstand zwischen dem Halbleiterchip 120 und dem Montageträger 110 wie im gegebenen Beispiel größer als ein bestimmter Wert sein.
  • Nachfolgend wird das Verfahren zum Ausbilden der Lotkontakthügel 31 und der Lotanziehungsschicht 23 beschrieben. 2A bis 2E zeigen die jeweils aufeinander folgenden Herstellungsschritte.
  • In den 2A bis 2E kennzeichnet das Referenzzeichen 20 einen Halbleiterwafer, auf welchem ein funktioneller Schaltkreis einschließlich Transistoren und vergleichbaren Elementen bereits ausgebildet ist. Eine mit dem oben erwähnten funktionellen Schaltkreis verbundene Anschlusselektrode 22a ist in einem bestimmten Bereich der Oberfläche des Halbleiterwafers 20 ausgebildet. Der Halbleiterwafer 20 ist mit einer Oberflächenisolationsschicht 24 in den Bereichen des Halbleiterwafers 20 bedeckt, die die Anschlusselektroden 22a nicht einbeziehen.
  • Zunächst wird auf der Oberfläche des Halbleiterwafers 20, auf dem der funktionelle Schaltkreis ausgebildet ist, eine Barrierenmetallschicht 41 etwa aus Ti, Ti-W oder Cr mit einer Dicke von 0.1 μm bis 0.3 μm durch Gasphasenabscheidung oder Sputtern ausgebildet. Nachfolgend wird eine Metallschicht etwa aus Ni oder Cu mit einer Dicke von ungefähr 1 μm auf der Barrierenmetallschicht 41 durch Gasphasenabscheidung oder Sputtern ausgebildet. Auf der Metallschicht aus Ni oder Cu wird eine Au Schicht, die die beste Affinität mit den Lotkontakthügeln 31 aufweist, mit einer Dicke von 0.05 μm durch Nicht-Elektrolyse-Plattieren („non-electrolysis plating") ausgebildet. Dadurch wird die Lot-annehmende Metallschicht 42 ausgebildet (2A).
  • Nachfolgend wird ein Fotolack auf die gesamte Oberfläche des Halbleiterwafers 20 aufgebracht. Durch Belichtung und Entwicklung wird der Fotolack zur Ausbildung einer Lackschicht 51 zur Durchführung einer selektiven Ätzung strukturiert. Die Strukturierung wird derart durchgeführt, dass Fötolackbereiche 51a und 51b in Oberflächenregionen des Halbleiterwafers 20 zurückbleiben, in denen jeweils die Chipelektroden 22 sowie die Lotanziehungsschichten 23 ausgebildet werden sollen. Nun wird durch Verwenden der Lackschicht 51 als Maske die Lot-annehmende Metallschicht 42, welche freiliegt, einer selektiven Ätzung unterzogen. Im Falle, dass die Lotannehmende Metallschicht 42 aus einer oberen Au Schicht und einer unteren Ni Schicht besteht wird die obere Au Schicht durch eine Ethyl-Alkohollösung aus Jod und einem Jodid aus Kalium geätzt und die untere Ni Schicht wird in einer Salpetersäurelösung geätzt. Dadurch wird eine Unterlageschicht 42a als Unterbau für den Lotkontakthügel 31 auf der Anschlusselektrode 22a ausgebildet. Darüber hinaus wird eine Lotannehmende Metallschicht 42b, die die Oberfläche der Lotanziehungsschicht 23 definiert, in einer Umgebung der Unterlageschicht 42a erzeugt (2B).
  • Nach dem Entfernen der Lackschicht 51, wird erneut ein Fotolack auf den Halbleiterwafer 20 aufgetragen. Durch Belichten und Entwickeln wird der Fotolack derart strukturiert, dass eine Lackschicht 52 zum Durchführen eines selektiven Plattierens ausgebildet wird, wobei die Lackschicht 52 eine Öffnung 52a in einem zur Unterlageschicht 42a entsprechenden Bereich aufweist. Danach wird ein Elektro-Plattieren des Lots unter Verwendung der Barrierenmetallschicht 41 als gemeinsame Elektrode und Verwenden der Lackschicht 52 als Maske auf selektive Weise durchgeführt. Hieraus resultierend wird eine Lotschicht 31a, die zu einem Lotkontakthügel 31 werden soll, auf der Unterlagenschicht 42a ausgebildet (2C). Die Lotschicht 31a weist eine Höhe von ungefähr 30 μm auf.
  • Nach dem Entfernen der Lackschicht 52 wird die Barrierenmetallschicht 41 durch Verwenden der Lotschicht 31a, der Lot-annehmenden Metallschichten 42a und 42b als Masken mit einem bestimmten Ätzmittel selektiv entfernt (2D). Besteht die Barrierenmetallschicht 41 beispielsweise aus Ti, wird etwa eine Mischung aus Ethylendiamintetraessigsäure, einer Wasserstoffperoxidlösung und einer Ammoniaklösung als Ätzmittel verwendet. Besteht die Barrierenmetallschicht 41 aus W, wird eine Wasserstoffperoxidlösung als Ätzmittel verwendet. Somit weist die Chipelektrode 22 eine Struktur auf, bei der die Unterlageschicht 42a und die Barrierenmetallschicht 41 auf die Anschlusselektrode 22a laminiert sind. Zusätzlich weist die Lotanziehungsschicht 23 eine Struktur auf, bei der die Barrierenmetallschicht 41 und die Lot-annehmende Metallschicht 42b auf der Oberflächenisolationsschicht 24 ausgebildet sind.
  • Schließlich wird ein Flussmittel auf die Oberfläche des Halbleiterwafers 20 aufgetragen und eine Wärmebehandlung durchgeführt, wodurch die Lotschicht 31a verfließt und den Lotkontakthügel 31 mit einer Höhe von ungefähr 70 bis 80 μm ausbildet (2E). Alternativ hierzu kann die Ausbildung des Lotkontakthügels 31 anstatt der Verwendung eines Flussmittels durch Verfließen der Lotschicht 31a erzielt werden, während der Halbleiterwafer 20 in eine Glyzerinlösung bei hoher Temperatur eingetaucht wird.
  • Danach wird der Halbleiterwafer 20 in Würfel zerschnitten, so dass der den Lotkontakthügel 31 und die Lotanziehungsschicht 23 aufweisende Halbleiterchip 120 erzielt wird.
  • Der auf diese Weise hergestellte Halbleiterchip 120 wird auf das Montagesubstrat 110 mit Hilfe eines Montageprozesses montiert, so dass das Halbleitermodul (Montagesubstrat für die Halbleiteranordnung) 101 erhalten wird.
  • Das Halbleitermodul 101 wird einem Auswahltest oder einem Burn-In-Test unterzogen, um gute Produkte von schlechten Produkten zu trennen. Die als schlechte Produkte ermittelten Halbleiterchips des Halbleitermoduls werden durch Ersatz-Halbleiterchips ersetzt.
  • Nachfolgend wird das Verfahren zum Ersetzen des Halbleiterchips beschrieben.
  • 3A bis 3C sind Ansichten zur Darstellung des Entfernens eines Halbleiterchips von dem Montagesubstrat für die Halbleiteranordnung gemäß dem Beispiel 1 der Erfindung. 4A bis 4C sind Ansichten zur schematischen Darstellung des Aufbaus und der Verwendung eines mechanischen Geräts, welches beim Entfernen des Halbleiterchips gemäß dem Beispiel 1 der Erfindung eingesetzt wird.
  • Zunächst wird ein Puls-Erwärmungsgerät 1 (z.B. ein "Simple Type Bonder FLB-1-S": hergestellt von Nitto Kogyo K.K.) auf eine Rückseite des Halbleiterchips 120, der auf das Montagesubstrat 110 montiert ist, gepresst. Der Lotkontakthügel 31 wird auf 20°C bis 30°C oberhalb des Schmelzpunktes des Lots erwärmt (3A und 4A).
  • Sobald der Lotkontakthügel 31 schmilzt, wird das Puls-Erwärmungsgerät 1 in Richtung des Montagesubstrats 110 bewegt, so dass der Abstand zwischen dem Halbleiterchip 120 und dem Montagesubstrat 110 ungefähr 20 μm bis 30 μm wird. Somit wird das von dem Lotkontakthügel 31 hervortretende geschmolzene Lot 31b mit der Lotanziehungsschicht 23 in der Umgebung der Chipelektrode 22 in einem flüssigen Zustand verteilt verbunden (3B und 4B).
  • Danach wird das Puls-Erwärmungsgerät 1 abgekühlt, so dass das geschmolzene Lot 31b, das über der Lotanziehungsschicht 21 verteilt ist, erhärtet.
  • Auf der Oberfläche des Lotkontakthügels tritt im Wesentlichen keine Oxidation auf, während das geschmolzene Lot 31b von der Lotanziehungsschicht 23 angezogen wird, zumal die Verbindung der Chipelektrode 22 mit der Substratelektrode 12 mit einem Verfließverfahren unter einer Stickstoffatmosphäre durchgeführt wird. Selbst falls geringfügige Oxidation auf der Oberfläche des Lotkontakthügels 31 auftritt wird der geschmolzene Lotkontakthügel 31 während der obigen Bewegung des Halbleiterchips 120 physikalisch deformiert, so dass neue Oberflächen auf dem Lot erzeugt werden. Hieraus resultierend haftet das Lot auf der Lotanziehungsschicht 23. Falls darüber hinaus eine Oxidation auf der Oberfläche des Lotkontakthügels 31 auftritt, lässt sich das Lot durch Auftragen eines Flussmittels benetzten.
  • Nachfolgend wird das Montagesubstrat für die Halbleiteranordnung 101 auf ein Chipentfernungsgerät (PULLTESTER PTR100S: hergestellt von Rhesca K.K.) gebracht. Eine Kraft wird auf den Halbleiterchip 120 in einer zu einer Grenzfläche zwischen dem Halbleiterchip 120 und dem Montagesubstrat 110 (4C) parallelen Richtung mit Hilfe eines Chip-Druckhilfsmittels 2 des Chipentfernungsgeräts zum Entfernen des Halbleiterchips 120 von dem Montagesubstrat 110 (3C und 4D) ausgeübt. Zu diesem Zeitpunkt wird festes Lot 31c, das mit der Chipelektrode 22 und der Lotanziehungsschicht 23 des Halbleiterchips 120 sowie der Substratelektrode 12 des Montagesubstrats 110 verbunden ist, in der Umgebung der Substratelektrode 12 aufgrund eines Unterschieds in den mit Lot 31c ver bundenen Flächenbereichen zwischen der Halbleiterchipseite und der Montagesubstratseite getrennt. Da insbesondere der Flächenbereich des mit der Montagesubstratseite verbundenen Lots 31c kleiner als der Flächenbereich des mit der Halbleiterchipseite verbundenen Lots 31c ist, wird das Lot 31c näher zur Substratelektrode 12 hin getrennt. Deshalb verbleibt lediglich eine geringe Menge von Lot auf der Substratelektrode 12 des Montagesubstrats 110, wobei die Mengen der Lotrückstände auf allen Substratelektroden 12 gleich sind.
  • Nun wird ein Ersatz-Halbleiterchip auf den Bereich des Montagesubstrats 110 montiert, in dem der unbrauchbare Halbleiterchip 120 angeordnet war. Damit wird das Ersetzen des Halbleiterchips fertiggestellt.
  • Wie oben beschrieben enthält der Halbleiterchip 120 gemäß dem Beispiel die Lotanziehungsschichten 23, welche das geschmolzene Lot durch Kontakt mit den geschmolzenen Lotkontakthügeln 31 anziehen, wobei die Lotanziehungsschicht 23 in einer Umgebung der Lotkontakthügel 31 ausgebildet ist. Wird der Halbleiterchip 120 vom Montagesubstrat 110 entfernt, so wird der Halbleiterchip 120 näher zur Montagesubstratseite 110 gebracht, während der Halbleiterchip auf eine Temperatur erwärmt wird, bei der das Lot schmilzt, so dass das zwischen den Chipelektroden 22 des Halbleiterchips 120 und den Substratelektroden 12 des Montagesubstrats 110 vorhandene geschmolzene Lot 31b von den Lotanziehungsschichten 23, die in einer Umgebung der Lotkontakthügel 31 angebracht sind, angezogen wird. Damit wird der überwiegende Teil des Lots in die Chipelektroden 22 und Substratelektroden 12 verbindenden Bereich auf die Halbleiterchipseite 120 zurückgezogen. Wird der Halbleiterchip 120 von dem Trägersubstrat 110 weggezogen, so verbleibt der überwiegende Teil des Lots auf der Chipelektrode 22 und der Lotanziehungsschicht 23 und somit von den Substratelektroden 12 entfernt.
  • Lotreste 31c1 , die auf den Substratelektroden 12 nach dem Entfernen des Halbleiterchips 120 vom Montagesubstrat 110 verbleiben, lassen sich im Wesentlichen vermeiden, so dass die Substratelektroden 12 wieder mit den Elektroden 22 eines Ersatz-Halbleiterchips zufriedenstellend gelötet werden können. Somit wird vermieden, dass Probleme wie Kurzschlüsse und Fehlverbindungen des Ersatz-Halbleiterchips aufgrund von Fluktuationen der Lotmenge auftreten.
  • Darüber hinaus ist es nicht erforderlich, beim Austauschen der Halbleiterchips die Lotreste, die auf dem Montagesubstrat 110 nach dem Entfernen des alten Halbleiterchips zurückbleiben, mittels eines extra Verfahrens zu entfernen. Damit ist es sehr einfach einen Ersatz-Halbleiterchip mit dem Montagesubstrat 110 zu verbinden. Ähnliche Austauschprozesse können wiederholt werden, wodurch ein Ersetzen mehrerer Halbleiterchips möglich ist.
  • Gemäß dem Beispiel sind die Lotanziehungsschichten 23 lediglich in der Umgebung der Lotkontakthügel 31 auf der Oberfläche des Halbleiterchips 120 ausgebildet, so dass der Unterschied der thermischen Ausdehnungskoeffizienten zwischen dem den Halbleiterchip 120 ausbildenden Material und dem die Lotanziehungsschichten 23 ausbildenden Material zu keinen unvorteilhaften Auswirkungen auf den Halbleiterchip 120 führt.
  • Darüber hinaus ist dieser Aufbau ebenso wirksam, falls es unmöglich ist, Lotanziehungsschichten in aktiven Bereichen des Halbleiterchips auszubilden, d.h. in Bereichen in denen aktive Elemente und Desgleichen ausgebildet sind, z.B. in Fällen in denen Lotanziehungsschichten ausbildende Metallschichten Kondensatoren zusammen mit Verbindungselektroden des Halbleiterchips ausbilden, was zu einer unvorteilhaften Auswirkung auf den Betrieb des Halbleiterchips führt.
  • Darüber hinaus werden gemäß dem Beispiel die die Substratelektroden 12 mit den Chipelektroden 22 verbindenden Lotkontakthügel 31 geschmolzen, auf die Lotanziehungsschicht 23 angezogen und danach durch Kühlen ausgehärtet, wonach der Halbleiterchip 120 mit Krafteinwirkung in einer zum Montagesubstrat 110 parallelen Richtung abgelöst wird. Werden nun die Lotanziehungsschichten 23 lediglich in der Umgebung der Lotkontakthügel 31 vorgesehen, wird das Lot in der Umgebung der Substratelektrode 12 aufgrund eines Unterschieds zwischen der Halbleiterchipseite und der Montagesubstratseite hinsichtlich der hiermit verbundenen Flächenbereiche des Lots getrennt. Damit lässt sich der Halbleiterchip 120 entfernen, wobei lediglich eine geringe Menge von Lotresten 31c1 auf den Substratelektroden des Trägersubstrats 110 verbleibt. Das Entfernen des Halbleiterchips 120 gestaltet sich einfach, da dieser Prozess lediglich das Bewegen des Halbleiterchips 120 während des Erwärmens des Halbleiterchips 120, Abkühlen des Halbleiterchips 120 und Entfernen des Halbleiterchips 120 vom Montagesubstrat 110 beinhaltet.
  • Beispiel 2
  • 5A und 5B sind Ansichten zur Beschreibung eines Halbleiterchips 130 und eines Montagesubstrats für eine Halbleiteranordnung 102 gemäß dem Beispiel 2 der Erfindung. 5A zeigt einen Teil eines Querschnitts des Montagesubstrats für die Halbleiteranordnung; 5B zeigt den Aufbau einer Oberfläche des Halbleiterchips.
  • Wie in 5A gezeigt enthält das Montagesubstrat für die Halbleiteranordnung 102 den auf einem Montagesubstrat 110 montierten Halbleiterchip 130. Im Gegensatz zum Halbleiterchip 120 aus Beispiel 1 enthält der Halbleiterchip 130 des gegenwärtigen Beispiels eine Lotanziehungsschicht 33, die sich im Wesentlichen über die gesamte Oberfläche des Halbleiterchips 130 und nicht nur in der Umgebung der Chipelektroden 22 erstreckt. Darüber hinaus weist der Halbleiterchip 130 denselben Aufbau wie der Halbleiterchip 120 aus Beispiel 1 auf.
  • Im Beispiel 2 ist es ebenso von Vorteil, dass der Abstand zwischen der Chipelektrode 22 und der Lotanziehungsschicht 33 ungefähr 5% bis 30% des Durchmessers der Lotkontakthügel 31 beträgt.
  • Nun wird der Prozess zum Ausbilden der Lotkontakthügel 31 und der Lotanziehungsschicht 33 kurz beschrieben.
  • 6A bis 6E sind Ansichten durch Darstellung aufeinanderfolgender Schritte beim Ausbilden der Lotkontakthügel und der Lotanziehungsschichten gemäß dem gegenwärtigen Beispiel.
  • Zunächst wird eine Barrierenmetallschicht 41 und eine Lotannehmende Metallschicht 42 auf der Oberfläche eines Halbleiterwafers 20 wie in Beispiel 1 (6A) ausgebildet. Danach wird ein Fotolack auf die gesamte Oberfläche des Halbleiterwafers 20 aufgetragen. Durch Belichten und Entwickeln wird der Fotolack zur Ausbildung einer Lackschicht 61 zur Durchführung einer selektiven Ätzung strukturiert. Die Strukturierung wird derart ausgeführt, dass die Lackschicht 61 eine Öffnung 61c in der Umgebung einer Anschlusselektrode 22a des Halbleiterwafers 20 aufweist. Durch Verwenden der Lackschicht 61 als Maske wird die Lot-annehmende Metallschicht 42, welche freigelegt ist, einer selektiven Ätzung unterzogen. Im Fal le, dass die Lot-annehmende Metallschicht 42 aus einer oberen Au Schicht und einer unteren Ni Schicht besteht, wird die obere Au Schicht in einer Ethylalkohollösung aus Jod und eines Jodids des Kaliums geätzt und die untere Ni Schicht wird in einer Salpetersäurelösung geätzt. Dadurch wird eine Unterlageschicht 42a als Grundgerüst für den Lotkontakthügel 31 auf der Anschlusselektrode 22a ausgebildet. Darüber hinaus wird eine Lotannehmende Metallschicht 42c, die die Oberfläche der Lotanziehungsschicht 33 definiert, in einer Umgebung der Unterlageschicht 42a ausgebildet (6B).
  • Danach wird die Lackschicht 61 entfernt. Wie in Beispiel 1 wird ein Lot-Elektro-Plattieren durch Verwenden einer Lackschicht 52 mit einer Öffnung 52a in einem zur Unterlageschicht 42a entsprechenden Bereich auf selektive Weise durchgeführt. Dies führt zu einer Lotschicht 31a auf der Unterlageschicht 42a, aus der der Lotkontakthügel 31 entsteht (6C).
  • Nach dem Entfernen der Lackschicht 52 wird die Barrierenmetallschicht 41 selektiv durch Verwenden der Lotschicht 31a, der Lot-annehmenden Metallschichten 42a und 42c als Masken mit einem bestimmten Ätzmittel entfernt (6D). Entspricht die Barrierenmetallschicht beispielsweise Ti, wird eine Mischung aus Ethylendiamintetraessigsäure, Wasserstoffperoxidlösung und Ammoniaklösung als Ätzmittel verwendet. Entspricht die Barrierenmetallschicht W, wird eine Wasserstoffperoxidlösung als Ätzmittel verwendet. Dadurch wird die Chipelektrode 22 ausgebildet, welche einen Aufbau aufweist, bei dem die Unterlageschicht 42a und die Barrierenmetallschicht 41 auf die Anschlusselektrode 22a laminiert sind. Zusätzlich wird die Lotanziehungsschicht 33 ausgebildet, die einen Aufbau aufweist, bei dem die Barrierenmetallschicht 41 und die Lot-anziehende Metallschicht 42c auf der Oberflächenisolationsschicht 24 ausgebildet sind.
  • Schließlich wird ein Flussmittel auf die Oberfläche des Halbleiterwafers 20 aufgetragen und eine Wärmebehandlung wird durchgeführt, wodurch die Lotschicht 31a zu einem Lotkontakthügel 31 mit einer Höhe von ungefähr 70 bis 80 μm zerfließt (6E).
  • Danach wird der Halbleiterwafer 20 in Würfel zerschnitten, so dass der den Lotkontakthügel 31 und die Lotanziehungsschicht 33 aufweisende Halbleiterchip 130 erzielt wird.
  • Der somit hergestellte Halbleiterchip 130 wird auf das Montagesubstrat 110 mittels eines Montageprozesses montiert, wobei das Halbleitermodul (Montagesubstrat für die Halbleiteranordnung) 102 erhalten wird.
  • Das Halbleitermodul 102 wird einem Auswahltest oder einem Burn-In-Test zur Trennung von guten und schlechten Produkten unterzogen. Die als unbrauchbar ermittelten Halbleiterchips des Halbleitermoduls werden durch Ersatz-Halbleiterchips ersetzt.
  • Entsprechend dem gegenwärtigen Beispiel bedeckt die Lotanziehungsschicht 33 im Wesentlichen die gesamte Oberfläche des Halbleiterchips 130, ungeachtet der Chipelektroden 22. Hieraus resultierend wird ein weiterer Vorteil erzielt, indem Licht daran gehindert wird, in das Innere des Halbleiterchips 120 vorzudringen, so dass eine Fehlfunktion des Schaltkreises aufgrund derartigen Lichtes verhindert wird.
  • Entsprechend dem Aufbau des Montagesubstrats für die Halbleiteranordnung 102 gemäß dem gegenwärtigen Beispiel, bei dem die Lotanziehungsschicht 33 eine große Fläche auf der Oberfläche des Halbleiterchips 130 in Anspruch nimmt, leidet der Halbleiterchip 130 unter einer großen thermischen Belastung aufgrund des Unterschieds in den thermischen Ausdehnungskoeffizienten zwischen der die Lotanziehungsschicht 33 ausbildenden Metallschicht und dem den Halbleiterchip 130 ausbildenden Chipsubstrat.
  • In diesen Fällen kann die Lotanziehungsschicht 33, wie in 7 als Variante des Beispiels 2 gezeigt, in kleinere Bereiche 33a unterteilt werden, wobei jeder Bereich zwei oder mehr benachbarte Chipelektroden 22 aufweist, wodurch der Einfluss der thermischen Belastung auf einen Halbleiterchip 130a abnimmt. Damit hindert der Halbleiterchip 130a nicht nur Licht daran in dessen Inneres vorzudringen, sondern ermöglicht es ebenso die thermische Belastung zwischen den Bereichen 33a der Lotanziehungsschicht 33a und dem Chipsubstrat zu dissipieren.
  • Obwohl die Chipelektroden 22 in den Beispielen 1 und 2 mit denselben runden planaren Mustern versehen wurden, können die Chipelektroden 22 auch weitere planare Muster aufweisen. Beispielsweise liegt ein Halbleiterchip 130b, der in 8 als weitere Variante des Beispiels 2 mit Chipelektroden 22b mit quadratisch planarem Muster gezeigt ist, innerhalb des Schutzbereichs der Erfindung. In diesem Falle wird eine Lotanziehungsschicht 33b in bestimmtem Abstand von den Chipelektroden 22b entsprechend dem quadratischen Muster der Chipelektroden 22b bereitgestellt.
  • Obwohl ein Halbleiterchip als Beispiel einer auf ein Substrat zu montierenden Halbleiteranordnung beschrieben wurde, können ebenso ein Halbleitergehäuse oder ein hybrides Schaltungsboard mit einer Mehrzahl darauf ausgebildeter Elemente als Halbleiteranordnung verwendet werden. Die Erfindung lässt sich auch in dem Falle einsetzen, bei dem derartige Halbleitergehäuse und hybride Schaltungsboards mit einem Substrat mittels Lotkontakthügel verbunden sind.
  • Erfindungsgemäß wird eine Lotanziehungsschicht bereitgestellt, die das geschmolzene Lot durch Kontakt zu dem geschmolzenen Lotkontakthügel anzieht, wobei die Lotanziehungsschicht in einer Umgebung der Lotkontakthügel vorgesehen ist. Soll eine Halbleiteranordnung von dem Substrat entfernt werden, so wird die Halbleiteranordnung näher an das Substrat geführt, während die Halbleiteranordnung bis zu einer Temperatur erwärmt wird, die es ermöglicht, das Lot zu schmelzen, so dass das geschmolzene Lot zwischen den Verbindungselektroden der Halbleiteranordnung und den Substratelektroden des Montagesubstrats von der Lotanziehungsschicht, die in der Umgebung der Lotkontakthügel vorgesehen ist, angezogen wird. Hieraus resultierend wird der überwiegende Anteil des Lots im Verbindungsbereich zwischen Verbindungselektroden und den Substratelektroden von der Halbleiteranordnungsseite aufgenommen. Wird die Halbleiteranordnung vom Montagesubstrat weggezogen, wird das meiste Lot als auch die Halbleiteranordnung von den Substratelektroden entfernt. Deshalb treten keine Probleme mit Kurzschlüssen und Fehlfunktionen der Ersatz-Halbleiteranordnung aufgrund von Fluktuationen in der Lotmenge beim Montieren einer Ersatz-Halbleiteranordnung auf das Montagesubstrat auf.
  • Ebenso müssen beim Austauschen der Halbleiterchips die Lotreste, die auf dem Montagesubstrat nach dem Entfernen des alten Halbleiterchips verbleiben, nicht mittels eines separaten Prozesses entfernt werden. Damit ist es einfach, einen Ersatz-Halbleiterchip auf das Montagesubstrat zu montieren und gleichartige Austauschvorgänge können wiederholt werden, so dass mehr als ein Austausch des Halbleiterchips möglich wird.

Claims (9)

  1. Halbleiteranordnung (120; 130; 130a; 130b), die auf einem Montagesubstrat (110) befestigt ist und aufweist: eine auf einer Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode (22; 22b); das eine Substratelektrode (12) aufweisende Montagesubstrat (110), wobei die Substratelektrode in einer bestimmten Position auf einer Oberfläche des Montagesubstrats (110) ausgebildet ist; ein auf der Verbindungselektrode ausgebildeter Lotkontakthügel (31), der elektrisch und mechanisch die Verbindungselektrode (22; 22b) mit der auf dem Montagesubstrat (110) ausgebildeten Substratelektrode (12) verbindet; und einer auf der Oberfläche der Halbleiteranordnung in einer Umgebung des Lotkontakthügels vorgesehenen Lotanziehungsschicht (23; 33; 33b), wobei ein Oberflächenbereich hiervon eine Lotaffinität aufweist, dadurch gekennzeichnet, dass die Summe der Flächen der Lotanziehungsschicht (23; 33; 33b) und der Verbindungselektrode (22; 22b) gleich oder größer ist als eine Fläche, die 1.25 Mal so groß ist wie die Fläche der Substratelektrode (12) des Montagesubstrats (110).
  2. Halbleiteranordnung nach Anspruch 1, wobei die Lotanziehungsschicht (23) lediglich in der Nachbarschaft des Lotkontakthügels auf der Oberfläche der Halbleiteranordnung (120) ausgebildet ist.
  3. Halbleiteranordnung nach Anspruch 1, wobei die Lotanziehungsschicht (33; 33b) im Wesentlichen oberhalb einer gesamten Fläche der Oberfläche der Halbleiteranordnung (130; 130a; 130b), ungeachtet eines Bereichs in welchem die Verbindungselektrode (22; 22b) angeordnet ist, ausgebildet ist.
  4. Halbleiteranordnung nach Anspruch 1, wobei die auf der Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode (22) eine runde Form aufweist und die Lotanziehungsschicht (23) ringförmig und die Verbindungselektrode umgebend ausgebildet ist.
  5. Halbleiteranordnung nach Anspruch 1, wobei die Lotanziehungsschicht (33) im Wesentlichen über einer gesamten Fläche der Oberfläche der Halbleiteranordnung, ungeachtet eines Bereichs in welchem die Verbindungselektrode angeordnet ist, ausgebildet ist und die Lotanziehungsschicht in eine Mehrzahl von Bereichen (33a) entsprechend einer bestimmten Anzahl von Verbindungselektroden unterteilt ist.
  6. Halbleiteranordnung nach Anspruch 1, wobei die auf der Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode (22b) eine rechteckige Form aufweist und die Lotanziehungsschicht (33b) die Verbindungselektrode umgebend ausgebildet ist.
  7. Halbleiteranordnung nach Anspruch 1, wobei die auf der Oberfläche der Halbleiteranordnung ausgebildete Verbindungselektrode (22) eine runde Form aufweist und die Verbindungselektrode in einer Entfernung von der in einer Nachbarschaft der Verbindungselektrode angeordneten Lotanziehungsschicht (23) angeordnet ist, wobei die Entfernung 5% bis 30% des Durchmessers eines Lotkontakthügels ausmacht.
  8. Montagesubstrat für die Halbleiteranordnung nach Anspruch 1, wobei das Montagesubstrat eine in einer Umgebung der Substratelektrode (12) ausgebildete Lotabdeckung (13) aufweist, die das Lot vom Abfließen von der Substratelektrode abhält.
  9. Verfahren zum Ersetzen der Halbleiteranordnung des Montagesubstrats für die Halbleiteranordnung gemäß einem der Ansprüche 1 bis 8 mit den Schritten: Annähern der Halbleiteranordnung (120) an das Montagesubstrat (110) während die Halbleiteranordnung auf eine Temperatur erwärmt wird, die es ermöglicht, das Lot zu schmelzen, wobei dadurch das geschmolzene Lot des Lotkontakthügels zwischen der Verbindungselektrode und der Substratelektrode mit der Lotanziehungsschicht (23) in einer Nachbarschaft der Verbindungselektrode kontaktiert werden kann; Kühlen der Halbleiteranordnung zum Verfestigen des geschmolzenen Lots in einen Zustand, in dem das geschmolzene Lot auf der Oberfläche der Lotanziehungsschicht (23) in der Nachbarschaft der Verbindungselektrode verteilt ist; Entfernen der Halbleiteranordnung von dem Substrat durch Kraftanwendung auf die Halbleiteranordnung auf dem Substrat, so dass das verfestigte Lot hart von der Substratelektrode des Montagesubstrats getrennt wird; und Befestigen einer weiteren Halbleiteranordnung (120) in einem Bereich des Substrats, in dem die Halbleiteranordnung entfernt wurde.
DE69534543T 1994-11-22 1995-06-06 Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung Expired - Lifetime DE69534543T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06288133A JP3138159B2 (ja) 1994-11-22 1994-11-22 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP28813394 1994-11-22

Publications (2)

Publication Number Publication Date
DE69534543D1 DE69534543D1 (de) 2005-12-01
DE69534543T2 true DE69534543T2 (de) 2006-07-13

Family

ID=17726244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534543T Expired - Lifetime DE69534543T2 (de) 1994-11-22 1995-06-06 Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung

Country Status (4)

Country Link
US (1) US5726501A (de)
EP (1) EP0714123B1 (de)
JP (1) JP3138159B2 (de)
DE (1) DE69534543T2 (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US5877560A (en) * 1997-02-21 1999-03-02 Raytheon Company Flip chip microwave module and fabrication method
US5942448A (en) * 1997-02-24 1999-08-24 Sarnoff Corporation Method of making contacts on an integrated circuit
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001077518A (ja) * 1999-09-01 2001-03-23 Fujitsu Ltd 電子部品実装プリント基板および電子部品取り外し方法
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6320137B1 (en) * 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6951125B2 (en) * 2002-01-31 2005-10-04 Stmicroelectronics, Inc. System and method for aligning an integrated circuit die on an integrated circuit substrate
US7323361B2 (en) * 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6841865B2 (en) 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
TWI222192B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Substrate with net structure
US7098540B1 (en) * 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
TWI365516B (en) * 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
US8669658B2 (en) * 2007-07-24 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Crosstalk-free WLCSP structure for high frequency application
KR20090046627A (ko) * 2007-11-06 2009-05-11 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法
JPWO2010109572A1 (ja) 2009-03-23 2012-09-20 トヨタ自動車株式会社 半導体装置
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US8360303B2 (en) 2010-07-22 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low stress joints using thermal compress bonding
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts
US4274576A (en) * 1979-11-13 1981-06-23 International Business Machines Corporation Cryogenic chip removal technique
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
JPH01209736A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体素子の交換方法
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US5011066A (en) * 1990-07-27 1991-04-30 Motorola, Inc. Enhanced collapse solder interconnection
US5065933A (en) * 1990-09-19 1991-11-19 At&T Bell Laboratories Electronic device manipulating apparatus and method
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5237269A (en) * 1991-03-27 1993-08-17 International Business Machines Corporation Connections between circuit chips and a temporary carrier for use in burn-in tests
JPH05121488A (ja) * 1991-10-25 1993-05-18 Matsushita Electric Ind Co Ltd ベアチツプ実装基板
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts

Also Published As

Publication number Publication date
JPH08148522A (ja) 1996-06-07
EP0714123A3 (de) 1998-06-10
EP0714123A2 (de) 1996-05-29
US5726501A (en) 1998-03-10
EP0714123B1 (de) 2005-10-26
JP3138159B2 (ja) 2001-02-26
DE69534543D1 (de) 2005-12-01

Similar Documents

Publication Publication Date Title
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102010064495B3 (de) Halbleiter-Bauelement
DE102008028072A1 (de) Halbleitergerät
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE102005047856A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE102005037321A1 (de) Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE112020004228T5 (de) Bilden einer bump-struktur
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE112009001736T5 (de) Verfahren zum Herstellen eines komponenteneingebetteten Moduls
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips

Legal Events

Date Code Title Description
8364 No opposition during term of opposition