DE69535266T2 - Mikroelektronische montage mit mehrfachen leiterverformungen - Google Patents

Mikroelektronische montage mit mehrfachen leiterverformungen Download PDF

Info

Publication number
DE69535266T2
DE69535266T2 DE69535266T DE69535266T DE69535266T2 DE 69535266 T2 DE69535266 T2 DE 69535266T2 DE 69535266 T DE69535266 T DE 69535266T DE 69535266 T DE69535266 T DE 69535266T DE 69535266 T2 DE69535266 T2 DE 69535266T2
Authority
DE
Germany
Prior art keywords
wafer
terminal
leads
plate
top plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69535266T
Other languages
English (en)
Other versions
DE69535266D1 (de
Inventor
H. Thomas Monte Sereno DISTEFANO
W. John Palo Alto SMITH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Application granted granted Critical
Publication of DE69535266D1 publication Critical patent/DE69535266D1/de
Publication of DE69535266T2 publication Critical patent/DE69535266T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/22—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device liquid at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Montage- und Verbindungsgeräte und -techniken zur Verwendung mit mikroelektronischen Elementen, wie Halbleiterchips.
  • STAND DER TECHNIK
  • Komplexe mikroelektronische Geräte, wie moderne Halbleiterchips, benötigen zahlreiche Verbindungen zu anderen elektronischen Komponenten. Zum Beispiel kann ein komplexer Mikroprozessorchip viele Hunderte Verbindungen zu externen Geräten benötigen.
  • Halbleiterchips wurden im allgemeinen mit elektrischen Bahnen auf Montagesubstraten durch eine der drei folgenden Verfahren verbunden: Drahtbonden, automatisches Folienbondverfahren und Flip-Chip-bonden. Beim Drahtbonden wird der Chip auf einem Substrat positioniert mit einer auf dem Substrat aufliegenden Unter- oder Rückseite des Chips und mit der nach oben, vom Substrat wegzeigenden, kontakttragenden Vorder- oder Oberseite des Chips. Einzelne Gold- oder Aluminiumdrähte werden zwischen den Kontakten auf dem Chip und Kontaktflächen auf dem Substrat verbunden. Beim automatischen Folienbondverfahren wird ein flexibles dielektrisches Band mit einer vorgefertigten Matrix von Anschlussleitern darauf über dem Chip und Substrat positioniert, und die einzelnen Anschlussleiter werden an die Kontakte auf dem Chip und an Kontaktflächen auf dem Substrat gebondet. Sowohl beim Drahtbonden als auch beim konventionellen automatischen Folienbondverfahren werden die Kontaktflächen auf dem Substrat außerhalb der vom Chip bedeckten Fläche angeordnet, so dass die Drähte oder Anschlussleiter vom Chip zu den umgebenden Kontaktflächen ausfächern. Die von der Unteranordnung bedeckte Fläche als ganzes ist beträchtlich größer als die vom Chip bedeckte Fläche. Dies macht die Gesamtanordnung wesentlich größer als sie sonst wäre. Weil die Geschwindigkeit, mit der eine mikroelektronische Anordnung arbeiten kann, entgegengesetzt zu ihrer Größe ist, stellt dies einen erheblichen Nachteil dar. Außerdem sind im allgemeinen das Drahtbond- und das automatische Folienbondverfahren am besten mit Chips durchführbar, die Kontakte haben, die in Reihen angeordnet sind, die sich entlang der Außenrandes des Chips erstrecken. Sie eignen sich im allgemeinen nicht für Chips, die Kontakte haben, die in einer sog. Flächenmatrix angeordnet sind, d.h. einem gitterähnlichen Muster, das die gesamte oder einen wesentlichen Teil der Chipvorderseite bedeckt.
  • Bei der Flip-Chip-Montagetechnik zeigt die kontakttragende Fläche des Chips in Richtung des Substrats. Jeder Kontakt auf dem Chip ist durch eine Lötverbindung mit der entsprechenden Kontaktfläche auf dem Substrat verbunden, z.B. durch Positionieren von Lötbällen auf dem Substrat oder Chip, Anordnen des Chips neben dem Substrat in der Orientierung mit der Vorderseite nach unten und kurzzeitiges Schmelzen oder Wiedererweichen des Lotes. Die Flip-Chip-Technik erzeugt eine kompakte Anordnung, die eine Fläche des Substrats nicht größer als die Fläche des Chips selbst bedeckt. Jedoch leiden Flip-Chip-Anordnungen an beträchtlichen Problemen mit thermischer Belastung. Die Lötverbindungen zwischen den Chipkontakten und dem Substrat sind im wesentlichen starr. Veränderungen in der Größe des Chips und des Substrats aufgrund thermischer Expansion und Kontraktion im Betrieb schaffen beträchtliche Belastungen in diesen starren Verbindungen, die wiederum zu Ermüdungsfehlern der Verbindungen führen können. Außerdem ist es schwierig, den Chip zu testen, bevor man ihn am Substrat festmacht, und folglich ist es schwierig, das benötigte Ausgangsqualitätsniveau in der fertigen Anordnung einzuhalten, insbesondere wenn die Anordnung zahlreiche Chips umfasst.
  • Zahlreiche Versuche wurden unternommen, das vorangegangene Problem zu lösen. Sinnvolle Lösungen sind in US-Patenten 5,148,265 und 6,148,266 desgleichen Inhabers offenbart. Bevorzugte Ausführungsformen der in diesen Patenten offenbarten Strukturen enthalten flexible, plattenähnliche Strukturen, die als "Interposer" oder "Chipträger" bezeichnet werden. Die bevorzugten Chipträger haben mehrere Anschlusskontakten, die auf einer flexiblen, plattenähnlichen oberen Schicht angeordnet sind. Im Betrieb ist der Interposer auf der Vorderseite oder der kontakttragenden Seite des Chips angeordnet, mit den Anschlusskontakten nach oben gerichtet, weg vom Chip. Die Anschlusskontakte werden dann mit den Kontakten des Chips verbun den. Am bevorzugtesten wird diese Verbindung durch Bonden vorgefertigter Anschlussleiter auf dem Interposer mit den Chipkontakten unter Verwendung eines Werkzeugs gemacht, das am Anschlussleiter angesetzt wird. Die fertige Anordnung wird dann mit einem Substrat verbunden, z.B. durch Bonden der Anschlusskontakte des Chipträgers auf das Substrat. Weil die Anschlussleiter und die dielektrische Schicht des Chipträgers flexibel sind, können sich die Anschlusskontakte auf dem Chipträger relativ zu den Kontakten auf dem Chip bewegen, ohne beträchtliche Beanspruchungen auf die Verbindungen zwischen den Anschlussleitern und dem Chip oder auf die Verbindungen zwischen den Anschlusskontakten und dem Substrat zu bewirken. Folglich kann die Anordnung thermische Effekte kompensieren. Außerdem umfasst die Anordnung am bevorzugtesten eine nachgiebige Schicht, die zwischen den Anschlusskontakten auf dem Chipträger und der Seite des Chips selbst angeordnet ist, z.B. eine elastomere Schicht, die in den Chipträger eingebaut ist und zwischen der dielektrischen Schicht des Chipträgers und dem Chip angeordnet ist. Solch eine nachgiebige Struktur erlaubt ein unabhängiges Verschieben der einzelnen Anschlusskontakte in Richtung des Chips. Dies erlaubt eine effektive Verbindung zwischen der Unteranordnung und einem Test-Befestigungsorgan. Folglich kann ein Test-Befestigungsorgan, das zahlreiche elektrische Kontakte umfasst, mit allen Kontaktstellen in der Unteranordnung trotz kleinerer Variationen in der Höhe der Kontaktstellen in Kontakt gebracht werden. Die Unteranordnung kann getestet werden, bevor sie auf ein Substrat gebondet wird, um der Substratmontage ein getestetes, bekanntes, gutes Bauteil bereitzustellen. Dies wiederum bietet sehr wesentliche ökonomische und qualitative Vorteile.
  • Die ebenfalls anhängige US-Patentanmeldung 08/190,779 desgleichen Inhabers beschreibt eine weitere Verbesserung. Komponenten gemäß bevorzugter Ausführungsformen der '779-Anmeldung verwenden eine flexible dielektrische Oberplatte mit einer Oberer- und einer Unterseite. Mehrere Anschlusskontakte sind auf die Oberplatte montiert. Eine Trägerschicht ist unterhalb der Oberplatte angeordnet, wobei die Trägerschicht eine von der Oberplatte entfernte Unterseite hat. Mehrere elektrisch leitende, längliche Anschlussleiter sind mit den Anschlusskontakten auf der Oberplatte verbunden und erstrecken sich im allgemeinen Seite an Seite nach unten von den Anschlusskontakten durch die Trägerschicht. Jeder Anschlussleiter hat ein unteres Ende an der Unterseite der Trägerschicht. Die unteren Enden der Anschlussleiter haben leitende Bondingmaterialien, z.B. eutektische Bondingmetalle. Die Trägerschicht umgibt und trägt die Anschlussleiter.
  • Komponenten dieses Typs können mit mikroelektronischen Elementen, wie Halbleiterchips oder Wafern, verbunden werden, indem die Unterseite der Trägerschicht neben der kontakttragenden Seite des Chips angeordnet wird, um die unteren Enden der Anschlussleiter in Kontakt mit den Kontakten auf dem Chip zu bringen, und dann die Anordnung erhöhter Temperatur- und Druckbedingungen ausgesetzt wird. Alle unteren Enden der Anschlussleiter verbinden sich im wesentlichen gleichzeitig mit den Kontakten auf dem Chip. Die gebondeten Anschlussleiter verbinden die Anschlusskontakte der Oberplatte mit den Kontakten auf dem Chip. Die Trägerschicht ist wünschenswerterweise aus einem nachgiebigen Material mit einem relativ geringen E-Modul gebildet, oder wird ansonsten nach dem Anschlussleiterbondingschritt entfernt und durch solch ein nachgiebiges Material ersetzt. In der fertigen Anordnung sind die Enden wünschenswerterweise bzgl. des Chips beweglich, um ein Testen zu erlauben und um thermische Effekte zu kompensieren. Jedoch bieten die Komponenten und Verfahren der '779-Anmeldung weitere Vorteile, einschließlich der Fähigkeit, alle Verbindungen zum Chip oder anderen Komponente in einem einzigen schichtähnlichen Prozessschritt zu machen. Die Komponenten und Verfahren der '779-Anmeldung sind besonders vorteilhaft, wenn sie mit Chips oder anderen mikroelektronischen Elementen verwendet werden, die Kontakte haben, die in einer Flächenmatrix angeordnet sind.
  • Dokument US-A-5,086,337 offenbart eine elektronische Anordnung, in der flexible Verbindungsanschlussleiter zwischen einem Chip und einem Substrat angeordnet werden, um die thermische Nachgiebigkeit der Anordnung zu verbessern. Die Anordnung der US-A-5,086,337 wird durch Fixieren eines Endes eines flachen spiralgeformten Verbindungsanschlussleiters an eine Substratelektrode und anschließendes Verbinden des anderen Endes des Verbindungsanschlussleiters mit einer Chipelektrode hergestellt. Ein Maß relativer Bewegung zwischen dem Chip und dem Substrat z.B. aufgrund differentieller thermischer Expansion oder Schrumpfung ist möglich, ohne Bruch der Verbindung.
  • Trotz dieser und anderer Fortschritte in der Technik gibt es dennoch ein Bedürfnis nach weiterer Verbesserung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Aspekt der vorliegenden Erfindung stellt Verfahren bereit zum Herstellen mikroelektronischer Anschlussleitermatrizen. Ein Verfahren gemäß dieses Aspekts der vorliegenden Erfindung umfasst die Schritte des Bereitstellens eines ersten Elements mit einer ersten Seite mit einer Vielzahl länglicher, flexibler Anschlussleiter, die sich entlang der ersten Seite erstrecken, wobei jeder der Anschlussleiter ein am ersten Element angebrachtes Anschlussende und ein äußeres Ende hat, das vom Anschlussende in einer vorausgewählten ersten horizontalen Richtung parallel zur ersten Seite versetzt ist. Das Verfahren umfasst auch den Schritt des gleichzeitigen Biegens aller Anschlussleiter durch Bewegen aller äußeren Enden der Anschlussleiter relativ zu deren Anschlussenden und relativ zum ersten Element, um so die äußeren Enden vom ersten Element wegzubiegen. Die äußeren Enden werden durch eine vorausgewählte Verschiebung bewegt, um dadurch alle Anschlussleiter gleichzeitig in einer vorbestimmten Weise zu deformieren.
  • Die äußeren Enden aller Anschlussleiter werden lösbar am ersten Element befestigt und die äußeren Enden der Anschlussleiter werden vom ersten Element während des Bewegungsschritts losgelöst. Die äußeren Enden aller Anschlussleiter sind an einem zweiten Element angebracht, und der Schritt des Bewegens der äußeren Enden des Anschlussleiters relativ zu den Anschlussenden der Anschlussleiter umfasst den Schritt des Bewegens des zweiten Elements relativ zum ersten Element. In einer bevorzugten Anordnung kann das zweite Element relativ zum ersten Element in einer zweiten horizontalen Richtung entgegengesetzt zur ersten horizontalen Richtung, d.h. entgegengesetzt zur Richtung der äußeren Enden der Anschlussleiter bewegt werden. Das zweite Element bewegt sich vorzugsweise auch in einer vertikalen Abwärtsrichtung gleichzeitig mit der horizontalen Bewegung weg vom ersten Element. Im Endergebnis wird das äußere Ende jedes Anschlussleiters horizontal in Richtung seines eige nen Anschlussendes und vertikal vom Anschlussende wegbewegt, um dadurch die Anschlussleiter in gebogene Stellungen zu bewegen, in denen sich die Anschlussleiter im allgemeinen vertikal nach unten, vom ersten Element weg erstrecken. In einer anderen bevorzugten Anordnung sind die Anschlussleiter anfänglich in horizontaler Richtung parallel zur Seite der ersten und zweiten Elemente gekrümmt, und das erste und zweite Element bewegen sich vertikal voneinander weg. Diese Bewegung begradigt teilweise die horizontale Krümmung, während sie die Anschlussleiter in eine sich vertikal verlaufende gekrümmte Struktur biegt.
  • Verfahren entsprechend dieses Aspekts der vorliegenden Erfindung umfassen auch den Schritt des Einspritzens eines fließfähigen, vorzugsweise nachgiebigen dielektrischen Materials um die Anschlussleiter herum und dann des Aushärtens des fließfähigen Materials, um eine dielektrische Trägerschicht um die Anschlussleiter herum zu bilden. Am bevorzugtesten ist das erste Element eine flexible dielektrische Oberplatte mit Anschlusskontaktstrukturen, die dadurch bei den Anschlussenden der Anschlussleiter verlaufen.
  • Gemäß einer besonders bevorzugten Anordnung ist das zweite Element selbst ein mikroelektronisches Element, z.B. ein Halbleiterchip oder Wafer. In dieser Anordnung umfasst der Schritt des Festmachens der äußeren Enden der Anschlussleiter am zweiten Element den Schritt des Bondens der äußeren Enden der Anschlussleiter an die Kontakte auf dem Chip oder einem anderen mikroelektronischen Element. Dieser Schritt wird wünschenswerterweise durchgeführt, während die Anschlussleiter in ihren anfänglichen, undeformierten Positionen sind. Folglich werden alle äußeren Enden gleichzeitig an alle Kontakte auf dem mikroelektronischen Element gebondet. Weil die Anschlussleiter in ihren anfänglichen, undeformierten Positionen sind, wenn sie an die Kontakte gebondet werden, werden die Spitzenpositionen der Anschlussleiterspitzen in dieser Phase gut gesteuert. Dies erleichtert eine Überdeckung der Anschlussleiterspitzen mit den Kontakten. Außerdem eignet sich der Prozess zur Anwendung erheblicher Kräfte zwischen den Anschlussleiterspitzen und den Kontakten.
  • Wenn das erste Element eine flexible dielektrische Platte mit Anschlusskontakten darauf ist und das zweite Element ein mikroelektronisches Element, wie ein Chip oder Wafer, kann eine nachgiebige dielektrische Trägerschicht in den Raum zwischen dem mikroelektronischen Element und der dielektrischen Platte nach dem Bewegungsschritt eingefügt werden. Die resultierende Anordnung hat Anschlusskontakte, die elektrisch mit dem mikroelektronischen Element durch die flexiblen Anschlussleiter verbunden sind, aber leicht beweglich relativ zum mikroelektronischen Element in Richtungen parallel zur Seite des mikroelektronischen Elements sowie in Richtungen zum mikroelektronischen Element sind. Die resultierende Anordnung kann durch Ansetzen eines Testfühlers leicht getestet werden und kann auch leicht zu einem größeren Substrat zusammengebaut werden. Die Beweglichkeit der Anschlusskontakte bietet Ausgleich für Unterschiede in thermischer Expansion und Kontraktion des Chips und des Substrats, auf das es montiert ist. In einer Variante dieses Prozesses ist das erste Element das mikroelektronische Element, z.B. ein Chip oder Wafer. Folglich hat der Chip oder Wafer anfänglich die Anschlussleiter entlang seiner Oberfläche verlaufend, wobei die Anschlussenden der Anschlussleiter an den Kontakten auf dem Chip befestigt und die äußeren Enden lösbar an der Waferoberfläche angebracht sind. In dieser Variante umfasst das zweite Element wünschenswerterweise eine flexible dielektrische Platte mit Kontaktstrukturen darauf. Die äußeren Enden der Anschlussleiter werden an die Kontaktstrukturen angebracht, bevor man die dielektrische Platte und das mikroelektronische Element relativ zueinander bewegt.
  • In einer besonders bevorzugten Anordnung ist ein Element eine Multichipeinheit, z.B. ein Wafer, der viele Halbleiterchips umfasst, die Kontakte darauf haben, und das andere Element oder Platte erstreckt sich über mehrere dieser Chips. Folglich umfasst das erste Element oder Platte mehrere Bereiche, wobei ein solcher Bereich jeweils einem solchen Chip entspricht. Wenn das erste Element ein Wafer ist, umfasst der Schritt des Anbringens der äußeren Enden der Anschlussleiter an dem zweiten Element vorzugsweise den Schritt des gleichzeitigen Bondens der äußeren Enden der Anschlussleiter in mehreren solchen Bereichen und wünschenswerterweise in allen solchen Bereichen an die Kontakte auf den entsprechenden Chips, so dass jeder solche Bereich mit einem Chip verbunden ist. Das Verfahren umfasst weiter den Schritt des Abtrennens der Chips vom Multichipelement oder Wafer und Abtrennen der Bereiche von der Plat te, um einzelne Einheiten zu bilden, die jeweils einen Chip und den dazugehörigen Bereich der Platte umfassen. Das Verfahren umfasst auch den Schritt des Einspritzens eines fließfähigen dielektrischen Materials zwischen den Wafer und die Platte und des Aushärtens des dielektrischen Materials, um eine nachgiebige dielektrische Trägerschicht nach dem Anschlussleiterbondingschritt, aber vor dem Abtrennschritt zu bilden. Der Abtrennschritt umfasst folglich den Schritt des Abtrennens der dielektrischen Trägerschicht, so dass jede im Abtrennschritt gebildete Einheit einen Anteil der dielektrischen Trägerschicht umfasst. Alternativ kann die Multichipeinheit eine Chipanordnung in der gewünschten Verwendungskonfiguration umfassen, z.B. eine Anordnung von Chips, die auf einen gemeinsamen Kühlkörper oder Träger montiert sind, und das erste Element oder Platte kann Schaltkreise umfassen, die angepasst sind, um mehrere Chips miteinander zu verbinden. In dieser Variante werden die Chips nicht voneinander abgetrennt.
  • Am bevorzugtesten umfasst der Schritt des Bondens der äußeren Enden der Anschlussleiter an die Kontakte des mikroelektronischen Elements die Schritte des Ausrichtens der Oberplatte oder ersten Elements mit dem mikroelektronischen Element, so dass die Spitzen in Überdeckung mit den Kontakten sind, und des Vorspannens der Platte in Richtung des mikroelektronischen Elements, während die Überdeckung aufrechterhalten wird. Folglich kann die Platte während des Bondingschritts in Kontakt mit einer Verstärkungsstruktur sein, um die Überdeckung zu unterstützen. Die Verstärkungsstruktur kann eine flexible, aber im wesentlichen nicht-dehnbare Folie, wie eine metallische Folie, umfassen, die an die Platte gebondet ist. Alternativ oder zusätzlich kann die Verstärkungsstruktur einen im wesentlichen starren Ring umfassen, der eine zentrale Öffnung hat, so dass die Platte sich über die zentrale Öffnung erstreckt und straff vom Ring gehalten wird. Der Schritt des Vorspannens der Platte in Richtung der kontakttragenden Oberfläche kann den Schritt des Anlegens eines Fluiddrucks, z.B. Luftdruck, auf die obere Fläche der Platte entweder direkt oder durch eine Membran oder Tasche umfassen, um gleichmäßigen Druck über der gesamten Oberfläche der Platte aufrechtzuerhalten.
  • In alternativen Verfahren gemäß der Erfindung kann der Formungs- bzw. Biegeprozess verwendet werden, um eine Komponen te für ein anschließendes Anbringen an ein mikroelektronisches Element herzustellen. In Verfahren zum Herstellen einer solchen Komponente kann das zweite Element ein temporäres, entfernbares Element, z.B. ein Platte aus einem löslichen Polymer, sein. Dieses temporäre Element wird entfernt, nachdem die Trägerschicht gebildet wird, durch Auflösen der löslichen Platte, wobei man die äußeren Enden der Anschlussleiter an der unteren Oberfläche der Trägerschicht freiliegend lässt. Bondingmaterial kann auf die äußeren Enden der Anschlussleiter vor oder nach dem Schritt des Bildens der dielektrischen Trägerschicht aufgetragen werden. Die resultierende Komponente kann zu einem Chip oder anderem mikroelektronischen Element durch Anordnen der freigelegten Oberfläche der Trägerschicht neben der kontakttragenden Oberfläche des Elements und Bonden der äußeren Enden der Anschlussleiter an die Kontakte des Chips oder eines anderen Elements zusammengesetzt werden. Nachdem die Komponente mit dem Chip oder anderem Element verbunden wurde, werden die Anschlusskontakte auf der flexiblen Platte elektrisch mit den Kontakten des Chips verbunden, sie sind aber bzgl. der Kontakte sowohl in Richtungen parallel zur Oberfläche des Chips als auch in Richtung zur Oberfläche des Chips beweglich.
  • In einer Variante dieses Ansatzes ist das zweite Element eine permanente flexible dielektrische Platte, die anfänglich angrenzend an die erste Platte positioniert wird. Das äußere Ende jedes Anschlussleiters wird mit einer leitenden Spitzen-Struktur ausgestattet, wie ein leitender Stab oder ein Durchkontakt, der durch die zweite dielektrische Platte verläuft. Im Anschlussleiterausformungsschritt bewegt sich die zweite Platte weg von der ersten Platte, und das fließfähige dielektrische Material wird zwischen die Platten eingespritzt. Die äußeren Strukturen können mit leitenden Bondingmaterialien ausgestattet werden, und die resultierende Komponente kann mit einem mikroelektronischen Element durch Anordnen der Seite der zweiten Platte neben die kontakttragenden Seite des mikroelektronischen Elements verbunden werden.
  • Ein weiterer Aspekt der vorliegenden Erfindung stellt eine Komponente zum Herstellen einer mikroelektronischen Verbindung bereit, welche ein erstes dielektrischen Element mit einer ersten oder Unterseite und mehreren länglichen flexiblen Anschlussleitern umfasst, die sich auf der ersten oder Unterseite des ersten Elements erstrecken. Jeder solche Anschlussleiter hat ein Anschlussende, das am ersten Element befestigt ist und ein äußeres Ende, das lösbar am ersten Element befestigt ist, so dass das äußere Ende vom ersten Element wegbewegbar ist. Das äußere Ende jedes solchen Anschlussleiters ist vorzugsweise vom Anschlussende des Anschlussleiters in einer ersten horizontalen Richtung parallel zur ersten Oberfläche versetzt. Vorzugsweise ist das dielektrische erste Element eine Platte mit einer zweiten oder Oberseite gegenüber der ersten Seite, und die Komponente umfasst auch elektrisch leitende Anschlusskontaktstrukturen, die durch die Platte an den Anschlussenden der Anschlussleiter verlaufen. Jeder Anschlussleiter hat wünschenswerterweise ein elektrisch leitendes Bondingmaterial am äußeren Ende. Folglich können die Anschlussleiter Gold umfassen, und das Bondingmaterial kann ein Metall umfassen, das aus einer Gruppe bestehend aus Zinn, Germanium und Silizium ausgewählt wurde. Die Anschlussleiter sind wünschenswerterweise in einem regulären, gitterähnlichen Muster mit Zwischenabständen von weniger als ungefähr 1,25 mm zwischen entsprechenden Merkmalen nebeneinanderliegender Anschlussleiter angeordnet. Wünschenswerterweise ist jeder Anschlussleiter zwischen ungefähr 200 und ungefähr 1000 μm lang, ungefähr 10 μm bis ungefähr 25 μm dick und ungefähr 10 μm bis ungefähr 50 μm breit. Komponenten gemäß dieses Aspekts der Erfindung können in Verfahren, wie oben diskutiert, verwendet werden.
  • Noch ein weiterer Aspekt der Erfindung stellt eine mikroelektronische Verbindung bereit, die einen Körper umfasst, z.B. eine flexible dielektrische Platte mit einer Unterseite, wobei dort eine am Körper angebrachte und an dessen Unterseite freiliegende Flächenmatrix von Anschlusskontaktstrukturen ist. Die Verbindung gemäß dieses Aspekts der Erfindung umfasst mehrere Anschlussleiter, wobei sich jeder Anschlussleiter von der Unterseite weg verläuft, jeder solche Anschlussleiter ein Anschlussende hat, das mit einer Anschlusskontaktstruktur verbunden ist, und ein äußeres Ende, das von der Anschlusskontaktstruktur entfernt ist. Die Verbindung gemäß dieses Aspekts der Erfindung umfasst weiter eine Schicht eines nachgiebigen dielektrischen Materials auf der, Unterseite des Körpers, wobei diese nachgiebige Schicht eine Unterseite hat, die vom Körper entfernt ist. Die nachgiebige Schicht umgibt im wesentlichen die Anschlussleiter und stützt sie. Die äußeren Enden der Anschlussleiter ragen aus der Unterseite der nachgiebigen Schicht hervor. Folglich können die äußeren Enden der Anschlussleiter mit Kontakten auf einem mikroelektronischen Element durch Nebeneinanderstellen der kontakttragenden Oberfläche des mikroelektronischen Elements und der Unterseite der nachgiebigen Schicht in Kontakt gebracht werden. Jeder Anschlussleiter hat wünschenswerterweise ein elektrisch leitendes Bondingmaterial an seinem äußeren Ende zum Verbinden des äußeren Endes mit einem Kontakt. Die Anschlussleiter können im allgemeinen S-förmig sein. Jeder Anschlussleiter kann aus einem Band aus leitendem Material gebildet werden, das entgegengesetzt gerichtete Hauptoberflächen hat, wobei das Band in Richtungen senkrecht seiner Hauptflächen gekrümmt ist, um die S-Form oder eine andere gekrümmte Struktur des Anschlussleiters zu bilden.
  • Noch ein weiterer Aspekt der Erfindung stellt eine mikroelektronische Anordnung bereit, die ein mikroelektronisches Element umfasst, das eine Vorderseite mit einer Flächenmatrix von Kontakten darauf hat. Die Anordnung umfasst einen Verbindungskörper mit einer Unterseite, die in Richtung der Vorderseite dieses mikroelektronischen Elements zeigt, aber davon beabstandet ist. Der Verbindungskörper hat eine Flächenmatrix von Anschlussendstrukturen, die an dieser Unterseite freiliegt und über der Kontaktmatrix auf dem mikroelektronischen Element liegt. Die Anordnung umfasst gekrümmte flexible Anschlussleiter, die zwischen den Anschlussendstrukturen und -kontakten verlaufen. Hier wiederum kann jeder flexible Anschlussleiter aus einem Metallband gebildet sein, das entgegengesetzt gerichtete Hauptflächen hat, wobei das Band in Richtungen senkrecht zu seiner Hauptfläche gekrümmt ist, um die S-Form zu bilden.
  • Anordnungen und Verbindungen gemäß der letztgenannten Aspekte der Erfindung können leicht durch die bevorzugten, oben diskutierten Prozesse hergestellt werden. Bevorzugte Anordnungen und Verbindungen gemäß dieser Aspekte der Erfindung stellen kompakte verlässliche Verbindungen für Halbleiterchips und ähnliche Elemente bereit.
  • Noch ein weiterer Aspekt der Erfindung umfasst einen Chip oder eine Waferanordnung, welche einen Chip oder einen Wafer umfasst, der mehrere Chips umfasst, wobei der Chip oder Wafer eine erste Seite mit elektrischen Kontakten darauf hat und die Anordnung weiter mehrere deformierbare Anschlussleiter umfasst und jeder Anschlussleiter ein fixiertes Ende hat, das permanent mit einem Kontakt verbunden ist, und ein äußeres Ende, das lösbar an der ersten Oberfläche des Chips oder Wafers befestigt ist. Chip- oder Waferanordnungen gemäß dieses Aspekts der Erfindung können in Verfahren, wie oben diskutiert, verwendet werden.
  • Das Verfahren gemäß der Erfindung wird im angefügten Anspruch 1 beansprucht. Eine Anordnung gemäß der Erfindung wird im angefügten Anspruch 41 beansprucht. Weitere bevorzugte Merkmale der Erfindung werden in den angefügten Unteransprüchen beansprucht.
  • Diese und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden leicht aus der detaillierten Beschreibung der bevorzugten Ausführungsformen deutlich, die nachfolgend in Verbindung mit den beigefügten Zeichnungen dargestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Grundriss von Elementen, die bei der Herstellung einer Komponente gemäß einer Ausführungsform der Erfindung verwendet werden.
  • 2 ist eine fragmentarische schematische Schnittansicht eines Elements in vergrößertem Maßstab, das in 1 dargestellt wird.
  • 3 ist eine fragmentarische Draufsicht, die Teile des Elements von 2 darstellt, aber zu einer späteren Phase bei der Herstellung.
  • 4 bis 7 sind weitere fragmentarische schematische Schnittansichten ähnlich der 2, aber zu progressiv späteren Phasen während ihrer Herstellung.
  • 8 ist eine fragmentarische Ansicht von unten, die Teile der in 1–7 gezeigten Elemente darstellt.
  • 9 und 10 sind weitere Ansichten ähnlich der 2, die die Elemente zu späteren Herstellungsphasen darstellen.
  • 11 ist eine diagrammatische Explosionsansicht, die die Komponente der 1–10 zusammen mit zusätzlichen Komponenten und einer Vorrichtung darstellt, die in einem Montageprozess gemäß einer weiteren Ausführungsform der Erfindung verwendet werden.
  • 12 ist eine Draufsicht, die eine partiell vollständige Anordnung nach dem Prozess der 11 darstellt.
  • 13 bis 17 sind fragmentarische Schnittansichten ähnlich zu 10, stellen aber die Komponente zusammen mit einem Halbleiterchip zu progressiv späteren Phasen des Montageprozesses dar.
  • 18 ist eine perspektivische Ansicht, die die fertige Anordnung darstellt.
  • 19 ist eine fragmentarische Schnittansicht ähnlich der 10, stellt aber eine Komponente gemäß einer anderen Ausführungsform der Erfindung dar.
  • 20 bis 22 sind fragmentarische Schnittansichten, die eine Komponente und Verfahren gemäß weiterer Ausführungsformen der Erfindung darstellen.
  • 23 ist eine fragmentarische, diagrammatische, perspektivische Ansicht, die den Arbeitsgang einer Komponente gemäß einer weiteren Ausführungsform der Erfindung veranschaulicht.
  • 24 bis 27 sind fragmentarische diagrammatische Grundrisse, die Komponenten gemäß einer weiteren Ausführungsform der Erfindung darstellen.
  • 28 ist eine fragmentarische, schematische Schnittansicht, die einen Teil eines Montageprozesses darstellt, der mit der Komponente von 27 verwendet wird.
  • 29 ist eine fragmentarische, diagrammatische Teilansicht, die Komponenten gemäß einer weiteren Ausführungsform der Erfindung darstellt.
  • 30 ist ein fragmentarischer, schematischer Aufriss einer Anordnung gemäß einer noch weiteren Ausführungsform der Erfindung.
  • BESTE AUSFÜHRUNGSFORM
  • Ein Prozess zum Herstellen von Komponenten gemäß einer Ausführungsform der Erfindung beginnt mit einer mehrschichtigen Ausgangsplatte 30. Die mehrschichtige Platte 30 umfasst eine dielektrische Platte 34 (2), die vorzugsweise aus einem Polymer, wie Polyimid oder anderen bekannten formstabilen polymerischen Filmen gebildet wird, die in der Halbleiterindustrie verwendet werden. Die dielektrische Platte 34 ist wünschens werterweise weniger als ungefähr 40 μm dick, bevorzugter zwischen ungefähr 20 und ungefähr 30 μm dick und am bevorzugtesten ungefähr 25 μm dick. Eine obere Schicht 36 elektrolytisch abgelagerten Kupfers bedeckt die Oberseite 35 der dielektrischen Platte 34, wohingegen eine ähnliche untere Schicht 38 die gegenüberliegende Unterseite 37 der dielektrischen Platte bedeckt. Die Kupferschichten können ungefähr 5 μm bis ungefähr 25 μm dick sein. Bei der in 1 und 2 dargestellten Ausgangsbedingung sind diese Schichten kontinuierlich und im wesentlichen uniform über das gesamte Ausmaß der mehrschichtigen Platte 30. Die mehrschichtige Platte ist straff gestreckt. Während die mehrschichtige Platte in einem gestrafften Zustand gehalten wird, wird sie auf einen ringähnliche, im allgemeinen kreisförmigen Rahmen 32 gebondet, so dass die mehrschichtige Platte 30 sich über die zentrale Öffnung des Rahmens erstreckt. Die mehrschichtige Platte wird unter Verwendung eines geeigneten Hochtemperaturklebers, z.B. eines Epoxidharzfilms, vorzugsweise in der Größenordnung von ungefähr 10 μm dick, an den Rahmen gebondet. Der Rahmen 32 wird aus einem im wesentlichen starren Material gebildet, das einen thermischen Ausdehnungskoeffizienten im wesentlichen gleich dem des Halbleiterteils hat, mit dem die Anordnung in späteren Schritten verwendet wird. Typischerweise werden die Halbleiterteile aus Silizium gebildet und folglich hat der Rahmen einen thermischen Ausdehnungskoeffizienten im wesentlichen gleich dem von Silizium. Molybdän ist das bevorzugte Rahmenmaterial.
  • In der nächsten Phase des Prozesses wird die untere Schicht 38 vollständig durch einen unteren Photolack 50 maskiert, wohingegen die obere Schicht 36 selektiv in ein Muster, wie in 3 gezeigt ist, maskiert wird. Das selektive Maskieren kann durch eine herkömmliche Technik durchgeführt werden durch Aufbringen eines elektrophoretischen Photolacks, durch selektives Freilegen der vom Photolack abzudeckenden Flächen und durch Hitzeaushärten und Entwickeln des Photolacks, um das nicht-ausgehärtete Photolackmaterial zu entfernen. Ein geeigneter Photolack wird unter der Bezeichnung "Eagle Electrophoretic Resist" von der Shippley Company of Wellesley, Massachusetts verkauft. Ein Entwickler für diesen Photolack ist von derselben Quelle erhältlich. Die Struktur umfasst eine große Anzahl Anschlusskontakt-bildender Bereiche 40, typischerweise Zehn- oder Hunderttausende, die in einem im wesentlichen regulären Muster angeordnet sind, einschließlich eines oder mehrerer regulärer rechteckiger Gitter, die einen konstanten Abstand PX in einer Richtung und einen konstanten Abstand PY in einer anderen Richtung entlang der Oberfläche der Platte haben. Typischerweise ist PY gleich PX. Wie unten weiter diskutiert wird, gehören unterschiedliche Bereiche der Platte letztlich zu einzelnen Chips in einem Wafer. Die Gitter innerhalb jedes solchen Bereichs können zueinander kontinuierlich sein, oder können ansonsten durch Abstände oder Unterbrechungen im Gittermuster voneinander getrennt sein. Die Bereiche 41 sind in 12 als separiert voneinander durch sichtbare Grenzen 43 schematisch dargestellt. Jedoch sind solche sichtbaren Grenzen nicht immer vorhanden. Jeder Anschlusskontakt-bildende Bereich 40 umfasst einen ringförmigen Maskenbereich 42, der den Außenrand eines Rings 44 und eine zentrale Maskierungsregion 46 definiert, wobei die zentrale Maskierungsregion 46 ein zentrales Loch innerhalb des Rings definiert. Die Ringe 44 sind unmaskiert. Der Rest der Platte ist ebenfalls unmaskiert, um einen im wesentlichen kontinuierlichen unmaskierten Bereich 48 zu bilden, der jeden der Anschlusskontakt-bildenden Bereiche 40 umgibt und vom Ring 44 jedes solchen Bereichs durch den ringförmigen Maskenbereich 42 davon isoliert ist. Der kontinuierliche Bereich 48 erstreckt sich wünschenswerterweise über das Meiste oder das Gesamte der ganzen Platte. An vorbestimmten Orten innerhalb der Anordnung hat der Anschlusskontakt-bildende Bereich eine modifizierte Konfiguration (nicht gezeigt), in der der ringförmige Maskenbereich 42 unterbrochen oder entfernt ist, um den Ring 44 mit dem kontinuierlichen Bereich 48 verbunden zu lassen. Wie unten weiter diskutiert wird, bilden diese modifizierten Anschlusskontakt-bildenden Bereiche ebene Potentialanschlusskontakte.
  • Nachdem das selektive Maskieren angewandt wurde, wird die Anordnung mit einem ätzresistenten Material, wie ein Metall, galvanisiert, das aus der Gruppe, bestehend aus Nickel, Gold und Palladium, am meisten bevorzugt Nickel, ausgewählt wurde. Diese Metallisierung kann ungefähr zwischen 1 und 3 μm, am bevorzugtesten ungefähr 2 μm dick sein. Das überzogene Metall bedeckt folglich den Ring 44 jedes Anschlusskontakt-bildenden Bereichs 40 und bedeckt auch die kontinuierliche Fläche 48. Der Photolack wird dann unter Verwendung herkömmlicher Photolack entfernungstechniken abgezogen, wobei die obere Kupferschicht 36 in ringförmigen Flächen 42 und zentralen Lochflächen 46 freigelegt gelassen wird. Die Anordnung wird dann unter Verwendung einer herkömmlichen Kupferätzlösung, wie CuCl-Ätzung, geätzt. Während dieser Ätzprozedur agiert das ätzresistente Material wie Nickel, das vorher abgelagert wurde, nun als ein Photolack oder Ätzstopper und schützt die Kupferschicht 36. Jedoch gibt es in den zentralen Lochflächen 46 und ringförmigen Flächen 42 kein ätzresistentes Material mehr, und die Kupferschicht wird entfernt, wobei sie ein Muster zurücklässt, wie es in 4 dargestellt wird, mit der kontinuierlichen Fläche 48 und den Ringflächen 44 mit Kupfer und Nickel und mit den zentralen Lochflächen 46 und ringförmigen Flächen 42, die geätzt sind, um die Oberseite 35 des dielektrischen Films 34 freizulegen. Während dieser Prozedur wird die untere Kupferschicht 38 von einem unteren Photolack 50 geschützt.
  • In der nächsten Phase des Prozesses werden Löcher 52 in einem dielektrischen Film 34 innerhalb des zentralen Lochbereichs 46 jedes Anschlusskontaktbereichs gebildet. Die Löcher werden durch Ablagerung unter Verwendung von Strahlungsenergie, wie Excimerlaserlicht, wünschenswerterweise bei einer Wellenlänge von 308 nm gebildet. Eine Maske 54 mit Löchern, die den zentralen Löcher 46 der Anschlusskontaktbereiche entsprechen, wird oberhalb der Anordnung platziert, so dass die Löcher in der Maske in Überdeckung mit den zentralen Löchern 46 sind, und die Strahlungsenergie durch die Löcher der Maske gerichtet wird. Die Maske wird aus einem hitzebeständigen Material, wie Molybdän, gebildet. Die Maske absorbiert das meiste der Strahlung. Jedoch agieren die Kupfer- und Nickelringe 44, die die zentralen Löcher 46 umgeben, auch als Masken und beschränken die Abtragung der dielektrischen Platte auf die Bereiche innerhalb der zentralen Löcher 46.
  • Im nächsten Schritt des Prozesses werden die Löcher oder Durchkontakte 52 mit einer Schicht einer Durchkontaktlage 56 aus Kupfer unter Verwendung eines stromlosen Galvanisierungsprozesses beschichtet. Der stromlose Galvanisierungsprozess kann Aussäen oder Vorbehandlung mit einem Palladiumsalz oder anderem Beschichtungsförderer umfassen, gefolgt vom Aussetzen der stromlosen Galvanisierungslösung selbst. Die Kupferschicht 56 erstreckt sich über die Unterseite jedes Lochs 52, in Kon takt mit der unteren Kupferschicht 38 und erstreckt sich auch über die obere oder nach oben schauende Seite jedes Rings 44. Folglich bildet das Kupfer eine blinde Durchkontaktlage, die jeden Ring 44 mit der unteren Kupferschicht 38 verbindet. Wünschenswerterweise ist die Kupferschicht ungefähr 10 μm dick. Der untere Photolack 50 bleibt während dieses Prozesses an Ort und Stelle, und folglich wird das Kupfer nicht auf der Oberfläche der unteren von der Platte 34 wegzeigenden Kupferschicht 38 abgeschieden. In dieser Phase des Prozesses hat die Oberseite mehrere ringähnliche Anschlusskontaktstrukturen 44 auf ihrer Oberseite 35 und eine blinde Durchkontaktlage 56, die sich durch die dielektrische Platte in der Mitte jeder solchen ringartigen Anschlusskontaktstruktur erstreckt. Eine im wesentlichen kontinuierliche elektrisch leitfähige Kupferpotentialebene 48 erstreckt sich über die Oberseite der Platte. Jede ringähnliche Anschlusskontaktstruktur 44 wird von dieser kontinuierlichen Schicht 48 umgeben, ist aber elektrisch davon durch einen ringförmigen Bereich 42 (3) im wesentlichen ohne leitendes Material isoliert. Jedoch haben die Potentialebenenanschlusskontakte (nicht gezeigt), die mit der modifizierten oben genannten Struktur gebildet werden, ihre ringähnlichen Anschlusskontaktstrukturen 44, die mit einer kontinuierlichen Schicht 48 elektrisch verbunden sind. Die Kupferbestandteile auf der Oberseite werden dann auf eine Dicke von ungefähr 2 μm mit Nickel galvanisiert. Die Galvanisierungsspannung wird durch die untere Kupferschicht 38 angelegt und an die Anschlusskontakte 44 durch die Durchkontaktlagen 56 übertragen. Die Galvanisierungsspannung wird an die Potentialebene durch die Potentialebenenanschlusskontakte angelegt. Eine Goldschicht, wünschenswerterweise ungefähr 0,5 μm dick, wird über die Nickelschicht galvanisiert. Die Nickel- und die Goldschicht bilden schützende korrosionsresistente Bedeckungen auf den Kupferoberflächen und -rändern.
  • In der nächsten Phase des Prozesses wird der untere Photolack 50 entfernt, und ein oberer Photolack 58 wird über die gesamte Oberseite der dielektrischen Platte 34 und folglich über die Ringstrukturen 44 und die durchgehende leitende Region 48 aufgebracht. Die freigelegte Unterseite der unteren Kupferschicht 38 wird unter Verwendung eines Photolack-, Belichtungs-, Aushärtungs- und Entwicklungsprozess strukturiert ähn lich der, die oben diskutiert wurden, um eine Anordnung von im allgemeinen hantelförmigen Anschlussleiterbereichen unbedeckt zu lassen und den Rest der unteren Schicht 38 vom Photolack bedeckt zu lassen. Einzelne Anschlussleiter 60 in jedem Bereich werden durch Galvanisieren einer Nickelschicht 62, typischerweise ungefähr 2 μm dick auf einer unteren Kupferschicht 38, gebildet, und dann durch Galvanisieren einer Goldschicht 64, typischerweise ungefähr 5 bis ungefähr 25 μm dick, wünschenswerterweise ungefähr 20 μm dick, auf der Nickelschicht. Der Photolack, der verwendet wird, um die Anschlussleiter 60 zu bilden, wird dann entfernt.
  • Jeder Anschlussleiter 60 umfasst eine im allgemeinen kreisförmige Anschlusskontaktaufwölbung 66 (8), eine etwas kleinere im allgemeinen ringförmige Aufwölbung 68 am äußeren Ende und einen gestreckten relativ engen Streifen 70, der sich zwischen diesen Aufwölbungen erstreckt. Die Anschlussleiter 60 sind in einem regulären geradlinigen Gitter angeordnet, das denselben Abstand und Anordnung hat wie das Gitter ringähnlicher gitterähnlicher Anschlusskontakte 44 auf der Oberseite. Folglich ist jede kreisförmige Aufwölbung 66 konzentrisch mit einem Anschlusskontakt 44 auf der Oberseite und mit dem zugehörigen Durchkontakt 56. In der nächsten Phase des Prozesses wird ein elektrisch leitendes Bondingmaterial in Punkten 72 auf die freigelegten Flächen auf Bereichen 68 mit äußeren Enden der Anschlussleiter aufgebracht. Ein geeignetes Bondingmaterial umfasst eine Zinnschicht 74, wünschenswerterweise ungefähr 10 μm dick, und eine antioxidierende Goldschicht 76, wünschenswerterweise ungefähr 2 μm dick, über der Zinnschicht. Noch einmal wird ein Photolack über die freigelegten Flächen der Anschlussleiter gezogen und photographisch strukturiert und entwickelt, um Löcher im Photolack an den gewünschten Punkten für das Bondingmaterial bereitzustellen. Das elektrisch leitende Bondingmaterial in jedem Punkt 72 wird durch Galvanisieren aufgebracht. Wie weiter unten diskutiert, können auch andere Bondingmaterialien und Beschichtungsprozesse eingesetzt werden.
  • In der nächsten Phase des Prozesses wird der obere Photolack 58 an Ort und Stelle gelassen, und die untere Kupferschicht 38 wird einem unter-ätzenden Prozess unter Verwendung einer CuCl-Ätzlösung ausgesetzt. Die Goldschicht 46 und Nickelschicht 62 werden im wesentlichen nicht vom Ätzmittel betroffen und agieren als Ätzmasken. Die untere Kupferschicht 38 wird in den freigelegten Flächen und auch an den Rändern der Anschlussleiter 60, d.h. an den Rändern der Gold- und Nickelschichten, angegriffen. Sobald der Prozess fortfährt, wird die Kupferschicht in den freigelegten Flächen entfernt und progressiv unterhalb der Anschlussleiter 60 entfernt. Das Ausmaß des Entfernens nach innen hin oder des Unterätzens von jedem Rand des Anschlussleiters 60 nimmt mit der Zeit progressiv zu. Die Verarbeitungszeit wird so gewählt, dass Unterätzbereiche, die von gegenüberliegenden Rändern jedes Streifens 70 ausgehen, miteinander verschmelzen und so jeden Streifen 70 von der dielektrischen Platte 34 durch einen Spalt 78 beabstandet lassen. Weil jedoch der Durchmesser DTip jeder Aufwölbung am äußeren Ende 68 größer ist als die Breite WS der Streifen 70, fährt das Ätzen oder Unterätzen der Kupferschicht nicht den ganzen Weg fort bis zum Mittelpunkt jeder Aufwölbung am äußeren Ende 68. Stattdessen stoppt der Ätzprozess kurz vor dem Mittelpunkt, wobei er einen kleinen Kupferknopf 68 zurücklässt, der sich von der Aufwölbung am äußeren Ende 68 zur Unterseite 37 der dielektrischen Platte 34 erstreckt. Der Knopf 80 hat wünschenswerterweise einen Durchmesser im wesentlichen kleiner als der Durchmesser der Aufwölbung am äußeren Ende 68. Wünschenswerterweise ist der Knopfdurchmesser kleiner als ungefähr 50 μm, und folglich ist die Oberfläche des Knopfes, die in Kontakt mit der kleineren Fläche 37 der dielektrischen Platte 34 ist, sehr klein. Da das Haften direkt im Verhältnis zur Oberfläche des Kontakts steht, ist die Haftkraft nur stark genug, um das äußere Ende des Anschlussleiters gegen Gravitations- und Beschleunigungskräfte bei normaler und behutsamer Handhabung zu halten. Die Verbindung zwischen dem Knopf 80 und der dielektrischen Platte kann in dem unten diskutierten Prozess leicht gebrochen werden.
  • Der Ätzprozess unterätzt auch nach innen vom Außenrand jedes Anschlusskontakts in der Ausbuchtung 66, um einen im wesentlichen kreisförmigen Anschlussendeknopf 82 zu bilden, der zur Anschlussende-Aufwölbung 66 jedes Anschlussleiters konzentrisch ist. Jeder Anschlussendeknopf 82 ist auch konzentrisch zum assoziierten Durchkontakt 56 und ist metallurgisch an die Durchkontaktlage gebondet. Die Anschlussendknöpfe 82 werden auch metallurgisch an die Anschlussende-Aufwölbungen 66 der Anschlussleiter gebondet. Folglich ist jeder Anschlussleiter mit einem elektrisch durchgängigen, einheitlichen mit einer metallurgisch gebondeten Anschlussendstruktur versehen, die die Anschlussende-Ausbuchtung 66, den Knopf 82, die Durchkontaktlage 56 und den ringähnlichem Anschlusskontakt 44 umfasst, der sich durch die dielektrische Platte vom Anschlussende 66 des Anschlussleiters zur Oberseite der dielektrischen Platte erstreckt. Jede solche Anschlussendstruktur befestigt das Anschlussende 66 des Anschlussleiters fest an Ort und Stelle. Im Anschluss an diese Phasen wird der obere Photolack 58 entfernt, und alle metallischen Komponenten einschließlich der Anschlusskontakte oder Ringe 44, Durchkontaktlagen 56 und Anschlussleiter 60 werden stromlos mit einer dünnen Bedeckung aus Gold, wünschenswerterweise ungefähr 1 μm dick, galvanisiert. Diese stromlose Goldschicht beschichtet die gesamten freigelegten Metalloberflächen und Ränder, einschließlich der Ränder und Oberflächen, die durch Ätzen der unteren Kupferschicht 38 freigelegt werden.
  • Die Galvanisierungs- und Ätzschritte, die verwendet werden, um die anderen Eigenschaften zu bilden, bilden auch Bezugsmarken, einschließlich transparenter metallfreier Bereiche 83, die schematisch in 12 angegeben sind.
  • In dieser Phase des Prozesses ist die Komponente fertig. Die dielektrische Platte ist noch innerhalb des Rahmens 32 (1) befestigt, und die dielektrische Platte 34 bleibt in straffem Zustand. Die dielektrische Platte 34 stellt nun einen dielektrischen Verbindungskörper dar. Die Komponente kann in diesem Zustand verarbeitet, geliefert und gespeichert werden oder kann ansonsten sofort zu einem mikroelektronischen Element zusammengebaut werden. Die genauen Ausmaße der Bestandteile in der Komponente hängen vom mikroelektronischen Element ab, mit dem die Komponente verwendet wird. Jedoch können für gegenwärtig gängige Rasterabstandschemata die folgenden Ausmaße in Tabelle 1 verwendet werden (alle Ausmaße in μm).
  • Tabelle 1
    Figure 00200001
  • Figure 00210001
  • In einem Anbringungsprozess gemäß einer weiteren Ausführungsform der Erfindung wird die fertige Komponente 84, die wie oben diskutiert hergestellt wurde, einschließlich des Rahmens 32 und dielektrischen Platte oder Verbindungskörpers 34 mit den Anschlussleitern und Anschlusskontakten darauf mit einem Halbleiterwafer 86 (11) zusammengesetzt. Der Wafer umfasst eine große Anzahl einzelner Chipbereiche 88, wobei jeder die Elemente eines vollständigen Halbleiterchips umfasst. Die einzelnen Chipbereiche entsprechen den Bereichen 41 der Komponente 84 (12). Der Wafer 86 hat auch eine große Anzahl von Kontakten 90 auf der Oberseite 92 des Chips (13). Die Komponente 84 wird oberhalb der Oberseite des Wafers angeordnet, so dass die Unterseite 37 der dielektrischen Platte 34 nach unten in Richtung der Oberseite des Chips zeigt. Eine perforierte chiphaltende Vakuumauflageplatte 94 ist unterhalb des Wafers 86 angeordnet, und der Wafer wird durch ein Vakuum auf der Auflageplatte gehalten, das durch die Anschlüsse 96 angelegt wird.
  • Die Komponente 84 wird gleichermaßen mit einer oberen Auflageplatte 98 in Kontakt gehalten. Die obere Auflageplatte 98 umfasst eine transparente Auflageplatte 102, vorzugsweise aus Quarz gebildet, die von einem Metallring 103 umgeben wird. Die verbindende Komponente ist abdichtend in Kontakt mit der oberen Auflageplatte, z.B. durch einen O-Ring (nicht gezeigt), der zwischen dem kreisförmigen Rahmen 32 der Verbindungskomponente 84 und Ring 103 eingespannt ist. Vakuum wird durch einen Anschluss 100 an den Raum zwischen der Komponente und der transparenten Auflageplatte 102 angelegt, so dass es die flexible Platte fest mit der transparenten Auflageplatte in Kontakt bringt.
  • Während die verbindende Komponente 84 und der Wafer 86 mit der oberen und unteren Auflageplatte in Kontakt stehen, wird die Verbindungskomponente 84 mit dem Wafer 86 durch Bewegen einer oder beider Auflageplatten 98 und 94 in der horizontalen oder X-/Y-Richtung in Überdeckung gebracht und auch durch Rotieren einer der Auflageplatten um eine vertikale Achse, um die Komponente 84 und Wafer 86 in den azimutalen Richtungen, die durch den Pfeil θ in 11 angegeben sind, relativ zueinander frei bewegen zu lassen. Diese Bewegungen können unter Verwendung von Mikrometerschrauben gesteuert werden, die die Bauteile justieren (nicht gezeigt). Während dieses Prozesses kann die Position der Komponente 84 relativ zum Chip durch Beobachten von Bezugsmarken 83 auf der Komponente 84 geeicht werden. Insoweit der dielektrische Film 34 der Komponente transparent ist, kann die Oberseite des Chips 88 durch die Auflageplatte 102 und durch den Film 34 gesehen werden. Folglich können die Bezugsmarken und die relativen Positionen der Komponenten und des Chips entweder durch einen menschlichen Betrachter oder durch ein System zum maschinellen Sehen detektiert werden.
  • Die Komponente 84 ist präzise mit dem Chip ausgerichtet, so dass das äußere Ende 68 jedes Anschlussleiters 60 mit dem korrekten Kontakt 80 auf dem Wafer ausgerichtet ist. Diese präzise Ausrichtung kann sogar über eine relativ große Komponente, die im wesentlichen den gesamten Chip bedeckt, erreicht werden. Zum Beispiel kann der Chip und die Komponente ungefähr 10–30 cm im Durchmesser sein. Sogar über diese große Fläche können jedoch die äußeren Enden der Anschlussleiter mit der benötigten Präzision ausgerichtet werden. Mehrere Faktoren tragen zu einer solchen präzisen Ausrichtung bei. Da der dielektrische Film 34 kontinuierlich den gesamten Anschlussleiterausformungsprozess und den Ausrichtungsprozess hinweg durch denselben Rahmen 32 straff gehalten wird, bleiben die Anschlussleiter in Position. Auch die äußeren Enden 62 der Anschlussleiter werden am Film durch die Knöpfe 80 (10) zu allen Zeiten vom Zeitpunkt an, von dem die Anschlussleiter gebildet werden, bis zu und einschließlich des Ausrichtungsprozesses befestigt. Deshalb können sich die äußeren Enden nicht relativ zum Film bewegen. Außerdem werden, weil der Rahmen 32 einen Wärmeausdehnungskoeffizienten nahe dem des Wafers hat, Temperaturschwankungen während des Ausrichtungsprozesses und während anschließender Schritte, wie unten diskutiert wird, nicht dazu neigen, den Film relativ zum Wafer zu bewegen. Da auch die Bezugsmarken 83 in demselben Ätz- und Galvanisierungsprozess gemacht wurden, wie sie verwendet wurden, um die anderen Elemente der Komponente zu bilden, sind die Bezugsmarken in präziser Überdeckung mit den Anschlussleitern.
  • Während die Komponente und der Chip in präziser Ausrichtung gehalten werden, werden die Auflageplatten zueinander bewegt, um die Verbindungskomponente nahe neben dem Wafer anzuordnen. Komprimiertes Gas wird zwischen der Auflageplatte 102 der oberen Platte und Verbindungskomponente 84 eingelassen, so dass das komprimierte Gas auf die Oberseite der Platte 34 drückt, wie durch die Pfeile in 13 dargestellt wird. Dies spannt die Platte nach unten in Richtung des Wafers, so dass das Bondingmaterial 82 am äußeren Ende jedes Anschlussleiters mit dem ausgerichteten Kontakt 90 in Kontakt kommt. Das unter Druck gesetzte Gas bewirkt einen engen Kontakt zwischen der Komponente 84 und insbesondere des Bondingmaterials 72 an den äußeren Enden der Anschlussleiter über die gesamte Länge des Wafers trotz beliebiger Nicht-Planarität der Komponente oder des Wafers, ohne eine unerwünscht hohe örtlich begrenzte Belastung an irgendeinem Punkt anzulegen.
  • Während der Gasdruck aufrechterhalten wird, wird die Anordnung auf eine genügend hohe Temperatur erhitzt, um das Bondingmaterial in den Punkten 72 zu aktivieren und metallurgische Verbindungen 104 (14) zwischen den äußeren Enden der Anschlussleiter und den Kontakten 90 des Wafers 86 zu bilden. Vorzugsweise bringt der Erhitzungsprozess die Anordnung auf eine Temperatur von ungefähr 240°C für ungefähr 150 Sekunden. Das Zinn innerhalb jedes Punkts 72 interdiffundiert mit dem umgebenden Gold in den Kontakten 90 und im Anschlussleiter selbst und bildet eine flüssige Schicht. Diese Schicht wiederum fährt fort, Gold von den Kontaktstellen 90 und von den Anschlussleiterspitzenenden 68 wegzulösen. Mit zunehmendem Goldgehalt nimmt die Solidustemperatur der Verbindung zu. An diesem Punkt erstarrt die Verbindung. Der Bondingprozess fährt fort mit einem Abkühlungsschritt bei einer Temperatur, die ausreichend ist, um eine beträchtliche Interdiffusion zwischen Gold und Zinn zu erlauben, typischerweise ungefähr 180°C für ungefähr 10 Minuten, um weiter die Verbindung mit Gold anzureichern und weiter die Verbindung zu stärken. Während dieses gesamten Prozesses bleiben die äußeren Enden 68 des Anschlussleiters mit der Unterseite 37 der dielektrischen Platte 34 durch Knöpfe 80 verbunden. Folglich können sich die äußeren Enden während des Bondingprozesses nicht aus der Position bewegen.
  • Sobald der Wafer 86 und die Komponente 84 während des Bondingprozesses aufgeheizt werden, neigen die dielektrische Platte 34 und die Potentialebenenschicht 48 dazu, sich mit einer Rate größer als die Expansionsrate des Wafers auszudehnen. Weil jedoch die dielektrische Platte und die Potentialebene durch den Rahmen 32 unter Spannung gehalten werden, wird die Wärmeausdehnung der dielektrischen Platte und der Potentialebenenschicht im wesentlichen aufgenommen, indem die Zugbelastung abgebaut wird. Die eigentliche Bewegung von Bestandteilen auf der Platte 34 und der Schicht 48 aufgrund von Wärmeausdehnung ist ungefähr gleich der Wärmeausdehnung des Rahmens 32. Der Rahmen 32 wiederum hat einen Wärmeausdehnungskoeffizienten im wesentlichen gleich dem von Wafer 86. Deshalb bleiben die Bestandteile der Komponente 84 während des Erhitzungsprozesses in Ausrichtung mit den Bestandteilen des Wafers.
  • In dieser Phase des Prozesses, in der in 14 dargestellten Bedingung, hat jeder Anschlussleiter 60 sein Anschlusskontaktende 66 fest an ein erstes Element der Anordnung gebondet, d.h. an die dielektrische Platte 34 durch Anschlusskontaktstrukturen 66, 82, 56 und 44. Jeder Anschlussleiter hat auch sein zweites Ende 68 fest an ein zweites Element der Anordnung, nämlich Wafer 86, gebondet. Das äußere Ende 68 jedes Anschlussleiters ist vom Anschlusskontaktende des Anschlussleiters in einer ersten horizontalen Richtung parallel zur Unterseite 37 der Platte 34 versetzt, d.h. die Richtung D1 von links nach rechts, wie man in 14 sehen kann. Dieselbe Richtung D1 ist auch im unteren Grundriss der Anschlussleiter (8) angegeben. D1 ist über die gesamte Komponente uniform.
  • Das heißt, alle äußeren Enden sind von ihren entsprechenden Anschlusskontaktenden in derselben Richtung versetzt.
  • In der nächsten Phase des Prozesses wird die Auflageplatte 98 entfernt und durch eine metallische Vakuumauflageplatte 105 ersetzt, die Löcher 107 hat, die durch sie hindurch verlaufen. Es wird wieder ein Vakuum an die Auflageplatten 105 und 94 angelegt, um dadurch die Verbindungskomponente 84 einschließlich der dielektrischen Auflageplatte 34 und des Wafers 86 fest gegen die Auflageplatten zu halten. Die Auflageplatten werden dann relativ zueinander durch Bewegen einer oder beider Auflageplatten bewegt, so dass die Auflageplatte 94 und folglich der Chip oder das zweite Element 86 sich vertikal von der Auflageplatte 105 wegbewegen und weg von der dielektrischen Platte oder dem ersten Element 34 in der Richtung, die durch den Pfeil V1 angegeben ist. Zur gleichen Zeit werden die Auflageplatte 94 und der Wafer oder das zweite Element 86 horizontal relativ zur Auflageplatte 105 und der Platte oder dem ersten Element 34 in einer horizontaler Richtung D2 nach links bewegt, wie man in 15 sehen kann. Anders ausgedrückt ist die horizontale Bewegungskomponente der Bewegung des zweiten Elements oder Wafers 86, der Kontakte 94 und der daran gebondeten äußeren Enden 68 in eine zweite Richtung, entgegengesetzt zur ersten oder ursprünglichen Verschiebungsrichtung D1. Folglich beschreiben das zweite Element 86 und die äußeren Enden 68 der Anschlussleiter einen bogenförmigen Pfad A2 relativ zum ersten Element oder Platte 34 und relativ zu den Anschlussenden 66 der Anschlussleiter. Die vertikale Bewegung ist typischerweise ungefähr 100 bis 500 μm, und die horizontale Bewegung ist ungefähr gleich der vertikalen Bewegung.
  • Dieselbe Bewegung kann erneut anhand einer Beschreibung der Bewegung des ersten Elements oder Platte 34 und der Anschlussenden 66 relativ zum zweiten Element oder Wafer 86 und der äußeren Enden 68 dargestellt werden. In diesem alternativen Bezugsrahmen bewegt sich das erste Element horizontal relativ zum zweiten Element in der ursprünglichen Verschiebungsrichtung D1 und bewegt sich gleichzeitig vertikal weg vom zweiten Element, so dass das erste Element einen bogenförmigen Pfad A1 relativ zum zweiten Element beschreibt. Wie jedoch beschrieben wurde, ist es das Nettoergebnis der relativen Bewegung der beiden Elemente, das äußere Ende 68 jedes Anschlussleiters hori zontal in Richtung des Anschlussendes 66 desselben Anschlussleiters und vertikal weg vom Anschlussende des Anschlussleiters zu bewegen, um folglich jeden Anschlussleiter in eine vertikal ausgedehnte im allgemeinen S-förmige und gekrümmte Struktur zu biegen, wie es in 15 dargestellt ist.
  • Der S-förmige Anschlussleiter ist senkrecht zur ursprünglichen Ober- und Unterseite des Bandes oder Streifens 70, der den Anschlussleiter 60 darstellt, gebogen. Das heißt, die Krümmung des Streifens in Richtungen senkrecht zur Hauptfläche des Bandes, d.h. die ursprüngliche Ober- und Unterseite des Bandes. Wie man auch in 15 sieht, umfasst jede S-förmige Struktur eine erste Bucht 111, die neben den Anschlusskontakten Ende 66 des Anschlussleiters liegt und folglich benachbart zum ersten Element oder Verbindungskörper 34 und einer zweiten Bucht 113 liegt, die benachbart zum äußeren Ende des Anschlussleiters ist und folglich benachbart zum Kontakt 94 und dem zweiten Element oder Wafer 86 ist. Die Bucht 113 ist in der entgegengesetzten Richtung zur Bucht 111 gekrümmt. Diese Anteile der Anschlussleiter, die das äußere Ende 66 und das Anschlussende 68 darstellen, bleiben im allgemeinen in ihren ursprünglichen Orientierungen, so dass die ursprüngliche Ober- und Unterseite oder Hauptflächen des Anschlussleiters weiterhin nach oben und unten zeigen. Obwohl nur ein einzelner Anschlussleiter in 15 dargestellt ist, sollte gewürdigt werden, dass alle Anschlussleiter gleichzeitig auf dieselbe Art und Weise durch den Anschlussleiterbiegeprozess gebogen werden. Folglich haben alle Anschlussleiter die selbe S-förmige Kurvenform und alle S-Anschlussleiter erstrecken sich parallel zueinander in derselben Orientierung.
  • Während des Anschlussleiterbiegeprozesses werden die äußeren Enden 68 von der Oberseite 37 der dielektrischen Platte abgelöst. Die Kupferknöpfe 80 lösen sich leicht ab. Die Kraft, die benötigt wird, um alle Anschlussleiter zu deformieren, wird durch den Luftdruck zwischen der unteren Fläche 37 der Platte 34 und der Oberseite 92 des Wafers 86 aufgebracht. Obwohl die Kraft, die benötigt wird, um jeden Anschlussleiter zu biegen, mit den exakten Ausdehnungen der Anschlussleiter variiert, ist ein vernünftiger Schätzwert der benötigten Kräfte ungefähr 2g pro Anschlussleiter. Die Kraft, die durch den Luftdruck aufgebracht wird, ist einfach das Produkt des Standardluftdrucks und der Fläche des Wafers oder Komponente. Wo die vom Luftdruck aufgebrachte Kraft nicht ausreichend ist, können der Wafer 86 und die Platte 34 durch temporäre Bondingwirkstoffe wie Wachs temporär auf die Auflageplatten gebondet werden. Alternativ wird ggf. eine Abdichtung um den Außenrand der Auflageplatten angeordnet, ein Gas oder anderes Fluid kann unter superatmosphärischen Druck zwischen Platte 34 und Wafer 86 eingeführt werden, um die Kräfte zu vergrößern, die diese Elemente mit den Platten in Kontakt halten, und dadurch die Kraft zu vergrößern, die zum Biegen der Anschlussleiter zur Verfügung steht.
  • Nach dem Anschlussleiterbiegeschritt, während die dielektrische Platte 34 und Wafer 86 noch in ihren bewegten Positionen sind und noch mit den Auflageplatten 105 und 94 in Kontakt sind, wird ein fließfähiges aushärtbares dielektrisches Material 108 in den Raum zwischen die dielektrische Platte 34 und den Wafer eingespritzt. Die Unterseite 37 des Verbindungskörpers oder dielektrischen Platte 34 ist im wesentlichen frei von Perforationen außer den Perforationen, die von den Anschlusskontaktstrukturen, z.B. Durchkontaktlagen 56, belegt werden. Deshalb ist das fließfähige Material zwischen dem Verbindungskörper der dielektrischen Platte 34 und des Wafers 86 beschränkt und bedeckt nicht die Anschlusskontaktbestandteile 44 auf der Oberseite der dielektrischen Platte. Vorzugsweise hat das fließfähige Material in seinem nicht-ausgehärteten Zustand eine sehr geringe Viskosität und neigt auch dazu, die Materialien der Platte und Wafers zu befeuchten, so dass es alle Räume zwischen der Platte und dem Wafer effektiv füllt und zwischen alle Anschlussleiter 60 eindringt. Das dielektrische Material 108 wird so ausgewählt, so dass es ein nachgiebiges Material, z.B. ein Elastomer, nach der Aushärtung bildet. Geeignete Materialen umfassen aushärtbares Silikon, z.B. das unter der Marke DOW 577 SILICONE von der Dow Corning Corporation aus Midland Michigan verkauft wird, und andere aushärtbare Silikone, die von Shin-Etsu Silicones of America, Inc. erhältlich sind. Das fließfähige Material kann unter externem Druck eingespritzt werden oder kann ansonsten ohne externen Druck eingespritzt werden, und es kann ihm erlaubt werden, den Raum nur durch Kapillarwirkung zu füllen. Nach Einspritzen des fließfähigen Materials wird dasselbe an Ort und Stelle ausgehärtet. Abhängig von der Rezeptur des fließfähigen Materials kann ein solches Aushärten spontan bei Raumtemperatur stattfinden oder kann andernfalls erfordern, Hitze oder Strahlungsenergie ausgesetzt zu werden. Ein typischer Aushärtezyklus für die oben erwähnten Silikonmaterialien benötigt ungefähr 160°C für ungefähr 20 Minuten.
  • Nach dem Aushärten wird die Anordnung einschließlich der dielektrischen Oberplatte 34, der nachgiebigen dielektrischen Schicht 108 und des Wafers 86 zusammen mit den Anschlusskontakten 44, die mit den Kontakten 94 durch die Anschlussleiter 60 verbunden sind, von den Auflageplatten entfernt. Die kontinuierliche Potentialebenenschicht 48 auf der Oberseite der Platte 34 wird dann mit einer herkömmlichen Lötmaskenschicht 110 beschichtet, die Öffnungen an den Anschlusskontakten 44 lässt. Lötbälle 116 werden dann an den Anschlusskontakten 44 unter Verwendung einer Lötballaufbringtechnik ähnlich der, die bei herkömmlichem Flip-Chip-Bonding angewandt wird, befestigt. Jeder Lötball 116 kann einen kugelförmigen Kern 112, der wünschenswerterweise aus Kupfer oder Kupferlegierung gebildet wird, und eine Beschichtung 114 eines Lötzinns umfassen, wie ein Anschlussleiterzinnlötzinn. Zum Beispiel können die Lötbälle einen 200 μm Durchmesser kugelförmigen Kern 112 mit einer 50 μm dicken Schicht 112 aus 63% Blei und 37% Lötzinn umfassen. Ein Molybdänplatte (nicht gezeigt) mit Löchern in einem Muster entsprechend dem Muster der Anschlusskontakte 44 wird in Überdeckung mit den Anschlusskontakten aufgebracht, und Lötbälle werden in die Löcher der Platte positioniert. Jeder Ball wird folglich mit einem Anschlusskontakt 44 ausgerichtet, und ein geeignetes Fließmittel wird aufgebracht. Die gesamte Anordnung wird auf eine Temperatur erhitzt, die ausreichend ist, um das Lötzinn zum Schmelzen zu bringen, z.B. ungefähr 220°C für ungefähr 40 Sekunden. Das Lötzinn fließt und bindet sich an die Anschlusskontakte 44, wie es in 17 veranschaulicht ist. Das Fließmittel, das beim Löten verwendet wird, wird dann von der Anordnung gereinigt.
  • Im Anschluss an den Lötvorgang wird der Wafer 86, die dielektrische Platte 34 und die nachgiebige Schicht 108 gleichzeitig durch Sägen entlang Linie 43 (12) zwischen den unterschiedlichen Bereichen der dielektrischen Platte abgetrennt. Diese Linien sind in Überdeckung mit den Abgrenzungslinien zwischen den Chips 88, die den Wafer 86 darstellen. Die Abtrenn operation erzeugt folglich einzelne Einheiten, wie in 18 dargestellt, wobei jede einen Bereich 41 der dielektrischen Platte, einen Teil der Schicht 108 und einen Chip 88 des Wafers 86 umfasst. Die Anschlusskontakte und Lötbälle 44 und 116 auf jedem Bereich sind in einem Gitter angeordnet, das einen Abstand im wesentlichen gleich dem Abstand der Kontakte auf dem Chip hat. Die gesamte Einheit hat eine Oberfläche in der horizontalen Ebene nicht größer als die des Chips selbst. Jede Einheit kann dann einzeln getestet werden durch miteinander Inkontaktbringen der Anschlusskontakte und Lötbälle der gesamten Einheit gleichzeitig mit Zwischenkontakten oder Sonden auf einem Test-Befestigungsorgan, wie durch Inkontaktbringen des Test-Befestigungsorgans und der Einheit unter Druck. Die Nachgiebigkeit des dielektrischen Materials und Biegsamkeit der Platte 34 und 108 tragen zu einem verlässlichen und gleichzeitigen Inkontaktbringen mit dem Test-Befestigungsorgan bei. Die gleiche Prozedur kann für eine verlängerte Testdurchführung, die im allgemeinen als "Burn-in" bezeichnet wird, verwendet werden.
  • Nach dem Testen und "Burn-in" wird die Einheit, falls es notwendig ist, permanent auf ein Substrat, z.B. eine Schaltkreisplatte oder Chippackung durch Inkontaktbringen der Lötbälle mit Kontaktstellen auf dem Substrat und Erhitzen der Anordnung montiert, um das Lötzinn wieder flüssig zu machen. Die Löttechniken an sich können ähnlich zu denen sein, die beim Flip-Chip-Löten oder bei Oberflächenmontageanordnungen verwendet werden. Zum Beispiel kann jeder der Lötbälle auf einer Kontaktstelle für Lötzinnpaste der Einheit positioniert werden, die Lötzinnpartikel hat, die im Fließmittel verteilt sind, wie es häufig in Oberflächenmontageanbringungen verwendet wird. Weil die Einheit genauso kompakt ist wie der Originalchip, kann er nahe bei anderen Chips platziert werden, um eine sehr kompakte Schaltkreisanordnung zu bilden. Nach Zusammenbau bietet die Einheit in Betrieb wesentliche Vorteile. Folglich erlauben die flexiblen Anschlussleiter 60, flexible Platte 34 und das flexible nachgiebige Material 108 jedem Anschlusskontakt 40 und dem zugehörigen Lötball 116 sich relativ zum zugehörigen Anschlusskontakt 94 des Chips zu bewegen. Diese Flexibilität erlaubt unterschiedliche Wärmeausdehnung und -kontraktion des Chips und der zugehörigen Schaltkreisplatte oder -substrat ohne nennenswerte Beanspruchungen der Lötzinnanschlussstellen.
  • Eine Verbindungskomponente gemäß einer weiteren Ausführungsform der Erfindung hat eine Struktur ähnlich der oben beschriebenen, umfasst aber eine Verstärkungsplatte 57 (19), die die dielektrische Platte 34 überlagert, und folglich die Anschlusskontakte 44' und Potentialebenenschicht 48' auf der Oberseite der dielektrischen Platte überlagert. Die Verstärkungsschicht erstreckt sich über die gesamte Fläche der dielektrischen Platte. Sowohl die dielektrische Platte als auch die Verstärkungsschicht sind wünschenswerterweise auf einen ringähnlichen Rahmen (nicht gezeigt) geschnallt, ähnlich zum ringähnlichen Rahmen 32, der oben unter Bezugnahme auf 1 diskutiert wurde. Die Verstärkungsschicht 57 wird wünschenswerterweise nach Bildung der Bestandteile, wie die Anschlusskontakte 44, Schicht 48 und zugehörige Durchkontakte und Durchkontaktlagen auf der Oberseite installiert. Die Schicht 57 kann an die dielektrische Platte und an die anderen Strukturen darauf durch einen ablösbaren Kleber gebondet werden. Die Verstärkungsschicht kann vor Bildung der Anschlussleiter 60' und zugehöriger Bestandteile auf der Unterseite 37' der Platte installiert werden. Vorzugsweise hat die Verstärkungsschicht einen Wärmeausdehnungskoeffizienten im wesentlichen gleich dem des Wafers. Molybdän ist ein bevorzugtes Verstärkungsschichtmaterial zur Verwendung mit Siliziumwafern. Die Verstärkungsschicht ist wünschenswerterweise in der Form einer relativ dünnen Platte oder Folie, vorteilhafterweise zwischen ungefähr 25 μm und ungefähr 250 μm dick. Während des Zusammenbaus der Verbindungskomponente mit dem Wafer wird ein Fluiddruck auf die Verstärkungsschicht aufgebracht, und folglich auf die dielektrische Platte 34' durch die Verstärkungsschicht. Die Verstärkungsschicht widersteht dem Strecken und Verzerren der dielektrischen Platte und unterstützt so das Einhalten präziser Überdeckung zwischen den äußeren Enden der Anschlussleiter und den Kontakten auf dem Wafer. Die Verstärkungsschicht kann auch mit Öffnungen (nicht gezeigt) an den Flächen ausgestattet werden, wo die Platte Bezugsmarken hat, so dass die Bezugsmarken sichtbar sind. Die Verstärkungsschicht wird nach Zusammenbau mit dem Wafer entfernt, z.B. durch deaktivierendes Aufheizen, um den Kleber zu deaktivieren. In einer Variante dieses Ansatzes kann die Verstärkungsschicht als eine permanente Schicht bereitgestellt werden, die in die dielektrische Schicht eingebettet ist. Solch eine permanente Schicht hat Öffnungen in Ausrichtung mit den Anschlusskontakten, so dass die Durchkontakte sich durch die Öffnungen erstrecken.
  • In weiteren Varianten der Erfindung kann die Verbindungskomponente mit einer geringeren Anzahl an Bereichen hergestellt werden und kann nur auf einen Teil des Wafers aufgebracht werden. Auch Chips können vom Wafer abgetrennt werden, um einzelne Chips vor dem Bonden mit der Komponente bereitzustellen. Folglich kann der Schritt des Bondens der äußeren Enden der Anschlussleiter mit jeweils einem Chip durchgeführt werden. In solch einer Anordnung kann die Verbindungskomponente als einzelne Einheiten hergestellt sein, die jeweils einen Bereich einer Chipgröße der dielektrischen Platte haben und jeweils die Anschlussleiter umfassen, die benötigt werden, um die Verbindungen auf einem einzelnen Chip zu machen. Diese einzelnen Komponenten können gänzlich getrennt voneinander sein oder können ansonsten als ein halbkontinuierliches Band oder Platte zum sequentiellen Bonden mit einzelnen Chips ausgestattet werden. In einer beliebigen solchen Anordnung werden der einzelne Chip und der einzelne Anteil des dielektrischen Films relativ zueinander in der oben beschriebenen Art bewegt, um die Anschlussleiter nach dem Bonden auszuformen. Gleichzeitiges Verarbeiten des gesamten Wafers bietet beträchliche Einsparungen beim Verarbeiten und Einfachheit. Nur ein Abtrennarbeitsschritt wird benötigt, um sowohl die dielektrischen Platten als auch den Wafer abzutrennen, um die Einheiten zu bilden. Jedoch erleichtert ein Verarbeiten von Einheiten in Einzelchipgröße oder kleiner Multichipeinheiten die Überdeckung der äußeren Enden der Anschlussleiter mit den Kontakten auf dem Chip und minimiert Verluste beim Auftreten von Schwierigkeiten während des Prozesses.
  • In anderen Varianten gemäß der vorliegenden Erfindung können andere mikroelektronische Komponenten als Halbleiterwafer oder Chips an die Verbindungskomponente angebracht werden und im Anschlussleiterbiegeprozess verwendet werden. Zum Beispiel können Schaltkreisplatten oder Module mit Kontakten darauf im wesentlichen auf die selbe Weise wie die Wafer und Chips, wie oben diskutiert, an die Verbindungskomponente angebracht werden.
  • Eine Verbindungskomponente gemäß einer weiteren Variante wird in 20 veranschaulicht. Die Struktur gemäß dieser Variante umfasst eine dielektrische Platte 134 mit Anschlusskontakten 144 auf einer Oberseite 135 der Platte. Anschlussleiter 160, die gestreckte streifenähnliche Strukturen 170 umfassen, erstrecken sich unterhalb der Unterseite 137 der dielektrischen Platte. Jeder Anschlussleiter umfasst ein Anschlussende 166 mit einer Anschlussendstruktur, die sich durch die dielektrische Platte 134 von der Unterseite zur Oberseite erstreckt und mit dem zugehörigen Anschlusskontakt 144 verschmilzt. Diese Elemente können ähnlich zu denen sein, die oben unter Bezugnahme auf 1–19 diskutiert wurden. Zum Beispiel kann jeder streifenähnliche Anschlussleiterabschnitt 170 von der dielektrischen Platte 134 beabstandet werden und an die dielektrische Platte nur durch die Anschlussendstruktur und durch eine Punktanbringung am äußeren Ende 168 des Anschlussleiters angebracht werden.
  • Die Komponente von 20 umfasst weiter eine Positionierplatte 180, die aus einem löslichen plattenartigen Material, z.B. einem Styrolpolymer oder -kopolymer gebildet wird. Jeder Anschlussleiter hat eine Spitze-Ende-Struktur 181, z.B. einen blinden Durchkontakt, der sich durch die Positionierplatte 180 erstreckt und in einem nach außen aufgeweiteten Kopf auf der Unterseite 182 der Positionierplatte, d.h. auf der Seite der Positionierplatte entfernt von den Anschlussleitern und entfernt von der dielektrischen oder oberen Platte 134 endet. Hier wiederum ist im anfänglichen, undeformierten in 20 dargestelltem Zustand das äußere Ende 168 jedes Anschlussleiters vom Anschlussende 161 in einer ersten horizontalen Richtung D1 versetzt.
  • In einem Biegeprozess werden die dielektrische Platte 134 und Positionierplatte 180 mit Auflageplatten 198 bzw. 199 in Kontakt gebracht. Die Auflageplatten werden relativ zueinander bewegt, so dass die Auflageplatte 199, Positionierplatte 180 und folglich die äußeren Enden 168 der Anschlussleiter sich relativ zur dielektrischen Platte 134 und den Anschlussenden 166 der Anschlussleiter in einer Bogenbewegung zu der in 21 veranschaulichten Position bewegen. Die Positionierplatte und folglich die äußeren Enden der Anschlussleiter können sich relativ zu den Anschlussenden der Anschlussleiter in einer zwei ten horizontalen Richtung entgegengesetzt zur ersten Richtung D1 bewegen, und somit abwärts vertikal weg von der dielektrischen Platte 134 und den Anschlussenden 166. Jedes äußere Ende bewegt sich wieder horizontal in Richtung des assoziierten Anschlussendes aber vertikal weg vom Anschlussende, so dass die Anschlussleiter in einen vertikal ausgedehnten S-förmigen gekrümmten Zustand deformiert werden. Hier wiederum sind alle S-förmigen Anschlussleiter senkrecht zu den Hauptflächen der Bänder gekrümmt, die die Anschlussleiter darstellen. Auch die S-förmigen Anschlussleiter erstrecken sich parallel zueinander.
  • Im Anschluss an diesen Arbeitsschritt wird ein fließfähiges, aushärtbares, dielektrisches Material 118 zwischen die Platten 134 und 180 eingeführt und im wesentlichen auf dieselbe Weise ausgehärtet, wie oben diskutiert wurde, woraufhin die Komponente von den Auflageplatten entfernt wird. Wie in 22 veranschaulicht, wird die Positionierplatte 180 vorzugsweise durch Aussetzen einer Lösung entfernt, wobei sie die Unterseite 119 der dielektrischen Schicht freigelegt lässt. In diesem Zustand umgibt und trägt die dielektrische Trägerschicht 118 den Anschlussleiter 160. Jeder der Spitzen-Ende-Strukturen 181 wird an der Unterseite der dielektrischen Trägerschicht freigelegt. Ein elektrisch leitendes Bondingmaterial 170 wird auf die Spitzen-Ende-Strukturen 181 aufgebracht und eine Schicht eines aushärtbaren, dielektrischen Klebstoffs 173 wird über die Unterseite 118 der dielektrischen Trägerschicht 119 aufgetragen. Der Kleber kann ein sog. Snap-Cure-Kleber sein, der eine Aktivierungstemperatur oberhalb der Raumtemperatur aber unterhalb der Temperaturen hat, die anderen Komponenten der Anordnung Schaden zufügen würden. Ein geeigneter lösungsmittelfreier Snap-Cure-Kleber wird unter der Marke ABLEBOND 967-3 von der Ablestick Electronics Materials And Adhesives Company aus Rancho Dominguez, Kalifornien verkauft. Leitendes Bondingmaterial 170 kann auch ein wie oben diskutiertes eutektisches Bondingmaterial sein und kann mit einer dünnen Goldschicht ausgestattet sein, um Oxidation zu verhindern. Die Verbindungskomponente ist nun fertig zur Verwendung.
  • Bei Verwendung wird die Unterseite 119 der dielektrischen Trägerschicht hinter der kontakttragenden Fläche 200 eines Halbleiterchips, Wafers oder anderem mikroelektronischen Element 202 angeordnet, so dass die äußeren Enden 168 der An schlussleiter und folglich die äußeren Strukturen 181 und leitenden Bondingmaterialien 170 in Überdeckung mit Kontakten 204 sind, und die Anordnung wird dann Hitze und Druck ausgesetzt, um die Unterseite der Trägerschicht 118 mit der kontakttragenden Fläche 200 einzuspannen und die Anschlussleiterspitzenenden mit den Kontakten einzuspannen. Unter diesen Bedingungen bildet der Kleber 173 eine lückenlose Schnittstelle zwischen Trägerschicht 118 und Element 202, und das leitende Bondingmaterial bildet eine metallurgische Verbindung und elektrische Verbindung zwischen den Anschlussleitern und den Kontakten des mikroelektronischen Elements und verbindet dadurch die Anschlusskontakte 144 mit den Kontakten. Die resultierende Anordnung kann auf eine Schaltkreisplatte oder anderes Substrat auf gleiche Weise wie die oben diskutierten Anordnungen gebracht werden und bietet ähnliche Vorteile. Hier wiederum kann die Verbindungskomponente hergestellt werden, wie eine große Komponente zum gleichzeitigen Anbringen aller Chips in einem einzelnen Wafer, gefolgt von Abtrennen der Chips vom Wafer und Teile der dielektrischen Platte voneinander, um einzelne Einheiten zu bilden. Alternativ kann die Verbindungskomponente in einer Einzelchipgröße hergestellt werden und an einen einzelnen Chip nach Abtrennen des Chips vom Wafer angebracht werden.
  • In einer weiteren Variante kann die Positionierplatte 180 als ein Teil der abschließenden Komponente an Ort und Stelle gelassen werden. In diesem Fall ist die Positionierplatte 180 vorzugsweise aus einem flexiblen dielektrischen Material gebildet, das ähnlich dem ist, das für das Oberplatte 134 verwendet wurde. Die Positionierplatte kann mit einer Kleberbeschichtung auf ihrer Unterseite ausgestattet werden, um die Bildung einer lückenfreien Schnittstelle zwischen der Positionierplatte und dem Chip oder anderen mikroelektronischen Komponente zu begünstigen. In einer weiteren Variante kann das erste Element, das die Anschlussenden der Anschlussleiter trägt, selbst ein dickes starres Substrat mit internen Anschlussleitern sein, die mit den Anschlussenden der Anschlussleiter verbunden sind. In solch einer Anordnung wird das mikroelektronische Element oder Chip direkt mit dem Substrat durch die Anschlussleiter verbunden, und das mikroelektronische Element wird relativ zum Substrat im Anschlussleiterrahmenbiegeschritt bewegt. In den oben diskutierten Strukturen und Verfahren kann das fließfähige die lektrische Material, das zum Ausbilden einer nachgiebigen Schicht zwischen der dielektrischen Platte oder Verbindungskörper und dem äußeren oder mikroelektronischen Element verwendet wurde, weggelassen werden. Dies lässt die dielektrische Platte oder Verbindungskörper durch die Anschlussleiter selbst elastisch abgestützt oberhalb des Chip oder mikroelektronischen Element.
  • Gemäß einer weiteren Variante kann das zweite Element, das verwendet wird, um die äußeren Enden der Anschlussleiter zu bewegen, ein Werkzeug, wie eine auflageplattenartige Struktur, sein, das temporär mit den äußeren Enden in Kontakt gebracht oder gebondet wird. Ein derartiges Werkzeug kann von den äußeren Enden nach dem Anschlussleiterbewegungsschritt gelöst werden.
  • Die Anschlusskontakte auf der Komponente brauchen nicht durch Löten an einem Substrat angebracht zu werden. Andere Verfahren, wie eutektisches Bonding, Diffusionsbonding und physikalisches Inkontaktbringen der Anschlusskontakte mit Kontaktstellen, Sockelelementen oder dergleichen können verwendet werden. Die Konfiguration der Anschlusskontakte kann variiert werden, um an diese Verfahren angepasst zu werden. Andere eutektische Bondingmaterialien als die bevorzugten Gold-Zinn-Verbindungen können eingesetzt werden. Folglich kann Gold mit Germanium, Silizium, Zinn oder Kombinationen davon eutektische Verbindungen bilden. Die äußeren Enden der Anschlussleiter können an Kontakte auf dem Wafer oder anderen mikroelektronischen Komponenten durch andere Verfahren als eutektisches Bonding angebracht werden, z.B. durch Diffusionsbonding ohne Bildung einer flüssigen Phase oder durch Verwendung einer Lötzinn- oder metalltragenden polymeren Verbindung. Bondingmaterialien können durch andere Verfahren als Galvanisieren aufgebracht werden, z.B. durch Tauchlöten der Anschlussleiterspitzenenden, durch Siebdrucken oder durch Aufbringen einer Paste. Das leitende Bondingmaterial kann auf den Kontakten des mikroelektronischen Elements statt auf den Anschlussleiterspitzenenden vorgesehen werden. Alternativ können Bondingverfahren eingesetzt werden, die nicht ein spezielles Bondingmaterial benötigen. Beispiele solcher Bondingverfahren sind z.B. kombiniertes Ultraschall- und Thermokompressionsbonden der Anschlussleiterspitzenenden an die Kontakte. Andere Materialien als Gold, wie Silber, Kupfer und Messing, können für die Anschlussleiter eingesetzt werden. Andere Metalle als Kupfer und Nickel können in den Anschlusskontakten, in der leitenden Schicht und Durchkontaktlagen verwendet werden.
  • Wie in 23 dargestellt, kann jeder Anschlussleiter 260 ein Anschlussende 266 haben, das an einer Anschlusskontaktstruktur 256 angebracht ist, die nach oben durch die dielektrische Platte oder den Verbindungskörper (nicht gezeigt) auskragt, und kann auch ein äußeres Ende mit Bondingmaterial 272 oder andere geeignete Vorrichtungen zum Bonden des äußeren Endes an einen Kontakt haben. Diese Elemente können ähnlich zu den entsprechenden Elemente der oben diskutierten Strukturen sein. Die Struktur von 23 umfasst einen gekrümmten Streifen 270, der das äußere Ende 268 und das Anschlussende 266 des Anschlussleiters verbindet. Im anfänglichen undeformierten Zustand des Anschlussleiters, in durchgezogenen Linien in 23 gezeigt, sind das äußere Ende, Anschlusskontaktende und die Streifen 270 alle im wesentlichen koplanar und liegen an oder nahe der Unterseite des Verbindungskörpers. Unter Verwendung eines Verbindungsprozesses ähnlich dem oben unter Bezugnahme auf 13 bis 15 diskutierten, werden die äußeren Enden 268 an Kontakte auf einem mikroelektronischen Element wie einen Wafer, Chip oder dergleichen gebondet.
  • Nach dem Bonding wird das mikroelektronische Element dann relativ zum Verbindungskörper oder zur dielektrischen Platte und folglich relativ zu den Anschlusskontaktenden 266 der Anschlussleiter in einer nach unten gerichteten, geradlinigen vertikalen Bewegung bewegt. Dies verursacht, dass die Anschlussenden 268 sich in eine ähnliche eindirektionale vertikale Abwärtsbewegung weg vom ersten Element und der dielektrischen Platte bewegen. Die Richtung der relativen Bewegung wird durch den Pfeil Vl' in 23 angegeben. Die Verschiebung nach unten des äußeren Endes veranlasst die anfänglich gekrümmten Streifen, sich zu strecken, wie schematisch in den gepunkteten Linien in 270' angegeben ist. Folglich sind die Anschlussleiter nach der Bewegung geradliniger als die S-förmigen oben diskutierten Anschlussleiter. Am bevorzugtesten jedoch werden die Anschlussleiter während des Bewegungsprozesses nicht vollständig gerade, damit die Anschlussleiter nicht dazu neigen, die äußeren Enden und Anschlussenden von der Platte oder dem mikro elektronischen Element wegzuziehen. Prozesse, die anfänglich gekrümmte Streifen verwenden, können auch die zusammengesetzte Bewegung umfassen, wie oben unter Bezugnahme auf 15 diskutiert wurde. Folglich kann, genauso mit dem gekrümmten Streifen 270, falls die relative Bewegung eine Bewegung des zweiten Elements und äußeren Ende 268 in der horizontalen Richtung D2 in Richtung der Anschlusskontaktenden 266 umfasst, der gekrümmte Streifen 270 in eine gekrümmte Form 270" ausgeformt werden.
  • Die anfänglich gekrümmten Anschlussleiter können auf unterschiedlicher Arten auf dem Verbindungskörper oder der dielektrischen Platte angeordnet werden. Zum Beispiel kann jeder gekrümmte Anschlussleiter in seinem anfänglichen undeformierten Zustand einen S-förmigen Streifen 370 umfassen, der sich entlang der Unterseite 337 der dielektrischen Platte (24) für den Verbindungskörper zwischen den Anschlusskontaktenden 366 und äußeren Ende 368 jedes Anschlussleiters erstreckt. Die S-förmigen Anschlussleiterstrukturen können in der in 24 veranschaulichten Weise verschachtelt sein, wobei die Anschlussenden 366 in Reihen angeordnet sind, und die äußeren Enden 368 in ähnlichen aber versetzten Reihen. angeordnet sind. Alternativ können die gekrümmten Anschlussleiter im allgemeinen U-förmige Strukturen 380 mit einer einzelnen Bucht zwischen dem Anschlusskontaktende 382 und äußeren Ende 384 jedes Anschlussleiters umfassen. Strukturen mit mehreren Buchten können auch eingesetzt werden.
  • In der Komponente von 26 wird das äußere Ende 468 jedes Anschlussleiters nicht durch einen Knopf oder andere Bonding-Struktur in Position gehalten, die unter dem äußeren Ende liegt. Stattdessen ist das äußere Ende jedes Anschlussleiters durch ein zerbrechliches Element 471 mit einem Anschlussende 466 des nächstliegenden Anschlussleiters verbunden. Das zerbrechliche Element hält folglich jedes äußere Ende 461 in Position benachbart zur Unterseite 437 des Verbindungskörpers oder dielektrischen Platte. Das zerbrechliche Element 471 kann als eine Fortsetzung des Streifens 470 ausgebildet werden, der den Anschlussleiter selbst darstellt, mit V-förmigen Einkerbungen 473, die sich in den Streifen von gegenüberliegenden Seiten davon erstrecken. Im Montageprozess werden die äußeren Enden 468 an die Kontakte eines Chips oder anderen mikroelektronischen Elemente auf die selbe Weise wie oben diskutiert gebondet, z.B. durch Aktivieren elektrisch leitenden Bondingmaterials 472 auf den äußeren Enden. Nach dem Bonding wird das mikroelektronische Element relativ zum Verbindungskörper oder der dielektrischen Platte auf dieselbe Weise wie oben diskutiert bewegt, so dass das äußere Ende 468 jedes Anschlussleiters sich vertikal vom Körper und von den Anschlussenden 466 wegbewegt, und so das äußere Ende sich immer in Richtung des zugehörigen Anschlussendes bewegt. Diese Aktion bricht das zerbrechliche Element 471 und gibt folglich jedes äußere Ende von seiner Verbindung mit dem nächsten Anschlussende frei. Konfigurationen für zerbrechliche Anschlussleiter sind z.B. in der PCT-Veröffentlichung WO 9403036 offenbart, die am 3. Februar 1994 (Anmeldenummer US 93/06930) veröffentlicht wurde. Die Offenbarung dieser PCT-Veröffentlichung, insoweit sie zerbrechliche Strukturen in Anschlussleitern beschreibt, wird hiermit durch Referenz eingeschlossen.
  • In der Komponente von 27 ist das Anschlussende 568 jedes Anschlussleiters nicht mit einer Aufwölbung ausgestattet, sondern stellt stattdessen eine Fortsetzung des Streifens 570 dar, der den Anschlussleiter bildet. Das äußere Ende 568 des Anschlussleiters ist wiederum mit dem Anschlussende 566 des nächstliegenden Anschlussleiters durch einen zerbrechlichen Abschnitt 571 verbunden. In dieser Komponente hat die dielektrische Platte oder Verbindungskörper 534 Löcher 569, die mit den Anschlussenden 568 der Anschlussleiter ausgerichtet sind. Wie in 28 dargestellt ist, setzt die Bondingprozedur, die mit dieser Komponente verwendet wird, ein Bondingwerkzeug 593 ein. Nach dem Positionieren der Platte oder Verbindungskörpers 534 und der Anschlussleiter darauf in Ausrichtung mit den Kontakten 594 auf dem mikroelektronischen Element oder Chip 586 wird ein Werkzeug 593 durch die Löcher 569 vorgebracht und mit den äußeren Enden 568 jedes Anschlussleiters in Kontakt gebracht, um die äußeren Enden an die Kontakte zu bonden. Nach solch einem Bonding wird das mikroelektronische Element oder Chip relativ zum dielektrischen Platte oder Verbindungskörper 534 auf dieselbe Weise wie oben diskutiert bewegt. Noch einmal bricht diese Bewegung den zerbrechlichen Abschnitt 571 zwischen dem äußeren Ende jedes Anschlussleiters und dem Anschlussende 566 des anliegenden Anschlussleiters und gibt folglich die äußeren Enden frei und erlaubt den Anschlussleitern, sich von der die- 1ektrischen Platte oder Verbindungskörper 534 auf dieselbe Weise wie oben beschrieben wegzubewegen. Vor oder nach dem Bewegungsschritt können die Löcher 569 durch Aufbringen eines weiteren Films oder Platte auf der Oberseite der dielektrischen Schicht geschlossen werden.
  • Wie in 29 veranschaulicht, kann ein Wafer, Chip oder anderes mikroelektronisches Element selbst mit Anschlussleitern 660 ausgestattet sein, die sich auf der oder über die kontakttragende Fläche 692 des Wafers erstrecken. Folglich kann das fixierte oder Anschlussende 666 jedes Anschlussleiters permanent mit den Kontakten 694 des Chips oder Wafers verbunden sein, und somit permanent mit den internen Schaltkreisen des Chips oder Wafers, wie es schematisch in 695 angegeben ist. Das äußere Ende 668 jedes Anschlussleiters kann abnehmbar an der Oberseite des Chips oder Wafers, wie durch einen kleinen locker anhaftenden Knopf 680 ähnlich dem, wie er oben offenbart wurde, befestigt sein. Das äußere Ende kann optional mit Bondingmaterial 672 ausgestattet werden. So eine Struktur kann auf im wesentlichen die gleiche Weise wie die Anschlussleiterstrukturen, die oben diskutiert wurden, hergestellt werden. Die kontakttragende Oberfläche 692 des Chips kann mit einer Beschichtung 693 eines Polyimids oder eines anderen dielektrischen Materials ausgestattet werden, um den Chip selbst während des Anschlussleiterausformungsprozesses zu schützen. Diese Beschichtung kann an Ort und Stelle in der fertigen Anordnung bleiben. Der Anschlussleiter-tragende Chip oder Wafer von 29 kann zu einem Verbindungskörper 634 zusammengebaut werden, der Anschlusskontakte 644 auf seiner Unterseite 637 hat. Jeder Anschlusskontakt 644 ist mit internen Schaltkreiselementen oder Anschlussleitern 645 verbunden. Jeder Anschlusskontakt 644 kann auch auf der Oberseite des Verbindungskörpers mit einer Struktur 646 verbunden sein. Die Strukturen 646 werden zur Verbindung an ein externes Substrat angepasst, z.B. durch einen Lötballprozess, wie oben diskutiert. Die Bondingprozedur ist im wesentlichen die gleiche wie die oben diskutierte. Hier wiederum werden nach dem Bonden die beiden Elemente vertikal zueinander bewegt und wünschenswerterweise auch horizontal, um die gewünschten Anschlussleiterstrukturen auszuformen.
  • Wie in 30 veranschaulicht, kann eine Anordnung gemäß einer weiteren Ausführungsform der Erfindung mehrere mikro elektronische Elemente, z.B. mehrere Chips 701, 702 und 703, umfassen. Diese Elemente können physisch an einen gemeinsamen Träger oder Kühlkörper 704 angebracht werden, damit die kontakttragende Oberflächen 705, 706 und 707 im allgemeinen koplanar zueinander angeordnet sind. Falls die Chips von unterschiedlicher Dicke sind, kann eine Ableitvorrichtung 704 Chipbefestigungsoberflächen in unterschiedlichen Höhen haben. Die mikroelektronischen Elemente sind an vorausgewählten horizontalen Orten relativ zueinander angeordnet. Das heißt, die Kontaktanordnungen der unterschiedlichen Chips sind an vorbestimmten Orten relativ zueinander angeordnet. Der Verbindungskörper 734, der mit diesem Elementen verwendet wird, kann zahlreiche Anschlusskontakte 744 darauf haben. Anschlusskontakte 744 sind wünschenswerterweise in Anordnungen angeordnet, die den Kontaktanordnungen auf zahlreichen Chips oder mikroelektronischen Elementen entsprechen. Die Anschlusskontakte 644 sind auch zur Verbindung mit einem externen Substrat (nicht gezeigt) angepasst. Zahlreiche S-förmige Anschlussleiter 760 werden zwischen dem Anschlusskontakt 744 und den Kontakten auf den Chips durch einen Prozess wie oben beschrieben ausgeformt. Folglich kann der Verbindungskörper 734 neben die Anordnung von Chips 710, 702 und 703 gestellt werden, und die äußeren Enden der Anschlussleiter auf dem Verbindungskörper können gleichzeitig an die Kontakte auf den zahlreichen Chips gebondet werden, woraufhin die Chipanordnung relativ zum Verbindungskörper 734 bewegt wird. Alternativ können Chips 701, 702 und 703 selbst Anschlussleiter darauf haben, wie oben unter Bezugnahme auf 29 diskutiert wurde, und die äußeren Enden solcher Anschlussleiter können an Anschlusskontakte 744 auf dem Verbindungskörper gebondet werden. Hier wiederum wird ein nachgiebiges dielektrisches Material (nicht gezeigt) wünschenswerterweise in den Raum zwischen dem Verbindungskörper und der Chipanordnung eingespritzt, um im wesentlichen die kurvenförmigen Anschlussleiter zu umgeben. In dieser Anordnung hat der Verbindungskörper 734 Anschlussleiter 745, die unterschiedliche Anschlusskontakte 744 miteinander verbinden, und somit die unterschiedlichen Chips oder mikroelektronischen Elemente miteinander, um ein Multichipmodul zu bilden. Die Leiter 745 werden in 30 nur schematisch dargestellt. In der eigentlichen Praxis können die Leiter zahlreiche Leiter umfassen, die in zahlrei chen Schichten angeordnet sind, und können auch Leiter auf der Ober- und Unterseite des Verbindungskörpers 734 selbst umfassen. In einem alternativen Prozess kann jeder Chip 701, 702 und 703 unabhängig mit dem Verbindungskörper 734 angeordnet werden und an äußere Enden 768 der Anschlussleiter 760 gebondet werden, bevor der Träger oder Kühlkörper 704 an die Chips gebondet wird.
  • Die mikroelektronischen Elemente, die durch die Strukturen und Verfahren gemäß der vorliegenden Erfindung verbunden wurden, brauchen nicht die Chips selbst umfassen. Zum Beispiel kann das mikroelektronische Element selbst eine Schaltkreisplatte oder ein Verbindungsmodul, z.B. eine starre bedruckte Leiterplatte, ein keramisches Modul oder eine Metallkernverdrahtungsschicht sein. Die Anschlussleiter, die verwendet wurden, um Elemente dieser Art zu verbinden, sind typischerweise größer als die Anschlussleiter, die verwendet wurden, um Chips oder Wafer zu verbinden. Folglich werden die Anschlussleiter, die zur direkten Verbindung mit Schaltkreisplatten verwendet werden, wünschenswerterweise aus einer bandähnlichen Struktur zwischen ungefähr 10 μm und ungefähr 35 μm dick und zwischen ungefähr 500 μm und ungefähr 2500 μm lang gebildet. Zu diesem Zweck sind die Bänder wünschenswerterweise aus einer Kupferlegierung anstelle von Gold gebildet.
  • So wie diese und andere Variationen und Kombinationen der oben diskutierten Bestandteile verwendet werden, ohne von der vorliegenden Erfindung abzuweichen, wie sie durch die Ansprüche definiert ist, sollte die vorangehende Beschreibung der bevorzugten Ausführungsformen als Veranschaulichung anstelle einer Einschränkung der beanspruchten Erfindung verstanden werden.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die vorliegende Erfindung ist anwendbar bei der Herstellung elektronischer Bauteile.

Claims (48)

  1. Verfahren zum Herstellen einer mikroelektronischen Anschlussleitermatrix, welches die Schritte umfasst: (a) Bereitstellen eines ersten Elements (84), das eine erste Oberfläche (37) mit einer Vielzahl länglicher flexibler Anschlussleiter (60) hat, die sich entlang der ersten Oberfläche erstrecken, wobei jeder der Anschlussleiter ein Anschlussende (66) hat, das am ersten Element angebracht ist, und ein äußeres Ende (68), das am ersten Element befestigt und vom Anschlussende versetzt ist; und (b) Anbringen der äußeren Enden der Anschlussleiter an einem zweiten Element; und (c) Ausformen der Anschlussleiter durch Bewegen des zweiten Elements durch eine vorgewählte Verschiebung relativ zum ersten Element, um so die äußeren Enden der Anschlussleiter vom ersten Element loszulösen und gleichzeitig alle äußeren Enden der Anschlussleiter relativ zu den Kontaktenden und relativ zum ersten Element durch die vorgewählte Verschiebung zu verschieben und um so die äußeren Enden vom ersten Element wegzubiegen, wobei sich die Anschlussleiter nach diesem Ausformschritt von der ersten Oberfläche wegerstrecken, (d) Einspritzen eines fließfähigen dielektrischen Materials zwischen das erste und zweite Element nach dem Befestigungsschritt und Aushärten des dielektrischen Materials, um eine dielektrische Trägerschicht zu bilden.
  2. Verfahren gemäß Anspruch 1, wobei das äußere Ende jedes solchen Anschlussleiters anfangs versetzt zum Anschlussende eines solchen Anschlussleiters in einer ersten horizontalen Richtung (D1) parallel zur ersten Oberfläche des ersten Elements ist, und wobei der Schritt des Bewegens des Elements den Schritt des Bewegens des zweiten Elements in eine zweite horizontale Richtung (D2) entgegengesetzt zur ersten horizontalen Richtung und des Bewegens des zweiten Elements in einer vertikalen Abwärtsrichtung, weg vom ersten Element, umfasst.
  3. Verfahren gemäß Anspruch 2, wobei die horizontale und vertikale Bewegung jeden Anschlussleiter in eine gebogene Stellung bringen, in der sich der Anschlussleiter hauptsächlich vertikal von der ersten Oberfläche wegstreckt.
  4. Verfahren gemäß Anspruch 1, wobei das fließfähige dielektrische Material (108) nach dem Ausformschritt um die Anschlussleiter herum eingespritzt wird und wobei das fließfähige dielektrische Material ausgehärtet wird, um dadurch eine dielektrische Trägerschicht um die Anschlussleiter herum zu bilden.
  5. Verfahren gemäß Anspruch 4, wobei der Schritt des Einspritzens eines fließfähigen dielektrischen Materials den Schritt des Einspritzens des fließfähigen dielektrischen Materials zwischen das zweite Element und das erste Element umfasst.
  6. Verfahren gemäß Anspruch 4, welches ferner den Schritt des Entfernens des zweiten Elements (180) nach Bildung der dielektrischen Trägerschicht umfasst.
  7. Verfahren gemäß Anspruch 6, welches ferner den Schritt des Aufbringens eines Klebemittels (173) auf eine erste Oberfläche der Trägerschicht umfasst, die vom ersten Element entfernt liegt.
  8. Verfahren gemäß Anspruch 1, wobei der Schritt des Bewegens des zweiten Elements relativ zum ersten Element die Schritte umfasst des Ansetzens eines Werkzeugs (94) am zweiten Element, so dass das Werkzeug an einer ersten, vom ersten Element entfernten Oberfläche des zweiten Elements ansetzt, des Ansetzens eines Befestigungsorgans (105) am ersten Element, so dass das Befestigungsorgan an einer zweiten, vom zweiten Element entfernten Oberfläche des ersten Elements ansetzt und des Bewegens des Werkzeugs und des Befestigungsorgans relativ zueinander.
  9. Verfahren gemäß Anspruch 8, wobei die Schritte des Ansetzens des Werkzeugs an den Elementen und dem Befestigungsorgan den Schritt des Anlegens eines Vakuums durch das Werkzeug und das Befestigungsorgan umfassen, so dass der Luftdruck die Elemente gegen das Werkzeug und das Befestigungsorgan drückt.
  10. Verfahren gemäß Anspruch 1, wobei das erste Element eine flexible dielektrische Oberplatte (34) mit einer Oberseite und einer Unterseite umfasst, wobei sich die Anschlussleiter entlang der Unterseite (37) der Oberplatte erstrecken, wobei der Schritt des Bereitstellens der Anschlussleiter den Schritt des Ausstattens des Anschlussendes jedes Anschlussleiters mit einer Anschlussstruktur (44, 56) umfasst, die durch ein Loch in die Oberplatte ragt.
  11. Verfahren gemäß Anspruch 10, wobei das zweite Element eine flexible dielektrische zweite Platte (180) umfasst, gekennzeichnet durch den Schritt des Einspritzens eines fließfähigen dielektrischen Materials zwischen die Oberplatte und die zweite Platte nach dem Bewegungsschritt und dann Aushärten des fließfähigen dielektrischen Materials, um dadurch eine dielektrische Trägerschicht (118) zwischen der Oberplatte und der zweiten Platte zu bilden.
  12. Verfahren gemäß Anspruch 11, wobei der Schritt des Befestigens der äußeren Enden der Anschlussleiter an das zweite Element den Schritt des Ausstattens jedes äußeren Endes mit einer Spitzenstruktur (181) umfasst, die durch ein Loch in die zweite Platte ragt, wobei der Schritt des Ausstattens der Anschlussstrukturen so durchgeführt wird, so dass die Anschlussstrukturen (144) sich nach außen auf die Oberseite der Oberplatte aufwölben, die entfernt von den Anschlussleitern liegt, und wobei der Schritt des Ausstattens der Spitzenstrukturen den Schritt des Bildens der Spitzenstrukturen so umfasst, dass sie sich nach außen auf eine Unterseite der zweiten Platte aufwölben, welche entfernt von den Anschlussleitern liegt, wobei die sich nach außen wölbenden Teile dieser Strukturen zum Befestigen der Enden der Anschlussleiter an die Platten während des Bewegungsschrittes beitragen.
  13. Verfahren gemäß Anspruch 1, wobei das zweite Element (86) zumindest ein aktives mikroelektronisches Gerät umfasst, welches eine kontakttragende Oberfläche mit einer Vielzahl von Kontakten (90) darauf hat, wobei der Schritt des Befestigens der äußeren Enden der Anschlussleiter am zweiten Element den Schritt des Bondens der äußeren Enden der Anschlussleiter an die Kontakte vor dem Bewegungsschritt umfasst.
  14. Verfahren gemäß Anspruch 13, wobei das erste Element eine flexible dielektrische Oberplatte (34) mit einer Oberseite und einer Unterseite umfasst, wobei sich die Anschlussleiter entlang der Unterseite erstrecken, jeder Anschlussleiter eine Anschlußstruktur (44, 56) an seinem Anschlußende hat, sich die Anschlussstrukturen durch die Oberplatte zur Oberseite erstrecken, wobei der Schritt des Bondens der äußeren Enden der Anschlussleiter an die Kontakte die Anschlußstrukturen mit den Kontakten verbindet.
  15. Verfahren gemäß Anspruch 14, wobei der Schritt des Bondens der äußeren Enden an die Kontakte die Schritte des Ausrichtens der Oberplatte mit dem zweiten Element umfasst, so dass die Spitzen in Deckung mit den Kontakten sind und Vorspannen der Oberplatte in Richtung der kontakttragenden Oberfläche des zumindest einen mikroelektronischen Elements.
  16. Verfahren gemäß Anspruch 15, wobei der Vorspannschritt den Schritt des Anlegens eines Fluiddrucks auf die Oberseite der Oberplatte umfasst.
  17. Verfahren gemäß Anspruch 15, wobei der Schritt des Bondens den Schritt des Aufheizens der Anschlussleiter und der Kontakte umfasst, um ein leitendes Bondingmaterial (74) an Schnittstellen zahlreicher Anschlussleiter und Kontakte gleichzeitig zu aktivieren.
  18. Verfahren gemäß Anspruch 15, wobei die Oberplatte während des Bondingschrittes in Bindung mit einer Verstärkungsstruktur (48, 32) ist.
  19. Verfahren gemäß Anspruch 18, wobei die Verstärkungsstruktur eine flexible aber im Wesentlichen unausdehnbare metallische Folie (48) umfasst, die an die Oberplatte geklebt ist.
  20. Verfahren gemäß Anspruch 18, wobei die Verstärkungsstruktur einen im Wesentlichen starren Ring (32) mit einer zentralen Öffnung umfasst, wobei sich die Oberplatte über die Öffnung erstreckt und von diesem Ring straff gehalten wird.
  21. Verfahren gemäß Anspruch 14, wobei das zweite Element ein Wafer (80) ist, der zahlreiche Halbleiterchips (88) umfasst, die Kontakte (90) darauf haben, wobei sich die Oberplatte über eine Vielzahl der Chips erstreckt, der Bondingschritt die Schritte umfasst des gleichzeitigen Bondens der äußeren Enden der Anschlussleiter in einer Vielzahl von Gebieten der Oberplatte an Kontakte auf einer Vielzahl der Chips, so dass jedes Gebiet der Oberplatte mit einem Chip verbunden ist, wobei das Verfahren ferner den Schritt umfasst des Abtrennens der Chips vom Wafer und der Gebiete von der Oberplatte, um einzelne Einheiten zu bilden, wobei jede einen Chip (88) und das dazugehörige Gebiet der Platte umfasst.
  22. Verfahren gemäß Anspruch 21, welches ferner den Schritt umfasst des Einspritzens eines fließbaren dielektrischen Materials (108) zwischen den Wafer und die Oberplatte und Aushärten des dielektrischen Materials, um eine nachgiebige dielektrische Trägerschicht nach jedem Bondingschritt aber vor dem Abtrennungsschritt zu bilden, wobei der Abtrennungsschritt den Schritt des Abtrennens der dielektrischen Trägerschicht umfasst, so dass jede Einheit einen Teil der dielektrischen Trägerschicht umfasst.
  23. Verfahren gemäß Anspruch 21, wobei sich die Oberplatte über alle Chips auf dem Wafer erstreckt, und wobei der Bondingschritt den Schritt des Bondens der Anschlussleiter an die Kontakte auf allen Chips im Wafer in einem einzigen Vorgang umfasst.
  24. Verfahren gemäß Anspruch 1, wobei das zweite Element eine Vielzahl mikroelektronischer Elemente (701, 702, 703) umfasst, wobei die äußeren Enden der Anschlussleiter mit den mehreren mikroelektronischen Elementen verbunden sind.
  25. Verfahren gemäß Anspruch 24, wobei das erste Element Querverbindungen (745) zwischen zumindest einigen der Anschlussenden der Anschlussleiter umfasst, wobei die mikroelektronischen Elemente durch das erste Element untereinander verbunden sind.
  26. Verfahren gemäß Anspruch 1, wobei der Bewegungsschritt durchgeführt wird, um die Anschlussleiter (60) in eine gekrümmte Struktur auszuformen.
  27. Verfahren gemäß Anspruch 26, wobei die Anschlussleiter (60) anfangs in der Form hauptsächlich flacher, weniger als 25 Mikrometer dicker Bänder sind.
  28. Verfahren gemäß Anspruch 1, wobei die Anschlussleiter (260, 370) anfangs gekrümmt in einer Ebene parallel zur ersten Oberfläche sind und wobei die Anschlussleiter während des Bewegungsschrittes zumindest teilweise gerade gebogen werden.
  29. Verfahren gemäß Anspruch 1, zum Herstellen einer Vielzahl von Halbleiterchipbaugruppen, dadurch gekennzeichnet, dass: (a) das erste Element ein Wafer (686) ist, der eine Vielzahl Halbleiterchips umfasst, wobei der Wafer eine erste Oberfläche (692) mit der Vielzahl länglicher flexibler Anschlußleiter hat, die sich entlang der ersten Oberfläche erstrecken, wobei jeder solcher Anschlussleiter ein am Wafer befestigtes Anschlussende und ein vom Anschlussende versetztes äußeres Ende hat.
  30. Verfahren gemäß Anspruch 29, wobei die äußeren Enden (668) des Anschlussleiters anfangs am Wafer befestigt sind und die äußeren Enden der Anschlussleiter vom Wafer im Ausformschritt losgelöst werden.
  31. Verfahren gemäß Anspruch 29, wobei das äußere Ende des Anschlussleiters anfangs vom Anschlussende eines solchen Anschlussleiters in einer ersten horizontalen Richtung (D1) parallel zur ersten Oberfläche des Wafers versetzt ist, und wobei der Schritt des Bewegens des zweiten Elements den Schritt des Bewegens des zweiten Elements in eine zweite horizontale Richtung entgegengesetzt zur ersten horizontalen Richtung und das Bewegen des zweiten Elements in eine vertikale Richtung weg vom Wafer umfasst.
  32. Verfahren gemäß Anspruch 29, wobei das zweite Element eine flexible dielektrische Oberplatte (634) umfasst, welche eine dem Wafer abgewandte Oberseite und eine dem Wafer zugewandte Unterseite (637) hat, und Kontaktstrukturen (644, 625), die sich von der Oberseite zur Unterseite erstrecken, wobei der Schritt des Befestigens der äußeren Enden der Anschlussleiter an das zweite Element den Schritt des elektrischen Verbindens oberer Enden der Anschlussleiter mit den Kontaktstrukturen vor dem Bewegungsschritt umfasst.
  33. Verfahren gemäß Anspruch 32, wobei sich die Oberplatte über alle Chips auf dem Wafer erstreckt, wobei der Verbindungsschritt den Schritt des Verbindens der Anschlussleiter, die allen Chips im Wafer zugeordnet sind, mit den Kontaktstrukturen der Oberplatte in einem einzigen Vorgang umfasst.
  34. Verfahren gemäß Anspruch 32, welches ferner den Schritt des Einspritzens eines fließfähigen dielektrischen Materials (108) um die Anschlussleiter herum, zwischen den Wafer und die dielektrische Oberplatte umfasst.
  35. Verfahren gemäß einem der Ansprüche 29 bis 36, welches ferner den Schritt des Abtrennens des Wafers und der dielektrischen Oberplatte nach dem Bewegungsschritt umfasst, um eine Vielzahl von Einheiten zu bilden, wobei jede Einheit einen oder mehrere Chips und einen Anteil der dielektrischen Oberplatte umfasst.
  36. Verfahren gemäß einem der Ansprüche 32 bis 34, wobei der Schritt des Bewegens des zweitens Elements relativ zum Wafer den Schritt des Ansetzens einer unteren Auflageplatte am Wafer umfasst, so dass die untere Auflageplatte (94) eine zweite, von der Oberplatte entfernte Oberseite des Wafers erfasst, des Ansetzens einer oberen Auflageplatte (105) an der Oberplatte, so dass die obere Auflageplatte die vom Wafer entfernte Oberseite der Oberplatte erfasst, und des Bewegens der Auflageplatten relativ zueinander.
  37. Verfahren gemäß einem der Ansprüche 20 bis 34, wobei der Schritt des Bereitstellens eines Wafers mit Anschlussleitern auf der ersten Oberfläche den Schritt des Anbringens einer Beschichtung (693) eines dielektrischen Materials auf die erste Oberfläche des Wafers und des anschließenden Ausformens der Anschlussleiter auf der beschichteten Oberfläche umfasst.
  38. Verfahren gemäß Anspruch 1, wobei eines der Elemente eine flexible dielektrische Platte (34) umfasst und das andere der Elemente einen oder mehrere Halbleiterchips umfasst, wobei die Anschlussleiter zwischen dem einen oder mehreren Halbleiterchips und der flexiblen dielektrischen Platte nach dem Bewegungsschritt angeordnet sind.
  39. Verfahren gemäß Anspruch 38, wobei das andere der Elemente ein einzelner Halbleiterchip (88) ist.
  40. Verfahren gemäß Anspruch 38, wobei das andere der Elemente (86) eine Vielzahl von Halbleiterchips (88) umfasst, wobei das Verfahren ferner den Schritt des Abtrennens der Elemente zum Bilden einzelner Einheiten umfasst, wobei jede einen einzelnen Chip umfasst, nach dem Bewegungsschritt.
  41. Mikroelektronische Baugruppe, die durch einen Prozess gemäß Anspruch 1 hergestellt wird, welche umfasst: (a) ein mikroelektronisches Element (86, 92), das eine Vorderseite mit einer Flächenkontaktmatrix (90) darauf hat; (b) einen flexiblen Verbindungskörper (34), der eine Unterseite hat, die der Vorderseite des Elements zugewandt, aber oberhalb der Vorderseite des Elements liegt, wobei der Ver bindungskörper eine Flächenmatrix von Anschlussstrukturen (44, 60) hat, die auf der Unterseite frei liegen und über der Kontaktmatrix auf dem Element liegen, wobei eines aus dem mikroelektronischen Element und dem flexiblen Verbindungskörper in dem Prozess das erste Element bildet, das andere aus dem mikroelektronischen Element und dem flexiblen Verbindungskörper in dem Prozess das zweite Element bildet; und (c) gekrümmte flexible Anschlussleiter (60), die sich zwischen den Anschlussstrukturen und den Kontakten erstrecken, wobei jeder der Anschlussleiter ein an einer Anschlussstruktur befestigtes Anschlussende, und ein an einem Kontakt befestigtes äußeres Ende hat, wobei die gekrümmten flexiblen Anschlussleiter in dem Ausformschritt des Prozesses ausgeformt werden; (d) wobei die Baugruppe ferner ein nachgiebiges dielektrisches Material (108) umfasst, das im Wesentlichen den Raum zwischen der Vorderseite des mikroelektronischen Elements und der Unterseite des Verbindungskörpers füllt.
  42. Baugruppe gemäß Anspruch 41, wobei jeder flexible Anschlußleiter hauptsächlich S-förmig ist und von einem metallischen Band gebildet wird, das entgegengesetzt gerichtete Hauptflächen hat, wobei das Band in senkrechten Richtungen zu seinen Hauptflächen kurvenförmig ist, um die S-Form zu bilden.
  43. Baugruppe gemäß Anspruch 42, wobei die Bänder als ganzes mit den Anschlussstrukturen ausgeformt werden.
  44. Baugruppe gemäß Anspruch 42, wobei alle der S-förmigen Anschlussleiter im Wesentlichen parallel zueinander sind.
  45. Baugruppe gemäß Anspruch 41, wobei die Kontakte in der Matrix voneinander in einem Kontaktabstand von ungefähr 1.25mm oder weniger beabstandet sind.
  46. Baugruppe gemäß Anspruch 45, wobei die flexiblen Anschlussleiter weniger als 30 Mikrometer dick sind.
  47. Baugruppe gemäß Anspruch 46, wobei der flexible Verbindungskörper ein flexibles, plattenartiges Element (34) ist, das eine vom mikroelektronischen Element wegweisende Oberseite (35) hat, und wobei die Anschlussstrukturen (44, 60) durch das plattenartige Element mit Anschlüssen (774) verbunden sind, die an der Oberseite des plattenartigen Elements frei liegen.
  48. Baugruppe gemäß Anspruch 47, wobei die Unterseite (37) des Verbindungskörpers im Wesentlichen frei von Perforierungen, außer an den Anschlußstrukturen, ist.
DE69535266T 1994-07-07 1995-06-29 Mikroelektronische montage mit mehrfachen leiterverformungen Expired - Fee Related DE69535266T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/271,768 US5518964A (en) 1994-07-07 1994-07-07 Microelectronic mounting with multiple lead deformation and bonding
US271768 1994-07-07
PCT/US1995/008182 WO1996002068A1 (en) 1994-07-07 1995-06-29 Microelectronic mounting with multiple lead deformation

Publications (2)

Publication Number Publication Date
DE69535266D1 DE69535266D1 (de) 2006-11-23
DE69535266T2 true DE69535266T2 (de) 2007-01-18

Family

ID=23036993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69535266T Expired - Fee Related DE69535266T2 (de) 1994-07-07 1995-06-29 Mikroelektronische montage mit mehrfachen leiterverformungen

Country Status (8)

Country Link
US (7) US5518964A (de)
EP (1) EP0870325B1 (de)
JP (2) JP3022949B2 (de)
KR (1) KR100211611B1 (de)
AT (1) ATE342582T1 (de)
AU (1) AU2913595A (de)
DE (1) DE69535266T2 (de)
WO (1) WO1996002068A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010062887A1 (de) * 2010-12-13 2012-06-14 Robert Bosch Gmbh Mikrofonpackage und Verfahren zu dessen Herstellung

Families Citing this family (418)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US6836962B2 (en) 1993-11-16 2005-01-04 Formfactor, Inc. Method and apparatus for shaping spring elements
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
US6442831B1 (en) * 1993-11-16 2002-09-03 Formfactor, Inc. Method for shaping spring elements
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6690186B2 (en) 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US20020009827A1 (en) * 1997-08-26 2002-01-24 Masud Beroz Microelectronic unit forming methods and materials
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6499216B1 (en) 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6361959B1 (en) * 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6727579B1 (en) 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5613861A (en) * 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5874780A (en) 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US6239384B1 (en) 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
WO1997011588A1 (en) 1995-09-18 1997-03-27 Tessera, Inc. Microelectronic lead structures with dielectric layers
US6261863B1 (en) 1995-10-24 2001-07-17 Tessera, Inc. Components with releasable leads and methods of making releasable leads
US5763941A (en) * 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
US5665648A (en) * 1995-12-21 1997-09-09 Hughes Electronics Integrated circuit spring contact fabrication methods
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US5907791A (en) * 1996-04-25 1999-05-25 Lucent Technologies Inc. Method of making semiconductor devices by patterning a wafer having a non-planar surface
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
US5859472A (en) * 1996-09-12 1999-01-12 Tessera, Inc. Curved lead configurations
EP1158578B1 (de) * 1996-10-01 2004-06-30 Matsushita Electric Industrial Co., Ltd. Integrierte Schaltung oder Platine mit einer Höckerelektrode und Verfahren zu Ihrer Herstellung
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
SE516207C2 (sv) 1996-11-26 2001-12-03 Ericsson Telefon Ab L M Förfarande och anordning för att ytmontera en komponent stående på en bärare
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6266872B1 (en) * 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US5976913A (en) * 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6083837A (en) 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
WO1998028955A2 (en) * 1996-12-13 1998-07-02 Tessera, Inc. Microelectric assembly fabrication with terminal formation
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6520778B1 (en) 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6204065B1 (en) * 1997-03-27 2001-03-20 Ngk Insulators, Ltd. Conduction assist member and manufacturing method of the same
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US7714235B1 (en) 1997-05-06 2010-05-11 Formfactor, Inc. Lithographically defined microelectronic contact structures
US6115910A (en) * 1997-05-08 2000-09-12 Lsi Logic Corporation Misregistration fidutial
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
KR100577132B1 (ko) * 1997-05-15 2006-05-09 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6389688B1 (en) 1997-06-18 2002-05-21 Micro Robotics Systems, Inc. Method and apparatus for chip placement
DE19735760A1 (de) * 1997-08-18 1999-02-25 Zeiss Carl Fa Lötverfahren für optische Materialien an Metallfassungen und gefaßte Baugruppen
US5998891A (en) 1997-08-19 1999-12-07 Unit Parts Company Alternator with an improved battery terminal assembly
US6335222B1 (en) 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6249135B1 (en) 1997-09-19 2001-06-19 Fujitsu Limited Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6217972B1 (en) 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6255723B1 (en) 1997-10-27 2001-07-03 Tessera, Inc. Layered lead structures
JP3768817B2 (ja) * 1997-10-30 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JPH11142433A (ja) * 1997-11-10 1999-05-28 Mitsubishi Electric Corp 垂直針型プローブカード用のプローブ針とその製造方法
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
KR100247463B1 (ko) * 1998-01-08 2000-03-15 윤종용 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
JP3588801B2 (ja) * 1998-01-12 2004-11-17 セイコーエプソン株式会社 半導体装置の製造方法
US6468830B1 (en) 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6518160B1 (en) 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6495462B1 (en) * 1998-02-09 2002-12-17 Tessera, Inc. Components with releasable leads
AU2594399A (en) * 1998-02-09 1999-08-23 Tessera, Inc. Components with releasable leads
US6557253B1 (en) 1998-02-09 2003-05-06 Tessera, Inc. Method of making components with releasable leads
US6807734B2 (en) * 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
JP3028799B2 (ja) * 1998-02-19 2000-04-04 日本電気株式会社 半導体装置の製造方法
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
JP2000138104A (ja) * 1998-08-26 2000-05-16 Yazaki Corp 回路保護素子の検査構造
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
US6221750B1 (en) 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
US6063648A (en) 1998-10-29 2000-05-16 Tessera, Inc. Lead formation usings grids
US6121141A (en) * 1998-11-24 2000-09-19 Advanced Micro Devices, Inc. Method of forming a void free copper interconnects
JP3502776B2 (ja) 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
KR20070087060A (ko) 1998-12-02 2007-08-27 폼팩터, 인크. 전기 접촉 구조체의 제조 방법
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6644982B1 (en) * 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6378758B1 (en) 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6297069B1 (en) 1999-01-28 2001-10-02 Honeywell Inc. Method for supporting during fabrication mechanical members of semi-conductive dies, wafers, and devices and an associated intermediate device assembly
US6334942B1 (en) 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6651321B2 (en) 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
US6500528B1 (en) 1999-04-27 2002-12-31 Tessera, Inc. Enhancements in sheet processing and lead formation
JP3314757B2 (ja) * 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法
US6333207B1 (en) 1999-05-24 2001-12-25 Tessera, Inc. Peelable lead structure and method of manufacture
US6627478B2 (en) * 1999-05-24 2003-09-30 Tessera, Inc. Method of making a microelectronic assembly with multiple lead deformation using differential thermal expansion/contraction
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6791171B2 (en) 2000-06-20 2004-09-14 Nanonexus, Inc. Systems for testing and packaging integrated circuits
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6559388B1 (en) * 1999-06-08 2003-05-06 International Business Machines Corporation Strain relief for substrates having a low coefficient of thermal expansion
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6713374B2 (en) * 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US6675469B1 (en) 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
JP2001085361A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6465852B1 (en) * 1999-10-20 2002-10-15 Advanced Micro Devices, Inc. Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer
DE19950885A1 (de) * 1999-10-22 2001-04-26 Wuerth Elektronik Gmbh Nachgiebige Kontakte zum anorganischen Substratträger mit dünner Metallisierung und Verfahren zu deren Herstellung
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6602740B1 (en) 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6434817B1 (en) 1999-12-03 2002-08-20 Delphi Technologies, Inc. Method for joining an integrated circuit
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
US6461892B2 (en) 2000-01-26 2002-10-08 Tessera, Inc. Methods of making a connection component using a removable layer
JP3551114B2 (ja) * 2000-02-25 2004-08-04 日本電気株式会社 半導体装置の実装構造およびその方法
US6380060B1 (en) 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US6716671B2 (en) * 2000-03-17 2004-04-06 Tessera, Inc. Methods of making microelectronic assemblies using compressed resilient layer
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6468833B2 (en) * 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
US20030039106A1 (en) * 2000-04-14 2003-02-27 Tatsunori Koyanagi Double-sided wiring board and its manufacture method
US6833984B1 (en) * 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US7122889B2 (en) * 2000-05-03 2006-10-17 Rambus, Inc. Semiconductor module
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US6572781B2 (en) 2000-05-16 2003-06-03 Tessera, Inc. Microelectronic packaging methods and components
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
KR100600092B1 (ko) * 2000-06-28 2006-07-13 닛폰 하츠죠 가부시키가이샤 도전성 접촉자
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6678952B2 (en) * 2000-08-03 2004-01-20 Tessera, Inc. Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
JP2002050717A (ja) * 2000-08-03 2002-02-15 Nec Corp 半導体装置およびその製造方法
US6632575B1 (en) 2000-08-31 2003-10-14 Micron Technology, Inc. Precision fiducial
US6900532B1 (en) * 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
GB0021750D0 (en) * 2000-09-04 2000-10-18 Cambridge Consultants Connection method
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6707149B2 (en) 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6690081B2 (en) 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
US6750396B2 (en) 2000-12-15 2004-06-15 Di/Dt, Inc. I-channel surface-mount connector
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6735387B1 (en) 2001-01-10 2004-05-11 Tim Schnell Motion detector camera
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US7087510B2 (en) 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6696910B2 (en) * 2001-07-12 2004-02-24 Custom One Design, Inc. Planar inductors and method of manufacturing thereof
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
US7605479B2 (en) * 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6939735B2 (en) * 2001-09-13 2005-09-06 Tessera Inc. Microelectronic assembly formation with releasable leads
US6752634B2 (en) * 2001-09-21 2004-06-22 Intel Corporation Contact array for semiconductor package
US6664630B2 (en) 2001-10-16 2003-12-16 Hitachi Maxell, Ltd. Semiconductor device
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
JP2003215161A (ja) * 2002-01-22 2003-07-30 Tokyo Electron Ltd プローブ、プローブの製造方法、プローブの取付方法、プローブの取付装置及びプローブカード
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
US7011530B2 (en) * 2002-05-24 2006-03-14 Sitaraman Suresh K Multi-axis compliance spring
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
US6916181B2 (en) 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US7070419B2 (en) 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US6869290B2 (en) 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
US7087465B2 (en) * 2003-12-15 2006-08-08 Philips Lumileds Lighting Company, Llc Method of packaging a semiconductor light emitting device
US7160121B2 (en) * 2003-12-15 2007-01-09 Palo Alto Research Center Incorporated Stressed metal contact with enhanced lateral compliance
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
US7241680B2 (en) * 2004-04-30 2007-07-10 Intel Corporation Electronic packaging using conductive interposer connector
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US20060006526A1 (en) * 2004-07-06 2006-01-12 Coronati John M Thermal interposer for cooled electrical packages
US20060013680A1 (en) * 2004-07-16 2006-01-19 Tessera, Inc. Chip handling methods and apparatus
US7176703B2 (en) * 2004-08-31 2007-02-13 Hitachi Global Storage Technologies Netherlands B.V. Test probe with thermally activated grip and release
TWI297393B (en) * 2004-09-07 2008-06-01 Via Tech Inc Test socket and upper cover therefor
US20060081983A1 (en) * 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7262079B2 (en) * 2005-02-10 2007-08-28 Altera Corporation Consolidated flip chip BGA assembly process and apparatus
US7456046B2 (en) 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
EP1851798B1 (de) * 2005-02-25 2016-08-03 Tessera, Inc. Mikroelektronische baugruppe mit nachgiebigkeit
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7226821B2 (en) 2005-06-24 2007-06-05 Cardiac Pacemakers, Inc. Flip chip die assembly using thin flexible substrates
KR100722096B1 (ko) * 2005-11-23 2007-05-25 삼성에스디아이 주식회사 휴대용 표시장치
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7982290B2 (en) * 2006-01-12 2011-07-19 Palo Alto Research Center, Inc. Contact spring application to semiconductor devices
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
FR2896914B1 (fr) * 2006-01-30 2008-07-04 Valeo Electronique Sys Liaison Module electronique et procede d'assemblage d'un tel module
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
ITMI20060478A1 (it) 2006-03-16 2007-09-17 Eles Semiconductor Equipment Spa Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
US7544304B2 (en) * 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
US7503767B2 (en) * 2006-08-01 2009-03-17 General Dynamics Advanced Information Systems, Inc. Method and apparatus for compliantly connecting stack of high-density electronic modules in harsh environments
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
SG148054A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US7886437B2 (en) 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
EP2637202A3 (de) 2007-09-28 2014-03-12 Tessera, Inc. Flip-Chip-Verbindung mit zu durch Ätzten ausgebildeten Säulen auf einem Substrat mittels Schmelzmetal verbundenen durch Ätzten ausgebildeten Säulen auf einem mikroelektronischen Bauelement und entsprechendes Herstellungsverfahren
JP4966156B2 (ja) * 2007-10-23 2012-07-04 ソニーケミカル＆インフォメーションデバイス株式会社 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法
US7982316B1 (en) * 2008-02-04 2011-07-19 Amkor Technology, Inc. Semiconductor package having a land to absorb thermal and mechanical stress and fabricating method thereof
US8025530B2 (en) * 2008-07-14 2011-09-27 Savi Technology, Inc. Method and apparatus involving a housing with a sealed electrical connector
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
DE102008058490B3 (de) 2008-11-21 2010-04-29 Continental Automotive Gmbh Schaltungsplatte und Verfahren zur Herstellung einer Schaltungsplatte
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8039938B2 (en) * 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2010141297A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8227918B2 (en) 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
US8679591B2 (en) * 2009-11-17 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing voids in a copper-tin interface and structure formed thereby
US8278748B2 (en) 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
US8637778B2 (en) * 2010-04-08 2014-01-28 Intel Corporation Debond interconnect structures
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8624342B2 (en) 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9117811B2 (en) * 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
JP2013030748A (ja) * 2011-06-21 2013-02-07 Shinko Electric Ind Co Ltd 電子部品
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US20130176691A1 (en) 2012-01-10 2013-07-11 Hzo, Inc. Masks for use in applying protective coatings to electronic assemblies, masked electronic assemblies and associated methods
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
CN104364020A (zh) 2012-06-18 2015-02-18 Hzo股份有限公司 对全装配电子设备的内部表面施加保护涂层的系统和方法
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
JP2014120657A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
CN104994965A (zh) 2013-01-08 2015-10-21 Hzo股份有限公司 用于施涂保护性涂层的掩蔽基底
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6161918B2 (ja) * 2013-02-25 2017-07-12 新光電気工業株式会社 半導体装置
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
JP2014220329A (ja) * 2013-05-07 2014-11-20 住友電気工業株式会社 半導体装置の製造方法
US9269642B2 (en) * 2013-06-12 2016-02-23 Globalfoundries Inc. Methods for testing integrated circuits of wafer and testing structures for integrated circuits
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9698308B2 (en) * 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10438907B2 (en) * 2016-12-11 2019-10-08 Cyntec Co., Ltd. Wireless package with antenna connector and fabrication method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP7077650B2 (ja) * 2018-02-16 2022-05-31 トヨタ自動車株式会社 ボンディング装置、及びボンディング方法
JP7060989B2 (ja) * 2018-03-22 2022-04-27 セイコーインスツル株式会社 電子部品の接続構造、電子機器、電子機器の製造方法
CN113130432B (zh) * 2019-12-30 2022-12-27 华为机器有限公司 一种电子模块及电子设备
KR20230066590A (ko) * 2020-09-17 2023-05-16 린텍 오브 아메리카, 인크. 나노섬유 필름 인장 제어

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3342189A (en) 1964-06-04 1967-09-19 Loretta M Houston Elevated wig for forming an enlarged hairdo
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
DE2608250C3 (de) * 1976-02-28 1985-06-05 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum Thermokompressions-Verbinden von auf Halbleiterkörpern befindlichen Metall-Anschlußkontakten mit zugeordneten Gehäuseanschlußteilen und Vorrichtung zur Durchführung des Verfahrens
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4326663A (en) * 1978-07-20 1982-04-27 Eltec Instruments, Inc. Pyroelectric detector
JPS6038809B2 (ja) * 1979-11-20 1985-09-03 信越ポリマ−株式会社 異方導電性を有するエラスチツク構造体の製造方法
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
CA1220877A (en) * 1983-12-19 1987-04-21 David V. Lang Method of making contact to semiconductor device
GB8407847D0 (en) * 1984-03-27 1984-05-02 Emi Ltd Sensing apparatus
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
JPS6191939A (ja) * 1984-10-12 1986-05-10 Toshiba Corp 半導体ワイヤボンデイング用ト−チ
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US4812191A (en) * 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US5230931A (en) * 1987-08-10 1993-07-27 Semiconductor Energy Laboratory Co., Ltd. Plasma-assisted cvd of carbonaceous films by using a bias voltage
JPS6455633A (en) * 1987-08-26 1989-03-02 Nippon Denki Home Electronics Picture input signal generator
HU197469B (en) * 1987-10-23 1989-03-28 Laszlo Holakovszky Spectacle like, wearable on head stereoscopic reproductor of the image
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
EP0361985B1 (de) * 1988-09-30 1994-12-07 Raychem Limited Verbindungsartikel für Hybrid-Mikrochip
FR2639763B1 (fr) * 1988-11-29 1992-12-24 Schlumberger Ind Sa Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
JP2755696B2 (ja) * 1989-03-14 1998-05-20 株式会社東芝 半導体装置及びその製造方法
EP0433997A2 (de) * 1989-12-19 1991-06-26 Rogers Corporation Verbessertes Steckverbindungssystem und Zwischenverbindungselement
US5049085A (en) * 1989-12-22 1991-09-17 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
JP2782874B2 (ja) * 1989-12-27 1998-08-06 松下電器産業株式会社 魚釣り用電動リール
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5047830A (en) * 1990-05-22 1991-09-10 Amp Incorporated Field emitter array integrated circuit chip interconnection
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US5131852A (en) * 1991-08-23 1992-07-21 Amp Incorporated Electrical socket
US5152695A (en) * 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
DK0592969T4 (da) 1992-10-16 1999-12-27 Solvay Interox Gmbh Ved belægning stabiliserede natriumpercarbonater
US5741296A (en) * 1993-11-02 1998-04-21 Karl Storz Gmbh & Co. Instrument for the application of prostheses inside the body
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
JP3108734B2 (ja) 1996-05-23 2000-11-13 五洋建設株式会社 仮設屋根の解体工法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010062887A1 (de) * 2010-12-13 2012-06-14 Robert Bosch Gmbh Mikrofonpackage und Verfahren zu dessen Herstellung
DE102010062887B4 (de) * 2010-12-13 2014-01-30 Robert Bosch Gmbh Mikrofonpackage und Verfahren zu dessen Herstellung
US8705776B2 (en) 2010-12-13 2014-04-22 Robert Bosch Gmbh Microphone package and method for manufacturing same

Also Published As

Publication number Publication date
JP3022949B2 (ja) 2000-03-21
KR100211611B1 (ko) 1999-08-02
ATE342582T1 (de) 2006-11-15
WO1996002068A1 (en) 1996-01-25
US5801441A (en) 1998-09-01
AU2913595A (en) 1996-02-09
JPH0855881A (ja) 1996-02-27
JPH10256314A (ja) 1998-09-25
EP0870325B1 (de) 2006-10-11
US5913109A (en) 1999-06-15
EP0870325A1 (de) 1998-10-14
US6635553B1 (en) 2003-10-21
JP2898265B2 (ja) 1999-05-31
DE69535266D1 (de) 2006-11-23
US6080603A (en) 2000-06-27
KR960006723A (ko) 1996-02-23
EP0870325A4 (de) 1998-10-14
US5518964A (en) 1996-05-21
US6194291B1 (en) 2001-02-27
US6104087A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69535629T2 (de) Montage von elektronischen komponenten auf einer leiterplatte
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
US6316289B1 (en) Method of forming fine-pitch interconnections employing a standoff mask
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
US6492201B1 (en) Forming microelectronic connection components by electrophoretic deposition
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE60210109T2 (de) Halbleitervorrichtung mit nachgiebigen elektrischen Anschlüssen, Einrichtung, die die Halbleitervorrichtung enthält und Verfahren zum Ausbilden der Vorrichtung
DE102008034159A1 (de) Elektronikbauelement und Verfahren zu seiner Herstellung
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
US6309910B1 (en) Microelectronic components with frangible lead sections
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
US7268304B2 (en) Microelectronic connection components having bondable wires
DE10258094B4 (de) Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee