DE69631742T2

DE69631742T2 - Kodierungs- und Dekodierungsverfahren für Datenübertragung

Info

Publication number: DE69631742T2
Application number: DE1996631742
Authority: DE
Inventors: Hidekazu Shinagawa-ku Kikuchi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-12-15
Filing date: 1996-12-13
Publication date: 2005-02-10
Anticipated expiration: 2016-12-14
Also published as: US5828326A; EP0781054B1; JPH09168147A; DE69631742D1; JP3661890B2; EP0781054A3; EP0781054A2

Description

HINTERGRUND DER ERFINDUNG
GEBIET DER ERFINDUNG
Die Erfindung betrifft ein Bilddatenübertragungsverfahren und ein Bilddatenempfangsverfahren und ist insbesondere auf den Fall anwendbar, bei dem die Bilddaten zu einer Digitalsteueranzeigeeinrichtung übertragen werden, die durch eine Flüssigkristall-Anzeigeeinrichtung zur Anzeige eines von einem Computer verarbeiteten Bildes verkörpert ist.
BESCHREIBUNG DER VERWANDTEN TECHNIK
Wie in 1 gezeigt werden zu einer Flüssigkristall-Anzeigeeinrichtung 1 dieser Art üblicherweise Videosignale S10 bis S12 übertragen, die computerbearbeitete digitale Bilddaten der drei Primärfarben S1 bis S6 sind, die in Bezug auf jede Primärfarbe in analoge Form umgewandelt worden sind. Die Flüssigkristall-Anzeigeeinrichtung 1 wandelt die Videosignale S10 bis S12 mittels Analog-zu-Digital-Wandlern 5 bis 7 in digitale Bilddaten S13 bis S18 zurück und steuert den Anzeigezustand des Bildes in Realzeit.
Bei diesem Verfahren besteht der Nachteil, dass die Herstellungskosten der Flüssigkristall-Anzeigeeinrichtung in Reaktion auf eine Zunahme der Zahl der Anzeigepixel oder der Abstufungen zunimmt, da Hochgeschwindigkeits-Multibit-Analog-zu-Digital-Wandler erforderlich sind. Aus diesem Grund ist, wie in 2 gezeigt, ein Verfahren angenommen worden, wodurch in einem Computer parallel verarbeitete Bilddaten S21 bis S26 durch ein Kabel parallel (als Signale S27 bis S32) zu einer Flüssigkristall-Anzeigeeinrichtung 10 übertragen werden.
Jedoch in dem Fall, bei dem Bilddaten S27 bis S32 durch ein Übertragungskabel 13, das mehrere Leiter zusammengebündelt aufweist, parallel übertragen werden, kann, wie bei den Wellenformen (F) und (G) der 3 gezeigt, ein eine zeitliche Verschiebung (synchrone Verschiebung) S34 bzw. Übersprechen S35 aufgrund einer gegenseitigen Interferenz zwischen den übertragenen Bilddatensignalen S27 bis S32 erzeugt werden. Deshalb ist das Problem aufgetreten, dass die Übertragungskapazität und die Übertragungsdistanz des Übertragungskabels 13 beschränkt sind und die Größen des Übertragungskabels 13 und des Verbinders vergrößert werden.
Zur Vermeidung solcher Probleme könnte ins Auge gefasst werden, die Bilddaten zu serialisieren und sie dann zu übertragen. Durch dieses Verfahren ist es möglich, eine zeitliche Verschiebung oder Übersprechen der Bilddaten zu eliminieren und die Bilddaten zu übertragen.
Jedoch sind, wie in 4B gezeigt, gemäß der Serialisierung der Bilddaten der jeweiligen Pixel (0, 0) bis (X, Y) eines Blatts des Bildes in serielle Bilddaten übersetzt worden, wobei eine gewisse Zahl Bits einfach ein einzelnes Wort werden. In diesem Zusammenhang besteht, wie in 4A gezeigt, ein einzelnes Blatt des Bildes aus X Pixeln und Y Pixeln in der horizontalen Richtung bzw. der vertikalen Richtung.
Bei diesem Umsetzungsverfahren ist es erforderlich gewesen, zu den Bilddaten Steuerdaten, die als Anfangsblock bzw. Header bezeichnet werden, hinzuzufügen, um die Wortsynchronisation zum Zeitpunkt der Zurückwandlung der empfangenen seriellen Bilddaten in die Bilddaten der jeweiligen Pixel herzustellen.
Jedoch weist ein einzelnes Wort dieses Headers eine andere Zahl Bits im Vergleich zu einem einzelnen Wort der Bilddaten auf. So besteht der Nachteil, dass der Aufbau aufgrund der Tatsache, dass die Bildsteuerschaltung in der Flüssigkristall-Anzeigeeinrichtung den Header, der eine andere Wortlänge aufweist, von den seriellen Bilddaten unterscheiden und ihn extrahieren muss, kompliziert wird.
Bei diesem Verfahren besteht das Problem, dass die Bilddaten gebrochen (unterbrochen) werden, wenn der Header extrahiert wird, und so kann ein stabilisierter Empfang nicht aus geführt werden. Außerdem besteht bei dem Verfahren zur parallelen Übertragung der digitalen Bilddaten der Nachteil, dass jeweilige dedizierte Kabel zur Übertragung der Vertikalsynchronisationsdaten und der Horizontalsynchronisationsdaten zusätzlich zum Kabel zur Übertragung der Bilddaten separat erforderlich sind und deshalb die Größen des Verbinders und des Übertragungskabels groß werden und die Handhabung kompliziert ist.
Verschiedene Synchronisationssysteme für digitale Kommunikationssysteme, die einen Multiplexer im Sender und einen Demultiplexer im Empfänger aufweisen, gehen aus US 3 369 699 A , EP 0 680 215 A und US 4 247 936 A hervor.
ZUSAMMENFASSUNG DER ERFINDUNG
Im Hinblick auf das Vorstehende ist es eine Aufgabe dieser Erfindung, ein Bilddatenübertragungsverfahren und ein Bilddatenempfangsverfahren bereitzustellen, welche die Bilddaten und die Synchronisationsdaten durch eine einzige Kabelleitung ohne einen Bruch von Übertragung oder Empfang der Bilddaten übertragen und empfangen können.
Die vorstehende Aufgabe und andere Aufgaben der Erfindung sind durch die Bereitstellung eines wie in Anspruch 1 definierten Bilddatenübertragungsverfahrens gelöst worden, das die Schritte aufweist: Zeitmultiplexen von Bilddaten, die aus für jeweilige Pixel gebildeten m-Bit-Daten und Synchronisationsdaten, welche die Synchronisierungszeitsteuerung bzw. das Synchronisierungstiming der Bilddaten einstellen, zusammengesetzt sind bzw. bestehen, und dann Übertragen der Daten in Serie, wobei die Verarbeitung zu einem Zeitpunkt, bei dem nur die m-Bit-Daten zu übertragen sind und die Verarbeitung zu einem Zeitpunkt, bei dem die m-Bit-Daten und die Synchronisationsdaten zu übertragen sind, entsprechend verschiedenen Prozeduren ausgeführt werden, und dann in beiden Fällen die Übertragung mit den Daten in n-Bit-Form ausgeführt wird. Wenn die Synchronisationsdaten nicht übertragen werden, werden „n" und „k" so eingestellt, dass n > m und k < n–m gilt, und die m-Bit-Daten für jedes Pixel werden auf der Basis einer Codierungsünersetzungssetzung- bzw. Codierungstranslationstabelle zwischen n-Bit-codierten Daten und m-Bit-Daten in n-Bit-codierte Daten übersetzt, wobei die n-Bit-Datencodes so gewählt werden, dass sich ein Strom identischer logischer Bits nicht für mehr als oder gleich „k" fortsetzt, selbst wenn eine beliebige Kombination von Codewörtern zeitgemultiplext und sequentiell übertragen wird, und dann die n-Bit-codierten Daten zeitgemultiplext und übertragen werden. Wenn die Synchronisationsdaten übertragen werden, werden die m-Bit-Daten für jedes Pixel direkt zeitgemultiplext, und es wird ein serieller Code, der aus n–m Bits besteht und eine spezifische Bitfolge enthält, die „k" kontinuierliche Bits identischer Logik ist, zu den zeitgemultiplexten m-Bit-Daten hinzugefügt und dann übertragen.
Unter der Bedingung n > m und k > n–m werden, wenn die Synchronisationsdaten nicht übertragen werden, die m-Bit-Bilddaten für die jeweiligen Pixel in n-Bit-Codewörter übersetzt und dann zeitgemultiplext und übertragen, wodurch es keinen Strom aus „k" oder mehr identischen logischen Bits in den n-Bit-codierten Daten gibt, selbst wenn die Codewörter in einer beliebigen Kombination sequenziell zeitgemultiplext und übertragen werden. Wenn andererseits die Synchronisationsdaten übertragen werden, werden die m-Bit-Bilddaten der Pixel direkt zeitgemultiplext, und zu diesen Daten wird ein serieller Code hinzugefügt, der aus n–m Bits besteht und eine spezifische Bitfolge, die „k" kontinuierliche Bits identischer Logik ist, enthält, so dass die Bilddaten und die Synchronisationsdaten durch eine einzige Übertragungsleitung ohne einen Bruch von Übertragung oder Empfang der Bilddaten übertragen und empfangen werden können.
Außerdem wird bei der vorliegenden Erfindung der serielle n-Bit-Codestrom unter Verwendung verschiedener Prozeduren in Übereinstimmung damit, ob die spezifische Bitfolge, die „k" kontinuierliche Bits identischer Logik ist, von den seriellen n-Bit-codierten Daten, die über die Übertragungsleitung empfangen worden sind, detektiert worden ist oder nicht. Somit werden „n", „m" und „k" so eingestellt, dass n > m und k < n–m gilt. Wenn die spezifische Bitfolge, die „k" kontinu ierliche Bits identischer Logik ist, von den seriell codierten n-Bit-Daten, die durch die Übertragungsleitung empfangen worden sind, detektiert worden sind, wird das Synchronisationstiming für die m-Bit-Bilddaten für jedes Pixel, die aus den seriell codierten n-Bit-Daten erhalten werden, eingestellt, und m-Bit-Daten, die durch Eliminieren der die spezifische Bitfolge enthaltenden kontinuierlichen n–m Bits von den seriell codierten n-Bit-Daten erhalten worden sind, werden in die m-Bit-Bilddaten des ersten Pixels auf der Abtastzeile zurückgewandelt. Wenn die spezifische Bitfolge, das heißt die „k" kontinuierlichen Bits identischer Logik in den seriell codierten n-Bit-Daten nicht detektiert wird bzw. werden, werden „n", „m" und „k" eingestellt, und die seriell codierten n-Bit-Daten werden auf der Basis der Codierungstranslationstabelle in die „m" Bits decodiert, wobei die n-Bit-Datencodes so gewählt worden sind, dass sich identische logische Bits nicht für mehr als oder gleich „k" Bits fortsetzen, selbst wenn sie in einer beliebigen Kombination und auch auf der Basis des Synchronisationstimings zeitgemultiplext und sequentiell übertragen werden, und werden dann in Bilddaten, die aus m-Bit-Daten für jedes Pixel bestehen, zurückgewandelt.
Insbesondere betrifft die Erfindung ein wie im Anspruch 1 definiertes digitales Datenübertragungsverfahren für digitale Daten, die aus einer Sequenz von Datenelementen aus jeweils m Bits und Synchronisationsdaten zur Einstellung des Timings der digitalen Daten zusammengesetzt sind.
Andere Aspekte der Erfindung sind in den Ansprüchen 2 bis 7 definiert.
Die Natur, das Prinzip und die Nützlichkeit der Erfindung werden aus der folgenden detaillierten Beschreibung deutlicher, wenn diese in Verbindung mit den beigefügten Zeichnungen gelesen wird, in denen gleiche Teile mit gleichen Bezugszahlen oder -buchstaben bezeichnet sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
In den beigefügten Zeichnungen sind
1 und 2 schematische Darstellungen, die Verfahren zur Übertragung von Bilddaten gemäß der verwandten Technik darstellen;
3 ist ein Wellenformdiagramm, das zeitliche Verschiebung und Übersprechen aufgrund paralleler Übertragung zeigt;
4A und 4B sind schematische Diagramme, die das Pixellayout und die Bilddatenanordnung im Fall einer Serialisierung der Bilddaten zeigen;
5 ist ein schematisches Blockdiagramm, das die Struktur eines Bildanzeigesystem gemäß der ersten Ausführungsform des Bilddatenübertragungsverfahrens und des Bilddatenempfangsverfahrens der vorliegenden Erfindung darstellt;
6 ist ein Schaltbild, das ein Beispiel der Synchronisationsdaten-Detektionsschaltung erläutert;
7 ist ein Timingdiagramm, das die Zeitsteuerung bzw. das Timing paralleler Bilddaten der jeweiligen Pixel und die Synchronisationsdaten für aus 1024 × 768 Pixeln gebildete Bilder zeigt;
8 ist ein Diagramm, das eine Übersetzungs- bzw. Translationstabelle zur Codierung zwischen 3-Bit-Daten und 4-Bit-Codes gemäß einem mit der bevorzugten Ausführungsform der Erfindung kompatiblen Beispiel zeigt; und
9 ist ein schematisches Diagramm, das die Datenanordnung serieller Bilddaten und Synchronisationsdaten, die entsprechend dem Beispiel nach 8 codiert sind, zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Die bevorzuge Ausführungsform dieser Erfindung wird nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben:
Die Struktur eines Bildanzeigesystems der bevorzugten Ausführungsform gemäß der vorliegenden Erfindung wird unter Bezugnahme auf die 5 bis 9 beschrieben.
5 zeigt ein Bildanzeigesystem 20 als Ganzes. In einem Hauptkörper 21 werden ein Datentakt S40, parallele m-Bit-Bilddaten S41 bis S57 und ihre Synchronisationsdaten S58 und S59 durch Zeitmultiplex überlagert, wodurch seriell codierte n-Bit-Daten S60 erzeugt werden. Das Bildanzeigesys tem 20 führt die codierten Daten S60 über ein Übertragungskabel 22, das eine einzelne Übertragungsleitung ist, einer Flüssigkristall-Anzeigeeinrichtung 23 zu, und wandelt dann die codierten Daten S60 in einen Datenblock S61, parallele m-Bit-Bilddaten S62 bis S78 und ihre Synchronisationsdaten S79 und S80 zurück.
Durch diese Mittel steuert das Bildanzeigesystem den Anzeigezustand des Zeitpunkts, bei dem das im Hauptkörper 21 parallel verarbeitete Bild auf einem Bildanzeigeteil 24 der Flüssigkristall-Anzeigeeinrichtung 23 angezeigt wird, ohne einen Bruch in den Bilddaten der jeweiligen Pixel in Realzeit.
Der Hauptkörper 21 wird von einem Mikrocomputer (nicht gezeigt) gesteuert und entwickelt von außen zugeführte Bilddaten auf dem Video-RAM (nicht gezeigt). Der Hauptkörper 21 führt die parallelen m-Bit-Bilddaten der jeweiligen Pixel auf dem Video-RAM einer Codierungsschaltung 25 (die mit integrierten Schaltungen aufgebaut ist) in der Form der aus jeweiligen Bits bestehenden Bilddaten S40 bis S57 zu. So übersetzt der Hauptkörper 21 die „m" Bits jedes Pixels in ein korrespondierendes n-Bit-Codewort in der Codierungsschaltung 25, wobei m < n gilt, und erzeugt die codierten Daten S60, worin der jeweilige n-Bit-Code ein einzelnes Wort bildet.
Jedoch zum Zeitpunkt der Übertragung der Synchronisationsdaten S58 und S59 codiert die Codierungsschaltung 25 des Hauptkörpers 21 die Synchronisationsdaten S58 und S59 in einen (n-m)-Bit-Code, der eine spezifische Bitfolge, die ein kontinuierlicher Strom aus „k" Bits identischen logischen Zustands ist, enthält, wobei k < n–m gilt. Zu diesem Zeitpunkt stoppt der Hauptkörper 21 die Codierung von Pixelbilddaten. Dann fügt der Hauptkörper 21 in der Codierungsschaltung 25 den (n-m)-Bit-Code, der die Synchronisationsdaten S58 und S59 repräsentiert, zum Start der nächsten m-Bit-Bilddaten, die nicht codiert worden sind, hinzu, so dass wie bei den anderen Wörtern ein Wort mit „n" Bits aufgebaut ist.
Die Flüssigkristall-Anzeigeeinrichtung 23 leitet in der mit integrierten Schaltungen aufgebauten Decodierungsschal tung 26 die Synchronisationsdaten von den seriell codierten Daten S60 ab, unterteilt die codierten Daten S60 bei Zeitsteuerungen bzw. Timings, die auf den Synchronisationsdaten basieren, in jeweilige „n" Bits, und sondert die jeweiligen Wörter ab. Alle Wörter der codierten Daten S60 bestehen aus jeweils n Bits, und deshalb kann eine in der Decodierungsschaltung 26 platzierte Schaltung zur Absonderung der Wörter einfach aufgebaut sein. Die Flüssigkristall-Anzeigeeinrichtung 23 wandelt in der Decodierungsschaltung 26 die jeweiligen Wörter vom n-Bit-Code in „m" Bits zurück und führt der Bildsteuerschaltung 27 parallele Bilddaten S61 bis S78, die aus den jeweiligen Bits der „m" Bits bestehen, zu.
Wenn die spezifische Bitfolge, welche die „k" kontinuierlichen Bits identischer Logik ist, durch die Decodierungsschaltung 26 von den n–m Bits an der Vorderseite eines Wortes detektiert worden ist, entscheidet die Flüssigkristall-Anzeigeeinrichtung 23, dass die Synchronisationsdaten erhalten worden sind. So erzeugt die Flüssigkristall-Anzeigeeinrichtung 23 die Vertikalsynchronisationsdaten S79 und die Horizontalsynchronisationsdaten S80 entsprechend der spezifischen Bitfolge bei der Decodierungsschaltung 26 und führt sie der Bildsteuerschaltung 27 zu.
Dann führt die Flüssigkristall-Anzeigeeinrichtung 23 die „m" Bits, die durch Eliminieren des die spezifische Bitfolge enthaltenden (n-m)-Bit-Codes erhalten worden sind, der Bildsteuerschaltung 27 ohne Decodierung durch die Decodierungsschaltung 26 zu. Durch dieses Mittel steuert die Flüssigkristall-Anzeigeeinrichtung 23 das Timing der nicht unterbrochenen parallelen m-Bit-Bilddaten S61 bis 568 bei der Bildsteuerschaltung 27 auf der Basis der Vertikalsynchronisationsdaten S79 und der Horizontalsynchronisationsdaten S80 und bewirkt, dass der Bildanzeigeteil 24 das Bild anzeigt.
In dem Fall, dass k = 5 gilt, kann die Decodierungsschaltung 26 eine wie in 6 gezeigte Synchronisationsdaten-Detektionsschaltung 28 aufweisen, die seriell codierte Daten S60 empfängt, um die spezifische Bitfolge, welche die „k" kontinuierlichen Bits identischer Logik ist, zu detektie ren. Die Synchronisationsdaten-Detektionsschaltung 28 verzögert die codierten Daten S60 sequentiell mittels vier D-Flip-Flops 29 bis 32, um verzögerte Bilddaten S81 bis S84 zu erzeugen, die jeweils um eine Taktperiode bis vier Taktperioden verzögert worden sind.
Die Synchronisationsdaten-Detektionsschaltung 28 führt das laufende Codewort S60 und die verzögerten Bilddaten S81 bis S84 einer UND-Schaltung 33 und einer NAND-Schaltung 34 als die Bedingungseingaben zu.
Die Synchronisationsdaten-Detektionsschaltung 28 führt die Ausgabe S85 der 4-Eingang-UND-Schaltung 33 und die Ausgabe S86 der 4-Eingang-NAND-Schaltung 34 einer ODER-Schaltung 35 als die Bedingungseingaben zu. Auf diese Weise ist die Synchronisationsdaten-Detektionsschaltung 28 fähig, eine spezifische Bitfolge, die aus fünf kontinuierlichen logischen „1"-en des Datencodes S60 besteht, zu detektieren, und eine spezifische Bitfolge, die aus fünf kontinuierlichen logischen „0"-en besteht, zu detektieren.
Als Nächstes wird das Verfahren der Bilddatenübersetzung gemäß der vorliegenden Ausführungsform der vorliegenden Erfindung beschrieben.
Wenn die „m" Bits von der Codierungsschaltung 25 in den n-Bit-Code übersetzt werden, führt der Hauptkörper 21 die Übersetzung unter Verwendung der angegebenen Übersetzungs- bzw. Translationstabelle derart aus, dass der Datencode S60 die nachstehend erläuterte erste bis vierte Bedingung erfüllt. Die Flüssigkristall-Anzeigeeinrichtung 23 wendet die dargelegte Translationstabelle an, um die inverse Translation bzw. Übersetzung der n-Bit-Codewörter des codierten Datenstroms S60 in die korrespondierenden „m" Bits auszuführen.
In diese angegebene Translationstabelle können nur beliebige logische n-Bit-Arrays aufgenommen werden, bei denen die maximale Lauflänge „j" des identischen logischen Bits in allen Kombinationen der n-Bit-Codes zum Zeitpunkt der Übersetzung der „m" Bits in den n-Bit-Code j < k erfüllt. Außerdem wird durch diese angegebene Translationstabelle bewirkt, dass beliebige „m" Bits und ein beliebiger n-Bit-Code ohne Überlappung miteinander korrespondieren (das heißt, es gibt eine Eins-zu-Eins-Beziehung zwischen m-Bit-Datenwörtern und n-Bit-Codewörtern).
Zusätzlich zu der nachstehend beschriebenen ersten bis vierten Bedingung bildet die Codierungsschaltung 25, wie vorstehend angegeben, die jeweiligen Codewörter mit „n" Bits stets und bewirkt, dass alle Wörter die Pixeldaten enthalten, und verarbeitet die Übertragung der Pixeldaten in einer nicht unterbrochenen Weise.
Die erste Bedingung ist, dass der Datencode S60 eine große Zahl Datenübergänge enthalten soll, um eine Extraktion von Taktsignalen aus den seriell codierten Daten S60 zu erleichtern. Die zweite Bedingung ist, dass das Verhältnis von logischen „1"-en zu logischen „0"-en des Datencodes S60 gerade oder nahezu gerade ist. Die dritte Bedingung ist, dass der Datencode S60 Charakteristiken derart besitzt, dass der Begrenzer der jeweiligen Wörter detektiert werden kann, wenn der n-Bit-Code des Datencodes S60 zu den „m" Bits zurückzubringen ist. Die vierte Bedingung ist, dass die Zahl hinzugefügter Bits kleiner als die der originalen Daten ist, wenn redundante Bits zu den originalen Daten zum Zweck der Serialisierung hinzugefügt sind.
Die erste Bedingung ist notwendig, um ein Taktsignal, das heißt ein Signal zum Anzeigen des Timings zum Extrahieren der logischen „0" und der logischen „1" der seriellen Daten aus den seriell codierten Daten S60, dessen Spannung wiederholt steigt und fällt, bei der Decodierungsschaltung 26 abzuleiten. Die Decodierungsschaltung 26 extrahiert das Taktsignal mittels einer PLL-Schaltung (PLL = Phase Locked Loop = Phasenverriegelungsschleife) oder eines Oberflächenwellen- bzw. SAW-Filter-Resonators (SAW = surface acoustic wave = akustische Oberflächenwelle) usw. Wenn es jedoch nicht genug Datenübergänge gibt, tendiert die PLL-Schaltung zur Verstimmung und das Ausgangssignal des Filters wird erniedrigt. Aus diesem Grund ist es wünschenswert, dass ein oder mehrere Datenübergänge alle vier bis fünf Bits der codierten Daten auftreten sollten.
Beispielsweise sind in rohen Bilddaten, die durch Bildaufbereiten bzw. Abbilden eines Objekts erhalten werden, Bilddaten, die mit einem perfekten schwarzen Bild, das schwarze Farbe auf der ganzen Oberfläche des Anzeigeschirms anzeigt, korrespondieren, möglich, und deshalb kann die Zahl Datenübergänge stark reduziert sein. Aus diesem Grund werden zum Zeitpunkt der Übersetzung der parallelen Bilddaten in serielle Daten die originalen Bilddaten gemeinsam in eine gewisse Datenfolge codiert und Datenübergänge erhöht.
Um die Zahl Datenübergänge zu erhöhen, werden Scramble bzw. Verwürfeln oder m-Bit-in-n-Bit-Übersetzung angewendet. Das erstere ist ein Verfahren zum wahrscheinlichkeitsmäßigen Unterbinden des Auftretens von Daten derart, dass sich Bits mit logisch identischem Wert lange Zeit fortsetzen, wobei eine Pseudozufallszahlerzeugungsschaltung verwendet wird. Die letztere ist ein Verfahren zur Erzeugung erzwungener Datenübergänge durch Übersetzung der originalen m-Bit-Daten in n-Bit-Daten entsprechend einer gewissen Regel. Auf der Empfangsseite werden die originalen Daten durch inverse Übersetzung wiedergegeben.
Die zweite Bedingung ist eine Bedingung zum Sicherstellen des empfangenden Randes, das heißt, zur leichten Wiedergabe des Gleichsignalpegels bzw. DC-Pegels gegen Dämpfung oder Störung der Signalwellenform, die im Prozess der Übertragung der seriellen Daten mit hoher Übertragungsrate erzeugt werden. Um die zweite Bedingung zu erfüllen, ist es wünschenswert, dass das Verhältnis von logisch „1" zu logisch „0" innerhalb von 1:7 bis 7:1 sein sollte.
Die dritte Bedingung ist eine Bedingung zur Detektion des Timings zum Extrahieren von Multibitdaten (eines Multibitdatenwortes), die (das) einen mit Pixeldaten eines gewissen Zeitpunktes auf der Übertragungsseite korrespondierenden Satz als einen einzelnen Satz auf der Empfangsseite bilden (bildet). Um die dritte Bedingung zu erfüllen wird üblicherweise eine Datenfolge, die eine spezifische Bitfolge enthält, die nicht gänzlich in anderen Teilen der seriellen Daten existiert oder sehr selten existiert (das heißt ein Header) irgendwo in die seriellen Daten eingesetzt. Durch diesen Header (der ein serieller Code ist) kann das Timing zum Extrahieren eines Wortes von der Übertragungsseite zur Empfangsseite übertragen werden. Wie vorstehend angegeben setzt die Codierungsschaltung 25 den (n-m)-Bit-Code, der die spezifische Bitfolge, welche die „k" kontinuierlichen Bits identischer Logik ist, als den Header ein, um das Synchronisationstiming zu übertragen.
Die vierte Bedingung ist so, dass die Bits, die zum Zweck der Erfüllung der vorstehend erwähnten dritten Bedingung hinzugefügt werden, beispielsweise die Bits, die aufgrund einer m-Bit-in-n-Bit-Übersetzung oder der Bits des Headers hinzugefügt werden, weniger als die originalen Daten sind. Die vierte Bedingung ist eine Bedingung zur Unterdrückung eines übermäßigen Anstiegs der Übertragungsrate der seriellen Daten und zur Erleichterung der Bürde der seriellen Übertragungshardware, und das 1,4fache der originalen Daten oder niedriger ist wünschenswert.
Als Nächstes wird die Operation der bevorzugten Ausführungsform der vorliegenden Erfindung beschrieben.
Bei der obigen Struktur sei nun angenommen, dass die horizontale Pixelzahl und die vertikale Pixelzahl des Anzeigeschirms der Flüssigkristall-Anzeigeeinrichtung 23 gleich 1024 bzw. 768 sind und die jeweiligen Abstufungen von rot, grün und blau mit sechs Bits für jedes Pixel angezeigt werden, und dass 262.144 Farben von 6 × 3 = 18 Bits angezeigt werden. Außerdem sei angenommen, dass die Anzeigerate gleich 80 [Bild/s] ist und die Synchronisationsdaten aus den Vertikalsynchrondaten und den Horizontalsynchrondaten bestehen. Zur Realisierung einer solchen Anzeige muss der Hauptkörper 21 der Bildsteuerschaltung 27 Bilddaten der Pixel von 80 [Bild/s] × 1024 [Spalte] × 768 [Zeile] = 62, 9 × 106 [Pixel] zuführen.
Zu diesem Zeitpunkt übersetzt der Hauptkörper 21, wie in 7 gezeigt, für jedes einzelne Blatt des Bildes die 18-Bit-Bilddaten (A) der jeweiligen Pixel, die vom ersten Pixel (0, 0) auf der Abtastzeile bis zum letzten Pixel (1023, 767) reichen, unabhängig von oder zusammen mit den Horizontalsyn chronisationsdaten (B) und den Vertikalsynchronisationsdaten (C) entsprechend den vom logischen Pegel der Synchronisationsdaten abhängenden verschiedenen Prozeduren in 24-Bit-Datencodes und überträgt sie dann.
Als Nächstes wird das Verfahren der Datencodeübersetzung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung beschrieben.
Zuerst wird eine Erläuterung des Falles gegeben, bei dem die Horizontalsynchronisationsdaten und die Vertikalsynchronisationsdaten auf dem logischen „0"-Pegel sind (nachstehend wird dies so bezeichnet, dass die Synchronisationsdaten inaktiv sind). Zu diesem Zeitpunkt unterteilt der Hauptkörper 21 die 18-Bit-Bilddaten jedes Pixels in 3-Bits in der Codierungsschaltung 25 und übersetzt sie dann in 4-Bit-Codes, wodurch bewirkt wird, dass die jeweiligen 3-Bits entsprechend der in 8 gezeigten Translationstabelle TBL1, die eine Codierungstranslationstabelle ist, mit den 4-Bit-Codes korrespondieren.
Dann ordnet der Hauptkörper 21 sechs 4-Bit-Codes, die in Reaktion auf die 18-Bit-Daten in Serie erhalten worden sind, sequentiell an, um ein Wort des 24-Bit-Code zu erzeugen. Auf diese Weise sind die Bilddaten für jedes Pixel von 18-Bit in 24-Bit übersetzt worden. Da m = 18 und n = 24 gilt, ist m < n erfüllt.
In diesem Zusammenhang kann bewirkt werden, dass die 4-Bit-Codes „0010", „0011", „0101", „0110", „1001", „1010", „1011" und „1100", die in der Translationstabelle TBL1 enthalten sind, jeweils mit beliebigen 3-Bit-Daten korrespondieren.
Als Nächstes wird eine Erläuterung des Falles gegeben, bei dem die Horizontalsynchronisationsdaten oder die Vertikalsynchronisationsdaten im logischen „1"-Zustand sind (nachstehend wird dies so bezeichnet, dass sie Synchronisationsdaten aktiv sind). Wie in 7 gezeigt enthält dieser Fall einen solchen Zustand, dass nur die Horizontalsynchronisationsdaten in logisch „1" sind, und auch einen solchen Zustand, dass die Horizontalsynchronisationsdaten und die Vertikalsynchronisationsdaten gleichzeitig in logisch „1" sind.
Wenn die Synchronisationsdaten aktiv sind, platziert der Hauptkörper 21 die 18-Bit-Bilddaten hinter einem Header, der aus dem 6-Bit-Code (= (n-m)-Bit-Code) in Sequenz besteht, um einen 24-Bit-Code bei der Codierungsschaltung 25 zu erzeugen. Wenn nur die Horizontalsynchronisationsdaten in logisch „1" sind, bildet der Hauptkörper 21 einen Header mit der Bitfolge „100000" bei der Codierungsschaltung 25. Wenn andererseits beide Synchrondaten in logisch „1" sind, bildet der Hauptkörper 21 einen Header mit der Bitfolge „011111" bei der Codierungsschaltung 25.
Demgemäss enthält ein Header die spezifische Bitfolge, in der es eine Folge von logischen „0"-en oder logischen „1"-en gibt. Infolgedessen wird „k" gleich 5 und so erfüllt dies die Bedingung k < n–m. Auf diese Weise übersetzt, wie in 9 gezeigt, der Hauptkörper 21 die 18-Bit-Bilddaten zusammen mit dem Header in 24-Bit-Codes und hängt sie sequentiell an, um den seriellen Codestrom S60 zu erzeugen, in welchem die Bilddaten der jeweiligen Pixel nicht gebrochen sind.
Als Nächstes wird erläutert, wie die in 9 gezeigten seriell codierten Daten S60 die erste bis vierte Bedingung, die vorstehend erwähnt sind, erfüllen. Erstens ist es bekannt, dass die Wörter, die mit dem Fall korrespondieren, bei dem die Synchronisationsdaten inaktiv sind, die überwältigende Proportion (1023/1024) aus den 1024 Wörtern, die den seriellen Datencode S60 bilden, einnehmen. In der in 8 gezeigten Translationstabelle TBL1 finden Datenübergänge wenigstens einmal in jedem der 4-Bit-Codes statt. Durch dieses Mittel enthält der serielle Codestrom S60 Datenübergänge in der Wahrscheinlichkeit von 25% oder mehr. Deshalb können die Taktsignale leicht extrahiert werden, und die erste Bedingung ist erfüllt.
Außerdem ist selbst beim einseitigsten der Codewörter (das ist das Codewort, das wenigstens Gleichgewicht zwischen den logischen „1"-en und logischen „0"-en aufweist) aus den 4-Bit-Codes der Translationstabelle TBL1 das Verhältnis von logisch „1" zu logisch „0" gleich 1:3. So ist, wenn die Bilddaten ganz in diesen spezifischen 4-Bit-Code übersetzt sind, das Verhältnis von logisch „1" zu logisch „0" auf den Bereich 1:3 bis 3:1 beschränkt. Deshalb kann der Gleichsignalpegel bzw. DC-Pegel in Bezug auf die codierten Daten S60 leicht reproduziert werden, und so ist die zweite Bedingung erfüllt.
Als Nächstes ist, selbst wenn die 4-Bit-Codes der Translationstabelle TBL1 in irgendeiner Ordnung kombiniert und in Serie angeordnet werden, die Lauflänge von kontinuierlicher logischer „1" oder logischer „0" nicht gleich oder über fünf. Wenn demgemäss die spezifische Bitfolge, welche die kontinuierlichen fünf logischen „1"-en oder kontinuierlichen fünf logischen „0"-en ist, aus den führenden 6 Bits eines 24-Bit-Codewortes detektiert worden ist, die Flüssigkristall-Anzeigeeinrichtung 23 fähig zu entscheiden, dass der Header darin eingesetzt worden ist und dass das Timing, wenn die Synchronisationsdaten aktiv sind, übertragen worden ist.
Demgemäss ist die Flüssigkristall-Anzeigeeinrichtung 23 fähig, den Header als die Referenz zur Herstellung der Wortsynchronisation zur Erkennung der Begrenzer der seriellen Datencodewörter S60, von denen ein Wort 24 Bits ist, und zur Zurückwandlung der seriellen n-Bit-Codes in die parallelen m-Bit-Bilddaten S61 bis S78 ohne Unterbrechung der Bilddaten der Pixel anzuwenden. Nebenbei ist die Flüssigkristall-Anzeigeeinrichtung 23 immer fähig, die Bilddaten der Pixel fortwährend zu empfangen, da die Bilddaten der Pixel selbst während der Zeit, wenn der Header empfangen wird, ungebrochen sind.
Selbst wenn die Bilddaten während deren Übertragung unterbrochen worden sind, ist die Flüssigkristall-Anzeigeeinrichtung 23 fähig, das Synchronisationstiming für die neue horizontale Abtastzeile durch Detektion der spezifischen Bitfolge leicht zu erhalten. Auf diese Weise erfüllt der Datencode S60 die dritte Bedingung.
Nebenbei ist es nicht notwendig, die Wörter des Headers und die Wörter der Bilddaten auf separate Weise zu zählen, da die Längen aller Wörter der codierten Daten S60 identisch sind, und deshalb kann die Schaltung zum Zählen der Wörter einfach strukturiert sein.
In diesem Zusammenhang werden, wenn die Synchronisationsdaten aktiv sind, die 18-Bit-Bilddaten, die nicht übersetzt worden sind, auf den Header folgend übertragen. Es ist möglich, dass sich in den 18-Bit-Bilddaten zufällig fünf oder mehr logische „1"-en fortsetzen oder zufällig fünf oder mehr logische „0"-en fortsetzen. Deshalb wird, nachdem die im Header platzierte spezifische Bitfolge bei der Synchrondaten-Detektionsschaltung 28 ein Mal detektiert worden ist, die Detektionsfunktion der Synchrondaten-Detektionsschaltung 28 gehemmt, bis sie wenigstens zum nächsten Wort geschaltet wird, so dass sie fähig ist zu verhindern, das Timing inkorrekt zu detektieren, wenn die Synchronisationsdaten aktiviert werden.
Letztlich sind die Daten für jedes Pixel in den codierten Daten S60 im Vergleich mit den originalen Bilddaten um 6 Bits erhöht worden. Die Übertragungsrate des Datencodes S60 dieses Zeitpunktes wird 62,9 × 106 × 24 = 1,51 × 10⁹ Bit/s. Andererseits wird die Übertragungsrate der originalen Bilddaten gleich 62,9 × 106 × 18 = 1,13 × 109 [Bit/s]. Das Verhältnis der Übertragungsraten des Datencodes S60 zu den originalen Bilddaten wird 1,33 und überschreitet nicht das, 1,4fache der originalen Daten. Dieses Verhältnis ist vom Gesichtspunkt der Bürde der Hardware in der Praxis erlaubt. Auf diese Weise erfüllen die codierten Daten S60 die vierte Bedingung.
Gemäß der vorstehenden Struktur werden unter der Bedingung n > m und k < n–m, wenn die Synchronisationsdaten nicht übertragen werden, die m-Bit-Bilddaten für die jeweiligen Pixel in n-Bit-Codes übersetzt und dann in Serie übertragen, so dass es selbst wenn irgendeine zufällige Kombination der n-Bit-Codes sequentiell in Serie übertragen wird, keinen Lauf von „k" oder mehr identischen logischen Bits gibt. Wenn andererseits die Synchronisationsdaten übertragen werden, werden die m-Bit-Bilddaten eines Pixels direkt in Serie angeordnet ohne codiert zu werden, und zu diesen Daten wird ein Header, der aus seriellen n–m Bits besteht und die spezifische Bitfolge, welche die „k" kontinuierlichen Bits identischer Logik ist, hinzugefügt, so dass die parallelen Bilddaten und die Synchronisationsdaten durch ein einzelnes Übertragungskabel 22 ohne einen Übertragungs- oder Empfangsbruch der parallelen Bilddaten übertragen und empfangen werden können.
Außerdem erlaubt diese Technik eine weitere Erhöhung in der Übertragungsdistanz der Bilddaten zur Flüssigkristall-Anzeigeeinrichtung 23 im Vergleich mit den Fällen paralleler digitaler oder analoger Übertragungen.
Außerdem ist es gemäß der Erfindung möglich, Bilddaten mittels eines billigen, klein bemessenen Verbinders und eines weiteren großen flexiblen Übertragungskabels, das darauf basiert, dass es nur ein Kabel gibt, zu übertragen.
Als Nächstes werden andere Ausführungsformen der vorliegenden Erfindung beschrieben.
Bei der vorstehenden Ausführungsform ist die Beschreibung des Falles, bei dem n = 18, n = 24, k = 5 und j = 4 ist, gegeben worden. Jedoch ist die vorliegende Erfindung nicht auf diesen Fall beschränkt, sondern unter der Bedingung von n > m, k < n–m und j < k können „n", „m", „k" und „j" auf beliebige Werte gesetzt werden.
Außerdem ist bei der vorstehenden Ausführungsform die Beschreibung des Falles gegeben worden, bei welchem zu dem Zeitpunkt, wenn die 18 Bits in einen 24-Bit-Code übersetzt werden, und die 4-Bit-Codes kombiniert werden, um einen 24-Bit-Code zu erhalten. Jedoch ist die vorliegende Erfindung nicht auf diesen Fall beschränkt, sondern ist auch auf den Fall anwendbar, bei dem Codewörter einer beliebigen Zahl Bits kombiniert werden, um ein Codewort zu erhalten, das die gewünschte Zahl Bits aufweist.
Außerdem ist bei der vorstehenden Ausführungsform die Beschreibung des Falles gegeben worden, bei dem eine Flüssigkristallanzeige verwendet wird. Jedoch ist die vorliegende Erfindung nicht auf diesen Fall beschränkt, sondern ist auch auf den Fall anwendbar, bei dem eine beliebige Bildanzeigeeinrichtung, bei der das Bild durch das digitale Signal gesteuert wird, wie beispielsweise eine Plasmaanzeige verwendet ist.
Überdies ist bei der vorstehenden Ausführungsform die Beschreibung des Falles gegeben worden, bei dem seriell codierte Daten S60 durch das Übertragungskabel 13 übertragen werden. Jedoch ist die vorliegende Erfindung nicht auf diesen Fall beschränkt, sondern ist auf einen solchen Fall anwendbar, dass die serialisierten Bilddaten durch elektromagnetische Wellen wie beispielsweise Radiowellen oder Infrarotstrahlen übertragen werden.
Wie oben beschrieben werden gemäß der vorliegenden Erfindung unter der Bedingung n > m und k < n–m, wenn die Synchronisationsdaten nicht übertragen werden, die m-Bit-Bilddaten der jeweiligen Pixel in n-Bit-Codes übersetzt und dann zeitgemultiplext und übertragen, bei denen selbst wenn irgendeine Kombination der n-Bit-Codes sequentiell zeitgemultiplext und übertragen wird, identische logische Bits sich nicht über mehr als oder gleich „k" Bits fortsetzen, andererseits wenn die Synchronisationsdaten übertragen werden, die m-Bit-Bilddaten des Pixels direkt zeitgemultiplext werden und zu diesen Daten ein serieller Code, der aus n–m Bits besteht und die spezifische Bitfolge, die „k" kontinuierliche Bits der identischen Logik ist, hinzugefügt wird, so dass das Bilddatenübertragungsverfahren und das Bilddatenempfangsverfahren realisiert werden können, bei denen die Bilddaten und die Synchronisationsdaten durch eine einzelne Übertragungsleitung ohne einen Übertragungs- oder Empfangsbruch der Bilddaten übertragen und empfangen werden können.
Wenn vorstehend gewisse bevorzugte Ausführungsformen der Erfindung beschrieben worden sind, so ist es für den Fachmann naheliegend, dass verschiedene Änderungen und Modifikationen im Schutzbereich der beigefügten Ansprüche gemacht werden können.

Claims

Digitales Datenübertragungsverfahren für digitale Daten, die aus einer Sequenz von Datenelementen aus jeweils m Bits und Synchronisationsdaten zur Einstellung des Timings der digitalen Daten zusammengesetzt sind, wobei das Verfahren aufweist: Codieren (25) jedes der Datenelemente in ein codiertes Datenelement aus n Bits unter Verwendung einer Codierungstranslationstabelle (TBL1), die eine unzweideutige Bestimmung eines Datenelements aus einem jeweiligen codierten Datenelement ermöglicht, wobei n > m gilt, eine Zahl k so eingestellt ist dass k < n–m gilt, und n, m und k ganze Zahlen größer als null sind, die Codierung derart ist, dass, wenn die codierten Daten in einer beliebigen Kombination miteinander gemultiplext werden, Bits eines identischen logischen Zustandes nicht eine Sequenz länger als k–1 bilden können, Übertragen der digitalen Daten und der Synchronisationsdaten derart, dass zu Zeitpunkten, bei denen ein Synchronisationszustand als aktiv angesehen wird, ein gemultiplextes Datenwort aus n Bits, das eine spezifische Bitfolge aus n–m Bits, die wenigstens k sequentielle Bits eines identischen logischen Zustandes als die Synchronisationsdaten aufweist, und das Datenelement aus m Bits, das dem Synchronisationszustand zeitlich zugeordnet ist, aufweist, übertragen wird, zu Zeitpunkten nach denen ein Synchronisationszustand als aktiv angesehen wird, codierte Datenelemente, die mit auf das zeitlich zugeordnete Datenelement folgenden Datenelementen korrespondieren, sequentiell übertragen werden.
Verfahren nach Anspruch 1, wobei die spezifische Bitfolge aus n–m Bits am Anfang des gemultiplexten n-Bit-Datenwortes angeordnet ist.
Verfahren nach Anspruch 1 oder 2, wobei die digitalen Daten digitale Bilddaten sind.
Verfahren nach Anspruch 3, wobei die Synchronisationsdaten Vertikal- und Horizontalsynchronisationsdaten sind.
Verfahren nach Anspruch 3 oder 4, wobei das zeitlich zugeordnete m-Bit-Datenelement im gemultiplexten Datenwort mit dem ersten Pixel auf einer Abtastzeile eines Bildes korrespondiert.
Verfahren nach einem der Ansprüche 3 bis 5, wobei die m-Bit-Datenelemente mit jeweiligen Pixeln eines Bildes korrespondieren.
Verfahren zum Empfang digitaler Daten, die gemäß dem in einem der Ansprüche 1 bis 6 definierten Verfahren sequentiell übertragen werden, wobei das Verfahren aufweist: sequentielles Empfangen (26) der übertragenen digitalen Daten, Prüfen (28) der empfangenen digitalen Daten, um eine genannte spezifische Bitfolge zu detektieren, wenn eine spezifische Bitfolge detektiert worden ist, Identifizieren (26) einer Sequenz aus empfangenen n Bits als das gemultiplexte Datenwort, Einstellen des Synchronisationstimings der empfangenen digitalen Daten und Separieren des zeitlich zugeordneten digitalen m-Bit-Datenelements vom gemultiplexten Datenwort, nachdem eine spezifische Bitfolge detektiert worden ist und bevor eine andere spezifische Bitfolge detektiert wird, Separieren der nach dem identifizierten gemultiplexten Datenwort empfangenen Daten in eine Sequenz codierter Datenelemente aus jeweils n Bits und Decodieren der codierten Datenele mente aus n Bits in decodierte Datenelemente aus m Bits entsprechend der Codierungstranslationstabelle.