DE69723493T2 - Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung - Google Patents

Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE69723493T2
DE69723493T2 DE69723493T DE69723493T DE69723493T2 DE 69723493 T2 DE69723493 T2 DE 69723493T2 DE 69723493 T DE69723493 T DE 69723493T DE 69723493 T DE69723493 T DE 69723493T DE 69723493 T2 DE69723493 T2 DE 69723493T2
Authority
DE
Germany
Prior art keywords
layer
trench
sio
silicon dioxide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69723493T
Other languages
English (en)
Other versions
DE69723493D1 (de
Inventor
Hidemitsu 1-1 Shibaura 1-chome Egawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69723493D1 publication Critical patent/DE69723493D1/de
Application granted granted Critical
Publication of DE69723493T2 publication Critical patent/DE69723493T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Isolieren von Elementen einer Halbleitereinrichtung. Zusätzlich betrifft die Erfindung auch eine Halbleitereinrichtung, die Elemente aufweist, die durch einen Graben isoliert sind.
  • Herkömmlicherweise wurde eine elektrische Isolation zwischen Elementen einer Halbleitereinrichtung allgemein mit einer relativ dicken Oxidschicht gebildet, die durch ein selektives Oxidationsverfahren (COCOS) gebildet wurde. Wenn aber eine dicke Oxidschicht durch dieses Verfahren gebildet wird, wird ein Biss, der als ein sogenannter Vogelschnabel (bird's beak) bezeichnet wird, in einen Elementbildungsbereich durch die Oxidschicht hergestellt, und ein Bereich, der für die isolierende Isolation von Elementen benötigt wird, wird veranlasst, eine breitere Breite aufzuweisen, was zu einer der Ursachen führt, die verhindern, dass eine Halbleitereinrichtung höchst integriert wird. Deshalb ist in den vergangenen Jahren ein Verfahren angewendet worden, bei dem ein Graben auf einem Siliziumsubstrat gebildet wird und ein Isolationsmaterial, beispielsweise SiO2, besonders in den Graben gefüllt wird, um eine Isolation zwischen den Elementen bereitzustellen.
  • Bei einer Vorgehensweise zum Bereitstellen einer höchst integrierten Halbleitereinrichtung ist es erforderlich, dass ein Graben so tief ausgebildet wird, dass eine Tiefe mehrere Male größer als eine Breite des Grabens (ein Aspektverhältnis) wird, und der Graben mit einem isolierenden Material, beispielsweise einer Siliziumoxidschicht, gefüllt wird. Deshalb ist in Erwägung gezogen worden, eine Oxidschicht durch ein Verfahren mit einer chemischen Aufdampfung (Chemical Vapor Deposition, CVD), das eine gute beschichtete Ausbildung bereitstellt, und ein CVD-Verfahren, welches ein Materialgas oder ein anorganisches Silan, wie beispielsweise Tetraethyl-Orthosilikat und Ozon (TEOS/O3) verwendet, zu bilden.
  • Da aber das CVD-Verfahren eine Schicht mit einer relativ niedrigen Temperatur bildet, ist es erforderlich, die gebildete Oxidschicht auf eine hohe Temperatur von ungefähr 1000°C zu erwärmen, um die Schicht zu verdichten. Auf das Erwärmen hin wird die Oxidschicht, die in den Graben gefüllt wurde, verdichtet und kontrahiert, so dass eine mechanische Spannung auf das Siliziumsubstrat angewendet wird, auf dem Elemente angebracht werden sollen, wobei die Charakteristiken einer Halbleitereinrichtung ungünstig beeinflusst werden.
  • Um den voranstehenden Nachteil zu beseitigen, der bei dem Produktionsverfahren besteht, das die Grabenfüll-Isolationsisolierung bewirkt, ist ein Element-isolierender Isolationsschritt gefordert worden, der eine Oxidschicht verwendet, die eine gute Einbettungseigenschaft und Isolationseigenschaft aufweist und von einer untergeordneten Volumenänderung leidet, während sie bei einer hohen Temperatur wärmebehandelt wird.
  • Wie voranstehend beschrieben, weist eine Oxidschicht, die durch das CVD-Verfahren zum Einbetten des Grabens gebildet ist, einen Nachteil dahingehend auf, dass eine mechanische Spannung in dem Siliziumsubstrat verursacht wird, weil die eingebettete Schicht verdichtet und durch die Hochtemperatur-Erwärmungsbehandlung kontrahiert wird, die ausgeführt wird, um die Schichtqualität zu verbessern.
  • Die Erfindung ist durchgeführt worden, um den obigen Nachteil zu beseitigen, und zielt darauf ab, ein Verfahren zum Herstellen einer Halbleitereinrichtung, die eine isolierende Isolation beinhaltet, durch Einbetten eines Grabens bereitzustellen, wobei eine Volumenänderungsrate, die in einer eingebetteten Siliziumoxidschicht verursacht wird, während sie bei einer hohen Temperatur gerade wärmebehandelt wird, verringert wird.
  • Die Erfindung stellt ein Verfahren zum Erzeugen einer Halbleitereinrichtung mit einer hohen Zuverlässigkeit durch Verringern einer mechanischen Spannung bereit, die an ein Halbleitersubstrat angelegt wird, wenn ein Graben, in den ein Isolationsmaterial gefüllt wird, auf dem Halbleitersubstrat gebildet ist, um eine isolierende Isolation zwischen Elementen bereitzustellen.
  • Zusätzlich stellt die Endung eine Halbleitereinrichtung mit einer hohen Zuverlässigkeit durch Verringern einer mechanischen Spannung bereit, die an ein Halbleitersubstrat angelegt wird, wenn ein Graben, in den ein isolierendes Material gefüllt ist, auf dem Halbleitersubstrat gebildet wird, um eine isolierende Isolation zwischen Elementen bereitzustellen.
  • Ein erster Aspekt der Erfindung betrifft ein Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung gemäß Anspruch 1.
  • Der Schritt zum Bilden des Grabens kann den Graben so bilden, dass dessen Tiefe größer als dessen Breite ist.
  • Zusätzlich kann der Schritt zum Erwärmen des Halbleitersubstrats das Halbleitersubstrat in einer derartigen Weise erwärmen, dass eine Volumenänderungsrate der ersten Siliziumoxidschicht vor und nach dem Erwärmungsprozess ungefähr 1% oder darunter ist. Eine Erwärmung kann in einer oxidierenden Atmosphäre ausgeführt werden, so dass die erste Siliziumoxidschicht in die Siliziumoxidschicht hinein oxidiert wird, die eine Gleichgewichts-Zusammensetzung aufweist.
  • Zusätzlich kann die erste Siliziumoxidschicht durch ein CVD-Verfahren gebildet werden, welches zum Beispiel ein SiH4-Gas als ein Materialgas verwendet.
  • Ein zweiter Aspekt der Erfindung betrifft ein Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung gemäß Anspruch 6.
  • Der Schritt zum Ablagern der zweiten Siliziumoxidschicht ist durch ein Ansammeln einer hydrierten Siliziumoxidschicht gekennzeichnet. Wasser, das, in der zweiten Siliziumoxidschicht enthalten ist, kann als eine Sauerstoffzuführungsquelle in dem Erwärmungsprozess zum Oxidieren der ersten Siliziumoxidschicht mit einer Siliziumüberschuss-Stöchiometrie in die Siliziumoxidschicht hinein, die eine Gleichgewichts-Zusammensetzung aufweist, verwendet werden.
  • Zusätzlich kann in dem Erwärmungsprozess Sauerstoff zum Oxidieren der ersten Siliziumoxidschicht von der Erwärmungsatmosphäre so zugeführt werden, dass die zweite Siliziumoxidschicht in einer diffundierten Form zugeführt wird.
  • Zusätzlich kann der Schritt zum Ablagern der zweiten Siliziumoxidschicht die zweite Siliziumoxidschicht in einer derartigen Weise akkumulieren, dass ein Wassergehalt ungefähr 1% oder darunter wird. Durch Steuern des Wassergehalts der zweiten Siliziumoxidschicht, werden eine Ausdehnung durch die Oxidation der ersten Siliziumschicht und eine Kontraktion durch die Dehydrierung der zweiten Siliziumoxidschicht und die Entfernung eines defekten Gitters gut ausgeglichen, so dass eine mechanische Spannung, die an das Halbleitersubstrat angelegt wird, verringert werden kann.
  • Ein dritter Aspekt der Endung betrifft eine Halbleitereinrichtung, wie im Anspruch 11 offenbart.
  • Zusätzlich wird eine Siliziumnitridschicht auf dem ersten Bereich und dem zweiten Bereich des Halbleitersubstrats gebildet werden, wo Elemente mit Ausnahme des Grabens gebildet werden.
  • Zusätzlich kann ein Verhältnis der Öffnungsbreite zur Tiefe des Grabens kleiner als 1 sein.
  • Allgemein umfasst das Verfahren zum Erzeugen einer Halbleitereinrichtung der Erfindung die folgenden Schritte: Zunächst wird ein Graben auf einem Halbleitersubstrat gefüllt, eine Siliziumoxidschicht mit einer Siliziumüberschuss-Stöchiometrie (SiOx; 0 < X < 2, nachstehend einfach als SiOx bezeichnet) mit einer Nicht-Gleichgewichts-Stöchiometrie wird in dem Graben durch ein CVD-Verfahren abgelagert, und die nutzlose SiOx Schicht wird mit Ausnahme von dem Graben entfernt. Durch Erwärmen der SiOx-Schicht, die in den Graben gefüllt ist, bei einer hohen Temperatur von ungefähr 1000°C in einer oxidierenden Atmosphäre zum Ändern von SiOx in SiO2 mir einer Gleichgewichts-Zusammensetzung, kann eine dichte SiO2 in den Graben gefüllt werden, ohne eine mechanische Spannung zu erzeugen, wie beispielsweise in der US-A-5492858 offenbart.
  • Die US-A-4104086 offenbart eine Grabenisolation in einer Halbleitereinrichtung, bei der eine SiO2-Schicht abgelagert wird, um den Graben zu füllen, und dann erwärmt wird, um die Qualität des SiO2 zu verbessern.
  • Durch Erwärmen des SiO2-Schicht mit einer Siliziumüberschuss-Stöchiometrie auf eine hohe Temperatur in einer oxidierenden Atmosphäre wird deren Oxilation zum Absorbieren von Sauerstoff vorangetrieben und sie wird auf SiO2 mit einer Gleichgewichts-Zusammensetzung geändert. Die SiO2-Schicht weist eine Eigenschaft auf, ihr Volumen durch den Prozess zu erweitern. Wenn andererseits SiO2 mit einer Gleichgewichts-Zusammensetzung auf eine hohe Temperatur in einer oxidierenden Atmosphäre erwärmt wird, wird deren Volumen kontrahiert, weil die Schicht verdichtet wird, aber das Volumen nicht durch den absorbierenden Sauerstoff ausgedehnt wird. Da SiOx und SiO2-Schicht eine entgegengesetzte Tendenz im Hinblick auf die Volumenänderung bei der Hochtemperatur-Erwärmungsbehandlung aufweisen, kann somit die Volumenänderungsrate auf 1% oder darunter bei dem Prozess unterdrückt werden, bei dem SiOx in SiO2 mit einer Gleichgewichts-Zusammensetzung geändert wird, und ein Effekt einer Verzerrung kann im wesentlichen durch Steuern der Hochtemperatur-Wärmebehandlungstemperatur- und Dauer, der SiOx Zusammensetzung, und der zugeführten Sauerstoffmenge in der Atmosphäre, in der die Erwärmungsbehandlung ausgeführt wird, im wesentlichen beseitigt werden kann.
  • Hinsichtlich eines Verfahrens zum Zuführen von Sauerstoff an die SiOx-Schicht, die in den Graben gefüllt ist, wird zusätzlich, nachdem die SiOx Schicht in den Graben durch das CVD-Verfahren abgelagert ist, eine hydrierte SiO2-Schicht sukzessive auf die SiOx Schicht abgelagert, oder die SiO2-Schicht und die hydrierte SiO2-Schicht werden alternierend auf dem Graben für die Anzahl von mehreren Malen abgelagert, die Laminierungsschicht von SiOx und SiO2 wird mir Ausnahme von dem Graben entfernt, und die Hochtemperatur-Erwärmungsbehandlung wird so ausgeführt, dass eine dichte SiO2-Schicht in den Graben gefüllt werden kann, ohne irgendeine mechanische Spannung zu erzeugen. Bei diesem Prozess wird bevorzugt, den Wassergehalt der Siliziumoxidschicht, die eine Gleichgewichts-Zusammensetzung von weniger als 1% aufweist, zu steuern. Der Wassergehalt der Siliziumoxidschicht mit einer Gleichgewichts-Zusammensetzung wird als ein Verhältnis einer H-O-H-Bindung zu einer Si-O-Bindung definiert. Wassergehalt = (Anzahl von H-O-H-Bindungen/Anzahl von Si-O-Bindungen) (%)
  • Dieser Wassergehalt, nämlich ein Verhältnis der Anzahlen von Bindungen, kann zum Beispiel durch eine FTIR (Fourier-Transformations-Infrarot-Spektroskopie) gemessen werden.
  • Zu dieser Zeit wird Sauerstoff an die SiOx-Schicht aus dem Wassergehalt in der hydrierten SiO2-Schicht mit einer Gleichgewichts-Zusammensetzung als eine Zuführungsquelle zugeführt. SiO2 zieht sich als Folge des Entzugs des Wassergehalts (einer Dehydrierung) zusammen, und die SiOx-Schicht, die eine Siliziumüberschuss-Stöchiometrie aufweist, wird dadurch ausgedehnt, dass sie durch den entzogenen Wassergehalt oxidiert wird. Deshalb findet eine Volumenänderung, die eine mechanische Spannung bei der Wärmebehandlung hervorbringt, nicht statt. Demzufolge benötigt die Erwärmungsbehandlung hier die oxidierende Atmosphäre nicht, und der Wassergehalt in SiO2 stellt eine Umgebung eines oxidierenden SiOx bereit.
  • Bei der Konfiguration der Laminierungsschicht von SiOx und SiO2, die in den Graben gefüllt sind, ist es nicht immer erforderlich, die SiO2-Schicht zu hydrieren, aber die Wärmebehandlung in einer oxidierenden Atmosphäre kann Sauerstoff von SiOx durch SiO2 zuführen.
  • Die SiO2-Schicht, die bei einer relativ geringen Temperatur von dem CVD-Verfahren aufwachsen gelassen wird, weist eine Schichtqualität mit einer relativ niedrigen Dichte (grob) und einen ausreichend hohen Diffusionskoeffizienten von Sauerstoff auf, und Sauerstoff, der in der Atmosphäre enthalten ist, wird schnell durch die SiO2-Schicht diffundiert und an das SiOx geliefert.
  • In den Zeichnungen zeigen:
  • 1A, 1B, 1C und 1D Diagramme, die ein Verfahren und zum Herstellen einer Halbleitereinrichtung gemäß der Erfindung darstellen;
  • 2 eine Querschnittsansicht, die einen Prozess zeigt, bei dem eine Leerstelle in einer oxidierten Schicht gebildet wird, die in einem Elementisolationsbereich eingebettet ist;
  • 3 eine Querschnittsansicht, die einen Prozess zum Einbetten einer Oxidschicht mit einer Schutzschicht zeigt, die verwendet wird, um einen verbleibenden Graben zu bilden;
  • 4 ein Diagramm, das die Beziehung zwischen einem Zusammensetzungsverhältnis einer Siliziumoxidschicht mit einer Siliziumüberschuss-Stöchiometrie und einer Volumenänderungsrate von ungefähr 1000°C zeigt; und
  • 5A und 5B eine andere Ausführungsform des Verfahrens zum Herstellen einer Halbleitereinrichtung gemäß der Erfindung.
  • (ERSTE AUSFÜHRUNGSFORM)
  • 1A, 1B, 1C und 1D sind Diagramme, die ein Verfahren zum Erzeugen einer Halbleitereinrichtung gemäß der Erfindung darstellen, die schematisch Querschnittsstrukturen einer Halbleitereinrichtung zeigen.
  • Wie in 1A gezeigt, ist die Oberfläche eines Halbleitersubstrats 11, das aus z. B. einem p-Typ-Silizium gebildet ist, mit einer Schutzschicht 12 bedeckt, die aus einer Silizium-Wärmeoxid-Schicht, einer Siliziumnitridschicht, oder einer Laminierungsschicht von derartigen Filmen und Polysilizium gebildet ist. Zusätzlich wird die Schutzschicht 12, die auf einem Elementisolationsbereich 11c zum Bereitstellen einer Isolation zwischen einem ersten Bereich 11a und einem zweiten Bereich 11b, auf dem Elemente in einem Post-Prozess gebildet werden, selektiv geätzt und entfernt.
  • Es wird eine Ausführungsform unter Verwendung eines p-Typ-Siliziumsubstrats beschrieben, aber die Erfindung ist nicht auf eine derartige Ausführungsform beschränkt und kann auch auf eine Halbleitereinrichtung angewendet werden, die ein anderes Halbleitersubstrat verwendet.
  • Unter Verwendung der Schutzschicht 12 als eine Maske wird eine reaktive Ionenätzung (Reactive Ion Etching, RIE) mit einem Chlor-gestützten Gas wie Cl2 ausgeführt und ein Graben 13 wird auf dem Elementisolationsbereich 11c gebildet. Der gebildete Graben 13 weist Dimensionen mit einer Breite von 0,35 μm und einer Tiefe von 0,8 μm auf. Um zusätzlich einen Leckstrom zwischen dem ersten Bereich 11a und dem zweiten Bereich 11b zu verringern, werden B-(Bor)-Ionen in den Boden des Grabens 13 implantiert (1B).
  • Dann wird, wie in 1C gezeigt, eine Siliziumoxidschicht SiOx 14 mit einer Siliziumüberschuss-Stöchiometrie ((Si/O) > 0,5) von einem Plasma-CVD-Verfahren abgelagert, um den Graben 13 zu füllen. Zu dieser Zeit weist die Oxidschicht 14 auf der Oberfläche des Halbleitersubstrats 11 eine Dicke von ungefähr 1,5 μm auf.
  • Das Plasma-CVD-Verfahren wurde unter Bedingungen ausgeführt, dass die Materialgase SiH4 und O2 eine Flussrate von 10 cc/min bzw. 100 cc/min aufwiesen, eine Plasmakammer einen inneren Druck von 1 Torr oder darunter aufwies, und eine Schichtbildungstemperatur ungefähr 300°C betrug. Die erhaltene SiOx-Schicht 14 wies eine Zusammensetzung X = 1,2 ((Si/O) = 0,83) auf. Das Materialgas kann ein organisches Silan, wie TEOS, zusätzlich zu anorganischem Silan, wie SiH4, sein, und das Oxidationsgas kann irgendein Typ sein, beispielsweise O2, O3 oder N2O. Die SiH4/O2-gestützten Materialgase werden aber vorzugsweise vom Standpunkt verwendet, das nicht ein Element wie C oder N verwendet wird, die ein defektes Kristall in dem Siliziumsubstrat verursachen können.
  • Um die Integration einer Halbleitereinrichtung zu verbessern, wird von dem Graben 13, der für die Elementisolation gebildet wird, gefordert, dass er ein hohes Aspektverhältnis dahingehend aufweist, dass das Verhältnis einer Tiefe D zu einer offenen Breite W hoch ist. Wenn aber der Graben 13 eine schmale Breite w und eine tiefe Tiefe d aufweist, ist es schwierig, den Graben zu füllen. Weil die SiOx-Schicht 14, die von dem CVD-Verfahren abgelagert bzw. aufgebracht wird, in dem Graben überläuft, um allmählich eine überhängende Form zu bilden, um die Öffnung des Grabens zu schließen, wodurch eine Leerstelle 16 innerhalb des Grabens gebildet wird. Die Leerstelle 16 bildet ein gravierendes Hindernis für das Fortschreiten des nachfolgenden Abstellungsprozesses, und beeinflusst auch ungünstig die Zuverlässigkeit einer hergestellten Halbleitereinrichtung. Deshalb ist es erforderlich, zu verhindern, dass die Leerstelle 16 gebildet wird.
  • Es kann verhindert werden, dass die Leerstelle 16 gebildet wird, indem ein Verfahren zum Anwenden einer Vorspannung auf das Siliziumsubstrat 11, wenn die SiOx-Schicht 14 in dem Graben 13 von dem Plasma-CVD-Verfahren gebildet wird, angewendet wird. In dieser Ausführungsform wird eine Ätzeffizienz durch Laden von Ar-Gas mir einer Flussrate von ungefähr 100 cc/min, zusätzlich zu SiH4 und O2 in die Kammer hinein, und durch Anwenden einer Vorspannungsleistung von ungefähr 100 W, verbessert. Durch Ausführen der SiOx-Schicht-Bildung und der Vorspannungs-Ätzung gleichzeitig kann somit die SiOx-Schicht auf der inneren Wand des Grabens 13 aufwachsen gelassen werden, während der Überhang entfernt wird, der auf der Öffnung des Grabens 13 gebildet wird, so dass verhindert werden kann, dass die Leerstelle 16 in dem Graben 13 gebildet wird.
  • Die Bildung der SiOx-Schicht 14 und das Ätzen mit der Vorspannung kann gleichzeitig ausgeführt werden, aber das Bilden der SiOx-Schicht 14 und das Ätzen mit der Vorspannung kann alternierend durch Verändern der Plasmabedingungen ausgeführt werden. Eine Umschaltung zwischen der Schichtbildung und der Ätzung kann durch Verwenden eines Verfahrens zum alternierenden Umschalten zum Beispiel der Vorspannungs-Bedingungen durchgeführt werden. Wenn die Grabentiefe d zweimal so tief wie die Grabenbreite w oder größer wird, kann der Graben 13 besser gefüllt werden, indem das Plasma-CVD-Verfahren und die Vorspannungs-Ätzung in Kombination verwendet wird.
  • Um die Elementbildungsbereiche 11a, 11b auf der Oberfläche des p-Typ-Siliziumsubstrats 11 zu enthüllen, wurde die SiOx-Schicht 14, die auf dem ersten Bereich 11a und dem zweiten Bereich 11b des Siliziumsubstrats 14 abgelagert wurde, entfernt, wobei die SiOx-Schicht 14 in dem Graben 13 verblieb.
  • Die SiOx-Schicht 14 kann entfernt werden, indem eine Rückätzung gemäß einer RIE oder durch ein gewöhnliches Nassätzverfahren ausgeführt wird. Aber, wie in 1D gezeigt, zum Sicherstellen einer Ebenheit der Elementbildungsbereiche 11a, 11b und der SiOx-Schicht 14, die in dem Graben 13 verblieb, und zum Sicherstellen einer guten eingebetteten Form wird bevorzugt ein CMP (chemisch-mechanisches Polier-)Verfahren zu verwenden.
  • Um mit dem CMP-Verfahren zu polieren, wird weiter bevorzugt, dass die Schutzschicht 12 aus einer Siliziumnitridschicht SiNx gebildet ist und die SiOx-Schicht 14 in dem Graben 13 ohne Entfernen der Schutzschicht 12 aufgebracht wird, wie in 3 gezeigt. Wenn die SiOx- Schicht 14 poliert wird, kann die Enthüllung der Schutzschicht 12 verwendet werden, um den Abschluss eines Poliervorgangs durch Verwenden der Härte der SiN-Schicht zu erfassen. Wenn zusätzlich die Elementbildungsbereiche mit der harten SiN-Schicht abgedeckt sind, kann verhindert werden, dass ein Riss mit gravierenden Effekten für die Elementeigenschaften auf den Oberflächen durch den Polierprozess gebildet werden.
  • Nach dem voranstehend beschriebenen Prozess wird das Halbleitersubstrat 11 erwärmt, so dass die SiOx-Schicht 14, die in dem Graben 13 verblieb, in eine SiO2-Schicht oxidiert wird, die die Isolation verstärkt, und B-Ionen in den Bodenbereich 21 des Grabens 13 implantiert werden, um einen Leckstrom zu verringern. Diese Erwärmungsbehandlung wurde in einer oxidierenden Atmosphäre von ungefähr 1000°C ausgeführt. Allgemein kann ein einzelner Wärmebehandlungsprozess die abgelagerte SiOx-Schicht in die SiO2-Schicht oxidieren und die B-Ionen, die von dem Ionen-Implantationsverfahren oder dergleichen implantiert werden, aktivieren.
  • Da die SiOx-Schicht 14, die in den Graben 13 gefüllt wird, der auf dem Elementisolationsbereich 11c gebildet ist, die Siliziumoxidschicht mit einer Siliziumüberschuss-Stöchiometrie ist, wird das überschüssige Silizium durch die Erwärmungsbehadlung in der oxidierenden Atmosphäre von ungefähr 1000°C oxidiert, und ihr Volumen wird in dem Graben 13 expandiert. Andererseits werden die Defekte der oxidierten SiO2-Schicht durch die Wärmebehandlung entfernt und ihr Volumen wird verdichtet, indem sie kontrahiert wird.
  • 4 zeigt die Beziehung zwischen einem Zusammensetzungsverhältnis Si/O (entsprechend zu 1/X) einer Siliziumoxidschicht mit einer Siliziumüberschuss-Stöchiometrie und ihrer Volumenänderung in der Hochtemperatur-Erwärmungsbehandlung. Die Volumenänderungsrate kann auf 1% oder darunter unterdrückt werden, indem das Zusammensetzungsverhältnis Si/O der Siliziumoxidschicht so bestimmt wird, dass es eine Siliziumüberschuss-Stöchiometrie in einem Bereich von 1,0/1,8 oder mehr zu 1,0/0,8 oder darunter aufweist. Deshalb kann eine mechanische Spannung, die in dem Halbleitersubstrat 11 bewirkt wird, verringert werden und die Charakteristiken der Halbleitereinrichtung können verbessert werden.
  • Demzufolge sind bei der SiOx-Schicht, die in den Graben 13 gefüllt ist, ihre Effekte einer Ausdehnung und Kontraktion durch die Hochtemperatur-Erwärmungsbehandlung gegenseitig ausgelöscht, und sie wird auf die dichte SiO2-Schicht geändert, die eine gute isolierende Isolationseigenschaft aufweist. Die Volumenänderungsrate zu dieser Zeit kann auf einem kleinen Wert von 1% oder darunter durch Optimieren der voranstehend beschriebenen Prozessbedingungen zusammengebracht werden.
  • Wenn die Volumenänderungsrate der Isolationsschicht, die in den Graben 13 gefüllt ist, 1% übersteigt, dann weist das Halbleitersubstrat 11 den Nachteil eines defekten Gitters oder einer Änderung in dem Übergangsniveau auf, was zu einer Verschlechterung der jeweiligen Elemente, die die Halbleitereinrichtung konfigurieren, und der Charakteristiken der Halbleitereinrichtung insgesamt führt. Deshalb ist es wichtig, die Volumenänderungsrate der Isolationsschicht, die in den Graben 13 gefüllt ist, auf 1% oder darunter zu unterdrücken, um gute Elementcharakteristiken und Halbleitereinrichtungs-Charakteristiken zu erhalten.
  • Da eine restliche mechanische Spannung, die in dem Halbleitersubstrat 11 verursacht wird, ebenfalls durch Unterdrücken der Volumenänderungsrate verringert werden kann, kann verhindert werden, dass die Charakteristiken einer Halbleitereinrichtung, die aus dem Halbleitersubstrat 11 gebildet wird, sich über der Zeit verändert, und die Zuverlässigkeit der Halbleitereinrichtung kann verbessert werden.
  • (ZWEITE AUSFÜHRUNGSFORM)
  • Die 5A und die 5B zeigen eine andere Ausführungsform des Verfahrens zum Herstellen einer Halbleitereinrichtung gemäß der Erfindung.
  • Es wird ein Beispiel einer Verwendung einer Laminierungsschicht aus einer Siliziumoxidschicht mit einer Siliziumüberschuss-Stöchiometrie und einer Siliziumoxidschicht, die eine Gleichgewichts-Zusammensetzung aufweist, als das Isolationsmaterial, das in den Graben gefüllt werden soll, beschrieben.
  • Der Prozess bis zu der Bildung des Grabens 13 ist identisch mit demjenigen in der ersten Ausführungsform.
  • Nach Bilden des Grabens 13 auf dem Elementisolationsbereich 11c des Halbleitersubstrats 11 werden die SiOx-Schicht 14 mit einer Siliziumüberschuss-Stöchiometrie und die SiO2-Schicht 15 mit einer Gleichgewichts-Zusammensetzung gebildet, um den Graben 13 zu bilden. Zu dieser Zeit kann die Schichtablagerung und die Vorspannungs-Ätzung kombiniert werden, um zu verhindern, dass die Leerstelle 6 als Folge des Überhangs gebildet wird, wie voranstehend beschrieben.
  • 5A zeigt, dass die SiO2-Schicht und die SiO2-Schicht alternierend auf dem Halbleitersubstrat 11 gebildet werden, und der Graben 13 wird vollständig mit der Laminierungsschicht aus SiOx und SiO2 gefüllt. Die SiO2-Schicht 15, die zuletzt gebildet wurde, wird nicht in den Graben gefüllt, sondern im wesentlichen gleichförmig auf dem Elementisolationsbereich 11e und den Elementbildungsbereichen 11a, 11b abgelagert.
  • Wie in 5A gezeigt, ist der Graben 13 auf dem Halbleitersubstrat 11 vollständig mit der Laminierungsschicht der SiOx-Schicht 14 und der SiO2-Schicht 15 gefüllt, und dann wird die Oberfläche des Halbleitersubstrats 11 freigelegt. Mit anderen Worten, die Laminierungsschicht, die auf den Elementbildungsbereichen 11a, 11b gebildet ist, wird durch ein CMP-Verfahren oder dergleichen entfernt, wobei die Laminierungsschicht aus SiOx 14 und SiO2 15 in dem Graben 13 verbleiben. An dem Elementisolationsbereich 11e des Halbleitersubstrats 11 wird die Endstirnfläche der Laminierungsschicht aus dem SiOx 14 und dem SiO2 15, die in den Graben 13 geladen sind, freigelegt, wie in 5B gezeigt.
  • Nach Entfernen der SiOx-Schicht 14 und der SiO2-Schicht 15, die auf den Elementisolationsbereichen 11a, 11b gebildet wurden, wird die Laminierungsschicht aus der SiOx-Schicht 14 und der SiO2-Schicht 15, die in den Graben 13 gefüllt sind, in einer oxidierenden Atmosphäre von ungefähr 1000°C erwärmt.
  • Da die SiO2-Schicht 15, die von dem CVD-Verfahren abgelagert wird, eine grobe Schichteigenschaft aufweist, wird Sauerstoff, der in der Atmosphäre enthalten ist, schnell in den Graben entlang dem SiO2 über die Endstirnfläche der Laminierungsschicht, die auf dem isolierenden Isolationsbereich 11e freigelegt ist, verteilt. Zu dieser Zeit wird Sauerstoff auch in die SiOx-Schicht 14, die eine Siliziumüberschuss-Stöchiometrie aufweist, eingeleitet und mit dem überschüssigen Sauerstoff zur Reaktion gebracht, so dass die Verteilung des Sauerstoffs entlang der SiOx-Schicht 14 die Reaktion beinhaltet, und seine Diffusionsrate ist langsamer als diejenige in die grobe SiO2-Schicht 15 hinein.
  • Durch Einleiten von Sauerstoff, das in der Atmosphäre enthalten ist, in die SiOx-Schicht 14 über die SiO2-Schicht 15, kann die Laminierungsschicht aus der SiOx-Schicht 14 und der SiO2-Schicht 15, die in den Graben 13 gefüllt sind, in eine dichte SiO2-Schicht modifiziert werden, während ihre Volumenänderung auf ein Minimum unterdrückt wird.
  • Die Laminierungsschicht aus der SiOx-Schicht 14 und der SiO2-Schicht 15 können durch Umschalten der Schichtbildungsbedingungen, beispielsweise des Sauerstoffpartialdrucks, einer Temperatur und dergleichen, durch das Plasma CVD-Verfahren zwischen den Schichtbildungsbedingungen für die SiOx-Schicht 14 und den Schichtbildungsbedingungen für die SiO2-Schicht 15, die eine Gleichgewichts-Zusammensetzung in dem CVD-Verfahren aufweist, unter Verwendung einer Gasmischung von SiH4 und O2 als ein Material, abgelagert werden. Zusätzlich können eine Vielzahl von CVD-Einrichtungen so verwendet werden, dass die SiO2-Schicht 15 durch das gewöhnliche CVD-Verfahren unter Verwendung einer anderen Sauerstoffzuführungsquelle (Sauerstoffreservoir) wie N2O abgelagert wird und die SiOx-Schicht 14 durch eine andere Plasma-CVD-Einrichtung abgelagert wird. Die Laminierungsschicht kann beginnend von der SiOx-Schicht 14 oder der SiO2-Schicht 15 abgelagert werden. Zusätzlich weist die Laminierungsschicht vorzugsweise zwei oder mehrere Schichten auf.
  • Wenn eine hydrierte SiO2-Schicht bei der Erstellung der Laminierungsschicht der SiOx-Schicht 14 und der SiO2-Schicht 15 gebildet wird, kann die Hochtemperatur-Erwärmungsbehandlung eine einfache Erwärmungsbehandlung sein, weil Sauerstoff an die SiOx-Schicht 14 durch Wasser zugeführt wird, das in der SiO2-Schicht 15 in der Laminierungsschicht enthalten ist, und es ist nicht erforderlich, Sauerstoff von der Atmosphäre zuzuführen.
  • Da das Wasser gleichförmig entlang der Schichtoberfläche der hydrieren SiO2-Schicht 15 verteilt wird, wird Sauerstoff mit einer hohen Gleichförmigkeit an die SiOx-Schicht 14 durch Wasser in der Richtung der Tiefe der Laminierungsschicht, die in den Graben 13 gefüllt ist, zugeführt werden. Wenn Wasser von der SiO2-Schicht 15 abgegeben wird, wird die SiO2-Schicht 15 kontrahiert (zusammengezogen), während die SiOx-Schicht 14 mit Sauerstoff, das an die SiOx-Schicht 14 zugeführt wird, ausgedehnt wird. Mit diesem Verfahren kann die Volumenänderungsrate der Laminierungsschicht, die in den Graben 13 gefüllt ist, auf 1% oder darunter unterdrückt werden. Zusätzlich kann die Laminierungsschicht der SiOx-Schicht 14 und der SiO2-Schicht 15 auf eine SiO2-Schicht modifiziert werden, die in der Isolation dicht und gut ist.
  • Eine Stöchiometrie der SiOx-Schicht 14 wird nahezu der Gleichgewichts-Zusammensetzung (SiO2) durch Sauerstoff, der von der Atmosphäre oder der hydrierten SiO2-Schicht 15 während der Erwärmungsbehandlung zugeführt wird, kann aber unter Umständen nicht eine vollständige Gleichgewichts-Zusammensetzung sein. In diesem Fall kann der Aufbau der Laminierungsschicht der SiOx-Schicht 14 und der SiO2-Schicht 15, die in den Graben 13 gefüllt sind, nicht vollständig verschwinden.
  • Um Wasser in die SiO2-Schicht einzubringen, die eine Gleichgewichts-Zusammensetzung aufweist, kann ein organisches Silan wie TEOS hinzugefügt werden, wenn die SiO2-Schicht 15 in den Graben 13 abgelagert wird. Dieses Verfahren kann frei den Wasserinhalt in der SiO2-Schicht 15 in einem Bereich, der 1% nicht übersteigt, durch Einstellen der Ablagerungstemperatur verändern. Zusätzlich kann mit diesem Bereich des Wassergehalts die Volumenänderungsrate auf 1% oder darunter unterdrückt werden, während die Laminierungsschicht der SiOx-Schicht 14 und der SiO2-Schicht 15 auf die gleichförmige und dichte SiO2-Schicht modifiziert wird. Der hierbei auftretende Wassergehalt wurde bestimmt, indem ein Verhältnis der Anzahl von Bindungen zwischen einer Si-O-Bindung und einer H-O-H-Bindung der gebildeten SiO2-Schicht 15, die eine Gleichgewichts-Zusammensetzung aufweist, durch ein FTIR-Verfahren gemessen wurde.
  • Die Volumenänderungsrate der Erwärmungsbehandlung ist in Abhängigkeit von der Dauer der Hochtemperatur-Erwärmungsbehandlung und der Gaszusammensetzung- und -konzentration in der oxidierenden Atmosphäre variabel, aber die Flexibilität der Erwärmungsbehandlungs-Bedingungen wird verringert, wenn die Hochtemperatur-Erwärmungsbehandlung und die Erwärmungsbehandlung zum Aktivieren von B, das in den Grabenboden implantiert wird, gleichzeitig ausgeführt werden.
  • Da die Flexibilität der Wärmebehandlungsbedingungen extensiv verbessert wird, indem die SiOx-Schicht 14 und die SiO2-Schicht 15 in eine Laminierungsschicht wie bei der vorliegenden Erfindung gebildet werden, kann ein Isolationsmaterial, welches in den Graben 13 gefüllt werden soll, gleichförmig gemacht und mit einer hohen Qualität versehen werden und die Ionen, die zum Verbessern der Trenneigenschaft des Grabens 13 implantiert werden, können durch eine einzelne Erwärmungsbehandlung aktiviert werden. Deshalb kann eine thermische Belastung an das Halbleitersubstrat verringert werden, und eine Produktivität kann verbessert werden.
  • Die Hochtemperatur-Erwärmungsbehandlung bei ungefähr 1000°C (800°C bis 1300°C) wird spezifisch durch das folgende Verfahren ausgeführt.
  • Zunächst wird der Wärmebehandlungsofen auf eine Temperatur von ungefähr 800°C eingestellt, und das Halbleitersubstrat 11, bei dem das Isolationsmaterial wie die Siliziumoxidschicht 14 mit einer Siliziumüberschuss-Stöchiometrie in den Graben 13 gefüllt ist, wird in den Ofen eingebracht. Das Siliziumsubstrat 11 wird in dem Erwärmungsofen bei einer derartigen relativ niedrigen Temperatur eingebracht, um zu verhindern, dass ein defekter Kristall in dem Siliziumsubstrat 11 als Folge eines abrupten Temperaturanstiegs von der Raumtemperatur auf die Wärmebehandlungstemperatur gebildet wird.
  • Dann wird der Wärmebehandlungsofen auf eine optimale Temperatur für das betreffende Halbleitersubstrat 11 in einem Bereich von ungefähr 800°C bis ungefähr 1300°C eingestellt. Die optimale Temperatur kann in Übereinstimmung mit verschiedenen Bedingungen, beispielsweise der Grabenform und einem Si-zu-O-Verhältnis in der SiOx-Schicht 14, die in den Graben 13 gefüllt ist, verändert werden. Wenn die Laminierungsschicht der SiOx-Schicht 14, die eine Siliziumüberschuss-Stöchiometrie aufweist, und der SiO2-Schicht 15, die eine Gleichgewichts-Zusammensetzung aufweist, in den Graben 13 gefüllt ist, kann die Wärmebehandlungstemperatur zusätzlich in Abhängigkeit von der Struktur der Laminierungsschicht verändert werden.
  • In den Wärmebehandlungsofen wird ein oxidierendes Gas wie O2 oder H2O vorher bei einer gegebenen Flussrate einfließen gelassen, um die oxidierende Atmosphäre für die Erwärmungsbehandlung des Siliziumsubstrats bereitzustellen. Wenn O2 verwendet wird, wird es mit beispielsweise Stickstoff auf 10% bis 50% verdünnt. Wenn H2O verwendet wird, wird zusätzlich eine Stickstoffbrennoxidation ausgeführt, und dies kann mit der Oxidation mit O2 kombiniert werden. Somit wird die Hochtemperatur-Erwärmungsbehandlung in der oxidierenden Atmosphäre ausgeführt, wobei der O2- oder H2O-Partialdruck auf die optimale Temperatur für ungefähr 30 Minuten bis drei Stunden gesteuert wird.
  • Es ist beschrieben worden, dass die Schutzschicht 12 in 1A verwendet wird, um die Elementbildungsbereiche 11a, 11b zu schützen. Zusätzlich kann auch gründlich verhindert werden, dass die Elementbildungsbereiche 11a, 11b in der Hochtemperatur-Erwärmungsbehandlung in der oxidierenden Atmosphäre oxidiert werden, indem die Schutzschicht 12, die aus SiN gebildet ist, so beibehalten wird, wie sie ist.
  • Wenn das Halbleitersubstrat 11, beispielsweise ein Siliziumsubstrat, aus dem Ofen genommen werden soll, nachdem die Hochtemperatur-Erwärmungsbehandlung abgeschlossen ist, wird der Wärmebehandlungsofen von der optimal eingestellten Temperatur auf 800°C verringert. Somit kann verhindert werden, dass in dem Halbleitersubstrat 11 als Folge einer starken Temperaturänderung ein defektes Gitter gebildet wird. Wenn, wie voranstehend beschrieben, die Laminierungsschicht aus der hydrierten SiO2-Schicht 15 und der SiOx-Schicht 14 der Hochtemperatur-Erwärmungsbehandlung ausgesetzt wird, wird die Partialdrucksteuerung von O2 oder H2O in der oxidierenden Atmosphäre nicht benötigt, so dass die Konfiguration des Wärmebehandlungsofens stark vereinfacht werden kann. Um Wasser in die SiO2-Schicht 15 einzubringen, kann die SiO2-Schicht 15 zusätzlich einem Dampf für eine gegebene Zeit nach Bildung der SiO2-Schicht 15 ausgesetzt werden.
  • Gemäß der vorliegenden Erfindung kann somit eine Verdichtung ausgeführt werden, während die Volumenänderungsrate der Siliziumoxidschicht, die in den Graben gefüllt ist, der auf den Elementisolationsbereichen des Halbleitersubstrats gebildet ist, auf 1% oder darunter gesteuert. Deshalb kann die Erfindung ein Verfahren bereitstellen, das die Charakteristiken der Elemente auf den Elementbildungsbereichen stabilisiert und eine höchst zuverlässige Halbleitereinrichtung erzeugt.
  • Zusätzlich kann die Erfindung eine höchst zuverlässige Halbleitereinrichtung dahingehend bereitstellen, dass eine restliche mechanische Spannung in dem Halbleitersubstrat klein ist und eine Änderung der Elementcharakteristiken über der Zeit gering ist.

Claims (13)

  1. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung, umfassend die folgenden Schritte: einen Schritt zum Bilden eines Grabens (13), um eine Isolation zwischen einem ersten Bereich (11a) und einem zweiten Bereich (11b) auf einem Halbleitersubstrat (11) bereitzustellen; einen Schritt einer CVD Ablagerung einer ersten Siliziumdioxydschicht (14) mit einer Siliziumüberschuss-Stöchiometrie SiOx mit O < x < 2, so dass der Graben des Halbleitersubstrats mit der ersten Siliziumdioxydschicht gefüllt wird; einen Schritt zum Entfernen der ersten Siliziumdioxydschicht, die auf dem ersten Bereich und dem zweiten Bereich des Halbleitersubstrats gebildet ist; und einen Schritt zum Erwärmen des Halbleitersubstrats in einer oxydierenden Atmosphäre, so dass das Überschusssilizium, das in der ersten Siliziumdioxydschicht enthalten ist, oxydiert wird.
  2. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 1, wobei der Schritt zum Bilden des Grabens den Graben so bildet, dass die Tiefe des Grabens größer als die Breite des Grabens ist.
  3. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 1, wobei der Schritt zum Erwärmen des Halbleitersubstrats das Halbleitersubstrat so erwärmt, dass die Volumenänderung der ersten Siliziumdioxydschicht vor und nach dem Erwärmungsprozess ungefähr kleiner als 1% ist.
  4. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 1, wobei die erste Siliziumdioxydschicht unter Verwendung eines SiH4 Gases als ein Materialgas gebildet wird.
  5. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 1, wobei der Schritt zum Entfernen der ersten Siliziumdioxydschicht, die auf dem ersten Bereich und dem zweiten Bereich des Halbleitersubstrats gebildet ist, durch ein chemisch-mechanisches Polierverfahren ausgeführt wird.
  6. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung, umfassend die folgenden Schritte: einen Schritt zum Bilden eines Grabens, um eine Isolation zwischen einem ersten Bereich und einem zweiten Bereich auf einem Halbleitersubstrat (11) bereitzustellen; einen Schritt einer CVD Ablagerung einer Laminierungsschicht mit einer ersten Siliziumdioxydschicht (14) mit einer Siliziumüberschuß-Stöchiometrie, SiOx mit 0 < x < 2, und einer zweiten Siliziumdioxydschicht (15) mit einer Gleichgewichts-Stöchiometrie, SiO2, auf dem Halbleitersubstrat, so dass der Graben des Halbleitersubstrats mit der Laminierungsschicht gefüllt wird, wobei der Schritt zum Ablagern der zweiten Siliziumdioxydschicht eine hydrierte Siliziumdioxydschicht ablagert; einen Schritt zum Entfernen der ersten Siliziumdioxydschicht und der zweiten Siliziumdioxydschicht, die auf dem ersten Bereich und dem zweiten Bereich des Halbleitersubstrats gebildet ist; und einen Schritt zum Erwärmen des Halbleitersubstrats, so dass das Überschusssilizium, das in der ersten Siliziumdioxydschicht enthalten ist, oxydiert wird.
  7. Verfahren zum elektrischen Isolieren von Elementen in einem Halbleitersubstrat nach Anspruch 6, wobei der Schritt zum Bilden des Grabens den Graben so bildet, dass die Tiefe des Grabens größer als die Breite des Grabens ist.
  8. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 6, wobei der Schritt zum Ablagern der zweiten Siliziumdioxydschicht die zweite Siliziumdioxydschicht so ablagert, dass der Wassergehalt der zweiten Siliziumoxydschicht kleiner als 1 Prozent ist.
  9. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 6, wobei der Sauerstoff zum Oxydieren des Überschusssiliziums, das in der ersten Siliziumdioxydschicht enthalten ist, in dem Erwärmungsschritt durch das hydrierte Wasser, das in der zweiten Siliziumdioxydschicht enthalten ist, zugeführt wird.
  10. Verfahren zum elektrischen Isolieren von Elementen in einer Halbleitereinrichtung nach Anspruch 6, wobei der Schritt zum Entfernen der ersten Siliziumdioxydschicht und der zweiten Siliziumdioxydschicht, die auf dem ersten Bereich an dem zweiten Bereich des Halbleitersubstrats gebildet sind, durch ein chemisch-mechanisches Polierverfahren ausgeführt wird.
  11. Halbleitereinrichtung mit elektrisch isolierten Elementen, umfassend: ein Halbleitersubstrat mit einem ersten Bereich und einem zweiten Bereich, wobei das Halbleitersubstrat einen Graben aufweist, der auf der Grenze zwischen dem ersten Bereich und dem zweiten Bereich gebildet ist, so dass der Graben den ersten und den zweiten Bereich voneinander isoliert; eine Laminierungsschicht, die eine abwechselnde erste Laminierungsschicht und eine zweite Laminierungsschicht aus Siliziumdioxyd aufweist, die entlang der Wand des Grabens so gebildet ist, dass der Graben des Halbleitersubstrats mit der Laminierungsschicht gefüllt wird, wobei die erste Laminierungsschicht eine Siliziumdioxydschicht ist, die eine Siliziumüberschuss-Stöchiometrie, SiOx mit 0 < x < 2, aufweist und die zweite Laminierungsschicht einer Siliziumdioxydschicht ist, die eine Gleichgewichts-Stöchiometrie SiO2, aufweist, wobei die Laminierungsschicht durch das Verfahren nach Anspruch 6 erhalten wird.
  12. Halbleitereinrichtung nach Anspruch 11, wobei eine Siliziumnitritschicht auf dem ersten Bereich und dem zweiten Bereich des Halbleitersubstrats gebildet ist, wo Elemente mit Ausnahme des Grabens gebildet sind.
  13. Halbleitereinrichtung nach Anspruch 11, wobei das Verhältnis der Öffnungsbreite zur Tiefe des Grabens kleiner als 1 ist.
DE69723493T 1996-03-25 1997-03-25 Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung Expired - Lifetime DE69723493T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8068333A JPH09260484A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法
JP6833396 1996-03-25

Publications (2)

Publication Number Publication Date
DE69723493D1 DE69723493D1 (de) 2003-08-21
DE69723493T2 true DE69723493T2 (de) 2004-05-27

Family

ID=13370817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69723493T Expired - Lifetime DE69723493T2 (de) 1996-03-25 1997-03-25 Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US5897361A (de)
EP (1) EP0798776B1 (de)
JP (1) JPH09260484A (de)
KR (1) KR100272150B1 (de)
DE (1) DE69723493T2 (de)
TW (1) TW334580B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11114510A (ja) * 1997-10-17 1999-04-27 Tadahiro Omi 温純水を用いた物品の洗浄方法
KR100253079B1 (ko) * 1997-12-01 2000-04-15 윤종용 반도체 장치의 트렌치 격리 형성 방법
JP3967440B2 (ja) 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100482740B1 (ko) * 1997-12-27 2005-08-17 주식회사 하이닉스반도체 반도체소자의소자분리용트렌치내에산화막을매립하는방법
KR100280106B1 (ko) 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
US6165854A (en) * 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
US6599812B1 (en) * 1998-10-23 2003-07-29 Stmicroelectronics S.R.L. Manufacturing method for a thick oxide layer
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
KR100281192B1 (ko) * 1999-03-04 2001-01-15 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
WO2000055901A1 (en) * 1999-03-17 2000-09-21 Semiconductor 300 Gmbh & Co. Kg Method for filling gaps on a semiconductor wafer
JP2001319968A (ja) 2000-05-10 2001-11-16 Nec Corp 半導体装置の製造方法
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
US6355539B1 (en) * 2001-05-07 2002-03-12 Macronix International Co., Ltd. Method for forming shallow trench isolation
US6426272B1 (en) * 2001-09-24 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to reduce STI HDP-CVD USG deposition induced defects
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
JP2004128123A (ja) * 2002-10-01 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4764155B2 (ja) * 2005-12-06 2011-08-31 株式会社東芝 絶縁膜形成方法、半導体装置の製造方法及びプログラム
JP2008010441A (ja) * 2006-06-27 2008-01-17 Toshiba Corp シリコン酸化膜の形成方法
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
CN109326952B (zh) * 2017-07-31 2020-07-07 山东华光光电子股份有限公司 一种高电流密度、高散热系数的半导体激光器制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
JPS6469027A (en) * 1987-09-10 1989-03-15 Fujitsu Ltd Manufacture of semiconductor device
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches

Also Published As

Publication number Publication date
EP0798776A3 (de) 1997-11-26
EP0798776A2 (de) 1997-10-01
TW334580B (en) 1998-06-21
KR100272150B1 (ko) 2001-01-15
DE69723493D1 (de) 2003-08-21
EP0798776B1 (de) 2003-07-16
US5897361A (en) 1999-04-27
JPH09260484A (ja) 1997-10-03
KR970067542A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
DE69723493T2 (de) Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69733842T2 (de) Trench-seitenwänden aus n2o-nitriertem oxid zur verhinderung von bor-ausdiffusion und zur stress-reduzierung
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
EP0631306B1 (de) Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
DE112004002798B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014119006B4 (de) Halbleitervorrichtung mit einer Isolationsstruktur in einer Aussparung in einem Halbleitersubstrat und Verfahren zum Bilden derselben
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE102019121302A1 (de) Siliziumoxidschicht für eine oxidationsbeständigkeit und ihre herstellungsverfahren
DE60034979T2 (de) Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE102004054818B4 (de) Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen
DE10011642C2 (de) Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
EP1019958B1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE4320062A1 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE102019121169B4 (de) Spaltfüllung mit einer kohlenstoff- und stickstoff-dotierten schicht
DE102007063271B4 (de) Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
DE112004002634T5 (de) Prozess für eine flache Grabenisolation und Struktur
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition