DE69724317T2 - Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird - Google Patents

Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird Download PDF

Info

Publication number
DE69724317T2
DE69724317T2 DE69724317T DE69724317T DE69724317T2 DE 69724317 T2 DE69724317 T2 DE 69724317T2 DE 69724317 T DE69724317 T DE 69724317T DE 69724317 T DE69724317 T DE 69724317T DE 69724317 T2 DE69724317 T2 DE 69724317T2
Authority
DE
Germany
Prior art keywords
substrate
layer
cobalt
thickness
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69724317T
Other languages
English (en)
Other versions
DE69724317D1 (de
Inventor
Raymond Tzutse Warren Tung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of DE69724317D1 publication Critical patent/DE69724317D1/de
Application granted granted Critical
Publication of DE69724317T2 publication Critical patent/DE69724317T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41775Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783Raised source or drain electrodes self aligned with the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren für eine Bauteileherstellung in dem eine Kobaltsilizidschicht auf einem Halbleitersubstrat als leitende Schicht ausgebildet wird.
  • 2. Stand der Technik
  • In Verfahren der Halbleiterbauteileherstellung werden Silizide, Stoffe, die durch die Reaktion eines schwer schmelzenden Metalls oder eines Fast-Edelmetalls (near-noble) mit Silizium gebildet werden, in einer Vielzahl von Anwendungen genutzt. Beispielsweise beschreibt K. Maex, Materials Sci. Eng. R11, Seiten 53–153 (1993), das Verwenden von Titansilizid (TiSi2) und Kobaltsilizid (CoSi2), um den Flächenwiderstand von Source/Drain-Kontakten und Gate-Elektroden zu verringern. Die Metallsilizide werden durch einen als selbstabgleichend bezeichneten Prozess gebildet, d. h. das Metall wird auf die Oberfläche eines Silizium(Si)-Wafers mit einem Oxid- oder Nitridstrukturmuster aufgebracht und wärmebehandelt. Nur der Teil des Metalls, der in Kontakt mit freiliegendem einkristallinem Silizium, polykristallinem Silizium oder amorphem Silizium ist, reagiert mit dem Metall um das Silizid zu bilden. Der Teil der Metall schicht, der über der Oxid- oder Nitridmaske ausgebildet ist, wird nicht in Silizid umgewandelt. Das Metall, das nicht in Silizid umgewandelt wird, wird einfach in einem darauffolgenden Ätzschritt, ohne Maskierungsschritt, entfernt. Folglich wird dieses Verfahren als selbstabgleichendes Silizid-, oder Salicide-Verfahren bezeichnet.
  • Beim Prozessieren von ultrahoch integrierten (ULSI) Silizium-Metalloxidhalbleiterfeldeffekttransistor(MOSFET)-Bauteilen mit Designregeln von weniger als einem Mikrometer, ist die Bildung von einem flachen elektrischen p-n-Übergang unterhalb der Silizidschicht ebenso wichtig, wenn nicht wichtiger, wie die Bildung der Silizidschicht selber. Eine von zwei Strategien wird üblicherweise verwendet, um flache Übergänge in den Source/Drain-Regionen auszubilden. Ein Beispiel, wie in den 1A bis 1C dargestellt, bildet Silizid auf einem bestehenden p-n-Übergang aus und ist als post-Übergang-Silizidbildung (PJS) bekannt. Bezüglich 1A, wird zunächst eine Implantation mit einer geringen Dosis benutzt, um die Source- und Drainausdehnungen zu bilden, wobei Gate 130 als Implantationsmaske genutzt wird. Eine SiO2-Schicht wird dann aufgebracht und geätzt, um die Seitenwandabstandshalter 170 zu bilden. Arsen oder Phosphor 140 wird dann in Regionen von Gate 130 und Source 110/Drain 120 eines n-Typ MOSFET implantiert (oder eine Dosis Bor oder BF2 wird in Regionen von Gate 130, Source 110 und Drain 120 eines p-Typ MOSFET implantiert). Eine Wärmebehandlung folgt, um den Implantationsschaden zu entfernen und dem Dotiermittel zu erlauben elektrisch aktiv zu werden und zu diffundieren, um den flachen p-n-Übergang auszubilden. Eine Schicht 150 aus 5–15 nm dickem Kobalt (Co) wird dann, wie in 1B dargestellt, auf dem gesamten Wafer abgeschieden. Nach einer Wärmebehandlung mit etwa 450°C für 10 Minuten, werden in den hoch dotierten Regionen von Source 110, Drain 120 und Gate 130 CoSi2 und/oder Co2Si gebildet. Kobalt ist beispielhaft erwähnt. Andere Metalle, wie Titan, Nickel und Platin, werden ebenfalls verwendet, um mit ähnlichen Prozesstechniken Silizide herzustellen. Nachdem ein selektiven Nassätzen das sich oberhalb des Feldoxids 160 und des Abstandsregions 170 befindende nichtreagierte Co entfernt hat, wandelt eine schnelle Wärmebehandlung (rapid thermal anneal, RTA), wie in 1C dargestellt, bei 700°C CoSi und Co2Si in CoSi2 180 um.
  • Eine zweite Strategie bildet den Übergang nach der Silizidbildung aus und ist als Verfahren mit Silizid-als-Dotierungsquelle (silicide-as-doping-source, SADS) bekannt. Nach Festlegung von Gate und Source/Drain wird in Regionen von Gate und Source/Drain CoSi2-Salicide durch Co-Sputtern, eine erste Wärmebehandlung, Metallätzen und eine zweite schnelle Wärmebehandlung (RTA) gebildet, wie auch oben für das PJS-Verfahren beschrieben. Eine Implantation von einer Sorte von Dotiermittel, wie Arsen, Bor oder Phosphor, mit einer Dotierungsenergie, die es den meisten implantierten Dotierungsatomen erlaubt in der CoSi2-Schicht zurückgehalten zu werden, folgt. Während einer nachfolgenden Wärmebehandlung, üblicherweise bei 850–900°C, wird der Dotierungsschaden innerhalb der CoSi2-Schicht entfernt und Dotiermittel diffundiert in umgebende Si-Regionen, um den p-n-Übergang auszubilden.
  • Beim PJS-Prozessieren ist die Gleichmäßigkeit der Silizidschicht wichtig, da Variationen in der Schichtdicke eine Tendenz haben, den vorgeformten Übergang zu schwächen oder zu punktieren und starken Verlust zu bewirken. Üblicherweise, wird jegliches ursprüngliche Oxid von der Oberfläche des Si und polykristallinen Si entfernt, um das Silizid gleichmäßig darauf auszubilden. Beim SADS-Prozessieren ist die Gleichförmigkeit und thermische Stabilität der Silizidschicht ebenfalls sehr wichtig, da die Silizidschicht während der Hochtemperaturwärmebehandlung, die das Dotiermittel antreibt, gleichmäßig bleiben muss. Polykristalline CoSi2-Schichten sind bekannt dafür, dass sie ungleichmäßige Schichtdicken besitzen. Während der Hochtemperaturwärmebehandlung bekommen Silizidkorngrenzen an der Oberfläche Rillen und verbinden sich. Dieses lokale Dünnerwerden führt zu einer Agglomeration der Silzidschicht während einer anhaltenden Hochtemperaturwärmebehandlung. Da epitaktisch gewachsene Schichten eine höhere Gleichmäßigkeit besitzen, ist es wünschenswert in den Source/Drain-Regionen epitaktische Silizidschichten zu verwenden, ungeachtet ob SADS oder PJS als Dotierungsart verwendet werden. Das liegt daran, dass epitaktische Silizidschichten keine Korngrenzen besitzen und deswegen eine hohe thermische Stabilität besitzen. Zusätzlich, können epitaktische Silizidschichten mit einer glatten Grenzfläche und ausgezeichneter Schichtgleichmäßigkeit hergestellt werden. Diese Eigenschaften von epitaktischen Siliziden machen sie ideal geeignet für Anwendungen in Kontakten an silizidischen flachen Übergängen und groß flächigen Dioden/Kontakten, die gleichmäßige und dünne metallische Schichten verlangen.
  • Ein bekanntes Verfahren zum Aufwachsen von epitaktischen CoSi2-Schichten ist ein Ultra-Hochvakuum (UHV)-Prozess, bei dem Molekularstrahl-Epitaxie (MBE) auf oxidfreien, atomar reinem Si(100) und Si(111) und Si(110) Oberflächen verwendet wird, siehe z. B. U.S. Patent Nr. 4,707,197. Das Vorhandensein von Oxiden auf der Oberfläche des Siliziums verzögert den epitaktischen Wachstumsprozess. Alternativ, wird epitaktisches CoSi2 durch Mesotaxie hergestellt, wobei hochenergetische, hochdosierte Co-Implantationen genutzt werden. Keine dieser beiden Techniken zur Herstellung von epitaktischem Silizid ist kompatibel mit den Praktiken in modernen Halbleiterproduktionslinien. Eine dritte Technik für das epitaktische Wachstum von CoSi2 auf Si(100) ist in Wei et al, U.S. Patent Nr. 5,047,367, beschrieben, wobei eine Ti/Co-Doppelschicht auf Silizium abgeschieden wird und in Stickstoff wärmebehandelt wird, was zu dem Wachstum von epitaktischem CoSi2 an der Siliziumgrenzfläche und zur Bildung von TiN nahe der Oberfläche führt. Diese Technik, die kompatibel mit herkömmlichen Siliziumherstellungswerkzeugen ist, leidet jedoch an der Erzeugung von großen Fehlstellen in den epitaktischen CoSi2-Schichten nahe den Rändern des Feldoxides und dem Unvermögen gleichmäßige epitaktische CoSi2-Schichten mit Dicken von weniger als 40 nm aufzuwachsen. Da Kobaltsilizidschichten mit einer Dicke von ungefähr 20 nm für Bauteile mit kleineren Designregeln gewünscht werden, wird ein Verfahren gewünscht, das dünnere (weniger als 20 nm dicke) qualitativ hochwertige, epitaktische Co Si2-Schichten erzeugen kann und das kompatibel mit herkömmlichen Herstellungswerkzeugen ist.
  • Sumi, H., et al., "New Silicidation Technology by SITOX (Silicidation Through Oxide) and its Impact on Sub-half Micron MOS Devices", IEDM Band 90, Seiten 249–252 (1990), und Sumi et al., U.S. Patent Nr. 5,194,405 beschreiben ein selbstabgleichendes Verfahren zur Bauteilherstellung, bei dem mit Hilfe einer SITOX (Silicidation Through Oxide) Technik eine TiSi2-Schicht auf Silizium gebildet wird.
  • In diesem Verfahren wird zunächst eine Siliziumverbindung (SiO2) mit einer Dicke von weniger als 5 nm auf einem Silizium-Substrat ausgebildet, welches üblicherweise eine strukturierte Schicht oder Schichten von Material darauf ausgebildet hat. Selbstabgleichendes Titansilizid wird dann durch Prozessierungsschritte zur Titansilizidbildung in Abwesenheit der dünnen SiO2-Schicht gebildet, die bei den Fachleuten gut bekannt sind. Diese Schritte umfassen: Abscheidung von 40 nm Ti; eine erste Wärmebehandlung bei 650°C; selektives Entfernen des nichtreagierten Ti und TiN und eine zweite Wärmebehandlung bei 900°C. Mit der SiO2-Schicht, die eine Dicke von etwa 3–5 nm aufweisen, entstehen großkörnige, gleichmäßige TiSi2-Schichten. Wenn die Dicke der SiO2-Schicht weniger als 3 nm beträgt, entsteht eine Silizidschicht mit schlechter Oberflächenmorphologie.
  • Ein Problem des obenbeschriebenen Verfahrens ist, dass es schwierig ist, die Dicke der Oxidschicht bis zum gewünschten Grade zu kontrollieren. Weiterhin ist das Verfahren nur geeignet, um dicke (d. h. Dicken von 40 nm oder mehr) Titansilizidschichten herzustellen, da andere Metalle, so wie Kobalt, nicht durch die SiO2-Schicht der angegebenen Dicke diffundieren, um eine Silizidschicht mit der erforderlichen Gleichmäßigkeit zu bilden. Deswegen werden alternative Techniken für die Bildung von Metallsiliziden auf Siliziumsubstraten gewünscht.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung, wie in Anspruch 1 angegeben, betrifft ein Verfahren für eine Bauteileherstellung wobei eine dünne, gleichmäßige, epitaktische Schicht von Cobaltsilizid (CoSi2) auf einem Siliziumsubstrat zur Verwendung in selbstabgleichender Silizidtechnologie ausgebildet wird. Es gibt keine Einschränkung hinsichtlich der Kristallorientierung des Siliziumsubstrats. Das bedeutet, dass Substrate mit allen Orientierungen, z. B. {100}, {110}, {111}, {112} und {113} und alle kleineren Abweichungen von diesen Bezugspositionen als geeignet werden. Die Kobaltsilizidschicht, die nach dem vorliegenden Verfahren hergestellt wurde, dient als eine stabile, hochleitende Schicht, die die Herstellung von niederohmigen Kontakten und flachen Übergängen erlaubt, was zu einer verbesserten Bauteilleistung führt.
  • Das Verfahren der vorliegenden Erfindung wird im Zusammenhang mit der Halbleiterbauelementeherstellung verwendet. Das Siliziumsubstrat, auf dem die epitaktische Kobaltsilizid-schicht ausgebildet wird, wird üblicherweise Regionen mit dotiertem und undortiertem Silizium, SiO2-Regionen und andere darin gebildete Regionen aufweisen. Ein Fachmann wird die Vielfalt der Siliziumsubstrate und die Vielfalt der Prozessierungszusammenhänge, in denen das Verfahren verwendet werden kann, schätzen. Zur Klarheit wird zunächst das Verfahren der vorliegenden Erfindung in allgemeinster Weise beschrieben, wie eine epitaktische Schicht Kobaltsilizid auf einem freiliegenden Siliziumsubstrat ausgebildet wird. Spezifische Bauteilstrukturen, auf die hier verwiesen wird werden beispielhaft und nicht einschränkend erwähnt.
  • Das Siliziumsubstrat wird zunächst mit einem Reinigungsverfahren, das eine dünne Oxidschicht auf den Source- und Drain-Regionen des Bauteils ausbildet, gereinigt. Beispielsweise, wenn das Substrat mit einer wässrigen Wasserstoffperoxidlösung gereinigt wird, bildet sich eine Oxidschicht mit etwa 0.5 nm bis etwa 1.5 nm Dicke auf der freiliegenden Siliziumoberfläche des Substrats aus. Dieses Verfahren ist weitestgehend selbst-begrenzend, d. h. nachdem sich das Substrat eine gewisse Zeit in der Lösung befindet, verlangsamt sich die Rate der Oxidbildung beträchtlich bis zu dem Punkt an dem die Oxidmenge, die danach gebildet wird, nahezu vernachlässigbar ist. Üblicherweise wird das Substrat für etwa 5 bis etwa 20 Minuten in die Lösung gebracht, um die Oxidschicht der gewünschten Dicke darauf zu bilden. Es ist vorteilhaft, wenn die chemische Reinigungslösung eine starke Säure, z. B. Salzsäure, oder eine schwache Base, z. B. Ammoniumhydroxid enthält. Die relativen Mengen von Wasserstoffperoxid, Wasser und anderen Inhaltsstoffen in diesen Lösungen sind für den Fachmann gut bekannt und werden hier nicht im Einzelnen besprochen. Es ist vorteilhaft, wenn das ursprüngliche Oxid von der Oberfläche des Substrats vor diesem Reinigungsschritt mit einer HF-enthaltenden Lösung entfernt wird.
  • Eine Schicht Kobalt wird dann auf der Oberfläche des Siliziumssubstrats ausgebildet. Das Kobalt wird auf dem Oxid mit einer Technik ausgebildet, die Kobalt gleichmäßig und relativ frei von Verunreinigungen aufwächst. Diese Techniken sind dem, der mit der Technik vertraut ist, gut bekannt. Beispielsweise wird das Kobalt auf dem Substrat mit Elektronenstrahlverdampfung ausgebildet. Weiterhin wird vorgesehen, dass das Kobalt auf dem Substrat mit anderen Techniken, wie etwa Aufsputtern, ausgebildet wird. Die Dicke der Kobaltschicht beträgt 5 nm oder weniger. Es ist vorteilhaft, wenn die Kobaltschicht zwischen 1 nm bis etwa 4 nm dick ist.
  • Das Kobalt wird auf dem Substrat in einer sauerstofffreien Umgebung ausgebildet. Im Zusammenhang mit der vorliegenden Erfindung bedeutet sauerstofffrei, dass die Menge Sauerstoff in der Umgebung das Wachstum des epitaktischen Kobaltsilizids nicht nachteilig beeinflusst. Die Umgebung, in der die Kobaltschicht im Verfahren der vorliegenden Erfindung ausgebildet wird, ist entweder eine Vakuumumgebung oder eine inerte Atmosphäre. Argon ist ein Beispiel für eine geeignete inerte Atmosphäre.
  • Nachdem die Kobaltschicht ausgebildet ist, wird das Substrat wärmebehandelt, um Kobaltsilizid (CoSi2) zu bilden, bevor die Kobaltschicht Sauerstoff ausgesetzt wird. Dieser Schritt der Wärmebehandlung wird nicht benötigt, wenn das Substrat bei einer erhöhten Temperatur (d. h. mehr als 450°C) gehalten wird während die Kobaltschicht auf dem Substrat ausgebildet wird. Es ist vorteilhaft, wenn das Substrat bei einer Temperatur im Bereich von etwa 450°C und etwa 800°C wärmebehandelt wird. Ein Beispiel geeigneter Bedingungen der Wärmebehandlung beträgt etwa 600°C für etwa 1 Minute.
  • Die Dicken der epitaktischen CoSi2-Schichten, die durch die Deposition von Co-Schichten mit dem spezifizierten Dickebereich aufgewachsen werden, betragen etwa 3.6 nm bis etwa 14.4 nm (d. h. die Dicke von CoSi2 beträgt etwa 3.6 Mal die Dicke der Kobaltschicht, aus der es ausgebildet wird). Wenn dickere epitaktische CoSi2-Schichten gewünscht werden, werden verschiedene Techniken zur Erhöhung der Dicke einer "Vorlage"-Schicht, wie sie im U.S. Patent Nr. 4,477,308 von Gibson et al. beschrieben ist, als brauchbar betrachtet, um die Dicke zu erhöhen.
  • Beispielsweise wird eine 2 nm dicke Kobaltschicht mit Elektronenstrahlverdampfung oder Sputtern in einer im Wesentlichen sauerstofffreien Umgebung auf eine dünne epitaktische CoSi2-Schicht, die wie vorher beschrieben hergestellt wurde, abgeschieden. Die Substrattemperatur während dieser zweiten Co-Abscheidung wird bei weniger als 650°C gehalten. Nach der Co-Abscheidung wird das Substrat üblicherweise bei 650°C für 1 Minute wärmebehandelt, bevor es jeglicher sauerstoffhaltigen Umgebung ausgesetzt wird. Als Ergebnis dieses zweiten Prozessierungszyklus ist die Dicke der epitaktischen CoSi2-Schicht um 7.2 nm erhöht. Wenn noch dickere CoSi2-Schichten gewünscht werden, werden die Schritte der Abscheidung und der Wärmebehandlung so viele Male wiederholt, wie benötigt werden, um die gewünschte Dicke der Co Si2-Schicht zu erreichen. Es ist vorteilhaft alle Abscheidungen und Wärmebehandlungen ohne Unterbrechung des Vakuums durchzuführen. Wenn die Probe jedoch nach jedem Wärmebehandlungsschritt aus der Vakuumkammer genommen wird und Luft ausgesetzt wird, behindert dies nicht die darauffolgenden Wachstumsprozesse. Wenn die CoSi2-Schicht mit der gewünschten Dicke aufgewachsen wurde, ist es vorteilhaft den Wafer einer Hochtemperatur-Wärmebehandlung (etwa 750°C bis etwa 950°C) für etwa eine bis etwa 10 Minuten zu unterziehen, um die Kristallinität der Silizidschicht zu verbessern und um die CoSi2/Si-Grenzschicht zu glätten. Es ist vorteilhaft, wenn diese Hochtemperatur-Wärmebehandlung in einer sauerstofffreien, stickstoffhaltigen Umgebung ausgeführt wird.
  • Silizidschichten, die mit dem vorliegenden Verfahren hergestellt wurden, können in den Source/Drain-Regionen von einem MOSFET verwendet werden, als Kontakte zu bipolaren Transistorelektroden, als niederohmige Kontakte für Si1–x Gex-Bauteile, als großflächige Schottky-Dioden/optische Detektoren und als ein Kontaktgrundfüllmaterial.
  • Kurze Beschreibung der Zeichnungen
  • 1A1C veranschaulichen einen selbstabgleichenden Kobaltsilizidherstellungsablauf nach dem Stand der Technik durch Querschnittsansicht eines Siliziumsubstrats mit einer darauf ausgebildeten Kobaltsilizidschicht.
  • 2A2C veranschaulichen schematisch den Kobaltsilzidherstellungsablauf der vorliegenden Erfindung durch Quer schnittsansicht eines Siliziumsubstrats mit darauf ausgebildeter Schicht eines dünnen Oxids und einer darauf ausgebildeten Schicht Kobaltsilizid.
  • 3A3D veranschaulichen ein Ausführungsbeispiel der vorliegenden Erfindung, in dem der selbstabgleichende Kobaltsilizidherstellungsablauf der vorliegenden Erfindung, für die Herstellung eines n-MOSFET Bauteils verwendet wird.
  • 4A4D veranschaulichen ein Ausführungsbeispiel der vorliegenden Erfindung, in dem der selbstabgleichende Kobaltsilizidherstellungsablauf der vorliegenden Erfindung, für die Herstellung eines n-MOSFET Bauteils verwendet wird in dem das Kobaltsilizid als ein Dotierquelle genutzt wird.
  • Detaillierte Beschreibung der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren um eine epitaktische Qualitätskobaltsilizidschicht (CoSi2) für den Einsatz in selbstabgleichender Silziumtechnologie auszubilden. Dieses Verfahren wird in Bauteilherstellungsverfahren eingebunden, in denen eine Kobaltsilizidschicht gewünscht wird. Beispiele für Verfahren in die die vorliegende Erfindung eingebunden ist, umfassen Verfahren, in denen eine epitaktische CoSi2-Schicht in hoch-dotierten, diffundierten Regionen eines Si-MOSFET-Bauteils gewünscht wird und Verfahren, die eine CoSi2-Schicht als Diffusionsquelle nutzen. Das Verfahren wird zunächst im Hinblick auf das Ausbilden einer CoSi2-Schicht auf einem Siliziumsubstrat beschrieben. 2A2C stellen eine schematische Darstellung eines Querschnitts eines Siliziumsubstrats dar, auf dem eine Schicht CoSi2 nach dem Verfahren der vorliegenden Erfindung ausgebildet wird. Im Verfahren der vorliegenden Erfindung wird eine dünne Schicht Oxid 200 (d. h. eine Dicke von 0.5 bis etwa 1.5 nm oder weniger) auf der Oberfläche des Siliziumsubstrats 210 ausgebildet. Diese Oxidschicht 200 wird durch herkömmliche Verfahren, wie durch das Aussetzen des Substrats einer chemischen Reinigungslösung, die für die Oxidbildung auf freiliegenden Siliziumoberflächen bekannt ist, ausgebildet. Diese chemischen Lösungen enthalten üblicherweise Wasserstoffperoxid und Wasser. Beispiele für geeignete Lösungen umfassen Lösungen von heißer (z. B.. etwa 100°C) Salzsäure (HCl) und Wasserstoffperoxid (H2O2) in Wasser (eine Lösung im Volumenverhältnis 3 : 1 : 1) und heißem (z. B. etwa 90°C) Ammoniumhydroxid (NH4OH) and H2O2 in Wasser (eine Lösung im Volumenverhältnis 1 : 1 : 4). Üblicherweise wird das Substrat in die Lösung für etwa 5 bis etwa 20 Minuten getaucht. Ein anderes Beispiel – außerhalb der beanspruchten Erfindung – für ein geeignetes Verfahren um die Oxidschicht aufzuwachsen, ist das Wärmebehandeln des Siliziumsubstrats in einer trockenen Sauerstoffumgebung unter Bedingungen, die ausreichen, eine Oxidschicht mit einer maximalen Dicke von etwa 1.5 nm aufzuwachsen. Ein Beispiel für geeignete Bedingungen ist eine Wärmebehandlung bei 810°C in reinem Sauerstoff für etwa 4 Minuten.
  • Nachdem die Oxidschicht 200 ausgebildet ist, wird der Wafer in einer im Wesentlichen sauerstofffreien Umgebung platziert. Im Zusammenhang mit der vorliegenden Erfindung wird Sauerstoff aus der Umgebung ausgeschlossen, um zu verhindern, dass das Kobalt zu einem beträchtlichen Maße während der nachfolgenden Wärmebehandlungsschritte oxidiert wird. Geeignete Umgebungen umfassen Vakuumumgebung und inerte Atmosphären, wie Argon.
  • Bezugnehmend auf 2B werden die Substrate dann Bedingungen für das Ausbilden einer Kobaltschicht 220 auf der Oberfläche des Substrats 210 ausgesetzt. Die Kobaltschicht 220 wird auf der Oxidschicht 200 ausgebildet. Die Bedingungen sind so gewählt, dass die Kobaltschicht eine gleichmäßige Dicke hat. Die Kobaltschicht 220 wird auf der Oberfläche des Substrats mit herkömmlichen Techniken, wie Elektronenstrahlverdampfung oder Aufsputtern, ausgebildet. Es ist vorteilhaft, wenn Elektronenstrahlverdampfung für das Ausbilden des Kobalts auf der Substratoberfläche verwendet wird, da die entstehende Kobaltschicht gleichmäßig und relativ frei von Verunreinigungen ist. Im Zusammenhang mit der vorliegenden Erfindung beträgt die Dicke der Kobaltschicht mehr als 1 nm und übersteigt etwa 5 nm nicht. Um die gewünschte Gleichmäßigkeit der Schicht zu erhalten, ist es vorteilhaft, wenn die Dicke des Kobalts weniger als 4 nm beträgt. Die entstehenden CoSi2-Schichten, die mit dem Verfahren der vorliegenden Erfindung ausgebildet werden, wurden als ungleichmäßig beobachtet, wenn die auf dem Substrat ausgebildeten Kobaltschichten nicht innerhalb des vorgegebenen Dickebereichs liegen.
  • Nachdem die Kobaltschicht 220 auf dem Substrat ausgebildet ist, wird das Substrat dann wärmebehandelt. Das Substrat wird bis nach dem Wärmebehandlungsschritt in einer im Wesentlichen sauerstofffreien Umgebung gehalten. Die Temperatur, bei der das Substrat wärmebehandelt wird, ist weitge hend eine Frage der Ausführungswahl. Jedoch ist es vorteilhaft, wenn die Temperatur zwischen etwa 450°C und etwa 800°C liegt. Das Substrat wird für einen Zeitraum wärmebehandelt, der ausreicht um das Kobalt in Kobaltsilizid umzuwandeln. Die Länge dieses Zeitraums ist eine Funktion der Dicke der Kobaltschicht und der Temperatur bei der die Wärmebehandlung stattfindet. Beispielsweise genügt eine 30 Sekunden Wärmebehandlung bei 600°C um eine 2 nm dicke Schicht Kobalt in Kobaltsilizid umzuwandeln. Bei höheren Temperaturen oder bei einer dünneren Schicht würde weniger Zeit benötigt werden und bei niedrigeren Temperaturen und bei einer dickeren Schicht würde mehr Zeit benötigt werden. Obwohl nicht in 2C dargestellt, werden die Anteile der Kobaltschicht, die nicht zu CoSi2 umgewandelt werden, an dieser Stelle im Verfahren vom Substrat entfernt.
  • Wie in 2C dargestellt, wird nach diesem Wärmebehandlungsschritt Kobaltsilizid 225 direkt auf dem Siliziumsubstrat 210 ausgebildet und die Oxidschicht 200 liegt dann auf der Kobaltsilizidschicht 225. Da die Dicke der auf dem Substrat ausgebildeten Kobaltschicht eine Dicke von etwa 1 nm bis etwa 5 nm aufweist, beträgt die Dicke der entstehenden, vollständig reagierten, CoSi2-Schicht etwa 3.6 nm bis etwa 18 nm. Unter bestimmten Umständen werden CoSi2-Schichten mit einer Dicke größer als 18 nm gewünscht. Dickere CoSi2-Schichten werden durch die Wiederholung der oben beschriebenen Verfahrensabfolge ausgebildet, d. h. eine Schicht Kobalt wird auf der Substratoberfläche ausgebildet und wärmebehandelt um CoSi2 auszubilden, während das Substrat in einer im Wesentlichen sauerstofffreien Umgebung gehalten wird. Wenn eine CoSi2-Schicht durch mehr als einen Kobaltausbildung/Wärmebehandlungs-Zyklus ausgebildet wird, ist es vorteilhaft, wenn das Substrat in einer im Wesentlichen sauerstofffreien Umgebung gehalten wird, bis die gesamte CoSi2-Schicht ausgebildet ist. Diese aufeinanderfolgenden Kobaltschichten sind in der Dicke in der gleichen Weise wie die anfängliche Kobaltschicht nicht begrenzt. Jedoch ist es vorteilhaft, wenn die Dicke der aufeinanderfolgenden Kobaltschichten nicht ein Drittel der Dicke des darunterliegenden Kobaltsilizids überschreitet. Diese Dickebeschränkung der Kobaltschicht besteht, um die erneute Keimbildung von CoSi2 in darauffolgenden Silzidreaktionen zu verhindern. Diese Dickebeschränkung für die darauffolgenden Kobaltschichten, die über der anfänglichen Kobaltsilizidschicht ausgebildet werden, gewährleistet, dass die existierende Menge Kobaltsilizid ausreichend ist, um die Co2Si- und CoSi-Reaktionen mit der darauffolgenden Kobaltschicht aufzunehmen.
  • Das oben beschriebene Verfahren wird weiter beschrieben, wie es in einem herkömmlichen Verfahren für die Herstellung eines n-MOSFET-Bauteils verwendet wird. Ein Fachmann wird es schätzen, wie das Verfahren der vorliegenden Erfindung in ein Verfahren für die Bauteileherstellung eingebaut wird, um CoSi2 an der gewünschten Stelle im Prozessierungsablauf auszubilden. Bezugnehmend auf 3A, wird ein feld-isolierender Film 301, wie SiO2, selektiv auf Teilen eines schwach dotierten p-Typ Si-Substrats 302 für eine Isolierung zwischen unterschiedlichen Elementen ausgebildet. Dann wird eine Gate-Elektrode 308 ausgebildet. Die Ga te-Elektrode 308 wird mit herkömmlichen Prozessierungstechniken ausgebildet.
  • Beispielsweise wird ein Gate-isolierender Film 303, wie ein thermisch aufgewachsener SiO2-Film, auf der Oberfläche aktiver Regionen zwischen den feld-isolierenden Anteilen 301 ausgebildet. Als Nächstes wird ein polykristalliner Siliziumfilm 304 auf der Oberfläche des Gate-isolierenden Films durch ein chemisches Abscheiden aus der Gasphase (CVD-Verfahren) ausgebildet, wonach eine WSix-Schicht 305 auf die polykristalline Si-Schicht 304 gesputtert wird. Ein n-Typ Dotiermittel, wie As, wird dann in die WSix-Schicht 305 und den oberen Teil der polykristallinen Silizizium(Si)-Schicht 304 implantiert. Eine Hartmaskenschicht 307, wie eine SiO2-Schicht, wird dann auf der WSix-Schicht abgeschieden und der Stapel mit der Hartmaske 307, WSix-Schicht 305 und der polykristallinen Si-Schicht 304 wird dann in einem gewünschten Strukturmuster geätzt, um die Gate-Elektrode 308 oberhalb des Gate-isolierenden Films 303, dargestellt in 3A, auszubilden.
  • Herkömmlicherweise werden n-Typ Verunreinigungen, beispielsweise As, dann in geringer Konzentration in das Si-Substrat implantiert, wobei die Gate-Elektrode 308 als eine Maske dient, wonach ein weiterer SiO2-Film 309 über die Gate-Elektrode 304 und den Gate-isolierenden Film 303 abgeschieden wird. Dieser SiO2-Film 309 wird vertikal und horizontal relativ zum Substrat 302 anisotrop geätzt, durch ein Reaktives-Ionen-Ätzverfahren (RIE), um die Seitenwandabstandshalter 309 auf den Seiten der Gate-Elektrode 304 auszubilden.
  • Dann werden n-Typ Verunreinigungen, wie Arsen (As), in hoher Konzentration in das Si-Substrat 301 implantiert, wobei die Gate-Elektrode 308 und die Seitenwandabstandshalter 309 als eine Maske dienen. Das Bauteil wird dann wärmebehandelt, um die implantierten Verunreinigungen elektrisch zu aktivieren, und somit das polykristalline Silizium 304 zu dotieren und die flachen Übergänge in den Regionen von Source 311 und Drain 312 mit schwach dotierten Ausdehnungen auszubilden.
  • Bezugnehmend auf 3B wird, um die gewünschte Schicht CoSi2 auf den freiliegenden Siliziumoberflächen dieser Struktur auszubilden, eine verdünnte, HF-enthaltende, wässrige Lösung verwendet, um jegliches ursprüngliche Oxid auf der Oberfläche der Regionen von Source 311 und Drain 312 und jeglichen Gate-isolierenden Film 303, der in den Regionen von Source 311 und Drain 312 verblieben ist, zu entfernen. Kleine Anteile der Seitenwände und des Hartmaskenmaterials werden ebenfalls während des HF-Ätzens entfernt. Der Wafer wird dann in eine 1 : 1 : 4 Lösung H2O2 : NH4OH : H2O bei 90°C für 15 Minuten eingetaucht, um eine dünne SiOx-Schicht 315 in den hoch-dotierten Regionen von Source 311 und Drain 312 aufzuwachsen. Der Wafer 300 wird dann in eine Sputterkammer gebracht mit einem geringen Hintergrund (z. B. weniger als etwa 5 × 10–9 torr) an Sauerstoff-, Wasserdampf- und Kohlenwasserstoff-Partialdrücken. Eine gleichförmige Schicht von hochreinem Kobalt 320, 2.5 nm dick, wird dann mit einer geringen Depositionsrate (weniger als etwa 0.5 nm/s) gesputtert, während der Wafer bei 300°C gehalten wird.
  • Bezugnehmend auf 3C wird diese Kobaltschicht in der sauerstofffreien Sputterkammer wärmebehandelt bei 650°C für 2 Minuten, was zum Wachstum einer epitaktischen CoSi2-Schicht 325 oberhalb der Regionen von Source 311 und Drain 312 führt. Eine zweite gleichförmige Schicht Kobalt 330, 2 nm dick, wird dann gesputtert, während das Substrat bei weniger als 300°C gehalten wird, was die in 3C dargestellte Struktur ergibt. Eine zweite Wärmebehandlung in der im Wesentlichen sauerstoffreien Sputterkammer bei 700°C für 1 Minute folgt, was die Dicke der epitaktischen CoSi2-Schicht 325 erhöht. Ein Nassätzen wird dann verwendet, um das nichtreagierte Kobalt (320 und 330) oberhalb des Feldoxids, der Hartmaske und der Seitenwände zu entfernen. Der Wafer wird bei 850°C für 1 Minute in einer Stickstoffumgebung wärmebehandelt. Während dieser Wärmebehandlung verdampft und/oder agglomeriert die SiOx-Schicht 315. Die entstehende Struktur ist in 3D dargestellt, die verdeutlicht, dass das Kobaltsilizid 325 in den Source- und Drain-Regionen des Substrats 302 verbleibt. Das epitaktische CoSi2, das in den Source- und Drain-Regionen ausgebildet wurde, hat eine Dicke von etwa 16 nm.
  • Bezugnehmend auf 4AD, wird in einem anderen Ausführungsbeispiel der vorliegenden Erfindung, das SADS-Verfahren (die Silizid-als-Dotierungsquelle, silicide-as-doping-source, SADS) verwendet, um den flachen Übergang auszubilden. Ein feld-isolierender Film 401, wie SiO2, wird selektiv auf Teilen eines leicht-dotierten p-Typ Si-Substrats 402, für eine Isolierung zwischen unterschiedlichen Elementen, ausgebildet. Dann wird ein Gate isolierender Film 403, wie ein thermisch gewachsener SiO2-Film, auf der Oberfläche eines aktiven Regions zwischen den feld-isolierenden Anteilen 401 ausgebildet. Als nächstes wird ein polykristalliner Siliziumfilm 404 auf der Oberfläche des Gate-isolierenden Films 403 durch ein CVD-Verfahren (chemisches Abscheiden aus der Gasphase) ausgebildet, danach wird eine WSix-Schicht 405 oberhalb der polykristallinen Si-Schicht 404 gesputtert. Ein n-Typ Dotiermittel 406, wie Arsen, wird dann in die WSix-Schicht 405 und den oberen Teil der polykristallinen Si-Schicht 404 implantiert. Eine Hartmaskenschicht 407, üblicherweise SiO2, wird dann auf der WSix-Schicht ausgebildet. Der Stapel, der die Hartmaske 407, die WSix-Schicht 405 und die polykristalline Si-Schicht 404 enthält, wird dann in einem gewünschten Strukturmuster geätzt, um die Gate-Elektrode 408 oberhalb des Gate-isolierenden Films 403 auszubilden.
  • Ein SiO2-Film 415 wird auf der Gate-Elektrode 408 und dem Gate-isolierenden Film 403 abgeschieden. Dieser SiO2-Film 415 wird, vertikal und horizontal relativ zum Substrat 401, anisotropem Ätzen durch ein Reaktives-Ionen-Ätzverfahren (RIE) unterzogen, um die Seitenwandabstandshalter 415 auf den Seiten der Gate-Elektrode 408, wie in 4A gezeigt, auszubilden.
  • Bezugnehmend auf 4B wird, um die gewünschte epitaktische Schicht CoSi2 auf den freiliegenden Teilen dieses Bauteils auszubilden, zuerst eine verdünnte, HF-enthaltende, wässrige Lösung verwendet, um den Gate-isolierenden Film 403 und das ursprüngliche Oxid oberhalb der Regionen von Source 411 und Drain 412 zu entfernen. Kleine Anteile der Seitenwand 415 und der Hartmaske 407 werden ebenfalls während des HF-Ätzens entfernt. Der Wafer wird dann in eine 1 : 3 : 1 Lösung H2O2 : HCl : H2O bei etwa 100°C für 5 Minuten eingetaucht, um eine dünne SiOx-Schicht 425 in den Regionen von Source 411 und Drain 412 aufzuwachsen. Der Wafer wird dann in eine Ultra-Hoch-Vakuum-Verdampfungskammer gebracht mit geringen Hintergrundspartialdrücken Sauerstoff, Wasserdampf und Kohlenwasserstoff von weniger als etwa 10–10 torr. Eine gleichförmige Schicht von hochreinem Kobalt 435, 2.5 nm dick, wird dann mit Elektronenstrahlbei einer geringen Depositionsrate (d. h. weniger als etwa 0.5 nm/s) abgeschieden, während das Substrat bei Raumtemperatur gehalten wird. Das Substrat mit der Kobaltschicht 435 darauf ausgebildet wird in einer ultra-hoch-Vakuum(UHV)-Verdampfungskammer bei 600°C für 2 Minuten wärmebehandelt, was zu dem Wachstum einer epitaktischen CoSi2-Schicht 430 in den Regionen von Source 411 und Drain 412 führt. Die Anteile der Kobaltschicht 435 oberhalb der Feld-isolierenden Schicht 401, dem Abstandshalter 415 und der Hartmaske 407 reagiert nicht um Kobaltsilizid auszubilden, wie in 4B durch die Tatsache angezeigt wird, dass die Kobaltschicht 435 auf dem Substrat in diesen Bereichen verbleibt.
  • Eine zweite gleichmäßige Kobaltschicht 440, 2 nm dick, wird dann mit Elektronenstrahl abgeschieden, während der Wafer bei einer Temperatur von weniger als 300°C gehalten wird. Eine zweite Wärmebehandlung in der UHV-Verdampfungskammer bei 700°C für als 1 Minute folgt. Nachdem nichtreagiertes Kobalt oberhalb des Feldoxids 401, der Hartmaske 407 und der Seitenwände 415 durch ein Nassätzen entfernt wurde, wird der Wafer bei 850°C für 1 Minute in einer Stickstoffumgebung wärmebehandelt. Die dünne SiO2-Schicht 425 löst sich entweder auf oder agglomeriert während dieser Wärmebehandlung. Dann werden n-Typ Verunreinigungen, wie Arsen (As), in hoher Konzentration in die epitaktische CoSi2-Schicht 430, wie in 4C gezeigt, implantiert. Das Substrat wird wärmebehandelt bei etwa 900°C für 5 Minuten, um Arsen zu erlauben aus den CoSi2-Schichten herauszudiffundieren und in das monokristalline Si-Region, das die CoSi2-Schicht direkt umgibt, hineinzudiffundieren und hoch dotierte n+ Regionen 450 und 460, wie in 4D dargestellt, auszubilden. Ebenfalls als Ergebnis dieser Wärmebehandlung diffundiert n-Typ Dotiermittel in die polykristalline Si-Schicht 404.
  • Beispiel
  • Eine Vielzahl von Siliziumsubstraten wurden erhalten. Diese Substrate waren Si(100)-, Si(110)-, Si(111)-, Si(511)-, Si(211)-, 4°-fehlorientiertes Si (100)-Substrate, Si (100)-Substrate implantiert mit Arsen (As) Dotiermittel, Si(100)-Substrate implantiert mit Bor (BF2) Dotiermittel und oxidstrukturierte Si(100)-Substrate. Die As-implantierten Substrate hatten eine Dosis von 3 × 1015 cm–2 bei einer Implantationsenergie von 70 keV. Die BF2-implantierten Substrate hatten eine Dosis von 3 × 1015 cm–2 bei einer Implantationsenergie von 40 keV. Die implantierten Wafer wurden bei 1000°C für 10 Sekunden in Stickstoff nach der Implantation wärmebehandelt.
  • Die Substrate wurden dann einem von zwei Verfahren unterzogen, um eine dünne Oxidschicht auf der Oberfläche des Substrats aufzuwachsen. Das erste Verfahren war durch Eintauchen eines Wafers in eine heiße Lösung von HCl : H2O2 : H2O (3 : 1 : 1-Lösung) für 5 Minuten. Das zweite Verfahren war durch Eintauchen eines Wafers in eine heiße Lösung von NH4OH : H2O2 : H2O (1 : 1 : 4-Lösung) für 20 Minuten. Eine Oxidschicht mit einer Dicke von etwa 0.5 bis etwa 1.5 nm wurde auf den unterschiedlichen Substraten ausgebildet, wobei die oben beschriebenen Verfahren verwendet wurden.
  • Die Substrate wurden dann in ein UHV-System mit einem Basisdruck von 6 × 10–11 Torr, das mit einem Elektronenstrahlverdampfer ausgerüstet ist, platziert. Kobalt wurde auf das ungeheizte Substrat bis zu einer Dicke von 2 nm bei einer Depositionsrate von 0.05 nm/s aus der Gasphase verdampft. Der Kammerdruck wurde bei weniger als 2 × 10–11 Torr während des Verdampfens gehalten. Die Substrate wurden in der Verdampfungskammer bei 650°C für zwei Minuten wärmebehandelt. Eine zweite Schicht Co, 1.5 nm dick, wurde dann auf die ungeheizten Substrate verdampft mit der gleichen Rate von 0.05 nm/s. Die Substrate wurden dann bei 650°C für zwei Minuten wärmebehandelt.
  • Eine dritte Schicht Kobalt, 3 nm dick, wurde dann aus der Gasphase auf das ungeheizte Substrat verdampft, wobei die vorher beschriebenen Bedingungen verwendet wurden. Die Substrate wurden bei 700°C für 1 Minute wärmebehandelt. Die Substrate wurden dann aus der Vakuumkammer entfernt und in ein selektives Co-Ätzen (eine nach Volumen 16 : 1 : 1 : 2-Lösung von Phosphorsäure, Salpetersäure, Essigsäure und Wasser wurde verwendet) bei Raumtemperatur für zwei Minuten eingetaucht. Nachdem die Substrate mit entionisiertem Wasser abgewaschen und getrocknet wurden, wurden die Substrate bei 850°C für eine Minute in Stickstoff wärmebehandelt. Die Dicke der gleichförmigen, epitaktischen CoSi2-Schicht auf den Substraten war etwa 23 nm.

Claims (10)

  1. Verfahren für eine Bauteileherstellung, das folgendes umfasst: Ausbilden einer Oxidschicht mit einer Dicke von etwa 0.5 nm bis etwa 1.5 nm auf der Oberfläche eines Siliziumsubstrats durch einen selbstbegrenzenden chemischen Reinigungs- und Oxidationsprozess; Plazieren des Substrats in einer im wesentlichen sauerstofffreien Umgebung; Ausbilden wenigstens einer Kobaltschicht mit einer Dicke von etwa 5 nm oder weniger auf der auf dem Substrat ausgebildeten Oxidschicht, während das Substrat in der im wesentlichen sauerstofffreien Umgebung gehalten wird; und Aufheizen des Substrats unter Bedingungen, die ausreichen, eine epitaktische Kobaltsilizidschicht auf dem Siliziumsubstrat auszubilden.
  2. Verfahren nach Anspruch 1, bei dem das Substrat auf eine Temperatur höher als etwa 450°C aufgeheizt wird, beispielsweise im Bereich von etwa 450°C bis etwa 800°C.
  3. Verfahren nach Anspruch 1, bei dem der selbstbegrenzende chemische Reinigungs- und Oxidationsprozess das Kontaktieren der Oberfläche mit einer Lösung umfasst, die Wasserstoffperoxid und Wasser umfasst.
  4. Verfahren nach Anspruch 3, bei dem die Lösung ferner eine dritte Komponente umfasst, die aus einer starken Säure und einer schwachen Base ausgewählt ist, beispielsweise Salzsäure und Ammoniumhydroxid.
  5. Verfahren nach Anspruch 1, das ferner das Ausbilden einer zusätzlichen Dicke an Kobaltsilizid umfasst, indem wenigstens eine zusätzliche Kobaltschicht auf dem Substrat mit dem darauf ausgebildeten Kobaltsilizid ausgebildet wird, und Wärmebehandeln des Substrats, während das Substrat in einer im wesentlichen sauerstofffreien Umgebung gehalten wird.
  6. Verfahren nach Anspruch 5, bei dem die Dicke der zusätzlichen Kobaltschicht nicht ein Drittel der Dicke des auf dem Siliziumsubstrat ausgebildeten Kobaltsilizids überschreitet, wobei die Dicke des Kobalts beispielsweise etwa 1 nm bis etwa 4 nm ist.
  7. Verfahren nach Anspruch 1, bei dem das Kobalt entweder durch Sputtern ausgebildet wird, oder durch eine Elektronenstrahlverdampfung ausgebildet wird, oder durch eine chemische Abscheidung aus der Gasphase ausgebildet wird.
  8. Verfahren nach Anspruch 1, bei dem das Siliziumsubstrat wenigstens eine Source-Region, wenigstens eine Drain-Region, wenigstens eine Gate-Region und wenigstens eine Feldoxid-Region aufweist, die darauf vor der Ausbildung der Kobaltschicht über dem Substrat ausgebildet werden, wobei das Verfahren ferner das Entfernen des Kobalts umfasst, das auf dem Substrat nach dem Aufheizschritt verbleibt.
  9. Verfahren nach Anspruch 8, bei dem die Gate-Region des Substrats eine darüber ausgebildete Gate-Elektrode aufweist, die Schichten aus Siliziumdioxid, dotiertem Polysilizium, Metallsilizid, und einen darüber ausgebildeten Siliziumdioxidfilm umfasst, wobei das Verfahren ferner das Einführen eines Dotiermittels – beispielsweise Arsen – in die Kobaltsilizidschicht und das Aussetzen des Substrats unter Bedingungen umfasst, die die Diffusion des Dotiermittels vom Kobaltsilizid in das umgebende Silizium beschleunigen.
  10. Verfahren nach Anspruch 9, bei dem das Substrat Temperaturen oberhalb von etwa 800°C ausgesetzt wird, damit das Dotiermittel vom Kobaltsilizid in das umgebende Silizium diffundieren kann.
DE69724317T 1996-04-04 1997-03-25 Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird Expired - Lifetime DE69724317T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US627560 1996-04-04
US08/627,560 US5728625A (en) 1996-04-04 1996-04-04 Process for device fabrication in which a thin layer of cobalt silicide is formed

Publications (2)

Publication Number Publication Date
DE69724317D1 DE69724317D1 (de) 2003-10-02
DE69724317T2 true DE69724317T2 (de) 2004-06-03

Family

ID=24515162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69724317T Expired - Lifetime DE69724317T2 (de) 1996-04-04 1997-03-25 Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird

Country Status (4)

Country Link
US (1) US5728625A (de)
EP (1) EP0800204B1 (de)
JP (1) JP3600399B2 (de)
DE (1) DE69724317T2 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153484A (en) * 1995-06-19 2000-11-28 Imec Vzw Etching process of CoSi2 layers
US6613673B2 (en) 1996-07-16 2003-09-02 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US7041548B1 (en) 1996-07-16 2006-05-09 Micron Technology, Inc. Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof
US6087254A (en) * 1996-07-16 2000-07-11 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US7078342B1 (en) 1996-07-16 2006-07-18 Micron Technology, Inc. Method of forming a gate stack
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US6221766B1 (en) 1997-01-24 2001-04-24 Steag Rtp Systems, Inc. Method and apparatus for processing refractory metals on semiconductor substrates
US6015997A (en) 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US5926730A (en) 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US6262458B1 (en) 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
JPH1145995A (ja) * 1997-07-25 1999-02-16 Nec Kyushu Ltd 半導体装置およびその製造方法
US6545326B2 (en) 1997-09-19 2003-04-08 Hitachi, Ltd. Method of fabricating semiconductor device
US6610564B2 (en) * 2000-03-03 2003-08-26 Shinichi Fukada Method of fabricating semiconductor device
US6300206B1 (en) * 1997-09-19 2001-10-09 Hitachi, Ltd. Method for manufacturing semiconductor device
TW465024B (en) * 1997-12-29 2001-11-21 Lg Semicon Co Ltd Semiconductor device fabrication method
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
JP2000077356A (ja) * 1998-06-25 2000-03-14 Texas Instr Inc <Ti> 自己整列ケイ化の方法
JP3379464B2 (ja) * 1999-02-26 2003-02-24 日本電気株式会社 半導体装置の製造方法及びスパッタリング装置
JP3295931B2 (ja) * 1999-04-28 2002-06-24 日本電気株式会社 半導体装置の製造方法
US6569766B1 (en) 1999-04-28 2003-05-27 Nec Electronics Corporation Method for forming a silicide of metal with a high melting point in a semiconductor device
US6319784B1 (en) * 1999-05-26 2001-11-20 Taiwan Semiconductor Manufacturing Company Using high temperature H2 anneal to recrystallize S/D and remove native oxide simultaneously
KR100325302B1 (ko) * 1999-06-16 2002-02-21 김영환 반도체 소자의 제조방법
US6255179B1 (en) 1999-08-04 2001-07-03 International Business Machines Corporation Plasma etch pre-silicide clean
EP1220306A4 (de) * 1999-10-04 2007-10-03 Matsushita Electric Ind Co Ltd Halbleiter-herstellungsmethode
US6281117B1 (en) 1999-10-25 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to form uniform silicide features
US7244996B2 (en) * 2000-04-06 2007-07-17 Oki Electric Industry Co., Ltd. Structure of a field effect transistor having metallic silicide and manufacturing method thereof
US6627543B1 (en) 2000-05-03 2003-09-30 Integrated Device Technology, Inc. Low-temperature sputtering system and method for salicide process
US6251779B1 (en) * 2000-06-01 2001-06-26 United Microelectronics Corp. Method of forming a self-aligned silicide on a semiconductor wafer
US6765269B2 (en) 2001-01-26 2004-07-20 Integrated Device Technology, Inc. Conformal surface silicide strap on spacer and method of making same
US6518107B2 (en) * 2001-02-16 2003-02-11 Advanced Micro Devices, Inc. Non-arsenic N-type dopant implantation for improved source/drain interfaces with nickel silicides
US6410429B1 (en) 2001-03-01 2002-06-25 Chartered Semiconductor Manufacturing Inc. Method for fabricating void-free epitaxial-CoSi2 with ultra-shallow junctions
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
DE10205085B4 (de) * 2002-02-07 2006-03-23 Siltronic Ag Einkristall aus Silicium und Verfahren zu dessen Herstellung
US6849543B2 (en) * 2002-10-12 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Cobalt silicide formation method employing wet chemical silicon substrate oxidation
WO2004103892A1 (ja) * 2003-04-25 2004-12-02 Fujitsu Limited マイクロ構造体の製造方法およびマイクロ構造体
US7005376B2 (en) * 2003-07-07 2006-02-28 Advanced Micro Devices, Inc. Ultra-uniform silicides in integrated circuit technology
US7151020B1 (en) * 2004-05-04 2006-12-19 Advanced Micro Devices, Inc. Conversion of transition metal to silicide through back end processing in integrated circuit technology
KR100553714B1 (ko) * 2004-07-14 2006-02-24 삼성전자주식회사 자기정렬 실리사이드층을 가지는 반도체 소자 및 그제조방법
US20060057853A1 (en) * 2004-09-15 2006-03-16 Manoj Mehrotra Thermal oxidation for improved silicide formation
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7485572B2 (en) * 2006-09-25 2009-02-03 International Business Machines Corporation Method for improved formation of cobalt silicide contacts in semiconductor devices
US8460167B2 (en) * 2009-09-14 2013-06-11 Minnesota Medical Physics Llc Thermally assisted pulsed electro-magnetic field stimulation device and method for treatment of osteoarthritis
US20120139047A1 (en) * 2010-11-29 2012-06-07 Jun Luo Semiconductor device and method of manufacturing the same
CN102184946B (zh) * 2011-03-17 2017-04-12 复旦大学 金属半导体化合物薄膜和dram存储单元及其制备方法
DE102012003585A1 (de) * 2012-02-27 2013-08-29 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer einkristallinen Metall-Halbleiter-Verbindung
CN103390549B (zh) * 2012-05-11 2017-09-05 中国科学院微电子研究所 半导体器件制造方法
RU2530456C1 (ru) * 2013-03-06 2014-10-10 Федеральное государственное бюджетное учреждение наук Институт автоматики и процессов управления Дальневосточного отделения Российской академии наук (ИАПУ ДВО РАН) Способ получения слоистого наноматериала
KR101616168B1 (ko) * 2013-11-27 2016-04-27 제일모직주식회사 열가소성 수지 조성물 및 이를 포함하는 성형품
CN110164756A (zh) * 2019-05-30 2019-08-23 上海华虹宏力半导体制造有限公司 一种多晶硅薄膜的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492971A (en) * 1980-06-05 1985-01-08 At&T Bell Laboratories Metal silicide-silicon heterostructures
US4477308A (en) * 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4707197A (en) * 1984-08-02 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Method of producing a silicide/Si heteroepitaxial structure, and articles produced by the method
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5399526A (en) * 1991-06-28 1995-03-21 Sony Corporation Method of manufacturing semiconductor device by forming barrier metal layer between substrate and wiring layer
JPH0529254A (ja) * 1991-07-24 1993-02-05 Sony Corp 配線形成方法
US5266156A (en) * 1992-06-25 1993-11-30 Digital Equipment Corporation Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon
JP2692554B2 (ja) * 1993-12-16 1997-12-17 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1027908A (ja) 1998-01-27
JP3600399B2 (ja) 2004-12-15
US5728625A (en) 1998-03-17
EP0800204A2 (de) 1997-10-08
DE69724317D1 (de) 2003-10-02
EP0800204B1 (de) 2003-08-27
EP0800204A3 (de) 1998-09-16

Similar Documents

Publication Publication Date Title
DE69724317T2 (de) Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird
US5336903A (en) Selective deposition of doped silicon-germanium alloy on semiconductor substrate, and resulting structures
CA1216962A (en) Mos device processing
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
JP2857006B2 (ja) Mos集積回路上の自己整列珪化コバルト
DE19646927C2 (de) Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung
JP3393731B2 (ja) 半導体デバイスおよびその形成方法
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
KR100558006B1 (ko) 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
KR100498104B1 (ko) 울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법
EP1152459A2 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement
US4816421A (en) Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation
US5712181A (en) Method for the formation of polycide gate in semiconductor device
EP1649505B1 (de) Verfahren zur herstellung eines kontaktes
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
KR100268966B1 (ko) 반도체 장치와 그 제조방법
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
US6316362B1 (en) Method for manufacturing semiconductor device
DE4401341C2 (de) Verfahren zur Herstellung einer Silizidschicht
DE10058031A1 (de) Verfahren zur Bildung leicht dotierter Gebiete in einem Halbleiterbauelement
EP0965654B1 (de) Verfahren zur Erzeugung metallhaltiger Schichten
KR100469221B1 (ko) 디바이스제조공정
CN1219316C (zh) 可改善接面电性特性的自行对准金属硅化物的制造方法
JPH04299825A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition