DE69724478T2 - Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden - Google Patents

Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden Download PDF

Info

Publication number
DE69724478T2
DE69724478T2 DE69724478T DE69724478T DE69724478T2 DE 69724478 T2 DE69724478 T2 DE 69724478T2 DE 69724478 T DE69724478 T DE 69724478T DE 69724478 T DE69724478 T DE 69724478T DE 69724478 T2 DE69724478 T2 DE 69724478T2
Authority
DE
Germany
Prior art keywords
layer
conductive layer
raised segment
chalcogenide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69724478T
Other languages
English (en)
Other versions
DE69724478D1 (de
Inventor
Brent Boise Gilgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE69724478D1 publication Critical patent/DE69724478D1/de
Publication of DE69724478T2 publication Critical patent/DE69724478T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Description

  • Hintergrund der Erfindung
  • A. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein Verfahren der Halbleiterherstellung und insbesondere ein Verfahren zur Herstellung einer kleinen Kontaktfläche zwischen einer oberen und einer unteren Elektrode zur Verwendung in phasenveränderbaren Speichervorrichtungen, wie beispielsweise Chalkogenid-Speicherzellen.
  • B. Beschreibung des Standes der Technik
  • Die Verwendung von elektrisch beschreibbaren und löschbaren Phasenwechselmaterialien, beispielsweise Materialien, die elektrisch zwischen allgemein amorphen und allgemein kristallinen Zuständen oder zwischen verschiedenen Widerstandszuständen, während in kristalliner Form umgeschaltet werden können, ist nach dem Stand der Technik für elektronische Speicheranwendungen wohl bekannt. Es ist davon auszugehen, dass das US-Patent Nr. 5 296 716 allgemein den Stand der Technik angibt und eine Diskussion über die derzeitige Theorie bezüglich der Wirkungsweise von Chalkogenid-Materialien enthält.
  • Wie im Ovshinsky-Patent offenbart, können im Allgemeinen solche Phasenwechselmaterialien elektrisch zwischen einem ersten strukturellen Zustand, in dem das Material allgemein amorph ist, und einem zweiten strukturellen Zustand, in dem das Material eine im Allgemeinen kristalline lokale Ordnung aufweist, elektrisch umgeschaltet werden. Das Material kann auch zwischen verschiedenen nachweisbaren Zuständen der lokalen Ordnung über das ganze Spektrum zwischen den vollständig amorphen und den vollständig kristallinen Zuständen hinweg elektrisch geschaltet werden. Das heißt, die Umschaltung solcher Materialien muss nicht zwischen vollständig amorphen und vollständig kristallinen Zuständen erfolgen, sondern das Material kann vielmehr eher in inkrementellen Schritten geschaltet werden, die Veränderungen der lokalen Ordnung wiederspiegeln, um eine „Grauskala" zu ergeben, die durch eine Vielzahl von Zuständen der lokalen Ordnung wiedergegeben wird, die das Spektrum vom vollständig amorphen Zustand bis zum vollständig kristallinen Zustand umspannen.
  • Chalkogenid-Material zeigt unterschiedliche elektrische Merkmale, je nach seinem Zustand. Zum Beispiel weist das Material in seinem amorphen Zustand eine geringere elektrische Leitfähigkeit auf, als in seinem kristallinen Zustand. Der Betrieb von Chalkogenid-Speicherzellen erfordert, dass ein Bereich des Chalkogenid-Speichermaterials, genannt der chalkogenidaktive Bereich, einem Stromstoß typischerweise mit einer Stromdichte zwischen 105 und 107 Ampere/cm2 unterworfen wird, um den kristallinen Zustand des Chalkogenid-Materials innerhalb des in einer kleinen Pore enthaltenen aktiven Bereiches zu verändern. Diese Stromdichte kann erreicht werden, indem zuerst eine kleine Öffnung in einem dielektrischen Material geschaffen wird, das selbst auf einem darunter liegenden Elektrodenmaterial abgeschieden wurde. Dann wird eine zweite dielektrische Schicht, typischerweise aus Siliciumnitrid, auf die dielektrische Schicht in die Öffnung abgeschieden. Die zweite dielektrische Schicht ist typischerweise etwa 4 × 10–3 μm (40 Angström) dick. Das Chalkogenid-Material wird dann über das zweite Dielektrikum und in die Öffnung hinein abgeschieden. Dann wird ein oberes Elektrodenmaterial über dem Chalkogenid-Material abgeschieden. Üblicherweise wird Kohlenstoff als das Elektrodenmaterial verwendet, obwohl auch andere Materialien verwendet wurden, zum Beispiel Molybdän und Titannitrid. Ein leitfähiger Weg von dem Chalkogenid-Material zu dem darunter liegenden Elektrodenmaterial wird dann durch die Formgebung einer Pore in der zweiten dielektrischen Schicht mittels eines wohlbekannten Brennverfahrens (firing process) bereitgestellt.
  • Das Brennen umfasst einen anfänglichen Starkstromstoß durch die Struktur, der durch das Chalkogenid-Material fließt und dann für einen dielektrischen Durchschlag der zweiten dielektrischen Schicht sorgt, wodurch eine leitfähige Bahn durch die, durch die Speicherzelle verlaufende Pore bereitgestellt wird. Elektrisches Brennen der dünnen Nitridschicht ist für ein Speicherprodukt mit hoher Dichte nicht wünschenswert, wegen des benötigten hohen Stromes und der für das Brennen erforderlichen langen Prüfungszeit.
  • Es wird angenommen, dass die aktiven Bereiche der Chalkogenid-Speicherzellen innerhalb der Poren die Kristallstruktur als Reaktion auf aufgebrachte Spannungsstöße eines weiten Bereiches von Größen und Pulsdauern verändern. Diese Veränderungen der Kristallstruktur verändern den Bahnwiderstand des chalkogenidaktiven Bereiches. Der breite dynamische Bereich dieser Vorrichtungen, die Linearität ihrer Reaktion und das Fehlen von Hysterese verleihen diesen Speicherzellen die Fähigkeit zum Speichern multipler Bits.
  • Faktoren wie die Abmessungen der Poren, (d. h. Durchmesser, Dicke und Volumen), die Chalkogenid-Zusammensetzung, die Dauer des Signalpulses und die Art der Wellenform des Signalpulses haben eine Auswirkung auf die Größe des dynamischen Bereichs der Widerstände, die absoluten Widerstände am Endpunkt des dynamischen Bereiches und der Ströme, die benötigt werden, um die Speicherzellen auf diese Widerstände einzustellen. Beispielsweise ergeben relativ große Porendurchmesser, zum Beispiel etwa ein Mikrometer, höhere Erfordernisse an Programmierstrom, während relativ kleine Porendurchmesser, beispielsweise etwa 5 × 10–2 μm (500 Angström), niedrigere erforderliche Programmierströme zur Folge haben. Der wichtigste Faktor beim Verringern des benötigten Programmierstromes ist die Querschnittsfläche der Pore.
  • Der Energieaufwand der benötigt wird, um den Kristallzustand des chalkogenidaktiven Bereichs der Speicherzelle einzustellen, ist direkt proportional zu den Ausmaßen der kleinsten seitlichen Abmessung der Pore, beispielsweise kleinere Porengrößen haben kleinere benötigte Energieaufwände zur Folge. Herkömmliche Verfahren zur Herstellung von Chalkogenid-Speicherzellen sorgen für minimale seitliche Porengröße, Durchmesser oder Breite der Pore, der von der photolithographischen Größengrenze begrenzt wird. Dies hat Porengrößen mit minimalen seitlichen Abmessungen bis zu ungefähr 0,35 Mikrometer zur Folge. Jedoch ist eine weitere Verringerung der Porengröße wünschenswert, um eine verbesserte Stromdichte zum Beschreiben der Speicherzelle zu erreichen.
  • Die internationale Patentanmeldung Nr. 94/24707 offenbart ein elektrisch löschbares, direkt überschreibbares, einzelliges multibit-Speicherelement und ein daraus hergestelltes Feld. Das Speicherelement umfasst ein Volumen an Speichermaterial, welches das einzellige Speicherelement definiert, ein Paar beabstandet angeordneter Kontakte zum Einspeisen elektrischer Eingabesignale, um das Speichermaterial gezielt auf einen Widerstandswert in einem dynamischen Bereich einzustellen, ein Kontrollmittel von fadenartigen Teilen, das zwischen dem Volumen aus Speichermaterial und mindestens einem der beabstandet angeordneten Kontakte angeordnet ist. Das Kontrollmittel definiert die Größe und die Stellung des fadenartigen Teiles während der elektrischen Bildung des Speicherelementes und beschränkt die Größe und begrenzt die Örtlichkeit des fadenartigen Teiles während der Verwendung des Speicherelementes, wodurch es für eine hohe Stromdichte innerhalb des fadenartigen Teiles des einzelligen Speicherelementes bei Eingabe eines elektrischen Signals mit sehr niedrigem Gesamtstrom an die beabstandet angeordneten Kontakte sorgt.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung zielt darauf ab, die Auswirkungen eines oder mehrerer der vorstehend dargelegten Probleme zu überwinden oder mindestens zu verringern.
  • Gemäß dem Zweck der Erfindung, wie hierin konkretisiert und ausführlich beschrieben, umfasst die Erfindung ein Verfahren zur Herstellung eines elektrischen Kontaktes, wie in Anspruch 1 beansprucht.
  • In einem anderen Aspekt umfasst die vorliegende Erfindung einen integrierten Stromkreis, wie in Anspruch 9 beansprucht.
  • Vorzugsweise stellt die vorliegende Erfindung ein Verfahren zur Herstellung einer kleinen Kontaktfläche zwischen Elektroden von Chalkogenid-Speicherzellen bereit, sodass die Kontaktfläche minimale Ausmaße unterhalb der photolithographischen Grenze bietet, wodurch die benötigte Energieeinspeisung in den chalkogenidaktiven Bereich in Betrieb verringert wird.
  • Die Elektroden werden weiter so ausgewählt, dass sie Materialeigenschaften bieten, die eine verbesserte Steuerung des durch die Chalkogenid-Speicherzelle fließenden Stromes zulassen. Folglich können die Speicherzellen kleiner gemacht werden, um dichtere Speicheranwendungen bereitzustellen, und der gesamte Energiebedarf für die Speicherzellen wird minimiert.
  • Zusätzliche Vorteile der Erfindung werden zum Teil in der nun folgenden Beschreibung dargelegt, und zum Teil sind sie aus der Beschreibung ersichtlich oder sie können durch Ausführung der Erfindung erkannt werden.
  • Es versteht sich, dass sowohl die vorhergehende allgemeine Beschreibung wie auch die nachfolgende ausführliche Beschreibung lediglich beispielhaft und erklärend und nicht einschränkend bezüglich der Erfindung, wie beansprucht, sind.
  • Kurze Beschreibung der Figuren
  • Die begleitenden Figuren, die hierin eingebracht sind und einen Teil dieser Patentbeschreibung bilden, veranschaulichen eine Ausführungsform der vorliegenden Erfindung, und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. In den Figuren:
  • ist 1 ein Ausschnitt einer Querschnittsansicht der Abscheidung einer Schicht von Polysilicium auf einem Substrat von Titannitrid in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • ist 2 ein Ausschnitt einer Querschnittsansicht der Abscheidung einer Schicht von Siliciumoxid und einer Schicht aus Widerstandsmaterial auf der Schicht von Polysilicium;
  • ist 3 ein Ausschnitt einer Querschnittsansicht eines Kontaktmusters, das in der Schicht aus Widerstandsmaterial und der Siliciumoxid-Schicht unter Verwendung von Ätz-, Maskierungs- und Photoresistablösungsverfahren geätzt wurde;
  • ist 4(a) eine Draufsicht eines im Großen und Ganzen rechtwinkligen Kontaktmusters, gebildet aus den Widerstandsmaterial- und Siliciumoxid-Schichten;
  • ist 4(b) eine Draufsicht eines im Großen und Ganzen kreisförmigen Kontaktmusters, gebildet aus den Widerstandsmaterial- und Siliciumoxid-Schichten;
  • ist 5 ein Ausschnitt einer Querschnittsansicht der Vorrichtung, nachdem die Widerstandsmaterialschicht unter Verwendung von Ablösungs-Ätzverfahren abgelöst wurde;
  • ist 6 ein Ausschnitt einer Querschnittsansicht eines Teils der nicht von dem Muster der Siliciumoxid-Schicht abgedeckten Schicht aus Polysilicium-Material, die unter Verwendung herkömmlicher Techniken zum isotropen Unterätzen geätzt wird, um eine kegelstumpfförmige Spitze in der Schicht aus Polysilicium-Material zu bilden;
  • ist 7 ein Ausschnitt einer Querschnittsansicht der Vorrichtung, nachdem das Kontaktmuster unter Verwendung herkömmlicher Nassätzverfahren entfernt wurde;
  • ist 8 ein Ausschnitt einer Querschnittsansicht der Abscheidung einer Schicht aus isolierendem Material auf die Schicht aus Polysilicium-Material, einschließlich der Spitze, unter Verwendung herkömmlicher Dünnschicht-Abscheidungsverfahren um die Schicht aus Polysilicium-Material, einschließlich der Spitze, zu isolieren;
  • ist 9 ein Ausschnitt einer Querschnittsansicht der Planarisierung der Schicht aus isolierendem Material, unter Verwendung eines herkömmlichen Verfahrens zur chemisch-mechanischen Planarisierung;
  • ist 10 ein Ausschnitt einer Querschnittsansicht einer Schicht aus Chalkogenid-Material, die unter Verwendung herkömmlicher Verfahren zur Abscheidung dünner Schichten abgeschieden wird;
  • ist 11 ein Ausschnitt einer Querschnittsansicht einer Schicht aus leitfähigem Material, abgeschieden über der Chalkogenid-Schicht unter Verwendung herkömmlicher Verfahren zur Abscheidung dünner Schichten;
  • ist 12 ein Ausschnitt einer Querschnittsansicht der Schicht aus Chalkogenid-Material und der zweiten Schicht aus leitfähigem Material, nachdem diese unter Verwendung herkömmlicher Verfahren zur Maskierung und zum Ätzen zurückgeätzt sind;
  • ist 13 ein Ausschnitt einer Querschnittsansicht einer zweiten Schicht aus isolierendem Material, die unter Verwendung herkömmlicher Verfahren zur Abscheidung dünner Schichten aufgebracht wird;
  • ist 14 ein Ausschnitt einer Querschnittsansicht der zweiten Schicht aus isolierendem Material, nachdem diese zurückgeätzt ist;
  • ist 15 ein Ausschnitt einer Querschnittsansicht der vollständigen Chalkogenid-Speicherzelle, einschließlich einer oberen leitfähigen Rasterschicht.
  • Beschreibung der bevorzugten Ausführungsform
  • Es wird ein Verfahren zur Herstellung einer kleinen Kontaktfläche zwischen Elektroden von Chalkogenidspeichern vorgestellt, das eine Kontaktfläche mit der unteren Elektrode mittels der oberen Elektrode durch das Chalkogenid-Material hindurch bereitstellt, die kleiner ist als diejenige, die gegenwärtig unter Verwendung herkömmlicher photolithographischer Verfahren bereitgestellt wird. Insbesondere stellt die bevorzugte Ausführungsform der vorliegenden Erfindung ein Verfahren zur Herstellung von Elektroden für Chalkogenidspeicher bereit, bei denen eine minimale Kontaktfläche der unteren Elektrode mit der oberen Elektrode durch Erzeugen einer Spitze auf der unteren Elektrode erzeugt wird. Auf diese Weise wird die untere Elektrode mit einer minimalen Kontaktfläche von nur 0,00785 μm2 erhalten. Die vorliegende bevorzugte Ausführungsform sorgt auf diese Weise für eine verbesserte Steuerung des durch den entstandenen Chalkogenidspeicher fließenden Stromes, und verringert folglich den Gesamtstrom und den -energiebedarf zum Betrieb des chalkogenidaktiven Bereiches. Der durch den chalkogenidaktiven Bereich fließende Gesamtstrom beträgt zwei Milliampere (mA). Folglich beträgt die von der bevorzugten Ausführungsform benötigte Stromdichte 1 × 106 A/cm2 bis 1 × 107 A/cm2. Darüber hinaus ermöglicht die bevorzugte Ausführungsform, die Herstellung kleinerer Speicherzellen und folglich die Herstellung von dichterer Speicheranordnungen , außerdem die Minimierung des Gesamtenergiebedarfs für die Speicherzelle.
  • Es wird nun ausführlich auf die vorliegende bevorzugte Ausführungsform der Erfindung Bezug genommen, von der ein Beispiel in den begleitenden Figuren veranschaulicht wird. Wo immer möglich, werden in allen Figuren die gleichen Bezugsziffern verwendet, um auf die gleichen oder auf ähnliche Teile Bezug zu nehmen.
  • In Bezug auf die 1 bis 15, wird jetzt eine bevorzugte Ausführungsform eines Verfahrens zur Herstellung einer kleinen Kontaktfläche zwischen einer oberen und einer unteren Elektrode für Chalkogenidspeicher beschrieben. Eine Schicht 22 aus leitfähigem Material, vorzugsweise Polysilicium, wird auf ein Substrat 20 unter Verwendung herkömmlicher Verfahren zum Abscheiden dünner Schichten, wie zum Beispiel chemische Abscheidung aus der Dampfphase (CVD), abgeschieden, wie in 1 veranschaulicht. Die Schicht 22 aus leitfähigem Material kann eine im Wesentlichen gleichförmige Dicke von 0,5 bis 0,7 μm (5000 bis 7000 Angström) haben, und hat vorzugsweise eine im Wesentlichen gleichförmige Dicke von annähernd 0,65 μm (6500 Angström). Das Substrat 20 kann auch leitfähiges Material umfassen, wie zum Beispiel Silicium, TiN, Kohlenstoff, WiSi, oder Wolfram, und umfasst vorzugsweise Silicium. Das Substrat 20 umfasst ferner vorzugsweise ein unteres Elektrodenraster (nicht dargestellt), das dazu verwendet wird, auf eine Anwendung von Chalkogenidspeichern zuzugreifen.
  • Eine Schicht aus Siliciumoxid wird auf das Substrat 22 abgeschieden, vorzugsweise mittels CVD und hat vorzugsweise eine Dicke von 5 × 10–2 μm (500 Angström). Eine Schicht 24 aus Widerstandsmaterial wird auf die Siliciumoxid-Schicht 23 schleuderbeschichtet, wie in 2 veranschaulicht. Die Schicht 24 aus Widerstandsmaterial hat vorzugsweise eine im Wesentlichen gleichförmige Dicke von annähernd 1,5 μm (15 000 Angström).
  • Ein Kontaktmuster 26 wird dann unter Verwendung herkömmlicher Verfahren der Maskierung, Belichtung, Ätzung und Ablösung des Photowiderstands in der Widerstandsschicht 24 und der Siliciumoxid-Schicht 23 geätzt, wie in 3 gezeigt. Das Kontaktmuster 26 kann aus der Widerstandsschicht 24 und der Siliciumoxid-Schicht 23 zum Beispiel als ein im Allgemeinen rechtwinkliger Block gebildet werden, wie in 4(a) gezeigt, oder als ein im wesentlichen kreisförmiger Block, wie in 4(b) gezeigt. Das Kontaktmuster 26 wird vorzugsweise unter Verwendung einer herkömmlichen Kontaktlochmaske gebildet, wodurch sich der im Wesentlichen kreisförmige Block, wie in 4(b) gezeigt, ergibt. Das minimale seitliche Maß des Kontaktmusters 26 beträgt vorzugsweise annähernd 0,4 μm. Das Kontaktmuster 26 schließt eine im Allgemeinen horizontale untere Oberfläche 28 ein, die mit der Polysilicium-Schicht 22 zusammen fällt, und im Allgemeinen senkrechte Seitenwände 27 an seinem äußeren Rand.
  • Die Widerstandsschicht 24 wird dann unter Verwendung herkömmlicher Ablöseverfahren entfernt, nachdem der Kontakt 26 in der Siliciumoxid-Schicht 23 als Muster aufgebracht wurde, wie in 5 gezeigt. Folglich verbleibt die Siliciumoxid-Schicht 23 als das Kontaktmuster 26. Das Kontaktmuster der Siliciumoxid-Schicht 23 wird als eine Maskierungsschicht verwendet, wenn die Polysilicium-Schicht 22 nachfolgend geätzt wird.
  • Der von dem Muster der Siliciumoxid-Schicht 23 nicht abgedeckte Teil der Polysilicium-Schicht 22 wird geätzt, und die Teile unter dem Siliciumoxidmuster 23 werden unter Verwendung von Naßätz- oder Plasma-Trockenätzverfahren unterätzt, um eine stumpfkegelförmige Spitze 30 in der Polysilicium-Schicht 22 zu bilden, wie in 6 gezeigt. Die erhaltene Spitze 30 ist von stumpfkegeliger Form, vorzugsweise mit einem minimalen seitlichem Maß des Kegelstumpfes von annähernd 0,1 μm. Die Basis der Spitze 30 hat vorzugsweise ein minimales Basisseitenmaß von annähernd 0,4 μm, das heißt, das gleiche Maß wie das seitliche Maß des Kontaktmusters 26. Die Spitze 30 hat vorzugsweise eine Höhe von annähernd 0,2 μm (2000 Angström). Die Entfernung des Musters der Siliciumoxid-Schicht 23 wird unter Verwendung herkömmlicher Nassätzverfahren bewerkstelligt, wie in 7 gezeigt. Auf diese Weise stellt das Kontaktmuster 26 ein Mittel zum Festlegen der Kontaktfläche der Basis der stumpfkegelförmigen Spitze 30 der Schicht 22 von 0,00785 μm2 [π × (0,1/2)2] bereit.
  • Eine Schicht 32 aus isolierendem Material wird auf die Polysilicium-Schicht 22 einschließlich der Spitze 30 unter Verwendung herkömmlicher Verfahren zur Abscheidung dünner Schichten, wie beispielsweise CVD, abgeschieden, um die Polysilicium-Schicht 22 einschließlich der Spitze 30 zu isolieren, wie in 8 veranschaulicht. Die Schicht 32 aus isolierendem Material kann eine im Wesentlichen gleichförmige Dicke von annähernd 0,2 bis 0,5 μm (2000 bis 5000 Angström) haben, und hat vorzugsweise eine im Wesentlichen gleichförmige Dicke von annähernd 0,2 μm (2000 Angström), das heißt die gleiche Dicke wie die Höhe der Spitze 30. Die Schicht 32 aus isolierendem Material kann Siliciumoxid oder Siliciumnitrid umfassen und umfasst vorzugsweise aus Siliciumoxid.
  • Die Schicht 32 aus isolierendem Material wird dann vorzugsweise unter Verwendung eines herkömmlichen chemisch-mechanischen Planarisierungsvorgangs (CMP), wie in 9 veranschaulicht, planarisiert. Der CMP-Vorgang wird durchgeführt, um die obere Fläche 24 der auf der Polysilicium-Schicht 22 gebildeten Spitze 30 freizulegen, die auch als untere Elektrode bezeichnet werden kann.
  • Die Chalkogenid-Speicherzelle wird dann gebildet, indem die Spitze 30 der Polysilicium-Schicht 22 inkorporiert wird, unter Verwendung herkömmlicher Verfahren der Halbleiterverarbeitung, wie beispielsweise den Verfahren der Dünnschichtabscheidung, der Maskierung, und des Ätzens. Wie in 15 gezeigt, schließt die Chalkogenid-Speicherzelle vorzugsweise eine Schicht 34 aus Chalkogenid-Material, eine als eine obere Elektrode dienende Schicht 36 aus leitfähigem Material, eine dielektrische Schicht 38 als Zwischenschicht (ILD) und eine obere leitfähige Schicht 40 ein.
  • Die Schicht aus Chalkogenid-Material 34 kann unter Verwendung herkömmlicher Verfahren zur Abscheidung dünner Schichten abgeschieden werden, wie in 10 gezeigt. Die Schicht aus Chalkogenid-Material 34 ist vorzugsweise annähernd 5 × 10–2 μm (500 Angström) dick. Typische Chalkogenidzusammensetzungen für diese Speicherzellen schließen durchschnittliche Konzentrationen von Te im amorphen Zustand deutlich unter 70%, typischerweise unter 60%, und im Allgemeinen im Bereich von nur etwa 23% bis etwa 56% Te, und am Bevorzugtesten von etwa 48% bis 56% Te ein. Die Konzentrationen an Ge liegen typischerweise über etwa 15% und reichen im Bereich von nur etwa 17% bis etwa 44% im Durchschnitt, und bleiben im Allgemeinen unter 50% Ge, wobei der Rest der hauptsächlichen Bestandteil-Elemente in dieser Klasse Sb ist. Die Prozentsätze sind Prozentsätze der Atome, die insgesamt 100% der Atome der Bestandteil-Elemente ausmachen. In einer besonders bevorzugten Ausführungsform umfassen die Chalkogenidzusammensetzungen für diese Speicherzellen eine Te-Konzentration von etwa 56%, eine Ge-Konzentration von etwa 22% und eine Sb-Konzentration von etwa 22%. Die Materialien werden typischerweise als TeaGebSb100–(a+b) charakterisiert, wobei a gleich oder weniger als etwa 70% und vorzugsweise zwischen etwa 40% und etwa 60% ist, b über etwa 15% und weniger als 50% und vorzugsweise zwischen etwa 17% und 44% ist, und der Rest Sb ist.
  • Die Kohlenstoffschicht 35 ist vorzugsweise 6 × 10–2 μm (600 Angström) dick und wird über der Chalkogenid-Schicht 34 unter Verwendung herkömmlicher Verfahren zur Abscheidung dünner Schichten bereitgestellt, wie in 11 gezeigt. Die Schicht 36 aus leitfähigem Material wird über der Kohlenstoffschicht 35 unter Verwendung herkömmlicher Verfahren zur Abscheidung abgeschieden, wie ferner in 11 gezeigt wird. Die Schicht 36 aus leitfähigem Material stellt dadurch eine obere Elektrode für die Chalkogenid-Speicherzelle bereit. Die Schicht 36 aus leitfähigem Material ist vorzugsweise Titannitrid (TiN), kann jedoch TiN oder Kohlenstoff umfassen, und hat eine Dicke von annähernd 5 × 10–2 μm (500 Angström). Die Schichten 34-36 werden darauffolgend unter Verwendung herkömmlicher Verfahren zum Maskieren und Ätzen rückgeätzt, wie in 12 gezeigt.
  • Wie in 13 gezeigt, wird dann die ILD-Schicht 38 unter Verwendung herkömmlicher Verfahren zum Abscheiden dünner Schichten aufgebracht. Die ILD-Schicht 38 ist vorzugsweise annähernd 3500 Angström dick und umfasst Siliciumoxid. Die ILD-Schicht 38 wird dann unter Verwendung herkömmlicher Verfahren zum Maskieren und Ätzen rückgeätzt, wie in 14 gezeigt, um für Zugriff zu der Schicht 36 aus leitfähigem Material oder oberen Elektrode durch den oberen leitenden Raster 40 zu sorgen. Die Zwischenverbindung des oberen leitenden Rasters 40 kann gebildet werden, indem zuerst eine Abdeck-Abscheidung aus leitfähigem Material unter Verwendung herkömmlicher Verfahren zum Abscheiden dünner Schichten aufgebracht wird und indem dann das leitfähige Material geätzt wird, um die Zwischenverbindung des oberen leitenden Rasters zu bilden, die sich über der Oberfläche der ILD-Schicht 38 erstreckt, wie in 15 gezeigt. Das Material des oberen leitenden Rasters 40 kann Materialien umfassen wie beispielsweise Ti, TiN oder Aluminium, und umfasst vorzugsweise Aluminium.
  • In einer besonders bevorzugten Ausführungsform werden die vorstehend beschriebenen Verfahren verwendet, um eine Anwendung aus Chalkogenid-Speicherzellen zu bilden, die durch ein X-Y – Raster aus oberen und unteren Leitern, das heißt Elektroden, adressierbar sind. In der besonders bevorzugten Ausführungsform werden ferner in Reihe mit den Chalkogenid-Speicherzellen Dioden bereitgestellt, um Schreib/Lesevorgänge von/zu individuellen Chalkogenid-Speicherzellen zuzulassen, wie von durchschnittlichen Fachleuten erkannt werden wird. Die vorliegende Erfindung schließt die Herstellung einer Vielzahl von Spitzen 30 auf der unteren Elektrode, d. h. der Polysilicium-Schicht 22 ein, so dass eine Vielzahl an Chalkogenid-Speicherzellen erzeugt werden können. Die Figuren zeigen nur eine einzelne Spitze 30, zu Gunsten einer leichten Veranschaulichung der vorliegenden Erfindung. Während ferner eine Reihe von Materialien für jede Schicht verwendet werden können, müssen die besonderen, für jede Schicht ausgewählten Materialien so ausgewählt werden, dass die richtige Selektivität während der verschiedenen Ätzvorgänge gewährleistet ist, wie von durchschnittlichen Fachleuten erkannt werden wird.

Claims (11)

  1. Ein Verfahren zur Herstellung eines elektrischen Kontaktes, umfassend die Schritte von: Bereitstellen einer ersten leitfähigen Schicht (22) auf einem Substrat (20); Versehen der ersten leitfähigen Schicht mit einem Muster, um ein erhöhtes Segment (30) der leitfähigen Schicht zu bilden; Bereitstellen einer Isolierschicht (32) auf der ersten leitfähigen Schicht, einschließlich des erhöhten Segmentes, wobei das erhöhte Segment die Form eines Kegelstumpfes hat; Gezieltes teilweises Entfernen der Isolierschicht, zur Freilegung eines Teils des erhöhten Segmentes der ersten leitfähigen Schicht; Abscheiden eines programmierbaren Widerstandsmaterials (24) auf dem freigelegten Teil des erhöhten Segmentes der ersten leitfähigen Schicht; und Abscheiden einer zweiten leitfähigen Schicht (36) im Kontakt mit dem programmierbaren Widerstandsmaterial.
  2. Ein Verfahren nach Anspruch 1, wobei das programmierbare Widerstandsmaterial (34) ein Chalcogenid-Material umfasst.
  3. Ein Verfahren nach Anspruch 2, das bevor die leitfähige Schicht mit einem Muster versehen wird, weiterhin die Schritte umfasst: Bilden einer Schicht aus Oxid (23) auf der ersten leitfähigen Schicht; und Versehen der Oxid-Schicht mit einem Muster, um beabstandete Oxid-Muster zu bilden.
  4. Ein Verfahren nach Anspruch 3, wobei der Schritt des Versehens der leitfähigen Schicht mit einem Muster das Ätzen der ersten leitfähigen Schicht (22) umfasst, so dass unter jedem Oxid-Muster ein erhöhtes Segment (30) in der ersten leitfähige Schicht gebildet wird.
  5. Ein Verfahren nach Anspruch 4, wobei der Schritt des Bereitstellens der Isolierschicht das Abscheiden der Isolierschicht (32) zur gleichen Dicke wie die Höhe des erhöhten Segmentes umfasst, wobei das Verfahren ferner den Schritt umfasst des: gezielten teilweisen Entfernens der Isolierschicht, zur Freilegung des oberen Teils des erhöhten Segmentes (30).
  6. Ein Verfahren nach Anspruch 5, ferner umfassend die Schritte des: Bildens eines Musters aus Chalcogenid-Material (34) auf jedem erhöhten Segment; und des Bildens einer zweiten leitfähigen Schicht (36) auf jedem Muster aus Chalcogenid-Material.
  7. Ein Verfahren nach Anspruch 6, wobei das Chalcogenid-Material (34) ausgewählt ist aus der Gruppe, bestehend aus Se, Te, Ge, Sb und Zusammensetzungen, die mindestens zwei der Elemente von Se, Te, Ge und Sb umfassen.
  8. Ein Verfahren nach Anspruch 7, wobei das Chalcogenid-Material (34) Te, Ge und Sb im Verhältnis TeaGebSb100–(a+b) umfasst, wobei a, b, und c die Prozentsätze der Atome darstellen, die insgesamt 100% der Bestandteil-Elemente ausmachen und wobei a ≤ 70 ist und 15 ≤ b ≤ 50.
  9. Eine integrierte Schaltung umfassend: eine erste Elektrode (22) mit einem erhöhten Segment (30) an dem die Dicke der Elektrode erhöht ist, wobei das erhöhte Segment die Form eines Kegelstumpfes hat; wobei eine Isolierschicht (32) die erste Elektrode überdeckt und einen Teil des erhöhten Segmentes freilegt; wobei die Isolierschicht mit dem freigelegten Teil des erhöhten Segmentes in einer Ebene liegt, und eine zweite Elektrode (36); und eine Schicht aus programmierbarem Widerstandsmaterial (24), die im Kontakt mit dem erhöhten Segment der ersten Elektrode angeordnet ist, wobei die zweite Elektrode mit der Schicht aus programmierbarem Widerstandsmaterial verbunden ist.
  10. Eine integrierte Schaltung nach Anspruch 9, wobei das programmierbare Widerstandsmaterial ein Chalcogenid umfasst.
  11. Eine integrierte Schaltung nach Anspruch 9, ferner umfassend: eine Schicht aus isolierendem Material, die das programmierbare Widerstandsmaterial und die zweite Elektrode umgibt.
DE69724478T 1996-10-02 1997-10-02 Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden Expired - Lifetime DE69724478T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/724,816 US6147395A (en) 1996-10-02 1996-10-02 Method for fabricating a small area of contact between electrodes
US724816 2003-12-01

Publications (2)

Publication Number Publication Date
DE69724478D1 DE69724478D1 (de) 2003-10-02
DE69724478T2 true DE69724478T2 (de) 2004-06-17

Family

ID=24912031

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69721306T Expired - Lifetime DE69721306T2 (de) 1996-10-02 1997-10-02 Vorrichtung und verfahren zur herstellung eines kleinflächigen kontaktes zwischen elektroden und vorrichtung dafür
DE69724478T Expired - Lifetime DE69724478T2 (de) 1996-10-02 1997-10-02 Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden
DE69739678T Expired - Lifetime DE69739678D1 (de) 1996-10-02 1997-10-02 Herstellungsverfahren für einen kleinen Kontaktbereich zwischen Elektroden

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69721306T Expired - Lifetime DE69721306T2 (de) 1996-10-02 1997-10-02 Vorrichtung und verfahren zur herstellung eines kleinflächigen kontaktes zwischen elektroden und vorrichtung dafür

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69739678T Expired - Lifetime DE69739678D1 (de) 1996-10-02 1997-10-02 Herstellungsverfahren für einen kleinen Kontaktbereich zwischen Elektroden

Country Status (8)

Country Link
US (12) US6147395A (de)
EP (3) EP0946975B1 (de)
JP (1) JP4747231B2 (de)
KR (1) KR100466675B1 (de)
AT (3) ATE450891T1 (de)
AU (1) AU8052598A (de)
DE (3) DE69721306T2 (de)
WO (1) WO1998036446A2 (de)

Families Citing this family (307)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) * 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6242304B1 (en) * 1998-05-29 2001-06-05 Micron Technology, Inc. Method and structure for textured surfaces in floating gate tunneling oxide devices
AU3769900A (en) * 1999-03-25 2000-10-09 Energy Conversion Devices Inc. Electrically programmable memory element with improved contacts
US6750079B2 (en) * 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6943365B2 (en) * 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6391658B1 (en) * 1999-10-26 2002-05-21 International Business Machines Corporation Formation of arrays of microelectronic elements
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6649928B2 (en) * 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6448576B1 (en) * 2001-08-30 2002-09-10 Bae Systems Information And Electronic Systems Integration, Inc. Programmable chalcogenide fuse within a semiconductor device
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
JP4911845B2 (ja) * 2001-09-20 2012-04-04 株式会社リコー 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
CN1311553C (zh) * 2001-12-12 2007-04-18 松下电器产业株式会社 非易失性存储器及其制造方法
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
JP3624291B2 (ja) 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6605821B1 (en) * 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
KR100448908B1 (ko) * 2002-09-03 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
US7149155B2 (en) * 2002-09-20 2006-12-12 Hewlett-Packard Development Company, L.P. Channeled dielectric re-recordable data storage medium
KR100448895B1 (ko) * 2002-10-25 2004-09-16 삼성전자주식회사 상변환 기억셀들 및 그 제조방법들
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR20040042387A (ko) * 2002-11-14 2004-05-20 엘지전자 주식회사 탐침형 정보 저장 장치용 기록매체의 제조방법
DE10255117A1 (de) * 2002-11-26 2004-06-17 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6744088B1 (en) * 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
KR100504698B1 (ko) * 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US6927074B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Asymmetric memory cell
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
JP2006528432A (ja) * 2003-07-21 2006-12-14 ウナクシス ユーエスエイ、インコーポレイテッド カルコゲニド記憶素子を製造するためのエッチング法
US7280456B2 (en) * 2003-07-28 2007-10-09 Intel Corporation Methods and apparatus for determining the state of a variable resistive layer in a material stack
DE10349750A1 (de) * 2003-10-23 2005-05-25 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
US7881133B2 (en) 2003-11-11 2011-02-01 Samsung Electronics Co., Ltd. Method of managing a flash memory and the flash memory
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
US6949435B2 (en) 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
US7057923B2 (en) * 2003-12-10 2006-06-06 International Buisness Machines Corp. Field emission phase change diode memory
US20070284743A1 (en) * 2003-12-12 2007-12-13 Samsung Electronics Co., Ltd. Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
KR100568511B1 (ko) * 2003-12-30 2006-04-07 삼성전자주식회사 상전이막 패턴을 갖는 반도체 장치들 및 그 제조방법들
US7038230B2 (en) * 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
DE102004007633B4 (de) * 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
DE102005025209B4 (de) * 2004-05-27 2011-01-13 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
US7482616B2 (en) * 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US7411208B2 (en) * 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method
US20050263801A1 (en) * 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
US7009694B2 (en) * 2004-05-28 2006-03-07 International Business Machines Corporation Indirect switching and sensing of phase change memory cells
KR100642634B1 (ko) * 2004-06-29 2006-11-10 삼성전자주식회사 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
DE102004031742A1 (de) * 2004-06-30 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement
KR100672936B1 (ko) * 2004-07-01 2007-01-24 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
EP1677371A1 (de) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Zweiteiliger Widerstandsheizer für Phasenwechselspeicher und Herstellungsmethode
DE602004013816D1 (de) * 2004-12-30 2008-06-26 St Microelectronics Srl Phasenwechselspeicher und Herstellungsmethode dafür
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
KR100688532B1 (ko) 2005-02-14 2007-03-02 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
DE102005014645B4 (de) * 2005-03-31 2007-07-26 Infineon Technologies Ag Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7973301B2 (en) 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
WO2006126110A1 (en) * 2005-05-24 2006-11-30 Nxp B.V. Anti-fuse memory device
KR100842903B1 (ko) * 2005-06-10 2008-07-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7598512B2 (en) * 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514288B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) * 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) * 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
CN100524878C (zh) 2005-11-21 2009-08-05 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
KR100718142B1 (ko) * 2005-12-02 2007-05-14 삼성전자주식회사 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법
US7521364B2 (en) 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) * 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) * 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
KR100679270B1 (ko) * 2006-01-27 2007-02-06 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7569430B2 (en) * 2006-02-13 2009-08-04 Samsung Electronics Co., Ltd. Phase changeable structure and method of forming the same
US7579611B2 (en) * 2006-02-14 2009-08-25 International Business Machines Corporation Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US7515455B2 (en) * 2006-03-17 2009-04-07 Qimonda North America Corp. High density memory array for low power application
US7554144B2 (en) * 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
JP4777820B2 (ja) * 2006-04-20 2011-09-21 エルピーダメモリ株式会社 半導体記憶装置およびその製造方法
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) * 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7649242B2 (en) * 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
CN100492695C (zh) * 2006-05-26 2009-05-27 中国科学院上海微系统与信息技术研究所 用硅湿法刻蚀和键合工艺制备相变存储器的方法
KR100748557B1 (ko) * 2006-05-26 2007-08-10 삼성전자주식회사 상변화 메모리 장치
US7820997B2 (en) * 2006-05-30 2010-10-26 Macronix International Co., Ltd. Resistor random access memory cell with reduced active area and reduced contact areas
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
KR100741467B1 (ko) * 2006-07-12 2007-07-20 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100749740B1 (ko) * 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US7442603B2 (en) * 2006-08-16 2008-10-28 Macronix International Co., Ltd. Self-aligned structure and method for confining a melting point in a resistor random access memory
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) * 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
KR101270435B1 (ko) 2006-10-09 2013-06-03 주식회사 원익아이피에스 상변화 메모리 제조방법
US20080090324A1 (en) * 2006-10-12 2008-04-17 Lee Jong-Won S Forming sublithographic heaters for phase change memories
US7510929B2 (en) * 2006-10-18 2009-03-31 Macronix International Co., Ltd. Method for making memory cell device
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
US7616472B2 (en) * 2006-10-23 2009-11-10 Macronix International Co., Ltd. Method and apparatus for non-volatile multi-bit memory
US7388771B2 (en) 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US7527985B2 (en) * 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
KR100827661B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US20080137400A1 (en) * 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7667220B2 (en) * 2007-01-19 2010-02-23 Macronix International Co., Ltd. Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7701759B2 (en) * 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7483292B2 (en) * 2007-02-07 2009-01-27 Macronix International Co., Ltd. Memory cell with separate read and program paths
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US8008643B2 (en) * 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US7956344B2 (en) * 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) * 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7755076B2 (en) * 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
US7483316B2 (en) * 2007-04-24 2009-01-27 Macronix International Co., Ltd. Method and apparatus for refreshing programmable resistive memory
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
US7884342B2 (en) 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US9018615B2 (en) 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US8178386B2 (en) * 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7551473B2 (en) 2007-10-12 2009-06-23 Macronix International Co., Ltd. Programmable resistive memory with diode structure
JP5579362B2 (ja) * 2007-10-19 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 縦型相変化メモリ装置の製造方法
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US7786464B2 (en) * 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7639527B2 (en) 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
JP2009212202A (ja) * 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
JP5364280B2 (ja) * 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
US7491573B1 (en) 2008-03-13 2009-02-17 International Business Machines Corporation Phase change materials for applications that require fast switching and high endurance
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
JP5305711B2 (ja) * 2008-03-31 2013-10-02 株式会社東芝 不揮発性記憶装置及びその製造方法
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) * 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8344348B2 (en) * 2008-10-02 2013-01-01 Ovonyx, Inc. Memory device
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US7897955B2 (en) * 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8097870B2 (en) 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) * 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) * 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8031518B2 (en) * 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) * 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) * 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) * 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8283650B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
US8283202B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8064248B2 (en) * 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8203134B2 (en) * 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
US8178387B2 (en) * 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US7943420B1 (en) * 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
TWI449170B (zh) * 2009-12-29 2014-08-11 Ind Tech Res Inst 相變化記憶體裝置及其製造方法
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8728859B2 (en) 2010-08-12 2014-05-20 International Business Machines Corporation Small footprint phase change memory cell
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US20150021724A1 (en) * 2011-04-11 2015-01-22 Magsil Corporation Self contacting bit line to mram cell
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8598562B2 (en) * 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
KR20130142518A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자와 이를 포함하는 메모리 장치 및 데이터 처리 시스템
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9865813B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US10003021B2 (en) * 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9318702B2 (en) * 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) * 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
KR102210329B1 (ko) 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN105591271B (zh) * 2016-02-29 2018-07-10 中国科学院半导体研究所 可宽带线性调频窄线宽激光装置
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
CN109979983B (zh) * 2018-06-22 2021-05-28 友达光电股份有限公司 有机发光二极管显示装置
US11271036B2 (en) 2020-06-24 2022-03-08 Sandisk Technologies Llc Memory device containing dual etch stop layers for selector elements and method of making the same
US20230240156A1 (en) * 2022-01-21 2023-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory device and method for manufacturing the same

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217995B2 (de) * 1972-02-18 1977-05-19
US3892606A (en) * 1973-06-28 1975-07-01 Ibm Method for forming silicon conductive layers utilizing differential etching rates
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
US4153883A (en) * 1977-12-16 1979-05-08 Harris Corporation Electrically alterable amplifier configurations
DE2858153C2 (de) * 1978-05-10 1984-10-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Ankleben eines elektrischen Bauteils mit einer flächenförmigen Elektrode an eine Trägerplatte
US4223277A (en) * 1978-12-27 1980-09-16 Harris Corporation Electrically alterable field effect transistor amplifier configuration
NL7907682A (nl) * 1979-10-18 1981-04-22 Philips Nv Scheerapparaat.
US4442507A (en) 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4444507A (en) * 1982-06-28 1984-04-24 Dray Robert F Apparatus and method for melting and conveying plasticated material
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
FR2572196B1 (fr) 1984-10-19 1987-02-20 Centre Nat Rech Scient Procede et dispositif de modulation de phase optique controlable stable
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4800420A (en) * 1987-05-14 1989-01-24 Hughes Aircraft Company Two-terminal semiconductor diode arrangement
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US4915779A (en) * 1988-08-23 1990-04-10 Motorola Inc. Residue-free plasma etch of high temperature AlCu
US5336628A (en) * 1988-10-25 1994-08-09 Commissariat A L'energie Atomique Method for fabricating semiconductor memory device
EP0393270A1 (de) * 1989-04-21 1990-10-24 Ming-Hsing Lee Ätzverfahren für Kupfer mit ammoniakalischen Ätzlösungen und Verfahren zur Auffrischung der verbrauchten Lösung
JPH03192721A (ja) * 1989-12-21 1991-08-22 Mitsubishi Electric Corp 半導体装置配線層間の接続部形成方法
US5057451A (en) * 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5219782A (en) * 1992-03-30 1993-06-15 Texas Instruments Incorporated Sublithographic antifuse method for manufacturing
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JP3454821B2 (ja) * 1991-08-19 2003-10-06 エナージー・コンバーション・デバイセス・インコーポレーテッド 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ
JPH05110017A (ja) 1991-10-18 1993-04-30 Hitachi Ltd 半導体装置とその製造方法
EP0691032A1 (de) * 1993-03-11 1996-01-10 Fed Corporation Emitterspitzensstruktur und feldemissionsvorrichtung mis solcher struktur, und verfahren zu ihrer herstellung
KR0150252B1 (ko) 1993-07-13 1998-10-01 모리시다 요이치 반도체 기억장치의 제조방법
US5468670A (en) 1993-07-14 1995-11-21 Hyundai Electronics Industries Co., Ltd. Method for fabricating a semiconductor memory device having a stacked capacitor cell
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
JPH0758204A (ja) 1993-08-17 1995-03-03 Nippon Steel Corp 半導体装置の製造方法
JP3141656B2 (ja) * 1993-11-01 2001-03-05 富士ゼロックス株式会社 薄膜半導体装置の製造方法
JPH08153785A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd 半導体装置の製造方法
US5530378A (en) * 1995-04-26 1996-06-25 Xilinx, Inc. Cross point interconnect structure with reduced area
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5851882A (en) * 1996-05-06 1998-12-22 Micron Technology, Inc. ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5789277A (en) * 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6060723A (en) * 1997-07-18 2000-05-09 Hitachi, Ltd. Controllable conduction device
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
KR100371102B1 (ko) * 1997-12-04 2003-02-06 엑손 테크놀로지스 코포레이션 프로그램형 표면하 군집 금속화 구조체 및 그 제조 방법
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6927411B2 (en) * 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6969869B2 (en) * 2001-08-30 2005-11-29 Ovonyx, Inc. Programmable resistance memory element with indirect heating
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6549447B1 (en) * 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6751114B2 (en) * 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6759267B2 (en) * 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
KR100546322B1 (ko) * 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US6873541B2 (en) * 2003-06-09 2005-03-29 Macronix International Co., Ltd. Nonvolatile memory programmble by a heat induced chemical reaction
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
KR100520228B1 (ko) * 2004-02-04 2005-10-11 삼성전자주식회사 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법
US6956761B2 (en) * 2004-03-10 2005-10-18 Micron Technology, Inc. Method to manufacture polymer memory with copper ion switching species
KR100564637B1 (ko) * 2004-10-26 2006-03-29 삼성전자주식회사 반도체 메모리 장치와 그 프로그래밍 방법
US7233177B2 (en) * 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element

Also Published As

Publication number Publication date
US20020175322A1 (en) 2002-11-28
EP1296377B1 (de) 2009-12-02
US20030127669A1 (en) 2003-07-10
KR20000068696A (ko) 2000-11-25
JP4747231B2 (ja) 2011-08-17
US20020016054A1 (en) 2002-02-07
EP1065736A3 (de) 2001-01-10
EP0946975B1 (de) 2003-04-23
US6897467B2 (en) 2005-05-24
US6781145B2 (en) 2004-08-24
US6147395A (en) 2000-11-14
US7253430B2 (en) 2007-08-07
EP1065736B1 (de) 2003-08-27
US20080019167A1 (en) 2008-01-24
WO1998036446A2 (en) 1998-08-20
US7935950B2 (en) 2011-05-03
DE69724478D1 (de) 2003-10-02
KR100466675B1 (ko) 2005-01-15
EP1296377A3 (de) 2006-01-25
US6287887B1 (en) 2001-09-11
DE69721306D1 (de) 2003-05-28
DE69721306T2 (de) 2004-01-29
JP2001504279A (ja) 2001-03-27
US6825107B2 (en) 2004-11-30
US20020009858A1 (en) 2002-01-24
US6329666B1 (en) 2001-12-11
ATE450891T1 (de) 2009-12-15
EP0946975A2 (de) 1999-10-06
DE69739678D1 (de) 2010-01-14
EP1065736A2 (de) 2001-01-03
ATE238605T1 (de) 2003-05-15
EP1296377A2 (de) 2003-03-26
US6150253A (en) 2000-11-21
US20040036065A1 (en) 2004-02-26
US6462353B1 (en) 2002-10-08
WO1998036446A3 (en) 1998-10-22
US6294452B1 (en) 2001-09-25
AU8052598A (en) 1998-09-08
ATE248439T1 (de) 2003-09-15
US6423621B2 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
DE69724478T2 (de) Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE102004041894B3 (de) Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
WO1998036446A9 (en) A method for fabricating a small area of contact between electrodes
DE2822264A1 (de) Amorpher halbleiterspeicher zur verwendung in einem elektrisch veraenderbaren lesespeicher
DE102008029319A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
DE10356285A1 (de) Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
DE4442432C2 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE3401407A1 (de) Halbleitervorrichtung
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE102008017282A1 (de) Halbleiteranordnung mit geschädigter Durchbruchsschicht
DE102006023608B4 (de) Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung
DE3634850C2 (de)
DE3120254C2 (de)
DE112020005252T5 (de) Phasenwechselspeicher ohne drift
DE2100119A1 (de) Verfahren zum Herstellen eines Halbleiterschaltungsbausteins
DE2457552B2 (de) Gedämpfte supraleitende Speicherzelle mit Josephson-Kontakten
DE102020100007A1 (de) Linienförmiger speicher und verfahren zu dessen herstellung
DE2435227A1 (de) Festkoerperelement mit einer halbleitenden glaszusammensetzung, welches eigenschaften negativen widerstands und schwellwertschalteigenschaften aufweist