DE69731028T2 - Halbleitersubstrat und seine Herstellung - Google Patents

Halbleitersubstrat und seine Herstellung Download PDF

Info

Publication number
DE69731028T2
DE69731028T2 DE69731028T DE69731028T DE69731028T2 DE 69731028 T2 DE69731028 T2 DE 69731028T2 DE 69731028 T DE69731028 T DE 69731028T DE 69731028 T DE69731028 T DE 69731028T DE 69731028 T2 DE69731028 T2 DE 69731028T2
Authority
DE
Germany
Prior art keywords
substrate
hole
connection terminal
gold plating
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69731028T
Other languages
English (en)
Other versions
DE69731028D1 (de
Inventor
Masatoshi Minato-ku Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69731028D1 publication Critical patent/DE69731028D1/de
Application granted granted Critical
Publication of DE69731028T2 publication Critical patent/DE69731028T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Halbleitereinrichtungssubstrat und insbesondere ein Halbleitereinrichtungssubstrat zur Verwendung in einer Halbleitereinrichtung des Typs, wie er in Kartenmodulen, Informationsspeichereinrichtungen, IC-Karten oder ähnlichem verwendet wird, und ein Verfahren zum Herstellen desselben.
  • HINTERGRUND DER ERFINDUNG
  • Jüngst sind kartenartige Speichereinrichtungen wie IC-Karten, zur praktischen Anwendungen gekommen. In kartenartigen Speichereinrichtungen ist ein Halbleiterchip in einem Halbleitergehäuse montiert. Üblicherweise hat das Halbleitergehäuse den Chip auf der einen Seite durch Kunstharz bzw. Kunststoffformen gebildet und auf der anderen Seite einen ebenen äußeren Verbindungsanschluss. Der Chip kann eine nicht-flüchtige Halbleiterspeichereinrichtung sein oder irgendeine Art von Halbleiterchip.
  • 9, 10(a) und 10(b) zeigen ein konventionelles Halbleitergehäuse für eine kartenartige Speichereinrichtung. 9 ist eine Schnittansicht des Halbleitergehäuses, 10(a) ist eine perspektivische Ansicht der Chipseite des Halbleitergehäuses und 10(b) ist eine perspektivische Ansicht der Seite des äußeren Anschlusses des Halbleitergehäuses. Wie in 9 gezeigt, ist ein Substrat 1 aus Kunstharz bzw. Kunststoff ausgebildet, welches eine Dicke von näherungsweise 0,1–0,4 mm hat und ein Halbleiterchip 6 ist an dem Substrat 1 durch einen Klebstoff 9 befestigt. Ein Golddraht 7 stellt eine elektrische Verbindung zwischen einem Chipverbindungsanschluss 2 des Substrats 1 und einem Verbindungs-Flag des Halbleiterchips 6 bereit. Die Chipseite des Substrats 1 ist durch Kunstharz 8 ausgeformt, der den Halbleiterchip 6 abdeckt und ein externer Verbindungsanschluss 3 ist auf der anderen Seite des Substrats 1 vorgesehen. Der externe Verbindungsanschluss 3 ist mit dem Chipverbindungsanschluss 2 über ein Durchgangsloch 4 elektrisch verbunden, das das Substrat durchdringt.
  • 8 zeigt eine Schnittansicht des in dem konventionellen Halbleitergehäuse der 9 verwendeten Substrats. (In unterschiedlichen Figuren werden dieselben Elemente durch dieselben Bezugszeichen gekennzeichnet und eine mehrfache Beschreibung davon wird weggelassen.) Der Chipverbindungsanschluss 2, der sich auf der Chipseite des Substrates 1 befindet, ist üblicherweise mit Weichgold mit einer Reinheit von 99,9% oder höher plattiert. Das Weichgold auf dem Chipverbindungsanschluss 2 stellt eine gute Verbindung zwischen dem Verbindungsdraht 7 und dem Verbindungsanschluss 2 bereit, weil Weichgold oder Aluminium üblicherweise für den Verbindungsdraht verwendet werden, der zwischen dem Verbindungs-Flag des Chips und dem Chipverbindungsanschluss des Substrates 1 verbunden wird. Andererseits ist der externe Verbindungsanschluss 3, der auf der Seite des Substrates gegenüber dem Halbleiterchip 6 angeordnet ist, üblicherweise mit Hartgold mit einer Reinheit von näherungsweise 99% plattiert. Hartgold wird für den externen Verbindungsanschluss verwendet, weil es häufig einen größeren Widerstand gegenüber Zerstörung hat. Daher befindet sich eine Grenze 5 zwischen der Weichgoldplattierung und der Hartgoldplattierung in einem mittleren Abschnitt des Durchgangslochs 4. Zur Vereinfachung zeigt 8 keine individuelle Goldplattierung, Nickelplattierung und Kupferplattierung und Folien, die unten beschrieben werden. Diese Schichten sind kollektiv als Chipverbindungsanschluss und der externe Verbindungsanschluss in 8 gezeigt.
  • 11(a) bis 11(f) zeigen einen typischen Herstellungsprozess für das konventionelle oben beschriebene Halbleitereinrichtungssubstrat. Zuerst wird eine Kupferfolie 24 mit einer beispielhaften Dicke von etwa 18 μm unter Verwendung eines Klebstoffs auf beiden Seiten eines Kunstharzsubstrates 1 befestigt, wie in 11(a) gezeigt. Das Substrat 1 wird dann gebohrt zum Öffnen eines Durchgangslochs 4, wie in 11(b) gezeigt. Als nächstes, wie in 11(c) gezeigt, wird das gesamte Substrat mit Kupfer beschichtet bzw. plattiert, so dass eine Kupferplattierung 25 auf der Innenseite des Durchgangslochs und auf beiden Seiten des Substrates vorgesehen ist. Demnach stellt die Kupferplattierung eine elektrische Verbindung zwischen den beiden Seiten des Substrates bereit. Eine Trockenschicht nach Art eines Photoresist wird dann auf das Kupfer des Substrates aufgetragen und eine Kupferzwischenverbindung wird durch die Einwirkung von Licht, Musterbildung Ätzen des Kupfers ausgebildet, wie in 11(d) gezeigt.
  • Die Kupferzwischenverbindung (Verbindungsleitungsmuster) wird üblicherweise sowohl auf Kupferfolien, als auch Kupferplattierung ausgebildet, weil die Kupferfolien verwendet werden können, um leicht und schnell die Dicke der Verbindung durch bloßes Aufbringen davon auf dem Substrat zu erhöhen. Jedoch kann die Kupferfolie nicht auf der Innenseite des Durchgangslochs angebracht werden zum Vervollständigen der Zwischenverbindung. Andererseits ist es eher schwierig, die Dicke des Verbindungsanschlusses durch die Kupferplattierung zu erhöhen aufgrund des geringen Fortschrittes des Plattierungsprozesses. In Fällen, in denen eine niedrige relative Dicke oder ein langsamer Fortschritt keine Nachteile sind, ist es möglich die Kupferfolien wegzulassen und nur die Kupferplattierung zu verwenden zum Ausbilden der Kupferverbindungen.
  • Im nächsten Schritt des Herstellungsprozesses wird die Montageseite des Substrates vollständig maskiert unter Verwendung eines Bandes oder einer Trockenschicht vom Photoresist-Typ. Glanznickel (nicht dargestellt) und Hartgold werden dann aufeinanderfolgend auf dem Substrat plattiert zum Bereitstellen einer Hartgoldplattierung 3 über der Kupferverbindung auf der Seite des externen Anschlusses des Substrates und an der Innenseite des Durchgangslochs 4, wie in 11(e) gezeigt. Dann wird die hartgold-plattierte Seite des externen Anschlusses des Substrates vollständig maskiert unter Verwendung eines Bandes oder einer Trockenschicht. Nichtglänzendes oder halbglänzendes Nickel (nicht dargestellt) und Weichgold werden dann aufeinanderfolgend auf dem Substrat plattiert zum Bereitstellen von Weichgoldplattierung 2 über der Kupferverbindung auf der Chipmontageseite des Substrates und an der Innenseite des Durchgangsloches 4, wie in 11(f) gezeigt. Die Nickelplattierung wird zwischen der Kupferplattierung und der Goldplattierung angeordnet, weil die dazwischen liegende Nickelschicht eine langsame Diffusion des Goldes in das Kupfer verhindert. In einem anderen typischen Herstellungsprozess ist die Reihenfolge der Goldplattierung umgekehrt, so dass das Weichgold zuerst auf der Chipmontageseite plattiert wird und dann das Hartgold auf der Seite des externen Anschlusses des Substrates plattiert wird.
  • In solchen üblichen Herstellungsprozessen wird eine Seite des Durchgangslochs 4 durch die Maskierung geschlossen während sowohl des Weichgold- als auch des Hartgoldplattierens. Als ein Ergebnis baut sich in dem Durchgangsloch 4 Luft auf und die Plattierungslösung wird davon abgehalten, durch das Durchgangsloch 4 zu fließen. Daher wird in manchen Fällen keine Plattierung im mittleren Abschnitt des Durchgangslochs 4 erzielt. Jedes Mal, wenn das Durchgangsloch 4 einen Abschnitt hat, der nicht durch entweder Weichgold oder Hartgold plattiert ist, wird die darunter liegende Metallschicht aus Kupfer oder Nickel Sauerstoff und ähnlichem ausgesetzt. Dies ermöglicht das Auftreten von Korrosionsvorgängen in dem freiliegenden Abschnitt des Durchgangslochs, so dass eine Unterbrechung der Verbindung zwischen den beide Seiten des Substrats resultieren kann.
  • Eine Leiterplatte mit Hart- und Weichgoldplattierungen ist aus JP-A-02120093 bekannt.
  • RESÜMEE DER ERFINDUNG
  • In Hinblick auf diese Probleme ist es ein Ziel der vorliegenden Erfindung, die oben erwähnten Nachteile auszuräumen und ein Halbleitersubstrat bereitzustellen, in welchem die Innenseite des Durchgangslochs selbstständig plattiert wird, um die Zuverlässigkeit der Verbindung zu verbessern. Um dieses Ziel zu erreichen, wird das Durchgangsloch in dem Substrat nicht blockiert, wenn es selektiv plattiert wird. Als ein Ergebnis strömt die Plattierungslösung leicht in die Nähe des Durchgangslochs und hindurch, so dass eine Plattierung an der Oberfläche des Durchgangslochs vorgesehen wird. Demnach gibt es keine Plattierungsgrenze innerhalb des Durchgangslochs angeordnet, so dass ein Korrosionsvorgang der darunter liegenden Schichten im Durchgangslochabschnitt verhindert wird und die Zuverlässigkeit der durch das Durchgangsloch führenden Durchgangsverbindung verbessert wird. Die vorliegende Verbindung stellt auch ein Verfahren zum Herstellen einer solchen Einrichtung bereit.
  • Gemäß der vorliegenden Erfindung wird das Ziel durch eine Leiterplatte gelöst, wie sie in Patentanspruch 1 oder 2 beansprucht ist, ein Kartenmodul, wie es in Anspruch 8 beansprucht wird, eine Speichereinrichtung, wie sie in Anspruch 9 beansprucht wird und ein Verfahren zum Herstellen einer Leiterplatte, wie es in Ansprüchen 10 oder 12 beansprucht ist. Die abhängigen Ansprüche 3 bis 7, 11, 13 und 14 zeigen vorteilhafte Weiterbildungen der vorliegenden Erfindung.
  • Andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung ersichtlich. Es sollte jedoch verstanden werden, dass die detaillierte Beschreibung und die spezifischen Beispiele, während sie bevorzugte Ausführungsformen der vorliegenden Erfindung angeben, nur erläuternd dargebracht werden und verschiedene Modifikationen natürlich ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigt:
  • 1 eine Schnittansicht eines Substrats gemäß einer bevorzugte Ausführungsform der vorliegenden Erfindung;
  • 2 eine Schnittansicht einer Halbleitereinrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 3 eine Schnittansicht einer anderen Ausführungsform einer Halbleitereinrichtung gemäß der vorliegenden Erfindung;
  • 4 eine Draufsicht des Substrats in Übereinstimmung mit der bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 5 eine perspektivische Ansicht eines Kartenmoduls gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 6(a) bis 6(f) Ansichten eines Herstellungsprozesses für das Substrat gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 7(a) und 7(b) perspektivische Ansichten einer Adapterkarte gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 8 eine Schnittansicht eines konventionellen Substrates;
  • 9 eine Schnittansicht einer konventionellen Halbleitereinrichtung;
  • 10(a) und 10(b) perspektivische Ansichten der konventionellen Halbleitereinrichtung; und
  • 11(a) bis 11(f) Ansichten eines Prozesses zum Herstellen des Substrates der konventionellen Halbleitereinrichtung.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen detailliert beschrieben.
  • 1 zeigt ein Halbleitereinrichtungssubstrat gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung und 6 zeigt einen bevorzugten Herstellungsprozess für das Halbleitereinrichtungssubstrat der 1. Zuerst werden Kupferfolien bzw. Schichten 24 mit einer beispielhaften Dicke von 18 μm unter Verwendung eines Klebstoffs auf beiden Seiten eines Kunstharzsubstrates 1 aufgebracht, wie in 6(a) gezeigt. In der bevorzugten Ausführungsform ist das Substrat ein hochfestes Substrat, das aus einem Glasfasergeflecht gebildet wird, welches mit einem Epoxydharz bedeckt ist. Ein Durchgangsloch 4 wird dann durch Bohren durch das Substrat ausgebildet, wie in 6(b) gezeigt. Als nächstes, wie in 6(c) gezeigt, wird das gesamte Substrat mit Kupfer plattiert, so dass eine Kupferplattierung 25 auf der Innenseite des Durchgangslochs 4 und auf beiden Seiten des Substrats 1 vorgesehen ist. Die Kupferplattierung 25, die eine elektrische Verbindung zwischen den beiden Seiten des Substrates bereitstellt, ist beispielsweise mit einer Dicke von etwa 10 bis 15 μm ausgebildet. Wie in 6(d) gezeigt, wird dann eine Kupferzwischenverbindung ausgebildet unter Verwendung eines photoresist-artigen Trockenfilms oder ähnlichem. Beispielsweise, wenn ein Trockenfilm verwendet wird, wird er auf das Kupfer 25 des Substrates aufgetragen und eine Kupferzwischenverbindung wird ausgebildet durch sequentielles Vornehmen von Belichtung, Musterbildung und Ätzen des Kupfers.
  • Als nächstes wird der Abschnitt der Zwischenverbindung der Chipmontageseite des Substrates maskiert. Jedoch, während der Chipverbindungsanschluss maskiert wird, wird das Durchgangsloch 4 nicht maskiert. Eine solche Maske kann durch Aufkleben eines vorgeformten Bandes auf das Substrat ausgebildet werden oder durch Aufbringen einer Trockenschicht über die gesamte Chipmontageseite des Substrates und dann durch Musterbildung der Schicht unter Verwendung einer lithographischen Technik oder ähnlichem. Das Substrat wird dann aufeinanderfolgend einer (nicht dargestellten) Glanznickelplattierung und Hartgoldplattierung unterzogen zum Bereitstellen einer Hartgoldplattierung 3 über das Verbindungsmuster, wie in 6(e) gezeigt. Weil das Durchgangsloch 4 an seiner Ober- oder Unterseite nicht durch die Maske abgedeckt wird, strömt die Plattierungslösung leicht durch das und in die Nähe des Durchgangslochs 4.
  • Demnach bedeckt die Hartgoldplattierung 3 die gesamte Kupferzwischenverbindung auf der Seite des externen Anschlusses des Substrates, die gesamte Kupferzwischenverbindung auf der Innenseite des Durchgangslochs 4 und den unmaskierten Abschnitt der Kupferzwischenverbindung auf der Chipmontageseite des Substrates.
  • Nach dem Entfernen der oben erwähnten Maske wird der hartgold-plattierte Abschnitt 3 erneut auf dieselbe Weise, wie oben beschrieben, maskiert. Dann wird der unmaskierte Abschnitt aufeinanderfolgend einer nicht-dargestellten nicht-glänzenden Nickelplattierung unterzogen und einer Goldplattierung zum Bereitstellen einer Weichgoldplattierung 2 über dem Zwischenverbindungsmuster. Die neue Maske wird dann ebenfalls entfernt. Als ein Ergebnis ist eine Weichgoldplattierung 2 auf dem unmaskierten Abschnitt des Chipverbindungsanschlusses (der Kupferzwischenverbindung) auf der Chipmontageseite des Substrates bereitgestellt, wie in 6(f) gezeigt. Zur Vereinfachung zeigen 1–3 nicht individuell die Goldplattierung, Nickelplattierung, Kupferplattierung und die Folie, wie sie oben beschrieben wurden. Diese Schichten sind kollektiv als Chipverbindungsanschluss und der externe Verbindungsanschluss in diesen Figuren dargestellt.
  • Demgemäß wird in der oben beschriebenen Ausführungsform der vorliegenden Erfindung die gesamte Kupferzwischenverbindungsschicht auf der Innenseite des Durchgangslochs 6 mit Hartgoldplattierung 3 abgedeckt, so dass die Grenze 5 zwischen der Weichgoldplattierung und der Hartgoldplattierung außerhalb des Durchgangslochs 4 angeordnet ist.
  • In ferneren Ausführungsformen der vorliegenden Erfindung ist die Goldplattierungsreihenfolge umgekehrt. Das heißt, zuerst wird Weichgold plattiert auf dem Chipverbindungsanschluss der Chipmontageseite des Substrates und dann wird Hartgold auf der gesamten Kupferzwischenverbindung der Seite des Außenanschlusses des Substrates, der gesamten Kupferzwischenverbindungsschicht auf der Innenseite des Durchgangslochs 4 und dem nicht weichgold-plattierten Abschnitt der Kupferzwischenverbindung auf der Chipmontageseite des Substrates plattiert.
  • 4 zeigt eine Draufsicht des Halbleitereinrichtungssubstrates der 1. Eine Zwischenverbindung 12 erstreckt sich von einem Chipverbindungsanschluss 11 durch ein Durchgangsloch 4 und zu einem externen Verbindungsanschluss auf der gegenüberliegenden Seite des Substrates 1. Ein Halbleiterchip ist auf einem Chipmontageoberflächenabschnitt 13 des Substrates montiert und Kunstharzformen wird auf dem Bereich innerhalb der Kunstharzformungsgrenzlinie 14 ausgeführt. Ferner zeigt eine Schnittlinie 15 die Linie, entlang der das Halbleitermodul geschnitten wird, nachdem das Substrat 1 mit einem Halbleiterchip und dem geformten Kunststoff montiert worden ist. Eine Goldplattierungsgrenzlinie 16 repräsentiert eine Grenze zwischen der Weichgoldplattierung und der Hartgoldplattierung der Zwischenverbindungen. Speziell ist die Innenseite der Goldplattierungsgrenzlinie 16 mit Weichgold plattiert und die Außenseite ist mit Hartgold plattiert. In ferneren Ausführungsformen befindet sich die Goldplattierungsgrenzlinie 16 auf der Außenseite der Kunstharzformungsgrenzlinie 14.
  • 2 zeigt ein Halbleitergehäuse gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Das Halbleitergehäuse wird ausgebildet durch Verbinden eines Halbleiterchips 6 mit dem Substrat der 1 durch einen Klebstoff 6. Ein Verbindungsfeld des Halbleiterchips 6 wird durch einen Golddraht 7 mit dem Chipverbindungsanschluss des Substrates 1 verbunden und die Chipmontageseite des Substrates wird durch Kunstharz bzw. Kunststoff 8 geformt. In der bevorzugten Ausführungsform ist der Kunststoff bzw. Kunstharz 8 ein Epoxydharz und der Halbleiterchip ist eine nicht-flüchtige Halbleiterspeichereinrichtung, wie zum Beispiel ein Flash-EPROM vom NAND-Typ. Jedoch kann der Chip irgendeine Art von Halbleiterchip sein. Zusätzlich ist in einer anderen Ausführungsform des Halbleitergehäuses der vorliegenden Erfindung der Halbleiterchip mit dem Chipverbindungsanschluss des Substrates über eine Flip-Chip-Verbindung verbunden, die einen Höcker bzw. Bump 10 verwendet, wie in 3 gezeigt.
  • Die Halbleitergehäuse der 2 und 3 können in einem Kartenmodul verwendet werden, wie es in 5 gezeigt ist. Das Kartenmodul ist kleiner als eine übliche IC-Karte, welche mit einem Personal Computer oder ähnlichem verbunden wird. Beispielsweise verwendet in einer bevorzugten Ausführungsform das Kartenmodul eine Grundkarte 18, die beispielsweise aus Kunzharz ausgebildet ist und eine beispielhafte Länge, Breite und Dicke von 37 mm mal 45 mm mal 0,76 mm aufweist. Die Grundkarte ist mit einem ausgenommenen Abschnitt 18a versehen, der das Halbleitergehäuse hält. Speziell ist das Halbleitergehäuse 17 mit der Grundkarte 18 durch Vergraben der kunstharz-geformten Seite des Halbleitergehäuses 17 in dem Ausnehmungsabschnitt 18a der Grundkarte auf solche Weise verbunden, dass die Seite des äußeren Anschlusses 3 des Gehäuses mit der Oberfläche der Grundkarte 18 fluchtet. In der bevorzugten Ausführungsform enthält das Kartenmodul eine nicht-flüchtige Speichereinrichtung, so dass es analog zu einer Diskette ist. Das heißt, das Kartenmodul enthält den Speicherabschnitt, aber nicht den Treiberabschnitt der vollständigen Speichereinrichtung. Der Treiberabschnitt (d. h., Verarbeitungsschaltung und ähnliches) ist in einer Adapterkarte (eines Personal Computers) angeordnet, einer Digitalkamera oder einer anderen elektronischen Einrichtung. Demnach kann der Speicherabschnitt der Speichereinrichtung ausgetauscht werden gerade wie eine Floppy Disk durch Austauschen des Kartenmoduls.
  • 7(a) und 7(b) zeigen eine Adapterkarte, die es dem Kartenmodul der 5 ermöglicht, in einem PCMCIA-Kartenschlitz oder ähnlichem derart verbunden zu werden, dass das Kartenmodul mit einem Personal Computer, einer Digitalkamera oder einer anderen Elektronikeinrichtung gekoppelt werden kann. Wie in 7(a) gezeigt, hat die Adapterkarte 20 die äußere Erscheinung einer PCMCIA-Karte und schließt ein Einfügeloch 20a zum Aufnehmen eines Kartenmoduls 19 ein. Wie in 7(b) gezeigt, ermöglicht ein Verbinder 23 der Adapterkarte, mit dem PCMCIA-Kartenschlitz eines Personal Computers, einer Elektronikeinrichtung oder ähnlichem verbunden zu werden und ein anderer Verbinder 22 im Innern der Adapterkarte 20 kontaktiert den externen Verbindungsanschluss 3 des Kartenmoduls 19. Zusätzlich funktioniert eine Schnittstellenschaltung 21 als Schnittstelle zwischen dem Kartenmodul 19 und einer externen Einrichtung, wie zum Beispiel einem Personal Computer.
  • In alternativen Ausführungsformen hat der Adapter eine von dem in einem PCMCIA-Kartenschlitz angebrachten Kartentyp abweichende Form. In noch anderen Ausführungsformen kann eine Treiberschaltung oder ähnliches im Innern der Adapterkarte 20 bereitgestellt werden zum Steuern des Kartenmoduls. Ferner kann der Verbinder 22, der mit dem äußeren Verbindungsanschluss 3 des Kartenmoduls in Kontakt kommt, üblicherweise gemeinsam mit der Schnittstellenschaltung 21 und ähnlichem in dem Hauptkörper eines Personal Computers, einer Digitalkamera oder einer Elektronikeinrichtung vorgesehen sein.
  • Während in den oben beschriebenen Ausführungsformen das Substrat aus Kunzharz ausgebildet ist, kann das Substrat in ferneren Ausführungsformen aus einem TAB-Band ausgebildet werden. Bandautomatisierungsverbinden ("TAB" bzw. Tape Automating Bonding) wird speziell verwendet zum Ausbilden eines dünneren Halbleitergehäuses, in welchem die mit den Chipelektroden verbundenen Drähte durch Kupferplattierung auf der Isolationsbandschicht ausgebildet sind. Ferner hat in den oben beschriebenen Ausführungsformen das Halbleitersubstrat Hartgoldplattierung auf der Chipmontageseite des Substrates vorgesehen. Jedoch ist die vorliegende Erfindung nicht nur auf diesen speziellen Aufbau beschränkt. Beispielsweise könnten die Seiten umgekehrt sein, die Weichgold- und Hartgoldplattierungsabschnitte könnten vertauscht sein oder es könnte nur Weichgoldplattierung verwendet werden.
  • Wie oben beschrieben, stellt die vorliegende Erfindung ein Halbleitersubstrat mit einem Durchgangsloch bereit, welches nicht blockiert wird, wenn es selektiv plattiert wird. Als ein Ergebnis strömt die Plattierungslösung leicht durch das und nahe zu dem Durchgangsloch, so dass Plattierung an der Oberfläche des Durchgangslochs bereitgestellt wird. Darüber hinaus gibt es keine Plattierungsgrenze innerhalb des Durchgangslochs, so dass ein Korrosionsvorgang in den darunter liegenden Schichten im Durchgangslochabschnitt verhindert wird. Demnach wird die Zuverlässigkeit der Verbindung, die durch das Durchgangsloch verläuft, verbessert.
  • Während erläutert und beschrieben worden ist, was derzeit als die beste Art zum Ausführen der vorliegenden Erfindung angesehen wird, ist selbstverständlich für Fachleute, dass verschiedene Modifikationen vorgenommen werden können und Äquivalente als Ersatz eingesetzt werden können, ohne vom wahren Schutzbereich der Erfindung abzuweichen. Zusätzlich können Modifikationen vorgenommen werden zum Anpassen einer speziellen Situation der Lehre der vorliegenden Erfindung, ohne vom zentralen, hierin beschriebenen Erfindungskonzept abzuweichen. Demnach ist gedacht, dass die vorliegende Erfindung nicht auf die speziellen offenbarten Ausführungsformen beschränkt wird, sondern dass die Erfindung alle Ausführungsformen einschließt, die in den Schutzbereich der beiliegenden Patentansprüche fallen.

Claims (14)

  1. Leiterplatte, umfassend: ein Substrat (1) mit einer ersten Seite, einer zweiten Seite und einem Durchgangsloch (4), das ausgebildet ist, um die erste und die zweite Seite zu durchdringen; einen ersten Verbindungsanschluss auf der ersten Seite des Substrats; und einen Chip-Verbindungsanschluss (11) auf der zweiten Seite des Substrats, wobei der Chip-Verbindungsanschluss elektrisch mit dem externen Verbindungsanschluss über das Durchgangsloch verbunden ist, wobei der externe Verbindungsanschluss, der innere Abschnitt des Durchgangslochs und ein erster Abschnitt des Chip-Verbindungsanschlusses eine Hartgoldplattierung (3) haben; und ein zweiter Abschnitt des Chip-Verbindungsanschlusses, der nicht von der Hartgoldplattierung (3) bedeckt ist, eine Weichgoldplattierung (2) hat.
  2. Leiterplatte, umfassend: ein Substrat (1) mit einer ersten Seite, einer zweiten Seite und einem Durchgangsloch (4), das ausgebildet ist, um die erste und die zweite Seite zu durchdringen; einen ersten Verbindungsanschluss auf der ersten Seite des Substrats; und einen Chip-Verbindungsanschluss (11) auf der zweiten Seite des Substrats, wobei der Chip-Verbindungsanschluss elektrisch mit dem externen Verbindungsanschluss über das Durchgangsloch verbunden ist, wobei der Chip-Verbindungsanschluss, der innere Abschnitt des Durchgangslochs und ein erster Abschnitt des externen Verbindungsanschlusses eine Weichgoldplattierung (2) haben; und ein zweiter Abschnitt des externen Verbindungsanschlusses, der nicht von der Weichgoldplattierung (2) bedeckt ist, eine Hartgoldplattierung (3) hat.
  3. Leiterplatte nach Anspruch 1 oder 2, wobei der externe Verbindungsanschluss einen ebenen Abschnitt hat.
  4. Leiterplatte nach einem der vorhergehenden Ansprüche, wobei der Chip-Verbindungsanschluss (11) einen ebenen Abschnitt hat.
  5. Leiterplatte nach einem der vorhergehenden Ansprüche, wobei der Chip-Verbindungsanschluss (11) im Randbereich des Substrats (1) angeordnet ist.
  6. Leiterplatte nach einem der vorhergehenden Ansprüche, außerdem umfassend: einen Halbleiterchip (6), an der zweiten Seite des Substrates (1) angebracht und elektrisch mit dem Chip-Verbindungsanschluss (11) verbunden; und ein Kunststoffformteil (8) über mindestens einem Abschnitt der zweiten Seite des Substrats.
  7. Leiterplatte nach Anspruch 6, wobei der Chip-Verbindungsanschluss (11) und der Halbleiterchip (6) unter Verwendung eines Drahtes (7) oder einer Flip-Chip-Verbindung (10) verbunden sind.
  8. Kartenmodul zur Verwendung einer Leiterplatte nach Anspruch 6 oder 7, einen Kartenträger (18) umfassend mit einer Ausnehmung (18a) und ein die Leiterplatte einschließendes Halbleitergehäuse (17), wobei das Halbleitergehäuse mit der Ausnehmung durch Einlegen der kunststoffgeformten Seite (8) des Substrates (1) verbunden ist.
  9. Speichereinrichtung unter Verwendung des in Anspruch 8 definierten Kartenmoduls (19), außerdem umfassend: einen Hauptkörper einschließlich einem ersten Verbinder (22), verbunden mit dem externen Verbindungsanschluss des Kartenmoduls; einem zweiten Verbinder (23), verbunden mit einem Gerät; und einer Schnittstellensteuerschaltung (21), verbunden mit den ersten und zweiten Verbindern.
  10. Verfahren des Herstellens einer Leiterplatte, die ein Substrat (1) umfasst, wobei das Substrat eine erste Seite hat, eine zweite Seite und ein Durchgangsloch (4), das von der ersten Seite zur zweiten Seite hindurchtritt, wobei das Verfahren die Schritte umfasst: A) Ausbilden von Hartgoldplattierungen (3) auf dem Substrat (1) an mindestens dem Randbereich des Durchgangslochs (4) auf der zweiten Seite des Substrates (1), dem Randbereich des Durchgangsloches (4) auf der ersten Seite des Substrates und der Innenseite des Durchgangsloches (4); und B) Ausbilden von Weichgoldplattierung (2) auf mindestens einem Abschnitt der zweiten Seite des Substrates, die nicht von der Hartgoldplattierung abgedeckt ist, wobei die Weichgoldplattierung (2) elektrisch mit der Hartgoldplattierung (3) verbunden ist.
  11. Verfahren nach Anspruch 10, wobei das Verfahren die Schritte umfasst: C) Vor dem Ausführen von A), Erstellen eines Verbindungsmusters (25) von Kupfermetallisierung auf der ersten Seite und der zweiten Seite des Substrates (1) und auf der Innenseite des Durchgangslochs (4) unter Verwendung einer photolithographischen Technik und einer Ätztechnik; A1) Ausbilden einer ersten Maske auf der zweiten Seite des Substrates (1), um einen Abschnitt des Verbindungsmusters (25) auf der zweiten Seite abzudecken, ohne das Durchgangsloch (4) abzudecken; A2) Metallisieren mit Nickel und dann mit Hartgold (3) auf dem Abschnitt des Verbindungsmusters, das nicht von der ersten Maske abgedeckt ist, wobei der metallisierte Abschnitt die Innenseite des Durchgangslochs (4) einschließt; A3) Entfernen der ersten Maske; B1) Ausbilden einer zweiten Maske zum Abdecken des Abschnittes des Verbindungsmusters, das mit Hartgold metallisiert wurde; B2) Metallisieren mit Nickel und dann Weichgold (2) auf dem Abschnitt des Verbindungsmusters, das nicht von der zweiten Maske abgedeckt ist; und B3) Entfernen der zweiten Maske.
  12. Verfahren des Herstellens einer Leiterplatte, die ein Substrat (1) umfasst, wobei das Substrat eine erste Seite hat, eine zweite Seite und ein Durchgangsloch (4), das von der ersten Seite zur zweiten Seite hindurchtritt, wobei das Verfahren die Schritte umfasst: A) Ausbilden von Weichgoldplattierungen (2) auf dem Substrat (1) an mindestens dem Randbereich des Durchgangslochs (4) auf der ersten Seite des Substrates (1), dem Randbereich des Durchgangsloches (4) auf der zweiten Seite des Substrates und der Innenseite des Durchgangsloches (4); und B) Ausbilden von Hartgoldplattierung (3) auf mindestens einem Abschnitt der ersten Seite des Substrates, die nicht von der Weichgoldplattierung abgedeckt ist, wobei die Hartgoldplattierung (3) elektrisch mit der Weichgoldplattierung (2) verbunden ist.
  13. Verfahren nach Anspruch 12, wobei das Verfahren die Schritte umfasst: C) Vor dem Ausführen von A), Erstellen eines Verbindungsmusters (25) von Kupfermetallisierung auf der ersten Seite und der zweiten Seite des Substrates (1) und auf der Innenseite des Durchgangslochs (4) unter Verwendung einer photolithographischen Technik und einer Ätztechnik; A1) Ausbilden einer ersten Maske auf der ersten Seite des Substrats (1), um einen Abschnitt des Verbindungsmusters (25) auf der ersten Seite und das Durchgangsloch (4) abzudecken; A2) Metallisieren mit Nickel und dann Weichgold (2) auf dem Abschnitt des Verbindungsmusters, der nicht von der ersten Maske abgedeckt ist; A3) Entfernen der ersten Maske; B1) Ausbilden einer zweiten Maske zum Abdecken des Abschnittes des Verbindungsmusters, das mit Weichgold metallisiert wurde; B2) Metallisieren mit Nickel und dann Hartgold (3) auf dem Abschnitt des Verbindungsmusters, der nicht von der zweiten Maske abgedeckt wird, wobei der metallisierte Abschnitt die Innenseite des Durchgangslochs (4) einschließt; und B3) Entfernen der zweiten Maske.
  14. Verfahren nach Anspruch 10, 11, 12 oder 13, wobei der Abschnitt, der von der Hartgoldplattierung (3) abgedeckt ist, als ein externer Verbindungsanschluss funktioniert.
DE69731028T 1996-05-31 1997-06-02 Halbleitersubstrat und seine Herstellung Expired - Lifetime DE69731028T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13834496 1996-05-31
JP13834496 1996-05-31

Publications (2)

Publication Number Publication Date
DE69731028D1 DE69731028D1 (de) 2004-11-11
DE69731028T2 true DE69731028T2 (de) 2005-10-06

Family

ID=15219733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69731028T Expired - Lifetime DE69731028T2 (de) 1996-05-31 1997-06-02 Halbleitersubstrat und seine Herstellung

Country Status (6)

Country Link
US (1) US6091137A (de)
EP (1) EP0810656B1 (de)
KR (1) KR100280170B1 (de)
CN (1) CN1146040C (de)
DE (1) DE69731028T2 (de)
TW (1) TW332334B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
JP3952129B2 (ja) 1999-02-18 2007-08-01 セイコーエプソン株式会社 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
US6599147B1 (en) * 1999-05-11 2003-07-29 Socket Communications, Inc. High-density removable expansion module having I/O and second-level-removable expansion memory
US6353870B1 (en) * 1999-05-11 2002-03-05 Socket Communications Inc. Closed case removable expansion card having interconnect and adapter circuitry for both I/O and removable memory
TW535465B (en) * 2000-05-15 2003-06-01 Hitachi Aic Inc Electronic component device and method of manufacturing the same
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6774486B2 (en) 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
WO2003088021A2 (en) * 2002-04-08 2003-10-23 Socket Communications, Inc Wireless enabled memory module
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
TWI228804B (en) * 2003-07-02 2005-03-01 Lite On Semiconductor Corp Chip package substrate having flexible printed circuit board and method for fabricating the same
US7240144B2 (en) * 2004-04-02 2007-07-03 Arm Limited Arbitration of data transfer requests
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
KR100723493B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
US20080237842A1 (en) * 2007-03-29 2008-10-02 Manepalli Rahul N Thermally conductive molding compounds for heat dissipation in semiconductor packages
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US8084348B2 (en) * 2008-06-04 2011-12-27 Oracle America, Inc. Contact pads for silicon chip packages
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
US8407888B2 (en) 2010-05-07 2013-04-02 Oracle International Corporation Method of assembling a circuit board assembly
CN102339404B (zh) * 2010-07-20 2016-06-15 上海仪电智能电子有限公司 一种新型智能卡模块及其生产工艺
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
CN103237416B (zh) * 2013-05-08 2015-10-07 无锡江南计算技术研究所 同一表面实现电镀硬金和电镀软金的图形制作方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663376A (en) * 1971-03-17 1972-05-16 Gary Uchytil Selective spot plating of lead frame sheets
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS5990938A (ja) * 1982-11-17 1984-05-25 Nec Corp 半導体装置用プリント回路基板
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
DE3546780C2 (de) * 1985-09-02 1996-04-25 Amphenol Corp Kontaktiereinrichtung für eine Chipkarte
US4882702A (en) * 1986-03-31 1989-11-21 Allen-Bradley Company, Inc. Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules
US4837628A (en) * 1986-07-14 1989-06-06 Kabushiki Kaisha Toshiba Electronic still camera for recording still picture on memory card with mode selecting shutter release
US4980856A (en) * 1986-10-20 1990-12-25 Brother Kogyo Kabushiki Kaisha IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end
JPS6478397A (en) * 1987-09-18 1989-03-23 Mitsubishi Electric Corp Ic card writing system
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
US5018017A (en) * 1987-12-25 1991-05-21 Kabushiki Kaisha Toshiba Electronic still camera and image recording method thereof
JPH0795577B2 (ja) * 1988-04-12 1995-10-11 富士プラント工業株式会社 リードフレームへの部分メッキ方法
JP2565387B2 (ja) * 1988-10-28 1996-12-18 イビデン株式会社 Ｉｃカード用プリント配線板とその製造方法
US5184282A (en) * 1989-02-27 1993-02-02 Mips Co., Ltd. IC card adapter
JPH02111861U (de) * 1989-02-27 1990-09-06
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0618535B1 (de) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US5457590A (en) * 1989-12-12 1995-10-10 Smartdiskette Gmbh Insertable element for a disk station of EDP equipment with connections to external components
US5153818A (en) * 1990-04-20 1992-10-06 Rohm Co., Ltd. Ic memory card with an anisotropic conductive rubber interconnector
JPH0416396A (ja) * 1990-05-10 1992-01-21 Mitsubishi Electric Corp 半導体装置カード
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
US5293236A (en) * 1991-01-11 1994-03-08 Fuji Photo Film Co., Ltd. Electronic still camera including an EEPROM memory card and having a continuous shoot mode
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
DE4121023C2 (de) * 1991-06-26 1994-06-01 Smartdiskette Gmbh In eine EDV-Einrichtung einsteckbares Element
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5299089A (en) * 1991-10-28 1994-03-29 E. I. Dupont De Nemours & Co. Connector device having two storage decks and three contact arrays for one hard disk drive package or two memory cards
FR2686172B1 (fr) * 1992-01-14 1996-09-06 Gemplus Card Int Carte enfichable pour microordinateur formant lecteur de carte a contacts affleurants.
JPH06105271A (ja) * 1992-09-16 1994-04-15 Asahi Optical Co Ltd Ｉｃメモリカードカメラシステム
US5343319A (en) * 1993-06-14 1994-08-30 Motorola, Inc. Apparatus for adapting an electrical communications port to an optical communications port
EP0620933A4 (de) * 1992-11-12 1995-03-01 New Media Corp Rekonfigurierbare schnittstelle zwischen einem rechner und peripheriegeraeten.
US5475441A (en) * 1992-12-10 1995-12-12 Eastman Kodak Company Electronic camera with memory card interface to a computer
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
US5488433A (en) * 1993-04-21 1996-01-30 Kinya Washino Dual compression format digital video production system
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
JPH07321155A (ja) * 1994-05-25 1995-12-08 Hitachi Cable Ltd Ｔａｂテープキャリアの製造方法
KR0144818B1 (ko) * 1994-07-25 1998-08-17 김광호 낸드형 플래쉬메모리 아이씨카드
FR2723257B1 (fr) * 1994-07-26 1997-01-24 Sgs Thomson Microelectronics Boitier bga de circuit integre
US5611057A (en) * 1994-10-06 1997-03-11 Dell Usa, L.P. Computer system modular add-in daughter card for an adapter card which also functions as an independent add-in card
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
JPH08139456A (ja) * 1994-11-10 1996-05-31 Hitachi Chem Co Ltd 半導体搭載用多層配線板の製造法
KR0152042B1 (ko) * 1995-04-15 1998-10-15 김광호 낸드형 플래쉬메모리 아이씨카드 기록장치
JPH08319456A (ja) * 1995-04-28 1996-12-03 E I Du Pont De Nemours & Co 印刷回路用の水系処理可能な軟質の光画像化可能耐久被覆材
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range

Also Published As

Publication number Publication date
DE69731028D1 (de) 2004-11-11
CN1146040C (zh) 2004-04-14
EP0810656B1 (de) 2004-10-06
KR970077542A (ko) 1997-12-12
US6091137A (en) 2000-07-18
EP0810656A3 (de) 1998-08-26
KR100280170B1 (ko) 2001-02-01
EP0810656A2 (de) 1997-12-03
TW332334B (en) 1998-05-21
CN1170960A (zh) 1998-01-21

Similar Documents

Publication Publication Date Title
DE69731028T2 (de) Halbleitersubstrat und seine Herstellung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE602005004586T2 (de) Substrat mit hoher Zuverlässigkeit der elektrischen Verbindung einer mit Verdrahtungen verbundenen Durchkontaktierung und Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE19940633A1 (de) IC-Gehäuse
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19734794A1 (de) Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE4207198A1 (de) Zufuehrungsrahmen und halbleitervorrichtung, welche den zufuehrungsrahmen verwendet
DE1817434A1 (de) Leitungsanordnung und Verfahren zu ihrer Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10261460A1 (de) Halbleitervorrichtung
DE19736139B4 (de) Leiterplatte
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
WO2000003571A1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition