DE69825923T2 - Programmierbare aggregierende Unterflächenmetallisierungsstruktur - Google Patents

Programmierbare aggregierende Unterflächenmetallisierungsstruktur Download PDF

Info

Publication number
DE69825923T2
DE69825923T2 DE69825923T DE69825923T DE69825923T2 DE 69825923 T2 DE69825923 T2 DE 69825923T2 DE 69825923 T DE69825923 T DE 69825923T DE 69825923 T DE69825923 T DE 69825923T DE 69825923 T2 DE69825923 T2 DE 69825923T2
Authority
DE
Germany
Prior art keywords
electrodes
ion conductor
voltage
dendrite
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69825923T
Other languages
English (en)
Other versions
DE69825923D1 (de
Inventor
Michael N. Kozicki
William C. West
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arizona Board of Regents of ASU
Axon Technologies Corp
Arizona State University ASU
Original Assignee
Arizona Board of Regents of ASU
Axon Technologies Corp
Arizona State University ASU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arizona Board of Regents of ASU, Axon Technologies Corp, Arizona State University ASU filed Critical Arizona Board of Regents of ASU
Application granted granted Critical
Publication of DE69825923D1 publication Critical patent/DE69825923D1/de
Publication of DE69825923T2 publication Critical patent/DE69825923T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft allgemein programmierbare Metallisierungsstrukturen und insbesondere eine programmierbare Unteroberflächenaggregationsmetallisierungsstruktur („PSAM"), die einen Ionenleiter, eine Vielzahl von Elektroden und eine spannungsgesteuerte Metallstruktur oder Dendriten, ausgebildet durch den Ionenleiter zwischen den Elektroden, enthält.
  • 2. Beschreibung des verwandten Stands der Technik
  • Die vorliegende Erfindung beansprucht den Vorzug der am 4. Dezember 1997 eingereichten vorläufigen US-Anmeldung Nr. 60/067509.
  • SPEICHERBAUSTEINE
  • Speicherbausteine werden in elektronischen Systemen und Computern zum Speichern von Informationen in Form von binären Daten verwendet. Diese Speicherbausteine können in verschiedene Arten kategorisiert werden, wobei mit jeder Art verschiedene Vorteile und Nachteile verbunden sind.
  • Beispielsweise ist der Direktzugriffsspeicher („RAM"), den man in Personal Computern findet, ein flüchtiger Halbleiterspeicher; mit anderen Worten gehen die gespeicherten Daten verloren, wenn die Stromquelle abgeschaltet oder entfernt wird. Der Dynamik-RAM („DRAM") ist besonders flüchtig, da er alle paar Mikrosekunden „aufgefrischt" (d.h. wieder geladen) werden muß, um die gespeicherten Daten zu halten. Der Statik-RAM („SRAM") hält die Daten nach einem Schreibvorgang, so lange wie die Stromquelle beibehalten wird; wenn die Stromquelle jedoch abgeschaltet wird, gehen die Daten verloren. Bei diesen Konfigurationen von flüchtigen Speichern werden somit Informationen nur so lange gehalten, wie der Strom zu dem System nicht abgeschaltet wird.
  • Die CD-ROM ist ein Beispiel für einen nichtflüchtigen Speicher. Die CD-ROM ist groß genug, um längere Audio- und Videosegmente zu enthalten; jedoch können Informationen nur von diesem Speicher gelesen, aber nicht zu diesem Speicher geschrieben werden. Nachdem eine CD-ROM während der Herstellung programmiert worden ist, kann sie somit nicht mit neuen Informationen wiederprogrammiert werden.
  • Andere Speicherungseinrichtungen wie etwa magnetische Speicherungseinrichtungen (d.h. Disketten, Festplatten und Magnetband) sowie andere Systeme wie etwa optische Platten sind nichtflüchtig, weisen eine extrem hohe Kapazität auf und können mehrmals überschrieben werden. Diese Speicherbausteine sind leider physisch groß, sind gegenüber Schocks und Schwingungen empfindlich, erfordern teure mechanische Laufwerke und verbrauchen möglicherweise relativ große Strommengen. Durch diese negativen Aspekte sind diese Speicherbausteine für stromarme tragbare Anwendungen wie etwa Laptop- oder Palmtop-Computer und PDAs (Personal Digital Assistants) nicht ideal.
  • Aufgrund der rapide wachsenden Anzahl von kompakten stromarmen tragbaren Computersystemen, bei denen sich gespeicherte Informationen regelmäßig ändern, haben Lese-/Schreib-Halbleiterspeicher breite Verwendung gefunden. Weil diese tragbaren Systeme Datenspeicherung erfordern, wenn der Strom abgeschaltet wird, ist weiterhin ein nichtflüchtiger Speicherungsbaustein erforderlich. Die einfachsten programmierbaren nichtflüchtigen Halbleiter Speicherbausteine in diesen Computern sind ein programmierbarer Festwertspeicher („PROM"). Der grundlegendste PROM verwendet ein Array aus schmelzbaren Verbindungen; ein PROM kann, wenn er erst einmal programmiert worden ist, nicht wiederprogrammiert werden. Dies ist ein Beispiel für einen „WORM"-Speicher (Write-once read-many – einmal schreiben – häufig lesen). Der löschbare PROM („EPROM") kann verändert werden, doch muß jedem Neuschreibschritt ein Löschschritt vorausgehen, der die Belichtung mit Ultraviolettlicht beinhaltet. Der elektrisch löschbare PROM („EEPROM" oder „E2PROM") ist vielleicht der idealste herkömmliche nichtflüchtige Halbleiterspeicher, da er viele Male beschrieben werden kann. Flash-Speicher, eine weitere Art von EEPROM, weisen eine höhere Kapazität als die traditionellen EEPROMs mit geringer Dichte auf, doch mangelt es ihnen an Ausdauer. Bei EEPROMs besteht ein Hauptproblem darin, daß sie inhärent komplex sind. Die Floating-Gate-Speicherungselemente, die in diesen Speicherbausteine verwendet werden, sind schwierig herzustellen und verbrauchen relativ große Halbleiterbodenfläche. Außerdem muß das Schaltungsdesign den zum Programmieren des Bausteins erforderlichen hohen Spannungen standhalten. Folglich sind die Kosten pro Bit an Speicherkapazität beim EEPROM im Vergleich zu anderen Mitteln der Datenspeicherung extrem hoch. Ein weiterer Nachteil von EEPROMs besteht darin, daß sie zwar Daten halten können, ohne daß die Stromquelle angeschlossen ist, sie aber zum Programmieren relativ große Strommengen erfordern. Bei einem von einer Batterie betriebenen kompakten tragbaren System kann diese Stromentnahme erheblich sein.
  • Angesichts der verschiedenen Probleme, die mit oben beschriebenen herkömmlichen Datenspeicherbausteinen verbunden sind, ist es höchst wünschenswert, eine Lese-/Schreib-Speichertechnologie und -baustein zu haben, der inhärent einfach und preiswert herzustellen ist. Diese Speichertechnologie sollte zudem die Anforderungen der neuen Generation von tragbaren Computerbausteinen erfüllen, indem sie mit einer geringen Spannung arbeitet, während sie eine hohe Speicherungsdichte, Nichtflüchtigkeit und geringe Herstellungskosten liefert.
  • PROGRAMMIERBARE PASSIVE UND AKTIVE KOMPONENTEN
  • Elektronische Schaltungen können buchstäblich millionen von Bestandteilen enthalten. Diese Bestandteile fallen in zwei verschiedene Kategorien, nämlich passive Komponenten und aktive Komponenten. Passiven Komponenten wie etwa Widerständen und Kondensatoren sind elektrische Werte zugeordnet, die relativ konstant sind. Andererseits sind einige elektrische Charakteristiken von aktiven Komponenten wie etwa Transistoren so ausgelegt, daß sie sich als Reaktion auf eine angelegte Spannung oder einen angelegten Strom ändern.
  • Weil diese beiden Arten von Komponenten weit verbreitet sind, ist es höchst wünschenswert, einen preiswerten Baustein zu haben, der sowohl die Funktionen einer passiven Komponente als auch einer aktiven Komponente ausführen kann. Beispielsweise wäre es höchst wünschenswert, einen Baustein zu haben, der als eine aktive Komponente wirkt, die auf ein angelegtes Signal durch Ändern ihres Widerstands und ihrer Kapazität reagiert und dennoch bei einer alternativen Ausführungsform als eine passive Komponente wirkt, die vorprogrammiert werden kann (d.h., der Baustein „merkt" sich die Änderung nach dem Abschluß der Programmierung). Ein derartiger Baustein würde in vielen unterschiedlichen Anwendungen von Schwingkreisen in Kommunikationsgeräten bis zu Lautstärkereglern in Audiosystemen verwendet werden.
  • Weil Bausteine wie etwa Speicherbausteine und programmierbare Widerstands- und Kondensatorbausteine weit verbreitet sind, ist es sehr wünschenswert, einen preiswerten und leicht herzustellenden Baustein zu haben, der unter anderem in allen diesen verschiedenen Anwendungen implementiert werden kann.
  • US-A-4,312,046 (an Harris Corporation erteilt) beschreibt einen programmierbaren integrierten Festwertspeicher-(PROM)-Schaltungsbaustein, der eine vertikale Schmelzsicherungstechnik verwendet. Eine Diode wird durch eine sehr dünne Schicht als das schmelzbare Element auf dem Emitter eines nicht isolierten Emitterfolgerarrays ausgebildet. Diese Dünnfilmschmelzsicherung wird programmiert, indem eine ausreichende Spannung an sie angelegt wird, um durch die vertikale Migration von Atomen aus Bitleitungskontaktmaterial vertikal durch die dünne Schicht in das Emittergebiet einen vertikalen Kurzschluß zu bilden. Wenn Aluminium als das Bitleitungsmetall verwendet wird, kann das schmelzbare Element eine Schottky-Diode sein, in der die dünne Schicht ein Gebiet von N-Typ mit einer geringen Konzentration an Verunreinigungen ist. Wenn die dünne Schicht ein einkristallines P+-Gebiet mit hoher Konzentration an Verunreinigungen ist, das auf einem N+-Emitter ausgebildet ist, dann ist das schmelzbare Element eine Zener-Diode. Wenn die dünne Schicht ein auf einem N-Emitter ausgebildetes polykristallines P-Material ist, ist das schmelzbare Element eine PN-Diode. Der Oberbegriff von Anspruch 1 basiert auf dieser Offenbarung.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt eine Struktur bereit, wie sie in Anspruch 1 detailliert wird. Vorteilhafte Ausführungsformen werden in abhängigen Ansprüchen bereitgestellt. Ein Verfahren zum Programmieren einer derartigen Struktur und zum Ausbilden derartiger Strukturen wird ebenfalls bereitgestellt.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung enthält eine programmierbare Unteroberflächenaggregationsmetallisierungsstruktur („PSAM"-Struktur) mindestens einen Ionenleiter wie etwa ein Chalcogenidglas, das Metallionen enthält, und mindestens zwei Elektroden (z.B. eine Anode und eine Kathode), die jeweils ein elektrisch leitendes Material aufweisen und an gegenüberliegenden Oberflächen des Ionenleiters angeordnet sind. Zu Chalcogenidmaterialien, wie sie hier erwähnt werden, zählt jede Verbindung, die Schwefel, Selen und/oder Tellur enthält. Bei einem Ausführungsbeispiel ist der Ionenleiter eine Zusammensetzung, die aus einem Chalcogenid und mindestens einem Metall der Gruppe I oder II ausgebildet ist (ganz besonders bevorzugt Arsentrisulfidsilber). Die Anode und Kathode werden jeweils aus einem beliebigen geeigneten leitenden Material gebildet, und die Anode enthält bevorzugt etwas Silber.
  • Wenn zwischen der Anode und der Kathode eine Spannung angelegt wird, wächst ein Metalldendrit von der Kathode durch den Ionenleiter zur Anode. Die Wachstumsgeschwindigkeit des Dendriten kann gestoppt werden, indem die Spannung abgeschaltet wird, oder der Dendrit kann zur Kathode zurückgeholt werden, indem die Spannungspolarität an der Anode und der Kathode umgekehrt wird. Wenn eine Spannung über eine ausreichende Zeitlänge angelegt wird, wächst ein kontinuierlicher Metalldendrit durch den Ionenleiter und verbindet die Elektroden, wodurch der Baustein kurzgeschlossen wird. Der kontinuierliche Metalldendrit kann dann durch Anlegen einer weiteren Spannung unterbrochen werden. Die Unterbrechung in dem Metalldendriten kann durch Anlegen noch einer weiteren Spannung wieder geschlossen werden. Änderungen bei der Länge des Dendriten oder das Vorliegen einer Unterbrechung in dem Dendriten wirken sich auf den Widerstand, die Kapazität und die Impedanz des PSAM aus.
  • KURZE BESCHREIBUNG DER ZEICHNUNGSFIGUREN
  • Der Gegenstand der Erfindung wird in dem abschließenden Teil der Patentschrift besonders hervorgehoben und deutlich beansprucht. Die Erfindung kann jedoch durch Bezugnahme auf die folgende Beschreibug in Verbindung mit den Ansprüchen und der beiliegenden Zeichnung, in der auf gleiche Teile durch gleiche Zahlen Bezug genommen werden kann, verstanden werden. Es zeigen:
  • 1A eine Perspektivansicht einer gemäß verschiedenen Aspekten der vorliegenden Erfindung konfigurierten beispielhaften programmierbaren Unteroberflächenaggregationsmetallisierungsstruktur;
  • 1B eine Querschnittsansicht von 1A entlang der Linie 1-1;
  • 2A–2D Querschnittsansichten einer gemäß verschiedenen Aspekten der vorliegenden Erfindung konfigurierten weiteren beispielhaften programmierbaren Unteroberflächenaggregationsmetallisierungsstruktur;
  • 3A–3F Querschnittsansichten verschiedener alternativer Konfigurationen der gemäß verschiedenen Aspekten der vorliegenden Erfindung konfigurierten programmierbaren Unteroberflächenaggregationsmetallisierungsstrukturen;
  • 4A eine graphische Darstellung, die die Beziehung zwischen Strom und Zeit in einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 4B eine graphische Darstellung, die die Beziehung zwischen angelegter Spannung und Zeit zum Kurzschließen in einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 4C eine graphische Darstellung, die die Beziehung zwischen Strom und Spannung in einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 5A eine Querschnittsansicht eines beispielhaften Speicherbausteins gemäß verschiedenen Aspekten der vorliegenden Erfindung;
  • 5B eine Querschnittsansicht eines Teils einer alternativen Konfiguration des in 5A dargestellten beispielhaften Speicherbausteins;
  • 5C ein Schemadiagramm eines Netzes von Speicherbausteinen gemäß verschiedenen Aspekten der vorliegenden Erfindung;
  • 6 eine Querschnittsansicht durch noch einen weiteren beispielhaften Speicherbaustein gemäß verschiedenen Aspekten der vorliegenden Erfindung;
  • 7 eine Querschnittsansicht eines beispielhaften programmierbaren Widerstands-/Kapazitätsbausteins gemäß verschiedenen Aspekten der vorliegenden Erfindung;
  • 8 eine Querschnittsansicht noch eines weiteren beispielhaften programmierbaren Widerstands-/Kapazitätsbausteins gemäß verschiedenen Aspekten der vorliegenden Erfindung;
  • 9 eine Querschnittsansicht eines weiteren beispielhaften programmierbaren Widerstands-/Kapazitätsbausteins gemäß verschiedenen Aspekten der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Die folgenden Beschreibungen sind lediglich Ausführungsbeispiele und sollen nicht den Schutzbereich, die Anwendbarkeit oder Konfiguration der Erfindung auf irgendeine Weise beschränken. Die folgende Beschreibung liefert vielmehr eine zweckmäßige Veranschaulichung für das Implementieren von Ausführungsbeispielen der Erfindung. In dieser Hinsicht können an der Funktion und Anordnung von in den Ausführungsbeispielen beschriebenen Elementen verschiedene Änderungen vorgenommen werden, ohne von dem Gedanken und Schutzbereich der Erfindung abzuweichen, wie sie in den beigefügten Ansprüchen dargelegt sind.
  • Unter Bezugnahme auf die 1A und 1B wird eine programmierbare Unteroberflächenaggregationsmetallisierungsstruktur („PSAM") 100 gemäß verschiedenen Aspekten der vorliegenden Erfindung dargestellt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung enthält die PSAM-Struktur 100 bevorzugt einen Ionenleiter 110 und eine Vielzahl von Elektroden 120 und 130, die auf den Oberflächen des Ionenleiters 110 angeordnet sind.
  • Der Ionenleiter 110 der PSAM-Struktur 100 kann einen festen Elektrolyten, ein Metallionen enthaltendes Glas, einen Metallionen enthaltenden amorphen Halbleiter, ein Chalcogenidglas, das Metallionen enthält, oder dergleichen enthalten. Im umfassendsten Sinne enthält gemäß verschiedenen Aspekten der vorliegenden Erfindung ein Chalcogenidmaterial eine beliebige Verbindung, die Schwefel, Selen und/oder Tellur enthält, seien es ternäre, quaternäre oder höhere Verbindungen. Bei einem Ausführungsbeispiel ist der Ionenleiter 110 aus einem Chalcogenidglas ausgebildet, das eine Metallionenzusammensetzung enthält, während das Metall unter verschiedenen Metallen aus der Gruppe I oder Gruppe II ausgewählt sein kann (bevorzugt Silber, Kupfer, Zink oder eine Kombination davon).
  • Der Ionenleiter 110, der eine Metallionenzusammensetzung enthält, kann unter Verwendung eines beliebigen zweckmäßigen Verfahrens erhalten werden. Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird beispielsweise der Ionenleiter 110 unter Verwendung von Fotoauflösung aus Arsentrisulfidsilber („As2S3-Ag") ausgebildet. Das Silber wird geeigneterweise in das As2S3 integriert, indem ein dünner Silberfilm und die As2S3-Schicht mit Licht entsprechender Wellenlänge beleuchtet wird, wie etwa einer Wellenlänge von unter etwa 500 Nanometern (nm). Die Silber- und As2S3-Doppelschicht werden unter dem Licht so lange belichtet, bis ein entsprechender Sättigungspegel erreicht ist, etwa 45 Atomprozent Silber zu As2S3. Die Dicke des Ionenleiters 110 kann von einigen wenigen Nanometern bis zu einigen wenigen hunderten von Nanometern variieren.
  • Die Elektroden 120 und 130 sind auf den Oberflächen des Ionenleiters 110 auf geeignete Weise voneinander getrennt angeordnet. Die Elektroden 120 und 130 können aus einem beliebigen elektrisch leitenden Material ausgebildet sein, das ein elektrisches Feld für den Transport von Metallionen im Ionenleiter 110 produziert. Bei einem Ausführungsbeispiel werden die Elektroden 120 und 130 aus silberhaltigem Material ausgebildet.
  • Wenn zwischen den Elektroden 120 und 130 eine entsprechende Spannung angelegt wird, wächst ein Metalldendrit 140 durch den Ionenleiter 110 von der Elektrode 120 aus (d.h. der Kathode, die mit dem negativen Pol der Stromversorgung verbundene Elektrode) in Richtung der Elektrode 130 (d.h. der Anode). Es sei angemerkt, daß die Polarität der Elektroden 120 und 130 vor dem Wachstum des Metalldendriten 140 umgekehrt werden kann, wobei der Metalldendrit 140 dann von der Elektrode 130 (nun der Kathode) in Richtung der Elektrode 120 (nun der Anode) wächst. Wie unten ausführlicher erörtert wird, zieht sich der Metalldendrit 140 zurück zur Elektrode 120, wenn die Polarität der Elektroden 120 und 130 umgekehrt wird, wenn der Metalldendrit 140 bereits von der Elektrode 120 (der Kathode) zur Elektrode 130 (der Anode) zu wachsen begonnen hat.
  • Dem Metalldendriten 140 kann gestattet werden, ganz durch den Ionenleiter 110 hindurchzuwachsen, bis er die Elektrode 130 trifft, wodurch der Stromkreis geschlossen wird. Alternativ kann der Metalldendrit 140 durch Anhalten der angelegten Spannung angehalten werden, bevor er die Elektrode 130 erreicht. Solange der Metalldendrit 140 die Elektrode 130 nicht berührt, kann sein Wachstum leicht angehalten und er kann zurückgezogen werden, indem die angelegte Spannung an den Elektroden 120 und 130 umgekehrt wird.
  • Außerdem ist die Wachstumsgeschwindigkeit des Metalldendriten 140 eine Funktion der angelegten Spannung, der Bausteingeometrie und der Zeit; geringe Spannungen führen somit zu einem relativ langsamen Wachstum, wohingegen höhere Spannungen zu einem relativ schnellen Wachstum führen. Das Wachstum und die Längenänderungen des Metalldendriten 140, die oben beschrieben sind, wirken sich auf die elektrische Charakteristik (z.B. den Widerstand, die Kapazität und dergleichen) der PSAM-Struktur 100 aus, was dann unter Verwendung einer zweckmäßigen Detektionsschaltung geeignet detektiert werden kann. Nachdem der Metalldendrit 140 auf eine bestimmte Länge gewachsen ist, bleibt der Metalldendrit 140 intakt, wenn die Spannung von den Elektroden 120 und 130 entfernt wird. Die Änderung bei der elektrischen Charakteristik der PSAM-Struktur 100, die sich aus Längenänderungen des Metalldendriten 140 ergibt, ist ebenfalls nichtflüchtig.
  • Nachdem die Grundstruktur eines möglichen Ausführungsbeispiels beschrieben worden ist, wird durch die folgende Beschreibung und die verwandten Figuren die Funktionsweise eines weiteren möglichen Ausführungsbeispiels der vorliegenden Erfindung eingehender beschrieben und dargestellt. Unter Bezugnahme auf die 2A bis 2D wird eine programmierbare Unteroberflächenaggregationsmetallisierungsstruktur (PSAM") 200 gemäß verschiedenen Aspekten der vorliegenden Erfindung veranschaulicht. Bei einem Ausführungsbeispiel enthält die PSAM-Struktur 200 bevorzugt einen zwischen Elektroden 220 und 230 angeordneten Ionenleiter 210.
  • Nunmehr unter Bezugnahme auf 2A wird gemäß einem Aspekt der vorliegenden Erfindung ein Aufbereitungsimpuls mit einem hohen Spannungssollwert und einer niedrigen Stromgrenze zwischen den Elektroden 220 und 230 der PSAM-Struktur 200 angelegt. Bei einem Ausführungsbeispiel sind die Elektroden 220 und 230 auf geeignete Weise als eine Kathode bzw. eine Anode konfiguriert. Somit wächst ein nichtflüchtiger Metalldendrit 240 von der Elektrode 220 (Kathode) durch den Ionenleiter 210 in Richtung der Elektrode 230 (Anode).
  • Nunmehr unter Bezugnahme auf 2B wächst gemäß einem weiteren Aspekt der vorliegenden Erfindung der nichtflüchtige Metalldendrit 240 völlig durch den Ionenleiter 220 hindurch und kontaktiert die Elektrode 230, wenn der Aufbereitungsimpuls über einen ausreichend langen Zeitraum hinweg an die Elektrode 220 der PSAM-Struktur 200 angelegt wird. Der erforderliche Zeitraum hängt teilweise von der Spannung des Aufbereitungsimpulses und der Geometrie der PSAM-Struktur 200 ab. Wenn beispielsweise die Dicke t2 des Ionenleiters 210 gering ist, etwa 10 nm bis etwa 50 nm, und der Aufbereitungsimpuls etwa 1 V beträgt, dann werden etwa 50 μs benötigt, damit der nichtflüchtige Metalldendrit 240 ganz durch den Ionenleiter 220 hindurchwächst. Wenn jedoch der Aufbereitungsimpuls etwa 5 V beträgt, dann werden etwa 2 μs benötigt, damit der nichtflüchtige Metalldendrit 240 ganz durch den Ionenleiter 220 hindurchwächst. Es versteht sich, daß verschiedene Spannungen, Abmessungen und deshalb erforderliche Zeiträume möglich sind. Eine Spannungsgrenze wird auf geeignete Weise zwischen Elektrode 220 und Elektrode 230 der PSRM-Struktur 200 angelegt. Der Löschimpuls ist in Durchlaßrichtung vorgespannt, was bedeutet, daß die Polarität der Elektrode 220 und der Elektrode 230 nicht umgekehrt werden müssen. Der Löschimpuls unterbricht den Metalldendrit 240, was zu einer Lücke im Metalldendriten 240 führt. Die Existenz der Lücke im Metalldendriten 240 ändert die elektrischen Charakteristiken (z.B. Impedanz) der PSAM-Struktur 200. Impulse mit sehr kleinen Spannungen (z.B. unter etwa 300 mV) fördern in der Regel nicht das Dendritenwachstum; deshalb kann der Zustand des Dendriten auf geeignete Weise unter Verwendung eines kurzen Schwachstromimpulses detektiert (gelesen) werden.
  • Nunmehr unter Bezugnahme auf 2D wird ein Schreibimpuls mit einem relativ hohen Spannungssollwert und einer relativ niedrigen Stromgrenze auf geeignete Weise an die Elektroden 220 und 230 der PSAM-Struktur 200 angelegt, um die Lücke im Metalldendriten 240 wieder zu schließen. Somit kann die PSRM-Struktur 200 gelöscht, gelesen und beschrieben werden, indem verschiedene unipolare Spannungsimpulse auf geeignete Weise angelegt werden. Alternativ kann die PSAM-Struktur 200 auch in verschiedenen Richtungen gelöscht, gelesen und beschrieben werden, wodurch man eine erhebliche Flexibilität beim Arbeiten erhält. Beispielsweise kann die PSAM-Struktur 200 mit einem Durchlaßvorspannungsimpuls gelöscht, mit einem Umkehrvorspannungsimpuls gelesen, dann mit einem Durchlaßvorspannungsimpuls beschrieben werden oder verschiedene andere Kombinationen.
  • Bei der obigen Beschreibung wurden Impulse mit hohen oder niedrigen Spannungssollwerten und hohen oder niedrigen Stromgrenzen beschrieben. Es versteht sich, daß spezifische hohe und niedrige Pegel der Spannungssollwerte und Stromgrenzen je nach der spezifischen Konfiguration und den spezifischen Abmessungen der PSAM-Struktur stark variieren können. Allgemein bezieht sich ein niedriger Spannungssollwert auf Spannungssollwerte, die ausreichend niedrig sind, um das Wachstum eines Metalldendriten zu verhindern.
  • Dementsprechend bezieht sich ein hoher Spannungssollwert auf Spannungssollwerte, die das Wachstum eines Metalldendriten fördern. Eine hohe Stromgrenze bezieht sich auf Stromgrenzen, die ausreichend hoch sind, um eine Lücke in einem Metalldendriten auszubilden, der zwischen den Elektroden gewachsen ist. Dementsprechend bezieht sich eine niedrige Stomgrenze auf Stromgrenzen, die ausreichend niedrig sind, um den Metalldendriten intaktzuhalten. Die spezifische Stromgrenze, bei der eine Lücke in dem Metalldendriten ausgebildet werden kann, hängt teilweise von der Dicke des Metalldendriten ab. Beispielsweise kann eine Lücke in einem dünnen Metalldendriten mit einer Stromgrenze von einigen wenigen Nanoampere ausgebildet werden, wohingegen eine Lücke in einem dicken Metalldendriten mit einer Stromgrenze von einigen wenigen Mikroampere ausgebildet werden kann.
  • Wenngleich die Ausführungsbeispiele der vorliegenden Erfindung bisher so beschrieben und gezeigt worden sind, daß sie im wesentlichen eine vertikale Konfiguration aufweisen, sind verschiedene alternative Konfigurationen und Anordnungen möglich, ohne daß vom Gedanken und Schutzbereich der Erfindung abgewichen wird. Beispielsweise werden nunmehr unter Bezugnahme auf 3A bis 3F verschiedene alternative Konfigurationen der vorliegenden Erfindung gezeigt. Insbesondere enthält unter Bezugnahme auf 3A bei einer alternativen Konfiguration eine PSAM-Struktur 300 bevorzugt einen Ionenleiter 302 und Elektroden 304 und 306. Gemäß dieser Konfiguration sind die Elektroden 304 und 306 bevorzugt kleiner als der Ionenleiter 302. Unter Bezugnahme auf 3B enthält bei einer weiteren alternativen Konfiguration eine PSAM-Struktur 310 bevorzugt einen Ionenleiter 312 und Elektroden 314 und 316. Gemäß dieser Konfiguration weisen die Elektroden 314 und 316 bevorzugt im wesentlichen die gleiche Größe wie der Ionenleiter 312 auf. Unter Bezugnahme auf 3C enthält bei noch einer weiteren Konfiguration der vorliegenden Erfindung eine PSAM-Struktur 320 bevorzugt einen Ionenleiter 322 und mehrere Paare von Elektroden 324, 326, 328 und 329. Unter Bezugnahme auf 3D enthält bei einer noch weiteren Konfiguration der vorliegenden Erfindung eine PSAM-Struktur 330 bevorzugt einen Ionenleiter 332 und Elektroden 334 und 336. Bei dieser Konfiguration sind die Elektroden 334 und 336 auf geeignete Weise entlang einer horizontalen Orientierung auf dem Ionenleiter 332 angeordnet. Unter Bezugnahme auf 3E enthält bei noch einer weiteren alternativen Konfiguration der vorliegenden Erfindung eine PSAM-Struktur 340 bevorzugt einen Ionenleiter 342 und mehrere Paare von Elektroden 344, 346 und 348, 349, geeigneterweise in einer Vielzahl von Abmessungen auf dem Ionenleiter 342. Unter Bezugnahme auf 3F enthält bei noch einer weiteren alternativen Konfiguration der vorliegenden Erfindung eine PSAM-Struktur 350 bevorzugt einen kugelförmigen Ionenleiter 352 und Elektroden 354 und 356. Wenngleich der Ionenleiter 352 bei dieser Konfiguration als kugelförmig dargestellt ist, kann der Ionenleiter 352 mit verschiedenen anderen nichtkonventionellen Geometrien konfiguriert sein. Es ist außerdem zu verstehen, daß die oben beschriebenen alternativen Konfigurationen alle auf dreidimensionale Strukturen erweitert werden können. Beispielsweise kann ein Ionenleiter als ein Block konfiguriert sein, wobei eine Vielzahl von Elektroden an einigen oder allen der Flächen angebracht sind.
  • Nunmehr unter Bezugnahme auf die 4A und 4B zeigen graphische Darstellungen die Beziehung bei einer experimentellen PSAM-Struktur zwischen Spannung und Zeit bzw. angelegter Spannung und Zeit zum Kurzschließen. Die zum Erhalten dieser Ergebnisse verwendete PSAM-Struktur weist eine Ionenleiterdicke von etwa 120 nm auf und ist im wesentlichen ähnlich zu der in den 1A und 1B dargestellten Ausführungsform konfiguriert. Es sei jedoch angemerkt, daß die hier beschriebenen spezifischen Ausführungsformen lediglich beispielhaft sind und daß die vorliegende Erfindung nicht auf irgendeine bestimmte Konfiguration beschränkt ist. Unter Bezugnahme auf 4A stellt eine Kurve 410 die Beziehung zwischen Spannung und Zeit bei der PSAM-Struktur dar. Wenn eine Spannung von 5 V angelegt wird, schließt die PSAM-Sruktur in etwa 2 μs kurz. Unter Bezugnahme auf 4B stellt eine Kurve 420 die Beziehung zwischen angelegter Spannung und Zeit zum Kurzschließen der PSAM-Struktur dar. Die Zeitdauer, die erforderlich ist, damit ein Dendrit vollständig durch den Ionenleiter hindurchwächst und die Elektroden verbindet, wodurch die PSAM-Struktur kurzgeschlossen wird, nimmt mit abnehmender angelegter Spannung zu. Nunmehr unter Bezugnahme auf 4C stellt eine Kurve 430 die Beziehung zwischen Strom und Spannung einer nicht kurzgeschlossenen PSAM-Struktur dar. Die Kleinsignal-„Butler-Volmer"-Charakteristik des Bausteins zeigt an, daß bei einer sehr geringen Vorspannung ein sehr kleiner faradayscher Strom fließt; bei einer Vorspannung von unter 10 mV liegt somit wenig Dendritenwachstum vor. Diese Charakteristik der PSAM-Struktur gestattet, den Zustand des Dendriten unter Verwendung eines unipolaren Impulses zu lesen, ohne den Zustand des Dendriten zu stören.
  • Eine PSAM-Struktur gemäß verschiedener Aspekte der vorliegenden Erfindung eignet sich insbesondere zur Verwendung in Verbindung mit Speicherbausteinen wie etwa programmierbaren Festwertspeicherbausteinen („PROM"), elektrisch löschbaren PROM-Bausteinen („EEPROM") und dergleichen. Die vorliegende Erfindung eignet sich außerdem insbesondere zur Verwendung in Verbindung mit programmierbaren Widerstands- und Kapazitätsbausteinen. Infolgedessen werden Ausführungsbeispiele der vorliegenden Erfindung unten in diesem Kontext beschrieben. Es ist jedoch zu erkennen, daß eine derartige Beschreibung nicht als eine Einschränkung hinsichtlich der Verwendung oder Anwendbarkeit der vorliegenden Erfindung gedacht ist, sondern stattdessen vorgelegt wird, um eine vollständige und komplette Beschreibung von Ausführungsbeispielen zu ermöglichen.
  • METALLDENDRITENSPEICHER
  • Wie oben beschrieben kann eine PSAM-Struktur dazu verwendet werden, verschiedene unterschiedliche Technologien wie etwa Speicherbausteine zu implementieren. Dementsprechend wird unter Bezugnahme auf 5A ein Metalldendritenspeicher („MDM") 500 gemäß verschiedenen Aspekten der vorliegenden Erfindung gezeigt. Bei einem Ausführungsbeispiel der vorliegenden Erfindung enthält der MDM 500 bevorzugt ein Substrat 510, das dem physischen Träger für die Speicherzelle oder den Speicherbaustein liefert. Wenn das Substrat 510 nicht isoliert oder auf andere Weise mit den im MDM 500 verwendeten Materialien inkompatibel ist, wird ein Isolator 520 auf geeignete Weise auf dem Substrat 510 angeordnet, um den aktiven Teil des MDM 500 vom Substrat 510 zu isolieren. Als nächstes wird eine Bodenelektrode 530 auf geeignete Weise auf dem Substrat 510 (oder der isolierenden Schicht 520, falls ein Isolator verwendet wird) auf geeignete Weise abgeschieden und strukturiert. Als nächstes wird ein Ionenleiter 540 auf geeignete Weise über der Bodenelektrode 530 und dem Substrat 510 (oder der isolierenden Schicht 520, wenn ein Isolator verwendet wird) abgeschieden und strukturiert. Als nächstes wird ein dielektrischer Film 550 bevorzugt über dem Ionenleiter 540 abgeschieden, und Kontaktlöcher werden über einem Teil der Schichten aus Ionenleiter 540 und der Bodenelektrode 530 geöffnet. Schließlich wird eine Deckelektrode 560 auf geeignete Weise in den Kontaktlöchern abgeschieden und strukturiert. Geeignete Interconnects zur Bodenelektrode 530 und zur Deckelektrode 560 werden unter Verwendung eines beliebigen zweckmäßigen Verfahrens, das beispielsweise in der Industrie der integrierten Halbleiterschaltungen wohlbekannt ist, bereitgestellt.
  • Wenn eine entsprechende Spannung zwischen der Deckelektrode 560 (Kathode) und der Bodenelektrode 530 (Anode) angelegt wird, wächst ein nichtflüchtiger Metalldendrit 570 durch den Ionenleiter 540 in Richtung der Bodenelektrode 530 (Anode). Analog zu den oben beschriebenen PSAM-Strukturen wirken sich das Wachstum und die Längenänderungen des nichtflüchtigen Metalldendriten 570 auf die elektrischen Charakteristiken (z.B. den Widerstand, die Kapazität und dergleichen) des MDM 500 aus. Wie unten ausführlicher beschrieben wird, kann der MDM 500 auf diese Weise wie verschiedene Speicherbausteine verwendet werden.
  • Der MDM 500 kann auch entsprechend strukturiert werden, um eine Isolierung von mehreren benachbarten MDM-Bausteinen bereitzustellen. Beispielsweise kann unter Bezugnahme auf 5B eine geeignete amorphe Siliziumdiode 562, wie etwa eine Schottky- oder pn-Sperrschichtdiode zwischen der Bodenelektrode 560 und den Ionenleiter 540 konfiguriert werden. Außerdem kann dann ein dielektrischer Film über der Deckelektrode 560 abgeschieden werden, und die ganze Struktur kann wiederholt werden. Somit können unter Bezugnahme auf 5C Reihen und Spalten aus MDM-Bausteinen 500 zu einer hochdichten Konfiguration zusammengebaut werden, damit man extrem große Speicherungsdichten erreicht. Die größte Speicherungsdichte der Speicherbausteine kann im allgemeinen durch die Größe und Komplexität der Spalten- und Zeilendecodiererschaltung begrenzt werden. Der MDM-Speicherungsstapel kann jedoch auf eine geeignete Weise so hergestellt werden, daß er über einer integrierten Schaltung liegt, wobei die ganze Halbleiterchipfläche Zeilen-/Spaltendecodier-, Meßverstärker- und Datenmanagementschaltungen (nicht gezeigt) gewidmet ist, da die MDM-Elemente keine Siliziumbodenfläche verwenden. Auf diese Weise können mit MDM-Bausteinen Speicherungsdichten von vielen Gb/cm2 erzielt werden. Der MDM ist bei Verwendung auf diese Weise im wesentlichen eine additive Technologie, die der existierenden Technologie der integrierten Siliziumschaltungen Fähigkeit und Funktionalität hinzufügt.
  • Es ist zu erkennen, daß es verschiedene alternative Konfigurationen oder Verfahren zum Konstruieren eines MDM-Bausteins gemäß der vorliegenden Erfindung gibt. Beispielsweise wird unter Bezugnahme auf 6 bei einer alternativen Konfiguration gemäß verschiedenen Aspekten der vorliegenden Erfindung ein MDM 600 dargestellt, bei dem ein dielektrischer Film 650 bevorzugt über einer Bodenelektrode 630 und einem Substrat 610 (oder einer isolierenden Schicht 620, wenn ein Isolator verwendet wird) abgeschieden wird. Kontaktlöcher können über einem Teil der Bodenelektrode 630 geöffnet werden. Ein Ionenleiter 640 kann dann über der Bodenelektrode 630 in den Kontaktlöchern abgeschieden und strukturiert werden. Als nächstes kann eine Deckelektrode 660 in den Kontaktlöchern abgeschieden und strukturiert werden.
  • Nunmehr unter Bezugnahme auf 7 ähnelt der dargestellte Baustein der Speicherzelle oder der Metalldendritspeicherzelle der 5A und 6, doch sind zusätzliche Elektroden vorgesehen. Genauer gesagt enthält ein MDM 700 einen Ionenleiter 710 und Elektroden 720 und 730, die an der Oberfläche des Ionenleiters 710 angeordnet sind. Wenn eine entsprechende Spannung an die Elektrode 720 (Kathode) angelegt wird, wächst ein Dendrit 740 durch den Ionenleiter 710 in Richtung der Elektrode 730 (Anode).
  • Gemäß einem Aspekt der vorliegenden Erfindung enthält der MDM 700 auch zwei zusätzliche Elektroden 760 und 770. Die Elektroden 760 und 770 sind durch ein Material 750, das entweder ein dielektrisches oder Widerstandsmaterial sein kann, von dem Ionenleiter 710 getrennt. Im Fall eines dielektrischen Materials weist der MDM 700 eine programmierbare Kapazität zwischen den verschiedenen Elektroden auf. Bei einem Widerstandsmaterial weist der MDM 700 programmierbare Widerstände zwischen den verschiedenen Elektroden auf. Die programmierbaren Kapazitäten oder Widerstände zwischen den verschiedenen Elektroden werden bevorzugt durch das Ausmaß des Wachstums des Metalldendriten 740 programmiert.
  • Der MDM 700 liefert im Vergleich zum MDM 500 und MDM 600, die in 5A und 6 mit zwei Elektroden konfiguriert gezeigt sind, verschiedene Vorteile. Ein derartiger Vorteil besteht beispielsweise darin, daß außer den Elektroden 720 und 730 eine Spannung an alle Kombinationen der Elektroden angelegt werden kann, ohne die Länge des Metalldendriten 740 und deshalb die Kapazität und/oder den Widerstand des Bausteins zu verändern. Dies hat wichtige Implikationen für die Verwendung des MDM 700 in Speicherarrays und anderen elektronischen Schaltungsanwendungen. Diese gleichen Überlegungen und Vorteile gelten für einen Baustein, der statt vier Elektroden drei Elektroden aufweist. Es sei angemerkt, daß bei diesem besonderen Ausführungsbeispiel der Metalldendrit 740 zwischen den Elektroden 720 und 730 und nicht zwischen beliebigen der anderen Elektroden wächst. Deshalb sind die Elektroden 720 und 730 die Programmieranschlüsse des MDM 700, wobei die anderen Elektroden die Ausgangsanschlüsse des MDM 700 sind.
  • Die beispielhaften MDMs der 5A, 6 und 7 stellen eine signifikante Abweichung von der herkömmlichen Mikroelektronik auf Siliziumbasis dar. Tatsächlich ist für die Funktionsweise des MDM kein Silizium erforderlich, es sei denn, eine Steuerelektronik soll in den gleichen Chip integriert werden. Außerdem ist der Herstellungsprozeß eines MDM insgesamt erheblich einfacher als selbst die grundlegendsten Halbleiterverarbeitungstechniken. Wenn einfache Verarbeitungstechniken mit vernünftigen Materialkosten gekoppelt werden, liefert der MDM einen Speicherbaustein, der mit niedrigeren Produktionskosten als andere Speicherbausteine hergestellt werden kann.
  • 1. PROM und Anti-Fuse-Anwendungen
  • Nunmehr unter Bezugnahme auf 5A kann gemäß verschiedenen Aspekten der vorliegenden Erfindung ein MDM-Baustein als ein Speicherbaustein vom PROM-Typ verwendet werden. Die meisten herkömmlichen PROMs verwenden schmelzbare Verbindungen, die während der Programmierung unterbrochen oder durchgeschmolzen werden. Nachdem eine Verbindung unterbrochen worden ist, kann sie nicht wiederhergestellt werden. Durch den MDM-Baustein der vorliegenden Erfindung erhält man die Fähigkeit, eine Verbindung herzustellen und sie danach zu unterbrechen. Dies ist wünschenswerter, da man dadurch mehr Spielraum und Flexibilität erhält; sogar wenn beispielsweise eine falsche Verbindung (d.h. ein Dendrit) hergestellt worden ist, kann diese Verbindung immer wie eine herkömmliche Schmelzsicherung durchgeschmolzen werden. Außerdem können die Dendriten des MDM-Bausteins viele Schließungs-/Öffnungszyklen aushalten; somit sind viele Wiederprogrammierungszyklen möglich.
  • Der MDM-Baustein der vorliegenden Erfindung kann auch in programmierbaren Logikarrays („PLAs") verwendet werden. Bei PLAs sind Blocks von Logikelementen wie etwa Gatter oder Addierer ausgebildet, aber nicht verbunden. Die Verbindungen werden so hergestellt, daß sie einer entsprechenden niedervolumigen Anwendung entsprechen (z.B. eine Anwendung, die ein kundenspezifisches Chipdesign nicht rechtfertigen würde). Die letzten Verbindungen zwischen den verschiedenen Logikelementen werden traditionellerweise an der Produktionsstelle ausgeführt. Der MDM-Baustein würde jedoch gestatten, daß solche PLA-Bausteine „frei programmierbar" sind, da es relativ leicht ist, harte Verbindungen zwischen Abschnitten auf dem Chip mit den Metalldendriten elektrisch zu definieren.
  • Anti-Fuses findet man außerdem in integrierten Schaltungen, bei denen Redundanztechniken dazu verwendet werden, prozeßinduzierte Defekte und Ausfälle bei Gebrauch zu bekämpfen. Beispielsweise weisen komplexe hochdichte Schaltungen wie etwa ein 64 Mbyte-DRAM mehr Speicher auf dem Chip auf, als tatsächlich verwendet wird. Wenn ein Abschnitt des Chips während der Verarbeitung beschädigt wird oder bei Gebrauch ausfällt, kann zum Kompensieren Reservespeicher verfügbar gemacht werden. Dieser Prozeß wird in der Regel durch Logikgatter auf dem Speicherchip gesteuert und erfordert ein konstantes Selbsttesten und eine elektrische Umkonfiguration. Ein MDM-Baustein gemäß der vorliegenden Erfindung kann in solche Speicherchips integriert werden, um gegebenenfalls innerhalb des Chips neue Verbindungen entsprechend auszubilden.
  • Gemäß einem Aspekt der vorliegenden Erfindung können Daten zu einem als PROM konfigurierten MDM-Baustein („MDM-PROM") geschrieben werden, indem eine konstante oder gepulste Aufbereitungsvorspannung an die Elektroden des MDM-Bausteins angelegt wird, um das Dendritenwachstum zu fördern. Den Metalldendriten läßt man die Anode erreichen, um eine niederohmige Anti-Fuse-Verbindung auszubilden. Diese Verbindung ändert sowohl den Widerstand als auch die Kapazität des Speichersystems. Der MDM-PROM-Baustein kann dann leicht „gelesen" werden, indem ein kleiner Strom (d.h. ein Strom, der klein genug ist, daß er den Dendriten nicht beschädigt) durch die Dendritenverbindung geschickt wird. Die „Löschung" des MDM-PROM-Bausteins erfolgt dadurch, daß durch den Dendriten ein Strom geschickt wird, der ausreichend groß ist, den Dendriten und deshalb die Verbindung zu unterbrechen. Indem an die Elektroden des MDM-Bausteins eine weitere Konstante oder gepulste Vorspannung angelegt wird, kann die Unterbrechung in dem Dendriten geschlossen werden.
  • Bei dem MDM-PROM-Baustein kann die elektrische Änderung zwischen den beiden über einen Dendriten verbundenen Elektroden so groß gemacht werden, daß an den MDM-Zellen keine Transistoren erforderlich sind. Somit wird die Speicherelementgröße lediglich eine Funktion der Geometrie der Anode/des Ionenleiters/der Kathode. Durch diese Geometrie kann der Speicher der vorliegenden Erfindung kompakter sein als typische Floating-Gate- oder ferroelektrische Speicher, bei denen Transistoren Teil ihrer Speicherungselemente sein müssen. Außerdem können die MDM-Bausteine auf so gut wie jedem chemisch und mechanisch stabilen Substratmaterial ausgebildet werden; falls für zusätzliche Schaltungen Silizium erforderlich ist, können die MDM-Bausteine einfach auf einem Siliziumsubstrat ausgebildet werden.
  • 2. EEPROM-Anwendungen
  • Unter weiterer Bezugnahme auf 5A gestattet die Fähigkeit, eine nichtflüchtige Änderung in einem elektrischen Parameter wie etwa Widerstand oder Kapazität herzustellen und zu steuern, daß der MDM der vorliegenden Erfindung in vielen Anwendungen verwendet wird, die ansonsten traditionelle EEPROM- oder FLASH-Technologien verwenden würden. Zu Vorteilen, die die vorliegende Erfindung im Vergleich zu dem gegenwärtigen EEPROM- und FLASH-Speicher liefert, zählen unter anderem geringere Produktionskosten und die Fähigkeit zur Verwendung flexibler Herstellungstechniken, die sich leicht an eine Vielzahl von Anwendungen anpassen lassen. MDMs sind insbesondere in Anwendungen vorteilhaft, bei denen die Kosten der Hauptfaktor ist, wie etwa Smartcards und elektronische Lagerbestandsetiketten. Außerdem stellt die Fähigkeit zur direkten Ausbildung des Speichers auf einer Kunststoffkarte bei diesen Anwendungen einen Hauptvorteil dar, da dies bei allen anderen Halbleiterspeichern im allgemeinen nicht möglich ist.
  • Gemäß dem MDM-Baustein der vorliegenden Erfindung können zudem Speicherelemente auf eine Größe unter einigen wenigen Quadratmikrometern skaliert werden, wobei der aktive Teil des Bausteins kleiner ist als ein Mikrometer. Im Vergleich zu herkömmlichen Halbleitertechnologien, bei denen jeder Baustein und sein zugeordneter Interconnect bis zu mehreren zig Quadratmikrometern benötigen kann, erhält man dadurch einen signifikanten Vorteil.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung werden Durchlaßtransistoren in den als EEPROM konfigurierten MDMs („MDM-EEPROMs") verwendet, um EEPROM-Bausteine mit Dichten vom DRAM-Typ bereitzustellen. Alternativ können die Materialien der MDM-Bausteine oder getrennte Dioden oder Dünnfilmtransistoren („TFTs") anstelle der Durchlaßtransistoren aus Silizium verwendet werden, um in einem Array mit einer Vielzahl von Bausteinen Kurzschlüsse zwischen den Zellen zu verhindern. Gemäß einem Aspekt der vorliegenden Erfindung können Daten in den MDM-EEPROM-Baustein geschrieben werden, indem eine konstante oder gepulste Vorspannung an die Elektroden des MDM-EEPROM-Bausteins angelegt wird, um das Dendritenwachstum zu fördern. Wie oben beschrieben ändert das Wachstum des Dendriten sowohl den Widerstand als auch die Kapazität des Bausteins, was beides unter Verwendung eines beliebigen zweckmäßigen Verfahrens detektiert werden kann.
  • Da der MDM-EEPROM-Baustein höchst nichtflüchtige Charakteristiken aufweist und da die Dendritenposition (und somit Widerstand und Kapazität) teilweise eine Funktion der Größe und Dauer der angelegten Spannung sind, ist auch eine Logikspeicherung mit mehreren Zuständen oder n Zuständen möglich. Bei diesem Speicherungsverfahren können in jeder Speicherungszelle zwei Pegel (d.h. binär) gehalten werden; somit wird die Gesamtspeicherungsdichte stark erhöht. Beispielsweise gestattet die 4-Zustands-Speicherung (durch die Verwendung von vier Dendritenpositionen möglich) eine Verdoppelung der Speicherkapazität pro Flächeneinheit bei der gleichen Speicherungszellengröße. Gemäß verschiedenen Aspekten der vorliegenden Erfindung kann der MDM-EEPROM-Baustein deshalb in der Lage sein, ein Kontinuum von analogen statt digitalen Größen zu speichern. Die Speicherung von analogen Werten in herkömmlichen Speichertechnologien ist, wenn nicht unmöglich, so doch extrem schwierig.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann der MDM-EEPROM-Baustein „aufbereitet" werden, indem eine aufbereitende Vorspannung mit einer geeignet niedrigen Stromgrenze angelegt wird. Die aufbereitende Vorspannung wird über eine ausreichende Zeitlänge angelegt, damit das Wachstum eines nichtflüchtigen Metalldendriten die Elektroden des MDM-EEPROM-Bausteins verbinden kann. Eine kurze Löschvorspannung mit einer geeignet hohen Stromgrenze wird angelegt, um den Metalldendriten zu unterbrechen und dadurch den MDM-EEPROM-Baustein „zu löschen". Eine Lesevorspannung mit einer ausreichend niedrigen Spannungsgrenze zum Verhindern des Dendritenwachstums wird angelegt, um den MDM-EEPROM-Baustein „zu lesen". Eine Schreibvorspannung mit einer niedrigen Stromgrenze wird angelegt, um die Unterbrechung im Dendriten zu schließen und dadurch den MDM-EEPROM-Baustein „wiederzubeschreiben".
  • Der MDM-EEPROM-Baustein kann gelöscht, gelesen und beschrieben werden, indem je nach den betrieblichen Anforderungen verschiedene Vorspannungen mit den gleichen oder verschiedenen Polaritäten angelegt werden. Beispielsweise kann der MDM-EEPROM-Baustein mit einer Durchlaßvorspannung gelöscht, mit einer Umkehrvorspannung gelesen und mit einer Durchlaßvorspannung beschrieben werden, oder mit verschiedenen anderen Kombinationen.
  • 3. Militärische und Raumfahrtanwendungen
  • Die vorliegende Erfindung weist viele Attribute auf, die zu anderen potentiellen Verwendungsfeldern führen. Elektronische Lese-/Schreibspeicher basieren im allgemeinen auf dem Prinzip einer Ladungsspeicherung. Beispielsweise wird in DRAMs die Ladung für einige wenige Mikrosekunden gespeichert, in EEPROMs kann die Ladung über Jahre hinweg gespeichert werden. Leider gibt es verschiedene Prozesse, die diese Ladung ändern können, wie etwa ionisierende Strahlung. Bei militärischen und Raumfahrtanwendungen beispielsweise hinterlassen Alphateilchen beim Durchtritt durch einen typischen Halbleiterbaustein eine geladene Spur, die die Ladung in dem Halbleiterbaustein ändert. Bei Speichertechnologien führt dies oftmals zu weichen Fehlern und zur Verfälschung von Daten. Die vorliegende Erfindung andererseits hängt nicht von der Ladungsspeicherung ab, sondern von einer physischen Änderung der Materialien, wobei sich relativ große Strahlungsdosen nicht auf dieses Material auswirken. Mit anderen Worten ist die vorliegende Erfindung strahlungshart. Dadurch erhält man erhebliche Vorteile für militärische und Raumfahrtsysteme sowie viele hochintegrierte kommerzielle Systeme wie etwa Luftfahrt- und Navigationssysteme.
  • 4. Synthetische neuronale Systeme
  • Eine weitere Anwendung der vorliegenden Erfindung ist in synthetischen neuronalen Systemen („SNS"). SNS-Bausteine basieren auf der Funktionsweise des menschlichen Gehirns und sind dafür bestimmt, die nächste Generation von Rechen- und Steuerbausteine zu werden. SNS-Bausteine basieren auf der Fähigkeit, Verbindungen zwischen Elementen als Teil eines „Lernprozesses" herzustellen. Verbindungen werden zwischen den aktivsten Schaltungsknoten gebildet (d.h. jenen Knoten, an denen die meiste Zeit Signale anliegen). Das „Trainieren" der Systeme durch das Anlegen einer Eingabe führt zu einer Form von festverdrahteter Logik. Mit herkömmlichen Bausteinen auf Siliziumbasis jedoch läßt sich diese Art von System extrem schwierig erzielen. Gemäß der vorliegenden Erfindung können andererseits SNS-Systeme mit MDM-Bausteinen konfiguriert werden. Wie oben beschrieben hängt bei MDM-Bausteinen die Ausbildung eines Dendriten von dem Vorliegen eines Spannungssignals ab, weshalb Verbindungen auf natürliche Weise zwischen den aktivsten Knoten entstehen, wenn die Dendriten in Richtung der Elektroden wachsen, an denen Spannungen angelegt sind. Außerdem hängt die Stärke der Verbindung, die von ihrer Kapazität gesteuert wird, von der Stärke der Eingabe ab. Dieser lenkbare analoge Speichereffekt ist ein weiterer signifikanter Aspekt der vorliegenden Erfindung.
  • III. Programmierbare Widerstands-/Kapazitätsbausteine
  • Wie oben beschrieben kann eine PSAM-Struktur dazu verwendet werden, zahlreiche verschiedene Technologien zu implementieren, wie etwa programmierbare Widerstands- und Kapazitätsbausteine („PR/C"). Unter Bezugnahme auf 8 wird dementsprechend ein PR/C-Baustein 800 gemäß verschiedenen Aspekten der vorliegenden Erfindung gezeigt. Bei einem Ausführungsbeispiel enthält der PR/C-Baustein 800 bevorzugt ein Substrat 810, das den physischen Träger für den PR/C-Baustein 800 liefert. Wenn das Substrat 810 nicht isoliert oder auf andere Weise mit den in dem PR/C-Baustein 800 verwendeten Materialien inkompatibel ist, kann auf dem Substrat 810 ein Isolator 820 angeordnet werden, um den aktiven Teil des PR/C-Bausteins 800 vom Substrat 810 zu isolieren. Als nächstes kann eine Bodenelekrode 830 auf dem Substrat 810 (oder der isolierenden Schicht 820, wenn ein Isolator verwendet wird) abgeschieden und strukturiert werden. Als nächstes wird ein Ionenleiter 840 bevorzugt über der Bodenelektrode 830 und dem Substrat 810 (oder der isolierenden Schicht 820, wenn ein Isolator verwendet wird) abgeschieden und strukturiert. Als nächstes kann ein dielektrischer Film 850 über dem Ionenleiter 840 abgeschieden werden, und Kontaktlöcher werden über einen Teil der Schichten aus Ionenleiter 840 und Bodenelektrode 830 geöffnet. Schließlich wird eine Deckelektrode 860 bevorzugt in den Kontaktlöchern abgeschieden und strukturiert. Geeignete Interconnects zur Bodenelektrode 830 und zur Deckelektrode 860 werden unter Verwendung eines beliebigen zweckmäßigen Verfahrens hergestellt.
  • Wenn eine entsprechende Spannung zwischen der Deckelektrode 860 (Kathode) und der Bodenelektrode 830 (Anode) angelegt wird, wächst ein nichtflüchtiger Metalldendrit 870 durch den Ionenleiter 840 in Richtung der Bodenelektrode 830 (Anode). Ähnlich den oben beschriebenen PSAM-Strukturen wirken sich das Wachstum und Änderungen bei der Länge des nichtflüchtigen Metalldendriten 870 auf die elektrischen Charakteristiken (z.B. den Widerstand, die Kapazität und dergleichen) des PR/C-Bausteins 800 aus.
  • Der PR/C-Baustein 800 kann auch entsprechend strukturiert werden, um für eine Isolierung gegenüber mehreren benachbarten PR/C-Bausteinen zu sorgen. Außerdem kann ein dielektrischer Film über der Deckelektrode 860 abgeschieden werden, und die ganze Struktur kann wiederholt werden. Somit können Zeilen und Spalten von PR/C-Bausteinen zu einer hochdichten Konfiguration zusammengebaut werden, damit man extrem große Dichten erhält.
  • Es sei angemerkt, daß gemäß der vorliegenden Erfindung verschiedene mögliche Konfigurationen oder Verfahren zum Konstruieren eines PR/C-Bausteins verwendet werden können. Beispielsweise wird unter Bezugnahme auf 9 bei einem PR/C-Baustein 900 ein dielektrischer Film 950 bevorzugt über einer Bodenelektrode 930 und einem Substrat 910 (oder einer isolierenden Schicht 920, wenn ein Isolator verwendet wird) abgeschieden. Kontaktlöcher können über einem Teil der Bodenelektrode 930 geöffnet werden. Ein Ionenleiter 940 kann über der Bodenelektrode 930 in den Kontaktlöchern abgeschieden und strukturiert werden. Als nächstes kann eine Deckelektrode 960 in den Kontaktlöchern abgeschieden und strukturiert werden.
  • Wie weiter oben in Verbindung mit 7 erörtert, enthalten MDM-Bausteine gemäß einiger Ausführungsformen der Erfindung eine Elektrode oder Elektroden zusätzlich zu den beiden Elektroden, mit denen das Dendritenwachstum programmiert wird, die als „Ausgänge" der Bausteine verwendet werden können. Die gleichen Strukturen, wie sie in 7 dargestellt sind, lassen sich zur Bereitstellung von programmierbaren Kapazitäts- und Widerstandselementen in anderen Kontexten als Speicherelemente und für eine entsprechende Anwendung überall dort anwenden, wo Kapazitäts- und Widerstandselemente verwendet werden.
  • Die PR/C-Bausteine der vorliegenden Erfindung sind in der Regel so konstruiert, daß sie physisch größer sind als die MDM-Bausteine der 5A, 6 und 7, so daß man eine größere parametrische Variabilität erzielen kann. Die PR/C-Bausteine der vorliegenden Erfindung können geeignet „programmiert" werden, wobei eine Gleichspannung mit relativ hohen Strompegeln verwendet wird; folglich würde sich eine kleine Signalwechselspannung oder -gleichspannung mit relativ niedrigen Strompegeln nicht auf den Dendritenzustand auswirken, weshalb der Widerstand oder die Kapazität nicht variieren würden. Diese programmierbaren Bausteine können allgemein als Schwingkreise (z.B. Frequenzauswahl in Kommunikationssystemen, Tonsteuerungen und Audiosystemen, spannungsgesteuerten Filterschaltungen), spannungsgesteuerten Oszillatoren („VCOs"), Signalpegel (z.B. Lautstärkesteuerungen), automatischen Verstärkungssteuerungen („AGC") und dergleichen verwendet werden.
  • Unter weiterer Bezugnahme auf 8 stellen die beispielhaften PR/Cs eine signifikante Abweichung von der herkömmlichen Mikroelektronik auf Siliziumbasis dar. Tatsächlich wird für den Betrieb des PR/C Silizium noch nicht einmal benötigt. Außerdem ist der Herstellungsprozeß insgesamt erheblich einfacher als selbst die grundlegendsten Halbleiterverarbeitungstechniken. Durch die einfachen Verarbeitungstechniken zusammen mit vernünftigen Materialkosten erhält man einen Baustein mit geringen Produktionskosten.
  • IV. Schlußfolgerung
  • Gemäß der vorliegenden Erfindung erhält man somit einen preiswerten, gut herstellbaren Baustein, der in einer Vielzahl von Anwendungen wie etwa Speicherbausteine, programmierbare Widerstands- und Kondensatorbausteine und dergleichen eingesetzt werden kann.
  • Wenngleich die vorliegende Erfindung hier im Kontext der beigefügten Zeichnungsfiguren dargelegt wird, versteht sich, daß die Erfindung nicht auf die gezeigten spezifischen Formen beschränkt ist. Zahlreiche andere Modifikationen, Abwandlungen und Verbesserungen bei Design, Anordnung und Implementierung beispielsweise der PSAM-Struktur, wie hier dargelegt, können vorgenommen werden, ohne von dem Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Zudem erkennt der Fachmann, daß zusätzlich zu den angegebenen spezifischen Beispielen verschiedene andere Anwendungen und Einsatzmöglichkeiten für die PSAM-Struktur existieren.

Claims (27)

  1. Programmierbare mikroelektronische Struktur (100, 200, 310, 330, 340, 350, 500, 600, 700, 800, 900), umfassend: einen Ionenleiter (110, 210, 302, 312, 332, 342, 352, 540, 640, 710, 840, 940); eine Vielzahl von Elektroden (120, 130; 220, 230; 304, 306; 314, 316; 324, 326; 328, 329; 344, 346; 348, 349; 354, 356; 530, 560; 630, 660; 720, 730; 760, 770; 830, 860; 930, 960), die auf dem Ionenleiter angeordnet sind, wobei mindestens zwei der Elektroden dafür konfiguriert sind, einen Metalldendriten (140, 240, 570, 740, 870) durch den Ionenleiter von der negativen der beiden Elektroden in Richtung der positiven der beiden Elektroden wachsen zu lassen, wenn eine Spannung zwischen den beiden Elektroden angelegt wird, dadurch gekennzeichnet, daß die Elektroden so konfiguriert sind, daß sie eine elektrische Eigenschaft des Ionenleiters ändern (410, 420, 430), wenn eine Spannung, die in dem Bereich von etwa 1 Volt bis zu etwa 5 Volt gewählt wird, zwischen den beiden Elektroden angelegt wird, und wobei sich Änderungen der Länge eines Dendriten (140) auf den Widerstand, die Kapazität und die Impedanz der Struktur auswirken.
  2. Struktur nach Anspruch 1, wobei der Ionenleiter (110) aus einem Metallionen enthaltenden Chalcogenidmaterial gebildet wird.
  3. Struktur nach Anspruch 2, wobei das Chalcogenidmaterial aus der folgenden Gruppe ausgewählt wird: Schwefel, Selen und Tellur, und die Metallionen aus einem Metall gebildet werden, das aus der folgenden Gruppe ausgewählt wird: Silber, Kupfer und Zink.
  4. Struktur nach einem der Ansprüche 1 bis 3, wobei der Ionenleiter ein Material enthält, das ein Kation, das aus der folgenden Gruppe ausgewählt wird: Arsen und Germanium, und ein Anion, das aus der folgenden Gruppe ausgewählt wird: Schwefel und Selen, aufweist.
  5. Struktur nach einem der Ansprüche 1 bis 4, wobei mindestens eine der Vielzahl von Elektroden (120, 130) aus einem Silber enthaltenden elektrisch leitenden Material gebildet wird.
  6. Struktur nach Anspruch 1, wobei die Vielzahl von Elektroden (530, 560) weiterhin folgendes umfaßt: eine erste Schicht (530) elektrisch leitfähigen Materials; und eine zweite Schicht (560) elektrisch leitfähigen Materials, wobei der Ionenleiter (540) zwischen der ersten und der zweiten Schicht leitfähigen Materials angeordnet ist.
  7. Struktur nach einem der vorhergehenden Ansprüche, weiterhin mit einem dielektrischen Film (550, 650), der zwischen mindestens einem Teil des Ionenleiters und der ersten oder der zweiten Elektrode angeordnet ist.
  8. Struktur nach einem der Ansprüche 1 bis 6, weiterhin mit einem isolierenden Film (520, 620), der über einem Teil der ersten und/oder der zweiten Elektrode liegend gebildet wird.
  9. Struktur nach einem der vorhergehenden Ansprüche, weiterhin mit einem an die erste Elektrode angekoppelten ersten elektrischen Kontakt (760) und einem an die zweite Elektrode angekoppelten zweiten elektrischen Kontakt (770).
  10. Struktur nach einem der vorhergehenden Ansprüche, wobei die Struktur eine Unteroberflächenaggregationsmetallisierungsstruktur (PSAM-Struktur) ist.
  11. Struktur nach einem der vorhergehenden Ansprüche, wobei mindestens ein Teil der Struktur in einem Isolationsmaterial-Kontaktloch ausgebildet ist.
  12. Struktur nach einem der vorhergehenden Ansprüche, wobei der Ionenleiter über einer Isolierschicht (620), die über einem Substrat (610) liegend ausgebildet ist, liegend ausgebildet ist.
  13. Struktur nach Anspruch 12, wobei unter Verwendung des Substrats eine mikroelektronische Schaltung gebildet wird.
  14. Struktur nach einem der vorhergehenden Ansprüche, wobei ein Flächeninhalt der ersten und/oder der zweiten Elektrode eine kleinere Größe als der Ionenleiter aufweist.
  15. Speicherbaustein, der unter Verwendung mindestens einer Struktur nach einem der vorhergehenden Ansprüche gebildet wird.
  16. Baustein nach Anspruch 15, der unter Verwendung einer Vielzahl von Strukturen gebildet wird, und wobei ein p/n-Übergang an mindestens eine der Vielzahl von Strukturen angekoppelt ist.
  17. Struktur nach einem der Ansprüche 1 bis 14, bei Verwendung bei der Ausbildung von einem oder mehreren von folgendem: a) ein synthetisches neuronales System, b) ein PROM-Baustein, c) ein EEPROM-Baustein, d) ein programmierbares logisches Array oder e) ein Antischmelzverbindungsbaustein.
  18. Verfahren zum Programmieren eines mikroelektronischen Bausteins mit einem Ionenleiter (110, 210, 302, 312, 332, 342, 352, 540, 640, 710, 840, 940) und einer Vielzahl von Elektroden (120, 130; 220, 230; 304, 306; 314, 316; 324, 326; 328, 329; 344, 346; 348, 349; 354, 356; 530, 560; 630, 660; 720, 730; 760, 770; 830, 860; 930, 960), mit den folgenden Schritten: Anlegen einer Spannung, die in dem Bereich von etwa 1 Volt bis zu etwa 5 Volt gewählt wird, an zwei der Elektroden, wobei die Spannung ausreicht, um das Wachstum eines Metalldendriten (140, 240, 570, 740, 870) durch den Ionenleiter zu bewirken, wobei sich Änderungen der Länge eines Dendriten (140) auf den Widerstand, die Kapazität und die Impedanz der Struktur auswirken.
  19. Verfahren nach Anspruch 18, weiterhin mit dem Schritt des Aufbereitens des Ionenleiters.
  20. Verfahren nach Anspruch 19, wobei der Schritt des Anlegens das Zuführen einer ausreichenden Vorspannung umfaßt, um eine Kapazität oder einen Widerstand eines Teils des Ionenleiters zu verändern.
  21. Verfahren nach Anspruch 19, wobei der Schritt des Aufbereitens das Anlegen von Elektrizität mit hoher Spannung und niedrigem Strom an den Ionenleiter umfaßt.
  22. Verfahren nach Anspruch 18, wobei der Schritt des Anlegens das Anlegen von ausreichend Energie umfaßt, um einen Kurzschluß zwischen zwei der Elektroden zu bewirken.
  23. Verfahren nach Anspruch 18, weiterhin mit dem Schritt des Lesens von in dem Baustein gespeicherten Informationen unter Verwendung einer angelegten Spannung von etwa 10 mV oder weniger.
  24. Verfahren nach Anspruch 18, weiterhin mit dem Schritt des Löschens von in dem Baustein gespeicherten Informationen.
  25. Verfahren nach Anspruch 24, wobei eine Polarität der angelegten Vorspannung während des Schritts des Anlegens und die Polarität einer angelegten Vorspannung während des Schritts des Löschens gleich sind.
  26. Verfahren nach Anspruch 24, wobei eine Polarität der angelegten Vorspannung während des Schritts des Anlegens und die Polarität einer angelegten Vorspannung während des Schritts des Löschens verschieden sind.
  27. Verfahren nach Anspruch 18, wobei der Schritt des Anlegens eine Dauer von weniger als ungefähr 2 Mikrosekunden aufweist.
DE69825923T 1997-12-04 1998-12-04 Programmierbare aggregierende Unterflächenmetallisierungsstruktur Expired - Lifetime DE69825923T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6750997P 1997-12-04 1997-12-04
US67509P 1997-12-04

Publications (2)

Publication Number Publication Date
DE69825923D1 DE69825923D1 (de) 2004-09-30
DE69825923T2 true DE69825923T2 (de) 2005-09-01

Family

ID=22076456

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69825923T Expired - Lifetime DE69825923T2 (de) 1997-12-04 1998-12-04 Programmierbare aggregierende Unterflächenmetallisierungsstruktur
DE69812425T Expired - Lifetime DE69812425T2 (de) 1997-12-04 1998-12-04 Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69812425T Expired - Lifetime DE69812425T2 (de) 1997-12-04 1998-12-04 Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür

Country Status (11)

Country Link
US (3) US6418049B1 (de)
EP (2) EP1235227B1 (de)
JP (2) JP2001525606A (de)
KR (1) KR100371102B1 (de)
CN (1) CN1260734C (de)
AT (2) ATE274744T1 (de)
AU (1) AU751949C (de)
CA (1) CA2312841C (de)
DE (2) DE69825923T2 (de)
HK (1) HK1032139A1 (de)
WO (1) WO1999028914A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006038899A1 (de) * 2006-08-02 2008-02-21 Altis Semiconductor Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE102006053434A1 (de) * 2006-09-29 2008-04-03 Altis Semiconductor Einstellbarer Widerstand und Verfahren zum Betreiben eines einstellbaren Widerstands

Families Citing this family (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
CN1175423C (zh) * 1999-02-11 2004-11-10 亚利桑那州立大学董事会 微电子可编程结构及其形成与编程方法
US20030107105A1 (en) * 1999-08-31 2003-06-12 Kozicki Michael N. Programmable chip-to-substrate interconnect structure and device and method of forming same
US7675766B2 (en) * 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
US7372065B2 (en) * 2000-02-11 2008-05-13 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US6927411B2 (en) 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US8218350B2 (en) * 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US7385219B2 (en) * 2000-02-11 2008-06-10 A{umlaut over (x)}on Technologies Corporation Optimized solid electrolyte for programmable metallization cell devices and structures
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6638820B2 (en) * 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
JP4731794B2 (ja) * 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
CN100403450C (zh) * 2001-05-07 2008-07-16 先进微装置公司 具有自组装聚合物薄膜的内存装置及其制造方法
DE60233486D1 (de) 2001-05-07 2009-10-08 Advanced Micro Devices Inc Floating-gate-speicherbaustein, der zusammengesetztes molekularmaterial verwendet
US6781868B2 (en) * 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
WO2002091496A2 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
CN100419906C (zh) 2001-08-13 2008-09-17 先进微装置公司 存储器单元
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
JP3593582B2 (ja) * 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
US7875883B2 (en) * 2001-09-25 2011-01-25 Japan Science And Technology Agency Electric device using solid electrolyte
ATE331303T1 (de) * 2001-10-26 2006-07-15 Univ Arizona Programmierbare oberflächenkontrollbauelemente sowie deren anwendung
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6847535B2 (en) 2002-02-20 2005-01-25 Micron Technology, Inc. Removable programmable conductor memory card and associated read/write device and method of operation
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7398259B2 (en) * 2002-03-12 2008-07-08 Knowmtech, Llc Training of a physical neural network
US7392230B2 (en) * 2002-03-12 2008-06-24 Knowmtech, Llc Physical neural network liquid state machine utilizing nanotechnology
US20040039717A1 (en) * 2002-08-22 2004-02-26 Alex Nugent High-density synapse chip using nanoparticles
US20030236760A1 (en) * 2002-06-05 2003-12-25 Alex Nugent Multi-layer training in a physical neural network formed utilizing nanotechnology
US8156057B2 (en) * 2003-03-27 2012-04-10 Knowm Tech, Llc Adaptive neural network utilizing nanotechnology-based components
US6889216B2 (en) 2002-03-12 2005-05-03 Knowm Tech, Llc Physical neural network design incorporating nanotechnology
US9269043B2 (en) 2002-03-12 2016-02-23 Knowm Tech, Llc Memristive neural processor utilizing anti-hebbian and hebbian technology
US7412428B2 (en) * 2002-03-12 2008-08-12 Knowmtech, Llc. Application of hebbian and anti-hebbian learning to nanotechnology-based physical neural networks
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6751114B2 (en) 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US7752151B2 (en) * 2002-06-05 2010-07-06 Knowmtech, Llc Multilayer training in a physical neural network formed utilizing nanotechnology
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7827131B2 (en) * 2002-08-22 2010-11-02 Knowm Tech, Llc High density synapse chip using nanoparticles
US7018863B2 (en) * 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6807079B2 (en) * 2002-11-01 2004-10-19 Hewlett-Packard Development Company, L.P. Device having a state dependent upon the state of particles dispersed in a carrier
US6903394B2 (en) * 2002-11-27 2005-06-07 Micron Technology, Inc. CMOS imager with improved color response
DE10256486A1 (de) * 2002-12-03 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
US7337160B2 (en) * 2002-12-31 2008-02-26 Bae Systems Information And Electronic Systems Integration Inc. Use of radiation-hardened chalcogenide technology for spaceborne reconfigurable digital processing systems
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7778062B2 (en) * 2003-03-18 2010-08-17 Kabushiki Kaisha Toshiba Resistance change memory device
CN1759450B (zh) 2003-03-18 2012-02-29 株式会社东芝 可编程阻抗存储器器件
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
JP5110414B2 (ja) * 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
CN1720621A (zh) * 2003-04-11 2006-01-11 国际商业机器公司 可编程半导体器件
US20050041467A1 (en) * 2003-06-18 2005-02-24 Macronix International Co., Ltd. Chalcogenide memory
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7426501B2 (en) * 2003-07-18 2008-09-16 Knowntech, Llc Nanotechnology neural network methods and systems
DE10340405B3 (de) * 2003-09-02 2004-12-23 Infineon Technologies Ag Integrierter Halbleiterspeicher
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US7050319B2 (en) 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
DE102004010243A1 (de) * 2004-03-03 2005-05-19 Infineon Technologies Ag Statische Speicherzelle mit einem PMC-Widerstandsbauelement
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
DE102004024610B3 (de) * 2004-05-18 2005-12-29 Infineon Technologies Ag Festkörperelektrolytschaltelement
DE102004029436B4 (de) * 2004-06-18 2009-03-05 Qimonda Ag Verfahren zum Herstellen eines Festkörperelektrolytmaterialbereichs
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
DE102004037450B4 (de) * 2004-08-02 2009-04-16 Qimonda Ag Verfahren zum Betrieb eines Schalt-Bauelements
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
FR2880177B1 (fr) * 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
WO2006070693A1 (ja) * 2004-12-27 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の駆動方法および製造方法、書き換え可能な論理集積回路、メモリ素子
WO2006070698A1 (ja) * 2004-12-27 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の駆動方法及び製造方法、集積回路装置並びにメモリ素子
JP5135797B2 (ja) * 2004-12-28 2013-02-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
WO2006070681A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、および書き換え可能な論理集積回路
JP4815804B2 (ja) * 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP5211483B2 (ja) 2005-01-17 2013-06-12 日本電気株式会社 固体電解質スイッチング素子およびその製造方法ならびに集積回路
DE102006003933A1 (de) * 2005-01-26 2006-08-03 Infineon Technologies Ag Integrierte Speichereinrichtung und Verfahren zum Betreiben einer integrierten Speichereinrichtung
DE102005004107A1 (de) 2005-01-28 2006-08-17 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
US7409375B2 (en) * 2005-05-23 2008-08-05 Knowmtech, Llc Plasticity-induced self organizing nanotechnology for the extraction of independent components from a data stream
US7502769B2 (en) * 2005-01-31 2009-03-10 Knowmtech, Llc Fractal memory and computational methods and systems based on nanotechnology
DE102005005325B4 (de) * 2005-02-04 2011-12-15 Adesto Technology Corp., Inc. Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7749805B2 (en) * 2005-03-10 2010-07-06 Qimonda Ag Method for manufacturing an integrated circuit including an electrolyte material layer
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7420396B2 (en) * 2005-06-17 2008-09-02 Knowmtech, Llc Universal logic gate utilizing nanotechnology
US7599895B2 (en) 2005-07-07 2009-10-06 Knowm Tech, Llc Methodology for the configuration and repair of unreliable switching elements
JP4635759B2 (ja) * 2005-07-19 2011-02-23 ソニー株式会社 記憶素子及び記憶装置
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
US7254073B2 (en) * 2005-09-29 2007-08-07 Infineon Technologies Ag Memory device having an array of resistive memory cells
DE602005013964D1 (de) * 2005-09-29 2009-05-28 Qimonda Ag Speicher mit Widerstandspeicherzellenmatrix und Bitleitungsaufladung
US20090289371A1 (en) * 2005-12-15 2009-11-26 Nec Corporation Switching element and method of manufacturing the same
CN101336490B (zh) * 2006-02-09 2011-08-17 株式会社日立制作所 半导体器件及其制造方法
JP5417709B2 (ja) * 2006-02-09 2014-02-19 日本電気株式会社 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US8492810B2 (en) * 2006-02-28 2013-07-23 Qimonda Ag Method of fabricating an integrated electronic circuit with programmable resistance cells
US8558211B2 (en) 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
WO2008029334A1 (en) * 2006-09-04 2008-03-13 Nxp B.V. Fabrication of self-assembled nanowire-type interconnects on a semiconductor device
TWI328871B (en) * 2006-09-04 2010-08-11 Ind Tech Res Inst Resistance type memory device
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7551470B2 (en) * 2006-10-19 2009-06-23 International Business Machines Corporation Non volatile memory RAD-hard (NVM-rh) system
US20100038615A1 (en) * 2006-11-22 2010-02-18 Takashi Nakagawa Nonvolatile storage device
US7930257B2 (en) * 2007-01-05 2011-04-19 Knowm Tech, Llc Hierarchical temporal memory utilizing nanotechnology
JP4446054B2 (ja) 2007-03-23 2010-04-07 独立行政法人産業技術総合研究所 不揮発性記憶素子
US7719886B2 (en) * 2007-05-03 2010-05-18 Qimonda North America Corp. Multi-level resistive memory cell using different crystallization speeds
US7859883B2 (en) * 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
US7692951B2 (en) * 2007-06-12 2010-04-06 Kabushiki Kaisha Toshiba Resistance change memory device with a variable resistance element formed of a first and a second composite compound
US7646254B2 (en) * 2007-08-30 2010-01-12 Honeywell International Inc. Radiation hard oscillator and differential circuit design
US8064243B2 (en) * 2007-11-13 2011-11-22 Qimonda Ag Method and apparatus for an integrated circuit with programmable memory cells, data system
US8189365B2 (en) 2007-11-21 2012-05-29 Nec Corporation Semiconductor device configuration method
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
US7961506B2 (en) * 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US20090200535A1 (en) * 2008-02-12 2009-08-13 Klaus-Dieter Ufert Non-Volatile Memory Element with Improved Temperature Stability
KR20090090563A (ko) * 2008-02-21 2009-08-26 삼성전자주식회사 저항 기억 요소를 포함하는 반도체 소자
KR101480292B1 (ko) * 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7923715B2 (en) * 2008-12-06 2011-04-12 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Chalcogenide nanoionic-based radio frequency switch
US8742531B2 (en) 2008-12-08 2014-06-03 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Electrical devices including dendritic metal electrodes
US7929345B2 (en) * 2008-12-23 2011-04-19 Actel Corporation Push-pull memory cell configured for simultaneous programming of n-channel and p-channel non-volatile transistors
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
US8907455B2 (en) * 2009-01-28 2014-12-09 Hewlett-Packard Development Company, L.P. Voltage-controlled switches
US8120955B2 (en) * 2009-02-13 2012-02-21 Actel Corporation Array and control method for flash based FPGA cell
US8426839B1 (en) 2009-04-24 2013-04-23 Adesto Technologies Corporation Conducting bridge random access memory (CBRAM) device structures
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
US8279665B2 (en) * 2009-11-23 2012-10-02 International Business Machines Corporation Memory cell and select element
US8687403B1 (en) 2010-06-10 2014-04-01 Adesto Technologies Corporation Circuits having programmable impedance elements
TWI431762B (zh) * 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
US8829482B1 (en) 2010-09-23 2014-09-09 Adesto Technologies Corporation Variable impedance memory device structure and method of manufacture including programmable impedance memory cells and methods of forming the same
JP5348108B2 (ja) * 2010-10-18 2013-11-20 ソニー株式会社 記憶素子
WO2012065083A1 (en) 2010-11-14 2012-05-18 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And Dendritic metal structures, methods for making dendritic metal structures, and devices including them
CN102714210B (zh) 2010-11-19 2015-08-12 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法
US20120188819A1 (en) * 2011-01-21 2012-07-26 Baolab Microsystems Sl Methods and systems for mems cmos programmable memories and related devices
US8642460B2 (en) 2011-06-08 2014-02-04 International Business Machines Corporation Semiconductor switching device and method of making the same
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US8847191B1 (en) 2012-03-27 2014-09-30 Adesto Technologies Corporation Programmable impedance memory elements, methods of manufacture, and memory devices containing the same
US8730752B1 (en) 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
JP5698714B2 (ja) * 2012-08-29 2015-04-08 株式会社東芝 不揮発性記憶装置
US9208870B2 (en) 2012-09-13 2015-12-08 Adesto Technologies Corporation Multi-port memory devices and methods having programmable impedance elements
EP3007155B1 (de) 2013-03-12 2018-10-24 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Fälschungssicherung von etiketten mittels bildverarbeitung von dendritischen strukturen als physikalisch nicht klonbare funktion
JP6517184B2 (ja) 2013-03-15 2019-05-22 アデスト テクノロジー コーポレーション 半金属及び／又は半導体の電極を備える不揮発性メモリ
US9391270B1 (en) 2014-10-31 2016-07-12 Adesto Technologies Corporation Memory cells with vertically integrated tunnel access device and programmable impedance element
WO2016073910A1 (en) 2014-11-07 2016-05-12 Arizona Board Of Regents On Behalf Of Arizona State University Information coding in dendritic structures and tags
US10475998B2 (en) * 2015-01-30 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd Resistive random access memory structure
US10710070B2 (en) 2015-11-24 2020-07-14 Arizona Board Of Regents On Behalf Of Arizona State University Low-voltage microfluidic valve device and system for regulating the flow of fluid
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
WO2018106450A1 (en) 2016-12-09 2018-06-14 Microsemi Soc Corp. Resistive random access memory cell
US11127694B2 (en) 2017-03-23 2021-09-21 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
US10466969B2 (en) 2017-05-08 2019-11-05 Arizona Board Of Regents On Behalf Of Arizona State University Tunable true random number generator using programmable metallization cell(s)
US11430233B2 (en) 2017-06-16 2022-08-30 Arizona Board Of Regents On Behalf Of Arizona State University Polarized scanning of dendritic identifiers
DE112018004134T5 (de) 2017-08-11 2020-04-23 Microsemi Soc Corp. Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen
WO2019210129A1 (en) 2018-04-26 2019-10-31 Kozicki Michael N Fabrication of dendritic structures and tags
US11244722B2 (en) 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices
WO2021149780A1 (ja) * 2020-01-24 2021-07-29 パナソニック株式会社 半導体装置及びその駆動方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3765956A (en) 1965-09-28 1973-10-16 C Li Solid-state device
US3715634A (en) 1968-07-05 1973-02-06 Energy Conversion Devices Inc Switchable current controlling device with inactive material dispersed in the active semiconductor material
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3980505A (en) 1973-09-12 1976-09-14 Buckley William D Process of making a filament-type memory semiconductor device
US3886577A (en) 1973-09-12 1975-05-27 Energy Conversion Devices Inc Filament-type memory semiconductor device and method of making the same
US3846767A (en) 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
US3875566A (en) 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
DE2806464C3 (de) * 1978-02-15 1980-09-11 Garching Instrumente, Gesellschaft Zur Industriellen Nutzung Von Forschungsergebnissen Mbh, 8000 Muenchen Elektrisches Bauelement
US4199692A (en) 1978-05-16 1980-04-22 Harris Corporation Amorphous non-volatile ram
US4312046A (en) * 1979-10-04 1982-01-19 Harris Corporation Vertical fuse and method of fabrication
DE3044132A1 (de) * 1980-11-24 1982-07-15 Siemens AG, 1000 Berlin und 8000 München Dynamische halbleiter-speicherzelle mit wahlfreiem zugriff und verfahren zu ihrer herstellung
JPS6037558B2 (ja) * 1981-07-06 1985-08-27 三菱電機株式会社 プログラマブルリ−ドオンリ−メモリ
US4874711A (en) * 1987-05-26 1989-10-17 Georgia Tech Research Corporation Method for altering characteristics of active semiconductor devices
JPH0770731B2 (ja) * 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5138481A (en) * 1991-07-23 1992-08-11 Ford Motor Company Electrochromic device with color gradient and method of making the device
JPH0621531A (ja) 1992-07-01 1994-01-28 Rohm Co Ltd ニューロ素子
US5596500A (en) 1993-10-25 1997-01-21 Trimble Navigation Limited Map reading system for indicating a user's position on a published map with a global position system receiver and a database
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5646629A (en) 1994-05-16 1997-07-08 Trimble Navigation Limited Memory cartridge for a handheld electronic video game
US5500532A (en) 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006038899A1 (de) * 2006-08-02 2008-02-21 Altis Semiconductor Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
DE102006038899B4 (de) * 2006-08-02 2012-04-05 Adesto Technology Corp., Inc. Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE102006053434A1 (de) * 2006-09-29 2008-04-03 Altis Semiconductor Einstellbarer Widerstand und Verfahren zum Betreiben eines einstellbaren Widerstands
US7583527B2 (en) 2006-09-29 2009-09-01 Infineon Technologies Ag Tunable resistor and method for operating a tunable resistor

Also Published As

Publication number Publication date
CA2312841C (en) 2007-05-22
CA2312841A1 (en) 1999-06-10
EP1235227A3 (de) 2002-09-04
EP1044452B1 (de) 2003-03-19
KR100371102B1 (ko) 2003-02-06
US20020190350A1 (en) 2002-12-19
HK1032139A1 (en) 2001-07-06
EP1235227A2 (de) 2002-08-28
DE69825923D1 (de) 2004-09-30
JP2006253711A (ja) 2006-09-21
AU1904099A (en) 1999-06-16
US20050111290A1 (en) 2005-05-26
ATE274744T1 (de) 2004-09-15
EP1044452A4 (de) 2001-05-09
WO1999028914A2 (en) 1999-06-10
EP1235227B1 (de) 2004-08-25
JP2001525606A (ja) 2001-12-11
US6418049B1 (en) 2002-07-09
US7142450B2 (en) 2006-11-28
KR20010032827A (ko) 2001-04-25
WO1999028914A3 (en) 1999-08-26
CN1284199A (zh) 2001-02-14
CN1260734C (zh) 2006-06-21
AU751949B2 (en) 2002-09-05
DE69812425T2 (de) 2004-01-15
ATE235093T1 (de) 2003-04-15
DE69812425D1 (de) 2003-04-24
AU751949C (en) 2003-08-21
EP1044452A2 (de) 2000-10-18
US6798692B2 (en) 2004-09-28

Similar Documents

Publication Publication Date Title
DE69825923T2 (de) Programmierbare aggregierende Unterflächenmetallisierungsstruktur
DE69734007T2 (de) Struktur für programmierbare metallisierzelle und herstellungsverfahren dazu
DE69931494T2 (de) Universales speicherelement und programmierverfahren
DE102005036555B4 (de) Programmieren programmierbarer resistiver Speichervorrichtungen
DE60312961T2 (de) Multi-level speicherzelle
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE4417289B4 (de) Leistungsunabhängige, statische Speicher
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
WO1998053504A1 (de) Ein-elektron-speicherbauelement
EP1103051B1 (de) Ferroelektrische speicheranordnung
DE3244488C2 (de)
DE3002492C2 (de)
DE19840824C1 (de) Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
CH641587A5 (de) Bistabile kippstufe mit fixierbarem schaltzustand.
CH636469A5 (de) Datenspeicherzelle.
DE102004060712A1 (de) Datenspeichervorrichtung
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2309616A1 (de) Hybride speicherschaltung
DE4018977C2 (de)
DE10224956A1 (de) Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung
WO2021180647A1 (de) Widerstandsnetzwerk mit vier kontakten pro speicherzelle
DE2011851A1 (de)
DE102005004146A1 (de) Nichtflüchtiger Halbleiterspeicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition