DE69827446T2

DE69827446T2 - Halbleiter-integrierte Schaltung und Entwurfsverfahren dafür

Info

Publication number: DE69827446T2
Application number: DE69827446T
Authority: DE
Inventors: Sadami Kadoma-shi Takeoka
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1997-07-23
Filing date: 1998-07-22
Publication date: 2005-03-17
Anticipated expiration: 2018-07-23
Also published as: EP0898282B1; KR100532747B1; DE69827446D1; KR19990014100A; US6205566B1; EP0898282A3; EP0898282A2; TW370624B

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung (insbesondere eine verbesserte integrierte Halbleiterschaltung zum Prüfen innerer Schaltkreise auf Fehler durch einen Abtast-Test), ein Verfahren zum Entwerfen der integrierten Halbleiterschaltung sowie ein Speichermedium, in dem das Entwurfsprogramm dafür gespeichert wird, entsprechend den Anprüchen 1, 2, 8 und 9.
Im Allgemeinen ist es schwer, logische Schaltkreise, die eine integrierte Halbleiterschaltung (unter anderem logische Schaltkreise zun Erzeugen von Taktsignalen, Rückstellsignalen und Stellsignalen) bilden, unter Verwendung eines Abtastweges zu prüfen.
Das heißt, bei einer herkömmlichen integrierten Halbleiterschaltung wird ein von einer Logikschaltung erzeugtes Taktsignal (d. h. ein Taktsignalgenerator) durch einen Selektor ausgewählt und in eine vorbestimmte Speichervorrichtung, z. B. ein Flipflop, während des normalen Betriebes eingegeben. In einem Abtastmodus wird jedoch nicht das von dem Taktsignalgeneratorerzeugte Taktsignal, sondern ein extern zugeführtes Abtast-Taktsignal durch den Selektor ausgewählt und in die Speichervorrichtung eingegeben. Bei der herkömmlichen Schaltung ist daher das von dem Taktsignalgeneratorerzeugte Taktsignal während des normalen Betriebes gültig, wird aber in dem Abtastmodus ungültig gemacht. Im Abtastmodus ist es folglich unmöglich, den Taktsignalgenerator zu prüfen.
Um ein solches Problem zu lösen, wird eine Schaltung zum Prüfen eines Taktsignalgenerators und dergleichen (hier dargestellt durch den "Taktsignalgenerator") durch Bereitstellen von Einrichtungen zum Überwachen der von dem Generator erzeugten Signale z. B. in 'Japanese Laid-Open Publication' Nr. 61-234376 bereitgestellt und offenbart. Das heißt, ein Selektor wird zwischen dem Ausgang des Taktsignalgenerators und einer auf die Taktsignale anprechenden Speichervorrichtung bereitgestellt. Während des normalen Betriebes wählt der Selektor die von dem Taktsignalgenerator erzeugten Taktsignale aus. Andererseits wählt im Abtastmodus der Selektor ein extern bereitgestelltes Prüftaktsginal aus und liefert das Signal an die Speichervorrichtung, um dadurch einen Abtast-Test durchzuführen. Außerdem wird ein externer Ausgangsanschluss zur Überwachung bereitgestellt, wobei eine Signalleitung, die den Taktsignalgenerator mit dem Selektor verbindet, verzweigt ist und der Zweig der Signalleitung mit dem externen Ausgangsanschluss zum Überwachen verbunden ist. Auf diese Weise wird das von dem Taktsignalgeneratorerzeugte Taktsignal an dem externen Ausgangsanschluss überwacht, um dadurch den Taktsignalgenerator zu prüfen.
Die herkömmliche Schaltung benötigt jedoch nicht nur einen externen Anschluss zur Abtastprüfung, sondern auch den externen Ausgangsanschluss zum Prüfen des Taktsignalgenerators. Die Zahl von Anschlüssen einer solchen integrierten Halbleiterschaltung ist daher größer als die einer gewöhnlichen Schaltung. Besonders wenn die Anzahl der bereitgestellten Taktsignalgeneratoren groß ist, ist auch die Zahl der externen Ausgangsanschlüsse zum Prüfen groß. Angesichts der der Zahl von Anschlüssen einer integrierten Halbleiterschaltung unlängst auferlegten strengen Begrenzung kann eine solche Konfiguration in einigen Fällen nicht implementiert werden. Außerdem wird, da die herkömmliche Schaltung die Signalleitung, die den Taktsignalgenerator mit dem externen Ausgangsanschluss zum Prüfen verbindet, benötigt, die Größe der Schaltung nachteilig erhöht. Besonders wenn die Zahl der bereitgestellten Taktsignalgeneratoren groß ist, nimmt auch die Zahl der Signalleitungen entsprechend zu, wodurch die Größe der Schaltung weiter erhöht wird.
Um ein solches Problem zu beseitigen, wird z. B. entsprechend der in 'Japanase Laid-Open Publication' Nr. 62-169066 offenbarten Technik ein Selektor zwischen einer Logikschaltung und einer Speichervorrichtung, z. B. Flipflop, zum Speichern des Ausgangs der Logikschaltung angeordnet. Der Selektor liefert selektiv das von dem Taktsignalgenerator erzeugte Taktsignal an die Speichervorrichtung. Im Abtastmodus schaltet der Selektor selektiv die Lieferung des Ausgangs der Logikschaltung und das von dem Taktsignalgenerator erzeugte Taktsignal. Die Eingabe in die Speichervorrichtung, d. h. der Ausgang der Logikschaltung oder das von dem Taktsignalgenerator bereitgestellte Taktsignal, wird an einem Abtast-Aus-Anschluss überwacht. In einer solchen Weise kann der Taktsignalgenerator geprüft werden, während der externe Ausgangsanschluss, durch den das Ausgangssignal des Taktsignalgenerators ausgegeben und extern überwacht wird, und die Signalleitung, die zu dem Ausgangsanschluss führt, beseitigt werden.
Die vorgenannte Veröffentlichung ist jedoch nicht imstande, eine spezifische Steuerung zum Steuern des Selektors (entsprechend der Auswählsignal-Ausgabeschaltung der vorliegenden Erfindung) zu offenbaren. Daher wird von der Veröffentlichung keine detaillierte Information bereitgestellt, die ein geeignetes Steuern und Schalten des Selektors während des normalen Betriebs und des Abtastmodus ermöglicht. Das heißt, die vorgenannte Veröffentlichung zeigt keinen Abtastweg, der eine Reihenschaltung einer Auswählsignal-Ausgabeschaltung und einer Speichervorrichtung umfasst, und gibt außerdem nicht den geringsten Hinweis, eine Auswählsignal-Ausgabeschaltung zum Ausgeben eines Auswählsignals an den Selektor bereitzustellen, wobei die Auswählsignalschaltung eine Speichervorrichtung umfasst, die das extern durch den Abtastweg zugeführte Auswählsignal empfängt und das empfangene Auswählsignal an den Selektor ausgibt.
Es ist die Aufgabe der vorliegenden Erfindung, den externen Ausgangsanschluss zum externen Überwachen des Ausgangssignals des Taktsignalgenerators oder dergleichen und die Signalleitung, die zu dem Ausgangsanschluss führt, zu beseitigen und dadurch die Prüfung des Taktsignalgenerators oder dergleichen leicht zu ermöglichen, durch Bereitstellen einer Auswählsignal-Ausgabeschaltung oder dergleichen zur geeigneten Steuerung des Selektors.
Diese Aufgabe wird durch die Merkmale der Ansprüche 1, 2, 8 und 9 erfüllt.
In der erfindungsgemäßen integrierten Halbleiterschaltung kann die Auswähloperation des Selektors durch die Auswählsignal-Ausgabeschaltung während des Prüfens leicht geschaltet werden. Ein beliebiger Ausgang, d. h. entweder der Ausgang des ersten Schaltungsabschnitts, der eine Kombinationsschaltung bildet, oder der Ausgang des zweiten Schaltungsabschnitts, der als ein Generator zum Erzeugen eines Taktsignals implementiert ist, ein Rückstellsignal und dergleichen, wird daher in den Dateneingangsanschluss der Speichervorrichtung eingegeben, um den Abtastweg zu bilden. Als Folge kann der Ausgang des zweiten Schaltungsabschnitts ausgegeben und extern überwacht werden, indem die Abtastoperation durchgeführt wird.
Folglich ist ein herkömmlicher, dem Prüfen gewidmeter externer Ausgangsanschluss zum Überwachen des Ausgangssignals des Taktsignalgenerators und dergleichen nicht mehr erforderlich. Als Folge kann die Zunahme der Zahl von Anschlüssen verhindert werden. Außerdem ist es auch nicht erforderlich, eine Signalleitung bereitzustellen, die einen beliebigen Schaltungsabschnitt, z. B. den Taktsignalgenerator, mit dem dem Prüfen gewidmeten externen Ausgangsanschluss verbindet. Als Folge kann die Zunahme der Schaltungsgröße ebenfalls verhindert werden. Außerdem kann, da die Auswähloperation des Selektors durch die Auswählsignal-Ausgabeschaltung leicht geschaltet werden kann, die Prüfung mit Leichtigkeit durchgeführt werden.
Insbesondere wird bei der integrierten Halbleiterschaltung der vorliegenden Erfindung das Auswählsignal, das angibt, ob der Ausgang des ersten Schaltungsabschnitts oder der Ausgang des zweiten Schaltungsabschnitts, z. B. des Taktsignalgenerators, ausgewählt werden soll, während des Prüfens durch den Abtastweg in den Selektor eingegeben. Daher kann ein beliebiges der Auswählsignale leicht ausgewählt werden, und die Prüfung kann noch einfacher durchgeführt werden.
Außerdem kann durch Verwenden des Verfahrens zum Entwerten einer integrierten Halblei terschaltung der vorliegenden Erfindung oder des Speichermediums der vorliegenden Erfindung, in dem das Entwurfsprogramm dafür gespeichert wird, die integrierte Halbleiterschaltung, die die oben beschriebenen Wirkungen erzielt, leicht entworfen werden.
1 ist ein Blockschaltbild, das die Konfiguration einer integrierten Halbleiterschaltung in der ersten Ausführung der vorliegenden Erfindung zeigt.
2 ist ein Flussdiagramm, das ein Verfahren zum Entwerfen der integrierten Halbleiterschaltung in der ersten Ausführung der vorliegenden Erfindung zeigt.
3 ist ein Blockschaltbild, das die Ausgangs-Schaltungskonfiguration der zu prüfenden integrierten Halbleiterschaltung entsprechend der zuerst in dem in 2 gezeigten Entwurfsverfahren einzugebenden Netzliste zeigt.
4 ist ein Blockschaltbild, das die Schaltungskonfiguration der zu prüfenden integrierten Halbleiterschaltung zu einem Zeitpunkt zeigt, wenn eine Auswählsignal-Ausgabeschaltung und Selektoren entsprechend dem Entwurfsverfahren angeordnet worden sind.
5 ist ein Blockschaltbild, das die Konfiguration einer integrierten Halbleiterschaltung in der zweiten Ausführung der vorliegenden Erfindung zeigt.
6 ist ein Flussdiagramm, das ein Verfahren zum Entwerten der integrierten Halbleiterschaltung in der zweiten Ausführung der vorliegenden Erfindung zeigt.
7 ist ein Blockschaltbild, das die Ausgangs-Schaltungskonfiguration der zu prüfenden integrierten Halbleiterschaltung entsprechend der zuerst in dem in 6 gezeigten Entwurfsverfahren einzugebenden Netzliste zeigt.
8 ist ein Blockschaltbild, das die Schaltungskonfiguration der zu prüfenden integrierten Halbleiterschaltung zu einem Zeitpunkt zeigt, wenn eine Auswählsignal-Ausgabeschaltung und Selektoren entsprechend dem Entwurtsverfahren angeordnet worden sind.
9 ist ein Blockschaltbild, das die Konfiguration einer integrierten Halbleiterschaltung in der dritten Ausführung der vorliegenden Erfindung zeigt.
10 ist ein Blockschaltbild, das die Konfiguration einer integrierten Halbleiterschaltung in der vierten Ausführung der vorliegenden Erfindung zeigt.
11 ist ein Blockschaltbild, das eine Variation der integrierten Halbleiterschaltung in der dritten Ausführung der vorliegenden Erfindung zeigt.
12 ist ein Blockschaltbild, das eine Variation der integrierten Halbleiterschaltung in der vierten Ausführung der vorliegenden Erfindung zeigt.
Im Folgenden werden die bevorzugten Ausführungen der vorliegenden Erfindung mit Verweis auf die begleitenden Zeichnungen beschrieben.
AUSFÜHRUNG 1
1 zeigt ein integrierte Halbleiterschaltung in der ersten Ausführung der vorliegenden Erfindung.
In 1 bezeichnet Verweiszeichen 1 eine integrierte Halbleiterschaltung. 3 bezeichnet einen Abtast-Ein-Anschluss (Abtastdaten-Eingangsanschluss). 4 bezeichnet einen Systemrückstellsignal-Eingangsanschluss. 5 bezeichnet einen Taktsignal-Eingangsanschluss, durch den ein Systemtaktsignal während des normalen Betriebs eingegeben wird und ein Abtasttaktsignal während eines Prüfmodus eingegeben wird. 6 bezeichnet einen Abtastfreigabesignal-Eingangsanschluss. 7 bezeichnet einen Prüfmodussignal-Eingangsanschluss. 8 bezeichnet einen Abtast-Aus-Anschluss.
In der integrierten Halbleiterschaltung 1 bezeichnet Verweiszeichen 2 einen Schaltungsabschnitt (erster Schalhungsabschnitt), der als eine Kombinationsschaltung zum Erzeugen von Daten durch Durchführen logischer Operationen und dergleichen während des normalen Betriebs implementiert ist. 9 bezeichnet einen Taktsignalgenerator (zweiter Schaltungsabschnitt) zum Erzeugen eines Taktsignals während des normalen Betriebs. 11 bezeichnet ein Abtast-Flipflop (Speichervorrichtung). 12 und 13 bezeichnen Selektoren (erster und zweiter Selektor).
In dem Abtast-Flipflop 11 bezeichnet Verweiszeichen SI einen Abtastdaten-Eingangsanschluss. SE bezeichnet einen Abtastfreigabe-Eingangsanschluss. D bezeichnet einen normalen Dateneingangsanschluss. Q bezeichnet einen Datenausgangsanschluss (Ausgangsanschluss), der mit dem Abtast-Aus-Anschluss 8 verbunden ist. Wenn der Eingang am Anschluss SE "0" ist, werden die Daten am Anschluss D angenommen und durch den Datenausgangsanschluss Q synchron mit dem Taktsignal ausgegeben. Wenn andererseits der Eingang am Anschluss SE "1" ist, werden die Daten am Anschluss SI angenommen und durch den Datenausgangsanschluss Q synchron mit dem Taktsignal ausgegeben. Es wird angemerkt, dass das Zeichen > in dem Abtast-Flipflop 11 einen Taktsignal-Eingangsanschluss (Steueranschluss) bezeichnet.
Der Selektor 12 enthält einen Auswählsignal-Eingangsanschluss 12a. Wenn das an dem Eingangsanschluss 12a empfangene Auswählsignal "0" ist, wählt der Selektor 12 den Ausgang des Schaltungsabschnitts 2 aus. Wenn andererseits das Auswählsignal "1" ist, wählt der Selektor 12 das von dem Taktsignalgenerator 9 gelieferte Taktsignal aus. Der Selektor 12 liefert das ausgewählte Signal als Daten an den Anschluss D des Abtast-Flipflops 11.
Der Selektor 13 enthält einen Auswählsignal-Eingangsanschluss 13a, der mit dem Prüfmo-dussignal-Eingangsanschluss 7 verbunden ist. Wenn das Prüfmodussignal am Prüfmodussignal-Eingangsanschluss 7 "0" ist, wählt der Selektor 13a das von dem Taktsignalgenerator 9 gelieferte Taktsignal aus. Wenn das Prüfmodussignal "1" ist, wählt der Selektor 13a ein extern an den Taktsignal-Eingangsanschluss 5 geliefertes Taktsignal aus, d. h. ein Taktsignal, das von einer Schaltung anders als der Taktsignalgenerator 9 geliefert wird.
Verweiszeichen 10 bezeichnet eine Auswählsignal-Ausgabeschaltung. Die Auswählsignal-Ausgabeschaltung 10 gibt ein Auswählsignal an den Selektor 12 aus, um dadurch die Auswähl-Operation des Selektors 12 zu steuern. Die Schaltung 10 ist als ein Abtast-Flipflop (dritte Speichervorrichtung) implementiert. Wie das Abtast-Flipflop 11 enthält das Abtast-Flipflop 10 auch Anschlüsse SI, SE, D, Q und einen Taktsignal-Eingangsanschluss. Das Abtast-Flipflop 10 enthält weiter einen Rückstellsignal-Eingangsanschluss R und Funktionen in der gleichen Weise wie das Abtast-Flipflop 11. Der Abtast-Ein-Anschluss 3 ist mit dem Anschluss SI des Abtast-Flipflops 10 verbunden. Der Anschluss Q des Abtast-Flipflops 10 ist mit dem Anschluss SI des Abtast-Flipflops 11 verbunden. Aus diese Weise wird ein Abtastweg 20, der von dem Abtast-Ein-Anschluss 3 bis zu dem Abtast-Aus-Anschluss 8 geht, mittels der Auswählsignal-Ausgabeschaltung (Abtast-Flipflop) 10 und des Abtast-Flipflops 11 gebildet.
In dem Abtast-Flipflop 10, das die Auswählsignal-Ausgabeschaltung 10 bildet, ist der Anschluss D immer geerdet, der Anschluss R ist mit dem Systemrückstellsignal-Eingangsanschluss 4 verbunden, und der Anschluss Q ist mit dem Auswählsignal-Eingangsanschluss 12a des Selektors 12 verbunden. Ein Abtastfreigabesignal, das durch den Abtastfreigabesignal-Eingangsanschluss 6 extern zugeführt wurde, wird in den Anschluss SE des Abtast-Flipflops 10 eingegeben. Wenn das Rückstellsignal am Anschluss R "0" ist, oder wenn das Abtastfreigabesignal am Anschluss SE "0" ist (mit anderen Worten, wenn das Abtastfreigabesignal nicht in den Anschluss SE eingegeben wird) und das Taktsignal eingegeben wurde, gibt daher das Abtast-Flipflop 10 das Signal "0" am Anschluss D als ein Auswählsignal an den Selektor 12 aus, um so den Selektor 12 immer den Ausgang des Schaltungsabschnitts 2 auswählen zu lassen. Wenn andererseits das Abtastfreigabesignal am Anschluss SE "1" ist und das Taktsignal eingegeben wurde, und wenn ein Auswählsignal dem Abtast-Ein-Anschluss 3 extern zugeführt wurde, wird das Auswählsignal in den Anschluss SI des Abtast-Flipflops 10 durch den Abtastweg 20 eingegeben. Dann gibt das Abtast-Flipflop 10 das empfangene Auswählsignal durch den Anschluss Q an den Selektor 12 aus und steuert den Selektor 12 entsprechend dem, ob das Auswählsignal "0" oder "1" ist, um dadurch den Selektor 12 entweder den Ausgang des Schaltungsabschnitts 2 oder das von dem Taktsignalgenerator 9 gelieferte Taktsignal auswählen zu lassen.
In Folgenden wird die Arbeitsweise der integrierten Halbleiterschaltung in der ersten Ausführung mit Verweis auf 1 beschrieben.
Zuerst werden während des normalen Betriebs die Signale an dem Abtastfreigabesignal-Eingangsanschluss 6 und dem Prüfmodussignal-Eingangsanschluss 7 auf "0" festgelegt. Die Abtast-Flipflops 10 und 11 nehmen daher die an den jeweiligen Anschlüssen D empfangenen Signale an und arbeiten als normale Flipflops. Der Selektor 13 wählt das von dem Taktsignalgenerator 9 gelieferte Taktsignal aus. Wie oben beschrieben, ist der Anschluss D des Abtast-Flipflops 10 geerdet. Wenn das Rückstellsignal (= 0) durch den Systemrückstellsignal-Eingangsanschluss 4 eingegeben wird, oder wenn das Systemtaktsignal in den Taktsignal-Eingangsanschluss 5 eingegeben wird, wird daher das Signal am Anschluss Q des Abtast-Flipflops 10 "0", und das Signal wird während des ganzen normalen Betriebs "0" bleiben. Als Folge wählt der Selektor 12 immer das Ausgangssignal des Schaltungsabschnitts 2 aus.
Andererseits wird während des Prüfmodus das Prüfmodussignal am Prüfmodussignal-Eingangsanschluss 7 auf "1" festgelegt, und das Abtasttaktsignal wird über den Taktsignal-Eingangsanschluss 5 zugeführt. Der Selektor 13 wählt daher das über den Taktsignal-Eingangsanschluss 5 zugeführte Signal aus, und das Abtast-Flipflop 11 kann eine Abtast-Operation durchführen. In einem solchen Fall bilden der Abtast-Ein-Anschluss 3, die Abtast-Flipflops 10 und 11 und der Abtast-Aus-Anschluss 8 den Abtastweg 20. Wenn das Abtastfreigabesignal am Abtastfreigabesignal-Eingangsanschluss 6 auf "1" gesetzt wird, arbeiten die Abtast-Flipflops 10 und 11 als Schieberegister, um dadurch Abtast-Ein/Abtast-Aus-Operationen durchzuführen.
Hierin wird, wenn das Ausgangssignal des Schaltungsabschnitts 2 geprüft wird, die Abtast-Ein-Operation durchgeführt, wodurch das Auswählsignal "0" durch den Abtast-Ein-Anschluss 3 in das Abtast-Flipflop 10 über den Abtastweg 20 eingegeben und das Signal dann genommen wird. Als Folge wählt der Selektor 12 das Ausgangssignal des Schaltungsabschnitts 2 aus. Dann wird durch Setzen des Abtastfreigabesignals am Abtastfreigbesignal-Eingangs anschluss 6 auf "0" das von dem Schaltungsabschnitt 2 gelieferte und durch den Selektor 12 ausgewählte Signal über den Anschluss D in das Abtast-Flipflop 11 eingegeben. Dann wird durch Setzen des Abtastfreigabesignals am Abtastfreigbesignal-Eingangsanschluss 6 auf "1" eine Abtast-Aus-Operation durchgeführt, wodurch das Signal, das von dem Schaltungsabschnitt 2 geliefert und in das Abtast-Flipflop 11 eingegeben wurde, über den Abtast-Aus-Anschluss 8 nach außen ausgegeben wird. Als Folge kann während des Prüfmodus das Ausgangssignal des Schaltungsabschnitts 2 am Abtast-Aus-Anschluss 8 überwacht werden.
Wenn andererseits der Taktsignalgenerator 9 geprüft wird, wird das Auswählsignal "1" am Abtast-Ein-Anschluss 3 eingegeben und in dem Abtast-Flipflop 10 angenommen. Als Folge wählt der Selektor 12 das von dem Taktsignalgenerator 9 gelieferte Taktsignal aus. Die restliche Operation erfolgt im Wesentlichen in der gleichen Weise, wodurch das von dem Taktsignalgenerator 9 gelieferte Taktsignal über den Anschluss D in das Abtast-Flipflop 11 eingegeben und das Signal über den Abtast-Aus-Anschluss 8 nach außen ausgegeben wird, indem die Abtast-Aus-Operation durchgeführt wird. Auf diese Weise kann, da das von dem Taktsignalgenerator 9 gelieferte Taktsignal während des Prüfmodus am Abtast-Aus-Anschluss 8 überwacht werden kann, das Taktsignal durch die Abtast-Operationen überwacht werden, ohne einen dem Überwachen gewidmeten Anschluss hinzuzufügen.
Als Nächstes wird ein Verfahren zum Entwerfen der in 1 gezeigten integrierten Halbleiterschaltung unter Verwendung eines Computers mit Verweis auf das in 2 gezeigte Flussdiagramm beschrieben. In Wirklichkeit wird das Flussdiagramm durch computerlesbare Programme implementiert, die in einem Speichermedium, z. B. einer Floppydisk oder einer CD-Rom, gespeichert werden.
Wie in 2 gezeigt, wird in Schritt S1 eine Netzliste der zu prüfenden und in 3 gezeigten integrierten Halbleiterschaltung eingegeben. Die zu prüfende integrierte Halbleiterschaltung umfasst grundsätzlich: Den Schaltungsabschnitt 2; den Taktsignalgenerator 9; ein Flipflop 22, das dem Abtast-Flipflop 11 entspricht; den Systemrückstellsignal-Eingangsanschluss 4 und den Taktsignal-Eingangsanschluss 5, wie in 3 gezeigt.
Als Nächstes wird in Schritt S2 ein Flipflop 23, das der Auswählsignal-Ausgabeschaltung 10 entspricht, in die integrierte Halbleiterschaltung eingefügt. Und der Dateneingangsanschluss D, der Rückstellanschluss R und der Taktanschluss des Flipflops 23 werden mit Erde, dem Systemrückstellsignal-Eingangsanschluss 4 bzw. dem Taktsignal-Eingangsanschluss 5 verbunden, wie in 4 gezeigt.
Dann wird in Schritt S3 nach einem Flipflop (Speichervorrichtung) gesucht, an das der Taktsignalgenerator 9 das Taktsignal liefert. Bei der in 3 gezeigten integrierten Halbleiterschaltung wird nach dem Flipflop 22 gesucht.
Anschließend wird in Schritt S4 ein Zwei-Eingang-Selektor 12 angeordnet, der dem Dateneingangsanschluss D des Flipflops 22, nach dem gesucht wurde, gegenüberlegt, und der Ausgangsanschluss des Selektors 12 wird mit dem Dateneingangsanschluss D des Flipflops 22 verbunden. Außerdem wird der Ausgangsanschluss Q des Flipflops 23, das der Auswählsignal-Ausgabeschaltung 10 entspricht, mit dem Auswählanschluss 12a des Selektors 12 verbunden. Das während des normalen Betriebs von dem Schaltungsabschnitt 2 gelieferte Signal und das von dem Taktsignalgenerator 9 gelieferte Taktsignal werden mit den zwei Eingängen des Selektors 12 verbunden. Wenn das in den Auswählanschluss 12a des Selektors 12 eingegebene Signal "0" ist, wird der Selektor 12 dazu gebracht, das Ausgangssignal des Schaltungsabschnitts 2 auszuwählen. Wenn andererseits das in den Auswählanschluss 12a eingegebene Signal "1" ist, wird der Selektor 12 dazu gebracht, das von dem Taktsignalgenerator 9 gelieferte Taktsignal auszuwählen.
Dann wird in Schritt S5 ein Zwei-Eingang-Selektor 13 angeordnet, der den Taktanschlüssen aller Flipflops, nach denen gesucht wurde (in dieser Ausführung das einzelne Flipflop 22), gegenüberliegt, und der Ausgangsanschluss des Selektors 13 wird mit dem Taktanschluss des Flipflops 22 verbunden. Außerdem wird ein Prüfmodussignal-Eingangsanschluss 7 bereitgestellt und mit einem Auswähleingang 13a des Selektors 13 verbunden. Des Weiteren werden der Taktsignalgenerator 9 und der Taktsignal-Eingangsanschluss 5 mit den zwei Dateneingangsanschlüssen des Selektors 13 verbunden. Wenn das in den Auswählanschluss 13a des Seletors 13 eingegebene Signal "0" ist, wird der Selektor 13 dazu gebracht, das von dem Taktsignalgenerator 9 gelieferte Takrtsignal auszuwählen. Wenn andererseits das in den Auswählanschluss 13a eingegebene Signal "1" ist, wird der Selektor 13 dazu gebracht, das über den Taktsignal-Eingangsanschluss 5 gelieferte Taktsignal auszuwählen. Zu diesem Zeitpunkt ist die in 4 gezeigte Konfiguration entworfen worden.
Schließlich wird in Schritt S6 ein Abtastweg in die in 4 gezeigte integrierte Halbleiterschaltung eingefügt. Das heißt, die zwei Flipflops 22 und 23 werden durch die Abtast-Flipflops 11 bzw. 10 ersetzt, wie in 1 gezeigt. Und ein Abtastweg wird gebildet, um diese Flipflops 11 und 10 zu enthalten. Das heißt, der Abtast-Ein-Anschluss 3, der Abtastfreigabesignal-Eingangsanschluss 6 und der Abtast-Aus-Anschluss 8 werden hinzugefügt. Die Abtastfreigabeanschlüsse SE der Flipflops 11 und 10 werden mit dem Abtastfreigabesignal-Eingangsanschluss 6 verbunden. Der Abtast-Ein-Anschluss 3 wird mit dem Abtast- Ein-Anschluss SI des Abtast-Flipflops 10 (Auswählsignal-Ausgabeschaltung) verbunden. Der Ausgangsanschluss Q des Abtast-Flipflops 10 wird mit dem Abtast-Ein-Anschluss SI des Abtast-Flipflops 11 verbunden. Und der Ausgangsanschluss Q des Abtast-Flipflops 11 wird mit dem Abtast-Aus-Anschluss 8 verbunden. Als Ergebnis ist die in 1 gezeigte integrierte Halbleiterschaltung vollendet.
AUSFÜHRUNG 2
5 zeigt eine integrierte Halbleiterschaltung in der zweiten Ausführung der vorliegenden Erfindung. In der ersten Ausführung erreicht das von dem Taktsignalgenerator 9 erzeugte Taktsignal sowohl den Anschluss D als auch den Taktsignalanschluss des Abtast-Flipflops 11. Wenn das Timing mit einem statischen Timing-Analysator statisch analysiert wird, kann daher der statische Timing-Analysator einen Einstellfehler oder einen Haltefehler bezüglich des Abtast-Flipflops 11 berichten. Diese Ausführung kann ein solches Problem wirksam beseitigen.
Wie in 5 gezeigt, wird ein über den Taktsignal-Eingangsanschluss (Steueranschluss) 5 extern zugeführtes Taktsignal an den Taktsignal-Eingangsanschluss (Steueranschluss) des Abtast-Flipflops (zweite Speichervorrichtung) 14 geliefert. Aber das von dem Taktsignalgenerator 9 erzeugte Taktsignal wird nicht an den Taktsignal-Eingangsanschluss des Abtast-Flipflops 14 geliefert. Das Abtast-Flipflop 14 empfängt das von dem Taktsignalgenerator 9 erzeugte Taktsignal nur am Anschluss D über den Selektor 12.
Das Verweiszeichen 11 bezeichnet ein Abtast-Flipflop (erste Speichervorrichtung) mit einer ähnlichen internen Konfiguration wie das Abtast-Flipflop 14. Die Abtast-Flipflops 11 und 14 bilden einen Abtastweg 20. Entweder das von dem Taktsignalgenerator 9 erzeugte Taktsignal oder das über den Taktsignal-Eingangsanschluss 5 extern zugeführte Taktsignal wird durch den Selektor (erster Selektor) 13 ausgewählt und an den Taktsignal-Eingangsanschluss (Steueranschluss) des Abtast-Flipflops 11 angelegt. Wenn das über den Prüfmodussignal-Eingangsanschluss 7 zugeführte Prüfmodussignal "0" ist (d. h. während des normalen Betriebs), wählt der Selektor 13 das von dem Taktsignalgenerator 9 erzeugte Taktsignal aus. Wenn andererseits das Prüfmodussignal "1" ist (d. h. während des Prüfmodus) wählt der Selektor 13 das über den Taktsignal-Eingangsanschluss 5 zugeführte externe Taktsignal aus.
Die übrige Konfiguration ist die gleiche wie die der ersten Ausführung. Die gleichen Komponenten werden daher mit den gleichen Verweiszeichen identifiziert, und ihre Beschreibung wird hierin weggelassen.
Im Folgenden wird die Arbeitsweise der integrierten Halbleiterschaltung der zweiten Ausführung mit Verweis auf 5 beschrieben.
Zuerst werden während des normalen Betriebs die Signale an dem Abtastfreigabesignal-Eingangsanschluss 6 und dem Prüfmodussignal-Eingangsanschluss 7 auf "0" gesetzt. Die Abtast-Flipflops 10, 11, 14 nehmen daher die an den jeweiligen Anschlüssen D empfangenen Signale an und arbeiten als normale Flipflops. Der Selektor 13 wählt das von dem Taktsignalgenerator 9 gelieferte Taktsignal aus. Wie oben beschrieben, ist der Anschluss D des Abtast-Flipflops geerdet. Wenn das Rückstellsignal "0" über den Systemrückstellsignal-Eingangsanschluss 4 eingegeben wird, oder wenn das Systemtaktsignal über den Taktsignal-Eingangsanschluss 5 eingegeben wird, wird daher das Signal am Anschluss Q des Abtast-Flipflops 10 "0", und das Signal wird während des ganzen normalen Betriebs "0" bleiben. Als Folge wählt der Selektor 12 immer das Ausgangssignal des Schaltungsabschnitts 2 aus.
Andererseits wird während des Prüfmodus das Signal am Prüfmodussignal-Eingangsanschluss 7 auf "1" gesetzt. Der Selektor 13 wählt daher das über den Taktsignal-Eingangsanschluss 5 zugeführte Abtasttaktsignal aus, und das Abtast-Flipflop 11 kann eine Abtastoperation durchführen. In einem solchen Fall bilden der Abtast-Ein-Anschluss 3, die Abtast-Flipflops 10, 11, 14 und der Abtast-Aus-Anschluss 8 den Abtastweg 20. Wenn ein Abtastfreigabesignal "1" am Abtastfreigabesignal-Eingangsanschluss 6 empfangen wird, arbeiten die Abtast-Flipflops 10, 11, 14 als Schieberegister, um dadurch Abtast-Ein/Abtast-Aus-Operationen durchzuführen.
Wenn das Ausgangssignal des Schaltungsabschnitts 2 geprüft wird, wird die Abtast-Ein-Operation durchgeführt, wodurch das Auswählsignal "0" in das Abtast-Flipflop 10 eingegeben wird. Als Folge wählt der Selektor 12 das von dem Schaltungsabschnitt 2 zugeführte Signal aus. Das von dem Schaltungsabschnitt 2 gelieferte Signal wird in das Abtast-Flipflop 14 über seinen Anschluss D eingegeben und über den Abtast-Aus-Anschluss 8 durch Ausführen der Abtast-Aus-Operation nach außen ausgegeben. Als Folge kann das Ausgangssignal des Schaltungsabschnitts 2 am Abtast-Aus-Anschluss 8 überwacht werden.
Wenn andererseits der Taktsignalgenerator 9 geprüft wird, wird das Auswählsignal "1" in das Abtast-Flipflop 10 durch die Abtast-Ein-Operation eingegeben. Als Folge wählt der Selektor 12 das von dem Taktsignalgenerator 9 gelieferte Taktsignal aus. Der restliche Vorgang wird im Wesentlichen in der gleichen Weise durchgeführt, wodurch das von dem Taktsignalgene rator 9 gelieferte Taktsignal in das Abtast-Flipflop 14 durch den Anschluss D eingegeben und das Signal durch den Abtast-Aus-Anschluss 8 durch Ausführen der Abtast-Aus-Operation nach außen ausgegeben wird. Auf diese Weise ist es nicht erforderlich, einen externen Anschluss zum Überwachen des Taktsignals hinzuzufügen, da das von dem Taktsignalgenerator 9 gelieferte Taktsignal an dem Abtast-Aus-Anschluss 8 überwacht werden kann.
Wenn bei der in 1 gezeigten integrierten Halbleiterschaltung das Timing mit einem statischen Timing-Analysator statisch analysiert wird, kann der statische Timing-Analysator einen Einstellfehler oder einen Haltefehler bezüglich des Abtast-Flipflops 11 berichten. Bei der integrierten Halbleiterschaltung der zweiten Ausführung erreicht jedoch das von dem Taktsignalgenerator 9 erzeugte Taktsignal nicht sowohl den Anschluss D als auch den Taktsignalanschluss des gleichen Abtast-Flipflops. Selbst wenn das Timing mit einem statischen Timing-Analysator statisch analysiert wird, resultiert daher kein Einstellfehler oder Haltefehler aus dem Taktsignalgenerator 9. Als Ergebnis kann ein Entwurfsprozess wirksamer durchgeführt werden.
Es sei ein Fall angenommen, wo eine Speichervorrichtung (nicht gezeigt), die im Schaltungsabschnitt 2 zum Liefern von Daten an den Dateneingangsanschluss D des Abtast-Flipflops (Speichervorrichtung) 14 bereitgestellt wird, als Reaktion auf das über den Taktsignal-Eingangsanschluss 5 zugeführte Taktsignal in der gleichen Weise arbeitet wie das Abtast-Flipflop 14. Auch in einem solchen Fall werden, da der Selektor 12 zwischen diesen Speichervorrichtungen bereitgestellt wird, die von der Speichervorrichtung in dem Schaltungsabschnitt 2 gelieferten Daten zu einem gewissen Grad durch den Selektor 12 verzögert, um den Dateneingangsanschluss D des Abtast-Flipflops 14 zu erreichen. Als Folge wird in dem Abtast-Flipflop 14 eine Zeitverzögerung zwischen der Ankunft der Daten an dem Dateneingangsanschluss D und der Ankunft des Taktsignals an dem Taktsignalanschluss verursacht. Der Selektor 12 kann daher verhindern, dass Daten, die von der Speichervorrichtung in dem Schaltungsabschnitt 2 geliefert werden, nicht in das Abtast-Flipflop 14 eingegeben werden. Als Folge kann eine fehlerhafte Operation, die aus dem Fehler entsteht, vermieden werden.
Als Nächstes wird ein Verfahren zum Entwerten der in 5 gezeigten integrierten Halbleiterschaltung mittels eines Computers mit Verweis auf das in 6 gezeigte Flussdiagramm beschrieben. In Wirklichkeit wird das Flussdiagramm durch computerlesbare Programme implementiert, die in einem Speichermedium, z. B. einer Floppydisk oder einer CD-ROM, gespeichert werden.
Wie in 6 gezeigt, wird in Schritt S1 eine Netzliste der zu prüfenden und in 7 gezeig ten integrierten Halbleiterschaltung eingegeben. Die zu prüfende integrierte Halbleiterschaltung umfasst grundsätzlich: Den Schaltungsabschnitt 2; den Taktsignalgenerator 9; Flipflops 22 und 24, die dem Paar von Abtast-Flipflops 11 und 14 entsprechen; den Systemrückstellsignal-Eingangsanschluss 4 und den Taktsignal-Eingangsanschluss 5, wie in 7 gezeigt.
Als Nächstes wird in Schritt S2 ein Flipflop 23, das der Auswählsignal-Ausgabeschaltung 10 entspricht, in die integrierte Halbleiterschaltung eingefügt, wie in 8 gezeigt. Und die jeweiligen Anschlüsse des Flipflops 23 werden in der gleichen Weise wie Schritt S2 des in 2 gezeigten Flussdiagramms verbunden.
Außerdem wird in Schritt S3 nach einem Flipflop (Speichervorrichtung), an das der Taktsignalgenerator 9 das Taktsignal liefert, in der gleichen Weise wie in Schritt S3 des Flussdiagramms von 2 gesucht. Bei der in 7 gezeigten integrierten Halbleiterschaltung wird nach dem Flipflop 22 gesucht.
Anschließend wird in Schritt S4 nach einem Flipflop gesucht, an das ein Taktsignal anders als das von dem Taktsignalgenerator 9 erzeugte Taksignal geliefert wird (d. h. ein Flipflop mit einem anderen Taktsystem). Das heißt, in der in 7 gezeigten integrierten Halbleiterschaltung wird nach dem Flipflop 24 gesucht, das das Taktsignal über den Taktsignal-Eingangsanschluss 5 empfängt.
Als Nächstes wird in Schritt S5 ein Zwei-Eingang-Selektor 12 angeordnet, der dem Dateneingangsanschluss D des Flipflops 24 gegenüberliegt, nach dem gesucht wurde und das ein anderes Taktsystem besitzt. Und der Ausgangsanschluss des Selektors 12 wird mit dem Dateneingangsanschluss D des Flipflops 24 verbunden. Außerdem wird der Ausgangsanschluss Q des Flipflops 23, das der Auswählsignal-Ausgabeschaltung 10 entspricht, mit dem Auswählanschluss 12a des Selektors 12 verbunden. Und das von dem Schaltungsabschnitt 2 während des normalen Betriebs gelieferte Signal und das von dem Taktsignalgenerator 9 gelieferte Taktsignal werden mit den zwei Eingangsanschlüssen des Selektors 12 verbunden. Wie oben beschrieben, kann, wenn der Selektor 12 bereitgestellt wird, der Fehler in der Übertragung von Daten von der Speichervorrichtung (nicht gezeigt) in dem Schaltungsabschnitt 2 an das Flipflop 24 vorteilhaft verhindert werden.
Als Nächstes wird in Schritt S6 ein Zwei-Eingang-Selektor 13 angeordnet, der den Taktanschlüssen aller Flipflops gegenüberliegt, die das Taktsignal von dem Taktsignalgenerator 9 empfangen (in dieser Ausführung das einzelne Flipflop 22). Und der Ausgangsanschluss des Selektors 13 wird mit dem Taktanschluss des Flipflops 22 verbunden. Außerdem wird ein Prüfmodussignal-Eingangsanschluss bereitgestellt und mit dem Auswählanschluss 13a des Selektors 13 verbunden. Des Weiteren werden der Taktsignalgenerator 9 und der Taktsignal-Eingangsanschluss 5 mit den zwei Dateneingangsanschlüssen des Selektors 13 verbunden. Zu diesem Zeitpunkt ist die in 8 gezeigte Konfiguration entworfen worden.
Schießlich wird ein Abtastweg in die in 8 gezeigte integrierte Halbleiterschaltung eingefügt. Das heißt, die drei Flipflops 22, 23 und 24 werden durch die Abtastflipflops 11, 10 bzw. 14 ersetzt, wie in 5 gezeigt. Und ein Abtastweg wird gebildet, um diese Flipflops 11, 10 und 14 zu umfassen. Im Einzelnen werden der Abtast-Ein-Anschluss 3, der Abtastfreigabesignal-Eingangsanschluss 6 und der Abtast-Aus-Anschluss 8 hinzugefügt. Die Abtastfreigabeanschlüsse SE der Flipflops 11, 10 und 14 werden mit dem Abtastfreigabesignal-Eingangsanschluss 6 verbunden. Der Abtast-Ein-Anschluss 3 wird mit dem Abtast-Ein-Anschluss SI des Abtast-Flipflops 10 (Auswählsignal-Ausgabeschaltung) verbunden. Der Ausgangsanschluss Q des Abtast-Flipflops 10 wird mit dem Abtast-Ein-Anschluss SI des Abtast-Flipflops 11 verbunden. Desgleichen wird der Ausgangsanschluss Q des Abtast-Flipflops 11 mit dem Abtast-Ein-Anschluss SI der Abtast-Flipflops 14 verbunden. Und der Ausgangsanschluss Q des Abtast-Flipflops 14 wird mit dem Abtast-Aus-Anschluss 8 verbunden. Somit ist die in 5 gezeigte integrierte Halbleiterschaltung vollendet.
AUSFÜHRUNG 3
9 zeigt eine integrierte Halbleiterschaltung in der dritten Ausführung der vorliegenden Erfindung.
In 9 bezeichnet Verweiszeichen 16 ein Abtast-Flipflop, das den Abtastweg bildet und die gleiche interne Konfiguration aufweist und die gleiche Funktion ausführt wie das Abtast-Flipflop 11 der ersten Ausführung. Verweiszeichen 15 bezeichnet einen Rückstellsignalgenerator (zweiter Schaltungsabschnitt) zum Erzeugen eines Rükstellsignals während des normalen Betriebs, und Verweiszeichen 17 bezeichnet ein ODER-Gatter, das das von dem Rückstellsignalgenerator 15 erzeugte Rückstellsignal und das über den Prüfmodussignal-Eingangsanschluss 7 zugeführte Prüfmodussignal empfängt und sein Ausgangssignal an den Anschluss R des Abtast-Flipflops 16 liefert.
Die übrige Konfiguration ist die gleiche wie das Gegenstück der ersten Ausführung. Die gleichen Komponenten sind daher mit den gleichen Verweiszeichen bezeichnet, und ihre Beschreibung wird hierin weggelassen.
Im Folgenden wird die Arbeitsweise der integrierten Halbleiterschaltung der dritten Ausführung mit Verweis auf 9 beschrieben.
Zuerst werden während des normalen Betriebs die Signale an dem Abtastfreigabesignal-Eingangsanschluss 6 und dem Prüfmodussignal-Eingangsanschluss 7 auf "0" gesetzt. Die Abtast-Flipflops 10 und 16 empfangen daher die Signale an den Jeweiligen Anschlüssen D und arbeiten als normale Flipflops. Das ODER-Gatter 17 liefert das von dem Rückstellsignalgenerator 15 empfangene Rückstellsignal wie es ist an das Abtast-Flipflop 16. Der Anschluss D des Abtast-Flipflops 10 ist geerdet. Wenn das Rückstellsignal "0" über den Systemrückstellsignal-Eingangsanschluss 4 eingegeben wird, oder wenn das Systemtaktsignal über den Taktsignal-Eingangsanschluss 5 eingegeben wird, wird daher das Signal am Anschluss Q des Abtast-Flipflops 10 "0", und das Signal wird während des ganzen normalen Betriebs "0" bleiben. Als Folge wählt der Selektor 12 immer das Ausgangssignal des Schaltungsabschnitts 2 aus.
Andererseits wird während des Prüfmodus, da das Signal am Prüfmodussignal-Eingangsanschluss 7 auf "1" gesetzt wird, der Ausgang des ODER-Gatters 17 auf "1" gesetzt, und das Rückstellsignal wird am Abtast-Flipflop 16 immer abgeschaltet. Als Folge kann das Abtast-Flipflop 16 die Abtastoperation durchführen. In einem solchen Fall bilden der Abtast-Ein-Anschluss 3, die Abtast-Flipflops 10, 16 und der Abtast-Aus-Anschluss 8 den Abtastweg 20. Wenn das Abtastfreigabesignal "1" am Abtastfreigabesignal-Eingangsanschluss 6 empfangen wird, arbeiten die Abtast-Flipflops 10, 11 als Schieberegister, um dadurch Abtast-Ein/Abtast-Aus-Operation durchzuführen.
Wenn das von dem Schaltungsabschnitt 2 gelieferte Signal geprüft wird, wird hier die Abtast-Ein-Operation durchgeführt, wodurch das Auswählsignal "0" in das Abtast-Flipflop 10 eingegeben wird. Als Folge wählt der Selektor 12 das von dem Schaltungsabschnitt 2 gelieferte Signal aus. Das von dem Schaltungsabschnitt 2 gelieferte Signal wird daher über den Anschluss D in das Abtast-Flipflop 16 eingegeben und wird am Abtast-Aus-Anschluss 8 durch die Abtast-Aus-Operation überwacht.
Wenn andererseits der Rückstellsignalgenerator 15 geprüft wird, wird das Auswählsignal "1" durch die Abtast-Ein-Operation in das Abtast-Flipflop 10 eingegeben. Als Folge wählt der Selektor 12 das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal aus. Das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal wird daher über den Anschluss D in das Abtast-Flipflop 16 eingegeben und am Abtast-Aus-Anschluss 8 durch die Abtast-Aus-Operation überwacht.
Das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal kann folglich durch die Abtastprüfung überwacht werden, ohne einen externen Anschluss zum Überwachen hinzuzufügen.
Das Verfahren zum Entwerfen der in 9 gezeigten integrierten Halbleiterschaltung wird in der gleichen Weise wie das Verfahren zum Enfwerfen der integrierten Halbleiterschaltung der ersten Ausfühung durchgeführt. Die Beschreibung desselben wird daher hier weggelassen.
In dieser Ausführung wird der zweite Schaltungsabschnitt als der Rückstellsignalgenerator 15 implementiert. Alternativ kann der zweite Schaltungsabschnitt natürlich als Stellsignalgenerator 21, wie in 11 gezeigt, implementiert werden. In einem solchen Fall umfasst ein alternatives Abtast-Flipflop 16' einen Stellanschluss S antelle des Anschlusses R, wie in 11 gezeigt.
AUSFÜHRUNG 4
10 zeigt eine integrierte Halbleiterschaltung in der vierten Ausführung der vorliegenden Erfindung. In der dritten Ausführung erreicht 12 das von dem Rückstellsignalgenerator 15 erzeugte Rückstellsignal sowohl den Anschluss R als auch den Anschluss D des Abtast-Flipflops 16. Wenn daher das Timing mit einem statischen Timing-Analysator statisch analysiert werden, kann der statische Timing-Analysator einen Einstellfehler oder einen Haltefehler bezüglich des Abtast-Flipflops 16 berichten. Diese Ausführung kann ein solches Problem wirkungsvoll beseitigen.
Wie in 10 gezeigt enthält ein Abtast-Flipflop 16'' keinen R-Anschluss. Das von dem Rückstellsignalgenerator 15 erzeugte Rückstellsignal wird nur dem Anschluss D des Abtast-Flip-flops 16'' über den Selektor 12 zugeführt. Ein über den Taktsignal-Eingangsanschluss 5 extern zugeführtes Taktsignal wird dem Taktsignal-Eingangsanschluss des Abtast-Flipflops 16'' zugeführt.
Das Verweiszeichen 18 bezeichnet ein Abtast-Flipflop (dritte Speichervorrichtung), das einen R-Anschluss in der gleichen Weise wie das Abtast-Flipflop 16 der dritten Ausführung enthält. Die Abtast-Flipflops 18 und 16'' bilden einen Abtastweg. Das von dem Rückstellsignalgenerator 15 erzeugte Rückstellsignal oder das über den Prüfmodussignal-Eingangsanschluss 7 zugeführte Prüfmodussignal wird über das ODER-Gatter 17 selektiv an den Anschluss R des Abtast-Flipflops 18 geliefert.
Die übrige Konfiguration ist die gleiche wie die der Ausführung. Die gleichen Komponenten sind daher mit den gleichen Verweiszeichen bezeichnet, und ihre Beschreibung wird hierin weggelassen.
Im Folgenden wird die Arbeitsweise der integrierten Halbleiterschaltung der vierten Ausführung mit Verweis auf 10 beschrieben.
Zuerst werden während des normalen Betriebes die Signale an dem Abtastfreigabesignal-Eingangsanschluus 6 und dem Prüfmodussignal-Eingangsanschluss 7 auf "0" gesetzt. Die Abtast-Flipflops 10, 16'', 18 empfangen daher die Signale an jeweiligen Anschlüssen D und arbeiten als normale Flipflops. Das ODER-Gatter 17 liefert das von dem Rückstellsignalgenerator 15 empfangene Rückstellsignal wie es ist an das Abtast-Flipflop 18. Der Anschluss D des Abtast-Flipflops 10 ist geerdet. Wenn das Rückstellsignal "0" über den Systemrückstellsignal-Eingangsanschluss 4 eingegeben wird, oder wenn das Systemtaktsignal über den Taktsignal-Eingangsanschluss 5 eingegeben wird, wird daher das Signal am Anschluss Q des Abtast-Flipflops 10 "0", und das Signal wird während des ganzen normalen Betriebes "0" bleiben. Als Folge wählt der Selektor 12 immer das Ausgangssignal des Schaltungsabschnitts 2 aus.
Andererseits wird während des Prüfmodus, da das Prüfmodussignal am Prüfmodussignal-Eingangsanschluss 7 auf "1" gesetzt wird, der Ausgang des ODER-Gatters 17 auf "1" gesetzt, und das Rückstellsignal am Abtast-Flipflop 18 ist immer abgeschaltet. Als Folge kann das Abtast-Flipflop 18 eine Abtastoperation durchführen. In einem solchen Fall bilden der Abtast-Ein-Anschluss 3, die Abtast-Flipflops 10, 18, 16'' und der Abtast-Aus-Anschluss 8 den Abtastweg 20. Wenn das Abtastfreigabesignal "1" am Abtastfreigabesignal-Eingangsanschluss 6 empfangen wird, arbeiten die Abtast-Flipflops 10, 18, 16'' als Schieberegister, um dadurch Abtast-Ein/Abtast-Aus-Operationen durchzuführen.
Wenn hier das von dem Schaltungsabschnitt 2 gelieferte Signal geprüft wird, wird die Abtast-Ein-Operation durchgeführt, wodurch das Auswählsignal "0" in das Abtast-Flipflop 10 eingegeben wird. Als Folge wählt der Selektor 12 das von dem Schaltungsabschnitt 2 gelieferte Signal aus. Wie oben beschrieben, wird das von dem Schaltungsabschnitt 2 gelieferte Signal über den Anschluss D in das Abtast-Flipflop 16'' eingegeben und kann durch die Abtast-Aus-Operation am Abtast-Aus-Anschluss 8 überwacht werden.
Wenn andererseits der Rückstellsignalgenerator geprüft wird, wird das Auswählsignal "1" in das Abtast-Flipflop 10 durch die Abtast-Ein-Operation eingegeben. Als Folge wählt der Se lektor 12 das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal aus. Daher wird, wie oben beschrieben, das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal über den Anschluss D in das Abtast-Flipflop 16'' eingegeben und kann durch die Abtast-Aus-Operation am Abtast-Aus-Anschluss 8 überwacht werden.
Das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal kann folglich durch die Abtastprüfung überwacht werden, ohne einen externen Anschluss zum Überwachen hinzuzufügen.
Wenn in der in 9 gezeigten integrierten Halbleiterschaltung das Timing mit einem statischen Timing-Analysator statisch analysiert wird, kann der statische Timing-Analysator einen Einstellfehler oder Haltefehler bezüglich des Abtast-Flipflops 16 mitteilen. In der ingegrierten Halbleiterschaltung der vierten Ausführung erreicht jedoch das von dem Rückstellsignalgenerator 15 gelieferte Rückstellsignal nicht sowohl den Anschluss R als auch D des gleichen Abtast-Flipflops. Selbst wenn das Timing mit einem statischen Timing-Analysator statisch analysiert wird, resultiert kein Einstellfehler oder Haltefehler aus dem von dem Rückstellsignalgenerator 15 eingegebenen Signal. Als Ergebnis kann ein Entwurfsprozess effizienter durchgeführt werden.
Das Verfahren zum Entwerfen der in 10 gezeigten integrierten Halbleiterschaltung wird in der gleichen Weise wie das Verfahren zum Entwerfen der integrierten Halbleiterschaltung der zweiten Ausfühung durchgeführt. Die Beschreibung desselben wird daher hier weggelassen.
Bei dieser Ausführung wird der zweite Schaltungsabschnitt als der Rückstellsignalgenerator 15 implementiert. Alternativ kann der zweite Schaltungsabschnitt natürlich als ein Stellsignalgenerator 21, wie in 12 gezeigt, implementiert werden. In einem solchen Fall enthält das Abtast-Flipflop 18 einen Stelleingang S statt des Anschlusses R, wie in 12 gezeigt.
In der vorangehenden Beschreibung wird der zweite Schaltungsabschnitt als der Taktsignalgenerator 9, der Rückstellsignalgenerator 15 oder der Stellsignalgenerator 21 implementiert. Die vorliegende Erfindung ist jedoch nicht darauf begrenzt. Zum Beispiel kann im Fall einer komplizierten Kombinationsschaltung ein Teil der Kombinationsschaltung als der zweite Schaltungsabschnitt implementiert werden, oder eine nachfolgende Schaltung kann als der zweite Schaltungsabschnitt implementiert werden.

Claims

Integrierte Halbleiterschaltung, die umfasst: einen Abtastweg, der eine Reihenverbindung einer Auswählsignal-Ausgabeschaltung (10) und einer ersten Speichervorrichtung (11) umfasst, wobei die erste Speichervorrichtung (11) einen Daten-Eingangsanschluss (D) und einen Steueranschluss enthält; einen ersten Schaltungsabschnitt (2), der Daten erzeugt, die dem Daten-Eingangsanschluss (D) der ersten Speichervorrichtung (11) während normaler Funktion zuzuführen sind; und einen zweiten Schaltungsabschnitt (9), der ein Signal erzeugt, das dem Steueranschluss der Speichervorrichtung (11) während der normalen Funktion zuzuführen ist; wobei die integrierte Halbleiterschaltung des Weiteren umfasst: einen Selektor (12), der ein Ausgangssignal des ersten Schaltungsabschnitts (2) oder ein Ausgangssignal des zweiten Schaltungsabschnitts (9) auswählt und das ausgewählte Signal dem Daten-Eingangsanschluss (D) der Speichervorrichtung (11) zuführt; und wobei die Auswählsignal-Ausgabeschaltung (10) so eingerichtet ist, dass sie ein Auswählsignal an den Selektor (12) ausgibt und das Auswählsignal einen Auswählvorgang des Selektors (12) anweist, wobei die Auswählsignal-Ausgabeschaltung (10) eine weitere Speichervorrichtung (10) umfasst, die das Auswählsignal empfängt, das extern über den Abtastweg zugeführt wird, und das empfangene Auswählsignal an den Selektor (12) ausgibt, und wobei die Auswählsignal-Ausgabeschaltung (10) das Auswählsignal, das den Selektor (12) anweist, das Ausgangssignal des ersten Schaltungsabschnitts (2) auszuwählen, während der normalen Funktion ausgibt, und das Auswählsignal, das den Selektor anweist, das Ausgangssignal des ersten Schaltungsabschnitts (2) oder das Ausgangssignal des zweiten Schaltungsabschnitts auszuwählen, beim Testen der integrierten Halbleiterschaltung ausgibt.
Integrierte Halbleiterschaltung, die umfasst: einen Abtastweg, der eine Reihenverbindung einer Auswählsignal-Ausgabeschaltung (10), einer ersten Speichervorrichtung (11) und einer zweiten Speichervorrichtung (14) umfasst; wobei die erste Speichervorrichtung (11) einen Steueranschluss enthält; die zweite Speichervorrichtung (14) einen Daten-Eingangsanschluss enthält; einen ersten Schaltungsabschnitt (2), der Daten erzeugt, die dem Daten-Eingangsanschluss der zweiten Speichervorrichtung (14) während normaler Funktion zuzuführen sind; und einen zweiten Schaltungsabschnitt (9), der ein Signal erzeugt, das dem Steueranschluss der ersten Speichervorrichtung (1) während der normalen Funktion zuzuführen ist; wobei die integrierte Halbleiterschaltung des Weiteren umfasst: einen Selektor (12), der ein Ausgangssignal des ersten Schaltungsabschnitts (2) oder ein Ausgangssignal des zweiten Schaltungsabschnitts (9) auswählt und das ausgewählte Signal dem Daten-Eingangsanschluss der zweiten Speichervorrichtung (14) zuführt; und wobei die Auswählsignal-Ausgabeschaltung (10) so eingerichtet ist, dass sie ein Auswählsignal an den Selektor ausgibt und das Auswählsignal einen Auswählvorgang des Selektors (12) anweist, und wobei die Auswählsignal-Ausgabeschaltung (10) das Auswählsignal, das den Selektor (12) anweist, das Ausgangssignal des ersten Schaltungsabschnitts (2) auszuwählen, während der normalen Funktion ausgibt, und das Auswählsignal, das den Selektor anweist, das Ausgangssignal des ersten Schaltungsabschnitts (2) oder das Ausgangssignal des zweiten Schaltungsabschnitts (9) auszuwählen, während des Testens der integrierten Halbleiterschaltung ausgibt.
Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei der Steueranschluss ein Taktsignal-Eingangsanschluss ist und der zweite Schaltungsabschnitt (9) ein Taktsignalgenerator zum Erzeugen eines Taktsignals ist.
Integrierte Halbleiterschaltung nach Anspruch 3, die des Weiteren einen zweiten Selektor (13) umfasst, wobei der zweite Selektor (13) das Ausgangssignal des zweiten Schaltungsabschnitts (9) während der normalen Funktion auswählt, ein Taktsignal, das von einer anderen Schaltung (5) als dem zweiten Schaltungsabschnitt zugeführt wird, beim Testen der integrierten Halbleiterschaltung auswählt und das ausgewählte Signal dem Steueranschluss der ersten Speichervorrichtung (11) zuführt.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 oder 2, wobei der Steueranschluss ein Rücksetzsignal-Eingangsanschluss ist und der zweite Schaltungsabschnitt ein Rücksetzsignalgenerator (15) zum Erzeugen eines Rücksetzsignals ist.
Integrierte Halbleiterschaltung nach einem der Ansprüche 1 oder 2, wobei der Steueranschluss ein Setzsignal-Eingangsanschluss ist und der zweite Schaltungsabschnitt (9) ein Setzsignalgenerator (21) zum Erzeugen eines Setzsignals ist.
Integrierte Halbleiterschaltung nach Anspruch 2, wobei die Auswählsignal-Ausgabeschaltung (10) eine dritte Speichervorrichtung (10) umfasst, und wobei die dritte Speichervorrichtung das Auswählsignal empfängt, das extern über den Abtastweg zugeführt wird, und das empfangene Auswählsignal an den Selektor (12) ausgibt, und die dritte Speichervorrichtung (10) umfasst: einen Daten-Eingangsanschluss (SE), der stets ein Auswählsignal empfängt, das anweist, dass der Selektor das Ausgangssignal des ersten Schaltungsabschnitts (2) auswählt; einen Abtastdaten-Eingangsanschluss (3, Si), der das Auswählsignal empfängt, das extern über den Abtastweg zugeführt wird; und einen Ausgangsanschluss (Q), der das Auswählsignal an den Selektor (12) ausgibt, und wobei die dritte Speichervorrichtung ein Abtastfreigabesignal empfängt, das extern zugeführt wird, das Auswählsignal, das an dem Daten-Eingangsanschluss (SE) empfangen wird, über den Ausgangsanschluss ausgibt, wenn das Abtastfreigabesignal nicht eingegeben wird, und das Auswählsignal, das an dem Abtastdaten-Eingangsanschluss (Si) empfangen wird, über den Ausgangsanschluss (Q) ausgibt, wenn das Abtastfreigabesignal eingegeben wird.
Verfahren zum Entwickeln einer integrierten Halbleiterschaltung zum Testen der Funktion einer internen Schaltung, wobei das Verfahren die folgenden Schritte umfasst: Eingeben einer Netzliste einer integrierten Halbleiterschaltung, die enthält: eine erste Speichervorrichtung (11), die einen Daten-Eingangsanschluss und einen Steueranschluss enthält; einen ersten Schaltungsabschnitt (2), der Daten erzeugt, die dem Daten-Eingangsanschluss der ersten Speichervorrichtung (11) zuzuführen sind, und einen zweiten Schaltungsabschnitt (9), der ein Signal erzeugt, das dem Steueranschluss der ersten Speichervorrichtung (11) zuzuführen ist; Hinzufügen eines Selektors (12) und einer Auswählsignal-Ausgabeschaltung (10) zu der integrierten Halbleiterschaltung, wobei der Selektor (12) ein Ausgangssignal des ersten Schaltungsabschnitts (2) oder ein Ausgangssignal des zweiten Schaltungsabschnitts (9) auswählt und das ausgewählte Signal dem Daten-Eingangsanschluss der Speichervorrichtung zuführt, die Auswählsignal-Ausgabeschaltung (10) ein Auswählsignal, das einen Auswählvorgang des Selektors anweist, an den Selektor (12) ausgibt und die Auswählsignal-Ausgabeschaltung (10) eine weitere Speichervorrichtung (10) umfasst, die das Auswählsignal empfängt, das extern über einen Abtastweg zugeführt wird, und das empfangene Auswählsignal an den Selektor (12) ausgibt; und Ausbilden der Speichervorrichtung mit einem Scan-Flip-Flop; und wobei der Abtastweg eine Reihenverbindung der Auswählsignal-Ausgabeschaltung (10) und der ersten Speichervorrichtung (11) in der integrierten Halbleiterschaltung umfasst.
Verfahren zum Entwickeln einer integrierten Halbleiterschaltung zum Testen der Funktion einer internen Schaltung, wobei das Verfahren die folgenden Schritte umfasst: Eingeben einer Netzliste einer integrierten Halbleiterschaltung, die enthält: eine erste Speichervorrichtung (11), die einen Steueranschluss enthält; eine zweite Speichervorrichtung (14), die einen Daten-Eingangsanschluss enthält; einen ersten Schaltungsabschnitt (2), der Daten erzeugt, die dem Daten-Eingangsanschluss der zweiten Speichervorrichtung zuzuführen sind; und einen zweiten Schaltungsabschnitt (9), der ein Signal erzeugt, das dem Steueranschluss der ersten Speichervorrichtung (11) zuzuführen ist; Hinzufügen eines Selektors (12) und einer Auswählsignal-Ausgabeschaltung (10) zu der integrierten Halbleiterschaltung, wobei der Selektor (12) ein Ausgangssignal des ersten Schaltungsabschnitts (2) oder ein Ausgangssignal des zweiten Schaltungsabschnitts (9) auswählt und das ausgewählte Signal dem Daten-Eingangsanschluss der zweiten Speichervorrichtung (14) zuführt, die Auswählsignal-Ausgabeschaltung ein Auswählsignal, das einen Auswählvorgang des Selektors anweist, an den Selektor (12) ausgibt und die Auswählsignal-Ausgabeschaltung eine dritte Speichervorrichtung (10) umfasst, die das extern zugeführte Auswählsignal empfängt und das empfangene Auswählsignal an den Selektor (12) ausgibt; Ausbilden der ersten (11) und der zweiten (14) Speichervorrichtung mit Scan-Flip-Flops, die in einem Abtastweg der integrierten Halbleiterschaltung enthalten sind.
Verfahren nach Anspruch 8 oder 9, wobei der Steueranschluss ein Taktsignal-Eingangsanschluss ist und wobei der zweite Schaltungsabschnitt (9) ein Taktsignalgenerator zum Erzeugen eines Taktsignals ist.
Verfahren nach Anspruch 8 oder 9, das des Weiteren den Schritt des Hinzufügens eines zweiten Selektors (13) zu der integrierten Halbleiterschaltung umfasst, wobei der zweite Selektor (13) das Ausgangssignal des zweiten Schaltungsabschnitts oder ein Taktsignal auswählt, das von einer anderen Schaltung als dem zweiten Schaltungsabschnitt zugeführt wird, und das ausgewählte Signal dem Steueranschluss der ersten Speichervorrichtung (11) zuführt.
Verfahren nach einem der Ansprüche 8 und 9, wobei der Steueranschluss ein Rücksetzsignal-Eingangsanschluss ist und wobei der zweite Schaltungsabschnitt (9) ein Rücksetzsignalgenerator (15) zum Erzeugen eines Rücksetzsignals ist.
Verfahren nach einem der Ansprüche 8 und 9, wobei der Steueranschluss ein Setzsignal-Eingangsanschluss ist und der zweite Schaltungsabschnitt ein Setzsignalgenerator (21) zum Erzeugen eines Setzsignals ist.
Verfahren nach Anspruch 9, wobei beim Schritt des Einfügens des Abtastweges in die integrierte Halbleiterschaltung die Speichervorrichtung der Auswählsignal-Ausgabeschaltung (1) durch ein Scan-Flip-Flop ausgebildet wird und in den Abtastweg eingesetzt wird.
Speichermedium, auf dem ein Entwicklungsprogramm zum Entwickeln einer integrierten Halbleiterschaltung zum Testen der Funktion einer internen Schaltung nach einem der Ansprüche 9–14 gespeichert ist.