DE69835131T2 - D/A-Wandlerschaltung und Halbleiterbauelement - Google Patents

D/A-Wandlerschaltung und Halbleiterbauelement Download PDF

Info

Publication number
DE69835131T2
DE69835131T2 DE69835131T DE69835131T DE69835131T2 DE 69835131 T2 DE69835131 T2 DE 69835131T2 DE 69835131 T DE69835131 T DE 69835131T DE 69835131 T DE69835131 T DE 69835131T DE 69835131 T2 DE69835131 T2 DE 69835131T2
Authority
DE
Germany
Prior art keywords
circuit
line
gradation voltage
lines
converter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69835131T
Other languages
English (en)
Other versions
DE69835131D1 (de
Inventor
Semiconductor Energy Lab. Co. Jun Atsugi-shi Koyama
Semiconductor Energy Lab.Co. Ltd. Mitsuaki Atsugi-shi Osame
Semiconductor Energy Lab. Co. Yukio Atsugi-shi Tanaka
Semiconductor Energy Lab.Co. Ltd. Munehiro Atsugi-shi Azami
Semiconductor Energy Lab. Co. Naoko Atsugi-shi Okabe
Semiconductor Energy Lab. Co. Shou Atsugi-shi Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of DE69835131D1 publication Critical patent/DE69835131D1/de
Publication of DE69835131T2 publication Critical patent/DE69835131T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Sachgebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine D/A-Wandlerschaltung zum Wandeln eines digitalen Signals in ein analoges Signal, und, insbesondere, auf eine D/A-Wandlergsschaltung, die in einer Ansteuerschaltung einer Halbleiter-Anzeigevorrichtung verwendet wird.
  • 2. Beschreibung des in Bezug stehenden Stands der Technik
  • In den vergangenen Jahren ist eine Technik zum Herstellen einer Halbleitervorrichtung, bei der ein Halbleiter-Dünnfilm auf einem kostengünstigen Glassubstrat gebildet wird, wie beispielsweise eines Dünnfilm-Transistors (TFT), schnell entwickelt worden. Der Grund ist derjenige, dass eine Anforderung nach einer Halbleiter-Anzeigevorrichtung vom Typ mit aktiver Matrix (insbesondere eine Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix) zugenommen hat.
  • Die Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix ist so strukturiert, dass ein TFT für jeden von mehreren zehn bis mehreren Millionen Pixelbereichen, angeordnet in einer Matrix, angeordnet ist und eine elektrische Ladung, die in die jeweiligen Pixelelektroden hinein- und herausgeht, durch die Schaltfunktion des TFT gesteuert wird.
  • Darunter wird, mit der Verbesserung der Feinheit und der Bildqualität einer Anzeigevorrichtung, die Aufmerksamkeit auf eine Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit einem digitalen Ansteuersystem, die dazu geeignet ist, unter einer hohen Geschwindigkeit angesteuert zu werden, gerichtet.
  • 31 stellt eine herkömmliche Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit digitalem Ansteuersystem dar. Wie in 31 dargestellt ist, umfasst die herkömmliche Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit digitalem Ansteuersystem ein Schieberegister 01 auf der Seite der Source-Signalleitung, Adressenleitungen 02 eines digitalen Decodierers, Verriegelungsschaltungen 03 (LAT1), Verriegelungsschaltungen 04 (LAT2), eine Verriegelungsimpulsleitung 05, D/A- Wandlerschaltungen (digitale/analoge Wandlerschaltungen) 06, Source-Signalleitungen 07, ein Schieberegister 08 auf der Seite einer Gate-Signalleitung, Gate-Signalleitungen (Abtastleitungen) 09, Pixel-TFTs 10, und dergleichen. Hier wird die Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit einem 2-Bit-Digital-Ansteuersystem als Beispiel herahgezogen. Dabei sind, in den Verriegelungsschaltungen LAT1 und LAT2, jeweils zwei Verriegelungsschaltungen in einem Bündel, zur Vereinfachung, dargestellt.
  • Digitale Gradationssignale, zugeführt zu Adressenleitungen 02 (1 und 2) des digitalen Decodierers, werden in die LAT1 Gruppe durch Zeitabstimmungssignale von dem Schieberegister 01 auf der Seite der Source-Signalleitung geschrieben.
  • Eine Zeit, in der ein Schreiben der digitalen Gradationssignale in die LAT1 Gruppe grob abgeschlossen ist, wird als eine Linien- bzw. Zeilen-Periode bezeichnet. Das bedeutet, dass eine Linien-Periode ein Zeitintervall zwischen dem Startpunkt eines Schreibens eines Gradationssignals von dem digitalen Decodierer in die am weitesten links liegende LAT1 und dem Endpunkt eines Schreibens eines Gradationssignals von dem digitalen Decodierer in die am weitesten rechts liegende LAT1 ist.
  • Nachdem das Schreiben der Gradationssignale in die LAT1 Gruppe abgeschlossen ist, werden, wenn ein Verriegelungsimpuls zu der Verriegelungsimpulsleitung 05 synchron zu dem Betriebszeitpunkt des Schieberegisters fließt, die Gradationssignale, die in der Gruppe in der Verriegelung 1 geschrieben sind, alle auf einmal in die LAT2 Gruppe übertragen und werden geschrieben.
  • In der LAT1 Gruppe, die die Übertragung der Gradationssignale in die LAT2 Gruppe abgeschlossen hat, wird ein Schreiben der Gradationssignale, zugeführt zu dem digitalen Decodierer, erneut sequenziell durch ein Signal von dem Schieberegister 01 auf der Seite der Source-Signalleitung ausgeführt.
  • In der zweiten Linien-Periode wird, entsprechend den Gradationssignalen, die zu der LAT2 Gruppe synchron mit dem Start der zweiten Linien-Periode übertragen sind, eine von vier Gradationsspannungen durch die D/A-Wandlerschaltungen 06 ausgewählt.
  • Die ausgewählte Gradationsspannung wird zu der entsprechenden Source-Signalleitung in einer Linien-Periode zugeführt.
  • Durch Wiederholen des vorstehend erwähnten Vorgangs werden Bilder zu dem gesamten Pixelbereich der Flüssigkristall-Anzeigevorrichtung zugeführt.
  • Hier wird die herkömmliche D/A-Wandlerschaltung, verwendet in der vorstehenden Ansteuerschaltung, beschrieben.
  • 32 stellt die D/A-Wandlerschaltung 06 der vorstehenden Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix dar. Wie in 32 dargestellt ist, ist die D/A-Wandlerschaltung 06 aus vier NAND-Schaltungen 22.1 bis 22.4, vier Ansteuer-Spannungsleitungen (V0 bis V3) 23 und vier P-Kanal-TFTs 24.1 bis 24.4 aufgebaut.
  • Eine solche Struktur ist so angepasst, dass einer der vier P-Kanal-TFTs 24.1 bis 24.4 entsprechend zu Signalen, zugeführt von der LAT2 Gruppe zu Signalleitungen 21a und 21b, und deren Inversionssignalen ausgewählt wird. Dann wird eine Spannung an die Source-Signalleitung 07 von der Ansteuer-Spannungsleitung, verbunden mit dem ausgewählten TFT, angelegt.
  • Ein Schaltungsmuster-Diagramm und ein Schaltungs-Diagramm der NAND-Schaltung 22 der vorstehenden D/A-Wandlerschaltung 06 sind in den 33A und 33B, jeweils, dargestellt. In 33A zeigen Verdrahtungsleitungen, die dasselbe Muster haben, dieselben Verdrahtungsschichten an. Die Bezugszeichen 33, 34 und 38 bezeichnen Gate-Elektroden-Verdrahtungsschichten und 35 bis 37 bezeichnen zweite Verdrahtungsschichten, die über den Gate-Elektroden-Verdrahtungsschichten, mit einer isolierenden Schicht, die dazwischengefügt ist, gebildet sind.
  • Das Bezugszeichen 31 bezeichnet eine aktive Halbleiterschicht eines P-Kanal-TFT und 32 bezeichnet eine aktive Halbleiterschicht eines N-Kanal-TFT. Die Bezugszeichen 33 und 34 bezeichnen Gate-Elektroden-Verdrahtungsleitungen und bilden jeweils TFTs Tr1 und Tr4, und TFTs Tr2 und Tr3. Ein Eingangssignal Vin1 wird zu der Gate-Elektroden-Verdrahtungsleitung 34 eingegeben und ein Eingangssignal Vin2 wird zu der Gate-Elektroden-Verdrahtungsleitung 33 eingegeben. Das Bezugszeichen 35 bezeichnet eine Verdrahtungsleitung zum Zuführen einer Spannung von Vdd, die mit Source-Bereichen der TFTs Tr1 und Tr2 verbunden ist. Die zweite Verdrahtungsschicht 36 ist mit Drain-Bereichen der TFTs Tr1 und Tr2 und einem Drain-Bereich des TFT Tr3 verbunden und führt ein Ausgangssignal zu der Gate-Elektroden-Verdrahtungsschicht 38, Vout, zu. Die zweite Verdrahtungsschicht 37 bezeichnet eine GND-Verdrahtungsleitung und ist mit einem Source-Bereich des TFT Tr4 verbunden. Schwarz endende Bereiche 39 zeigen Bereiche an, wo die aktive Halbleiterschicht mit der zweiten Verdrahtungsschicht verbunden ist oder wo die Gate-Elektroden-Verdrahtungsschicht mit der zweiten Verdrahtungsschicht verbunden ist.
  • 33B stellt eine äquivalente Schaltung des Schaltungsmusters der NAND-Schaltung der D/A-Wandlerschaltung, dargestellt in 33A, dar.
  • Gemäß den 33A und 33B sind, in der NAND-Schaltung, viele (5) Bereiche (typischerweise bezeichnet mit dem Bezugszeichen 40) vorhanden, wo die zweite Verdrahtungsschicht mit der aktiven Halbleiterschicht oder der Gate-Elektroden-Verdrahtungsschicht verbunden ist. In diesen Verbindungsbereichen muss, um eine Verschiebung zu kompensieren, die zu dem Zeitpunkt auftritt, wenn ein Kontaktloch für die darüber liegende Verbindung erstellt wird, die aktive Halbleiterschicht größer gemacht werden als dies erforderlich ist. Demzufolge ist dort ein Defekt so vorhanden, dass der gesamte Bereich der Schaltung groß wird.
  • In der vorstehenden 2-Bit-D/A-Wandlerschaltung sind vier solcher NAND-Schaltungen erforderlich. Weiterhin ist, in der gesamten Ansteuerschaltung, die Zahl von erforderlichen D/A-Wandlerschaltungen gleich zu der Anzahl von Source-Signalleitungen. Als eine Folge wird die Rate des Bereichs der D/A-Wandlerschaltungen (NAND-Schaltungen), die die Ansteuerschaltung belegen, groß. Dies ist eine der Ursachen, die die Miniaturisierung einer Halbleiter-Anzeigevorrichtung behindert.
  • Um die Feinheit der Halbleiter-Anzeigevorrichtung zu verbessern, wird es notwendig, die Anzahl von Pixeln zu erhöhen, das bedeutet die Anzahl von Source-Signalleitungen. Allerdings ist, wie vorstehend beschrieben ist, eine D/A-Wandlerschaltung für eine Signalleitung notwendig, was eine der Ursachen ist, die die Verbesserung in der Feinheit behindert.
  • 34 stellt eine andere herkömmliche Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit digitalem Ansteuersystem dar. Wie in 34 dargestellt ist, umfasst die herkömmliche Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix und digitalem Ansteuersystem ein Schieberegister 51 auf der Seite der Source-Signalleitung, Adressenleitungen (a bis d) 52 eines digitalen Decodierers, Verriegelungsschaltungen (LAT1) 53, Verriegelungsschaltungen (LAT2) 54, eine Verriegelungs-Impulsleitung 55, D/A-Wandlerschaltungen 56, Ansteuer-Spannungsleitungen 57, Source-Signalleitungen 58, ein Schieberegister 59 auf der Seite der Gate-Signalleitung, Gate-Signalleitungen (Abtastleitungen) 60, Pixel-TFTs 61, und dergleichen. Hierbei wird zum Beispiel die Flüs sigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix des 4-Bit-Digital-Ansteuersystems herangezogen. Dabei sind, in den Verriegelungsschaltungen LAT1 und LAT2, jeweils vier Verriegelungsschaltungen in einem Bündel zur Vereinfachung dargestellt.
  • Digitale Signale (digitale Gradationssignale), zugeführt zu den Adressenleitungen (a bis d) 52 des digitalen Decodierers, werden sequenziell in die LAT1 Gruppe durch Zeitabstimmungssignale von dem Schieberegister 51 auf der Seite der Source-Signalleitung geschrieben.
  • Eine Zeit, in der ein Schreiben der digitalen Signale in die LAT1 Gruppe ungefähr abgeschlossen ist, wird als eine Linien- bzw. Zeilen-Periode bezeichnet. Das bedeutet, dass eine Linien-Periode ein Zeitintervall zwischen dem Startpunkt eines Schreibens eines digitalen Signals von dem digitalen Decodierer in die am weitesten links liegende LAT1 53 und dem Endpunkt eines Schreibens eines digitalen Signals von dem digitalen Decodierer in die am weitesten rechts liegende LAT1 ist.
  • Nachdem das Schreiben der digitalen Signale in die LAT1 Gruppe abgeschlossen ist, werden, wenn ein Verriegelungs-Impuls zu der Verriegelungs-Impulsleitung 55 synchron mit dem Betriebszeitpunkt des Schieberegisters fließt, die digitalen Signale, die in die Gruppe der Verriegelung 1 hinein geschrieben sind, alle auf einmal in die LAT2 Gruppe übertragen und geschrieben.
  • In der LAT1 Gruppe, die die Übertragung der digitalen Signale in die LAT2 Gruppe abgeschlossen hat, wird ein Schreiben von digitalen Signalen, zugeführt zu dem digitalen Decodierer, erneut sequenziell durch Signale von dem Schieberegister 51 auf der Seite der Source-Signalleitung ausgeführt.
  • In der zweiten einen Linien-Periode werden Spannungen entsprechend zu den digitalen Signalen, übertragen zu der LAT2 Gruppe, zu den Source-Signalleitungen 58 synchron mit dem Start der zweiten einen Linien-Periode zugeführt. In der Ansteuerschaltung, die als ein Beispiel hier angeführt ist, wird eine Wandlung eines digitalen Signals in eine Gradationsspannung in einer solchen Art und Weise ausgeführt, dass die D/A-Wandlerschaltung 56 eine von 16 Gradationsspannungen auswählt.
  • Die ausgewählte Gradationsspannung wird zu der entsprechenden Source-Signalleitung 58 in einer Linien-Periode zugeführt. Durch ein Abtastsignal von dem Schie beregister 59 auf der Seite der Gate-Signalleitung wird eine Umschaltung eines entsprechenden TFT ausgeführt und Flüssigkristall-Moleküle werden angesteuert.
  • Ein Bild (ein Frame bzw. ein Einzelbild) wird durch Wiederholen des vorstehend angegebenen Vorgangs eine bestimmte Anzahl von Malen gebildet, wobei die Anzahl gleich zu der Anzahl von Abtastlinien ist. Allgemein wird, in einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, eine Erneuerung von Bildern mit 60 Einzelbildern pro Sekunde durchgeführt.
  • Hier wird die herkömmliche D/A-Wandlerschaltung 56, die in der vorstehenden, digitalen Ansteuerschaltung verwendet wird, in 35 beschrieben.
  • Die herkömmliche 4-Bit-D/A-Wandlerschaltung umfasst eine Mehrzahl von Schaltern (sw0 bis sw15) und Gradationsspannungs-Leitungen (V0 bis V15). Diese Schaltung ist so ausgelegt, dass einer der Mehrzahl der Schalter (sw0 bis sw15) durch ein 4-Bit-Digital-Signal, zugeführt von der LAT2 Gruppe, ausgewählt wird, und eine Spannung wird zu der Source-Signalleitung 58 von der Gradationsspannungs-Leitung 57, verbunden mit dem ausgewählten Schalter, zugeführt.
  • Eine solche D/A-Wandlerschaltung 56 ist für eine Source-Signalleitung 58 in einer Korrespondenz eins zu eins vorgesehen.
  • In dem Fall der herkömmlichen 4-Bit-D/A-Wandlerschaltung 56, die hier beschrieben ist, ist die Anzahl von Schaltern 16, und die Anzahl von Gradationsspannungs-Leitungen 57 ist 16. In einer tatsächlichen Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix ist der Bereich eines Schalters groß und der gesamte Bereich der Ansteuerschaltung wird groß.
  • Hier wird ein anderes Beispiel einer herkömmlichen 4-Bit-D/A-Wandlerschaltung in 36 beschrieben. Ähnlich zu der 4-Bit-D/A-Wandlerschaltung, die zuvor beschrieben ist, ist die 4-Bit-D/A-Wandlerschaltung, dargestellt in 36, so ausgelegt, dass einer einer Vielzahl von Schaltern (sw0 bis sw15) durch ein 4-Bit-Digital-Signal, zugeführt von der LAT2 Gruppe, ausgewählt ist, und eine Spannung wird zu der Source-Signalleitung von der Gradationsspannungs-Leitung, verbunden mit dem ausgewählten Schalter, zugeführt.
  • In der D/A-Wandlerschaltung, die in 36 dargestellt ist, beträgt die Anzahl von Gradationsspannungs-Leitungen 5 (V0 bis V4), die kleiner als diejenige der zuvor beschriebenen 4-Bit-D/A-Wandlerschaltung ist, wie dies in 35 dargestellt ist. Allerdings beträgt die Anzahl von Schaltern 16. Demzufolge kann der gesamte Bereich der Ansteuerschaltung nicht verringert werden.
  • Obwohl die D/A-Wandlerschaltung, die ein 4-Bit-Digital-Signal besitzt, hier beschrieben ist, wird, wenn die Anzahl von Bits erhöht wird, die Anzahl von Schaltern exponentiell erhöht. Das bedeutet, dass, in einer herkömmlichen D/A-Wandlerschaltung, die ein n-Bit-Digital-Signal besitzt, 2n Schalter erforderlich sind. Demzufolge wird der Bereich einer Ansteuerschaltung groß.
  • Die Größe der Ansteuerschaltung, wie sie vorstehend beschrieben ist, ist eine der Ursachen, die die Miniaturisierung einer Halbleiter-Anzeigevorrichtung, insbesondere einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, behindert.
  • Weiterhin wird es, für den Zweck eines Verbesserns der Feinheit einer Halbleiter-Anzeigevorrichtung, notwendig, die Anzahl von Pixeln zu erhöhen, das bedeutet die Anzahl von Source-Signalleitungen. Allerdings wird, wie vorstehend beschrieben ist, wenn die Anzahl von Source-Signalleitungen erhöht wird, auch die Anzahl von D/A-Wandlerschaltungen erhöht, und der Bereich der Ansteuerschaltung wird erhöht, was eine der Ursachen ist, die die Verbesserung der Feinheit behindert.
  • Die JP 58330231 offenbart einen Sende-Gate-Transistor zum Öffnen und Schließen eines analogen Signals, aufweisend P-Kanal-FETs und N-Kanal-FETs, kombiniert in Reihe und parallel und miteinander verbunden. Wenn binäre Daten zu Flip-Flops eingegeben werden, wird nur eine Schaltung, deren Transistoren mit drei Stufen in Reihe verbunden sind und alle leitend sind, ein Terminal, und eine Zweiwege-Übertragung eines analogen Signals zwischen dem Terminal und einem Eingabe/Ausgabe-Terminal wird durchgeführt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Aus den Gründen, die vorstehend beschrieben sind, ist eine D/A-Wandlerschaltung mit einem kleinen Bereich äußerst erwünscht.
  • Die vorliegende Erfindung ist im Hinblick auf die vorstehenden Probleme gemacht worden, und eine Aufgabe davon ist es, eine D/A-Wandlerschaltung, die in ihrem Bereich klein ist, zu schaffen.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine D/A-Wandlerschaltung die Merkmale auf, wie sie in Anspruch 1 spezifiziert sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den beigefügten Zeichnungen:
  • 1 zeigt eine D/A-Wandlerschaltung gemäß einer Ausführungsform 1 der vorliegenden Erfindung;
  • 2 zeigt eine D/A-Wandlerschaltung gemäß einer Ausführungsform 2 der vorliegenden Erfindung;
  • 3 zeigt eine Ansicht, die Kreuzungen von zwei oder mehr Verdrahtungsleitungen darstellt;
  • 4 zeigt eine D/A-Wandlerschaltung gemäß einer Ausführungsform 3 der vorliegenden Erfindung;
  • 5A zeigt ein Schaltungsmuster-Diagramm einer D/A-Wandlerschaltung gemäß einer Ausführungsform 3 der vorliegenden Erfindung und 5B ist ein äquivalentes Schaltungs-Diagramm davon;
  • 6 zeigt eine D/A-Wandlerschaltung gemäß einer Ausführungsform 4 der vorliegenden Erfindung;
  • 7 zeigt eine schematische, strukturelle Ansicht einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit einer D/A-Wandlerschaltung gemäß einer Ausführungsform 6 der vorliegenden Erfindung;
  • 8 zeigt ein Schaltungs-Diagramm einer Verriegelungsschaltung gemäß Ausführungsform 6;
  • 9 zeigt eine strukturelle Ansicht einer D/A-Wandlerschaltung gemäß einer Ausführungsform 6 der vorliegenden Erfindung;
  • 10 zeigt eine Ansicht, die ein Beispiel einer D/A-Wandlerschaltung gemäß einer Ausführungsform 6 der vorliegenden Erfindung darstellt;
  • 11 zeigt eine strukturelle Ansicht einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix mit einer D/A-Wandlerschaltung gemäß Ausführungsform 7 der vorliegenden Erfindung;
  • 12 zeigt eine strukturelle Ansicht einer D/A-Wandlerschaltung gemäß einer Ausführungsform 7 der vorliegenden Erfindung;
  • 13 zeigt eine Ansicht, die ein Beispiel einer D/A-Wandlerschaltung gemäß einer Ausführungsform 7 der vorliegenden Erfindung darstellt;
  • 14 zeigt eine Ansicht, die ein Beispiel einer D/A-Wandlerschaltung gemäß einer Ausführungsform 7 der vorliegenden Erfindung darstellt;
  • 15 zeigt ein Schaltungsmuster-Diagramm einer D/A-Wandlerschaltung gemäß einer Ausführungsform 7 der vorliegenden Erfindung;
  • 16A bis 16D zeigen Ansichten, die ein Herstellungsverfahren einer Flüssigkristall-Anzeigevorrichtung, versehen mit einer D/A-Wandlerschaltung gemäß Ausführungsform 6 der vorliegenden Erfindung, darstellen;
  • 17A bis 17D zeigen Ansichten, die das Herstellungsverfahren der Flüssigkristall-Anzeigevorrichtung, versehen mit der D/A-Wandlerschaltung gemäß Ausführungsform 6 der vorliegenden Erfindung, darstellen;
  • 18 zeigt eine Ansicht, die das Herstellungsverfahren der Flüssigkristall-Anzeigevorrichtung, versehen mit der D/A-Wandlerschaltung gemäß Ausführungsform 6 der vorliegenden Erfindung, darstellt;
  • 19 zeigt eine Ansicht, die eine Ausführungsform einer Flüssigkristall-Anzeigevorrichtung, versehen mit einer D/A-Wandlerschaltung gemäß Ausführungsform 6 der vorliegenden Erfindung, darstellt;
  • 20 zeigt ein Blockdiagramm einer Halbleiter-Anzeigevorrichtung gemäß Ausführungsform 8 der vorliegenden Erfindung;
  • 21 zeigt eine strukturelle Schaltungsansicht einer Selektor-Schaltung (einem Schalter-Schaltkreis) gemäß Ausführungsform 8 der vorliegenden Erfindung;
  • 22 zeigt eine strukturelle Schaltungsansicht einer Selektor-Schaltung (Schalter-Schaltkreis) gemäß Ausführungsform 8 der vorliegenden Erfindung;
  • 23 zeigt ein Zeit-Diagramm einer Selektor-Schaltung gemäß Ausführungsform 8 der vorliegenden Erfindung;
  • 24A und 24B zeigen fotografische Ansichten einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix gemäß Ausführungsform 7 der vorliegenden Erfindung;
  • 25 zeigt eine Oszilloskop-Ansicht eines Ausgangssignals einer D/A-Wandlerschaltung gemäß Ausführungsform 27 der vorliegenden Erfindung;
  • 26 zeigt eine Oszilloskop-Ansicht eines Ausgangssignals einer D/A-Wandlerschaltung gemäß Ausführungsform 7 der vorliegenden Erfindung;
  • 27 zeigt eine fotografische TEM-Ansicht eines CGS gemäß Ausführungsform 6;
  • 28 zeigt eine fotografische TEM-Ansicht von Hochtemperatur-Polysilizium gemäß Ausführungsform 6;
  • 29A und 29B zeigen fotografische Ansichten, die Elektrodenstrahl-Diffraktionsmuster von CGS und Hochtemperatur-Polysilizium gemäß Ausführungsform 6 darstellen;
  • 30A und 30B zeigen fotografische TEM-Ansichten von CGS und Hochtemperatur-Polysilizium gemäß Ausführungsform 6;
  • 31 zeigt eine schematische, strukturelle Ansicht einer herkömmlichen Flüssigkristall-Anzeigevorrichtung;
  • 32 zeigt ein Schaltungsdiagramm einer herkömmlichen D/A-Wandlerschaltung;
  • 33A und 33B zeigen jeweils ein herkömmliches Schaltungsmuster-Diagramm einer NAND-Schaltung und deren äquivalentes Schaltungsdiagramm;
  • 34 zeigt eine strukturelle Ansicht einer herkömmlichen Flüssigkristall-Anzeigevorrichtung mit einem digitalen Ansteuersystem;
  • 35 zeigt eine Ansicht, die eine herkömmliche D/A-Wandlerschaltung, verwendet in einer herkömmlichem Flüssigkristall-Anzeigevorrichtung mit digitalem Ansteuersystem, darstellt; und
  • 36 zeigt eine Ansicht, die eine herkömmliche D/A-Wandlerschaltung, verwendet in einer herkömmlichen Flüssigkristall-Anzeigevorrichtung mit digitalem Ansteuersystem, darstellt.
  • 37A bis 37F zeigen Ansichten, die Strukturen von elektronischen Geräten entsprechend zu Ausführungsform 9 der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Details einer D/A-Wandlerschaltung der vorliegenden Erfindung werden unter Bezugnahme auf die Ausführungsformen nachfolgend beschrieben. Allerdings sind die D/A-Wandlerschaltungen, die in den nachfolgenden Ausführungsformen dargestellt sind, nur einige Beispiele der vorliegenden Erfindung, und die D/A-Wandlerschaltung der vorliegenden Erfindung ist nicht auf diese beschränkt.
  • Eine D/A-Wandlerschaltung der vorliegenden Erfindung ist eine D/A-Wandlerschaltung vom Typ mit Widerstands-Spannungsteilung, die dazu geeignet ist, ein n-Bit (n ≥ 2, n ist eine natürliche Zahl) digitales Signal in ein analoges Signal umzuwandeln. Die D/A-Wandlerschaltung der vorliegenden Erfindung wählt eine von 2n Span nungsleitungen entsprechend einem n-Bit-Digital-Signal, zugeführt von einem digitalen Decodierer, aus und führt die Spannung zu einer spezifischen Signalleitung zu.
  • Eine Schaltung, die N-Kanal-TFTs, verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung, die n P-Kanal-TFTs, verbunden in Reihe miteinander, umfasst, und eine Schaltung, die die vorstehenden Schaltungen umfasst, die in Reihe miteinander verbunden sind, ist parallel zu jeder aller Spannungsleitungen verbunden. Adressenleitungen (oder Leitungen zum Zuführen von Inversionssignalen) von einem digitalen Decodierer sind mit Gate-Elektroden der TFTs verbunden, was die jeweiligen Schaltungen bildet. Ein Umschalten der jeweiligen TFTs wird durch ein digitales Signal, zugeführt zu den Adressenleitungen, gesteuert. Ein Verbindungsbereich zwischen der Schaltung, die n N-Kanal-TFTs umfasst, verbunden in Reihe miteinander, und die Schaltung, die die n P-Kanal-TFTs, verbunden in Reihe miteinander, besitzt, ist mit einer Source-Signalleitung verbunden.
  • Die D/A-Wandlerschaltung der vorliegenden Erfindung wird in weiterem Detail unter Bezugnahme auf die nachfolgenden Ausführungsformen beschrieben. Allerdings ist die D/A-Wandlerschaltung der vorliegenden Erfindung nicht auf die nachfolgenden Ausführungsformen beschränkt.
  • [Ausführungsform 1]
  • In dieser Ausführungsform wird ein Beispiel einer D/A-Wandlerschaltung der vorliegenden Erfindung beschrieben. In dieser Ausführungsform ist, obwohl die Beschreibung unter Verwendung einer 2-Bit-D/A-Wandlerschaltung als ein Beispiel vorgenommen wird, die vorliegende Erfindung nicht hierauf beschränkt, sondern eine D/A-Wandlerschaltung, die ein Signal von mehr als 2 Bits besitzt, kann realisiert werden.
  • In dieser Ausführungsform wird eine Beschreibung in Bezug auf eine D/A-Wandlerschaltung, enthalten in einer Gradationsschaltung einer Flüssigkristall-Anzeigevorrichtung, mit einer Anzahl von Pixeln von 1920 × 1080 in der Horizontalen und Vertikalen als ein Beispiel, vorgenommen. Die Ansteuerschaltung der Flüssigkristall-Anzeigevorrichtung, die in dieser Ausführungsform beschrieben ist, umfasst eine D/A-Wandlerschaltung pro Source-Signalleitung. Das bedeutet, dass die Ansteuerschaltung der Flüssigkristall-Anzeigevorrichtung, erläutert in dieser Ausführungsform, 1920 D/A-Wandlerschaltungen umfasst.
  • 1 stellt eine D/A-Wandlerschaltung dieser Ausführungsform dar. Ein digitales Signal von einer Verriegelungsschaltung, oder dergleichen, wird zu Signalleitungen 101 (a, b, Inversion a und Inversion b) zugeführt.
  • Wie in 1 dargestellt ist, umfasst die D/A-Wandlerschaltung dieser Ausführungsform 8 N-Kanal-TFTs (Tr3.1, Tr3.2, Tr2.1, Tr2.2, Tr1.1, TR1.2, Tr0.1 und Tr0.2) und 8 P-Kanal-TFTs (Tr3.3, Tr3.4, Tr2.3, Tr2.4, Tr1.3, Tr1.4, Tr0.3 und Tr0.4), und vier Gradationsspannungs-Leitungen 102 (V0 bis V3). Eine Spannung, die zwischen den Gradationsspannungs-Leitungen V3 bis V0 angelegt ist, wird widerstandsmäßig so unterteilt, dass eine erwünschte Spannung an jeder der vier Gradationsspannungs-Leitungen V3 bis V0 angelegt wird. Die höchste Spannung, die zu einer Ausgangsleitung zugeführt wird, wird an die Gradationsspannungs-Leitung V3 angelegt, und die niedrigste Spannung wird an die Gradationsspannungs-Leitung V0 angelegt.
  • Spannungen können unabhängig an die vier Gradationsspannungs-Leitungen V3 bis V0 angelegt werden. Allerdings ist es, auch in diesem Fall, notwendig, die Anordnung so auszulegen, dass die höchste Spannung, zugeführt zu der Ausgangsleitung, an die Gradationsspannungs-Leitung V3 angelegt wird, und die niedrigste Spannung an die Gradationsspannungs-Leitung V0 angelegt wird.
  • Es wird nun die Aufmerksamkeit auf die Gradationsspannungs-Leitung V3 gerichtet. Eine solche Struktur ist derart angepasst, dass eine Schaltung, die zwei N-Kanal-TFTs (Tr3.1 und Tr3.2), verbunden in Reihe miteinander, umfasst, und eine Schaltung, die zwei P-Kanal-TFTs (Tr3.3 und Tr3.4), verbunden in Reihe miteinander, umfasst, sind miteinander verbunden sind, und beide Enden einer Schaltung, die die zwei Schaltungen umfasst, die miteinander verbunden sind, sind mit der Gradationsspannungs-Leitung V3 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von einer Verriegelungsschaltung, oder dergleichen, sind jeweils mit Gate-Elektroden der TFTs Tr3.1, Tr3.2, Tr3.3 und Tr3.4 verbunden. Eine Umschaltung der TFTs Tr3.1, Tr3.2, Tr3.3 und Tr3.4 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V3, zu einer Ausgangsleitung 103, verbunden mit einer Source-Signalleitung, zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V2 gerichtet. Eine solche Struktur wird so angewandt, dass eine Schaltung, die zwei N-Kanal- TFTs (Tr2.1 und Tr2.2), verbunden in Reihe miteinander, umfasst, mit einer Schaltung verbunden ist, die zwei P-Kanal-TFTs (Tr2.3 und Tr2.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die die zwei Schaltungen, verbunden miteinander, umfasst, sind miteinander mit der Gradationsspannungs-Leitung V2 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung, oder dergleichen, sind jeweils mit Gate-Elektroden der TFTs Tr2.1, Tr2.4, Tr2.3 und Tr2.2 verbunden. Eine Umschaltung der TFTs Tr2.1, Tr2.4, Tr2.3 und Tr2.2 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V2, zu der Ausgangsleitung 103, verbunden mit der Source-Signalleitung, zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V1 gerichtet. Eine solche Struktur ist derart angewandt, dass eine Schaltung, die zwei N-Kanal-TFTs (Tr1.1 und Tr1.2), verbunden in Reihe miteinander, umfasst, mit einer Schaltung verbunden ist, die zwei P-Kanal-TFTs (Tr1.3 und Tr1.4), verbunden in Reihe miteinander, umfasst und beide Enden einer Schaltung, die die zwei Schaltungen, verbunden miteinander, umfasst, sind mit der Gradationsspannungs-Leitung V2 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung, oder dergleichen, sind mit Gate-Elektroden der TFTs Tr1.3, Tr1.4, Tr1.1 und Tr1.4, jeweils, verbunden. Eine Umschaltung der TFTs Tr1.3, Tr1.2, Tr1.1 und Tr1.4 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V1, zu der Ausgangsleitung 103, verbunden mit der Source-Signalleitung, zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V0 gerichtet. Eine solche Struktur ist derart angewandt, dass eine Schaltung, die zwei N-Kanal-TFTs (Tr0.1 und Tr0.2), verbunden in Reihe miteinander, besitzt, mit einer Schaltung verbunden ist, die zwei P-Kanal-TFTs (Tr0.3 und Tr0.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die zwei Schaltungen, verbunden miteinander, umfasst, sind mit der Gradationsspannungs-Leitung V0 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung, oder dergleichen, sind jeweils mit Gate-Elektroden der TFTs Tr0.3, Tr0.4, Tr0.1 und Tr0.2 verbunden. Eine Um schaltung der TFTs Tr0.3, Tr0.4, Tr0.1 und Tr0.2 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V0, zu der Ausgangsleitung 103, verbunden mit der Source-Signalleitung, zugeführt.
  • Die nachfolgende Tabelle 1 stellt Gradationsspannungs-Leitungen, ausgewählt durch digitale Signale, zugeführt zu den Signalleitungen a, b, Inversion a und Inversion b, dar.
  • [Tabelle 1]
    Figure 00140001
  • Tabelle 1 zeigt, dass eine Gradationsspannungs-Leitung durch ein digitales Signal, zugeführt zu den Signalleitungen a, b, Inversion a und Inversion b, ausgewählt wird, und eine Spannung zu einer Source-Signalleitung zugeführt wird.
  • In dieser Ausführungsform ist die vorstehende D/A-Wandlerschaltung für eine Source-Signalleitung in einer Korrespondenz eins zu eins vorgesehen.
  • Allerdings ist es auch möglich, die Anzahl von D/A-Wandlerschaltungen durch Vorsehen einer Auswahlschaltung an einem Bereich, wo ein digitales Signal von der Verriegelungsschaltung zu der D/A-Wandlerschaltung zugeführt wird, und/oder einem Bereich, wo eine Spannung von der D/A-Wandlerschaltung zu der Source-Signalleitung zugeführt wird, zu verringern. Ein konkretes Verfahren ist in der Japanischen Patentanmeldung No. Hei 9-286098 im Detail offenbart.
  • In dieser Ausführungsform ist die Beschreibung in Bezug auf eine einer Vielzahl von D/A-Wandlerschaltungen, installiert in der Ansteuerschaltung, vorgenommen worden. Tatsächlich ist eine Mehrzahl von D/A-Wandlerschaltungen (in dieser Ausführungsform 1920 Schaltungen) vorhanden und alle D/A-Wandlerschaltungen umfassen gemeinsam die Gradationsspannungs-Leitungen.
  • Die D/A-Wandlerschaltung dieser Ausführungsform kann integral auf einem isolierenden Substrat, wie beispielsweise einem Quarzsubstrat oder einem Glassubstrat, zusammen mit anderen Ansteuerschaltungen und anderen peripheren Vorrichtungen der Flüssigkristall-Anzeigevorrichtung, gebildet werden. Die zwei P-Kanal-TFTs und die zwei N-Kanal-TFTs, verbunden mit jeder der Gradationsspannungs-Leitungen der D/A-Wandlerschaltung dieser Ausführungsform, können auf derselben Halbleiterschicht gebildet sein. Alternativ können zwei unabhängige P-Kanal-TFTs und zwei unabhängige N-Kanal-TFTs durch Metallverdrahtungsleitungen, oder dergleichen, über Kontakte, verbunden sein. Allerdings ist der erstere Fall bevorzugt, da der Bereich der D/A-Wandlerschaltung klein gemacht werden kann.
  • [Ausführungsform 2]
  • In dieser Ausführungsform wird ein anderes Beispiel einer D/A-Wandlerschaltung der vorliegenden Erfindung beschrieben. In dieser Ausführungsform ist, obwohl die Beschreibung in Bezug auf eine 2-Bit-D/A-Wandlerschaltung als ein Beispiel vorgenommen wird, die vorliegende Erfindung nicht hierauf beschränkt, sondern eine D/A-Wandlerschaltung, die ein Signal mit mehr als 2 Bits besitzt, kann realisiert werden. Auch wird, in dieser Ausführungsform, eine Beschreibung in Bezug auf eine D/A-Wandlerschaltung, installiert in einer Gradationsschaltung einer Flüssigkristall-Anzeigevorrichtung, mit der Anzahl von Pixeln von 1920 × 1080 horizontal und vertikal, als ein Beispiel, vorgenommen.
  • 2 stellt eine D/A-Wandlerschaltung dieser Ausführungsform dar. Ein digitales Signal von einer Verriegelungsschaltung, oder dergleichen, wird zu Signalleitungen 201 (a, b, Inversion a und Inversion b) zugeführt.
  • Wie in 2 dargestellt ist, umfasst die D/A-Wandlerschaltung dieser Ausführungsform 8 N-Kanal-TFTs (Tr3.1, Tr3.2, Tr2.3, Tr2.4, Tr1.1, TR1.2, Tr0.3 und Tr0.4) und 8 P-Kanal-TFTs (Tr3.3, Tr3.4, Tr2.1, Tr2.2, Tr1.3, Tr1.4, Tr0.1 und Tr0.2), und vier Gradationsspannungs-Leitungen 202 (V0 bis V3).
  • Es ist zu sehen, dass die Positionen der Schaltungen zum Auswählen dritter und vierter Gradationsspannungs-Leitungen gegenüber dem Vorstehenden nach rechts verschoben sind. Weiterhin ist, obwohl die vier Gradationsspannungs-Leitungen V3 bis V0 in der Reihenfolge von V3, V0, V1 und V2 angeordnet sind, die Anordnung der Schaltung, aufgebaut aus den N-Kanal-TFTs, und der Schaltung, aufgebaut aus den P-Kanal-TFTs, an jeder einen Stufe der Gradationsspannungs-Leitungen umgekehrt.
  • Eine erwünschte Spannung wird zu jeder der vier Gradationsspannungs-Leitungen V3 bis V0 durch eine Widerstandsteilung einer Spannung, angelegt zwischen den Gradationsspannungs-Leitungen V3 bis V0, zugeführt. Die höchste Spannung, die zu der Source-Signalleitung zugeführt ist, wird an die Gradationsspannungs-Leitung V3 angelegt, und die niedrigste Spannung wird an die Gradationsspannungs-Leitung V0 angelegt.
  • Das bedeutet, dass Spannungen, zugeführt zu den Gradationsspannungs-Leitungen V0 bis V3, in einer Richtung von der Gradationsspannungs-Leitung V0 zu der Gradationsspannungs-Leitung V3 hoch werden. Hierbei werden, wenn die niedrigste Gradationsspannungs-Leitung V0 zu einer ersten Gradationsspannungs-Leitung gemacht wird, die Gradationsspannungs-Leitung V1 zu einer zweiten Gradationsspannungs-Leitung gemacht, die Gradationsspannungs-Leitung V2 wird zu einer dritten Gradationsspannungs-Leitung gemacht und die Gradationsspannungs-Leitung V3 zu einer vierten Gradationsspannungs-Leitung gemacht wird, die vierte Gradationsspannungs-Leitung V3 und die erste Gradationsspannungs-Leitung V0 benachbart zueinander (in einem Paar) angeordnet, und die Anordnung einer Schaltung, die zwei P-Kanal-TFTs umfasst, und eine Schaltung, die zwei N-Kanal-TFTs, verbunden mit jeder der Gradationsspannungs-Leitungen, umfasst, wird zwischen den benachbarten Gradationsspannungs-Leitungen umgekehrt. Auch ist zu sehen, dass die zweite Gradationsspannungs-Leitung V1 und die dritte D/A-Wandlerschaltung V2 benachbart zueinander (in einem Paar) angeordnet sind, und die Anordnung einer Schaltung, die die zwei P-Kanal-TFTs umfasst, und eine Schaltung, die die zwei N-Kanal-TFTs, verbunden mit jeder der Gradationsspannungs-Leitungen, umfasst, ist zwischen den benachbarten Gradationsspannungs-Leitungen umgekehrt.
  • Obwohl die Reihenfolge der Anordnung dieser Gradationsspannungs-Leitungen auf den ersten Blick unregelmäßig erscheint, unterliegen sie dennoch einer gewissen Regel. Das bedeutet, dass, wenn die Aufmerksamkeit auf die Zahl jeder der zwei benachbarten Gradationsspannungs-Leitungen gerichtet wird, die Addition der Zahlen der beiden Gradationsspannungs-Leitungen 5 wird, wie beispielsweise die vierte und die erste Gradationsspannungs-Leitung (4 + 1 = 5) oder die zweite und die dritte Gradationsspannungs-Leitung (2 + 3 = 5). Die Zahl von 5 bedeutet 22 + 1 (die Zahl von 2 vermittelt eine 2-Bit-D/A-Wandlerschaltung).
  • Hierbei wird eine n-Bit-D/A-Wandlerschaltung betrachtet. Die Zahl von Gradationsspannungs-Leitungen ist 2n, und die Gradationsspannungs-Leitungen umfassen eine erste Gradationsspannungs-Leitung, zu der die niedrigste Spannung zugeführt wird, und eine 2n-te Gradationsspannungs-Leitung, zu der die höchste Spannung zugeführt wird. In diesem Fall sind zwei benachbarte (die ein Paar bilden) Gradationsspannungs-Leitungen eine x-te (1 ≤ x ≤ 2n; x ist eine ganze Zahl) Gradationsspannungs-Leitung und eine (2n + 1 – x)-te Gradationsspannungs-Leitung. In diesen benachbarten (die ein Paar bilden) zwei Gradationsspannungs-Leitungen ist die Anordnung einer Schaltung, aufgebaut aus den n P-Kanal-TFTs, und eine Schaltung, aufgebaut aus den n N-Kanal-TFTs, zwischen den benachbarten Gradationsspannungs-Leitungen umgekehrt.
  • Eine erwünschte Spannung kann unabhängig zu den vier Gradationsspannungs-Leitungen V3 bis V0 zugeführt werden. Allerdings ist es auch in diesem Fall notwendig, eine solche Struktur zu erstellen, dass die höchste Spannung, zugeführt zu der Source-Signalleitung, zu der Gradationsspannungs-Leitung V3 zugeführt wird, und die niedrigste Spannung zu der Gradationsspannungs-Leitung V0 zugeführt wird.
  • Die Details der Schaltungsstruktur der D/A-Wandlerschaltung dieser Ausführungsform werden nachfolgend beschrieben.
  • Die Aufmerksamkeit wird auf die Gradationsspannungs-Leitung V3 gerichtet. Eine solche Struktur wird angewandt, dass eine Schaltung, die zwei N-Kanal-TFTs (Tr3.1 und Tr3.2) umfasst, die in Reihe miteinander verbunden sind, mit einer Schaltung verbunden ist, die zwei P-Kanal-TFTs (Tr3.3 und Tr3.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die die zwei Schaltungen umfasst, die miteinander verbunden sind, sind mit der Gradationsspannungs-Leitung V3 verbunden. Eine Ausgangsleitung 203, die mit einer Source-Signalleitung verbunden ist, ist mit einem Verbindungsbereich zwischen den zwei Schaltungen (Verbindungsbereich zwischen den TFTs Tr3.2 und Tr3.3) verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von einer Verriegelungsschaltung, oder dergleichen, sind mit Gate-Elektroden der TFTs Tr3.1, Tr3.2, Tr3.3 und Tr3.4, jeweils, verbunden. Ein Umschalten der TFTs Tr3.1, Tr3.2, Tr3.3 und Tr3.4 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Span nung, zugeführt zu der Gradationsspannungs-Leitung V3, zu der Ausgangsleitung 203 zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V0 gerichtet. Eine solche Struktur ist derart angepasst, dass eine Schaltung, die zwei P-Kanal-TFTs (Tr0.1 und Tr0.2), verbunden in Reihe miteinander, umfasst, mit einer Schaltung verbunden ist, die zwei N-Kanal-TFTs (Tr0.3 und Tr0.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die die zwei Schaltungen, verbunden miteinander, umfasst, sind mit der Gradationsspannungs-Leitung V0 verbunden. Die Ausgangsleitung 203 ist mit einem Verbindungsbereich zwischen den zwei Schaltungen (Verbindungsbereich zwischen den TFTs Tr0.2 und Tr0.3) verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung, oder dergleichen, sind mit den Gate-Elektroden der TFTs Tr0.1, Tr0.2, Tr0.3 und Tr0.4, jeweils, verbunden. Ein Umschalten der TFTs Tr0.1, Tr0.2, Tr0.3 und Tr0.4 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V0, zu der Ausgangsleitung 203 zugeführt.
  • Als nächstes wie die Aufmerksamkeit auf die Gradationsspannungs-Leitung V1 gerichtet. Eine solche Struktur wird angewandt, dass eine Schaltung, die zwei N-Kanal-TFTs (Tr1.1 und Tr1.2) umfasst, die in Reihe miteinander verbunden sind, mit einer Schaltung verbunden ist, die zwei P-Kanal-TFTs (Tr1.3 und Tr1.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die die zwei Schaltungen umfasst, die miteinander verbunden sind, sind mit der Gradationsspannungs-Leitung V1 verbunden. Die Ausgangsleitung 203 ist mit einem Verbindungsbereich zwischen den zwei Schaltungen (Verbindungsbereich zwischen den TFTs Tr1.2 und Tr1.3) verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung, oder dergleichen, sind mit Gate-Elektroden der TFTs Tr1.4, Tr1.1, Tr1.2 und Tr1.3, jeweils, verbunden. Ein Umschalten der TFTs Tr1.4, Tr1.1, Tr1.2 und Tr1.3 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V1, zu der Ausgangsleitung 203 zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V2 gerichtet. Eine solche Struktur wird derart angewandt, dass eine Schaltung, die zwei P- Kanal-TFTs (Tr2.1 und Tr2.2), die in Reihe miteinander verbunden sind, umfaßt, mit einer Schaltung verbunden ist, die zwei N-Kanal-TFTs (Tr2.3 und Tr2.4) umfasst, die in Reihe miteinander verbunden sind, und beide Enden einer Schaltung, die zwei Schaltungen, verbunden miteinander, umfasst, sind mit der Gradationsspannungs-Leitung V2 verbunden. Die Ausgangsleitung 203 ist mit einem Verbindungsbereich zwischen den zwei Schaltungen (Verbindungsbereich zwischen den TFTs Tr2.2 und Tr2.3) verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung, oder dergleichen, sind mit Gate-Elektroden der TFTs Tr2.4, Tr2.1, Tr2.2 und Tr2.3, jeweils, verbunden. Ein Umschalten der TFTs Tr2.4, Tr2.1, Tr2.2 und Tr2.3 wird durch ein digitales Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V2, zu der Ausgangsleitung 203 zugeführt.
  • Die nachfolgende Tabelle 2 stellt Gradationsspannungs-Leitungen, ausgewählt durch digitale Signale, zugeführt zu den Signalleitungen a, b, Inversion a und Inversion b, dar.
  • [Tabelle 2]
    Figure 00190001
  • Tabelle 2 zeigt, dass eine Gradationsspannungs-Leitung durch ein digitales Signal, zugeführt zu den Signalleitungen a, b, Inversion a und Inversion b, ausgewählt wird, und eine Spannung zu der Source-Signalleitung zugeführt wird.
  • Wenn die vorstehende Schaltungsstruktur angewandt wird, können, wenn die Signalleitungen a, b, Inversion a und Inversion b von der Gradationsspannungs-Leitung V0 zu der Gradationsspannungs-Leitung V1 hin verdrahtet sind, Überkreuzungen der Verdrahtungsleitungen, andere als Überkreuzungen von nur einer Verdrahtungsleitung mit anderen Verdrahtungsleitungen, beseitigt werden.
  • In 3 bezeichnen die Bezugszeichen 301, 302 und 303 erste Verdrahtungsleitungen (Gate-Elektroden-Verdrahtungsleitungen) und 304 bezeichnet eine zweite Verdrahtungsleitung. Die Bezugszeichen 305 und 306 bezeichnen Bereiche, wo die ersten Verdrahtungsleitungen in Kontakt mit der zweiten Verdrahtungsleitung stehen.
  • Wie in 3 dargestellt ist, wird, allgemein, in dem Fall, bei dem sich Verdrahtungsleitungen kreuzen, die kreuzende Verdrahtungsleitung durch einen isolierenden Film hindurch angeordnet, ein Kontaktloch wird in nur einem Bereich gebohrt, wo ein Kontakt vorgenommen werden sollte, und der Kontakt wird an diesem Bereich vorgenommen. In diesem Fall, muss, im Hinblick auf eine Verschiebung des Kontaktlochs, ein Bereich eines Abschnitts 307 der Verdrahtungsleitung 301 groß gemacht werden. Weiterhin müssen, um eine Kurzschluss-Schaltung zwischen der Verdrahtungsleitung 301 und der Verdrahtungsleitung 303 oder einer Kurzschluss-Schaltung zwischen der Verdrahtungsleitung 302 und der Verdrahtungsleitung 303, zu verhindern, Ränder, wie sie durch X1 und X2 angezeigt sind, ausreichend vorgesehen werden. Demzufolge wird, wenn die Anzahl der Überkreuzungen der Verdrahtungsleitung groß wird, der gesamte Bereich der Schaltung groß.
  • Allerdings kann, in der D/A-Wandlerschaltung dieser Ausführungsform, da die Anzahl von kreuzenden Verdrahtungsleitungen gering ist, der Bereich der Schaltung stark verkleinert werden. Weiterhin kann ein Verringern eines Ertrags aufgrund eines schlechten Kontakts, und dergleichen, auch verhindert werden.
  • In dieser Ausführungsform ist die vorstehende D/A-Wandlerschaltung für eine Source-Signalleitung in einer Korrespondenz eins zu eins vorgesehen. Allerdings ist es auch möglich, die Anzahl von D/A-Wandlerschaltungen durch Vorsehen einer Auswahlschaltung an einem Bereich, wo ein digitales Signal von der Verriegelungsschaltung zu der D/A-Wandlerschaltung zugeführt wird, und/oder an einem Bereich, wo eine Spannung von der D/A-Wandlerschaltung zu der Source-Signalleitung zugeführt wird, zu verringern. Ein konkretes Verfahren ist in der Japanischen Patentanmeldung No. Hei. 9-286098 im Detail offenbart.
  • Die D/A-Wandlerschaltung dieser Ausführungsform kann integral auf einem isolierenden Substrat, wie beispielsweise einem Quarzsubstrat oder einem Glassubstrat, zusammen mit anderen Verdrahtungsschaltungen und anderen peripheren Vorrichtungen der Flüssigkristall-Anzeigevorrichtung gebildet werden. Die zwei P-Kanal-TFTs und die zwei N-Kanal-TFTs, verbunden mit jeder der Gradationsspannungs-Leitungen der D/A- Wandlerschaltung dieser Ausführungsform, können auf derselben Halbleiterschicht gebildet werden. Alternativ können zwei unabhängige P-Kanal-TFTs und zwei unabhängige N-Kanal-TFTs mit Metall-Verdrahtungsleitungen, oder dergleichen, über Kontakte verbunden werden. Allerdings ist der erstere Fall bevorzugt, da der Bereich der D/A-Wandlerschaltung klein gemacht werden kann.
  • [Ausführungsform 3]
  • In dieser Ausführungsform wird, für die D/A-Wandlerschaltung der vorliegenden Erfindung, beschrieben in der Ausführungsform 2, ein spezifischer Fall, bei dem ein 4-Bit-Signal verarbeitet wird, beschrieben.
  • 4 stellt eine D/A-Wandlerschaltung dieser Ausführungsform dar. Auch ist in dieser Ausführungsform nur eine der Vielzahl der D/A-Wandlerschaltungen einer Ansteuerschaltung, verwendet in einer Flüssigkristall-Anzeigevorrichtung, als ein Beispiel angegeben, und dessen Beschreibung wird vorgenommen.
  • Wie in 4 dargestellt ist, umfasst die D/A-Wandlerschaltung dieser Ausführungsform 64 N-Kanal-TFTs, 64 P-Kanal-TFTs und 16 Gradationsspannungs-Leitungen 402 (V0 bis V15). Ein digitales Signal von einer Verriegelungsschaltung, oder dergleichen, wird Signalleitungen 401 (a, b, Inversion c und Inversion d) zugeführt.
  • Eine Schaltung, in der eine Schaltung, die vier P-Kanal-TFTs, verbunden in Reihe miteinander, umfasst, in Reihe mit einer Schaltung verbunden ist, die vier N-Kanal-TFTs, verbunden in Reihe miteinander, umfasst, ist parallel zu jeder aller Gradationsspannungs-Leitungen 402 (V0 bis V15) verbunden. Ein Verbindungsbereich der vorstehenden zwei Schaltungen ist mit einer Ausgangsleitung 403, verbunden mit einer Source-Signalleitung, verbunden.
  • Auch wird in der D/A-Wandlerschaltung dieser Ausführungsform eine der Gradationsspannungs-Leitungen V0 bis V15 durch ein digitales Signal, zugeführt zu den Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d, ausgewählt, und die ausgewählte Gradationsspannung wird zu der Ausgangsleitung 403 zugeführt.
  • Die nachfolgende Tabelle 3 stellt Gradationsspannungs-Leitungen, ausgewählt durch digitale Signale, eingegeben zu den Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d, dar.
  • [Tabelle 3]
    Figure 00220001
  • Tabelle 3 stellt dar, dass eine Gradationsspannungs-Leitung durch ein digitales Signal, eingegeben zu den Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d, ausgewählt wird, und eine Spannung zu der Source-Signalleitung zugeführt wird.
  • Hier wird beschrieben werden, dass die Gradationsspannungs-Leitungen V0 bis V15 entsprechend einer bestimmten, festgelegten Regel, beschrieben in der Ausführungsform 2, angeordnet sind.
  • Zum Beispiel wird die vierte Gradationsspannungs-Leitung V3 als ein Beispiel herangezogen. Da die D/A-Wandlerschaltung dieser Ausführungsform eine 4-Bit-D/A-Wandlerschaltung ist, ist die Gradationsspannungs-Leitung benachbart (gepaart) zu der vierten Gradationsspannungs-Leitung 24 + 1 – 4 = 13, das bedeutet die dreizehnte Gradationsspannungs-Leitung. Die dreizehnte Gradationsspannungs-Leitung ist die Gradations spannungs-Leitung V12, und, wie in 4 dargestellt ist, ist zu sehen, dass die D/A-Wandlerschaltung dieser Ausführungsform auch entsprechend der Regel, die in der Ausführungsform 2 beschrieben ist, angeordnet ist.
  • Es ist auch zu sehen, dass die Anordnung einer Schaltung, die vier P-Kanal-TFTs umfasst, und eine Schaltung, die vier N-Kanal-TFTs umfasst, die mit jeder vierten Gradationsspannungs-Leitung V3 und der dreizehnten Gradationsspannungs-Leitung V12 verbunden sind, zwischen der vierten Gradationsspannungs-Leitung und der dreizehnten Gradationsspannungs-Leitung umgekehrt ist.
  • In der D/A-Wandlerschaltung dieser Ausführungsform ist die Zahl von Überkreuzungen der Verdrahtungsleitungen an einem Bereich, bezeichnet mit 404, größer als diejenigen an anderen Bereichen. In dem Fall, bei dem die vorliegende Erfindung bei der 4-Bit-D/A-Wandlerschaltung angewandt wird, wird ein solcher Bereich, der viele überkreuzende Verdrahtungsleitungen umfasst, notwendig.
  • 5A stellt ein Schaltungsmuster eines Teils der D/A-Wandlerschaltung dieser Ausführungsform dar. 5B stellt einen Teil der D/A-Wandlerschaltung dieser Ausführungsform dar, und stellt eine äquivalente Schaltung des Schaltungsmusters der 5A dar. In 5A bezeichnen die Bezugszeichen 501 und 502 aktive Halbleiterschichten. Die Bezugszeichen 503 und 504 bezeichnen Gate-Elektroden-Verdrahtungsleitungen, und Al (Aluminium) wird in dieser Ausführungsform verwendet. Die Bezugszeichen 505 und 506 bezeichnen zweite Verdrahtungsleitungen, und Al wird in dieser Ausführungsform verwendet. Das Bezugszeichen 507 bezeichnet eine dritte Verdrahtungsleitung. Das Bezugszeichen 508 bezeichnet einen Bereich, wo die zweite Verdrahtungsleitung mit der aktiven Halbleiterschicht verbunden ist. In der Zeichnung sind die Verdrahtungsleitungen, die dasselbe Muster haben, an derselben Verdrahtungsschicht positioniert. Schwarz endende Bereiche, die Bereiche anzeigen, wo die aktive Halbleiterschicht mit der Verdrahtungsleitung verbunden ist, oder die Verdrahtungsleitungen in unterschiedlichen Schichten miteinander verbunden sind. Der Bereich, der durch unterbrochene Linien in der Zeichnung angegeben ist, zeigt niedrigere Verdrahtungsleitungen, die durch obere Verdrahtungsleitungen verdeckt sind, an.
  • Diese dritte Verdrahtungsleitung kann zum selben Zeitpunkt wie die Bildung einer BM-(Schwarz-Maske)-Schicht an der Seite des Substrats mit aktiver Matrix der Flüssigkristall-Anzeigevorrichtung gebildet werden. In diesem Fall ist es erwünscht, dass die Lei tungsbreite oder die Filmdicke entsprechend einem verwendeten Material (Al, Ti, usw.) geändert wird. Zum Beispiel ist es in dem Fall, bei dem Ti für das Material der dritten Verdrahtungsleitung verwendet wird, da die Widerstandsfähigkeit von Ti hoch verglichen mit derjenigen von Al ist, erwünscht, dass die Leitungsbreite dick gemacht wird oder die Filmdicke dick gemacht wird. Eine Laminierungsschicht-Struktur von zwei oder mehr Arten aus Metallen, zum Beispiel Al und Ti, kann für die dritte Verdrahtungsleitung verwendet werden.
  • In dieser Ausführungsform ist die vorstehende D/A-Wandlerschaltung für eine Source-Signalleitung in einer Korrespondenz eins zu eins vorgesehen. Allerdings ist es auch möglich, die Anzahl von D/A-Wandlerschaltungen durch Vorsehen einer Auswahlschaltung an einem Bereich, wo ein digitales Signal von der Verriegelungsschaltung zu der D/A-Wandlerschaltung, und/oder einem Bereich, wo eine Spannung von der D/A-Wandlerschaltung zu der Source-Signalleitung zugeführt wird, zu verringern. Ein konkretes Verfahren ist in der Japanischen Patentanmeldung No. Hei. 9-286098 im Detail offenbart.
  • Die D/A-Wandlerschaltung dieser Ausführungsform kann integral auf einem isolierenden Substrat, wie beispielsweise einem Quarzsubstrat oder einem Glassubstrat, zusammen mit anderen Verdrahtungsschaltungen und anderen peripheren Vorrichtungen der Flüssigkristall-Anzeigevorrichtung gebildet werden. Obwohl die vier P-Kanal-TFTs und die vier N-Kanal-TFTs, verbunden mit jeder der Gradationsspannungs-Leitungen der D/A-Wandlerschaltung dieser Ausführungsform, auf derselben Halbleiterschicht gebildet sind, können vier unabhängige P-Kanal-TFTs und vier unabhängige N-Kanal-TFTs durch Metall-Verdrahtungsleitungen, oder dergleichen, über Kontakte, verbunden werden. Allerdings ist der erstere Fall bevorzugt, da der Bereich der D/A-Wandlerschaltung klein gemacht werden kann.
  • [Ausführungsform 4]
  • In dieser Ausführungsform wird ein anderes Beispiel der 4-Bit-D/A-Wandlerschaltung, beschreiben in der Ausführungsform 3, beschrieben.
  • 6 stellt eine 4-Bit-D/A-Wandlerschaltung dieser Ausführungsform dar. Verglichen mit der D/A-Wandlerschaltung der vorstehenden Ausführungsform 3 ist die D/A-Wandlerschaltung dieser Ausführungsform in der Reihenfolge der Signalleitungen 601 (a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d), zum Zuführen eines digitalen Signals von einer Verriegelungsschaltung, oder dergleichen, unterschiedlich.
  • Es ist zu sehen, dass die Anordnung der Gradationsspannungs-Leitungen in der D/A-Wandlerschaltung dieser Ausführungsform, und die Anordnung einer Schaltung, die vier P-Kanal-TFTs umfasst, und eine Schaltung, die vier N-Kanal-TFTs umfasst, auch der Regel, die in der Ausführungsform 2 beschrieben ist, folgen.
  • Die nachfolgende Tabelle 4 stellt Gradationsspannungs-Leitungen, ausgewählt durch digitale Signale, die in die Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d eingegeben sind, dar.
  • [Tabelle 4]
    Figure 00250001
  • Tabelle 4 zeigt, dass eine Gradationsspannungs-Leitung durch ein digitales Signal, eingegeben zu den Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d, und eine Spannung, zugeführt zu der Source-Signalleitung, ausgewählt wird.
  • In der D/A-Wandlerschaltung dieser Ausführungsform ist die Anzahl von Überkreuzungen der Verdrahtungsleitungen an einem Bereich, bezeichnet mit 604, größer als die jenige an anderen Bereichen. In dem Fall, wo die vorliegende Erfindung auf die 4-Bit-D/A-Wandlerschaltung angewandt wird, wird ein solcher Bereich, der viele sich überkreuzende Verdrahtungsleitungen umfasst, notwendig.
  • In dieser Ausführungsform ist die vorstehende D/A-Wandlerschaltung für eine Source-Signalleitung in einer Korrespondenz eins zu eins vorgesehen. Allerdings ist es auch möglich, die Anzahl von D/A-Wandlerschaltungen durch Vorsehen einer Auswahlschaltung an einem Bereich, wo ein digitales Signal von der Verriegelungsschaltung zu der D/A-Wandlerschaltung, und/oder einem Bereich, wo eine Spannung von der D/A-Wandlerschaltung zu der Source-Signalleitung zugeführt wird, zu verringern. Ein konkretes Verfahren ist in der Japanischen Patentanmeldung No. Hei. 9-286098 im Detail beschrieben.
  • Die D/A-Wandlerschaltung dieser Ausführungsform kann integral auf einem isolierenden Substrat, wie beispielsweise einem Quarzsubstrat oder einem Glassubstrat, zusammen mit anderen Ansteuerschaltungen und anderen peripheren Vorrichtungen der Flüssigkristall-Anzeigevorrichtung, gebildet werden. Obwohl die vier P-Kanal-TFTs und die vier N-Kanal-TFTs, die mit jeder der Gradationsspannungs-Leitungen der D/A-Wandlerschaltung dieser Ausführungsform verbunden sind, auf derselben Halbleiterschicht gebildet sind, können vier unabhängige P-Kanal-TFTs und vier unabhängige N-Kanal-TFTs durch Metallverdrahtungsleitungen, oder dergleichen, über Kontakte, verbunden sein. Allerdings ist der erstere Fall bevorzugt, da der Bereich der D/A-Wandlerschaltung klein gemacht werden kann.
  • [Ausführungsform 5]
  • In den vorstehenden Ausführungsformen sind die Beispiele, bei denen die D/A-Wandlerschaltung der vorliegenden Erfindung für eine Ansteuerschaltung einer Flüssigkristall-Anzeigevorrichtung verwendet wird, beschrieben worden. In diesem Fall können auch, als ein Anzeigeverfahren, das für die Flüssigkristall-Anzeigevorrichtung verwendet wird, ein TN-Mode, der ein nematisches Flüssigkristall verwendet, ein Mode, der eine feldgesteuerte Doppelbrechung verwendet, ein sogenannter Polymer-Dispersions-Mode, der eine gemischte Schicht aus einem Flüssigkristall und einem Polymer verwendet, und dergleichen, auch verwendet werden. Die D/A-Wandlerschaltung der vorliegenden Erfindung kann für ein Ansteuerschaltung einer Anzeigevorrichtung, die irgendein Anzeigemedium umfasst, das optische Charakteristika besitzt, die entsprechend einer angelegten Span nung geändert werden können, verwendet werden. Zum Beispiel kann die D/A-Wandlerschaltung für eine Ansteuerschaltung einer Anzeigevorrichtung, die ein Elektrolumineszenz-Element, und dergleichen, verwendet, eingesetzt werden.
  • [Ausführungsform 6]
  • In dieser Ausführungsform wird ein Beispiel einer D/A-Wandlerschaltung der vorliegenden Erfindung beschrieben. In dieser Ausführungsform wird eine Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, bei der die Anzahl von Pixeln 800 × 600 horizontal und vertikal ist, verwendet, und die D/A-Wandlerschaltung, die in einer Ansteuerschaltung auf der Seite der Source-Signalleitung der Anzeigevorrichtung installiert ist und ein digitales Signal in ein analoges Gradationssignal (Gradationsspannung) wandelt, wird im Detail beschrieben.
  • In dieser Ausführungsform ist, obwohl die Beschreibung in Bezug auf eine D/A-Wandlerschaltung vorgenommen wird, die ein 4-Bit-Digital-Signal, als ein Beispiel, besitzt, die D/A-Wandlerschaltung der vorliegenden Erfindung nicht hierauf beschränkt, sondern eine D/A-Wandlerschaltung, die ein digitales Signal mit 2 Bits oder mehr verarbeitet, kann realisiert werden.
  • 7 zeigt eine schematische, strukturelle Ansicht einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix dieser Ausführungsform. Die Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix dieser Ausführungsform umfasst ein erstes Schieberegister 701 auf der Seite der Source-Signalleitung, Adressenleitungen (a, b) eines digitalen Decodierers, Verriegelungsschaltungen (LAT1.0 bis LAT1.799) 703, eine Verriegelungsschaltung (LAT2.0 bis LAT2.799) 704, eine Verriegelungs-Impulsleitung 705, erste D/A-Wandlerschaltungen (1.-D/A.0 bis 1.-D/A.799), Gradationsspannungs-Leitungen (V0 bis V4) 707, eine erste Ausgangsleitung 708, ein zweites Schieberegister 909 auf der Seite der Source-Signalleitung, Adressenleitungen (c, d) 710 des digitalen Decodierers, Verriegelungsschaltungen (LAT3.0 bis LAT 3.799) 711, Verriegelungsschaltungen (LAT4.0 bis LAT4.799) 712, eine Verriegelungs-Impulsleitung 713, zweite D/A-Wandlerschaltungen (2.-D/A.0 bis 2.-D/A.799) 714, eine zweite Ausgangsleitung 715, ein Schieberegister 716 auf der Seite einer Gate-Signalleitung als eine Ansteuerschaltung auf der Seite der Gate-Signalleitung, Source-Signalleitungen 717, Gate-Signalleitungen (Abtastleitungen) 718, Pixel-TFTs 719, und dergleichen.
  • Obwohl es in der 7 weggelassen ist, sind andere Puffer, analoge Schalter, und dergleichen, geeignet vorgesehen.
  • Unter einem 4-Bit-Digital-Signal, das von der Außenseite zugeführt ist, wird ein oberes 2-Bit-Digital-Signal zu den Adressenleitungen 702 (a und b) zugeführt und ein unteres 2-Bit-Digital-Signal wird zu den Adressenleitungen 710 (c und d) zugeführt.
  • Unterschiedliche Spannungen werden zu fünf Gradationsspannungs-Leitungen (V0 bis V4) 707 durch eine Widerstands-Teilung einer Spannung, die zwischen den Gradationsspannungs-Leitungen V0 bis V4 angelegt sind, zugeführt. Die höchste Spannung wird an die Gradationsspannungs-Leitung V4 angelegt und die niedrigste Spannung wird an die Gradationsspannungs-Leitung V0 angelegt.
  • Hierbei wird die Gradationsspannungs-Leitung, zu der die niedrigste Spannung zugeführt wird, zu einer ersten Gradationsspannungs-Leitung gemacht, und die Gradationsspannungs-Leitung, zu der die höchste Spannung zugeführt wird, wird zu einer fünften Gradationsspannungs-Leitung gemacht. Demzufolge ist zu sehen, dass Spannungen, angelegt an die fünf Gradationsspannungs-Leitungen, hoch in der Richtung von der ersten Gradationsspannungs-Leitung zu der fünften Gradationsspannungs-Leitung werden.
  • Das Schieberegister 701 auf der Seite der ersten Source-Signalleitung führt sequenziell Verriegelungssignale (Zeitabstimmungssignale) zu den Verriegelungsschaltungen (LAT1.0 bis LAT1.799) 703 zu. Die Verriegelungsschaltungen LAT1.0 bis LAT1.799 nehmen sequenziell digitale Signale von den Adressenleitungen 702 (a und b) durch die Verriegelungssignale, zugeführt von dem Schieberegister 701 auf der Seite der ersten Source-Signalleitung, auf und halten die digitalen Signale.
  • Bei dem Fall, bei dem der Eingang eines digitalen Signals in die Verriegelungsschaltung LAT1.799 abgeschlossen ist, wird ein Verriegelungssignal zu der Verriegelungs-Impulsleitung 705 zugeführt, die digitalen Signale werden in alle Verriegelungsschaltungen LAT2.0 bis LAT2.799 von den Verriegelungsschaltungen LAT1.0 bis LAT1.799 gleichzeitig eingegeben, und werden gehalten. Die digitalen Signale, die in die Verriegelungsschaltungen LAT2.0 bis LAT2.799 eingegeben sind, werden zu den ersten D/A-Wandlerschaltungen 706 in einer Zeilen-Periode zugeführt.
  • Hierbei ist in 8 ein Schaltungs-Diagramm der Verriegelungsschaltungen LAT1.0 und LAT2.0 gezeigt. Die Verriegelungsschaltung (LAT1.0) und die Verriegelungsschaltung (LAT2.0) sind aus derselben Schaltung erstellt.
  • Die Verriegelungsschaltung LAT1.0 ist aus getakteten Invertierern 801, 803, 804 und 806, und Invertierern 802 und 805, aufgebaut, nimmt ein digitales Signal von den Adressenleitungen 702 (a und b) auf und hält das digitale Signal. Für ein Umschaltender getakteten Invertierer 801, 803, 804 und 806 werden ein Verriegelungssignal (lat1.0) und dessen Inversionssignal (Inversion lat1.0) von dem Schieberegister 701 auf der Seite der ersten Source-Signalleitung verwendet.
  • Die Verriegelungsschaltung LAT2.0 ist aus getakteten Invertierern 807, 809, 810 und 812, und Invertierern 808 und 811, aufgebaut, nimmt ein digitales Signal von der Verriegelungsschaltung LAT 1.0 auf und hält das digitale Signal. Für ein Umschalten der getakteten Invertierer 807, 809, 810 und 812 werden ein Verriegelungssignal (lat2) und sein Inversionssignal (Inversion lat2) von der Verriegelungs-Impulsleitung 705 verwendet. Die Verriegelungsschaltung LAT2.0 sendet ein digitales Signal zu der ersten D/A-Wandlerschaltung.
  • Da ein digitales Signal, zugeführt zu den Adressenleitungen 702 (a und b), zu der ersten D/A-Wandlerschaltung 706 über zweistufige Verriegelungsschaltungen zugeführt wird, werden, zur Vereinfachung der Erläuterung, in dieser Ausführungsform, die Signalleitungen, die mit der ersten D/A-Wandlerschaltung verbunden sind, als „a" und „b" bezeichnet.
  • Die ersten D/A-Wandlerschaltungen (1.-D/A.0 bis 1.-D/A.799) 706 werden mit 2-Bit-Digital-Signalen von der Verriegelungsschaltung LAT2.0 bis LAT2.799, jeweils, versorgt. Die ersten D/A-Wandlerschaltungen (1.-D/A.0 bis 1.-D/A.799) 706 wandeln die zugeführten 2-Bit-Digital-Signale in analoge Signale um (Gradationsspannungen) und führen die analogen Signale zu den zweiten D/A-Wandlerschaltungen (2.-D/A.0 bis 2.-D/A.799) 714 über die ersten Ausgangsleitungen 708 (708-1 und 708-2) zu.
  • Synchron zu dem Zeitpunkt, zu dem das erste Schieberegister 701 auf der Seite der ersten Source-Signalleitung sequenziell Verriegelungssignale zu den Verriegelungsschaltungen LAT1.0 bis LAT1.799 überträgt, sendet das zweite Schieberegister 709 auf der Seite der zweiten Source-Signalleitung sequenziell Verriegelungssignale zu den Verriegelungsschaltungen LAT3.0 bis LAT3.799. Das bedeutet, dass der Zeitpunkt, zu dem das erste Schieberegister 701 auf der Seite der Source-Signalleitung das Verriegelungssignal zu der Verriegelungsschaltung LAT1.0 überträgt, derselbe wie der Zeitpunkt ist, zu dem das zweite Schieberegister 709 auf der Seite der zweiten Source-Signalleitung das Verriegelungssignal zu der Verriegelungsschaltung LAT3.0 überträgt. Auch ist der Zeitpunkt, zu dem das erste Schieberegister 701 auf der Seite der ersten Source-Signalleitung das Verriegelungssignal zu der Verriegelungsschaltung LAT1.1 überträgt, derselbe wie der Zeitpunkt, zu dem das zweite Schieberegister 709 auf der Seite der Source-Signalleitung das Verriegelungssignal zu der Verriegelungsschaltung LAT3.1 überträgt.
  • Die Verriegelungsschaltungen LAT3.0 bis LAT3.799 nehmen sequenziell digitale Signale von den Adressenleitungen 710 (c und d) durch die Verriegelungssignale, zugeführt von dem zweiten Schieberegister 709 auf der Seite der Source-Signalleitung, auf und halten die digitalen Signale. Bei dem Fall, bei dem eine Eingabe eines digitalen Signals in die Verriegelungsschaltung LAT3.799 abgeschlossen ist, wird ein Verriegelungssignal zu der Verriegelungs-Impulsleitung 713 zugeführt, alle Verriegelungsschaltungen LAT4.0 bis LAT4.799 nehmen die digitalen Signale zu derselben Zeit von den Verriegelungsschaltungen LAT3.0 bis LAT3.799 auf und halten die digitalen Signale. Die digitalen Signale, die in die Verriegelungsschaltungen LAT4.0 bis LAT4.799 eingegeben sind, werden zu den zweiten D/A-Wandlerschaltungen 714 übertragen.
  • Die zweiten D/A-Wandlerschaltungen (2.-D/A.0 bis 2.-D/A.799) 714 führen Gradationsspannungen zu den zweiten Ausgangsleitungen 715, verbunden mit den Source-Signalleitungen 717, basierend auf den Gradationsspannungen, zugeführt von den Ausgangsleitungen 708 der ersten D/A-Wandlerschaltungen und die zugeführten 2-Bit-Digital-Signale, zu.
  • Die Gradationsspannungen, zugeführt zu den zweiten Ausgangsleitungen 715, werden zu den Source-Signalleitungen 717 über Puffer (nicht dargestellt), oder dergleichen, zugeführt. Entsprechend einem Abtastsignal von dem Schieberegister 716 auf der Seite der Gate-Signalleitung werden die Pixel-TFTs 719, verbunden mit der entsprechenden Gate-Signalleitung 718, auf EIN geschaltet, und die Gradationsspannungen werden an Flüssigkristall-Moleküle angelegt.
  • Auf diese Art und Weise werden alle Pixel-TFTs, die mit der ausgewählten Abtastlinie verbunden sind, zur selben Zeit eingeschaltet, und die Flüssigkristall-Moleküle werden angesteuert. Dann werden alle Abtastlinien sequenziell ausgewählt und ein Bild eines Einzelbilds wird gebildet. In dieser Ausführungsform werden Bilder von 60 Einzelbildern in einer Sekunde gebildet.
  • Nun werden die erste D/A-Wandlerschaltung 706 und die zweite D/A-Wandlerschaltung 714 dieser Ausführungsform im Detail unter Bezugnahme auf die 9 und 10 beschrieben.
  • 9 zeigt eine schematische Ansicht der ersten D/A-Wandlerschaltung 706 und der zweiten D/A-Wandlerschaltung 714. Zuerst wird Bezug auf 9 genommen, wobei die Betriebsweise der ersten D/A-Wandlerschaltung 706 und der zweiten D/A-Wandlerschaltung 714 beschrieben wird.
  • Die erste D/A-Wandlerschaltung 706 ist aus einem Schalter-Schaltkreis swA, der vier innere Schalter (swA1 bis swA4) umfasst, einem Schalter-Schaltkreis swB, der vier innere Schalter (swB1 bis swB4) umfasst, und Gradationsspannungs-Leitungen 707 (V0 bis V4) aufgebaut. Die zweite D/A-Wandlerschaltung 714 ist aus einem Schalter-Schaltkreis swC, der vier innere Schalter (swC1 bis swC4) und vier Widerstände (R1 bis R4) umfasst, aufgebaut. Hierbei ist der Eigenwiderstand einer Verdrahtungsleitung selbst nicht zur Vereinfachung berücksichtigt.
  • In dieser Ausführungsform sind die inneren Schalter swA4 mit der Gradationsspannungs-Leitung V4 verbunden. Die inneren Schalter swA3 und swB4 sind mit der Gradationsspannungs-Leitung V3 verbunden. Die inneren Schalter swA2 und swB3 sind mit der Gradationsspannungs-Leitung V2 verbunden. Die inneren Schalter swA1 und swB2 sind mit der Gradationsspannungs-Leitung V1 verbunden. Der innere Schalter swB1 ist mit der Gradationsspannungs-Leitung V0 verbunden.
  • In der ersten D/A-Wandlerschaltung 706 steuert ein 2-Bit-Digital-Signal, zugeführt von den Adressenleitungen a und b über die Verriegelungsschaltung, die Schalter-Schaltkreise swA und swB. Die D/A-Wandlerschaltung ist so ausgelegt, dass einer der vier inneren Schalter (swA1 bis swA4) des Schalter-Schaltkreises swA entsprechend dem digitalen Signal, zugeführt von den Adressenleitungen 702 (a und b) über die Verriegelungsschaltung, geschlossen ist, und zwei oder mehr Schalter sind nicht zu diesem Zeitpunkt geschlossen. Die D/A-Wandlerschaltung ist auch so ausgelegt, dass einer der vier inneren Schalter (swB1 bis swB4) des Schalter-Schaltkreises swB entsprechend dem digitalen Signal, zugeführt von den Adressenleitungen 702 (a und b) über die Verriegelungsschaltung, geschlossen ist, und zwei oder mehr Schalter nicht zu derselben Zeit geschlossen sind. Weiterhin tritt die folgende Beziehung zwischen dem Zeitpunkt, zu dem die vier inneren Schalter (swA1 bis swA4) des Schalter-Schaltkreises swA geschlossen sind, und dem Zeitpunkt, zu dem die vier inneren Schalter (swB1 bis swB4) des Schalter-Schaltkreises swB geschlossen sind, auf. Das bedeutet, dass die Schalter-Schaltkreise so ausgelegt sind, dass dann, wenn der innere Schalter swA1 geschlossen ist, der innere Schalter swB1 geschlossen ist, wenn der innere Schalter swA2 geschlossen ist, der innere Schalter swB2 geschlossen ist, wenn der inner Schalter swA3 geschlossen ist, der innere Schalter swB3 geschlossen ist, und wenn der innere Schalter swA4 geschlossen ist, der innere Schalter swB4 geschlossen ist. Demzufolge werden zwei benachbarte Gradationsspannungs-Leitungen immer durch die Schalter-Schaltkreise swA und swB ausgewählt. Auf diese Art und Weise werden, gerade in einem Fall, bei dem irgendein 2-Bit-Digital-Signal eingegeben wird, zwei benachbarte Gradationsspannungs-Leitungen durch die Schalter-Schaltkreise swA und swB ausgewählt, und Gradationsspannungen werden zu den ersten Ausgangsleitungen 708 (708-1 und 708-2) zugeführt. Hierbei wird die erste Ausgangsleitung, ausgewählt durch die vier inneren Schalter des Schalter-Schaltkreises swA, als eine erste Ausgangsleitung (H) 708-1 bezeichnet, und die erste Ausgangsleitung, die für die vier inneren Schalter des Schalter-Schaltkreises swB ausgewählt sind, werden als eine erste Ausgangsleitung (L) 708-2 bezeichnet.
  • In der zweiten D/A-Wandlerschaltung 714 steuert ein 2-Bit-Digital-Signal, zugeführt von den Adressenleitungen c und d über die Verriegelungsschaltung, den Schalter-Schaltkreis swC. Die D/A-Wandlerschaltung ist so ausgelegt, dass einer der vier inneren Schalter (swC1 bis swC4) des Schalter-Schaltkreises swC entsprechend dem digitalen Signal, das von den Adressenleitungen c und d über die Verriegelungsschaltung zugeführt ist, geschlossen ist. Die Gradationsspannungen, zugeführt zu der ersten Ausgangsleitung (H) 708-1 und der ersten Ausgangsleitung (L) 708-2, werden zu der zweiten D/A-Wandlerschaltung 714 zugeführt. Die erste Ausgangsleitung (H) 708-1 und die erste Ausgangsleitung (L) 708-2 sind über vier Widerstände (R1 bis R4), verbunden in Reihe miteinander, verbunden. Vier unterschiedliche Gradationsspannungen werden von den Gradationsspannungen, zugeführt zu der ersten Ausgangsleitung (H) 708-1 und der ersten Ausgangsleitung (L) 708-2, durch die vier Widerstände (R1 bis R4) der zweiten D/A-Wandlerschaltung 714, gebildet. Demzufolge wird einer der vier inneren Schalter (swC1 bis swC4) des Schalter-Schaltkreises swC geschlossen, wobei die entsprechende Gradationsspannung zu der zweiten Ausgangsleitung 715 zugeführt wird. Die Gradationsspan nung, zugeführt zu der zweiten Ausgangsleitung 715, wird zu der Source-Signalleitung 717 über einen Puffer (nicht dargestellt), oder dergleichen, zugeführt.
  • Als nächstes wird die Schaltungsstruktur der ersten D/A-Wandlerschaltung 706 und der zweiten D/A-Wandlerschaltung 714 unter Bezugnahme auf 10 beschrieben. Allerdings ist die Schaltungsstruktur, dargestellt in 10, ein Beispiel, um die erste D/A-Wandlerschaltung und die zweite D/A-Wandlerschaltung zu realisieren, und die vorliegende Erfindung ist nicht hierauf beschränkt.
  • Wie in 10 dargestellt ist, umfasst die erste D/A-Wandlerschaltung 706 dieser Ausführungsform sechzehn N-Kanal-TFTs (Tr4.1, Tr4.2, Tr3.1, Tr3.2, Tr3.5, Tr3.6, Tr2.1, Tr2.2, Tr2.5, Tr2.6, Tr1.1, Tr1.2, Tr1.5, Tr1.6, Tr0.1 und Tr0.2), sechzehn P-Kanal-TFTs (Tr4.3, Tr4.4, Tr3.3, Tr3.4, Tr3.7, Tr3.8, Tr2.3, Tr2.4, Tr2.7, Tr2.8, Tr1.3, Tr1.4, Tr1.7, Tr1.8, Tr0.3 und Tr0.4) und fünf Gradationsspannungs-Leitungen (V0 bis V4).
  • In den fünf Gradationsspannungs-Leitungen (V0 bis V4) 707 wird die höchste Spannung an die Gradationsspannungs-Leitung V4 angelegt und die niedrigste Spannung wird an die Gradationsspannungs-Leitung V0 angelegt.
  • Spannungen können unabhängig an die fünf Gradationsspannungs-Leitungen (V0 bis V4) 777 angelegt werden. Allerdings ist es auch in diesem Fall notwendig, diese so auszulegen, dass die höchste Spannung an die Gradationsspannungs-Leitung V4 angelegt ist und die niedrigste Spannung an die Gradationsspannungs-Leitung V0 angelegt ist.
  • Die Aufmerksamkeit wird nun auf die Gradationsspannungs-Leitung V4 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr4.1 und Tr4.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr4.3 und Tr4.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die zwei Schaltungen umfasst, die in Reihe miteinander verbunden sind, sind parallel zu der Gradationsspannungs-Leitung V4 verbunden. Da ein digitales Signal von den Adressenleitungen 702 (a und b) zu der ersten D/A-Wandlerschaltung 706 über die Verriegelungsschaltung 704 zugeführt wird, werden, zur Vereinfachung der Erläuterung, die Signalleitungen, versorgt von der Verriegelungsschaltung 704, zu Signalleitungen a und b gemacht, und diese Inversion-Signalleitungen (Inversion a und Inversion b) werden betrachtet. Die Signalleitungen a, b, Inversion a und Inversion b sind mit den Gate-Elektroden der TFTs Tr4.1, Tr4.2, Tr4.3 und Tr4.4, jeweils, verbunden. Ein Umschalten der TFTs Tr4.1, Tr4.2, Tr4.3 und Tr4.4 wird durch das digitale Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V4, zu der ersten Ausgangsleitung (H) 708-1 zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V3 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr3.1 und Tr3.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr3.3 und Tr3.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, gebildet aus den zwei Schaltungen, verbunden in Reihe miteinander, sind parallel zu der Gradationsspannungs-Leitung V3 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung sind jeweils mit Gate-Elektroden der TFTs Tr3.1, Tr3.4, Tr3.3 und Tr3.2 verbunden. Ein Umschalten der TFTs Tr3.1, Tr3.2, Tr3.3 und Tr3.4 wird durch das digitale Signal, zugeführt zu diesen Signalleitungen a, b, Inversion a und Inversion b, gesteuert. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V3, zu der ersten Ausgangsleitung (H) 708-1 zugeführt.
  • Weiterhin ist, in der Gradationsspannungs-Leitung V3, eine Schaltung, die zwei N-Kanal-TFTs (Tr3.5 und Tr3.6), verbunden in Reihe miteinander, umfasst, in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs Tr3.7 und Tr3.8, verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, gebildet aus den zwei Schaltungen, verbunden in Reihe miteinander, sind weiterhin parallel zu der Gradationsspannungs-Leitung V3 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b, von der Verriegelungsschaltung, sind jeweils mit Gate-Elektroden der TFTs Tr3.5, Tr3.6, Tr3.7 und Tr3.8 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V3, zu der ersten Ausgangsleitung (L) 708-2 zugeführt.
  • Als nächstes wird die Aufmerksamkeit auf die Gradationsspannungs-Leitung V2 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr2.1 und Tr2.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr2.3 und Tr2.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, die zwei Schaltungen umfasst, die in Reihe miteinander verbunden sind, sind parallel zu der Gradationsspannungs-Leitung V2 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung sind jeweils mit Gate-Elektroden der TFTs Tr2.3, Tr2.2, Tr2.1 und Tr2.4 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V2, zu der ersten Ausgangsleitung (H) 708-1 zugeführt.
  • Weiterhin ist, in der Gradationsspannungs-Leitung V2, eine Schaltung, die zwei N-Kanal-TFTs (Tr2.5 und Tr2.6), verbunden in Reihe miteinander, umfasst, in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr2.7 und Tr2.8), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, gebildet aus den zwei Schaltungen, verbunden in Reihe miteinander, sind weiterhin parallel zu der Gradationsspannungs-Leitung V2 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung sind mit Gate-Elektroden der TFTs Tr2.5, Tr2.8, Tr2.7 und Tr2.6, jeweils, verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V2, zu der ersten Ausgangsleitung (L) 708-2 zugeführt.
  • Auch ist, in der Gradationsspannungs-Leitung V1, eine Schaltung mit einer Struktur so, wie sie vorstehend beschrieben ist, parallel zu der Gradationsspannungs-Leitung V1 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung 704 sind jeweils mit Gate-Elektroden der TFTs Tr1.3, Tr1.4, Tr1.1 und Tr1.2 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V1, zu der ersten Ausgangsleitung (H) 708-1 zugeführt. Auch sind die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung jeweils mit Gate-Elektroden der TFTs Tr1.7, Tr1.6, Tr1.5 und Tr1.8 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V1, zu der ersten Ausgangsleitung (L) 708-2 zugeführt.
  • Auch ist, in der Gradationsspannungs-Leitung V0, eine Schaltung mit einer Struktur, wie sie vorstehend beschrieben ist, parallel zu der Gradationsspannungs-Leitung V0 verbunden. Die Signalleitungen a, b, Inversion a und Inversion b von der Verriegelungsschaltung 704 sind jeweils mit Gate-Elektroden der TFTs Tr0.3, Tr0.4, Tr0.1 und Tr0.2 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, zugeführt zu der Gradationsspannungs-Leitung V0, zu der ersten Ausgangsleitung (L) 708-2 zugeführt.
  • Die nachfolgende Tabelle 5 stellt die Kombination von Gradationsspannungs-Leitungen, ausgegeben zu der ersten Ausgangsleitung (H) 708-1 und (L) 708-2, durch die Kombination von digitalen Signalen, zugeführt zu den Signalleitungen a, b, Inversion a und Inversion b, dar.
  • [Tabelle 5]
    Figure 00360001
  • Tabelle 5 zeigt, dass benachbarte zwei Gradationsspannungs-Leitungen durch die digitalen Signale, eingegeben zu den Signalleitungen a, b, Inversion a und Inversion b, ausgewählt sind, und zu der ersten Ausgangsleitung (H) 708-1 und der ersten Ausgangsleitung (L) 708-2 zugeführt werden.
  • Andererseits umfasst die zweite D/A-Wandlerschaltung 714 acht N-Kanal-TFTs (Tr5.1, Tr5.2, Tr6.1, Tr6.2, Tr7.1, Tr7.2, Tr8.1 und Tr8.2), acht P-Kanal-TFTs (Tr5.3, Tr5.4, Tr6.3, Tr6.4, Tr7.3, Tr7.4, Tr8.3 und Tr8.4) und vier Widerstände (R1 bis R4).
  • Die zweite D/A-Wandlerschaltung 714 ist mit der ersten Ausgangsleitung (H) 708-1 und der ersten Ausgangsleitung (L) 708-2 der ersten D/A-Wandlerschaltung 706 über die vier Widerstände (R1 bis R4), verbunden in Reihe miteinander, verbunden. Durch eine solche Struktur erzeugt die zweite D/A-Wandlerschaltung 714 vier unterschiedliche Spannungen.
  • Die Aufmerksamkeit wird nun auf einen Verbindungspunkt zwischen dem Widerstand R1 und dem Widerstand R2 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr8.1 und Tr8.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung, die zwei P-Kanal-TFTs (Tr8.3 und Tr8.4), verbunden in Reihe miteinander, umfasst, verbunden, und beide Enden einer Schaltung, gebildet aus den vorstehenden zwei Schaltungen, verbunden in Reihe miteinander, sind mit dem Verbindungspunkt zwischen den Widerständen R1 und R2 verbunden. Da ein digitales Signal von den Adressenleitungen c und d zu der zweiten D/A-Wandlerschaltung über die Verriegelungsschaltung, zur Vereinfachung der Erläuterung, zugeführt wird, sind die Signalleitungen, versorgt von der Verriegelungs schaltung, zu Signalleitungen c und d gemacht, und deren Inversions-Signalleitungen (Inversion c und Inversion d) werden betrachtet.
  • Die Signalleitungen c, d, Inversion c und Inversion d von der Verriegelungsschaltung sind jeweils mit den Gate-Elektroden der TFTs Tr8.1, Tr8.2, Tr8.3 und Tr8.4 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, erhalten durch Subtrahieren eines Spannungsabfalls durch den Widerstand R1 von der Spannung, die zu der ersten Ausgangsleitung (H) 708-1 zugeführt ist, zu der zweiten Ausgangsleitung 715 zugeführt. Mit anderen Worten wird die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, eine Spannung, die durch Addieren eines Spannungsabfalls durch die Widerstände (R2 + R3 + R4) zu der Spannung, zugeführt zu der ersten Ausgangsleitung (L) 708-2, erhalten ist. Demzufolge wird die Spannung, zugeführt zu der zweiten Ausgangsleitung, konstant unabhängig eines Potenzials eines Pixel-TFT, zu dem die Spannung ausgegeben ist, gehalten.
  • Als nächstes wird die Aufmerksamkeit auf einen Verbindungspunkt zwischen dem Widerstand R1 und dem Widerstand R3 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr7.1 und T7.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr7.3 und Tr7.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, gebildet aus den vorstehenden zwei Schaltungen, verbunden in Reihe miteinander, sind mit dem Verbindungspunkt zwischen den Widerständen R2 und R3 verbunden. Die Signalleitungen c, d, Inversion c und Inversion d von der Verriegelungsschaltung sind jeweils mit Gate-Elektroden der TFTs Tr7.1, Tr7.4, Tr7.3 und Tr7.2 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, erhalten durch Subtrahieren eines Spannungsabfalls durch die Widerstände (R1 + R2) von der Spannung, die zu der ersten Ausgangsleitung (H) 708-1 zugeführt ist, zu der zweiten Ausgangsleitung 715 zugeführt. Mit anderen Worten wird die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, eine Spannung, die durch Addieren eines Spannungsabfalls durch die Widerstände (R3 + R4) zu der Spannung, die zu der ersten Ausgangsleitung (L) 708-2, zugeführt ist, erhalten ist. Demzufolge wird auch in diesem Fall die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, konstant unabhängig eines Potenzials eines Pixel-TFT gehalten, zu dem die Spannung ausgegeben wird.
  • Als nächstes wird die Aufmerksamkeit auf einen Verbindungspunkt zwischen dem Widerstand R3 und dem Widerstand R4 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr6.1 und Tr6.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr6.3 und Tr6.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, gebildet aus den vorstehenden zwei Schaltungen, verbunden in Reihe miteinander, sind mit dem Verbindungspunkt zwischen den Widerständen R3 und R4 verbunden. Die Signalleitungen c, d, Inversion c und Inversion d von der Verriegelungsschaltung sind jeweils mit den Gate-Elektroden der TFTs Tr6.4, Tr6.2, Tr6.1 und Tr6.3 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, erhalten durch Subtrahieren eines Spannungsabfalls durch die Widerstände (R1 + R2 + R3) von der Spannung, zugeführt zu der ersten Ausgangsleitung (H) 708-1, zu der zweiten Ausgangsleitung 715 zugeführt. Mit anderen Worten wird die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, eine Spannung, die durch Addieren eines Spannungsabfalls durch den Widerstand R4 zu der Spannung, zugeführt zu der ersten Ausgangsleitung (L) 708-2, erhalten ist. Demzufolge wird auch in diesem Fall die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, konstant unabhängig eines Potenzials eines Pixel-TFT, zu dem die Spannung ausgegeben wird, gehalten.
  • Als nächstes wird die Aufmerksamkeit auf einen Verbindungspunkt zwischen dem Widerstand R4 und der ersten Ausgangsleitung (L) 708-2 gerichtet. Eine Schaltung, die zwei N-Kanal-TFTs (Tr5.1 und Tr5.2), verbunden in Reihe miteinander, umfasst, ist in Reihe mit einer Schaltung verbunden, die zwei P-Kanal-TFTs (Tr5.3 und Tr5.4), verbunden in Reihe miteinander, umfasst, und beide Enden einer Schaltung, gebildet aus den vorstehenden zwei Schaltungen, verbunden in Reihe miteinander, sind mit dem Verbindungspunkt zwischen dem Widerstand R4 und der ersten Ausgangsleitung (L) 708-2 verbunden. Die Signalleitungen c, d, Inversion c und Inversion d von der Verriegelungsschaltung sind jeweils mit den Gate-Elektroden der TFTs Tr5.4, Tr5.3, Tr5.2 und Tr5.1 verbunden. Wenn alle diese TFTs auf EIN geschaltet sind, wird eine Spannung, erhalten durch Subtrahieren eines Spannungsabfalls durch die Widerstände (R1 + R2 + R3 + R4) von der Spannung, zugeführt zu der ersten Ausgangsleitung (H) 708-1, zu der zweiten Ausgangsleitung 715 zugeführt. Mit anderen Worten wird die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, eine Spannung, die zu der ersten Ausgangsleitung (L) 708-2 zugeführt ist. Demzufolge wird auch in diesem Fall die Spannung, zugeführt zu der zweiten Ausgangsleitung 715, konstant unabhängig eines Potenzials eines Pixel-TFT, zu dem die Spannung ausgegeben wird, gehalten.
  • Ein Strom, der zu der zweiten D/A-Wandlerschaltung 714 fließt, wird durch die Kombination von Gradationsspannungs-Leitungen, ausgegeben von den Ausgangsleitungen (H) 708-1 und (L) 708-2 der ersten D/A-Wandlerschaltung 706, geändert. Dann wird ein Strom, der zu der zweiten D/A-Wandlerschaltung 714 fließt, als I1 bis I4, dargestellt in Tabelle 6, definiert.
  • [Tabelle 6]
    Figure 00390001
  • Die folgende Tabelle 7 stellt Spannungen dar, die schließlich zu der zweiten Ausgangsleitung 715, durch die Kombination von digitalen Signalen, zugeführt zu den Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d, ausgegeben ist.
  • [Tabelle 7]
    Figure 00390002
  • Figure 00400001
  • Tabelle 7 zeigt, dass sechzehn unterschiedliche Spannungen zu der zweiten Ausgangsleitung 715 durch digitale Signale, eingegeben zu den Signalleitungen a, b, c, d, Inversion a, Inversion b, Inversion c und Inversion d, ausgegeben werden.
  • Demzufolge können, in dieser Ausführungsform, die oberen 2-Bit-Digital-Signale in dem 4-Bit-Digital-Signal vier Gradationsspannungs-Leitungen auswählen, und das untere 2-Bit-Signal kann weiterhin vier Gradationsspannungen von einer ausgewählten Gradationsspannung ausgeben. Demzufolge ist es möglich, wahlweise 4 (obere 2 Bits) × 4 (untere 2 Bits) = 16 Gradationsspannungen auszuwählen.
  • Wie anhand der 9 ebenso zu sehen ist, beträgt, in der D/A-Wandlerschaltung dieser Ausführungsform, die Zahl von Gradationsspannungs-Leitungen fünf, und die Zahl von Schaltern beträgt zwölf. Demzufolge kann, verglichen mit einer herkömmlichen D/A-Wandlerschaltung, der Bereich klein gemacht werden und die Miniaturisierung der gesamten Ansteuerschaltung kann realisiert werden. Weiterhin kann, da die D/A-Wandlerschaltung miniaturisiert werden kann, die Verbesserung in der Feinheit der Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix auch realisiert werden.
  • Weiterhin kann, wie vorstehend beschrieben ist, da die Spannung, zugeführt von der Ausgangsleitung der zweiten D/A-Wandlerschaltung, immer stabil auch dann ist, wenn ein Potenzial eines Pixel-TFT geändert wird, eine stabile Spannung zu einem Pixel-TFT zugeführt werden.
  • In dieser Ausführungsform ist, obwohl ein 4-Bit-Digital-Signal in ein oberes 2-Bit-Signal und in ein unteres 2-Bit-Signal unterteilt wird und jedes Signal ein Umschalten der Schalter-Schaltkreise swA, swB und swC steuert, eine Teilung des 4-Bit-Digital-Signals nicht hierauf beschränkt.
  • Zum Beispiel können obere drei Bits zum Umschalten der Schalter-Schaltkreise swA und swB verwendet werden, und das untere eine Bit kann zum Umschalten des Schalter-Schaltkreises swC verwendet werden. In diesem Fall ist die Zahl von inneren Schaltern der Schalter-Schaltkreise swA und swB jeweils acht (swA1 bis swA8, swB1 bis swB8), und die Zahl von Gradationsspannungsleitungen wird 9 (V0 bis V8). Die Zahl von inneren Schaltern des Schalter-Schaltkreises swC wird zwei (swC1 und swC2), und die Zahl von Widerständen wird zwei (R1 und R2). Ein 3-Bit-Digital-Signal wird zu dem Schalter-Schaltkreis swA eingegeben, einer von acht inneren Schaltern des Schalter-Schaltkreises swA ist geschlossen, eine Gradationsspannungs-Leitung wird ausgewählt, und deren Spannung wird zu der ersten Ausgangsleitung (H) zugeführt. Auch wird ein 3-Bit-Digital-Signal zu dem Schalter-Schaltkreis swB eingegeben, einer der acht Schalter des Schalter-Schaltkreises swB wird geschlossen, eine Gradationsspannungs-Leitung wird ausgewählt, und deren Spannung wird zu der ersten Ausgangsleitung (L) zugeführt. Ein 1-Bit-Digital-Signal wird zu dem Schalter-Schaltkreis swC eingegeben, einer der zwei inneren Schalter des Schalter-Schaltkreises swC ist geschlossen, und eine entsprechende Gradationsspannung wird zu der zweiten Ausgangsleitung zugeführt. Eine Gradationsspannung, zugeführt zu der zweiten Ausgangsleitung, wird zu der Source-Signalleitung über einen Puffer, oder dergleichen, zugeführt.
  • In dieser Ausführungsform kann, obwohl die Beschreibung in Bezug auf die D/A-Wandlerschaltung vorgenommen worden ist, die ein 4-Bit-Digital-Signal verarbeitet, gemäß der vorliegenden Erfindung, eine D/A-Wandlerschaltung, die ein n-Bit-(n ist eine natürliche Zahl nicht kleiner als 2)-Digital-Signal verarbeitet, realisiert werden. In diesem Fall kann ein n2-Bit-Digital-Signal in obere x Bits und untere y Bits (x + y = n) unterteilt werden und kann betrachtet werden. In diesem Fall wird die Zahl von inneren Schaltern des Schalter-Schaltkreises swA 2x (swA1 bis swA2x), und die Zahl von inneren Schaltern des Schalter-Schaltkreises swB wird 2x (swB1 bis swB2X). Die Zahl von Gradationsspannungs-Leitungen wird (2x + 1). Weiterhin wird die Zahl von inneren Schaltern des Schalter-Schaltkreises swC 2y (swC1 bis swC2y), und die Zahl von Widerständen wird auch 2y (R1 bis R2y).
  • Hier kann, in den (2x + 1) Gradationsspannungs-Leitungen, eine Gradationsspannungs-Leitung, an die die niedrigste Spannung angelegt wird, zu einer ersten Gradationsspannungs-Leitung gemacht werden und eine Gradationsspannungs-Leitung, an die die höchste Spannung angelegt wird, kann zu einer (2x + 1)-ten Gradationsspannungs-Leitung gemacht werden. In diesem Fall werden Spannungen, die zu den Gradationsspannungs-Leitungen zugeführt sind, hoch in einer Richtung von der ersten Gradationsspannungs-Leitung zu der (2x + 1)-ten Gradationsspannungs-Leitung.
  • Wenn eine z-te Gradationsspannungs-Leitung und eine (z + 1)-te Gradationsspannungs-Leitung (1 ≤ z ≤ 2x; z ist eine natürliche Zahl) von den (2x + 1) Gradationsspannungs-Leitungen durch die oberen x Bits des n-Bit-Digital-Signals ausgewählt sind, und deren Gradationsspannungen zu den ersten Ausgangsleitungen (H) und (L) ausgegeben sind, werden unterschiedliche 2y-Gradationsspannungen von den Gradationsspannungen, zugeführt zu den ausgewählten z-ten und (z + 1)-ten Gradationsspannungs-Leitungen durch die 2y Widerstände (R1 bis R2y) der zweiten D/A-Wandlerschaltung, gebildet. Durch die unteren y Bits des n-Bit-Digital-Signals wird eine entsprechende Spannung von den 2y Spannungen ausgewählt und zu der zweiten Ausgangsleitung zugeführt.
  • Wie vorstehend beschrieben ist, wird in dem Fall, bei dem das n-Bit-Digital-Signal in obere x Bits und untere y Bits unterteilt wird und verwendet wird, die Zahl von Gradationsspannungen, die dazu geeignet ist, dass sie ausgewählt wird, 2x (obere × Bits) × 2y (untere y Bits) = 2(x+y) = 2n, und auch in diesem Fall wird die Zahl von Gradationsspannungen nicht verringert.
  • Hier wird nun ein Herstellungsverfahren einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, versehen mit einer D/A-Wandlerschaltung dieser Ausführungsform, beschrieben. Dabei ist das folgende Herstellungsverfahren nur ein Beispiel der vorliegenden Erfindung, und die D/A-Wandlerschaltung der vorliegenden Erfindung kann auch durch andere Herstellungsverfahren realisiert werden.
  • Hier wird ein Beispiel, bei dem eine Mehrzahl von TFTs auf einem Substrat gebildet ist, das eine isolierende Fläche besitzt, gebildet, und eine Pixel-Matrix-Schaltung, eine Ansteuerschaltung, versehen mit der vorstehenden D/A-Wandlerschaltung, eine logische Schaltung, und dergleichen, die monolithisch gebildet werden, werden unter Bezugnahme auf die 16 bis 19 beschrieben. In dieser Ausführungsform kann ein Zustands, in dem ein Pixel der Pixelmatrixschaltungen und eine CMOS-Schaltung als eine Basisschaltung der anderen Schaltungen (Ansteuerschaltung, versehen mit der D/A-Wandlerschaltung, der logischen Schaltung, und dergleichen), zur selben Zeit gebildet werden, beschrieben. In dieser Ausführungsform können, obwohl Herstellungsschritte eines Falls, bei dem ein P- Kanal-TFT und ein N-Kanal-TFT jeweils eine Gate-Elektrode umfassen, beschrieben werden wird, eine CMOS-Schaltung, zusammengesetzt aus TFTs, von denen jede eine Vielzahl von Gate-Elektroden umfasst, wie beispielsweise ein Doppel-Gate-Typ oder ein Dreifach-Gate-Typ, auch in derselben Art und Weise hergestellt werden.
  • Es wird Bezug auf die 16A bis 16D genommen. Zuerst wird ein Quarzsubstrat 1601 als ein Substrat präpariert, das eine isolierende Fläche besitzt. Anstelle des Quarzsubstrats kann ein Siliziumsubstrat, auf dem ein thermischer Oxidationsfilm gebildet ist, verwendet werden. Weiterhin kann ein solches Verfahren angewandt werden, bei dem ein amorpher Siliziumfilm temporär auf einem Quarzsubstrat gebildet wird und der Film vollständig thermisch oxidiert wird, um einen isolierenden Film zu bilden. Zusätzlich können ein Quarzsubstrat, ein keramisches Substrat oder ein Siliziumsubstrat, von denen jedes einen Siliziumnitritfilm, als einen isolierenden Film gebildet, besitzt, verwendet werden.
  • Das Bezugszeichen 1602 bezeichnet einen amorphen Siliziumfilm, und eine Einstellung wird so vorgenommen, dass eine abschließende Filmdicke (Filmdicke, bestimmt nach Berücksichtigung einer Filmabnahme einer thermischen Oxidation folgend) 10 bis 75 nm (vorzugsweise 15 bis 45 nm) wird. Bei der Filmbildung ist es wichtig, ungefähr die Konzentration der Störstellen in einem Film einzurichten.
  • In dem Fall dieser Ausführungsform wird diese Einrichtung so vorgenommen, dass die Konzentration sowohl von C (Kohlenstoff) als auch von N (Stickstoff), die Störstellen sind, um eine Kristallisation in dem amorphen Siliziumfilm 1602 zu blockieren, weniger als 5 × 1018 Atome/cm3 (typischerweise 5 × 1017 Atome/cm3, oder geringer, vorzugsweise 2 × 1017 Atome/cm3 oder geringer) wird, und die Konzentration von O (Sauerstoff) geringer als 1,5 × 1019 Atome/cm3 (typischerweise 1 × 1018 Atome/cm3 oder geringer, vorzugsweise 5 × 1017 Atome/cm3 oder geringer) wird. Wenn die Konzentration irgendeiner der Störstellen den bestehenden Wert übersteigt, besitzt die Störstelle einen schlechten Einfluss auf die darauf folgende Kristallisation und bewirkt, dass die Filmqualität nach der Kristallisation verschlechtert wird. In der vorliegenden Beschreibung wird die vorstehende Konzentration der Störstellen in dem Film als ein minimaler Wert in Messungsergebnissen der SIMS (Sekundär-Ionen-Massen-Spektroskopie) definiert.
  • Um die vorstehende Struktur zu erhalten, ist es erwünscht, periodisch ein trockenes Reinigen eines Niederdruck-CVD-Ofens unter Verwendung in dieser Ausführungsform durchzuführen, um eine Filmwachstumskammer sauber zu machen. Es ist geeignet, dass das Trockenreinigen der Filmwachstumskammer durch Fließenlassen eines ClF3-(Chlorfluorid)-Gases von 100 bis 300 scm3 in den Ofen, erwärmt auf ungefähr 200 bis 400°C, und unter Verwendung von Fluor, erzeugt durch Pyrolyse, durchgeführt wird.
  • Entsprechend der Kenntnis der vorliegenden Erfinder ist es in dem Fall, bei dem die Temperatur in dem Ofen 300°C ist und der Fluss des ClF3-(Chlorfluorid)-Gases auf 300 scm3 eingestellt wird, möglich, vollständig eine Verkrustung (enthaltend Silizium als den Hauptbestandteil) mit einer Dicke von 2 μm in vier Stunden zu entfernen.
  • Die Konzentration an Wasserstoff in dem amorphen Siliziumfilm 1602 ist auch ein sehr wichtiger Parameter, und es erscheint, dass, wenn der Wasserstoffgehalt niedrig gemacht wird, ein Film mit einer ausgezeichneten Kristallinität erhalten wird. Demzufolge ist es bevorzugt, den amorphen Siliziumfilm 1602 durch ein Niederdruck-CVD-Verfahren zu bilden. Ein Plasma-CVD-Verfahren kann auch verwendet werden, wenn Filmbildungsbedingungen optimiert werden.
  • Als nächstes wird der amorphe Siliziumfilm 1602 kristallisiert. Eine Technik, offenbart in der Japanischen, ungeprüften Patentveröffentlichung No. Hei. 7-130652, wird als ein Mittel für eine Kristallisation verwendet. Obwohl beide Mittel von Ausführungsform 1 und Ausführungsform 2, offenbart in der Veröffentlichung, verwendet werden können, ist es, in dieser Ausführungsform, bevorzugt, den technischen Inhalt (beschrieben im Detail in der Japanischen, ungeprüften Patentveröffentlichung No. Hei. 8-78329), der in der Ausführungsform 2 der Veröffentlichung angegeben ist, zu verwenden.
  • Gemäß der Technik, die in der Japanischen, ungeprüften Patentveröffentlichung No. Hei. 8-78329 offenbart ist, wird zuerst ein Masken-Isolierungsfilm 1603 zum Auswählen eines hinzugefügten Bereichs eines katalytischen Elements gebildet. Der Masken-Isolationsfilm 1603 besitzt eine Mehrzahl von Öffnungen zum Hinzufügen des katalytischen Elements. Positionen von Kristallbereichen können durch die Positionen der Öffnungen bestimmt werden.
  • Eine Lösung, die Nickel (Ni) als das katalytische Element zum Erleichtern der Kristallisation des amorphen Siliziumfilms enthält, wird durch ein Schleuderbeschichtungsverfahren aufgebracht, um eine Ni enthaltende Schicht 1604 zu bilden. Als das katalytische Element können Kobalt (Co), Eisen (Fe), Palladium (Pd), Germanium (Ge), Platin (Pt), Kupfer (Cu), Gold (Au), oder dergleichen, anders als Nickel (16A), verwendet werden.
  • Für den vorstehenden Hinzufügungsschritt des katalytischen Elements kann auch ein Ionen-Implantierungsverfahren oder ein Plasma-Dotierverfahren, unter Verwendung einer Resist-Maske, verwendet werden. In diesem Fall wird, da es einfach wird, einen belegten Bereich eines hinzugefügten Bereichs zu verringern und einen Wachstumsabstand eines lateralen Wachstumsbereichs zu kontrollieren, das Verfahren eine effektive Technik, wenn eine sehr kleine Schaltung gebildet wird.
  • Als nächstes wird, nachdem der Hinzufügungsschritt des katalytischen Elements abgeschlossen ist, ein Dehydrogenieren bei ungefähr 450°C für 1 Stunde durchgeführt, und dann wird eine Wärmebehandlung in einer Inertgas-Atmosphäre, einer Wasserstoff-Atmosphäre oder einer Sauerstoff-Atmosphäre bei einer Temperatur von 500 bis 700°C (typischerweise 550 bis 650°C) für 4 bis 24 Stunden durchgeführt, um den amorphen Siliziumfilm 1602 zu kristallisieren. In dieser Ausführungsform wird eine Wärmebehandlung in einer Stickstoff-Atmosphäre, bei 570°C und für 14 Stunden, durchgeführt.
  • Zu diesem Zeitpunkt schreitet eine Kristallisation des amorphen Siliziumfilms 1602 zuerst von Keimen, erzeugt in Bereichen 1605 und 1606, mit hinzugefügtem Nickel, fort, und Kristallbereiche 1607 und 1608, angewachsen nahezu parallel zu der Oberfläche des Substrats 1601, werden gebildet. Die Kristallbereiche 1607 und 1608 werden jeweils als ein seitlicher Wachstumsbereich bezeichnet. Da jeweilige Kristalle in den seitlichen Wachstumsbereich in einem Vergleich bei gleichförmigem Zustand gesammelt werden, besitzt der seitliche Wachstumsbereich einen solchen Vorteil, dass die gesamte Kristallinität ausgezeichnet ist (16B).
  • Dabei wird, gerade in dem Fall, bei dem die Technik, die in Ausführungsform 1 der vorstehend erwähnten, Japanischen, ungeprüften Patentveröffentlichung No. Hei. 7-130652 verwendet wird, ein Bereich, der als ein lateraler Wachstumsbereich bezeichnet werden kann, mikroskopisch gebildet. Allerdings ist es, da eine Erzeugung von Kernen bzw. Keimen unregelmäßig in der Oberfläche auftritt, schwierig, kristalline Korngrenzen zu kontrollieren.
  • Nachdem die Wärmebehandlung für eine Kristallisation abgeschlossen ist, wird der Masken-Isolierfilm 1603 entfernt und ein Mustern wird durchgeführt, so dass inselähnliche Halbleiterschichten (aktive Schichten) 1609, 1610 und 1611, hergestellt aus den lateralen Wachstumsbereichen 1607 und 1608, gebildet werden (16C).
  • Hierbei bezeichnet das Bezugszeichen 1609 die aktive Schicht des N-Kanal-TFT, die CMOS-Schaltung bildend, 1610 bezeichnet die aktive Schicht des P-Kanal-TFT, die CMOS-Schaltung bildend, und 1611 bezeichnet die aktive Schicht des N-Kanal-TFT (Pixel-TFT), die Pixel-Matrix-Schaltung bildend.
  • Nachdem die aktiven Schichten 1609, 1610 und 1611 gebildet sind, wird ein Gate-Isolationsfilm 1612, hergestellt aus einem isolierenden Film, der Silizium enthält, darauf gebildet (16C).
  • Als nächstes wird, wie in 16D dargestellt ist, eine Wärmebehandlung (Getterprozess für das katalytische Element) zum Entfernen oder Verringern des katalytischen Elements (Nickel) durchgeführt. Bei dieser Wärmebehandlung wird ein Halogen-Element gebildet, das in einer Bearbeitungs-Atmosphäre enthalten ist, und der Gettereffekt für ein metallisches Element durch das Halogen-Element wird verwendet.
  • Um ausreichend den Gettereffekt durch das Halogen-Element zu erhalten, ist es bevorzugt, die vorstehende Wärmebehandlung bei einer Temperatur auszuführen, die 700°C übersteigt. Wenn die Temperatur nicht höher als 700°C ist, wird es schwierig, eine Halogen-Verbindung in der Bearbeitungs-Atmosphäre zu zerlegen, so dass dabei eine Gefahr vorhanden ist, dass der Gettereffekt nicht erhalten werden kann.
  • Demzufolge wird, in dieser Ausführungsform, die Wärmebehandlung bei einer Temperatur, die 700°C übersteigt, vorzugsweise 800 bis 1000°C (typischerweise 950°C), durchgeführt, und eine Verarbeitungszeit wird auf 0,1 bis 6 Stunden, typischerweise 0,5 bis 1 Stunde, gelegt.
  • In dieser Ausführungsform wird ein Beispiel dargestellt, bei dem eine Wärmebehandlung in einer Sauerstoff Atmosphäre, die Wasserstoffchlor (HCl) mit 0,5 bis 10 Vol-% (in dieser Ausführungsform 3 Vol-%) enthält, bei 950°C für 30 Minuten durchgeführt wird. Wenn die Konzentration an HCl höher als die vorstehend erwähnte Konzentration ist, werden Oberflächenerhebungen, vergleichbar mit einer Filmdicke, auf den Oberflächen der aktiven Schichten 1609, 1610 und 1611 erzeugt. Demzufolge ist eine solche hohe Konzentration nicht bevorzugt.
  • Obwohl ein Beispiel beschrieben worden ist, bei dem das HCl-Gas als eine Verbindung verwendet ist, die ein Halogen-Element besitzt, kann eine Art oder können mehrere Arten von Gasen, ausgewählt aus Verbindungen, die Halogen enthalten, wie typischerweise HF, NF3, HBr, Cl2, ClF3, BCl2, F2 und Br2, andere als das HCl-Gas, verwendet werden.
  • In diesem Schritt ist es denkbar, dass Nickel in einer solchen Art und Weise entfernt wird, dass Nickel in den aktiven Schichten 1609, 1610 und 1611 durch die Wirkung von Chlor gegettert wird und in flüchtiges Nickelchlorid überführt wird, das in die Luft freigegeben wird. Durch diesen Schritt ist die Konzentration des Nickels in den aktiven Schichten 1609, 1610 und 1611 auf 5 × 1017 Atome/cm3, oder geringer, herabgesetzt.
  • Dabei ist der Wert von 5 × 1017 Atomen/cm3 die niedrigere Erfassungsgrenze der SIMS (Sekundär-Ionen-Massen-Spektroskopie). Als Ergebnis der Analyse der TFTs, experimentell erzeugt durch die vorliegenden Erfinder, wenn die Konzentration nicht höher als 1 × 1018 Atome/cm3 (vorzugsweise 5 × 1017 Atome/cm3 oder geringer) war, wurde kein Einfluss von Nickel auf die TFT-Charakteristika festgestellt. Allerdings wird die Konzentration an Störstellen in der vorliegenden Spezifikation als ein minimaler Wert in Messungsergebnissen der SIMS-Analyse definiert.
  • Durch die vorstehende Wärmebehandlung schreitet eine thermische Oxidationsreaktion an der Grenzfläche zwischen dem Gate-Isolationsfilm 1612 und den aktiven Schichten 1609, 1610 und 1611 fort, so dass die Dicke des Gate-Isolationsfilms 1612 durch die Dicke eines thermischen Oxidationsfilms erhöht wird. Wenn der thermische Oxidationsfilm auf diese Art und Weise gebildet wird, ist es möglich, eine Zwischenfläche eines Halbleiter/Isolationsfilms zu erhalten, der nur sehr wenige Zwischenflächen-Niveaus besitzt. Allerdings ist dabei auch ein Effekt vorhanden, eine nachteilige Bildung (Kantenausdünnen) des thermischen Oxidationsfilms an dem Ende der aktiven Schicht zu verhindern.
  • Der Gettervorgang des katalytischen Elements kann durchgeführt werden, nachdem der Masken-Isolationsfilm 1603 entfernt ist und bevor die aktive Schicht gemustert ist. Und auch kann der Gettervorgang des katalytischen Elements ausgeführt werden, nachdem die aktive Schicht gemustert ist. Daneben können irgendwelche Gettervorgänge kombiniert werden.
  • Dabei kann auch der Gettervorgang des katalytischen Elements unter Verwendung von P (Phosphor) durchgeführt werden. Der Gettervorgang unter Verwendung von Phosphor kann mit dem vorstehenden Gettervorgang kombiniert werden. Nur der Gettervorgang unter Verwendung von Phosphor kann ausgeführt werden.
  • Weiterhin ist es auch effektiv, dass, nachdem die Wärmebehandlung in der vorstehend erwähnten Halogen-Atmosphäre ausgeführt ist, eine Wärmebehandlung bei unge fähr 950°C für eine Stunde in einer Stickstoff-Atmosphäre durchgeführt wird, um die Filmqualität des Gate-Isolationsfilms 1612 zu verbessern.
  • Dabei ist auch durch die SIMS-Analyse festgestellt worden, dass das Halogen-Element, das für den Gettervorgang verwendet wurde, mit einer Konzentration von 1 × 1015 bis 1 × 1020 Atomen/cm3, in den aktiven Schichten 1609, 1610 und 1611 verbleibt. Weiterhin ist auch durch die SIMS-Analyse festgestellt worden, dass, zu diesem Zeitpunkt, das vorstehende Halogen-Element mit einer hohen Konzentration zwischen den aktiven Schichten 1609, 1610 und 1611 und dem thermischen Oxidationsfilm, gebildet durch die Wärmebehandlung, verteilt ist.
  • Als Folge der SIMS-Analyse für andere Elemente wurde festgestellt, dass die Konzentration von sowohl C (Kohlenstoff), N (Stickstoff), O (Sauerstoff) als auch S (Schwefel) als typische Störstellen geringer als 5 × 1018 Atome/cm3 (typischerweise 1 × 1018 Atome/cm3 oder geringer) war.
  • Als nächstes wird ein nicht dargestellter Metallfilm, der Aluminium als den Hauptbestandteil besitzt, gebildet, und Originale 1613, 1614 und 1615 der darauf folgenden Gate-Elektroden werden durch Mustern gebildet. In dieser Ausführungsform wird ein Aluminiumfilm, der Scandium mit 2 Gew.-% enthält, verwendet (17A).
  • Dabei kann ein polykristalliner Siliziumfilm, dem Störstellen hinzugefügt sind, für die Gate-Elektrode anstelle des Metallfilms, der Aluminium als den Hauptbestandteil enthält, verwendet werden.
  • Als nächstes werden durch eine Technik, die in der Japanischen, ungeprüften Patentveröffentlichung No. Hei. 7-135318 offenbart ist, poröse, anodische Oxidationsfilme 1616, 1617 und 1618, nicht poröse, anodische Oxidationsfilme 1619, 1620 und 1621 und Gate-Elektroden 1622, 1623 und 1624 gebildet (17B).
  • Nachdem der Zustand, dargestellt in 17B, auf diese Art und Weise erhalten ist, wird der Gate-Isolationsfilm 1612 als nächstes unter Verwendung der Gate-Elektroden 1622, 1623 und 1624, und der porösen, anodischen Oxidationsfilme 1616, 1617 und 1618 als Masken, geätzt. Dann werden die porösen, anodischen Oxidationsfilme 1616, 1617 und 1618 entfernt, um den Zustand zu erhalten, der in 17C dargestellt ist. Dabei bezeichnen die Bezugszeichen 1625, 1626 und 1627 in 17C Gate-Isolationsfilme nach der Verarbeitung.
  • Als nächstes wird ein Hinzufügungsschritt der Störstellen, was eine Leitfähigkeit ergibt, ausgeführt. Als die Störstellen-Elemente können P (Phosphor) oder As (Arsen) für einen N-Kanal-Typ verwendet werden und B (Bor) oder Ga (Gallium) können für einen P-Kanal-Typ verwendet werden.
  • In dieser Ausführungsform wird die Hinzufügung der Störstellen unterteilt und zweimal ausgeführt.
  • Als erstes wird eine Störstellen-Hinzufügung zum Bilden eines N-Kanal-TFT ausgeführt. Die erste Störstellen-Hinzufügung (P(Phosphor) wird in dieser Ausführungsform verwendet) wird bei einer hohen Beschleunigungsspannung von ungefähr 80 KeV ausgeführt, um einen n–-Bereich zu bilden. Eine Einstellung wird auch so vorgenommen, dass die Konzentration der P-Ionen in dem n–-Bereich 1 × 1018 bis 1 × 1019 Atome/cm3 wird.
  • Weiterhin wird die zweite Störstellen-Hinzufügung bei einer niedrigen Beschleunigungs-Spannung von ungefähr 10 KeV ausgeführt, um einen n–-Bereich zu bilden. Da die Beschleunigungs-Spannung zu diesem Zeitpunkt niedrig ist, funktioniert der Gate-Isolationsfilm als eine Maske. Eine Einstellung wird so vorgenommen, dass der Schicht-Widerstand des n ± Bereichs 500 Ω oder weniger (vorzugsweise 300 Ω oder weniger) wird.
  • Über die vorstehend beschriebenen Schritte werden ein Source-Bereich 1628, ein Drain-Bereich 1629, ein Störstellen-Bereich 1630 mit niedriger Konzentration und ein Kanalbildungs-Bereich 1631 des N-Kanal-TFT, der die CMOS-Schaltung bildet, gebildet. Weiterhin werden ein Source-Bereich 1632, ein Drain-Bereich 1633, ein Störstellen-Bereich 1634 mit niedriger Konzentration und ein Kanalbildungs-Bereich 1635 des N-Kanal-TFT, den Pixel TFT bildend, definiert (17D).
  • In dem Zustand, der in 17D dargestellt ist, besitzt die aktive Schicht des P-Kanal-TFT, der die CMOS-Schaltung bildet, dieselbe Struktur wie die aktive Schicht des N-Kanal-TFT.
  • Als nächstes wird, wie in 18A dargestellt ist, eine Resist-Maske 1636, die die N-Kanal-TFTs abdeckt, bereitgestellt, und ein Störstellen-Ion, um einen P-Typ zu erhalten (Bor wird in dieser Ausführungsform verwendet), wird hinzugefügt.
  • Obwohl dieser Schritt auch unterteilt und zweimal ähnlich dem vorstehenden Hinzufügungsschritt der Störstelle ausgeführt wird, wird, da der N-Kanal-Typ zu dem P-Kanal-Typ invertiert werden muss, das B-(Bor)-Ion mit einer Konzentration mehrere Male der vorstehenden Hinzufügungs-Konzentration des P-Ions hinzugefügt werden.
  • Auf diese Art und Weise werden ein Source-Bereich 1637, ein Drain-Bereich 1638, ein Störstellen-Bereich 1639 mit niedriger Konzentration und ein Kanalbildungs-Bereich 1640 des P-Kanal-TFT, die CMOS-Schaltung bildend, gebildet (18A).
  • Nachdem die aktive Schicht in der Art und Weise, wie sie vorstehend beschrieben ist, abgeschlossen ist, wird eine Aktivierung der Störstellen-Ionen durch Kombination eines Ofenglühens, eines Laserglühens, eines Lampenglühens, und dergleichen, vorgenommen. Gleichzeitig werden Beschädigungen der aktiven Schichten, verursacht durch die Hinzufügungsschritte, repariert.
  • Als nächstes wird, als ein Zwischenschicht-Isolationsfilm 1641, ein Laminierungsfilm aus einem Siliziumoxidfilm und einem Siliziumnitritfilm gebildet. Als nächstes werden, nachdem Kontaktlöcher in dem Zwischenschicht-Isolationsfilm gebildet sind, Source-Elektroden 1642, 1643 und 1644 und Drain-Elektroden 1645 und 1646 gebildet, um den Zustand zu erhalten, der in 18B dargestellt ist. Ein Film aus einem organischen Harz kann als der Zwischenschicht-Isolationsfilm 1641 verwendet werden.
  • Nachdem der Zustand, der in 18B dargestellt ist, erhalten ist, wird ein erster Zwischenschicht-Isolationsfilm 1647, hergestellt aus einem Film aus einem organischen Harz, und mit einer Dicke von 0,5 bis 3 μm, gebildet. Polyimid, Acryl, Polyimidamid, oder dergleichen, können für den Film aus organischem Harz verwendet werden. Die Vorteile einer Verwendung des Films aus organischem Harz sind wie folgt aufgelistet: ein Filmbildungsverfahren ist einfach, eine Filmdicke wird einfach dick gemacht, eine parasitäre Kapazität kann reduziert werden, da deren relative, dielektrische Konstante niedrig ist, und die Flachheit bzw. Ebenheit ist ausgezeichnet. Ein organischer Harzfilm, ein anderer als der Vorstehende, kann verwendet werden.
  • Als nächstes wird eine schwarze Maske 1648, hergestellt aus einem Film mit Abschattungs-Eigenschaften und mit einer Dicke von 100 nm, auf dem ersten Zwischenschicht-Isolationsfilm 1647 gebildet. Obwohl ein Titanfilm als die schwarze Maske 1648 in dieser Ausführungsform verwendet wird, kann ein Halm, der schwarze Pigmente enthält, oder dergleichen, verwendet werden.
  • In dem Fall, bei dem der Titanfilm für die schwarze Maske 1648 verwendet wird, kann ein Teil der Verdrahtungsleitung der Ansteuerschaltung oder von anderen, peripheren Schaltungsbereichen aus Titan gebildet werden. Diese Titan-Verdrahtungsleitung kann gleichzeitig wie die Bildung der schwarzen Maske 1648 gebildet werden.
  • Nachdem die schwarze Maske 1648 gebildet ist, wird ein isolierender Film 1649 der zweiten Zwischenschicht, hergestellt aus entweder einem Siliziumoxidfilm, einem Siliziumnitridfilm oder einem Film aus einem organischen Harz, oder einen Laminierungsfilm daraus, und mit einer Dicke von 0,1 bis 0,3 μm, gebildet. Ein Kontaktloch wird in dem isolierenden Film 1647 der Zwischenschicht und dem isolierenden Film 1649 der Zwischenschicht gebildet, und eine Pixelelektrode 1650 mit einer Dicke von 120 nm wird gebildet. Entsprechend der Struktur dieser Ausführungsform wird eine Hilfskapazität an einem Bereich gebildet, wo die schwarze Maske 1648 die Pixelelektrode 1650 (18C) überlappt. Da sich diese Ausführungsform auf ein Beispiel einer Flüssigkristallanzeigevorrichtung mit aktiver Matrix vom Transmissions-Typ bezieht, wird ein transparenter, leitfähiger Film aus ITO, oder dergleichen, als ein leitfähiger Film, der die Pixelelektrode 1650 bildet, verwendet.
  • Als nächstes wird das gesamte Substrat in einer Wasserstoffatomosphäre bei einer Temperatur von 350°C für 1 bis 2 Stunden erwärmt, um die gesamte Vorrichtung zu hydrieren, so dass die Schlenkerbindungen (nicht gepaarte Bindung) in dem Film (insbesondere in der aktiven Schicht) kompensiert werden. Über die vorstehenden Schritte ist es möglich, die CMOS-Schaltung und die Pixel-Matrix-Schaltung auf demselben Substrat herzustellen.
  • Als nächstes wird, wie in 19 dargestellt ist, ein Schritt einer Herstellung einer Flüssigkristallanzeigevorrichtung vom Typ mit aktiver Matrix auf der Basis des Substrats für die aktive Matrix, hergestellt über die vorstehenden Schritte, beschrieben.
  • Ein orientierter Film 1651 wird auf dem Substrat der aktiven Matrix in dem Zustand der 18C gebildet. In dieser Ausführungsform wird Polyimid für den orientierten Film 1651 verwendet. Als nächstes wird ein gegenüberliegendes Substrat präpariert. Das gegenüberliegende Substrat wird durch ein Glassubstrat 1652, einen transparenten, leitfähigen Film 1653 und einen orientierten Film 1654 gebildet.
  • In dieser Ausführungsform wird ein derartiger Polyimidfilm, bei dem die Flüssigkristallmoleküle parallel zu dem Substrat orientiert sind, als der orientierte Film verwendet. Dabei wird, nachdem der orientierte Film gebildet ist, ein Reibvorgang so ausgeführt, dass die Flüssigkristallmoleküle parallel mit einem fixierten Vorkippwinkel orientiert sind.
  • Als nächstes werden das Substrat der aktiven Matrix, erhalten über die vorstehenden Schritte, und das gegenüberliegende Substrat aneinander über ein Dichtmaterial, ein Abstandsteil (beide nicht dargestellt), und dergleichen, gebondet. Danach wird das Flüssigkristallmaterial 1655 zwischen beide Substrate injiziert, und wird vollständig mit einem Dichtmittel (nicht dargestellt) abgedichtet. So ist die Flüssigkristallanzeigevorrichtung mit aktiver Matrix vom Transmissions-Typ, wie sie in 19 dargestellt ist, fertiggestellt.
  • In dieser Ausführungsform ist die Flüssigkristalltafel so ausgelegt, um eine Anzeige mit einem TN-(twisted-nematisch)-Mode zu bilden. Demzufolge ist ein Paar polarisierender Platten (nicht dargestellt) derart angeordnet, dass die Flüssigkristalltafel zwischen den polarisierenden Platten in einem Kreuz-Nicol (in dem Zustand, in dem polarisierende Achsen des Paars der polarisierenden Platten einander unter rechten Winkeln kreuzen) gehalten.
  • Demzufolge ist zu sehen, dass, in dieser Ausführungsform, eine Anzeige in einem sogenannten normal weißen Mode gebildet ist, in dem eine weiße Anzeige dann erzeugt wird, wenn keine Spannung an die Flüssigkristallanzeigevorrichtung angelegt ist.
  • In der Flüssigkristalltafel dieser Ausführungsform ist das Substrat der aktiven Matrix an nur einer Endfläche, wo ein FPC befestigt ist, freigelegt, und die verbleibenden drei Endflächen sind bündig.
  • Es ist zu sehen, dass, durch das vorstehende Herstellungsverfahren, die D/A-Wandlerschaltung dieser Ausführungsform integral auf einem isolierenden Substrat, wie beispielsweise einem Quarzsubstrat oder einem Glassubstrat, zusammen mit anderen Ansteuerschaltungen und anderen peripheren Vorrichtungen der Flüssigkristallanzeigevorrichtung mit aktiver Matrix, gebildet werden kann. Die zwei P-Kanal-TFTs und die zwei N-Kanal-TFTs, die mit jeder Gradationsspannungsleitung der D/A-Wandlerschaltung dieser Ausführungsform verbunden sind, können auf derselben Halbleiterschicht gebildet werden. Alternativ können zwei unabhängige P-Kanal-TFTs und zwei unabhängige N-Kanal-TFTs durch Verdrahtungsleitungen über Kontakte verbunden werden. Allerdings ist ersteres bevorzugt, da der Bereich der D/A-Wandlerschaltung kleiner gemacht werden kann.
  • Hier wird ein Halbleiter-Dünnfilm, hergestellt gemäß dem Herstellungsverfahren dieser Ausführungsform, beschrieben. Gemäß dem vorstehenden Herstellungsverfahren dieser Ausführungsform ist es möglich, einen amorphen Siliziumfilm zu kristallisieren und einen Kristallsiliziumfilm, bezeichnet als kontinuierliches Korn-Grenzen-Kristall-Silizium (sogenanntes Continuous Grain Silicon: CGS), zu erhalten.
  • Der seitliche Wachstumsbereich des Halbleiterdünnfilms, erhalten über das Herstellungsverfahren dieser Ausführungsform, besitzt eine Einkristallstruktur, die aus einem Kollektiv von stabähnlichen oder abgeflachten, stabähnlichen Kristallen hergestellt ist. Die Merkmale davon werden nachfolgend beschrieben.
  • [Erkenntnisse über die Kristallstruktur eines seitlichen bzw. lateralen Wachstumsbereichs]
  • Der seitliche Wachstumsbereich, gebildet entsprechend den Herstellungsschritten der vorstehend erwähnten Ausführungsform, besitzt mikroskopisch eine Kristallstruktur, bei der eine Vielzahl von stabähnlichen (oder abgeflachten, stabähnlichen) Kristallen nahezu parallel zueinander und mit einer Regelmäßigkeit zu einer spezifischen Richtung angeordnet sind. Dies kann einfach durch Beobachten mit einem TEM (Transmissionselektronenmikroskop) erkannt werden.
  • Die vorliegenden Erfinder beobachteten die Kristallkorngrenzen des Halbleiterdünnfilms, erhalten durch das Herstellungsverfahren der vorstehenden Ausführungsform, im Detail unter Verwendung eines HR-TEM (Transmissionselektronenmikroskop mit hoher Auflösung) (27). In der vorliegenden Beschreibung ist die Kristallkorngrenze als eine Korngrenze, gebildet an einer Zwischenfläche, wo unterschiedliche, stabähnliche Kristalle in Kontakt miteinander stehen, ohne dass dies in anderer Weise spezifiziert ist, definiert. Demzufolge wird die Kristallkorngrenze als unterschiedlich gegenüber, zum Beispiel, einer mikroskopischen Korngrenze angesehen, die durch Kollision von separaten, seitlichen Wachstumsbereichen gebildet ist.
  • Das vorstehende HR-TEM (Transmissions-Elektronen-Mikroskop mit hoher Auflösung) ist ein Verfahren, bei dem eine Probe vertikal mit einem Elektronenstrahl bestrahlt wird, und die Anordnung von Atomen und Molekülen wird unter Verwendung einer Interferenz von transmittierten Elektronen oder elastisch gestreuten Elektronen abgeschätzt. Unter Verwendung dieses Verfahrens ist es möglich, den Zustand einer Anordnung von Kristallgittern als Gitterstreifen zu beobachten. Demzufolge ist es, unter Beobachten der Kristall-Korngrenze, möglich, den Bindungszustand von Atomen in der Kristall-Korngrenze abzuleiten.
  • In der TEM-Fotografie (27), erhalten durch die vorliegenden Erfinder, wird der Zustand, bei dem zwei unterschiedliche Kristallkörner (stabähnliche Kristallkörner) in Kontakt miteinander an der Kristall-Korngrenze stehen, deutlich beobacht. Zu diesem Zeitpunkt wird durch die Elektronenstrahl-Diffraktion festgestellt, dass die zwei Kristallkörner nahezu in einer {110}-Orientierung vorliegen, obwohl bestimmte Abweichungen in den Kristallachsen vorhanden sind.
  • Bei der Beobachtung der Gitterstreifen durch die TEM-Fotografie, wie sie vorstehend beschrieben ist, werden Gitterstreifen entsprechend zu einer {111}-Ebene in einer {110}-Ebene beobachtet. Dabei zeigt der Gitterstreifen entsprechend zu der {111}-Ebene einen solchen Gitterstreifen an, dass dann, wenn ein Kristallkorn entlang des Gitterstreifens geschnitten wird, die {111}-Ebene in dem Schnitt erscheint. In einer vereinfachten Art und Weise ist es möglich, durch den Abstand zwischen den Gitterstreifen festzustellen, zu welcher Ebene der Gitterstreifen entspricht.
  • Zu diesem Zeitpunkt beobachteten die vorliegenden Erfinder im Detail die TEM-Fotografie des Halbleiter-Dünnfilms, erhalten durch das Herstellungsverfahren der vorstehenden Ausführungsform, und als Ergebnis wurden sehr interessante Erkenntnisse erhalten. In beiden unterschiedlichen Kristallkörnern, die in der Fotografie zu sehen waren, wurden Gitterstreifen entsprechend zu der {111}-Ebene gesehen. Und es wurde beobachtet, dass die Gitterstreifen offensichtlich parallel zueinander lagen.
  • Weiterhin wurden, ungeachtet des Vorhandenseins der Kristall-Korngrenze, die Gitterstreifen der zwei unterschiedlichen Kristallkörner miteinander so verbunden, um die Kristall-Korngrenze zu kreuzen. Dasjenige, was festgestellt wurde, war das, dass nahezu alle Gitterstreifen, die beobachtet wurden, dass sie die Kristall-Korngrenze kreuzten, linear kontinuierlich zueinander trotz der Tatsache waren, dass sie Gitterstreifen unterschiedlicher Kristallkörner waren. Dies ist der Fall bei jeder Kristall-Korngrenze.
  • Eine solche Kristallstruktur (präzise die Struktur der Kristall-Korngrenze) zeigt an, dass zwei unterschiedliche Kristallkörner in Kontakt miteinander mit einer ausgezeichneten Übereinstimmung an der Kristall-Korngrenze sind. Das bedeutet, dass die Kristallgitter kontinuierlich miteinander an der Kristall-Korngrenze verbunden sind, so dass eine solche Struktur gebildet wird, dass es sehr schwer ist, Trap-Niveaus, verursacht durch Kristalldefekte, oder dergleichen, zu erzeugen. Mit anderen Worten kann gesagt werden, dass die Kristallgitter eine Kontinuität an der Kristall-Korngrenze haben.
  • In 28 wurde, als Referenz, eine Analyse durch die Elektronenstrahlen-Diffraktion und HR-TEM-Beobachtung durch die vorliegenden Erfinder für einen konventionellen Polykristallin-Siliziumfilm (so genannter Hochtemperatur-Polysiliziumfilm) ebenso durchgeführt. Als ein Ergebnis wurde herausgefunden, dass Gitterstreifen zufällig in den zwei unterschiedlichen Kristallkörnern vorhanden waren und dabei nur selten eine Verbindung kontinuierlich an der Kristall-Korngrenze mit einer ausgezeichneten Übereinstimmung existierte. Das bedeutet, dass herausgefunden wurde, dass dort viele Bereiche vorhanden waren, wo die Gitterstreifen diskontinuierlich an der Kristall-Korngrenze waren, und dass dort viele Kristalldefekte vorhanden waren.
  • Die vorliegenden Erfinder nehmen auf den Bindungszustand von Atomen in dem Fall Bezug, wo die Gitterstreifen zueinander mit einer guten Übereinstimmung, ähnlich dem Halbleiter-Dünnfilm, der in der Flüssigkristallplatte der Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix der vorliegenden Erfindung verwendet ist, als Konformitätsbindung, entsprechen, und nehmen auf eine chemische Bindung zu diesem Zeitpunkt als eine Konformitätsbindung Bezug. Im Gegensatz dazu nehmen die vorliegenden Erfinder auf den Bindungszustand von Atomen, in dem Fall, bei dem die Gitterstreifen nicht zueinander mit einer guten Übereinstimmung entsprechen, was oftmals in einem herkömmlichen Polykristallin-Siliziumfilm gesehen wird, als ungleichmäßige Bindung Bezug, und nehmen auf eine chemische Bindung, zu diesem Zeitpunkt, als eine nicht übereinstimmende Bindung (oder eine ungepaarte Bindung) Bezug.
  • Da der Halbleiter-Dünnfilm, der in der vorliegenden Erfindung verwendet wird, sehr gut in der Konformität an dem Kristallkorn ist, sind die vorstehenden Ungleichförmigkeits-Bindungen nur sehr wenige. Als eine Folge einer Studie für wahlweise, mehrere Kristall-Korngrenzen, durchgeführt durch die vorliegenden Erfinder, war das existierende Verhältnis der Ungleichförmigkeits-Bindungen zu den gesamten Bindungen 10% oder geringer (vorzugsweise 5% oder geringer, noch bevorzugter 3% oder geringer). Das bedeutet, dass 90% oder mehr der gesamten Bindungen (vorzugsweise 95% oder mehr, noch bevorzugter 97% oder mehr) durch die Konformitäts-Bindungen gebildet werden.
  • 29A stellt das Ergebnis einer Beobachtung durch eine Elektronenstrahl-Diffraktion für einen seitlichen Wachstumsbereich, gebildet entsprechend den Herstellungsschritten dieser Ausführungsform, dar. 29B stellt ein Elektronenstrahl-Diffraktionsmuster eines herkömmlichen Polysiliziumfilms dar (was als ein Hochtemperatur-Polysiliziumfilm bezeichnet wird), beobachtet für einen Vergleich.
  • In den Elektronenstrahl-Diffraktionsmustern, dargestellt in 29A und 29B, beträgt der Durchmesser eines Bestrahlungsbereichs eines Elektronenstrahls 4,25 μm, und die Informationen für einen ausreichend breiten Bereich werden gesammelt. Die Fotografien hier stellen typische Diffraktionsmuster in den Ergebnissen einer Untersuchung für wahlweise, mehrere Bereiche dar.
  • In dem Fall der 29A kann, da Diffraktionsflecke (Diffraktionssprenkel) entsprechend zu dem <110> Einfall relativ deutlich erscheinen, festgestellt werden, dass, in dem Bestrahlungsbereich des Elektronenstrahls nahezu alle Kristallkörner in {110} orientiert sind. Andererseits wurde, in dem Fall des herkömmlichen Hochtemperatur-Siliziumfilms, dargestellt in 29B, keine definierte Regelmäßigkeit in den Diffraktionsflecken gesehen, und es wurde festgestellt, dass Kristallkörner mit der Plaine-Orientierung, eine andere als die {110}-Ebene, unregelmäßig gemischt waren.
  • Ähnlich hierzu ist das Merkmal des Halbleiter-Dünnfilms, verwendet in der vorliegenden Erfindung, dasjenige, dass, obwohl der Halbleiter-Dünnfilm Kristall-Korngrenzen umfasst, der Halbleiter-Dünnfilm das Elektronenstrahl-Diffraktionsmuster zeigt, das eine regelmäßige Eigenheit (Peculiar) zu der {1110}-Orientierung zeigt. Wenn das Elektronenstrahl-Diffraktionsmuster mit einem herkömmlichen verglichen wird, ist der Unterschied gegenüber dem herkömmlichen Halbleiter-Dünnfilm deutlich.
  • Wie vorstehend beschrieben ist, war der Halbleiter-Dünnfilm, hergestellt über die Herstellungsschritte dieser Ausführungsform, ein Halbleiter-Dünnfilm, der eine Kristallstruktur (genauer gesagt eine Struktur einer Kristall-Korngrenze) sehr unterschiedlich gegenüber einem herkömmlichen Halbleiter-Dünnfilm besaß. Die vorliegenden Erfinder haben die Ergebnisse einer Analyse in Bezug auf den Halbleiter-Dünnfilm, verwendet in der vorliegenden Erfindung, auch in den Japanischen Patentanmeldungen Nr'n. Hei. 9-55633, Hei. 9-165216 und Hei. 9-212428 erläutert.
  • Weiterhin besitzen, da 90% oder mehr der Kristallkörner des vorstehenden Halbleiter-Dünnfilms, verwendet in der vorliegenden Erfindung, durch die Konformitäts-Bindungen gebildet sind, sie nur selten irgendwelche Funktionen als eine Barriere zum Blockieren der Bewegung von Trägern. Das bedeutet, dass gesagt werden kann, dass im Wesentlichen keine Kristall-Korngrenzen in dem Halbleiter-Dünnfilm, verwendet in der vorliegenden Erfindung, vorhanden sind.
  • Obwohl Kristall-Korngrenzen als Barrieren zum Blockieren der Bewegung von Trägern in einem herkömmlichen Halbleiter-Dünnfilm wirken, da solche Kristall-Korngrenzen nicht wesentlich in dem Halbleiter-Dünnfilm, verwendet in der vorliegenden Erfindung, exi stieren, kann eine hohe Trägermobilität realisiert werden. Demzufolge zeigen die elektrischen Charakteristika eines TFT, hergestellt unter Verwendung des Halbleiter-Dünnfilms, verwendet in der vorliegenden Erfindung, äußerst ausgezeichnete Werte. Dies wird nachfolgend beschrieben.
  • [Erkenntnisse über die elektrischen Charakteristika eines TFT]
  • Da der Halbleiter-Dünnfilm, verwendet in der vorliegenden Erfindung, als im Wesentlichen ein Einkristall (Kristall-Korngrenzen existieren im Wesentlichen nicht) angesehen werden kann, zeigt ein TFT, der den Halbleiter-Dünnfilm als eine aktive Schicht verwendet, elektrische Charakteristika, die mit einem MOSFET vergleichbar sind, unter Verwendung eines Einkristall-Siliziums. Daten, wie sie nachfolgend dargestellt sind, sind von TFTs, experimentell gebildet durch die vorliegenden Erfinder, erhalten.
    • (1) Der Unterschwellwert-Koeffizient als ein Index, der eine Umschaltfunktion (Unmittelbarkeit eines Umschaltens eines Ein/Aus-Vorgangs) eines TFT zeigt, ist bis zu 60 bis 100 mV/Dekade (typischerweise 60 bis 85 mV/Dekade) für sowohl einen N-Kanal-TFT als auch einen P-Kanal-TFT klein.
    • (2) Die Feldeffekt-Mobilität (μFE) als ein Index, der eine Betriebsgeschwindigkeit eines TFT zeigt, ist bis zu 200 bis 650 cm2/Vs (typischerweise 250 bis 300 cm2/Vs) für einen N-Kanal-TFT und 100 bis 300 cm2/Vs (typischerweise 150 bis 200 cm2/Verschiedene) für einen P-Kanal-TFT groß.
    • (3) Die Schwellwertspannung (Vth) als ein Index, der eine Gradationsspannung eines TFT anzeigt, ist bis zu –0,5 bis 1,5 V für einen N-Kanal-TFT und –1,5 bis 0,5 V für einen P-Kanal-TFT klein.
  • Wie vorstehend beschrieben ist, wird festgestellt, dass der TFT, erhalten in der vorliegenden Erfindung, äußerst ausgezeichnete Umschalt-Charakteristika und Hochgeschwindigkeits-Betriebs-Charakteristika realisieren kann.
  • Dabei spielt, bei der Bildung des CGS, der vorstehende Glühschritt bei einer Temperatur (700 bis 1100°C) oberhalb der Kristallisierungs-Temperatur eine wichtige Rolle in Bezug auf ein Verringern von Defekten in Kristallkörnern. Dies wird nachfolgend beschrieben.
  • 30A zeigt eine TEM-Fotografie eines kristallinen Siliziumfilms zu dem Zeitpunkt, zu dem Schritte bis zu dem vorstehenden Kristallisierungsschritt abgeschlossen worden sind, die zweihundertfünfzigtausendmal vergrößert ist. Zickzack-Defekte, wie sie durch Pfeile angezeigt sind, werden in dem Kristallkorn festgestellt (ein schwarzer Bereich und ein weißer Bereich erscheinen aufgrund des Unterschieds im Kontrast).
  • Obwohl solche Defekte hauptsächlich Laminierungsdefekte sind, bei denen die Reihenfolge einer Laminierung von Atomen auf einer Silizium-Kristallgitter-Ebene unterschiedlich ist, ist auch ein Fall einer Verschiebung, oder dergleichen, vorhanden. Es erscheint, dass 30A die Laminierungsdefekte darstellt, die eine defekte Ebene parallel zu der {111}-Ebene haben. Dies kann anhand der Tatsache festgestellt werden, dass die Zickzack-Defekte bei ungefähr 70° gebogen sind.
  • Andererseits wird, wie in 30B dargestellt ist, in dem kristallinen Siliziumfilm, der in der vorliegenden Erfindung verwendet ist, der bei derselben Vergrößerung vergrößert ist, festgestellt, dass dort nur selten Defekte, verursacht durch Laminierungsdefekte, Verschiebungen, und dergleichen, zu sehen sind und dass die Kristallinität sehr hoch ist. Diese Tendenz kann in der gesamten Filmfläche gesehen werden, und obwohl es schwierig ist, die Anzahl von Defekten auf Null unter den vorliegenden Umständen zu verringern, ist es möglich, die Zahl auf im Wesentlichen Null zu verringern.
  • Das bedeutet, dass, in dem kristallinen Siliziumfilm, der in der Flüssigkristall-Tafel der Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix der vorliegenden Erfindung verwendet ist, Defekte in dem Kristallkorn auf den Grad verringert werden, dass die Defekte nahezu vernachlässigt werden können, und die Kristall-Korngrenze kann keine Barriere gegen eine Bewegung von Trägern aufgrund einer hohen Kontinuität werden, so dass der Film als ein einzelnes Kristall oder ein im Wesentlichen einzelnes Kristall angesehen werden kann.
  • Wie vorstehend beschrieben ist, ist, in den kristallinen Siliziumfilmen, dargestellt in den Fotografien der 30A und 30B, obwohl die Kristall-Korngrenzen nahezu eine gleiche Kontinuität haben, ein großer Unterschied in der Zahl von Defekten in dem Kristallkorn vorhanden. Der Grund, warum der kristalline Siliziumfilm, dargestellt in 30B, elektrische Charakteristika viel höher als der kristalline Siliziumfilm, dargestellt in 30A, zeigt, ist hauptsächlich der Unterschied in der Zahl von Defekten.
  • Anhand des Vorstehenden ist zu sehen, dass der Sammelprozess eines katalytischen Elements ein nicht auslassbarer Schritt bei der Bildung des CGS ist. Die vorliegenden Erfinder betrachten das nachfolgende Modell in Bezug auf ein Phänomen, das in diesem Schritt auftritt.
  • Zuerst wird in dem Zustand, dargestellt in 30A, das katalytische Element (typischerweise Nickel) an den Defekten (hauptsächlich Laminierungs-Defekte) in dem Kristallkorn segregiert. Das bedeutet, dass feststellbar ist, dass viele Bindungen vorhanden sind, die solche wie Si-Ni-Si bilden.
  • Allerdings wird, wenn Ni, das in den Defekten existiert, durch Ausführen des Sammelprozesses des katalytischen Elements entfernt wird, die Bindung von Si-Ni geschnitten wird. Demzufolge bildet die verbleibende Bindung von Silizium unmittelbar eine Si-Si-Bindung und wird stabil. Auf diese Art und Weise verschwinden die Defekte.
  • Natürlich kann, obwohl es bekannt ist, dass die Defekte in einem kristallinen Siliziumfilm durch thermisches Glühen bei einer hohen Temperatur verschwinden, angenommen werden, dass, da Bindungen mit Nickel geschnitten werden und viele nicht gepaarten Bindungen erzeugt werden, eine Rekombination von Silizium schonend durchgeführt wird.
  • Die vorliegenden Erfinder betrachten auch ein Modell, bei dem der kristalline Siliziumfilm an seine Unterschicht durch eine Wärmebehandlung bei einer Temperatur (700 bis 1100°C) oberhalb der Kristallisierungs-Temperatur angebondet wird und das Klebe- bzw. Haftvermögen erhöht wird, so dass die Defekte verschwinden.
  • Der so erhaltene kristalline Siliziumfilm (30B) besitzt das Merkmal, dass die Zahl von Defekten in dem Kristallkorn wesentlich kleiner als diejenige in dem kristallinen Siliziumfilm (30A) ist, in dem nur eine Kristallisierung ausgeführt wird. Dieser Unterschied in der Anzahl von Defekten erscheint als der Unterschied in der Spindichte durch eine Elektronen-Spin-Resonanzanalyse (Electron Spin Resonance: ESR). Bei den vorliegenden Umständen ist die Spindichte des kristallinen Siliziumfilms, verwendet in der vorliegenden Erfindung, nahezu 1 × 1018 Spins/cm3 (typischerweise 5 × 1017 Spins/cm3 oder geringer).
  • Der kristalline Siliziumfilm, der die vorstehend beschriebene Kristallstruktur und die Merkmale besitzt, die in der vorliegenden Erfindung verwendet werden, wird als kristallines Silizium mit kontinuierlicher Korngrenze bezeichnet (Continuous Grain Silicon: CGS).
  • [Ausführungsform 7]
  • Bei dieser Ausführungsform wird ein anderes Beispiel der D/A-Wandlerschaltung der vorliegenden Erfindung beschrieben. In dieser Ausführungsform ist, obwohl eine Beschreibung in Bezug auf eine 8-Bit-D/A-Wandlerschaltung als ein Beispiel vorgenommen wird, die vorliegende Erfindung nicht hierauf beschränkt, sondern eine D/A-Wandlerschaltung, die ein Signal von 2 oder mehr Bits verarbeitet, kann realisiert werden.
  • In dieser Ausführungsform ist eine D/A-Wandlerschaltung, die in einer Ansteuerschaltung einer Flüssigkristall-Anzeigevorrichtung installiert ist, bei der die Zahl von Pixeln 1920 × 1080 horizontal und vertikal ist, als ein Beispiel herangezogen und dessen Beschreibung wird vorgenommen.
  • 11 zeigt eine schematische, strukturelle Ansicht einer Flüssigkristall-Anzeigevorrichtung dieser Ausführungsform. Die Flüssigkristall-Anzeigevorrichtung dieser Ausführungsform ist aus einem Schieberegister 1101 auf der Seite einer ersten Source-Signalleitung, Adressenleitungen (a, b, c, d) 1102 eines digitalen Decodierers, Verriegelungsschaltungen (LAT1.0 bis LAT1.1919) 1103, Verriegelungsschaltungen (LAT2.0 bis LAT2.1919) 1104, einer Verriegelungs-Impulsleitung 1105, Umschaltschaltungen 1106, einer ersten D/A-Wandlerschaltung (1.-D/A.0 bis 1.-D/A.479) 1107, Gradationsspannungs-Leitungen (V0 bis V16) 1108, ersten Ausgangsleitungen 1109 (1109-1 und 1109-2) der ersten D/A-Wandlerschaltung, einem Schieberegister 1110 auf der Seite einer zweiten Source-Signalleitung, Adressenleitungen (e, f, g, h) 1111 des digitalen Decodierers, Verriegelungsschaltungen LAT3.0 bis LAT3.1919) 1112, Verriegelungsschaltungen (LAT4.0 bis LAT4.1919) 1113, einer Verriegelungs-Impulsleitung 1114, Umschaltschaltungen 1115, zweiten D/A-Wandlerschaltungen (2.-D/A.0 bis 2.-D/A.479) 1116, zweiten Ausgangsleitungen 1117 der zweiten D/A-Wandlerschaltungen, Umschaltschaltungen 1118, einem Schieberegister 1119 auf der Seite einer Gate-Signalleitung, Source-Signalleitungen 1120, Gate-Signalleitungen (Abtastleitungen) 1121, Pixel-TFTs 1122, und dergleichen, aufgebaut.
  • In einem 8-Bit-Digital-Signal, zugeführt von der Außenseite, wird das obere 4-Bit-Digital-Signal zu den Adressenleitungen a, b, c und d zugeführt und das untere 4-Bit-Digital-Signal wird zu den Adressenleitungen e, f, g und h zugeführt.
  • Unterschiedliche Spannungen werden zu den 17 Gradationsspannungs-Leitungen (V0 bis V16) 1108 durch eine Widerstandsteilung einer Spannung, angelegt zwischen den Gradationsspannungs-Leitungen V0 bis V16, zugeführt. Eine höhere Spannung wird an die Gradationsspannungs-Leitung V16 als an die Gradationsspannungs-Leitung V0 angelegt. Das bedeutet, dass, auch in dieser Ausführungsform, ähnlich zu der Ausführungsform 1, Spannungen, angelegt an die Gradationsspannungsleitungen, hoch in der Reihenfolge der Gradationsspannungs-Leitungen V0, V1, ..., V15, V16 werden.
  • Aufgrund eines Schritts, bei dem das Schieberegister 1101 auf der Seite der ersten Source-Signalleitung sequenziell Verriegelungssignale zu den Verriegelungsschaltungen 1103 (LAT1.0 bis LAT1.1919) zuführt, nehmen die Verriegelungsschaltungen 1103 digitale Signale von den Adressenleitungen 1102 (a, b, c, d) zu dem Zeitpunkt einer Eingabe der Verriegelungssignale auf und halten die digitalen Signale, und eines Schritts, bei dem ein Verriegelungssignal zu den Verriegelungsschaltungen 1104 (LAT2.0 bis LAT2.1919) eingegeben wird, werden die digitalen Signale von der Verriegelungsschaltung 1103 eingegeben und werden gehalten, die entsprechend zu der Ausführungsform 6 sind, so dass deren Erläuterung hier weggelassen wird.
  • Die 4-Bit-Digital-Signale, die durch die Verriegelungsschaltungen 1104 (LAT2.0 bis LAT2.1919) eingegeben und gehalten sind, werden zu der Umschaltschaltung 1106 eingegeben. In dieser Ausführungsform sind die ersten D/A-Wandlerschaltungen 1107 und die zweiten D/A-Wandlerschaltungen 1116 jeweils für jede vier Source-Signalleitungen vorgesehen. Demzufolge ist eine Auswahl der Verriegelungsschaltungen durch die Umschaltschaltung 1106 notwendig. Tatsächlich wird jede Verriegelungsschaltung für jede vierte Zeilen- bzw. Linien-Periode ausgewählt. Die Details der Funktion der Umschaltschaltung 1106 sind in der Ausführungsform 1 der Japanischen Patentanmeldung No. Hei. 9-286098 durch den vorliegenden Anmelder offenbart.
  • In dieser Ausführungsform wird, da ein Satz von D/A-Wandlerschaltungen (die erste D/A-Wandlerschaltung 1107 und die zweite D/A Wandlerschaltung 1116) für die vier Source-Signalleitungen vorgesehen ist, jede der vier Verriegelungsschaltungen LAT2.0 bis LAT3 durch die Umschaltschaltung 1106 für die vierte Periode einer Linien-Periode ausgewählt, und ein 4-Bit-Digital-Signal wird zu der ersten D/A-Wandlerschaltung (1.-D/A.0) 1107 zugeführt.
  • Das 4-Bit-Digital-Signal wird in eine Gradationsspannung durch die erste D/A-Wandlerschaltung 1107 umgewandelt und wird zu der zweiten D/A-Wandlerschaltung 1116 zugeführt.
  • Aufgrund eines Schritts, bei dem das Schieberegister 1110 auf der Seite der zweiten Source-Signalleitung sequenziell Verriegelungssignale zu den Verriegelungsschaltungen 1112 (LAT3.0 bis LAT3.1919) zuführt, nehmen die Verriegelungsschaltungen digitale Signale von den Adressenleitungen 1111 (e, f, g, h) zu dem Zeitpunkt einer Eingabe der Verriegelungssignale auf und halten die digitalen Signale, und eines Schritts, bei dem ein Verriegelungssignal zu den Verriegelungsschaltungen 1113 (LAT4.0 bis LAT4.1919) eingegeben wird, werden die digitalen Signale von den Verriegelungsschaltungen 1112 eingegeben und werden gehalten, die entsprechend zu der Ausführungsform 6 sind, so dass deren Erläuterung hier weggelassen wird. Auch ist in dieser Ausführungsform der Zeitpunkt, zu dem das Schieberegister 1101 auf der Seite der ersten Source-Signalleitung das Verriegelungssignal zu der Verriegelungsschaltung 1103 (LAT1.0 bis LAT1.1919) überträgt, derselbe wie der Zeitpunkt, zu dem das Schieberegister 1110 auf der Seite der zweiten Source-Signalleitung das Verriegelungssignal zu der Verriegelungsschaltung 1112 (LAT3.0 bis LAT3.1919) überträgt.
  • Die 4-Bit-Digital-Signale, die durch die Verriegelungsschaltungen (LAT4.0 bis LAT4.1919) eingegeben und gehalten sind, werden zu den Umschaltschaltungen 1115 eingegeben. Auch hier ist eine Auswahl der Verriegelungsschaltungen durch die Umschaltschaltung 1115 notwendig. Die Verriegelungsschaltung wird für jede vierte Zeilen-Periode ausgewählt. Auf diese Art und Weise werden die 4-Bit-Digital-Signale sequenziell in die zweiten D/A-Wandlerschaltungen 1116 von den Verriegelungsschaltungen eingegeben.
  • Die zweite D/A-Wandlerschaltung 1116 führt eine Gradationsspannung entsprechend zu dem digitalen Eingabesignal zu der Ausgangsleitung 1117 zu.
  • Hier werden die erste und die zweite D/A-Wandlerschaltung dieser Ausführungsform beschrieben. 12 zeigt eine schematische Ansicht der ersten D/A-Wandlerschaltung 1107 und der zweiten D/A-Wandlerschaltung 1116. Zuerst wird, unter Bezugnahme auf 12, die Betriebsweise der ersten D/A-Wandlerschaltung 1107 und der zweiten D/A-Wandlerschaltung 1116 beschrieben.
  • Die erste D/A-Wandlerschaltung 1107 ist aus einem Schalter-Schaltkreis swA, der sechzehn Schalter (swA1 bis swA16) umfasst, einem Schalter-Schaltkreis swB, der sechzehn Schalter (swB1 bis swB16) umfasst, und siebzehn Gradationsspannungs-Leitungen (V0 bis V16) aufgebaut. Die zweite D/A-Wandlerschaltung 1116 ist aus einem Schalter-Schaltkreis swC, der sechzehn Schalter (swC1 bis swC16) und sechzehn Widerstände (R1 bis R16) umfasst, aufgebaut. Hierbei wird der Eigenwiderstand einer Verdrahtungsleitung selbst nicht berücksichtigt.
  • In der ersten D/A-Wandlerschaltung 1107 steuern die 4-Bit-Digital-Signale, zugeführt von den Adressenleitungen a, b, c und d über die Verriegelungsschaltungen, ausgewählt durch die Umschaltschaltung 1106, die Schalter-Schaltkreise swA und swB. In den sechzehn Schaltern (swA1 bis swA16) des Schalter-Schaltkreises swA ist, entsprechend dem digitalen Gradationssignal, zugeführt von den Adressenleitungen a, b, c und d, über die Verriegelungsschaltung, nur einer der Schalter geschlossen, und zwei oder mehr Schalter sind nicht zu derselben Zeit geschlossen. Auch ist, in den sechzehn Schaltern (swB1 bis swB16) des Schalter-Schaltkreises swB, entsprechend dem digitalen Signal, das von den Adressenleitungen a, b, c und d über die Verriegelungsschaltung zugeführt ist, nur einer der Schalter geschlossen, und zwei oder mehr Schalter sind zu derselben Zeit nicht geschlossen. Weiterhin besitzen der Zeitpunkt, zu dem die vier Schalter des Schalter-Schaltkreises swA geschlossen sind, und der Zeitpunkt, zu dem die vier Schalter des Schalter-Schaltkreises swB geschlossen sind, die folgende Beziehung. Das bedeutet, dass sie so ausgelegt sind, dass dann, wenn der Schalter swA1 geschlossen ist, der Schalter swB1 geschlossen ist, dass dann, wenn der Schalter swA2 geschlossen ist, der Schalter swB2 geschlossen ist, dass dann, wenn der Schalter swA3 geschlossen ist, der Schalter swB3 geschlossen ist, und dass dann, wenn der Schalter swA4 geschlossen ist, der Schalter swB4 geschlossen ist. In Bezug auf die anderen Schalter ebenso sind der Schalter swAn und der Schalter swBn (1 ≤ n ≤ 16; n ist eine natürliche Zahl) zu derselben Zeit geschlossen. Demzufolge werden, durch die Schalter-Schaltkreise swA und swB, zwei benachbarte Gradationsspannungs-Leitungen immer ausgewählt. Auf diese Art und Weise werden zwei benachbarte Gradationsspannungs-Leitungen durch die Schalter-Schaltkreise swA und swB ausgewählt und werden zu der ersten Ausgangsleitung (N) 1109-1 und der ersten Ausgangsleitung (L) 1109-2 zugeführt.
  • In der zweiten D/A-Wandlerschaltung 1116 steuern die 4-Bit-Digital-Signale, zugeführt von den Adressenleitungen e, f, g und h über die Verriegelungsschaltungen, den Schalter-Schaltkreis swC. In den sechzehn Schaltern (swC1 bis swC16) ist, gemäß dem digitalen Signal, das von den Adressenleitungen e, f, g und h zugeführt ist, nur ein Schalter geschlossen.
  • Sechzehn unterschiedliche Gradationsspannungen sind durch sechzehn Widerstände (R1 bis R16) von der Gradationsspannung, zugeführt zu der ersten Ausgangsleitung (H) 1109-1, und der Gradationsspannung, zugeführt zu der ersten Ausgangsleitung (L) 1109-2, gebildet. Einer der sechzehn Schalter des Schalter-Schaltkreises swC ist geschlossen und die entsprechende Gradationsspannung wird zu der zweiten Ausgangsleitung 1117 zugeführt. Die Gradationsspannung, zugeführt zu der zweiten Ausgangsleitung 1117, wird zu der Source-Signalleitung 1120 über einen Puffer (nicht dargestellt), oder dergleichen, zugeführt.
  • Demzufolge können, in dieser Ausführungsform, die oberen 4-Bits des 8-Bit-Digital-Signals sechzehn Gradationsspannungen auswählen, und die unteren 4-Bits davon können sechzehn Gradationsspannungen von den ausgewählten Gradationsspannungen ausgeben. Demzufolge ist es möglich, 16 (obere vier Bits) × 16 (untere vier Bits) = 256 Gradationsspannungen auszuwählen.
  • Die 13 und 14 stellen ein Beispiel der Schaltungsstruktur der ersten D/A-Wandlerschaltung 1107 und der zweiten D/A-Wandlerschaltung 1116 dieser Ausführungsform dar.
  • 15 stellt einen Teil des Schaltungsmusters der D/A-Wandlerschaltungen dieser Ausführungsform, dargestellt in den 13 und 14 (ein Teil des Schaltungsmusters der ersten D/A-Wandlerschaltung 1107, dargestellt in 13), dar. In 15 bezeichnen die Bezugszeichen 901 bis 905 aktive Halbleiterschichten, die zu Störstellen vom N-Typ hinzugefügt sind. Die Bezugszeichen 906 bis 910 bezeichnen aktive Halbleiterschichten, die zu Störstellen vom P-Typ hinzugefügt sind. Die Bezugszeichen 911 bis 914 bezeichnen Gate-Elektroden-Verdrahtungsleitungen, und Al (Aluminium), das Sc (Scandium) mit 2 Gew.-% enthält, wird in dieser Ausführungsform verwendet. Die Bezugszeichen 915 bis 917 und 918 bis 931 bezeichnen zweite Verdrahtungsleitungen, und Al wird in dieser Ausführungsform verwendet. Die Bezugszeichen 932 und 933 bezeichnen dritte Verdrahtungsleitungen. Geschwärzte Bereiche, typischerweise mit dem Bezugszeichen 934 bezeichnet, sind Bereiche, wo eine Verbindung (Kontakt) zwischen der Gate-Elektrode und der zweiten Verdrahtungsleitung oder zwischen der zweiten Verdrahtungsleitung und der dritten Verdrahtungsleitung vorgenommen ist.
  • In der Zeichnung sind die Verdrahtungsleitungen mit demselben Muster an derselben Verdrahtungsschicht positioniert. In der Zeichnung bezeichnen Bereiche, die durch unterbrochene Linien angezeigt sind, untere Verdrahtungsleitungen, die durch obere Verdrahtungsleitungen verdeckt sind.
  • Das Bezugszeichen 915 bezeichnet eine Gradationsspannungs-Leitung V16, 916 bezeichnet eine Gradationsspannungs-Leitung V15, und 917 bezeichnet eine Gradationsspannungs-Leitung V14.
  • In dieser Ausführungsform kann, obwohl die dritte Verdrahtungsleitung zum selben Zeitpunkt wie eine BM-(Schwarze Maske)-Schicht an der Seite des Substrats der aktiven Matrix der Flüssigkristall-Anzeigevorrichtung gebildet ist, sie unter Verwendung einer anderen Verdrahtungsschicht gebildet werden. In diesem Fall ist es erwünscht, deren Linienbreite und deren Filmdicke entsprechend einem Material (Al, Ti, usw.), das verwendet ist, zu ändern. Zum Beispiel ist es in dem Fall, bei dem Ti als ein Material für die dritte Verdrahtungsleitung verwendet wird, da die Widerstandsfähigkeit von Ti höher als die diejenige von Al ist, erwünscht, die Linienbreite zu verdicken, oder die Filmdicke zu erhöhen. Eine Laminierungs-Struktur von zwei oder mehr Arten aus Metallen, zum Beispiel Al und Ti, kann verwendet werden.
  • Hier wird die D/A-Wandlerschaltung dieser Ausführungsform mit einer herkömmlichen D/A-Wandlerschaltung verglichen. Wie anhand von 12 ebenso zu sehen ist, beträgt in der 8-Bit-D/A-Wandlerschaltung dieser Ausführungsform die Zahl von Gradationsspannungs-Leitungen 17 und die Zahl von Schaltern beträgt 48. In einer herkömmlichen 8-Bit-D/A-Wandlerschaltung beträgt die Zahl von Gradationsspannungen 256 oder 17, und die Zahl von Schaltern beträgt auch 256. Demzufolge kann, verglichen mit der herkömmlichen D/A-Wandlerschaltung, die Zahl von Schaltern extrem verringert werden, so dass der Bereich klein gemacht werden kann, und die Miniaturisierung der gesamten Ansteuerschaltung kann realisiert werden. Weiterhin kann, da die Miniaturisierung der D/A-Wandlerschaltung realisiert werden kann, die Verbesserung der Feinheit der Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix auch realisiert werden.
  • In dieser Ausführungsform ist, obwohl ein 8-Bit-Digital-Signal in obere 4 Bits und untere 4 Bits unterteilt wird, und jedes ein Umschalten der Schalter-Schaltkreise swA und swB, und des Schalter-Schaltkreises swC, steuert, die Unterteilung des 8-Bit-Digital-Signals nicht hierauf beschränkt. Zum Beispiel ist es auch möglich, das 8-Bit-Digital-Signal in die oberen sechs Bits und die unteren zwei Bits zu unterteilen, so dass jedes ein Umschalten der Schalter-Schaltkreise swA und SwB, und des Schalter-Schaltkreises swC, steuert.
  • Auch ist in der D/A-Wandlerschaltung dieser Ausführungsform, gerade wenn das Potenzial eines Pixel-TFT geändert wird, eine Spannung, zugeführt von der zweiten Ausgangsleitung der zweiten D/A-Wandlerschaltung, immer stabil, so dass die D/A-Wandlerschaltung die stabile Spannung zu dem Pixel-TFT zuführen kann.
  • Die D/A-Wandlerschaltung dieser Ausführungsform kann integral auf einem isolierenden Substrat, wie beispielsweise einem Quarz-Substrat oder einem Glas-Substrat, zusammen mit anderen Ansteuerschaltungen und anderen peripheren Schaltungen der Flüssigkristall-Anzeigevorrichtung, gebildet werden. Die D/A-Wandlerschaltung dieser Ausführungsform kann durch das Herstellungsverfahren der Ausführungsform 1 gebildet werden. Die D/A-Wandlerschaltung kann auch durch andere Herstellungsverfahren gebildet werden.
  • Obwohl vier P-Kanal-TFTs und vier N-Kanal-TFTs, verbunden mit jeder der Gradationsspannungs-Leitungen der D/A-Wandlerschaltung dieser Ausführungsform, auf derselben Halbleiterschicht gebildet sind, können vier unabhängige P-Kanal-TFTs und vier N-Kanal-TFTs durch Metall-Verdrahtungsleitungen, oder dergleichen, über Kontakte, verbunden werden.
  • Allerdings ist das erstere bevorzugt, da der Bereich der D/A-Wandlerschaltung klein gemacht werden kann.
  • Die 24A und 24B zeigen Fotografien, die die Flüssigkristal1-Anzeigevorrichtung vom Typ mit aktiver Matrix dieser Ausführungsform darstellen. Sie sind als die Anzeige eines ausgezeichneten Prüfmusters (24a) und der Anzeige eines ausgezeichneten Gradationsmusters (24B) zu sehen.
  • Die 25 und 26 zeigen Oszillographen-Ansichten, wenn die D/A-Wandlerschaltung dieser Ausführungsform betrieben wird und Daten gemessen werden.
  • 25 stellt Spannungsdaten der Gradationsspannungs-Leitung V0 bis V16 (siehe 12), zugeführt zu der ersten D/A-Wandlerschaltung dieser Ausführungsform, dar. Es ist zu sehen, dass die siebzehn, stabilen Spannungen der Gradationsspannungs-Leitungen V0 bis V16 zugeführt werden.
  • 26 stellt Spannungsdaten, ausgegeben zu der Ausgangsleitung der zweiten D/A-Wandlerschaltung, dar. Es ist zu sehen, dass die sechzehn stabilen Spannungen durch das untere 4-Bit-Digital-Signal ausgegeben werden. Dabei treten Glitches bzw. Sprünge, dargestellt in dem Ausgangssignal, aufgrund von DE-Signalen, auf und beeinflussen nicht die Ladung eines analogen Datensignals der Source-Signalleitung.
  • [Ausführungsform 8]
  • In dieser Ausführungsform wird ein Beispiel einer spezifischen Schaltungsstruktur des Schalter-Schaltkreises, dargestellt in der Ausführungsform 6, beschrieben. In dieser Ausführungsform wird ein Blockdiagramm des Hauptbereichs einer Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, die 4-Bit-Digital-Video-Daten verarbeitet, dargestellt. In Bezug auf eine Schieberegister-Schaltung, eine Verriegelungsschaltung, eine D/A-Wandlerschaltung, und dergleichen, kann die Ausführungsform 6 gesehen werden. Der Schalter-Schaltkreis, der in dieser Ausführungsform erläutert ist, kann in der Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, beschrieben in der Ausführungsform 7, verwendet werden.
  • 20 stellt das Blockdiagramm des Hauptbereichs der Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix dieser Ausführungsform dar. Diese Ausführungsform ist gegenüber der Ausführungsform 6 dahingehend unterschiedlich, dass Ansteuerschaltungen auf der Seite der Source-Signalleitung nach oben und nach unten so verwendet werden, dass eine Pixel-Matrix-Schaltung zwischen den Ansteuerschaltungen auf der Seite der Source-Signalleitung, den Ansteuerschaltungen auf der Seite der Gate-Signalleitung rechts und links so verwendet werden, dass die Pixel-Matrix-Schaltung zwischen die Ansteuerschaltungen auf der Seite der Gate-Signalleitung gelegt wird, eine Pegel-Shifter-Schaltung für die Ansteuerschaltungen auf der Seite der jeweiligen Source-Signalleitung verwendet wird, eine Teilerschaltung für digitale Video-Daten vorgesehen wird, und dergleichen. Die Pegel-Shifter-Schaltung kann verwendet werden, wenn die entsprechenden Erfordernisse entstehen, und es ist nicht notwendigerweise erforderlich, dass sie verwendet wird.
  • Die Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix dieser Ausführungsform umfasst eine Ansteuerschaltung A1701 auf der Seite der Source-Signalleitung, eine Ansteuerschaltung B1711 auf der Seite der Source-Signalleitung, eine Ansteuerschaltung A1712 auf der Seite der Gate-Signalleitung, eine Ansteuerschaltung B1715 auf der Seite der Gate-Signalleitung, eine Pixel-Matrix-Schaltung 1716 und eine Ansteuerschaltung 1710 für digitale Video-Daten.
  • Die Ansteuerschaltung A1701 auf der Seite der Source-Signalleitung umfasst eine Schieberegister-Schaltung 1702, eine Pufferschaltung 1703, eine Verriegelungsschaltung (1) 1704, eine Verriegelungsschaltung (2) 1705, eine Selektor-(Umschalt)-Schaltung (1) 1706, eine Pegel-Shifter-Schaltung 1707, eine D/A-Wandlerschaltung 1708 und eine Selektor-(Schalter)-Schaltung (2) 1709. Die Ansteuerschaltung A1701 auf der Seite der Source-Signalleitung führt ein Bildsignal (Gradationsspannungssignal) zu ungeraden Source-Signalleitungen zu. In dieser Ausführungsform wird ein Schaltungs-Äquivalent zu dem Schalter-Schaltkreis, erläutert in der vorstehenden Ausführungsform 6, unter Bezugnahme auf eine Selektor-Schaltung erläutert. Zur Vereinfachung der Erläuterung sind die erste und die zweite D/A-Wandlerschaltungen in einem Bündel als die D/A-Wandlerschaltung 1708 angegeben.
  • In der Ansteuerschaltung 1701 auf der Seite der Source-Signalleitung können, in Bezug auf die Betriebsweisen bis zu der Verriegelungsschaltung (2) 1705, die Ausführungsform 6 oder die Ausführungsform 7 gesehen werden.
  • In den 4-Bit-Digital-Video-Daten von der Verriegelungsschaltung, und ausgewählt durch die Selektor-Schaltung (1) 1706, werden die oberen 2-Bit-Digital-Video-Daten zu dem Pegel-Shifter 1707 zugeführt. Der Spannungspegel der digitalen Video-Daten wird durch den Pegel-Shifter 1707 angehoben und wird zu der ersten D/A-Wandlerschaltung der D/A-Wandlerschaltung 1708 zugeführt. Die D/A-Wandlerschaltung 1708 wandelt die 2-Bit-Digital-Video-Daten in analoge Signale (Gradationsspannungen) um und führt die analogen Signale zu der zweiten D/A-Wandlerschaltung zu. Die zweite D/A-Wandlerschaltung wählt weiterhin eine Gradationsspannung von den Gradationsspannungen, zugeführt von der ersten D/A-Wandlerschaltung, durch die unteren 2-Bit-Digital-Videodaten der 4-Bit-Digital-Video-Daten zu und führt die Gradationsspannung zu der Selektor-Schaltung (2) 1709 zu. Die Gradationsspannung wird sequenziell zu der Source-Signalleitung, ausgewählt durch die Selektor-Schaltung (2) 1709, zugeführt. Das analoge Signal, zugeführt zu der Source-Signalleitung, wird zu dem Source-Bereich eines Pixel-TFT der Pixel-Matrix-Schaltung 1716, verbunden mit der Source-Signalleitung, zugeführt. In Bezug auf diese Reihen von Vorgängen kann die Ausführungsform 6 gesehen werden.
  • Das Bezugszeichen 1711 bezeichnet die Ansteuerschaltung B auf der Seite der Source-Signalleitung, und deren Struktur ist dieselbe wie die Ansteuerschaltung A1701 auf der Seite der Source-Signalleitung. Die Ansteuerschaltung B1711 auf der Seite der Source-Signalleitung führt ein Bildsignal zu geraden Source-Signalleitungen zu.
  • Das Bezugszeichen 1715 bezeichnet die Ansteuerschaltung B auf der Seite der Gate-Signalleitung, und deren Struktur ist dieselbe wie die Ansteuerschaltung A1712 auf der Seite der Gate-Signalleitung. In dieser Ausführungsform sind, ähnlich diesen, die Ansteuerschaltungen auf der Seite der Gate-Signalleitung an beiden Enden der Pixel-Matrix-Schaltung 1716 vorgesehen, und beide Ansteuerschaltungen auf der Seite der Gate-Signalleitung werden so betrieben, dass gerade dann, wenn eine davon nicht arbeitet, keine verschlechterte bzw. beeinträchtigte Anzeige auftritt.
  • Das Bezugszeichen 1710 bezeichnet die Digital-Video-Daten-Ansteuerschaltung. Die Ansteuerschaltung 1710 für digitale Video-Daten ist eine Schaltung, um die Frequenz der digitalen Video-Daten zu erstellen, die von der Außenseite aus eingegeben werden, die auf 1/m fallen. Durch Teilen der digitalen Video-Daten kann die Frequenz eines Signals, das für den Betrieb der Ansteuerschaltung notwendig ist, auch so geschaltet werden, dass sie auf 1/m fällt. Ein integrales Bilden der Ansteuerschaltung für digitale Video-Daten auf demselben Substrat wie die Pixel-Matrix-Schaltung und andere Ansteuerschaltungen ist in der Japanischen Patentanmeldung No. Hei. 9-356238 durch denselben Inhaber wie diese Anmeldung offenbart. Die Patentanmeldung offenbart die Details der Betriebsweise der Ansteuerschaltung für digitale Video-Daten und kann für das Verständnis der Betriebsweise der Ansteuerschaltung für digitale Video-Daten dieser Ausführungsform angesehen werden.
  • Hier werden die Struktur und die Betriebsweise der Selektor-Schaltung (1) 1706 und der Selektor-Schaltung (2) 1709 beschrieben. Das Grundkonzept der Selektor-Schaltung ist dasselbe wie dasjenige der Umschaltschaltung, erläutert in der Ausführungsform 6. In dieser Ausführungsform werden eine Selektor-Schaltung (1) 1706 und eine Selektor-Schaltung (2) 1709 für jede vier Source-Signalleitungen verwendet. Demzufolge werden 240 Selektor-Schaltungen (1) 1706 und 240 Selektor-Schaltungen (2) 1709 in der Ansteuerschaltung (A) 1701 auf der Seite der Source-Signalleitung verwendet und 240 Selektor-Schaltungen (1) und 240 Selektor-Schaltungen (2) werden in der Ansteuerschaltung (b) 1711 auf der Seite der Source-Signalleitung verwendet.
  • Zur Vereinfachung der Erläuterung stellt 21 nur die am weitesten links liegende Selektor-Schaltung (1) der Ansteuerschaltung (A) 1701 auf der Seite der Source- Signalleitung dar. In der tatsächlichen Ansteuerschaltung auf der Seite der Source-Signalleitung werden 240 solcher Selektor-Schaltungen verwendet.
  • Eine der Selektor-Schaltungen (1) dieser Ausführungsform umfasst, wie in 21 dargestellt ist, acht 3-Eingangs-NAND-Schaltungen, zwei 4-Eingangs-NAND-Schaltungen und zwei Invertierer. Ein Signal von der Verriegelungsschaltung (2) 1705 wird zu der Selektor-Schaltung (1) 1706 dieser Ausführungsform eingegeben und Signalleitungen L0.0, L0.1, L1.1, L2.0, L2.1, L3.0, L3.1 der Signalleitungen L.0, L0.1, L1.0, L1.1, ..., L1919.0, L1919.1 von der Verriegelungsschaltung (2) 1705 sind mit der Selektor-Schaltung (1), dargestellt in 21, verbunden. Die Angabe La.b bedeutet, dass das b-te Bit-Signal eines digitalen Video-Signals, zugeführt zu einer a-ten Source-Signalleitung von links, zugeführt wird. Zeitabstimmungs-Signale werden zu der Selektor-Schaltung (1) von den Signalleitungen SS1 und SS2 eingegeben. Das Signal von der Selektor-Schaltung (1) wird zu dem Pegel-Shifter 1707 eingegeben und wird dann zu der D/A-Wandlerschaltung 1708 eingegeben.
  • 22 stellt die Selektor-Schaltung (2) dar. Zur Vereinfachung der Erläuterung stellt 22 die am weitesten links liegende Selektor-Schaltung (2) dar. In der tatsächlichen Ansteuerschaltung auf der Seite der Source-Signalleitung werden 240 solcher Selektor-Schaltungen verwendet.
  • Wie in 22 dargestellt ist, umfasst die Selektor-Schaltung (2) dieser Ausführungsform vier analoge Schalter, wobei jeder drei P-Kanal-TFTs und drei N-Kanal-TFTs, und drei Invertierer, besitzt. Ein analoges Bildsignal (Gradationsspannung), umgewandelt in ein analoges Signal durch die D/A-Wandlerschaltung 1708, wird zu der Selektor-Schaltung (2) eingegeben.
  • 23 zeigt ein Zeitabstimmungs-Diagramm, das 2-Bit-Digital-Video-Daten, eingegeben zu der Selektor-Schaltung (1) 1706, und Zeitabstimmungs-Signale, eingegeben zu der Selektor-Schaltung (1) 1706 und der Selektor-Schaltung (2) 1709, darstellt. Das Bezugszeichen LS bezeichnet ein Verriegelungssignal, das zu der Verriegelungsschaltung (2) 1705 an dem Start einer Zeilen-Periode (horizontale Abtast-Periode) zugeführt wird. Die Bezugszeichen Bit-0 und Bit-1 bezeichnen 0-te Bit-Daten und 1. Bit-Daten des digitalen Bildsignals, ausgegeben von der Verriegelungsschaltung (2) 1705. Hier wird angenommen, dass digitale Signale A1 und A0 jeweils zu den Signalleitungen L0.1 und L0.0 von der Verriegelungsschaltung (2), verbunden mit der Selektor-Schaltung (1), dargestellt in 21, zugeführt werden, digitale Signale B1 und B0 jeweils zu den Signalleitungen L1.1 und L1.0 zugeführt werden, digitale Signale C1 und C0 jeweils zu den Signalleitungen L2.1 und L2.0 zugeführt werden und digitale Signale D1 und D0 jeweils zu den Signalleitungen L3.1 und L3.0 zugeführt werden.
  • In der Selektor-Schaltung (1) werden, basierend auf den Zeitabstimmungs-Signalen, zugeführt zu den Signalleitungen SS1 und SS2, Signale, ausgegeben zu dem Bit-1 und Bit-0, ausgewählt. Das bedeutet, dass, in der ersten (1/4) Zeilen-Periode, das digitale Signal A1 zu dem Bit-1 ausgegeben wird, und das digitale Signal A0 zu dem Bit-0 ausgegeben wird. In der nächsten (1/4) Zeilen-Periode wird das digitale Signal B1 zu dem Bit-1 ausgegeben und das digitale Signal B0 wird zu dem Bit-0 ausgegeben. In der nächsten (1/4) Zeilen-Periode wird das digitale Signal C1 zu dem Bit-1 ausgegeben und das digitale Signal C0 wird zu dem Bit-0 ausgegeben. In der abschließenden (1/4) Zeilen-Periode wird das digitale Signal D1 zu dem Bit-1 ausgegeben und das digitale Signal D0 wird zu dem Bit-0 ausgegeben. Ähnlich hierzu werden Daten von der Verriegelungsschaltung (2) zu der Pegel-Shifter-Schaltung 1707 für jede (1/4) Zeilen-Periode zugeführt.
  • Die analogen Bildsignale, zugeführt von der D/A-Wandlerschaltung, werden durch die Selektor-Schaltung (2) ausgewählt und werden zu den Source-Signalleitungen zugeführt. Auch wird in diesem Fall, obwohl das analoge Bildsignal zu der entsprechenden Source-Signalleitung für jede (1/4) Zeilen-Periode zugeführt wird, das analoge Bildsignal zu der Source-Signalleitung nur in der Periode zugeführt, in der die Spannung des analogen Signals vollständig definiert durch ein Decodier-Freigabe-Signal (DE) wird.
  • In dieser Ausführungsform können, obwohl die 4-Bit-Digital-Video-Daten verarbeitet werden, auch digitale Video-Daten von mehr als 4 Bits verarbeitet werden.
  • In dieser Ausführungsform wird, da der Schalter-Schaltkreis verwendet wird, so dass eine D/A-Wandlerschaltung für vier Source-Signalleitungen vorgesehen ist, die Anzahl von D/A-Wandlerschaltungen auf 1/4 einer herkömmlichen solchen gemacht werden. Allerdings wird die Zahl von D/A-Wandlerschaltungen zu einer Zahl anders als diese gemacht. Zum Beispiel wird in dem Fall, bei dem eine D/A-Wandlerschaltung zu acht Source-Signalleitungen zugeordnet ist, die Zahl der D/A-Wandlerschaltungen 240 in der Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix dieser Ausführungsform, so dass der Bereich der Ansteuerschaltung weiter verringert werden kann. Ähnlich hierzu ist die Anzahl von Source-Signalleitungen, zu denen eine D/A-Wandlerschaltung zugeordnet ist, nicht auf diese Ausführungsform beschränkt.
  • In der vorstehenden Ausführungsform ist das Beispiel, bei dem die D/A-Wandlerschaltung der vorliegenden Erfindung, dargestellt in der Ausführungsform 6 oder 7. typischerweise für die Ansteuerschaltung der Flüssigkristall-Anzeigevorrichtung verwendet wird, beschrieben worden. In diesem Fall können, als ein Verfahren einer Anzeige, verwendet in der Flüssigkristall-Anzeigevorrichtung, ein TN-Modus, der ein nematisches Flüssigkristall, ein Modus, der eine Doppelbrechung eines elektrischen Felds verwendet, ein sogenannter Polymer-Dispersions-Modus, einer gemischten Schicht aus einem Flüssigkristall und eines Polymers, und dergleichen, verwendet werden. In den vorstehenden Ausführungsformen kann, obwohl die D/A-Wandlerschaltung der vorliegenden Erfindung für die Ansteuerschaltung einer Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix vom Transmissions-Typ verwendet wird, die D/A-Wandlerschaltung der vorliegenden Erfindung auch für eine Ansteuerschaltung einer Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix vom Reflexions-Typ verwendet werden.
  • Weiterhin führt die Ansteuerschaltung des digitalen Ansteuersystems, versehen mit der D/A-Wandlerschaltung der vorliegenden Erfindung, typischerweise dargestellt in der Ausführungsform 6 oder 7, ein linien-sequenzielles Abtasten von Pixel-TFTs durch, und die Anzahl von Pixeln ist ausreichend groß, so dass die Ansteuerschaltung für ein zukünftiges ATV (Advanced TV) geeignet ist. Demzufolge kann, wenn die D/A-Wandlerschaltung für eine Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix unter Verwendung eines antiferro-elektrischen Flüssigkristalls mit einer hohen Ansprech-Geschwindigkeit und keiner Schwellwert-Spannung eingesetzt wird, der Effekt noch weiter gezeigt werden.
  • Weiterhin kann die D/A-Wandlerschaltung der vorliegenden Erfindung, die typischerweise in der Ausführungsform 6 oder 7 dargestellt ist, für eine Ansteuerschaltung einer Anzeigevorrichtung, die mit irgendeinem Anzeige-Medium versehen ist, das optische Charakteristika besitzt, die entsprechend einer angelegten Spannung moduliert werden kann, verwendet werden. Zum Beispiel kann die D/A-Wandlerschaltung für eine Ansteuerschaltung einer Anzeigevorrichtung, die ein Elektroluminiszenzelement, oder dergleichen, verwendet, verwendet werden.
  • Weiterhin kann die D/A-Wandlerschaltung der vorliegenden Erfindung, die typischerweise in der Ausführungsform 6 und 7 dargestellt ist, für eine Ansteuerschaltung eine Halbleitervorrichtung, wie beispielsweise eines Bild-Sensors, verwendet werden. In diesem Fall kann die D/A-Wandlerschaltung bei einem Bild-Sensor angewandt werden, bei dem ein Lichtaufnahmebereich des Bild-Sensors und ein Bildanzeigebereich zum Anzeigen eines Bilds, umgewandelt in elektrische Signale durch den das Licht aufnehmenden Bereich, integral gebildet sind. Daneben kann die D/A-Wandlerschaltung bei irgendeinem Bild-Sensor eines Linien-Sensors oder eines Bereich-Sensors angewandt werden.
  • [Ausführungsform 9]
  • Die Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix, beschrieben in der Ausführungsform 6 oder 7, kann als eine Anzeige für verschiedene elektronische Geräte verwendet werden. Dabei ist das elektronische Gerät in dieser Ausführungsform als eine Flüssigkristall-Anzeigevorrichtung vom Typ mit aktiver Matrix oder als ein Produkt, das eine Halbleiterschaltung oder eine Anzeigevorrichtung einsetzt, definiert.
  • Als solche elektronischen Geräte werden eine Video-Kamera, eine Standbild-Kamera, ein Projektor, ein Projektions-TV, eine über Kopf montierte Anzeige, ein Fahrzeug-Navigationssystem, ein Personal-Computer (einschließlich eines Computers in Notebook-Größe), ein tragbares Informations-Terminal (mobiler Computer, tragbares Telefon, usw.), und dergleichen, aufgezählt. Ein Beispiel dieser Geräte wird in den 37A bis 37F dargestellt werden.
  • 37A stellt ein tragbares Telefon dar, das durch ein Hauptgehäuse 2001, einen Audio-Ausgangsbereich 2002, einen Audio-Eingabebereich 2003, eine Anzeigevorrichtung 2004, einen Betriebsschalter 2005 und eine Antenne 2006 aufgebaut ist. Die vorliegende Erfindung kann bei dem Audio-Ausgangsbereich 2002, dem Audio-Eingangsbereich 2003, der Anzeigevorrichtung 2004, und dergleichen, angewandt werden.
  • 37B stellt eine Video-Kamera dar, die durch ein Hauptgehäuse 2101, eine Anzeigevorrichtung 2102, einen Audio-Eingangsbereich 2103, einen Betätigungsschalter 2104, eine Batterie 2105 und einen Bildaufnahmebereich 2106 aufgebaut ist. Die vorliegende Erfindung kann bei der Anzeigevorrichtung 2102, dem Audio-Eingangsbereich 2103 und dem Bildaufnahmebereich 2106 angewandt werden.
  • 37C stellt einen mobilen Computer dar, der durch ein Hauptgehäuse 2201, einen Kamerabereich 2202, einen Bildaufnahmebereich 2203, einen Betätigungsschalter 2204 und eine Anzeigevorrichtung 2205 aufgebaut ist. Die vorliegende Erfindung kann bei dem Bildaufnahmebereich 2203, der Anzeigevorrichtung 2205, und dergleichen, angewandt werden.
  • 37D stellt eine über Kopf montierte Anzeige dar, die durch ein Hauptgehäuse 2301, eine Anzeigevorrichtung 2302 und einen Bandbereich 2303 aufgebaut ist. Die vorliegende Erfindung kann bei der Anzeigevorrichtung 2302 angewandt werden.
  • 37E stellt einen Projektor vom rückwärtigen Typ dar, der durch ein Hauptgehäuse 2401, eine Lichtquelle 2402, eine Anzeigevorrichtung 2403, einen Teiler 2404 für einen polarisierenden Strahl, Reflektoren 2405 und 2406, und einen Bildschirm 2407 aufgebaut ist. Die vorliegende Erfindung kann bei der Anzeigevorrichtung 2403 angewandt werden.
  • 37F stellt einen Projektor vom Typ von vorne dar, der durch ein Hauptgehäuse 2501, eine Lichtquelle 2502, eine Anzeigevorrichtung 2503, ein optisches System 2504 und einen Bildschirm 2505 aufgebaut ist. Die vorliegende Erfindung kann bei der Anzeigevorrichtung 2503 angewandt werden.
  • Wie vorstehend beschrieben ist, ist der Umfang einer Anwendung der vorliegenden Erfindung sehr breit, und die vorliegende Erfindung kann bei elektronischen Geräten irgendeines Gebiets angewandt werden. Weiterhin kann die vorliegende Erfindung auch effektiv bei einem Video-Billboard, einer Anzeige für Werbeaufnahmen, und dergleichen, effektiv angewandt werden.
  • Gemäß der vorliegenden Erfindung kann eine D/A-Wandlerschaltung mit ein paar Überkreuzungen von Verdrahtungsleitungen realisiert werden. Demzufolge kann gerade eine D/A-Wandlerschaltung, die ein digitales Signal mit einer großen Bit-Zahl verarbeitet, in einer Halbleitervorrichtung mit einem großen Bildschirm und einer hohen Feinheit mit einem kleinen Bereich realisiert werden. Da die D/A-Wandlerschaltung der vorliegenden Erfindung gemäß einigen festgelegten Regeln ausgelegt werden kann, kann auch eine große Einsparung von Zeit zum Auslegen davon erreicht werden.

Claims (8)

  1. Digital-Analog-Wandlerschaltung zum Auswählen einer von 2n Gradationsspannungs-Leitungen (V0–V15) entsprechend einem eingegebenen n-Bit-Digitalsignal und Zuführen einer Gradationsspannung zu einer Ausgangsleitung von der ausgewählten Gradationsspannungs-Leitung (V0–V15), wobei die Digital-Analog-Wandlerschaltung umfasst: 2n Schaltungen, wobei jede der Schaltungen enthält: eine erste Schaltung mit n P-Kanal-TFT (Tr 3.3, Tr 3.4, Tr 2.3, Tr 2.4, Tr 1.3, Tr 1.4, Tr 0.3, Tr 0.4), die in Reihe miteinander verbunden sind, eine zweite Schaltung mit n N-Kanal-TFT (Tr 3.1, Tr 3.2, Tr 2.1, Tr 2.2, Tr 1.1, Tr 1.2, Tr 0.1, Tr 0.2), die in Reihe miteinander verbunden sind, wobei die erste Schaltung und die zweite Schaltung in Reihe miteinander verbunden sind, jede der Schaltungen parallel mit einer der Gradationsspannungs-Leitungen (V0–V15) verbunden ist, jede der Schaltungen des Weiteren einen Verbindungsabschnitt zwischen der ersten Schaltung und der zweiten Schaltung umfasst und der Verbindungsabschnitt mit der Ausgangsleitung verbunden ist, wobei Schalten der n P-Kanal-TFT (Tr 3.3, Tr 3.4, Tr 2.3, Tr 2.4, Tr 1.3, Tr 1.4, Tr 0.3, Tr 0.4) und der n N-Kanal-TFT (Tr 3.1, Tr 3.2, Tr 2.1, Tr 2.2, Tr 1.1, Tr 1.2, Tr 0.1, Tr 0.2) entsprechend einem n-Bit-Digitalsignal durchgeführt wird, dadurch gekennzeichnet, dass die n P-Kanal-TFT (Tr 3.3, Tr 3.4, Tr 2.3, Tr 2.4, Tr 1.3, Tr 1.4, Tr 0.3, Tr 0.4) auf einer ersten Halbleiterschicht (501) ausgebildet sind und die n N-Kanal-TFT (Tr 3.1, Tr 3.2, Tr 2.1, Tr 2.2, Tr 1.1, Tr 1.2, Tr 0.1, Tr 0.2) auf einer zweiten Halbleiterschicht (502) ausgebildet sind, die n P-Kanal-TFT (Tr 3.3, Tr 3.4, Tr 2.3, Tr 2.4, Tr 1.3, Tr 1.4, Tr 0.3, Tr 0.4) miteinander nur über die erste Halbleiterschicht verbunden sind, und die n N-Kanal-TFT (Tr 3.1, Tr 3.2, Tr 2.1, Tr 2.2, Tr 1.1, Tr 1.2, Tr 0.1, Tr 0.2) miteinander nur über die zweite Halbleiterschicht verbunden sind.
  2. Digital-Analog-Wandlerschaltung nach Anspruch 1, wobei die Digital-Analog-Wandlerschaltung über einem isolierenden Substrat ausgebildet ist.
  3. Digital-Analog-Wandlerschaltung nach Anspruch 1, die des Weiteren eine schwarze Maskenschicht umfasst, die als eine dritte Verdrahtungsleitung verwendet wird.
  4. Digital-Analog-Wandlerschaltung nach Anspruch 3, wobei die schwarze Maskenschicht einen Al-Film oder einen Schichtfilm aus Al und Ti enthält.
  5. Digital-Analog-Wandlerschaltung nach Anspruch 1, wobei das digitale Signal den Gate-Elektroden der n P-Kanal-TFT (Tr 3.3, Tr 3.4, Tr 2.3, Tr 2.4, Tr 1.3, Tr 1.4, Tr 0.3, Tr 0.4) und den Gate-Elektroden der n N-Kanal-TFT (Tr 3.1, Tr 3.2, Tr 2.1, Tr 2.2, Tr 1.1, Tr 1.2, Tr 0.1, Tr 0.2) zugeführt wird, die mit jeder der 2n Gradationsspannungs-Leitungen verbunden sind.
  6. Digital-Analog-Wandlerschaltung nach Anspruch 1, wobei: Spannungen, die den 2n Gradationsspannungs-Leitungen (V0–V15) zugeführt werden, in einer Richtung von einer ersten Gradationsspannungs-Leitung (V0) zu einer 2n-ten Gradationsspannungs-Leitung (V0–V15) hoch werden, die x-te Gradationsspannungs-Leitung und die (2n + 1 – x)-te Gradationsspannungs-Leitung paarig sind und aneinandergrenzen, wobei 1 ≤ x ≤ 2n und x eine ganze Zahl ist, eine Anordnung der ersten Schaltung und der zweiten Schaltung zwischen den paarigen Gradationsspannungs-Leitungen umgekehrt wird, und das digitale Signal den Gate-Elektroden der n P-Kanal-TFT (Tr 3.3, Tr 3.4, Tr 2.3, Tr 2.4, Tr 1.3, Tr 1.4, Tr 0.3, Tr 0.4) und den Gate-Elektroden der n N-Kanal-TFT (Tr 3.1, Tr 3.2, Tr 2.1, Tr 2.2, Tr 1.1, Tr 1.2, Tr 0.1, Tr 0.2) zugeführt wird, die mit jeder der 2n Gradationsspannungs-Leitungen (V0–V15) verbunden sind.
  7. Halbleitervorrichtung mit einem Pixelbereich und einem Rand-Schaltungsbereich über einem Substrat, wobei der Randbereich eine Digital-Analog-Wandlerschaltung nach Anspruch 1 aufweist.
  8. Vorrichtung nach Anspruch 7, wobei die n P-Kanal-TFT und die n N-Kanal-TFT eine kristalline Halbleiterschicht umfassen, die über dem Substrat ausgebildet ist.
DE69835131T 1997-11-27 1998-11-25 D/A-Wandlerschaltung und Halbleiterbauelement Expired - Lifetime DE69835131T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP34435197 1997-11-27
JP34435197 1997-11-27
JP36505497 1997-12-19
JP36505497 1997-12-19
JP14659298 1998-05-12
JP14659298 1998-05-12

Publications (2)

Publication Number Publication Date
DE69835131D1 DE69835131D1 (de) 2006-08-17
DE69835131T2 true DE69835131T2 (de) 2006-12-07

Family

ID=27319207

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69835131T Expired - Lifetime DE69835131T2 (de) 1997-11-27 1998-11-25 D/A-Wandlerschaltung und Halbleiterbauelement
DE69839535T Expired - Lifetime DE69839535D1 (de) 1997-11-27 1998-11-25 D/A-Wandlerschaltung und Halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69839535T Expired - Lifetime DE69839535D1 (de) 1997-11-27 1998-11-25 D/A-Wandlerschaltung und Halbleiterbauelement

Country Status (4)

Country Link
US (5) US6441758B1 (de)
EP (2) EP0920135B1 (de)
DE (2) DE69835131T2 (de)
TW (1) TW429393B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
TW523730B (en) * 1999-07-12 2003-03-11 Semiconductor Energy Lab Digital driver and display device
JP2001051661A (ja) 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
JP3895966B2 (ja) * 2001-10-19 2007-03-22 三洋電機株式会社 表示装置
JP4002147B2 (ja) * 2002-07-24 2007-10-31 沖電気工業株式会社 ディジタル／アナログ変換回路
JP2004085666A (ja) * 2002-08-23 2004-03-18 Hitachi Ltd 画像表示装置
JP4133244B2 (ja) * 2002-11-13 2008-08-13 三菱電機株式会社 表示装置
JP3687648B2 (ja) * 2002-12-05 2005-08-24 セイコーエプソン株式会社 電源供給方法及び電源回路
JP4085323B2 (ja) * 2003-01-22 2008-05-14 ソニー株式会社 フラットディスプレイ装置及び携帯端末装置
US20060066555A1 (en) * 2004-09-27 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Active display device and driving method thereof
KR100662988B1 (ko) * 2005-10-31 2006-12-28 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP2007183373A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 表示制御装置
KR100732833B1 (ko) * 2006-06-05 2007-06-27 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR100796140B1 (ko) 2006-09-22 2008-01-21 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR20080037754A (ko) * 2006-10-27 2008-05-02 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
KR100836437B1 (ko) * 2006-11-09 2008-06-09 삼성에스디아이 주식회사 데이터구동부 및 그를 이용한 유기전계발광표시장치
KR100815754B1 (ko) * 2006-11-09 2008-03-20 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR100829777B1 (ko) * 2007-05-21 2008-05-16 삼성전자주식회사 표시 장치의 계조 전압 디코더 및 이를 포함한 디지털아날로그 변환기
JP5280649B2 (ja) * 2007-06-15 2013-09-04 ラピスセミコンダクタ株式会社 Ｌｃｄパネル駆動回路
KR101599453B1 (ko) * 2009-08-10 2016-03-03 삼성전자주식회사 레벨 쉬프터를 포함하는 반도체 장치, 디스플레이 장치 및 그 동작 방법
JP5552775B2 (ja) * 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
US8593491B2 (en) * 2011-05-24 2013-11-26 Apple Inc. Application of voltage to data lines during Vcom toggling
US20150348491A1 (en) * 2014-05-30 2015-12-03 Qualcomm Mems Technologies, Inc. Robust driver with multi-level output
AU2016287453A1 (en) 2015-06-30 2017-09-28 Société des Produits Nestlé S.A. Composition suitable for protecting microorganisms
CN105590583B (zh) * 2016-03-28 2018-06-01 二十一世纪（北京）微电子技术有限公司 灰阶电压产生电路、产生方法、驱动电路和显示装置
US10596807B2 (en) * 2018-03-19 2020-03-24 Fuji Xerox Co., Ltd. Capacitive load driving circuit and image forming apparatus
TWI799982B (zh) * 2021-09-08 2023-04-21 大陸商常州欣盛半導體技術股份有限公司 數位-類比轉換器及源極驅動器

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398207A (en) 1976-08-24 1983-08-09 Intel Corporation MOS Digital-to-analog converter with resistor chain using compensating "dummy" metal contacts
JPS56147467A (en) 1980-04-18 1981-11-16 Toshiba Corp Cmos semiconductor device and manufacture thereof
JPS5830231A (ja) * 1981-08-18 1983-02-22 Seiko Epson Corp セレクタ付アナログスイツチ回路
JPS60186053A (ja) 1984-03-06 1985-09-21 Seiko Epson Corp 薄膜相補型ｍｏｓ回路
EP0252999B1 (de) 1986-07-09 1992-04-22 Deutsche ITT Industries GmbH Getaktete CMOS-Schaltung mit mindestens einem CMOS-Schalter
JP2598794B2 (ja) 1987-09-14 1997-04-09 日本電装株式会社 Ｍｏｓ・ｉｃの入力チャンネル
EP0310728B1 (de) 1987-10-09 1992-08-19 International Business Machines Corporation Gerät zur Auflösungsausdehnung eines n-bit-ohmschen Digital-Analog-Umsetzers in einen (N+P)-bit-Digital-Analog-Umsetzer
JPH03206729A (ja) 1990-01-08 1991-09-10 Nec Corp デジタル・アナログ変換回路
JP2743683B2 (ja) 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5589847A (en) * 1991-09-23 1996-12-31 Xerox Corporation Switched capacitor analog circuits using polysilicon thin film technology
JP3017364B2 (ja) 1992-08-10 2000-03-06 株式会社日本ウォルブロー ２行程機関の排気処理用マフラ構造
JP3276725B2 (ja) 1992-10-07 2002-04-22 株式会社日立製作所 液晶表示装置
US5570105A (en) * 1993-12-25 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Driving circuit for driving liquid crystal display device
US5572211A (en) * 1994-01-18 1996-11-05 Vivid Semiconductor, Inc. Integrated circuit for driving liquid crystal display using multi-level D/A converter
US5573211A (en) * 1994-03-23 1996-11-12 Wu; Ching-Chang Structure of golf bag cradle assembly
KR0149215B1 (ko) * 1994-11-11 1998-10-15 배순훈 픽셀 구동 회로
JPH08237097A (ja) 1995-02-24 1996-09-13 Matsushita Electric Ind Co Ltd アナログ電圧切替回路
US5773864A (en) 1995-04-28 1998-06-30 National Semiconductor Corporation CMOS interface circuit formed in silicon-on-insulator substrate
US6281891B1 (en) * 1995-06-02 2001-08-28 Xerox Corporation Display with array and multiplexer on substrate and with attached digital-to-analog converter integrated circuit having many outputs
US6040812A (en) * 1996-06-19 2000-03-21 Xerox Corporation Active matrix display with integrated drive circuitry
KR100192429B1 (ko) * 1996-10-24 1999-06-15 구본준 액정표시소자의 구동장치
JPH10198312A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2993461B2 (ja) * 1997-04-28 1999-12-20 日本電気株式会社 液晶表示装置の駆動回路
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JPH11167373A (ja) * 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
JP4742401B2 (ja) * 2000-03-31 2011-08-10 ソニー株式会社 デジタルアナログ変換回路およびこれを搭載した表示装置
TW521223B (en) * 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
US6756962B1 (en) * 2000-02-10 2004-06-29 Hitachi, Ltd. Image display
JP3594125B2 (ja) * 2000-07-25 2004-11-24 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
TW531971B (en) * 2000-11-24 2003-05-11 Semiconductor Energy Lab D/A converter circuit and semiconductor device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US6600436B2 (en) * 2001-03-26 2003-07-29 Semiconductor Energy Laboratory Co., Ltd, D/A converter having capacitances, tone voltage lines, first switches, second switches and third switches
JP3795361B2 (ja) * 2001-09-14 2006-07-12 シャープ株式会社 表示駆動装置およびそれを用いる液晶表示装置

Also Published As

Publication number Publication date
US6738005B2 (en) 2004-05-18
EP1517448A1 (de) 2005-03-23
US20020021235A1 (en) 2002-02-21
US6441758B1 (en) 2002-08-27
US6911926B2 (en) 2005-06-28
EP0920135A2 (de) 1999-06-02
US20040178978A1 (en) 2004-09-16
EP0920135B1 (de) 2006-07-05
US20050219098A1 (en) 2005-10-06
US20070158689A1 (en) 2007-07-12
EP0920135A3 (de) 2000-12-13
US20030043061A1 (en) 2003-03-06
DE69835131D1 (de) 2006-08-17
EP1517448B1 (de) 2008-05-21
US7184017B2 (en) 2007-02-27
US7550790B2 (en) 2009-06-23
DE69839535D1 (de) 2008-07-03
TW429393B (en) 2001-04-11

Similar Documents

Publication Publication Date Title
DE69835131T2 (de) D/A-Wandlerschaltung und Halbleiterbauelement
DE19913920A1 (de) Ansteuerschaltung einer Halbleiteranzeigevorrichtung und Halbleiteranzeigevorrichtung
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE19825081B4 (de) Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren
DE19832297B4 (de) Anzeigevorrichtung und Treiberschaltkreis dafür
US6597349B1 (en) Semiconductor display device and method of driving the same
DE19833237B4 (de) Halbleiterdünnfilm und Halbleitergerät
DE112017004584T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE69938207T2 (de) Anzeigegerät mit aktiver Matrix
DE19605634B4 (de) Aktivmatrixanzeigegerät
DE69830954T2 (de) Überprüfungsverfahren für Substrat mit aktiver Matrix, Substrat mit aktiver Matrix, Flüssigkristallanzeigevorrichtung und elektronische Apparatur
DE69723797T2 (de) Bildelektrodensubstrat für eine reflektierende Flüssigkristall-Anzeigevorrichtung, Flüssigkristall-Anzeigevorrichtung, die dieses benutzt und Anzeigegerät mit einer solchen Flüssigkristall-Anzeigevorrichtung
DE69928621T2 (de) Ansteuerschaltung für transflektive Flüssigkristallanzeige und Flüssigkristallanzeige
DE112018000893T5 (de) Anzeigevorrichtung
DE102005006106A1 (de) Bildanzeigevorrichtung mit Dünnfilmtransistoren
US20070034873A1 (en) Semiconductor device and semiconductor display device
DE4446330A1 (de) Bildanzeigevorrichtung
DE112011101260T5 (de) Flüssigkristall-Anzeigevorrichtung und Verfahren zum Ansteuern derselben
DE60025296T2 (de) Brillenartiges Anzeige-Gerät
DE112018003262T5 (de) Halbleitervorrichtung, Halbleiterwafer, Speichervorrichtung und elektronisches Gerät
DE112014004839T5 (de) Anzeigevorrichtung
DE112011101152T5 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Ansteuerung
DE69635218T2 (de) Schaltung mit Gitterzeilen, die an zwei oder mehr Kanalbereichen eine Halbleiterlinie kreuzt
US6717179B1 (en) Semiconductor device and semiconductor display device
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition