DE69836313T2 - Verfahren zum selektiven Füllen von Gräben mit leitendem Metall - Google Patents

Verfahren zum selektiven Füllen von Gräben mit leitendem Metall Download PDF

Info

Publication number
DE69836313T2
DE69836313T2 DE69836313T DE69836313T DE69836313T2 DE 69836313 T2 DE69836313 T2 DE 69836313T2 DE 69836313 T DE69836313 T DE 69836313T DE 69836313 T DE69836313 T DE 69836313T DE 69836313 T2 DE69836313 T2 DE 69836313T2
Authority
DE
Germany
Prior art keywords
layer
recesses
plating
tantalum
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69836313T
Other languages
English (en)
Other versions
DE69836313D1 (de
Inventor
Cyprian E. Hopewell Junction Uzoh
Stephen E. Lagrangeville Greco
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69836313D1 publication Critical patent/DE69836313D1/de
Publication of DE69836313T2 publication Critical patent/DE69836313T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Metallleitungen in einem integrierten Schaltkreis. Insbesondere betrifft die vorliegende Erfindung die Verwendung einer hochleitenden Sperr-Dünnschicht, um elektrischen Strom zu leiten und selektiv Ausnehmungen in einem Substrat, wie z.B. Durchgangs- und Kontaktlöcher, zu plattieren. Im Einzelnen stellt die vorliegende Erfindung Verfahren zur Herstellung der mehrschichtigen Leitungsführung für Chipverbindungen bereit. Dies wird durch selektives Plattieren von Ausnehmungen in einem Halbleitersubstrat mit leitendem Metall wie Kupfer oder Gold erreicht. Nur die Vertiefungen und Kontaktlöcher in dem Isolator werden plattiert. In den Feldbereichen oberhalb der Ausnehmungen in dem Substrat entsteht keine Plattierung. Dieses selektive Auftragsverfahren verringert die folgende Polierzeit zur Entfernung ungewünschter Überhänge von plattiertem Metall. Überdies minimiert die vorliegende Erfindung das Problem der „Muldenbildung" ebenso, wie sie die Abtragung der dielektrischen Schicht in Nachbarschaft zu den isolierten leitfähigen Strukturelementen oder Bereichen minimiert. Des Weiteren betrifft die vorliegende Erfindung Halbleiterstrukturen und Nichthalbleiterstrukturen, welche mittels den erfinderischen Verfahren der vorliegenden Erfindung hergestellt werden.
  • Hintergrund der Erfindung
  • Für die Metallisierung von Halbleiterchips sind verschiedene Techniken untersucht und angewendet worden. Zu diesen Verfahren gehören z.B. das Lift-off-Verfahren, Through-Mask-Verfahren, Metall-RIE- und Metall-und-Isolator-Damaszenverfahren und verschiedene Kombinationen der obigen Verfahren. Das Lift-off- und das Through-Mask-Verfahren sind für große Strukturelemente, wie jene, denen man bei der Chip-Verpackung typischerweise begegnet, besser geeignet. Anders als das Lift-off-Verfahren und das Through-Mask-Verfahren sind das Metall-RIE- und das Damaszenverfahren die Verfahren der Wahl für Chipmetallisierungen, wo die Grundabmessungen typischerweise unter einem Mikrometer, im Folgenden als Mikron bezeichnet, liegen.
  • Beim Damaszenverfahren wird eine Metalldünnschicht über die gesamten strukturierten Substratflächen aufgetragen, um Vertiefungen und Kontaktlöcher zu füllen. Darauf folgt dann die Metallplanarisierung, um Metallüberhänge zu entfernen und die Leitungsstruktur zu isolieren und zu definieren. Wenn der Metallauftrag durch elektrochemisches Plattieren oder durch ein stromloses Verfahren geschieht, geht der Plattierung der Auftrag eines Plattierungsgrundes oder einer Keimschicht über die gesamte Fläche des strukturierten Wafers oder Substrats voran. Auch werden Schichten, welche die Haftung verbessern können und Wechselwirkungen oder eine wechselseitige Diffusion zwischen Leiter und Isolator verhindern können, zwischen dem Plattierungsgrund oder der Keimschicht und dem Isolator aufgetragen.
  • Bei den Metall-RIE-Verfahren wird eine unbehandelte Metalldünnschicht geätzt, um die Leiterustruktur zu definieren. Die Lücken zwischen den Metallleitungen und den Kontaktlöchern werden dann mit Isolatoren gefüllt. Bei Hochleistungsanwendungen wird das Dielektrikum planarisiert, um eine ebene Metallebene zu definieren. Einer der Hauptvorteile des Damaszenverfahrens gegenüber dem Metall-RIE-Verfahren ist, dass es oft einfacher ist, einen Isolator zu ätzen als ein Metall. Außerdem kann die Lückenfüllung mit Isolator und die Planarisierung problematischer sein.
  • Beim Metall-Damaszenverfahren werden vor dem Polieren des Metalls zunächst alle Ausnehmungen in dem Isolator mit Metall gefüllt. Während des Metallauftrags in die Vertiefungen und Kontaktlöcher werden jedoch alle schmaleren Strukturelemente vor ihren breiteren Gegenstücken gefüllt. Somit werden alle Strukturelemente mit geringeren Breiten als 2 Mikron vor jenen mit größeren Breiten als 5 Mikron gefüllt. Also werden, um Vertiefungen oder Testfelder mit Breiten von 50 Mikron zu füllen, die kleineren Ausnehmungen mit typischerweise geringeren Breiten als 5 Mikron überplattiert. Während des Metall-CMP-Verfahrens verursacht die zusätzlich benötigte Zeit, um den überschüssigen Metallüberhang auf den überplattierten kleineren Strukturelementen zu entfernen, eine Muldenbildung auf den größeren Strukturelementen. Wegen der verlängerten Polierzeiten kann auch der benachbarte Isolator stark abgetragen werden. Eine starke Muldenbildung und Isolatorabtragung in großen Metall-Strukturelementen sind eine Quelle für Ausbeuteverluste, insbesondere wenn sie in den niedrigeren Ebenen auftreten. Hier bewirken sie Metalleinschluss-Fehlstellen in der nächsthöheren Ebene. Die länger benötigte Zeit, um den dickeren Metallüberhang auf den kleinsten Metallleitungen und Kontaktlöchern zu entfernen, ist einer der Hauptgründe, die für den geringen Durchsatz und für Ausbeuteverluste in dem Metall-CMP-Verfahren verantwortlich sind.
  • Überdies enthält diese letzte Metallleitungsführungsebene typischerweise sehr breite Metallleitungen für die Stromversorgung und große Felder für Drahtverbindungen oder C4-Lötkugeln. Beim CMP-Verfahren sind diese relativ großen Metallstrukturen wegen der verlängerten Polierzeiten für eine Muldenbildung empfindlich. Beispiele für Metall-CMP-Verfahren des Standes der Technik finden sich z.B. in US-A-5,604,156. Andere Herstellungsverfahren sind z.B. in US-A-5,316,974, in EP-A-751 566 und in EP-A-279 588 offenbart. Demgemäß besteht Raum zur Verbesserung des Metallauftragsverfahrens.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Technik bereitzustellen, welche die obigen Nachteile verringert.
  • Gemäß der vorliegenden Erfindung stellen wir ein Verfahren zum selektiven Plattieren von Ausnehmungen in einem Halbleitersubstrat bereit, welches das Folgende umfasst: Bereitstellen eines Halbleitersubstrates; Versehen mindestens einer Hauptfläche von diesem mit Ausnehmungen und Bereitstellen einer elektrisch isolierenden Schicht über der mindestens einen Hauptfläche und in den Ausnehmungen; Bilden einer leitenden Sperrschicht über der isolierenden Schicht; Bilden einer Plattierungs-Keimschicht über der Sperrschicht; Anordnen einer Photoresistschicht über der Plattierungs-Keimschicht zum Schutz der Plattierungs-Keimschicht innerhalb der Ausnehmungen während des folgenden Planarisierens; Planarisieren der resultierenden Struktur, wodurch die Photoresist- und die Keimschicht von den horizontalen Abschnitten zwischen den Ausnehmungen entfernt wird; Entfernen des Photoresists, welcher in den Ausnehmungen verbleibt; und darauf folgend das elektrochemische Plattieren der strukturierten Keimschicht mit einem leitenden Metall unter Verwendung der Sperrschicht, um während der elektrochemischen Plattierung den Strom zu übertragen, um dadurch nur die Keimschicht zu plattieren.
  • Ferner stellen wir gemäß der vorliegenden Erfindung ein Verfahren zum selektiven Plattieren von Ausnehmungen in einem Halbleitersubstrat bereit, welches das Folgende umfasst: Bereitstellen eines Halbleitersubstrates; Versehen mindestens einer Hauptfläche von diesem mit Ausnehmungen und Bereitstellen einer elektrisch isolierenden Schicht über der mindestens einen Hauptfläche und in den. Ausnehmungen; Bilden einer leitenden Sperrschicht über der isolierenden Schicht; Anordnen und Strukturieren einer Photoresistschicht über der Sperrschicht, um einen Photoresist auf Feldbereichen außerhalb von und benachbart zu den Ausnehmungen zu definieren; Aufbringen einer Keimschicht, wobei die Keimschicht auf den horizontalen Bereichen der Ausnehmungen in dem Isolator kontinuierlich, aber auf deren umgebenden Wänden diskontinuierlich ist; Freilegen der Sperrschicht in der Nähe des Randes der Hauptfläche durch Randwallentfernung der Keimschicht; im Folgenden elektrochemisches Plattieren der strukturierten Keimschicht mit einem leitenden Metall unter Verwendung der Sperrschicht, um während der elektrochemischen Plattierung den Strom zu übertragen, um dadurch nur die Keimschicht zu plattieren; Entfernen des Resists durch ein Lift-off-Verfahren und Entfernen der freiliegenden Sperrschicht.
  • Zusammenfassung der Erfindung
  • Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Verwendung einer hochleitenden Sperr-Dünnschicht wie α-Ta, um Strom zu übertragen und Ausnehmungen in Halbleiter- und Nichthalbleitersubstraten selektiv zu plattieren. Das Verfahren umfasst gemäß einer Ausführungsform der vorliegenden Erfindung das Bereitstellen eines Substrats und das Versehen mindestens einer Haupt-Isolatorfläche des Substrats mit Ausnehmungen. Eine leitende Sperr-Dünnschicht wie α-Ta oder TaN/α-Ta mit einem spezifischen elektrischen Widerstand im Bereich von 14 bis 40 Mikroohm·cm wird über der Isolatorfläche gebildet, z.B. durch Sputtern. Hierauf folgt der Auftrag eines Plattierungsgrundes oder einer Keimschicht über der Sperrschicht. Über der Plattierungs-Keimschicht wird ein Resist aufgebracht. Der Resist und die Keimschicht werden auf all den Feldbereichen oberhalb der Ausnehmungen wegpoliert, wodurch die Sperrschicht freigelegt wird. Der in den Ausnehmungen verbleibende Resist wird entfernt. Die Ausnehmungen in dem Substrat werden mit einer hochleitenden Sperr-Dünnschicht wie α-Ta elektrochemisch plattiert, um während des elektrochemischen Abscheidungsverfahrens den elektrischen Strom zu den verschiedenen isolierten und nicht isolierten Keimschichten in den Ausnehmungen zu übertragen. Dementsprechend tritt die Plattierung auf der Keimschicht in den Vertiefungen und Kontaktlöchern auf, und nicht auf anderen Teilen des Halbleitersubstrats. Nach der elektrochemischen Plattierung kann, wenn erwünscht, eine kurze Ausbesserungspolitur vorgenommen werden, um den kleinen isolierten Kupferüberhang und die Sperr-Dünnschicht zu entfernen. In einer anderen Ausführungsform wird die Sperr- Dünnschicht unter Anwendung von CF4-RIE-Verfahren (Reaktives Ionenätzen) selektiv geätzt.
  • In einer anderen Ausführungsform der Erfindung wird eine Sperr-Dünnschicht wie α-Ta oder TaN/α-Ta z.B. durch Sputtern über den Ausnehmungen in dem Isolator aufgebracht. Dann werden relativ dicke Resiste auf den Feldbereichen, auf der Oberseite der Sperr-Dünnschicht über den Ausnehmungen lithographisch definiert. Ein Plattierungsgrund oder eine Keimschicht wird derart aufgetragen, dass er/sie auf den horizontalen Bereichen der Ausnehmungen in dem Isolator kontinuierlich, aber auf deren umgebenden Wänden diskontinuierlich ist. Die Ausnehmungen werden dann unter Verwendung der Sperr-Dünnschicht ohne die Keimschichten am Rand der Substrat-Wafer für den elektrischen Kontakt plattiert. Hier liegt wegen des Randwallentfernungsschrittes kein Resist am Rand des Substrats vor, und diese Sperr-Dünnschicht am Rand wird auch vor einem Auftrag einer Keimschicht geschützt. Nach der elektrochemischen Plattierung wird der Resist durch ein Lift-off-Verfahren entfernt, und die freiliegende Sperr-Dünnschicht wird durch ein RIE-Verfahren oder durch CMP geätzt.
  • Noch weitere Aufgaben und Vorteile der vorliegenden Erfindung werden für den Fachmann aus der folgenden detaillierten Beschreibung leicht ersichtlich, wobei nur die bevorzugten Ausführungsformen der Erfindung dargestellt und beschrieben werden, einfach durch Veranschaulichung der Art der Ausführung der Erfindung, welche als die beste erachtet wird.
  • Zusammenfassung der Zeichnungen
  • 1 bis 7 sind schematische Diagramme, welche die Schrittfolge gemäß der vorliegenden Erfindung darstellen.
  • Feste und verschiedene Arten der Ausführung der Erfindung
  • Gemäß der vorliegenden Erfindung werden auf mindestens einer Hauptfläche eines Halbleitersubstrats (nicht dargestellt) Ausnehmungen 2, wie z.B. Durchgangs- und Kontaktlöcher, bereitgestellt. Typische Halbleitersubstrate sind z.B. Silicium und Halbleiter der Gruppen III bis V. Eine elektrische Isolierung 3, wie z.B. Siliciumdioxid, welche thermisch aufgewachsen oder z.B. durch chemische Gasphasenabscheidung oder durch physikalische Gasphasenabscheidung aufgetragen werden kann, wird über der Hauptfläche und in den Ausnehmungen bereitgestellt. Typischerweise ist die isolierende Schicht etwa 2.000 Å bis etwa 30.000 Å (1 Å = 0,1 nm) dick, noch typischer etwa 4.000 Å bis etwa 20.000 Å dick.
  • Als Nächstes wird über der isolierenden Schicht eine leitende Sperre 4 bereitgestellt. Vorzugsweise wird zuerst eine Schicht Tantalnitrid mit einer Dicke von etwa 15 Å bis etwa 500 Å, noch typischer mit einer Dicke von etwa 50 Å bis etwa 300 Å, durch Sputtern über der isolierenden Schicht aufgebracht, um als haftungsfördernde Schicht zwischen der isolierenden Schicht und der im Folgenden aufgetragenen Tantalschicht zu wirken. Als Nächstes wird vorzugsweise eine Tantalschicht über das Tantalnitrid gesputtert. Bei der Tantalschicht handelt es sich um α-Tantal. Typischerweise beträgt die Dicke der Tantalschicht etwa 500 Å bis etwa 5.000 Å, noch typischer etwa 1.000 Å bis etwa 2.000 Å. Das α-Ta kann durch Sputterverfahren auch direkt über dem Isolator aufgebracht werden.
  • Typischerweise beträgt die Dicke des α-Ta etwa 500 Å bis etwa 5.000 Å, noch typischer etwa 1.000 Å bis etwa 2.000 Å. Außerdem kann, wenn erwünscht, eine Schicht Tantalnitrid über der α-Ta-Schicht aufgebracht werden.
  • Als Nächstes wird eine Keimschicht 6 über der Sperrschicht aufgebracht, auch auf den Wänden und dem Boden der Ausnehmungen. Bei der bevorzugten Keimschicht handelt es sich um Kupfer, welches durch Sputtern oder Verdampfen aufgetragen werden kann, vorzugsweise durch Sputtern. Das Kupfer wird bei Temperaturen von weniger als etwa 150°C, vorzugsweise weniger als etwa 100°C, z.B. etwa 100°C bis etwa –10°C, gesputtert. Das Sputtern wird vorzugsweise ohne Tempern durchgeführt. Das Sputtern wird typischerweise so durchgeführt, dass eine Keimschicht von etwa 100 Å bis etwa 2.000 Å, vorzugsweise etwa 400 Å bis etwa 1.000 Å, bereitgestellt wird. Die Kupfer-Keimschicht kann auch durch CVD-Verfahren oder durch ein stromloses Plattierungsverfahren aufgetragen werden.
  • Als Nächstes wird unter Anwendung herkömmlicher Techniken ein Resist 7 über der Keimschicht aufgebracht. Es kann irgendeines der auf dem Fachgebiet wohlbekannten Resistmaterialien verwendet werden. Der Resist wird typischerweise durch Aufschleudern oder durch Aufsprühen aufgetragen. Der verwendete Resist kann irgendein herkömmlicher Resist oder sogar ein Photoresist sein, obgleich der Resist in dieser Ausführungsform nicht lithographisch definiert wird. Ein Beispiel einer Art von Resistmaterial basiert auf Phenol-Formaldehyd-Novolakpolymeren. Ein besonderes Beispiel eines solchen ist Shipley AZ-1350, bei welchem es sich um eine m-Cresol-Formaldehyd-Novolak-Polymerzusammensetzung handelt.
  • Dies ist eine Resistzusammensetzung und enthält darin ein Diazoketon wie 2-Diazo-1-naphthol-5-sulfonsäureester.
  • Der Resist 7 und die Keimschicht 6 werden, z.B. durch chemisch-mechanisches Polieren, von den horizontalen Abschnitten auf dem Substrat zwischen den Ausnehmungen 2 (siehe 2) entfernt. Der Resist und die Keimschicht werden typischerweise durch chemisch-mechanisches Polieren entfernt, wie z.B. durch Verwendung einer wässrigen Poliersuspension, welche Schleifteilchen wie kolloides Siliciumdioxid enthält.
  • Als Nächstes wird die verbleibende Resistschicht, welche die Keimschicht innerhalb der Ausnehmungen vor einer Entfernung schützte, entfernt, z.B. durch Auflösen in einem geeigneten Lösungsmittel für das Resistmaterial.
  • Ein leitendes Metall 8 wie Kupfer wird elektrochemisch in den Ausnehmungen auf der Keimschicht 6 (siehe 3) plattiert. Andere geeignete leitende Metalle sind Gold, Nickel, Kobalt und Blei-Zinn-Legierungen. Die Sperrschicht 5 fungiert als Kathodenanschluss, welcher während der elektrochemischen Plattierung den Strom überträgt. Das leitende Metall wird nicht auf der Sperrschicht 5 plattiert, sondern wird stattdessen bevorzugt auf der Keimschicht plattiert. In dem Fall, dass Tantal die Sperrschicht 5 bildet, bildet sich zum Beispiel eine Oberflächenoxidschicht (typischerweise eine Monoschicht), wenn dieses der elektrochemischen Plattierungslösung ausgesetzt wird. Überdies kann, wenn erwünscht, nach dem Kontakt mit der elektrochemischen Plattierungslösung eine Oberflächenoxidschicht auf der Sperrschicht gebildet werden, indem der Strom für eine kurze Zeit, z.B. etwa 5 Sekunden, umgepolt wird, um die obere Schicht der Sperrschicht zu anodisieren. Das Kupfer kann unter Verwendung eines sauren Kupferplattierungsbades plattiert werden. Das Plattierungsbad enthält eine Kupferionenquelle und eine anorganische Mineralsäure wie Schwefelsäure. Die bevorzugte Kupferionenquelle ist CuSO4·5H2O. Typische Kupferplattierungsbäder enthalten die Kupferionenquelle in einer etwa 10–2-molaren bis etwa 0,5-molaren Menge. Die anorganische Säure wird dem Plattierungsbad in einer solchen Menge zugegeben, dass die Ionenstärke des Bades typischerweise etwa 5-molar bis etwa 9-molar ist, typischer etwa 1,5-molar bis etwa 2,5-molar.
  • Außerdem kann das Bad andere Zusatzstoffe wie z.B. Glanzbildner, u.a. Chloridionen, z.B. in Mengen von etwa 30 ppm bis etwa 70 ppm, und organische Glanzbildner-Zusatzstoffe wie Polyalkylenglykole enthalten. Die organischen Glanzbildner werden gewöhnlich in Mengen von etwa 0,5 bis etwa 1,25 Gewichtsprozent des Plattierungsbades zugegeben. Bevorzugte Polyalkylenglykole sind z.B. Polyethylenglykol und Polypropylenglykol. Die typischeren Polyethylenglykole und Polypropylenglykole weisen gewöhnlich Molekulargewichte von etwa 400 bis etwa 1.000, noch typischer etwa 600 bis etwa 700, auf. Ferner können organische Mehrkomponenten-Zusatzstoffe verwendet werden, wie jene, die ein Polyalkylenglykol zusammen mit einer organischen schwefelhaltigen Verbindung wie Benzolsulfonsäure, Farbstoffe des Safranin-Typs und schwefelorganische aliphatische Verbindungen, z.B. Disulfide, und/oder stickstoffhaltige Verbindungen wie Amide enthalten. Beispiele für Amide sind Acrylamid und Propylamid.
  • Für Cu wird im Plattierungsverfahren die zu plattierende Struktur mit dem Plattierungsbad in Kontakt gebracht. Außerdem wird eine lösliche Kupferanode in Kontakt mit dem Plattierungsbad angeordnet und enthält Materialien wie phosphorisiertes Kupfer. Die Anodenoberfläche weist im Allgemeinen mindestens etwa das 1,5-fache des Oberflächenbereichs der Sperrschicht auf, welche als Kathodenanschluss fungiert, um während der elektrochemischen Plattierung den Strom zu übertragen. Das Metall wird mit einer Stromdichte von etwa 5 bis etwa 50 mA/cm2 auf die Keimschicht plattiert. Die Plattierung wird gewöhnlich bei etwa normaler Raumtemperatur (z.B. etwa 24°C) bis etwa 60°C durchgeführt.
  • Die elektrochemische Plattierung wird fortgesetzt, bis die Ausnehmungen mit dem leitenden Metall gefüllt sind. Dies dauert gewöhnlich etwa 2 min bis etwa 10 min, typischer etwa 2,5 min bis etwa 5 min. Die Dicke des elektrochemisch plattierten Metalls beträgt typischerweise etwa 4.000 Å bis etwa 30.000 Å, noch typischer etwa 6.000 Å bis etwa 20.000 Å.
  • Das leitende Material 8 kann dann chemisch-mechanisch poliert werden, um kleine Mengen Metall oberhalb der Fläche der Ausnehmungen zu entfernen. Typische chemisch-mechanische Poliersuspensionen enthalten kolloides Siliciumdioxid.
  • Als Nächstes wird die Sperrschicht 5 und das plattierte Metall bis auf die isolierende Schicht 3 (siehe 4) hinunter entfernt. Hierdurch wird das leitende Material von den horizontalen Abschnitten zwischen den Ausnehmungen entfernt. Das Material kann durch chemisch-mechanisches Polieren entfernt werden, z.B. mit einer der oben offenbarten Suspensionen. Die Keimschicht und die plattierte Metallschicht wachsen zusammen, z.B. wegen der Regenerierung von Kupfer und des Kornwachstums bei Raumtemperatur.
  • Die Sperr-Dünnschicht kann auch durch RIE von der Hauptfläche des Substrats entfernt werden, unter Anwendung eines für das plattierte Kupfer selektiven Verfahrens, wie z.B. mit CF4-Plasma (siehe 5).
  • Gemäß einem alternativen Verfahren gemäß der vorliegenden Erfindung werden auf mindestens einer Hauptfläche eines Halbleitersubstrats (nicht dargestellt) Ausnehmungen 2, wie z.B. Durchgangs- und Kontaktlöcher, bereitgestellt. Eine elektrische Isolierung 3, wie z.B. Siliciumdioxid, welche thermisch aufgewachsen oder z.B. durch chemische Gasphasenabscheidung oder durch physikalische Gasphasenabscheidung aufgetragen werden kann, wird über der Hauptfläche und in den Ausnehmungen bereitgestellt. Typischerweise ist die isolierende Schicht etwa 2.000 Å bis etwa 30.000 Å dick, noch typischer etwa 4.000 Å bis etwa 20.000 Å dick.
  • Als Nächstes wird über der isolierenden Schicht eine leitende Sperre 4 bereitgestellt. Vorzugsweise wird zuerst eine Schicht Tantalnitrid mit einer Dicke von etwa 15 Å bis etwa 500 Å, noch typischer mit einer Dicke von etwa 50 Å bis etwa 300 Å, durch Sputtern über der isolierenden Schicht aufgebracht, um als haftungsfördernde Schicht zwischen der isolierenden Schicht und der im Folgenden aufgetragenen Tantalschicht zu wirken. Als Nächstes wird vorzugsweise eine Tantalschicht über das Tantalnitrid gesputtert. Bei der Tantalschicht handelt es sich um α-Tantal. Typischerweise beträgt die Dicke der Tantalschicht etwa 500 Å bis etwa 5.000 Å, noch typischer etwa 1.000 Å bis etwa 2.000 Å. Das α-Ta kann durch Sputterverfahren auch direkt über dem Isolator aufgebracht werden.
  • Typischerweise beträgt die Dicke des α-Ta etwa 500 Å bis etwa 5.000 Å, noch typischer etwa 1.000 Å bis etwa 2.000 Å.
  • Als Nächstes wird ein Photoresist 7 über der Sperrschicht aufgebracht und dann unter Anwendung herkömmlicher lithographischer Techniken strukturiert. Es kann irgendeines der auf dem Fachgebiet wohlbekannten lichtempfindlichen Resistmaterialien verwendet werden. Der Resist wird typischerweise durch Aufschleudern oder durch Aufsprühen aufgetragen. Der verwendete Photoresist kann ein positiver Photoresist oder ein negativer Photoresist sein. Ein positiver Photoresist ist einer, welcher, nachdem er einer bildgebenden Strahlung ausgesetzt wurde, in einem Lösungsmittel löslich gemacht werden kann, in welchem der unbestrahlte Resist nicht löslich ist. Ein negativer Photoresist ist einer, welcher polymerisieren und/oder unlöslich werden kann, nachdem er einer bildgebenden Strahlung ausgesetzt wurde. Ein Beispiel für eine Art eines Photoresistmaterials basiert auf Phenol-Formaldehyd-Novolakpolymeren. Ein besonderes Beispiel eines solchen ist Shipley AZ-1350, bei welchem es sich um eine m-Cresol-Formaldehyd-Novolak-Polymerzusammensetzung handelt. Dies ist eine Resistzusammensetzung und enthält darin ein Diazoketon wie 2-Diazo-1-naphthol-5-sulfonsäureester.
  • Der Photoresist wird auf den Feldbereichen auf der Oberseite der Sperr-Dünnschicht über den Ausnehmungen (siehe 6) definiert. Der Photoresist ist relativ dick, typischerweise etwa 1,5 bis etwa 50 Mikron, noch typischer etwa 1,5 bis etwa 10 Mikron.
  • Als Nächstes wird eine Keimschicht 6 derart aufgebracht, dass sie auf den horizontalen Bereichen der Ausnehmungen in dem Isolator kontinuierlich, aber auf deren umgebenden Wänden diskontinuierlich ist.
  • Die Sperr-Dünnschicht wird am Rand des Wafers freigelegt, indem der Photoresist nahe dem Randabschnitt bis zu etwa 5 mm vom Rand durch Auflösen in einem geeigneten Lösungsmittel entfernt wird. Diese Technik wird als Randwallentfernung bezeichnet. Die Gegenwart eines Klemmrings an den Rändern über dem Wafer verhindert, dass die Keimschicht in Nachbarschaft des Randes aufgetragen wird. Hier liegt wegen des Randwallentfernungsschrittes kein Resist am Rand des Substrats vor, und diese Sperr-Dünnschicht am Rand wird auch vor einem Auftrag einer Keimschicht geschützt.
  • Ein leitendes Metall 8 wie Kupfer wird auf der Keimschicht 6 (siehe 7) in den Ausnehmungen elektrochemisch plattiert. Andere geeignete leitende Metalle sind Gold, Nickel, Kobalt und Blei-Zinn-Legierungen. Die Sperrschicht 5 fungiert als Kathodenanschluss, welcher während der elektrochemischen Plattierung den Strom überträgt. Das Kupfer kann unter Verwendung eines sauren Kupferplattierungsbades plattiert werden. Im Plattierungsverfahren wird die zu plattierende Struktur mit dem Plattierungsbad in Kontakt gebracht. Außerdem wird eine Anode in Kontakt mit dem Plattierungsbad angeordnet und enthält Materialien wie phosphorisiertes Kupfer. Die Anodenoberfläche weist im Allgemeinen mindestens etwa das 5-fache des Oberflächenbereichs der Sperrschicht auf, welche als Kathodenanschluss fungiert, um während der elektrochemischen Plattierung den Strom zu übertragen. Das Metall wird mit einer Stromdichte von etwa 5 bis etwa 50 mA/cm2 auf die Keimschicht plattiert. Die Plattierung wird gewöhnlich bei etwa normaler Raumtemperatur (z.B. etwa 24°C) bis etwa 60°C durchgeführt.
  • Die elektrochemische Plattierung wird fortgesetzt, bis die Ausnehmungen mit dem leitenden Metall gefüllt sind. Dies dauert gewöhnlich etwa 2 min bis etwa 20 min, typischer etwa 2,5 min bis etwa 10 min. Die Dicke des elektrochemisch plattierten Metalls beträgt typischerweise etwa 4.000 Å bis etwa 30.000 Å, noch typischer etwa 6.000 Å bis etwa 20.000 Å. Nach der elektrochemischen Plattierung wird der Resist durch ein Lift-off-Verfahren entfernt, und die freiliegende Sperr-Dünnschicht wird durch ein RIE-Verfahren oder durch CMP geätzt.
  • Die vorstehende Beschreibung der Erfindung veranschaulicht und beschreibt die vorliegende Erfindung. Außerdem zeigt und beschreibt die Offenbarung nur die bevorzugten Ausführungsformen der Erfindung, es versteht sich aber, wie oben erwähnt, dass die Erfindung in verschiedenen anderen Kombinationen, Modifikationen und Umgebungen angewendet werden kann und innerhalb des Umfangs des Erfindungskonzeptes, wie es hier ausgedrückt ist, entsprechend den obigen Lehren und/oder den Fähigkeiten oder dem Wissen des betreffenden Fachgebietes verändert oder modifiziert werden kann. Die hier obenstehend beschriebenen Ausführungsformen sollen die bestbekannten Arten der Ausübung der Erfindung erläutern und anderen Fachleuten ermöglichen, die Erfindung in solchen oder anderen Ausführungsformen und mit den verschiedenen Modifikationen, die in den einzelnen Anwendungen oder Verwendungen der Erfindung erforderlich sind, anzuwenden.

Claims (21)

  1. Verfahren zum selektiven Plattieren von Ausnehmungen in einem Halbleitersubstrat, welches das Folgende aufweist: Bereitstellen eines Halbleitersubstrates; Versehen mindestens einer Hauptfläche von diesem mit Ausnehmungen und Bereitstellen einer elektrisch isolierenden Schicht über der mindestens einen Hauptfläche und in den Ausnehmungen; Bilden einer leitenden Sperrschicht über der isolierenden Schicht; Bilden einer Plattierungs-Keimschicht über der Sperrschicht; Anordnen einer Photoresistschicht über der Plattierungs-Keimschicht zum Schutz der Plattierungs-Keimschicht innerhalb der Ausnehmungen während des folgenden Planarisierens; Planarisieren der resultierenden Struktur, wodurch die Photoresist- und die Keimschicht von den horizontalen Abschnitten zwischen den Ausnehmungen entfernt wird; Entfernen des Photoresists, welcher in den Ausnehmungen verbleibt; und darauf folgend das elektrochemische Plattieren der strukturierten Keimschicht mit einem leitenden Metall unter Verwendung der Sperrschicht, um während der elektrochemischen Plattierung den Strom zu übertragen, um dadurch nur die Keimschicht zu plattieren.
  2. Verfahren nach Anspruch 1, wobei die leitende Sperrschicht durch das Sputtern einer Schicht Tantalnitrid auf die isolierende Schicht und das darauf folgende Sputtern einer Schicht Tantal auf die Tantalnitridschicht bereitgestellt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei der leitenden Sperrschicht um α-Tantal handelt.
  4. Verfahren nach Anspruch 1, wobei die leitende Sperrschicht durch das Sputtern einer Schicht Tantal auf die isolierende Schicht und das darauf folgende Sputtern einer Schicht Tantalnitrid auf die Tantalschicht bereitgestellt wird.
  5. Verfahren nach Anspruch 1, wobei die leitende Sperrschicht durch das Sputtern einer Schicht Tantalnitrid auf die isolierende Schicht und das darauf folgende Sputtern einer Schicht Tantal auf die Tantalnitridschicht bereitgestellt wird, derart, dass sich das Tantal in der α-Phase befindet.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrochemische Plattieren das elektrochemische Plattieren mit Kupfer umfasst.
  7. Verfahren nach Anspruch 2, wobei die Tantalnitridschicht etwa 1,5 bis etwa 50 nm (etwa 15 bis etwa 500 Å) dick und die Tantalschicht etwa 50 bis etwa 500 nm (etwa 500 bis etwa 5.000 Å) dick ist.
  8. Verfahren nach Anspruch 1, wobei es sich bei der Keimschicht um Kupfer handelt.
  9. Verfahren nach Anspruch 8, wobei das Kupfer durch Sputtern, CVD oder stromloses Plattieren aufgetragen wird.
  10. Verfahren nach Anspruch 8, wobei die Kupferschicht etwa 400 nm bis etwa 2.000 nm (etwa 4.000 Å bis etwa 20.000 Å) dick ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die horizontalen Abschnitte der Keimschicht zwischen den Ausnehmungen durch chemisch-mechanisches Polieren entfernt werden.
  12. Verfahren nach Anspruch 1, wobei es sich bei dem leitenden Metall um Kupfer handelt.
  13. Verfahren nach einem der vorhergehenden Ansprüche, welches ferner das Entfernen der leitenden Sperrschicht von den horizontalen Abschnitten zwischen den Ausnehmungen umfasst.
  14. Verfahren nach Anspruch 13, wobei die leitende Sperrschicht durch reaktives Ionenätzen entfernt wird.
  15. Verfahren zum selektiven Plattieren von Ausnehmungen in einem Halbleitersubstrat, welches das Folgende umfasst: Bereitstellen eines Halbleitersubstrates; Versehen mindestens einer Hauptfläche von diesem mit Ausnehmungen und Bereitstellen einer elektrisch isolierenden Schicht über der mindestens einen Hauptfläche und in den Ausnehmungen; Bilden einer leitenden Sperrschicht über der isolierenden Schicht; Anordnen und Strukturieren einer Photoresistschicht über der Sperrschicht, um einen Photoresist auf Feldbereichen außerhalb von und benachbart zu den Ausnehmungen zu definieren; Aufbringen einer Keimschicht, wobei die Keimschicht auf den horizontalen Bereichen der Ausnehmungen in dem Isolator kontinuierlich, aber auf deren umgebenden Wänden diskontinuierlich ist; Freilegen der Sperrschicht in der Nähe des Randes der Hauptfläche durch Randwallentfernung der Keimschicht; im Folgenden elektrochemisches Plattieren der strukturierten Keimschicht mit einem leitenden Metall unter Verwendung der Sperrschicht, um während der elektrochemischen Plattierung den Strom zu übertragen, um dadurch nur die Keimschicht zu plattieren. Entfernen des Resists durch ein Lift-off-Verfahren; und Entfernen der freiliegenden Sperrschicht.
  16. Verfahren nach Anspruch 15, wobei die leitende Sperrschicht durch das Sputtern einer Schicht Tantalnitrid auf die isolierende Schicht und das darauf folgende Sputtern einer Schicht Tantal auf die Tantalnitridschicht bereitgestellt wird.
  17. Verfahren nach Anspruch 16, wobei es sich bei der leitenden Sperrschicht um α-Tantal handelt.
  18. Verfahren nach Anspruch 15, wobei das elektrochemische Plattieren das elektrochemische Plattieren mit Kupfer umfasst.
  19. Verfahren nach Anspruch 16, wobei die Tantalnitridschicht etwa 1,5 bis etwa 50 nm (etwa 15 bis etwa 500 Å) dick und die Tantalschicht etwa 50 bis etwa 500 nm (etwa 500 bis etwa 5.000 Å) dick ist.
  20. Verfahren nach Anspruch 15, wobei es sich bei dem leitenden Metall um Kupfer handelt.
  21. Verfahren nach Anspruch 15, wobei die Photoresistschicht etwa 1,5 bis etwa 50 μm dick ist.
DE69836313T 1998-01-20 1998-12-01 Verfahren zum selektiven Füllen von Gräben mit leitendem Metall Expired - Lifetime DE69836313T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9824 1993-01-26
US09/009,824 US6140234A (en) 1998-01-20 1998-01-20 Method to selectively fill recesses with conductive metal

Publications (2)

Publication Number Publication Date
DE69836313D1 DE69836313D1 (de) 2006-12-14
DE69836313T2 true DE69836313T2 (de) 2007-04-19

Family

ID=21739920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69836313T Expired - Lifetime DE69836313T2 (de) 1998-01-20 1998-12-01 Verfahren zum selektiven Füllen von Gräben mit leitendem Metall

Country Status (6)

Country Link
US (2) US6140234A (de)
EP (1) EP0930647B1 (de)
JP (1) JP3075533B2 (de)
KR (1) KR100298249B1 (de)
DE (1) DE69836313T2 (de)
TW (1) TW409355B (de)

Families Citing this family (258)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6391166B1 (en) * 1998-02-12 2002-05-21 Acm Research, Inc. Plating apparatus and method
EP1091024A4 (de) * 1998-04-30 2006-03-22 Ebara Corp Verfahren und vorrichtung zum beschichten von substraten
WO2000010200A1 (en) * 1998-08-11 2000-02-24 Ebara Corporation Wafer plating method and apparatus
US6287968B1 (en) * 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
US6319831B1 (en) * 1999-03-18 2001-11-20 Taiwan Semiconductor Manufacturing Company Gap filling by two-step plating
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US20010051431A1 (en) * 1999-07-12 2001-12-13 Saket Chadda Fabrication process for dishing-free cu damascene structures
US6551872B1 (en) 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6258717B1 (en) * 1999-07-30 2001-07-10 International Business Machines Corporation Method to produce high quality metal fill in deep submicron vias and lines
EP2111087B1 (de) 1999-08-06 2011-01-19 Ibiden Co., Ltd. Mehrschicht-Leiterplatte
US6328871B1 (en) * 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US6319834B1 (en) * 1999-08-18 2001-11-20 Advanced Micro Devices, Inc. Method and apparatus for improved planarity metallization by electroplating and CMP
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6184138B1 (en) * 1999-09-07 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Method to create a controllable and reproducible dual copper damascene structure
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6423636B1 (en) * 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer
US20020039839A1 (en) * 1999-12-14 2002-04-04 Thomas Terence M. Polishing compositions for noble metals
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6503375B1 (en) * 2000-02-11 2003-01-07 Applied Materials, Inc Electroplating apparatus using a perforated phosphorus doped consumable anode
US7244887B2 (en) * 2000-02-25 2007-07-17 Lattice Energy Llc Electrical cells, components and methods
EP1143506A3 (de) * 2000-04-04 2004-02-25 Nippon Telegraph and Telephone Corporation Verfahren zur Herstellung eines Musters
US20060118425A1 (en) * 2000-04-19 2006-06-08 Basol Bulent M Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
US6368484B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process
US6645550B1 (en) 2000-06-22 2003-11-11 Applied Materials, Inc. Method of treating a substrate
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
US6921551B2 (en) 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6455428B1 (en) * 2000-10-26 2002-09-24 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer
US6498397B1 (en) * 2000-11-06 2002-12-24 Advanced Micro Devices, Inc. Seed layer with annealed region for integrated circuit interconnects
AU2001279032A1 (en) * 2000-11-14 2002-05-27 Advanced Micro Devices Inc. Method of forming conductive interconnections wherein a barrier layer is removed by an etching process
DE10101375A1 (de) * 2001-01-13 2002-07-18 Forschungszentrum Juelich Gmbh Punktkontakte für Halbleiter und deren Herstellung
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
JP3534717B2 (ja) * 2001-05-28 2004-06-07 シャープ株式会社 半導体装置の製造方法
KR100403197B1 (ko) * 2001-06-21 2003-10-23 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6653233B2 (en) * 2001-06-27 2003-11-25 International Business Machines Corporation Process of providing a semiconductor device with electrical interconnection capability
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US6884724B2 (en) * 2001-08-24 2005-04-26 Applied Materials, Inc. Method for dishing reduction and feature passivation in polishing processes
WO2003038892A2 (en) * 2001-10-26 2003-05-08 Applied Materials, Inc. Atomic-layer-deposited tantalum nitride and alpha-phase tantalum as barrier layers for copper metallization
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6824666B2 (en) * 2002-01-28 2004-11-30 Applied Materials, Inc. Electroless deposition method over sub-micron apertures
US7138014B2 (en) 2002-01-28 2006-11-21 Applied Materials, Inc. Electroless deposition apparatus
US6921469B2 (en) * 2002-03-26 2005-07-26 Lattice Energy Llc Electrode constructs, and related cells and methods
US6899816B2 (en) * 2002-04-03 2005-05-31 Applied Materials, Inc. Electroless deposition method
US6905622B2 (en) * 2002-04-03 2005-06-14 Applied Materials, Inc. Electroless deposition method
US7060617B2 (en) * 2002-06-28 2006-06-13 Intel Corporation Method of protecting a seed layer for electroplating
US6984301B2 (en) * 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
JP2004111926A (ja) * 2002-08-26 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100440471B1 (ko) * 2002-10-02 2004-07-14 아남반도체 주식회사 반도체 소자 제조 방법
US7137190B2 (en) 2002-10-03 2006-11-21 Hitachi Global Storage Technologies Netherlands B.V. Method for fabricating a magnetic transducer with a corrosion resistant layer on metallic thin films by nitrogen exposure
US6804879B2 (en) * 2002-10-23 2004-10-19 Hitachi Global Storage Technologies Netherlands, B.V. Method of fabricating a magnetic transducer with a write head having a multi-layer coil
US20040082169A1 (en) * 2002-10-29 2004-04-29 Chartered Semiconductor Manufacturing Ltd. Deposition of barrier metal in damascene interconnects using metal carbonyl
US6821909B2 (en) * 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US6974775B2 (en) * 2002-12-31 2005-12-13 Intel Corporation Method and apparatus for making an imprinted conductive circuit using semi-additive plating
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US6823585B2 (en) * 2003-03-28 2004-11-30 International Business Machines Corporation Method of selective plating on a substrate
TWI267567B (en) * 2003-05-07 2006-12-01 Microfabrica Inc Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
US7654221B2 (en) 2003-10-06 2010-02-02 Applied Materials, Inc. Apparatus for electroless deposition of metals onto semiconductor substrates
US7827930B2 (en) 2004-01-26 2010-11-09 Applied Materials, Inc. Apparatus for electroless deposition of metals onto semiconductor substrates
US7064065B2 (en) 2003-10-15 2006-06-20 Applied Materials, Inc. Silver under-layers for electroless cobalt alloys
US7465358B2 (en) * 2003-10-15 2008-12-16 Applied Materials, Inc. Measurement techniques for controlling aspects of a electroless deposition process
US20070111519A1 (en) * 2003-10-15 2007-05-17 Applied Materials, Inc. Integrated electroless deposition system
US20050085163A1 (en) * 2003-10-16 2005-04-21 United Microelectronics Corp. Method for preventing edge peeling defect
US7205233B2 (en) 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
US20050118796A1 (en) * 2003-11-28 2005-06-02 Chiras Stefanie R. Process for forming an electrically conductive interconnect
US20060003570A1 (en) * 2003-12-02 2006-01-05 Arulkumar Shanmugasundram Method and apparatus for electroless capping with vapor drying
KR101162597B1 (ko) * 2003-12-22 2012-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US6984587B2 (en) 2004-01-08 2006-01-10 Cabot Microelectronics Corporation Integrated polishing and electroless deposition
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20060199386A1 (en) * 2004-12-27 2006-09-07 Jim-Jey Huang Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
US20060251801A1 (en) 2005-03-18 2006-11-09 Weidman Timothy W In-situ silicidation metallization process
US7651934B2 (en) 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
US7659203B2 (en) 2005-03-18 2010-02-09 Applied Materials, Inc. Electroless deposition process on a silicon contact
US7368302B2 (en) * 2005-04-28 2008-05-06 International Business Machines Corporation Dynamic metal fill for correcting non-planar region
US7998335B2 (en) * 2005-06-13 2011-08-16 Cabot Microelectronics Corporation Controlled electrochemical polishing method
US7446284B2 (en) * 2005-12-21 2008-11-04 Momentive Performance Materials Inc. Etch resistant wafer processing apparatus and method for producing the same
JP5659411B2 (ja) * 2006-01-27 2015-01-28 奥野製薬工業株式会社 含リン銅をアノードとする電解銅めっき液用添加剤、電解銅めっき液及び電解銅めっき方法
US7842176B2 (en) * 2006-07-17 2010-11-30 Yen-Chen Liao Method for horizontally electroplating, electro deposition and electroless-plating thin film on substrate
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080149490A1 (en) * 2006-12-26 2008-06-26 Bonhote Christian R Electroplating on ultra-thin seed layers
US7867900B2 (en) 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US8021535B2 (en) * 2007-12-26 2011-09-20 Hitachi Global Storage Technologies Netherlands B.V. Methods for plating write pole shield structures with ultra-thin metal gap seed layers
US8298384B2 (en) 2008-01-31 2012-10-30 Century Plating Co. Method and apparatus for plating metal parts
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
KR20130101098A (ko) * 2011-09-30 2013-09-12 가부시키가이샤 아루박 반도체 장치의 제조 방법, 반도체 장치
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140262803A1 (en) * 2013-03-13 2014-09-18 International Business Machines Corporation Metal plating system including gas bubble removal unit
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
JP6088379B2 (ja) * 2013-07-30 2017-03-01 東芝ホームテクノ株式会社 圧搾装置
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9159671B2 (en) 2013-11-19 2015-10-13 International Business Machines Corporation Copper wire and dielectric with air gaps
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9355862B2 (en) 2014-09-24 2016-05-31 Applied Materials, Inc. Fluorine-based hardmask removal
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
CN108109954B (zh) * 2016-11-25 2021-04-23 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
EP3428955A1 (de) * 2017-07-10 2019-01-16 Murata Manufacturing Co., Ltd. Substrate mit oberflächenbereichsamplifikation zur verwendung bei der herstellung kapazitiver elemente und anderer vorrichtungen
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
CN110970349A (zh) * 2018-09-28 2020-04-07 长鑫存储技术有限公司 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11049767B2 (en) * 2018-10-31 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of manufacturing thereof
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7254178B2 (ja) * 2019-06-18 2023-04-07 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11753736B2 (en) * 2020-11-16 2023-09-12 Raytheon Company Indium electroplating on physical vapor deposition tantalum
CN115011953A (zh) * 2022-06-21 2022-09-06 深圳芯源新材料有限公司 一种复杂结构自适应的可焊接柔性金属垫片及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665225B2 (ja) * 1984-01-13 1994-08-22 株式会社東芝 半導体記憶装置の製造方法
US4560435A (en) * 1984-10-01 1985-12-24 International Business Machines Corporation Composite back-etch/lift-off stencil for proximity effect minimization
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5399528A (en) * 1989-06-01 1995-03-21 Leibovitz; Jacques Multi-layer fabrication in integrated circuit systems
US5162260A (en) * 1989-06-01 1992-11-10 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
JPH04372171A (ja) * 1991-06-21 1992-12-25 Nikko Kyodo Co Ltd 半導体装置の製造方法
US5207888A (en) * 1991-06-24 1993-05-04 Shipley Company Inc. Electroplating process and composition
JPH06291194A (ja) * 1993-04-05 1994-10-18 Nec Corp 半導体装置の製造方法
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
KR0138305B1 (ko) * 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
EP0751566A3 (de) * 1995-06-30 1997-02-26 Ibm Metalldünnschichtbarriere für elektrische Verbindungen
US5604155A (en) * 1995-07-17 1997-02-18 Winbond Electronics Corp. Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization

Also Published As

Publication number Publication date
KR100298249B1 (ko) 2001-11-30
KR19990066836A (ko) 1999-08-16
JPH11260824A (ja) 1999-09-24
EP0930647A1 (de) 1999-07-21
TW409355B (en) 2000-10-21
JP3075533B2 (ja) 2000-08-14
US6140234A (en) 2000-10-31
EP0930647B1 (de) 2006-11-02
DE69836313D1 (de) 2006-12-14
US7456501B1 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
DE69836313T2 (de) Verfahren zum selektiven Füllen von Gräben mit leitendem Metall
US6117784A (en) Process for integrated circuit wiring
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
US6297140B1 (en) Method to plate C4 to copper stud
US8247905B2 (en) Formation of vertical devices by electroplating
DE102007046846A1 (de) Seitenwandschutzschicht
DE10314502B4 (de) Verfahren zum elektrolytischen Beschichten einer Halbleiterstruktur
DE102010028137A1 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
US6541379B2 (en) Wiring forming method for semiconductor device
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004039803A1 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
CN111261585B (zh) 电化学镀系统和工艺执行方法、形成半导体结构的方法
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
US20080217183A1 (en) Electropolishing metal features on a semiconductor wafer
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
US7229916B2 (en) Method of manufacturing a semiconductor device
US7125803B2 (en) Reverse tone mask method for post-CMP elimination of copper overburden
DE102019132610B4 (de) Verfahren zum durchführen eines ecp-prozesses, verfahren zum herstellen einer halbleiterstruktur und ecp-anlage
DE102019130451B4 (de) Elektrochemisches Plattierungssystem und Verwendungsverfahren
US20070151859A1 (en) Method of forming copper interconnections in semiconductor devices
EP2128899A1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung
TW201804022A (zh) 利用四甲銨之銅電鍍方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)