DE69837909T2 - Herstellungsverfahren für ein halbleiterbauelement - Google Patents

Herstellungsverfahren für ein halbleiterbauelement Download PDF

Info

Publication number
DE69837909T2
DE69837909T2 DE69837909T DE69837909T DE69837909T2 DE 69837909 T2 DE69837909 T2 DE 69837909T2 DE 69837909 T DE69837909 T DE 69837909T DE 69837909 T DE69837909 T DE 69837909T DE 69837909 T2 DE69837909 T2 DE 69837909T2
Authority
DE
Germany
Prior art keywords
film
silicon
silicon substrate
titanium
titanium film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69837909T
Other languages
English (en)
Other versions
DE69837909D1 (de
Inventor
Kotaro Tenri-shi KATAOKA
Hiroshi Ikomagun IWATA
Masayuki Nara-shi NAKANO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE69837909D1 publication Critical patent/DE69837909D1/de
Application granted granted Critical
Publication of DE69837909T2 publication Critical patent/DE69837909T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements. Insbesondere bezieht sie sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, worin auf einer Oberfläche einer Siliciumschicht und in einer Sub- bzw. Unteroberfläche hiervon existierende Verunreinigungen vor der Bildung einer Elektrode auf der Siliciumschicht effektiv entfernt werden, wobei die Elektrode mit einem geringen Widerstand, hoher Wärmebeständigkeit und gleichmäßiger Dicke gebildet werden kann.
  • Diesbezüglicher Stand der Technik
  • Eine Gateelektrode eines Feldeffekttransistors vom N-Typ wird herkömmlicherweise durch das nachfolgend beschriebene Verfahren unter Verwendung einer Salicid-Technik gebildet.
  • Zuerst wird, wie in 7(a) gezeigt, ein Polysiliciumfilm auf einem Siliciumsubstrat 301 abgeschieden, auf dem eine p-Wannenregion („well”) 302, ein Feldoxidfilm 303 und ein Gateoxidfilm 304 gebildet wurden, und der Polysiliciumfilm wird durch ein reaktives Ionenätz-(RIE)-Verfahren mit einem Ätzgas, enthaltend ein Halogen, unter Verwendung einer Ätzmaske 306 gestaltet, um eine Gateelektrode 305 zu bilden.
  • Dann werden, wie in 7(b) gezeigt, Verunreinigungsionen implantiert, um in einer geringen Konzentration im resultierenden Siliciumsubstrat 301 mit Einschaltung eines Schutzfilms 307 aus Siliciumoxid gegen Ionenimplantation enthalten zu sein, um eine LDD-Region (geringfügig dotierte Drain [Lightly Doped Drain]) 308 zu bilden.
  • Daraufhin wird, wie in 7(c) gezeigt, ein Siliciumoxidfilm 309 auf der gesamten Oberfläche des resultierenden Siliciumsubstrats 301 abgeschieden, und, wie in 7(d) gezeigt, wird der Siliciumfilm 309 durch das RIE-Vefahren rückgeätzt, um einen Seitenwand-Spacer 310 zu bilden.
  • Als nächstes wird, wie in 7(e) gezeigt, wieder eine Ionenimplantation über einen Schutzfilm 312 gegen Ionenimplantation durchgeführt, gefolgt von thermischer Behandlung, um eine Source/Drain-Region 313 zu bilden.
  • Dann wird, wie in 7(f) gezeigt, der Schutzfilm 312 gegen Ionenimplantation entfernt und dann ein Titanfilm 314 abgeschieden, gefolgt von thermischer Behandlung durch ein RTA(schnelles thermisches Härten [Rapid Thermal Annealing])-Verfahren unter Stick stoffatmosphäre, um den Titanfilm 314 mit Silicium 301 und 305 umzusetzen, um einen Titansilicidfilm 315 zu bilden.
  • Hiernach werden, wie in 7(g) gezeigt, ein nicht umgesetzter Titanfilm und ein Titannitridfilm, gebildet auf der Oberfläche, selektiv unter Verwendung einer gemischten Lösung aus Schwefelsäure und wässerigem Wasserstoffperoxid entfernt, um Titansilicid-Elektroden auf der Source/Drain-Region 308 und der Gateelektrode 305 in Selbstausrichtung zu bilden.
  • In einem derartigen herkömmlichen Verfahren zum Bilden einer Elektrode, wie oben beschrieben, gibt es dahingehend Probleme, dass ein spontaner Oxidfilm auf dem Siliciumsubstrat nach dem Ätzen, der Ionenimplantation, der thermischen Behandlung oder dergleichen gebildet werden kann, und dass die Schichten durch Ätzen beschädigt werden können.
  • Weiterhin wird, im Verfahren, das in 7(d) gezeigt wird, der Oxidfilm 309 um etwa 10 bis 30% seiner Dicke überätzt, da beispielsweise die Gleichmäßigkeit der Dicke, die Ätzrate und dergleichen des Oxidfilms 309 variieren können. Daher gibt es ebenfalls ein Problem, dass die Oberfläche des Siliciumsubstrats direkt einem halogenhaltigen Ätzgas ausgesetzt wird, wie beispielsweise CHF3, CF4 oder dergleichen, und hierdurch die Oberfläche des Siliciumsubstrats mit Halogenatomen im Ätzgas kontaminiert wird.
  • Unter diesen Umständen schlägt die ungeprüfte japanische Patentveröffentlichung Nr. JP-A-8-115890 ein Verfahren zum Entfernen des spontanen Oxidfilms durch Abscheiden einer Metallschicht, Unterziehen einer thermischen Behandlung, um eine Silicidschicht zu bilden, und Entfernen der Silicidschicht vor. Weiterhin schlagen die ungeprüften japanischen Patentveröffentlichungen JP-A-62-94937 und JP-A-8-250463 Verfahren zum Entfernen der durch Ätzen geschädigten Schicht vor, indem ein Oxidfilm unter Verwendung eines Sputterverfahrens oder Opferoxidation gebildet wird und Entfernung des Oxidfilms.
  • Weiterhin wird gegen die Kontamination der Oberfläche des Substrats eine Veraschungsbehandlung oder eine Waschbehandlung der Oberfläche des Substrats mit einer Säure oder alkalischen Lösung, wie einer gemischten Lösung aus Schwefelsäure und wässerigem Wasserstoffperoxid, einer gemischten Lösung aus Salzsäure und wässerigem Wasserstoffperoxid, einer gemischten Lösung aus Ammoniak und wässerigem Wasserstoffperoxid oder dergleichen, verwendet.
  • Da jedoch in diesem Verfahren die Oberflächenschicht auf dem Siliciumsubstrat entfernt oder gesputtert wird, sind derartige Probleme nach wie vor ungelöst, dass die Zerstörung der Oberfläche des Substrats nicht vollständig unterbunden werden kann, und die Verunreinigungen nicht ausreichend entfernt werden können.
  • Wenn daher die Elektrode, die durch das oben beschriebene Verfahren gebildet wird, zur Herstellung eines Halbleiterbauelements verwendet wird, gibt es ein Problem dahinge hend, dass Charakteristika des resultierenden Halbleiterbauelements nicht befriedigend sind.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung liefert ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Anspruch 1.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Querschnittsansicht, die einen Hauptteil der Schritte zum Entfernen von Halogenatomen, die auf einer Oberfläche einer Siliciumschicht sowie einer Unter- bzw. Suboberfläche hiervon vorliegen, gemäß dem Verfahren zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung veranschaulicht;
  • 2 ist eine Darstellung, die die Beziehung zwischen Flächenwiderstand und der Temperatur einer zweiten thermischen Behandlung eines hochschmelzenden Metallsilicidfilms veranschaulicht, der gemäß des Verfahrens zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung gebildet wird;
  • 3 ist eine Darstellung, die die Beziehung zwischen Flächenwiderstand und Breite einer Gateelektrode aus einem hochschmelzenden Metallsilicidfilm veranschaulicht, d.h. der Gate-Länge eines Transistors, die gemäß des Verfahrens zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung gebildet ist;
  • 4 ist ein schematischer Querschnitt eines Hauptteils, der Schritte in einem Beispiel gemäß dem Verfahren zur Herstellung eines Halbleiterbauelements des Standes der Technik veranschaulicht;
  • 5 ist eine schematische Schnittansicht eines Hauptteils, der den Zustand einer Oberfläche einer Siliciumschicht im Falle, wo ein Titanfilm bei einer Temperatur des Substrats von 500°C oder höher gebildet ist, gemäß dem Verfahren zur Herstellung eines Halbleiterbauelements des Standes der Technik veranschaulicht;
  • 6 ist eine schematische Querschnittsansicht eines Hauptteils, der Schritte in einem weiteren Beispiel gemäß dem Verfahren zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung veranschaulicht;
  • 7 ist eine schematische Querschnittsansicht eines Hauptteils, der Schritte in einem herkömmlichen Verfahren zur Herstellung eines Halbleiterbauelements veranschaulicht;
  • 8 ist eine Darstellung, die die Beziehung zwischen Übergangsleckstrom und der Dosis an Fluor, das eine Verunreinigung darstellt, veranschaulicht.
  • Beschreibung der bevorzugten Beispiele
  • Das Verfahren zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung umfasst: Entfernen von Halogenatomen, die auf der Oberfläche einer Siliciumschicht und der Unter- bzw. Suboberfläche hiervon vorliegen, so dass die Konzentration der Halogenatome 100 ppm oder weniger wird, und Bilden einer Elektrode auf der resultierenden Siliciumschicht.
  • Das heißt, die Erfinder der vorliegenden Erfindung haben verschiedene Studien über die Probleme des oben diskutierten herkömmlichen Verfahrens zum Bilden der Elektrode durchgeführt, um die nachfolgenden neuen Fakten sicherzustellen:
    • ➀ In 7(a) des oben diskutierten herkömmlichen Verfahrens zum Bilden der Elektrode, wenn eine Polysiliciumschicht 305 (Gateelektrode) durch das RIE-Verfahren gestaltet wird, treten Halogenatome im Ätzgas durch die Energie von Ionen, Radikalen oder dergleichen während dem Ätzen in das Siliciumsubstrat ein, um das Innere des Substrats zu kontaminieren.
    • ➁ Weiterhin stoßen in dem Schritt, der in 7(b) gezeigt ist, Verunreinigungen, die an der Oberfläche des Schutzfilms 307 gegen Ionenimplantation anhaften, in das Siliciumsubstrat bei der Ionenimplantation vor, und das Innere des Substrats wird kontaminiert. Insbesondere im Fall, wo, wenn in dem Schritt, der in 7(e) gezeigt ist, die Ionenimplantationsdosis viel größer ist als diejenige für die LDD-Implantation, die in 7(b) gezeigt ist, insbesondere im Falle der Implantation, um eine Source/Drain-Region zu bilden (mit einer Dosis von etwa 1 × 1015 bis 1 × 1016 cm–2), zeigt die Menge an Verunreinigungen, die in das Siliciumsubstrat vorstoßen, eine Zunahme von einer Größenordnung.
    • ➂ Weiterhin erzeugt in 7(d) das Überätzen bei der Bildung des Seitenwand-Spacers eine Schicht 311 auf der Oberfläche des Siliciumsubstrats, die durch Ätzen beschädigt wird, und verursacht ebenfalls die Migration von Kontaminationen in das Siliciumsubstrat 301. Die Migration der Verunreinigungen in das Substrat wird nicht nur durch ein Gas zum Überätzen verursacht, sondern auch durch das Vorstoßen bei der Ionenimplantation.
    • ➃ Wenn darüberhinaus eine Silicidschicht auf dem Siliciumsubstrat in einem derartigen Zustand gebildet wird, dass die Verunreinigungen, wie Fluor und dergleichen, in der Suboberfläche bzw. Unteroberfläche des Siliciumsubstrats vorliegen, insbesondere in einem derartigen Zustand, wie demjenigen der durch Ätzen zerstörten Schicht 311, werden Verlässlichkeit und Charakteristika des Silicidfilms, wie später beschrieben wird, beeinträchtigt. Als Grund hierfür wird angesehen, dass, wenn die Silicifizierung in dem Zustand durchgeführt wird, dass Halogenatome, wie Fluor und dergleichen, oder Halogenverbindungen in der Unteroberfläche bzw. Suboberfläche des Siliciumsubstrats vorliegen, das resultierende Substrat in einen derartigen Zustand fällt, dass das hochschmelzende Metall, Silici um, eine Verunreinigung, die einen Donor oder einen Akzeptor darstellen kann, und die Verunreinigungen, wie Halogenatome, darin co-existieren, und eine Anzahl verschiedener Reaktionen dieser Substanzen zu einer Beeinträchtigung im Zustand der Grenzfläche zwischen dem Silicid und dem Siliciumsubstrat führen.
    • ➄ Weiterhin, wenn beispielsweise ein Titansilicidfilm auf dem Siliciumsubstrat gebildet wird, in dem die Verunreinigungen, wie Fluor und dergleichen, vorliegen, nimmt der Widerstand des Silicidfilms in großem Maße zu. Insbesondere, in einer Zwischenverbindungsschicht (Gateelektrode) mit einer Dicke von 0,5 μm oder weniger, nimmt der Widerstand merklich zu. Der Grund ist, dass, da Verbindungen, wie Ti-F, relativ stabil gebildet werden (beispielsweise beträgt die Standard-Bildungsenthalpie von TiF4 394,2 kcal/Mol (1,65 mJ/Mol)), wobei die Reaktion von Titan mit Silicium inhibiert wird, und ein gleichmäßiger Silicidfilm nicht gebildet wird, und auch, dass eine Verbindung von Titan und Verunreinigungen ohne weiteres an einer Korngrenze im Titansilicidfilm abgesondert werden. Da weiterhin die freie Energie zwischen den Flächen zwischen TiSi2 und Verbindungen, wie Ti-F, größer ist als diejenige zwischen TiSi2 und TiSi2, ist es stabiler, dass TiSi2 und Verbindungen, wie Ti-F, separiert werden. Daher werden TiSi2 und Verbindungen, wie Ti-F, ohne weiteres separiert, wenn von außen Energie aufgebracht wird, und der Silicidfilm wird zusammenhängend.
    • ➅ Weiterhin, wenn beispielsweise der Titansilicidfilm auf dem Siliciumsubstrat gebildet wird, in dem die Verunreinigungen, wie Fluor und dergleichen, vorliegen, wird der Übergangsleckstrom zwischen der Source/Drain-Region und einer Wannenregion erhöht. Der Grund hierfür ist, dass in Gegenwart der Verunreinigungen die Salicid-Bildungsreaktion nicht gleichmäßig stattfindet, und daher der Salicidfilm ein gleichmäßiger Film wird. Das heißt, es tritt das Phänomen auf, dass der Salicidfilm nur in einer bestimmten Region außerordentlich dick und in einer anderen Region außerordentlich dünn wird. Das heißt, weil in der Region, wo der Titansilicidfilm dünn ist, die oben beschriebene Kohäsion ohne weiteres stattfindet und der elektrische Widerstand zunimmt, während in der Region, wo der Titansilicidfilm dick ist, der Abstand von einem Übergang der Source/Drain-Region und der Wannenregion zum Titansilicidfilm kürzer wird.
  • Dies wird aus der Beziehung zwischen Übergangsleckstromwert und den Verunreinigungen (Fluor), die auf dem Siliciumsubstrat vorliegen, das in 8 gezeigt ist, klar. Gemäß 8 erhöht sich der Übergangsleckstrom, wenn die implantierte Dosis an Fluor zunimmt, d.h. das Vorliegen von Fluor beeinträchtigt das Übergangsleck, wenn Fluor in einem n+/p-Übergang implantiert wurde, dann wurde ein Titansilicidfilm gebildet, und Übergangsleckstrom wurde gemessen.
  • Daher haben die Erfinder der vorliegenden Erfindung es unter Berücksichtigung dieser Tatsachen für notwendig befunden, die Verunreinigungen, die nicht nur auf der Oberflä che des Siliciumsubstrats, sondern auch in der unteren Oberfläche bzw. Suboberfläche des Siliciumsubstrats vorliegen, effektiv zu entfernen, als ein Verfahren zum Lösen der oben beschriebenen herkömmlichen Probleme, und haben die Erfindung erreicht.
  • (1) Entfernen von Verunreinigungen aus der Siliciumschicht
  • Im Verfahren zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung, bedeuten Siliciumschichten Schichten, die hauptsächlich aus Silicium aufgebaut sind, enthaltend sowohl ein Siliciumsubstrat an sich, und Siliciumfilme, gebildet als Elektroden oder Drähte für Verbindungen auf dem Halbleitersubstrat. Diese Siliciumschichten enthalten ebenfalls irgendwelche Schichten, aufgebaut aus Einkristall-Silicium, Polykristall-Silicium oder amorphem Silicium.
  • Weiterhin können diese Siliciumschichten nicht verwendete, nicht verarbeitete oder nicht behandelte Schichten vor Bilden eines Halbleiterbauelements oder dergleichen sein und können ebenfalls irgendwelche Siliciumsubstrate oder Siliciumfilme bei einem Verfahren zur Herstellung eines Halbleiterbauelements sein. Das heißt, diese Siliciumschichten können ein Siliciumsubstrat oder Siliciumschichten sein, auf, in oder unter dem/denen ein Feldoxidfilm, ein Gate-Isolationsfilm, eine Gateelektrode, ein Seitenwand-Spacer, ein Zwischenschicht-Isolationsfilm, ein Kontaktloch, ein Draht zur Verbindung, ein gewünschter Stromkreis, wie ein Transistor oder ein Kondensator und/oder dergleichen gebildet werden.
  • Beispielsweise können derartige Siliciumschichten eine Siliciumschicht umfassen, deren Oberfläche und Sub- bzw. Unteroberfläche mit dem Ätzgas oder dergleichen, das im RIE-Verfahren zum Gestalten einer Gateelektrode oder zum Bilden eines Seitenwand-Spacers verwendet wurde, kontaminiert sein (beispielsweise CHF3, CF4, C2F6, C3F8, C4F10, CCl2F2, CCl4, Cl2, HBr, CBrF3, SF6, NF3, CClF3 oder dergleichen), eine Siliciumschicht, kontaminiert durch Ätzen zum Bilden eines Kontaktlochs, das die Oberfläche der Siliciumschicht durch einen Zwischenschicht-Isolationsfilm, gebildet auf der Siliciumschicht, erreicht, eine Siliciumschicht, kontaminiert mit dem Ätzgas zum Entfernen eines Isolationsfilms, eines leitfähigen Films oder dergleichen, gebildet auf der Oberfläche der Siliciumschicht, durch Ätzen, eine Siliciumschicht, tiefer im Inneren, kontaminiert durch Ionenimplantation, zum Bilden einer LDD-Region, einer Source/Drain-Region oder dergleichen auf der oben erwähnten kontaminierten Siliciumschicht, sowie eine Siliciumschicht, tiefer kontaminiert in ihrem Inneren durch Mischen oder durch Ionen-Implantieren zum Bilden einer amorphen Schicht.
  • Die Oberfläche einer Siliciumschicht und die Unter- bzw. Suboberfläche hiervon bedeuten die Oberfläche einer Siliciumschicht und die Sub- bzw. Unteroberfläche hiervon in einer Region, wo eine Elektrode in einem späteren Schritt gebildet werden soll. Die Sub- bzw. Unteroberfläche bedeutet eine innere Region der Siliciumschicht in der Nähe der Oberfläche, in die ein Dotiermittel und dessen begleitende Verunreinigungen herkömmlicherwei se durch Ätzen, Ionenimplantation, thermische Behandlung oder dergleichen eingeführt werden, durchgeführt im Verfahren zur Herstellung eines Halbleiterbauelements.
  • Halogenatome bedeuten hauptsächlich Atome, die als Verunreinigungen in den Schritten des Reinigens, Ätzens und Bildens eines Films während des Verfahrens zur Herstellung eines Halbleiterbauelements migriert werden, und enthalten beispielsweise Fluor, Chlor, Brom oder dergleichen.
  • (2) Bildung und Entfernung eines Titanfilms
  • In der vorliegenden Erfindung wird als exemplarisches Verfahren der Reduktion der Konzentration der Halogenatome auf der Oberfläche der Siliciumschicht oder dergleichen auf 100 ppm oder weniger zunächst ein Titanfilm auf der Siliciumschicht bei einer Temperatur der Siliciumschicht von nicht höher als 500°C gebildet und dann wird der Titanfilm entfernt.
  • Das Verfahren zum Bilden des Titanfilms ist nicht besonders beschränkt, solange die Temperatur der Siliciumschicht bei oder unter 500°C gehalten werden kann. Beispielsweise kann ein Sputterverfahren, ein chemisches Dampfabscheidungs-(CVD-)Verfahren, ein Plattierungsverfahren, ein Vakuumabscheidungsverfahren, ein EB-Verfahren oder ein MEB-Verfahren und dergleichen verwendet werden. Insbesondere ist das Sputterverfahren bevorzugt, weil die Verunreinigungen effektiv in den Titanfilm durch Verwendung von Energie bei der Bildung des Titanfilms einbezogen werden.
  • Die Dicke des Titanfilms ist nicht besonders beschränkt, solange die Dicke derart ist, dass die Verunreinigungen aus der Oberfläche einer Siliciumschicht und der Sub- bzw. Unteroberfläche hiervon entfernt werden können. Beispielsweise kann die Dicke etwa 20 bis 100 nm betragen.
  • Wenn zusätzlich die Temperatur der Siliciumschicht höher als 500°C liegt, wenn der Titanfilm gebildet wird, werden das Silicium in der Siliciumschicht und das Titan im Titanfilm silicidiert und daher wird ein Titansilicidfilm auf der Oberfläche und sogar innerhalb der Siliciumschicht gebildet. Dies ist nicht bevorzugt, weil in einem späteren Schritt des Entfernens des Titanfilms die Silicidschicht ebenfalls zusammen entfernt wird, und ein Niveauunterschied auf der Oberfläche der Siliciumschicht auftritt.
  • Das Verfahren des Entfernens des Titanfilms ist nicht besonders beschränkt, solange die Verunreinigungen, wie Halogenatome oder dergleichen, nicht zurückgelassen werden oder in die Oberfläche einer Siliciumschicht und in die Unter- bzw. Suboberfläche hiervon migrieren, nachdem der Titanfilm entfernt wurde. Beispiele derartiger Verfahren umfassen chemisches Ätzen oder dergleichen durch Tauchen oder dergleichen unter Verwendung einer Säure oder Alkalilösung, wie einer gemischten Lösung von Schwefelsäure und wässerigem Wasserstoffperoxid, einer gemischten Lösung von Salzsäure und wässerigem Wasserstoffperoxid und einer gemischten Lösung von Ammoniak und wässerigem Wasserstoffper oxid oder dergleichen. Weiterhin ist die Behandlung mit einer Lösung, enthaltend Fluorwasserstoffsäure, nach dem Entfernen des Titanfilms durch chemisches Ätzen oder dergleichen bevorzugt. Diese Behandlung mit der Lösung, enthaltend Fluorwasserstoffsäure, kann vollständig Verbindungen eliminieren, die durch Umsetzung von Titan und Silicium aufgrund der Substrattemperatur und Energie von außen, wie Sputterenergie oder dergleichen, erzeugt wurden.
  • Durch ein derartiges Verfahren können Verunreinigungen effektiv entfernt werden, die ansonsten in einer Inhibierung der Silicid-Bildungsreaktion, einem Anstieg des Widerstands und einem Abfall der Wärmebeständigkeit (Vereinfachung der Kohäsion), insbesondere im Falle, wo eine Elektrode unter Verwendung der Silicid-Bildungsreaktion in einem späteren Schritt gebildet wird, resultieren.
  • (3) Mischen des Titanfilms mit Verunreinigungen
  • In der vorliegenden Erfindung können zur Reduzierung der Konzentration von Halogenatomen, die auf der Oberfläche der Siliciumschicht oder dergleichen mit 100 ppm oder weniger vorliegen, eine Ionenimplantation, nachdem der Titanfilm gebildet wurde und bevor der Titanfilm entfernt wird, durchgeführt werden.
  • Diese Ionenimplantation kann durch die Einbeziehung der Verunreinigungen, die auf der Oberfläche einer Siliciumschicht und in der Unter- bzw. Suboberfläche hiervon vorliegen, in den Titanfilm durch die Energie der Ionenimplantation erleichtert werden.
  • Beispiele von für diese Implantation verwendeten Ionen umfassen Ionen von Si, N, As, P, Sb, B, Ga, In und dergleichen. Die Beschleunigungsspannung bei der Ionenimplantation beträgt etwa 20 bis 50 keV, und eine Dosis beträgt etwa 1 × 1015 bis 1 × 1016 cm–2.
  • (4) Bildung von Elektroden auf der gereinigten Siliciumschicht
  • Daraufhin werden in der vorliegenden Erfindung Elektroden auf der Siliciumschicht gebildet, deren Oberfläche und Unter- bzw. Suboberfläche gereinigt wurden.
  • Die Elektroden bedeuten hier jene, die als Elektroden und Zwischenverbindungsdrähte verwendet werden, enthaltend jene, gebildet als Teile von Zwischenverbindungsdrähten, wie ein Kontaktpflock, ein Sperrmetall und dergleichen. Materialien für die Elektroden sind nicht besonders beschränkt, solange sie leitfähige Materialien darstellen. Derartige Materialien umfassen eine Vielzahl von Substanzen, beispielsweise Metalle, wie Al, Cu, Au, Pt, Ni und Ag, hochschmelzende Metalle, wie Ti, Ta, W und Mo, Polysilicium, Silicide von hochschmelzenden Metallen und Polysilicium und Polycide von Polysilicium und den Siliciden. Von diesen Materialien kann das Silicid bevorzugt sein, wenn als Quell-, Drain- oder Gateelektrode verwendet, weil es in Selbstausrichtung gebildet werden kann und einen geringen Widerstand aufweist, und Al, Cu und W können bevorzugt sein, wenn als Zwischenverbindungsdrähte verwendet. Diese leitfähigen Materialien können in einem Einzelschichtfilm oder einem Laminatfilm gebildet werden. Die Dicke der Elektrode zu diesem Zeitpunkt ist nicht besonders beschränkt, und beispielsweise kann die Elektrode etwa 150 bis 400 nm dick sein, wenn als Gateelektrode verwendet.
  • Die oben beschriebene Elektrode kann durch ein bekanntes Verfahren, wie das Sputterverfahren, CVD-Verfahren, Plattierungsverfahren oder dergleichen, gebildet werden.
  • Speziell zum Bilden eines Silicids eines hochschmelzenden Metalls kann eine zweistufige thermische Behandlung verwendet werden, wo ein hochschmelzender Metallfilm auf eine Dicke von etwa 10 bis 50 nm auf der Siliciumschicht abgeschieden wird, und die erste und zweite thermische Behandlung hiernach durchgeführt werden.
  • Als Verfahren zur thermischen Behandlung kann ein Ofenhärten und RTA (Rapid Thermal Annealing [schnelles thermisches Härten]) verwendet werden. Unter diesen ist das RTA-Verfahren im Hinblick auf die Kontrolle der Diffusion von Verunreinigungen oder dergleichen bevorzugt.
  • Im Falle, wo die zweistufige thermische Behandlung bevorzugt ist, kann die erste thermische Behandlung im Temperaturbereich von 400 bis 700°C für etwa 10 bis 30 Sekunden durchgeführt werden. Die zweite thermische Behandlung kann im Temperaturbereich von 800 bis 1000°C, bevorzugt bei etwa 850°C, für etwa 10 bis 30 Sekunden durchgeführt werden. Durch eine derartige zweistufige thermische Behandlung im Falle einer Titansilicidschicht kann eine Titansilicidschicht einer C49-Phase durch die erste thermische Behandlung gebildet werden, und die Titansilicidschicht der C49-Phase kann in eine Titansilicidschicht einer C54-Phase umgewandelt werden, welche stöchiometrisch stabil ist und niedrigen Widerstand aufweist. Zusätzlich kann ein Verfahren der Ionenimplantation, ein Verfahren der Mustererzeugung oder dergleichen optional nach der ersten thermischen Behandlung und vor der zweiten thermischen Behandlung durchgeführt werden.
  • Nachfolgend werden Beispiele des Verfahrens zur Herstellung eines Halbleiterbauelements der vorliegenden Erfindung anhand der Figuren beschrieben.
  • Beispiel 1
  • Dieses Beispiel zeigt ein Verfahren zur Reinigung eines Halbleitersubstrats, dessen Oberfläche mit den Verunreinigungen kontaminiert ist, wobei das Verfahren ein Teil des Verfahrens zur Herstellung eines Halbleiterbauelements ist.
  • Zuerst wurde ein Siliciumoxidfilm auf einem Siliciumsubstrat gebildet, und der Siliciumoxidfilm in einer derartigen Art und Weise zurückgeätzt, dass das Überätzen mit etwa 20% der Dicke hiervon durch das RIE-Verfahren unter Verwendung eines gemischten Gases aus CHF3, CF4 und Ar als Ätzgas durchgeführt wurde, um den Siliciumoxidfilm zu entfernen.
  • Hiernach werden organische Substanzen auf der Oberfläche, wie Kohlenstoff, durch eine Veraschungsbehandlung entfernt, und die Oberfläche des Siliciumsubstrats wurde durch Eintauchen in eine gemischte Lösung aus Schwefelsäure und Wasserstoffperoxid (etwa 5:1 bis etwa 10:1 bei 150°C) für etwa 20 bis 30 Minuten unter Zugabe von wässerigem Wasserstoffperoxid alle 5 Minuten gewaschen. Wie in 1(a) gezeigt, hafteten Verunreinigungen 102 an und migrierten in die Oberfläche des resultierenden Siliciumsubstrats 101 und die Unter- bzw. Suboberfläche hiervon.
  • Als nächstes, wie in 1(b) gezeigt, wurde ein Titanfilm 103 mit einer Dicke von etwa 30 nm auf dem Siliciumsubstrat 101 durch das Sputterverfahren gebildet. Die Substrattemperatur während der Bildung des Titanfilms 103 betrug 200°C.
  • Zu diesem Zeitpunkt reagierten Siliciumatome und die Verunreinigungen 102 auf der Oberfläche des Siliciumsubstrats 101 und in der Unter- bzw. Suboberfläche hiervon mit dem Titanfilm 103 durch die Sputterenergie und wurden in den Titanfilm einbezogen.
  • Das heißt, durch Umsetzen der Siliciumatome auf der Oberfläche mit dem Titanfilm 103 können die beständigen Verunreinigungen 102, die auf der Oberfläche des Siliciumsubstrats 101 vorliegen, und die Verunreinigungen 102, die auf der Suboberfläche bzw. Unteroberfläche des Siliciumsubstrats vorliegen, die durch herkömmliches Waschen mit einer Säure oder Alkalilösung nicht entfernt werden können, in den Titanfilm 103 einbezogen werden, der einen Titansilicidfilm 104, gebildet durch diese Reaktion, einschließt.
  • Wenn das Substrat eine relativ niedrige Temperatur von 500°C oder weniger aufweist, wird die Reaktion der Siliciumatome auf der Oberfläche des Siliciumsubstrats 101 mit dem Titanfilm 103 minimiert, so dass die Oberfläche des Siliciumsubstrats 101 nicht aufgeraut wird.
  • Daraufhin, wie in 1(c) gezeigt, wurde der Titanfilm 103, in den die Verunreinigungen einbezogen wurden, durch chemisches Ätzen durch Eintauchen in eine gemischte Lösung von Schwefelsäure und Wasserstoffperoxid (etwa 5:1 bis etwa 10:1 bei 150°C) und eine gemischte Lösung von wässerigem Ammoniak und Wasserstoffperoxid (NH4OH:H2O2:H2O = etwa 1:1:8) entfernt. Dann wurde der Titansilicidfilm 104, der auf der Oberfläche des Siliciumsubstrats 101 zurückblieb, der ein Produkt durch Umsetzen des Titanfilms 103 mit den Siliciumatomen war, durch chemisches Ätzen entfernt, indem in eine 0,5%ige wässerige Fluorwasserstoffsäurelösung bei Raumtemperatur für etwa 30 bis 45 Sekunden eingetaucht wird.
  • Atome auf der Oberfläche des Siliciumsubstrats 101 werden in jedem der oben beschriebenen Schritte durch Röntgenphotoelektronenspektroskopie (XPS) identifiziert. Die Ergebnisse sind in Tabelle 1 gezeigt. Tabelle 1
    (Atom-%)
    F Ti
    gleich nach der RIE-Behandlung 5,0 nicht nachgewiesen
    nach der RIE-Behandlung und Waschen mit H2SO4 + H2O2 0,35 nicht nachgewiesen
    nach der RIE-Behandlung, Waschen mit H2SO4 + H2O2 und Bildung und Entfernung des Titanfilms (bei einer Substrattemperatur von 200°C) 0,05 nicht nachgewiesen
    nach der RIE-Behandlung, Waschen mit H2SO4 + H2O2 und Bildung und Entfernung des Titanfilms (bei einer Substrattemperatur von 440°C) nicht nachgewiesen (100 ppm oder we-niger) nicht nachgewiesen
    • 1 Atom-% = 10.000 ppm
  • Wie aus der Tabelle 1 ersichtlich, wurde ein große Menge an Fluoratomen, die Verunreinigungen waren, die aus dem Ätzgas stammten, unmittelbar vor der RIE-Behandlung festgestellt. Diese Tabelle zeigt ebenfalls, dass Fluoratome nicht vollständig durch herkömmliches Waschen mit einer gemischten Lösung Schwefelsäure und Wasserstoffperoxid nach der RIE-Behandlung entfernt wurden, obwohl die Fluoratome in einem gewissen Maße abnahmen.
  • Andererseits, nachdem der Titanfilm bei einer Substrattemperatur von 200°C gesputtert und dann entfernt wurde, wie oben beschrieben, wurden die Fluoratome mehr reduziert. In dem Fall, wo die Substrattemperatur relativ höher eingestellt wurde, 440°C zum Sputtern des Titanfilms, wurde festgestellt, dass nach Entfernung des Titanfilms die Fluoratome vollständig entfernt waren, und dass die Fluoratome unter die Nachweisgrenze reduziert wurden.
  • Durch das oben erwähnte Beispiel wurde das Siliciumsubstrat 101, dessen Oberfläche 105 sauber und kaum beschädigt war, erhalten.
  • Mit anderen Worten, da gemäß dem oben erwähnten Beispiel die Verunreinigungen 102 hauptsächlich auf der Oberfläche und in der Unteroberfläche bzw. Suboberfläche mit dem Titanfilm 103 reagiert werden, und dann der Titanfilm 103 entfernt wird, können die Verunreinigungen 102 mit dem Titanfilm 103 entfernt werden, so dass die Oberfläche des Siliciumsubstrats 101 und die Unteroberfläche bzw. Suboberfläche hiervon gereinigt werden können. Da zusätzlich die thermische Behandlung, um den Titanfilm 103 mit Siliciumatomen umzusetzen, nicht durchgeführt wird, wird insbesondere die Oberfläche des Siliciumsubstrats 101 während des Verfahrens nicht beschädigt.
  • Beispiel 2
  • Dieses Beispiel zeigt die Wärmebeständigkeitscharakteristika eines Titansilicidfilms im Falle, wo der Titansilicidfilm als eine Elektrode auf einer Siliciumschicht gebildet wird, nachdem die Oberfläche der Siliciumschicht und die Unteroberfläche bzw. Suboberfläche hiervon gereinigt wurden.
  • Zuerst wurden eine p-Wannenregion, ein Feldoxidfilm, ein Gateoxidfilm und dergleichen auf dem Siliciumsubstrat gebildet, Polysilicium wurde abgeschieden, um eine Dicke von etwa 150 bis 200 nm auf dem resultierenden Siliciumsubstrat aufzuweisen, dann wurde eine Gateelektrode unter Verwendung eines Mischgases aus HBr, Cl2 und O2 als Ätzgas gebildet, und dann eine LDD-Region durch Ionenimplantation unter Verwendung eines Schutzfilms gegen Ionenimplantation gebildet (ein Film aus Siliciumoxid mit einer Dicke von etwa 10 bis 40 nm). Diese Implantation von Verunreinigungsionen wurde beispielsweise mit einer Beschleunigungsspannung von 20 keV in einer Dosis von etwa 1 × 1013 bis 3 × 1014 cm–2 zum Bilden eines Kanaltransistors vom N-Typ durchgeführt.
  • Daraufhin wurde ein Siliciumoxidfilm auf der gesamten Oberfläche des resultierenden Siliciumsubstrats gebildet, und der Siliciumoxidfilm wurde zurückgeätzt, um etwa 20% durch das RIE-Verfahren unter Verwendung eines Mischungsgases aus CHF3, CF4 und Ar zu überätzen, um einen Seitenwand-Spacer auf einer Seitenwand der Gateelektrode zu bilden.
  • Daraufhin wurde wieder Ionenimplantation durchgeführt, um eine Source/Drain-Region unter Verwendung eines Schutzfilms gegen Ionenimplantation aus einem Siliciumoxidfilm zu bilden. In dieser Ionenimplantation wurden Arsenionen mit einer Beschleunigungsspannung von etwa 30 bis 60 keV in einer Dosis von etwa 1 × 1015 bis 5 × 1015 cm–2, beispielsweise zum Bilden eines Kanaltransistors vom N-Typ, implantiert.
  • Dann wurde die Oberfläche des resultierenden Siliciumsubstrats gewaschen, indem in eine gemischte Lösung aus Schwefelsäure und wässerigem Wasserstoffperoxid bei 150°C eingetaucht wurde. Diese Schritte können gemäß eines bekannten Verfahrens, beispielsweise dem in 7(a) bis 7(e) veranschaulichten Verfahren, durchgeführt werden.
  • Als nächstes wurde ein Titanfilm auf dem resultierenden Siliciumsubstrat mit einer Dicke von 30 nm bei einer Substrattemperatur von 200 oder 440°C in derselben Art und Weise wie in Beispiel 1 abgeschieden und dann der Titanfilm durch chemisches Ätzen entfernt, indem in eine gemischte Lösung aus Schwefelsäure und Wasserstoffperoxid (etwa 5:1 bis etwa 10:1, bei 150°C) für etwa 10 Minuten eingetaucht wurde. Daraufhin wurde der Titansilicidfilm, der auf der Oberfläche des Siliciumsubstrats zurückgelassen wurde, durch chemisches Ätzen entfernt, indem in eine 0,5%ige wässerige Fluorwasserstoffsäurelösung für etwa 30 bis 45 Sekunden eingetaucht wurde.
  • Dann wurde ein Titanfilm mit einer Dicke von etwa 30 nm auf dem resultierenden Siliciumsubstrat abgeschieden und Siliciumionen mit einer Beschleunigungsspannung von etwa 40 keV in einer Dosis von 5 × 1015 cm–2, beispielsweise zur Erleichterung der homogenen Reaktion von Silicium mit Titan, implantiert.
  • Daraufhin wurde die erste thermische Behandlung bei etwa 625°C für etwa 10 Sekunden durchgeführt, der nicht-umgesetzte Titanfilm wurde entfernt, indem unter Verwendung einer gemischten Lösung aus Schwefelsäure und Wasserstoffperoxid (etwa 5:1 bis etwa 10:1, bei 150°C) und einer gemischten Lösung aus wässerigem Ammoniak und Wasserstoffperoxid (NH4OH:H2O2:H2O = 1:1:8) nassgeätzt wurde, und dann die zweite thermische Behandlung für etwa 10 Sekunden bei verschiedenen Temperaturen zwischen etwa 800 und 900°C durchgeführt wurde.
  • Der Flächenwiderstand des erhaltenen Titansilicids ist in 2(a) bis 2(e) gezeigt.
  • In 2(a) bis 2(e) gibt die Probe (2) den Fall an, wo der zur Reinigung verwendete Titanfilm bei einer Substrattemperatur von 200°C gebildet wurde, und Probe (3) gibt den Fall an, wo das Titansilicid bei einer Substrattemperatur von 440°C gebildet wurde. Zum Vergleich gibt Probe (1) den Fall an, wo das Siliciumsubstrat einer Reinigung mit der Mischungslösung aus Schwefelsäure und Wasserstoffperoxid unterzogen wurde, aber der Titanfilm wurde nicht gebildet und entfernt, und Probe (4) gibt den Fall an, wo der Titansilicidfilm auf einem sauberen Siliciumsubstrat gebildet wurde, das keinem RIE-Ätzen unterzogen wurde.
  • Wie aus 2(a) bis 2(e) deutlich wird, hatten die Proben (2) und (3) einen fast so niedrigen Flächenwiderstand wie die Probe (4), obwohl die Temperatur der zweiten RTA-Behandlung hoch lag. Dies resultierte aus der Tatsache, dass die Oberfläche des Substrats durch die Schritte des Bildens und Entfernens des Titanfilms gereinigt wurde.
  • Weiterhin wurde sichergestellt, dass höhere Temperatur zum Bilden des Titanfilms effektiver ist, aber dass die Substrattemperatur bevorzugt im Bereich von 200 bis 500°C liegt.
  • Beispiel 3
  • Dieses Beispiel zeigt Variation im Flächenwiderstand im Hinblick auf die Gatelänge im Falle, wo der Titansilicidfilm als eine Gateelektrode auf einer Siliciumschicht gebildet wurde, deren Oberfläche und Unteroberfläche bzw. Suboberfläche gereinigt wurden.
  • Die Gateelektroden dieses Beispiels wurden in derselben Art und Weise wie in Beispiel 2 gebildet, außer dass der Titanfilm bei einer Substrattemperatur von 440°C gebildet wurde und die zweite thermische Behandlung bei 850°C durchgeführt wurde. Die Gateelektroden wurden gebildet, um eine Gatelänge im Bereich von 0,1 bis 0,7 μm aufzuweisen.
  • Der Flächenwiderstand jeder Gateelektrode wird dargestellt durch (•) in 3. Zum Vergleich wurden Gateelektroden in derselben Art und Weise wie in diesem Beispiel gebildet, außer dass die Bildung und Entfernung des Titanfilms nicht durchgeführt wurde, und der Flächenwiderstand jeder Gateelektrode wurde ebenfalls gemessen. Die Ergebnisse werden dargestellt durch (
    Figure 00140001
    ).
  • Im Falle, wo die Bildung und Entfernung des Titanfilms wie in diesem Beispiel durchgeführt wurde, wurde der Flächenwiderstand der gebildeten Gateelektroden hiernach kaum erhöht, selbst wenn die Gatelänge bis auf 0,1 μm reduziert wurde.
  • Andererseits, im Falle, wo die Gateelektroden in derselben Art und Weise wie in einem herkömmlichen Verfahren gebildet wurden, worin die Bildung und Entfernung des Titanfilms nicht durchgeführt wurde, wurde der Flächenwiderstand drastisch erhöht, insbesondere in einem feinen Draht-Gate, mit einer Breite von 0,5 μm oder kleiner.
  • Beispiel 4
  • Dieses Beispiel zeigt ein Beispiel, worin das Verfahren von Beispiel 1 auf eine Salicid-Technik (selbstausgerichtete Source-, Drain-, Gate-Silicid-Bildungstechnik) angewendet wird.
  • Zuerst, wie in 4(a) gezeigt, wurde gemäß einem bekannten Verfahren, beispielsweise einem Verfahren gemäß 7(a) bis 7(e), ein Gateoxidfilm 204 auf einem Siliciumsubstrat 201, mit einem Bauelementisolationsfilm 203 und einer Wannenregion 202 darauf, gebildet, Polysilicium wurde auf dem resultierenden Siliciumsubstrat 201 abgeschieden, eine Gateelektrode 205 unter Verwendung eines gemischten Gases aus HBr, Cl2 und O2 als Ätzgas gebildet, und Ionenimplantation wurde unter Verwendung eines Schutzfilms gegen Ionenimplantation (nicht gezeigt) durchgeführt, um eine LDD-Region 207 zu bilden.
  • Daraufhin wurde ein Siliciumoxidfilm mit einer Dicke von etwa 100 bis 200 nm auf dem resultierenden Siliciumsubstrat 201 gebildet, und der Siliciumoxidfilm wurde durch das RIE-Verfahren unter Verwendung eines gemischten Gases aus CHF3, CF4 und Ar als Ätzgas zurückgeätzt, um etwa 20% überätzt zu werden, wodurch ein Seitenwand-Spacer 206 auf einer Seitenwand der Gateelektrode gebildet wird.
  • Dann wurde wieder eine Ionenimplantation unter Verwendung eines Schutzfilms gegen Ionenimplantation aus Siliciumoxid (nicht gezeigt) durchgeführt, um eine Source/Drain-Region 208 zu bilden. Dann wurde der Schutzfilm gegen Ionenimplantation entfernt.
  • Als nächstes wurde ein Titanfilm 209 mit einer Dicke von 30 nm auf dem Siliciumsubstrat 201 durch das Sputterverfahren bei einer Substrattemperatur von 440°C gebildet.
  • Zu diesem Zeitpunkt, wie in Beispiel 1 beschrieben, wurden die Verunreinigungen auf der Oberfläche des Siliciumsubstrats 201 mit dem abgeschiedenen Titanfilm 209 umgesetzt und wurden in den Titanfilm 209 einbezogen, oder die Verunreinigungen wurden in den Titansilicidfilm 210, der durch Energie beim Sputtern gebildet wurde, einbezogen.
  • Daraufhin, wie in 4(b) gezeigt, wurde der Titanfilm 209, enthaltend die Verunreinigungen, durch chemisches Ätzen unter Verwendung einer gemischten Lösung aus Schwefelsäure und Wasserstoffperoxid (etwa 5:1 bis 10:1, bei 150°C) entfernt, dann der Titansilicidfilm 210, der auf der Oberfläche des Siliciumsubstrats 201 verblieb, und Produkte aus der Umsetzung von Titan mit den Verunreinigungen enthält, durch chemisches Ätzen entfernt, indem in eine 0,5%ige Lösung aus Fluorwasserstoffsäure eingetaucht wurde.
  • Somit wurden saubere Oberflächen 211a und 211b auf der Gateelektrode 205 und der Source/Drain-Region 208 erhalten.
  • Bei der Entfernung des Titansilicidfilms 210 wurde die Ätzzeit auf innerhalb von 90 Sekunden eingestellt, um den Seitenwand-Spacer 206, der zuvor gebildet wurde, zu schützen. Da auf der Oberfläche abgeschiedenes Titan ebenfalls dazu in der Lage ist, durch dieses chemische Ätzen vollständig entfernt zu werden, wird die Kontamination der Oberfläche des Siliciumsubstrats 201 und der Gateelektrode 205 mit Titan entfernt. Zusätzlich gab es keine Möglichkeit, dass die Bauelemente, die in späteren Schritten verwendet werden sollten, durch verbliebenes Titan kontaminiert werden würden.
  • Dann, wie in 4(c) gezeigt, wurde ein Titanfilm 212 von etwa 30 nm Dicke auf dem resultierenden Siliciumsubstrat 201 abgeschieden, und Silicumionen wurden bei einer Beschleunigungsspannung von 40 keV in einer Dosis 5 × 1015 cm–2 implantiert, um die Grenzflächen von Titan und Silicium im Hinblick auf die Unterstützung einer homogenen Umsetzung von Silicium und Titan zu vermischen.
  • Als nächstes wurde eine Titansilicidschicht 213 aus C49-Phase durch Umsetzen von Titan mit Silicium durch die erste thermische Behandlung bei etwa 625°C für etwa 10 Sekunden gebildet. Zu diesem Zeitpunkt trat in einer Region, wo Silicium und der Titanfilm miteinander in Kontakt gebracht wurden, die Silicid-Bildungsreaktion auf, und der Titansilicidfilm wurde gebildet. Andererseits wurde in einer Region, wo der Siliciumoxidfilm und der Titanfilm miteinander in Kontakt gebracht wurden, die Silicid-Bildungsreaktion inhibiert, und der Titansilicidfilm wurde nicht gebildet. Demgemäß wurde daraufhin nicht-umgesetzter Titanfilm 212 durch Nassätzen unter Verwendung einer gemischten Lösung aus Schwefelsäure und wässerigem Wasserstoffperoxid entfernt. Dann wurde die zweite thermische Behandlung bei etwa 875°C für etwa 10 Sekunden durchgeführt, um die Titansilicidschicht 213 aus C49-Phase in die Titansilicidschicht aus C54-Phase mit einem geringeren Widerstand umzuwandeln.
  • Durch ein derartiges Verfahren wurde der Titansilicidfilm 213 auf der Source/Drain-Region 208 und auf der Gateelektrode 205 in einer Selbstausrichtung gebildet.
  • In diesem Beispiel wurden die Verunreinigungen auf der Oberfläche des Siliciumsubstrats 201 und der Gateelektrode 205 durch Einstellen der Temperatur des Substrats auf 500°C oder weniger entfernt, wenn der Titanfilm 209 gebildet wurde.
  • Im Falle, wo die Substrattemperatur auf 500°C oder höher, beispielsweise 700°C, eingestellt wurde, wenn der Titanfilm gebildet wird, reagiert Titan mit dem Silciumsubstrat 201 und der Gateelektrode 205 über die Grenzflächen, und ein kristallines Silicid wird erzeugt.
  • Daher wird das kristalline Silicid bei der Entfernung des Titanfilms 209 und des Titansilicidfilms 213, die Verunreinigungen enthalten, gleichzeitig weggeätzt, und ein Niveauunterschied 400 erscheint auf den Oberflächen des Siliciumsubstrats 201 und der Gateelektrode 205, wie in 5(a) gezeigt. Darüberhinaus findet die Silicidierungsreaktion nicht homogen statt, da Titan mit Silicium in einem Reaktionssystem, enthaltend die Verunreinigungen, reagiert, wie oben beschrieben. Dies verursacht eine merkliche Niveaudifferenz 400 auf den Oberflächen des Siliciumsubstrats 201 und der Gateelektrode 205, und flache Oberflächen können nicht erhalten werden.
  • Wenn darüber hinaus der Titansilicidfilm 213 auf dem Siliciumsubstrat 201 gebildet wird, und die Gateelektrode 205, die die Niveaudifferenz 400 aufweist, die hierauf gebildet wird, wird kein gleichmäßiger Titansilicidfilm 213 erhalten, wie in 5(b) gezeigt, und die Wärmebeständigkeit nimmt ab, was in einem höheren Widerstand des Titansilicidfilms 213 resultiert. Da zusätzlich die Grenzfläche zwischen dem schließlich erhaltenen Titansilicidfilm 213 und dem Siliciumsubstrat 201 sich in einer tieferen Position befindet, kommt der Übergang der Source/Drain-Region 208 mit der Wannenregion 202 näher zum Titansilicidfilm 213, was zu einer Erhöhung des Übergangsleckstroms führt. Zu dessen Verhinderung kann kein schmaler Übergang auf der Oberfläche des Siliciumsubstrats 201 gebildet werden. Daher wird eine Miniaturisierung des MOSFET schwierig.
  • Andererseits wird sichergestellt, dass wenn die Substrattemperatur 500°C oder weniger beträgt, die Verunreinigungen ausreichend mit dem Titanfilm 209 reagieren und in den Titanfilm 209 einbezogen werden, und dass die Oberflächen des Siliciumsubstrats 201 und der Gateelektrode 205 gereinigt wurden.
  • In diesem Beispiel kann die Bildung und Entfernung des Titanfilms nach der Bildung des Seitenwand-Spacers und vor der Bildung der Source/Dran-Region durchgeführt werden, obwohl die Bildung und die Entfernung des Titanfilms nach der Bildung der Source/Drain-Region durchgeführt wurde.
  • Beispiel 5
  • Dieses Beispiel zeigt ein Beispiel der noch besseren Entfernung der Verunreinigungen durch Ionenimplantation.
  • In derselben Art und Weise wie in Beispiel 4 wurden hauptsächlich eine Gateelektrode und ein Seitenwand-Spacer gebildet, und ein Titanfilm wurde durch ein Sputterverfahren mit einer Dicke von 30 nm auf einem Siliciumsubstrat gebildet. Hiernach wurden Siliciumionen in das Siliciumsubstrat und die Gateelektrode bei einer Beschleunigungsspannung von etwa 20 bis 50 keV in einer Dosis von etwa 1 × 1015 bis 1 × 1016 cm–2 durch den resultierenden Titanfilm implantiert.
  • Durch diese Ionenimplantation konnte das Mischen des Titanfilms und der Verunreinigungen unterstützt werden.
  • Hiernach wurde die Entfernung des Titanfilms, die Bildung des Titansilicids und dergleichen in derselben Art und Weise wie in Beispiel 4 durchgeführt, um ein Halbleiterbauelement fertig zu stellen.
  • Wie oben beschrieben, können die Verunreinigungen, die in der Unteroberfläche bzw. Suboberfläche des Siliciumsubstrats vorliegen, effektiv in den Titanfilm durch Ionenimplantationsenergie einbezogen werden, da die Ionenimplantation nach der Bildung des Titanfilms und vor der Entfernung des Titanfilms den Titanfilm und die Verunreinigungen mischen kann. Daher wird die Entfernung der Verunreinigungen verlässlich durch Entfernen des Titanfilms und des Titansilicidfilms durchgeführt.
  • Beispiel 6
  • Dieses Beispiel zeigt ein Beispiel, worin das Verfahren von Beispiel 1 auf ein Verfahren zum Bilden eines Kontakts angewendet wird.
  • Zunächst wurden, ähnlich zu Beispiel 4, ein Gateoxidfilm 304, eine Gateelektrode 305 und eine Seitenwand 310 auf einem Siliciumsubstrat 301 mit einem Bauelementisolationsfilm 303 und einer Wannenregion 302 gebildet, dann eine Source/Drain-Region 313 mit einer LDD-Region 308 in der Unteroberfläche bzw. Suboberfläche des Siliciumsubstrats 301.
  • Dann wurde, wie in 6(a) gezeigt, ein Zwischenschichtisolationsfilm 501 mit einer Dicke von etwa 400 nm auf dem resultierenden Siliciumsubstrat 301 gebildet, und ein Kontaktloch 502 in den Zwischenschichtisolationsfilm 501 auf der Source/Drain-Region 313 durch das RIE-Verfahren unter Verwendung einer Photoresistmaske mit einer gewünschten Konfiguration (nicht gezeigt) und C4F8 oder dergleichen als Ätzgas geöffnet.
  • Zu diesem Zeitpunkt wurde die Oberfläche 503 des Siliciumsubstrats 301 am Boden des Kontaktlochs durch Halogenatome, enthalten im Ätzgas, kontaminiert.
  • Als nächstes wurde, wie in 6(b) gezeigt, ein Titanfilm 504 mit einer Dicke von etwa 30 nm auf der gesamten Oberfläche des Siliciumsubstrats 301, enthaltend das Kontaktloch 502, durch das Sputterverfahren bei 440°C abgeschieden.
  • Zu diesem Zeitpunkt, wie in Beispiel 1 gezeigt, reagierten die Verunreinigungen auf der Oberfläche 503 des Siliciumsubstrats 301 am Boden des Kontaktlochs 502 mit dem abgeschiedenen Titanfilm 504 und wurden in den Titanfilm 504 einbezogen, und ein Titansilicidfilm 505 wurde durch die Energie beim Sputtern gebildet.
  • Daraufhin wurde der Titanfilm 504 und der Titansilicidfilm 505, enthaltend die Verunreinigungen, in derselben Art und Weise wie in Beispiel 1 entfernt.
  • Somit wurde, wie in 6(c) gezeigt, eine saubere Oberfläche 506 des Siliciumsubstrats 301 erhalten.
  • Hiernach wurde, wie in 6(d) gezeigt, ein Titanfilm (nicht gezeigt) mit einer Dicke von etwa 50 bis 100 nm im Kontaktloch durch ein bekanntes Verfahren abgeschieden, gefolgt von thermischer Behandlung unter Stickstoffatmosphäre, um Silicium und Titan mit einander am Boden des Kontaktlochs 502 reagieren zu lassen, und gleichzeitig Titannitrid auf der Oberfläche des Titanfilms zu bilden, um ein Sperrmetall (nicht gezeigt) zu erzeugen. Daraufhin wurde ein Metall zur Zwischenverbindung in das Kontaktloch 502 eingebettet und gestaltet, um eine Metallverbindung 507 zu bilden.
  • Somit kann gemäß diesem Beispiel, auch im Falle, wo der Silicidfilm nicht auf den Oberfläche der Gateelektrode und der Source/Drain-Region gebildet wird, der Boden des Kontaktlochs, der durch das Ätzgas zum Öffnen des Kontaktlochs kontaminiert wird, gereinigt werden.
  • Demgemäß kann der Widerstand des Kontakts, als Folge der Reinigung der Metall-Silicium-Grenzfläche am Boden des Kontaktlochs, reduziert werden. Die ohmsche Eigenschaften des Kontaktlochs werden durch geringfügige Verunreinigungen beeinträchtigt, da der Öffnungsbereich des Kontakts und eines Kontaktbereichs der Source/Drain-Region mit der Metallverbindung kleiner wird. Jedoch ist das Verfahren dieses Beispiels effektiver, da insbesondere der Öffnungsbereich des Kontakts kleiner wird.
  • Wie oben beschrieben, wird die Konzentration von Halogenatomen, die erfindungsgemäß auf der Oberfläche der Siliciumschicht und in der Unteroberfläche bzw. Suboberfläche hiervon vorliegen, auf 100 ppm oder weniger reduziert. Somit kann, im Falle, wo eine Elektrode auf der resultierenden Siliciumschicht gebildet wird, der Wärmewiderstand der erhaltenen Elektrode verbessert werden, und der Widerstand der Elektrode kann reduziert werden.
  • Wenn insbesondere das Verfahren zur Reduktion der Konzentration der Halogenatome, die auf der Oberfläche des Siliciumsubstrats und in der Unteroberfläche bzw. Suboberfläche hiervon auf 100 ppm oder weniger das Bilden eines Titanfilms bei einer Temperatur der Siliciumschicht von 500°C oder weniger, und Entfernen des Titanfilms umfasst, können die Verunreinigungen, die an der Oberfläche der Siliciumschicht und der Unter- bzw. Suboberfläche hiervon anhaften, in den Titanfilm unter Verwendung der Bereitschaft des Titans, mit anderen Substanzen zu reagieren (hohe Reduktionsfähigkeit), einbezogen werden. Durch Entfernung des Titanfilms werden die Verunreinigungen, die ansonsten in späteren Schritten Probleme verursachen würden, verlässlich entfernt, und die Oberfläche der Silicumschicht und die Sub- bzw. Unteroberfläche hiervon kann gereinigt werden.
  • Demgemäß kann, im Falle, wo eine Elektrode oder dergleichen auf der Siliciumschicht gebildet wird, ein Kontakt mit einer größeren ohmschen Eigenschaft an der Grenzfläche zwischen der Elektrode und der Siliciumschicht gebildet werden.
  • Daneben wird der Titanfilm unter Bedingungen einer mäßigen Temperatur der Siliciumschicht von 500°C oder weniger gebildet, die Zerstörung der Oberfläche der Siliciumschicht kann bis zum Äußersten verhindert werden, wenn der Titanfilm entfernt wird. Folglich, wenn eine Elektrode auf der Siliciumschicht in einem späteren Schritt gebildet wird, ist es nicht nur möglich, eine Beeinträchtigung eines ohmschen Kontakts zu verhindern, was aus der Schädigung der Oberfläche der Siliciumschicht resultieren würde, sondern auch die Gleichmäßigkeit des Films der Elektrode und den Widerstand und die Wärmebeständigkeit der Elektrode zu verbessern, und weiterhin dem Leckstrom vorzubeugen.
  • Darüber hinaus können für solch ein Verfahren Schritte, die herkömmlicherweise in einem üblichen Verfahren zur Herstellung von MOS-Halbleiterbauelementen verwendet werden, verwendet werden wie sie sind. Daher kann dieses Verfahren ohne Bedarf nach Entwicklung einer neuen Herstellungstechnik oder Ausstattung verwirklicht werden.

Claims (8)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend die Entfernung von in der Oberfläche einer Siliciumschicht (205, 305) oder eines Siliciumsubstrats (101, 201, 301) und in einer Unteroberfläche hiervon vorliegenden Halogenatomen; worin der Schritt des Entfernens der Halogenatome umfasst: Bilden eines Titanfilms (103, 209, 504) direkt auf der Siliciumschicht oder dem Siliciumsubstrat bei einer Temperatur der Siliciumschicht oder des Siliciumsubstrats von 500°C oder weniger; Entfernen des Titanfilms ohne Durchführung einer thermischen Behandlung, um den Titanfilm mit Siliciumatomen in der Siliciumschicht oder dem Siliciumsubstrat umzusetzen; und Bilden einer Elektrode (213, 507) auf der resultierenden Siliciumschicht oder dem Siliciumsubstrat.
  2. Verfahren nach Anspruch 1, worin die Halogenatome so entfernt werden, dass die Konzentration hiervon 100 ppm oder weniger wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, umfassend vor dem Bilden des Titanfilms die Schritte: Bilden eines Gate-Oxidfilms (204) und einer Gate-Elektrode (205) auf einem Siliciumsubstrat; Abscheiden eines isolierenden Films auf dem Siliciumsubstrat, umfassend die Gate-Elektrode; und Bilden eines Seitenwandspacers (206) auf einer Seitenwand der Gate-Elektrode durch Rückätzen des isolierenden Films unter Verwendung von Halogen-enthaltendem Ätzgas; worin der Titanfilm (209) auf dem resultierenden Siliciumsubstrat gebildet wird; und worin das Verfahren, nach dem Entfernen des Titanfilms, den weiteren Schritt umfasst: Abscheiden eines hoch schmelzenden Metalls (212) auf dem resultierenden Siliciumsubstrat (201), gefolgt von thermischer Behandlung, um in einer Region, wo das Siliciumsubstrat das hoch schmelzende Metall direkt kontaktiert, einen Film (213) aus hoch schmelzendem Metall und Silicid zu bilden.
  4. Verfahren nach Anspruch 3, worin die Gate-Elektrode aus Silicium hergestellt ist, wodurch der Film aus hoch schmelzendem Metall und Silicid ebenfalls gebildet wird, wo die Gate-Elektrode das hoch schmelzende Metall direkt kontaktiert.
  5. Verfahren nach irgendeinem der vorhergehenden Ansprüche, worin der Titanfilm durch ein Sputterverfahren gebildet wird.
  6. Verfahren nach irgendeinem der vorhergehenden Ansprüche, worin der Titanfilm durch chemisches Ätzen entfernt wird.
  7. Verfahren nach irgendeinem der vorhergehenden Ansprüche, worin Ionenimplatieren zwischen dem Schritt des Bildens des Titanfilms und dem Schritt des Entfernens des Titanfilms ausgeführt wird.
  8. Verfahren nach Anspruch 7, worin das Ionenimplantieren das Implantieren von Ionen umfasst, ausgewählt aus der Gruppe, bestehend aus Si-, N-, As-, P-, Sb-, B-, Ga- und In-Ionen bei einer Beschleunigungsspannung von 20 bis 50 keV mit einer Dosis von 1 × 1015 bis 1 × 1016 cm–2.
DE69837909T 1997-04-25 1998-04-23 Herstellungsverfahren für ein halbleiterbauelement Expired - Lifetime DE69837909T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10867197A JP4101901B2 (ja) 1997-04-25 1997-04-25 半導体装置の製造方法
JP10867197 1997-04-25
PCT/JP1998/001892 WO1998049724A1 (en) 1997-04-25 1998-04-23 Process for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
DE69837909D1 DE69837909D1 (de) 2007-07-26
DE69837909T2 true DE69837909T2 (de) 2008-02-14

Family

ID=14490735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69837909T Expired - Lifetime DE69837909T2 (de) 1997-04-25 1998-04-23 Herstellungsverfahren für ein halbleiterbauelement

Country Status (6)

Country Link
US (2) US6562699B1 (de)
EP (1) EP0928021B1 (de)
JP (1) JP4101901B2 (de)
KR (1) KR100399492B1 (de)
DE (1) DE69837909T2 (de)
WO (1) WO1998049724A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
GB2360292B (en) * 2000-03-15 2002-04-03 Murata Manufacturing Co Photosensitive thick film composition and electronic device using the same
US7721491B2 (en) * 2004-07-23 2010-05-25 Jennifer Appel Method and system for storing water inside buildings
US20060057853A1 (en) * 2004-09-15 2006-03-16 Manoj Mehrotra Thermal oxidation for improved silicide formation
TW200816312A (en) * 2006-09-28 2008-04-01 Promos Technologies Inc Method for forming silicide layer on a silicon surface and its use
JP5076557B2 (ja) * 2007-03-06 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US10446662B2 (en) * 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095564B2 (ja) * 1992-05-29 2000-10-03 株式会社東芝 半導体装置及び半導体装置の製造方法
US3601666A (en) * 1969-08-21 1971-08-24 Texas Instruments Inc Titanium tungsten-gold contacts for semiconductor devices
US4629611A (en) * 1985-04-29 1986-12-16 International Business Machines Corporation Gas purifier for rare-gas fluoride lasers
JPS61258434A (ja) * 1985-05-13 1986-11-15 Nec Corp 半導体装置の製造方法
JPH0682641B2 (ja) 1985-10-21 1994-10-19 日本電気株式会社 半導体集積回路装置の製造方法
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4981816A (en) * 1988-10-27 1991-01-01 General Electric Company MO/TI Contact to silicon
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
KR970009867B1 (ko) * 1993-12-17 1997-06-18 현대전자산업 주식회사 반도체 소자의 텅스텐 실리사이드 형성방법
JPH08115890A (ja) * 1994-10-17 1996-05-07 Fujitsu Ltd 半導体基板上への電極形成方法
JP2630290B2 (ja) * 1995-01-30 1997-07-16 日本電気株式会社 半導体装置の製造方法
JPH08213343A (ja) * 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
JPH08250463A (ja) * 1995-03-07 1996-09-27 Nippon Steel Corp 半導体装置の製造方法
US5972790A (en) * 1995-06-09 1999-10-26 Tokyo Electron Limited Method for forming salicides
US5595784A (en) * 1995-08-01 1997-01-21 Kaim; Robert Titanium nitride and multilayers formed by chemical vapor deposition of titanium halides
US5830802A (en) * 1995-08-31 1998-11-03 Motorola Inc. Process for reducing halogen concentration in a material layer during semiconductor device fabrication
EP0793271A3 (de) * 1996-02-22 1998-12-02 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement mit Metallsilizidfilm und Verfahren zu seiner Herstellung
JPH09320990A (ja) * 1996-03-25 1997-12-12 Sharp Corp 半導体装置の製造方法
US5963828A (en) * 1996-12-23 1999-10-05 Lsi Logic Corporation Method for tungsten nucleation from WF6 using titanium as a reducing agent
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
KR19990041688A (ko) * 1997-11-24 1999-06-15 김규현 티타늄 샐리사이드 형성 방법

Also Published As

Publication number Publication date
EP0928021A1 (de) 1999-07-07
KR20000016675A (ko) 2000-03-25
DE69837909D1 (de) 2007-07-26
JP4101901B2 (ja) 2008-06-18
KR100399492B1 (ko) 2003-12-24
US20030170967A1 (en) 2003-09-11
US7135386B2 (en) 2006-11-14
WO1998049724A1 (en) 1998-11-05
EP0928021B1 (de) 2007-06-13
EP0928021A4 (de) 2000-12-06
JPH10303145A (ja) 1998-11-13
US6562699B1 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE112007001436B4 (de) CMOS-Schaltungen mit geringem Kontaktwiderstand
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102015116912A1 (de) Halbleiterstruktur und Verfahren zum Herstellen von dieser
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0463332A1 (de) Verfahren zur Herstellung einer dotiertes Polysilizium und Metallsilizid enthaltenden Mehrschichtgateelektrode für einen MOS-Transistor
DE102004019199B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69837909T2 (de) Herstellungsverfahren für ein halbleiterbauelement
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE19741891A1 (de) Verfahren zur gleichzeitigen Bildung von Metallsalicid und einer lokalen Verbindungsstruktur in einer IC-Struktur
DE102009020348A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10209059B4 (de) Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition