DE69838835T2

DE69838835T2 - Verfahren zur Prüfung und zur Darstellung einer Hardware durch Zerlegung und Aufteilung

Info

Publication number: DE69838835T2
Application number: DE69838835T
Authority: DE
Inventors: Jawahar Santa Clara Jain
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-11-05
Filing date: 1998-10-28
Publication date: 2008-11-27
Anticipated expiration: 2018-10-29
Also published as: US7673263B2; EP0917073A3; US6212669B1; US20060129953A1; EP0917073B1; DE69838835D1; US6560758B1; JP4028107B2; US20040015799A1; US7028278B2; JPH11219378A; EP0917073A2

Description

Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet von Systemen und Verfahren des computergestützten Entwerfens (CAD), insbesondere auf CAD-Systeme und -Verfahren zum digitalen Schaltungsentwurf und -prüfen.
Computergestütztes Entwerfen von digitalen Schaltungen und anderen komplexen digitalen Systeme ist weit verbreitet. Bei einem solchen computergestützten Entwerfen werden Schaltungen und Systeme üblicherweise auf hierarchische Weise entworfen. Die Anforderungen der Schaltung oder des Systems werden in einem abstrakten Modell der Schaltung oder des Systems definiert. Das abstrakte Modell wird dann sukzessive in eine Anzahl von Zwischenstufen umgewandelt. Diese Zwischenstufen beinhalten oftmals ein Registerübertragungsebenenmodell, das einen Blockstruktur-Verhaltensentwurf und ein strukturelles Modell darstellt, das eine Logikebenenbeschreibung des Systems ist. Schließlich werden eine Transistorennetzliste, und demzufolge das physikalische Layout der Schaltung oder des Systems, abgeleitet.
Der Entwurf der Schaltung oder des Systems schreitet daher von der Ebene der allgemeinen Anforderungen zur niedrigeren Detailebene eines physikalischen Entwurfs fort, zwischen die eine Anzahl von Zwischenebenen geschaltet sind. Jede nachfolgende Ebene des Entwurfs wird getestet oder geprüft, um sicher zu stellen, dass die Schaltung oder das System weiterhin die Entwurfsanforderungen erfüllt. Es ist sehr wünschenswert, jede Ebene in dem Entwurf zu prüfen, da Fehler in einer Ebene des Entwurfs, die nicht korrigiert wurden, bis nachdem weitere Ebenen entworfen wurden, drastisch die Kosten für die Korrektur solcher Fehler erhöhen. Somit ist es wichtig, jede Ebene des Entwurfs gegen die Anforderungen zu testen. Während jede Ebene des Entwurfs gegen die Anforderungen getestet wird, löst sich diese Aufgabe in die Aufgabe auf, jede Ebene des Entwurfs mit der vorherigen Ebene des Entwurfs zu vergleichen. Dieses Tes ten von nachfolgenden Ebenen gegen unmittelbar vorangehende Ebenen kann auch intuitiv gesehen werden, wenn man sich vergegenwärtigt, dass jede nachfolgende Ebene oft nur eine Optimierung der vorangehenden Ebene ist. Somit kann das Testen oder Prüfen von Schaltungsentwürfen in gewissem Maß dem Überprüfen der Abwärtskompatibilität von nachfolgenden Schaltungen oder Systemen als ähnlich angesehen werden.
Binärentscheidungsdiagramme (BDDs) sind verwendet worden, um CAD-bezogene Probleme zu lösen. Diese Probleme umfassen Syntheseprobleme, Prüfung von digitalen Systemen, Protokollvalidierung, und allgemeines Prüfen der Richtigkeit von Schaltungen. BDDs stellen Boolesche Funktionen dar. Zum Beispiel zeigt 1 eine Schaltung, die erste und zweite ODER-Gatter 11, 13 und ein UND-Gatter 15 umfasst. Das erste ODER-Gatter weist Eingaben N1 und N2 auf. Das zweite ODER-Gatter weist Eingaben N2 und N3 auf, wobei die Eingabe N2 von den beiden ODER-Gattern geteilt wird. Die Ausgaben der ODER-Gatter werden in das UND-Gatter gespeist. Das UND-Gatter weist eine Ausgabe N6 auf. Somit kann die Ausgabe des UND-Gatters dargestellt werden durch die Boolesche Funktion N6 = (N1 ODER N2) UND (N2 ODER N3).
Ein BDD für diese Schaltung wird in 2 gezeigt. Das BDD ist aus Vertices zusammengesetzt, die auch Knotenpunkte und Verzweigungen genannt werden können. Vertices, von denen keine weitere Verzweigungen ausgehen, werden Endvertices genannt. Das BDD ist ein geordnetes BDD (OBDD), da jede Eingabe darauf beschränkt ist, nur auf einer Ebene des BDD zu erscheinen. Das BDD kann auf ein Reduziertes OBDD (ROBDD) reduziert werden, wie in 3 gezeigt. Die Regeln zum Reduzieren von OBDDs sind im Stand der Technik bekannt. Diese Regeln umfassen das Eliminieren redundanter oder isomorpher Knotenpunkte, und durch das Erkennen, dass einige Knotenpunkte durch Austausch der Verzweigungen eines Knotenpunktes mit einem Knotenpunkt oder seinem Komplement eliminiert werden können. Die Wichtigkeit von ROBDDs ist, dass ROBDDs eindeutig sind, d. h., kanonisch. Wenn zwei OBDDs sich zu demselben ROBDD reduzieren, sind die Schaltungen, die durch die OBDDs dargestellt werden, äquivalent.
Bei den meisten Anwendungen werden ROBDDs konstruiert, indem irgendeine Variante der Apply-Prozedur angewendet wird, die bei R. E. Bryant, Graph-Based Algorithms For Boolean Function Manipulation, IEEE Trans. Computer C-35 (8): 667–691, August 1986, beschrieben wird, was durch Bezugnahme hierin umfasst wird. Unter Verwendung der Apply-Prozedur wird das ROBDD für ein Gatter g durch die symbolische Manipulation der ROBDDs der Eingaben des Gatters g synthetisiert. Wenn eine Schaltung gegeben ist, werden die Gatter der Schaltung in einer tiefenorientierten Weise verarbeitet, bis die ROBDDs der gewünschten Ausgangsgatter konstruiert wurden.
Eine große Anzahl von Problemen in VLSI-CAD und anderen Gebieten der Informatik können anhand von Booleschen Funktionen formuliert werden. Entsprechend sind ROBDDs nützlich für die Durchführung von Äquivalenzüberprüfungen. Eine zentrale Angelegenheit bei der Bereitstellung von computergestützten Lösungen und Äquivalenzüberprüfung ist es jedoch, eine kompakte Darstellung für die Booleschen Funktionen zu finden, so dass die Äquivalenzüberprüfung effizient durchgeführt werden kann. ROBDDs sind auf effiziente Weise manipulierbar und, wie zuvor ausgeführt, kanonisch. Bei vielen praktischen Funktionen sind ROBDDs auch kompakt, sowohl in Bezug auf Größe (Speicherplatz) und Rechenzeit. Dementsprechend werden ROBDDs oft als die Boolesche Darstellung der Wahl zur Lösung verschiedener CAD-Probleme verwendet.
ROBDDs sind jedoch nicht immer kompakt. Bei einer großen Anzahl von Fällen von praktischem Interesse können viele ROBDDs, die eine Schaltung oder System darstellen und durch eine Boolesche Funktion beschrieben werden, Platz benötigen, der in der Anzahl der Primäreingaben (PIs) zur Schaltung oder System exponentiell ist. Dies macht das Lösen nach Äquivalenz ein NP-schweres Problem. Die große Platzanforderung, entweder im Hinblick auf Speicher oder Rechenzeit, setzt der Komplexität von Problemen, die unter Verwendung von ROBBDs gelöst werden können, Grenzen.
Verschiedene Verfahren wurden vorgeschlagen, um die Kompaktheit von ROBDDS zu verbessern. Einige dieser Verfahren verbessern die Kompaktheit, aber erhalten nicht die Kanonizität und Manipulierbarkeit der ROBDDs. Derlei Verfahren verringern die Anwendbarkeit der Verwendung von ROBDDs. Andere Verfahren, die die Kanonizität und Manipulierbarkeit erhalten, stellen die Funktion über den gesamten Booleschen Raum als einen einzigen Graphen dar, der an einer eindeutigen Quelle verwurzelt ist. Eine Anforderung eines einzigen Graphen kann jedoch noch immer in ROBDDs einer solchen Größe resultieren, dass entweder Speicher- oder Zeitbeschränkungen überschritten werden.
Verfahren zur Reduzierung der Größe von ROBDD wurden vorgeschlagen. Die Größe eines ROBDDs ist stark von seiner Ordnung von Variablen abhängig. Daher wurden viele Algorithmen zur Bestimmung von Variablenordnungen vorgeschlagen, die die Größe von ROBDDs reduzieren. Für einige Boolesche Funktionen ist es jedoch möglich, dass keine Variablenordnung in einem ROBDD resultiert, das genügend klein ist, um nützlich zu sein, oder dass keine solche Variablenordnung effizient gefunden werden kann.
Die Anforderungen an Platz und Zeit von ROBDDs können auch durch Lockern der gesamten Ordnungsanforderung reduziert werden. Ein freies BDD ist ein Beispiel für einen solchen Ansatz. Ein freies BDD (FBDD) ist ein BDD, bei dem Variablen nur ein mal in einem gegebenen Pfad von der Quelle zum Ende erscheinen können, aber unterschiedlichen Pfade können unterschiedliche Variablenordnungen haben.
Es ist ein weiterer Ansatz, ein kompaktere Darstellung für Boolesche Funktionen zu erhalten, die Funktionszerlegung, die mit den Knotenpunkten verbunden ist, zu ändern. Allgemein basiert eine BDD-Zerlegung auf der Shannon Expansion, bei der eine Funktion f als
ausgedrückt wird, oder auf Verfahren, die sich aus der Shannon Expansion ableiten, wie etwa dem Apply-Verfahren. Einige andere Zerlegungen beinhalten die Reed-Muller-Expansion oder die Verwendung von Expansions-Hybriden, wie etwa Functional Decision Diagrams (FDDs) oder durch die Verwendung von Ordered Kronecker Functional Decision Diagrams (OKFDDs). Jedoch stellen alle diese Verfahren eine Funktion über den gesamten Booleschen Raum als einen einzigen Graphen dar, der an einer eindeutigen Quelle verwurzelt ist. Somit sind diese Verfahren noch immer mit Problemen der Beschränkung von Platz und Zeit konfrontiert.
Ferner werden viele Entwürfe, insbesondere für sequentielle Schaltungen, nicht adäquat geprüft. Üblicherweise wird eine Testfolge zum Testen solcher Entwürfe ausgearbeitet. Die Testfolge umfasst eine Anzahl von Testfällen, bei denen der Entwurf verschiedenen Kombinationen von Zuordnungen für die Primäreingaben des Entwurfs unterzogen werden. Eine einzelnen Kombination von Zuordnungen für die Primäreingaben bildet einen Eingabevektor. Eine Abfolge von Eingabevektoren, die verwendet wird, um Entwürfe zu testen, die sequentielle Elemente aufweisen, wie etwa Flip-Flops, bildet einen Testvektor.
Testfolgen werden oftmals von Ingenieuren mit spezialisiertem Wissen um den Entwurf, der getestet wird, ausgearbeitet. Daher sind Testfolgen nützliche Testmittel. Jedoch testen Testfolgen nur einen sehr kleinen Abschnitt eines Zustands o der Booleschen Raums des Entwurfs. Für Entwürfe mit einer nennenswerten Anzahl von Primäreingaben oder möglichen Testvektoren testen Testfolgen einen wesentlichen Abschnitt von Eingabevektoren oder Testvektoren, die von besonderem Interesse sind, nicht.
NARAYAN A ET AL: 'Partitioned ROBDDs-a compact, canonical and efficiently manipulable representation for Boolean functions' COMPUTER AIDED DESIGN, 1996- ICCAD-96. DIGEST OF TECHNICAL PAPERS., 1996 IEEE/ACM INTERNATIONAL CONFERENCE ON SAN JOSE, CA, USA, 10–14 NOV. 1996, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, US, 10. November 1996 (1996-11-10), Seiten 547–554, XP010205432 ISBN: 0-8186-7597-7 offenbart ein Verfahren und ein System, bei dem ein Boolescher Raum in 'k' Aufteilungen geteilt wird, und eine Funktion wird über jede Aufteilung als ein separates ROBDD dargestellt. Jedoch lehrt diese Druckschrift nicht das Aufbauen einer zerlegten Aufteilungszeichenkette mit Komponenten (Komponenten-BBDs) oder die Kombination (Bewertung) dieser Komponenten in einer angeordneten Ordnung.
ARUNACHALAM P ET AL: 'Distributed binary decision diagrams for verification of large circuits' PROCEEDINGS OF THE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN. ICCD. VLSI IN COMPUTERS AND PROCESSORS. AUSTIN, OCT. 7–9, 1996, LOS ALAMITOS, IEEE COMP. SOC. PRESS, US, 7. Oktober 1996 (1996-10-07), Seiten 365–370, XP010201824 ISBN: 0-8186-7554-3 offenbart eine BDD basierte Prüftechnik, die das Speicherplatzproblem lindert, indem sie den Speicher ausnutzt, der in einem Cluster von Arbeitsstationen verfügbar ist.
JAIN J ET AL: 'A survey of techniques for formal verification of combinational circuits' COMPUTER DESIGN: VLSI IN COMPUTERS AND PROCESSORS, 1997, ICCD '97. PROCEEDINGS., 1997 IEEE INTERNATIONAL CONFERENCE ON AUSTIN, TX, USA 12–15 OCT. 1997, LOS ALAMITOS, CAI USA, IEEE COMPUT. SOC, US, 12. Oktober 1997 (1997-10-12), Seiten 445–454, X2010251772 ISBN: 0-8186-8206-X offenbart verschiedene Techniken, die für das Prüfen verfügbar sind, inklusive Techniken, die auf ROBDDs und freien BDDs basieren, wie oben bereits erwähnt. Das Konzept von aufgeteilten ROBDDs, in denen unterschiedliche Aufteilungen unterschiedliche Ordnungen haben können, wird offenbart.
Gemäß einem ersten Aspekt der Erfindung wird bereitgestellt: ein computerimplementiertes Verfahren der Bestimmung, ob erste und zweite Schaltungen, jede mit einem Satz von entsprechenden gemeinsamen Primäreingaben und entsprechenden gemeinsamen Primärausgaben, äquivalent sind, umfassend:
Darstellen der ersten Schaltung als eine erste Boolesche Funktion;
Darstellen der zweiten Schaltung als eine zweite Boolesche Funktion;
Gewinnen einer dritten Funktion, die innerhalb eines Booleschen Raumes definiert ist, durch exklusives ODER-Verknüpfen der entsprechenden Primärausgaben der ersten und zweiten Booleschen Funktionen;
Aufbauen eines zerlegten ersten Binärentscheidungsdiagramms für die dritte Funktion innerhalb des Booleschen Raumes;
Aufteilen des Booleschen Raumes, in dem die dritte Funktion definiert ist, in erste und zweite Aufteilungen während der Zusammensetzung eines Zerlegungspunktes, wenn das Binärentscheidungsdiagramm, das sich aus der Zusammensetzung ergibt, eine vorbestimmte Beschränkung der Computerspeicherverwendung überschreitet;
Aufteilen der ersten Aufteilung in eine Vielzahl erster Aufteilungen; und
Aufbauen von Binärentscheidungsdiagrammen für die dritte Funktion in jeder der ersten Aufteilungen, außer, wenn eine vorbestimmte Beschränkung der Speicherverwendung überschritten wird; gekennzeichnet durch
Darstellen der dritten Funktion in mindestens einer der ersten Aufteilungen, für die die vorbestimmte Beschränkung der Speicherverwendung überschritten war, mit einer symbolischen UND-Verknüpfung zwischen einer Vielzahl von Komponenten-Binärentscheidungsdiagrammen; und
Bewerten der symbolischen UND-Verknüpfung durch UND-Verknüpfen von Komponenten-Binärentscheidungsdiagrammen, unter der Vielzahl von Binärentscheidungsdiagrammen, die die dritte Funktion in der mindestens einen der Aufteilungen darstellen, in einer angeordneten Ordnung, bis das Ergebnis der Bewertung Null ist.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird bereitgestellt: ein Computersystem zum Bestimmen, ob erste und zweite Schaltungen, jede mit einem Satz von entsprechenden gemeinsamen Primäreingaben und entsprechenden gemeinsamen Primärausgaben, äquivalent sind, umfassend:
Mittel zum Darstellen der ersten Schaltung als eine erste Boolesche Funktion;
Mittel zum Darstellen der zweiten Schaltung als eine zweite Boolesche Funktion;
Mittel zum Gewinnen einer dritten Funktion, die innerhalb eines Booleschen Raumes definiert ist, durch exklusives ODER-Verknüpfen der entsprechenden Primärausgaben der ersten und zweiten Booleschen Funktionen;
Mittel zum Aufbauen eines zerlegten ersten Binärentscheidungsdiagramms für die dritte Funktion innerhalb des Booleschen Raumes;
Mittel zum rekursiven Aufteilen des Booleschen Raumes, in dem die dritte Funktion definiert ist, in erste und zweite Aufteilungen während der Zusammensetzung eines Zerlegungspunktes, wenn das Binärentscheidungsdiagramm, das sich aus der Zusammensetzung ergibt, eine vorbestimmte Beschränkung der Computerspeicherverwendung überschreitet;
Mittel zum Aufteilen der ersten Aufteilung in eine Vielzahl erster Aufteilungen; und
Mittel zum Aufbauen von Binärentscheidungsdiagrammen für die dritte Funktion in jeder der ersten Aufteilungen, außer, wenn eine vorbestimmte Beschränkung der Speicherverwendung überschritten wird; gekennzeichnet durch
Mittel zum Darstellen der dritten Funktion in mindestens einer der ersten Aufteilungen, für die die vorbestimmte Beschränkung der Speicherverwendung überschritten war, mit einer symbolischen UND-Verknüpfung zwischen einer Vielzahl von Komponenten-Binärentscheidungsdiagrammen; und
Mittel zum Bewerten der symbolischen UND-Verknüpfung durch UND-Verknüpfen von Komponenten-Binärentscheidungsdiagrammen, unter der Vielzahl von Binärentscheidungsdiagrammen, die die dritte Funktion in der mindestens einen der ersten Aufteilungen darstellen, in einer angeordneten Ordnung, bis das Ergebnis der Bewertung Null ist.
Somit sieht die vorliegende Erfindung ein Verfahren und System zum Bewerten von digitalen Schaltungen und Systemen vor, die anders unprüfbar sind, durch die Verwendung von BDD-basierenden Prüfungstechniken unter Verwendung von Fenstern von Boole-Raumdarstellungen der digitalen Schaltungen und Systeme. Bei der vorliegenden Erfindung wird die digitale Schaltung oder System als eine Boolesche Funktion dargestellt, die innerhalb eines Booleschen Raum definiert ist (ihn bildet). Der Boolesche Raum ist aufgeteilt in Aufteilungen, die rekursiv in noch weitere Aufteilungen aufgeteilt werden können. Aufteilungen, die sonst zu groß sind für die Bildung eine BDDs, werden anhand einer zerlegten Aufteilungszeichenkette ausgedrückt, die Komponenten-BDDs oder Elemente aufweist, die zur Bildung der Aufteilung kombinierbar sind. Diese Komponenten oder Elemente werde (UND-verknüpft) in einer angeordneten Ordnung. Wenn irgendeine der Kombinationen Null ergeben, dann ergibt die zerlegte Aufteilungszeichenkette auch Null. Somit ist das Kombinieren aller Komponenten oder Elemente unnötig, falls irgendeine Unterkombination Null ergibt, wodurch die Bewertung der von der zerlegten Aufteilungszeichenkette dargestellten Aufteilung erlaubt wird.
Dementsprechend kann die vorliegende Erfindung für die Überprüfung der Äquivalenz von ersten und zweiten Schaltungen verwendet werden. Die ersten und zweiten Schaltungen weisen korrespondierende Mengen von Primäreingaben und Primärausgaben auf. Die ersten und zweiten Schaltungen werden als Boolesche Funktionen dargestellt, und eine dritte Funktion innerhalb des Booleschen Raumes wird durch exklusives ODER-Verknüpfen der korrespondierenden Ausgaben der Booleschen Funktionen dargestellt. Beim Aufbau eines zerlegten Binärentscheidungsdiagramm für den Booleschen Raum wird der Boolesche Raum während der Zusammensetzung eines Zerlegungspunktes aufgeteilt, wenn das Binärentscheidungsdiagramm, das sich aus der Zusammensetzung ergibt, eine vorbestimmte Beschränkung der Computerspeicherverwendung überschreitet. Dann kann bestimmt werden, dass die Schaltungen äquivalent sind, wenn alle der resultierenden Aufteilungen Null sind.
Ferner kann die vorliegende Erfindung bei der partiellen Prüfung von anders unprüfbaren Schaltungen, Systemen und deren Entwürfen verwendet werden. Der Zustandsraum der Schaltung, des Systems oder Entwurfs ist in mehrfache Aufteilungen aufgeteilt. Diese Aufteilungen werden durch irgendeines von mehreren Verfahren gebildet, einschließlich Verfahren, die Testfolgen für die Schaltung, das System oder den Entwurf analysieren. Wenn ein Zwischen-BDD vordefinierte Beschränkungen der Speicherverwendung überschreitet, kann das BDD zusätzlich mit einem Null-Endvertex ersetzt werden und andere Aufteilungen des Zustandsraums können bewertet werden.
Diese und andere Merkmale der vorliegenden Erfindung werden leichter eingeschätzt, während selbige besser durch Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden wird, bei denen: –
1 ein logisches Entwurfsschema ist, das die Topologie einer digitalen Logikschaltung verdeutlicht;
2 ein BDD für die Schaltung aus 1 ist;
3 ein reduziertes BDD des BDD aus 2 ist;
4 ein logisches Entwurfsschema ist, das die Topologie einer digitalen Logikschaltung verdeutlicht;
5 ein BDD für den Eingabedraht N10 der Schaltung aus 4 ist;
6 ein BDD für den Eingabedraht N11 der Schaltung aus 4 ist;
7 ein BDD für den Draht N12 der Schaltung aus 4 ist;
8 ein BDD für den Ausgabedraht N13 der Schaltung aus 4 ist;
9 ein BDD ist, das Pseudovariablen einschließt;
10 ein erstes aufgeteiltes BDD des BDDs aus 9 ist;
11 ein zweites aufgeteiltes BDD des BDDs aus 9 ist;
12 ein Flussdiagramm der obersten Ebene der Aufteilungsprüftechnik der vorliegenden Erfindung ist;
13 ein Flussdiagramm ist, das ein Verfahren zur Bestimmung von Zerlegungspunkten der vorliegenden Erfindung verdeutlicht.
14 ein Flussdiagramm einer Technik zur Bestimmung von BDD-Blow-ups während des Aufbaus einer zerlegten Darstellung der vorliegenden Erfindung ist;
15 ein Flussdiagramm der Prüftechnik und der Technik zur Bildung von zerlegten Aufteilungszeichenketten (decomposed partition strings, DPS) der vorliegenden Erfindung ist;
16 ein Flussdiagramm ist, das die Technik zur Untersuchung von zerlegten Aufteilungszeichenketten der vorliegenden Erfindung verdeutlicht; und
17 ein Flussdiagramm ist, das die Technik zur Kombination von zerlegten Aufteilungszeichenketten der vorliegenden Erfindung verdeutlicht.
I. Übersicht
Die vorliegende Erfindung umfasst ein Verfahren und System der Schaltungs- oder Systemprüfung, wobei das Aufteilen eines Booleschen-Logik-Raumes, der die Schaltung oder das System darstellt, durch Zusammensetzen an Zerlegungspunkten durchgeführt wird. Jede Zusammensetzung teilt den Booleschen Raum in zwei separate Aufteilungen auf. Die Zusammensetzung wird durch die Verwendung von Shannons Gleichung und eine funktionelle Beschränkung auf den BDDs durchgeführt. Somit stellt jede Aufteilung einen disjunkten Teil des Booleschen Raums dar.
Bei der Bestimmung, ob eine erste Schaltung einer zweiten Schaltung äquivalent ist, wird jede Primärausgabe der beiden Schaltungen in einer exklusiven ODER (XODER) Operation kombiniert. Wenn die Ausgaben aller XODER-Operationen immer gleich null sind, dann sind die beiden Schaltungen äquivalent. Dementsprechend umfasst der gesamte Boolescher Raum daher eine Darstellung F einer ersten Schaltung und eine Darstellung G einer zweiten Schaltung, deren Primärausgaben in einer XODER-Operation kombiniert werden. Somit müssen, damit durch F und G dargestellte Schaltungen äquivalent sind, der Boolesche Raum von F XODER G stets null sein. Wenn der Boolesche Raum von F XODER G in irgendeine Anzahl von disjunkten Aufteilung aufgeteilt ist, muss ebenso jede dieser Aufteilungen gleich null sein, damit der gesamte Boolesche Raum F XODER G gleich null ist. Somit können OBDDs für jede der separaten Aufteilungen aufgebaut werden, und jedes der OBDDs kann überprüft werden, um zu bestimmen, ob sich die OBDDs auf Null reduzieren, d. h., nur einen einzigen Endvertex aufweisen, der gleich null ist. Wenn alle Aufteilungen sich auf Null reduzieren, dann redu ziert sich F XODER G auf Null, und F und G stellen äquivalente Schaltungen dar.
Alternativ können die Darstellungen F und G separat manipuliert werden, und resultierende ROBDDs können nachfolgend verglichen werden.
Die Verwendung von aufgeteilten ROBDDs bedeutet, dass nur ein ROBDD, das weniger als den ganzen Booleschen Raum darstellt, sich im Speicher zu jedem Zeitpunkt befinden muss. Da jedes aufgeteilte ROBDD kleiner ist als irgendein monolithisches ROBDD, sind nun zusätzliche Klassen von Problemen, die sonst aufgrund von Zeit- und Speicherbeschränkungen unlösbar wären, lösbar. Des Weiteren, da jedes aufgeteilte ROBDD sich auf Null reduzieren muss, damit die Schaltungen äquivalent sind, kann die Verarbeitung anhalten, sobald ein aufgeteiltes ROBDD gefunden wird, das sich nicht auf Null reduziert, wodurch zusätzliche Verarbeitungszeit eingespart wird. Ferner kann die Variablenordnung jedes ROBDDs unterschiedlich sein, wodurch die Größe einzelner ROBDD weiter reduziert werden kann.
Aufteilungen werden gebildet, indem Zerlegungspunkte zusammengesetzt werden. Zerlegungspunkte werden auf einige Arten gefunden. Wenn ein Punkt ein bekannter Äquivalenzpunkt ist, wird an dem Zerlegungspunkt unter Verwendung des äquivalenten OBDDs eine Aufteilung gebildet.
Zerlegungspunkte werden auch basierend auf Explosionsprinzipien bestimmt. Monolithische OBDDs werden allgemein aus den Primäreingaben zu den Primärausgaben hin unter Verwendung der Apply-Prozedur aufgebaut. Dies wird gemacht, bis ein monolithisches OBDD, das die Primärausgaben anhand von den Primäreingaben ausdrückt, konstruiert ist. Wenn während dieses Prozesses ein OBDD um einen Knotenpunkt im Sinne der Speicherverwen dung explodiert, dann wird dieser Punkt als ein Zerlegungspunkt markiert, und der Punkt wird in eine Pseudovariable umgewandelt. Bei Aufbau von OBDDs, die näher an den Primärausgaben liegen, wird die Pseudovariable anstelle des OBDDs verwendet, dass ansonsten verwendet würde. Ein BDD, das eine Pseudovariable b nutzt, wird in 9 verdeutlicht.
Ein Prozedur zur Bestimmung von Zerlegungspunkten im Zusammenhang mit dem Aufbau eines zerlegten BDDs zur Schaltungsdarstellung, die n Gatter oder Knotenpunkte aufweist, wird in 13 verdeutlicht. In Schritt 130 wird ein Zähler auf die erste Primäreingabe eingestellt. Schritt 131 bestimmt, ob versucht wurde, die BDDs für alle Gatter oder Knotenpunkte aufzubauen. Schritt 132 baut Zwischen-BDDs für jedes Gatter oder jeden Knotenpunkt auf, bis ein größenmäßiger BDD-Blow-up stattfindet. Wenn ein solcher Blow-up stattfindet, markiert Schritt 134 das Gatter oder den Knotenpunkt als einen Zerlegungspunkt, und Schritt 135 setzt eine Pseudovariable für das BDD für das als Zerlegungspunkt markierte Gatter oder Knotenpunkt ein.
Eine solche Prozedur sorgt für mindestens zwei Vorteile. Die Notwendigkeit, ein BDD um den Knotenpunkt herum aufzubauen, entfällt. Das heißt, das Zwischen-BDD, das speichermäßig explodiert, muss wegen späterer Operationen nicht notwendig sein. Als Beispiel wird eine einfache Schaltung, die Zwischen-BDDs aufweist, die größenmäßig größer sind, als das letzte BDD, in 4 gezeigt. Die einfache Schaltung umfasst ein ODER-Gatter 31 und ein UND-Gatter 33. Das ODER-Gatter weist Eingaben N10 und N11 auf. Die Ausgabe N12 des ODER-Gatters wird dem UND-Gatter zugeführt, dessen andere Eingabe N11 ist. Die Ausgabe des UND-Gatters ist N13. Das BDD für N10 wird in 5 gezeigt, und umfasst einen Knotenpunkt N12 mit zwei Verzweigungen, jeweils zu einem Endvertex. Das BDD für N11 ist ähnlich, und wird in 6 gezeigt. Das BDD für N12 wird in 7 ge zeigt und umfasst 2 Knotenpunkte. Das BDD für N13 hat jedoch nur 1 Knotenpunkt, wie in 8 gezeigt wird, wie ersichtlich wird, wenn verstanden wird, dass N13 = (N10 ODER N11) UND N11, was einfach N13 = N11 ergibt. Somit ist das letzte BDD für die Schaltung kleiner als mindestens eines der Zwischen-BDDs, und der Aufbau der Zwischen-BDDs ist nicht notwendig.
Nichtsdestotrotz muss eine kanonische und leicht zu analysierende Darstellung für die Zielfunktion (zum Beispiel die Ausgabefunktionen) noch immer aufgebaut werden. Um eine BDD-Explosion in diesem Fall zu vermeiden, kann das BDD während der Zusammensetzung der Zerlegungspunkte aufgeteilt werden. Somit verdeutlichen die 10 und 11 die beiden Aufteilungen, die aus dem Zusammensetzen der Pseudovariable b des BDDs aus 9 resultieren. Da so ein aufgeteiltes BDD von geringerer Größe ist als ein BDD, das die Summe der Aufteilungen ist, wird eine reduzierte Menge an Speicher oder Zeit benötigt.
12 stellt einen Überblick eines Verfahrens der Schaltungsprüfung für eine Schaltung 1 und eine Schaltung 2 unter Verwendung einer Aufteilungstechnik bereit. Im Überblick stellt C eine Kombination der Schaltungen 1 und 2 dar, und F ist eine Boolesche Funktion, die die Schaltung C darstellt. In Schritt 120 wird eine Zerlegung in C für Zerlegungsmengen aus den Primäreingaben zu den Primärausgaben gebildet. In Schritt 122 wird die Funktion F durch eine Kombination von Primäreingaben und Pseudovariablen dargestellt. In Schritt 124 wird die Darstellung der Funktion F zusammengesetzt und in aufgeteilte OBDDs aufgeteilt. Schritt 126 bestimmt, ob irgendwelche der resultierenden OBDDs nicht gleich null ist. Falls irgendwelche der resultierenden OBDDs nicht gleich null sind, dann erklärt Schritt 127 Schaltung 1 und Schaltung 2 als nicht äquivalent. Sonst erklärt Schritt 128 Schaltung 1 und Schaltung 2 als äquivalent.
OBDDs werden für jede Aufteilung erzeugt. Falls eine Aufteilung einen weiteren Zerlegungspunkt enthält, muss vielleicht weiteres Aufteilen durchgeführt werden. Jede Aufteilung kann selbst in zwei disjunkte Boolesche Räume aufgeteilt werden, und jede Unteraufteilung kann weiter in disjunkte Boolesche Räume aufgeteilt werden. Somit kann der Boolesche Raum in eine große Anzahl von OBDDs aufgeteilt werden, von denen jedes klein ist.
Einige Aufteilungen können zu groß für den Aufbau von BDDs bleiben. Jedoch werden die Aufteilungen aus einer zerlegten Aufteilungszeichenkette gebildet. Die zerlegte Aufteilungszeichenkette ist eine Zeichenkette von Komponenten oder Elementen, die zusammen UND-verknüpft sind. Wenn eine bestimmte Aufteilung als ein Ergebnis der rekursiven Aufteilung einer Anzahl von Aufteilungen höherer Ebenen gebildet wird, kann diese Zeichenkette eine Anzahl von Komponenten enthalten. Falls irgendwelche der Komponenten zusammen UND-verknüpft sind, und das Ergebnis null ist, dann muss die Zeichenkette, und somit die Aufteilung, auch null sein.
Entsprechend wird die Ordnung des Aufbaus einer zerlegten Aufteilungszeichenkette erreicht, indem eine anordnende Ordnung verwendet wird. Man betracht zum Beispiel das Problem des Konstruierens des aufgeteilten ROBDDs von f, wobei f = a, b, c, d, e und a, b, c, d, e alle Boolesche Funktionen sind, die einen Abschnitt der Topologie eines Systems oder einer Schaltung darstellen. In einer bevorzugten Ausführungsform werden a, b, c, d, und e sowohl anhand ihrer Größe (ausgedrückt anhand der Anzahl der Knotenpunkte) als auch des Ausmaßes, in dem sie jeweils ein Minimum an zusätzlicher Unterstützung in Bezug aufeinander aufweisen, eingeordnet. Diese Einordnung bestimmt die Anordnung, anhand derer die Komponenten kombiniert werden, wobei Komponenten von minimaler Größe und zusätzlicher Unter stützung zuerst kombiniert werden. Das Vorangegangene, wie auch zusätzliche Details, werden vollständiger im Folgenden beschrieben.
II. Aufgeteilte ROBDDs
A. Definition
Man nehme an, es gebe eine Boolesche Funktion f: Bⁿ → B, die über n Eingaben X_n = {x₁, ..., x_n} definiert ist. Die Darstellung des aufgeteilten ROBDD, X_f, von f ist wie folgt definiert:
Definition 1. Gegeben sei ein Boolesche Funktion f: Bⁿ → B, definiert über X_n, eine Darstellung eines aufgeteilten ROBDD X_f von f ist eine Menge von k Funktionspaaren, X_f = {(w₁, f₁) ..., (w_k, f_k)} wobei, w_i: Bⁿ → B und f _i: Bⁿ → B, für 1 ≤ i ≤ k ebenso über X_n definiert sind und die folgenden Bedingungen erfüllen:

1. w_i und f_i werden als ROBDDs mit der Variablenordnung π_i dargestellt, für 1 ≤ i ≤ k.
2. w₁ + w₂ + ... + w_k = 1
3. f _i = w_i ∧ f, für 1 ≤ i ≤ k

Hier stellen + und ∧ jeweils Boolesches ODER und UND dar. Die Menge {w₁, ..., w_k} wird durch W bezeichnet. Jedes w_i wird Fensterfunktion genannt. Intuitiv stellt eine Fensterfunktion w_i einen Teil des Booleschen Raums dar, über den f definiert ist. Jedes Paar (w_i, f _i) stellt eine Aufteilung der Funktion f dar. Hier wird der Begriff "Aufteilung" nicht im herkömmlichen Sinne benutzt, in dem die Aufteilung disjunkt sein müssen. Falls zusätzlich zu den Bedingungen 1–3 in Definition 1, w_i ∧ w_j = 0 für i ≠ j ist, dann sind die Aufteilungen orthogonal; und jedes (w_i, f _i) ist nun eine Aufteilung im herkömmlichen Sinn.
Bedingung 1 in Definition 1 sagt aus, dass jede Aufteilung eine dazugehörige Variablenordnung aufweist, die von der Variablenordnung anderer Aufteilungen verschieden sein kann oder nicht. Bedingung 2 sagt aus, dass die w_is den gesamten Booleschen Raum abdecken. Bedingung 3 sagt aus, dass f _i dasselbe ist wie f über den gesamten durch w_i abgedeckten Booleschen Raum. Allgemein kann jedes f _i als w_i ∧ f _i dargestellt werden; der Wert von f _i ist für den Teil des nicht durch w_i abgedeckten Booleschen Raumes ein beliebiger. Die Größe eines ROBDD F wird durch |F| bezeichnet. Somit wird die Summe der Größen aller Aufteilungen, die durch |X_f| bezeichnet wird, gegeben durch |X_f| = (|f ₁| + ... |f _k| + |w₁| + ... + |w_k|). Aus den Bedingungen 2 und 3 folgt sofort, dass: f = f 1 + f 2 + ... + f k (1)
Diese Art der Aufteilung, bei der f als eine Disjunktion von f _is ausgedrückt wird, wird disjunktive Aufteilung genannt. Eine konjunktive Aufteilung kann als das Duale der obigen Definition definiert werden. Das heißt, die i-te Aufteilung wird gegeben durch (w_i, f _i), Bedingung 2 in Definition 1 wird zu w₁ ∧ ... ∧ w_k = 0, und Bedingung 3 wird zu f _i = w_i + f. In diesem Falle gilt f = (f ₁∧ ... ∧f _k).
B. Kanonizität von aufgeteilten ROBDDs
Für eine gegebene Menge W = {w_i, ..., w_k} und eine gegebene Ordnung π_i für jede Aufteilung i ist die Darstellung eines aufgeteilten ROBDD kanonisch. Für eine gegebene Funktion f und eine gegebene Darstellung eines aufgeteilten ROBDD X_f = {(w_i, f _i)|1 ≤ i ≤ k} von f ist f _i eindeutig. Da jedes f _i als ROBDD, das kanonisch ist (für eine gegebene Ordnung π_i, dargestellt wird, ist die Darstellung eines aufgeteilten ROBDD kanonisch.
Wenn eine Aufteilung des Booleschen W = {w₁, ..., w_k} gegeben ist, ist die asymptotische Komplexität der Durchführung grundlegender Boolescher Operationen (z. B. NICHT, UND, ODER) auf den Darstellungen eines aufgeteilten ROBDD polynomisch bei den Größen der Operanden, dasselbe, wie ROBDDs. Daher kostet die Kompaktheit der Darstellung nichts, was die Effizienz der Manipulation angeht. Tatsächlich ist, da aufgeteilte ROBDDs allgemein kleiner sind als monolithische ROBDDs, und da jede Aufteilung unabhängig manipuliert werden kann, deren Manipulation auch effizienter.
Wie bei A. Narayan et al., Partitioned-ROBDDs – A Compact, Canonical and Efficiently Manipulable Representation of Boolean Functions, ICCAD, November 1996, was durch Bezugnahme hierin umfasst wird, besprochen wurde, seien f und g zwei Boolesche Funktionen, und X_f = {(w_i, f _i)|1 ≤ i ≤ k} und X_g = {(w_i, g _i)|1 ≤ i ≤ k} seien deren jeweiligen aufgeteilte ROBDDs, die die Bedingungen 1–3 in Definition 1 erfüllen. Man nehme ferner an, dass die i-ten Aufteilungen sowohl in X_f und X_g dieselbe Variablenordnung π_i haben. Dann ist (a)
das aufgeteilte ROBDD, das f darstellt (d. h. NICHT von f); und, (b) X_f ⊙ g = {(w_i, w_i ∧ (f _i ⊙ g_i))|1 ≤ i ≤ k} ist die Darstellung eines aufgeteilten ROBDD von f ⊙ g, wobei ⊙ irgendeine binäre Operation zwischen f und g darstellt.
C. Komplexität von Operationen
Sind zwei ROBDDs F und G gegeben, dann kann die Operation F ⊙ G in O(|F||G|) Raum und Zeit durchgeführt werden. Bei auf geteilten ROBDDs werden verschiedene Aufteilungen unabhängig manipuliert, und die Zeitkomplexität im schlimmsten Fall von f ⊙ g ist
was O(|X_f||X_g|) ist. Da nur eine Aufteilung zu jedem Zeitpunkt im Speicher sein muss, ist die Raumkomplexität im schlimmsten Fall durch max (|f _i||g _i|) gegeben, was allgemein ≪ |X_f||X_g| ist. Ähnlich zu ROBDDs kann die Größe der erfüllenden Menge einer Funktion f in O(|X_f|) für orthogonal aufgeteilte ROBDDs berechnet werden.
D. Existentielle Quantifizierung
Neben den grundlegenden Booleschen Operationen ist eine weitere nützliche Operation, die weithin bei der formellen Prüfung sequentieller Schaltungen genutzt wird, die existentielle Quantifizierungsoperation (∃_xf). Die existentielle Quantifizierung der Variablen x aus der Funktion f(∃_xf) ist gegeben durch
wobei f_x und
jeweils die positiven und negativen Kofaktoren von f sind. Bei der Darstellung eines aufgeteilten ROBDD können die Kofaktoren leicht durch Kofaktorieren jedes w_i und f _i in Bezug auf X erhalten werden, d. h.,

und (w_i, f_i) ∊ X_f} und
und (w_i, f_i) ∊ X_f}. Nach der Durchführung der Kofaktorierungsoperation jedoch weisen die positiven und negativen Kofaktoren unterschiedliche Fensterfunktionen auf (gegeben durch w_i bzw. w_i) und die Disjunktion kann nicht direkt auf den Aufteilungen durchgeführt werden. Das Problem entsteht nicht, wenn wir Fensterfunktionen wählen, die nicht von den Variablen abhängen, die quantifiziert werden müssen. Existentielle Quantifizierung kann wie folgt durchgeführt werden:
Sei X_f = {(w_i, f_i)|1 ≤ i ≤ k} eine Darstellung eines aufgeteilten ROBDD von f, so dass ∃_xw_i = w_i, für 1 ≤ i ≤ k. Dann ist X∃_xf = (w_i, ∃_xf_i)|1 ≤ i ≤ k die Darstellung eines aufgeteilten ROBDD von ∃_xf.
Eine weitere wichtige Operation, die oft benutzt wird, ist die universelle Quantifizierung von X aus f (bezeichnet durch ∀ xf). Eine ausreichende Bedingung für die universelle Quantifizierung ist, dass die Fensterfunktionen orthogonal sind, zusätzlich dazu, dass sie unabhängig von den zu quantifizierenden Variablen sind. Universelle Quantifizierung kann wie folgt durchgeführt werden: Sei X_f = {(w_i, f_i)|1 ≤ i ≤ k} eine Darstellung eines aufgeteilten ROBDD von f so dass ∀ xw_i = w_i und w_i ∧ w_j = 0 für 1 ≤ i, j ≤ k und i ≠ j. Dann ist χ ∀ xf = {(w_i, ∀ xf_i)/1 ≤ i ≤ k} die Darstellung eines aufgeteilten ROBDD von ∀ xf.
III. Heuristiken zur Konstruktion von aufgeteilten ROBDDs
Die Leistung von aufgeteilten ROBDDs hängt in kritischer Weise von der Erzeugung von Aufteilungen des Booleschen Raums ab, über den die Funktion kompakt dargestellt werden kann. Das Problem, solche Aufteilungen des Booleschen Raums zu finden, ist so zentral bei der Darstellung eines aufgeteilten ROBDD, wie es das Problem, gute Variablenordnungen zu finden, für monolithische ROBDDS ist. Einfache Heuristiken, die bei der Erzeugung kompakter orthogonal aufgeteilter ROBDDs effektiv sind, werden unten besprochen. Obwohl ein Boolesches Netzlistenmodell bei der folgenden Besprechung verwendet wird, sind die Techniken allgemein und können in jeder beliebigen Reihenfolge Boolescher Operationen angewendet werden.
Eine gegebene Funktion F wird zuerst zerlegt, und die Fensterfunktionen zur Schaffung der aufgeteilten ROBDDs von F werden durch Analysieren der zerlegten BDDs für F erhalten. Die Zahl der Fenster wird entweder a priori oder dynamisch entschieden. Nach dem ein Fenster w_i entschieden wurde, wird ein aufgeteiltes ROBDD, das dem entspricht, erhalten, indem F in dem Booleschen Raum zusammengesetzt wird, der dem Fenster w₁ entspricht.
A. Schaffung einer zerlegten Darstellung
Wenn eine Schaltung, die eine Boolesche Funktion f: Bⁿ → B, die über X_n = {x₁ ... x_n} definiert ist, gegeben ist, besteht die Zerlegungsstrategie aus der Einführung neuer Variablen, basierend auf der Erhöhung der ROBDD-Größe während einer Folge von ROBDD Operationen. Eine neue Variable wird eingeführt, wann immer die Gesamtzahl an Knotenpunkten in einem ROBDD-Manager um ein überproportionales Maß aufgrund irgendeiner Operation ansteigt. Wenn zum Beispiel R sehr groß wurde, während die Operation R = R₁ + R₂ auf den ROBDDs R₁ und R₂ durchgeführt wurde, wird die Operation rückgängig gemacht. Anstelledessen werden neue Variablen Ψ₁ und Ψ₂ eingeführt, und R wird als Ψ₁ + Ψ₂ ausgedrückt. Ein separates Feld wird erhalten, das die ROBDDs, die den Zerlegungspunkten entsprechen, enthält. R₁ und R₂ die Ψ₁ und Ψ₂ entsprechen, werden diesem Feld hinzugefügt. Auf diese Weise werden die Instanzen schwieriger funktioneller Manipulationen auf ein späteres Stadium verschoben. Aufgrund Boolescher Vereinfachung kann es sein, dass viele dieser Fälle im Endergebnis nie auftreten werden, insbesondere dann, wenn die letzte Speicheranforderung viel geringer ist, als die Zwischenpeakanforderung, wie sie bei J. Jain et al. Decomposition Techniques for Efficient ROBDD Construction, LNCS, Formal Methods in CAD 96, Springer-Verlag, November, 1996, ausgeführt wird, was durch Bezugnahme hierin umfasst wird.
In einer bevorzugten Ausführungsform wird die Überprüfung auf Speicherexplosion nur dann durchgeführt, wenn die Managergröße größer als ein bestimmter Schwellenwert ist. Auch werden Zerlegungspunkte hinzugefügt, wenn das ROBDDs über einen weiteren Schwellenwert hinaus wächst. Dies stellt sicher, dass die Zerlegungspunkte selbst keine sehr großen ROBDDs aufweisen. Selbst ein einfaches, auf Größe basierendes Zerlegungsschema funktioniert ziemlich effektiv zur Demonstration des Potentials von aufgeteilten OBDDs.
Am Ende der Zerlegungsphase wird eine zerlegte Darstellung erhalten. Die zerlegte Darstellung ist f_d(Ψ, X), von f, wobei Ψ = {Ψ₁, ... Ψ_k} eine Zerlegungsmenge der Schaltung genannt wird, und jedes Ψ_i ∊ Ψ ein Zerlegungspunkt ist. Ψ_bdd = {Ψ_1bbd, ..., Ψ_kbdd} stelle das Feld dar, dass die ROBDDs der Zerlegungspunkte enthält, d. h., jedes Ψ_i ∊ Ψ hat ein entsprechendes ROBDD, Ψ_1bdd, ∊ Ψ_bdd, in Bezug auf Primäreingabevariable, wie auch (möglicherweise) andere Ψ_j ∊ Ψ, wobei Ψ_j ≠ Ψ_i. Ähnlich wird das Feld von Ψ_ibddw durch Ψ_bddwi dargestellt. Die Zusammensetzung von Ψ_i in f_d(Ψ, X) wird durch f_d(Ψ; X). (Ψi ← Ψi_bdd) bezeichnet, wobei fd(Ψ, X)·(Ψi ← Ψibdd) = Ψibdd·fd + Ψibdd·fdΨi [4]
Die Vektorzusammensetzung der Ψ in f_d(Ψ, X) wird als f_d(Ψ; X) bezeichnet. (Ψ ← Ψ_bdd) und stellt aufeinanderfolgende Zusammensetzung von Ψ_i's in f_d dar.
B. Aufteilen einer zerlegten Darstellung
1. Schaffung von f, für ein gegebenes w_i
Ist eine Fensterfunktion w_i gegeben, wird eine zerlegte Darstellung f_d(Ψ, X), und das ROBDD-Feld Ψ_bdd von f, ein f_i gewünscht, derart, dass das ROBDD, dass f₁ = w₁ ∧ f_i darstellt, kleiner ist als f. Die folgende Beobachtung ist wichtig:
Beobachtung 1: Sei f_i = f_dwi(Ψ, X)(Ψ ← Ψ_bdd,) und f = f_d(Ψ, X)(Ψ ← Ψ_bdd). Wenn w_i eine dritte Potenz auf PIs ist, dann gilt |f_i| ≤ |f| für jede gegebene Variablenordnung von f und f.
Beweis: Uns ist
gegeben. Wenn w_i nur von PIs abhängig ist, dann kann die Ordnung des Kofaktorierens und Zusammensetzens geändert werden. Somit gilt

Dies liefert
Wenn w_i eine dritte Potenz ist, dann gilt
und somit |f_i|| ≤ |f|. Nun sind gegeben
und w_is_i, die Kofaktoren
und
. Durch Zusammensetzen von
in
, kann die Aufteilungsfunktion geschaffen werden,
wird gebildet. Somit ist, wenn eine Menge von Fensterfunktionen w_i gegeben ist, das aufgeteilte ROBDD χf von f durch
gegeben. Es ist leicht zu überprüfen, dass die obige Definition alle Bedingungen der Definition 1 erfüllt. Wenn w_i eine dritte Potenz ist, hat f_i garantiert eine geringere Größe als das ROBDD für f. Auch hat das ROBDD, das w_i darstellt, k interne Knotenpunkte, wobei k die Anzahl der Literalen in w_i ist. Da w_i und
disjunkte Unterstützung aufweisen, gilt |f _i| = |w_i ∧ f_i| = (k + |f_i|) ≈ |f_i|. Da auch jedes Zwischenergebnis des Aufbaus von f_i kleiner sein wird, als das des Aufbaus von f, wird die Zwischenpeakspeicheranforderung ebenfalls reduziert.
Man beachte, dass die Beobachtung 1 nicht in der Gegenwart dynamischen Variablenumordnens gilt, wenn f and f_i verschiedene Variablenordnungen haben können. Da jedoch in der Praxis das dynamische Variablenumordnen an kleineren Graphen funktioniert, ist es vielleicht im Fall des Aufteilens sogar effektiver. Sogar, wenn die Fensterfunktion eine komplexere Funktion von PIs ist, als eine dritte Potenz, wird
verwendet.
Hierbei ist
der verallgemeinerte Kofaktor von f auf w_i. Der verallgemeinerte Kofaktor von f auf w_i ist allgemein viel kleiner als f. Aber in diesem Fall kann im schlimmsten Fall die Größe des i-ten aufgeteilten ROBDD |f _i| O(|w_i||f_i| sein. Um dies zu vermeiden, nutze man w_is, die klein sind, wenn man allgemeine Fensterfunktionen verwendet.
2. Auswahl von Fensterfunktionen
Verfahren zum Erhalten guter Fensterfunktionen können in zwei Kategorien unterteilt werden, a-priori-Auswahl und "Explosions"-basierte Auswahl.
a. A-priori-Aufteilen
A-priori-Aufteilen verwendet eine vorbestimmte Anzahl von PIs zum Aufteilen. Wenn somit das Aufteilen auf 'k' PIs durchgeführt wird, werden 2^k Aufteilungen geschaffen, die allen binären Zuordnungen dieser Variablen entsprechen. Wenn zum Beispiel das Aufteilen auf x₁ und x₂ durchgeführt wird, dann werden vier Aufteilungen x₁x₂, x₁ x ₂, x ₁x₂ und x ₁ x ₂ geschaffen. Es ist garantiert, dass diese aufgeteilten ROBDDs kleiner sind, als das monolithische ROBDD. Speicheranforderungen sind stets geringer, da nur eine Aufteilung im Speicher zu jedem Zeitpunkt sein muss, diese Reduktion an Speicher ist groß, und wird von einer Gesamtreduktion in der Zeit begleitet, die gebraucht wird, um alle Aufteilungen auch zu verarbeiten.
Beim Auswählen von Variablen zum Aufteilen ist es wünschenswert, dass die Variablen ausgewählt werden, die die Aufteilungen maximieren, die erreicht wurden, während die Redundanz minimiert wird, die entstehen kann, wenn verschiedene Aufteilungen unabhängig geschaffen werden. Die Kosten des Aufteilens einer Funktion f auf der Variablen x wird definiert als costx(f) = α[px(f)] + β[rx(f)]wobei p_x(f) den Aufteilungsfaktor darstellt und gegeben ist durch,
und r_x(f) stellt den Redundanzfaktor dar und wird gegeben durch
Ein geringerer Aufteilungsfaktor ist gut, da er impliziert, dass die schlechteste der beiden Aufteilungen klein ist. Ähnlich ist ein geringerer Redundanzfaktor gut, da er impliziert, dass die Gesamtarbeit, die mit der Schaffung der beiden Partitionen verbunden ist, geringer ist. Die Variable x, die die geringeren Gesamtkosten aufweist, wird zum Aufteilen ausgewählt. Für einen gegebenen Vektor von Funktionen F und eine Variable x werden die Kosten der Aufteilung definiert als:
Die PIs werden in ansteigender Ordnung ihrer Kosten des Aufteilens f_d und Ψ angeordnet. Die besten 'k' werden ausgewählt, wobei 'k' eine vorbestimmte Anzahl ist, die vom Nutzer angegeben wird. Eine ähnliche Kostenfunktion erlaubt das Auswählen von nicht nur PI-Variablen, sondern auch von Pseudovariablen, wie etwa ein
, ausgedrückt anhand von PIs, um aufgeteilte ROBDDs zu schaffen. In diesem Fall werden die Kofaktoroperationen verallgemeinerte Kofaktoroperationen für Fensterfunktionen, die nicht dritte Potenzen sind. Diese Art der Auswahl, bei der alle PIs nach ihren Kosten des Aufteilens f_d und Ψ eingeordnet sind, wird eine statische Aufteilungsauswahl genannt.
Eine dynamische Aufteilungsstrategie ist eine, bei der das beste PI (sagen wir, x) ausgewählt wird, basierend auf f_d und Ψ, und dann werden die nachfolgenden PIs rekursiv basierend auf f_d und Ψ in einer Aufteilung und in
und Ψ_x in der anderen Aufteilung ausgewählt. Dynamisches Aufteilen erfordert eine exponentielle Anzahl von Kofaktoren und kann teuer sein. Diese Kosten können etwas reduziert werden, in dem man die Tatsache ausnutzt, dass die einzigen Werte, die von Interesse sind, die Größen der Kofaktoren von f_d und
sind. Eine obere Grenze auf dem Wert von
, die quer zum ROBDD von f_d verläuft und die Verzweigung x = 1 nimmt, wann immer dem Knotenpunkt mit der Variable id, die x entspricht, begegnet wird. Dieses Verfahren liefert nicht die exakte Zählung, da das BDD, dass durch das Durchqueren des ROBDD auf diese Weise erhalten wird, nicht reduziert wird. Der Vorteil ist, dass keine neuen Knotenpunkte geschaffen werden müssen, und das Überqueren schnell ist.
b. Explosions-basiertes Aufteilen
Bei diesem Verfahren werden die
in f_d nacheinander zusammengesetzt. Wenn die Größe des Graphen für irgendeine Zusammensetzung sich drastisch vergrößert (sagen wir, für Ψ_j), wird eine Fensterfunktion w ausgewählt, basierend auf dem gegenwärtigen f_d und
. (Die Fensterfunktionen sind entweder ein PI und sein Komplement, oder irgendein
und sein Komplement, das anhand nur von PIs ausgedrückt wird und eine sehr geringe Größe aufweist.) Wenn einmal die Fensterfunktion w erhalten wurde, werden zwei Aufteilungen
und
geschaffen. Die Explosions-basierte Aufteilungsroutine wird rekursiv auf jeder dieser Aufteilungen aufgerufen.
Man betrachte zwei Schaltungen A und B, für die eine Aquivalenzüberprüfung gewünscht wird. Die Schaltungen A und B weisen korrespondierende Primärausgaben F₁ und F₂ auf. Um Äquivalenz zu zeigen, muss F = F₁eF₂ = 0 wahr sein. Um zu bestimmen, ob dies wahr ist, wird ein BDD für F unter Verwendung von Schnittmengen von internen Äquivalenzpunkten aufgebaut. Bei diesem Prozess können viele Ausgaben als äquivalent erklärt werden, einfach indem man ihre BDDs anhand der nächsten Schnittmenge μ_i = {Ψ₁, ..., Ψ_k} von äquivalenten Gattern aufbaut. Dieser Prozess kann sehr effizient sein, wenn das Ausgabe-BDD für F leicht unter Verwendung von μ_i aufgebaut werden kann, und das Ausgabe-BDD sich zu Boolescher 0 reduziert. Dies bedeutet, dass F₁, F₂ funktionell äquivalent sind. Manchmal ist jedoch das BDD F(μ₁) sehr groß und kann daher nicht konstruiert werden. Auch kann F(μ₁) sich möglicherweise nicht 0 reduzieren, wobei in diesem Fall das BDD anhand einer anderen Schnittmenge μ_j zusammengesetzt werden muss, wobei μ_j eine Schnittmenge ist, die zwischen Primäreingaben und die vorangegangene Schnittmenge μ_i fällt. Während dieses Zusammensetzungsprozesses kann das BDD wiederum explodieren, bevor die Äquivalenzen von F₁, F₂ aufgelöst werden können. Die BDD-Aufteilungsstrategie nutzt im Wesentlichen die obigen Szenarien aus, die sehr wichtige sind, da die normalen Methoden in diesen Fällen scheitern.
Die BDD-Aufteilungsstrategie ist zum Teil dafür da, F(μ_i) zu F(μ_j) zusammenzusetzen, und um aufzuteilen, wenn das Zusammensetzungsergebnis irgendeine Grenze überschreitet, wenn die Größe des Graphen für irgendeine Zusammensetzung sich drastisch vergrößert (sagen wird, des BDDs, das dem Gatter Ψ_j entspricht). Um diese Grenze auszuwählen, wird die Kenntnis von verschiedenen größenbezogenen Parametern während des Prozesses der Zusammensetzung von BDD F(μ_i) zu F(μ_j) beibehalten. Um diese Parameter zu erklären, betrachte man, dass eine Anzahl h von BDDs bereits zusammengesetzt wurden, wobei 1 ≤ h ≤ k aus der Menge {Ψ, ...‚ Ψ_k}. Als Beispiel nehme man an, dass die Ordnung, in der die BDDs zusammengesetzt sind, gemäß des ansteigenden Index der Ψ Variablen sei. (Das heißt, die BDDs werden zusammengesetzt in der Ordnung Ψ₁, Ψ₂, ... Ψ_h ..) Das BDD von Ψ, das anhand der Schnittmenge Ψ_i erstellt wurde, wird als Ψ_i(μ_j) geschrieben. Eine Routine, DYNAMIC_BDD_PARTITION, zum dynamischen Bestimmen, wann ein BDD aufzuteilen ist, nutzt das folgende:
Prozedur: DYNAMIC_BDD_PARTITION

1. ORIG_SIZE ist die ursprüngliche BDD-Größe von F(μ_i), ausgedrückt anhand der Schnittmenge μ_j.
2. COMPOSED_ARGUMENT_SIZE ist die Summe jedes BDDs Ψ₁(μ_j), Ψ₂(μ_j), ..., Ψ_h(μ_j), das in dem BDD F(μ_i) zusammengesetzt wurde.
3. TOTAL_INPUT_SIZE = COMPOSED_ARGUMENT_SIZE + ORIG_SIZE.
4. FINAL_SIZE ist die "finale" Größe des BDD F(μ_i), die erhalten wurde, nachdem jeder der h Punkte Ψ₁; Ψ₂, ... Ψ_h nacheinander zusammengesetzt wurden. Dieses BDD wird als F_h bezeichnet. Ferner sei PREVIOUS_SIZE die Größe von F(μ_i) nach dem Zusammensetzen von h – 1 Punkten.

Aufteilen wird aufgerufen, wenn

(A) FINAL_SIZE > COMPOSED_ARGUMENT_SIZE·BLOW_UP_FACTOR BLOW_UP_FACTOR nach dem auf der gegebenen Maschine verfügbaren Platz variiert werden kann, ist jedoch 10 in einer bevorzugten Ausführungsform.
(B) FINAL_SIZE > PREVIOUS_SIZE + BLOW_UP_FACTOR/NUM In einer bevorzugten Ausführungsform ist NUM 2. Ebenfalls in einer bevorzugten Ausführungsform wird dieses Kriterium nur zur Bestimmung von BDD-Blow-ups während der Zusammensetzung verwendet, und nicht während der Bildung einer zerlegten Darstellung.
(C) FINAL_SIZE > PRE_SET_MEMORY_LIMIT Zusätzlich wird das Aufteilen aufgerufen, wenn FINAL SIZE größer ist als eine voreingestellte Grenze auf dem verfügbaren Speicher.

Eine Prozedur zum Bestimmen von BDD-Blow-ups während der Bildung einer zerlegten Darstellung wird in 14 illustriert. Indem eine zerlegte Darstellung gebildet wird, werden BDDs für eine Ausgabe eines Booleschen Operationsgatters gebildet, indem die Boolesche Operation auf den BDDs der Eingaben an das Gatter durchgeführt wird. Wie in der Prozedur von 14 verdeutlicht, ist B₃ das BDD für die Ausgabe des Gatters, und B₁ und B₂ sind die BDDs für die Eingaben an das Gatter. Schritt 140 bestimmt, ob die Größe von B₃ größer ist als eine voreingestellte Schwellengrenze für die Speichernutzung. Schritt 141 bestimmt, ob die Größe von B₃ größer ist als eine Konstante mal die Quantität der Größe von B₁ plus die Größe von B₂. Wenn eine der Bedingungen von Schritt 140 oder Schritt 141 wahr sind, dann wird eine intermediate_BDD_blowup Variable in Schritt 142 auf 1 gesetzt. Sonst wird die intermediate_BDD_blowup Variable in Schritt 143 auf 0 gesetzt.
3. Äquivalenzpunktaufteilen
Das Vorangegangene gilt auch für Techniken, die auf der Extrahierung und Verwendung interner Entsprechungen basieren, unter Verwendung einer Kombination von strukturellen und funktionellen Techniken, um das Problem der Überprüfung der gesamten Netzwerke zu vereinfachen. Diese Entsprechungen können nur funktionelle Äquivalenzen sein, oder indirekte Implikationen zwischen ihren internen Knotenpunkten.
Der Ablauf dieser Prüfungsverfahren wird in der US-Patentanmeldung mit der Seriennummer 08/857,916 beschrieben, die hiermit durch Bezugnahme umfasst wird. Etwas vom Rahmen dieser Techniken kann ungefähr als das Folgende beschrieben werden:

1. Bestimmen einfacher Äquivalenzen zwischen den internen/Ausgabe-Gattern von zwei gegebenen Schaltungen. Äquivalente Gatter werden vereinigt. Genauer gesagt wird eine gemeinsame Pseudovariable für beide Elemente in allen äquivalenten (komplementären) Gatterpaaren eingeführt.
2. Berechnung potentiell äquivalenter Knotenpunkte in der resultierenden Schaltung unter Verwendung von Simulation.
3. Bestimmen, welche potentiell äquivalenten Gatter wirklich äquivalent sind. Die äquivalenten Gatter zwischen zwei Schaltungen werden vereint.
4. Schlussfolgern auf Äquivalenzen von Ausgaben unter Verwendung der internen Äquivalenzen, die in den vorangegangenen Schritten bestimmt wurden.

Jedes Mal, wenn zwei Gatter vereint werden, da festgestellt wurde, dass sie äquivalent sind (invers), werden diese Gatter als äquivalente (inverse) Gatter markiert. An solchen Gatter wird eine Pseudovariable während der BDD-Konstruktion eingeführt. Genauer werden Schnittmenge solcher Gatter erstellt, wie in der US-Patentanmeldung mit der Seriennummer 08/857,916 und dem US-Patent Nr. 5,649,165 , das hierin ebenso durch Bezugnahme umfasst wird, beschrieben. Wenn während der Simulation bestimmt wird, dass die Anzahl der potentiell äquivalenten Knotenpunkte sehr gering ist, oder wenn während des Aufbaus irgendeines BDDs ein BDD-Blow-up stattfindet, dann werden zusätzliche Zerlegungspunkte eingeführt, so dass die BDD-Größen unter Kontrolle gehalten werden können. Die Zerlegungspunkte können unter Verwendung von funktionellen Zerlegungsprozeduren eingeführt werden, die beschrieben werden in J. Jain et al., Decomposition Techniques for Efficient ROBDD Construction, LNCS, Formal Methods in CAD 96, Springer-Verlag, durch Bezugnahme hierin umfasst. Somit beinhalten die Zerlegungspunkte sowohl funktionelle Zerlegungspunkte, wie auch die Punkte, bei denen festgestellt wurde, dass sie bei einem gegebenen Paar Schaltungen äquivalent (invers) sind.
IV. Manipulieren von Aufteilungen
A. Zusammensetzung
Wenn das Aufteilen einmal aufgerufen wird, dann werden die Graphen wie folgt zerlegt gehalten. Das Zusammensetzen in dem BDD-Paket wird durchgeführt unter Verwendung von if-then-else(ITE)Operationen. Jedoch wird die letzte ITE(Zusammensetzungs-)Operation rückgängig gemacht, und die letzte Operation wird wie im Folgenden zerlegt. Angenommen, beim Zusammensetzen von Ψ_h wird Aufteilen aufgerufen. Für die Kürze der Symbole in der nachfolgenden Diskussion wird das BDD Ψ_h(μ_j) B_h genannt. Zusammensetzung kann mathematisch wie folgt geschrieben werden. Fh = Bh ∧ Fh=1 ∨ B h ∧ Fh=0
B_h ∧ F_h=1 stellt eine Aufteilung (p₁) der gegebenen Funktion F dar, und B _h ∧ F_h=0 stellt die andere Aufteilung (p₂) der Funktion F dar. Beide Aufteilungen sind funktionell orthogonal. Jede dieser Aufteilungen kann als unabhängige Funktion angesehen werden, und der obige Prozess der Zerlegung und Aufteilung wird wiederum rekursiv durchgeführt, jedoch wird F(μ_i) durch B_h ∧ F_h=1 ersetzt.
Wenn für irgendeine Aufteilung, p₁ zum Beispiel, das BDD B_h ∧ F_h=1 ohne Blow-up berechnet werden kann, dann wird das resultierende OBDD geschaffen. Sonst wird p₁ mit einer symbolische Verknüpfung zwischen BDD B_h und BDD F_h=1 dargestellt. Dies ist eine zerlegte Aufteilungszeichenkette, und nachfolgende rekursive Aufrufe von DYNAMIC_BDD_PARTITION() arbeiten an dieser zerlegten Aufteilungszeichenkette. Somit werden entweder die verbleibenden k – h BDDs Ψ_h=1, ... Ψ_k in dem aus p₁ resultierenden OBDD oder seine Aufteilungszeichenkette zusammengesetzt.
Wenn das nächste Mal das Aufteilen auf einer zerlegten Aufteilungszeichenkette aufgerufen, aufgrund der Zusammensetzung irgendeines BDD Ψ_q(μ_j) kann eine symbolische Verknüpfung mit dem BDD von Ψ_q(μ_j) und der zerlegten Aufteilungszeichenkette (verknüpfte Boolescher Ausdruck), bei der Ψ_q(μ_j) zusammengesetzt wurde, ebenfalls notwendig sein. Somit wächst die Länge der zerlegten Aufteilungszeichenkette. Am Ende der Rekursion entlang jeder Verzweigung wird die resultierende zerlegte Aufteilungszeichenkette als ein Element eines Feldes (A_d) von BDDs gespeichert. Jedes Element dieses Feldes ist zu jedem anderen Element in diesem Feld orthogonal.
Eine symbolische Verknüpfung zwischen den beiden B1, B2 wird nicht durch Durchführen der tatsächlichen Verknüpfung hergestellt, sondern durch Verschieben des Ergebnisses auf irgendeinen späteren Punkt in der Zukunft. Somit wird, anstelle des Herstellens eines neuen BDDs B3, welches eine tatsächliche Verknüpfung zwischen B1 und B2 ist, ein symbolic_conjunction_array A₁ hergestellt. A₁ hat 3 verschiedenen Elemente: BDDs B1, B2, und die Verknüpfungsoperation. Symbolic_conjunction_array A₁ stellt deutlich eine Funktion dar – diese Funktion f(A1) ist äquivalent zu der Funktion, die aus der tatsächlichen Durchführung des UND zwischen B1, B2 resultiert.
Wenn wir nun irgendein BDD B4 mit der durch A₁ = [B1, B2, AND] dargestellten Funktion verknüpfen müssen, erzeugen wir ein Ergebnis, das A₂ ist, wobei A₂-[B1, B2, B4, AND]. Somit wächst die Länge des symbolic_conjunction_array. Ebenfalls an genommen, falls G innerhalb des symbolic_conjunction_array A₁, dann werden wir das Ergebnis als eine symbolisches Verknüpfungsfeld A_new = [B1 (G zusammengesetzt in B1), B2 (G zusammengesetzt in B2), AND] berechnen, wobei B1 (G zusammengesetzt in B1) bedeutet, das BDD G innerhalb von BDD B1 zusammenzusetzen.
Ein Flussdiagramm für eine Prozedur für eine zerlegte Aufteilungszeichenkette wird in 16 verdeutlicht, in der eine zerlegte Aufteilungszeichenkette α bereits existiert. Die zerlegte Aufteilungszeichenkette α umfasst eine Pseudovariable g und ein BDD(g). Schritt 160 bestimmt, ob ein BDD B_a explodiert, wenn B_a gleich der symbolischen Verknüpfung ist von BDD(g) und der zerlegten Aufteilungszeichenkette α, wobei g gleich eins ist. Wenn kein Blow-up stattfindet, wird die zerlegte Aufteilungszeichenkette α_a dem BDD B_a gleich gesetzt in Schritt 161. Sonst wird in Schritt 162 die zerlegte Aufteilungszeichenkette α_a der symbolischen Verknüpfung von BDD(g) und die zerlegte Aufteilungszeichenkette α mit g gleich eins gleichgesetzt. Die zerlegte Aufteilungszeichenkette α_b wird ähnlich unter Verwendung von BDD(g) bestimmt, und die zerlegte Aufteilungszeichenkette α mit g gleich eins anstelle von BDD(g), bzw. zerlegte Aufteilungszeichenkette α mit g gleich eins, in den Schritten 163, 164, und 165.
Man beachte, das die gespeicherte zerlegte Aufteilungszeichenkette eine Verknüpfung verschiedener Ψ_q(μ_j) mit einem BDD ist, das dem teilweise zusammengesetzten F(μ_i) entspricht. Falls die Funktion F gleich der Booleschen 0 ist, dann muss jedes Element dieses Feldes auch 0 sein. Was bedeutet, dass, wenn irgendeine Aufteilung zusammengesetzt wird, es Boolesche 0 ergeben sollte. Jede Aufteilung ist eine symbolische Verknüpfung von BDDs. Somit wird jede Aufteilung p_r als Verknüpfung von m BDDs, wie etwa p_i = f₁ ∧ f₂ ∧ ... f_m ∧ F_r, dargestellt. Jedes f_i ist BDD von irgendeinem Zerlegungspunkt, dessen Zusammensetzung einen Blow-up verursachte. F_r ist das übriggebliebene BDD, nachdem alle k BDDs zusammengesetzt wurden.
Sobald irgendein Element p_i des Feldes A_d gewonnen wurde, falls die Schnittmenge (μ_i) nicht den Primäreingaben entspricht, und falls die Antwort auf das Prüfungsproblem noch nicht erhalten wurde, dann wird DYNAMIC-BDD-PARTITION() verwendet und p_i wird in eine andere Schnittmenge (μ_t) zusammengesetzt. (μ_t) wird aus (μ_j) und den Primäreingaben ausgesucht. Dieser Prozess wird fortgeführt, bis jedes BDD in der zerlegten Aufteilungszeichenkette anhand von Primäreingabevariablen ausgedrückt ist.
Somit wird ein Prozess im Wesentlichen für das Vorangehende in 15 verdeutlicht, bei dem eine zerlegte Aufteilungszeichenkette (BDD) existiert, jedoch nicht bezogen auf die Primäreingaben. In Schritt 150 wird eine Zusammensetzung eines Zerlegungspunkts durchgeführt. Schritt 151 überprüft, um zu bestimmen, ob das resultierende zusammengesetzte BDD explodiert. Wenn das resultierende zusammengesetzte BDD nicht explodiert und das BDD nicht erfüllbar ist, wie in den Schritten 151 bzw. 152 bestimmt, dann wird der Prozess der Zusammensetzung für andere Punkte wiederholt. Wenn das BDD erfüllbar ist, sind die verglichenen Schaltungen nicht äquivalent. Wenn jedoch ein BDD-Blow-up auftritt, werden zwei zerlegte Aufteilungszeichenkette in Schritt 153 geschaffen. Schritt 154 bestimmt, ob diese beiden zerlegten Aufteilungszeichenkette in Bezug auf die Primäreingaben dargestellt sind. Wenn dem so ist, untersucht Schritt 155 die zerlegten Aufteilungszeichenketten. Wenn die Untersuchung bestimmt, dass irgendwelche zerlegten Aufteilungszeichenketten, die in Bezug auf Primäreingaben dargestellt sind, nicht gleich null sind, dann sind die verglichenen Systeme nicht äquivalent. Sonst wird der Prozess wiederholt, bis entweder bestimmt wurde, dass alle Aufteilungen null sind und die Schaltungen im Vergleich als äquivalent erklärt wurden.
17 verdeutlicht ein Flussdiagramm für einen Prozess zum Untersuchen von zerlegten Aufteilungszeichenkette, die in bezug auf Primäreingaben geschrieben wurden. In Schritt 170 werden Komponenten einer solchen zerlegten Aufteilungszeichenkette für die Kombination angeordnet. Eine Anzahl geeigneter Anordnungstechniken werden unten besprochen, und jede davon kann zum Anordnen der Kombinationsordnung für die Komponenten verwendet werden. Schritt 171 bestimmt, ob alle Komponenten der zerlegten Aufteilungszeichenkette untersucht wurden. Falls nicht, dann werden weitere Komponenten der zerlegten Aufteilungszeichenkette nach der Anordnung für die Kombination in Schritt 172 kombiniert. Das Ergebnis der Kombination wird in Schritt 173 überprüft, um zu bestimmen, ob das Ergebnis null ist. Falls das Ergebnis null ist, wird die Aufteilung, die durch die zerlegte Aufteilungszeichenkette dargestellt wird, in Schritt 174 als Null erklärt. Falls alle Komponenten der zerlegten Aufteilungszeichenkette kombiniert wurden, und kein Null-Ergebnis erhalten wurde, dann wird die Aufteilung, die durch die zerlegte Aufteilungszeichenkette dargestellt wird, in Schritt 175 zu Nicht-Null erklärt.
B. Äquivalenzüberprüfung
Der nächste Schritt ist das Überprüfen, ob das BDD p_i = f₁ ∧ f₂ ∧ ... f_m ∧ F_r eine Boolesche 0 ist. Zwei Prozeduren können verwendet werden, um diese Bestimmung vorzunehmen.

1. SCHEDULING_PROCEDURE(). Die Scheduling_Procedure Routine arrangiert die BDDs in einer Weise, die die Berechnung von deren Booleschen UND leichter macht. Verfahren zum Anordnen der Komponenten f₁, f₂, ..., f_m zur Kombination werden unten detailliert beschrieben.
2. LEARNING_METHOD(). Die zerlegte Aufteilungszeichenkette kann auf eine Schaltung abgebildet sein, wenn die Summe der Größen der BDDS in der zerlegten Aufteilungszeichenkette nicht sehr groß ist. Die Verfahren, wie sie angegeben werden in R. Mukherjee et al., VERIFUL: Verification using Functional Learning, EDAC 1995 and J. Jain et al., Advanced Verification Techniques Based an Learning, DAC 1995, die beide hierin durch Bezugnahme umfasst werden, oder die Techniken, die in der US-Patentanmeldung Nr. 08/857,916 offenbart werden, können verwendet werden, um zu entdecken, ob die Boolesche Funktion, die durch diese Aufteilung dargestellt wird, 0 ist.

1. Anordnungsschemata
Angenommen, f = g₁ ⊙ g₂ ⊙ ... ⊙ g_n, wobei ⊙ = UND or ODER. Sei b_i das BDD, das g_i, entspricht, und S = {b₁, b₂, ..., b_n}. Das Ziel ist es, ROBDD(f) zu berechnen, indem man mit ⊙ BDDs in S, jeweils zu zweit, verknüpft.
Alle folgenden Anordnungsschemata sind gierig, und zwar dahingehend, dass sie bei jedem Schritt zwei ROBDDs B_i und B_j aus S so aussuchen, dass das resultierende BDD B(i, j) = B_i ⊙ B_j klein ist. B_i und B_j werden dann aus S gelöscht, und B(i, j) wird S hinzugefügt. Dieser Schritt wird wiederholt, bis |S| = 1.
Wenn ein Paar von BDDs b_i, b_j, und eine Boolesche Operation ⊙ gegeben ist, ist es bekannt, dass die Größe im schlimmsten Fall des resultierenden BDD b_i ⊙ b_j O(|b_i||b_j|) ist. Dementsprechend wählt ein auf der Größe basierender Ansatz die beiden kleinsten BDDs b_i und b_j mit der Hoffnung aus, dass das resultierende BDD ebenfalls klein sein wird.
In einigen Situationen ist das Ordnen von BDDs basierend nur auf Größen nicht ausreichend. Es kann passieren, dass die beiden kleinsten BDDs b_i und b_j so sind, dass |b_i ⊙ b_j| = |b_i||b_j|. Wenn jedoch die BDDs b_k und b_m, die etwas größer sind, aber disjunkten Unterstützungsmengen aufweisen, ausgewählt werden, dann kann ein viel kleineres Zwischen-BDD erhalten werden.
Das nächste BDD wird so ausgewählt, dass es die wenigsten zusätzlichen Variablen einführt, nachdem die Operation durchgeführt würde. Mit anderen Worten hat das erste BDD (b_i) minimale Unterstützung und das zweite BDD (b_j) hat unter allen verbleibenden BDDs die minimale zusätzliche Unterstützung von dem ersten BDD. Zusätzliche Unterstützung ist die Anzahl von zusätzlichen Variablen, die in die Unterstützung von b(i, j) = b_i ⊙ b_j im Vergleich zu (b_i) eingeführt wurden. Es ist gleich |sup(b_j) – sup(b_i)|, wobei sup(b_i) die Unterstützungsmenge von b_i ist.
Somit können die folgenden anordnenden Ordnungen benutzt werden, wobei das erste BDD b_i das BDD mit der minimalen Größe ist:
1. Das zweite BDD b_j ist das, welches die maximale Unterstützung mit b_i teilt
2. Das zweite BDD b_j ist das, welches die minimale zusätzliche Unterstützung in Bezug auf b_i teilt
3. Die übriggebliebenen BDDs der Menge S werden anhand der Größe und der zusätzlichen Unterstützung in L_size und L_sup eingeordnet. BDDs mit minimaler Einordnung (Größe oder zusätzliche Unterstützung) kommen in den Listen früher. Dann wird eine sehr kleine Anzahl von BDDs (wie etwa 3) aus dem Kopf von L_size und L_sup ausgewählt. Eine explizite UND-Operation wird auf jeder dieser BDDs mit b_i durchgeführt. Das BDD, das in der geringsten Größe resultiert, ist das gewünschte b_j.
2. Ordnung der Zusammensetzung
Nach der Auswahl einer Fensterfunktion und der Schaffung der zerlegten Darstellung für die i-te Aufteilung, die durch
und Ψ_wi gegeben ist, ist der letzte Schritt, Ψ_wi in
zusammenzusetzen, d. h.,
Obwohl die letzte ROBDD-Größe konstant ist für eine gegebene Variablenordnung, ist die Zwischenspeicheranforderung und die Zeit zur Zusammensetzung eine starke Funktion der Ordnung, in der die Zerlegungspunkte zusammengesetzt sind.
Für jeden Variablenkandidaten, der in f_d zusammengesetzt werden kann, werden Kosten zugeordnet, die die Größe des resultierenden zusammengesetzten ROBDDs abschätzt. Die Variable mit der geringsten Kostenabschätzung wird zusammengesetzt. Eine simple Kostenfunktion, die auf der Größe der Unterstützungsmenge basiert, funktioniert in der Praxis gut. Dementsprechend wird die Zerlegungsvariable, die zu dem geringsten Anstieg der Größe der Unterstützungsmenge des ROBDD nach der Zusammensetzung führt, ausgewählt. Bei jedem Schritt werden die Ψs-Kandidaten für die Zusammensetzung auf die Zerlegungspunkte beschränkt, die in keinem der anderen Ψ_bdds vorhanden sind. Dies garantiert, dass eine Zerlegungsvariable nur einmal in f_d zusammengesetzt werden muss, wie erklärt wird in A. Narayan et al., Study of Composition Schemes for Mixed Apply/Compose Based Construction of ROBDDs, Intl. Conf. an VLSI Design, Januar 1996, durch Bezugnahme hierin umfasst.
V. Anwendungen
A. Kombinationsprüfung
Aufgeteilte ROBDDs können direkt angewendet werden, um die Äquivalenz von zwei Kombinationsschaltungen zu überprüfen. Die jeweiligen Ausgaben zweier Schaltungen f und g werden durch ein XODER-Gatter kombiniert, um eine einzige Schaltung zu erhalten. Aufgeteilte ROBDDs werden dann zur Überprüfung genutzt, ob die resultierende Schaltung erfüllbar ist. Dies ist eine einfache Überprüfung, ob f _i ⊕ g _i = 0 für alle Aufteilungen ist. In der Praxis kann diese Technik leicht als ein Back-End für die meisten Implikations-basierten Kombinationsprüfverfahren, die ROBDDs verwenden, benutzt werden. Solche Verfahren werden offenbart in J. Jain et al., Advanced Verification Techniques Based an Learning, DAC, S. 420–426, 1995 und S. Reddy et al., Novel Verification Framework Combining Structural and OBDD Methods in a Synthesis Environment, DAC, S. 414–419, 1995, die beide durch Bezugnahme hierin umfasst werden. Die Prüfung kann beendet werden, sogar, ohne dass alle Aufteilungen verarbeitet werden, wenn in irgendeinem Fenster w_i festgestellt wird, dass die Funktion f _i ⊕ g _i erfüllbar ist.
Ein weiterer Weg, zwei Schaltungen zu Prüfen, ist es, deren Äquivalenz probabilistisch zu überprüfen. Verfahren dafür werden offenbart in M. Blum et al., Equivalence of Free Boolean Graphs Can Be Decided Probabilistically in Polynomial Time, Information Processing Letters, 10: 80–82, März 1980 und J. Jain et al., Probabilistic Verification of Boolean Functions, Formal Methods in System Design, 1. Juli 1992, die beide hierin durch Bezugnahme umfasst werden. Bei der probabilistischen Prüfung wird jeder Minterm einer Funktion f in einen ganzzahligen Wert umgewandelt, unter irgendeiner zufälligen Ganzzahlzuordnung p zu den Eingabevariablen. Alle ganzzahligen Werte werden dann arithmetisch addiert, um den Hash-Code H_P(f) für f zu bekommen. Man kann mit einer vernachlässigbaren Fehlerwahrscheinlichkeit feststellen, dass f ≡ g iff H_p(f) = H_p(g). Im Falle von orthogonalen Aufteilungen teilen keine zwei Aufteilungen irgendeinen gemeinsamen Minterm. Daher kann jede Aufteilung separat gehasht und Ihre Hash-Codes addiert werden, um H_p(f) zu erhalten. Dies impliziert, dass zum Überprüfen, dass H_p(f) = H_p(g), sowohl f als auch g aufgeteilt sind und unabhängig sind. Sowohl f _i und g _i müssen nicht zur gleichen Zeit im Speicher sein. Ferner ist es nicht notwendig, dass sowohl f und g dieselben Fensterfunktionen aufweisen.
B. Sequentielle und FSM-Prüfung
Ein Schlüsselschritt in der sequentiellen Schaltungsprüfung unter Verwendung von ROBDDs ist die Erreichbarkeitsanalyse. Erreichbarkeitsanalyse wird auch gemeinhin Model-Checking genannt, und Model-Checking-Prozeduren werden bei K. L. McMillan, Symbolic Model Checking, Klumer Academic Publishers 1993 und E. M. Clarke et al., Automatic Verification of Finite-State Concurrent Systems Using Temporal Logic Specifications, 8 TOPLAS 244–263 (1986), beschrieben, die beide hierin durch Bezugnahme umfasst werden. Erreichbarkeitsanalyse besteht aus der Berechnung der Menge von Zuständen, die ein System erreichen kann, beginnend bei den Anfangszuständen. Wenn die gegenwärtige Menge von erreichten Zuständen, R(s), und die Übergangsrelation für das System, T(s, s'), die Variablen s des gegenwärtigen Zustands in Relation setzt mit den Variablen s' des nächsten Zustandes, gegeben sind, wird die Menge der nächsten Zustände, N(s'), unter Verwendung der folgenden Gleichung ausgewertet: N(s') = ∃δ[T(s, s') ∧ R(s)] (2)
Die Menge der nächsten Zustände wird zu der Menge der gegenwärtigen Zustände addiert, und die obige Berechnung wird wiederholt, bis ein fester Punkt erreicht wird. Dieser feste Punkt stellt die Menge aller erreichbarer Zustände des System dar.
In vielen Fällen werden die ROBDDs, die die Übergangsrelation T(s, s') darstellen, sehr groß. Um diese Fälle zu behandeln, ist in aufgeteilten Übergangsrelationen, in denen die Übergangsrelationen einzelner Latches, T(s, s')s₂, separat dargestellt werden (mit etwas möglichem Clustern der T_is), nützlich. Die Verwendung von aufgeteilten Übergangsrelationen wird beschrieben in J. R. Burch et al., Symbolic Model Checking: 10²⁰ States and Beyond, Information and Computation, 98(2): 142–170, 1992, durch Bezugnahme hierin umfasst. Zwei Typen von aufgeteilten Übergangsrelationen wurden besprochen: konjunktive und disjunktive. In einer solchen Aufteilung ist die Übergangsrelation durch T(s, s') = T₁(s, s') ∧ ... ∧ T_m(s, s') gegeben, wobei jedes T_i als separates ROBDD dargestellt wird. Dieser Typ der Aufteilung ist ein spezieller Fall von konjunktiv aufgeteilten ROBDDs. Das Aufteilen der vorliegenden Erfindung ist allgemeiner, da T_is nicht immer einzelnen Latches entsprechen müssen. Die Nützlichkeit der konjunktiv aufgeteilten Übergangsrelationen ist auch beschränkt, weil existentielle Quantifizierung sich nicht über Konjunktionen verteilt. Im schlimmsten Fall, wenn alle T₁'s von allen gegenwärtigen Zustandvariablen abhängen, dann können konjunktive Aufteilungsübergänge nicht verwendet werden.
Ein interessanter Fall ist der der disjunktiven Aufteilungen, bei denen die existentielle Quantifizierung sich über die Aufteilungen verteilt. Die vorliegende Erfindung erlaubt das disjunktive Aufteilen der Übergangsrelation, ohne, dass dem zugrundeliegenden Modell des Übergangs irgendwelche Beschränkungen für ein gegebenes System auferlegt werden müssen. In der vorliegenden Erfindung, ist jede Menge von f_is derart, dass T(s, s') = f ₁ + ... + ∃_s(R(s) ∧ f _k) zur Darstellung der Übergangsrelation verwendet werden kann. Die Menge der nächsten Zustände kann unter Verwendung der folgenden Gleichung ausgewertet werden: N(s') = ∃δ (R(s) ∧ f 1) + ... + ∃δ(R(s) ∧ f k)
Diese Berechnung kann durchgeführt werden, indem man nur ein f _i für 1 ≤ i ≤ k im Speicher behält. Man beachte, dass bei der obigen Berechnung die Fensterfunktionen, die f_is entsprechen, nicht benötigt werden.
Teilweise Prüfung ist nützlich zur Prüfung sequentieller Schaltungen, da diese Schaltungen oftmals unprüfbar sind. Die Verwendung der Verfahren und Systeme der vorliegenden Erfindung stellt signifikante Information über solche Schaltungen bereit.
C. Partielle Prüfung unter Verwendung von Aufteilung
Die Darstellung einiger Schaltungen oder Systeme kann nicht kompakt dargestellt werden, sogar durch aufgeteilte ROBDDs. In diesen Fällen kann ein signifikanter Anteil der Funktion allgemein konstruiert werden. Zum Beispiel erlaubt es eine Schaltung, für die 132 von 256 Aufteilungen konstruiert werden können, bevor die Programmausführung aufgrund von Beschränkungen der Zeitressourcen abbricht, ungefähr 52% der Wahrheitstabelle zu analysieren. Demgegenüber bricht die Programmausführung bei der Verwendung von monolithischen ROBDDs ab, ohne irgendwelche aussagekräftige teilweise Information zu liefern. Eine Simulationstechnik ist ebenfalls inadäquat zur Abdeckung der gegebenen Funktionsdarstellung der Schaltung oder des Systems. Wenn ein Entwurf fehlerhaft ist, gibt es eine hohe Wahrscheinlichkeit, dass die fehlerhaften Minterms in mehr als einer Aufteilung verteilt sind und detektiert werden können, indem nur einige wenige Aufteilungen verarbeitet werden. Somit können in vielen Fällen Fehler in Schaltungen oder Systemen detektiert werden, indem man nur ein oder zwei Aufteilungen konstruiert.
Dieses Stichprobenverfahren kann auf jeden Entwurf angewandt werden, ob er nun kombinationell, sequentiell oder auch ein Entwurf für gemischte Signale ist. Allgemein wird ein gegebener Entwurf vereinfacht, indem Aufteilungen seines Zustandsraums geschaffen werden und nur die Funktionalität des Entwurfs innerhalb der Aufteilungen analysiert wird.
Die Schaltung wird aufgeteilt, indem man die Aufteilungsvektoren anwendet, und der Entwurf wird geprüft für jeden der Aufteilungsvektoren. Diese Vektoren sind partielle Zuordnungen entweder auf Eingabevariablen oder die internen Variablen der gegebenen Schaltung oder des gegebenen Systems. Eine partielle Zuordnung ist eine Zuordnung auf einige der Variablen, aber nicht alle Variablen. Die Aufteilungsvektoren vereinfachen die Schaltung/das System so, dass die Schaltung ein kleinere Wahrheitstabelle aufweist. Somit wird das resultierende aufgeteilte System leichter zu prüfen sein, unter Verwendung entweder des Model-Checking oder der Kombinationsprüfungsverfahren.
Für einen sehr komplexen Entwurf, der nicht unter Verwendung formeller Verfahren geprüft werden kann, kann die gewählte Anzahl von Vektoren genügend klein sein, so dass Stichproben nicht sehr teuer in Bezug auf Rechenressourcen sind. Die Anzahl von Variablen, auf denen das Aufteilen durchgeführt wird, ist jedoch groß genug, dass jede Aufteilung klein genug ist, so dass formelles Prüfen eines gegebenen Entwurfs möglich ist. Zum Beispiel können für eine sequentielle Schaltung mit 1000 Flipflops und 100 Eingabevariablen, die mit traditionellen BDD-basierten Verfahren sehr schwierig zu prüfen ist, 100 Aufteilungen unter Verwendung von 20 Variablen gebildet werden. Die Schaltung kann dann teilweise geprüft werden, indem man Aufteilungen des Booleschen Raums der Schaltung untersucht.
Eine feste Anzahl von Aufteilungsvektoren kann automatisch ausgewählt werden, indem man den Aufspaltungsvariablenauswah lansatz verwendet, der auf den Kriterien von Redundanz und Ausgewogenheit basiert, wie er beschrieben ist in A. Narayan et al., Partitioned-ROBDDs – A Compact, Canonical and Efficiently Manipulable Representation of Boolean Functions, ICCAD, November 1996. Genauer, wenn wir auf R Variablen aufteilen wollen (sagen wir, 20), dann wird ein Aufspaltungsvariablenauswahlansatz auf die Kombinationsdarstellung der gegebenen sequentiellen Schaltungen angewendet, und die Anzahl R bester Variablen wird automatisch ausgewählt, basierend auf einer Kostenfunktion von Redundanz und Ausgewogenheit. Mit anderen Worten, wenn irgendein Z gegeben ist, kann eine gewünschte Anzahl von Aufteilungen geschaffen werden, indem man (sagen wir, zufällig) irgendeine Anzahl Z (where Z =< 2^R) von Booleschen Zuordnungen auf diese R Variablen erzeugt. Diese Z partiellen Zuordnungen werden entweder bei jeder Anwendung einer Übergangsrelation wiederholt, oder die Z Zuordnungen können in nachfolgenden Anwendungen der Übergangsrelation geändert werden, indem man unterschiedliche oder zufällige Zuordnungen auf den gegebenen R Variablen erzeugt. Diese R Variablen können sich ebenso in nachfolgenden Anwendungen von Übergangsrelationen ändern.
In einer weiteren Ausführungsform können Nutzer Eingabevektoren aus manuell erzeugten Testfolgen auswählen, die verwendet werden, um einen gegebenen Entwurf zu prüfen. Die meisten Entwürfe haben solche Testfolgen. Bestimmte Zuordnungen irgendeiner Untermenge der Eingabevariablen können bekannterweise kritisch für den Entwurf sein. Testfolgen können jedoch oftmals nicht jede mögliche Kombination der übriggebliebenen unzugeordneten Variablen enthalten, und können daher nicht die Richtigkeit eines Entwurfs prüfen, wenn Zuordnungen für einige der Variablen gegeben sind. Das System und Verfahren der vorliegenden Erfindung erlauben eine solche Prüfung durch die Verwendung der Aufteilungstechniken, die hierin beschrieben werden.
Die spezialisierte Kenntnis der Ingenieure mit Kenntnis des Entwurfs, der getestet wird, kann ebenso verwendet werden, entweder direkt oder indirekt. Die Kenntnis des Ingenieurs oder Designers kann direkt verwendet werden, indem die Testvektoren unter der expliziten Führung des Designers ausgewählt werden. Die explizite Führung kann die Form des Anwendens der Übergangsrelationen oder der Auswahl der Vektoren, die für Stichproben auf BDD-Blow-ups angewendet werden, annehmen. Der Designer kann auch einige Q Eingabevariablen angeben, typischerweise Steuervariablen zur Schaffung von Stichproben zur Prüfung. Wenn irgendein Z gegeben ist, kann die gewünschte Anzahl von Aufteilungen geschaffen werden, indem man (sagen wir, zufällig) irgendeine Anzahl Z (wobei Z =< 2^Q) von Booleschen Zuordnungen auf die Q Variablen erzeugt.
Die Kenntnis des Ingenieurs oder Designers kann auch indirekt benutzt werden. Die manuell erzeugte Testfolge für den Entwurf kann analysiert werden, um Aufteilungsvektoren zu bestimmen. Spezifisch können alle Testvektoren in der Testfolge in einer geordneten Weise in eine Datei geschrieben werden. Wir können eine Anzahl k von den am meisten vorkommenden Folgen von partiellen Zuordnungen in der Testfolge verwenden, und diese dann für die Stichproben verwenden. Wenn also einige "Folgen von partiellen Zuordnungen" zwischen den verschiedenen Testvektoren gemeinsam sind, dann sind solche Folgen gute Kandidaten für das Stichprobenverfahren. Zum Zwecke der Klarheit der Beschreibung beachte man: eine Zeichenkette STR, die eine Folge von partiellen Zuordnungen ist, ist von einer Folge von Eingabekombinationen abgeleitet, den Eingabevariablen zugeordnet, und kann wie folgt veranschaulicht werden:
STR = partial_1 <from-time-frame=1>; partial_2 <from-time-frame-2>; ...; partial_m <from-time-frame-m>, wobei jedes partial_i eine partielle Zuordnung ist.
Partial_1 wird verwendet, um die Schaltung in der ersten Anwendung der Übergangsrelation zu beschränken (wie im nächsten Abschnitt beschrieben), partial_2 in der zweiten Anwendung der Übergangsrelation, und so weiter. Wir sammeln eine Anzahl N solcher Zeichenketten STR_1, STR_2, ..., STR_N. Die Auswahl von N kann interaktiv sein und hängt völlig von der Komplexität des gegebenen System ab. Zum Beispiel denken wir, dass bei vielen gegenwärtigen Systemen mit 1000 Flipflops N im Bereich von 5 bis 100 liegen kann. Nun führen wir eine formelle Prüfung durch, indem wir N verschiedene Durchläufe eines formellen Prüfers machen, wobei wir eine Menge einfacherer Schaltungen C₁, C₂, ..., C_N prüfen, wobei jedes C_i ein Entwurf ist, der beschränkt wurde, indem die partiellen Zuordnungen darin verwendet wurden, wie ebenfalls oben und im folgenden Abschnitt beschrieben.
In dem Szenario, dass die Testfolge anfänglich auch nur partielle Zuordnungen auf einer Untermenge von Eingabevariablen enthielt, können wir dann auch sehen, welche Variablen am häufigsten in der gegebenen Testfolge vorkommen. Wenn wir auf P Variablen aufteilen wollen (sagen wir, 20), dann suchen wir nach einer Anzahl P der am häufigsten vorkommenden Variablen in der Testfolge. Wenn irgendein Z gegeben ist, können wir auswählen, die gewünschte Anzahl von Aufteilungen zu schaffen, indem wir (sagen wir, zufällig) irgendeine Anzahl Z (wobei Z =< 2^P) von Booleschen Zuordnungen auf diesen P Variablen erzeugen. Zusätzlich kann der Nutzer, falls er es wünscht, die Folgenlänge unserer ausgewählten "Folgen von partiellen Zuordnungen" auf eine erste Anzahl k von Zeitrahmen beschränken, wobei k sogar 1 sein kann.
Ferner tritt oftmals rekursives Testen von Entwürfen und Hierarchien von Entwürfen auf. Somit bilden Vektoren, bei denen festgestellt wurde, dass sie Fehler beim vorherigen Testen des Entwurfs erzeugen, ebenfalls passende Aufteilungsvektoren.
Angenommen die Folge von N Vektoren ist wie folgt:
[V₁ = 0, V₂ = 1]; [V₁, V₃ = 1]; [V₃ = 1; V₄ = 1]; ...; [N-solche Folgen]. Ferner kann man eine sequentielle Schaltung M als eine Verkettung von mehreren identischen Kombinationsschaltungen C ansehen.
Es ist bekannt, dass die Verkettung durchgeführt wird, indem die nächsten Zustandsvariablen einer Schaltung C mit den gegenwärtigen Zustandsvariablen der Schaltung C, die in der Verkettungsfolge als nächstes kommen, verbunden werden. Das heißt, M kann angesehen werden als M = C₁ <connected-to> C₂ <connected-to> C₃ .... wobei jedes C_i eine Kopie derselben Kombinationsschaltung ist. Somit wird die Schaltung im Zeitrahmen 3 Schaltung C₃ genannt.
Während der Anwendung, sagen wir, eines Transversalüberprüfungsverfahrens eines Zustandsraums werden wir anfänglich den gegebenen Entwurf einschränken, indem wir V₁ = 0, V₂ = 1 setzen. Mit dieser Beschränkung werden bestimmte Zustände S₁ nach der Anwendung einer Übergangsrelation erreicht. V₁ = 0, V₃ = 1 werden gesetzt, sobald der Zustand S₁ erreicht ist, und eine Übergangsrelation wird angewendet, um S₂ zu erreichen. Sobald der Zustand S₂ erreicht ist, werden V₂ = 1, V₁ = 1 gesetzt, und die Übergangsrelation wird erneut angewendet, um den Zustand S₃ zu erreichen. Diese Prozedur fährt fort, bis der Zustand S_N erreicht ist. Somit können alle Eigenschaften des Systems für die von S_N erfassten Zustände nun geprüft werden.
Wenn in irgendeiner Anwendung einer Übergangsrelation das BDD, das den Zustandsraum S_i darstellt, explodiert, dann wird das BDD aufgeteilt, indem entweder manuell (interaktiv) Werte (Beschränkungen) auf einige Eingabevariablen mehr bereitgestellt werden, oder indem ein Teil des erreichten Zustands raums weggeworfen wird. Nach einer solchen Aufteilung fahren wir weiter mit unserer Erreichbarkeitsanalyse fort, bis wir entscheiden, unsere Berechnung zu beenden, wegen eines Grundes, wie den, dass wir eine BDD-basierte Analyse nicht weiter fortführen können, oder weil wir den festen Punkt erreicht haben.
Auf diese Weise wurde, obwohl nur ein begrenzter Teil der Funktionalität des gegebenen Entwurfs geprüft wurde, der größere Teil eines sehr großen Zustandsraums verarbeitet. Aufgeteilte ROBDDs erlauben eine bemerkenswerte Kontrolle der Raum/Zeit-Ressourcen, und daher funktionelle Abdeckung. Somit kann der Erfolg eines Prüfexperiments sichergestellt werden, indem man die Parameter der Zerlegung und die Anzahl der Aufteilungen, die geschaffen werden müssen, verändert werden.
D. Verwendung in einem Filteransatz
Die Aufteilungsprüftechniken der vorliegenden Erfindung sind auch nützlich in dem Filteransatz, der in der US Patentanmeldung Nr. 08/857,916 beschrieben wird. Ein Filteransatz nutzt eine Kombination von kommunizierenden Test/Prüftechniken, um eine Schaltung oder ein System zu prüfen. Im Wesentlichen werden einfachere und schnellere Techniken zuerst verwendet, um die Schaltung zu prüfen oder zu verändern. Wenn die einfacheren und schnelleren Techniken die Schaltung nicht prüfen können, dann werden die Ergebnisse dieser Techniken an aufwändigere und teurere Prüftechniken weitergeleitet. Die anspruchsvollsten Techniken sind Techniken, die, wenn ihnen genügend Zeit und Speicher zur Verfügung stehen, eine Schaltung ohne die Hilfe einer andren Prüftechnik prüfen können. Diese anspruchsvollsten Techniken werden Kerntechniken genannt. Innerhalb eines solche Rahmens sind die aufgeteilten BDD-Techniken der vorliegenden Erfindung eine Kerntechnik.
E. Parallele Implementierung eines ROBDD Pakets
Das vorliegend erfundene System und Verfahren stellt eine superlineare Reduzierung (sogar exponential) der Ressourcen, die zum Aufbau von ROBDDs notwendig sind, bereit. Ferner ist jede Aufteilung unabhängig und kann auf einem unterschiedlichen Prozessor mit minimalem Kommunikationsoverhead angeordnet werden. Jede Aufteilung kann unabhängig geordnet werden und kann die volle Kraft der dynamischen Neuordnung ausnutzen.
Somit stellt die vorliegende Erfindung viele Vorteile bei der Prüfung von Booleschen Schaltungen und Systemen bereit. Viele Schaltungen und Systeme, die bisher unprüfbar waren, können auf Äquivalenz überprüft werden. Obwohl die vorliegende Erfindung in bestimmten spezifischen Ausführungsformen beschrieben wurde, werden Fachleuten viele zusätzliche Modifikationen und Variationen ersichtlich sein. Es sollte daher verstanden werden, dass die vorliegende Erfindung in anderer Weise ausgeführt werden kann, als spezifisch beschrieben. Dementsprechend sollen die vorliegenden Ausführungsformen der Erfindung in allen Belangen als veranschaulichend und nicht beschränkend angesehen werden, wobei der Umfang der Erfindung durch die beigefügten Ansprüche angezeigt wird, anstatt durch die vorangehende Beschreibung.

Claims

Computerimplementiertes Verfahren der Bestimmung, ob erste und zweite Schaltungen, jede mit einem Satz von entsprechenden gemeinsamen Primäreingaben und entsprechenden gemeinsamen Primärausgaben, äquivalent sind, umfassend: Darstellen der ersten Schaltung als eine erste Boolesche Funktion; Darstellen der zweiten Schaltung als eine zweite Boolesche Funktion; Gewinnen einer dritten Funktion, die innerhalb eines Booleschen Raumes definiert ist, durch exklusives ODER-Verknüpfen der entsprechenden Primärausgaben der ersten und zweiten Booleschen Funktionen; Aufbauen eines zerlegten ersten Binärentscheidungsdiagramms für die dritte Funktion innerhalb des Booleschen Raumes; Aufteilen des Booleschen Raumes, in dem die dritte Funktion definiert ist, in erste und zweite Aufteilungen während der Zusammensetzung eines Zerlegungspunktes, wenn das Binärentscheidungsdiagramm, das sich aus der Zusammensetzung ergibt, eine vorbestimmte Beschränkung der Computerspeicherverwendung überschreitet; Aufteilen der ersten Aufteilung in eine Vielzahl erster Aufteilungen; und Aufbauen von Binärentscheidungsdiagrammen für die dritte Funktion in jeder der ersten Aufteilungen, außer, wenn eine vorbestimmte Beschränkung der Speicherverwendung überschritten wird; gekennzeichnet durch: Darstellen der dritten Funktion in mindestens einer der ersten Aufteilungen, für die die vorbestimmte Beschränkung der Speicherverwendung überschritten war, mit einer symbolischen UND-Verknüpfung zwischen einer Vielzahl von Komponenten-Binärentscheidungsdiagrammen; und Bewerten der symbolischen UND-Verknüpfung durch UND-Verknüpfen von Komponenten-Binärentscheidungsdiagrammen, unter der Vielzahl von Binärentscheidungsdiagrammen, die die dritte Funktion in der mindestens einer der Aufteilungen darstellen, in einer angeordneten Ordnung, bis das Ergebnis der Bewertung Null ist.
Computerimplementiertes Verfahren nach Anspruch 1, wobei mindestens eine der ersten Aufteilungen, für die Binärentscheidungsdiagramme aufgebaut werden, ein erstes Ordnen von Primäreingaben aufweist, und mindestens eine weitere der ersten Aufteilungen, für die Binärentscheidungsdiagramme aufgebaut werden, ein zweites Ordnen von Primäreingaben aufweist.
Computerimplementiertes Verfahren nach Anspruch 2, wobei mindestens eine der ersten Aufteilungen, für die Binärentscheidungsdiagramme aufgebaut werden, durch einen ersten Prozessor aufgebaut wird, und mindestens eine weitere der Aufteilungen, für die Binärentscheidungsdiagramme aufgebaut werden, durch einen zweiten Prozessor aufgebaut wird.
Computerimplementiertes Verfahren nach Anspruch 2, wobei mindestens eine der ersten Aufteilungen, für die Binärentscheidungsdiagramme aufgebaut werden, und mindestens eine weitere der Aufteilungen, für die Binärentscheidungsdiagramme aufgebaut werden, gleichzeitig durch die ersten und zweiten Prozessoren aufgebaut wird.
Verfahren nach Anspruch 2, wobei die vorbestimmte Beschränkung auf die Speicherverwendung durch Dividieren einer Menge von für einen Computer verfügbaren Speichers durch einen konstanten Wert bestimmt wird.
Verfahren nach Anspruch 2, wobei die vorbestimmte Beschränkung auf Speicherverwendung durch Multiplizieren der Größe eines vorherigen Binärentscheidungsdiagramms mit einem konstanten Wert bestimmt wird.
Verfahren nach Anspruch 1, wobei die angeordnete Ordnung kleinere Komponenten-Binärentscheidungsdiagramme für das UND-Verknüpfen vor größeren Binärentscheidungsdiagrammen anordnet.
Verfahren nach Anspruch 1, wobei die angeordnete Ordnung Binärentscheidungsdiagramme mit einem Maximum von gemeinsamer Unterstützung für das UND-Verknüpfen vor Binärentscheidungsdiagramme mit einem Minimum von gemeinsamer Unterstützung anordnet.
Verfahren nach Anspruch 1, wobei die Binärentscheidungsdiagramme nach Größe und zusätzlicher Unterstützung geordnet werden.
Verfahren nach Anspruch 9, wobei die Binärentscheidungsdiagramme nach minimaler Größe und maximaler zusätzlicher Unterstützung geordnet werden.
Verfahren nach Anspruch 1, des Weiteren umfassend die Bestimmung, ob das Ergebnis der Bewertung Null ist nach jedem UND-Verknüpfen der Komponenten-Binärentscheidungsdiagramme.
Verfahren nach Anspruch 1, wobei die Binärentscheidungsdiagramme, die die mindestens eine Aufteilung darstellen, in Bezug auf Primäreingaben ausgedrückt werden.
Computersystem zum Bestimmen ob erste und zweite Schaltungen, jede mit einem Satz von gemeinsamen Primäreingaben und entsprechenden gemeinsamen Primärausgaben, äquivalent sind, umfassend: Mittel zum Darstellen der ersten Schaltung als eine erste Boolesche Funktion; Mittel zum Darstellen der zweiten Schaltung als eine zweite Boolesche Funktion; Mittel zum Gewinnen einer dritten Funktion, die innerhalb eines Booleschen Raumes definiert ist, durch exklusives ODER-Verknüpfen der entsprechenden Primärausgaben der ersten und zweiten Booleschen Funktionen; Mittel zum Aufbauen eines zerlegten ersten Binärentscheidungsdiagramms für die dritte Funktion innerhalb des Booleschen Raumes; Mittel zum rekursiven Aufteilen des Booleschen Raumes, in dem die dritte Funktion definiert ist, in erste und zweite Aufteilungen während der Zusammensetzung eines Zerlegungspunktes, wenn das Binärentscheidungsdiagramm, das sich aus der Zusammensetzung ergibt, eine vorbestimmte Beschränkung der Computerspeicherverwendung überschreitet; Mittel zum Aufteilen der ersten Aufteilung in eine Vielzahl erster Aufteilungen; und Mittel zum Aufbauen von Binärentscheidungsdiagrammen für die dritte Funktion in jeder der ersten Aufteilungen, außer, wenn eine vorbestimmte Beschränkung der Speicherverwendung überschritten wird; gekennzeichnet durch: Mittel zum Darstellen der dritten Funktion in mindestens einer der ersten Aufteilungen, für die die vorbestimmte Beschränkung der Speicherverwendung überschritten war, mit einer symbolischen UND-Verknüpfung zwischen einer Vielzahl von Komponenten-Binärentscheidungsdiagrammen; und Mittel zum Bewerten der symbolischen UND-Verknüpfung durch UND-Verknüpfen von Komponenten-Binärentscheidungsdiagrammen, unter der Vielzahl von Binärentscheidungsdiagrammen, die die dritte Funktion in der mindestens einen der Aufteilungen darstellen, in einer angeordneten Ordnung, bis das Ergebnis der Bewertung Null ist.
Computersystem nach Anspruch 13, wobei das Mittel zur Bestimmung multiple Prozessoren umfasst.
Computersystem nach Anspruch 14, wobei die multiplen Prozessoren gleichzeitig bestimmen, ob eine separate Aufteilung der Vielzahl von Aufteilungen Null ist.
Computersystem nach Anspruch 13, wobei das Mittel zur Bewertung ferner Mittel umfasst, um die Komponenten-Binärentscheidungsdiagramme, die die mindestens eine Aufteilung darstellen, in der angeordnete Ordnung zu ordnen.
Computersystem nach Anspruch 16, wobei das Mittel zum Bewerten ferner bestimmt, ob irgendwelche UND-verknüpfte Komponenten-Binärentscheidungsdiagramme zu Null bewerten.