DE69914746T2 - Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung - Google Patents

Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung Download PDF

Info

Publication number
DE69914746T2
DE69914746T2 DE69914746T DE69914746T DE69914746T2 DE 69914746 T2 DE69914746 T2 DE 69914746T2 DE 69914746 T DE69914746 T DE 69914746T DE 69914746 T DE69914746 T DE 69914746T DE 69914746 T2 DE69914746 T2 DE 69914746T2
Authority
DE
Germany
Prior art keywords
ndr
current
semiconductor device
control connection
ndr device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69914746T
Other languages
English (en)
Other versions
DE69914746D1 (de
Inventor
Farid Nemati
James Plummer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leland Stanford Junior University
Original Assignee
Leland Stanford Junior University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leland Stanford Junior University filed Critical Leland Stanford Junior University
Application granted granted Critical
Publication of DE69914746D1 publication Critical patent/DE69914746D1/de
Publication of DE69914746T2 publication Critical patent/DE69914746T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/10—DRAM devices comprising bipolar components

Description

  • Diese Erfindung erfolgte mit staatlicher Unterstützung unter der Vereinbarung MDA972-95-1-0017, verliehen von der Defense Research Projects Agency. Der Staat hat an dieser Erfindung bestimmte Rechte.
  • Gebiet der Erfindung
  • Die vorliegende Erfindung ist auf die Konstruktion und die Herstellung von Halbleiter-Stromschaltvorrichtungen gerichtet, wie etwa einen negativen differenziellen Widerstand ("NDR"), sowie auf Schaltungsanwendungen, wie etwa SRMAs und Leistungsthyristoren, die solche Vorrichtungen enthalten.
  • Hintergrund
  • Die Elektronikindustrie strebt fortlaufend nach hochleistungsfähigen hochfunktionellen Schaltungen. Signifikante Fortschritte sind in dieser Hinsicht durch die Herstellung von integrierten Schaltungen im sehr großen Maßstab auf kleinen Flächen von Siliciumwafern realisiert worden. Integrierte Schaltungen dieses Typs werden durch eine Serie von Schritten hergestellt, die in einer bestimmten Reihenfolge ausgeführt werden. Die Hauptziele bei der Herstellung vieler solcher Vorrichtungen umfassen den Erhalt einer Vorrichtung, der eine kleinstmögliche Fläche belegt und geringe Energiepegel verbraucht, unter Verwendung niedriger Versorgungspegel, während sie mit Geschwindigkeiten arbeiten, die mit Geschwindigkeiten vergleichbar sind, die durch viel größere Vorrichtungen realisiert werden. Um diese Vorrichtungen zu erhalten, werden die Schritte beim Herstellungsprozess eng kontrolliert, um sicherzustellen, dass strenge Anforderungen, z. B. exakte Toleranzen, Qualitätsmaterialien und saubere Umgebung, realisiert werden.
  • Ein wichtiger Teil in der Schaltungskonstruktion und bei der Herstellung von Halbleitervorrichtungen betrifft Schaltanordnungen, die benutzt werden, um Strom zwischen Schaltungsabschnitten oder Knoten zu schalten. Die Konstruktion und Formation solcher Schaltungsanordnungen beinhaltet typischerweise die Bildung zumindest einer PN-Verknüpfung zwischen gewählten Knoten, sodass ein ausreichend hohes Potenzial bewirkt, dass durch die Verknüpfung Strom fließt, um hierdurch Strom von einem Knoten zum anderen zu leiten. Bei Anwendungen, wo der Schaltungsraum, der Stromverbrauch und die Schaltgeschwindigkeit primäre Konstruktionsziele sind, kann die Konstruktion und die Auslegung der Stromschaltvorrichtungen sehr wichtig sein.
  • Traditionelle Stromschaltkreise beeinträchtigen häufig diese primären Konstruktionsziele. Zum Beispiel enthalten SRAMs Schaltungsstrukturen, die zumindest eines dieser primären Konstruktionsziele beeinträchtigen. Ein herkömmliches SRAM, das auf einer Vier-Transistor ("4T") Zelle oder einer Sechs-Transistor ("6T") Zelle beruht, weist vier kreuzgekoppelte Transistoren oder zwei Transistoren und zwei Widerstände auf, plus zwei Zellen Zugriffstransistoren. Diese Zellen sind mit der üblichen CMOS-Technologie kompatibel, verbrauchen relativ geringe Energiepegel, arbeiten bei niedrigen Spannungspegeln und arbeiten mit relativ hohen Geschwindigkeiten. Jedoch werden die 4T- und 6T-Zellen herkömmlich unter Verwendung einer großen Zellenfläche implementiert; und dies begrenzt signifikant die maximale Zellenkapazität solcher SRAMs.
  • Andere SRAM-Zellenkonstruktionen beruhen auf NDR (negativen differenziellen Widerstands)-Vorrichtungen. Sie bestehen gewöhnlich aus zumindest zwei aktiven Elementen, die eine NDR-Vorrichtung enthalten. Die NDR-Vorrichtung ist für die Gesamtleistung dieses Typs von SRAM-Zelle wichtig. Es sind eine Vielzahl von NDR-Vorrichtungen eingeführt worden, reichend von einem einfachen bipolaren Transistor bis zur komplizierten Quanteneffektvornchtungen. Der größte Vorteil der auf NDR beruhenden Zelle ist die Möglichkeit einer Zellenfläche, die kleiner ist als 4T- und 6T-Zellen, wegen der kleineren Anzahl aktiver Vorrichtungen und Verknüpfungen. Herkömmliche SRAM-Zellen auf NDR-Basis haben jedoch viele Probleme, die ihre Anwendung in kommerziellen SRAM-Pro dukten verhindert haben. Einige dieser Probleme umfassen: ein hoher Standby-Stromverbrauch aufgrund des starken Stroms, der in einem oder beiden der stabilen Zustände der Zelle benötigt wird; exzessiv hohe oder exzessiv niedrige Spannungspegel, die für den Zellenbetrieb benötigt werden; stabile Zustände, die für Herstellungsschwankungen zu empfindlich sind und für schlechte Rauschgrenzen sorgen; Einschränkungen in der Zugriffsgeschwindigkeit aufgrund des langsamen Umschaltens vom einen Zustand zum anderen; und Herstellbarkeit und Ausbeuteprobleme aufgrund des komplizierten Herstellungsprozesses.
  • NDR-Vorrichtungen, wie etwa Thyristoren, werden bei Leistungssteueranwendungen häufig angewendet, weil die von diesen Vorrichtungen geführten Stromdichten in ihrem Einschaltzustand sehr hoch sein können. Jedoch liegt eine signifikante Schwierigkeit mit diesen Vorrichtungen bei diesen Anwendungen darin, dass, sobald sie ihren Ein-Zustand geschaltet sind, sie in diesem Zustand verbleiben, bis der Strom unter den Vorrichtungshaltestrom abgesenkt ist. Auch wird allgemein, wenn der Hauptstrom unterbrochen wird, die Zeit, die der Thyristor zur Rückkehr zum Blockier-(AUS)-Zustand benötigt, im starken Maße durch die Trägerlebensdauer bestimmt und kann ziemlich lang sein. Diese Unfähigkeit, die Vorrichtung auszuschalten, ohne den Strom zu unterbrechen, und die zugeordnete langsame Schaltgeschwindigkeit sind signifikante Probleme in vielen Anwendungen und resultierten in vielen Versuchen, die Vorrichtungsstrukturen so zu modifizieren, dass sie aktiv und schnell ausgeschaltet werden können.
  • Die US-A-S 689 458 offenbart eine Speicherzelle eines SRAM, die einen Zugriffstransistor und eine MIS-Schaltdiode enthält. Der Zugriftstransistor umfasst eine Drain-Elektrode, die mit einer Bit-Leitung einer entsprechenden Spalte verbunden ist, eine Source-Elektrode, die mit einem Speicherknoten verbunden ist, sowie eine Gate-Elektrode, die mit einer Wortleitung einer entsprechenden Reihe verbunden ist. Die Schwellenspannung des Zugriffstransistors ist kleiner als die Schwellenspannung eines Bit-Leitungs-Lasttransistors. Die MIS-Schaltdiode, die zwischen dem Speicherknoten und einem zweiten Stromversorgungspotenzialknoten angeschlossen ist, verwendet eine leitfähige Gate-Elektrode über einem Tunnelisolierfilm, der Gleichstrom von der Gate-Elektrode zu einem darunter liegenden aktiven P-Bereich für den leitenden Zustand durchlässt.
  • Die US-A-5 543 652 offenbart Negativ-Charakteristik-MISFETs, die in einer SRAM-Speicherzelle angewendet werden. Wie bei einer MIS-Schaltdiode ist die negative Charakteristik des MISFET ein Ergebnis des Tunneleffekts zwischen dem MISFET-Gate und dem darunter liegenden Kanalbildungsbereich, der mittels eines dotierten polyknstallinen Siliciumfilm gebildet ist.
  • Die FR 2,110,326 offenbart eine Negativwiderstand-Halbleitervorrichtung, die vier Halbleiterbereiche mit PNPN-Leitfähigkeit aufweist. Über diesen Bereichen und unter zumindest einer MOS-Triggerelektrode ist eine Isolierschicht aus SiO2 gebildet, das zum Auffangen von Ladungen mit Metallionen diffundiert ist. Wenn eine Spannung an die MOS-Triggerelektrode angelegt wird, werden in der Isolierschicht Ladungen gehalten, auch nachdem die Triggerspannung verschwunden ist, um hierdurch ein elektrisches Feld zu speichern, das auf einen Pegel gesetzt ist, bei dem eine MOS-Kanalinversion in den darunterliegenden Bereichen auftritt. Somit ist die Vorrichtung programmiert, dass sie bei einer Schwellenspannung leitfähig wird, die vorher durch eine an die MOS-Triggerelektrode angelegte Spannung gesetzt worden ist.
  • Die JP 57 208177 offenbart einen Halbleiter mit einer Thyristorstruktur auf FET-Basis, die eine PNPN-Negativwiderstand-Diodenstruktur mit Bereichen 23 –26 zwischen Anschlüssen 29, 30 verwendet. Die Thynstorstruktur auf FET-Basis hat ebenfalls einen Gate-Isolierfilm 27 zwischen einer Gate-Elektrode 28 und den Kanalbildungsbereichen 23 und 26.
  • Zusammenfassung der Erfindung
  • Gemäß einem Aspekt sieht die vorliegende Erfindung eine Halbleitervorrichtung vor, umfassend:
    eine NDR-Vorrichtung mit einem Satz benachbarter Bereiche, wobei der Satz Bereiche entgegengesetzter Polarität sowie Endbereiche aufweist; und einen Steueranschluss, der zumindest einem der Bereiche der NDR-Vorrichtung benachbart ist, mit diesem kapazitiv gekoppelt ist und zu diesem weist, dadurch gekennzeichnet, dass der eine Bereich einen Querschnitt aufweist, der so ausgelegt ist, dass die kapazitive Kopplung zumindest eines Spannungsübergangs von dem Steueranschluss zu dem einen Bereich die NDR-Vorrichtung zumindest von einem Stromdurchlassmodus zu einem Stromblockiermodus, unabhängig von einer etwaigen MOS-Inversionskanalausbildung gegen den einen Bereich und für Strom zwischen den Endbereichen, umschaltet.
  • Gemäß einem weiteren Aspekt sieht die vorliegende Erfindung eine Halbleitervorrichtung vor, umfassend:
    eine NDR-Vorrichtung mit einem Satz benachbarter Bereiche, wobei der Satz Bereiche entgegengesetzter Polarität sowie Endbereiche aufweist; und einen Steueranschluss, der zumindest einem der Bereiche der NDR-Vorrichtung benachbart ist, mit diesem kapazitiv gekoppelt ist und zu diesem weist, dadurch gekennzeichnet, dass der eine Bereich einen Querschnitt aufweist, der so ausgelegt ist, dass die kapazitive Kopplung zumindest eines Spannungsübergangs von dem Steueranschluss zu dem einen Bereich zu einem Ausfluss der Minoritätsträger aus dem einen Bereich führt und die NDR-Vorrichtung zumindest von einem Stromdurchlassmodus zu einem Stromblockiermodus, unabhängig von einer etwaigen MOS-Inversionskanalformation gegen den einen Bereich und für Strom zwischen den Endbereichen, umschaltet.
  • Gemäß einem anderen Aspekt sieht die vorliegende Erfindung ein Verfahren zum Umschalten von Strom durch zusammenhängende Bereiche einer NDR-Vorrichtung in einer Halbleitervorrichtung vor, wobei die NDR-Vorrichtung einen Steueranschluss aufweist, der mit zumindest einem der Bereiche kapazitiv gekoppelt ist und zu diesem weist, und auch einen Stromblockiermodus und einen Stromdurchlassmodus aufweist, wobei das Verfahren umfasst:
    kapazitives Koppeln zumindest einer Flanke eines ersten Spannungsimpulses von dem Steueranschluss zu zumindest einem der Bereiche, um die NDR-Vorrichtung von einem Stromdurchlassmodus zu einem Stromblockiermodus umzuschalten; und
    kapazitives Koppeln zumindest einer Flanke eines zweiten Spannungsimpulses von dem Steueranschluss zu dem zumindest einen der Bereiche, um die NDR von einem Stromblockiermodus zu einem Stromdurchlassmodus umzuschalten, wobei jeder der ersten und zweiten Spannungsimpulse eine gemeinsame Polarität hat.
  • Die obige Zusammenfassung der vorliegenden Erfindung dient nicht dazu, jede offenbarte Ausführung der vorliegenden Erfindung zu charakterisieren. Unter verschiedenen anderen Aspekten, die als im Umfang der Ansprüche liegend angesehen werden, ist die vorliegende Erfindung auch auf Verfahren der Herstellung der obigen Strukturen und ihrer jeweiligen Schaltungsauslegungen gerichtet.
  • Kurzbeschreibung der Zeichnungen
  • Die Erfindung kann vollständiger unter Berücksichtigung der detaillierten Beschreibung verschiedener Ausführungen der Erfindung in Verbindung mit den beigefügten Zeichnungen verständlich werden, worin:
  • 1 stellt ein Strukturdiagramm dar, ein Beispiel einer Stromschaltvorrichtung in einem SRAM-Zellenaufbau, in Übereinstimmung mit der vorliegenden Erfindung;
  • 2 stellt einen Schaltplan des Aufbaubeispiels von 1 dar, in Übereinstimmung mit der vorliegenden Erfindung;
  • 3a und 3b stellen jeweils DC- und AC-Ersatzschaltungen des Aufbaubeispiels von 1 dar;
  • 4 ist ein Zeitdiagramm, das Wellenformen verschiedener Knoten der Schaltung von 1 zeigt, gemäß einem Betriebsbeispiel, das mit der vorliegenden Erfindung übereinstimmt;
  • 5 ist ein Auslegungsaufbau gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 und 6a stellen zusätzliche Beispiele von Stromschaltvorrichtungen gemäß der vorliegenden Erfindung dar, die als Alternativen zu der in 1 gezeigten Struktur angewendet werden können;
  • 7 stellt ein anderes Beispiel einer Stromschaltvorrichtung gemäß der vorliegenden Erfindung dar; und
  • 8 ist eine Leistungsthyristorstruktur gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung.
  • Während die vorliegende Erfindung verschiedenen Modifikationen und alternativen Formungen zugänglich ist, sind in den Zeichnungen Besonderheiten davon als Beispiel gezeigt worden und werden im Detail beschrieben. Es versteht sich jedoch, dass die Absicht besteht, die Erfindung nicht auf die beschriebenen besonderen Ausführungen zu beschränken. Im Gegenteil besteht die Absicht, alle Modifikationen, Äquivalente und Alternativen abzudecken, die in den Umfang und Geist der Erfindung fallen, wie er durch die beigefügten Ansprüche definiert ist.
  • Detailbeschreibung der offenbarten Ausführungen
  • Die vorliegende Erfindung ist auf Stromschaltvorrichtungen gerichtet, wie etwa Mehrfachstrukturen vom PN-Typ und NDR-Typ, und Schaltungsanwendungen davon. Die vorliegende Erfindung erwies sich als besonders vorteilhaft bei Konstruktionen, in denen Stromschaltvorrichtungen verbesserte Ein-/Aus-Stromverhältnisse sowie einen geringen Haltestrom im Ein-Zustand haben müssen.
  • Anders als viele gegenwärtige Schaltvorrichtungen, die aufgrund der Sättigung ihrer Verknüpfungen im Ein-Zustand langsam ausschalten und/oder die gegenebenfalls überhaupt nicht ausschalten, bis der Strom unter den Haltestrom abgesunken ist, ist ein Aspekt der vorliegenden Erfindung auf eine solche Vorrichtung gerichtet, die schnell zwischen einem Stromdurchlassmodus und einem Stromblockiermodus in Antwort auf ein kapazitiv gekoppeltes Aktivierungssignal wechselt, das sich benachbart zumindest einem der Bereiche der Stromschaltvorrichtung befindet. Zusätzlich kann ein solcher Wechsel mittels einer relativ niedrigen Spannung erfolgen, und die Vorrichtung kann in einer relativen kleinen Fläche implementiert werden.
  • Ein besonderes Ausführungsbeispiel der vorliegenden Erfindung ist auf eine NDR-Vorrichtung gerichtet, die ein kapazitiv gekoppeltes Gate benachbart der NDR-Vorrichtung anwendet. Die Lokalisierung und Konstruktion der NDR-Vorrichtung und des Gate sind derart, dass eine an dem Gate anliegende Ladung bewirkt, dass die NDR-Struktur die Geschwindigkeit des Stromschaltens verbessert.
  • Wendet man sich nun den Zeichnungen zu, stellen die 1 und 2 jeweils ein Strukturdiagramm und einen entsprechenden Schaltplan eines beispielhaften SRAM-Zellenaufbaus gemäß der vorliegenden Erfindung dar. Das in 1 gezeigte Aufbaubeispiel kann als vertikale Speicher-SRAM-Vorrichtung bezeichnet werden. Die Zelle besteht aus zwei Elementen: einer NDR-Vorrichtung 10 vom PNPN-Typ und einem Zugriffs- (oder Durchlass-)-Transistor 12 vom NMOS-Typ. Wie aus 1 klar wird, umfasst die NDR-Vorrichtung 10 vom PNPN-Typ eine Sockelanordnung gestapelter Bereiche mit einem P+-Bereich 102 am Oberende, einem benachbarten mittleren N-Bereich 102, einem benachbarten mittleren P-Bereich 103 und am unterst benachbarten Ende einen N+-Bereich 104. Der Zugriffs- (oder Durchlass)-Transistor 12 enthält ein Gate 14, das einen Teil einer ersten Wortleitung WL1 bildet, sowie N+-Drain- und Source-Bereiche in einem Substrat 16, wobei einer der N+-Drain- und Source-Bereiche mit einer Bit-Leitung (BL) 18 verbunden ist. An der Oberseite der vertikalen NDR-Vorrichtung 10 befindet sich eine Metallisierungsschicht 19, die zum Verbinden des oberen Anschlusses der Vorrichtung mit einer Versorgungs- oder Referenzspannung Vref verwendet wird. Die NDR-Vorrichtung 10 ist vertikal oben auf einem Abschnitt des Zugriffstransistors 12 über der Source oder dem Drain hergestellt, der nicht mit der Bit-Leitung 18 verbunden ist. Die NDR-Vorrichtung könnte auch benachbart dem Zugriffstransistor hergestellt werden.
  • Der mittlere P-Bereich 103 der NDR-Vorrichtung 10 ist einer Ladungsplatte oder Gate-artigen Vorrichtung 20 benachbart und wird in einem besonderen Ausführungsbeispiel davon von dieser umgeben. Die Platte 20 bildet einen Teil einer zweiten Wortleitung (WL2) und wird in Verbindung mit zwei stabilen Zuständen der Zelle angewendet: dem AUS-Zustand, wo die Vorrichtung 10 in einem Stromblockiermodus ist; und dem EIN-Zustand, wo die Vorrichtung 10 in einem Stromdurchlassmodus ist. Die Spannung des Speicherknotens 24 ist für den EIN-Zustand auf ihrem hohen Wert, und der Haltestrom der NDR-Vorrichtung wird durch den Subschwellenstrom des Zugrffstransistors 12 geliefert.
  • 2 zeigt auch einen Widerstand 26 für eine alternative Ausführung, wobei der Widerstand 26 verwendet wird, um dazu beizutragen, den Haltestrom für die NDR-Vorrichtung in ihrem EIN-Zustand zu halten. Obwohl dieser Ansatz die Zellenfläche vergrößert, ist der Ansatz dahingehend vorteilhaft, dass er für eine bessere Steuerbarkeit für den Stand-by-Strom der Zelle sorgen kann.
  • In dem dargestellten Beispiel überlappt die Platte 20 den unteren N+-Bereich 104, jedoch nicht den oberen N-Bereich 102. Die PNPN-Vorrichtung ist ausreichend dünn, sodass das Gate eine enge Kontrolle über das Potenzial des P-Bereichs 103 des PNPN hat, und dieses Potenzial durch die kapazitive Kupplung über die Platte 20 moduliert werden kann. Der untere N+-Bereich 104 ist der interne Knoten der Zelle und entspricht dem Speicherknoten 24 von 2. Der obere P+-Bereich 101 ist mit einer Referenzspannung verbunden. WL2 wird für Schreiboperationen verwendet, und insbesondere dazu, das Ausschalten der Vorrichtung 10 zu beschleunigen, wenn eine logische null in die Zelle geschrieben wird, und um das Einschalten der Vorrichtung 10 bei niedrigen Spannungen zu ermöglichen, wenn eine logische eins in die Zelle geschrieben wird. Im Stand-by-Modus sind die Wortleitungen und die Bit-Leitung inaktiv oder liegen an ihren Niedrigspannungspegeln (die für jede Leitung unterschiedlich sein können).
  • 3a und 3b stellen jeweils DC- und AC-Schaltungsmodelle des Aufbaubeispiels von 1 dar, gezeigt unter Verwendung bipolarer Verknüpfungstransistoren 10a und 10b. In jedem der Modelle ist WL2 in kapazitiver Kopplung mit der NDR-Vorrichtung 10 an dem P-Bereich gezeigt, um das Umschalten des Stroms zwischen den Anschlüssen der NDR-Vorrichtung zu verbessern und hierdurch zu beschleunigen. Bei DC und niedrigen Frequenzen (3a) wird das benachbarte Gate (20 von 1) als vertikales MOSFET 26 modelliert, der die Basis des PNPN-Transistors 10a mit einer Bit-Leitung (BL) über den Durchlasstransistor verbindet. Bei hohen Frequenzen, wobei ein Äquivalenzschaltungsmodell der Zelle in 3b gezeigt ist, ist dies auf eine kapazitive Kupplung zwischen WL2 und dem P-Bereich des PNPN vereinfacht.
  • 4 ist ein Zeitdiagramm, das Wellenformen verschiedener Knoten der Schaltung von 1 zeigt, gemäß einem anderen Aspekt der vorliegenden Erfindung. Das Diagramm zeigt ein Beispiel von Lese- und Schreiboperationen für diese Zelle. Für die Leseoperation wird WL1 verwendet, um die Spannung des Speicherknotens 24 zu lesen.
  • Für die Eins-Schreiboperation, bleibt die Bit-Leitung auf niedrig. Nachdem WL1 auf ihre hohen Pegel angestiegen ist, wird an WL2 ein Impuls angelegt. Die ansteigende Flanke dieses Impulses hebt des Potenzial des P-Bereichs durch kapazitive Kopplung an und spannt die NP- und unteren PN-Verknüpfungen vor, was wiederum den bekannten Regenerationsprozess in dem PNPN startet und daher die NDR-Vorrichtung einschaltet.
  • Für die Null-Schreiboperation wird BL auf ihren hohen Pegel angehoben und WL1 wird aktiv. Dies lädt den Pegel an dem Speicherknoten auf einen Spannungspegel und bewirkt, dass die NDR-Vorrichtung rückgespannt wird. Dann wird ein Impuls an WL2 angelegt. Die fallende Flanke dieses Impulses zieht die Minoritätsladungen aus dem mittleren P-Bereich des PNPN insgesamt heraus und blockiert den Stromdurchgang. In dieser Ausführung erfolgt dies nur dann, wenn die PNP-Vorrichtung "dünn" ist. Der PNPN wird nach dieser Operation in den Ausschaltzustand gestaltet. Diese Auschaltoperation ist nicht von dem normalen Ausschaltmechanismus in einer Mehrfach-PN-Vorrichtung abhängig (Rekombination der Minoritätsladungen innerhalb der Vorrichtung) und ist daher schnell und zuverlässig.
  • 5 ist ein Beispiel eines Auslegungsaufbaus der Struktur von 1 gemäß einem anderen Aspekt der vorliegenden Erfindung. Ein wichtiger Vorteil der Struktur von 1 ist ihre beträchtlich kleinere Zellenfläche im Vergleich zu herkömmlichen SRAM-Zellen. Diese Auslegung und Struktur kann daher implementiert werden, um einen vernünftigen Stand-by-Strompegel zu verbrauchen und um für eine Unempfindlichkeit auf variierende Spannungspegel, eine gute Rauschgrenze und eine hohe Geschwindigkeit zu sorgen. Die Struktur von 5 ist, in Bezug auf Architektur, Geschwindigkeit und Herstellungsprozess, herkömmlichen DRAMs ähnlich. Ferner ist, im Hinblick auf den Platzbedarf der Schaltung, die Grundfläche der in 5 gezeigten Zelle so klein wie die Grundfläche vieler herkömmlicher DRAM-Zellen.
  • Die Herstellung dieser Zellenstruktur kann auf CMOS-Technologie beruhen, mit einem zusätzlichen epitaxialen Wachstumsschritt zum Aufbau der PNPN-Vorrichtung, und dieser Prozess kann herkömmlichen Schichtkondensatorzellen ähnlich sein, wobei die Kapazität durch die NDR-Vorrichtung ersetzt ist. Gemäß einer spezifischen Ausführung ist der Abstand zwischen dem Boden jedes Gate und der Oberseite der NDR-Vorrichtung durch eine zeitgesteuerte Überätzung des aufgelagerten Poly eingestellt. Das Gate benachbart der PNPN-Vorrichtung kann leicht mittels gut bekannter Verfahren hergestellt werden, einschließlich Seitenwandabstandshalter oder selektiver Epitaxie-Verfahren. In einer spezifischeren Ausführung wird (werden) das Gate (die Gates) benachbart der PNPN-Vorrichtung mittels anisotroper Polyätzung hergestellt. Die NDR-Vorrichtung kann entweder vor der Planarvorrichtung durch Ätzen von Siliciumsäulen und Ionenimplementierung oder nach der Planarvorrichtung hergestellt werden, z. B. durch selektive epitaxiale Wachstumstechniken.
  • 6 stellt eine alternative Implementierung zu jener dar, die in 1 gezeigt ist. Die Strukturen der 1 und 6 unterscheiden sich darin, dass die Struktur von 6 einen vertikal angeordneten MOSFET 30 enthält, anstatt des NMOSFET 12 von 1, der in ebener Weise relativ zu dem P-Substrat angeordnet ist. Der NMOSFET 30 enthält ein Gate 14', das den P-Bereich des Körpers des NMOSFET 30 zumindest teilweise umgibt. Die Lese- und Schreiboperationen für diese Ausführung sind in 4 gezeigt. Die Ausführung von 6 kann in einer kleineren Fläche mittels einem stärker involvierten Herstellungsprozess implementiert werden.
  • Gemäß einer Ausführung ist das Gate für jede der Strukturen der 1 und 6 benachbart dem gegenüberliegenden Bereich der NDR-Vorrichtung angeordnet und hat eine hierzu ausreichende Größe, sodass die Ladung an dem Gate das Potenzial über dem Gesamtdurchmesser ("d") des betreffenden Bereichs der NDR-Vorrichtung steuert. Dementsprechend wird dieses Ergebnis realisiert, indem die Dicke (durch "d" exemplifiziert) der NDR-Vorrichtung zusammen mit der Größe und der Nähe des Gates zu dem gegenüberliegenden Bereich sowie auch die Dotierungskonzentration des gegenüberliegenden Bereichs der NDR-Vorrichtung ausgewählt wird. In einer alternativen Ausführung umgibt das Gate den gegenüberliegenden Bereich der NDR-Vorrichtung nur teilweise und hat eine reduzierte Dicke, um die reduzierte kapazitive Kopplung durch den nicht umgebenden Gate abzusetzen. 6a zeigt eine Beispielsausführung einer nicht umgebenden Gate-NDR-Vorrichtung gemäß der vorliegenden Erfindung in einem SRAM-Zellenaufbau ähnlich 1. Es wird Dünnfilm-SOI (Silicium auf Isolator) Technologie angewendet, und die NDR-Vorrichtung vom PNPN-Typ hat eine planare Struktur anstatt der vertikalen Struktur von 1. Die Lese- und Schreiboperationen für diese Ausführung sind in 4 gezeigt. In jeder der oben erwähnten Strukturen kann die NDR-Vorrichtung unter Verwendung irgendeiner Vielzahl von Formen implementiert werden.
  • Ein spezifisches Ausführungsbeispiel verwendet eine Versorgungsspannung von 1 Volt, wobei jedes Gate N+-dotiert ist und eine Oxidschicht mit einer Dicke von 200 A aufweist. Die Dimensionen dieser beispielhaften SRAM-Struktur sind in 7 gezeigt. Das umgebende Gate 20'' (WL2) überlappt mit dem N-Bereich des internen Speicherknotens 24, jedoch nicht mit dem oberen N-Bereich. Die NDR-Vorrichtung 10'' ist relativ dünn (in diesem Ausführungsbeispiel 0,3 μ), sodass das Gate eine enge Kontrolle über das Potenzial des P-Bereichs der NDR-Vorrichtung 10'' hat und dieses Potenzial durch die kapazitive Kopplung mit dem Gate 20'' leicht moduliert werden kann. Im Stand-by-Modus werden BL und WL1 auf null Volt gehalten, und WL2 wird auf –1 V gehalten. Wenn die PNPN-Vorrichtung ausgeschaltet ist, liegt der Spannungspegel an dem Speicherknoten auf null Volt. Wenn die PNPN-Vorrichtung eingeschaltet ist, liegt der Spannungspegel an dem Speicherknoten bei etwa 0,4 V bis 0,5 V. Die Schwellenspannung des Zugriffstransistors ist so ausgestaltet, dass der Haltestrom des PNPN durch den Subschwellenstrom des Zugriffstransistors bereitgestellt wird. Dieser Haltestrom kann so niedrig sein wie Piko-Ampere pro μm2. Die Lese- und Schreiboperationen sind allgemein in Verbindung mit 4 beschrieben, wobei die oberen Spannungspegel für WL1 bei 3 Volt liegen, für BL bei 2 V und für WL2 (oder Gate) 2 Volt betragen.
  • Gemäß einem anderen Ausführungsbeispiel und einer anderen Anwendung der Stromschaltvorrichtung, enthält ein 1-Gigabit-SRAM solche Zellen, die gemäß der obigen Zwei-Element-Struktur auf NDR-Basis implementiert sind (entweder 1, 6 oder 6a) und ist mittels 0,2 μm Technologie mit einem Stand-by-Strom implementiert, der bei weniger als 10 mA arbeitet. Herkömmliche Logikschaltungen (nicht gezeigt) werden angewendet, um die Zeitgebung und die Pegel der Zugriffssignale (der Wort- und Bit-Leitungen) zu steuern.
  • 8 ist eine Leistungsthyristorstruktur gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung, die eine gemeinsame Anode 36 und eine gemeinsame Kathode 38 als Verbindungsanschlüsse aufweist. Die jeweiligen Anoden dieser Vorrichtung sind mittels einer Metallisierungsschicht 42 implementiert, die durch einen Leiter 44 verbunden sind. Die Struktur enthält eine Mehrzahl von NDR-Vorrichtungen vom PNPN-Typ, von denen drei mit 40a, 40b und 40c bezeichnet sind, und die jeweils zwischen der gemeinsamen Anode 36 und der Kathode 38 aufgenommen sind. Diese NDR-Vorrichtungen können Zellen, Streifen oder unterschiedliche Kombinationen von Zellen und/oder Streifen in der von oben betrachteten Auslegung sein. Jede der Mehrzahl von NDR-Vorrichtungen vom PNPN-Typ ist ähnlich der Struktur von 1 aufgebaut, wobei jedoch jeweilige Steueranschlüsse durch die verbundenen Ladungsplatten (oder Gates) 48 primär benachbart dem oberen N-Bereich jeder NDR-Vorrichtung vom PNPN-Typ vorgesehen sind. Der Leistungsthyristor wechselt schnell zwischen einem Stromdurchlassmodus und einem Stromblockiermodus in Antwort auf ein Aktivierungssignal, das an die verbundenen Ladungsplatten 48 angelegt wird. Dieser Ansatz ist vorteilhaft, da mittels einer relativ niedrigen Spannung ein schneller Ladezustand realisiert wird. Darüber hinaus kann diese Form von Leistungsthyristor leicht im Hinblick auf die Anzahl der NDR-Vorrichtung für Hochleistungsanwendungen erweitert werden oder kann die Anzahl für Niedngleistungsanwendungen reduziert werden.
  • Die oben beschriebenen verschiedenen Ausführungen sind nur zur Illustration angegeben und sind nicht so zu betrachten, dass sie die Erfindung einschränken. Auf der Basis der obigen Diskussion und der Darstellungen, werden Fachleute leicht erkennen, dass verschiedene Modifikationen und Veränderungen an der vorliegenden Erfindung vorgenommen werden können, ohne den hierin dargestellten und beschriebenen Ausführungsbeispielen und Anwendungen strikt zu folgen. Diese Änderungen beinhalten, sind jedoch nicht notwendigerweise beschränkt auf: Veränderung der Formen, Lokalisierungen und Größen der dargestellten Gates; Hinzufügen von Strukturen zu der Stromschaltvorrichtung; Erhöhen der Anzahl von PN-Abschnitten in der Stromschaltvorrichtung; und Austauschen der P- und N-Bereiche in den Vorrichtungsstrukturen und/oder die Verwendung von PMOSFETS anstelle von NMOSFETS. Diese Modifikationen und Veränderungen weichen vom Umfang der vorliegenden Erfindung nicht ab, der in den folgenden Ansprüchen angegeben ist.

Claims (15)

  1. Halbleitervorrichtung umfassend: eine NDR-Vorrichtung (10) mit einem Satz benachbarter Bereiche (101, 102, 103, 104), wobei der Satz Bereiche entgegengesetzter Polarität sowie Endbereiche (101, 104) aufweist; und einen Steueranschluss (20), der zumindest einem (103) der Bereiche der NDR-Vorrichtung benachbart ist, mit diesem kapazitiv gekoppelt ist und zu diesem weist, dadurch gekennzeichnet, dass der eine Bereich (103) einen Querschnitt aufweist, der so ausgelegt ist, dass die kapazitive Kopplung zumindest eines Spannungsübergangs von dem Steueranschluss (20) zu dem einen Bereich (103) die NDR-Vorrichtung zumindest von einem Stromdurchlassmodus zu einem Stromblockiermodus, unabhängig von einer etwaigen MOS-Inversionskanalausbildung gegen den einen Bereich und für Strom zwischen den Endbereichen, umschaltet.
  2. Halbleitervorrichtung nach Anspruch 1, worin der zumindest eine Spannungsübergang von dem Steueranschluss (20) zu dem einen Bereich (103) zu einem Ausfluss der Minoritätsträger von dem einen Bereich führt und die NDR-Vorrichtung zumindest von einem Stromdurchlassmodus zu einem Stromblockiermodus für Strom zwischen den Endbereichen umschaltet.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, worin der Steueranschluss und die NDR-Vorrichtung ferner konfiguriert und derart angeordnet sind, dass, in Antwort auf zumindest einen, an dem Steueranschluss anliegenden Spannungsübergang, sich das Potenzial über eine Majorität der Querschnitte verändert.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner zumindest eine andere NDR-Vorrichtung enthält, die zumindest zwei zusammenhängende Bereiche entgegengesetzter Polarität aufweist, sowie einen anderen Steueranschluss, der zumindest einem der Bereiche der einen anderen NDR-Vorrichtung benachbart angeordnet ist und zu diesem weist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, worin die kapazitive Kopplung zumindest eines ersten Spannungsübergangs von dem Steueranschluss zu dem einen Bereich das Umschalten der NDR-Vorrichtung von einem Stromdurchlassmodus zu einem Stromblockiermodus verbessert.
  6. Halbleitervorrichtung nach Anspruch 5, worin die kapazitive Kopplung zumindest eines zweiten Spannungsübergangs von dem Steueranschluss zu dem Bereich das Umschalten der NDR-Vorrichtung von einem Stromblockiermodus zu einem Stromdurchlassmodus verbessert.
  7. Array von Speicherzellen, das zumindest eine Halbleitervorrichtung einer der Ansprüche 1 bis 6 enthält.
  8. Array von Speicherzellen, das eine Datenschaltung enthält, die konfiguriert und angeordnet ist, um Daten zum Lesen und Schreiben in eine oder mehrere gewählte Zellen in dem Array bereitzustellen, wobei jede Zelle einen Speicherknoten (24) aufweist und eine Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6 umfasst, wobei die Halbleitervorrichtung ferner durch eine Zugriffsschaltung (12) gekennzeichnet ist, die konfiguriert und angeordnet ist, um Daten zwischen dem Speicherknoten und der Datenschaltung zu koppeln.
  9. Array von Speicherzellen nach Anspruch 8, das eine erste Wortleitung, eine zweite Wortleitung enthält, wobei die Halbleitervorrichtung ferner dadurch gekennzeichnet ist, dass der Steueranschluss dazu ausgelegt ist, auf durch die zweite Wortleitung bereitgestellte Spannungsübergänge zu reagieren, und wobei die Zugriffsschaltung ein Zugriffsgatter aufweist, das mit der ersten Wortleitung gekoppelt und konfiguriert und angeordnet ist, um Daten zwischen dem Speicherknoten und einer Bit-Leitung zu koppeln.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, worin zumindest die NDR-Vorrichtung in einem Sockel (10') angeordnet und konfiguriert ist und sich über oder unter einem Substrat erstreckt, wobei der kapazitiv gekoppelte Steueranschluss (20') zumindest einen Teil des Sockels umgibt.
  11. Array von Speicherzellen nach Anspruch 8 oder 9, das fener eine Standby-Schaltung aufweist, die dazu ausgelegt ist, einen Standby-Strom für den Speicherknoten bereitzustellen.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die ferner eine Schicht aus Isoliermaterial als Teil einer Silicium-auf-Isolator-Struktur enthält, worin zumindest die NDR-Vorrichtung benachbart dem Isoliermaterial angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, worin der Steueranschluss und die NDR-Vorrichtung ferner als Teil eines Halbleiterleistungsschalters ausgelegt sind.
  14. Halbleitervorrichtung nach Anspruch 1 oder 2, worin die NDR-Vorrichtung (10) und der Steueranschluss (20) Teil einer Speicherzelle sind, in der der Steueranschluss (20) dazu ausgelegt ist, auf eine Wortleitung (14) zu reagieren, und die NDR-Vorrichtung (10) dazu ausgelegt ist, zwei stabile Zustände für die Speicherzelle bereitzustellen.
  15. Verfahren zum Umschalten von Strom durch zusammenhängende Bereiche einer NDR-Vorrichtung in einer Halbleitervorrichtung, wobei die NDR-Vorrichtung (10) einen Steueranschluss aufweist, der mit zumindest einem der Bereiche kapazitiv gekoppelt ist und zu diesem weist, und auch einen Stromblockiermodus und einen Stromdurchlassmodus aufweist, wobei das Verfahren umfasst: kapazitives Koppeln zumindest einer Flanke eines ersten Spannungsimpulses von dem Steueranschluss zu zumindest einem der Bereiche, um die NDR-Vorrichtung von einem Stromdurchlassmodus zu einem Stromblockiermodus umzuschalten; und kapazitives Koppeln zumindest einer Flanke eines zweiten Spannungsimpulses von dem Steueranschluss zu dem zumindest einen der Bereiche, um die NDR von einem Stromblockiermodus zu einem Stromdurchlassmodus umzuschalten, wobei jeder der ersten und zweiten Spannungsimpulse eine gemeinsame Polarität hat.
DE69914746T 1998-06-05 1999-06-01 Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung Expired - Lifetime DE69914746T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US92449 1998-06-05
US09/092,449 US6229161B1 (en) 1998-06-05 1998-06-05 Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
PCT/US1999/012481 WO1999063598A1 (en) 1998-06-05 1999-06-01 Semiconductor current-switching device having operational enhancer and method therefor

Publications (2)

Publication Number Publication Date
DE69914746D1 DE69914746D1 (de) 2004-03-18
DE69914746T2 true DE69914746T2 (de) 2004-07-15

Family

ID=22233267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69914746T Expired - Lifetime DE69914746T2 (de) 1998-06-05 1999-06-01 Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung

Country Status (7)

Country Link
US (7) US6229161B1 (de)
EP (1) EP1082764B1 (de)
JP (1) JP4763889B2 (de)
KR (1) KR100636777B1 (de)
AT (1) ATE259545T1 (de)
DE (1) DE69914746T2 (de)
WO (1) WO1999063598A1 (de)

Families Citing this family (446)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203728B2 (en) * 1993-01-26 2007-04-10 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US7800199B2 (en) * 2003-06-24 2010-09-21 Oh Choonsik Semiconductor circuit
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US7633162B2 (en) * 2004-06-21 2009-12-15 Sang-Yun Lee Electronic circuit with embedded memory
US8058142B2 (en) 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US6890546B2 (en) 1998-09-24 2005-05-10 Abbott Laboratories Medical devices containing rapamycin analogs
US20030129215A1 (en) * 1998-09-24 2003-07-10 T-Ram, Inc. Medical devices containing rapamycin analogs
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6313490B1 (en) * 1999-03-16 2001-11-06 Micron Technology, Inc. Base current reversal SRAM memory cell and method
US6891213B1 (en) 1999-03-16 2005-05-10 Micron Technology, Inc. Base current reversal SRAM memory cell and method
US6690038B1 (en) * 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
FI108889B (fi) * 2000-04-27 2002-04-15 Jukka Pekola Menetelmä lämpötilan mittaamiseksi laajalla alueella tunneliliitosta hyväksikäyttäen
US6596617B1 (en) 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6754104B2 (en) 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6549450B1 (en) * 2000-11-08 2003-04-15 Ibm Corporation Method and system for improving the performance on SOI memory arrays in an SRAM architecture system
US6713791B2 (en) * 2001-01-26 2004-03-30 Ibm Corporation T-RAM array having a planar cell structure and method for fabricating the same
US7075122B1 (en) 2001-03-22 2006-07-11 T-Ram Semiconductor, Inc. Thyristor device with carbon lifetime adjustment implant and its method of fabrication
US7374974B1 (en) 2001-03-22 2008-05-20 T-Ram Semiconductor, Inc. Thyristor-based device with trench dielectric material
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
US7491586B2 (en) * 2001-03-22 2009-02-17 T-Ram Semiconductor, Inc. Semiconductor device with leakage implant and method of fabrication
US6462359B1 (en) 2001-03-22 2002-10-08 T-Ram, Inc. Stability in thyristor-based memory device
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6891205B1 (en) 2001-03-22 2005-05-10 T-Ram, Inc. Stability in thyristor-based memory device
WO2002082453A1 (en) * 2001-04-05 2002-10-17 T-Ram, Inc. Dynamic data restore in thyristor-based memory device
US6804162B1 (en) 2001-04-05 2004-10-12 T-Ram, Inc. Read-modify-write memory using read-or-write banks
US6627924B2 (en) * 2001-04-30 2003-09-30 Ibm Corporation Memory system capable of operating at high temperatures and method for fabricating the same
DE10125967C1 (de) * 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
US6906354B2 (en) * 2001-06-13 2005-06-14 International Business Machines Corporation T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same
US6583452B1 (en) 2001-12-17 2003-06-24 T-Ram, Inc. Thyristor-based device having extended capacitive coupling
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6670642B2 (en) 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
AU2003214995A1 (en) 2002-02-01 2003-09-02 Picometrix, Inc. Planar avalanche photodiode
EP1470574B9 (de) * 2002-02-01 2017-04-12 Picometrix, LLC Schnelle photodiode mit erhöhter empfindlichkeit
AU2003207814A1 (en) * 2002-02-01 2003-09-02 Picometrix, Inc. Charge controlled avalanche photodiode and method of making the same
US7294567B2 (en) * 2002-03-11 2007-11-13 Micron Technology, Inc. Semiconductor contact device and method
US6940772B1 (en) 2002-03-18 2005-09-06 T-Ram, Inc Reference cells for TCCT based memory cells
US7123508B1 (en) 2002-03-18 2006-10-17 T-Ram, Inc. Reference cells for TCCT based memory cells
US6832300B2 (en) 2002-03-20 2004-12-14 Hewlett-Packard Development Company, L.P. Methods and apparatus for control of asynchronous cache
US6785169B1 (en) 2002-04-05 2004-08-31 T-Ram, Inc. Memory cell error recovery
US6611452B1 (en) 2002-04-05 2003-08-26 T-Ram, Inc. Reference cells for TCCT based memory cells
US6778435B1 (en) 2002-06-12 2004-08-17 T-Ram, Inc. Memory architecture for TCCT-based memory cells
JP3660650B2 (ja) * 2002-06-13 2005-06-15 株式会社東芝 半導体装置の製造方法
AU2003258948A1 (en) * 2002-06-19 2004-01-06 The Board Of Trustees Of The Leland Stanford Junior University Insulated-gate semiconductor device and approach involving junction-induced intermediate region
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6795337B2 (en) 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6721220B2 (en) * 2002-07-05 2004-04-13 T-Ram, Inc. Bit line control and sense amplification for TCCT-based memory cells
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6865407B2 (en) * 2002-07-11 2005-03-08 Optical Sensors, Inc. Calibration technique for non-invasive medical devices
US6903969B2 (en) * 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6917078B2 (en) * 2002-08-30 2005-07-12 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US7042027B2 (en) * 2002-08-30 2006-05-09 Micron Technology, Inc. Gated lateral thyristor-based random access memory cell (GLTRAM)
US7135745B1 (en) 2002-09-09 2006-11-14 T-Ram, Inc. Fin thyristor-based semiconductor device
US6790713B1 (en) 2002-09-09 2004-09-14 T-Ram, Inc. Method for making an inlayed thyristor-based device
US6703646B1 (en) 2002-09-24 2004-03-09 T-Ram, Inc. Thyristor with lightly-doped emitter
US7053423B1 (en) 2002-09-24 2006-05-30 T-Ram, Inc. Thyristor having a first emitter with relatively lightly doped portion to the base
US6888177B1 (en) 2002-09-24 2005-05-03 T-Ram, Inc. Increased base-emitter capacitance
US6683330B1 (en) * 2002-10-01 2004-01-27 T-Ram, Inc. Recessed thyristor control port
US6953953B1 (en) 2002-10-01 2005-10-11 T-Ram, Inc. Deep trench isolation for thyristor-based semiconductor device
US7030425B1 (en) 2002-10-01 2006-04-18 Tram, Inc. Buried emitter contact for thyristor-based semiconductor device
US7125753B1 (en) 2002-10-01 2006-10-24 T-Ram Semiconductor, Inc. Self-aligned thin capacitively-coupled thyristor structure
US6690039B1 (en) 2002-10-01 2004-02-10 T-Ram, Inc. Thyristor-based device that inhibits undesirable conductive channel formation
US6888176B1 (en) 2002-10-01 2005-05-03 T-Ram, Inc. Thyrister semiconductor device
US6998652B1 (en) 2002-10-01 2006-02-14 T-Ram, Inc. Trench isolation for thyristor-based device
US6767770B1 (en) 2002-10-01 2004-07-27 T-Ram, Inc. Method of forming self-aligned thin capacitively-coupled thyristor structure
US6913955B1 (en) 2002-10-01 2005-07-05 T-Ram, Inc. Method of manufacturing a thyristor device with a control port in a trench
US7279367B1 (en) 2004-12-07 2007-10-09 T-Ram Semiconductor, Inc. Method of manufacturing a thyristor semiconductor device
US6818482B1 (en) 2002-10-01 2004-11-16 T-Ram, Inc. Method for trench isolation for thyristor-based device
US6666481B1 (en) 2002-10-01 2003-12-23 T-Ram, Inc. Shunt connection to emitter
US6815734B1 (en) 2002-10-01 2004-11-09 T-Ram, Inc. Varied trench depth for thyristor isolation
US6686612B1 (en) 2002-10-01 2004-02-03 T-Ram, Inc. Thyristor-based device adapted to inhibit parasitic current
US6828202B1 (en) * 2002-10-01 2004-12-07 T-Ram, Inc. Semiconductor region self-aligned with ion implant shadowing
US6735113B2 (en) * 2002-10-15 2004-05-11 T-Ram, Inc. Circuit and method for implementing a write operation with TCCT-based memory cells
US6756612B1 (en) 2002-10-28 2004-06-29 T-Ram, Inc. Carrier coupler for thyristor-based semiconductor device
US6980457B1 (en) 2002-11-06 2005-12-27 T-Ram, Inc. Thyristor-based device having a reduced-resistance contact to a buried emitter region
US6965129B1 (en) 2002-11-06 2005-11-15 T-Ram, Inc. Thyristor-based device having dual control ports
US6812084B2 (en) 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6806117B2 (en) 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US7005711B2 (en) 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US6812504B2 (en) * 2003-02-10 2004-11-02 Micron Technology, Inc. TFT-based random access memory cells comprising thyristors
US6756838B1 (en) 2003-03-18 2004-06-29 T-Ram, Inc. Charge pump based voltage regulator with smart power regulation
US6845026B1 (en) 2003-05-30 2005-01-18 Netlogic Microsystems, Inc. Thyristor-based content addressable memory (CAM) cells
CN1326250C (zh) * 2003-06-17 2007-07-11 台湾积体电路制造股份有限公司 绝缘硅芯片的鳍状元件及其形成方法
US7867822B2 (en) 2003-06-24 2011-01-11 Sang-Yun Lee Semiconductor memory device
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7863748B2 (en) * 2003-06-24 2011-01-04 Oh Choonsik Semiconductor circuit and method of fabricating the same
US20040263316A1 (en) * 2003-06-24 2004-12-30 Case, Llc Reprogrammable vehicle access control system
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US8125003B2 (en) * 2003-07-02 2012-02-28 Micron Technology, Inc. High-performance one-transistor memory cell
US6849481B1 (en) * 2003-07-28 2005-02-01 Chartered Semiconductor Manufacturing Ltd. Thyristor-based SRAM and method for the fabrication thereof
US6897111B2 (en) * 2003-07-28 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory
US6998298B1 (en) 2003-08-11 2006-02-14 T-Ram Semiconductor, Inc. Thyristor semiconductor memory device and method of manufacture
US7464282B1 (en) 2003-09-03 2008-12-09 T-Ram Semiconductor, Inc. Apparatus and method for producing dummy data and output clock generator using same
US6891774B1 (en) 2003-09-03 2005-05-10 T-Ram, Inc. Delay line and output clock generator using same
US7089439B1 (en) 2003-09-03 2006-08-08 T-Ram, Inc. Architecture and method for output clock generation on a high speed memory device
US6947349B1 (en) 2003-09-03 2005-09-20 T-Ram, Inc. Apparatus and method for producing an output clock pulse and output clock generator using same
US7195959B1 (en) 2004-10-04 2007-03-27 T-Ram Semiconductor, Inc. Thyristor-based semiconductor device and method of fabrication
US7592642B1 (en) 2003-09-25 2009-09-22 T-Ram Semiconductor, Inc. Thyristor-based semiconductor device with indium-carbon implant and method of fabrication
US6944051B1 (en) 2003-10-29 2005-09-13 T-Ram, Inc. Data restore in thryistor based memory devices
US7304327B1 (en) 2003-11-12 2007-12-04 T-Ram Semiconductor, Inc. Thyristor circuit and approach for temperature stability
US7268373B1 (en) 2003-11-12 2007-09-11 T-Ram Semiconductor, Inc. Thyristor-based memory and its method of operation
US7109532B1 (en) 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US7081378B2 (en) * 2004-01-05 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Horizontal TRAM and method for the fabrication thereof
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212316B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253197B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212315B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) * 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253195B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
KR100527559B1 (ko) * 2004-02-05 2005-11-09 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
KR100709463B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 나노 튜브 셀을 이용한 메모리 장치
KR100694426B1 (ko) * 2004-02-16 2007-03-12 주식회사 하이닉스반도체 나노 튜브 셀 및 이를 이용한 메모리 장치
KR100709462B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 다층 나노 튜브 셀을 이용한 메모리 장치
US7224002B2 (en) * 2004-05-06 2007-05-29 Micron Technology, Inc. Silicon on insulator read-write non-volatile memory comprising lateral thyristor and trapping layer
US7054191B1 (en) 2004-06-03 2006-05-30 T-Ram, Inc. Method and system for writing data to memory cells
US7232733B2 (en) * 2004-08-23 2007-06-19 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
US7190026B2 (en) * 2004-08-23 2007-03-13 Enpirion, Inc. Integrated circuit employable with a power converter
US7335948B2 (en) * 2004-08-23 2008-02-26 Enpirion, Inc. Integrated circuit incorporating higher voltage devices and low voltage devices therein
US7229886B2 (en) * 2004-08-23 2007-06-12 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
US7195981B2 (en) * 2004-08-23 2007-03-27 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7145186B2 (en) 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
US7326969B1 (en) 2004-12-02 2008-02-05 T-Ram Semiconductor, Inc. Semiconductor device incorporating thyristor-based memory and strained silicon
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US7573077B1 (en) 2005-05-04 2009-08-11 T-Ram Semiconductor, Inc. Thyristor-based semiconductor memory device with back-gate bias
US8093107B1 (en) 2005-06-22 2012-01-10 T-Ram Semiconductor, Inc. Thyristor semiconductor memory and method of manufacture
US7894256B1 (en) 2005-06-22 2011-02-22 T-Ram Semiconductor, Inc. Thyristor based memory cell
US7460395B1 (en) 2005-06-22 2008-12-02 T-Ram Semiconductor, Inc. Thyristor-based semiconductor memory and memory array with data refresh
US7894255B1 (en) 2005-06-22 2011-02-22 T-Ram Semiconductor, Inc. Thyristor based memory cell
US7379381B1 (en) 2005-07-05 2008-05-27 T-Ram Semiconductor, Inc. State maintenance pulsing for a memory device
US7319622B1 (en) 2005-07-05 2008-01-15 T-Ram Semiconductor, Inc. Bitline shielding for thyristor-based memory
JP4696964B2 (ja) * 2005-07-15 2011-06-08 ソニー株式会社 メモリ用の半導体装置
US7381999B1 (en) 2005-07-21 2008-06-03 T-Ram Semiconductor, Inc. Workfunction-adjusted thyristor-based memory device
JP2007067133A (ja) * 2005-08-31 2007-03-15 Sony Corp 半導体装置
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7655973B2 (en) * 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
US7209384B1 (en) * 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7786505B1 (en) 2005-12-16 2010-08-31 T-Ram Semiconductor, Inc. Reduction of charge leakage from a thyristor-based memory cell
US20070189067A1 (en) * 2006-02-15 2007-08-16 Francis Goodwin Dynamic memory
US8174046B1 (en) 2006-02-23 2012-05-08 T-Ram Semiconductor, Inc Reducing effects of parasitic transistors in thyristor-based memory using local thinning or implanting
US7554130B1 (en) 2006-02-23 2009-06-30 T-Ram Semiconductor, Inc. Reducing effects of parasitic transistors in thyristor-based memory using an isolation or damage region
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US8354311B2 (en) 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US20070257326A1 (en) * 2006-05-08 2007-11-08 Chien-Li Kuo Integrated circuit structure and method of manufacturing a memory cell
JP2008028353A (ja) * 2006-06-22 2008-02-07 Sony Corp 半導体装置およびその駆動方法
US7781797B2 (en) * 2006-06-29 2010-08-24 International Business Machines Corporation One-transistor static random access memory with integrated vertical PNPN device
JP2008041734A (ja) * 2006-08-02 2008-02-21 Sony Corp 半導体装置および半導体装置の製造方法
WO2008090475A2 (en) 2007-01-26 2008-07-31 Innovative Silicon S.A. Floating-body dram transistor comprising source/drain regions separated from the gated body region
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
JP2008263133A (ja) * 2007-04-13 2008-10-30 Toshiba Microelectronics Corp 半導体記憶装置およびその駆動方法
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
JP5151370B2 (ja) * 2007-09-28 2013-02-27 ソニー株式会社 半導体装置
US7738274B1 (en) 2007-10-15 2010-06-15 T-Ram Semiconductor, Inc. Content-addressable memory architecture
US7847338B2 (en) 2007-10-24 2010-12-07 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8035126B2 (en) * 2007-10-29 2011-10-11 International Business Machines Corporation One-transistor static random access memory with integrated vertical PNPN device
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
WO2009110049A1 (ja) * 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置とその製造方法
WO2009110050A1 (ja) * 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
WO2009101704A1 (ja) * 2008-02-15 2009-08-20 Unisantis Electronics (Japan) Ltd. 半導体装置の製造方法
US7940560B2 (en) * 2008-05-29 2011-05-10 Advanced Micro Devices, Inc. Memory cells, memory devices and integrated circuits incorporating the same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
US8748959B2 (en) 2009-03-31 2014-06-10 Micron Technology, Inc. Semiconductor memory device
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
JP4577592B2 (ja) * 2009-04-20 2010-11-10 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8017998B1 (en) 2009-09-08 2011-09-13 T-Ram Semiconductor, Inc. Gettering contaminants for integrated circuits formed on a silicon-on-insulator structure
JP5524547B2 (ja) * 2009-09-14 2014-06-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体記憶装置
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
KR101721850B1 (ko) * 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8574982B2 (en) * 2010-02-25 2013-11-05 International Business Machines Corporation Implementing eDRAM stacked FET structure
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8288795B2 (en) * 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
EP3511982A1 (de) 2010-03-15 2019-07-17 Micron Technology, Inc. Verfahren zur bereitstellung einer halbleiterspeichervorrichtung
US8314001B2 (en) 2010-04-09 2012-11-20 International Business Machines Corporation Vertical stacking of field effect transistor structures for logic gates
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
US20110298052A1 (en) * 2010-06-03 2011-12-08 International Business Machines Corporation Vertical Stacking of Field Effect Transistor Structures for Logic Gates
US8535992B2 (en) 2010-06-29 2013-09-17 Micron Technology, Inc. Thyristor random access memory device and method
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8492220B2 (en) 2010-08-09 2013-07-23 International Business Machines Corporation Vertically stacked FETs with series bipolar junction transistor
JP5075959B2 (ja) * 2010-09-14 2012-11-21 株式会社東芝 抵抗変化メモリ
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
KR101105712B1 (ko) 2010-12-13 2012-01-17 서울대학교산학협력단 커패시터리스 디램의 메모리 셀 구조
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
CN102832221B (zh) * 2011-06-16 2016-10-26 三星电子株式会社 具有竖直装置和非竖直装置的半导体装置及其形成方法
KR101893848B1 (ko) * 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8609492B2 (en) * 2011-07-27 2013-12-17 Micron Technology, Inc. Vertical memory cell
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9343142B2 (en) * 2012-01-05 2016-05-17 Globalfoundries Inc. Nanowire floating gate transistor
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US20150194203A1 (en) * 2012-07-27 2015-07-09 Hewlett-Packard Development Company, L.P. Storing memory with negative differential resistance material
US8962465B2 (en) 2012-10-15 2015-02-24 Micron Technology, Inc. Methods of forming gated devices
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9553081B2 (en) 2012-11-30 2017-01-24 Enpirion, Inc. Semiconductor device including a redistribution layer and metallic pillars coupled thereto
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
FR3001571B1 (fr) * 2013-01-30 2016-11-25 Commissariat Energie Atomique Procede de programmation d'un dispositif memoire a commutation bipolaire
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US20150333068A1 (en) 2014-05-14 2015-11-19 Globalfoundries Singapore Pte. Ltd. Thyristor random access memory
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9613968B2 (en) 2014-09-25 2017-04-04 Kilopass Technology, Inc. Cross-coupled thyristor SRAM semiconductor structures and methods of fabrication
US9564199B2 (en) 2014-09-25 2017-02-07 Kilopass Technology, Inc. Methods of reading and writing data in a thyristor random access memory
US9564441B2 (en) 2014-09-25 2017-02-07 Kilopass Technology, Inc. Two-transistor SRAM semiconductor structure and methods of fabrication
EP3149740A4 (de) * 2014-09-25 2017-11-01 Kilopass Technology, Inc. Flüchtiger thyristor-direktzugriffsspeicher und verfahren zur herstellung
US9530482B2 (en) 2014-09-25 2016-12-27 Kilopass Technology, Inc. Methods of retaining and refreshing data in a thyristor random access memory
US20160093624A1 (en) 2014-09-25 2016-03-31 Kilopass Technology, Inc. Thyristor Volatile Random Access Memory and Methods of Manufacture
US9449669B2 (en) 2014-09-25 2016-09-20 Kilopass Technology, Inc. Cross-coupled thyristor SRAM circuits and methods of operation
US9741413B2 (en) 2014-09-25 2017-08-22 Kilopass Technology, Inc. Methods of reading six-transistor cross-coupled thyristor-based SRAM memory cells
US9460771B2 (en) 2014-09-25 2016-10-04 Kilopass Technology, Inc. Two-transistor thyristor SRAM circuit and methods of operation
US9484068B2 (en) 2015-02-17 2016-11-01 Kilopass Technology, Inc. MTP-thyristor memory cell circuits and methods of operation
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10304946B2 (en) 2015-06-17 2019-05-28 Intel Corporation Vertical integration scheme and circuit elements architecture for area scaling of semiconductor devices
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US9502407B1 (en) 2015-12-16 2016-11-22 International Business Machines Corporation Integrating a planar field effect transistor (FET) with a vertical FET
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
WO2018089559A1 (en) * 2016-11-08 2018-05-17 Kilopass Technology, Inc. Vertical thyristor cell and memory array with silicon germanium base regions
US10269652B2 (en) 2017-03-22 2019-04-23 International Business Machines Corporation Vertical transistor top epitaxy source/drain and contact structure
US10332874B2 (en) 2017-05-03 2019-06-25 International Business Machines Corporation Indirect readout FET
CN108806742B (zh) * 2017-05-04 2022-01-04 汤朝景 随机存取存储器并且具有与其相关的电路、方法以及设备
WO2019055009A1 (en) * 2017-09-14 2019-03-21 Intel Corporation THYRISTORS
WO2019066821A1 (en) * 2017-09-27 2019-04-04 Intel Corporation MEMORY BASED ON NEGATIVE DIFFERENTIAL RESISTANCE
KR102425306B1 (ko) * 2017-12-08 2022-07-26 한양대학교 산학협력단 2단자 수직형 1t-디램 및 그 제조 방법
US10593771B2 (en) * 2017-12-11 2020-03-17 International Business Machines Corporation Vertical fin-type bipolar junction transistor with self-aligned base contact
US10748903B2 (en) * 2018-04-19 2020-08-18 Tc Lab, Inc. Multi-layer random access memory and methods of manufacture
EP3719847A1 (de) 2019-04-01 2020-10-07 IMEC vzw Verfahren zur paralleler formung vertikaler nanodraht oder nanofolien feldeffekttransistoren und horizontaler feldeffekttransistoren
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR102223019B1 (ko) 2019-10-15 2021-03-05 성균관대학교산학협력단 다중 부성미분 전달전도 특성 소자 및 그 제조방법

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509156B1 (de) 1970-10-09 1975-04-10
US3831187A (en) 1973-04-11 1974-08-20 Rca Corp Thyristor having capacitively coupled control electrode
US3863229A (en) * 1973-06-25 1975-01-28 Ibm Scr (or scs) memory array with internal and external load resistors
FR2288372A1 (fr) 1974-10-18 1976-05-14 Thomson Csf Element de memoires a semi-conducteurs et memoires formees de matrices de tels elements
US3918033A (en) 1974-11-11 1975-11-04 Ibm SCR memory cell
JPS5710511B2 (de) 1974-12-27 1982-02-26
JPS5267532A (en) 1975-12-03 1977-06-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory unit
FR2334170A1 (fr) 1975-12-05 1977-07-01 Honeywell Bull Soc Ind Memoire morte integree
US4090254A (en) 1976-03-01 1978-05-16 International Business Machines Corporation Charge injector transistor memory
US4032955A (en) 1976-08-09 1977-06-28 General Electric Company Deep diode transistor
US4103415A (en) 1976-12-09 1978-08-01 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
DE2835143A1 (de) * 1978-08-10 1980-03-13 Siemens Ag Thyristor
US4353086A (en) 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits
JPS57208177A (en) 1981-06-17 1982-12-21 Nec Corp Semiconductor negative resistance element
EP0090665B1 (de) 1982-03-30 1989-05-31 Fujitsu Limited Halbleiterspeicheranordnung
JPS602784B2 (ja) 1982-12-20 1985-01-23 富士通株式会社 半導体記憶装置
US4590589A (en) 1982-12-21 1986-05-20 Zoran Corporation Electrically programmable read only memory
ATE29356T1 (de) 1984-04-11 1987-09-15 Siemens Ag Elektronischer schalter.
US4672410A (en) 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPS6156493A (ja) 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
KR950008676B1 (ko) 1986-04-23 1995-08-04 가부시기가이샤 히다찌세이사꾸쇼 반도체 메모리 장치 및 그의 결함 구제 방법
CA1271549A (en) 1986-12-22 1990-07-10 Kenichi Kasahara Pnpn thyristor
DE3855922T2 (de) * 1987-02-26 1998-01-02 Toshiba Kawasaki Kk An-Steuertechnik für Thyristor mit isolierter Steuerelektrode
JPS6431134A (en) 1987-07-27 1989-02-01 Nec Corp Driving method for pnpn optical thyristor
US4868138A (en) 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
US5106776A (en) 1988-06-01 1992-04-21 Texas Instruments Incorporated Method of making high performance composed pillar dRAM cell
JPH0727968B2 (ja) 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
US5252845A (en) 1990-04-02 1993-10-12 Electronics And Telecommunications Research Institute Trench DRAM cell with vertical transistor
JPH0834257B2 (ja) 1990-04-20 1996-03-29 株式会社東芝 半導体メモリセル
US5321285A (en) 1990-05-07 1994-06-14 Micron Technology, Inc. Carrier injection dynamic random access memory having stacked depletion region in Mesa
US5099300A (en) 1990-06-14 1992-03-24 North Carolina State University Gated base controlled thyristor
US4997790A (en) 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
US5381026A (en) * 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
TW260816B (de) 1991-12-16 1995-10-21 Philips Nv
US5288949A (en) 1992-02-03 1994-02-22 Ncr Corporation Connection system for integrated circuits which reduces cross-talk
US5324966A (en) 1992-04-07 1994-06-28 Toyo Denki Seizo Kabushiki Kaisha MOS-controlled thyristor
US5412598A (en) 1992-04-27 1995-05-02 The University Of British Columbia Bistable four layer device, memory cell, and method for storing and retrieving binary information
JPH0661454A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd 半導体集積回路装置
US5532853A (en) 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
US5390145A (en) 1993-04-15 1995-02-14 Fujitsu Limited Resonance tunnel diode memory
JP3403231B2 (ja) * 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5396454A (en) 1993-09-24 1995-03-07 Vlsi Technology, Inc. Static random access memory cell utilizing a gated diode load element
JP3298385B2 (ja) 1995-04-05 2002-07-02 富士電機株式会社 絶縁ゲート型サイリスタ
US5910738A (en) 1995-04-07 1999-06-08 Kabushiki Kaisha Toshiba Driving circuit for driving a semiconductor device at high speed and method of operating the same
JP3397516B2 (ja) 1995-06-08 2003-04-14 三菱電機株式会社 半導体記憶装置及び半導体集積回路装置
KR0169790B1 (ko) * 1995-12-15 1999-01-15 김광호 대전류 및 고속 스위칭 특성을 갖는 수직 구조 바이폴라 트랜지스터 및 그 제조 방법
JP3141769B2 (ja) 1996-02-13 2001-03-05 富士電機株式会社 絶縁ゲート型サイリスタ及びその製造方法
JPH09246523A (ja) 1996-03-13 1997-09-19 Mitsubishi Electric Corp 半導体装置
US5587944A (en) 1996-03-18 1996-12-24 Motorola High density multistate SRAM and cell
JPH09260543A (ja) 1996-03-22 1997-10-03 Toshiba Corp 窒化アルミニウム配線基板およびその製造方法
JP3363038B2 (ja) * 1996-09-18 2003-01-07 株式会社東芝 半導体記憶装置
JP3214343B2 (ja) 1996-03-25 2001-10-02 富士電機株式会社 絶縁ゲート型サイリスタ
KR100223198B1 (ko) * 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
JPH10125896A (ja) 1996-10-16 1998-05-15 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6225165B1 (en) * 1998-05-13 2001-05-01 Micron Technology, Inc. High density SRAM cell with latched vertical transistors
US6545297B1 (en) * 1998-05-13 2003-04-08 Micron Technology, Inc. High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown
US6229161B1 (en) * 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
KR20020017752A (ko) * 2000-08-31 2002-03-07 박종섭 다이리스터형 에스램 및 그의 제조 방법
US6713791B2 (en) * 2001-01-26 2004-03-30 Ibm Corporation T-RAM array having a planar cell structure and method for fabricating the same
US6391689B1 (en) * 2001-06-06 2002-05-21 United Microelectronics Corp. Method of forming a self-aligned thyristor

Also Published As

Publication number Publication date
US6448586B1 (en) 2002-09-10
US7365373B2 (en) 2008-04-29
JP2002517905A (ja) 2002-06-18
WO1999063598A1 (en) 1999-12-09
US6727529B2 (en) 2004-04-27
US6528356B2 (en) 2003-03-04
KR20010071384A (ko) 2001-07-28
US20060011940A1 (en) 2006-01-19
JP4763889B2 (ja) 2011-08-31
EP1082764A1 (de) 2001-03-14
US6229161B1 (en) 2001-05-08
US20020096689A1 (en) 2002-07-25
US20020096690A1 (en) 2002-07-25
ATE259545T1 (de) 2004-02-15
US6653174B1 (en) 2003-11-25
US6967358B2 (en) 2005-11-22
KR100636777B1 (ko) 2006-10-20
EP1082764B1 (de) 2004-02-11
DE69914746D1 (de) 2004-03-18
US20040159853A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
DE69914746T2 (de) Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung
DE4402433C2 (de) Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen
DE112006002913B4 (de) Speicherzelle, Verfahren zu ihrer Herstellung und Speicherzellenmatrix
DE3941926C2 (de) Halbleiterspeichereinrichtung
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE4208694C2 (de) Halbleiter-Speicherelement
DE2708126A1 (de) Speicherschaltung mit dynamischen speicherzellen
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE102004037087A1 (de) Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE69734241T2 (de) Statische speicherzelle
DE4326822C2 (de) Halbleiterspeichervorrichtung und Speicherzellenstruktur
DE4217571A1 (de) Integrierte halbleiterschaltungsanordnung
DE10338986A1 (de) SRAM-Bauelement
DE2751592A1 (de) Dynamische speichereinrichtung
DE2460150A1 (de) Speicheranordnung
EP1103051A1 (de) Ferroelektrische speicheranordnung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE102004047610B4 (de) Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor
DE2309616C2 (de) Halbleiterspeicherschaltung
DE112009001286B4 (de) Verfahren zur Herstellung von Speicherzellen mit wahlfreiem Zugriff, die auf mit Gate versehenen lateralen Thyristoren basieren (GLTRAM)
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2253614B2 (de)
DE10009346A1 (de) Schreib-/Leseverstärker mit Vertikaltransistoren für DRAM-Speicher
DE2944141A1 (de) Monolithisch integrierte speicheranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition