DE69920737T2 - Qam/vsb zweimodenempfänger - Google Patents

Qam/vsb zweimodenempfänger Download PDF

Info

Publication number
DE69920737T2
DE69920737T2 DE69920737T DE69920737T DE69920737T2 DE 69920737 T2 DE69920737 T2 DE 69920737T2 DE 69920737 T DE69920737 T DE 69920737T DE 69920737 T DE69920737 T DE 69920737T DE 69920737 T2 DE69920737 T2 DE 69920737T2
Authority
DE
Germany
Prior art keywords
frequency
signal
filter
phase
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69920737T
Other languages
English (en)
Other versions
DE69920737D1 (de
Inventor
T. Steven JAFFE
Tian-Min Liu
Kun Loke TAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Application granted granted Critical
Publication of DE69920737D1 publication Critical patent/DE69920737D1/de
Publication of DE69920737T2 publication Critical patent/DE69920737T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/68—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for wholly or partially suppressing the carrier or one side band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/066—Carrier recovery circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/0342—QAM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0032—Correction of carrier offset at baseband and passband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser
    • H04L2027/0042—Correction of carrier offset using an equaliser the equaliser providing the offset correction per se
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0087—Out-of-band signals, (e.g. pilots)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/24—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards

Description

  • Aufgabengebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf Systeme und Verfahren zum Wiederherstellen bzw. Zurückgewinnen digital modulierter Fernsehsignale und ganz besonders bzw. insbesondere auf ein Dual Mode bzw. Doppelmodus QAM/VSB-Empfängersystem zum Zurückgewinnen Quadratur-Amplituden-modulierter oder Restseitenband-modulierter Signale.
  • Hintergrund der Erfindung:
  • Moderne digitale Telekommunikationssysteme arbeiten bei immer weiter zunehmenden Datenraten, um den wachsenden Nachfragen der Gesellschaft nach Informationsaustausch Rechnung zu tragen. Allerdings erfordert ein Erhöhen der Datenraten, während gleichzeitig die festen Bandbreiten angepasst bzw. untergebracht werden, die durch die Federal Communications-Commission (FCC) zugeteilt werden, zunehmend anspruchsvolle Signalverarbeitungstechniken. Da niedrige Kosten, geringe Größe und geringer Leistungsverbrauch in den Hardware-Implementierungen solcher Kommunikationssysteme bedeutend bzw. ausschlaggebend sind, sind anwenderspezifische integrierte Schaltungslösungen wichtig, um diese Ziele zu erreichen.
  • Digitale Fernsehsysteme der nächsten Generation, wie zum Beispiel kabelübertragenes bzw. -transportiertes Fernsehen (CATV) und hochauflösendes Fernsehen (HDTV) beruhen auf Telekommunikations-Transceivern (Sende-/Empfangsgerät), um Daten bei Übertragungsraten über 30 Megabits pro Sekunde (30 Mb/s) hinausgehend zu liefern. Der ATSC A/53 Digitalfernsehstandard wurde durch die "Digital HDTV Alliance" von US-Fernsehanbietern entwickelt, und ist als Standard für die terrestrische Übertragung von SDTV- und HDTV-Signalen in den Vereinigten Staaten von Amerika akzeptiert worden. Der ATSC A-53-Standard basiert auf einem 8-stufigen Restseitenband (8-VSB) Modulationsformat mit einer nominalen Nutzdatenrate von 19,4 Mbps in einem 6 MHz-Kanal. Eine Betriebsart bzw. ein Modus (Mode) mit einer hohen Datenübertragungsrate zur Benutzung in einer Kabelfernseh-Umgebung ist ebenfalls durch den Standard spezi fiziert. Dieser bestimmte Modus, der im Anhang D zu der ITU-T J.83-Spezifikation definiert ist, benutzt ein 16-VSB-Modulationsformat, um eine Datenrate von 38,8 Mbps in einem 6 MHz-Kanal bereitzustellen.
  • Übertragungs-Modi (Modes), die im ITU-T J.83-Anhang A/C definiert sind, werden in erster Linie außerhalb der Vereinigten Staaten von Amerika zur digitalen Kabelfernseh-Übertragung benutzt. Die Übertragungs-Modi bzw. -Betriebsarten, die durch diese Spezifikation unterstützt werden, sind in Europa als der digitale Fernsehfunk (Digital Video Broadcast) Standard für Kabel (DVB-C), und weiter durch das Digital Audio-Video-Council (DAVIC) mit Erweiterungen zum Unterstützen von 256-QAM Modulationsformaten übernommen worden.
  • Über diese unterschiedlichen Anforderungen hinaus definieren die ITU-T J.83 Anhang B Standards die vorherrschende Methodik zur Digitalfernsehzustellung über CATV-Netzwerke in den Vereinigten Staaten. Sie ist als der physikalische Schicht-Standard (physical layer standard) durch verschiedene Organisationen einschließlich des SCTE DVS-031, MCNS-DOCSIS- und des IE-EE802.14 Komitees angenommen worden.
  • In Anbetracht der Implementierung von Mehrfachmodulationstechniken in den verschiedenen übernommenen Standards gibt es ein Bedürfnis nach einem Fernseh-Empfängersystem, das zum Empfangen und Demodulieren von Fernsehsignal-Informationsinhalt fähig ist, der entsprechend einer Vielzahl von Modulationsformaten moduliert und übertragen worden ist. Insbesondere sollte solch ein System fähig sein, Empfang und Demodulation von wenigstens 8- und 16-VSB-modulierten Signalen entgegenzukommen, um sowohl US HDTV-Applikationen bzw. -Anwendungen als auch 64- und 256-QAM-modulierte Signale für Europäische und mögliche US-CATV-Implementierungen zu unterstützen.
  • Die EP-A-0 769 873 bezieht sich auf einen Hochfrequenz- bzw. Funkfrequenz-Empfänger, der nach dem Oberbegriff von Anspruch 1 betrieben wird.
  • Die US-A-5 715 012 bezieht sich auf einen Funk- bzw. Hochfrequenzempfänger zum Empfangen eines selektierten digitalen HDTV-Signals, wobei der selbe Tuner bzw. Kanalwähler ungeachtet davon benutzt wird, ob dieses ein Quadratur-Amplitudenmoduliertes (QAM) oder ein Restseitenband-Signal (VSB) ist.
  • Es ist eine Aufgabe der vorliegenden Erfindung, den betriebsbedingten Aufwand in Bezug auf Träger-Rückgewinnung und Zeittakt- bzw. Timing, d.h. Synchronisations-Information von einem empfangenen Hochfrequenz- bzw. Funkfrequenz-Spektrum zu reduzieren.
  • Diese Aufgabe wird durch das Verfahren zum Betrieb eines Hochfrequenz- bzw. Funkfrequenz-Empfängers von Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen festgelegt.
  • Eine Weiterbildung ist auf ein digitales Kommunikationssystem zum Empfangen von Signalen gerichtet, die entsprechend einer Vielzahl von Modulationsformaten moduliert werden. Dieses System umfasst eine Hochfrequenz-Vorstufe bzw. Front End, die ein Eingangsspektrum bei einer Zwischenfrequenz empfängt, erste und zweite verschachtelte Träger – Nachlaufschleifen bzw. – Regelkreise und eine Symbolsynchronisierungsschleife bzw. einen Symbolsynchronisierungs-Regelkreis, wobei die Nachlauf- und Synchronisierungsschleifen Referenz-Synthesizer bzw. Synthesegenerator-Schaltkreise als maßgebliche bzw. wirksame Antwort auf ein Bandpass-Signal kontrollieren, das bei einer Frequenzcharakteristik eines eingefügten Pilotsignals zentriert bzw. mittig eingestellt ist. Das Bandpass-Signal betrachtet bzw. zieht ein Paar symmetrischer Signale in Betracht, von denen jedes bei der charakteristischen Frequenz des Pilotsignals mittig eingestellt bzw. zentriert ist, und wobei jedes der symmetrischen Signale ein vergrößertes Pilotsignal enthält.
  • Eine weitere Ausbildungsform der Erfindung ist auf ein digitales Kommunikationssystem zum Empfangen von Signalen gerichtet, die entsprechend einer Vielzahl von Modulationsformaten moduliert sind, und umfasst eine Hochfrequenz- Vorstufe bzw. ein "Front End", die ein Eingangsspektrum bei einer Zwischenfrequenz empfängt; erste und zweite verschachtelte Trägernachlauf-Schleifen bzw. -Regelkreise, wobei die erste Regelschleife eine Trägerfrequenzeinrastung bzw. -Arretierung in operativer bzw. wirksamer Reaktion auf eine Pilotfrequenzkomponente annimmt, die in das empfangene Spektrum eingefügt ist, und wobei der zweite Regelkreis ein Signal bereitstellt, das angepasst ist, das Spektrum bei einer vorbestimmten Stelle relativ zum Basisband in operativer Reaktion auf besagte Pilotfrequenzkomponente zu positionieren; eine dritte Nachlaufschleife bzw. ein dritter Nachlauf-Regelkreis, der gekoppelt ist, um einen Symbolsynchronisations- bzw. Symboltiming- Parameter in operativer Reaktion auf besagter selben Pilotfrequenzkomponente festzulegen; ein entsprechendes bzw. äquivalentes Filter, das auf das empfangene Spektrum einwirkt, um ein Paar von symmetrischen Signalen festzulegen bzw. zu bestimmen, von denen jedes bei der charakteristischen Frequenz der Pilotfrequenzkomponente zentriert ist, wenn das empfangene Spektrum im Basisband ist; und eine entscheidungsgesteuerte bzw. entscheidungsbestimmte Trägerrückgewinnungsschleife, die einen in Bezug auf jede der Vielzahl von Modulationsformaten funktionsfähigen Phasendetektor aufweist.
  • Kurze Beschreibung der Zeichnungen:
  • Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden vollständiger verstanden werden, wenn sie in Bezug auf die nachfolgende detaillierte Beschreibung, die beigefügten Ansprüche und die begleitenden Zeichnungen betrachtet werden:
  • 1 ist ein vereinfachtes, halb- bzw. quasischematisiertes Blockdiagramm einer Dual-Mode- bzw. Doppelmodus-QAM-VSB-Empfänger-Architektur entsprechend der Erfindung;
  • 2 ist eine grafische Darstellung von QAM-, VSB- und Offset-QAM-Spektren, denen ihre jeweiligen Augendiagramme, die sowohl die I- als auch Q-Pfade bzw. Kanäle, d.h. -Anteile veranschaulichen, gegenübergestellt sind;
  • 3 veranschaulicht ein typisches 6 MHz-Spektrum, das zur Illustration von Übergangsregionen und der Lage eines Pilotsignals als eine Kosinusquadrat-Wellenform dargestellt ist;
  • 4 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm der Architektur von Trägerrückgewinnungs- und Baud-Regelkreisen eines Dual Mode QAM/VSB Empfängers gemäß der Erfindung;
  • 5 ist ein vereinfachtes, halb-schematisiertes Blockdiagramms eines Quadratwurzel-Nyquist-Tiefpassfilters in Kombination mit einem Nyquist-Hochpassvorfilter, das als ein äquivalentes Bandpassfilter ausgedrückt ist;
  • 6 ist eine grafische Darstellung der Auswirkungen der Tiefpass-, Hochpass- und äquivalenten Bandpassfilter von 5 auf ein Eingangsspektrum, wobei die Abschneidefrequenzen bzw. Grenzfrequenzen der Filter eine ganzzahlige Beziehung zu der Abtastfrequenz haben;
  • 7 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm einer Baud-Schleife, wie sie in einer Dual Mode QAM/VSB Empfänger-Architektur gemäß der Erfindung implementiert sein könnten;
  • 8 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Phasendetektors, wie er in der Baud-Schleife von 7 implementiert sein könnte;
  • 9 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm einer Dual Mode QAM/VSB Empfänger-Architektur, die entscheidungsgerichtete Trägerphasen- Nachlauf-Schaltkreise gemäß der Erfindung enthält;
  • 10 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines QAM-Phasendetektors, der passend zur Implementation in der Dual Mode QAM/VSB Emfänger-Architektur von 9 ist;
  • 11 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines VSB Phasendetektors, bei dem die Hilbert-Transformierte eines Eingangssignals direkt bereitgestellt wird;
  • 12 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines VSB Phasendetektors, bei dem die Hilbert-Transformierte eines Eingangssignals innerhalb des Phasendetektors bereitgestellt wird;
  • 13 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Einzel-Bit- Entverdrehers bzw. Derotators, der an dem Equalizer bzw. Entzerrer-Eingang des Dual-Mode-QAM/VSB-Systems von 9 vorgesehen ist;
  • 14 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Entzerrers bzw. Equalizers;
  • 15 ist ein vereinfachtes Blockdiagramm eines beispielhaften 8-stufigen bzw. 8-abgriffigen-Entscheidungs-Rückkoppelfilters;
  • 16 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines komplexen Entscheidungs-Rückkoppel-Filters oder komplexen Entscheidungs-Vorwärtsregel-Filters;
  • 17 ist eine grafische Darstellung einer 256 QAM Konstellation;
  • 18 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Equalizers enthaltend Numerikrechenfehler- bzw. Numerikversatz-Korrekturschaltkreise entsprechend der Erfindung konfiguriert für QAM-modulierte Signale;
  • 19 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Equalizers einschließlich eines Pilot-Ton-Generierungsschaltkreises;
  • 20 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Equalizers gemäß der Erfindung einschließlich von Offset-Korrektur-Schaltkreisen für VSB-modulierte Signale;
  • 21 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Trellis-Encoders umfassend einen Symbolabbilder bzw. Symbolmapper passend für eine 8 VSB Übertragung;
  • 22 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Equalizer-Schaltkreises, umfassend Träger- und Synchronisations-Regelkreise und einen Symbol nach Symbol, d.h. symbolweisen Abschneider bzw. Zerhacker bzw. "symbol-by-symbol-Slicer";
  • 23 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Equalizer-Schaltkreises, umfassend Träger- und Synchronisations-Regelkreise und einen TCM-Decoder-Schaltkreis gemäß der Erfindung;
  • 24 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines Entscheidungs-Rückkoppel-Equalizer-Schaltkreises, der die Konstruktion und die Anordnung eines TCM-Decoder-Schaltkreises gemäß der Erfindung darstellt;
  • 25 ist ein vereinfachtes, halb-schematisiertes Blockdiagramm eines 4-Zustands-Zurückverfolgungspfad-Speicherschaltkreises passend zur Ausübung der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf ein digitales Datenkommunikationssystem und Methoden zum Betreiben solcher Systeme, um eine Empfängerzeitbasis zu der Zeitbasis eines entfernten Senders zu synchronisieren. Trägerfrequenz und Symbol-Synchronisations bzw. Zeittakt, d.h. Timing, -Information wird von einem Pilot (nicht unterdrücktes Träger) -Signal zurückgewonnen, das in ein VSB Spektrum im Gegensatz zu konventionellen Synchronisations-Zurückgewinnungssystemen bzw. Timing-Zurückgewinnungssystemen eingefügt wird, welche Synchronisationsinformation bzw. Zeittaktinformation aus dem segmentierten Synchronisations-, d.h. sync-Signal zurückgewinnen, das an dem Ende jeder Zeile von 828 Symbolen bereitgestellt wird und speziell konzipiert ist, um die Zeittaktrückgewinnung bzw. Synchronisationsrückgewinnung zu ermöglichen.
  • In einer ersten Ausführungsform der Erfindung beinhaltet ein digitales Kommunikationssystem ein analoges "Front End" bzw. eine analoge Hochfrequenzvorstufe, die ein Eingangsspektrum in einer Zwischenfrequenz empfängt. Das Eingangsspektrum enthält ein eingefügtes Pilotsignal, das eine vorbestimmte Frequenzkomponente repräsentiert. Erste und zweite verschachtelte Nachlaufschleifen bzw. -Regelkreise sind bereitgestellt, wobei der erste Regelkreis eine Trägerfrequenzeinrastung bzw. – Arretierung als operative Antwort auf die vorbestimmte Frequenzkomponente annimmt. Der zweite Regelkreis bzw. die zweite Regelschleife stellt ein Signal bereit, das angepasst ist, um das Eingangsspektrum bei einer vorbestimmten Lage bzw. Position relativ zum Basisband als operative Reaktion auf die vorbestimmte Frequenzkomponente zu positionieren. Ein dritter Nachlaufregelkreis ist derart gekoppelt, einen Symbol-Timing-Parameter bzw. Symbol-Synchronisationsparameter in operativer Reaktion auf die selbe vorbestimmte Frequenzkomponente zu definieren bzw. festzulegen. Das digitale Kommunikationssystem umfasst ein äquivalentes Filter, welches auf das empfangene Spektrum einwirkt, um ein Paar von symmetrischen Signalen festzulegen, von denen jedes bei der charakteristischen Frequenz der vorbestimmten Frequenzkomponente zentriert wird, wenn das empfangene Spektrum beim Basisband ist.
  • In einer zusätzlichen Ausführungsform der Erfindung ist das äquivalente Filter aus einem ersten Hochpassfilter aufgebaut, das eine untere Grenz- bzw. Abschneidefrequenz hat, die in Bezug zu der Abtastfrequenz des System steht. Das äquivalente Filter umfasst ferner ein zweites Filter, ein Tiefpassfilter, welches eine obere Grenz- bzw. Abschneidefrequenz hat, das die selbe Beziehung zu der Abtastfrequenz wie das Hochpassfilter aufweist. Das erste und das zweite Filter definieren daher ein äquivalentes Bandpassfilter, das symmetrische Bandpassregionen hat, die ungefähr bei einer Frequenz mittig festgelegt bzw. zentriert sind, die denselben Bezug zur Abtastfrequenz aufweist. Wenn das empfangene Spektrum eine Kosinusquadrat-Antwortcharakteristik aufzeigt, beinhalten die Bandpassregionen die Übergangsregionen der hochpass- und tiefpassgefilterten Spektren.
  • Die Pilotsignale werden bei einer vorbestimmten charakteristischen Frequenz fC bereitgestellt. In einer besonderen Weiterbildung der Erfindung wird die Abtastfrequenz fS derart gewählt, dass die Pilotfrequenz gleich fS/4 ist. Das Hochpassfilter hat entsprechend eine untere Grenzfrequenz von fS/4 und ein Bandpasszentrum bzw. eine Bandpassmitte von ungefähr fS/2. Das Tiefpassfilter hat eine obere Grenz- bzw. Abschneidefrequenz von etwa fS/4, wobei das äquivalente Filterdurchlassband bei einer Frequenz von fS/4 zentriert ist. Da ein Viertel der Abtastfrequenz, z.B. fS/4, so gewählt worden ist, dass es mit der Pilotfrequenz fC gleich zu sein, werden die äquivalenten Filterdurchlassbandregionen bei fC zentriert, wenn fC = fS/4 ist.
  • In einer weiteren Ausführungsform der Erfindung wird ein äquivalentes Filterdurchlassbandsignal einem Phasen/Frequenzdetektor bereitgestellt, der so konstruiert ist, zu bestimmen, ob das Pilotsignal in der Durchlassbandregion zentriert ist. Ein Oszillatorschaltkreis entwickelt ein Timing- bzw. Synchronisationsreferenzsignal, das eine auf die Abtastfrequenz bezogene Frequenz aufweist, wobei der Oszillatorschaltkreis die Synchronisationsreferenzsignalfrequenz als operative Reaktion zu der Position des Pilotsignals hinsichtlich des Mittelpunkts der Durchlassbandregion erhöht oder erniedrigt.
  • Ein System gemäß der Erfindung kann folglich als umfassend charakterisiert werden: einen Filterschaltkreis zur Isolierung eines eingefügten Pilotsignals; einen Detektorschaltkreis, der gekoppelt ist, um das isolierte Pilotsignal zu empfangen und seinen Frequenzwert mit einer vorbestimmten Frequenz zu vergleichen; einen Frequenzreferenzerzeugungsschaltkreis zum Erhöhen oder Erniedrigen einer Referenzfrequenz basierend auf dem Vergleichsergebnis und einen Symbol-Timing-Schaltkreis bzw. Symbolsynchronisierungsschaltkreis, der aufeinander folgende Symbolereignis- bzw. Symbolauftrittsintervalle als operative Reaktion auf die Referenzfrequenz definiert. Der Schaltkreis der Symbolsynchronisierung arbeitet bei einer Abtastfrequenz, die eine ganzzahlige Beziehung zu dem Pilotsignal hat. Das Pilotsignal wird bei einer richtigen Position bzw. Lage in dem Spektrum erscheinen, wenn die Abtastfrequenz richtig eingestellt ist. Das Pilotsignal wird von seiner erwarteten Frequenzlage weg in eine erste Richtung verschoben werden, wenn die Abtastfrequenz zu hoch ist, und es wird von seiner erwarteten Frequenzlage weg in die andere Richtung verschoben werden, wenn die Abtastfrequenz zu niedrig ist.
  • Die äquivalenten Filterdurchlasssignale, die ein vergrößertes Pilotsignal enthalten, werden als Eingangssignale nicht nur einer Symbolsynchronisationsschleife, sondern auch ersten und zweiten Trägerrückgewinnungsschleifen bereitgestellt. Trägerrückgewinnung und Symbolsynchronisation wird daher in operativer Reaktion zu demselben vergrößerten Piloteingangssignal durchgeführt.
  • Eine Trägerphasenverfolgung bzw. -nachlauf ist entscheidungsgesteuert bzw. entscheidungsgerichtet und wird durch Schaltkreise durchgeführt, die in einer adaptiven Equalizer-Sektion eines Empfängers integriert bzw. eingebaut sind. Die Trägerphasenverfolgung wird auf Symbole hin durchgeführt, die sowohl entsprechend QAM- als auch VAB-Modulationsschemen moduliert sind, und insbesondere in dem Fall, wo VSB-Signale als OQAM behandelt werden. Wenn ein VSB-Signal als OQAM behandelt wird, erlaubt dies für Trägerphasenverfolgungssysteme sowohl die Fehlerbetrags- bzw. Fehlergrößencharakteristik eines Symbols, aber auch den Rotationszustand eines Symbols zu ermitteln, um einen vollständigen Phasenfehlervektor für ein VSB(OQAM) Signal festzulegen.
  • In einer Ausführungsform der Erfindung enthält ein integriertes Schaltkreisdigitalkommunikationssystem einen entscheidungsgesteuerten Symbolfehlermagnituden- bzw. Symbolfehlerbetrag- Entscheidungs-Schaltkreis und einen Symbol-Rotation- bzw. Verdrehrichtungs-Anzeige-Schaltkreis. Der Symbolfehlerbetrags-Schaltkreis arbeitet in Reaktion auf einen Erst-Phasen Abschnitt eines komplexen Signals, während der Symbol-Rotationrichtungs-Indikation- bzw. Anzeige-Schaltkreis in Reaktion auf einen Zweit-Phasen Abschnitt des komplexen Signals wirksam ist, der gegenüber dem Erst-Phasen-Abschnitt versetzt ist.
  • Der entscheidungsgesteuerte Symbol-Fehlerbetrag-Schaltkreis umfasst einen Entscheidungs-Schaltkreis, der mit dem Erst-Phasensignal betrieben wird und Erst-Phasen-Entscheidungen ausgibt. Ein Fehlerschaltkreis summiert die Erst-Phasen- Entscheidungen mit dem Erst-Phasensignal auf, um eine Erst-Phasenfehlerausdruck -bzw. -Term zu bestimmen. Der Symbol-Rotation-Richtungs-Indikator-Schaltkreis umfasst einen Multiplizierer, welcher den Erst-Phasen-Fehlerausdruck mit einem Signal kombiniert, das ein Zweit-Phasen-Mittelpunktsignal darstellt.
  • In einer weiteren Ausbildungsform der Erfindung umfasst ein integriertes Schaltkreisdigitalkommunikatonssytem einen entscheidungsgesteuerten Trägerphasenrückgewinnungsschaltkreis für komplexe Signale, welche Symbole repräsentieren, die durch separierte In-Phase- und Quadratur-Phase-Anteile charakterisiert sind, die zeitlich durch einen Versatz separiert sind. Der Trägerphasenrückgewinnungsschaltkreis umfasst einen Abtastschaltkreis, der jeden der In-Phase- und Quadratur-Phase-Anteile des komplexen Signals bei den In-Phase und Quadratur-Phase-Abtastzeiten abtastet. Das Signal auf jedem Kanal bzw. Pfad wird auf diese Weise zweifach abgetastet, einmal bei seiner Symbolabtastzeit und einmal bei seiner Symbolmittelpunktszeit.
  • Ein Separationsschaltkreis separiert das abgetastete In-Phase(I)-Signal in einen (I)-Abtastzeitdatenstrom und in einen In-Phase-Zeitversatz(XI)-Datenstrom, wobei (XI) der I-Mittelpunkt ist. Wenn sowohl I- als auch Q-Signale vorhanden sind, wie im OQAM-Fall, werden die Q-Signale in einen Q-Abtastzeitdatenstrom und einen XQ-Versatzdatenstrom aufgeteilt, wobei XQ den Q-Mittelpunkt darstellt. Die XQ- und I-Signale haben deshalb den gleichen Zeitstempel, wie dies die XI- und Q-Signale auch haben. Ein Entscheidungsschaltkreis empfängt den I-Datenstrom und generiert eine vorläufige Symbolentscheidung aus den I-Abtastdaten. Der Summierschaltkreis kombiniert die symbolischen I-Entscheidungen mit Signalen aus dem I-Datenstrom, um eine I-symbolische Fehlerbeziehung (EI) zu erzeugen. Ein Multiplizierer kombiniert die EI Fehlerbeziehung entweder mit XQ, oder dem Vorzeichen von XQ, um einen Phasenfehlerausdruck PI zu bestimmen, der sowohl die Fehlermagnitude bzw. Fehlerhöhe als auch die Rotationsrichtung bzw. Verdreh richtung von Signalen auf dem I-Kanal bzw. -Zweig wiedergibt. Magnitude bzw. Betrag und Richtung werden auf diese Weise aus komplexen Signaldarstellungen bestimmt, die den selben Zeitstempel haben.
  • In einer weiteren Ausführungsform der Erfindung umfasst der integrierte Schaltkreisdigitalkommunikatonsstrom einen zweiten Separationsschaltkreis, der angeschlossen ist, um abgetastete Q-Signale in einen Q-Abtastzeitdatenstrom und einen XQ-Zeitversatzdatenstrom aufzuteilen. Ein zweiter Entscheidungsschaltkreis empfängt den Q-Abtastzeitdatenstrom und generiert eine vorläufige Q-symbolische Entscheidung aus den Q-Abtastdaten. Der zweite Summierschaltkreis kombiniert die vorläufigen Q-symbolischen Entscheidungen mit Signalen aus dem Q-Abtastzeitdatenstrom, um eine Q-symbolische Fehlerbeziehung (IQ) zu erzeugen. Der zweite Multiplizierschaltkreis kombiniert EQ mit XI, um eine Phasenfehlerbeziehung PQ für Signale auf den Q-Kanal bzw. Q-Zweig zu bestimmen. PI- und PQ-Signale werden durch einen Multiplexer sequenziell einem Regelkreisfilter bzw. Schleifenfilter und dann einem Referenz-Synthesizer-Schaltkreis bereitgestellt, der Phasenkorrektursignale als Reaktion auf die Phasenfehlerbeziehungen an einen Ent-Verdreher (De-rotator) liefert.
  • In noch einer weiteren Ausführungsform der Erfindung, wo keine Signale auf dem Q-Kanal bzw. Zweig vorhanden sind, empfängt das System I-Signale und bildet ihre Hilbert-Transformierte in einen Hilbert-Transformationsschaltkreis, um intern ein XQ-Signal zu erzeugen. Ein Entscheidungsschaltkreis macht eine vorläufige symbolische Entscheidung für I und ein Summierschaltkreis kombiniert die vorläufige Entscheidung mit I, um einen Fehlerausdruck EI zu erzeugen. Der Fehlerausdruck EI wird mit der Hilbert-Transformierten von I kombiniert, i.e. XQ, um einen Phasenfehlerausdruck PI festzulegen, der in diesem Zusammenhang zu einem Schleifenfilter bzw. Regelkreisfilter und einem Referenz-Synthesizer-Schaltkreis zum Bereitstellen Phasenkorrektursignale an einen De-Rotator bzw. Ent-Verdreher geleitet wird. Der Fehlerausdruck II wird durch einen Verzögerungs anpassschaltkreis hindurch geleitet, der konstruiert ist, um eine identische Verzögerung sowohl für den EI-Ausdruck als auch den Hilbert-Transformationsschaltkreis auf seinem Signalpfad bereitstellt. Folglich kommen die EI- und XQ-Signale im Wesentlichen gleichzeitig bei einem Multiplizierer zur Kombination in einen PI-Phasenfehlerausdruck an.
  • Die vorliegende Erfindung bezieht sich ferner auf die Reduzierung der Eingangswortlänge eines Entscheidungsrückkoppelfilters, wobei die Komplexität eines Entscheidungsrückkoppel-Equalizers linear reduziert wird.
  • In einer ersten Ausführungsform der Erfindung umfasst ein integriertes Schaltkreis Digitalkommunikationssystem einen Entscheidungs- Rückkoppel-Equalizer, der funktionstüchtig zum Verarbeiten von 256-QAM-Symbolen ist. 256-QAM-Symbole erfordern 8 Bits zur Darstellung der Symbole an dem Eingang zu einem Entscheidungsrückkoppelfilter. Diese werden ferner in 4 Bits aufgeteilt, die reale Symbole repräsentieren und in 4 Bits, die imaginäre Symbole repräsentieren. Wird ein zweierkomplementäres Nummerierungssystem zum Implementieren von Signalverarbeitungsfunktionen benutzt, so resultiert dies in einem -1/2 Bitversatz bzw. Bit-Offset in der Darstellung bzw. Symbolisierung der QAM-Symbole.
  • Ein integrierter Schaltkreis- Empfänger enthält einen adaptiven Entscheidungs-Rückkoppel-Equalizer, der ein Vorwärtskopplungsfilter, einen Entscheidungsschaltkreis und ein Entscheidungsrückkoppelfilter umfasst, das in paralleler Weise mit dem Entscheidungsschaltkreis gekoppelt ist. Ein Versatzerzeugungsschaltkreis stellt ein Versatzsignal bzw. Offset-Signal bereit, das mit dem Ausgangssignal aus dem Entscheidungsrückkoppelfilter aufsummiert wird. Das Offset-Signal korrespondiert zu einer bitweisen Darstellung einer festen bzw. fixierten DC-Versatz- bzw. Offsetkomponente, die aus der zweierkomplementären Darstellung eines Symbols resultiert.
  • In einer besonderen Ausführungsform der Erfindung könnte jedes Symbol mit einer 4-Bit-Darstellung im Zweier-Komplement dargestellt werden. Dies resultiert in einer Darstellung bzw. Symbolisierung, die durch einen festen Versatz von gleich -1/16 inkorrekt bzw. falsch ist, was durch Hinzufügen eines fünften Bits zu jeder Symboldarstellung korrigiert werden kann. Ein Entscheidungsrückkoppelfilter ist gebildet, um eine Symbolentscheidung von einem Abschneider bzw. "Slicer" zu empfangen bzw. zu erhalten, die beispielsweise eine Wortlänge von 4 Bits hat, wobei das Entscheidungsrückkoppelfilter eine kompensierte Symbolentscheidung ausgibt, die eine Wortlänge von 4 Bits hat. Ein Versatz- bzw. Offset- Erzeugungsschaltkreis erzeugt einen DC-Wert, der zu der 5-Bit-Darstellung korrespondiert, und ein Aufsummierschaltkreis kombiniert die Entscheidungsrückkoppelfilterausgabe mit dem DC-Wert, der durch den Offset-Erzeugungsschaltkreis generiert wird. Das Entscheidungsrückkoppelfilter faltet eine 4-Bit- Wortlängensymbolentscheidung mit adaptiv entwickelten Koeffizienten, während der Offset-Erzeugungsschaltkreis den DC-Wert mit einem Satz von Filterkoeffizienten faltet, die er von dem Entscheidungsrückkoppelfilter erhält. Der Summierschaltkreis stellt auf diese Weise ein vollständiges ISI- Kompensationssignal bereit, das zu einer vollständigen 5-Bit- Symboldarstellung korrespondiert.
  • In dem Fall, wo der Empfänger VSB-Übertragungen empfängt, die einen Pilot-Ton als eine Trägerreferenz nutzen, wird nach einer weiteren Ausführungsform der Erfindung die DC-Komponente, die den Pilot-Ton repräsentiert, ferner mit einem Satz von Koeffizienten gefaltet, die von dem Entscheidungsrückkoppelfilter erhalten werden, um ein Kompensationssignal zu entwickeln, das eine frühere bzw. vorherig extrahierte DC- Komponente darstellt.
  • Entsprechend der Lehre der Erfindung könnte ein Verfahren zum adaptiven Entzerren von Symbolen, die als digitale Wörter ausgedrückt sind, als Identifizieren einer Nibbel-Komponente des Wortes charakterisiert werden, wo die Nibbel-Komponente einen bestimmten fixen Offset-Wert repräsentiert. Das Wort ist zu einer Restdarstellung trankiert bzw. abgeschnitten, welche die Nibbel-Komponente ausschließt. Die Restrepräsentation wird mit einem Koeffizientenabgriffwert in einem Entscheidungsrückkoppelfilter gefaltet, während der fixe Offset-Wert, der zu der ausgeschlossenen Nibbel-Komponente korrespondiert, mit denselben Koeffizientenabgriffwerten in einem Korrekturfilter gefaltet wird. Die Komplexität des Schaltkreises, der benutzt wird, um das Entscheidungsrückkoppelfilter zu implementieren, wird dabei linear reduziert, mit einer korrespondierenden minimalen Erhöhung in der integrierten Schaltungs-Hardware, die durch das Korrekturfilter repräsentiert wird.
  • Die vorliegende Erfindung ist auch auf digitale Datenkommunikationssysteme und Verfahren zum Betrieb solcher Systeme gerichtet, um die System-Bitfehlerrate in Störgeräuschsituationen zu verbessern. Entscheidungsgesteuerte adaptive Entzerrung, entscheidungsgesteuerte Träger- und/oder Synchronisations- Rückgewinnungsschleifen sind alle fähig, signifikante Leistungsverbesserungen durch Verwenden von Maximum Likelihood -Sequenzschätzungsschaltkreise zu erlangen, um einen höheren Prozentsatz von korrekten Symbolentscheidungen bereitzustellen. Insbesondere sind derartige Systeme besonders vorteilhaft in dem Fall von US-digital-terrestrischen Fernsehübertragungsanwendungen, welche ein Trellis-codiertes 8-VSB-Modulationsschema anwenden.
  • In einer Ausführungsform der Erfindung enthält ein integrierter Schaltkreisempfänger entscheidungsgesteuerte Träger- und Synchronisations- Rückgewinnungsschaltkreise und weiter einen Entscheidungs-Rückkoppel-Entzerrer. Der Entscheidungs- Rückkoppel-Entzerrer ist mit einem Vorwärtskoppelfilter und einem Entscheidungs-Rückkoppelfilter aufgebaut und schließt einen Trellis-Decodierschaltkreis mit ein, der angekoppelt ist, um Symbolabtastwerte von dem Vorwärtskoppelfilter und Kanalstörungskompensationssignale von dem Entscheidungs- Rückkoppelfilter zu erhalten. Die Trellis-Decoderschaltung ist auch in die Synchronisationsschleifen integriert, um so Symbolent scheidungen mit verbesserter Verlässlichkeit zu einem Eingang der Synchronisationsregelkreise bereitzustellen.
  • Der Trellis-Decoder umfasst eine Entscheidungsvorrichtungsgerät, ein Pfadmetrikmodul, welches Pfadmetriken für eine sequenzielle Serie von Symbolentscheidungen festlegt und speichert, und ein Zurückverfolgungsspeichermodul, das beste hinterbliebene Pfade für eine sequentielle Serie von Symbolentscheidungen speichert. Der Zurückverfolgungsspeicher hat eine Länge N, wobei die N-te Entscheidung eine endgültige Entscheidung repräsentiert und die Länge N einen N-stufig Trellisdefinierten Pfadspeicher darstellt, wobei jede Stufe eine Zeitverzögerung hat, die durch 1/N gekennzeichnet ist. Ein Summierschaltkreis ist parallel gegenüber dem Trellis-Decoder angekoppelt. Der Summierschaltkreis kombiniert ein Eingangssymbol, eingegeben zu dem Trellis-Decoder, mit einer Symbolentscheidung, ausgegeben von dem Trellis-Decoder, um einen sequenzgeschätzten Fehlerausdruck festzulegen. Eine variable Verzögerungsstufe ist angekoppelt, um das Eingangssignal um einen Betrag zu verzögern, der gleich der Verzögerung ist, die durch eine Ausgabeentscheidung durch eine Aktion des Trellis-Decoders eingeführt wird.
  • In einer weiteren Ausführungsform der Erfindung umfasst das Vorwärtskoppelfilter adaptiv aktualisierbare bzw. erneuerbare Koeffizientenabgriffwerte. Das Entscheidungsrückkoppelfilter enthält ferner adaptiv aktualisierbare Koeffizientenabgriffwerte. Der sequenzgeschätzte Fehlerausdruck wird dem Vorwärtskoppelfilter und dem Entscheidungsrückkoppelfilter bereitgestellt, um die Abgriffswertaktualisierungen in einer fehlerfreieren Weise zu betreiben.
  • Erhöhte Leistung und Verlässlichkeit sowohl des Entscheidungs-Rückkoppel-Entzerrers bzw. -Equalizers als auch der Synchronisations-Rückgewinnungsregelkreise werden ferner erreicht, indem der Kompromiss zwischen der Trellis-Decoder-symbolischen Entscheidungsverzögerung und symbolischer Entscheidungsverlässlichkeit optimiert wird.
  • Insbesondere dass Entscheidungen näher an der N-ten Entscheidung benutzt werden, erhöht die Verlässlichkeit einer bestimmten Entscheidung. Jedoch reduziert das Erhöhen der Verzögerung in einer Synchronisationsrückgewinnungs- bzw. Taktwiederherstellungsschleife durch das Benutzen einer symbolischen Entscheidung näher an der N-ten Entscheidung die Bandbreite und die Nachlauf- bzw. Nachführfähigkeit der Schleife. Entsprechend werden verschiedene Zwischensymbolentscheidungen, die niedriger als die N-te Entscheidung sind, selektiv den verschiedenen Zeittakt- bzw. Synchronisations- Rückgewinnungs-Regelkreisen bzw. – Schleifen bereitgestellt, um einige Grade der folgegeschätzten Entscheidungsleistung bzw. Entscheidungs-Performance mit einem Minimum an Verzögerungsfolge bzw. Verzögerungskonsequenz zurückzugewinnen. Andere Zwischensymbolentscheidungen, oder eine endgültige Symbolentscheidung wird dem DFE bereitgestellt, um die Performance bzw. Leistung zu maximieren.
  • Eine besondere Ausführungsform bzw. Erscheinung der vorliegenden Erfindung könnte in einem Dual-Mode-QAM/VSB- Empfängersystem implementiert werden, wie es in vereinfachter, halb- bzw. halb-schematischer Blockdiagrammform in 1 veranschaulicht ist. Das in 1 veranschaulichte Empfängersystem kann als ein digitaler Empfänger beschrieben werden, der sowohl mit nordamerikanischem Digitalkabelfernseh- als auch Digital-Terrestrischen Breitband-Fernsehstandards kompatibel ist. Das Empfängersystem von 1 ist fähig, alle standardauflösende und hochauflösende Digital-Fernsehformate (SDTV/HDTV) zu empfangen.
  • Gemäß den Prinzipien bzw. Grundsätzen der Erfindung akzeptiert das in 1 dargestellte Empfängersystem ein analoges Signal, das bei Standard- bzw. Normalfernseh-IF- Frequenzen zent riert ist. Es verstärkt und digitalisiert das Eingangs-Analogsignal mit einem integrierten programmierbaren Leistungsverstärker und 10-Bit A/B-Konverter bzw. Umsetzer. Digitale Signale werden demoduliert und mit einem kombinierten 64/256-QAM und 8/16-VSB-Demodulator gefiltert. Sie werden adaptiv gefiltert, um Mehrwege-Ausbreitungseffekte und NTSC-Gleichkanal-Interferenz bzw. -Störung bzw. Co-Kanal-Störung zu entfernen. Die resultierenden digitalen Daten werden mit integrierten Trellis- und Read-Solomon-Decodern fehlerkorrigiert, die sowohl die ATSC A/53 als auch die ITU T J.83-Annex-A/B/C-Codierformate unterstützen. Der endgültig empfangene bzw. erhaltene Datenstrom wird entweder in einem parallelen oder seriellen MPEG-2-Transportformat zur Anzeige auf einem Fernsehbildschirm geliefert. Es sollte hier angemerkt werden, dass das Empfängersystem von 1 sowohl für digitale CATV/HDTV-Set-Top Box Applikationen als auch für digitale CATV/HDTV-Fernsehgeräte geeignet ist.
  • In der beispielhaften Ausführungsform des Empfängers von 1 sind alle Taktgeber, Träger, Verstärkungs- bzw. Gain- (Gewinn-) Erwerb- und Nachlauf-Regelkreise mit der Demodulation- und Decodier-Funktionalität auf einem einzigen integrierten Schaltkreis-Chip integriert, genauso wie die notwendigen Phasenregelschleifen bzw. Phasenregelkreise, die auf einen einzigen externen Kristall bezogen bzw. referenziert sind.
  • Das analoge Frontend bzw. die Vorstufe des Dual-Mode-QAM/VSB-Empfängers von 1, das durchgängig mit 10 indiziert ist, enthält passend einen programmierbaren Leistungsverstärker (PGA) 12 und einen 10-Bit Analog-zu-Digital(A/D)-Konverter bzw. Wandler 14. Der PGA 12 wird durch einen On-Chip- Verstärkungsrückgewinnungs-Phasenregelkreis geregelt bzw. kontrolliert, der in konventioneller Weise arbeitet, um eine automatische Verstärkungsregelungs(AGC)-Funktion durchzuführen. Der A/D-Konverter 14 wird durch einen On-Chip- spannungsgesteuerten Oszillator (VCO) getaktet, der an einen OFF-Chip (nicht auf dem Chip) Kristall-Resonator gekoppelt ist, der als eine stabile Zeittaktreferenz fungiert. Diese stabile Referenz erlaubt einem Eingangs-Zwischenfrequenz(IF)-Signal unterabgetastet zu werden, um einen digitalen Datenstrom zu produzieren bzw. herzustellen, dessen Mittelpunkt auf einer wesentlich niedrigeren IF-Mittenfrequenz festgelegt ist.
  • Für einen Moment abschweifend sollte angemerkt werden, dass der Dual-Mode-QAM/VSB-Empfänger von 1 vorsieht, zwei Modes von IF-Eingangssignalen zu unterstützen und zwar, direkte Abtastung eines QAM-Spektrums, das auf einer niedrigen IF zentriert ist, oder Unterabtastung eines QAM-Spektrums, das auf einer Standard-Tuner-IF-Frequenz von 44 Megahertz (MHz) zentriert ist. Im niedrigen IF-Modus wird das Ausgangssignal eines konventionellen Tuners zuerst durch ein 6 MHz SAW Filter hindurchgeschickt bzw. hindurchgeführt, das auf die Tuner-IF-Frequenz zentriert ist, um die Außerband-Signalenergie zu begrenzen. Der differenzielle SAW-Ausgang bzw. der Differenz-SAW-Ausgang wird dann an einen konventionellen Abwärtsumsetzer-Schaltkreis AC-gekoppelt, der das QAM-Spektrum auf eine niedrige IF wie zum Beispiel 6 MHz zentriert, und es unter Kontrolle des AGC 12 verstärkt, um ein nominales 1.0 Volt Spitze-zu-Spitze-Signal bereitzustellen.
  • Nun auf die beispielhafte Ausführungsform von 1 zurückkommend weist der Dual-Mode QAM/VSB-Empfänger gemäß der Erfindung ferner einen IF DC-Offset bzw. -Versatz Löschungs- bzw. Aufhebungs-Schaltkreis 16 auf, der für jegliche DC-Verschiebung kompensiert, die durch den A/D-Schaltkreis 14 eingeführt wird. Ein komplexer Mischer (auch als De-Rotator bzw. Entverdreher bezeichnet) 18 konvertiert anschließend IF-Abtastdaten in Basisbanddaten und wird durch einen Direkt- Di gital-Frequenz-Synthesizer (DDFS) kontrolliert bzw. gesteuert, der durch die Trägerfrequenz-Rückgewinnungsschleife in einer Weise gesteuert wird, die unten detaillierter beschrieben werden soll.
  • Der Demodulator-Teil des QAM/VSB-Empfängers nimmt in geeigneter Weise den komplexen Digitalmischer 18 und ein Multi-Rate-Filter/ einen Interpolator (HB/VID) 20 auf, das in Kombination ein überabgetastetes IF-Eingangssignal in einen Basisbandkomplexen Datenstrom konvertiert bzw. umwandelt, der sowohl in Frequenz als auch Phase unter der Kontrolle eines Taktrückgewinnungsregelkreises in einer Weise korrekt abgetastet wird, die unten in größerem Detail beschrieben werden soll.
  • In-Phase(I)- und Quadratur-Phase(Q)-Basisbandsignale werden dann durch Quadratwurzel-Nyquist-Filter 22 gefiltert, die mit Flankenabfallfaktoren von 11 bis 18% zurechtkommen können. Die Ausgangssignale der Quadratwurzel-Nyquist-Filter werden nachfolgend an einen adaptiven Entzerrerblock 24 gerichtet und durch ein Nyquist-Typ-Vorfilter bzw. "Nyquist pre-filter" 26 parallel verarbeitet, um ein Eingangssignal an einen Einrast/Nachlauf-Regelkreis-Schaltkreis 28 zu liefern, der Trägerrückgewinnungs-Regelschaltkreise enthält, um Trägerfrequenzrückgewinnung und Spektrumsmittelung sowie auch Baud-Rückgewinnungs-Regelschaltkreise zur Symboltaktextraktion zu unterstützen, was detaillierter unten beschrieben werden wird.
  • Bevor gefilterte Signale an das Nyquist-Vorfilter 26 und den adaptiven Entzerrerblock 24 gerichtet werden, werden sie von dem Quadratwurzel-Nyquist-Filter 22 an ein NTSC-Nachbarkanal-Interferenz-Sperrfilter 28 zur Entfernung der Luma, Chroma und Audio-Subträgersignale aus dem Frequenzspektrum geliefert bzw. bereitgestellt. Wenn sie in einer terrestrischen Umgebung benutzt werden, gibt es die Möglichkeit der Nachbarkanal- Interferenz vom Typ terrestrischer NTSC-Transmitter. Die NTSC-Nachbarkanalsperrfilter 28 fungieren als ein adaptives digitales Filter, welches präzise positionierte Einkerbungen bzw. Einbuchtungen in dem Frequenzspektrum bei den spezifischen Positionen bzw. Stellen der NTSC Luma, Chroma und Audio-Subträger platziert. Ein NTSC-Nachbarkanalsperrfilter, das für eine Implementierung in Verbindung mit dem Dual-Mode-QAM/VSB-Empfängersystem von 1 passend ist, könnte ein solches sein, wie es in der parallel anhängigen Patentanmeldung Seriennummer 09/303,783, angemeldet am 11. Mai 1999 und betitelt "NTSC Rejection Filter" beschrieben ist, das ebenso der Anmelderin der vorliegenden Erfindung gehört.
  • Während die Quadratwurzel-Nyquist-Filter 28 gewöhnlich sicherstellen, dass es eine Minimale in der Symbolinterferenz (ISI) über einen perfekten bzw. idealen Kanal gibt, sind die Nyquist-Filter unfähig, ISI zu entfernen, die auf mangelhafte Kanalcharakteristiken zurückgehen. Folglich stellt der Dual-Mode-QAM/VSB-Empfänger gemäß der Erfindung eine adaptive, multi-abgriff- bzw. multi-abtast-entscheidungsgesteuerte Entzerrerschaltung 24 zur Verfügung, die 64 Vorwärtsabgriffe und 432 Rückwärtsabgriffe hat, was ausreichend ist, ISI-Komponenten zu entfernen, die durch schlechteste Koaxialkabel sowie terrestrische Broadcast-Kanäle mit Mehrwegeausbreitungen von bis zu 40 μsec bei 10,76 MBaud erzeugt werden.
  • Durch den Equalizer 24 bzw. Entzerrer 24 werden Blind-Konvergenz-Algorithmen zusätzlich mit einer Fähigkeit benutzt, eine Trainingssequenz zu implementieren, die in dem hereinkommenden Datenstrom eingebettet ist. Zusätzlich zur adaptiven Entzerrung enthält der entscheidungsgesteuerte Entzerrer 24 auch besondere Schaltkreise, um Trägerfrequenzerfassung und Phasennachlauf (in dem Fall von QAM-Modulation) oder Trägerphasennachlauf (Phasenrückgewinnung in dem Fall von VSB- Modulation) an entzerrten Konstellationspunkten durchzuführen bzw. zu erbringen, wobei ein Quadratur-Synthesizer bzw. Synthesegenerator und komplexer Mischer unter Kontrolle der Träger-Rückgewinnungsschleife benutzt wird, um Restträger-Offsets bzw. -Versätze und unmittelbare Phasen-Versätze bzw. -Offsets zu verfolgen bzw. aufzuspüren, wie sie beispielsweise durch Tuner-Mikrofone verursacht werden, was detaillierter unten beschrieben werden wird.
  • Der in 1 erläuterte Dual-Mode-QAM/VSB-Empfänger enthält weiter einen Vorwärts-Fehler ("error")-Korrektur(FEC) und -Decoderblock 32, der mit allen gewöhnlichen CATV-Standards und dem ATSC-terrestrischen Broadcast-Standard kompatibel ist. Im Speziellen implementieren die Annex-A/C-Decoder-Schaltkreise vier allgemeine Funktionen, Rahmen- Synchronisation, Faltungsentschachtelung, Read-Solomon-Fehlerkorrektur und Ent-Randomisierung bzw. Entzufallsverteilung. Harte Entscheidungen (hard decisions) werden dem Rahmensynchronisierer zugeführt, der an das invertierte Synchronisations-Byte-Muster ankoppelt, das konventionell in Fernsehdatenrahmen bereitgestellt ist. Nach Synchronisation wird das Daten-Interleaving bzw. -Verschachtelung durch einen Faltungs-Deinterleaver bzw. Faltungs-Entschachteler entfernt, der einen Ramsey-Typ III-Ansatz benützt. Datensymbole werden als nächstes an einen Read-Solomon-Decoder geliefert, der fähig ist, bis zu 8 Symbolfehler per RS-Block zu korrigieren, gefolgt durch Daten-Derandomisierung (derandomization), um die korrespondierende Zufalls- bzw. randomization-Operation des Modulators des Transmitters ungeschehen zu machen.
  • In dem Annex-B-Modus führt der Decoder typischerweise fünf allgemeine Funktionen aus und unterscheidet sich von dem Annex-A/C-Fall in erster Linie in seiner Verwendung von Trellis-Decodierung. Soft Decisions, das heißt weiche Entscheidung von dem Equalizer- bzw. Entzerrer-Schaltkreis des Empfängers werden dem Eingang eines Trellis-Decoders zugeführt, der als ein Maximum-Likelihood-Sequenzschätzer fungiert. Ausgegebene Sequenzen werden zu einem Rahmensynchronisierer und einem Derandomisations-Block geschickt, ähnlich den oben beschriebenen, in Verbindung mit Annex-A/C-Decodierung. Die Daten werden dann zu einem Read-Solomon-Decoderblock geschickt bzw. geführt, der fähig ist, 3 Symbolfehler pro RS-Block zu korrigieren. Ein Prüfsummen-Decoder identifiziert Blöcke mit unkorrigierbaren Fehlern und markiert einen Ausgangs- bzw. Output-MPEG-2-Datenstrom mit einem Transportfehler-Indikator(TEI)-Flag bzw. -Marker.
  • In der Praxis findet der Schwerpunkt der Kommunikation mit dem Dual-Mode-QAM/VSB-Empfänger 10 von 1 und die hauptsächliche Aktivität, die durch die verschiedenen funktionalen Blöcke bereitgestellt wird, auf Initiative eines Kanalwechsels statt. Auf die Detektion einer Kanalwechselanforderung hin entscheidet ein Host-Mikroprozessor bzw. Verarbeitungs-Mikroprozessor des Empfängersystems, ob der existierende 6-MHz-Kanal den angeforderten MPEG-Service bzw. -Dienst enthält oder ob ein anderer Kanal selektiert werden muss. In dem letzteren Fall befragt der Host-Mikroprozessor typischerweise seine Programmtabelle und könnte das Empfängersystem anweisen, einen Kanaltuner zu programmieren, um die geeignete Kanalfrequenz zu selektieren. Der Host-Mikroprozessor könnte dann an den Empfänger 10 jede kanalspezifische Konfiguration herunterladen, die womöglich angefordert wird, wie zum Beispiel die Konfiguration des Empfängers und FEC32 für den Empfang entweder eines terrestrischen (VSB) oder eines Kabel(QAM)-Kanals.
  • Nach dem Herunterladen der Konfiguration muss der Empfänger 10 eine Kopplung bzw. Verrastung erreichen, das heißt der Empfänger 10 muss seine Erfassungs- und Nachlaufschleifenschaltkrei se bzw. "acquisition/tracking loops" 30 mit der Frequenz und Phase eines entfernten Transmitters synchronisieren. Die Empfängerverrastung ist ein mehrstufiger Prozess, der im Allgemeinen für die verschiedenen Erfassungs-/Nachlaufregelkreisen bzw. -schleifen erlaubt, eine Verrastung in einer vorbestimmten Weise zu erreichen. Zum Beispiel wird den AGC-Schleifen bzw. -Regelkreisen im Allgemeinen erlaubt, zuerst ihre Verrastung zu erreichen, um sicherzustellen, dass der Signalpegel an dem Eingang zu dem A/D-Converter bzw. Umwandler 14 geeignet eingestellt wird. AGC-Bandbreiten werden anfänglich weit offen eingestellt, um die Erfassungszeit bzw. Verrastungszeit zu minimieren, und nachfolgend reduziert, um eine adäquate Nachverfolgung und minimales Rauschen zu erreichen.
  • Trägerfrequenzerfassung und Symbolsynchronisation bzw. Taktung (Baud-Timing bzw. Taktung) werden typischerweise ermöglicht nachdem die AGC-Schleifen ihre Verrastung erreicht haben. In Abhängigkeit vom speziellen Betriebsmodus (QAM oder VSB) können diese gemeinsam oder aufeinanderfolgend erhalten werden. In einer Weise, die in größerem Detail unten zu beschreiben ist, wird jeder Schleife bzw. jedem Regelkreis erlaubt, durch Verbreiterung bzw. Aufweiten der geeigneten Bandbreiten ihre Verrastung zu erreichen, so dass den Schleifen erlaubt wird, das Signal einzufangen. Auf diese Weise wird allmählich die Bandbreite reduziert, während die Verrastung erhalten wird. Wenn einmal Baud-Timing und Trägerfrequenz erfasst sind, wird eine Trägerphasenregelschleife aktiviert. Während die Trägerfrequenzregelschleife typischerweise fähig ist, eine grobe Phasenverrastung zu erreichen, ist ihre Fähigkeit, spontanes Phasenrauschen zu verfolgen, eingeschränkt. Eine Trägerphasenschleife stellt eine überlegene Fähigkeit zur Verfügung, Außerphasenrauschen zu verfolgen.
  • Wenn einmal das Empfängersystem 10 eine Verrastung erzielt bzw. erreicht hat, werden zurückgewonnene Daten an den FEC-Decoder 32 übermittelt bzw. geliefert. Der FEC 32 erzielt zuerst Knotensynchronisation, wenn es einen Trellis-Decodierer in dem selektierten bzw. ausgewählten Coding-Schema gibt, gefolgt von Rahmensynchronisation. Nach erreichter Rahmensynchronisation werden Derandomisation und De-Interleaving zusammen mit Read-Solomon-Decodierung durchgeführt. MPEG-2-Transportstrom-Synchronisation wird dann erreicht und Daten werden zu dem Ausgang für die Anzeige zugestellt bzw. ausgeliefert.
  • Die Trägerfrequenz-/Phasenrückgewinnungs- und Nachverfolgungs-Schleifen sind komplett digitale Regelkreise bzw. -schleifen, die gleichzeitig einen weiten Erfassungsbereich und eine große Fähigkeit zur Phasenstörnachverfolgung anbieten. Gemäß der vorliegenden Erfindung benutzen die Schleifen bzw. Regelkreise sowohl Pilotsignalnachverfolgung als auch entscheidungsgesteuerte Techniken, um den Winkel und die Richtung zur Phasen/Frequenzkompensation abzuschätzen. Die Schleifen werden durch Integral-Plus-Proportional-Filter gefiltert, in welchen der Integrator und lineare Koeffizienten des Filters programmierbar sind, um Mittel zur Einstellung von Schleifenbandbreiten bereitzustellen. Der Baud-Rückgewinnungs-Regelkreis enthält einen zeittaktfehler-diskriminanten Schleifenfilter, und einen digitalen Zeittaktrückgewinnungsblock, der einen digitalen Wiederabtaster kontrolliert. Wie es bei den Trägerregelschleifen der Fall war, so gibt die Zeittaktfehlerdiskriminante des Baud-Regelkreises einen neuen Wert für jedes Baud aus, das durch ein digitales integral-plus-proportionales Filter gefiltert wird, welches programmierbare Koeffizienten aufweist.
  • Gemäß der vorliegenden Erfindung ist das Dual-Mode-QAM/VSB-Empfängersystem 10 von 1 konfigurierbar, um sowohl mit den nordamerikanischen Digital-Kabelfernseh(QAM)- als auch digitalen terrestrischen Broadcast-Fernseh(VSB)-Standards sowie mit der Anwendung in einem Dual-QAM/VSB-Mode betriebsfähig zu sein. Es sollte ferner klar gemacht werden, dass VSB-Broadcasts einer von zwei separaten Typen sein könnten, und zwar entweder ein erster, terrestrischer Broadcast-Modus (auch als 8 VSB bezeichnet), der eine Nutzdatenrate von ungefähr 19,28 Mbps in einem 6-MHz-Kanal unterstützt, oder ein zweiter, Hochgeschwindigkeitsdatenraten-Modus (bezeichnet als 16 VSB), der eine Nutzdatenraten von ungefähr 38,57 Mbps unterstützt. Diese beiden Modi werden gut erklärt und beschrieben in dem ATSC-Digital-Fernseh-Standard, der durch das Advanced-Television-Systems-Committee (Komitee für fortgeschrittene Fernsehsysteme) herausgebracht wurde. Die VSB-Übertragung benötigt inhärent nur die Verarbeitung eines In-Phase(I)-Kanalsignals, das bei der Symbolrate abgetastet wird. Im Gegensatz dazu erfordert die QAM-Übertragung, dass der Empfänger sowohl In-Phase(I)-Kanalsignale als auch Quadratur-Phase(Q)-Kanalsignale verarbeitet, die bei ihrer Symbolrate abgetastet werden, typischerweise eine Hälfte von dem einer vergleichbaren VSM.
  • Ein Vergleich der spektralen Verteilung von QAM-modulierten Signalen und VSB-modulierten Signalen ist in 2 veranschaulicht. Jedem der Spektren für die QAM- und VSB-Fälle ist ein "Augen"-Diagramm zugeordnet, das den Signalinhalt sowohl für die I- und Q-Pfade bzw. -Komponenten veranschaulicht. Obwohl das VSB-Spektrum als die Summe eines realen Spektrums und seiner Hilbert-Transformierten betrachtet werden könnte, könnte das VSB-Spektrum ferner als ein frequenzverschobenes Offset-QAM(OQAM)-Spektrum betrachtet werden. Demgemäß wird der Dual-Mode-QAM/VSB-Empfänger 10 von 1 konfiguriert, um VSB-modulierte Signale entweder als VSB oder als OQAM zu be handeln, abhängig von den Wünschen der Systemkonfigurations-Ingenieure, wenn er im VSB-Modus ist.
  • 2 enthält ein Offset-QAM-Spektrum, dem sein korrespondierendes "Augen"-Diagramm zugeordnet ist, in welchem das charakteristische bzw. unverwechselbare Merkmal von OQAM offensichtlich ist. Insbesondere werden Signale auf dem Q-Pfad um eine Hälfte eines Symbols verzögert, so dass der Q-Pfad zeitlich von der Information auf den I-Pfad versetzt wird. Wie man in den VSB- und OQAM-Spektren von 2 sieht, und wie es insbesondere in dem VSB-Kanal-Belegungsdiagramm von 3 offensichtlicher wird, ist das Spektrum, das einen nominalen 6,0-MHz-Kanal belegt, im Allgemeinen flach, mit Ausnahme der symmetrischen Bandkantenregionen, wo eine nominale Quadratwurzel-Cosinusquadrat-Antwort in 620-kHz-Übergangsregionen 36 und 38 resultiert.
  • Der Dual-Mode-QAM/VSB-Empfänger gemäß der Erfindung ist fähig, auf übertragene Signale, die durch irgendeines der obigen Modulationsformate moduliert sind, mit im Wesentlichen denselben Schaltkreisen einzuwirken. Insbesondere, und wo es geeignet ist, behandelt der Empfänger VSB-modulierte Signale, als ob sie OQAM wären, wegen der Frequenzverschiebungsbeziehung zwischen ihnen. Wo Signale angefordert werden, um als VSB-Signale behandelt zu werden, enthalten Verarbeitungsblöcke einen Realzu-Imaginär-Konverterschaltkreis, insbesondere einen Hilbert-Transformationsfilter, der ein analoges Q-Pfad-Signal von dem VSB-realen I-Pfad erzeugt, um komplexe Schaltkreise zu benutzen, die direkt eine Fehlervektorgröße extrahieren.
  • Wo ein VSB-Signal als ein OQAM-Signal angesehen wird, enthalten die Verarbeitungsblöcke einen Zeittakt-Kompensationsschaltkreis, wie zum Beispiel einen Z–1/2-Transformationsschaltkreis, um die eine halbe Symbolverzöge rung inhärent in einer OQAM-Symbolperiode (und VSB-Symbolperiode) mit Bezug auf eine QAM-Symbolperiode unterzubringen. Die Zeittaktkompensation des Q-Anteils bzw. -Pfades eines OQAM-Signals erlaubt dem System, die Abtastrate FS/2 von VSB an die Abtastrate FS von QAM anzupassen. Wenn ein VSB-Signal demoduliert wird als OQAM, wird zusätzlich das empfangene VSB-Spektrum zum Basisband bei der Mittenfrequenz des Spektrums gemischt und der empfangene komplexe Datenstrom kann als ähnlich zu QAM betrachtet werden mit einem halben Symbolversatz zwischen den In-Phase- und Quadratur-Phase-Komponenten. Die effektive "Symbolrate" des VSB-Signals wird dabei halbiert, wodurch sie im Wesentlichen ähnlich zu QAM-Symbolraten gemacht wird und die Austauschbarkeit von Empfängerkomponenten-Verarbeitungsblöcken erlaubt.
  • Ein Pilotsignal 40, typischerweise ein 50-kHz-Pilotsignal, wird zu dem Spektrum durch eine Pilotsignaleinfügungsschaltung in allen Transmittern hinzugefügt, die gemäß dem Standard implementiert ist. Das Pilotsignal 40 ist typischerweise bei einer spektralen Position, 310 kHz von der unteren Bandkante, bereitgestellt, die für das unterdrückte Trägersignal in konventionellen NTSC-Übertragungen reserviert wurde. Dieses unterdrückte Trägersignal stellt ein Frequenz-Referenz-Signal zur Verfügung, an das sich NTSC-Empfänger ankoppeln können und das zur Trägerrückgewinnung benutzt wurde. Das Pilotsignal wird auch als "Pilot-Ton" und (irreführend) "Träger" bezeichnet.
  • Trägerrückgewinnung wird in herkömmlicher Weise mit Hilfe eins FPLL-synchronen Detektors durchgeführt, der integral sowohl die Frequenzschleife als auch einen Phasenregelkreis in einer Schaltung enthält. Die Frequenzschleife stellt einen weiten Frequenzeinfangbereich von annäherungsweise +/– 100 kHz zur Verfügung, während der Phasenregelkreis mit einer geringeren Bandbreite implementiert werden könnte, d.h. typischerweise weniger als 2 kHz. Weiterhin ist in dem ATSC-Digital-Fernsehstandard der empfohlene Ansatz zur Zurückgewinnung von Symbolzeittaktinformation, ein Datensegment-Synchronisationssignal zu benutzen, das ein VSB-Datensegment bildet, und welches zwischen jedes Segment aus 828 Symbolen eingefügt wird. Die sich wiederholenden Datensegment-Synchronisationssignale werden mit Hilfe eines Schmalbandfilters unter synchron detektierten Zufallsdaten detektiert. Aus den Datensegment-Synchronisationssignalen wird eine genau gephaste 10,76-MHz-Symbol-Clock bzw. -Taktzeit in herkömmlicher Wiese erzeugt.
  • Gemäß der vorliegenden Erfindung gewinnt der Dual-Mode-QAM/VSB-Empfänger 10 von 1 Timing- bzw. Synchronisationsinformation aus dem Pilot(ununterdrückten Träger)-Signal zurück, das in dem VSB-Signal enthalten ist, wobei die ATSC-Spezifikation vorsieht, dass das Pilotsignal nur für Trägerrückgewinnung benutzt wird.
  • Wenden wir uns nun 4 zu. Dort wird in vereinfachter, halb-schematischer Blockdiagrammform eine beispielhafte Ausführungsform einer einheitlichen Träger- und Zurückgewinnung- sowie Symbol-Synchronisationsschleifen-Architektur dargestellt, die in beiden Funktionen als "einheitlich" bezeichnet wird, wobei Frequenzeinstellung und Nachlauf sowie Symbolsynchronisation bzw. Timing (auch bezeichnet als "Baud-Recovery") in Antwort auf das Pilot(ununterdrücktes Träger)-Signal operabel sind. In der Ausführungsform von 4 wird ein Eingangs-IF-Spektrum mit Hilfe eines Analog-zu-Digital-Wandlers (A/D) digitalisiert und das resultierende digitale komplexe Signal wird einem komplexen Mischer 50 zugeführt, wo es mit einem komplexen Signal kombiniert wird, das eine charakteristische Frequenz fC gleich der Trägerfrequenz hat. Das resultie rende komplexe Signal wird durch ein Hochpassfilter und einen variablen Raten-Interpolator verarbeitet, die durch einen einzigen Verarbeitungsblock in dem Ausführungsbeispiel von 4 repräsentiert sind und mit HB/VID 52 bezeichnet sind. In einer Weise, die unten in größerem Detail beschrieben wird, wird Symbolsynchronisation bzw. -Timing mit Hilfe einer angekoppelten Baud-Schleife bzw. einem Baud-Regelkreis durchgeführt, um Symbolsynchronisationsinformation dem variablen Raten-Interpolator (VID)-Teil des HB/VID-Filters 52 zur Verfügung zu stellen. Auf die Interpolation folgend werden Basisband-IF-Signale durch ein Quadratwurzel-Nyquist-Filter verarbeitet, das einen programmierbaren Flankenabfall bzw. eine Dämpfung α von ungefähr 11 bis ungefähr 18% hat. Das Quadratwurzel-Nyquist-Filter ("square root Nyquist (low pass)") 54 ist weiterhin derart ausgebildet, das es eine bestimmte Grenzfrequenz hat, die eine spezifische Beziehung zu der VSB-Pilotfrequenz fC aufweist, wenn das VSB-Spektrum die Mitte bei DC aufweist. In einer Weise, die unten in näherem Detail beschrieben werden soll, wird diese bestimmte Grenzfrequenz gewählt, diese bestimmte Beziehung zu haben, damit sowohl die Trägerrückgewinnung als auch die Symbolsynchronisationsrückgewinnung auf einer VSB-Pilotfrequenz-Verbesserungs-Methodik basieren könnte.
  • Ein NTSC-Sperrfilter 56 wird in dem Signalpfad bereitgestellt, damit Interferenzkomponenten, die durch die Luma, Chroma, und Audio-Subträger repräsentiert werden, die in NTSCterrestrischen Broadcast-Systemsignalen vorhanden sind, aus dem digitalen Datenstrom vor den Daten entfernt werden, die dem Equalizer bzw. Entzerrer des Empfängersystems zugeführt werden. Das NTSC-Sperrfilter 56 ist ein komplett digitales, programmierbares Notch-Filter bzw. schmalbandiges Bandsperrfilter, das bei spezifischen, vorbestimmten Frequenzen, die zu den Luma, Chroma- und Audio-Subträgerspitzen korrespondieren, ganz schmale Einkerbungen aufweist. Obwohl das NTSC- Sperrfilter 56 dazu vorgesehen ist, unerwünschte NTSC-Nachbarkanal-Interferenz-Komponenten zu entfernen, sind die Charakteristika und das Design des NTSC-Sperrfilters 56 derart, dass es dazu benutzt werden kann, jede Form von Interferenzkomponente zu entfernen, die eine deterministische Beziehung zu einem bestimmten Eingangsspektrum aufweist.
  • Auf die Filterbank folgend wird das Eingangsbasisbandsignal einem zweiten Mixer 58 zugeführt, wo es mit einem Korrektursignal kombiniert wird, das in einer Weise – wie unten in größerem Detail zu beschreiben ist – erzeugt wird, so dass sicherstellt ist, dass das Spektrum ungefähr bei Null passend zentriert wird.
  • Auf diese Weise wird deutlich, dass es zwei Stufen bzw. Abschnitte für Trägergewinnung bzw. Akquisition gibt. Eine erste Stufe, bezeichnet mit "äußerer Stufe" (oder "äußerer Schleife"), sorgt für die Mischung des empfangenen digitalisierten Spektrums herunter zum Basisband. Diese könnte richtigerweise mit "Nachlaufschleife" bezeichnet werden. Daneben gibt es eine zweite Korrekturstufe, bezeichnet mit "innerer Schleife", welche eher als eine Synchronisationsschleife bzw. Einrastschleife bzw. Einstellregelkreis funktioniert und welche einen Korrekturfaktor dem Spektrum bereitstellt, um sicherzustellen, dass das Spektrum genau zentriert wird. Zusätzlich wird der Korrekturfaktor von der inneren Schleife zu der äußeren Schleife "geleaked" bzw. durchgelassen, damit die innere Schleife mit einer weiten Bandbreite, typischerweise in dem 100-kHz-Bereich, konstruiert werden könnte, um eine schnelle Einrastung bereitzustellen. Korrekturfaktoren werden zu der äußeren Schleife derart durchgelassen, dass die äußere Schleife mit einer relativ schmalen Bandbreite konstruiert werden kann, um eine genauere Nachlauffähigkeit bereitzustellen, wenn einmal der Träger eingestellt bzw. erreicht worden ist.
  • Ein Trägerphasendetektor ("carrier PD") 60 ist angekoppelt, um ein Eingangssignal von einem Nyquist-Vorfilter ("Nyquist prefilter (hi pass)") 62 zu empfangen, das wiederum angekoppelt ist, um komplexe Signale von einem Knoten bzw. Verzweigungspunkt zwischen dem zweiten Mischer 58 und dem Equalizer bzw. Entzerrer 64 des Empfängers zu empfangen. Das Nyquist-Vorfilter 62 ist als ein Hochpassfilter mit einer Grenzfrequenz bei derselben spezifischen bzw. bestimmten charakteristischen Frequenz wie die Grenzfrequenz konstruiert bzw. ausgebildet, die für das Tiefpass-Quadratwurzel-Nyquist-Filter 54 festgelegt ist. Das Quadratwurzel-Nyquist-Filter 54 und das Nyquist-Vorfilter 62 arbeiten in Kombination, um ein äquivalentes Filter zu definieren. Dieses arbeitet zum Festlegen der Pilot-Ton-verbesserten Takt- bzw. Synchronisations-Rückgewinnungscharakteristika des Empfängers entsprechend der vorliegenden Erfindung. Komplexe, vorgefilterte Signale werden dem Eingang des Trägerphasendetektors zugeführt, der eine 6-Bit-Frequenz-Fehlerdiskriminante zur Verwendung in der Schleife bzw. in dem Regelkreis erzeugt. Die SGN-Aufgaben bzw. Funktionen dieser 6-Bits werden extrahiert und gleichzeitig an ein inneres Schleifenfilter ("LF inside") 66 und an ein äußeres Schleifenfilter ("LF outside") 68 appliziert bzw. angelegt. Das innere Schleifenfilter 66 steuert einen inneren Synchronisations- bzw. Taktreferenzschaltkreis, wie zum Beispiel einen direkten digitalen Frequenz-Synthesizer bzw. Synthesegenerator (DDFS), der auch als ein spannungsgesteuerter Oszillator (VCO) oder als ein numerisch gesteuerter Oszillator (NCO) realisiert werden könnte. Ebenso steuert das äußere Schleifenfilter 68 einen äußeren Synchronisations- bzw. Takt-Referenzschaltkreis 72, der auch passend als ein DDFS, VCO oder als ein NCO ("outside NCO") realisiert werden könnte. Wie bereits vorher erwähnt, arbeitet die äußere oder zentrierende Schleife zur Festlegung eines komplexen Signals, das als sin-ΩCt und cos-ΩCt ausgedrückt werden könnte, wobei ΩCt die Pilot-(Träger) Frequenz repräsentiert. Da die Pilot-(Träger-)Frequenz fC gegeben ist, ist ihre Position in dem Frequenzraum in Bezug auf jede Abtastfrequenz fS deterministisch bzw. bestimmt. Wenn daher ein Empfängersystem wünscht, seine Synchronisations- bzw. Taktfrequenz mit einer bestimmten FS zu koppeln bzw. zu verrasten, die eine feste Beziehung mit einer bekannte FC hat, wie in dem Fall der ATS-Standardsignale, muss es nur einen Phasenregelkreis verwenden, der den Pilot-Ton verfolgt. Axiomatisch wird das Pilotsignal bei der korrekten Position bzw. Stelle in dem Spektrum erscheinen, wenn die Abtastfrequenz FS richtig ist. Das Pilotsignal wird zu einer niedrigeren Frequenz ausgehend von seiner erwarteten Frequenzposition verschoben werden, wenn die Abtastfrequenz fS zu hoch ist. Umgekehrt wird in dem Fall, wo die Abtastfrequenz fS zu niedrig ist, das Pilotsignal erscheinen, als ob es ausgehend von seiner erwarteten Frequenzposition in dem Spektrum zu einer höheren Frequenzposition verschoben worden ist.
  • Ein spezieller Fall, der die Realisierung der Pilot-Tonverbesserten Trägerrückgewinnung einfacher macht, ergibt sich, wenn die Abtastfrequenz fS derart gewählt wird, dass sie dem Vierfachen der Pilotfrequenz fC entspricht, wenn ein VSB-Spektrum seinen Mittelpunkt bei Null hat. Wenn das Spektrum zentriert ist, wird folglich für das Pilotsignal erwartet werden, dass es bei fC auftritt. Entsprechend der Verfahrensweise der vorliegenden Erfindung werden die inneren und äußeren Schleifen nach dem Auftreten des Pilot-Tons bei einer Frequenz von fS/4 suchen. Diese spezielle Realisierung ist in dem semischematischen Blockdiagramm von 5 und in dessen korrespondierenden Spektrum-Diagrammen von 6 veranschaulicht.
  • Wie vorstehend erwähnt, enthält das Empfängersystem ein frequenzmoduliertes Quadratwurzel-Nyquist-Tiefpassfilter 54 in Kombination mit einem Hochpass-Nyquist-Vorfilter 62, was in Kombination als ein einziges äquivalentes Filter bzw. Ersatzfilter 74 angesehen werden könnte. Sowohl das Quadratwurzel-Nyquist-Filter 54 als auch das Nyquist-Vorfilter 62 sind mit Grenzfrequenzen von fS/4 ausgebildet. Auf diese Weise, und wie in den Spektrum-Diagrammen von 6 indiziert, gibt das Hochpass-Nyquist-Vorfilter 62 ein resultierendes Hoch- und Tiefpass-Spektrum aus, von denen jedes bei FS/2 seinen Mittelpunkt hat. Wenn die Spektren des Quadratwurzel-Nyquist-Filters 54 und des Nyquist-Vorfilters 62 überlagert werden (aufsummiert werden, wie dies der Fall mit einem Ersatzfilter bzw. äquivalentem Filter 74 sein würde), ist das resultierende Signal eine symmetrische Wellenform bzw. "waveform", die bei FS/4 ihren Mittelpunkt hat. Dabei ist jedes der beiden Spektren um den Pilot-Ton herum und symmetrisch in Bezug auf den Pilot-Ton zentriert, wenn die Pilot-Tonfrequenz fC = fS/4 ist. Da das Pilotsignal so konzipiert ist, dass es innerhalb eines Übergangsbandes des Spektrums zentriert wird, definiert folglich die Kombination des Quadratwurzel-Nyquist-Filters 54 und des Nyquist-Vorfilters 62 ein äquivalentes Filter bzw. Ersatzfilter 74, das ein Ausgangssignal symmetrisch in der Nähe des Pilot-Tons zur Verfügung stellt, wenn der Pilot-Ton (Träger) passend erfasst worden ist. Wenn das Ausgangssignal des Ersatzfilters um die Pilotfrequenz fC herum symmetrisch ist, heißt das folglich, dass die resultierende Wellenform als ein reines sinusoidales bzw. sinusförmiges Signal dargestellt werden kann, für das nur Nulldurchgänge durch den Trägerphasendetektor (60 von 4) untersucht bzw. ausgewertet werden müssen. Wenn die Abtastfrequenz fS zu hoch ist, wird nicht nur beobachtet, dass das Pilotsignal bei einer niedrigeren Frequenz als seine erwartete Frequenzposition erscheint, sondern die Symmetrie der resultierenden Wellenform von dem "äquiva lenten" Filter 74 wird auch aufgrund der nicht-zentrierten Platzierung des Pilot-Tons gestört sein. Wenn die Abtastfrequenz fS zu niedrig ist, wird ebenso das Erscheinen des Pilotsignals bei einer höheren Frequenz als bei seiner erwarteten Frequenzposition beobachtet, wodurch auch die Symmetrie des Ausgangssignals des äquivalenten Filters in eine Richtung entgegengesetzt zum vorausgehenden Fall gestört wird. Der Trägerphasendetektor (60 von 4) ermittelt die Position des Pilot-Tons in Bezug auf die Abtastfrequenz und stellt dem inneren Schleifenfilter (66 von 4) und dem äußeren Schleifenfilter (68 von 4) geeignete Korrektursignale bereit.
  • Während der Initialisierung kann man bestimmte Annahmen über das Pilotsignal machen, da seine Frequenz-fC-Position in Bezug auf das Spektrum deterministisch ist. Während die innere oder Einrastschleife den Pilot-Ton erfasst, nimmt folglich die äußere oder zentrierende Schleife an, dass kein Frequenzversatz in das Spektrum eingeführt worden ist und betreibt den DDFS (oder VCO, oder NCO) in einem "flywheel"- bzw. "Schwungrad"-Modus. Da das IF-Eingangssignal bei 6 MHz zentriert ist, arbeitet die äußere Takt- bzw. Synchronisationsreferenz (("DDFS outside") 72 von 4) auch bei 6 MHz bis zu dem Zeitpunkt, zu dem die innere Schleife fähig ist, den Träger zu erfassen und jede so erhaltene Frequenzversatzinformation an das äußere Schleifenfilter (68 von 4) zum Erzeugen geeigneter Kontroll- bzw. Steuersignale für die Synchronisations- bzw. Taktreferenz (72 von 4) der äußeren Schleife durchzulassen bzw. zu "leaken".
  • Nun auf 4 zurückkommend, stellt das Nyquist-Vorfilter 62 ferner ein komplexes Eingangssignal an eine Baud-Schleife (auch als "Symbolsynchronisations- bzw. Symboltaktschleife" bezeichnet) bereit, die Symbolsynchronisationsinformation an den variablen Bitrateninterpolator bzw. "variable rate inter polator" 52 liefert. Die Baud-Schleife enthält passend einen Baud-Phasendetektorschaltkreis 76, der wiederum an ein Baud-Schleifenfilter 78 gekoppelt ist, das die Funktionsweise bzw. Arbeit eines Baud-Synchronisations-Erzeugungsschaltkreises 80, wie zum Beispiel eines DDFS, VCO oder NCO kontrolliert bzw. steuert.
  • Eine weitere Realisierung einer Baud-Schleife ist in dem vereinfachten, semi-schematischen Übersichts-Blockdiagramm von 7 veranschaulicht. Die Realisierung der Baud-Schleife, die in 7 dargestellt ist, ist allgemein ähnlich zu der, die in dem Einrast- bzw. Erfassungs- und Nachlaufschleifendiagramm von 4 dargestellt ist. Sie enthält in passender Weise einen Baud-Phasendetektor, der angekoppelt ist, um komplexe Signale I_pref und Q_pref von dem Nyquist-Vorfilter zu empfangen. Der Baud-Phasendetektor 76 könnte als ein Synchronisations- bzw. Taktratenfehlerdiskriminator realisiert werden, der für jedes Baud einen neuen Wert ausgibt, der wiederum durch ein digitales Integral-Plus-Proportional-Tiefpassfilter bzw. "digital integral-plus-proportional low pass filter" 78 gefiltert wird. Das gefilterte Signal wird bei einem Aufsummierknotenpunkt 80 mit einem Offset- bzw. Versatzwort aufsummiert, das als "Baud-Frequenzkontrollwort" bzw. "baud frequency control word" oder SCW bezeichnet wird. Es wird benutzt, um den Betrieb bzw. die Funktion eines Baud-numerisch gesteuerten Oszillators bzw. "baud numerically controlled oscillator" (NCO) 82 zu kontrollieren bzw. zu steuern. Die Schleife wird einmal pro Baud aktualisiert, aber nur, wenn eine Sinus-Änderung entweder auf die I- oder Q-Entscheidungsdaten hin seit dem vorherigen Baud eingetreten ist. Der Aufsummierknotenpunkt 80 und das Frequenzkontrollwort werden bereitgestellt, um die Baudschleife auf jedwede bekannte Offsets bzw. Versätze einzustellen, die zum Beispiel aus der Vorgeschichte der Kommunikation zwischen dem Empfänger und einer bestimmten entfernten Transmittereinheit gewonnen worden sind.
  • 8 ist ein halbschematisiertes Blockdiagramm einer exemplarischen Realisierung des Baud-Phasendetektors 76 von 7. In der exemplarischen Ausführungsform eines Baud-Phasendetektors von 8 ist das Eingangssignal in die Baudschleife das komplexe Ausgangssignal des Nyquist-Vorfilters, I_pref und Q_pref. Das Signal von dem I-Pfad bzw. von der I-Komponente könnte entweder durch ein Verzögerungselement 90 um eine Symbolperiode versetzt sein oder alternativ dazu direkt den übrigen Schaltkreiselementen des Baud-Phasendetektors durch eine Selektion MUX92 zur Verfügung gestellt sein. In dem Fall, wo der Baud-Phasendetektor ein VSB-Signal erzeugt, wird eine einzelne Symbolverzögerung für Signale auf dem I-Zweig bzw. I-Pfad hinzugefügt. In dem Fall, wo der Baud-Phasendetektor QAM-Signale erzeugt, ist es nicht erforderlich, eine Symbolverzögerung entweder dem I- oder Q-Zweig bzw. der I- oder Q-Komponente hinzuzufügen, da die I- und Q-Komponenten eines Symbols innerhalb einer Symbolperiode aufeinander ausgerichtet bzw. aufeinander abgeglichen bzw. abgestimmt sind. Es sollte auch angemerkt werden, dass eine einzelne Symbolverzögerung zu den Signalen auf dem I-Pfad bzw. I-Zweig hingefügt wird, in dem die I-Signale durch das Verzögerungselement 90 hindurchgeführt werden, wenn VSB-Signale als OQAM verarbeitet werden. Die Verzögerungsselektion bzw. -Auswahl wird durch den MUX 92 in Reaktion auf ein QAM/OQAM(VSB)-Signal gemacht, welches durch einen "off-board"-Kontroll-Mikroprozessor bereitgestellt wird.
  • Nach ihrem Eingang wird das Vorzeichen der Symbole auf den I- und Q-Pfaden bzw. -Zweigen durch einen ersten Vorzeichenlogikschaltkreis 94 bestimmt. Das Vorzeichen der Eingangssignale wird in einem Mischer 104 mit dem Ausgang eines zweiten Vorzeichenlogikschaltkreises 102 gemischt, der das Vorzeichen von Signalen bestimmt, die auf den I/Q-Pfaden bzw. -Zweigen auftreten, nachdem sie durch zwei sequentielle Verzögerungselemente 96 und 98 hindurchgeführt worden sind. Ein dritter Vorzeichenlogikschaltkreis 100, der zwischen den zwei Verzögerungselementen 96 und 98 angeordnet ist, stellt ein Ausgangssignal an einen zweiten Mischer 106 bereit, wo es mit dem Ausgangssignal des ersten Mischers 104 kombiniert wird. Das Ausgangssignal des zweiten Mischers 106 für sowohl den I- als auch den Q-Signalpfad wird durch einen Summierschaltkreis 108 aufsummiert und dem Tiefpassfilter (Bezugszeichen 78 von 7) der Baud-Schleife zur Verfügung gestellt. Dies bedeutet, dass die Baud-Schleife einmal pro Baud aktualisiert wird, aber nur, wenn ein Vorzeichenwechsel entweder aufgrund der I- oder Q-Entscheidungsdaten seit dem vorherigen Baud eintritt. Die Vorzeichen der zwei vorhergehenden Symbole werden durch Vorzeichenlogikschaltkreise 100 und 102 ermittelt bzw. berechnet, während das Vorzeichen des gegenwärtigen bzw. momentanen Symbols durch den Vorzeichenlogikschaltkreis 94 ausgewertet bzw. berechnet wird. Wenn zum Beispiel zwei sequentielle Symbole bestimmte Phasenbeziehungen derart aufweisen, dass sie als in eine positive Richtung rotiert bzw. gedreht (das heißt, ein positives Vorzeichen haben) charakterisiert werden könnten, und ein nachfolgendes Symbol eine Phasenrotation bzw. Phasendrehung in die entgegengesetzte Richtung (ein negatives Vorzeichen aufweisend) zeigt, wird die Kombination der Vorzeichen des ersten und dritten Symbols im Mischer 104 verknüpft, um ein negatives Vorzeichen zu ergeben, und dieses wird im Mischer 106 mit dem Vorzeichen des zweiten Symbols kombiniert, um letztendlich in einem negativen Vorzeichen zu resultieren. Dieses Ergebnis indiziert einen Übergang der Phasenbeziehungen des vorherigen Symbols und wird daher an das Schleifenfilter zur Kontrolle bzw. Steuerung des Baud NCO übermittelt werden.
  • Die Synchronisations- bzw. Zeittaktfehlerdiskriminante, wie sie durch die Signale repräsentiert wird, die durch den Summierknotenpunkt 108 ausgegeben werden, wird daher durch Werte von –1, 0 oder +1 dargestellt, wobei 0 entweder den Fall kennzeichnet, wo I und Q in Zeit und in Phase angepasst bzw. abgestimmt sind, oder den Fall, wo I und Q nicht miteinander abgestimmt bzw. abgeglichen sind, ungeachtet ihrer nominalen Phasenbeziehung. In diesem letzten Fall sind ungleiche Symbole nicht notwendigerweise Indikativ für Baud-Synchronisation bzw. Baud-Zeittaktung, sondern eher eine andere Form von Fehler, dessen Kompensation nicht die Funktion der Baud-Schleife ist.
  • Momentan zurückkommend zu der vereinfachten architektonischen Veranschaulichung einer beispielhaften Ausführungsform des Dual-Mode-QAM/VSB-Transceivers von 1 wird angenommen, dass die Quadratwurzel-Nyquist-Filter 22 unfähig sind, ISI-Komponenten aufgrund mangelhafter Kanalcharakteristika zu entfernen, wohingegen sie sicherstellen, dass es keine Intersymbol-Interferenz (ISI) über einen perfekten Kanal gibt. Nach dem Filterblock, der durch die HB/VID-20-, Quadratwurzel-Nyquist-22- und NTSC-28-Filter repräsentiert wird, stellt der Dual-Mode-QAM/VSB-Empfänger dementsprechend einen entscheidungsgesteuerten Equalizer bzw. Entzerrer bereit, der sowohl einen Vorwärts-Equalizer als auch einen entscheidungsrückgekoppelten Equalizer zum Entfernen solcher ISI-Komponenten umfasst. In der beispielhaften Ausbildungsform könnte der angepasste Equalizer 24 als ein 496-Tap- bzw. Abgriffentscheidungsgesteuerter Equalizer mit 64-Real/16 komplexe Vorwärts(FFE)-"Taps" bzw. Abgriffen und 432-Real/108 komplexe Rückkoppel(DFE)-"Taps" bzw. Abgriffen ausgebildet sein, welcher ausreichend ist, um ISI zu entfernen, die durch ungünstige Koaxialkabel und terrestrische Broadcastkanäle hervorgerufen werden. Zusätzlich zur adaptiven Entzerrung enthält der adaptive Entzerrer bzw. Equalizer 24 auch Schaltkreise zum Durchführen von Phasenrückgewinnung an entzerrten Konstellationspunkten, indem er einen Quadratur-Synthesizer bzw. -Synthesegenerator und komplexen Mischer unter der Kontrolle einer Trägerrückgewinnungsschleife benutzt, um Restträgerversätze und momentane bzw. augenblickliche Phasenversätze, wie sie durch Tunermikrophonie hervorgerufen werden, aufzuspüren. Ferner ist der adaptive Equalizer 24 derart ausgebildet, dass dieselbe Hardware sowohl für QAM- als auch VSB-Applikationen bzw. -Anwendungen konfigurierbar ist, wobei eine komplexe Realisierung für QAM und eine reale Implementierung für VSB benutzt wird. Im Fall von QAM-modulierten Signalen wird sowohl Trägerfrequenz als auch Phasenrückgewinnung durch Schaltkreise durchgeführt, die innerhalb des adaptiven Equalizerblocks 24 enthalten sind. Im Fall von VSB-modulierten Signalen enthält die Equalizer-Sektion ferner Schaltkreise zur Durchführung von Trägerphasenrückgewinnung. Da der adaptive Equalizer entscheidungsgesteuerte Schaltkreise enthält, ist er insbesondere recht zugänglich für entscheidungsgesteuerte Rückgewinnungstechniken. Für QAM sind I und Q zeitlich übereinstimmend. Wenn also I und Q gemischt werden, sind sowohl der Entscheidungsvektor als auch der Phasenversatz direkt erhaltbar.
  • Für VSB (oder OQAM) sind I und Q durch eine einzelne Symbolperiode voneinander versetzt. Folglich muss einiges an Phasenrotationsmetrik festgelegt werden, bevor I und Q dem Equalizer bzw. Entzerrer zugeführt werden. Wie oben in Verbindung mit 8 beschrieben wurde, setzt die Baud-Schleife I und Q künstlich in Phase, durch die initiale Verzögerungsstufe (90 von 8), die auf dem I-Pfad angeordnet ist.
  • Nun zu 9 kommend: Dort ist ein vereinfachtes, semischematisiertes Blockebenendiagramm des beispielhaften Dual-Mode-QAM/VSB-Empfängers dargestellt, das Details der Konstruktion und Anordnung des adaptiven Equalizers 24 enthält bzw. umfasst, der entscheidungsgesteuerte VSB-Phasennachlauf- bzw. Phasenverfolgungs- und entscheidungsgesteuerte QAM-Frequenzerfassungs- sowie Phasennachlauf-Schleifen entsprechend der vorliegenden Erfindung aufweist. Wie in dem Ausführungsbeispiel von 9 veranschaulicht, enthält der adaptive Equalizer einen Vorwärts(FFE)-Block 110, der konfiguriert ist, um Symbol abgestimmte bzw. abgeglichene komplexe Signale zu empfangen, die im Basisband zentriert sind. Das FFE 110 ist entweder als ein 64-"Tap" bzw. -Abgriff reales FFE für VSB-Applikationen oder als ein 16-"Tap" bzw. -Abgriff komplexes FFE geeignet ausgebildet bzw. konstruiert, wenn dieses in Verbindung mit QAM-modulierten Signalen verwendet wird. Trägerphasenausrichtung bzw. -Synchronisation und/oder Trägerfrequenz-/Phasen- Ausrichtung bzw. -Synchronisation wird in einem Mischer 112 durchgeführt, der Signale von dem FFE 110 empfängt und sie mit einem Synchronisations- bzw. Zeittaktreferenzsignal kombiniert, das durch einen Zeittaktreferenzschaltkreis 114 wie zum Beispiel einen numerisch gesteuerten Oszillator (NCO), einen spannungsgesteuerten Oszillator (VCO) oder einen direkten digitalen Frequenz-Synthesizer (DDDFS) erzeugt wird. Zeitlich festgelegte bzw. getaktete Signale werden dann einem "Slicer" bzw. Zerschneider 116 bereitgestellt, der in Verbindung mit einem entscheidungsrückgekoppelten (DFE) Block 118 arbeitet. Diese stellen zusammen sowohl harte Entscheidungsinformationen ("hard decision Information") bezüglich von Konstellationszuständen als auch Fehlerinformationen bezüglich von Unterschieden zwischen der tatsächlichen Signalzustandskurve relativ zu einer idealen Signalzustandskurve bereit.
  • Fehlersignale, die in dem Equalizer entwickelt bzw. erzeugt wurden, werden entweder durch einen QAM-Phasendetektor 120 oder einen VSB-Phasendetektor 122 in Abhängigkeit davon hindurchgeführt, wie das ankommende bzw. eingehende Signal moduliert worden ist. Die Auswahl zwischen dem QAM-Phasendetektor 120 und dem VSB-Phasendetektor 122 ist eine Funktion eines Multiplex- bzw. Mehrfachschaltkreises 124, der in Reaktion auf ein QAM/VSB-kontrolliertes Signal arbeitet, das durch einen "off-chip"-Mikroprozessor bereitgestellt wird. Ein zweiter Multiplex-Schaltkreis 126 koppelt den Ausgang des QAM-Phasendetektors 120 und des VSB-Phasendetektors 122 an ein Tiefpassfilter 128, das wiederum Kontroll- bzw. Steuersignale für den Synchronisations- bzw. Zeittaktreferenzschaltkreis 114 erstellt. Auf diese Weise kann der Dual-Mode-QAM/VSB-Empfänger dadurch charakterisiert werden, dass er vier separate und verschiedene Synchronisationsschleifen bzw. Regelkreise aufweist, die in verschiedenen Kombinationen in Abhängigkeit davon arbeiten, ob das eingehende Signal VSB oder QAM ist.
  • Insbesondere enthält das Mehrfach-Schleifen- Synchronisationssystem eine erste Schleife bzw. einen ersten Regelkreis, der auch als innere Schleife bezeichnet wird, die passend das Nyquist-Vorfilter 62, den Trägerphasendetektor 60, ein inneres Schleifenfilter 66 und einen inneren Synchronisations-Erzeugungsschaltkreis wie zum Beispiel einen NCO ("NCO outside"), VCO oder DDFS ("DDFS inside" 70) enthält. Die innere Schleife funktioniert als eine Breitband-Erfassungsschleife zur Frequenzrückgewinnung auf dem Trägersignal in einer Weise wie oben beschrieben. Das Mehrfachschleifensystem enthält ferner eine zweite Schleife, auch als äußere Schleife bezeichnet, die den Trägerphasendetektor 60 mit der inneren Schleife teilt und die als eine Schmalband- Zentrierungsschleife, auch für Frequenzrückgewinnung auf dem Pilotsignal, funktioniert. Die dritte Schleife des Mehrfachschleifensystems ist die Baud-Schleife, die zur Festlegung von Symboltaktung bzw. -timing arbeitet. Wie oben beschrieben wurde, arbeitet die erste Schleife, die innere oder Erfassungsschleife, nur, wenn das empfangene Signal ein VSB-Signal ist. Die vierte Schleife des Mehrfachschleifensystems, das QAM- und VSB-Detektoren 120 und 122 in Kombination mit einem Lopez-Filter 128 und beispielhaft NCO 114 enthält, wirkt als die Frequenz-Rückgewinnungs-Erfassungsschleife im QAM-Fall sowie auch als die Phasennachlaufschleife sowohl für den VSB- und QAM-Fall. Wie in Zusammenhang mit den inneren und äußeren Schleifen oben beschrieben wurde, werden die Phasenkorrekturen, die durch den QAM-Phasendetektor 120 erzeugt wurden, zu dem Schleifenfilter 68 der äußeren Schleife auf der Basis von einem 1-Bit pro Periode durchgelassen bzw. "geleakt", so dass eine grobe Korrektur der äußeren Schleife zur Verfügung gestellt wird, um die äußere Schleife mit einer schmalen Bandbreite zu konstruieren, um Zentriergenauigkeit zu erhalten.
  • In der beispielhaften Trägerrückgewinnungsschleife von 9 wendet eine bestimmte Form der Phasendetektion Symbole mit denselben Zeitstempeln für jeden Phasenfehlerausdruck an, so dass Erfassen und Nachverfolgen von Trägerfrequenzversatz zusätzlich zum Nachlauf bzw. zum Aufspüren des Trägerphasenversatzes ermöglicht ist. Herkömmlich nützen VSB-Systeme jedes zweite folgende Symbol für die Phasendetektion, wobei die zwei Symbole einen einzelnen Symbolversatz repräsentieren bzw. darstellen. Aufgrund dieses bestimmten Zeitversatzes ist die resultierende Trägerschleife ungenügend, Trägerfrequenzerfassung und Nachlauf durchzuführen, sowie auch anfälliger für Eigenphasenrauschen, das während der Phasendetektion im Vergleich zu einer äquivalenten QAM-Phasendetektion eingeführt wird.
  • 10 ist ein vereinfachtes Blockdiagramm eines Trägerrückgewinnungsnetzwerks, wie es zum Beispiel in einem Dual-Mode-QAM/VSB-Empfänger realisiert werden könnte. Das Trägerrückgewinnungsnetzwerk enthält einen Phasendetektor 130, der ausgebildet ist, In-Phase I- und Quadratur-Phase Q- Eingangssignale zu empfangen. Das In-Phase-Signal sollte zweimal pro Symbol sowohl bei der In-Phase-Symbolabtastzeit als auch bei der Quadratur-Phase-Abtastzeit abgetastet worden sein. Das In-Phase-Signal wird dann 1 zu 2 demultiplext, um zwei Informationsströme zu erzeugen, die mit I und XI bezeichnet sind, wobei das I In-Phase-Symbole darstellt, die bei der In-Phase-Abtastzeit abgetastet wurden, und das XI Zwischensymbolpunkte bzw. "mid-symbol points" darstellt, die bei der Quadratur-Phase-Symbolabtastzeit abgetastet wurden.
  • In ähnlicher Weise wird das Quadraturphasesymbol Q, das zweimal pro Symbol abgetastet worden ist, 1 zu 2 demultiplext, um zwei Informationsströme zu erzeugen, die Quadraturphasesymbole (Q) und deren Zwischen-Punkt-Symbole bzw. "mid-point symbols" (XQ) jeweils darstellen. Wenn ein In-Phase-Signal demultiplext wird, um ein Symbol (I) zu erzeugen, wird entsprechend das Quadraturphasesignal demultiplext, um seinen Zwischensymbolpunkt bzw. "mid-symbol point" (XQ) zu erzeugen, und umgekehrt.
  • Nach dem Demultiplexen werden sowohl die In-Phase- als auch Quadraturphasesymbole in den jeweiligen Entscheidungs-Vorrichtungsblöcken 136 und 138 decodiert, um Symbolentscheidungen I mit einem "I" und "Q" jeweils zu erzeugen. Der ursprüngliche Abtastwert I und Q wird arithmetisch kombiniert mit den Entscheidungen "I" und "Q" in jeweiligen Addierern 140 und 142, um einen Fehlerausdruck EI und EQ jeweils für den I-Pfad und den Q-Pfad zu erzeugen.
  • Phasenfehlerausdrücke werden erzeugt, und zwar einer für jeden Pfad, wie zum Beispiel PI und PQ, indem jeweils das Produkt eines bestimmten Pfadfehlerausdrucks genommen wird und mit dem korrespondierenden Zwischensymbolpunkt bzw. "mid-symbol point" des Pfads multipliziert wird. Zum Beispiel ist der Phasenfehlerausdruck für den I-Pfad, PI gleich der Größe bzw. Beziehung (I–"I")·XQ.
  • Alternativ könnte der Phasenfehlerausdruck PI auch als (I-"I")·sign(XQ) symbolisiert bzw. dargestellt werden. In ähnlicher Weise kann der Phasenfehlerausdruck für den Q-Pfad als ("Q"–Q)·XI, oder ("Q"–Q)·sign(XI) ausgedrückt werden. In jedem dieser Fälle haben das I, "I" und XQ in jeder I-Pfad-Phasenfehlerausdruck-Berechnung denselben Zeitindex. Dies gilt auch für die Q, "Q" und XI für jede Q-Pfad-Phasenfehlerausdruck-Berechnung. Auf diese Weise sollte es ein korrespondierendes Paar von PI und PQ Phasenfehlerausdrücken pro Symbol geben, die einen Versatz darstellen, der gleich dem Versatz zwischen den Anfangs-I- und -Q-Signalen ist.
  • Entsprechend der beispielhaften Ausführungsform von 10 wird jedes Paar von PI- und PQ-Phasenfehlersignalen ferner im Multiplexer 148 gemultiplext, um zwei aufeinanderfolgende Phasenfehlerausdrücke für jedes Symbol zu erzeugen, die wiederum an ein Schleifenfilter 150 übergeben werden. Das Schleifenfilter 150 erzeugt eine Steuerspannung für den VCO 152 der Schleife, der ein Zeitreferenzsignal für einen Eingangsphasensplitter und Derotator bzw. Entverdreher ("derotator") 154 bereitstellt, der als ein Phasenkorrekturblock arbeitet.
  • Für die Trägerphasenschleife von 10 wird angenommen, dass sie einen Phasendetektor enthält, der fähig ist, die Phasen- und/oder Frequenzdifferenz zwischen dem übertragenen Träger und empfangenen Träger zu extrahieren, um empfangene Signale genau zu demodulieren.
  • 11 ist ein vereinfachtes Blockebenendiagramm einer Trägerphasendetektions- und Korrekturschleife, wie sie beispielhaft realisiert werden könnte, wenn der Empfänger im VSB-Modus arbeitet. In der 11 wird das Eingangssignal durch einen Phasensplitter und Derotator 154 empfangen, der ein Einseiten- bandsignal (I) dem VSB-Phasendetektor 156 bereitstellt zusammen mit einem Gegenstücksignal XQ, wobei das Einseitenbandsignal I und sein Gegenstück XQ ein Hilbert-Transformatorpaar bzw. "Hilbert transform pair" bilden.
  • Wie es in Verbindung mit dem QAM-Phasendetektor 130 von 10 der Fall war, wird das I-Signal decodiert, das heißt zu einem gültigen Symbol in einer Entscheidungsvorrichtung 158 quantisiert, um ein gültiges Symbol "I" zu generieren. Das "I" und das gültige Symbol "I" werden in einem Aufsummierschaltkreis 160 negativ kombiniert, um einen Fehlerausdruck EI zu definieren. Ein Multiplizierer 162 kombiniert den Fehlerausdruck EI mit dem Seitenbandsignal-Gegenstück XQ, um einen Phasenfehlerausdruck PI festzulegen, der als (I–"I")·XQ oder alternativ (I–"I")·sign(XQ) ausgedrückt werden kann. Der Phasenfehlerausdruck PI wird einem Schleifenfilter ("loop filter") 164 bereitgestellt, das eine Steuerspannung für einen Referenzsignalsynthesizer wie zum Beispiel einem spannungsgesteuerten Oszillator. (VCO) 166 erzeugt. Die synthetisierte Referenz wird wiederum einem Phasensplitter und Rotator 154 zur Verfügung gestellt, um eine Phasenkorrektur ankommenden Einseitenband-VSB-Signalen zur Verfügung zu stellen.
  • Nun zu 12 kommend gibt es dort ein vereinfachtes, semischematisiertes Blockdiagramm einer alternativen Ausführungsform eines VSB-Typ-Trägerphasendetektions- und Korrektursystems entsprechend der vorliegenden Erfindung dargestellt. Wie es der Fall mit dem Trägerphasendetektions- und Korrektursystem von 11 war, so empfängt das System von 12 ein Einseitenband(VSB)-Signal über einen Phasensplitter und Derotator ("phase splitter & derotator") 170 und stellt ein I-Signal einem Summierknotenpunkt 172 zur Verfügung, wo es mit dem Ausgangssignal eines Entscheidungs-Rückkoppel-Equalizers (TFE) 174 kombiniert wird. Es sollte hierbei angemerkt werden, dass der Summierknotenpunkt 172 und DFE 174 zu dem Summierknotenpunkt 117 und DFE 118 der beispielhaften Ausführungsform, die in 9 veranschaulicht ist, korrespondieren.
  • I-Pfad-Signale werden an eine Entscheidungsvorrichtung 176 geschickt, wie zum Beispiel an einen "Slicer" bzw. Zerschneider. Dort werden ankommende I-Signale auf einen gültigen Konstellationspunkt quantisiert. I-quantisierte Symbole, das heißt Entscheidungen, werden in den DFE 174 zurückgekoppelt und weiter an einen zweiten Summierknotenpunkt 168 weitergegeben, wo sie negativ mit dem Eingangssignal I kombiniert werden, um einen Fehlerausdruck EI festzulegen, der für die Verschiebung des Eingangssignals I von seinem idealen (quantisierten gültigen) Wert repräsentativ ist. Das Fehlersignal EI kann folglich als Repräsentation eines Rotations- bzw. Verdreh- oder Phasenfehlers des Eingangssignals I von dessen ideal quantisierten Wert "I" angesehen werden.
  • Um die Richtung der Phasenrotation zu bestimmen, das heißt eine Phasenvoreilung oder Phasennacheilung zu bestimmen, wird der Fehler EI multiplikativ mit einem Mittelpunktsignal bzw. "midpoint Signal" XQ kombiniert, das die Hilbert-Transformierte des Eingangssignals I ist. XQ wird über einen Hilbert-Transformationsschaltkreis ("Hilbert transform") 180 erzeugt. XQ könnte direkt mit dem Fehlerausdruck EI in einem Multiplizierer 182 kombiniert werden, oder alternativ berechnet werden, um sein Vorzeigen in einem optionalen Vorzeichenbestimmungsschaltkreis 184 zu bestimmen. Auf diese Weise ist das Ausgangssignal des beispielhaften Trägerphasendetektors von 12 ein erzeugter Phasenfehlerausdruck PI, der entweder als (I–"I")·XQ oder (I–"I")·sign(XQ) ausgedrückt werden könnte. Der Phasenfehlerausdruck PI wird einem Schleifenfilter ("loop filter") 186 zugeführt, das ein Steuersignal bzw. Kontrollsignal (eine Steuerspannung) erzeugt, das die Arbeits- bzw. Be triebsparameter eines Referenz-Signal-Synthesizers wie zum Beispiel eines VCO steuert. Das synthetisierte Referenzsignal wird einem Phasensplitter und Derotator 170 zur Verfügung gestellt, der wiederum ankommende Signale "derotiert" bzw. "derotates", um die Trägerphase richtig zurückzugewinnen und aufzuspüren bzw. zu verfolgen.
  • Es sollte angenommen werden, dass die beispielhafte Ausführungsform von 12, wo die Hilbert-Transformierte XQ eines ankommenden I-Signals intern generiert wird, in geeigneter Weise in dem Fall realisiert wird, wo der Phasendetektor in Kombination mit einem Basisband-Entscheidungs- Rückkopplungs-Equalizer (DFE) zur Verfügung gestellt wird oder wenn der Derotator derart realisiert wird, dass nur eine In-Phase-Komponente eines empfangenen Signals erzeugt wird. In der beispielhaften Ausführungsform von 11 würde ein Hilbert-Transformationsschaltkreis nicht erforderlich werden, da die Hilbert-Transformierte XQ des ankommenden Signals I direkt verfügbar ist.
  • Zurückkommend auf 12 sollte angenommen werden, dass der Hilbert-Transformationsschaltkreis 180 einiges an Verzögerungsmaßnahmen in dem Signalpfad zwischen dem Eingang der Entscheidungsvorrichtung 176 und dem Eingang zu dem Multiplizierer 182 für die Kombination mit einem Fehlerausdruck EI einführt. Eine zufällige bzw. willkürliche Verzögerung, die in irgendeiner Abzweigung der Signalpfade eingeführt wird, würde somit einen Verzögerungsausdruck (ein zusätzlicher Fehlerausdruck) zu dem Ausgangs-Phasenfehlerausdruck PI beitragen. Dies würde den Effekt entweder einer Über- oder Unterkompensation jeder Phasenvorauseilung oder Phasennacheilung haben, die das ankommende Signal aufweist. Folglich wird eine zusätzliche Verzögerungsstufe ("delay match") 190 zwischen dem Ausgang des Summierknotenpunkts 178 und dem Multiplizierer 182 eingeführt, um die Verzögerung, die durch den Hilbert-Transformationsschaltkreis 180 eingeführt wird, anzupassen. Da der Phasendetektions- und Korrekturschaltkreis von 12 immanent passend zur Realisierung in der integrierten Schaltkreistechnologie ist, können Verzögerungen, die durch den Hilbert-Transformationsschaltkreis 180 verursacht sind, mit einem vernünftigem Maß an Genauigkeit berechnet werden. Wenn einmal die Verzögerung charakterisiert worden ist, kann eine passende Anpassverzögerung gefunden werden, indem die Verzögerungsstufe 190 mit ähnlichen integrierten Schaltungskomponenten aufgebaut wird, die ähnliche Antwortcharakteristika und parasitäre Widerstände sowie Kapazitäten wie der Hilbert-Transformationsschaltkreis 180 hat.
  • Es sollte angenommen werden, dass in Trägerrückgewinnungssystemen, die auf dem Pilot-Ton basieren, sowohl QAM- als auch VSB-Konstellationen geeignet sind, genau decodiert zu werden, solange die Phase des Pilot-Tons genau die Durchschnittsphase der Signale repräsentiert. Wie von denen, die in dieser Technik fachkundig sind, verstanden werden kann, beziehungsweise wie Fachleuten verständlich ist, weisen typische Kommunikationskanäle eine nicht-lineare Phasenantwort auf, die verursacht, dass der Pilot-Ton oft abgeschwächt wird. Die Kanalphasenantwort bei der Pilot-Tonposition bzw. -Stellung ist ganz oft verschieden von der Kanalphasenantwort irgendwo entlang des Spektrums, wodurch verursacht wird, dass eine Konstellation effektiv bzw. wirksam verdreht wird, wenn diese in Verbindung mit der Pilotphase berechnet wird. Da ein Equalizer des Systems das wahre Basisband von dem Pilot-Ton erwartet, könnte die Systemantwort genau charakterisiert werden im Hinblick auf die Pilot-Tonfrequenz, jedoch nicht notwendigerweise genau bezüglich der Pilot-Tonphase, das heißt, das System weist "preequalizer", das heißt Vorentzerrer-Rotation bzw. -Verdrehung auf. Da der Equalizer erwartet, ein Signal zu empfangen, das als A(t)Ejwt+iΦ charakterisiert werden könnte, wobei der erste Teil des Exponentialausdrucks die Frequenz repräsentiert und der zweite Teil des Exponentialausdrucks die Phase repräsentiert.
  • Um die Vor-Entzerrer- bzw. Equalizer-Verdrehung bzw. -Rotation zu minimieren, weist der Dual-Mode-QAM/VSB-Empfänger entsprechend der Erfindung einen 1-Tap bzw. 1-Abgriff-LMS- Derotator bzw. -Entverdreher im OQAM-Modus auf, um eine Vorentzerrerphasenkorrektur durchzuführen. Nun auf 13 eingehend und mit Bezug zu der beispielhaften Ausführungsform eines Dual-Mode-QAM/VSB-Empfängers von 9 ist der 1-Tap bzw. 1-Abgriff-LMS-Derotator bzw. -Entverdreher in dem Signalpfad vor dem Equalizer bzw. Entzerrer 24 (der auch mit demselben Bezugszeichen in der beispielhaften Ausführungsform von 9 bezeichnet wird) angeordnet ist. Komplexe Signale I und Q werden in einer Entscheidungsvorrichtung ("feed forward filter") 200 berechnet, die in der exemplarischen Ausführungsform von 13 als ein "Slicer", das heißt Zerschneider bzw. Zerhacker realisiert ist. Eingehende komplexe Signale I und Q werden negativ mit quantisierten OQOPSK-Symbolwerten in einem Summierknotenpunkt ("decision feedback filter") 202 kombiniert, um einen komplexen Fehlerausdruck E festzulegen. Der komplexe Fehler E wird durch einen "Least-Means-Squares"(LMS)-Funktionsblock 204, das heißt einem Funktionsblock 204 nach der kleinsten Fehlerquadratmethode entwickelt, um einen Verdrehwinkel bzw. "rotational alpha" abzuleiten, der die konventionelle Darstellung αn+1 = αn–μX*·E aufweist, wobei μ den Schrittwechsel darstellt.
  • α wird an einen komplexen Multiplizierer 206 angelegt bzw. appliziert, wo es benutzt wird, um jede benötigte Vor-Entzerrer-Verdreh- bzw. -Rotationskorrektur bereitzustellen, bevor die komplexen Signale I und Q dem Equalizer-Schaltkreis 24 zugeführt werden.
  • Wie oben in Verbindung mit 9 diskutiert wurde, enthält der Dual-Mode-QAM/VSB-Empfänger gemäß der Erfindung einen Entscheidungs-Rückkopplungs-Entzerrer bzw. Equalizer (24 von 1 und 9), der in geeigneter Weise aus einer Vorwärtsfiltersektion (oder FFE) und einer Entscheidungs- Rückkopplungs-Filtersektion (oder DFE) zusammengesetzt ist, wie dies in dem vereinfachten, semischematischen beispielhaften Ausführungsbeispiel von 14 veranschaulicht ist. Insbesondere wird ein Eingangssignal, das als x_FFE_in dargestellt ist, einem Vorwärtsfilterelement 200 zugeführt. Nach dem Filtern wird das Signal mit dem negativen Ausgangssignal eines entscheidungsrückgekoppelten Filterelements 202 in einem komplexen Summierknotenpunkt 204 summiert. Die summierten Signale werden zu dem Eingang einer Entscheidungsvorrichtung 206 gesendet bzw. übertragen, wie zum Beispiel einem Mehrebenenzerschneider, das heißt "Multi-Level-Slicer", der eine Signalentscheidung, bezeichnet mit x_dec an einem Ausgang und einen Fehlerausdruck, bezeichnet mit "error", bereitstellt, der eine Vektor-Differenz zwischen einem gültigen, quantisierten Konstellationspunkt und einem tatsächlich empfangenen Wert darstellt. Entscheidungen, die durch den Zerhacker bzw. "Sliver" 206 erzeugt wurden, werden ferner zu dem Eingang eines entscheidungsrückgekoppelten Filterelements (DFE) als ein Parallelsignal gerichtet, das als ein DFE-Wort bezeichnet wird und als dfe_w bestimmt bzw. identifiziert wird. Auf diese Weise kann durch jene, die fachkundig im Stand der Technik sind, verstanden werden, dass das empfangene Signal x_ffe_in nur durch das Vorwärtsfilterelement 200 benutzt wird, während ein geschätztes Entscheidungssignal x_dec durch das Entscheidungsrückkoppelfilterelement 202 benutzt wird. Bei dem Summierknotenpunkt 204 wird eine FFF-Filterversion des Endteils bzw. hinteren Flankenstücks der Kanalimpulsantwort durch die DFF-gewichteten geschätzten Signale gelöscht. Jede Rauscherhöhung, die durch ein DFE eingeführt wird, wird nur durch Entzerrung des verbleibenden kleineren Anteils der Kanalimpulsantwort hervorgerufen. Wie weiter gut angenommen werden kann, kompensiert ein Vorwärtsfilter (FFF) Kanalverzerrung durch lineare Entzerrung und kann bei Vielfachen der Baud-Rate realisiert werden. Entscheidungsrückkoppelfilter (DFF) löschen den Endabschnitt bzw. die abfallende Flanke der Kanalimpulsantwort, indem wiedergewonnene Datensymbole benutzt werden. An sich kann ein DFF nur bei der Baud-Rate realisiert werden.
  • Egal wie das entscheidungsrückgekoppelte Filterelement 202 implementiert ist, ist es ein hochkomplexes System, das eine signifikante Anzahl von arithmetischen Berechnungen bzw. Kalkulationen bei extrem hohen Taktgeschwindigkeiten durchführt. Die Anzahl der durchgeführten Kalkulationen bzw. Berechnungen hängt notwendigerweise sowohl von der Länge des Filters, das heißt der Anzahl von Koeffizienten (oder Taps bzw. Abgriffen bzw. Abtastpunkte), die zu dem endgültigen Ausgangssignal beitragen, als auch von der Breite der Filter ab, die durch die Filterwortlänge oder die Anzahl von Bits repräsentiert werden, die für die Darstellung der Symbole bei dem Eingang des DFE benötigt werden. Indem die Wortlänge des entscheidungsrückgekoppelten Filters 202 reduziert wird, wird die Komplexität des entscheidungsrückgekoppelten Filterblocks signifikant verringert.
  • 15 ist ein vereinfachtes Blockebenendiagramm, das ein beispielhaftes 8-Tap- bzw. 8-Abgriff-Entscheidungs- Rückkopplungs-Filter veranschaulicht. Dieses ist in geeigneter Weise als eine sequentielle Kette von Verzögerungsstufen realisiert, wobei der Ausgang jeder Verzögerungsstufe sowie auch Symbole bei dem DFF-Eingang jeweils durch einen korrespondie renden Koeffizienten, bezeichnet mit d(0)...d(7) multipliziert wird. Jedes der koeffizientenmultiplizierten Signale wird bei Summationsknotenpunkten zusammen aufsummiert, um ein Filterausgangssignal y(n) festzulegen. Es sollte angenommen werden, dass d(0)...d(7) 8 Multiplikationsoperationen bezeichnen, von denen jede signifikante Aufwendungen bezüglich der Verarbeitungshardware erfordert, und von denen jede im Parallelbetrieb mit einem Index verarbeitet wird, der gleich der Wortlänge dfe_w des entscheidungsrückgekoppelten Filters ist. Die Hardwarekomplexität dieser Multiplikationsoperationen wird linear reduziert, wenn die Wortlänge dfe_w verringert wird.
  • QAM-modulierte Signale enthalten eine In-Phase-Komponente und eine Quadratur-Phase-Komponente, die jeweils mit I und Q bezeichnet sind. Diese fordern die Benutzung eines komplexen entscheidungsrückgekoppelten Equalizers bzw. Entzerrers, wie dieser zum Beispiel im semi-schematischen Blockdiagramm in 16 dargestellt ist. In Kürze ausgedrückt enthält der beispielhafte komplexe entscheidungsrückgekoppelte Equalizer von 16 reale und imaginäre Filter für jede der In-Phase und Quadratur-Phase-Eingangskomponenten. Zum Beispiel wird ein In-Phase-Signal Iin durch ein reales Filter ("real filter") 208 verarbeitet, dessen Ausgangssignal mit dem Ausgangssignal eines imaginären Filters ("imaginary filter") 212 summiert wird, das ein Quadratur-Phase-Eingangssignal empfängt. Genauso wird das Quadratur-Phase-Eingangssignal durch ein reales Filter 214 verarbeitet, dessen Ausgangssignal mit dem Ausgangssignal eines imaginären Filters 210 summiert wird, das wiederum ein In-Phase-Signal Iin als ein Eingangssignal empfängt. Auf diese Weise sollte angenommen werden, dass der beispielhafte komplexe entscheidungsrückgekoppelte Equalizer von 16 nichts anderes ist als eine grafische Blockdiagrammdarstellung der mathematischen Funktion, welche ein komplexes Filter definiert.
  • In dem Fall, wo der exemplarische komplexe entscheidungsrückgekoppelte Equalizer von 16 mit einem 256 QAM-Signal betrieben wird, werden 8 Bits benötigt, um adäquat die Darstellung für jedes Symbol an dem Eingang zu dem beispielhaften komplexen dfe zu definieren. Grund dafür ist, dass 256 QAM-Symbole LOG2(256)= 8 Bits für die Symboldarstellung erfordern. Die 8-Bit-Darstellung des Symbols kann in zwei Untermengen bzw. Subsets aufgeteilt werden. Dabei werden 4 Bits gewählt, um reale Symbole (bezeichnet als In-Phase oder I-Symbole) darzustellen, und 4 Bits gewählt, um imaginäre Symbole (bezeichnet als Quadraturphase oder Q-Symbole) darzustellen. Bei einer Darstellung in dieser Weise könnte eine 256 QAM-Konstellation auftreten, wie sie in der grafischen Darstellung von 17 angegeben ist. Sie enthält passend die 24 = 16 × 16 = 256 komplexe Symbole, die um die I- und Q-Achsen symmetrisch angeordnet sind.
  • Um die Symmetrie um die Ursprünge der I- und Q-Achsen beizubehalten, sowie auch zur Einfachheit der numerischen Verarbeitung wird das binäre 2er-Komplement-Nummeriersystem zur Realisierung der Signalverarbeitungsfunktionen in dem beispielhaften Dual-Mode-QAM/VSB-Empfänger verwendet.
  • Da das 2er-Komplement als das Nummeriersystem benutzt wird, resultiert dies in einem -1/2-Bit-Versatz bzw. -Offset bezüglich der Repräsentation jedes der QAM-Symbole. Wie aus der beispielhaften 256 QAM-Konstellation bzw. -Verteilung, die in 17 dargestellt ist, entnommen werden kann, reichen quantisierte Symbolpunkte (gewünschte Symbole) von -15/16 bis 15/16 sowohl auf der I- als auch auf der Q-Achse mit einem 1/8-Versatz bzw. -Offset oder Separation zwischen Symbolpunkten. Auf diese Weise würde ein Eingangssignal x(n) Werte von {-15/16, -13/16, -11/16, -9/16, -7/16, -5/16, -3/16, -1/16, 1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16, und 15/16} annehmen.
  • Jedoch kann eine 4-Bit-Darstellung jedes der 256 QAM-Symbolpunkte in dem 2er-Komplement-Nummeriersystem als {100b, 1001b, 1010b, 1011b, 1100b, 1101b, 1110b, 1111b, OOOOb, 0001b, 0010b, 0011b, 0100b, 0101b, 0110b, 0111b} ausgedrückt werden. Wenn sie in gewöhnlicher numerischer Form ausgedrückt werden, stellen sie ein Eingangssignal dar, bezeichnet durch z(n), das die diskreten Werte {-16/16, -14/16, -12/16, -10/16, -8/16, -6/16, -4/16, -2/16, 0/16, 2/16, 4/16, 6/16, 8/16, 10/16, 12/16 und 14/16} annimmt. Auf diese Weise wird angenommen, dass das effektive Eingangssignal z(n), wenn es verarbeitet wird, Symbolquantisierungsergebnisse liefern würde, die durch einen festen Versatz bzw. Offset, der gleich -1/16 ist, unrichtig sind. Dieser feste Versatz ist hier mit a bezeichnet. Da -1/16 durch den binären Wert 00001 im 2er-Komplement dargestellt werden kann, kann der -1/16 feste Offset dadurch korrigiert werden, dass a = 00001 zu z(n) als ein Korrekturfaktor hinzuaddiert wird.
  • Zwar ist dies einigermaßen wirksam, jedoch erhöht das Addieren eines Korrekturfaktors in dieser Art und Weise die Anzahl von Bits, die zur Darstellung jedes I- und Q-Symbols von 4-Bits auf 5-Bits für jeden diskreten Symbolpunkt benötigt werden. Auf diese Weise würde ein Eingangssignal x(n), das diskrete Symbolpunkte genau darstellt, durch {10001, 10011, 10101, 10111,...01001, 01011, 01101 und 01111} repräsentiert werden, was die gewünschten diskreten Symbolwerte zwischen -15/16 bis 15/16 korrekt darstellt. Jedoch erhöht die Vergrößerung der Wortlänge, die benötigt wird, um ein Symbol von 4-Bits auf 5-Bits genau darzustellen, die Komplexität der Multiplizierer linear, die benutzt werden, um das entscheidungsrückgekoppelte Filterteil des DFE des Systems zu realisieren.
  • Gemäß der Erfindung enthält ein entscheidungsrückgekoppelter Equalizer bzw. Entzerrer (DFE), der entsprechend dem vereinfachten Blockdiagramm von 18 aufgebaut ist, ein entscheidungsrückgekoppeltes Filter ("decision feedback filter") 220, das eine 2er-Komplementdarstellung diskreter Symbolpunkte in einer Weise aufweist, die die Erhöhung bezüglich der Hardware-Komplexität minimal beeinflusst, die durch das 2er-Komplement-Nummeriersystem hervorgerufen wird. In der beispielhaften Ausführungsform des DFE von 18 wird ein Eingangssignal x_ffe_in durch ein Vorwärtsfilter ("feed forward filter") 222 empfangen, das einen Koeffizientensatz aufweist, der durch f(n) repräsentiert wird. Das Ausgangsignal des Vorwärtsfilters wird einer Entscheidungsvorrichtung 224 zugeführt, wie zum Beispiel einem "Slicer" bzw. Zerschneider, der konfiguriert ist, eine vorläufige Entscheidung auszugeben, die durch x_dec und einen Fehlerausdruck repräsentiert wird. Vorläufige Entscheidungen werden zu dem Eingang eines entscheidungsrückgekoppelten Filters 220 in der Form eines Eingangssignals, bezeichnet als x(n), übertragen, das alternativ als ein DFE-Wort, das als dfe_w dargestellt wird, beschrieben werden kann. Allerdings, und in Übereinstimmung mit der Erfindung, ist das DFE-Wort eine 4-Bit-Darstellung und enthält auf diese Weise nicht den festen Offsetausdruck des fünften Bits, bezeichnet durch a. Auf diese Weise wird das DFE-Wort in der beispielhaften Ausführungsform von 18 als dfe_w-a dargestellt.
  • Momentan auf das beispielhafte entscheidungsrückgekoppelte Filter von 15 zurückkommend, wird erkannt werden, dass solch ein Filter mit einem Eingangssignal x(n), einem Ausgangsignal y(n) und Koeffizienten d(n) durch die Faltungsgleichung y(n)=?kd(k) × (n-k) charakterisiert werden kann. Wenn jedoch das Eingangssignal zu dem beispielhaften Filter von 15 da hingehend angesehen wird, dass es einen Eingangs-Erregungs- bzw. Stimulus-Anteil und einen festen Versatzanteil enthält, könnte das Eingangssignal als x(n)=z(n)+a ausgedrückt werden. Ist diese spezielle mathematische Beziehung gegeben, und werden die Ausdrücke in der Filterantwortcharakteristik substituiert, könnte das Filterausgangssignal als y(n)=?kd(k)z(n-k)+?kd(k)a dargestellt werden, wobei a den Ausdruck für den festen Versatz und z(n) die Eingangserregung bzw. den Eingangsstimulus repräsentiert.
  • Aus dem Obigen wird offensichtlich, dass das Ausgangsignal des Filters als die Summe zweier unabhängiger Ausdrücke ausgedrückt werden könnte und zwar mit einem ersten Ausdruck, in dem die Eingangserregung z mit dem Koeffizientensatz d gefaltet wird, und einem zweiten Ausdruck, in dem der Koeffizientensatz d mit dem festen Versatzausdruck a gefaltet wird. Wenn sie separiert werden, behält der erste Ausdruck der Antwortcharakteristik des Filters die ursprüngliche repräsentative Wortlänge (4-Bits gemäß der vorausgehenden beispielhaften Beschreibung), die dem Eingang des entscheidungsrückgekoppelten Filters 220 der beispielhaften Ausführungsform des DFE von 18 zugeführt wird. Das charakteristische Filterausgangssignal y(n) wird in einem Summierknotenpunkt 226 erzeugt, das das Ausgangssignal des entscheidungsrückgekoppelten Filters 220 mit dem Ausgangsignal eines Versatzerzeugungsschaltkreises 228 aufsummiert, der ein Versatzkorrektursignal bereitstellt, das gleich der Faltung der Koeffizienten d des entscheidungsrückgekoppelten Filters mit dem Ausdruck a des festen Versatzes bzw. Offsets ist. Auf diese Weise wird ein Versatz bzw. Offset gleich ?kd(k)a zu dem Ausgangsignal des entscheidungsrückgekoppelten Filters 220 bei dem Summierknotenpunkt 226 hinter dem Ausgang des entscheidungsrückgekoppelten Filters hinzuaddiert.
  • Der Schaltkreis 228 zur Versatzrückgängigmachung könnte als ein einfaches Register konstruiert werden, das adaptiv definierte Koeffizienten d(n) von dem entscheidungsrückgekoppelten Filter 220 empfängt. Koeffizientenwerte werden mit dem festen Offset a multipliziert und für alle k aufsummiert, um den Offset-Ausdruck festzulegen, der zu dem Ausgangsignal des entscheidungsrückgekoppelten Filters hinzuaddiert wird. Auf diese Weise wird eine intensive numerische Verarbeitung, die durch das entscheidungsrückgekoppelte Filter 220 durchgeführt wird, auf einer DFE-Wortlänge von nur 4-Bits ausgeführt. Die Verarbeitung, die zu Erzeugung des Versatzsaudruckes bzw. Offset-Ausdruckes benötigt wird, ist minimal und erfordert einen signifikant geringeren Aufwand in der Computer-Hardware als wenn der Versatzausdruck in dem DFE-Wort als ein fünftes Bit enthalten bzw. aufgenommen würde. Die Computer-Komplexität bzw. Berechnungskomplexität wird folglich signifikant reduziert.
  • Das Ausgangsignal y(n) des entscheidungsrückgekoppelten Filters, das den Offset-Ausdruck enthält, wird negativ mit dem Ausgangsignal des Vorwärtsfilters 222 bei einem Summierschaltkreis 230 summiert. Die Summe des Negativen des entscheidungsrückgekoppelten Filterausgangssignals und des Vorwärtsfilterausgangssignals wird als Eingangssignal dem Slicer bzw. Zerschneider 224 bereitgestellt. Erwähnt werden sollte, dass der Fehlerausdruck, der durch den Slicer 224 erzeugt wird, als ein Steuereingangssignal sowohl dem entscheidungsrückgekoppelten Filter 220 als auch dem Vorwärtsfilter 222 bereitgestellt wird, um den Inhalt der Koeffizientenregister adaptiv derart zu modifizieren, dass das entscheidungsrückgekoppelte Filter und das Vorwärtsfilter konvergieren. Natürlich werden die adaptiv rekonfigurierten Koeffizienten d(n) des entscheidungsrückgekoppelten Filters 220 dem Schaltkreis 228 zur Offset-Rückgängigmachung zur Verfügung gestellt, um den Offset-Ausdruck mit dem Ausgangssignal des entscheidungsrückgekoppel ten Filters genau zu korrelieren. Das Ausmaß der Verringerung hinsichtlich der Berechnungskomplexität der Filter in einer DFE, die gemäß der Erfindung konstruiert bzw. ausgebildet ist, dürfte besser verstanden werden, wenn es erkannt wird, dass der beispielhafte Dual-Mode-QAM/VSB- Empfänger einen 496-Tap bzw. -Abgriffentscheidungsgesteuerten Equalizer enthält, der 64 Vorwärts-Taps- bzw. -Abgriffe und 432 rückgekoppelte Taps bzw. Abgriffe bzw. Ausgänge aufweist. Eine 20%ige Reduzierung in den schaltungsrückgekoppelten Filterschaltkreisen (die die DFE-Wortlänge von 5-Bits auf 4-Bits reduzieren) führt zu mehr als einer Kompensation der minimal zusätzlichen Hardware, die durch den Schaltkreis 228 für die Offset-Rückgängigmachung benötigt wird.
  • Die vorausgegangene Diskussion betraf die Reduzierung der Computer-Komplexität bzw. Berechnungskomplexität von DFE-Elementen, die andernfalls als ein Ergebnis des Vorwärtstransports eines festen Versatzwertes einer 2er-Komplement-Darstellung einer 256 QAM-Konstellation erhalten worden wäre. In dem Fall von VSB-modulierten Signalen tritt derselbe Typ von symbolrepräsentativem Offset bzw. Versatz im Hinblick auf eine VSB-Konstellation auf, genauso wie ein DC-Offset-Ausdruck, der als ein Artefakt des oben beschriebenen Pilot-Tons eingeführt wurde. Der ATSC-Standard für VSB-Übertragung erfordert die Verwendung eines Pilot-Tons als eine Trägerreferenz. Wenn ein empfangenes Spektrum ins Basisband heruntergemischt wird, verringert sich der Pilot-Ton auf eine DC-Komponente im Basisband. Diese muss folglich von einem Equalizer- bzw. Entzerrersignal vor ihrer Einführung in den Slicer bzw. Zerschneider subtrahiert werden und nachfolgend zu dem Entscheidungssignal, das bei dem Slicer-Ausgang definiert wurde, zurückaddiert werden.
  • 19 ist ein vereinfachtes Blockebenendiagramm eines DFE ähnlich zu der beispielhaften Ausführungsform von 18. Sie enthält aber ferner einen Pilot-Tonerzeugungsschaltkreis 232, der arbeitet, um eine DC-Komponente gleich der DC-Basisbandkomponente des Pilot-Tons zu erzeugen. Die DC-Komponente, die durch den Pilot-Tonerzeugungsschaltkreis 232 erzeugt wird, wird negativ mit dem gefilterten DFE-Eingangssignal in einer Summierschaltung 234 vor den Signalen, die dem Slicer 224 zugeführt werden, summiert. Die DC-Komponente, die durch den Pilot-Tonerzeugungsschaltkreis 232 erzeugt wird, wird ferner zu der vorläufigen Entscheidung x_dec, die durch den Slicer erzeugt wird, in einem Summierschaltkreis 236 vor den Entscheidungen, die dem Eingang des entscheidungsrückgekoppelten Filters 220 bereitgestellt werden, und auch vor seinem von dem DFE geschaffenen Ausgangsignal zur Decodierung und Fehlerkorrektur hinzuaddiert. Die DC-Komponente, die auf diese Weise zu dem Entscheidungswert hinzuaddiert wird, hat den Effekt bzw. die Wirkung, die DFE-Wortlänge am Eingang des entscheidungsrückgekoppelten Filters 220 zu erhöhen. In dem Fall von 8 VSB könnten die diskreten Symbolwerte als {-7/8, -5/8, -3/8, -1/8, 1/8, 3/8, 5/8 und 7/8) dargestellt werden, wobei der Wert des Pilot-Tons allgemein als 5/32 anerkannt ist. In gewöhnlicher Binärdarstellung ist die DFE-Wortlänge, die zur Darstellung von 8 VSB-Symbolen erforderlich ist, 3-Bits lang. Jedoch resultiert die Anwendung des 2er-Komplement-Nummeriersystems in einem -1/8-Offset bzw. -Versatz in einer Weise ähnlich zu dem oben beschriebenen QAM-Fall, der ein zusätzliches Bit für seine Darstellung benötigt. Daraus resultieren 4-Bits, die benötigt werden, um jeden der 8 VSB-Konstellationspunkte genau darzustellen. Wenn der Pilot-Tonwert im Vorausgehenden einbezogen wird, sollte angenommen werden, dass der Pilot-Ton die DFE-Wortlänge weiter erhöht, indem er 5/32, oder 000101b in der 2er-Komplement-Darstellung zu jedem Symbolwert hinzuaddiert. Daraus resultiert eine 2- Bit-Erhöhung zu der Wortlänge (wodurch auf diese Weise die Wortlänge von 4-Bits auf 6-Bits erhöht wird). Auf diese Weise verlangt die DC-Pilot-Tonkomponente von 5/32 in Kombination mit dem festen -1/8-Symbol-Offset bzw. -Versatz eine Erhöhung von ungefähr 50% bezüglich der Computer- bzw. Berechnungskomplexität eines entscheidungsrückgekoppelten Filters einer DFE, die mit 8 VSB-modulierten Signalen arbeitet.
  • Eingehend nun auf 20 wird nun eine zusätzliche beispielhafte Ausführungsform eines entscheidungsrückgekoppelten Equalizers bzw. Entzerrers, der für VSB-modulierte Signale ausgebildet und konstruiert ist, um die DFE-Wortlänge von dem nominalen 3-Bit-Fall zurück auf eine ursprüngliche 3-Bit-Darstellung zu reduzieren, in vereinfachter, halbschematischer Blockdiagrammform veranschaulicht. Insbesondere erzeugt der Pilot-Tonerzeugungsschaltkreis 232 eine DC-Komponente gleich der Pilot-Ton-DC-Komponente im Basisband, und stellt den Komponentenwert einem Summierschaltkreis 240 bereit, wo dieser von dem gefilterten DFE-Signal vor seiner Einführung in den Slicer 224 subtrahiert wird. Jedoch wird entsprechend der Erfindung der Pilot-Tonerzeugungsschaltkreis 232 von dem Entscheidungsausgang des Entscheidungs-Slicers bzw. -Zerschneiders 224 entkoppelt. An Stelle dessen stellt er die DC-Komponente, die zu dem Pilot-Ton korrespondiert, einem Offset- bzw. Versatz-Korrekturschaltkreis 242 zur Verfügung, der arbeitet, um das Ausgangsignal des entscheidungsrückgekoppelten Filters 220 mit einem Offset-Ausdruck a gleich dem Wert des Pilot-Tons minus dem 1/8-Versatz, der durch das 2er-Komplement-Nummeriersystem eingeführt wurde, zu kompensieren.
  • Allgemein ausgedrückt, kann dieselbe mathematische Analyse auf dem in 20 veranschaulichten DFE durchgeführt werden, wie dies auf dem in 18 veranschaulichten DFE ausgeführt wur de. Insbesondere wird die vorläufige Entscheidung x_dec dem entscheidungsrückgekoppelten Filter 220 als ein 3-Bit-DFE-Wort übermittelt, dfe_w-a, das nicht die 2-Bits enthält, die den -1/8-Berechnungs-Offset und den 5/32-Pilot-Tonwert enthält. Der Pilot-Ton und die Berechnungsversatz- bzw. Offset-Werte werden mit den Koeffizientenwerten des Filters gefaltet, um einen Versatz- bzw. Offset-Ausdruck bzw. eine Offset-Beziehung festzulegen, die mit dem Filterausgangssignal in einem Summierschaltkreis 244 aufsummiert wird, um ein entscheidungsrückgekoppeltes Filterausgangssignal y(n) zu definieren. Das DFF-Ausgangsignal y(n) wird von dem Ausgangsignal des Vorwärtsfilters 222 in dem Summierschaltkreis 230 vor seiner Zuführung zu dem Slicer bzw. Zerschneider 224 subtrahiert.
  • Der Offset-Korrekturschaltkreis 242 funktioniert nicht nur, um die Komplexität des entscheidungsrückgekoppelten Filters 220 in dem VSB-Fall signifikant zu reduzieren, sondern erlaubt auch, dass die Pilot-Töne auf dem Erzeugungsschaltkreis 232 von dem Ausgangsignal des Slicers bzw. Zerschneiders entkoppelt werden. In der herkömmlichen DFE-Ausführungsform von 19 wird der Pilot-Tonwert zurück auf den Slicer vor dem Entstehen der vorläufigen Entscheidung addiert, die dem entscheidungsrückgekoppelten Filter zur Verfügung gestellt wird, weil der Pilot-Tonwert von dem Eingangssignal des Slicers subtrahiert wird, nachdem das Ausgangsignal des entscheidungsrückgekoppelten Filters mit dem vorwärtsgefilterten Eingangssignal kombiniert worden ist. Die DC-Komponente, die von dem Signal nach dem entscheidungsrückgekoppelten Filter 220 entfernt wurde, muss zurück ersetzt werden, damit das Filter konvergierend bleibt.
  • In der beispielhaften Ausführungsform von 20 tritt sowohl Pilot-Ton-DC-Kompensation als auch rechnerische Versatzberechnung in einer Schleife auf, die in der Rückkoppelschlei fe des entscheidungsrückgekoppelten Filters angeordnet ist, als auch vor dem Slicer 224. Auf diese Weise tritt die Pilot-Ton-DC-Kompensation zweimal in dem Signalpfad zwischen dem entscheidungsrückgekoppelten Filterausgang und dem Eingang des Slicers bzw. Zerschneiders auf, und zwar, eine erste Kompensation in Verbindung mit dem Offset- bzw. Versatz-Korrekturschaltkreis 242, wo ein Kompensationsausdruck mit Beziehung zum Pilot-Tonausdruck zu dem Ausgang des entscheidungsrückgekoppelten Filters hinzuaddiert wird, und ein zweite Kompensation, die unmittelbar vor dem Eingang des Slicers bzw. Zerschneiders auftritt, wo die Pilot-Ton-DC-Komponente von dem Eingangssignal entfernt wird. Dass die Pilot-Ton-DC-Komponente von dem Signal innerhalb dem DFE vollständig entfernt wird, ist ferner vorteilhaft, dadurch, dass es keinen DC-Offset bzw. -Versatz in Signalen gibt, die dem Decoder und Vorwärtsfehlerkorrektur(FEC)-Schaltkreisen, die dem DFE nachfolgen, zugeführt werden. Zusätzliche Einsparungen in der Komplexität von FEC und Decoderschaltkreisen können realisiert werden, indem die Anforderung vermieden wird, dass ein Signal von dem DFE mit DC-Versatz- bzw. Offset-Komponenten verarbeitet wird.
  • Trellis-codierte Modulation wird in modernen digitalen Kommunikationssystemen angewandt, um Bitfehlerraten eines Systems in Situationen mit starkem Rauschen zu verbessern. Trelliscodierte Modulation (TCM) erreicht einen Leistungsgewinn, indem die Größe einer Konstellation bzw. Anordnung innerhalb des Modulationsschemas vergrößert wird. Dabei wird der "Abstand" zwischen möglichen übermittelten Sequenzen vergrößert. Ein besonderes Beispiel eines TCM-Kommunikationssystems könnte den US-Digitalen Terrestrischen Broadcast-Standard enthalten, der ein Trellis-codiertes 8 VSB-Modulationsschema anwendet. Der spezifisch angewandte Code hat einen asymptotischen Codierungsgewinn von 3,31 dB über uncodierte 4 VSB.
  • 21 ist ein vereinfachtes, semischematisiertes Blockdiagramm eines beispielhaften Encoders, der in einem typischen terrestrischen Broadcast-Transmitter bereitgestellt werden könnte, und der in vereinfachter Form als ein Faltungsencoder 300 in Kombination mit einem Signal-Mapper bzw. -Abbilder 302 dargestellt werden könnte. Ein 2-Bit-Eingangssignal, Y1 und Y2 wird in den "Convolutional Encoder", das heißt Faltungs-Encoder 300 mit dem wenigsten signifikanten Bit bzw. "least significant bit", Y1, eingegeben, das auch in Parallelverarbeitung durch einen "Convolutional Encoder", das heißt Faltungs-Encoder, hindurchgeführt wird. Dieser ist als ein linear rückgekoppeltes Verschieberegister realisiert, um ein Redundanzbit zu erzeugen, das eine notwendige Voraussetzung für die Bereitstellung eines Code-Gewinns des Codes ist.
  • Wie oben beschrieben, enthält der Faltungs-Encoder 300 ein linear rückgekoppeltes Verschieberegister, das zwei Verzögerungselemente 304 und 306 (gewöhnlich mit Z–1 bezeichnet) aufweist, die durch einen Summierschaltkreis 307 voneinander getrennt sind. Dieser arbeitet, um das geringste signifikante Bit Y1 des Eingangswortes mit dem Ausgangsignal der Verzögerungselemente 304 und 306 zu kombinieren. Die Zeittakt- bzw. Synchronisationssequenz, die durch den LSB-Bitstrom gebildet ist, wird mit den Koeffizienten des linear rückgekoppelten Schieberegisters gefaltet, um die Zeitabfolge des Redundanzbits zu erzeugen. Auf diese Weise kann der "Convolutional Encoder" bzw. Faltungs-Encoder als eine Zustandsmaschine betrachtet werden.
  • Der Signal-Mapper bzw. Signal-Abbilder 302 bildet die resultierenden 3-Bits, Z2, Z1 und Z0 in eine bestimmte Konstellations- bzw. Anordnungsebene ab. Da es 3-Bits gibt, die in den Symbol-Mapper 302 kommen, kann ein Maximum von 8 Ebenen bzw. Leveln bzw. Zuständen durch die Kombinationen der 3-Bits dar gestellt werden. Wie aus dem Blockdiagramm von 21 entnommen wird, könnten die acht möglichen Stufen bzw. Zustände als -7, -5, -3, -1, 1, 3, 5 und 7 dargestellt werden.
  • Da jedoch das Codieren die Signalmodulation von vier Zuständen auf acht Zustände bzw. Levels erhöht, werden entscheidungsgesteuerte Schleifen, wie zum Beispiel entscheidungsgesteuerte adaptive Entzerrungs-, entscheidungsgesteuerte Träger- und/oder Synchronisations-Rückgewinnungs-Schleifen und dergleichen gezwungen, im Hinblick auf eine erhöhte Konstellationsgröße bzw. Darstellungsraumgröße von acht Zuständen bzw. Ebenen zu funktionieren.
  • Nun zu 22 kommend wird eine beispielhafte entscheidungsgesteuerte Träger- und Synchronisationsrückgewinnungsschleife in vereinfachter, semischematischer Blockdiagrammform gezeigt. Sie enthält einen "symbol-by-symbol"-Slicer, das heißt Ein-Symbol-nach-dem-anderen-Symbol-Zerschneider 310 als eine Entscheidungsvorrichtung, die in Kombination mit einem DFE 312 arbeitet, um vorläufige Entscheidungen zu treffen, die zur Benutzung für eine Trägerschleife ("carrier loop") 314 und Synchronisationsschleife ("timing loop") 316 passend sind. Jedoch werden die Schleifen bei Signal-zu-Rausch-Verhältnissen [Signal-to-Noise-Ratios (SNR)] in der Nähe des Systemschwellwertes aufgrund der Kombination von höherem Rauschen und größerer Konstellationsgröße bzw. Darstellung zur Raumgröße versagen. Als ein Resultat wird das System nicht fähig sein, eine adäquate Verrastung zu erreichen, und der erwartete Codiergewinn durch TCM würde nicht realisiert werden. Insbesondere setzt ein "symbol-by-symbol-Slicer" bzw. -Zerschneider Sequenzschätzung bei der Erzeugung von Symbolentscheidungen nicht ein. Vielmehr arbeitet er nur mit dem "momentanen", das heißt aktuellen Symbol, wobei er jegliche vergangene Entscheidungen ignoriert.
  • Wenn hingegen das DFE-Eingangssignal aus einem besten Überlebens- bzw. verbleibenden Pfad, das heißt "best survivor path", in einem Rückverfolgungsspeicher eines Trellis-Decoders entnommen wird, wäre das System fähig, die Korrelationen zwischen einem "momentanen" Symbol und vergangenen Entscheidungen, beispielsweise durch "maximum likelihood sequence estimation", das heißt durch Schätzung nach dem kleinsten Fehlerquadrat, auszunutzen.
  • Das DFE-Eingangssignal würde auf diese Weise eine niedrigere Fehlerrate aufweisen und die Fähigkeit des DFE's wird mit einem höheren Prozentsatz von korrekten Entscheidungen verbessert, in niedrigen SNR-Umgebungen zu arbeiten.
  • Nun zu 23 kommend wird dort in vereinfachter, semischematischer Blockdiagrammform ein verallgemeinerter entscheidungsrückgekoppelter Equalizer-Schaltkreis gezeigt, der einen TCM-Demodulationsschaltkreis enthält, auch als Viterbi-Decoder bezeichnet, der das Eingangssignal an einen entscheidungsrückgekoppelten Equalizer bzw. Entzerrer 322 bereitstellt. Das System enthält eine Trägerschleife ("carrier loop") 324, die einen Derotator bzw. Entverdreher 326 steuert, der zwischen dem Viterbi 320 und einem Vorwärts-Equalizer bzw. -Entzerrer 328 angeordnet ist.
  • Das System weist zusätzlich zu der Trägerschleife 324 eine Symbolsynchronisationsschleife ("timing loop") 330 auf, die angekoppelt ist, um eine Symbolsynchronisationsreferenz für ein variables Interpolationsfilter 332 bereitzustellen. Obwohl die Symbolsynchronisationsschleife 330 in der beispielhaften Ausführungsform von 23 dargestellt ist, muss die Symbolsynchronisationsschleife 330 im Kontext der vorliegenden Erfindung nicht entscheidungsgesteuert sein. Sie kann allerdings alternativ ausgebildet sein, um basierend auf einem verbesserten bzw. erhöhten Pilotsignal in einer Weise betrieben zu werden, die in Verbindung mit den 4 und 9 beschrieben wurde.
  • Entsprechend der Erfindung wird das Eingangs- und das Ausgangsignal des Viterbi 320 einem Summierknotenpunkt 334 zugeführt, der ein Eingangssignal und eine vorläufige Entscheidung von dem Viterbi kombiniert, um einen Fehlerausdruck zu erzeugen. Der Fehlerausdruck wird wiederum benutzt, um die Aktualisierung des Koeffizienten-Taps bzw. -Abgriffs des FFE 328 sowie auch die Aktualisierung des Koeffizienten-Taps bzw. -Abgriffs des DFE 322 zu steuern. Indem eine niedrigere Fehlerwahrscheinlichkeit bezüglich des "Tap Update Signal's", das heißt aktualisierten Abgriffsignals, bereitgestellt wird, wird die Leistung und Verlässlichkeit des FFE 328 wesentlich bzw. signifikant verbessert.
  • Wie später genauer unten beschrieben wird, weisen TCM-Decoder einen "Trade-off" bzw. Kompromiss zwischen Systemverzögerung und Verlässlichkeit von Symbolentscheidungen auf. Dass Entscheidungen benutzt werden, die weiter in der Vergangenheit eines TCM-Demodulators zurückliegen, führt im Allgemeinen dazu, dass die Verlässlichkeit der Entscheidung erhöht wird, wobei die verlässlichste Entscheidung die letzte Entscheidung ist. Jedoch umfasst jede Stufe in dem Verarbeitungsprozess einen bestimmten Verzögerungsbetrag und es ist manchmal wünschenswert, Entscheidungen von irgendeinem Zwischenpunkt der zurückverfolgten Vergangenheit auszuwählen. Je früher die gewählte Entscheidung liegt, desto weniger ist die damit einhergehende Verzögerung. Folglich werden variable Verzögerungsschaltkreise 336a, 336b und 336c zwischen dem Eingang des Viterbi 320 und dem Summierknotenpunkt 334, der Trägerschleife 324 und der Synchronisationsschleife bereitgestellt. Die vari ablen Verzögerungsschaltkreise 336a, b und c funktionieren derart, um die Verzögerung des gewählten Symbols, das von dem Viterbi ausgegeben wird, derart anzupassen, dass der Summierknotenpunkt 334, die Trägerschleife 324 und die Synchronisationsschleife 330 mit Signalen betrieben werden, die denselben Zeitstempel aufweisen.
  • Nun zu 24 kommend wird ein TCM-Decoder oder Viterbi-Decoder in semi-schematischer Blockdiagrammform bei 320 dargestellt. Ein Viterbi enthält in geeigneter Weise eine Entscheidungsvorrichtung ("decision device") 340, die angekoppelt ist, um ein Eingangssignal von einem FFE 328 zu empfangen, das mit dem Ausgangsignal eines DFE 322 in einem Summierknotenpunkt 342 aufsummiert worden ist. Ein Viterbi-Decoder verarbeitet Informationssignale iterativ, wobei er ein Trellis-Diagramm durchsucht, was mit dem von dem Encoder benutzten korrespondiert, im Bemühen, das Verhalten des Encoders zu emulieren bzw. nachzustreben. Zu jedem bestimmten Zeitrahmen ist sich der Decoder nicht augenblicklich darüber bewusst, welchen Knoten (oder Zustand) der Encoder erreicht hat. Auf diese Weise versucht er nicht, den Knoten bei jenem bestimmten Zeitrahmen zu decodieren. Wenn die empfangene Abfolge von Signalabtastwerten gegeben ist, berechnet der Decoder anstelle dessen den wahrscheinlichsten Pfad zu jedem Knoten und bestimmt den Abstand zwischen jedem dieser Pfade und der empfangenen Sequenz, um eine Größe zu bestimmen, die als Pfadmetrik bezeichnet wird.
  • Ferner macht der Viterbi 320 entsprechend der Erfindung eine Annahme, dass die verbleibenden bzw. überlebenden Pfade bei dem N-ten Zeitrahmen durch einen gemeinsamen ersten Zweig hindurchkommen und er gibt eine Entscheidung für den Zeitrahmen 0 auf der Basis jener Annahme aus. Wenn diese Entscheidung unkorrekt ist, gibt der Viterbi 320 notwendigerweise einige we nige zusätzliche unkorrekte Entscheidungen aus, die auf der anfänglichen Störung basieren. Aber er wird sich aufgrund der Natur der spezifischen Beziehung zwischen dem Code und den Charakteristika des Übertragungskanals bald fangen bzw. einregeln, das heißt erholen. Es sollte ferner angemerkt werden, dass diese potentielle Fehlereinführungsquelle relativ trivial in der tatsächlichen Praxis ist, da die Annahme, die durch den Viterbi gemacht wird, dass alle verbleibenden Pfade bzw. Überlebenspfade beim Zeitrahmen n durch einen gemeinsamen ersten Zweig beim Zeitrahmen 0 hindurchkommen, eine korrekte Annahme mit einer sehr hohen statistischen Wahrscheinlichkeit ist.
  • In 24 enthält der beispielhafte Trellis-Decoder (oder Viterbi) 320 ein Pfadmetriken-Modul ("path metrics") 344 und ein Pfad-Speichermodul ("path (trace) memory") 346 zusätzlich zu der Entscheidungsvorrichtung 340. Eine Pfadmetrik, wie dieser Ausdruck. hier bezeichnet wird, ist gut bekannt und bezieht sich auf eine Vielzahl von elementaren Pfaden zwischen benachbarten Trellis-Knoten, die durch Verlängerung einen Pfad bilden. Der Viterbi selektiert den besten Pfad für jedes ankommende Signal. und aktualisiert einen Pfad-Speicher, der in dem Pfad-Speichermodul 346 abgelegt ist, und die Pfadmetriken, die in dem Pfadmetriken-Modul 344 abgelegt sind. Es wird auf diese Weise angenommen, dass das Pfad-(oder Zurückverfolgungs-) Speichermodul 346 ein historisches Protokoll bzw. eine Aufzeichnung von einer bestimmten Anzahl von vergangenen Entscheidung umfasst, wobei die Anzahl von vergangenen Entscheidungen durch einen tiefen Parameter N repräsentiert wird.
  • Jede aus einer Anzahl von historischen bzw. zurückliegenden Entscheidungen kann aus dem Pfad-Speicher 346 entnommen werden und sowohl dem DFE 322 als auch einem Summierknotenpunkt 334 zur Fehlerausdruckerzeugung bereitgestellt werden, indem das geeignete vergangene Signal bzw. historische Signal über einen Multiplexerschaltkreis 348 selektiert wird.
  • Nun zu 25 kommend könnte der TCM-Demodulator (oder Viterbi) ("state 0-3 trace back") 320 dahingehend betrachtet werden, dass er vier Zurückverfolgungsregister enthält, wobei jedes Zurückverfolgungsregister spezifisch zu einem ganz bestimmten der vier Zustände ist, die das 8-VSB-Signal ausmachen. Ein MUX 348 selektiert eines der vier Zurückverfolgungsregister bzw. "Trace Back Register", die zu demjenigen korrespondieren, das das wahrscheinlichste Symbol enthält, entsprechend einem Auswahlsignal, das durch das Pfadmetriken-Modul (344 von 24) definiert wird. Die spezifische Symbolentscheidung, die durch den MUX 348 gewählt wird, wird von dem TCM-Demodulator ausgegeben und dem DFE 322 zur Verfügung gestellt, wo sie mit einem Satz von N nicht kausalen Koeffizienten kombiniert wird. Dabei repräsentiert N die Länge N jedes der "Trace Back" bzw. Zurückverfolgungsregister. Ferner wird die von dem TCM-Demodulator 320 ausgegebene Symbolentscheidung mit Hilfe eines Satzes von M+1 kausalen Koeffizienten in dem DFE 322 verarbeitet. Dabei repräsentiert M die Differenz zwischen der Gesamtanzahl von Koeffizientenabgriffen bzw. "Coefficient Taps" und der Länge des "Trace Back" Registers bzw. Zurückverfolgungsregisters (die Anzahl von nicht-kausalen Taps bzw. Abgriffen).
  • Weiterhin wird das Ausgangsignal des TCM-Demodulators 320 einem Summierknotenpunkt 334 bereitgestellt, wo sein Wert mit dem TCM-Demodulator-Eingangssignal kombiniert wird, um einen Fehlerausdruck bzw. eine Fehlerbeziehung festzulegen, die auf der Differenz zwischen einem Eingangssignalabtastwert und einer Ausgangssymbolentscheidung basiert. Dieser Fehlerausdruck wird dann sowohl dem DFE 322 als auch einem FFE 328 zur Verfü gung gestellt, wo er dazu benutzt wird, um die Tap- Koeffizienten bzw. Abgriffkoeffizienten zu aktualisieren.
  • Wie früher angemerkt wurde, können die Symbolentscheidungen von jedem der Zurückverfolgungs- bzw. "Trace Back" Speicher bei jedem der Zwischenschritte in dem Verarbeitungsprozess entnommen werden. Abhängig von der sequentiellen Position des eigentlichen Symbolentscheidungsabgriffs bzw. -Taps kann eine bestimmte Verzögerung bestimmt werden. Jenem Verzögerungsbetrag wird in einem Verzögerungsschaltkreis 350 Rechnung getragen, der zwischen dem Eingang des TCM-Demodulators 320 und dem Summierknotenpunkt 334 angeordnet ist, damit der Zeitstempel des Eingangssignals und der Zeitstempel der Symbolentscheidung, die summiert werden sollen, gleich sind. Diese Verzögerung ist variabel und programmierbar, indem jene Schaltkreissimulationen ausgeführt werden können, um die Verzögerungs/Leistungs-"trade-off"-Charakteristika zu bestimmen. Entweder könnte die Leistung oder die Verzögerung (oder eine Mischung von beiden) als eine Entscheidungs-Metrik festgelegt werden und das System entweder für eine maximale Leistung, minimale Verzögerung, oder einen adäquaten Wert für beides optimiert werden. Es wird in der beispielhaften Ausführungsform von 23 indiziert, dass die Symbolentscheidungen und die einhergehende Verzögerung nicht notwendigerweise dieselben für die Festlegung des Fehlerausdrucks sein müssen, der ein Eingangssignal für die Trägerschleife oder die Synchronisationsschleife bereitstellt. Aufgrund der verschiedenen Bandbreitenbeschränkungen und Akquisitionscharakteristika bzw. Erfassungscharakteristika einer Trägerschleife und einer Synchronisationsschleife sollte tatsächlich angenommen werden, dass die Trägerschleife bei einer viel schnelleren Rate als die Synchronisationsschleife erfassen muss, wobei der Synchronisationsschleife erlaubt wird, einen eher "downstream" bzw. pfadabwärtsliegenden Überlebenspfad bzw. verbleibenden Pfad in dem Pfad-Speichermodul des Trellis-Decoders zu benutzen. Dabei muss die zugehörige Verzögerung von der Schleife nicht zu stark beachtet werden.
  • In dem Fall einer Trägerschleife würde die Benutzung von Entscheidungen, die in der Historie des TCM-Decoders weiter zurückliegen, dazu führen, dass die Verlässlichkeit von Entscheidungen erhöht wird. Die Erhöhung der Verzögerung in der Trägerschleife reduziert korrespondierend hierzu jedoch die Nachverfolgungsfähigkeit der Schleife. Auf diese Weise verbessert das Merkmal der variablen Verzögerung der Erfindung die Gesamtsystemleistung eines Mehrfachschleifen- entscheidungsgesteuerten Systems genauso wie die Bereitstellung von verbesserten Entzerrungscharakteristika.
  • Die vorausgehende Diskussion offenbart und beschreibt nur beispielhafte Verfahren und Ausführungsformen eines Dual-Mode-QAM/VSB-Empfängers entsprechend der vorliegenden Erfindung. Folglich ist die Offenbarung der vorliegenden Erfindung zur Veranschaulichung, aber nicht zur Begrenzung des Schutzbereichs der Erfindung gedacht, der in den nachfolgenden Ansprüchen dargelegt wird.

Claims (7)

  1. Ein Verfahren zum Betreiben eines Empfängers, der in Bezug auf eine Symbolrate eine bestimmte Abtastfrequenz hat, um aus einem empfangenen Spektrum, das ein Pilotsignal einschließt, Träger- und Synchronisations- bzw. Timing- Information zurückzugewinnen, umfassend: Zentrieren des empfangenen Spektrums bei einer bekannten Position relativ zum Basisband; Verfolgen des Pilotsignals mit einer Phasenregelschleife; Auswerten der Frequenz des Pilotsignals in Bezug auf die Abtastfrequenz; Einstellen des Zentrierens des empfangenen Spektrums, bis die ausgewertete Frequenz des Pilotsignals in einem ganzzahligen Verhältnis mit der Abtastfrequenz ist; Filtern des empfangenen Spektrums in einem Tiefpassfilter (54), das eine Grenz- bzw. Abschneidefrequenz in Bezug auf die Abtastfrequenz hat; gekennzeichnet durch, Verarbeiten des gefilterten Signals in einem Hochpassfilter (62), das eine Grenz- bzw. Abschneidefrequenz in Bezug auf die Abtastfrequenz hat; und wobei die Tiefpass-Filter (54) und Hochpass-Filter (62) ein äquivalentes Bandpassfilter definieren, wobei das äquivalente Bandpassfilter obere und untere Seitenbandregionen festlegt, von denen jedes an einer erwarteten Position des Pilotsignals zentriert ist.
  2. Das Verfahren nach Anspruch 1, wobei das empfangene Spektrum eine angehobene Kosinus-Antwort-Charakteristik aufweist, wobei die oberen und unteren Regionen des Seitenbands des äquivalenten Filters Übergangsregionen der Spektren enthalten, die durch die Hochpass-Filter (62) und Tiefpass-Filter (54) festgelegt sind.
  3. Das Verfahren nach Anspruch 2, wobei die Abtastfrequenz des Empfängers derart festgelegt wird, dass die Pilotfrequenz etwa gleich einem Viertel der Abtastfrequenz ist.
  4. Das Verfahren nach Anspruch 3, wobei das Hochpassfilter (62) ein Nyquist Vorfilter ist, das eine untere Grenz- bzw. Abschneidefrequenz von etwa einem Viertel der Abtastfrequenz hat, wobei das Hochpassfilter das Spektrum bei einer Frequenz von etwa der Hälfte der Abtastfrequenz zentriert.
  5. Das Verfahren nach Anspruch 4, wobei das Tiefpass-Filter (54) ein Quadratwurzel-Nyquist-Filter ist, das eine untere Grenz- bzw. Abschneidefrequenz bei etwa einem Viertel der Abtastfrequenz hat, wobei das Quadratwurzel-Nyquist-Filter das Spektrum etwa beim Basisband zentriert.
  6. Das Verfahren nach Anspruch 5, wobei die gewünschte Position des Pilotsignals im Wesentlichen in jeder Übergangsregion zentriert wird, dabei die gewünschte Position des Pilotsignals, das in jeder der oberen und unteren Seitenbandregionen des äquivalenten Filters zu zentrieren ist, bei einer Frequenz hervorgerufen wird, die im Wesentlichen gleich einem Viertel der Abtastfrequenz ist, wodurch ein Signal erhöht wird, das bei einem Viertel der Abtastfrequenz vorkommt.
  7. Die Methode nach Anspruch 6, weiter umfassend: Empfangen einer Seitenbandregion von dem äquivalenten Filter in einer Nachführ-Regelschleife; Abtasten der Seitenbandregion, um eine erhöhte Frequenzkomponente zu identifizieren; Vergleichen der erhöhten Frequenzkomponente mit der erwarteten Frequenz des Pilotsignals; und Verschieben der Abtastfrequenz in eine Richtung und um einen Betrag derart, dass die erhöhte Frequenzkomponente mit der erwarteten Frequenz des Pilotsignals zusammenfällt.
DE69920737T 1998-11-03 1999-11-03 Qam/vsb zweimodenempfänger Expired - Lifetime DE69920737T2 (de)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US10692198P 1998-11-03 1998-11-03
US10693898P 1998-11-03 1998-11-03
US10703798P 1998-11-03 1998-11-03
US10692298P 1998-11-03 1998-11-03
US10692398P 1998-11-03 1998-11-03
US106923P 1998-11-03
US106938P 1998-11-03
US107037P 1998-11-03
US106921P 1998-11-03
US106922P 1998-11-03
US10710398P 1998-11-04 1998-11-04
US107103P 1998-11-04
PCT/US1999/026084 WO2000027066A2 (en) 1998-11-03 1999-11-03 Dual mode qam/vsb receiver

Publications (2)

Publication Number Publication Date
DE69920737D1 DE69920737D1 (de) 2004-11-04
DE69920737T2 true DE69920737T2 (de) 2005-10-13

Family

ID=27557722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69920737T Expired - Lifetime DE69920737T2 (de) 1998-11-03 1999-11-03 Qam/vsb zweimodenempfänger

Country Status (6)

Country Link
US (7) US6222891B1 (de)
EP (1) EP1127424B1 (de)
AT (1) ATE278275T1 (de)
AU (1) AU1607400A (de)
DE (1) DE69920737T2 (de)
WO (1) WO2000027066A2 (de)

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998010549A2 (en) * 1996-09-02 1998-03-12 Telia Ab Improvements in, or relating to, multi-carrier transmission systems
US6610917B2 (en) * 1998-05-15 2003-08-26 Lester F. Ludwig Activity indication, external source, and processing loop provisions for driven vibrating-element environments
US6222891B1 (en) * 1998-11-03 2001-04-24 Broadcom Corporation Timing recovery using the pilot signal in high definition TV
US6775334B1 (en) * 1998-11-03 2004-08-10 Broadcom Corporation Equalization and decision-directed loops with trellis demodulation in high definition TV
US6842495B1 (en) * 1998-11-03 2005-01-11 Broadcom Corporation Dual mode QAM/VSB receiver
US6751228B1 (en) * 1999-03-23 2004-06-15 Yamaha Corporation Packet handler of audio data by isochronous mode
US6738429B1 (en) * 1999-06-01 2004-05-18 Harris Corporation Decision-directed carrier frequency detector and method for QAM
EP1061746A1 (de) * 1999-06-14 2000-12-20 Sony International (Europe) GmbH Kanaldekoder für digitalen Rundfunkempfänger
KR100306213B1 (ko) * 1999-08-24 2001-11-01 윤종용 브이에스비/큐에이엠 공용 수신기의 브이에스비 파일럿 톤제거장치 및 방법
JP2001103394A (ja) * 1999-10-01 2001-04-13 Matsushita Electric Ind Co Ltd デジタル放送受信装置
AU4515801A (en) * 1999-12-03 2001-06-18 Broadcom Corporation Viterbi slicer for turbo codes
KR100348790B1 (ko) * 1999-12-21 2002-08-17 엘지전자주식회사 큐에이엠 수신기
KR100320213B1 (ko) * 2000-02-12 2002-01-10 구자홍 리얼 및 콤플렉스 겸용 채널 등화기
US6889351B1 (en) * 2000-03-30 2005-05-03 Koninklijke Philips Electronics, N.V. Backward compatible multiple data stream transmission method and system for compressed domain signals
US6721366B1 (en) 2000-04-19 2004-04-13 Lockheed Martin Corporation Phase tracking apparatus and method for continuous phase modulated signals
US6794920B1 (en) * 2000-05-11 2004-09-21 Maxtor Corporation Sampled analog DC offset correction for data bus structures
US6442217B1 (en) * 2000-05-22 2002-08-27 Sicom, Inc. Digital communication receiver with digital, IF, I-Q balancer
AU2001265058A1 (en) * 2000-05-31 2001-12-11 Sophia Communications, Inc. A method for radio receiver frequency calibration for burst data reception systems
US6683920B1 (en) * 2000-09-22 2004-01-27 Applied Micro Circuits Corporation Dual-loop system and method for frequency acquisition and tracking
KR100351833B1 (ko) * 2000-10-20 2002-09-11 엘지전자 주식회사 디지털 ｔｖ 수신기
US6862324B1 (en) * 2000-10-23 2005-03-01 The Aerospace Corporation Data aided symbol timing system for precoded continuous phase modulated signals
US6748040B1 (en) * 2000-11-09 2004-06-08 Time Domain Corporation Apparatus and method for effecting synchrony in a wireless communication system
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US20020122507A1 (en) * 2000-12-15 2002-09-05 Eidson Donald Brian System for carrier phase tracking of multi-dimensional coded symbols
US20020089941A1 (en) * 2001-01-05 2002-07-11 Chien-Meen Hwang Network receiver utilizing sample management buffers
US6839388B2 (en) * 2001-01-22 2005-01-04 Koninklijke Philips Electronics N.V. System and method for providing frequency domain synchronization for single carrier signals
US6940557B2 (en) 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US7123307B1 (en) * 2001-02-23 2006-10-17 Silicon Image, Inc. Clock jitter limiting scheme in video transmission through multiple stages
US20020150155A1 (en) * 2001-02-26 2002-10-17 Itzhak Florentin Convergence speed, lowering the excess noise and power consumption of equalizers
US7095816B2 (en) * 2001-03-07 2006-08-22 Nippon Telegraph And Telephone Corporation Clock/data recovery circuit
US7039125B2 (en) * 2001-03-12 2006-05-02 Analog Devices, Inc. Equalized SNR power back-off
US7006566B2 (en) * 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6734920B2 (en) * 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US7822154B2 (en) * 2001-04-27 2010-10-26 The Directv Group, Inc. Signal, interference and noise power measurement
US7502430B2 (en) * 2001-04-27 2009-03-10 The Directv Group, Inc. Coherent averaging for measuring traveling wave tube amplifier nonlinearity
US7184473B2 (en) * 2001-04-27 2007-02-27 The Directv Group, Inc. Equalizers for layered modulated and other signals
US7483505B2 (en) * 2001-04-27 2009-01-27 The Directv Group, Inc. Unblind equalizer architecture for digital communication systems
US7245671B1 (en) * 2001-04-27 2007-07-17 The Directv Group, Inc. Preprocessing signal layers in a layered modulation digital signal system to use legacy receivers
US7423987B2 (en) * 2001-04-27 2008-09-09 The Directv Group, Inc. Feeder link configurations to support layered modulation for digital signals
US7209524B2 (en) * 2001-04-27 2007-04-24 The Directv Group, Inc. Layered modulation for digital signals
US7173981B1 (en) * 2001-04-27 2007-02-06 The Directv Group, Inc. Dual layer signal processing in a layered modulation digital signal system
US8005035B2 (en) * 2001-04-27 2011-08-23 The Directv Group, Inc. Online output multiplexer filter measurement
US7583728B2 (en) * 2002-10-25 2009-09-01 The Directv Group, Inc. Equalizers for layered modulated and other signals
US7471735B2 (en) 2001-04-27 2008-12-30 The Directv Group, Inc. Maximizing power and spectral efficiencies for layered and conventional modulations
US7184489B2 (en) * 2001-04-27 2007-02-27 The Directv Group, Inc. Optimization technique for layered modulation
US7639759B2 (en) * 2001-04-27 2009-12-29 The Directv Group, Inc. Carrier to noise ratio estimations from a received signal
US6662176B2 (en) * 2001-05-07 2003-12-09 Hewlett-Packard Development Company, L.P. Database indexing and rolling storage method for time-stamped normalized event data
US6829297B2 (en) 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US7409004B2 (en) * 2001-06-19 2008-08-05 Matsushita Electric Industrial Co., Ltd. Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization
US20020199210A1 (en) * 2001-06-26 2002-12-26 Pingnan Shi Universal test meter for digital signal distribution systems
US6940927B2 (en) * 2001-07-17 2005-09-06 Lockheed Martin Corporation Simplified symbol timing tracking circuit for a CPM modulated signal
JP2003046587A (ja) * 2001-08-03 2003-02-14 Nec Corp 復調器
US6904098B1 (en) * 2001-10-16 2005-06-07 Wideband Semiconductors, Inc. Linear phase robust carrier recovery for QAM modems
US7177364B2 (en) * 2002-01-10 2007-02-13 The Boeing Company System, decoder and method for transmitting, receiving and decoding high-speed digital data signals with reduced electromagnetic emissions
KR100407975B1 (ko) * 2002-02-27 2003-12-01 엘지전자 주식회사 반송파 복구 장치
US7254185B2 (en) * 2002-03-14 2007-08-07 Mediatek Incorporation Method for recovering a digital data content in a communication system and apparatus for performing the same
US7738551B2 (en) * 2002-03-18 2010-06-15 International Business Machines Corporation System and method for processing a high definition television (HDTV) image
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
US7272203B2 (en) 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US6995617B2 (en) 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
KR100988225B1 (ko) * 2002-04-16 2010-10-18 톰슨 라이센싱 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치 및 방법과, 등화기/트렐리스 디코더 시스템
DE10228999B4 (de) * 2002-06-28 2006-12-14 Advanced Micro Devices, Inc., Sunnyvale Konstellationsmanipulation zur Frequenz/Phasenfehlerkorrektur
EP1529347B1 (de) 2002-07-03 2016-08-24 The Directv Group, Inc. Verfahren und vorrichtung zur modulation in schichten
US8272020B2 (en) 2002-08-17 2012-09-18 Disney Enterprises, Inc. System for the delivery and dynamic presentation of large media assets over bandwidth constrained networks
WO2004019602A2 (en) * 2002-08-21 2004-03-04 Disney Enterprises, Inc. Digital home movie library
US7199843B2 (en) * 2002-09-30 2007-04-03 Lsi Logic Corporation Spectral translation for VSB compensation
US7230987B2 (en) * 2002-09-30 2007-06-12 Broadcom Corporation Multiple time-base clock for processing multiple satellite signals
US7533402B2 (en) 2002-09-30 2009-05-12 Broadcom Corporation Satellite set-top box decoder for simultaneously servicing multiple independent programs for display on independent display device
DE10249492A1 (de) * 2002-10-24 2004-05-13 Micronas Gmbh Verfahren und Schaltung zur Erzeugung eines Hilfssymbols zum Einregeln eines QAM-Demodulators
AU2003301717A1 (en) 2002-10-25 2004-05-25 The Directv Group, Inc. Lower complexity layered modulation signal processor
ATE461553T1 (de) * 2002-10-25 2010-04-15 Directv Group Inc Schätzen des arbeitspunkts eines nichtlinearenausbreitungswellenrührenverstärker
DE60335295D1 (de) * 2002-10-25 2011-01-20 Directv Group Inc Verfahren und vorrichtung zum anpassen von trägerleistungsanforderungen gemäss verfügbarkeit in geschichteten modulationssystemen
US7529312B2 (en) * 2002-10-25 2009-05-05 The Directv Group, Inc. Layered modulation for terrestrial ATSC applications
US7474710B2 (en) * 2002-10-25 2009-01-06 The Directv Group, Inc. Amplitude and phase matching for layered modulation reception
KR100487332B1 (ko) * 2002-10-31 2005-05-03 엘지전자 주식회사 디지털 ｔｖ의 락 검출 장치
KR100519333B1 (ko) * 2002-12-30 2005-10-07 엘지전자 주식회사 반송파 복구 장치
WO2004064374A2 (en) * 2003-01-13 2004-07-29 Rosum Corporation Clock recovery for the digital television signal
US6710635B1 (en) * 2003-01-16 2004-03-23 Lockheed Martin Corporation Frequency and phase locked loop
US7336747B2 (en) * 2003-01-17 2008-02-26 Digital Compression Technology Coding system for minimizing digital data bandwidth
KR100510690B1 (ko) * 2003-01-20 2005-08-31 엘지전자 주식회사 디지털 티브이 수신기 및 심볼 클럭 복구 장치
US20040146124A1 (en) * 2003-01-24 2004-07-29 David Shiung Algorithm for timing recovery in a fsk correlation receiver and fsk correlation receiver therewith
WO2004075469A2 (en) * 2003-02-19 2004-09-02 Dotcast Inc. Joint, adaptive control of equalization, synchronization, and gain in a digital communications receiver
US7425995B2 (en) * 2003-02-28 2008-09-16 Silicon Laboratories, Inc. Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor
US7548742B2 (en) * 2003-02-28 2009-06-16 Silicon Laboratories, Inc. Tuner for radio frequency receivers and associated method
US7447493B2 (en) * 2003-02-28 2008-11-04 Silicon Laboratories, Inc. Tuner suitable for integration and method for tuning a radio frequency signal
KR20040096319A (ko) * 2003-05-09 2004-11-16 삼성전자주식회사 특성이 다른 신호의 간섭을 제거하기 위한 장치 및 그의제거방법
WO2004105302A1 (en) * 2003-05-16 2004-12-02 Thomson Licensing S.A. A unified receiver for layered and hierarchical modulation systems
US7551701B1 (en) * 2003-06-03 2009-06-23 Texas Instruments Incorporated Frequency domain training of prefilters with interference suppression
FR2855922B1 (fr) * 2003-06-06 2005-08-19 Thales Sa Procede et dispositif de traitement des informations provenant d'equipements primaires de vol repondants
KR100546609B1 (ko) * 2003-08-30 2006-01-26 엘지전자 주식회사 심볼 클럭 복조 장치
CN100340109C (zh) * 2003-09-26 2007-09-26 南京Lg新港显示有限公司 载波复原装置
DE10347259B4 (de) * 2003-10-08 2013-10-31 Entropic Communications, Inc. Verfahren zum Synchronisieren einer Schaltungsanordnung beim Empfang eines modulierten Signals
US7502429B2 (en) * 2003-10-10 2009-03-10 The Directv Group, Inc. Equalization for traveling wave tube amplifier nonlinearity measurements
KR100603608B1 (ko) * 2003-10-29 2006-07-24 한국전자통신연구원 지상파 디지털 텔레비젼 방송 시스템에서 동일채널중계기의 시간지연을 줄이기 위한 복조 장치 및 그 방법
KR100587336B1 (ko) * 2003-12-01 2006-06-08 엘지전자 주식회사 위상보정 결정궤환 채널등화기
US7250987B2 (en) 2004-02-06 2007-07-31 Broadcom Corporation Method and system for an integrated VSB/QAM/NTSC/OOB plug-and-play DTV receiver
CA2566295C (en) * 2004-03-30 2010-09-14 Modesat Communications Ou System and method for transmission and reception of qam signals at low signal to noise ratio
US7995648B2 (en) * 2004-04-09 2011-08-09 Trident Microsystems (Far East) Ltd. Advanced digital receiver
WO2005101653A1 (en) * 2004-04-09 2005-10-27 Micronas Semiconductors, Inc. Apparatus for and method of controlling a feedforward filter of an equalizer
US7123063B2 (en) * 2004-04-28 2006-10-17 Broadcom Corporation Supply tracking clock multiplier
US7581161B2 (en) * 2004-05-04 2009-08-25 Analog Devices, Inc. Method and system for widening the synchronization range for a discrete multitone multicarrier single pilot tone system
US7706483B2 (en) * 2004-05-12 2010-04-27 Thomson Licensing Carrier phase ambiguity correction
MXPA06013000A (es) * 2004-05-12 2006-12-20 Thomson Licensing Generador de sincronizacion de modo doble en un receptor de acuerdo con el comite de sistemas de television avanzada-television digital (atsc-dtv).
JP2007537669A (ja) * 2004-05-12 2007-12-20 トムソン ライセンシング Ｄｃオフセットによるキャリア位相不定性補正
JP4729564B2 (ja) * 2004-05-12 2011-07-20 トムソン ライセンシング キャリア位相不定性の補正
US8320442B2 (en) * 2004-05-14 2012-11-27 Zenith Electronics Llc Channel impulse response estimating decision feedback equalizer
KR101043520B1 (ko) * 2004-05-20 2011-06-23 톰슨 라이센싱 파일럿 신호를 처리하기 위한 장치 및 방법
US7634028B2 (en) * 2004-05-27 2009-12-15 Silicon Laboratories Inc. Selecting clock frequencies for baseband devices
US7406137B2 (en) * 2004-08-02 2008-07-29 Realtek Semiconductor Corp. Carrier recovery system and method thereof
US20080298518A1 (en) * 2004-08-12 2008-12-04 Gopalan Krishnamurthy Automatic Gain Control Unit of a Receiver
KR100585155B1 (ko) * 2004-08-19 2006-05-30 삼성전자주식회사 변환 도메인의 복소 필터를 이용한 ｄｖｂ-ｔ 수신기의주파수 도메인 채널 평가 방법
KR100577703B1 (ko) * 2004-08-27 2006-05-10 삼성전자주식회사 Ｖｓｂ 방식 수신기를 위한 반송파 복원장치 및 그 복원방법
US7480498B2 (en) * 2004-09-27 2009-01-20 Cisco Technology, Inc. Receiver gain control using a pilot signal
DE102004047424A1 (de) * 2004-09-28 2006-04-06 Micronas Gmbh Schaltung und Verfahren zur Trägerrückgewinnung
DE102004048572A1 (de) 2004-10-04 2006-04-13 Micronas Gmbh Verfahren sowie Schaltungsanordnung zur Unterdrückung einer orthogonalen Störung
KR100594296B1 (ko) * 2004-10-12 2006-06-30 삼성전자주식회사 디지털 텔레비전 수신 장치의 동기신호 검출기 및 그 방법
US7606550B2 (en) * 2004-10-29 2009-10-20 Broadcom Corporation Method and system for a dual mode receiver with low intermediate frequency (IF) and zero second IF
DE102004054893A1 (de) * 2004-11-12 2006-05-24 Micronas Gmbh Verfahren und Schaltungsanordnung zur Kanalfilterung analog oder digital modulierter TV-Signale
DE102004059956B4 (de) * 2004-12-13 2008-09-11 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Taktsynchronisierung bei einem Restseitenbandmodulierten Übertragungssignal
WO2006105496A1 (en) * 2005-03-29 2006-10-05 Zoran Corporation Receiver with decision-directed equalizer
WO2007038777A2 (en) * 2005-09-29 2007-04-05 Techwell, Inc. Carrier phase independent symbol timing recovery methods for vsb receivers
US8570881B2 (en) * 2006-03-28 2013-10-29 Advanced Micro Devices, Inc. Transmitter voltage and receiver time margining
US20070230646A1 (en) * 2006-03-28 2007-10-04 Talbot Gerald R Phase recovery from forward clock
US7675983B2 (en) * 2006-04-14 2010-03-09 Freescale Semiconductor, Inc. Mitigation of DC distortion in OFDM receivers
US20080074497A1 (en) * 2006-09-21 2008-03-27 Ktech Telecommunications, Inc. Method and Apparatus for Determining and Displaying Signal Quality Information on a Television Display Screen
US8761310B2 (en) 2008-01-14 2014-06-24 Thomson Licensing Decoupled data-aided carrier tracking loop and symbol timing recovery loop
US20100283910A1 (en) * 2008-01-14 2010-11-11 Maxim Belotserkovsky Decoupled data-aided timing and carrier tracking loop
WO2009091355A1 (en) * 2008-01-14 2009-07-23 Thomson Licensing Data-aided symbol timing recovery loop decoupled from carrier phase offset
JP5333445B2 (ja) * 2008-04-17 2013-11-06 パナソニック株式会社 受信装置とこれを用いた電子機器
US8964991B2 (en) * 2008-06-17 2015-02-24 Himax Tehnologies Limted Method for processing an input composite signal and signal processing apparatus thereof
US7978796B2 (en) * 2008-07-31 2011-07-12 Freescale Semiconductor, Inc. Recovering symbols in a communication receiver
US9571326B2 (en) 2009-03-05 2017-02-14 SeeScan, Inc. Method and apparatus for high-speed data transfer employing self-synchronizing quadrature amplitude modulation
US9160405B1 (en) * 2009-04-16 2015-10-13 Altera Corporation Self-tuning high speed transceiver for IC wireline channel
US8306153B2 (en) * 2009-09-21 2012-11-06 Techwell Llc Method and system for tracking phase in a receiver for 8VSB
WO2011063361A1 (en) * 2009-11-20 2011-05-26 Maxlinear, Inc. Integrated if saw filter in baseband digital design for analog tv (or hybrid) tuner
US8280330B2 (en) * 2009-12-30 2012-10-02 Quintic Holdings Crystal-less clock generation for radio frequency receivers
KR20110119119A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 잔류 측파대 신호를 처리하는 다이버시티 수신기
US8477877B2 (en) 2010-06-23 2013-07-02 At&T Intellectual Property I, L.P. Feed-forward carrier phase recovery for optical communications
CA2811457C (en) * 2010-11-03 2017-10-10 Yair Linn Phase detector
US8908809B2 (en) 2010-12-15 2014-12-09 At&T Intellectual Property I, L.P. Complexity reduced feed forward carrier recovery methods for M-QAM modulation formats
US8750176B2 (en) 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US9634878B1 (en) 2011-09-08 2017-04-25 See Scan, Inc. Systems and methods for data transfer using self-synchronizing quadrature amplitude modulation (QAM)
US8897398B2 (en) * 2012-01-27 2014-11-25 Apple Inc. Methods and apparatus for error rate estimation
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US9559875B2 (en) * 2012-05-09 2017-01-31 Northrop Grumman Systems Corporation Blind equalization in a single carrier wideband channel
TWI487334B (zh) * 2012-12-26 2015-06-01 Mstar Semiconductor Inc 載波頻率偏移補償裝置及方法
US9450790B2 (en) 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US9210010B2 (en) 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces
US9544168B2 (en) * 2013-06-06 2017-01-10 Pioneer Corporation Channel estimation device, receiving device, channel estimation method, channel estimation program, and recording medium
US9166628B2 (en) * 2013-12-13 2015-10-20 Alcatel Lucent Use of parity-check coding for carrier-phase estimation in an optical transport system
CN107294886A (zh) * 2016-03-31 2017-10-24 晨星半导体股份有限公司 均衡器装置及使用在均衡器装置中以维特比算法为基础的决策方法
CN111357185B (zh) * 2017-11-15 2023-09-29 西门子股份公司 用于多电平转换器的脉冲宽度调制控制
JP2020191578A (ja) * 2019-05-23 2020-11-26 日本電気株式会社 受信機、受信方法、及び、受信プログラム
WO2022224296A1 (ja) * 2021-04-19 2022-10-27 日本電信電話株式会社 デジタル信号処理装置及びコヒーレントデジタル信号処理装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5220753A (en) * 1975-06-11 1977-02-16 Motorola Inc Quadrature phase shift keying demodulator
US4320526A (en) * 1980-03-03 1982-03-16 Bell Telephone Laboratories, Incorporated Adaptive phase-jitter tracker
JP2724145B2 (ja) * 1987-03-24 1998-03-09 株式会社日立製作所 搬送波再生装置
US5214501A (en) 1988-10-03 1993-05-25 North American Philips Corporation Method and apparatus for the transmission and reception of a multicarrier high definition television signal
US5025455A (en) * 1989-11-30 1991-06-18 The United States Of America As Represented By The Administer, National Aeronautics And Space Administration Phase ambiguity resolution for offset QPSK modulation systems
US5233629A (en) 1991-07-26 1993-08-03 General Instrument Corporation Method and apparatus for communicating digital data using trellis coded qam
JP3120511B2 (ja) * 1991-11-21 2000-12-25 ソニー株式会社 ビタビ復号装置
US5311547A (en) 1992-02-03 1994-05-10 At&T Bell Laboratories Partial-response-channel precoding
US5235424A (en) 1992-02-06 1993-08-10 General Electric Company Automatic gain control system for a high definition television signal receiver
US5282023A (en) 1992-05-14 1994-01-25 Hitachi America, Ltd. Apparatus for NTSC signal interference cancellation through the use of digital recursive notch filters
US5357544A (en) * 1992-07-21 1994-10-18 Texas Instruments, Incorporated Devices, systems, and methods for composite signal decoding
US5453797A (en) * 1993-02-22 1995-09-26 Massachusetts Institute Of Technology Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference
US5410368A (en) 1993-12-29 1995-04-25 Zenith Electronics Corp. Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval
US5602602A (en) * 1994-02-10 1997-02-11 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference for digital TV transmission having a simplified rejection filter
US5805242A (en) 1994-03-21 1998-09-08 Thomson Consumer Electronics, Inc. Carrier independent timing recovery system for a vestigial sideband modulated signal
US5706057A (en) 1994-03-21 1998-01-06 Rca Thomson Licensing Corporation Phase detector in a carrier recovery network for a vestigial sideband signal
US5894334A (en) 1994-03-21 1999-04-13 Rca Thomson Licensing Corporation Carrier recovery system for a vestigial sideband signal
US5596606A (en) 1994-04-05 1997-01-21 Scientific-Atlanta, Inc. Synchronous detector and methods for synchronous detection
US5479449A (en) * 1994-05-04 1995-12-26 Samsung Electronics Co. Ltd. Digital VSB detector with bandpass phase tracker, as for inclusion in an HDTV receiver.
US5715012A (en) * 1996-03-13 1998-02-03 Samsung Electronics Co., Ltd. Radio receivers for receiving both VSB and QAM digital HDTV signals
US5999223A (en) * 1994-05-23 1999-12-07 Samsung Electronics Co., Ltd. System for controlling the operating mode of an adaptive equalizer within a digital TV signal receiver
US5572249A (en) 1994-07-07 1996-11-05 Philips Electronics North America Corporation Method and apparatus for optimal NTSC rejection filtering and transmitter and receiver comprising same
US5583889A (en) 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5673293A (en) * 1994-09-08 1997-09-30 Hitachi America, Ltd. Method and apparatus for demodulating QAM and VSB signals
US5550596A (en) 1994-11-25 1996-08-27 Thomson Multimedia Sa Digital television signal processing system including a co-channel rejection filter
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US5659583A (en) 1995-06-02 1997-08-19 Hitachi America, Ltd. Tone canceller for QAM demodulator
KR0170690B1 (ko) * 1995-09-23 1999-03-20 김광호 반송파 및 심볼타이밍 복원완료 검출회로와 그 방법 및 이를 채용한 고해상도 텔레비젼
US5841814A (en) * 1995-10-17 1998-11-24 Paradyne Corporation Sampling system for radio frequency receiver
KR0155900B1 (ko) 1995-10-18 1998-11-16 김광호 위상에러검출방법 및 위상 트래킹 루프회로
US5694419A (en) 1995-11-07 1997-12-02 Hitachi America, Ltd. Shared resource modulator-demodulator circuits for use with vestigial sideband signals
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
US5799037A (en) 1996-02-16 1998-08-25 David Sarnoff Research Center Inc. Receiver capable of demodulating multiple digital modulation formats
US5872815A (en) 1996-02-16 1999-02-16 Sarnoff Corporation Apparatus for generating timing signals for a digital television signal receiver
US5712873A (en) * 1996-06-04 1998-01-27 Thomson Consumer Electronics, Inc. Multi-mode equalizer in a digital video signal processing system
US6005640A (en) 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system
US6018556A (en) * 1996-11-21 2000-01-25 Dsp Group, Inc. Programmable loop filter for carrier recovery in a radio receiver
KR100238284B1 (ko) * 1997-05-12 2000-01-15 윤종용 위상 보정 회로 및 그 방법
KR100244767B1 (ko) * 1997-06-25 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
US6222891B1 (en) 1998-11-03 2001-04-24 Broadcom Corporation Timing recovery using the pilot signal in high definition TV
US6160443A (en) * 1999-09-08 2000-12-12 Atmel Corporation Dual automatic gain control in a QAM demodulator

Also Published As

Publication number Publication date
US20040258180A1 (en) 2004-12-23
EP1127424B1 (de) 2004-09-29
US7327819B2 (en) 2008-02-05
US6222891B1 (en) 2001-04-24
US6771714B2 (en) 2004-08-03
US6411659B1 (en) 2002-06-25
US6671342B2 (en) 2003-12-30
WO2000027066A3 (en) 2000-11-23
US20020136329A1 (en) 2002-09-26
US20030058967A1 (en) 2003-03-27
US6493409B1 (en) 2002-12-10
EP1127424A2 (de) 2001-08-29
US7027528B2 (en) 2006-04-11
DE69920737D1 (de) 2004-11-04
AU1607400A (en) 2000-05-22
US20040081257A1 (en) 2004-04-29
WO2000027066A2 (en) 2000-05-11
ATE278275T1 (de) 2004-10-15

Similar Documents

Publication Publication Date Title
DE69920737T2 (de) Qam/vsb zweimodenempfänger
DE69532170T2 (de) Phasendetektor in einer trägerrückgewinnungsschaltung für ein restseitenbandsignal
US7403579B2 (en) Dual mode QAM/VSB receiver
US6741645B2 (en) Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6226323B1 (en) Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6775334B1 (en) Equalization and decision-directed loops with trellis demodulation in high definition TV
DE102011015743B4 (de) Digitaler Demodulator für Fernsehsignale
DE60100734T2 (de) Schätzung des phasen- und überlagerten rauschens in einer qam-trägerrückgewinnungsschaltung
DE60028983T2 (de) Doppelte automatische verstärkungsregelung in einem qam-demodulator
DE69909622T2 (de) Verfahren und vorrichtung zur erhöhung der kapazität und verbesserung der übertragungsleistung in kabelfernsehnetzwerken
JP4020334B2 (ja) ビデオ信号処理装置
EP0693243B1 (de) Gerät zur verhinderung von gleichkanal-ntsc-störungen bei digitalen tv-übertragungen
DE60218206T2 (de) Einrichtung und verfahren zur beschränkung des wertes von filterkoeffizienten im rückwärtsfilter eines entscheidungrückgekoppelten entzerrers
DE69730418T2 (de) Digitaler empfänger
EP0793363A2 (de) Taktrückgewinnungssystem für einen digitalen Signalprozessor
DE60317977T2 (de) Ein signalangepasster Pulsformungsfilter
DE602004011577T2 (de) Verfahren und vorrichtung zur trägerrückgewinnung in einem kommunikationssystem
DE60131336T2 (de) QAM-Empfänger mit Verstärkungsregelung, Korrektur von Gleichstromverschiebungen und Passbandentzerrung
DE602005004533T2 (de) Trägerphasen-mehrdeutigkeitskorrektur über gleichstromoffset
DE10260403B4 (de) RDS-Decodierer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, 80639 M