DE69923263T2 - Halbleitereinrichtung mit Leiterbahnen und Barrieren gegen parasitäre Ströme - Google Patents

Halbleitereinrichtung mit Leiterbahnen und Barrieren gegen parasitäre Ströme Download PDF

Info

Publication number
DE69923263T2
DE69923263T2 DE69923263T DE69923263T DE69923263T2 DE 69923263 T2 DE69923263 T2 DE 69923263T2 DE 69923263 T DE69923263 T DE 69923263T DE 69923263 T DE69923263 T DE 69923263T DE 69923263 T2 DE69923263 T2 DE 69923263T2
Authority
DE
Germany
Prior art keywords
layer
regions
substrate
current
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69923263T
Other languages
English (en)
Other versions
DE69923263D1 (de
Inventor
Rex Palm Bay Lowther
William Palm Bay Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Application granted granted Critical
Publication of DE69923263D1 publication Critical patent/DE69923263D1/de
Publication of DE69923263T2 publication Critical patent/DE69923263T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Diese Erfindung betrifft Barrieren gegen parasitäre Ströme, die im U.S. Patent Nr. 5717234 beschrieben sind. Integrierte Schaltkreise bestehen aus einer oder mehreren auf einem dielektrischen Material, welches ein Halbleitermaterial bedeckt, hergestellten metallischen Schichten. Die metallischen Schichten sind durch dielektrisches Material getrennt. Das Substrat, das die integrierten Schaltkreise trägt, ist aus einem halbleitenden Material hergestellt. Die metallischen Schichten sind zu Leitungen geformt, die als Signalleitungen (über diese wird ein Signal übertragen), Rückflussleitungen (dies sind Signalleitungen, welche in der entgegengesetzten Richtung zu einer anderen Signalleitung Strom führen) oder mit der Masse verbundene Leitungen (Masseleitungen) bezeichnet werden können. Parasitäre Ströme können in dem Substrat fließen entweder durch kapazitive Kopplung oder durch induktive Kopplung an die metallische Leitung.
  • Die 1(a) und (b) zeigen eine oder mehrere erste metallische Leitungen 104, welche ein Signal tragen, und eine oder mehrere Masseleitungen 108, welche parallel zu der/den Signalleitungen) 104 verlaufen. Die Leitungen 104, 108 werden getragen von einer dielektrischen Schicht 16, welche ein halbleitendes Substrat 14 bedeckt. Das Substrat 14 ist auf etwa 10 bis 20 Ohm*cm dotiert. Mit diesem spezifischen Widerstand wird der primäre Leistungsverlust verursacht durch den kapazitiv von der Signalleitung generierten dissipativen Strom im Substrat. Der dissipative Stromfluss im Substrat, verursacht durch die Signalleitung, kann durch die Anwesenheit einer nahe gelegenen Masseleitung umgelenkt werden, die dann tendenziell Hauptziel dieses Stromes wird. Dies wird zwar den spezifischen Widerstand verringern, ohne weiteres jedoch nicht zu einer großen Abnahme der ohmschen Verluste führen. Dieser spezielle Verlustfaktor kann fast eliminiert werden durch das Umsetzen einer von zwei Strategien: Die erste Strategie ist, den Widerstand des Pfades so weit zu erhöhen, dass kein Strom mehr fließen kann. Bei der zweiten Strategie, die hier verfolgt wird, wird der Pfad so leitfähig gemacht, dass die ohmschen Verluste sehr klein sind, wobei aber der Strom frei fließen kann. Durch die Erhöhung der Leitfähigkeit entsteht ein Problem, indem ein zusätzlicher parasitärer Strom entsteht. In vielen Fällen ist dieser weitere parasitäre Strom schädlicher als der eliminierte parasitäre Strom. Dieser weitere parasitäre Strom ist ein induktiv induzierter Bildstrom L der Signalleitung im leitfähigen Teil des Substrates. Dieser Bildstrom L verläuft parallel und in umgekehrter Richtung zum Strom in der Signalleitung. Der Pfad des kapazitiv erzeugten Stromes im Substrat von der Signalleitung zur Masseleitung steht im rechten Winkel zur Signalleitung, wie Pfeil C zeigt; der induktiv induzierte Strom im Substrat ist parallel zur Signalleitung, wie Pfeil L zeigt.
  • Der dissipative Verlust im Substrat durch induktive Kopplung an eine stark dotierte Schicht kann berechnet werden. In dieser Berechnung ist das Substrat dotiert mit einer vergrabenen Schicht mit einem Widerstand von 8,1 Ohm/Quadrat. Die Signalleitung 104 befindet sich über einer Dotierung 20(a), wie 2(a) zeigt, und ist 2,5μm dick, 20μm breit, und 1000μm lang. Der Leistungsverlust PS im Substrat ist PS = VS 2/RS, Gleichung (1)wobei RS der Widerstand im leitfähigen Pfad durch das Substrat und VS die Potentialdifferenz im Substrat unter der metallischen Leitung verursacht von der gegenseitigen induktiven Kopplung an die Signalleitung darüber ist. Das Verhältnis zwischen VS und dem Strom in der metallischen Leitung (Im) wird beschrieben durch die Formel VS= MωIm, Gleichung (2)wobei M die gegenseitige Induktivität zwischen der Signalleitung 104 und dem leitfähigen Pfad in dem Substrat 14 und ω die Frequenz in rad/Sekunde ist. Dies eingesetzt in die Formel für PS führt zu PS = (MωIm)2/Pσ. Gleichung (3)
  • Es wird davon ausgegangen, dass die aktive dotierte Region des Substrates 30mm breit und 1000μm lang ist. Aus analytischen Gleichungen für die Induktivität folgt M = 8.2e-10 Henry. RS, der Widerstand im Substrat unter der Signalleitung, wird berechnet aus dem Schichtwiderstand und der Geometrie als RS = (8,1 Ohm)(1000μm)/(30μm) = 270 Ohm. Gleichung (4)
  • Durch Einsetzen dieser Werte in Gleichung (3) und bei der Wahl einer Frequenz von 5 GHz erhalten wir PS= 2,50 Im 2, Gleichung (5) wobei von mks Einheiten ausgegangen wird. Zum Vergleich ist der dissipative Verlust im Metall Pm = Rm Im 2 = 0.75 Im 2. Gleichung (6)
  • Die obige Analyse zeigt, dass beim Stand der Technik der dissipative Verlust durch das Substrat etwa vergleichbar – aber größer – ist als der Verlust in der Signalleitung 104 (in diesem Fall mehr als dreimal größer). Es wäre wünschenswert solche Verluste zu verringern.
  • Der Oberbegriff von Anspruch 1 basiert auf der US 5717243 . Der Stand der Technik umfasst auch die WO 97/45873.
  • Die vorliegende Erfindung ist definiert in Anspruch 1.
  • Die Erfindung beinhaltet auch eine Halbleitereinrichtung mit einer Struktur zum Leiten von Strom und Reduzieren parasitärer Effekte in einem Halbleitersubstrat erzeugter Ströme, welche aufweist ein Substrat aus Halbleitermaterial, zumindest zwei lang gestreckte Leiter über dem Substrat, die zumindest für einen Teil ihrer jeweiligen Länge parallel zueinander sind und kapazitiv und induktiv in dem Substrat Strom induzieren können, eine Einrichtung zum Fangen und Leiten von kapazitiv erzeugtem Strom, die den lang gestreckten Leitern benachbart ist und eine Vielzahl sequenzieller Bereiche mit alternierender Leitfähigkeit aufweist, wobei Grenzen zwischen benachbarten der Bereiche quer zu den lang gestreckten Leitern orientiert sind, wobei die Einrichtung für das Fangen und das Leiten kapazitiv erzeugten Stromes Halbleitermaterial aufweist und die Bereiche mit alternierender Leitfähigkeit alternierende Bereiche mit hoher und niedriger Dotierung in dem Halbleitermaterial aufweisen.
  • Vorzugsweise ist eine Lösung des Problems des parasitären Stromes wie folgt: Der rechtwinklige Strom soll kaum gehindert im Substrat fließen und der parallele Fluss verhindert werden. Dieses Ergebnis wird erzielt durch eine orientierte Strukturierung der Substratdotierung. Insbesondere ist das Substrat so strukturiert, dass es sequentielle Streifen mit abwechselnd relativ hoher und niedriger Leitfähigkeit aufweist, die unterhalb der Signal- und Masseleitungen so angeordnet sind, dass die Grenzen zwischen benachbarten Streifen quer zu den Signal- und Masseleitungen verlaufen. Die hoch leitfähigen Regionen erlauben dem kapazitiv erzeugten Strom, in die Querrichtung zu fließen. Die niedrig leitfähigen Regionen unterbrechen den parallelen Fluss von induktiv induziertem Strom. Diese Struktur erlaubt den kaum gehinderten Fluss von kapazitiv erzeugtem Strom zur Masse und verbessert dadurch Substratverluste und bietet einen abschirmenden Effekt, welcher die Kopplung zu anderen Einrichtungen durch das Substrat reduziert, ohne dem parasitären Bildstrom zu erlauben, im Substrat parallel zu den metallischen Leitungen zu fließen.
  • Alternativ können auch andere leitfähige Schichten strukturiert werden, um die Dotierung zu ersetzen. Anstatt im Halbleiter befinden sich die leitfähigen Schichten auf oder über der Halbleiterschicht. Jede leitfähige Schicht ist leitfähiger als das Halbleitersubstrat.
  • Zusätzlich können mehrere strukturierte leitfähige Schichten benutzt werden, um eine vollständigere Abschirmung vom kapazitiv erzeugten Strom zu erhalten. Eine Ausführungsform sieht vor, eine Strom führende Leitung so zu isolieren, dass sie nicht kapazitiv Strom in einer oder mehreren anderen Strom führenden Leitungen induziert.
  • Die Erfindung wird im Folgenden beispielhaft anhand der beiliegenden Zeichnungen beschrieben.
  • 1(a) zeigt einen Querschnitt durch den Stand der Technik.
  • 1(b) entspricht 1(a) in Draufsicht.
  • 2(a) zeigt einen Querschnitt eines alternativen Ausführungsbeispieles der vorliegenden Erfindung.
  • 2(b) entspricht 2(a) in Draufsicht.
  • 3(a) zeigt einen Querschnitt eines alternativen Ausführungsbeispieles zu 2(a).
  • 3(b) entspricht 3(a) in Draufsicht.
  • 4(a) zeigt einen Querschnitt eines alternativen Ausführungsbeispieles zu 2(a).
  • 4(b) entspricht 4(a) in Draufsicht.
  • 5(a) ist eine perspektivische Teilansicht einer Struktur, welche eine Strom führende Leitung kapazitiv isoliert.
  • 5(b) und 5(c) zeigen ein Ende bzw. eine Seitenansicht der Struktur aus 5(a).
  • Die 2(a) und 2(b) illustrieren ein Ausführungsbeispiel der vorliegenden Erfindung. Beide zeigen eine erste metallische Leitung 104, welche ein Signal trägt, und eine Masseleitung 108. Die metallischen Leitungen 104, 108 sind geformt auf der dielektrischen Schicht 16 und die dielektrische Schicht 16 erstreckt sich über dem Substrat 14. Die Dotiersubstanz 20(a) strukturiert das Substrat 14 in eine Vielzahl von sequentiellen, abwechselnd hoch leitfähigen Gebieten 110 und schlecht leitenden oder hochohmigen Gebieten 112. Jedes Gebiet 110 befindet sich unter einem Teil der ersten metallischen Leitung 104 und einem Teil des zweiten metallischen Leitung 108. Optional können leitende Kontakte 66 jedes der gut leitfähigen Gebiete mit einer oder mehreren Leitungen verbinden. Eine Lücke oder eine schlecht leitende Region 112 trennt jedes Gebiet 110 von den anderen Gebieten 110, wie 2(b) zeigt. Jede Region 112 hält den Widerstand für kreuzenden Strom hoch. Jede Region 112 kann ein undotierter Teil des Substrates 14 sein oder ein Isolationsgraben. Der Isolationsgraben könnte mit hochohmigem oder dielektrischem Material gefüllt sein. Der Fachmann weiß, wie man das Substrat 14 maskiert oder Gräben formt und füllt oder alternierende Regionen mit dotierten und undotierten Gebieten herstellt.
  • Der Pfad des kapazitiv erzeugten Stromes im Substrat 14 von unterhalb der ersten metallischen Leitung 104 zur zweiten metallischen Leitung 108 ist dargestellt durch einen Pfeil C. Der induktiv erzeugte Strom in dem Substrat 14 ist parallel zu der ersten metallischen Leitung 104. Dies wird dargestellt durch den Pfeil L. Der Strompfad C ist unbehindert, wohingegen der Strompfad L durch die undotierten Regionen 112 blockiert ist. Die in den 2(a) und 2(b) illustrierte Struktur erlaubt dem rechtwinkligen Strom, leicht zu fließen, jedoch verhindert sie den parallelen Fluss. Ein anderer Weg dies zu sagen ist, dass diese Struktur einen ungehinderten Stromfluss zur Masseleitung erlaubt, ohne es dem Bildstrom zu erlauben, in das Substrat zu fließen.
  • Der Verlust im Substrat durch den kaum behinderten Pfad von unterhalb der ersten metallischen Leitung 104 zur zweiten metallischen Leitung 108, illustriert in den 2(a) und 2(b), ist nicht notwendigerweise der größte Nutzen des Dotierens des Substrats 14. Die Kopplung mit anderen Einrichtungen (hier nicht gezeigt) durch das Substrat 14 wird stark reduziert durch den abschirmenden Effekt dieser Struktur. Die Strukturierung der Dotiersubstanz 20(a) erlaubt uns dies durch Verhinderung des Bildstromes, der ansonsten bei den hier benutzten Dotierungsintensitäten wichtig werden würde.
  • In den 3(a) und (b) gibt es drei parallele metallische Leitungen: zwei parallele Rückflussleitungen (oder Masseleitungen) 108 und eine zentrale metallische Signalleitung 104. Die Leitungen befinden sich auf der dielektrischen Schicht 16 und die dielektrische Schicht 16 erstreckt sich über dem Substrat 14. Die beiden Rückflussleitungen 108 befinden sich parallel zu und umgeben die erste metallische Leitung 104. Die Dotiersubstanz 20(a) strukturiert Substrat 14 in eine Vielzahl von leitfähigen und nicht leitfähigen Gebieten, bezeichnet als 110 bzw. 112, wie 3(b) zeigt. Grenzen zwischen benachbarten Gebieten 110, 112 verlaufen quer zu einem Teil der Signalleitung 104 und einem Teil beider Rückflussleitungen 108. Die schlecht leitenden Regionen 112 separieren jedes Gebiet 110 von den anderen Gebieten 110. Eine Folge gut leitfähiger Regionen 110 verbinden kombiniert mit Kontakten 66 die beiden Rückflussleitungen 108 zu einer Geometrie, welche aussieht, als ob die Signalleitung 104 auf einem Schienenstrang liegt, wie 3(b) zeigt. Mit hochohmigem oder dielektrischem Material gefüllte Isolationsgräben können die nicht leitenden Regionen 112 ersetzen.
  • Die 4(a) und 4(b) illustrieren eine Variation der 2(a) und 2(b), wobei eine zusätzliche strukturierte leitfähige Schicht 20(b) benutzt wird. Die leitfähigen Teile 210 der zusätzlichen Schicht 20(b) sind geeignet, den größten Teil der schlecht leitenden Gebiete 112 der ursprünglichen strukturierten Schicht zu überdecken oder zu überlappen. Die Idee dahinter ist, dass die kapazitiv erzeugte Ladung gefangen wird von einer der beiden strukturierten Schichten 20(a) oder 20(b), bevor sie zum Substrat gelangen kann. Der Hauptvorteil der Benutzung mehrerer strukturierter Schichten ist, dass Kopplungen zu anderen Einrichtungen durch das Substrat stark reduziert werden. Das Beispiel mit mehreren Schichten in den 4(a) und 4(b) zeigt eine Schicht im Substrat 14 und eine weitere in der isolierenden Schicht 16 zwischen den Leitungen und dem Substrat.
  • Der Fachmann weiß, dass einzelne oder mehrere Schichten zum Fangen des induzierten Stromes auch in Schichten über den Leitungen platziert werden können, so dass sich die Leitungen zwischen den Schichten und dem Substrat befinden. Natürlich kann eine Einrichtung die fangenden Schichten auf beiden Seiten haben, d.h. über den Leitungen und unter den Leitungen. Zusätzlich gilt, dass eine einzelne strukturierte Schicht nicht notwendigerweise auf das Substrat beschränkt ist, sondern sich auch auf oder über dem Substrat befinden kann. Beispiele von Schichten, welche zu diesem Zwecke strukturiert werden können sind: dotiertes Polysilizium, die Dotierung im Polysilizium, Silizidschichten und andere metallische Schichten. In anderen Ausführungsformen ist entweder das Silizium oder das Polysilizium dotiert in alternierenden, sequentiellen Regionen mit n-Typ Dotierung oder p-Typ Dotierung. Eine weitere Ausführungsform benutzt eine stark dotierte Schicht im Halbleiter, welche maskiert und mit periodischen Gräben unterbrochen ist, die gefüllt sind mit isolierendem Material, um alternierende sequentielle Regionen mit hoher und geringer Leitfähigkeit zu bilden. Die fangende Schicht ist auf einer Seite der Leiter, und zwar auf der Seite zwischen den Leitern und dem Substrat. Es kann mehrere fangende Schichten geben, inklusive einer oder mehrere Schichten auf beiden Seiten des Leiters.
  • Die fangenden Schichten können auch aus einem anisotrop leitenden Material gemacht sein, d.h. Material, welches in einer ersten Richtung leitet, aber nicht in einer zweiten Richtung quer zu dieser ersten Richtung. Ein Beispiel für anisotrop leitende Materialien ist ein isolierendes Medium mit eingebetteten, in der gleichen Richtung ausgerichteten, metallischen Fasern. Ein anderes Beispiel ist ein Medium, welches in einer Richtung ausgerichtete lange Moleküle, vorzugsweise leitfähig entlang ihrer Länge und nicht von Molekül zu Molekül, enthält. Ein drittes Beispiel ist Graphit, welcher Bindungen in Schichten aufweist und vorzugsweise innerhalb dieser Schichten leitet, aber nicht zwischen den Schichten. Ein viertes Beispiel sind Hochtemperatursupraleiter, welche auch eine anisotrope Leitfähigkeit zeigen. In jedem dieser Beispiele soll das anisotrop leitfähige Material so ausgerichtet sein, dass es vorzugsweise Strom in Richtung quer zu den metallischen Leitern leitet und eher nicht parallel zu den metallischen Leitern.
  • Eine allgemeinere Anwendung der Erfindung zeigen die 5(a), 5(b) und 5(c). Dort weist die Erfindung eine abgeschirmte Leitung 204 auf, welche reduzierter kapazitiver Kopplung von den Leitungen 202 und 206 ausgesetzt ist. Die Strom führenden Leitungen 202, 204 und 206 sind parallel zueinander beabstandet arrangiert. Die Leitungen werden von einem isolierenden Medium gehalten, etwa Siliziumdioxid oder Kunststoff (nicht gezeigt). Zwischen den Leitungen 202 und 204 gibt es einen Satz querlaufender Streifen 210, 211, 212 und zwischen Paaren 204 und 206 gibt es einen korrespondierenden Satz querlaufender Streifen 220, 221, 222, welche Strom in einer Richtung quer zu dem durch die Leitungen 202, 204, 206 geleiteten Strom führen. Die Sätze von querlaufenden Streifen 210212 und 220222 werden in einem isolierenden Material gehalten (nicht gezeigt) und sind beabstandet von jeder der Strom führenden Leitungen. Die Struktur 200 isoliert die Leitung 204 kapazitiv von den Leitungen 202 und 206. Die querlaufenden Streifen 210212 fangen kapazitiven Strom, der von den Signalleitungen 202 und 204 induziert wird. Analog fangen die querlaufenden Streifen 220222 durch in den Leitungen 204 und 206 fließende Ströme induzierte kapazitive Ströme. In den abschirmenden Leitungen 210212 oder 220222 wird kein induktiv induzierter Strom durch die Leitungen 202, 204 oder 206 eingeführt, weil die abschirmenden Leitungen Strom nur in einer Richtung quer zu den Strömen in den Signalleitungen 202, 204 und 206 führen. Zusätzliche versetzte Schichten können hinzugefügt werden, um eine vollständigere kapazitive Abschirmung zu erhalten, wie gezeigt als 210 und 212 in 4(b).
  • Bei einem Ausführungsbeispiel ist ein Substrat 14 so strukturiert, dass es gut und schlecht leitende Gebiete 110 bzw. 112 aufweist. Metallische Leitungen 104, 108 in der dielektrischen Schicht 16 liegen quer über den Gebieten 110, 112. Die Gebiete 112 unterbrechen im Substrat 14 induzierten parasitären induktiven Strom.

Claims (7)

  1. Halbleitereinrichtung mit einer Struktur zum Leiten von Strom und Reduzieren von parasitären Effekten in einem Halbleitersubstrat (14) erzeugter Ströme, welche Einrichtung aufweist: – das Substrat (14) aus Halbleitermaterial; – zumindest zwei Leiter (104, 108) über das Substrat, die zumindest für einen Teil ihrer jeweiligen Länge parallel zueinander sind und kapazitiv und induktiv in dem Substrat (14) Strom induzieren können, – zumindest eine zu den Leitern (104, 108) benachbarte Schicht mit einer Mehrzahl sequentieller und koplanarer Bereiche alternierender hoher Leitfähigkeit (110) und niedriger Leitfähigkeit (112); wobei die Leiter (104, 108) lang gestreckt sind, einer (104) der Leiter (104, 108) eine Signalleitung und der andere (108) eine Masseleitung ist und wobei Grenzen zwischen benachbarten der Bereiche quer zu den Leitern (104, 108) orientiert sind, so dass die Schicht in dem Substrat (14) durch die Leiter (104, 108) kapazitiv erzeugte Ströme fängt und leitet und in dem Substrat durch die Leiter (104, 108) induktiv induzierten Strom blockiert, dadurch gekennzeichnet, dass sich jeder der Bereiche (110, 112) hoher und niedriger Leitfähigkeit unterhalb der Signalleitung (104) und der Masseleitung (108) erstreckt.
  2. Einrichtung nach Anspruch 1, ferner mit einer zweiten Schicht mit sequentiellen Bereichen alternierender relativ hoher (210212) und niedriger Leitfähigkeit zum Leiten kapazitiv erzeugten Stromes und Blockieren induktiv erzeugten Stromes, wobei die Bereiche hoher Leitfähigkeit der ersten Schicht mit den Bereichen niedriger Leitfähigkeit der zweiten Schicht ausgerichtet sind und die Bereiche niedriger Leitfähigkeit der ersten Schicht mit den Bereichen hoher Leitfähigkeit der zweiten Schicht ausgerichtet sind.
  3. Einrichtung nach einem der Ansprüche 1 und 2, bei der die zumindest eine Schicht (210212, 220222) Halbleitermaterial aufweist und die Bereiche alternierender hoher und niedriger Leitfähigkeit abwechselnde Bereiche hoher und niedriger Dotierung (110 bzw. 112) in dem Halbleitermaterial aufweisen oder die zumindest eine Schicht Polysilizium aufweist und die Bereiche alternierender hoher und niedriger Leitfähigkeit alternierende Bereiche hoher und niedriger Dotierung in dem Polysilizium aufweisen.
  4. Einrichtung nach Anspruch 1 oder 2, bei der die Bereiche alternierender hoher und niedriger Leitfähigkeit beabstandete Streifen aus Polysilizium und Zwischenräume zwischen den Streifen aufweisen oder die Bereiche alternierender hoher und niedriger Leitfähigkeit beabstandete Streifen aus Silizid und Zwischenräume zwischen den Streifen aufweisen oder die Bereiche alternierender hoher und niedriger Leitfähigkeit beabstandete Streifen aus Metall und Zwischenräume zwischen den Streifen aufweisen.
  5. Einrichtung nach Anspruch 1 oder 2, bei der die Bereiche alternierender hoher und niedriger Leitfähigkeit abwechselnde Bereiche hochdotierten Siliziums und Isolationsgräben aufweisen oder die Bereiche alternierender hoher und niedriger Leitfähigkeit abwechselnde Bereiche hochdotierten Siliziums alternierender n-Typ- und p-Typ-Dotierung aufweisen.
  6. Einrichtung nach einem der vorstehenden Ansprüche mit zwei auf entgegengesetzten Seiten der Leiter angeordneten Schichten, wobei eine Schicht auf einer Seite der Leiter zwischen den Leitern und dem Substrat und die andere fangende Schicht auf der anderen Seite der Leiter und über den Leitern angeordnet ist.
  7. Einrichtung nach einem der Ansprüche 1 – 6, wobei die Schicht eine Schicht aus isolierendem Material mit einem strukturierten Metall mit Öffnungen in der Metallschicht quer zu den lang gestreckten Leitern zur Herstellung von Zonen hoher Widerstands in den Öffnungen aufweist oder die Schicht ein anisotrop leitfähiges Material aufweist, das Strom in der Richtung quer zu den Leitern leitet und bzgl. Strom parallel zu den Leitern einen hohen Widerstand hat, wobei das anisotrop leitfähige Material ausgewählt ist aus der Gruppe aus: (1) leitfähigen Fasern, die senkrecht zu der Richtung der Leiter ausgerichtet und in isolierendem Material eingeschlossen sind, (2) langen Moleküle, die senkrecht zu der Richtung der Leiter angeordnet sind und Strom entlang den Molekülen, jedoch nicht zwischen den Molekülen leiten, (3) Graphit, der Strom vorzugsweise in der Richtung quer zu den Leitern leitet und (4) anisotropem supraleitendem Material, das so angeordnet ist, dass es Strom in der Richtung quer zu den Leitern vorzugsweise leitet.
DE69923263T 1998-08-26 1999-08-18 Halbleitereinrichtung mit Leiterbahnen und Barrieren gegen parasitäre Ströme Expired - Lifetime DE69923263T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US139932 1998-08-26
US09/139,932 US6278186B1 (en) 1998-08-26 1998-08-26 Parasitic current barriers

Publications (2)

Publication Number Publication Date
DE69923263D1 DE69923263D1 (de) 2005-02-24
DE69923263T2 true DE69923263T2 (de) 2006-01-12

Family

ID=22488949

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69923263T Expired - Lifetime DE69923263T2 (de) 1998-08-26 1999-08-18 Halbleitereinrichtung mit Leiterbahnen und Barrieren gegen parasitäre Ströme

Country Status (5)

Country Link
US (1) US6278186B1 (de)
EP (1) EP0982775B1 (de)
JP (1) JP4913933B2 (de)
AT (1) ATE287574T1 (de)
DE (1) DE69923263T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635949B2 (en) 2002-01-04 2003-10-21 Intersil Americas Inc. Symmetric inducting device for an integrated circuit having a ground shield
US7183611B2 (en) * 2003-06-03 2007-02-27 Micron Technology, Inc. SRAM constructions, and electronic systems comprising SRAM constructions
JP2007123652A (ja) * 2005-10-31 2007-05-17 Renesas Technology Corp 半導体装置およびその製造方法
US9078371B2 (en) * 2012-10-15 2015-07-07 Raytheon Company Radiofrequency absorptive filter

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
US4754546A (en) * 1985-07-22 1988-07-05 Digital Equipment Corporation Electrical connector for surface mounting and method of making thereof
US4954873A (en) * 1985-07-22 1990-09-04 Digital Equipment Corporation Electrical connector for surface mounting
US4894114A (en) 1987-02-11 1990-01-16 Westinghouse Electric Corp. Process for producing vias in semiconductor
DE3727142C2 (de) 1987-08-14 1994-02-24 Kernforschungsz Karlsruhe Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung
JP2873696B2 (ja) * 1989-07-06 1999-03-24 株式会社日立製作所 半導体装置
JPH0750710B2 (ja) * 1990-06-06 1995-05-31 富士ゼロックス株式会社 多層配線構造
JP3141562B2 (ja) 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
JP3063422B2 (ja) 1992-10-05 2000-07-12 富士電機株式会社 磁気誘導素子用コイル
US5431987A (en) 1992-11-04 1995-07-11 Susumu Okamura Noise filter
US5639688A (en) * 1993-05-21 1997-06-17 Harris Corporation Method of making integrated circuit structure with narrow line widths
US5446311A (en) 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5675298A (en) 1995-11-21 1997-10-07 Sun Microsystems, Inc. Low-loss, low-inductance interconnect for microcircuits
US5717243A (en) 1996-04-24 1998-02-10 Harris Corporation Integrated circuit with an improved inductor structure and method of fabrication
SE510443C2 (sv) 1996-05-31 1999-05-25 Ericsson Telefon Ab L M Induktorer för integrerade kretsar
EP0837503A3 (de) 1996-10-16 1998-07-15 Digital Equipment Corporation Referenzebenen-Metallisierung auf einem integrierten Schaltkreis
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0982775B1 (de) 2005-01-19
ATE287574T1 (de) 2005-02-15
JP2000082705A (ja) 2000-03-21
EP0982775A2 (de) 2000-03-01
JP4913933B2 (ja) 2012-04-11
DE69923263D1 (de) 2005-02-24
US6278186B1 (en) 2001-08-21
EP0982775A3 (de) 2000-06-07

Similar Documents

Publication Publication Date Title
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE19828669C2 (de) Lateraler IGBT in SOI-Bauweise und Verfahren zur Herstellung
DE3816002C2 (de)
DE69738012T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE2107037A1 (de) Halbleiterbaueinheit
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE1489893B1 (de) Integrierte halbleiterschaltung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE2226613A1 (de) Halbleiterbauelement
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE102007024112A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE1639052A1 (de) MOS-Halbleiteranordnung mit Durchschlagschutz
DE1917013A1 (de) Halbleitervierschichttriode
DE10060428B4 (de) Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0402714A2 (de) Verfahren zur Reduzierung von Wirbelströmen in einem Supraleiterband und Supraleiteranordnung
DE69923263T2 (de) Halbleitereinrichtung mit Leiterbahnen und Barrieren gegen parasitäre Ströme
EP0978159A1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE2922456A1 (de) Charge-transfervorrichtung
DE102007048982A1 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE102004015921A1 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
DE102004016624A1 (de) Photomischdetektor
DE19926109B4 (de) Leistungsschalter
DE2823629C2 (de) Planar-Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition