DE69927532T2 - Halbleiteranordnung aus vergossenem Kunststoff - Google Patents

Halbleiteranordnung aus vergossenem Kunststoff Download PDF

Info

Publication number
DE69927532T2
DE69927532T2 DE69927532T DE69927532T DE69927532T2 DE 69927532 T2 DE69927532 T2 DE 69927532T2 DE 69927532 T DE69927532 T DE 69927532T DE 69927532 T DE69927532 T DE 69927532T DE 69927532 T2 DE69927532 T2 DE 69927532T2
Authority
DE
Germany
Prior art keywords
chip
substructure
resin
circuit board
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69927532T
Other languages
English (en)
Other versions
DE69927532D1 (de
Inventor
Minamio Higashiosaka-shi Masanori
Takemura Mishimagun Kunikazi
Yamada Kyoto-shi Yuichiro
Ito Ibaraki-shi Fumito
Matsuo Hirakata-shi Takahiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04604099A external-priority patent/JP3535760B2/ja
Priority claimed from JP11095185A external-priority patent/JP3007632B1/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69927532D1 publication Critical patent/DE69927532D1/de
Application granted granted Critical
Publication of DE69927532T2 publication Critical patent/DE69927532T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft eine harzgeformte Halbleitervorrichtung, bei der Halbleiterchip, Leiterplatine usw. mit einer Harz-Einkapselung geformt sind. Die vorliegende Erfindung betrifft insbesondere eine verbesserte Vorrichtung, bei der die Rückseite eines Chip-Unterbaus frei liegt, um Wärme von einer eingebauten Leistungselektronikvorrichtung wirkungsvoller abzustrahlen.
  • Eine harzgeformte Halbleitervorrichtung gemäß dem ersten Teil von Anspruch 1 ist aus JP-A-10144853 bekannt. Verwandte Vorrichtungen werden in WO 98 35382 und US 5172214 offenbart.
  • In den letzten Jahren ist es, um mit der rapide voranschreitenden Miniaturisierung elektronischer Einheiten Schritt zu halten, mehr und mehr notwendig geworden, Halbleiterkomponenten für diese elektronischen Einheiten mit immer höherer Dichte zu montieren. Dementsprechend haben sich Größe und Dicke der Halbleiterkomponenten, wie beispielsweise harzgeformter Halbleitervorrichtungen, bei denen Halbleiterchip, Leiterplatine usw. mit einer Harz-Einkapselung geformt sind, ebenfalls erheblich verringert. Zu Beispielen von harzgeformten Halbleitervorrichtungen, mit denen diese Aufgaben erfüllt werden, gehört ein sogenanntes QFN (quad flat non-leaded)-Gehäuse. Bei dem QFN-Gehäuse sind äußere Zuleitungen, die normalerweise so vorhanden sind, dass sie seitlich aus dem Gehäuse vorstehen, weggelassen. Stattdessen sind externe Elektroden, die elektrisch mit einer Hauptplatine verbunden werden, an der Rückseite des QFN-Gehäuses vorhanden.
  • Insbesondere, wenn eine Leistungselektronikvorrichtung in einem Halbleiterchip eingebaut ist, sollte die Größe bzw. Dicke der harzgeformten Halbleitervorrichtung verringert werden, wobei gleichzeitig ihre Wärmeabstrahlungseigenschaften berücksichtigt werden sollten. Daher ist bei einem QFN-Gehäuse für eine Leistungselektronikvorrichtung (im Folgenden der Einfachheit halber als "Leistungs-QFN-Gehäuse" bezeichnet) die Rück seite eines Chip-Unterbaus, auf dem ein Halbleiterchip montiert ist, bewusst freigelegt und nicht mit einer Harz-Einkapselung abgedeckt. Im Folgenden werden die Struktur eines herkömmlichen Leistungs-QFN-Gehäuses sowie das Verfahren zu seiner Herstellung beschrieben.
  • 18(a) ist eine Perspektivansicht eines herkömmlichen Leistungs-QFN-Gehäuses, 18(b) ist eine Schnittansicht desselben entlang der Linie XVIIIb-XVIIIb in 18(a), und 18(c) ist eine Unteransicht desselben.
  • Das herkömmliche Leistungs-QFN-Gehäuse enthält, wie in 18(a) bis 18(c) dargestellt, eine Leiterplatine, die aus Signal-Leitern 101, einem Chip-Unterbau 102 und Trageleitern 103, die den Chip-Unterbau 102 tragen, besteht. Ein Halbleiterchip 104 mit einer eingebauten Leistungselektronikvorrichtung ist auf den Chip-Unterbau 102 mit einem Klebstoff 108 gebondet, und Elektrodenflächen (nicht dargestellt) des Chips 104 sind über Metall-Feindrähte 105 elektrisch mit den Signal-Leitern 101 verbunden. Des Weiteren sind der Chip-Unterbau 102 bis auf seine Rückseite, Halbleiterchip 104, die Signal-Leiter 101, die Trage-Leiter 103 und die Metall-Feindrähte 105 mit einer Harz-Einkapselung 106 geformt. Bei dieser Struktur ist keine Harz-Einkapselung 106 an der Rückseite der Signal-Leiter 101 vorhanden. Das heißt, die Rückseite der Signal-Leiter 101 liegt frei, und die entsprechenden unteren Teile der Signal-Leiter 101 einschließlich der freiliegenden Rückseiten derselben werden als externe Elektroden 101a genutzt.
  • Die Rückseite 102a des Chip-Unterbaus 102 ist ebenfalls nicht mit der Harz-Einkapselung 106 abgedeckt, wirkt jedoch als eine freiliegende Wärmeabstrahlplatte. Indem dieser Chip-Unterbau 102 mit dem Wärmeabstrahlabschnitt einer Hauptplatine in Kontakt gebracht wird, kann eine Wärmemenge, die von der Leistungselektronikvorrichtung emittiert wird, die viel Energie verbraucht, abgeleitet werden, so dass ein Anstieg der Temperatur in dem Gehäuse gering gehalten wird.
  • Bei dem herkömmlichen Verfahren werden, wenn das Leistungs-QFN-Gehäuse an einer Hauptplatine, wie beispielsweise einer Leiterplatte, montiert wird, Lot-Kugelelektroden an den externen Elektroden 101a angebracht, um eine Abstandshöhe von der Rückseite der Harz-Einkapselung 106 gemessen zu gewährleisten. Dies wird getan, da die Abstandshöhe beim Bonden der externen Elektroden 101a, d.h. der unteren Teile der Sig nal-Leiter 101, an die Elektroden der Hauptplatine erforderlich ist. Wenn die Abstandshöhe sichergestellt worden ist, indem diese Kugelelektroden so angeordnet worden sind, wird das Gehäuse an der Hauptplatine montiert.
  • Ein Leistungs-QFN-Gehäuse wie dieses kann hergestellt werden, indem beispielsweise die folgenden Verfahrensschritte durchgeführt werden. Zunächst wird eine Leiterplatine, die die Signal-Leiter 101, den Chip-Unterbau 102, die Trage-Leiter 103 usw. enthält, hergestellt. Es ist anzumerken, dass die hergestellte Leiterplatine häufig mit Dammstegen versehen ist, die das Überlaufen einer Harz-Einkapselung beim Harzformen verhindern. Dann wird der Halbleiterchip 104 mit dem Klebstoff 108 auf den Chip-Unterbau 102 der hergestellten Leiterplatine gebondet. Dieser Vorgang wird als "Chip-Bonden" bezeichnet. Dann wird der Halbleiterchip 104, der auf den Chip-Unterbau 102 gebondet worden ist, über Metall-Feindrähte 105 elektrisch mit den Signal-Leitern 101 verbunden. Dieser Verfahrensschritt wird als "Drahtbonden" bezeichnet. Als die Metall-Feindrähte 105 können zum Beispiel geeigneterweise Aluminium (Al)- oder Gold (Au)-Feindrähte eingesetzt werden.
  • Anschließend werden der Halbleiterchip 104, ein Teil des Chip-Unterbaus 102 bis auf die Rückseite desselben, die Signal-Leiter 101, die Trage-Leiter 103 und die Metall-Feindrähte 105 mit der Harz-Einkapselung 106, so beispielsweise einem Epoxydharz, geformt. In diesem Fall wird die Leiterplatine, auf die der Halbleiterchip 104 gebondet worden ist, in eine Formwerkzeugbaugruppe eingeführt und pressgespritzt. Das heißt, Harzformen wird so durchgeführt, dass die Rückseite der Signal-Leiter 101 mit der oberen oder der unteren Form der Formbaugruppe in Kontakt ist. Schließlich werden die Enden der Signal-Leiter 101, die aus der Harz-Einkapselung 106 nach außen vorstehen, nach dem Harzform-Verfahrensschritt abgeschnitten. Indem dieser Schneid-Verfahrensschritt durchgeführt wird, werden die Abschlussflächen der Signal-Leiter 101 im Wesentlichen bündig mit den Seitenflächen der Harz-Einkapselung 106 abgeschnitten. Das heißt, diese Struktur enthält keine äußeren Leiter, die normalerweise als externe Anschlüsse vorhanden sind. Stattdessen sind Lotkugelelektroden für diese Struktur als alternative externe Anschlüsse unter den externen Elektroden 101a vorhanden, die jeweils freiliegende untere Teile der Signal-Leiter 101 sind, die nicht mit der Harz-Einkapselung 106 abgedeckt sind. Es kann auch eine Lot-Plattierungsschicht statt der Lotkugeln ausgebildet werden.
  • Das herkömmliche Leistungs-QFN-Gehäuse hat jedoch die folgenden Nachteile. Zunächst ist, da die Unterseiten der externen Elektroden 101a im Wesentlichen in der gleichen Ebene angeordnet sind wie die Harz-Einkapselung 106 an der Rückseite der Halbleitervorrichtung, keine Abstandshöhe vom Boden der Harz-Einkapselung 106 aus gemessen gewährleistet. Daher muss die Vorrichtung an der Hauptplatine mit den dazwischen befindlichen Lotkugelelektroden montiert werden. Dementsprechend kann eine Montage nicht effektiv durchgeführt werden.
  • Bei dem herkömmlichen Verfahren zum Herstellen einer harzgeformten Halbleitervorrichtung wird eine Leiterplatine, auf die ein Halbleiterchip gebondet worden ist, in eine Formbaugruppe eingesetzt. Dann wird die Leiterplatine mit dem montierten Chip mit einem Harz geformt, indem die Signal-Leiter an die Oberfläche der unteren Form gepresst werden, so dass die Leiter in engen Kontakt mit der Form kommen. Dennoch tritt dabei ein Problem dahingehend auf, dass die Harz-Einkapselung an die Rückseite der Signal-Leiter gelangt, so dass ein Harz-Grat (übergelaufenes Harz) auf der Oberfläche der externen Elektroden entsteht.
  • Daher wird gemäß einem vorgeschlagenen Verfahren ein Dichtband zwischen der Unterseite der äußeren Schiene bzw. der Signal-Leiter und der Oberfläche der Formbaugruppe angeordnet, und Harzformen wird so ausgeführt, dass die unteren Teile der Signal-Leiter in das Dichtband gedrückt werden. So stehen diese unteren Teile der Signal-Leiter nach unten aus der Harz-Einkapselung vor. In diesem Fall kann jedoch, wenn die äußere Schiene aufgrund der Klemmkraft verformt wird, die auf die äußere Schiene und die Signal-Leiter an die äußere Schiene angrenzend ausgeübt wird, die Kraft, die diese Verformung verursacht, über die Trage-Leiter auf den Chip-Unterbau übertragen werden. Dadurch kann der Chip-Unterbau verformt oder verschoben werden. Es ist vorstellbar, die Trage-Leiter wegzulassen, um diesen Nachteil zu umgehen. Dennoch kann die Zuverlässigkeit des Gehäuses gefährdet werden, da der Chip-Unterbau nicht sicher in einem derartigen Gehäuse getragen werden kann.
  • Angesichts dessen wird vorzugsweise ein Teil eines Trage-Leiters gebogen, so dass ein erhabener Abschnitt entsteht, der höher liegt als die anderen Abschnitte des Trage-Leiters. Dann kann der Trage-Leiter als eine Art Feder dienen, die die Verformung des Chip-Unterbaus dämpft. Dementsprechend ist es wahrscheinlich möglich, zu verhindern, dass der Chip-Unterbau aufgrund der Klemmkraft verformt wird, die auf die äußere Schiene der Leiterplatine ausgeübt wird.
  • Wenn erwartet wird, dass die Trage-Leiter eine Verformungsdämpfungsfunktion erfüllen, indem diese erhabenen Abschnitte geschaffen werden, kann jedoch eine derartige Struktur nicht an Chips unterschiedlicher Größe angepasst werden. Das heißt, wenn neben Halbleiterchips mit relativ geringer Größe Halbleiterchips, die vergleichsweise größer sind, an einer derartigen Leiterplatinenstruktur montiert werden, können diese Chips durch die erhabenen Abschnitte der Signal-Leiter behindert werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine harzgeformte Halbleitervorrichtung, die an Halbleiterchips mit stark veränderlicher Größe angepasst werden kann, sowie ein Verfahren zum Herstellen derselben zu schaffen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, die Zuverlässigkeit einer harzgeformten Halbleitervorrichtung zu verbessern, indem sicherer verhindert wird, das eine Harz-Einkapselung von einem Chip-Unterbau abgelöst wird.
  • Eine erste beispielhafte harzgeformte Halbleitervorrichtung gemäß der vorliegenden Erfindung ist in Anspruch 1 definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) ist eine Schnittansicht eines Leistungs-QFN-Gehäuses gemäß einer ersten Ausführung der vorliegenden Erfindung entlang der Linie Ia-Ia; und
  • 1(b) ist eine Draufsicht auf das Leistungs-QFN-Gehäuse.
  • 2 ist eine Unteransicht des Leistungs-QFN-Gehäuses gemäß der ersten Ausführung.
  • 3(a) und 3(b) sind Draufsichten, die den Schritt des Erzeugens einer Leiterplatine während eines Herstellungsverfahrens zum Erzeugen einer Vorrichtung gemäß der ersten Ausführung darstellen;
  • 3(a) stellt die Leiterplatine dar, die durch Strukturieren einer Kupferlegierungsplatte ausgebildet wird; und
  • 3(b) stellt die Leiterplatine dar, die durch Pressen bearbeitet wurde.
  • 4(a) und 4(b) sind Schnittansichten, die darstellen, wie der Querschnitt eines Leiterplatinen-Werkstücks sich vor und nach dem Halb-Ausstanzen eines Chip-Unterbaus während des Herstellungsverfahrens ändert.
  • 5 ist eine Schnittansicht, die den Schritt des Bondens eines Halbleiterchips auf den Chip-Unterbau während des Herstellungsverfahrens darstellt.
  • 6 ist eine Schnittansicht, die den Schritt des Ausbildens von Metall-Feindrähten während des Herstellungsverfahrens darstellt.
  • 7 ist eine Schnittansicht, die den Schritt des Anordnens eines Dichtbandes zwischen der Leiterplatine und einer Formbaugruppe während des Herstellungsverfahrens darstellt.
  • 8 ist eine Schnittansicht, die einen Harzformschritt während des Herstellungsverfahrens darstellt.
  • 9(a) ist eine Draufsicht auf eine untere Form, die eingesetzt wird; und
  • 9(b) ist eine Schnittansicht, die darstellt, wie Harzformen ausgeführt wird.
  • 10(a), 10(b) und 10(c) sind Perspektivansichten, die eine Harzformbaugruppe mit einer Dichtbandzuführeinrichtung und die Art und Weise darstellen, wie Harzformen ausgeführt wird.
  • 11 ist eine Schnittansicht, die einen Zustand der Formbaugruppe beim Harzformen beim Herstellungsverfahren darstellt.
  • 12(a) ist eine Draufsicht auf eine Leiterplatine, die für ein Leistungs-QFN-Gehäuse gemäß einer zweiten Ausführung der vorliegenden Erfindung eingesetzt wird; und
  • 12(b) ist eine Unteransicht des Leistungs-QFN-Gehäuses, das mit einem Harz geformt ist.
  • 13(a) ist eine Draufsicht auf eine Leiterplatine, die für ein Leistungs-QFN-Gehäuse gemäß einer dritten Ausführung der vorliegenden Erfindung eingesetzt wird; und
  • 13(b) und 13(c) sind Schnittansichten der Leiterplatine entlang der Linien XIIIb-XIIIb bzw. XIIIc-XIIIc.
  • 14 ist eine Perspektivansicht der Leiterplatine, die für die dritte Ausführung eingesetzt.
  • 15 ist eine Unteransicht eines Leistungs-QFN-Gehäuses gemäß der dritten Ausführung.
  • 16 ist eine Schnittansicht eines Leistungs-QFN-Gehäuses gemäß einer vierten Ausführung der vorliegenden Erfindung.
  • 17(a) ist eine Schnittansicht eines Leistungs-QFN-Gehäuses gemäß einer fünften Ausführung der vorliegenden Erfindung entlang der Linie XVIIa-XVIIa; und
  • 17(b) ist eine Draufsicht auf das Leistungs-QFN-Gehäuse.
  • 18(a) ist eine Perspektivansicht eines herkömmlichen Leistungs-QFN-Gehäuses;
  • 18(b) ist eine Schnittansicht des Leistungs-QFN-Gehäuses entlang der Linie XVIIIb-XVIIIb; und
  • 18(c) ist eine Unteransicht des Leistungs-QFN-Gehäuses.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
  • In den folgenden veranschaulichenden Ausführungen wird die vorliegende Erfindung beim Einsatz in einem Leistungs-QFN-Gehäuse mit einer eingebauten Leistungselektronikvorrichtung als eine beispielhafte harzgeformte Halbleitervorrichtung beschrieben.
  • AUSFÜHRUNG 1
  • Aufbau des Leistungs-QFN-Gehäuses
  • 1(a) ist eine Schnittansicht entlang der Linie Ia-Ia in 1(b), die ein Leistungs-QFN-Gehäuse gemäß einer ersten Ausführung der vorliegenden Erfindung in vergrößertem Maßstab zeigt. 1(b) ist eine Draufsicht auf das Leistungs-QFN-Gehäuse gemäß der ersten Ausführung. Es ist anzumerken, dass der Querschnitt, der in 1(a) dargestellt ist, vertikal stärker vergrößert ist als horizontal, um den Aufbau leicht verständlich zu machen. Des Weiteren ist in 1(b) die Harz-Einkapselung 6 transparent dargestellt.
  • 2 ist eine Unteransicht des Leistungs-QFN-Gehäuses gemäß der ersten Ausführung, wobei die Harz-Einkapselung 6 als nicht transparent dargestellt ist.
  • Das Leistungs-QFN-Gehäuse gemäß der ersten Ausführung enthält, wie in 1(a), 1(b) und 2 dargestellt, die folgenden Elemente, die von der Leiterplatine getrennt sind: Signal-Leiter 1 zum Übertragen elektrischer Signale sowie von Stromversorgung und Massepotentialen, einen Chip-Unterbau 2 zum Montieren eines Halbleiterchips 4 darauf sowie Trage-Leiter 3 zum Tragen des Chip-Unterbaus 2.
  • Gemäß der ersten Ausführung ist ein Mittelabschnitt 2a des Chip-Unterbaus 2 über einen Randabschnitt 2b desselben mittels eines kreisförmigen halb ausgestanzten Abschnitts 11 erhöht. Des Weiteren ist jeder der Trage-Leiter 3 an zwei Abschnitten 13 und 14 gebogen, um die Kraft zu dämpfen, die Verformung bewirkt. Der Halbleiterchip 4 ist mittels Paste 7 zum Chipbonden auf den Mittelabschnitt 2a des Chip-Unterbaus 2 ge bondet. Des Weiteren sind Elektrodenflächen (nicht dargestellt) des Halbleiterchips 4 über Metall-Feindrähte 5 elektrisch mit den Signal-Leitern 1 verbunden.
  • Der kreisförmige halb ausgestanzte Abschnitt 11 wird ausgebildet, indem eine Metallplatte für den Chip-Unterbau 2 zur Hälfte so ausgestanzt wird, dass sie noch mit der Metallplatte verbunden und nicht vollständig aus der Platte herausgestanzt ist. Dementsprechend kann, wenn auf den kreisförmigen halb ausgestanzten Abschnitt in der Richtung gedrückt wird, in der der Abschnitt 11 vorsteht, der Abschnitt 11 leicht abgebrochen werden.
  • Der Mittelabschnitt 2a des Chip-Unterbaus 2 kann über den Randabschnitt 2b erhöht werden, indem die Platte halb geätzt wird, anstatt den halb ausgestanzten Abschnitt 11 aus der Platte auszubilden.
  • Des Weiteren werden die Signal-Leiter 1, der Chip-Unterbau 2, die Trage-Leiter 3, der Halbleiterchip 4 und die Metall-Feindrähte 5 in der Harz-Einkapselung 6 eingekapselt. Die entsprechenden unteren Teile der Signal-Leiter 1 und der Trage-Leiter 3 um den äußeren Rand des Gehäuses herum stehen jedoch über die untere Fläche der Harz-Einkapselung 1 nach unten vor. Diese unteren Teile der Signal-Leiter 1 wirken als externe Elektroden (bzw. externe Anschlüsse) 9, die elektrisch mit einer Hauptplatine verbunden werden. Des Weiteren ist praktisch kein Harzgrat, der normalerweise während eines Harzformschritts vorsteht, an der unteren Fläche jeder externen Elektrode 9 vorhanden. Die externen Elektroden 9 können mit dem weiter unten beschriebenen Herstellungsverfahren leicht so ausgebildet werden, dass sie ohne einen Harzgrat daran nach unten vorstehen.
  • Andererseits befindet sich die untere Fläche des Chip-Unterbaus 2 an dem Randabschnitt 2b im Wesentlichen innerhalb der gleichen Ebene wie die untere Fläche der Harz-Einkapselung 6 und liegt frei, ohne dass sie mit der Harz-Einkapselung 6 abgedeckt ist. Das heißt, die untere Fläche des Chip-Unterbaus 2 am Randabschnitt 2b befindet sich über den unteren Flächen der Signal-Leiter 1 und der Trage-Leiter 3 um den Außenumfang des Gehäuses herum. Weiterhin ist jeder der Trage-Leiter 3 so abgeschrägt, dass seine Höhe nach außen hin abnimmt. Des Weiteren ist eine schmale Nut 12 mit einer annähernd quadratischen Flächenform in der unteren Fläche des Chip- Unterbaus 2 am Randabschnitt 2b ausgebildet. Nur eine Ecke der quasi quadratischen Nut ist abgeschrägt, um einen Stift Nr. 1 anzuzeigen.
  • Im Folgenden werden die Effekte, die durch die Funktionen des Leistungs-QFN-Gehäuses gemäß der vorliegenden Erfindung erreicht werden können, beschrieben.
  • Erstens ist kein äußerer Leiter außer den Signal-Leitern 1 vorhanden. Stattdessen wirkt der untere Teil jedes dieser Signal-Leiter 1 als die externe Elektrode 9. Dementsprechend trägt eine derartige Struktur dazu bei, ein Leistungs-QFN-Gehäuse zu verkleinern, ohne die Größe eines montierten Halbleiterchips zu beschränken. Des Weiteren können, da kein Harzgrat an den entsprechenden unteren Flächen der externen Elektroden 9 vorhanden ist, die Elektroden der Hauptplatine zuverlässiger an diese externen Elektroden 9 gebondet werden. Weiterhin sind die externen Elektroden 9 so ausgebildet, dass sie von der unteren Fläche der Harz-Einkapselung 6 nach außen vorstehen. So wird eine Abstandshöhe, die beim Bonden der externen Elektroden an den Gegenstücken der Hauptplatine beim Montieren der harzgeformten Halbleitervorrichtung auf der Hauptplatine gewährleistet sein sollte, für die externen Elektroden 9 stets erreicht. Dementsprechend können die externen Elektroden 9 so wie sie sind als externe Anschlüsse eingesetzt werden. Des Weiteren ist es im Unterschied zu dem herkömmlichen Verfahren nicht notwendig, beim Montieren der Vorrichtung auf der Hauptplatine Lotkugeln an den externen Elektroden 9 anzubringen. Daher ist dieses Verfahren hinsichtlich der Anzahl der Schritte des Herstellungsverfahrens und der Kosten dafür vorteilhaft. Des Weiteren kann, da die schmale Nut 12 vorhanden ist, die Ausbildung eines Harzgrates sicherer verhindert werden, wie dies weiter unten beschrieben wird.
  • Weiterhin kann der Trage-Leiter 3, da der Zwischenabschnitt jedes der Trage-Leiter 3 eine Querschnittsform hat, in der er durch die beiden gebogenen Abschnitte 3 und 14 erhaben ist, die Verformungskraft dämpfen. So werden, wenn das Harzformen unter Verwendung eines Dichtbandes so durchgeführt wird, dass der untere Teil jedes Signal-Leiters 1, d.h. die externe Elektrode 9, aus der Harz-Einkapselung 6 vorsteht, die Trage-Leiter 3 selbst dann nicht verformt, wenn Klemmkraft auf die äußere Schiene der Leiterplatine ausgeübt wird. Dementsprechend ist es möglich, zu verhindern, dass der Chip-Unterbau 2 aufgrund der Klemmkraft verformt oder verschoben wird.
  • Des Weiteren ist der Mittelabschnitt 2a des Chip-Unterbaus 2 durch den halb ausgestanzten Abschnitt 11 nach oben erhöht. So kann, selbst wenn der Halbleiterchip 4 so groß ist, dass er über die gebogenen Abschnitte 13 der Trage-Leiter 3 überhängt, die untere Fläche des Halbleiterchips 4, der auf dem Mittelabschnitt 2a montiert ist, über den jeweiligen oberen Flächen der Trage-Leiter 3 angeordnet sein. Dementsprechend wird der Halbleiterchip 4 durch die erhabenen Abschnitte der Trage-Leiter 3 nicht behindert. Das heißt, da die erhabenen Abschnitte für die Trage-Leiter 3 vorhanden sind, kann die Verformungskraft gedämpft werden, und die Größe des Halbleiterchips 4 kann aus einem breiteren Spektrum ausgewählt werden.
  • Des Weiteren ist die untere Fläche des Halbleiterchips 4 nicht mit dem gesamten Chip-Unterbau 2 in Kontakt, sondern lediglich mit dem Mittelabschnitt 2a desselben, so dass die Feuchtigkeitsbeständigkeit des Gehäuses verbessert wird. Dies begründet sich wie folgt. Bei dem herkömmlichen Aufbau, der in 18(a) bis 18(c) dargestellt ist, ist, wenn ein Halbleiterchip 104 geringer Größe an dem Chip-Unterbau 102 montiert wird, der Halbleiterchip 104 im Wesentlichen vollständig mit dem Chip-Unterbau 102 in Kontakt. In diesem Fall kann, wenn Feuchtigkeit oder Wasser in das Gehäuse über einen Spalt zwischen dem Chip-Unterbau 102 und der Harz-Einkapselung 106 eindringt, der Halbleiterchip 104 nicht mehr fest an dem Chip-Unterbau 102 haften, oder die Feuchtigkeitsbeständigkeit des Gehäuses verschlechtert sich (es kann beispielsweise ein Riss entstehen). Im Unterschied dazu ist, wenn der Halbleiterchip 4 mit dem Chip-Unterbau 2 nur im Mittelabschnitt 2a in Kontakt ist, wie dies bei der vorliegenden Ausführung der Fall ist, die Harz-Einkapselung 6 zwischen dem Randabschnitt 2b des Chip-Unterbaus 2 und dem Chip 4 selbst dann vorhanden, wenn der Chip 4 so klein ist wie der Chip-Unterbau 2. Dementsprechend kann selbst ein kleiner Chip 4 von der Harz-Einkapselung 6 fest gehalten werden, und es ist möglich, zu verhindern, dass Feuchtigkeit oder Wasser über die Rückseite in das Gehäuse eindringen. Daher entstehen keine Risse in dem Gehäuse.
  • Bei dem in 1(a) dargestellten Beispiel ist der Halbleiterchip 4 mit einem Teil des Trage-Leiters 3 in Kontakt. Der Halbleiterchip 4 und der Trage-Leiter 3 können jedoch in Kontakt miteinander sein oder auch nicht. Des Weiteren kann, wenn ein Teil des Chip-Unterbaus 2 erhöht ist, die obere Fläche des mittleren Abschnitts 2a über der oberen Fläche des Trage-Leiters 3 angeordnet sein. Des Weiteren kann, wenn der Chip-Unter bau 2 teilweise erhöht ist, die obere Fläche des mittleren Abschnitts 2a desselben ohne Chipbond-Paste darauf unter der obersten Fläche des Trage-Leiters 3 angeordnet sein. In diesem Fall jedoch sollte die untere Fläche des Halbleiterchips 4, der an dem Mittelabschnitt 2a mit der dazwischen befindlichen Chipbond-Paste 7 montiert ist, über der obersten Fläche des Trage-Leiters 3 angeordnet sein. Bei der Ausführung, bei der der Halbleiterchip 4 teilweise in Kontakt mit den Trage-Leitern 3 ist, kann der Halbleiterchip 4 stabiler getragen werden.
  • Des Weiteren wird, wie in 1(a) dargestellt, selbst wenn der Halbleiterchip 4 über die Signal-Leiter überhängt, der Halbleiterchip 4 durch die Signal-Leiter 1 in dem Leistungs-QFN-Gehäuse gemäß dieser Ausführung nicht behindert. So kann die Haftung der Harz-Einkapselung 6 an den Signal-Leitern 1 verbessert werden, indem der nach innen vorstehende Abschnitt jedes Signal-Leiters ausreichend lang ausgeführt wird.
  • Verfahren zum Herstellen des Leistungs-QFN-Gehäuses
  • Im Folgenden wird ein Verfahren zum Herstellen des Leistungs-QFN-Gehäuses gemäß der ersten Ausführung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. 3(a) und 3(b), 4(a) und 4(b) sowie 5 bis 8 stellen entsprechende Verfahrensschritte zum Herstellen des Leistungs-QFN-Gehäuses gemäß der ersten Ausführung dar.
  • Zunächst wird in dem in 3(a) dargestellten Verfahrensschritt eine Kupferlegierungsplatte geätzt und strukturiert, so dass eine Leiterplatine 20 mit einer Vielzahl Öffnungen 22 zum Anbringen von Halbleiterchips darin ausgebildet wird. In 3(a) ist der Einfachheit halber nur eine Öffnung 22 dargestellt. Die Leiterplatine 20 enthält die Signal-Leiter 1, die sich von der äußeren Schiene 21 nach innen erstrecken, den Chip-Unterbau 2, der einen Halbleiterchip darauf trägt, sowie die Trage-Leiter 3, die den Chip-Unterbau 2 mit der äußeren Schiene 21 verbinden und damit den Chip-Unterbau 2 tragen. Diese Leiterplatine 20 ist mit keinerlei Verbindungsstegen zum Verhindern des Überlaufens der Harz-Einkapselung während des Harzformens versehen.
  • Die Leiterplatine 20 kann mit Metallschichten aus Nickel (Ni), Palladium (Pd) und Gold (Au) entweder zu diesem Zeitpunkt oder nach dem Ausführen des in 3(b) dargestellte Verfahrensschritts plattiert werden.
  • Dann wird in dem in 3(b) dargestellten Verfahrensschritt der Chip-Unterbau 2 der Leiterplatine 20 durch Pressen bearbeitet, um den halb ausgestanzten Abschnitt 11 auszubilden, der den Chip-Unterbau 2 in den Mittelabschnitt 2a und den Randabschnitt 2b unterteilt. 4(a) und 4(b) sind Schnittansichten, die zeigen, wie die Pressbearbeitung durchgeführt wird. Zunächst wird eine Stanz-Pressform, die eine Matrize 31 mit einer kreisförmigen Öffnung und eine Patrize 32 mit im Wesentlichen dem gleichen Querschnitt wie dem der Öffnung enthält, bereitgestellt. Dann wird, wie in 4(a) dargestellt, der Chip-Unterbau 2 der Leiterplatine 20 an der Patrize 32 angebracht, und die Matrize 31 wird an der oberen Fläche des Chip-Unterbaus 2 angebracht. Dann wird, wie in 4(b) dargestellt, die Matrize 31 abgesenkt. In diesem Fall werden sowohl die Matrize 31 als auch die Patrize 32 von der oberen und der unteren Fläche des Chip-Unterbaus 2 her in diesen hinein gedrückt. Die niedrigstmögliche Höhe, die die Matrize 31 erreichen kann, ist auf im Wesentlichen der gleichen Höhe wie die Mitte des Chip-Unterbaus 2 definiert, wobei die Dicke a des gescherten Abschnitts etwa der Dicke b des nicht gescherten Abschnitts entspricht. Das heißt, obwohl die Stanz-Pressform hier verwendet wird, wird der Mittelabschnitt 2a des Chip-Unterbaus 2 nicht vollständig ausgestanzt, sondern bleibt halb ausgestanzt. So wird der Mittelabschnitt 2a über den Randabschnitt 2b erhöht.
  • Des Weiteren kann, indem dieses Halb-Ausstanzen durchgeführt wird, der Mittelabschnitt 2a des Chip-Unterbaus 2 über eine größere Fläche erhöht werden, als dies mit normalem Biegen erreicht wird, ohne dass es zu einer Dehnung in den entsprechenden Abschnitten des Chip-Unterbaus 2 kommt.
  • Dann werden die gebogenen Abschnitte 13 und 14 für den Trage-Leiter 3 ausgebildet, und die schmale Nut 12 wird in der unteren Fläche des Chip-Unterbaus 2 am Randabschnitt 2b ausgebildet, indem entweder nacheinander oder gleichzeitig Pressbearbeitung durchgeführt wird.
  • 5 bis 8 zeigen, wie sich der Querschnitt der Struktur entlang der Linie Ia-Ia in 1(b) ändert. In diesen Zeichnungen sind die entsprechenden Strukturen ebenfalls vertikal stärker vergrößert als horizontal.
  • Bei dem in 5 dargestellten Verfahrensschritt wird der Halbleiterchip 4 an dem Mittelabschnitt 2a des Chip-Unterbaus 2 in der hergestellten Leiterplatine 20 montiert und daran mit Chipbond-Paste 7, wie beispielsweise Silberpaste, die ein Epoxydharz als ein Bindemittel enthält, gebondet. Dieser Verfahrensschritt ist das sogenannten "Chipbonden".
  • Dann werden in dem in 6 dargestellten Verfahrensschritt die Elektrodenflächen (nicht dargestellt) des Halbleiterchips 4 über die Metall-Feindrähte 5 elektrisch mit den Signal-Leitern 1 verbunden. Dieser Verfahrensschritt ist das sogenannte "Drahtbonden". Die Metall-Feindrähte 5 können aus einem entsprechend ausgewählten Material, wie beispielsweise Aluminium (Al) oder Gold (Au), bestehen. Wahlweise kann der Halbleiterchip 4 anstelle der Metall-Feindrähte 5 über Kontakthöcker (bumps) oder dergleichen elektrisch mit den Signal-Leitern 1 verbunden werden.
  • Anschließend wird in dem in 7 dargestellten Verfahrensschritt ein Dichtband 15 zwischen der Leiterplatine 20 und der Rückseite der Signal-Leiter 1 angeordnet, indem die Leiterplatine 20, an die der Halbleiterchip 4 gebondet worden ist und das Dichtband 15 angebracht worden ist, in eine Formbaugruppe eingelegt werden. Bei diesem Verfahrensschritt wird das Dichtband 15, wie weiter unten beschrieben, von einer Rolle zugeführt. Bei der dargestellten Ausführung wird die Leiterplatine in dem in 7 dargestellten Zustand mit der Unterseite nach oben in die Formbaugruppe eingelegt. Als Alternative dazu kann die Leiterplatine so wie sie ist in dem in 7 dargestellten Zustand eingesetzt werden, in dem noch keine Klemmkraft darauf ausgeübt worden ist.
  • Das Dichtband 15 wird als eine Art Abdeckung verwendet, die verhindert, dass die Harz-Einkapselung während des Harzform-Verfahrensschritts überläuft und an die Rückseite der Signal-Leiter 1 gelangt. Das Vorhandensein des Dichtbandes 15 kann verhindern, dass ein Harzgrat an der Rückseite der Signal-Leiter 1 ausgebildet wird. Das Dichtband 15 kann jedes beliebige Band auf Harzbasis sein, das hauptsächlich aus Polyethylenterephthalat, Polyimid, Polycarbonat oder dergleichen besteht, nach dem Harzformen leicht abgezogen werden kann und eine gewisse Beständigkeit gegenüber einer Umgebung mit erhöhter Temperatur beim Harzformen aufweist. Bei der vorliegenden Ausführung wird ein Band, das hauptsächlich aus Polyethylenterephthalat besteht, verwendet, und die Dicke desselben beträgt 50 μm.
  • Bei der vorliegenden Ausführung wird das Dichtband 15 an den entsprechenden unteren Flächen der äußeren Schiene 20, der Signal-Leiter 1, der Trage-Leiter 3 (bis auf die erhabenen Abschnitte derselben) und des Randabschnitts 2b des Chip-Unterbaus 2 in der Leiterplatine 20 angeklebt.
  • Dann wird in dem in 8 dargestellten Verfahrensschritt die Harz-Einkapselung 6, so beispielsweise ein Epoxydharz, in die Formbaugruppe eingegossen, um den Chip, die Platine usw. mit der Einkapselung 6 zu formen. In diesem Fall wird Harzformen unter Ausübung der Klemmkraft der Formbaugruppe auf die äußere Schiene der Leiterplatine 20 und auf das Dichtband 15 so durchgeführt, dass die Harz-Einkapselung 6 nicht an die Rückseite der Signal-Leiter 1 gelangt. Das Harzformen wird des Weiteren so durchgeführt, dass das Dichtband 15 an der Rückseite der Signal-Leiter 1, die an die äußere Schiene angrenzen, an die Außenfläche der Form gedrückt wird. Dementsprechend wird, da keine Klemmkraft direkt auf den Chip-Unterbau 2 ausgeübt wird, der Chip-Unterbau 2 nach oben erhöht, und die Trage-Leiter 3 werden so abgeschrägt, dass ihre Höhe nach außen hin allmählich abnimmt.
  • Wenn das Dichtband 15, das an der Rückseite der Signal-Leiter 1 angebracht worden ist, abgezogen und entfernt wird, sind externe Elektroden 9 so ausgebildet, dass sie über die Rückseite der Harz-Einkapselung 6 nach außen vorstehen. Schließlich werden die Enden der Signal-Leiter 1 so abgeschnitten, dass sie im Wesentlichen bündig mit den Seitenflächen der Harz-Einkapselung 6 sind, womit ein Leistungs-QFN-Gehäuse wie das in 1(a) gezeigte fertiggestellt ist.
  • Gemäß dem Herstellungsverfahren der vorliegenden Ausführung wird das Dichtband 15 im Voraus zwischen der Rückseite der Signal-Leiter 1 und der Formbaugruppe angeordnet, bevor der Verfahrensschritt des Harzformens durchgeführt wird. So gelangt die Harz-Einkapselung 6 nicht an die Rückseite der Signal-Leiter 1, die als externe Elektroden dienen, und kein Harzgrat wird daran ausgebildet. Daher muss im Unterschied zu einem herkömmlichen Verfahren zum Herstellen einer harzgeformten Halbleitervorrichtung kein Harzgrat, der an den Signal-Leitern ausgebildet ist, davon unter Verwendung eines Wasserstrahls oder dergleichen entfernt werden, wobei die Rückseite der Signal-Leiter vollständig freiliegt. Das heißt, dieser aufwändige Schritt des Entgratens kann weggelassen werden, und daher ist dieses Verfahren einfach genug, um eine große Anzahl harzgeformter Halbleitervorrichtungen (bzw. Leistungs-QFN-Gehäuse) in Massenproduktion herzustellen. Des Weiteren kann das Ablösen plattierter Metallschichten aus Nickel (Ni), Palladium (Pd) oder Gold (Au) von der Leiterplatine, das bei dem herkömmlichen Verfahrensschritt des Entgratens, beispielsweise mit einem Wasserstrahl, auftritt vermieden werden. Aus diesem Grund kann die Leiterplatine im Voraus vor dem Verfahrensschritt des Harzformens mit diesen Metallschichten plattiert werden.
  • Des Weiteren können, da die externen Elektroden 9, die mit dem Herstellungsverfahren der vorliegenden Erfindung ausgebildet werden, von der unteren Fläche der Harz-Einkapselung 6 nach außen vorstehen, die externen Elektroden 9 so wie sie sind als externe Anschlüsse verwendet werden, ohne dass wie beim herkömmlichen Verfahren Lotkugeln angeordnet werden müssen.
  • Es ist anzumerken, dass ein Höhenunterschied zwischen der Rückseite der Signal-Leiter 1 und der der Harz-Einkapselung 6 ausgebildet ist, wie dies in 8 dargestellt ist. Dies ist darauf zurückzuführen, dass das Dichtband 15 aufgrund der beim Schritt des Harzformens von der geschmolzenen Harz-Einkapselung her wirkenden Wärme erweicht und thermisch schrumpft und die Signal-Drähte 1 fest in das Dichtband 15 hinein gedrückt werden. Dementsprechend steht bei dieser Struktur die Rückseite der Signal-Drähte 1 von der Rückseite der Harz-Einkapselung 6 nach außen vor. Dadurch kann eine Abstandshöhe für die externen Elektroden 9 oder die entsprechenden unteren Teile der Signal-Drähte 1 gewährleistet werden. Daher können diese vorstehenden externen Elektroden 9 so wie sie sind als externe Anschlüsse verwendet werden.
  • Die Größe des Höhenunterschieds zwischen der Rückseite der Signal-Leiter 1 und der der Harz-Einkapselung 6 kann auf Basis der Dicke des Dichtbandes 15 gesteuert werden, das vor dem Schritt des Formens angebracht wird. Bei dieser Ausführung beträgt beispielsweise, da die Dicke des Dichtbandes 15 50 μm beträgt, die Größe des Höhenunterschieds, d.h. die Größe des Vorstehens der externen Elektroden 9 normalerweise ungefähr die Hälfte der Dicke und maximal 50 μm. Das bedeutet, dass die Höhe des nach oben gedrückten Abschnitts des Dichtbandes 15 von der Rückseite der Signal-Leiter 1 aus gemessen, in Abhängigkeit von der Dicke des Dichtbandes 15 selbst bestimmt wird. Das heißt, die Höhe, um die die externen Elektroden 9 vorstehen, kann automatisch durch die Dicke des Dichtbandes 15 gesteuert werden, wodurch das Herstellungsverfahren erleichtert wird. Die Höhe, um die die externen Elektroden 9 vorstehen, kann gesteuert werden, indem lediglich die Dicke des Dichtbandes 15 während eines Massenherstellungsverfahrens überwacht wird, und es ist nicht notwendig, einen zusätzlichen Verfahrensschritt für diesen Zweck vorzusehen. Dementsprechend ist das Herstellungsverfahren der vorliegenden Erfindung hinsichtlich der Kosten für die Verfahrenssteuerung außerordentlich vorteilhaft. Es ist anzumerken, dass, was das einzufügende Dichtband 15 angeht, die Härte eines eingesetzten Materials, die Dicke und die Wärmeerweichungseigenschaften desselben in Abhängigkeit von der gewünschten Größe des Höhenunterschiedes bestimmt werden können.
  • Des Weiteren wird, da die schmale Nut 12 in der unteren Fläche des Chip-Unterbaus 2 am Randabschnitt 2b vorhanden ist, der Randabschnitt 2b des Chip-Unterbaus 2 aufgrund des Drucks, der wirkt, wenn die geschmolzene Harz-Einkapselung 6 während des Harzformens eingespritzt wird, nach unten gepresst. Dabei wird das Dichtband 15 mit dem Rand der schmalen Nut 12 in Eingriff gebracht. So kann das Überlaufen der Harz-Einkapselung 6 wirkungsvoller verhindert werden.
  • Einzelheiten des Harzformschrittes
  • Im Folgenden wird der Verfahrensschritt des Harzformens gemäß der ersten Ausführung ausführlicher beschrieben.
  • 9(a) ist eine Draufsicht auf eine (obere) Form, die bei dieser Ausführung eingesetzt wird, während 9(b) eine Schnittansicht entlang der Linie IXb-IXb in 9(a) ist, die veranschaulicht, wie das Harzformen unter Verwendung der Formbaugruppe ausgeführt wird. 10(a), 10(b) und 10(c) sind Perspektivansichten, die die Harzformbaugruppe mit einer Dichtband-Zuführeinrichtung darstellen und veranschaulichen, wie das Harzformen gemäß der ersten Ausführung ausgeführt wird. 11 ist eine Schnittansicht, die einen Zustand der Formbaugruppe während des Harzformens darstellt.
  • Die Formbaugruppe 51, die bei dieser Ausführung eingesetzt wird, besteht, wie in 9(a) und 9(b) dargestellt, aus einer oberen und einer unteren Form 51a und 51b. Die obere Form 51a ist mit vier Vakuumsauglöchern 53 und einer Vakuumsaugnut 52 versehen, die diese Löcher 53 miteinander verbindet. Die untere Form 51b der Formbaugruppe 51 ist, wie in 10(a) dargestellt, mit einem Paar Halbleiterbauteil-Formsegmente 60 versehen. Jedes dieser Segmente 60 enthält die gleiche Anzahl von Formhohlräumen wie die der Halbleiterchips 40, die an der Leiterplatine 20 montiert sind. Die untere Form 51b ist des Weiteren mit Harz-Einkapselungs-Strömungswegen 61 versehen, die der Zufuhr der Harz-Einkapselung zu diesen Halbleiterbauteil-Formsegmenten 60 dienen.
  • 9(a) und 9(b) veranschaulichen die Struktur und die Anordnung eines der Formhohlräume zu erläuternden Zwecken. Es ist anzumerken, dass die gleiche Struktur und Anordnung für die anderen Formhohlräume gelten. Zunächst wird unter Bezugnahme auf 9(b) beschrieben, wie das Harzformen in einem einzelnen Formhohlraum ausgeführt wird.
  • Zunächst wird die Leiterplatine 20 so auf die untere Form 51b aufgelegt, dass die entsprechenden Halbleiterchips 4 in die dazugehörigen Formhohlräume der unteren Form 51b eingeführt werden. In diesem Fall kommt die untere Fläche der oberen Form 51 mit der oberen Fläche des Dichtbandes 15 in Kontakt. Das Dichtband 15 und die Leiterplatine 20 werden durch die obere Form 51a an die untere Form 51b gedrückt. Das Dichtband 15 haftet an vier Positionen fest an der oberen Form 51a und wird mit einer Vakuumpumpe (nicht dargestellt) über die vier Vakuumsauglöcher 53, die in der oberen Form 51a ausgebildet sind, gleichmäßig gedehnt gehalten. Wenn der Verfahrensschritt des Harzformens in diesem Zustand durchgeführt wird, entstehen keine Falten an dem Dichtband 15 aufgrund der Wärmeschrumpfung beim Harzformen. Dadurch kann bei der harzgeformten Halbleitervorrichtung die Rückseite der Harz-Einkapselung flach sein.
  • Das heißt, Falten können mit dem folgenden Mechanismus aus dem Dichtband beseitigt werden. Beim Harzformen kommt es zu Wärmeschrumpfung des Dichtbandes 15 aufgrund der wirkenden Wärme. Wenn das Dichtband 15 jedoch über die Vakuumsauglöcher 53 angesaugt wird, wird das Dichtband 15 gegen diese Schrumpfwirkung an die entsprechenden Vakuumsauglöcher 53 gedehnt. Indem das Dichtband 15 auf diese Weise straft gehalten wird, kann die Schrumpfung des Dichtbandes 15 unterdrückt werden, und keine Falten werden daran ausgebildet. Daher ist es möglich, die Oberfläche der Harz-Einkapselung 6, die mit dem Dichtband 15 an der Rückseite der harzgeformten Halbleitervorrichtung in Kontakt ist, die so ausgebildet wird, zu glätten.
  • Die Tiefe und die Breite der Vakuumsaugnut 52, die die Vakuumsauglöcher 53 der oberen Form 51 miteinander verbindet, sollte vorzugsweise unter Berücksichtigung des Wärmeausdehnungskoeffizienten des Dichtbandes 15 bestimmt werden.
  • Es ist jedoch anzumerken, dass Falten in dem Dichtband auch dann vermieden werden können, wenn das Dichtband unabhängig über die Vakuumsauglöcher gedehnt wird, ohne dass die Vakuumsaugnut vorhanden ist.
  • Des Weiteren sind Anzahl und Form der Vakuumsaugnut 52 nicht auf die in 9(a) dargestellten beschränkt. So kann beispielsweise eine Vielzahl dieser Vakuumsaugnuten vorhanden sein.
  • Des Weiteren können bei der in 9(b) dargestellten Struktur eingravierte bzw. eingeschnittene Abschnitte in der Oberseite der oberen Form 51a an entsprechenden Abschnitten über den Signal-Leitern 1 vorhanden sein, so dass Teile des Dichtbandes 15 beim Harzformen in diese eingeschnittenen Abschnitte hineingedrückt werden können. Im Allgemeinen ist es wahrscheinlich, dass tiefe Nuten in entsprechenden Bereichen der Harz-Einkapselung zwischen den Signal-Leitern 1 ausgebildet werden. Wenn diese eingravierten Abschnitte ausgebildet sind, kann jedoch die Tiefe dieser Nuten verringert werden.
  • Des Weiteren können die Falten in dem Dichtband 15 nicht nur mit der Vakuumsaugnut vermieden werden, sondern auch, indem ineinander eingreifende konkave und konvexe Abschnitte an der oberen bzw. der unteren Form ausgebildet werden. Bei letzterer Ausführung kommen, wenn Klemmkraft auf die obere und die untere Form ausgeübt wird, die konkaven und konvexen Abschnitte miteinander in Eingriff und spannen das Dichtband. Des Weiteren kann eine Klemmeinrichtung für die Formbaugruppe vorhanden sein, um Spannung auf das Dichtband auszuüben.
  • Im Folgenden werden unter Bezugnahme auf 10(a), 10(b) und 11 die Zufuhr des Dichtbandes 15 sowie der gesamte Harzformvorgang beschrieben.
  • Die Harzformbaugruppe gemäß dieser Ausführung enthält, wie in 10(a) dargestellt, eine Dichtband-Zuführeinrichtung, die das Dichtband 15 kontinuierlich abwickelt und aufwickelt, wobei konstante Spannung auf das Band 15 zwischen einer Abwickelrolle 56a und einer Aufwickelrolle 56b ausgeübt wird.
  • Wenn die Leiterplatine 20, auf der eine große Anzahl von Halbleiterchips montiert ist, auf die untere Form 51b aufgelegt ist, werden, wie in 10(b) dargestellt, Harztabletten 62 in Harzzuführabschnitte der unteren Form 51b eingeleitet.
  • Dann werden, wie in 11 dargestellt, die obere und die untere Form 51a und 51b der Formbaugruppe 51 aneinander befestigt und eine geschmolzene Harz-Einkapselung wird durch Kolben 51 nach oben gedrückt und in die entsprechenden Halbleiterbauteil-Formsegmente 60 eingeleitet. Dadurch werden harzgeformte Halbleitervorrichtungen (Leistungs-QFN-Gehäuse) 55 in den entsprechenden Formhohlräumen spritzgegossen. Wenn der Spritzgießvorgang beendet ist, wird die untere Form 51b geöffnet.
  • In diesem Fall wird, wenn die untere Form 51b geöffnet ist, das Dichtband 15 von Harz-Angussstutzen 63 und den harzgeformten Halbleitervorrichtungen 55 entfernt, wie dies in 10(c) dargestellt ist. Ein Teil des Dichtbandes 15, der während des letzten Verfahrensschrittes des Harzformens eingesetzt worden ist, wird um die Aufwickelrolle 56b herum gewickelt, und ein anderer Teil des Bandes 15, der während des nächstens Harzformenschrittes verwendet werden wird, wird von der Abwickelrolle 56a abgewickelt. Dabei werden die Harz-Angussstutzen 63 und harzgeformte Halbleitervorrichtungen 55 aus der unteren Form 51b entnommen.
  • Gemäß dieser Ausführung kann, da das Dichtband 15 kontinuierlich zwischen der Abwickel- und der Aufwickelrolle 56a und 56b zugeführt werden kann, der Verfahrensschritt des Harzformens unter Verwendung des Dichtbandes 15 schnell durchgeführt werden, wodurch die Produktivität zunimmt. Des Weiteren können, da ebenfalls entsprechende Spannung auf das Dichtband 15 ausgeübt werden kann, wenn Drehkraft auf die Abwi ckel- und die Aufwickelrolle 56a und 56b ausgeübt wird, beim Verfahrensschritt des Harzformens Falten in dem Dichtband 15 noch wirkungsvoller vermieden werden.
  • Bei der obenstehenden Ausführung wird das Dichtband 15 in die Formbaugruppe eingeleitet und an der Leiterplatine 20 angeklebt, nachdem die Leiterplatine 20 in die Formbaugruppe eingelegt worden ist. Als Alternative dazu kann das Dichtband 15 anstelle eines derartigen Rollenzuführverfahrens im Voraus vor dem Verfahrensschritt des Harzformens an den entsprechenden unteren Flächen der Signal-Leiter 1 der Leiterplatine angebracht werden
  • AUSFÜHRUNG 2
  • Im Folgenden wird eine zweite beispielhafte Ausführung der vorliegenden Erfindung beschrieben. Bei dem Aufbau gemäß der ersten Ausführung, bei dem der Mittelabschnitt (Chip-Trageabschnitt) des Chip-Unterbaus 2 erhöht ist, ist keine Harz-Einkapselung 6 unter dem Mittelabschnitt 2a vorhanden, der, wie in 2 dargestellt, lediglich ein konkaver Abschnitt ist. Im Unterschied dazu ist gemäß der zweiten Ausführung der Bereich unter dem Mittelabschnitt (Chiptrageabschnitt) des Chip-Unterbaus ebenfalls mit der Harz-Einkapselung gefüllt.
  • 12(a) und 12(b) sind eine Draufsicht auf eine Leiterplatine für ein Leistungs-QFN-Gehäuse gemäß einer zweiten Ausführung bzw. eine Unteransicht des mit Harz geformten Leistungs-QFN-Gehäuses.
  • Der Chip-Unterbau 2 bis auf den Randabschnitt 2b ist, wie in 12(a) dargestellt, in einen erhöhten quadratischen Mittelabschnitt 2a, vier Verbindungsabschnitte 2c, die den Mittelabschnitt 2a und den Randabschnitt 2b miteinander verbinden, und gestanzte Abschnitte 2d unterteilt. Jeder der Verbindungsabschnitte 2c ist mit zwei gebogenen Abschnitten 35 und 36 versehen, so dass der Mittelabschnitt 2a über den Randabschnitt 2b erhöht ist.
  • Als Alternative dazu kann der Mittelabschnitt 2a erhöht werden, indem die Verbindungsabschnitte 2c wie bei der ersten Ausführung um einen bestimmten Kreis herum halb ausgestanzt werden.
  • Bei der ersten Ausführung ist nur eine schmale Nut 12 in der unteren Fläche des Chip-Unterbaus am Randabschnitt 2b ausgebildet. Im Unterschied dazu sind bei der zweiten Ausführung geschlossene schmale Nuten 12a und 12b in der unteren Fläche des Chip-Unterbaus 2 am Randabschnitt 2b ausgebildet. Diese Nuten sind vorhanden, da die Harz-Einkapselung vom inneren Rand des Randabschnitts 2b des Chip-Unterbaus 2 sowie vom äußeren Rand desselben überlaufen kann.
  • Die Beschreibung des Herstellungsverfahrens gemäß der zweiten Ausführung wird hier weggelassen. Dies liegt darin begründet, dass das Herstellungsverfahren der ersten Ausführung als Ganzes nahezu unverändert angewendet werden kann. Das bedeutet, dass nicht nur das Chipbonden zum Montieren des Halbleiterchips auf dem Chip-Unterbau und das Drahtbonden zum Verbinden der Metall-Feindrähte, sondern auch das Harzformen auf gleiche Weise ausgeführt werden. Das heißt, das Dichtband wird zwischen der Leiterplatine und der Formbaugruppe angeordnet und unter Verwendung der Rollen zugeführt, um auf die gleiche Weise Falten in dem Band zu vermeiden.
  • An der Rückseite eines Leistungs-QFN-Gehäuses, das ausgebildet wird, indem Harzformen mit dem zwischen der unteren Fläche des Randabschnitts 2b und der Formbaugruppe angeordneten Dichtband unter Verwendung der Leiterplatine der zweiten Ausführung durchgeführt wird, gelangt, wie in 12(b) dargestellt, die Harz-Einkapselung 6 ebenfalls in den Bereich unter dem Mittelabschnitt 2a des Chip-Unterbaus 2.
  • Das Leistungs-QFN-Gehäuse gemäß der zweiten Ausführung ist mit gestanzten Abschnitten 2d versehen. So fließt beim Verfahrensschritt des Harzformens die Harz-Einkapselung 6 vom Rand des Chip-Unterbaus 2 über die gestanzten Abschnitte 2d in den Bereich unter dem Mittelabschnitt 2a. Das heißt, da der Bereich unter dem Mittelabschnitt 2a des Chip-Unterbaus 2 ebenfalls mit der Harz-Einkapselung 6 gefüllt werden kann, kann die Harz-Einkapselung 6 fester an dem Chip-Unterbau 2 haften. Dadurch kann die Zuverlässigkeit des Leistungs-QFN-Gehäuses einschließlich der Feuchtigkeitsbeständigkeit desselben verbessert werden.
  • AUSFÜHRUNG 3
  • Im Folgenden wird eine harzgeformte Halbleitervorrichtung (bzw. ein Leistungs-QFN-Gehäuse) gemäß einer dritten beispielhaften Ausführung der vorliegenden Erfindung beschrieben. 13(a) ist eine Draufsicht auf eine Leiterplatine, die für das Leistungs-QFN-Gehäuse gemäß der dritten Ausführung eingesetzt wird, während 13(b) und 13(c) Schnittansichten der Leiterplatine entlang der Linien XIIIb-XIIIb bzw. XIIIc-XIIIc sind. 14 ist eine Perspektivansicht der Leiterplatine gemäß der dritten Ausführung. In 14 ist die Leiterplatine als im Wesentlichen keine Dicke aufweisend dargestellt. Es ist anzumerken, dass die Dicke der Leiterplatine auf jeden beliebigen Wert festgelegt werden kann, den der Fachmann für geeignet erachtet.
  • Ein Chip-Unterbau 40 gemäß der dritten Ausführung ist, wie in 13(a) bis 13(c) dargestellt, in einen quadratischen Mittelabschnitt (Chiptrageabschnitt) 41, kreisförmige Eckenabschnitte 42, die an vier Ecken vorhanden sind, vier Seiten 43, die direkt mit den Eckenabschnitten 42 verbunden sind, vier Verbindungsabschnitte 44, die den Mittelabschnitt 41 und die entsprechenden Seiten 43 miteinander verbinden, und vier gestanzte Abschnitte 45 unterteilt. Der Mittelabschnitt 41, die Seiten 43 und die Verbindungsabschnitte 44 sind über die Eckenabschnitte 42 erhöht. Wie bei dem Leiterplatinenaufbau gemäß der ersten Ausführung ist der Querschnitt jedes Trage-Leiters 3 so, dass er in der Mitte durch zwei gebogene Abschnitte 13 und 14 erhaben ist.
  • Die Beschreibung des Herstellungsverfahrens gemäß der dritten Ausführung wird hier weggelassen. Dies liegt darin begründet, dass das Herstellungsverfahren der ersten Ausführung als Ganzes nahezu unverändert angewendet werden kann. Das bedeutet, dass nicht nur das Chipbonden zum Montieren des Halbleiterchips auf dem Chip-Unterbau und das Drahtbonden zum Verbinden der Metall-Feindrähte, sondern auch das Harzformen auf gleiche Weise durchgeführt werden. Das heißt, das Dichtband wird zwischen der Leiterplatine und der Formbaugruppe angeordnet und unter Verwendung der Rollen zugeführt, um auf die gleiche Weise Falten in dem Band zu vermeiden.
  • Gemäß der dritten Ausführung kommen die Eckenabschnitte 42 mit dem Dichtband in relativ kleinen Bereichen in Kontakt. Daher ist es möglich, zu verhindern, dass die Harz-Einkapselung an die jeweiligen unteren Flächen der Eckenabschnitte 42 gelangt, ohne dass die schmalen Nuten vorhanden sind, wie dies bei der ersten und der zweiten Ausführung der Fall ist.
  • 15 ist eine Unteransicht eines Leistungs-QFN-Gehäuses, das unter Verwendung der Leiterplatine gemäß der dritten Ausführung und mittels Durchführung von Harzformen ausgebildet wird, bei dem das Dichtband zwischen den unteren Flächen der Eckenabschnitte 42 und der Formbaugruppe angeordnet ist. Nur die externen Elektroden 9, Enden der Trage-Leiter 3 am äußeren Rand und Eckenabschnitte 42 des Chip-Unterbaus 40 sind, wie in 15 dargestellt, nicht mit der Harz-Einkapselung 6 bedeckt, sondern liegen frei. Das bedeutet, dass der Bereich unter dem Mittelabschnitt 41 des Chip-Unterbaus 40 ebenfalls mit der Harz-Einkapselung 6 gefüllt ist. Des Weiteren wird beim Verfahrensschritt des Chipbondens zum Montieren eines Halbleiterchips auf dem Chip-Unterbau beim Verfahren zum Herstellen eines Leistungs-QFN-Gehäuses gemäß der dritten Ausführung der Halbleiterchip nur von dem Mittelabschnitt 41 des Chip-Unterbaus getragen. Dies liegt darin begründet, dass die Ausbreitung der Chipbond-Paste verhindert werden kann, da die gestanzten Abschnitte 45 vorhanden sind. Des Weiteren wird der Halbleiterchip fest von der Harz-Einkapselung gehalten, die unter den gestanzten Abschnitten 45 vorhanden ist. Da der Chip-Unterbau 40 in einem kleinen Bereich mit dem Halbleiterchip in Kontakt ist, wie dies zu sehen ist, ist es möglich, zu verhindern, dass sich die Feuchtigkeitsbeständigkeit der harzgeformten Halbleitervorrichtung verschlechtert.
  • Bei dem Leistungs-QFN-Gehäuse gemäß der dritten Ausführung tritt, da der Chip-Unterbau 40 teilweise gestanzt ist, so dass die gestanzten Abschnitte 45 vorhanden sind, die Harz-Einkapselung 6 durch die gestanzten Abschnitte 45 hindurch und strömt beim Harzformen in den Bereich unter dem Mittelabschnitt (Chiptrageabschnitt) 41. So kann der Bereich unter dem Mittelabschnitt 41 mit der Harz-Einkapselung gefüllt werden. Dadurch lassen sich ähnliche Effekte wie die der zweiten Ausführung erreichen.
  • AUSFÜHRUNG 4
  • Im Folgenden wird eine harzgeformte Halbleitervorrichtung (bzw. Leistungs-QFN-Gehäuse) gemäß einer vierten beispielhaften Ausführung der vorliegenden Erfindung beschrieben. 16 ist eine Schnittansicht eines Leistungs-QFN-Gehäuses gemäß der vierten Ausführung ebenfalls entlang der Linie Ia-Ia, die in 1(b) dargestellt ist.
  • In der Leiterplatine, die für das Leistungs-QFN-Gehäuse gemäß der vierten Ausführung eingesetzt wird, ist kein halb ausgestanzter Abschnitt in dem Chip-Unterbau 2 derselben ausgebildet. Daher ist der gesamte Chip-Unterbau 2 flach und enthält keinen erhöhten Abschnitt. Der Trage-Leiter 3 ist ebenfalls mit zwei gebogenen Abschnitten 13 und 14 versehen, und der Zwischenabschnitt des Trage-Leiters 3 ist erhaben, d.h. liegt höher als beide Endabschnitte. Der Halbleiterchip 4 wird von den Trage-Leitern 3 an den erhabenen Abschnitten desselben getragen. Die Chipbond-Paste 7, die sich zwischen dem Halbleiterchip 4 und dem Chip-Unterbau 2 befindet, ist verdickt, um sie miteinander zu verbinden. Ansonsten ist der Aufbau des Leistungs-QFN-Gehäueses gemäß der vierten Ausführung der gleiche wie der des Leistungs-QFN-Gehäuses gemäß der ersten Ausführung.
  • Die Beschreibung des Herstellungsverfahrens gemäß der vierten Ausführung wird hier weggelassen. Dies liegt darin begründet, dass das Herstellungsverfahren der ersten Ausführung als Ganzes nahezu unverändert angewendet werden kann. Das bedeutet, dass nicht nur das Chipbonden zum Montieren des Halbleiterchips auf dem Chip-Unterbau und das Drahtbonden zum Verbinden der Metall-Feindrähte, sondern auch das Harzformen auf gleiche Weise durchgeführt werden. Das heißt, das Dichtband wird zwischen der Leiterplatine und der Formbaugruppe angeordnet und unter Verwendung der Rollen zugeführt, um Falten auf die gleiche Weise in dem Band zu vermeiden.
  • Bei dem Leistungs-QFN-Gehäuse gemäß der vierten Ausführung wirkt das Gewicht des Halbleiterchips 4 während des Chipbondens nicht auf die Chipbond-Paste 7. So dehnt sich die Chipbond-Paste 7 aufgrund der Oberflächenspannung der Chipbond-Paste 7 auf dem Chip-Unterbau 2 kaum aus. Dementsprechend kann die Kontaktfläche zwischen dem Halbleiterchip 4 und dem Chip-Unterbau 2 mit der dazwischen befindlichen Chipbond-Paste 7 auf ein Minimum verringert werden. So kann das Leistungs-QFN-Gehäuse über die oben beschriebenen Funktionen gute Feuchtigkeitsbeständigkeit beibehalten. Auch der Halbleiterchip 4 kann durch die Trage-Leiter 3 stabiler getragen werden.
  • AUSFÜHRUNG 5
  • Im Folgenden wird eine harzgeformte Halbleitervorrichtung (bzw. Leistungs-QFN-Gehäuse) gemäß einer fünften beispielhaften Ausführung der vorliegenden Erfindung beschrieben. 17(a) ist eine Schnittansicht eines Leistungs-QFN-Gehäuses gemäß der fünften Ausführung entlang der Linie XVIIa-XVIIa in 17(b), während 17(b) eine Draufsicht darauf ist. 17(a) zeigt die Harz-Einkapselung teilweise geöffnet, um den Innenaufbau derselben deutlich darzustellen. Es ist anzumerken, dass der in 17(a) gezeigte Schnitt vertikal stärker vergrößert ist als horizontal, um die Struktur einfach verständlich zu machen. Des Weiteren ist in 17(b) die Harz-Einkapselung 6 transparent dargestellt, um die Struktur durchsichtig zu machen.
  • Eine harzgeformte Halbleitervorrichtung gemäß der fünften Ausführung wird ebenfalls unter Verwendung einer Leiterplatine ausgebildet. Die Leiterplatine enthält eine äußere Schiene, die eine Öffnung umgibt, in der ein Halbleiterchip montiert wird, einen Chip-Unterbau 2, der im Inneren der Öffnung vorhanden ist, um einen Halbleiterchip 4 zu tragen, eine Vielzahl von Trage-Leitern 3, die den Chip-Unterbau 2 tragen, sowie eine Vielzahl von Signal-Leitern 1. Ein Ende jedes dieser Signal-Leiter 1 ist mit der äußeren Schiene verbunden, während sich das andere Ende auf den Chip-Unterbau 2 zu erstreckt. Jeder der Trage-Leiter 3 ist mit erhabenen Abschnitten 13 und 14 versehen, die höher liegen als die anderen Abschnitte derselben. Der Mittelabschnitt 2a des Chip-Unterbaus 2 ist über den Randabschnitt 2a mittels eines halb ausgestanzten Abschnitts 11 erhöht und dient als ein Träger, der an die Rückseite des darauf montierten Halbleiterchips 4 gebondet wird. Eine kreisförmige Nut 64 mit einem annähernd halbkreisförmigen Querschnitt, einer Tiefe von ungefähr 80 μm und einer Breite von ungefähr 120 μm ist im Randabschnitt 2b des Chip-Unterbaus 2 den Mittelabschnitt 2a umgebend vorhanden.
  • Die harzgeformte Halbleitervorrichtung gemäß der fünften Ausführung enthält die Signal-Leiter 1, den Chip-Unterbau 2, die Trage-Leiter 3, den Halbleiterchip 4, der an dem Mittelabschnitt 2a des Chip-Unterbaus 2 angebracht ist, und die Metall-Feindrähte 5, die Elektroden (nicht dargestellt) des Halbleiterchips 4 elektrisch mit den Signal-Leitern 1 verbinden. Der Halbleiterchip 4, der Chip-Unterbau 2, die Trage-Leiter 3, die Metall-Feindrähte 5 und die Signal-Leiter 1 sind mit einer Harz-Einkapselung 6 geformt. Die unteren und die äußeren Randseiten jedes Signal-Leiters liegen als ein externer Anschluss frei, und der untere Teil des Leiters 1 steht nach unten vor. Bei dieser Ausführung wird der Spalt zwischen der oberen Fläche des Chip-Unterbaus 2 am Randab schnitt 2b und der Rückseite des Halbleiterchips 4 mit der Harz-Einkapselung 6 gefüllt, so dass ein spaltfüllender Abschnitt 6a entsteht. Des Weiteren ist die Nut 64 in der oberen Fläche des Randabschnitts 2b so ausgebildet, dass sie den Mittelabschnitt 2a umgibt, der als Träger dient, der über den halb ausgestanzten Abschnitt 11 erhöht ist.
  • Die harzgeformte Halbleitervorrichtung gemäß der fünften Ausführung hat, wie in 17(a) und 17(b) dargestellt, nahezu den gleichen Aufbau wie das in 1 dargestellte Gegenstück. Die Vorrichtung gemäß der fünften Ausführung ist dadurch gekennzeichnet, dass die Nut 64 in der oberen Fläche des Chip-Unterbaus 2 an dem Randabschnitt 2b den Mittelabschnitt 2a umgebend vorhanden ist.
  • Das heißt, die harzgeformte Halbleitervorrichtung gemäß der fünften Ausführung enthält alle Einzelteile der harzgeformten Halbleitervorrichtung gemäß der in 1 dargestellten ersten Ausführung. Daher werden prinzipiell die gleichen Effekte erzielt, wie sie mit der ersten Ausführung erzielt werden können.
  • Des Weiteren können, da die Nut 64 in der oberen Fläche des Chip-Unterbaus 2 am Randabschnitt ausgebildet ist, mit der harzgeformten Halbleitervorrichtung gemäß der fünften Ausführung auch die folgenden bemerkenswerten Effekte hinsichtlich der Zuverlässigkeit erzielt werden.
  • Das heißt, der spaltfüllende Abschnitt 6a der Harz-Einkapselung 6 ist zwischen der oberen Fläche des Chip-Unterbaus 2 am Randabschnitt 2b den Mittelabschnitt 2a umgebend und der Rückseite des Halbleiterchips 4 vorhanden. Der spaltfüllende Abschnitt 6a haftet eng an dem Randabschnitt 2b. Wenn jedoch die Feuchtigkeitsbeständigkeit des Gehäuses abgenommen hat oder thermische Belastung aus dem einen oder anderen Grund aufgetreten ist, kann sich der spaltfüllende Abschnitt 6a von dem Chip-Unterbau 2 lösen. Das heißt, der spaltfüllende Abschnitt 6a kann sich möglicherweise über einen zunehmend großen Bereich von dem Chip-Unterbau 2 ablösen. Selbst in einer derartigen Situation, in der sich der spaltfüllende Abschnitt 6a über einen zunehmend größeren Bereich von dem Randabschnitt 2b des Chip-Unterbaus 2 löst, kann der abgelöste Abschnitt an der Nut 64, die gemäß dieser Ausführung in der oberen Fläche des Randabschnitts 2b vorhanden ist, aufgehalten werden. Damit ist es möglich, zu verhindern, dass sich der abgelöste Abschnitt über die Nut 64 hinaus ausbreitet. Das heißt, da die Nut 64 das Fortschreiten des Ablösens des spaltfüllenden Abschnitts 6a von dem Chip-Unterbau 2 aufhalten kann, lässt sich eine hohe Zuverlässigkeit der harzgeformten Halbleitervorrichtung aufrechterhalten. Die Nut 64 ist insbesondere bei dem in 17(a) und 17(b) dargestellten Aufbau vorteilhaft, bei dem die Rückseite des Chip-Unterbaus 2 an dem Randabschnitt 2b freiliegt und der spaltfüllende Abschnitt 6a zwischen dem Halbleiterchip 4 und dem Chip-Unterbau 2 vorhanden ist.
  • Bei der dargestellten Ausführung ist lediglich eine Nut 64 ausgebildet. Der Effekt wird noch verstärkt, wenn zwei oder mehr Nuten in der oberen Fläche des Randabschnitts 2b ausgebildet werden.
  • Die Nut 64 muss nicht die dargestellte kreisförmige mit einem halbkreisförmigen Querschnitt sein. Als Alternative dazu kann die Nut 64 kreisförmig sein und einen nicht kreisförmigen Querschnitt haben, teilkreisförmig sein oder kreisförmig sein und eine ähnliche Flächenform wie die des Mittelabschnitts 2a (bzw. des halb ausgestanzten Abschnitts 11) des Chip-Unterbaus 2 haben. Eine Nut mit einer beliebigen dieser Formen kann das Fortschreiten des Ablösens der Harz-Einkapselung 6 von dem Chip-Unterbau 2 vorteilhafterweise aufhalten.
  • Die Tiefe der Nut 64 liegt vorzugsweise im Bereich zwischen 50 μm und 150 μm. In der Praxis kann, wenn die Nut 64 durch Ätzen oder Pressbearbeitung auf eine Solltiefe von 100 μm ausgebildet wird, die Tiefe der Nut 64 in diesen Bereich fallen. Andererseits liegt die Breite der Nut 64 vorzugsweise im Bereich zwischen 50 μm und 150 μm. In der Praxis kann, wenn die Nut 64 durch Ätzen oder Pressbearbeitung auf eine Soll-Breite von 100 μm ausgebildet wird, die Breite der Nut 64 in diesen Bereich fallen. Es ist empirisch bestätigt worden, dass, wenn die Tiefe und die Breite der Nut 64 in diesen Bereich fallen, die Zuverlässigkeit der harzgeformten Halbleitervorrichtung selbst dann aufrechterhalten werden kann, wenn sich der spaltfüllende Bereich 6a von der oberen Fläche des Chip-Unterbaus 2 an dem Randabschnitt 2b über einen zunehmend großen Bereich ablöst. Dies liegt darin begründet, dass das Fortschreiten des Ablösens aufgehalten werden kann, indem der abgelöste Abschnitt an der Nut 64 zum Halten gebracht wird.
  • Des Weiteren kann, da die Nut 64 für den Randabschnitt 2b des Chip-Unterbaus 2 vorhanden ist, der spaltfüllende Abschnitt 6a noch stärker an dem Chip-Unterbau 2 haften.
  • Dementsprechend kann durch das Vorhandensein der Nut 64 erheblich sicherer verhindert werden, dass die Harz-Einkapselung 6 von dem Chip-Unterbau 2 abgelöst wird, wodurch die Zuverlässigkeit weiter verbessert wird.
  • Der Mittelabschnitt (Trageabschnitt) 2a einer kreisförmigen Flächenform kann ebenfalls über den halb ausgestanzten Abschnitt 11 erhöht werden, der ausgebildet worden ist, indem der Chip-Unterbau durch Pressbearbeitung halb ausgestanzt wurde, wie dies bei der ersten Ausführung der Fall ist.
  • Das Verfahren zum Herstellen der harzgeformten Halbleitervorrichtung, die eingesetzte Leiterplatine und das Verfahren zum Herstellen derselben gemäß der fünften Ausführung unterscheiden sich von den Gegenstücken der ersten Ausführung nur hinsichtlich der Nut 64 und dem Verfahrensschritt zum Herstellen derselben.
  • Das heißt, wenn die Nut 64 durch Pressbearbeitung ausgebildet wird, kann die Nut 64 gleichzeitig mit der schmalen Nut in der unteren Fläche des Chip-Unterbaus 2 am Randabschnitt 2b ausgebildet werden. So können beispielsweise Pressbearbeitung zum Ausbilden der gebogenen Abschnitte 13 und 14 der Trage-Leiter 3 und Pressbearbeitung zum Ausbilden der Nuten 12 und 64 in der unteren und der oberen Fläche des Chip-Unterbaus 2 am Randabschnitt 2b entweder in dieser Reihenfolge oder gleichzeitig durchgeführt werden.
  • Bei den vorangehenden Ausführungen muss die Mitte des Chip-Unterbaus 2 nicht auf die Mitte des Mittelabschnitts 2a ausgerichtet sein. Das heißt, der Mittelabschnitt 2a muss nur um die Mitte des Chip-Unterbaus herum angeordnet sein.
  • ANDERE AUSFÜHRUNGEN
  • In der obenstehenden Beschreibung ist die vorliegende Erfindung für den Einsatz bei einer harzgeformten Halbleitervorrichtung zur Aufnahme eines Halbleiterchips 4 mit einer eingebauten Leistungselektronikvorrichtung (d.h. ein Leistungs-QFN-Gehäuse) beschrieben worden. Die obenstehenden Ausführungen der vorliegenden Erfindung können natürlich bei jeder beliebigen anderen harzgeformten Halbleitervorrichtung einge setzt werden, in der ein Halbleiterchip, der eine Vorrichtung enthält, die eine geringere Wärmemenge erzeugt, aufgenommen ist.

Claims (2)

  1. Harzgeformte Halbleitervorrichtung, die umfasst: einen Chip-Unterbau (2), der eine obere Fläche hat; einen Halbleiterchip (4), der auf einem Mittelabschnitt (2a) des Chip-Unterbaus angebracht ist; eine Vielzahl von Trage-Leitern (3), die den Chip-Unterbau (2) tragen; eine Vielzahl von Signal-Leitern (1), die sich auf den Chip-Unterbau (2) zu erstrecken; eine Vielzahl von Metall-Feindrähten (5), die den Halbleiterchip elektrisch mit den Signal-Leitern (1) verbinden; und eine Harz-Einkapselung (6), die den Halbleiterchip (4), den Chip-Unterbau (2), die Trage-Leiter (3), die Metall-Feindrähte (5) und die Signal-Leiter (1) einkapselt, so dass die untere und die Außenseitenfläche jedes Signal-Leiters (1) als ein externer Anschluss freiliegen und ein Unterteil des Signal-Leiters aus der unteren Fläche der Harz-Einkapselung nach unten vorsteht; dadurch gekennzeichnet, dass: der Mittelabschnitt (2a) der oberen Fläche des Chip-Unterbaus über einen Randabschnitt (2b) desselben erhöht ist, der den Mittelabschnitt (2a) umgibt; jeder Trage-Leiter (3) sich von dem Chip-Unterbau (2) so erstreckt, dass er bis an eine dazugehörige Seitenfläche der Harz-Einkapselung (6) reicht und mit einem erhabenen Zwischenabschnitt versehen ist, der höher liegt als der andere Abschnitt des Trage-Leiters, und der Halbleiterchip (4) von den erhabenen Abschnitten der Trage-Leiter (3) getragen wird.
  2. Vorrichtung nach Anspruch 1, wobei eine geschlossene Nut (12) in der unteren Fläche des Chip-Unterbaus in dem Randabschnitt ausgebildet ist.
DE69927532T 1999-02-24 1999-11-04 Halbleiteranordnung aus vergossenem Kunststoff Expired - Lifetime DE69927532T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP04604099A JP3535760B2 (ja) 1999-02-24 1999-02-24 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP4604099 1999-02-24
JP9518599 1999-04-01
JP11095185A JP3007632B1 (ja) 1999-04-01 1999-04-01 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69927532D1 DE69927532D1 (de) 2006-02-09
DE69927532T2 true DE69927532T2 (de) 2006-03-16

Family

ID=26386152

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69917880T Expired - Lifetime DE69917880T2 (de) 1999-02-24 1999-11-04 Halbleiteranordnung aus vergossenem Kunststoff, Verfahren zu ihrer Herstellung, und Leiterrahmen
DE69927532T Expired - Lifetime DE69927532T2 (de) 1999-02-24 1999-11-04 Halbleiteranordnung aus vergossenem Kunststoff
DE69932268T Expired - Lifetime DE69932268T2 (de) 1999-02-24 1999-11-04 Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69917880T Expired - Lifetime DE69917880T2 (de) 1999-02-24 1999-11-04 Halbleiteranordnung aus vergossenem Kunststoff, Verfahren zu ihrer Herstellung, und Leiterrahmen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69932268T Expired - Lifetime DE69932268T2 (de) 1999-02-24 1999-11-04 Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung

Country Status (4)

Country Link
US (2) US6208020B1 (de)
EP (3) EP1335427B1 (de)
DE (3) DE69917880T2 (de)
TW (1) TW428295B (de)

Families Citing this family (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110354A1 (en) * 1997-01-09 2002-08-15 Osamu Ikeda Image recording and editing apparatus, and method for capturing and editing an image
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
DE19959345C1 (de) * 1999-12-09 2001-04-05 Micronas Gmbh Verfahren zum Einkapseln eines Sensors
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3893004B2 (ja) * 1999-12-28 2007-03-14 パイオニア株式会社 スピーカ用導電ダンパーの製造装置
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
TW497371B (en) * 2000-10-05 2002-08-01 Sanyo Electric Co Semiconductor device and semiconductor module
JP3634735B2 (ja) 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
TW458377U (en) * 2000-11-23 2001-10-01 Siliconware Precision Industries Co Ltd Sensor structure of quad flat package without external leads
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7170149B2 (en) * 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
DE10134979A1 (de) * 2001-07-24 2002-10-17 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4461210B2 (ja) * 2001-08-27 2010-05-12 ジェネンテック， インコーポレイテッド 抗体発現系とその構築法
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US20030042615A1 (en) 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
AUPR811101A0 (en) * 2001-10-05 2001-10-25 Talmor, Eyal Mr Retractable cable assemblies and devices including the same
US6661087B2 (en) * 2001-10-09 2003-12-09 Siliconware Precision Industries Co., Ltd. Lead frame and flip chip semiconductor package with the same
JP2003204027A (ja) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6800018B2 (en) * 2002-02-12 2004-10-05 Saint-Gobain Abrasives Technology Company Cutting device for separating individual laminated chip assemblies from a strip thereof, method of separation and a method of making the cutting device
FR2836281B1 (fr) 2002-02-20 2004-07-09 St Microelectronics Sa Grille conductrice plate pour boitier semi-conducteur
ES2356817T3 (es) 2002-03-12 2011-04-13 Hamamatsu Photonics K.K. Método de corte de un objeto procesado.
EP1494271B1 (de) 2002-03-12 2011-11-16 Hamamatsu Photonics K.K. Verfahren zum auftrennen eines substrats
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6879040B2 (en) * 2002-09-18 2005-04-12 Agilent Technologies, Inc. Surface mountable electronic device
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
US20040113263A1 (en) * 2002-12-17 2004-06-17 Wan-Hua Wu Semiconductor package structure provided with heat sink fan
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
FR2851374B1 (fr) * 2003-02-18 2005-12-16 St Microelectronics Sa Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
WO2004080643A1 (ja) 2003-03-12 2004-09-23 Hamamatsu Photonics K.K. レーザ加工方法
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6683370B1 (en) * 2003-04-15 2004-01-27 Motorola, Inc. Semiconductor component and method of manufacturing same
US20040227216A1 (en) * 2003-05-16 2004-11-18 Mortan Robert F. Flex resistant semiconductor die pad, leadframe, and package
US7456050B2 (en) * 2003-07-01 2008-11-25 Stmicroelectronics, Inc. System and method for controlling integrated circuit die height and planarity
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
TWI277192B (en) * 2004-07-08 2007-03-21 Siliconware Precision Industries Co Ltd Lead frame with improved molding reliability and package with the lead frame
US20060197199A1 (en) * 2005-03-05 2006-09-07 Lange Bernhard P Leadframe, coining tool, and method
CN100452381C (zh) * 2005-05-30 2009-01-14 矽品精密工业股份有限公司 导线架式半导体封装件及其导线架
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8174096B2 (en) * 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US20080157297A1 (en) * 2006-12-29 2008-07-03 Takahiko Kudoh Stress-Resistant Leadframe and Method
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
CN101765891B (zh) * 2007-06-29 2012-06-13 兴亚株式会社 电阻器
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US20090283137A1 (en) * 2008-05-15 2009-11-19 Steven Thomas Croft Solar-cell module with in-laminate diodes and external-connection mechanisms mounted to respective edge regions
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US7868430B2 (en) * 2008-09-26 2011-01-11 Infineon Technologies Ag Semiconductor device
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US9059351B2 (en) 2008-11-04 2015-06-16 Apollo Precision (Fujian) Limited Integrated diode assemblies for photovoltaic modules
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8203200B2 (en) * 2009-11-25 2012-06-19 Miasole Diode leadframe for solar module assembly
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
CN102194797A (zh) * 2010-03-11 2011-09-21 矽品精密工业股份有限公司 能避免电磁干扰的四方形扁平无引脚封装结构及其制法
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
TWM393039U (en) * 2010-04-29 2010-11-21 Kun Yuan Technology Co Ltd Wire holder capable of reinforcing sealing connection and packaging structure thereof
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
JP5549612B2 (ja) * 2011-01-31 2014-07-16 三菱電機株式会社 半導体装置の製造方法
CN102934225B (zh) * 2011-02-15 2016-05-04 松下知识产权经营株式会社 半导体装置及其制造方法
KR20120093679A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 발광소자 패키지 및 그 제조방법
EP3536582B1 (de) * 2011-04-07 2022-08-10 Mitsubishi Electric Corporation Formmodul und elektrische servolenkvorrichtung
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
JP5851906B2 (ja) * 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US8877564B2 (en) * 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
US20140070627A1 (en) * 2012-09-07 2014-03-13 International Rectifier Corporation Integrated Group III-V Power Stage
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN104064533A (zh) * 2014-07-03 2014-09-24 江苏东光微电子股份有限公司 一种双面半导体器件的qfn封装结构及方法
US9373585B2 (en) * 2014-09-17 2016-06-21 Invensas Corporation Polymer member based interconnect
JP6333693B2 (ja) 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US9917038B1 (en) 2015-11-10 2018-03-13 Utac Headquarters Pte Ltd Semiconductor package with multiple molding routing layers and a method of manufacturing the same
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
JP2018098487A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 半導体モジュール
WO2019044177A1 (ja) * 2017-08-30 2019-03-07 日立オートモティブシステムズ株式会社 パワー半導体装置及びその製造方法
US10396018B2 (en) * 2017-11-27 2019-08-27 Infineon Technologies Ag Multi-phase half bridge driver package and methods of manufacture
DE102018201425A1 (de) * 2018-01-30 2019-08-01 Osram Gmbh Konversionsbaugruppe mit anschlussrahmen
DE112019005278T5 (de) * 2018-09-19 2021-07-29 Rohm Co., Ltd. Halbleiterbauteil
US20200227343A1 (en) * 2019-01-11 2020-07-16 Chang Wah Technology Co., Ltd. Semiconductor device package
JP7444453B2 (ja) * 2020-11-25 2024-03-06 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159818B (nl) * 1972-04-06 1979-03-15 Philips Nv Halfgeleiderinrichting, bevattende een flexibele isolerende folie, die aan een zijde is voorzien van metalen geleider- sporen.
JPS60133736A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置
JPS62200751A (ja) * 1986-02-28 1987-09-04 Dainippon Printing Co Ltd 半導体装置用リ−ドフレ−ム
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JPH01106455A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5214307A (en) * 1991-07-08 1993-05-25 Micron Technology, Inc. Lead frame for semiconductor devices having improved adhesive bond line control
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JPH10144853A (ja) * 1996-11-07 1998-05-29 Toshiba Corp 半導体装置
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
KR100500919B1 (ko) * 1997-02-10 2005-07-14 마츠시타 덴끼 산교 가부시키가이샤 수지봉입형 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
EP1335427A2 (de) 2003-08-13
DE69932268T2 (de) 2006-11-09
DE69917880D1 (de) 2004-07-15
EP1335428A2 (de) 2003-08-13
US6208020B1 (en) 2001-03-27
EP1335428B1 (de) 2006-07-05
DE69927532D1 (de) 2006-02-09
US20010007780A1 (en) 2001-07-12
EP1032037B1 (de) 2004-06-09
DE69917880T2 (de) 2004-10-07
EP1032037A2 (de) 2000-08-30
EP1335428A3 (de) 2003-10-08
DE69932268D1 (de) 2006-08-17
EP1335427A3 (de) 2003-10-08
EP1032037A3 (de) 2001-04-25
TW428295B (en) 2001-04-01
US6338984B2 (en) 2002-01-15
EP1335427B1 (de) 2005-09-28

Similar Documents

Publication Publication Date Title
DE69927532T2 (de) Halbleiteranordnung aus vergossenem Kunststoff
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE10321692B9 (de) Verbesserung einer Drahtkontaktierbarkeit in einer gehäusten Sensoranordnung
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE19716668A1 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE10043127A1 (de) Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung
DE102008046095A1 (de) Vereinzelter Halbleiterbaustein
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
WO2004017407A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
DE202018104347U1 (de) Vorgeformte Leiterrahmen-Vorrichtung
DE19618976C2 (de) Mit Harz abgedichtete Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP