DE69935051T2 - BGA Widerstandsnetzwerk mit geringem Übersprechen - Google Patents

BGA Widerstandsnetzwerk mit geringem Übersprechen Download PDF

Info

Publication number
DE69935051T2
DE69935051T2 DE69935051T DE69935051T DE69935051T2 DE 69935051 T2 DE69935051 T2 DE 69935051T2 DE 69935051 T DE69935051 T DE 69935051T DE 69935051 T DE69935051 T DE 69935051T DE 69935051 T2 DE69935051 T2 DE 69935051T2
Authority
DE
Germany
Prior art keywords
common
resistors
resistor
resistor network
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69935051T
Other languages
English (en)
Other versions
DE69935051D1 (de
Inventor
Terry R. Elkhart Bloom
Richard O. Wells Cooper
David L. Portland Jay Poole
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Application granted granted Critical
Publication of DE69935051D1 publication Critical patent/DE69935051D1/de
Publication of DE69935051T2 publication Critical patent/DE69935051T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich im allgemeinen auf Widerstände für elektronische Einrichtungen. Im besonderen handelt es sich bei der Erfindung um eine Gruppe impedanzangepasster oder abschließender Widerstände, die unter Verwendung kugelförmiger Lötverbindungen in einem Netzwerk oder einer Anordnungsstruktur mit hoher Dichte montiert sind und rauscharme Eigenschaften aufweisen.
  • HINTERGRUND DER ERFINDUNG
  • Widerstandsnetzwerke werden im allgemeinen verwendet, um digitale Hochgeschwindigkeits-Signalleitungen abzuschließen und unerwünschte Reflektionen durch die Übertragungsstruktur zu minimieren, bei welcher es sich üblicherweise um eine Leiterplatte handelt. Bei den meisten Anwendungen werden die Abschlüsse hergestellt, indem ein der Impedanz der Übertragungsleitung angepasster Widerstand an dem Ende der Übertragungsleitung platziert wird. Ein Ende des Widerstandes ist mit einer gemeinsamen Abschlussspannung und das andere Ende mit der Signalleitung verbunden. Bei diesen Anwendungen ist ein busverbundenes Widerstandsnetzwerk eine geeignete Lösung, da ein Ende des Abschlusses von allen Signalleitungen gemeinsam genutzt wird.
  • Herkömmliche Schaltungen von Widerstandsnetzwerken, einschließlich oberflächenmontierter Schaltungen, SIP- und DIP-Versionen, weisen Widerstands- und Leiteranordnungen auf, bei denen individuelle Leitungen über die gleiche Distanz in dem Netzwerk verlaufen, bevor sie an einem gemeinsamen Punkt zusammengefasst werden. Dies ist nötig, da alle externen Widerstandsnetzwerk-Verbindungen an der Peripherie des Bauteils umgesetzt werden und ein Leiter von der Peripherie des Bauteils zu dem einzelnen Widerstand verlaufen muss. Die übermäßige Länge der Leitungen verursacht bei jedem Widerstands/Leiter-Paar eine höhere wechselseitige Induktanz bzw. Induktivität zwischen benachbarten Widerstands/Leiter-Paaren und führt zu signifikanten Übersprech-Geräuschen, die zwischen den Widerstands/Leiter-Paaren gekoppelt werden, wenn das Widerstandsnetzwerk für seinen üblichen Zweck als Abschlusswiderstand oder Impedanzanpassung zur simultanen Schaltung von Transistoren in einem elektronischen Gerät eingesetzt wird. Da die Transistordichte sowie die Geschwindigkeit von Halbleiterbauelementen zunimmt, wird auch das Problem des Übersprechens, das ein fehlerhaftes Signal erzeugt, immer mehr zu einem Problem in allen Bereichen von Elektronikeinheiten und muss bei der Konstruktion von Elektronikbauteilen berücksichtigt werden. Zudem kann bei hohen Frequenzen die hohe Induktanz der gemeinsamen Abschlussleitungen dazu führen, dass an dem Ende der Übertragungsleitung eine hohe Impedanz auftritt.
  • Trotz der Vorteile jeden Typs von Widerstandsnetzwerken nach Stand der Technik wurden bisher noch keine Widerstandsnetzwerke auf einfache oder wirtschaftliche Art und Weise hergestellt, die eine hohe Dichte an Verbindungen pro Einheitsfläche auf einer Leiterplatte aufweisen. Dazu kommt, dass durch die Bereitstellung elektrischer Verbindungen lediglich an der Peripherie des Widerstandsnetzwerks die elektrischen Leitungen am Rand des Bauteils dicht gedrängt sind, wogegen die Fläche im Inneren des Bauteils für elektrische Verbindungen ungenutzt bleibt.
  • Es besteht folglich ein seit längerem bekannter und bisher nicht gedeckter Bedarf an einem Widerstandsnetzwerk mit größerer Dichte, geringem Übersprechen und verbesserter Signalintegrität.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • Im Folgenden sind Beispiele von Patenten aufgeführt, welche die vorliegende Erfindung betreffen, wobei jedes Patent mit Bezug auf die entsprechenden Lehren hierin eingeschlossen ist.
    • US-Patent Nr. 4,945,399 betrifft eine Elektronikeinheit mit integrierten, verteilten Entkopplungskondensatoren.
    • US-Patent Nr. 5,557,502 betrifft eine BGA-Einheit.
    • US-Patent Nr. 4,300,115 betrifft einen mehrschichtigen Durchkontaktierungs-Widerstand.
    • US-Patent Nr. 4,658,234 betrifft ein Widerstandsnetzwerk.
    • US-Patent Nr. 5,821,619 betrifft ein vollkeramisches, oberflächenmontierbares SIP- und DIP-Netzwerk mit Abstandhaltern und Löt-Sperrschichten.
    • US-Patent Nr. 5,379,190 betrifft ein elektronisches Verbund-Chipbauelement sowie ein Herstellungsverfahren.
    • US-Patent Nr. 4,332,341 betrifft die Herstellung von Schaltungsbausteinen mit Hilfe von Festphasen-Löten.
    • US-Patent Nr. 5,539,186 betrifft ein temperaturgesteuertes, mehrschichtiges Modul.
    • US-Patent Nr. 5,216,404 betrifft einen SIC-Dünnschichtthermistor.
    • US-Patent Nr. 4,654,628 betrifft eine Widerstandsnetzwerkseinheit.
    • US-Patent Nr. 5,661,450 betrifft eine induktionsarme Abschlusswiderstandsanordnung umfassend kreisförmige Widerstände, wobei jeder eine zentrale Durchkontaktierung in seinem Zentrum aufweist sowie eine Vielzahl von Durchkontaktierungen, die durch einen gemeinsamen Leiter mit den Peripherien aller Widerstände verbunden sind.
    • US-Patent Nr. 5,729,438 betrifft eine Block-Anordnung für beispielsweise Widerstände, in welcher die jeweiligen Enden aller Widerstände mit einem oder dem anderen von zwei verschiedenen gemeinsamen Durchkontaktierungen verbunden sind.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Merkmal der vorliegenden Erfindung ist es, ein Widerstandsnetzwerk zum Abschließen aktiver, elektronischer Einrichtungen bereitzustellen, das sich durch geringes Übersprechen zwischen den benachbarten Widerständen und den Leitern auszeichnet, welche die Widerstände mit anderen Elektronikeinheiten verbinden. Im Speziellen sind ein Substrat, mehrere Widerstände, Leiter und Durchkontaktierungen in einer Konfiguration angeordnet, um Übersprech-Geräusche zu minimieren. Zum Verbinden der Widerstände mit anderen elektronischen Schaltelementen wie zum Beispiel einer Leiterplatte werden Lötkugeln verwendet.
  • Ein Merkmal der vorliegenden Erfindung ist es, ein Widerstandsnetzwerk mit geringem Übersprechen gemäß Anspruch 1 bereitzustellen. Das Netzwerk umfasst ein Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche. Eine Vielzahl von Widerständen ist an der ersten Oberfläche angeordnet, wobei jeder Widerstand ein erstes Ende und ein zweites Ende aufweist. Eine gemeinsame Durchkontaktierung erstreckt sich durch das Substrat. Eine Vielzahl erster Durchkontaktierungen erstreckt sich durch das Substrat und ist mit dem jeweils ersten Ende eines Widerstandes verbunden. Ein gemeinsamer Leiter ist zwischen der gemeinsamen Durchkontaktierung und dem zweiten Ende eines jeden Widerstandes verbunden, wobei der gemeinsame Leiter eine Sternform aufweist. Eine Vielzahl von Lötkugeln ist an der zweiten Oberfläche angeordnet und mit der gemeinsamen Durchkontaktierung und den ersten Durchkontaktierungen verbunden. Das Netzwerk ist dadurch gekennzeichnet, dass an jeder Spitze der Sternform des gemeinsamen Leiters einer der Vielzahl von Widerständen angeordnet ist.
  • Ein Merkmal der vorliegenden Erfindung ist es, eine Abdeckschicht bereitzustellen, die sich über die Leiter und Widerstände erstreckt.
  • Ein Merkmal der vorliegenden Erfindung ist es, dass der gemeinsame Leiter mit einer Sternform vorgesehen ist, wodurch die Induktanz des gemeinsamen Leiters minimiert wird.
  • Ein Merkmal der vorliegenden Erfindung ist es, dass eine gemeinsame Durchkontaktierung nahe des Zentrums der Sternform vorgesehen ist.
  • Ein weiteres Merkmal der Erfindung ist es, ein Verfahren zur Herstellung des Widerstandsnetzwerks nach Anspruch 3 bereitzustellen, wie in den vorhergehenden Paragraphen definiert.
  • Hiermit wurden nun in relativ groben Zügen die wichtigsten Merkmale der vorliegenden Erfindung umrissen, so dass die nachfolgende, detaillierte Beschreibung leichter verständlich wird und so dass es einfacher wird, den vorliegenden Beitrag zum Fachgebiet zu würdigen. Selbstverständlich umfasst die Erfindung weitere Merkmale, die nachstehend beschrieben werden und den Gegenstand der angehängten Ansprüche darstellen. Ein Fachmann wird anerkennen, dass die bevorzugte Ausführung ohne weiteres als Basis zum Entwurf anderer Strukturen, Verfahren und Systeme dienen kann, um die verschiedenen Ziele der vorliegenden Erfindung auszuführen, die in den Anwendungsbereich der angehängten Ansprüche fallen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Teildraufsicht des BGA("ball grid array")-Widerstandsnetzwerks mit geringem Übersprechen, bei dem ein Teil der Abdeckschicht entfernt ist.
  • 2 ist eine Querschnittsdarstellung von 1 entlang der Linie 2-2.
  • 3 ist eine perspektivische Querschnittsdarstellung von 1 entlang der Linie 3-3.
  • 4 ist ein Schaltbild des Widerstandsnetzwerks aus 1.
  • Es sei angemerkt, dass die Zeichnungen der Erfindung nicht maßstabsgetreu sind. Die Zeichnungen sind lediglich schematische Darstellungen und nicht dazu gedacht, spezifische Parameter der Erfindung wiederzugeben. Die Zeichnungen sollen lediglich repräsentative Ausführungen der Erfindung abbilden und sollten daher nicht als einschränkend für den Anwendungsbereich der Erfindung aufgefasst werden. Die Erfindung wird anhand der begleitenden Zeichnungen mit zusätzlichen Einzelheiten und Details beschrieben. Die Beschreibung der Erfindung kann beispielsweise anschauliche Begriffe wie oben, unten, obere Fläche, untere Fläche, rechts oder links enthalten. Diese Begriffe dienen einer allgemeinen [Orientierung].
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNG
  • In den 1 und 2 ist eine Baugruppe eines Widerstandsnetzwerks mit geringem Übersprechen 10 dargestellt. Im Besonderen weist die Widerstandsnetzwerks-Baugruppe 10 ein planares Substrat 11 auf, das eine obere Fläche 12 und eine untere Fläche 13 umfasst. Das Substrat 11 besteht vorzugsweise aus einem keramischen Material wie zum Beispiel Aluminiumoxid. Widerstände 14 werden auf der oberen Fläche 12 mit Hilfe herkömmlicher Dickschichtwiderstands-Verfahrenstechniken angeordnet und angepasst. Die Widerstände 14 weisen ein erstes Ende 15 und ein zweites Ende 17 auf. Obere Leiter 16 werden an der oberen Fläche 12 und untere Leiter 21 werden an der unteren Fläche 13 mit Hilfe herkömmlicher Dickschichtleiter-Verfahrenstechniken angeordnet. Die Leiter 16 sind mit dem ersten Ende 15 der Widerstände 14 elektrisch verbunden. Die Leiter 16 und die Widerstände 14 überlappen etwas und verschmelzen während des Verarbeitungsprozesses, um eine mechanische und elektrische Verbindung zu bilden.
  • Ein oberer gemeinsamer Leiter 20 befindet sich an der oberen Fläche 12 und ist elektrisch mit dem zweiten Widerstandsende 17 verbunden. Ein unterer Leiter 23 befindet sich an der unteren Fläche 13. In dem keramischen Substrat 11 sind zylindrische Durchkontaktierungen 18 ausgebildet, die sich durch das Substrat 11 erstrecken und mit einer leitenden Durchkontaktierungs-Füllung 19 gefüllt sind. In ähnlicher Weise erstreckt sich eine gemeinsame Durchkontaktierung 22 durch das Substrat 11 und ist mit einer gemeinsamen, leitenden Durchkontaktierungs-Füllung 24 gefüllt. Bei dem Material der Durchkontaktierungs-Füllungen handelt es sich um einen herkömmlichen Dickschichtleiter, der in die Durchkontaktierungen eingebracht und gebrannt wird. Die Durchkontaktierungs-Füllung 19 bildet eine elektrische Verbindung zwischen den oberen und unteren Leitern 16 und 21. Die gemeinsame Durchkontaktierungs-Füllung 24 bildet eine elektrische Verbindung zwischen den gemeinsamen oberen und unteren Leitern 20 und 23. Lötkugeln 28 werden mechanisch und elektrisch mit den unteren Leitern 21 und 23 verbunden. Die Lötkugeln bestehen aus 10% Zinn und 90% Blei und sind im Handel bei der Alpha Metals Corporation erhältlich. Die Lötkugeln 28 werden mit den Leitern 21 und 23 mit Hilfe einer Reflow-Lötpaste 29 befestigt. Die Reflow-Lötpaste besteht zu 63% aus Blei und zu 37% aus Zinn, das einen niedrigen Schmelzpunkt aufweist. Eine Abschlussspannung wird an der gemeinsamen Durchkontaktierung 22 durch die Kugel 28 angelegt, wo die Kugel 28 mit einem externen Schaltkreis wie zum Beispiel einer Leiterplatte verbunden ist. Eine Abdeckschicht 26 wird über den Widerständen, den Leitern und dem gemeinsamen Leiter platziert, um das Widerstandsnetzwerk vor Korrosion und Abriebverschleiß zu schützen.
  • Der obere gemeinsame Leiter 20 weist eine Sternform auf und die gemeinsame Durchkontaktierung 22 ist im allgemeinen nahe des Zentrums der Sternform vorgesehen. Die Sternform des oberen gemeinsamen Leiters 23 weist eine kurze gemeinsame Verbindung mit der Abschlussspannung auf, die mit der Lötkugel 28 durch die Durchkontaktierung 22 verbunden ist und minimiert die Induktanz des gemeinsamen Leiters 23, wodurch Übersprech-Geräusche zwischen den Widerstands/Leiter-Paaren minimiert werden.
  • 3 zeigt eine perspektivische Querschnittsdarstellung von 1 entlang der Linie 3-3, wobei die Abdeckschicht 26 entfernt ist.
  • 4 zeigt ein Schaltbild der Widerstandsnetzwerks-Baugruppe 10. Die Widerstände 14 sind durch die Abschlüsse 30 mit den einzelnen Signalleitungen verbunden, die abgeschlossen werden sollen. Der gemeinsame Abschluss 32 ist mit einer Abschlussspannung der Größe +V verbunden. Der Wert des Widerstands 14 wird so gewählt, dass er zu dem Impedanzwert der abzuschließenden Signalleitung passt.
  • Die Widerstandsnetzwerks-Baugruppe 10 wird nach folgendem Arbeitsablauf montiert:
    • 1. Aufbringen der Durchkontaktierungs-Füllung 19 und 24 in die Durchkontaktierungen 18 und 22 des Substrats 11.
    • 2. Brennen im Ofen.
    • 3. Aufbringen der Leiter 16 und 20 auf der oberen Fläche 12
    • 4. Brennen im Ofen.
    • 5. Aufbringen der Leiter 21 und 23 auf der unteren Fläche 13
    • 6. Brennen im Ofen.
    • 7. Aufbringen der Widerstände 14 auf der oberen Fläche 12.
    • 8. Brennen im Ofen.
    • 9. Lasertrimmen der Widerstände 14 auf den geeigneten Widerstandswert.
    • 10. Aufbringen und Aushärten der Abdeckschicht 26.
    • 11. Aufbringen der Lötpaste 29 auf die Leiter 21 und 23.
    • 12. Aufbringen der Lötpaste 28 auf die Leiter 21 und 23.
    • 13. Aufschmelzen der Lötpaste 29, um die Kugeln 28 und die Leiter 21 und 23 zu verbinden.
    • 14. Prüfen der Baugruppe 10.
  • VARIATIONEN DER BEVORZUGTEN AUSFÜHRUNG(EN)
  • Fachleute auf dem Gebiet der Widerstandsherstellung werden erkennen, dass es viele verschiedene Möglichkeiten gibt, die bevorzugte Ausführung umzusetzen. So ist es zum Beispiel zwar vorgesehen, das Substrat 14 aus Keramik herzustellen, doch können auch andere geeignete Materialien eingesetzt werden wie beispielsweise Polyamid oder FR4. Diese Materialien würden ein anderes Widerstandssystem erfordern. Weiterhin war zwar nur eine Gruppe von 8 Widerständen 14 auf dem Substrat 11 dargestellt, doch könnte auch eine größere oder geringere Anzahl an Widerständen 14 mit der gemeinsamen Durchkontaktierung 22 verbunden sein. Auf einem Substrat 11 kann mehr als eine Gruppe eines Widerstandsnetzwerks 10 platziert werden.
  • Es ist außerdem möglich, andere elektrische Verbindungen durch das Substrat zu verwirklichen als Leiter-gefüllte Durchkontaktierungen. Anstelle der Durchkontaktierungsfüllung 19 und 24 können auch Kupfer- oder Metallsteckverbindungen verwendet werden.
  • Auch wenn in der vorliegenden Patentschrift der gemeinsame Leiter 20 mit einer Sternform dargestellt ist, können genauso weitere Sternformen in Betracht gezogen werden wie zum Beispiel ein Stern mit zwischen 2 bis 100 Spitzen. In der Patentbeschreibung ist die gemeinsame Durchkontaktierung 22 nahe dem Zentrum der Sternform dargestellt. Genauso gut kann die gemeinsame Durchkontaktierung 22 an anderen Stellen platziert werden, wie zum Beispiel nahe dem Rand des gemeinsamen Leiters 20.
  • In der Beschreibung ist die Widerstandsnetzwerks-Baugruppe 10 mit einer Abdeckschicht 26 dargestellt. Die Abdeckschicht kann jedoch auch weggelassen werden.
  • Eine weitere Variation der bevorzugten Ausführung ist die Verwendung anderer Arten von Löt-Vorformen anstelle von Lötkugeln 28. So können zum Beispiel auch Lötringe, -draht oder Lötmittel mit quadratischer Form verwendet werden. Weiterhin können als Lötmittel auch andere Materialien als die 10/90 Zinn-Blei-Legierung verwendet werden. Zum Beispiel könnte ein Gemisch aus Zinn/Indium oder Zinn/Wismut eingesetzt werden, wenn ein niedrigerer Schmelzpunkt des Lötmittels erwünscht ist. Ein Gemisch aus Zinn/Silber oder Zinn/Antimon könnte verwendet werden, wenn ein Lötmittel mit höherem Schmelzpunkt erwünscht ist.
  • Weiterhin könnten die in der Patentschrift dargestellten Schritte des Arbeitsablaufes modifiziert werden, um das gleiche Endergebnis zu erzielen. Zum Beispiel könnten die Widerstände 14 vor den Leitern 16 und 20 platziert werden, oder das Aufbringen der unteren Leiter 21 und 23 könnte weggelassen werden und die Lötkugeln 28 könnten im Reflowverfahren direkt auf das Durchkontaktierungs-Füllmaterial 19 und 24 gelötet werden.
  • Auch wenn die vorliegende Erfindung speziell unter Bezug auf diese Ausführungen dargelegt wurde, werden Fachleute erkennen, dass Änderungen hinsichtlich Form und Einzelheiten vorgenommen werden können, ohne dadurch vom Anwendungsbereich der Erfindung, wie in den angehängten Ansprüchen definiert, abzuweichen. Die beschriebenen Ausführungsbeispiele sind in jeder Hinsicht als lediglich illustrativ und keinesfalls einschränkend zu betrachten.

Claims (4)

  1. Widerstandsnetzwerk mit geringem Übersprechen, umfassend: a) ein Substrat (11) mit einer ersten Oberfäche (12) und einer zweiten Oberfläche (13); b) eine Vielzahl von Widerständen (14), die an der ersten Oberfläche (12) angeordnet sind, wobei jeder Widerstand ein erstes Ende (15) und ein zweites Ende (17) aufweist; c) eine gemeinsame Durchkontaktierung (22), die sich durch das Substrat (11) erstreckt; d) eine Vielzahl erster Durchkontaktierungen (18), die sich durch das Substrat (11) erstrecken und jeweils mit dem ersten Ende (15) eines Widerstands verbunden sind; und e) einen gemeinsamen Leiter (20), der zwischen der gemeinsamen Durchkontaktierung (22) und dem zweiten Ende (17) eines jeden Widerstands (14) verbunden ist; wobei der gemeinsame Leiter (29) eine Sternform aufweist; und f) eine Vielzahl von Lötkugeln (28), die an der zweiten Oberfläche (13) angeordnet und mit der gemeinsamen Durchkontaktierung (22) und den ersten Durchkontaktierungen (18) verbunden sind; dadurch gekennzeichnet, dass an jeder Spitze der Sternform des gemeinsamen Leiters (20) einer der Vielzahl von Widerständen angeordnet ist.
  2. Widerstandsnetzwerk nach Anspruch 1, bei dem sich eine Abdeckschicht (26) über die erste Oberfläche (12) erstreckt.
  3. Verfahren zur Herstellung eines Widerstandsnetzwerks mit geringem Übersprechen, umfassend die Schritte: a) Bereitstellen eines Substrats (11) mit einer ersten Oberfläche (12) und einer zweiten Oberfläche (13); b) Bereitstellen einer gemeinsamen Durchkontaktierung (22), die sich zwischen der ersten Oberfläche (12) und der zweiten Oberfläche (13) erstreckt; c) Bereitstellen einer Vielzahl erster Durchkontaktierungen (18), die sich zwischen der ersten Oberfläche (12) und der zweiten Oberfläche (13) erstrecken; d) Ausbilden eines gemeinsamen Leiters (20) an der ersten Oberfläche (12), der mit der gemeinsamen Durchkontaktierung (22) verbunden ist, wobei der gemeinsame Leiter (20) eine Sternform aufweist; und e) Ausbilden einer Vielzahl von Widerständen (14) an der ersten Oberfläche (12), wobei jeder Widerstand (14) mit einem ersten Ende (15) mit einer ersten Durchkontaktierung (18) und mit einem zweiten Ende (17) mit der gemeinsamen Durchkontaktierung (22) verbunden wird, und f) Aufbringen einer Vielzahl von Lötkugeln (28) auf die zweite Oberfläche (13), wobei die Lötkugeln (28) mit der gemeinsamen Durchkontaktierung (22) bzw. den ersten Durchkontaktierungen (18) verbunden werden; dadurch gekennzeichnet, dass der Schritt des Ausbildens einer Vielzahl von Widerständen an der ersten Oberfläche umfasst, die Widerstände derart auszubilden, dass an jeder Spitze der Sternform des gemeinsamen Leiters (20) einer der Vielzahl von Widerständen angeordnet ist.
  4. Verfahren nach Anspruch 3, weiterhin umfassend ein Aufbringen einer sich über die Widerstände (14), den gemeinsamen Leiter (20), die ersten Durchkontaktierungen (18) und die gemeinsame Durchkontaktierung (22) erstreckenden Abdeckschicht (26).
DE69935051T 1998-08-10 1999-07-29 BGA Widerstandsnetzwerk mit geringem Übersprechen Expired - Fee Related DE69935051T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/132,081 US5977863A (en) 1998-08-10 1998-08-10 Low cross talk ball grid array resistor network
US132081 1998-08-10

Publications (2)

Publication Number Publication Date
DE69935051D1 DE69935051D1 (de) 2007-03-22
DE69935051T2 true DE69935051T2 (de) 2007-11-15

Family

ID=22452375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69935051T Expired - Fee Related DE69935051T2 (de) 1998-08-10 1999-07-29 BGA Widerstandsnetzwerk mit geringem Übersprechen

Country Status (6)

Country Link
US (1) US5977863A (de)
EP (1) EP0980079B1 (de)
JP (1) JP2000124015A (de)
KR (1) KR100612773B1 (de)
DE (1) DE69935051T2 (de)
TW (1) TW432398B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326677B1 (en) 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
US6194979B1 (en) 1999-03-18 2001-02-27 Cts Corporation Ball grid array R-C network with high density
US6246312B1 (en) 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
US6576489B2 (en) * 2001-05-07 2003-06-10 Applied Materials, Inc. Methods of forming microstructure devices
US6577225B1 (en) 2002-04-30 2003-06-10 Cts Corporation Array resistor network
US7297896B2 (en) * 2002-11-21 2007-11-20 Hadco Santa Clara, Inc. Laser trimming of resistors
JP5091406B2 (ja) * 2002-11-21 2012-12-05 ハドコ サンタ クララ，インコーポレイテッド レジスタのレーザトリミング
US6972391B2 (en) * 2002-11-21 2005-12-06 Hadco Santa Clara, Inc. Laser trimming of annular passive components
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US6882266B2 (en) * 2003-01-07 2005-04-19 Cts Corporation Ball grid array resistor network having a ground plane
US7180186B2 (en) * 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
US20050062587A1 (en) * 2003-09-24 2005-03-24 Wei-Chun Yang Method and structure of a substrate with built-in via hole resistors
US7342804B2 (en) * 2004-08-09 2008-03-11 Cts Corporation Ball grid array resistor capacitor network
US7724109B2 (en) * 2005-11-17 2010-05-25 Cts Corporation Ball grid array filter
JP2007150201A (ja) * 2005-11-30 2007-06-14 Toshiba Corp チップ抵抗器
US7940148B2 (en) * 2006-11-02 2011-05-10 Cts Corporation Ball grid array resonator
WO2008063507A2 (en) * 2006-11-17 2008-05-29 Cts Corporation Voltage controlled oscillator module with ball grid array resonator
US20090236134A1 (en) * 2008-03-20 2009-09-24 Knecht Thomas A Low frequency ball grid array resonator
KR20160052283A (ko) * 2014-11-04 2016-05-12 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
KR101670140B1 (ko) * 2014-12-15 2016-10-27 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자의 실장 기판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4300115A (en) * 1980-06-02 1981-11-10 The United States Of America As Represented By The Secretary Of The Army Multilayer via resistors
US4658234A (en) * 1984-06-06 1987-04-14 Alps Electric Co., Ltd. Resistor network
JPH0331046Y2 (de) * 1985-03-01 1991-07-01
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
EP0468429B1 (de) * 1990-07-25 1996-02-28 Matsushita Electric Industrial Co., Ltd. SiC-Dünnschichtthermistor und Verfahren und Herstellungsverfahren.
JP2637662B2 (ja) * 1992-02-25 1997-08-06 ローム株式会社 チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
US5539186A (en) * 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
KR0130030B1 (ko) * 1994-08-25 1998-10-01 김광호 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5661450A (en) * 1995-11-21 1997-08-26 Sun Microsystems, Inc. Low inductance termination resistor arrays
WO1997030461A1 (en) * 1996-02-15 1997-08-21 Bourns, Inc. Resistor network in ball grid array package
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier

Also Published As

Publication number Publication date
US5977863A (en) 1999-11-02
EP0980079B1 (de) 2007-02-07
EP0980079A3 (de) 2002-01-02
KR100612773B1 (ko) 2006-08-18
KR20000016980A (ko) 2000-03-25
JP2000124015A (ja) 2000-04-28
DE69935051D1 (de) 2007-03-22
TW432398B (en) 2001-05-01
EP0980079A2 (de) 2000-02-16

Similar Documents

Publication Publication Date Title
DE69935051T2 (de) BGA Widerstandsnetzwerk mit geringem Übersprechen
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE60131677T2 (de) I-kanal-oberflächenmontage-verbinder
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE4135007C2 (de) SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE102005036834A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE102005057464A1 (de) Komponente zur Impedanzanpassung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE10245688A1 (de) Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69733379T2 (de) LSI-Gehäuse und Herstellungsverfahren dafür
DE112013001486T5 (de) Chipwiderstand zur einbettung in eine leiterplatte und verfahren zu dessen herstellung
EP1774584A2 (de) Verfahren zur herstellung eines elektrischen bauelements und das bauelement
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE4036079A1 (de) Elektronisches bauteil und elektronische vorrichtung mit einem derartigen bauteil
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee