EP0000743B1 - Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat - Google Patents

Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat Download PDF

Info

Publication number
EP0000743B1
EP0000743B1 EP78100525A EP78100525A EP0000743B1 EP 0000743 B1 EP0000743 B1 EP 0000743B1 EP 78100525 A EP78100525 A EP 78100525A EP 78100525 A EP78100525 A EP 78100525A EP 0000743 B1 EP0000743 B1 EP 0000743B1
Authority
EP
European Patent Office
Prior art keywords
layer
tantalum
substrate
contacts
chromium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP78100525A
Other languages
English (en)
French (fr)
Other versions
EP0000743A1 (de
Inventor
Hormazdyar Minocher Dalal
Majid Ghafghaichi
Lucian Alexander Kasprzak
Hans Wimpfheimer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0000743A1 publication Critical patent/EP0000743A1/de
Application granted granted Critical
Publication of EP0000743B1 publication Critical patent/EP0000743B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Definitions

  • the invention relates to a method for producing tantalum contacts on a semiconductor substrate consisting of N-conducting silicon, in particular for forming Schottky junction contacts with a low potential threshold, by depositing a tantalum layer under predetermined conditions on a part of the surface of the substrate which has previously been cleaned by etching by means of electron beam evaporation or high-frequency sputtering at low pressure and low temperature to avoid oxidation of the tantalum and sintering of the substrate for such a time and at such a temperature that the interface charges present between the substrate surface and the tantalum layer are removed, and by depositing a chrome layer over it the tantalum layer and an aluminum layer over the chrome layer, the pattern consisting of the tantalum-chrome-aluminum layer sequence being defined by a detachment process.
  • a method for producing tantalum contacts on a semiconductor substrate consisting of N-conducting silicon to form Schottky barrier layer contacts by depositing a tantalum layer under predetermined conditions directly on a previously cleaned part of the surface of the substrate by means of high-frequency cathode sputtering and sintering of the substrate known from DE-A 2 029 236.
  • metallurgical systems known in the design of semiconductor circuits have been proposed and used as ohmic contacts and as Schottky junction diode contacts.
  • the most and most successful metal used in metallization connections of silicon planar transistors and integrated circuits is aluminum or aluminum doped with a small amount of copper. With aluminum, good ohmic and mechanical contacts can be made on silicon and the surrounding insulating layers. Aluminum can easily be deposited by evaporation or sputtering and can be easily converted to lead patterns by etching or similar processes.
  • the literature contains a large number of other metallurgical systems that perform one or more functions of metallic contacts.
  • the most successful system of this type is a titanium-tungsten alloy, which has been widely used in industry as a barrier between aluminum and silicon.
  • a Schottky junction diode with a low potential threshold of, for example, 0.5 eV For example, in diode transistor logic (DTL), it is desirable that the potential threshold of the input diodes be about 0.5 eV.
  • the DTL circuit known under the short designation C 3 L is particularly useful when Schottky diodes, which operate on the input side as an AND gate, have this potential threshold.
  • the C 3 L circuit is, for example, in a publication by AW Peltier entitled "Advances in Solid-State Logic - A New Approach to Bipolar LSI: C 3 L" in the 1975 IEEE International Solid-State Circuits Conference, Digest of Technical Papers , Pages 168-169. Peltier states that either titanium, tungsten or titanium-tungsten alloys meet this requirement. These However, contacts have the disadvantages discussed above.
  • the object of the invention is therefore to provide a method for producing tantalum contacts of the type mentioned above from an improved single metallurgical system which is suitable both for ohmic contacts and for Schottky junction contacts with high and low potential thresholds.
  • the process used for the precipitation of tantalum layers should preferably be suitable for the formation of Schottky junction contacts with a low potential threshold, while at the same time ensuring compatibility with the connecting lines made of aluminum.
  • This object of the invention is achieved in that in the method of the type mentioned cleaning the surface of the silicon substrate with a dilute hydrofluoric acid etching solution is carried out under such working conditions that no light with a wavelength of less than 500 nm occurs that the tantalum layer is then applied by electron beam evaporation in a vacuum at an evaporation pressure of at most 3,333 x 10- e at an initial evaporation pressure of less than 5,333 x 10- 7 mbar and a substrate temperature of at most 200 ° C, and that during the Evaporation of Chromium Water vapor is introduced into the evaporation chamber to form chromium oxide at the grain boundaries.
  • a potential threshold of 0.5 eV is thereby achieved.
  • the diode remains exceptionally stable during extensive voltage tests.
  • a tantalum layer deposited in this way is suitable as an ohmic contact when it is applied to the top of a metal-silicon layer formed in N + -conducting silicon and also as a Schottky barrier diode (SBD) with a high potential threshold when the layer is on the Top of a metallic silicide layer formed in N-type silicon is deposited.
  • SBD Schottky barrier diode
  • the part-Fig. 1A shows the part of a semiconductor die which is to contain the Schottky junction diodes produced according to the invention. It is obvious that normally thousands of such diodes and other semiconductor devices, such as transistors, resistors, etc., can be arranged within the same semiconductor die.
  • the substrate of the semiconductor wafer consists, for example, of P-type silicon, which has a resistivity of 10 ohm-cm.
  • An N-conducting layer 3 is attached to this substrate 1, which preferably has a conductivity of 1 ⁇ 10 16 to 8 ⁇ 10 16 atoms / cm 3 .
  • Two buried zones 4 and 6 are provided in the substrate and are led out to the surface of the substrate via connection zones 5 and 7.
  • the substrate also contains a P + -conducting sub-isolation zone 2 which, in conjunction with a P + -conductive isolation zone 8, separates the N + -conducting zones from one another.
  • Zones 2, 4 and 6 are advantageously produced by diffusing these zones through openings provided in the layer covering the surface of the substrate.
  • An interfering element causing an N + line is arsenic or phosphorus, an interfering element causing a P + conductivity is boron.
  • the mask layer is then removed from the substrate 1 by conventional etching processes, and a layer 3 is epitaxially grown, the zones 2, 4 and 6 penetrating into the layer 3 by diffusion.
  • a Mask layer which is normally composed of a silicon dioxide layer 9 and a silicon nitride layer 10, is then formed on the surface of layer 3 and openings are then produced in this composed mask layer through which the N + conductivity or P + - Conductivity generating interference elements to form the contact zones 5 and 7 or the insulation zone 8 are diffused.
  • a platinum layer 15 preferably by evaporation or sputtering, is applied to a thickness of 40 nm on the silicon nitride layer and within the openings 11, 12, 13 and 14.
  • the silicon layer 9 lying in the opening 13 prevents the platinum in this opening from coming into contact with the substrate.
  • the semiconductor die is then sintered for about 20 minutes at a temperature of 550 ° C. in a nitrogen atmosphere, as a result of which the platinum reacts with the silicon and forms platinum-silicide layers 15 ′ in the openings 12, 13 and 14.
  • the unreacted platinum, including the platinum layer overlying the silicon dioxide layer 10 is then removed by etching with aqua regia.
  • other metals such as palladium, nickel or hafnium can also be used instead of platinum.
  • the part of the silicon dioxide layer 9 lying in the opening 13 is removed by a wet or dry etching process, whereby this part of the substrate is exposed, which is then to form the anode of a Schottky junction diode with a low potential threshold.
  • the new metallization system is then deposited in openings 11 to 14.
  • the preferred detachment method is described in detail in applicant's U.S. Patent 4,004,044. This method is intended to be abbreviated based on the sub-fig. 1D-1.
  • Other methods for forming the metallization are wet or reactive ion (plasma) etching methods, which are generally accessible to the person skilled in the art.
  • the stripping process allows a much better definition of the metallization, which significantly reduces the area required for the wiring.
  • polyether sulphone is now applied, which facilitates the detachment process.
  • the use of polyether sulphone, or polysulphone for short, is a modification of the process mentioned in the above-mentioned patent and was described in IBM Technical Disclosure Bulletin, Volume 19, No. 4, September 1976, on page 1226.
  • a layer 22 of an organic polymer is applied over the polysulphone layer 20, such as positive photoresist based on Novalak resin, which is then baked or cured at 210-230 ° C. so that the photoresist is no longer photosensitive .
  • a barrier layer 24 consisting of a methyl siloxane resin is applied over the photoresist layer 22 and then a layer 26 made of a radiation-sensitive photoresist.
  • the photoresist layer 26 is then used to create a relief-like pattern corresponding to the openings 11, 12, 13 and 14 in the part-Fig. 1 C exposed and developed.
  • the photoresist mask 26 is then used for the selective removal of the underlying layers 20, 22 and 24 to expose the openings 11 ', 12', 13 'and 14' in the part-Fig. 1D used, which the in Fig. 1 C correspond to openings shown.
  • the exposed substrate including the platinum-silicide layer 15
  • the preliminary cleaning according to the invention under precisely monitored radiation conditions with a mixture of 15: 1 or less of water and hydrofluoric acid etchant.
  • a mix ratio of 5: 1 is most advantageous.
  • the expression "closely monitored radiation conditions" is intended to mean that during this etching process step there should be no noticeable amount of light with a wavelength shorter than 500 nm.
  • the applicant has tried to clean the surface using chemical etching agents under white light in accordance with customary methods. With this known method, however, it was not possible to achieve such a low potential threshold; rather, a potential threshold of approximately 0.61 eV was reached. The applicant has also attempted to clean the semiconductor surface in situ in a sputtering chamber by sputtering. Although this method resulted in a potential false threshold of about 0.5 eV, the ideality factor was too high at 1.15. In addition, this potential threshold could not be repeated exactly.
  • a layer 28 consisting of tantalum is applied over the substrate and the release mask. So that a Schottky junction contact with a low potential threshold can actually be achieved, this precipitation of the tantalum layer must also be carried out using a very carefully carried out process. Precipitation is best done with an electron beam evaporation source.
  • the the highest pressure prevailing in the evaporation chamber during the process is 3,333 x 10- s mbar, the initial pressure in the chamber being less than 5,333 x 10-mbar.
  • the maximum temperature of the substrate is 200 ° C. The pressure specified here is important for the amount of moisture, hydrocarbons and other gaseous contaminants present in the chamber.
  • the precipitation process which runs at a speed of about 0.2 nm per second, continues until a layer thickness of 60 ⁇ 15 nm is reached.
  • the tantalum layer produced under these conditions consists of cubic space-centered crystals.
  • tantalum can also be applied under high pressure and temperature conditions by high frequency sputtering.
  • DC voltage sputtering is not suitable, since tantalum layers applied with DC voltage sputtering consist of body-centered tetragonal crystals, while high-frequency sputtered tantalum is deposited as body-centered cubic crystals.
  • the chromium layer is preferably deposited to a thickness of 60-100 nm. Water vapor must be introduced into the chamber during this evaporation process. The substrate is kept at a maximum temperature of 160 ° C, with no heat being supplied to the substrate. In the process a small amount of chromium is introduced into the boat and water vapor is introduced into the evaporation chamber, the pressure is maintained at about 1,333 x 10- mbar. 5
  • the pure chromium When heated by an electron beam, the pure chromium is evaporated in the boat and converted to commercially available chromium, which is critical for the formation of the barrier layer.
  • the chromium precipitated with the addition of water vapor has chromium oxide at the grain boundaries.
  • the aluminum is preferably deposited down to a layer thickness of 850-1000 nm.
  • Aluminum doped with a small amount of copper is preferable to pure aluminum.
  • the term aluminum is to be used here in such a way that it is also to be understood as meaning copper-doped aluminum and also copper-doped aluminum silicon.
  • the resulting structure shows part-Fig. 1 E.
  • the remaining release structure and the overlying metal layer are quickly lifted off using N-methylpyrrolidone or other suitable solvent so that a metallic pattern remains on the surface of the substrate or oxide layer 10 as shown in part-Fig. 1 shows.
  • this structure is sintered for about 1 hour at 400 ° C and then again for another 2 hours at 450 ° C.
  • This sintering process step is important because it at least reduces, but usually eliminates, the interface charges and films between the silicon substrate and the tantalum. Although these times and temperatures are the most advantageous, other values can be determined by normal experimentation, which may be equally effective. This sintering is necessary to reach the potential threshold of 0.5 eV, even if only tantalum is used as the contact material, i.e. would have been used without chrome and aluminum.
  • the anode and cathode of the Schottky junction diode with high potential threshold are indicated by reference numerals 34 and 35 in part-Fig. 1 F designated.
  • the anode and cathode of the Schottky junction diode with a low potential threshold are denoted by reference numerals 36 and 37, respectively.
  • the cathodes of both diodes are the ohmic contacts leading to the N + - conductive zones 5 and 7 in layer 3.
  • the anode 34 of the Schottky junction diode with a high potential threshold uses a chromium-tantalum metallization between the platinum-silicide layer 15 and the aluminum layer 32, which acts as a diffusion barrier, while the platinum-silicide layer gives an increased potential threshold with the anode 36 of the Schottky junction diode with a low potential threshold, where there is no platinum-silicide layer.
  • the tantalum layer directly contacts the N-type silicon substrate 3.
  • the tantalum layer is not required when manufacturing a Schottky junction diode with a high potential threshold.
  • a contact made of aluminum, chrome and platinum silicide is completely satisfactory.
  • the tantalum covering everything, within all Knock down contact openings.
  • the chromium layer 30 is critical insofar as it prevents an interaction between aluminum and tantalum as a barrier layer. It is well known that aluminum reacts with silicon in an unacceptable manner and also penetrates platinum silicide for interaction or reaction with silicon. Contrary to all expectations, tantalum and aluminum react with one another in such a way that a film of high resistance is formed during sintering. It is therefore necessary to provide a chrome barrier layer between the aluminum and tantalum layers. As a result, the series resistance is greatly reduced and decreases from about 1 megohm to about 100 ohms. It has also been found that platinum is not suitable as a barrier between aluminum and tantalum because platinum reacts with aluminum, with the result that the aluminum penetrates into the tantalum.
  • Fig. 2 The critical nature of the chromium barrier layer between tantalum and aluminum is very clearly shown in Fig. 2.
  • the diagrams show the percentage change in forward voltage (AVF%) over time for a Schottky barrier diode with a composite layer of tantalum and with copper doped aluminum compared to a composite layer of tantalum, chrome and copper doped aluminum. It can be seen that the latter metallization is four to six times more stable than the former.
  • FIG 3 shows a diagram of the measured current-voltage characteristic in the forward direction, IF over VF, of Schottky junction diodes with high or low potential thresholds, which are constructed according to the invention on the same semiconductor wafer.
  • the anode areas of both Schottky junction diodes are the same.
  • the potential threshold ⁇ of the Schottky junction diode with a low potential threshold is approximately 0.5 eV.
  • the ideality factor ⁇ is approximately 1.10.
  • the potential threshold ⁇ of the Schottky junction diode with a high potential threshold is approximately 0.8 eV.
  • the ideality factor ⁇ is approximately 1.06.
  • the invention is particularly advantageous for integrated circuits in which Schottky junction diodes with a low potential threshold are required.
  • a circuit shown in FIG. 4 is a DTL circuit according to the prior art, which represents a NAND gate.
  • This circuit does not form part of the invention per se and is well known to the person skilled in the art from semiconductor circuit technology. It should be noted here that the invention is in no way limited to this particular circuit or to the arrangement on a semiconductor die. Rather, the invention is applicable to various circuit systems, such as TTL, standard DTL, etc.
  • the circuit contains a single transistor T1 with two bias resistors, which are denoted by RB and RC, and are connected to the base and collector of the transistor T1, and a Schottky junction diode DO acting as a holding diode with a high potential threshold.
  • the circuit has six connectable outputs, in the form of Schottky junction diodes D1, D2, D3, D4, D5 and D6 with a low potential threshold and an ohmic contact on the collector electrode, which is denoted by C.
  • FIG. 5 shows a cross-sectional view of a DTL cell.
  • Each of these cells is present in the same form on a semiconductor wafer several hundred times, as is known to the person skilled in the art of semiconductor technology.
  • Transistor T1 consists of an elongated sub-collector zone 104, a base zone 123 and an emitter zone 124.
  • the Schottky junction diodes D1, D2 ... D6 are arranged symmetrically on each side of the transistor T1 in the epitaxial layer 103.
  • the collector contact C completes the transistor T1.
  • the resistors RB and RC are not shown. As shown in FIG. 5, only those diodes that are actually switched on in the circuit have the novel metallization required to represent these diodes. Therefore, the number of zones actually used, doped with interference elements, is smaller than the maximum number of possible diodes, and the locations of the unused diodes D2 and D6 are shown in broken lines.
  • Diodes D1, D3, D4 and D5 are Schottky junction diodes with a low potential threshold constructed according to the invention. They consist of N-conducting silicon 103, a tantalum layer 128, a chrome layer 130 and an aluminum-copper compound metallization 132 for a ⁇ of approximately 0.5 eV.
  • the holding diode DO also contains a platinum-silicide layer 115 and delivers a ⁇ of approximately 0.8 eV.
  • all-over layers are made of tantalum, chrome and Copper doped aluminum or copper doped aluminum silicon deposited in the openings 11, 12, 13 and 14 in Fig. 1.
  • a positive pattern is defined by a positive photoresist.
  • the now exposed, unnecessary metal layers are removed by conventional wet etching processes for metals in a subtractive process or by placing the substrate in a plasma etching chamber which contains a gas mixture of CCl 4 ⁇ Ar for a plasma etching process.
  • the exposed aluminum is made up of a mixture away.
  • the exposed chrome surface is removed by a mixture of 50 grams of KMno 4 and one liter of a developer.
  • the tantalum is removed by sputter etching, the remaining aluminum layer serving as a mask. If the width of the metallization lines of the pattern is greater than 0.0127 mm, the tantalum can be removed by a mixture of one part HF, 20 parts HN0 3 and 20 parts H 2 0.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitenden Silicium bestehenden Halbleitersubstrat, insbesondere zur Bildung von Schottky-Sperrschichtkontakten mit niedriger Potentialschwelle, durch Niederschlagen einer Tantalschicht unter vorgegebenen Bedingungen auf einem zuvor durch Ätzung gereinigten Teil der Oberfläche des Substrats mittels Elektronenstrahlverdampfung oder Hochfrequenz-Kathodenzerstäubung bei niedrigem Druck und niedriger Temperatur zur Vermeidung einer Oxidation des Tantals und Sinterung des Substrats für eine solche Zeit und bei einer solchen Temperatur, daß dabei die zwischen Substratoberfläche und Tantalschicht vorhandenen Grenzflächenladungen entfernt werden, und durch Niederschlagen einer Chromschicht über der Tantalschicht und einer Aluminiumschicht über der Chromschicht, wobei das aus der Schichtenfolge Tantal-Chrom-Aluminium bestehende Muster durch ein Ablöseverfahren definiert wird. Ein Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat zur Bildung von Schottky-Sperrschichtkontakten durch Niederschlagen einer Tantalschicht unter vorgegebenen Bedingungen unmittelbar auf einem zuvor gereimgten Teil der Oberfläche des Substrats mittels Hochfrequenz-Kathodenzerstäubung und Sinterung des Substrats ist aus der DE-A 2 029 236 bekannt.
  • Die Anforderungen an ein Material oder an eine Kombination von Materialien für ohmsche oder Schottky-Kontakte an halbleitersubstrate sind vom elektrischen und auch vom chemischen Standpunkt aus außerordentlich streng.
  • Zahlreiche beim Entwurf von Halbleiterschaltungen bekannte metallurgische Systeme wurden als ohmsche Kontakte und als Schottky-Sperrschichtdioden-Kontakte vorgeschlagen und benutzt. Das wohl am meisten und mit dem größten Erfolg bei Metallissierungsverbindungen von Silicium-Planartransistoren und integrierten Schaltungen verwendete Metall ist Aluminium oder mit einer geringen Menge Kupfer dotiertes Aluminium. Mit Aluminium lassen sich an Silicium und den umgebenden Isolierschichten gute ohmsche und mechanische Kontakte herstellen. Aluminium kann durch Verdampfung oder Kathodenzerstäubung leicht niedergeschlagen werden und läßt sich durch Ätzung oder ähnliche Verfahren leicht zu Leitungsmustern umwandeln.
  • Während der Verarbeitung, insbesondere bei hohen Temperaturen, zeigt Aluminium jedoch eine Neigung, mit Silicium zu reagieren. Außerdem bildet Aluminium zusammen mit Silicium keine Schottky-Sperrschichtkontakte, weder mit hoher Potentialschwelle, noch mit niedriger Potentialschwelle.
  • In der Literatur findet man eine große Zahl anderer metallurgischer Systeme, die eine oder mehrere Funktionen metallischer Kontakte erfüllen. Wohl das erfolgreichste System dieser Art ist eine Titan-Wolfram-Legierung, die in der Industrie weitgehende Anwendung als Sperrschicht zwischen Aluminium und Silicium gefunden hat. Es ist jedoch nicht möglich, eine Titan-Wolfram-Legierung auf ein Halbleitersubstrat aufzudampfen. Sie muß vielmehr durch Kathodenzerstäubung aufgebracht werden. Diese Legierung kann ebensowenig durch ein Ablöseverfahren zu einem Muster umgestaltet werden.
  • Bei der Herstellung von Schottky-Sperrschichtdioden ist es zum Beispiel aus der US--PS 3 906 540 bekannt, auf der Oberfläche eines aus N-leitendem Silicium bestehenden Halbleiterkörpers vor dem Niederschlagen einer Tantalschicht ein metallisches Silicid, z.B. PtSi, zu bilden und den Halbleiter körper nach Aufbringen der Tantalschicht zu sintern, um Verunreinigungsschichten zwischen der Substrat oberfläche und der Tantalschicht zu entfernen. Auf der Metallschicht wird nach dem Sintern eine aus Aluminium bestehende Schicht niedergeschlagen.
  • Auch die Vorreinigung der Substratoberfläche vor Aufbringen einer aus Ta bestehenden Kontaktschicht zur Herstellung ohmscher Kontakte ist bereits aus US-PS 3 900 944 bekannt.
  • Ferner ist es bei einer AVPtSi-Schottky-Sperrschichtdiode aus IBM Technical Disclosure Bulletin, Band 16, Nr. 11, April 1974, Seite 3586, bekannt, zwischen der PtSi-Schicht und der Aluminiumschicht eine aus Chrom bestehende Diffusions-Sperrschicht für Aluminium anzuordnen, da sich sonst die intermetallische Verbindung PtAI2 und freies Silicium bilden würden. Ähnliche Verhältnisse liegen auch bei Tantal-Kontakten vor.
  • Seit einiger Zeit bestand Bedarf nach einer Schottky-Sperrschichtdiode mit einer geringen Potentialschwelle von beispielsweise 0,5 eV. Beispielsweise ist es bei Dioden-Transistor-Logik (DTL) erwünscht, daß die Potentialschwelle der Eingangsdioden bei etwa 0,5 eV liegt. Insbesondere die unter der Kurzbezeichnung C3L bekannte DTL-Schaltung ist dann besonders brauchbar, wenn Schottky-Dioden, die eingangsseitig als UND-Glied arbeiten, diese Potentialschwelle aufweisen. Die C3L-Schaltung ist beispielsweise in einer Veröffentlichung von A. W. Peltier mit dem Titel "Advances in Solid-State Logic - A New Approach to Bipolar LSI: C3L" in 1975 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, Seiten 168-169, beschrieben. Peltier gibt dabei an, daß entweder Titan, Wolfram oder Titan-Wolfram-Legierungen diese Forderung erfüllen. Diese Kontakte haben jedoch die bereits oben besprochenen Nachteile.
  • Aufgabe der Erfindung ist es also, ein Verfahren zum Herstellen von Tantal-Kontakten der oben genannten Art aus einem verbesserten einzigen metallurgischen System anzugeben, das sich sowohl für ohmsche Kontakte als auch für Schottky-Sperrschichtkontakte mit hoher und mit niedriger Potentialschwelle eignet. Vorzugsweise soll das dafür angewandte Verfahren zum Niederschlag von Tantal-Schichten für die Bildung von Schottky-Sperrschichtkontakten mit niedriger Potentialschwelle geeignet sein, wobei gleichzeitig die Verträglichkeit mit den aus Aluminium bestehenden Verbindungsleitungen sichergestellt werden soll.
  • Diese der Erfindung zugrunde liegende Aufgabe wird dadurch gelöst, daß bei dem Verfahren der eingangs genannten Art die Reinigung der Oberfläche des Silizium substrats mit einer verdünnten Flußsäure-Ätz lösung unter solchen Arbeitsbedingungen durchgeführt wird, daß kein Licht mit einer Wellenlänge von weniger als 500 nm auftritt, daß dann die Tantal- schicht durch Elektroneustrahlverdampfung im Vakuum bei einem Verdampfungsdruck von nöchstens 3.333 x 10-e bei einem Anfangs-Verdampfungsdruck von weniger als 5.333 x 10-7 mbar und einer Substrattemperatur von höchstens 200°C aufgebracht wird, und daß während der Verdampfung des Chroms Wasserdampf in die Verdampfungs Kammer eingeleitet wird, um an den Korngrenzen Chromoxid zu bilden.
  • Man erzielt dadurch eine Potentialschwelle von 0,5 eV. Während ausgiebiger Spannungsprüfungen bleibt die Diode außergewöhnlich stabil.
  • Durch Reinigen des Silicium-substrats in wässeriger Flußsäure unter genau überwachten Strahlungsbedingungen, d.h. daß kein Licht mit einer Wellenlänge von weniger als 500 nm auftritt, vor Niederschlagen des Tantals wird die Bildung von amorphem Silicium auf dieser Oberfläche verhindert. Durch das Niederschlagen des Tantals im Vakuum bei niedrigem Druck von höchstens 3,333 x 10-embar und niedriger Substrattemperatur von höchstens 200°C wird eine Oxidation des Tantals vermieden Da Aluminium als Leitungsmetallisierung verwendet werden soll, muß zwischen der Tantalschicht und der Aluminiumschicht eine Chromschicht als Diffusionssperre niedergeschlagen werden. Die Chromschicht wird dadurch gebildet, daß während der Verdampfung oder der Kathodenzerstäubung von elementarem Chrom ein Wasserdampf eingeleitet wird. Die Langzeitzuverlässigkeit dieses metallurgischen Systems ist außergewöhnlich gut. Besondere Ausführungsarten der Erfindung sind in den Ansprüchen 2 und 3 gekennzeichnet.
  • Eine auf diese Weise niedergeschlagene Tantalschicht eignet sich einmal als ohmscher Kontakt dann, wenn sie auf der Oberseite einer in N+-leitendem Silicium gebildeten MetallSilicid-Schicht aufgetragen wird und auch als Schottky-Sperrschichtdiode (SBD) mit hoher Potentialschwelle, wenn die Schicht auf der Oberseite einer in N-leitenden Silicium gebildeten metallischen Silicid-Schicht niedergeschlagen wird.
  • Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben.
  • Dabei zeigen
    • Fig. 1 in den Teilfiguren 1 A-1 F Teilschnittansichten einer Halbleitervorrichtung während der verschiedenen Fertigungsverfahrenschritte,
    • Fig. 2 ein Diagramm der Verönderung der Durchlaßspannung über der Zeit unter Belastung einer Chrom-Tantal-Schottky-Sperrschichtdiode im Vergleich mit einer Tantal-Sperrschichtdiode, wenn Aluminium darauf niedergeschlagen ist,
    • Fig. 3 ein Diagramm der Durchlaß-Stromspannungskennlinien von gemäß der Erfindung hergestellten Schottky-Sperrschichtdioden mit niedriger und hoher Potentialschwelle,
    • Fig. 4 eine logische DTL-Schaltung und
    • Fig. 5 eine Querschnittsansicht einer Halbleiterschaltung mit Schottky-Sperrschichtdioden.
  • Die Teil-Fig. 1A zeigt den Teil eines Halbleiterplättchens, welcher die erfindungsgemäß hergestellten Schottky-Sperrschichtdioden enthalten soll. Es ist einleuchtend, daß normalerweise innerhalb des gleichen Halbleiterplättchens tausende solcher Dioden und anderer Halbleitervorrichtungen, wie zum Beisspiel Transistoren, Widerstände usw. angeordnet sein können. Das Substrat des Halbleiterplättchens besteht beispielsweise aus P-leitendem Silicium, das einen spezifischen Widerstand von 10 Ohm-cm aufweist. Auf diesem Substrat 1 ist eine N--leitende Schicht 3 angebracht, die vorzugsweise eine Leitfähigkeit von 1 × 1016 bis 8 x 1016 Atome/cm3 aufweist. In dem Substrat sind zwei vergrabene Zonen 4 und 6 vorgesehen, die über Anschlußzonen 5 und 7 an die Oberfläche des Substrats herausgeführt sind. Das Substrat enthält außerdem ein P+-leitende Subisolationszone 2, die in Verbindung mit einer P+-leitenden Isolationszone 8 die N+-leitenden Zonen gegeneinander abtrennt.
  • Die Zonen 2, 4 und 6 werden vorteilhafterweise durch Eindiffundieren dieser Zonen durch Öffnungen hergestellt, die in der Oberfläche des Substrats bedeckenden Schicht vorgesehen sind. Ein eine N+-Leitung hervorrufendes Störelement ist Arsen oder Phosphor, ein eine P+-Leitfähigkeit hervorrufendes Störelement ist Bor.
  • Die Maskenschicht wird dann durch übliche Ätzver-fahren vom Substrat 1 abgezogen, und es wird dabei epitaxial eine Schicht 3 aufgewachsen, wobei die Zonen 2, 4 und 6 durch Ausdiffusion in die Schicht 3 eindringen. Eine Maskenschicht, die normalerweise aus einer Siliciumdioxid-Schicht 9 und einer Siliciumnitrid-Schicht 10 zusammengesetzt, wird dann auf der Oberfläche der Schicht 3 gebildet und in dieser zusammengesetzten Maskenschicht werden dann Öffnungen hergestellt, durch die die eine N+-Leitfähigkeit bzw. P+-Leitfähigkeit erzeugenden Störelemente zur Bildung der Kontaktzonen 5 und 7 bzw. der Isolationszone 8 eindiffundiert werden.
  • Anschließand wird dann, alles überdeckend, auf der Siliciumnitrid-Schicht und innerhalb der Öffnungen 11, 12, 13 und 14 eine Platin-Schicht 15, vorzugsweise durch Verdampfen oder Kathodenzerstäubung, bis zu einer Dicke von 40 nm aufgetragen. Die in der Öffnung 13 liegende Silicium-Schicht 9 verhindert, daß das Platin in dieser Öffnung mit dem Substrat in Berührung kommt.
  • In der Teil-Fig. 1 B wird das Halbleiterplättchen dan für etwa 20 Minuten bei einer Temperatur von 550°C in einer Stickstoffatmosphäre gesintert, wodurch das Platin mit dem Silicium reagiert und in den Öffnungen 12, 13 und 14 Platin-Silicid-Schichten 15' bildet. Das nicht umgesetzte Platin, einschließlich der über der Siliciumdioxid-Schicht 10 liegenden Platin-Schicht wird dann durch Ätzen mit Königswasser entfernt. Bekanntlich können auch andere Metalle, wie Palladium, Nickel oder Hafnium anstelle von Platin verwendet werden. Im nächsten Verfahrensschritt gemäß Teil-Fig. 1C wird der in der Öffnung 13 liegende Teil der Siliciumdioxid-Schicht 9 durch ein nasses oder trockenes Ätzverfahren entfernt, wodurch dieser Teil des Substrats freigelegt wird, welcher dann die Anode einer Schottky-Sperrschichtdiode mit niedriger Potentialschwelle bilden soll.
  • Das Niederschlagen des neuen Metallisierungssystems wird dann in den Öffnungen 11 bis 14 vorgenommen. Das bevorzugte Ablöseverfahren ist in der der Anmelderin gehörenden US-Patentschrift 4 004 044 eingehend beschrieben. Dieses Verfahren soll in abgekürzter Form anhand der Teil-Fign. 1D­-1 beschrieben werden. Andere Verfahren zum Bilden der Metallisierung sind nasse oder reaktive lonen- (Plasma-) Ätzver- fahren, die dem Fachmann allgemein zugängig sind. Das Ablöseverfahren gestattet jedoch eine wesentlich bessere Definition der Metallisierung, wodurch die für die Verdrahtung erforderliche Fläche wesentlich herabgesetzt wird.
  • Gemäß der Teil-Fig. 1D wird nunmehr, alles überdeckend, eine dünne Schicht aus Polyäthersulphon aufgebracht, die das Ablöseverfahren erleichtert. Die Verwendung von Polyäthersulphon oder kurz Polysulphon ist eine Abänderung des in dem oben genannten Patent erwähnten Verfahrens und wurde in IBM Technical Disclosure Bulletin, Band 19, Nr. 4, vom September 1976, auf Seite 1226 beschrieben. Über der Polysulphon-Schicht 20 wird eine Schicht 22 aus einem organischen Polymeren aufgebracht, wie zum Beispiel auf Novalak-Harz-Basis aufgebauter positiver Photolack, der anschließend bei 210-230°C gebrannt oder gehärtet wird, so daß der Photolack nicht mehr photoempfindlich ist. Über der Photolackschicht 22 wird eine aus einem Methyl-Siloxan-Harz bestehende Sperrschicht 24 aufgebracht und anschließend eine Schicht 26 aus einem strahlungsempfindlichen Photolack.
  • Die Photolackschicht 26 wird dann zur Erstellung eines reliefartigen Musters entsprechend den Öffnungen 11, 12, 13 und 14 in der Teil-Fig. 1 C belichtet und entwickelt. Die Photolackmaske 26 wird dan für die selektive Entfernung der darunter liegungen Schichten 20, 22 und 24 zum Freilegen der Öffnungen 11', 12', 13' und 14' in der Teil-Fig. 1D verwendet, die den in Teil-Fig. 1 C gezeigten Öffnungen entsprechen.
  • Nach Herstellen der Öffnungen wird das freiliegende Substrat einschließlich der Platin-Silicid-Schicht 15 der erfindungsgemäßen Vorreinigung unter genau überwachten Strahlungsbedingungen mit einer Mischung 15:1 oder weniger von Wasser und Flußsäure-Ätzmitteln unterzogen. Ein Mischungsverhältnis von 5:1 ist am vorteilhaftesten. Der Ausdruck "Genau überwachte Strahlungsbedingungen" soll bedeuten, daß während dieses Ätzverfahrensschrittes Keine merkliche Lichtmenge mit einer Wellenlänge kürzer als 500 nm vorhanden sein darf. Durch diese vorbereitenden Verfahrensschritte wird in dem Kontaktbereich die Bildung einer aus amorphem Silicium bestehenden Schicht verhindert, die sich sonst sehr nachteilig auswirken könnte, da sie die Potentialschwelle erhöht. Diese Vorbereitung der Silicium-Oberfläche ist zur Erzielung einer Schottky - Sperrschichtdiode mit niedriger Potentialschwelle von etwa 0.5 Volt erforderlich. Die Anmelderin hat versucht, die Oberfläche gemäß üblicher Verfahren mit chemischen Atzmitteln unter weißem Licht zu reinigen. Mit diesem bekannten Verfahren war es jedoch nicht möglich, eine so niedrige Potentialschwelle zu erzielen, man hat vielmehr nur eine Potentialschwelle von etwa 0.61 eV erreicht. Die Anmelderin hat außerdem versucht, die Halbleiteroberfläche in situ in einer Zerstäubungskammer durch Kathodenzerstäubung zu reinigen. Dieses Verfahren ergab zwar eine Potentfalschwelle von etwa 0.5 eV, jedoch war der Idealitätsfaktor mit 1.15 zu hoch. Außerdem ließ sich diese Potentialschwelle exakt nicht wiederholen.
  • Gemäß Teil-Fig. 1 E wird, alles überdeckend, eine aus Tantal bestehende Schicht 28 über dem Substrat und der Ablösemaske aufgebracht. Damit tatsächlich ein Schottky-Sperrschichtkontakt mit niedriger Potentialschwelle erzielt werden kann, muß dieser Niederschlag der Tantal-Schicht ebenfalls mit einem sehr sorgfältig durchgeführten Verfahren erfolgen. Der Niederschlag erfolgt am besten mit einer Electronenstrahl - Verdampfungsquelle. Der höchste in der Verdampfungskammer herrschende Druck beträgt während des Verfahrens 3.333 x 10-smbar, wobei der Anfangsdruck in der Kammer weniger als 5.333 x 10-'mbar ist. Die Maximaltemperatur des Substrats beträgt 200°C. Der hier angegebene Druckes ist für die Menge der in der Kammer vorhandenen Feuchtigkeit, Kohlenwasserstoffe und anderer gasförmiger Verunreinigungen von Bedeutung. Je höher der Druck, umso höher die Feuchtigkeit und der Anteil an Verunreinigungen, die eine leichte Oxidation der Tantal-Schicht hervorrufen können, so daß sich eine Potentialschwelle von etwas mehr als 0.5 eV ergibt. Wenn eine Potentialschwelle dieser Größe annehmbar ist, dann ist der Druck in der Kammer von geringerer Bedeutung und man könnte übliche Verfahren einsetzen. Das Niederschlagsverfahren, das mit einer Geschwindigkeit von etwa 0.2 nm je Sekunde abläuft, wird fortgesetzt, bis eine Schichtdicke von 60 ± 1 5 nm erreicht ist. Die unter diesen Bedingungen erzeugte Tantal-Schicht besteht aus kubischraumzentrierten Kristallen.
  • Statt durch Elektronenstrahl verdampfung kann Tantal auch unter gleichen Druck- und Temperaturbedingungen durch Hochfrequenzzerstäubung aufgebracht werden. Gleichspannungszerstäubung ist nicht geeignet, da bei Gleichspannungszerstäubung aufgebrachte Tantal-Schichten aus raumzentrierten tetragonalen Kristallen bestehen, während durch Hochfrequenz zerstäubtes Tantal sich als kubisch-raumzentrierte Kristalle niederschlägt.
  • Nach der Verdampfung der Tantal-Schicht 28 wird eine Schicht 30 aus Chrom und eine Schicht 32 aus Aluminium oder aus mit Kupfer dotiertem Aluminium bzw. mit Kupfer dotiertem Aluminium-Silicium, vorzugsweise in der gleichen Verdampfungskammer niedergeschlagen.
  • Die Chrom-Schicht wird vorzugsweise bis zu einer Dicke von 60-100 nm niedergeschlagen. Während dieses Verdampfungsvorgangs muß Wasserdampf in die Kammer eingeleitet werden. Das Substrat wird dabei auf einer Maximaltemperatur von 160°C gehalten, wobei dem Substrat keinerlei Wärme zugeführt wird. In dem Verfahren wird eine geringe Menge Chrom in das Schiffchen eingebracht und Wasserdampf wird in die Verdampfungskammer eingeleitet, deren Druck bei etwa 1.333 x 10-5mbar gehalten wird.
  • Bei Erwärmung durch einen Elektronenstrahl wird das reine Chrom in dem Schiffchen verdampft und zu handelsüblichem Chrom umgewandelt, was für die Bildung der Sperrschicht kritisch ist. Das mit Wasserdampfzufuhr niedergeschlagene Chrom weist an den Korngrenzen Chromoxid auf. Wir haben festgestellt, daß reines Chrom, d.h. elementares Chrom als Sperrschicht zwischen Aluminium und Tantal wirkungslos ist.
  • Das Aluminium wird vorzugsweise bis zu einer Schichtdicke von 850-1000 nm niedergeschlagen. Ein mit einer geringen Menge Kupfer dotiertes Aluminium ist reinem Aluminium vorzuziehen. Es soll hier der Ausdruck Aluminium in der Weise verwendet werden, daß auch mit Kupfer dotiertes Aluminium und auch mit Kupfer dotiertes Aluminium-Silicium darunter verstanden werden soll. Die sich dabei ergebende Struktur zeigt Teil-Fig. 1 E.
  • Die verbleibende Ablösestruktur und die darüberliegende Metallschicht werden unter Verwendung von N-Methylpyrrolidon oder einem anderen geeigneten Lösungsmittel rasch abgehoben, so daß ein metallisches Muster auf der Oberfläche des Substrats oder der Oxidschicht 10 verbleibt, wie dies Teil-Fig. 1 zeigt.
  • Dann wird diese Struktur für etwa 1 Stunde bei 400°C und dann erneut für weitere 2 Stunden bei 450°C gesintert. Dieser Sinter-Verfahrenschritt ist wichtig, da er die Grenzflächen-Ladungen und Filme zwischen Silicium-Substrat und dem tantal zumindest verringert, meist aber beseitigt. Obgleich diese Zeiten und Temperaturangaben am vorteilhaftesten sind, können auch andere Werte durch normale Versuche ermittelt werden, die ebenso wirksam sein mögen. Diese Sinterung ist erforderlich, um die Höhe der Potentialschwelle von 0.5 eV zu erzielen, selbst dann, wenn nur Tantal als Kontaktmaterial, d.h. ohne Chrom und Aluminium verwendet worden wäre.
  • Damit ist das Grundverfahren beendet, und man hat Schottky-Sperrschichtdioden mit hoher Potentialschwelle und mit niedriger Potentialschwelle. Die Anode und die Kathode der Schottky-Sperrschichtdiode mit hoher Potentialschwelle sind durch die Bezugszeichen 34 bzw. 35 in Teil-Fig. 1 F bezeichnet. Anode und Kathode der Schottky-sperrschichtdiode mit niedriger Potentialschwelle sind durch die Bezugszeichen 36 bzw. 37 bezeichnet.
  • Unter Verwendung der gleichen Metallisierung wurden drei verschiedene Arten von Kontakten hergestellt. Die Kathoden beider Dioden sind die nach den N+-leitenden Zonen 5 und 7 in der Schicht 3 führenden ohmschen Kontakte. Die Anode 34 der Schottky-Sperrschichtdiode mit hoher Potentialschwelle verwendet eine Chrom-Tantal-Metallisierung zwischen der Platin-Silicid-Schicht 15 und der Aluminium-Schicht 32, welche als Diffusionssperre wirkt, während die Platin-Silicid-Schicht eine erhöhte Potentialschwelle ergibt, verglichen mit der Anode 36 der Schottky-Sperrschichtdiode mit niedriger Potentialschwelle, wo keine Platin-Silicid-Schicht vorhanden ist.
  • In der Zone 36 berührt die Tantal-Schicht das N-leitende Silicium-Substrat 3 unmittelbar.
  • In der Praxis ist bei der Herstellung einer Schottky-Sperrschichtdiode mit hoher Potentialschwelle die Tantal-Schicht nicht erforderlich. Ein aus Aluminium, Chrom und Platin-Silicid bestehender Kontakt ist völlig zufriedenstellend. Es ist jedoch bei der praktischen Herstellung wesentlich besser, das Tantal, alles überdeckend, innerhalb aller Kontaktöffnungen niederzuschlagen.
  • Es wurde dabei festgestellt, daß die Chrom- Schicht 30 insofern kritisch ist, da sie als Sperrschicht eine Wechselwirkung zwischen Aluminium und Tantal verhindert. Es ist allgemein bekannt, daß Aluminium in einer unzuträglichen Weise mit Silicium reagiert und auch Platin-Silicid für eine Wechselwirkung oder Reaktion mit Silicium durchdringt. Entgegen allen Erwartungen reagieren Tantal und Aluminium jedoch miteinander in der Weise, daß beim Sintern ein Film hoher Widerstandsfähigkeit gebildet wird. Es ist daher notwendig, zwischen der Aluminium- und der Tantal- Schicht eine aus Chrom bestehende Sperrschicht vorzusehen. Das hat zur Folge, daß der Serienwiderstand stark verringert wird und von etwa 1 Megohm auf etwa 100 ohm zurückgeht. Es wurde ferner festgestellt, daß Platin als Sperrschicht zwischen Aluminium und Tantal nicht geeignet ist, weil Platin mit Aluminium reagiert, was zur Folge hat, daß das Aluminium in das Tantal eindringt.
  • Die kritische Natur der zwischen Tantal und Aluminium liegenden aus Chrom bestehenden Sperrschicht wird sehr schön deutlich aus Fig. 2. Die Diagramme zeigen in Prozenten die Veränderung der Durchlaßspannung (AVF%) über der Zeit für eine Schottky-Sperrschichtdiode mit einer zusammengesetzten Schicht aus Tantal und mit Kupfer dotiertem Aluminium, im Vergleich mit einer zusammengesetzten Schicht aus Tantal, Chrom und mit Kupfer dotiertem Aluminium. Man sieht, daß die letztgenannte Metallisierung vier- bis sechsmal stabiler ist, als die erstgenannte.
  • Fig. 3 zeigt ein Diagramm der gemessenen Stromspannungskennlinie in Durchlaßrichtung, IF über VF, von erfindungsgemäß auf dem gleichen Halbleiterplättchen aufgebauten Schottky-Sperrschichtdioden mit hoher bzw. niedriger Potentialschwelle. Die Anodenflächen beider Schottky-Sperrschichtdioden sind die gleichen. Die Potentialschwelle Φµ der Schottky-Sperrschichtdiode mit niedriger Potentialschwelle beträgt angenähert 0.5 eV. Der IdeaIitätsfaktor η ist angenähert 1.10.
  • Die Potentialschwelle Φµ der Schottky-Sperrschichtdiode mit hoher Potentialschwelle liegt bei angenährt 0.8 eV. Der Idealitätsfaktor η beträgt angenähert 1.06.
  • Wie bereits erwähnt, ist die Erfindung insbesondere für integrierte Schaltungen von Vorteil, bei der Schottky-Sperrschichtdioden mit niedriger Potentialschwelle erforderlich sind. Eine solche in Fig. 4 dargestellte Schaltung ist eine DTL-Schaltung gemäß dem Stande der Technik, die ein NAND-Glied darstellt. Diese Schaltung bildet keinen Teil der Erfindung an sich und ist dem Fachmann aus der Halbleiterschaltungstechnik gut bekannt. Es sei hier angemerkt, daß die Erfindung in keiner Weise auf diese bestimmte Schaltung oder auf die Anordnung auf einem Halbleiterplättchen beschränkt ist. Vielmehr ist die Erfindung auf verschiedene Schaltungssysteme, wie zum Beispiel TTL, Standard DTL usw. anwendbar.
  • Diese Art von Schaltung und ihre Abwandlungen sind in einem Aufsatz von Peltier mit dem Titel "A New Approach to Bipolar SLI: C3L" in 1975 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, Seiten 168-169 beschrieben. Die Schaltung enthält einen einzigen Transistor T1 mit zwei Vorspannungswiderständen, die mit RB bzw. RC bezeichnet sind, und an Basis bzw. Kollektor des Transistors T1 angeschlossen sind, und aus einer als Haltediode wirkenden Schottky-Sperrschichtdiode DO mit hoher Potentialschwelle. Die Schaltung hat sechs anschließbare Ausgänge, in Form von Schottky-Sperrschichtdioden D1, D2, D3, D4, D5 und D6 mit niedriger Potentialschwelle und einen ohmschen Kontakt an der Kollektorelektrode, der mit C bezeichnet ist.
  • Fig. 5 zeigt eine Querschnittsansicht einer DTL-Zelle. Jede dieser Zellen ist in gleicher Form auf einem Halbleiterplättchen mehrere hundert mal vorhanden, wie dies dem Fachmann der Halbleitertechnik bekannt ist.
  • Transistor T1 besteht aus einer langgestreckten Subkollektorzone 104, einer Basiszone 123 und einer Emitterzone 124. Die Schottky-Sperrschichtdioden D1, D2 ... D6 sind symmetrisch auf jeder Seite des Transistors T1 in der Epitaxialschicht 103 angeordnet. Der Kollektorkontakt C vervollständigt den Transistor T1. Die Widerstände RB und RC sind nicht gezeigt. Wie in Fig. 5 dargestellt, weisen nur diejenigen Dioden, die tatsächlich in die Schaltung eingeschaltet sind, die zur Darstellung dieser Dioden erforderliche neuartige Metallisierung auf. Daher ist die Anzahl der tatsächlich verwendeten, mit Störelementen dotierten Zonen kleiner als die maximale Anzahl der möglichen Dioden, und die Orte der nicht benutzten Dioden D2 und D6 sind in gestrichelten Linien gezeigt.
  • Die Dioden D1, D3, D4 und D5 sind erfindungsgemäß aufgebaute Schottky-Sperrschichtdioden mit niedriger Potentialschwelle. Sie bestehen aus N-leitendem Silicium 103, einer Tantal-Schicht 128, einer Chrom-Schicht 130 und einer Aluminium-Kupfer-Verbindungsmetallisierung 132 für ein Φµ von angenähert 0.5 eV. Die Haltediode DO enthält ebenfalls eine Platin-Silicid-Schicht 115 und liefert ein Φµ von angenähert 0.8 eV.
  • Als Alternative zu dem bei der Herstellung des Metallisierungsmusters verwendeten Ablöseverfahrens kann auch subtraktives oder reaktives lonen- (Plasma) oder chemisches Ätzen eingesetzt werden. Dieselben kritischen Verfahrensschritte der Vorreinigung, die Betriebsbedingungen der Vakuumkammer und der Sinterung müssen eingehalten werden. Wie bereits erwähnt, sind diese Verfahren nicht so vorteilhaft wie das Ablöseverfahren.
  • Bei jedem dieser Ätzverfahren werden alles überdeckende Schichten aus Tantal, Chrom und Kupfer dotierten Aluminium oder Kupfer dotiertem Aluminium-Silicium in den Öffnungen 11, 12, 13 und 14 in Fig. 1 niedergeschlagen. Ein positives Muster wird durch einen positiven Photolack definiert.
  • Die nun freiliegenden, nicht benötigten Metallschichten werden durch übliche, nasse Ätzverfahren für Metalle in einem subtraktiven Verfahren oder dadurch entfernt, daß man das Substrat in eine Plasma-Ätzkammer einbringt, das für ein Plasma-Ätzverfahren eine Gasmischung aus CCl4―Ar enthält.
  • Bei dem chemischen Ätzverfahren wird das freiliegende Aluminium durch eine Mischung aus
    Figure imgb0001
    entfernt. Die freiliegende Chrom-Oberfläche wird durch eine Mischung aus 50 Gramm KMno4 und einem Liter eines Entwicklers entfernt. Dann wird das Tantal durch Zerstäubungsätzen entfernt, wobei die restliche, Aluminium-Schicht als Maske dient. Ist die Breite der Metallisierungs-Leitungszüge des Musters größer als 0.0127 mm, dann kann das Tantal durch eine Mischung aus einem Teil HF, 20 Teilen HN03 und 20 Teilen H20 entfernt werden.

Claims (3)

1. Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat, insbesondere zur Bildung von Schottky-Sperrschichtkontakten mit niedriger Potentialschwelle, durch Niederschlagen einer Tantalschicht unter vorgegebenen Bedingungen auf einem zuvor durch Atzung gereinigten Teil der Oberfläche des Substrats, mittels Elektronenstrahlverdampfung oder Hochfrequenz-Kathodenzerstäubung bei niedrigem Druck und niedriger Temperatur zur Vermeidung einer Oxidation des Tantals und Sinterung des Substrats für eine solche Zeit und bei einer solchen Temperatur, daß dabei die zwischen Substratoberfläche und Tantalschicht vorhandenen Grenzflächenladungen entfernt werden, und durch Niederschlagen einer Chromschicht über der Tantalschicht und einer Aluminiumschicht über der Chromschicht, wobei das aus der Schichtenfolge Tantal-Chrom-Aluminium bestehende Muster durch ein Ablöseverfahren definiert wird, dadurch gekennzeichnet, daß die Reinigung der Oberfläche des Siliciumsubstrats mit einer verdünnten Flußsäure-Ätzlösung unter solchen Arbeitsbedingungen durchgeführt wird, daß dabei kein Licht mit einer Wellenlänge von weniger als 500 nm auftritt, daß dann die Tantalschicht durch Ekektronenstrahlverdampfung im Vakuum bei einem Verdampfungsdruck von höchstens 3,333 x 10-6 mbar bei einem Anfangs-Verdampfungsdruck von weniger als 5,333 x 10-7 mbar und einer Substrattemperatur von höchstens 200°C aufgebracht wird, und daß während der Verdampfung des Chroms Wasserdampf in die Verdampfungskammer eingeleitet wird, um an den Korngrenzen Chromoxid zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein N-leitendes Silicium-substrat mit einer Störelementkonzentration von 1 x 1011 bis 8 x 1016 Atome/cm3 verwendet wird.
3. Verfahren nach Anspruch 1 zum Herstellen von ohmschen Tantal-Kontakten, dadurch gekennzeichnet, dab auf durch Öffnungen (11, 12, 14) in einer Maskierungsschicht (9,10) vorher bestimmbaren Teilen der gereinigten Oberfläche des Siliciumsubstrats vor dem Niederschlagen der Tantalschicht eine metallisches Silicid gebildet wird.
EP78100525A 1977-08-06 1978-07-27 Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat Expired EP0000743B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US827912 1977-08-06
US05/827,912 US4215156A (en) 1977-08-26 1977-08-26 Method for fabricating tantalum semiconductor contacts

Publications (2)

Publication Number Publication Date
EP0000743A1 EP0000743A1 (de) 1979-02-21
EP0000743B1 true EP0000743B1 (de) 1980-09-17

Family

ID=25250468

Family Applications (1)

Application Number Title Priority Date Filing Date
EP78100525A Expired EP0000743B1 (de) 1977-08-06 1978-07-27 Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat

Country Status (6)

Country Link
US (1) US4215156A (de)
EP (1) EP0000743B1 (de)
JP (1) JPS5932069B2 (de)
CA (1) CA1111570A (de)
DE (1) DE2860169D1 (de)
IT (1) IT1158954B (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307132A (en) * 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
JPS55132068A (en) * 1979-03-30 1980-10-14 Ibm Pnp bipolar transistor
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
CA1138795A (en) * 1980-02-19 1983-01-04 Goodrich (B.F.) Company (The) Escape slide and life raft
US4379832A (en) * 1981-08-31 1983-04-12 International Business Machines Corporation Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
JPH0315737Y2 (de) * 1984-10-30 1991-04-05
JPS6143360U (ja) * 1984-08-24 1986-03-20 有限会社 東京巧作所 扉開閉用マグネツトキヤツチヤ−
JPS6113779U (ja) * 1984-06-29 1986-01-27 有限会社 東京巧作所 扉開閉用マグネツトキヤツチヤ−
JPS6116568A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp シヨツトキ障壁形半導体装置
DE3664702D1 (en) * 1985-03-13 1989-08-31 Siemens Ag Thin-film layer structure with a reactive intermediate layer for integrated circuits
US4849260A (en) * 1986-06-30 1989-07-18 Nihon Sinku Gijutsu Kabushiki Kaisha Method for selectively depositing metal on a substrate
EP0251764B1 (de) * 1986-06-30 1996-03-27 Nihon Sinku Gijutsu Kabushiki Kaisha Verfahren und Vorrichtung zum Abscheiden aus der Gasphase
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5155565A (en) * 1988-02-05 1992-10-13 Minnesota Mining And Manufacturing Company Method for manufacturing an amorphous silicon thin film solar cell and Schottky diode on a common substrate
US5116464A (en) * 1989-06-02 1992-05-26 Massachusetts Institute Of Technology Cesium hydroxide etch of a semiconductor crystal
US6183685B1 (en) 1990-06-26 2001-02-06 Littlefuse Inc. Varistor manufacturing method
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6326601B1 (en) * 1999-07-19 2001-12-04 Agilent Technologies, Inc. Optical barrier
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
US6271068B1 (en) * 2001-01-08 2001-08-07 Taiwan Semiconductor Manufacturing Company Method for making improved polysilicon emitters for bipolar transistors on BiCMOS integrated circuits
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6900122B2 (en) 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6812100B2 (en) 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6790791B2 (en) 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6884739B2 (en) 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) * 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US6955932B2 (en) * 2003-10-29 2005-10-18 International Business Machines Corporation Single and double-gate pseudo-FET devices for semiconductor materials evaluation
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
US7498247B2 (en) * 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20070096281A1 (en) * 2005-11-02 2007-05-03 Greenberg Robert J Implantable microelectronic device and method of manufacture
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442012A (en) * 1967-08-03 1969-05-06 Teledyne Inc Method of forming a flip-chip integrated circuit
US3567508A (en) * 1968-10-31 1971-03-02 Gen Electric Low temperature-high vacuum contact formation process
GB1290926A (de) * 1969-06-20 1972-09-27
US3662458A (en) * 1969-06-20 1972-05-16 Westinghouse Electric Corp Electrical contact for silicon carbide members
US3820236A (en) * 1969-06-20 1974-06-28 Texas Instruments Inc Method of making metal semiconductor diodes having plated heat sink members
US3663279A (en) * 1969-11-19 1972-05-16 Bell Telephone Labor Inc Passivated semiconductor devices
US3641402A (en) * 1969-12-30 1972-02-08 Ibm Semiconductor device with beta tantalum-gold composite conductor metallurgy
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
US3652905A (en) * 1970-05-26 1972-03-28 Westinghouse Electric Corp Schottky barrier power rectifier
DE2057204C3 (de) * 1970-11-20 1975-02-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Metall-Halbleiterkontakten
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
JPS557020B2 (de) * 1971-11-15 1980-02-21
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US3923975A (en) * 1973-10-09 1975-12-02 Cutler Hammer Inc Tantalum-gallium arsenide schottky barrier semiconductor device
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
US4035208A (en) * 1974-09-03 1977-07-12 Texas Instruments Incorporated Method of patterning Cr-Pt-Au metallization for silicon devices
JPS5136878A (en) * 1974-09-14 1976-03-27 Tokyo Shibaura Electric Co Handotaisochi no seizohoho
NL7510586A (nl) * 1975-09-09 1977-03-11 Philips Nv Werkwijze voor het vervaardigen van een la- dingsoverdrachtinrichting en ladingsoverdracht- inrichting vervaardigd met behulp van de werk- wijze.

Also Published As

Publication number Publication date
DE2860169D1 (en) 1980-12-18
JPS5932069B2 (ja) 1984-08-06
IT7826099A0 (it) 1978-07-26
JPS5436178A (en) 1979-03-16
IT1158954B (it) 1987-02-25
US4215156A (en) 1980-07-29
EP0000743A1 (de) 1979-02-21
CA1111570A (en) 1981-10-27

Similar Documents

Publication Publication Date Title
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
EP0002731B1 (de) Dünnfilmstruktur für eine Kontaktanordnung und zugehöriges Herstellungsverfahren
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
EP0012955A2 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
EP0009098B1 (de) Verfahren zum Herstellen einer Schottky-Sperrschichtdiode und dadurch hergestellte Schottky-Sperrschichtdiode
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2031333A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung
DE2123595A1 (de) Halbleiteranordnung
DE1539087B2 (de) Halbleiterbauelement mit oberflaechensperrschichtkontakt
DE1302005B (de)
DE2920444A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
WO2006034686A2 (de) Verfahren zur herstellung eines dünnfilmhalbleiterchips
EP0037005B1 (de) Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial und Verfahren zu seiner Herstellung
DE2602705C3 (de) Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE4313625A1 (de) Gleichrichterkontakt auf Basis von amorphem Silicium auf Diamant und Verfahren zu seiner Herstellung
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE3318001A1 (de) Verfahren zum stromlosen abscheiden von platin auf silicium
DE1806980A1 (de) Halbleiter-Bauelement
DE2134291A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): BE DE FR GB

17P Request for examination filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): BE DE FR GB

REF Corresponds to:

Ref document number: 2860169

Country of ref document: DE

Date of ref document: 19801218

KL Correction list

Free format text: 82/03

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19830831

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840704

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840718

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Effective date: 19840731

BERE Be: lapsed

Owner name: INTERNATIONAL BUSINESS MACHINES CORP.

Effective date: 19840727

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19890630

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19900330

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19900403

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19900727

GBPC Gb: european patent ceased through non-payment of renewal fee
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT