EP0007579A1 - Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen - Google Patents

Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen Download PDF

Info

Publication number
EP0007579A1
EP0007579A1 EP79102540A EP79102540A EP0007579A1 EP 0007579 A1 EP0007579 A1 EP 0007579A1 EP 79102540 A EP79102540 A EP 79102540A EP 79102540 A EP79102540 A EP 79102540A EP 0007579 A1 EP0007579 A1 EP 0007579A1
Authority
EP
European Patent Office
Prior art keywords
signal
microprocessor
circuit arrangement
test
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP79102540A
Other languages
English (en)
French (fr)
Other versions
EP0007579B1 (de
Inventor
Heinrich Dipl.-Ing. Brunner
Peter Drebinger
Peter Dr. Höhne
Johann Hoisl
Günter Kochanowski
Walter Dipl.-Ing. Wimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to AT79102540T priority Critical patent/ATE1305T1/de
Publication of EP0007579A1 publication Critical patent/EP0007579A1/de
Application granted granted Critical
Publication of EP0007579B1 publication Critical patent/EP0007579B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/097—Supervising of traffic control systems, e.g. by giving an alarm if two crossing streets have green light simultaneously

Definitions

  • the invention relates to a circuit arrangement for monitoring the state of signal systems, in particular road traffic light signal systems, with a comparator device which allows actual signal states supplied by signal transmitters to be compared with predefined test signal states, and with an evaluation device which is only used to determine permissible values
  • a clock pulse sequence is supplied to the actual signal states and which indicates the presence of a fault when determining impermissible actual signal states.
  • a circuit arrangement of the type described above is already known (see magazine “Straday Fundamentalstechnik", Issue 2, 1972, pages 39 to 43).
  • the comparator device is constructed from a number of logic elements which are connected to the signal transmitters in fixed wiring.
  • the signal states of the existing signal transmitters are compared with so-called "hostile" signal images. If a match of the actually existing signal states, that is to say the actual signal states of the relevant signal transmitters, with such a predetermined signal image is determined, this state is evaluated as a faulty state in an appealing signal fuse.
  • the disadvantage here is that due to the individual wiring in accordance with the prevailing circumstances, a changeover or expansion of such a circuit arrangement in adaptation to new or changed conditions is difficult to hear.
  • the invention is therefore based on the object to show a way in which in a circuit arrangement of the type mentioned different signal states can be safely monitored for their admissibility or inadmissibility in a simple manner, without changing the signal states to adapt to changed conditions or an expansion of the signaling system to be monitored, manual wiring work must be carried out in the circuit arrangement in question.
  • test signals indicating the test signal states are recorded in a memory and the signals indicating the actual signal states of the signal transmitters can be processed in at least one microprocessor such that each is an actual one -Signal state indicating signal is compared with all the test signals called up successively from the memory.
  • the invention has the advantage over the known circuit arrangement considered above that a change in the signal states to be monitored by signaling systems in adaptation to changed circumstances or as a result of an extension without the need for manual wiring work in the circuit arrangement monitoring the relevant signal states. Rather, it is sufficient to simply exchange the memory provided for another memory which contains the test signals which are suitable for the respective case.
  • test signals indicating the non-permitted signal states of the signal transmitters are stored in the respective memory. This results in a particularly simple control option for the evaluation device. Otherwise, this enables a positive determination of the presence of impermissible actual signal states of the signal transmitters, which is often desirable for safety reasons.
  • signal transmitters belonging to two separate groups of signal transmitters are expediently provided, a separate microprocessor being provided for processing the signals emitted by the signal transmitters of each group of signal transmitters. This advantageously enables a particularly reliable detection of the actual signal states of the signal transmitters that are present.
  • each microprocessor is permanently assigned a separate memory for recording test signals indicating predetermined test signal states.
  • the monitoring to be carried out can still be carried out when the circuit part containing a microprocessor is inoperative so that it is unable to detect any impermissible actual signal states.
  • the signal transmitters are expediently connected on the output side to inputs of the respective microprocessor via pulse-controlled transmission elements.
  • pulse-controlled transmission elements In this way, there is the advantage of a relatively simple possibility of monitoring the transmission paths between the signal generators and the microprocessors. The proper functioning of the transmission paths can be concluded from the occurrence of pulses on these transmission paths.
  • a particularly simple pulse control is obtained when an AC mains voltage, which is supplied by a mains AC voltage source that feeds the signal transmitters, is used for pulse control of the transmission elements. In this case, no separate pulse control source needs to be provided for the pulse control of the transmission elements.
  • a particularly simple and reliable monitoring of the transmission paths mentioned arises when the between the. pulse pauses from the transmission elements successively emitted signal pulses are monitored for their presence with the aid of the respective microprocessor. During the occurrence of the relevant signal pauses, there must be defined potential relationships on the transmission paths in question which can be easily determined in the respective microprocessor.
  • the respective microprocessor receives a separate test signal can be supplied, upon the recording of which the microprocessor in question has to emit a specific signal.
  • D a - can also advantageously monitor the proper operation of the respective microprocessor in the course of the safe monitoring of the signal states of the signal transmitters, which overall contributes to an increase in the operational reliability of the entire circuit arrangement.
  • the procedure is such that when two microprocessors are used, each microprocessor can trigger the supply of a test signal to the other microprocessor and allow the evaluation of the message signal emitted by this other microprocessor. This advantageously ensures mutual monitoring of the two microprocessors and safe operation of the entire circuit arrangement.
  • test signals are expediently those signal bit - used combinations in which the respective microprocessor outputs a of the permissible in the presence of actual signal states of output clock pulse sequence different output signal without causing the delivery of the presence of a fault indicating alarm signal by the associated evaluation circuit of the respective other microprocessor can be evaluated.
  • the respective test signal bit combinations are to a certain extent intentionally intended to indicate the presence of a malfunction, which the respective microprocessor should also recognize, without, however, triggering the associated evaluation circuit so that it triggers an alarm.
  • the measure in question accommodates the use of conventional evaluation circuits with electromechanical switching elements, which take a relatively long time to trigger span that is on the order of a few milliseconds - while the output signal of the respective microprocessor may occur, for example, within a few microseconds.
  • the respective test signal can expediently be loaded into a register under the control of the respective microprocessor, which is connected on the output side to those inputs of the other microprocessor to which the respective test signal is to be supplied. In this way, a simple, controlled provision of the respective test signals is advantageously achieved.
  • the circuit arrangement shown in the drawing is used to monitor the state of a signaling system, which may in particular be a traffic light signaling system.
  • This signal system includes a number of signal transmitters which, in the present case, may not only emit the actual signaling signs, but also should emit signals corresponding to their signal states, that is to say state signals.
  • These status signals can either be emitted by the signal generators themselves or by signaling elements connected to these signal generators.
  • These detectors can be voltage detectors or current detectors; such notification elements are known per se and need not be further explained here.
  • the status signals emitted by the signal transmitters or by the associated signaling members occur at connections Ea1 to Ean and indicated in the drawing Eb1 to Ebn on.
  • connections Ea1 to Ean and indicated in the drawing Eb1 to Ebn on two groups of corresponding connections are provided in the present case, connections of both groups of connections corresponding to one another being supplied in each case with signal signals corresponding to one another or status signals associated with them. This means that the signal states of the individual signal transmitters are recorded redundantly.
  • Each group of connections Ea1 to Ean or Eb1 to Ebn has at least as many connections as signal transmitters or signaling elements associated therewith are provided within the signaling system to be monitored.
  • logic elements GUa1 to GUan with their one inputs are connected to the connections Ea1 to Ean.
  • logic elements GUb1 to GUbn formed by AND gates, are connected in a corresponding manner with their one inputs.
  • All of the link elements GUa1 to GUan, GUb1 to GUbn just mentioned are connected with their respective other inputs to the output of a clock pulse generator Tg, which makes the link elements transferable in pulses by emitting pulses.
  • the AND gates GUa1 to GUan are connected on the exhaust gas side in each case via OR gates GOa1 to GOan to the one input connections Ea1 to Ean of a first microprocessor MP1.
  • the AND gates GUb1 to GUbn are connected with their outputs via OR gates GOb1 to GObn to the one input connections eb1 to ebn of a second microprocessor MP2.
  • the two microprocessors MP1 and MP2 like each other completely corresponding microprocessors, such as those of the type SAB8048.
  • the OR gates GOal to GOan just mentioned are also connected on the input side to the outputs of the register stages of a first register Reg1, which may be a shift register.
  • This shift register Reg1 is connected with a signal and shift input to an output connection as21 of the microprocessor MP2.
  • the OR gates GOb1 to GObn connected on the output side to the input connections eb1 to ebn of the microprocessor MP2 are connected in a corresponding manner to the outputs of register stages of a register Reg2, which may also be a shift register.
  • This shift register Reg2 is connected with a signal and shift input to an output connection as11 of the microprocessor MP1.
  • a program memory and a data memory are associated with each of the two microprocessors MP1, MP2.
  • the microprocessor MP1 is connected with an input terminal em11 to the associated program memory ROM1, which is a read-only memory and which can be programmable if necessary.
  • the microprocessor MP1 With an input connection em12, the microprocessor MP1 is connected to an associated data memory RAM1, which may also be a permanent memory or a memory with random access that is protected against power failure.
  • the other microprocessor MP2 is connected in a corresponding manner via an input connection em21 to its associated program memory ROM2 and via an input connection em22 to its associated data memory RAM2. The same applies to these two memories ROM2 and RAM2 as to the memory associated with the microprocessor MP1.
  • a separate evaluation device US1 or US2 is permanently associated with each of the two microprocessors MP1, MP2.
  • the evaluation device US1 is connected on the input side to an output connection am1 of the microprocessor MP1.
  • the evaluation device US2 is connected on the input side to an output connection am2 of the microprocessor MP2.
  • These two evaluation devices may each contain an electromechanical device, such as a relay R1 or a relay R2, which is excited by the respective microprocessor in the presence of a signal indicating a malfunction. As already indicated above, it is necessary for the relays in question to be energized for the respective signal to have a certain minimum duration.
  • the two evaluation devices Us1 and Us2 control, as is indicated schematically in the drawing, a monitoring circuit in which, for example, a power supply unit Svg for the signal generators mentioned above may be located. As indicated in the drawing, there are normally closed contacts r1 and r2 of the mentioned relays R1 and R2 of the two evaluation devices Us1, Us2 in this monitoring circuit.
  • the excitation circuit mentioned is interrupted when at least one of these two relays is energized, whereupon the voltage supply device Svg can interrupt the voltage supply to the signal transmitters.
  • the microprocessor MP1 is connected with an output connection as12 to an input connection es21 of the microprocessor MP2, which is on the other hand, is connected via an output connection as22 to an input connection es11 of the microprocessor MP1.
  • the microprocessor MP1 is connected with an input terminal es12 to the output terminal am2 of the microprocessor MP2, which is connected with an input terminal es22 to the output terminal am1 of the microprocessor MP1. Control processes are carried out via these connections of the two microprocessors MP1 and MP2, which will be discussed in more detail below.
  • the respective microprocessor MP1 or MP2 emits a clock pulse sequence from its output connection am1 or am2 when the respective actual signal state is recognized as a permissible actual signal state.
  • the respective clock pulse sequence is then fed to the associated evaluation device Us1 or Us2, which does not signal a fault message when such a clock pulse sequence occurs.
  • the above-mentioned comparison processes which the respective microprocessor executes can be carried out between signals indicating the actual signal states on the one hand and test signals indicating unauthorized signal states or test signals merely indicating approved signal states on the other hand.
  • the relevant comparison processes can be carried out with the aid of the arithmetic unit contained in the respective microprocessor.
  • each actual signal state is repeated several times all test signal states compared.
  • the signals indicating the individual actual signal states of the signal transmitters are now not supplied as permanent signals to the corresponding input connections of the microprocessors, but rather these signals are supplied via the pulse-controlled AND gates GUa1 to GUan or GUb1 to GUbn. Accordingly, characteristic pulses for the respective actual signal states occur at the corresponding input connections of the two microprocessors. In contrast, pulse gaps occur between these pulses.
  • the organization may now be such that the microprocessors can also determine the presence of such pulse pauses and, from the non-occurrence of such pulse pauses, can conclude that there is an incorrect transmission path for the signals indicating the actual signal states.
  • the respective microprocessor with a separate test signal for the duration of at least one of the aforementioned pulse pauses.
  • This is done via the shift registers Reg1, Reg2.
  • the shift register Reg1 is associated with the microprocessor MP1 and the shift register Reg2 is associated with the microprocessor MP2.
  • the shift register Reg1 is loaded by the microprocessor MP2 with test signal bits which form the separate test signal and which the microprocessor MP2 may emit from its output connection as21.
  • the shift register Reg2 is loaded in a corresponding manner with test signal bits from the output connection as11 of the microprocessor MP1. The relevant charging processes do not need to be carried out at the same time.
  • the respective reporting signal is recorded and evaluated by the other microprocessor in each case - ie by the microprocessor which previously triggered the test signal.
  • the output connections am1 and am2 of the two microprocessors are connected to the input connection es22 and es12 of the other microprocessor.
  • this microprocessor MP2 may be informed that a test signal is supplied to the microprocessor MP2 between the output terminal as12 of the microprocessor MP1 and the input terminal es21 of the microprocessor MP2.
  • this microprocessor MP1 will be informed via the control line between the output connection as22 of the microprocessor MP2 and the input connection es11 of the microprocessor MP1 that a corresponding test signal has been fed to it on the input side. It is also possible, however, for the respective control microprocessor to be informed via the relevant control lines that it is receiving an output signal to be evaluated from the other microprocessor (at the input connection es12 of the microprocessor MP1 or at the input connection es22 of the microprocessor MP2). . In this way, each of the two microprocessors can be used to monitor whether the other microprocessor generates the associated message signal in response to the test signal supplied to it on the input side.
  • the monitoring microprocessor can issue a corresponding fault message submit and initiate the response of its associated evaluation device.
  • These monitoring measures then ensure particularly reliable monitoring of the signal states of the signal detectors, which emit the signals characteristic of their signal states to the connections Ea1 to Ean and Eb1 to Ebn mentioned.
  • the respective microprocessor sends a corresponding message signal to its associated evaluation device which - since the message signal in question occurs for a sufficiently long time - now responds and thus reports the presence of a fault.
  • the power supply device Svg of the signal transmitters can be switched off, so that the signal transmitters are then de-energized.
  • the signal transmitters it is also possible in this case for the signal transmitters to perform a certain predetermined emergency operation, e.g. a blinking operation.
  • microprocessors MP1, MP2 which the microprocessors execute sequentially have been considered.
  • the microprocessors MP1, MP2 are associated with the program memories ROM1 and ROM2 already mentioned above.
  • the data controlling the execution of the above-mentioned operating processes are stored in these program memories, which the respective microprocessor calls up in succession with the aid of the program step counter contained therein, in order then to carry out corresponding control processes.
  • the pulse-wise actuation of the mentioned AND gates GUa1 to GUan, GUb1 to GUbn from the clock pulse generator Tg takes place in the cycle of an AC mains voltage, which is supplied by a mains AC voltage source that feeds the signal generators.
  • the mentioned AND gates can trigger impulses driving in pulses in a time sequence of 20 ms or 10 ms, for example at bull crossings of the relevant mains alternating voltage.

Abstract

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtsignalanlagen. Dabei sollen auf einfache Weise unterschiedliche Signalzustände auf ihre Zulässigkeit oder Nichtzulässigkeit sicher überwacht werden können, ohne daß bei einer Veränderung der Signalzustände in Anpassung an veränderte Gegebenheiten oder bei einer Erweiterung der zu überwachenden Signalanlage manuelle Verdrahtungsarbeiten auszuführen sind. Zu diesem Zweck werden Prüfsignalzustände angebende Prüfsignale die in einem Speicher festgehalten sind, mit die jeweils vorliegenden Ist-Signalzustände der Signalgeber angebenden Signalen in wenigstens einem Mikroprozessor derart verarbeitet, daß jedes einen Ist-Signalzustand angebende Signal mit sämtlichen schrittweise nacheinander aus dem Speicher abgerufenen Prüfsignalen verglichen wird. Die Hauptanwendung der Erfindung liegt auf dem Gebiet der Überwachung von Straßenverkehrs-Lichtsignalanlagen.

Description

  • Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtzignalanlagen, mit einer Vergleichereinrichtung, die von Signalgebern jeweils gelieferte Ist-Signalzustände mit vorgegebenen Prüfsignalzuständen zu vergleichen gestattet, und mit einer Auswerteeinrichtung, der lediglich bei Ermittelung von zulässigen Ist-Signalzuständen eine Taktimpulsfolge zugeführt wird und die bei Ermittelung von unzulässigen Ist-Signalzuständen das Vorliegen einer Störung anzeigt.
  • Eine Schaltungsanordnung der vorstehend bezeichneten Art ist bereits bekannt (siehe Zeitschrift "Straßenverkehrstechnik", Heft 2, 1972, Seiten 39 bis 43). Bei dieser bekannten Schaltungsanordnung ist die Vergleichereinrichtung aus einer Anzahl von Verknüpfungsgliedern aufgebaut, die in fester Verdrahtung mit den Signalgebern verbunden sind. Mit Hilfe dieser fest verdrahteten Verknüpfungsglieder werden dann die Signalzustände der vorhandenen Signalgeber mit sogenannten "feindlichen" Signalbildern verglichen. Wird eine Übereinstimmung der tatsächlich vorliegenden Signalzustände, also der Ist-Signalzustände der betreffenden Signalgeber mit einem derartigen vorgegebenen Signalbild ermittelt, so wird dieser Zustand als fehlerhafter Zustand in einer ansprechenden Signalsicherung ausgewertet. Von Nachteil dabei ist, daß infolge der individuellen Verdrahtung entsprechend den jeweils vorliegenden Gegebenheiten eine Umstellung bzw. Erweiterung einer derartigen Schaltungsanordnung in Anpassung an neue bzw. geänderte Verhältnisse nur schwierig vernehmbar sind.
  • Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs genannten Art auf einfache Weise unterschiedliche Signalzustände auf ihre Zulässigkeit oder Nichtzulässigkeit sicher überwacht werden können, ohne daß bei einer Veränderung der Signalzustände in Anpassung an veränderte Gegebenheiten oder bei einer Erweiterung der zu überwachenden Signalanlage manuelle Verdrahtungsarbeiten in der betreffenden Schaltungsanordnung auszuführen sind.
  • Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch, daß die Prüfsignalzustände angebende Prüfsignale in einem Speicher festgehalten und mit die jeweils vorliegenden Ist-Signalzustände der Signalgeber angebenden Signalen in wenigstens einem Mikroprozessor derart ' verarbeitbar sind, daß jedes einen Ist-Signalzustand angebende Signal mit sämtlichen schrittweise nacheinander aus dem Speicher abgerufenen Prüfsignalen verglichen wird.
  • Die Erfindung bringt gegenüber der oben betrachteten bekannten Schaltungsanordnung den Vorteil mit sich, daß bei einer Veränderung der zu überwachenden Signalzustände von Signalanlagen in Anpassung an veränderte Gegebenheiten oder infolge einer Erweiterung ohne die Ausführung von manuellen Verdrahtungearbeiten in der die betreffenden Signalzustände überwachenden Schaltungsanordnung ausgekommen werden kann. Es genügt vielmehr, lediglich den vorgesehenen Speicher gegen einen anderen Speicher auszutauschen, der die für den jeweiligen Fall in Frage kommenden Prüfsignale gespeichert enthält.
  • Zweckmäßigerweise sind in dem jeweiligen Speicher lediglich die nicht zugelassenen Signalzustände der Signalgeber angebende Prüfsignale gespeichert. Dadurch-ergibt sich eine besonders einfache Steüerungsmöglichkeit der Auswerteeinrichtung. Im übrigen ist auf diese Weise eine positive Feststellung des Vorliegensvon unzulässigen Ist-Signalzuständen der Signalgeber ermöglicht, was gerade aus sicherungstechnischen Gründen häufig erwünscht ist.
  • Zur Erfassung der die Ist-Signalzustände angebenden Signale sind zweckmäßigerweise zu zwei gesonderten Gruppen von Signalgebern gehörende Signalgeber vorgesehen, wobei für die Verarbeitung der von den Signalgebern jeder Gruppe von Signalgebern abgegebenen Signale ein gesonderter Mikroprozessor vorgesehen ist. Hierdurch ist in vorteilhafter Weise eine besonders sichere Erfassung der jeweils vorliegenden Ist-Signalzustände der Signalgeber ermöglicht.
  • Eine weitere Steigerung in der Sicherheit der Überwachung des Zustands von Signalanlagen ergibt sich dann, wenn bei der zuvor betrachteten zweckmäßigen Maßnahme jedem Mikroprozessor ein gesonderter Speicher für die Aufnahme von vorgegebene Prüfsignalzustände angebenden Prüfsignalen fest zugeordnet ist. In diesem Fall kann nämlich die vorzunehmende Überwachung auch dann noch durchgeführt werden, wenn der den einen Mikroprozessor enthaltende Schaltungsteil außer Funktion ist, so daß er keine unzulässigen Ist-Signalzustände zu erkennen vermag.
  • Zweckmäßigerweise sind die Signalgeber ausgangsseitig über impulsgesteuerte Übertragungsglieder mit Eingängen des jeweiligen Mikroprozessors verbunden. Auf diese Weise ergibt sich der Vorteil einer relativ einfachen Möglichkeit der Überwachung der Übertragungswege zwischen den Signalgebern und den Mikroprozessoren. Das einwandfreie Funktionieren der Übertragungswege kann aus dem Auftreten von Impulsen auf diesen Übertragungswegen geschlossen werden.
  • Eine besonders einfache Impulssteuerung ergibt sich dann, wenn zur Impulssteuerung der Übertragungsglieder eine Netzwechselspannung dient, die von einer die Signalgeber speisenden Netzwechselspannungsquelle geliefert wird. In diesem Fall braucht dann keine gesonderte Impulssteuerquelle für die Impulssteuerung der Übertragungsglieder vorgesehen zu werden.
  • Eine besonders einfache und sichere Überwachung der erwähnten Übertragungswege ergibt sich dann, wenn die zwischen den . von den Übertragungsgliedern aufeinanderfolgend abgegebenen Signalimpulsen liegenden Impulspausen mit Hilfe des jeweiligen Mikroprozessors auf ihr Vorhandensein überwacht werden. Während des Auftretens der betreffenden Signalpausen haben nämlich auf den in Frage kommenden Übertragungswegen definierte Potentialverhältnisse zu herrschen, die in dem jeweiligen Mikroprozessor einfach feststellbar sind.
  • Während der Dauer zumindest einer solchen Impulspause ist dem jeweiligen Mikroprozessor ein gesondertes Prüfsignal zuführbar, auf dessen Aufnahme hin der betreffende Mikroprozessor ein bestimmtes Meldesignal abzugeben hat. Da- durch läßt sich in vorteilhafter Weise auch der einwandfreie Betrieb des jeweiligen Mikroprozessors im Zuge der sicheren Überwachung der Signalzustände der Signalgeber überwachen, was insgesamt zu einer Erhöhung der Betriebssicherheit der gesamten Schaltungsanordnung beiträgt.
  • ZweckmäBigerweise geht man in dem gerade betrachteten Zusammenhang so vor, daß bei Verwendung von zwei Mikroprozessoren jeder Mikroprozessor die Zuführung eines Prüfsignals zu dem jeweils anderen Mikroprozessor auszulösen und die Auswertung des von diesem anderen Mikroprozessor jeweils abgegebenen Meldesignals vorzunehmen erlaubt. Dadurch sind in vorteilhafter Weise eine gegenseitige Überwachung der beiden Mikroprozessoren und eine sichere Betriebsweise der gesamten Schaltungsanordnung sichergestellt.
  • Als Prüfsignale werden zweckmäßigerweise solche Signalbit- kombinationen verwendet, bei denen der jeweilige Mikroprozessor ein von der bei Vorliegen zulässiger Ist-Signalzustände abgegebenen Taktimpulsfolge verschiedenes Ausgangssignal abgibt, welches ohne die Abgabe eines das Vorliegen einer Störung anzeigenden Meldesignals durch die zugehörige Auswerteschaltung zu bewirken von dem jeweils anderen Mikroprozessor auswertbar ist. Dies bedeutet, daß die jeweiligen Prüfsignalbitkombinationen gewissermaßen absichtlich das Vorliegen eines Störungsfalls angeben sollen, den der jeweilige Mikroprozessor auch erkennen soll, ohne indessen die zugehörige Auswerteschaltung so anzusteuern, daß diese einen Alarm auslöst. Die betreffende Maßnahme kommt dabei der Verwendung von herkömmlichen Auswerteschaltungen mit elektromechanischen Schaltgliedern entgegen, die für ihre Auslösung eine relativ lange Zeitspanne benötigen, die in der Größenordnung von einigen Millisekunden liegt - während das Auftreten des genannten Ausgangssignals des jeweiligen Mikroprozessors beispielsweise innerhalb einiger Mikrosekunden erfolgen mag.
  • Zweckmäßigerweise ist das jeweilige Prüfsignal unter Steuerung durch den jeweiligen Mikroprozessor in ein Register ladbar, welches ausgangsseitig mit denjenigen Eingängen des jeweils anderen Mikroprozessors verbunden ist, dem das jeweilige Prüfsignal zuzuführen ist. Dadurch ist in vorteilhafter Weise eine einfache gesteuerte Bereitstellung der jeweiligen Prüfsignale erreicht.
  • Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.
  • Die in der Zeichnung dargestellte Schaltungsanordnung dient zur Überwachung des Zustands einer Signalanlage, bei der es sich insbesondere um eine Straßenverkehrs-Lichtsignalanlage handeln mag. Zu dieser Signalanlage gehört eine Anzahl von Signalgebern, die im vorliegenden Fall nicht nur die eigentlichen Signalisierungszeichen abgeben mögen, sondern die auch ihren Signalzuständen entsprechende Signale, also Zustandssignale, abgeben sollen. Diese Zustandssignale können dabei entweder von den Signalgebern selbst oder von mit diesen Signalgebern verbundenen Meldegliedern abgegeben werden. Bei diesen Meldegliedern kann es sich um Spannungs-Meldeglieder oder um Strom-Meldeglieder handeln; derartige Meldeglieder sind an sich bekannt und brauchen hier an sich nicht weiter erläutert zu werden.
  • Die von den Signalgebern bzw. von den diesen zugehörigen Meldegliedern abgegebenen Zustandssignale treten an in der Zeichnung angedeuteten Anschlüssen Ea1 bis Ean sowie Eb1 bis Ebn auf. Wie ersichtlich, sind im vorliegenden Fall zwei Gruppen von entsprechenden Anschlüssen vorgesehen, wobei einander entsprechenden Anschlüssen beider Gruppen von Anschlüssen jeweils von einander entsprechenden Signalgebern bzw. von diesen zugehörigen Meldegliedern Zustandssignale zugeführt werden. Dies bedeutet, daß eine redundante Erfassung der Signalzustände der einzelnen Signalgeber erfolgt. Jede Gruppe von Anschlüssen Ea1 bis Ean bzw. Eb1 bis Ebn weist dabei zumindest soviele Anschlüsse auf, wie Signalgeber bzw. diesen zugehörige Meldeglieder innerhalb der zu überwachenden Signalanlage vorgesehen sind.
  • An den Anschlüssen Ea1 bis Ean sind im vorliegenden Fall durch UND-Glieder gebildete Verknüpfungsglieder GUa1 bis GUan mit ihren einen Eingängen angeschlossen. An den Anschlüssen Eb1 bis Ebn sind in entsprechender Weise durch UND-Glieder gebildete Verknüpfungsglieder GUb1 bis GUbn mit ihren einen Eingängen angeschlossen. Sämtliche gerade erwähnten Verknüpfungsglieder GUa1 bis GUan, GUb1 bis GUbn sind mit ihrem jeweils anderen Eingang am Ausgang eines Taktimpulsgenerators Tg angeschlossen, der mit der Abgabe von Impulsen die Verknüpfungsglieder jeweils impulsweise übertragungsfähig macht. Auf die damit zusammenhängenden Vorgänge wird weiter unten noch eingegangen werden.
  • Die UND-Glieder GUa1 bis GUan sind ausgegaseitig jeweils über ODER-Glieder GOa1 bis GOan an den einen Eingangsanschlüssen Ea1 bis Ean eines ersten Mikroprozessors MP1 angeschlossen. In entsprechender Weise sind die UND-Glieder GUb1 bis GUbn mit ihren Ausgängen über ODER-Glieder GOb1 bis GObn an den einen Eingangsanschlüssen eb1 bis ebn-eines zweiten Mikroprozessors MP2 angeschlossen. Die beiden Mikroprozessoren MP1 und MP2 mögen völlig einander entsprechende Mikroprozessoren sein, wie solche des Typs SAB8048.
  • Die gerade erwähnten ODER-Glieder GOal bis GOan sind eingangsseitig ferner an den Ausgängen der Registerstufen eines ersten Registers Reg1 angeschlossen, bei dem es sich um ein Schieberegister handeln mag. Dieses Schieberegister Reg1 ist mit einem Signal- und Schiebeeingang an einem Ausgangsanschluß as21 des Mikroprozessors MP2 angeschlossen. Die mit den Eingangsanschlüssen eb1 bis ebn des Mikroprozessors MP2 ausgangsseitig verbundenen ODER-Glieder GOb1 bis GObn sind in entsprechender Weise an den Ausgängen von Registerstufen eines Registers Reg2 angeschlossen, welches ebenfalls ein Schieberegister sein mag. Dieses Schieberegister Reg2 ist mit einem Signal- und Schiebeeingang an einem Ausgangsanschluß as11 des Mikroprozessors MP1 angeschlossen.
  • Jedem der beiden Mikroprozessoren MP1, MP2 sind ein Programmspeicher und ein Datenspeicher zugehörig. So ist der Mikroprozessor MP1 mit einem Eingangsanschluß em11 mit dem ihm zugehörigen Programmspeicher ROM1 verbunden, der ein Lesespeicher ist und der gegebenenfalls programmierbar sein kann. Mit einem Eingangsanschluß em12 ist der Mikroprozessor MP1 mit einem ihm zugehörigen Datenspeicher RAM1 verbunden, der ebenfalls ein Festspeicher oder ein gegen Stromausfall gesicherter Speicher mit wahlfreiem Zugriff sein mag. Der andere Mikroprozessor MP2 ist in entsprechender Weise über einen EingangsanschluB em21 mit seinem zugehörigen Programmspeicher ROM2 und über einen Eingangsanschluß em22 mit seinem zugehörigen Datenspeicher RAM2 verbunden. Bezüglich dieser beiden Speicher ROM2 und RAM2 gilt dasselbe wie bezüglich der dem Mikroprozessor MP1 zugehörigen Speicher.
  • Jedem der beiden Mikroprozessoren MP1, MP2 ist eine gesonderte Auswerteeinrichtung US1 bzw. US2 fest zugehörig. Die Auswerteeinrichtung US1 ist eingangsseitig an einem Ausgangsanschluß am1 des Mikroprozessors MP1 angeschlossen. Die Auswerteeinrichtung US2 ist eingangsseitig an einem Ausgangsanschluß am2 des Mikroprozessors MP2 angeschlossen. Diese beiden Auswerteeinrichtungen mögen jeweils eine elektromechanische Einrichtung, wie ein Relais R1 bzw. ein Relais R2, enthalten, welches bei Vorliegen eines einen Störungszustand anzeigenden Meldesignals von dem jeweiligen Mikroprozessor her erregt wird. Wie oben bereits angedeutet, ist es für das Erregen der betreffenden Relais jedoch erforderlich, daß das jeweilige Meldesignal eine gewisse Mindestdauer besitzt.
  • Die beiden Auswerteeinrichtungen Us1 und Us2 steuern, wie dies in der Zeichnung schematisch angedeutet ist, einen Überwachungsatromkreis, in welchem beispielsweise ein Stromversorgungsgerät Svg für die oben erwähnten Signalgeber liegen mag. Wie in der Zeichnung angedeutet, liegen in diesem Überwachungsstromkreis Ruhekontakte r1 bzw. r2 der erwähnten Relais R1 bzw. R2 der beiden Auswerteeinrichtungen Us1, Us2. Mit Erregen wenigstens eines dieser beiden Relais ist der erwähnte Überrrachungsstromkreis unterbrochen, woraufhin das Spannungsversorgungsgerät Svg die Spannungsversorgung der Signalgeber unterbrechen kann.
  • Neben den bisher betrachteten Schaltungselementen und Verbindungen zwischen den in der Zeichnung dargestellten Schaltungselementen existieren noch einige weitere Schaltungsverbindungen zwischen den beiden Mikroprozessoren MP1 und MP2 selbst. So ist der Mikroprozessor MP1 mit einem Ausgangsanschluß as12 mit einem Eingangsanschluß es21 des Mikroprozessors MP2 verbunden, der seinerseits über einen Ausgangsanschluß as22 mit einem Eingangsanschluß es11 des Mikroprozessors MP1 verbunden ist. Außerdem ist der Mikroprozessor MP1 mit einem-Eingangsanschluß es12 am Ausgangsanschluß am2 des Mikroprozessors MP2 angeschlossen, der mit einem Eingangsanschluß es22 am Ausgangsanschluß am1 des Mikroprozessors MP1 angeschlossen ist. Über diese Verbindungen der beiden Mikroprozessoren MP1 und MP2 werden Steuerungsvorgänge ausgeführt, auf die weiter unten noch näher eingegangen werden wird.
  • Nunmehr sei die ArbeitsweiSe der in der Sahaltnngsanordnung dargestellten und vorstehend erläuterten Schaltungsanordnung näher betrachtet. Dazu sei zunächst davon ausgegangen, daß an den Anschlüssen Ea1 bis Ean einerseits und an den Anschlüssen Eb1 bis Ebn andererseits jeweils zulässige Ist-Signalzustände kennzeichnende Signale auftreten. Diese Signale werden in dem jeweils zugehörigen Mikroprozessor MP1 mit Prüfsignalzustände angebenden Prüfsignalen verglichen, die in dem jeweils zugehörigen Datenspeicher RAM1 bzw. RAM2 enthalten sind. Die Organisation ist dabei so getroffen, daß jeder Mikroprozessor die ihm eingangsseitig zugeführten, die jeweiligen Ist-Signalzustände angebenden Signale mit sämtlichen Prüfsignalen nacheinander vergleicht, die aus seinem zugehörigen Datenspeicher RAM1 bzw. RAM2 abgerufen werden. Im Zuge dieses schrittweisen Vergleichs gibt der jeweilige Mikroprozessor MP1 bzw. MP2 von seinem Ausgangsanschluß am1 bzw. am2 eine Taktimpulsfolge ab, wenn der jeweilige Ist-Signalzustand als zulässiger Ist-Signalzustand erkannt wird. Die jeweilige Taktimpulsfolge wird dann der zugehörigen Auswerteeinrichtung Us1 bzw. Us2 zugeführt, die auf das Auftreten einer solchen Taktimpulsfolge hin keine Störungsmeldung signalisiert.
  • Die vorstehend erwähnten Vergleichsvorgänge, die der jeweilige Mikroprozessor ausführt, können dabei zwischen die Ist-Signalzustände angebenden Signalen einerseits und nicht zugelassene Signalzustände angebenden Prüfsignalen oder lediglich zugelassene Signalzustände angebenden Prüfsignalen andererseits durchgeführt werden. Die betreffenden Vergleichsvorgänge können dabei mit Hilfe des in dem jeweiligen Mikroprozessor enthaltenen Rechenwerkes durchgeführt werden. Mit Rücksicht darauf, daß sich die Ist-Signalzustände nur in relativ großen Zeitabständen ändern, und mit Rücksicht darauf, daß die Anzahl der unterschiedlichen Prüfsignalzustände im allgemeinen nicht sehr hoch sein wird, wird mit den.derzeit bereits verfügbaren Mikroprozessoren jeder Ist-Signalzustand mehrmals mit sämtlichen Prüfsignalzuständen verglichen.
  • Wie oben erläutert, werden die die einzelnen Ist-Signalzustände der Signalgeber angebenden Signale nun nicht als Dauersignale den entsprechenden Eingangsanschlüssen der Mikroprozessoren zugeführt, sondern diese Signale werden vielmehr über die impulsgesteuerten UND-Glieder GUa1 bis GUan bzw. GUb1 bis GUbn zugeführt. Demgemäß treten an den entsprechenden Eingangsanschlüssen der beiden Mikroprozessoren für die jeweiligen Ist-Signalzustände charakteristische Impulse auf. Zwischen diesen Impulsen treten hingegen jeweils Impulslücken auf. Die Organisation mag nun so getroffen sein, daß die Mikroprozessoren auch das Vorhandensein derartiger Impulspausen feststellen können und aus dem Nichtauftreten derartiger Impulspausen auf das Vorliegen eines fehlerhaften Ubertragungsweges der die Ist-Signalzustände angebenden Signale schließen können. Diese Überxachungsvorgänge können dabei im Anschluß an die erwähnten Vergleichsvorgänge vorgenommen werden, die zwischen dem Auftreten von zwei aufeinanderfolgenden Impulsen-der von den erwähnten UND-Gliedern abgegebenen Impulse durchgeführt werden können. Die betreffende Überprüfung der erwähnten Impulspausen setzt indessen voraus, daß das während des Auftretens dieser Impulspausen vorhandene Potential verschieden ist von dem Potential, das bei Auftreten eines Impulses auftritt. Da eine solche Unterscheidungsmöglichkeit normalerweise lediglich dann gegegen ist, wenn Impulse auftreten, die kennzeichnend sind für das Vorliegen von Ist-Signalzuständen mit hohen Signalpegeln, wird zweckmäßigerweise die gerade erwähnte Überprüfung auf den Fall beschränkt, daß Ist-Signalzustände mit derartigen Signalpegeln auftreten.
  • Wie oben bereits ausgeführt, ist es mit Hilfe der Schaltungsanordnung gemäß der Erfindung möglich, während der Dauer zumindest einer der zuvor erwähnten Impulspausen dem jeweiligen Mikroprozessor ein gesondertes Prüfsignal zuzuführen. Dies geschieht über die Schieberegister Reg1, Reg2. Das Schieberegister Reg1 ist dem Mikroprozessor MP1 zugehörig, und das Schieberegister Reg2 ist dem Mikroprozessor MP2 zugehörig. Das Schieberegister Reg1 wird von dem Mikroprozessor MP2 her mit das gesonderte Prüfsignal bildenden Prüfsignalbits geladen, die der Mikroprozessor MP2 von seinem Ausgangsanschluß as21 abgeben mag. Das Schieberegister Reg2 wird in entsprechender Weise mit Prüfsignalbits vom Ausgangsanachluß as11 des Mikroprozessors MP1 geladen. Die betreffenden Ladevorgänge brauchen dabei nicht gleichzeitig ausgeführt zu werden. Es genügt vielmehr, wenn lediglich eines der Schieberegister mit einem Prüfsignal geladen wird. Als Prüfsignal wird im vorliegenden Fall ein solches Signal verwendet, auf dessen Aufnahme durch den jeweiligen Mikroprozessor hin dieser ein ganz bestimmtes Meldesignal abzugeben hat. Es wird also mit dem jeweiligen Prüfsignal dem in Frage kommenden Mikroprozessor gewissermaßen ein nicht zulässiger Ist-Signalzustand vorgetäuscht. Die Abgabe des erwähnten Meldesignals hat im übrigen zur Folge, daß die normalerweise von dem jeweiligen Mikroprozessor ausgangsseitig abgegebene Taktimpulsfolge dann nicht abgegeben wird. Die zeitlichen Verhältnisse sind dabei jedoch so gewählt, daß die dem jeweiligen Mikroprozessor zugehörige Auswerteeinrichtung Us1 bzw. Us2 auf das Auftreten des jeweiligen Meldesignals noch nicht anspricht. Das jeweilige Meldesignal wird jedoch von dem jeweils anderen Mikroprozessor aufgenommen und ausgewertet - d.h. von demjenigen Mikroprozessor, der zuvor die Abgabe des Prüfsignals ausgelöst hat. Zu diesem Zweck sind die Ausgangsanschlüsse am1 bzw. am2 der beiden Mikroprozessoren mit dem Eingangsanachluß es22 bzw. es12 des jeweils anderen Mikroprozessors verbunden. Über die zwischen dem Ausgangsanachluß as12 des Mikroprozessors MP1 und dem Eingangsanachluß es21 des Mikroprozessors MP2 mag diesem Mikroprozessor MP2 im vorliegenden Fall gemeldet werden, daß ihm eingangsseitig ein Prüfsignal zugeführt wird. In entsprechender Weise wird über die Steuerleitung zwischen dem Ausgangsannschluß as22 des Mikroprozessors MP2 und dem Eingangsanachluß es11 des Mikroprozessors MP1 diesem Mikroprozessor MP1 gemeldet werden, daß ihm eingangsseitig ein entsprechendes Prüfsignal zugeführt worden ist. Es ist aber auch möglich, daß über die betreffenden Steuerleitungen dem jeweils angesteuerten Mikroprozessor gemeldet wird, daß er von dem jeweils anderen Mikroprozessor her ein zu bewertendes Ausgangssignal zugeführt erhält (und zwar am Eingangsanschluß es12 des Mikroprozessors MP1 bzw. am Eingangsanachluß es22 des Mikroprozessors MP2). Dadurch kann mit Hilfe jedes der beiden Mikroprozessoren überwacht werden, ob der jeweils andere Mikroprozessor auf das ihm eingangsseitig zugeführte Prüfsignal hin das dazugehörige Meldesignal erzeugt. Wird das Auftreten eines solchen Meldesignals nicht ermittelt, so kann der überwachende Mikroprozessor eine entsprechende Störungsmeldung abgeben und das Ansprechen seiner zugehörigen Auswerteeinrichtung veranlassen. Durch diese Überwachungsmaßnahmen ist dann eine besonders sichere Überwachung der Signalzustände der Signalmelder gewährleistet, die die für ihre Signalzustände charakteristischen Signale an die genannten Anschlüsse Ea1 bis Ean bzw. Eb1 bis Ebn abgeben.
  • Im Zuge der vorstehenden Erläuterung der Arbeitsweise der in der Zeichnung dargestellten Schaltungsanordnung ist angenommen worden, daß jeweils zulässige Ist-Signalzustände bei den Signalgebern vorliegen. Wenn nun ein nicht zulässiger Ist-Signalzustand auftritt, dann wird dies durch jeden der beiden vorgesehenen MIkroprozessoren MP1 und MP2 im Zuge der Durchführung der jeweiligen Vergleichsvorgänge ermittelt. Wenn in dem dem jeweiligen Mikroprozessor zugehörigen Datenspeicher lediglich für die zulässigen Ist-Signalzustände charakteristische Prüfsignalzustände gespeichert sind, dann wird im Zuge der betreffenden Vergleichsvorgänge eine Nichtübereinstimmung zwischen dem vorliegenden Ist-Signalzustand und sämtlichen Prüfsignalzuständen ermittelt. Wenn in dem dem jeweiligen Mikroprozessor zugehörigen Datenspeicher hingegen die nicht zugelassenen Signalzustände der Signalgeber angebende Prüfsignale gespeichert sind, dann wird in diesem Fall eine Übereinstimmung zwischen dem vorliegenden Ist-Signalzustand und einem der Prüfsignale ermittelt. In jedem Falle gibt der jeweilige Mikroprozessor ein entsprechendes Meldesignal an seine zugehörige Auswerteeinrichtung ab, die - da das betreffende Meldesignal hinreichend lange auftritt - nunmehr anspricht und damit das Vorliegen einer Störung meldet. Wie oben bereits angedeutet, kann in diesem Fall das Stromversorgungsgerät Svg der Signalgeber abgeschaltet werden, so daß die Signalgeber dann stromlos werden. Es ist aber auch möglich, in diesem Fall die Signalgeber einen bestimmten vorgegebenen Notbetrieb, z.B. einen Blinkbetrieb, ausführen zu lassen.
  • Abschließend sei noch bemerkt, daß im vorstehenden unterschiedliche Betriebsweisen der Mikroprozessoren MP1, MP2 betrachtet worden sind, die die Mikroprozessoren sequentiell ausführen. Um diese Betriebsweisen ausfUhren zu können, sind den Mikroprozessoren MP1, MP2 die oben bereits erwähnten Programmspeicher ROM1 bzw. ROM2 zugehörig. In diesen Programmspeichern sind die die Durchführung der erwähnten Betriebsvorgänge steuernden Daten abgespeichert, die der jeweilige Mikroprozessor mit Hilfe des in ihm enthaltenen Programmschrittzählers nacheinander aufruft, um dann entsprechende Steuerungsvorgänge auszuführen. Überdies sei noch angemerkt, daß die impulsweise Ansteuerung der erwähnten UND-Glieder GUa1 bis GUan, GUb1 bis GUbn von dem Taktimpulsgenerator Tg her im Takte einer Netzwechselspannung erfolgt, die von einer die Signalgeber speisenden Netzwechselspammngsquelle geliefert wird. Bei der häufig benutzten 50-Hz-Netzwechselspannung für die Speisung der Signalgeber können die erwähnten UND-Glieder impulsweise ansteuernde Impulse in einer zeitlichen Folge von 20 ms oder 10 ms auftreten, und zwar beispielsweise an Bulldurchgängen der betreffenden Netzwechselspannung.

Claims (11)

1. Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtsignalanlagen, mit einer Vergleichereinrichtung, die von Signalgebern jeweils gelieferte Ist-Signalzustände mit vorgegebenen Prüfsignalzuständen zu vergleichen gestattet, und mit einer Auswerteeinrichtung, der lediglich bei Ermittelung von zulässigen Ist-Signalzuständen eine Taktimpulsfolge zugeführt wird und die bei Ermittelung von unzulässigen Ist-Signalzuständen das Vorliegen einer Störung anzeigt, dadurch gekennzeichnet, daß die Prüfsignalzustände angebende Prüfsignale in einem Speicher (RAM1; RAM2) festgehalten und mit die jeweils vorliegenden Ist-Signalzustände der Signalgeber angebenden Signalen in wenigstens einem Mikroprozessor (MP1; MP2) derart verarbeitbar sind, daß jedes einen Ist-Signalzuatand angebende Signal mit sämtlichen schrittweise nacheinander aus dem Speicher (RAM1; RAM2) abgerufenen Prüfsignalen verglichen wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß in dem Speicher (RAM1; RAM2) lediglich die nicht zugelassenen Signalzustände der Signalgeber angebende Prüfsignale gespeichert sind.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Erfassung der die Ist-Signalzustände angebenden Signale zu zwei gesonderten Gruppen von Signalgebern gehörende Signalgeber vorgesehen sind und daß für die Verarbeitung der von den Signalgebern jeder Gruppe von Signalgebern abgegebenen Signale ein gesonderter Mikroprozessor (MP1; MP2) vorgesehen ist.
4. Schaltungsanordnung nach Aaspruch 3, dadurch gekennzeichnet , daß jedem Mikroprozessor (MP1; MP2) ein gesonderter Speicher (RAM1; RAM2) für die Aufnahme von vorgegebene Prüfslgnalzustände angebenden Prüfsignalen fest zugeordnet ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Signalgeber ausgangsseitig über impulsgesteuerte Übertragungsglieder (GUa1 - GUan; GUb1 - GUbn) mit Eingängen (ea1 - ean; eb1 - ebn) des jeweiligen Mikroprozessors (MP1; MF2) verbunden sind.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß zur Impnlssteuerung der Übertraguagsglieder (GUal - GUan; GUb1 - GUbn) eine von einer die Signalgeber speisenden Netzwechselspannungaqnelle (Tg) gelieferte Netzwechselspannung dient.
7. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die zwischen von den Übertragungsgliedern (GUa1 - GUan; GUb1- GUbn) aufeinanderfolgend abgegebenen Signalimpulsen liegenden Impulspausen mit Hilfe des.jeweiligen Mikroprozessors (MP1; MP2) auf ihr Vorhandensein überwachbar sind.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß während der Dauer zumindest einer solchen Impulspause dem jeweiligen Mikroprozessor (MP1; MP2) ein gesondertes Prüfsignal zuführbar ist, auf dessen Aufnahme hin der betreffende Mikroprozessor (MP1; MP2) ein bestimmtes Meldesignal abzugeben hat.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet , daß bei Verwendung von zwei Mikroprozessoren (MP1, MP2) jeder Mikroprozessor (MP1; MP2) die Zuführung eines Prüfsignals zu dem jeweils anderen Mikroprozessor (MP2; MP1) auszulösen und die Auswertung des von diesem anderen Mikroprozessor (MP2; MP1) jeweils abgegebenen Meldesignals vorzunehmen erlaubt.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet , daß als Prüfsignale solche Signalbitkombinationen verwendet sind, bei denen der jeweilige Mikroprozessor (MP1; MP2) ein von der bei Vorliegen zulässiger Ist-Sigmlzustände abgegebenen Taktimpulsfolge verschiedenes Ausgangssignal abgibt, welches ohne die Abgabe eines das Vorliegen einer Störung anzeigenden Meldesignals durch die zugehörige Auswerteeinrichtung (Us1; Us2) zu bewirken von dem jeweils anderen Mikroprozessor (MP2; MP1) auswertbar ist.
11. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet , daß das jeweilige Prüfsignal unter Steuerung durch den jeweiligen -Mikroprozessor (MP1; MP2) in ein Register (Reg2;. Reg1) ladbar ist, welches ausgangsseitig mit denjenigen Eingängen (eb1 - ebn; ea1 - ean) des jeweils anderen Mikroprozessors (MP2; MP1) verbunden ist, dem das jeweilige Prüfsignal zuzuführen ist.
EP79102540A 1978-08-01 1979-07-18 Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen Expired EP0007579B1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT79102540T ATE1305T1 (de) 1978-08-01 1979-07-18 Schaltungsanordnung zur ueberwachung des zustands von signalanlagen, insbesondere von strassenverkehrs-lichtsignalanlagen.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2833761 1978-08-01
DE2833761A DE2833761C3 (de) 1978-08-01 1978-08-01 Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtsignalanlagen

Publications (2)

Publication Number Publication Date
EP0007579A1 true EP0007579A1 (de) 1980-02-06
EP0007579B1 EP0007579B1 (de) 1982-06-30

Family

ID=6045963

Family Applications (1)

Application Number Title Priority Date Filing Date
EP79102540A Expired EP0007579B1 (de) 1978-08-01 1979-07-18 Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen

Country Status (4)

Country Link
US (1) US4290136A (de)
EP (1) EP0007579B1 (de)
AT (1) ATE1305T1 (de)
DE (2) DE2833761C3 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137964A2 (de) * 1983-10-17 1985-04-24 Stührenberg, Rolf Vorrichtung zur Signalsicherung bei Lichtzeichenanlagen
EP0172454A1 (de) * 1984-08-01 1986-02-26 Siemens Aktiengesellschaft Überwachungseinrichtung für Verkehrssignalanlagen
DE19716576C1 (de) * 1997-04-21 1999-01-07 Stuehrenberg Gmbh Elektrobau S Verfahren zur Verkehrssignalsteuerung
DE19848405C2 (de) * 1997-04-21 2002-10-10 Stuehrenberg Gmbh Elektrobau S Verfahren zur Verkehrssignalsteuerung

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150372B (en) * 1983-11-25 1986-12-10 Ferranti Plc Lamp failure detector
DE3346009A1 (de) * 1983-12-20 1985-06-27 Müller Verkehrstechnik GmbH, 7306 Denkendorf Lichtsignalsteuersystem fuer verkehrssignalanlagen
AU604804B2 (en) * 1985-09-05 1991-01-03 Adt Services Ag Improvements in and relating to conflict monitor systems
DE3682729D1 (de) * 1985-09-05 1992-01-16 Philips Nv Ueberwachung eines konfliktdetektors fuer verkehrsampeln.
DE3541549A1 (de) * 1985-11-25 1987-05-27 Stuehrenberg Rolf Verfahren und vorrichtung zur signalsicherung in lichtzeichenanlagen
DE3864884D1 (de) * 1987-04-21 1991-10-24 Siemens Ag Schaltungsanordnung zur automatischen funktionsueberpruefung einer ueberwachungseinrichtung.
FR2647932B1 (fr) * 1989-06-02 1991-09-06 Forclum Force Lumiere Elect Dispositif de telesurveillance de feux de carrefour et procede de mise en service d'un tel dispositif
DE3930877C1 (en) * 1989-09-15 1990-10-18 Stuehrenberg Gmbh, 4930 Detmold, De Traffic signal system safety circuit - has two processors receiving signal state combinations for checking their reliability
US5182555A (en) * 1990-07-26 1993-01-26 Farradyne Systems, Inc. Cell messaging process for an in-vehicle traffic congestion information system
US5164904A (en) * 1990-07-26 1992-11-17 Farradyne Systems, Inc. In-vehicle traffic congestion information system
US5173691A (en) * 1990-07-26 1992-12-22 Farradyne Systems, Inc. Data fusion process for an in-vehicle traffic congestion information system
US20060074546A1 (en) * 1999-04-19 2006-04-06 Dekock Bruce W System for providing traffic information
US6466862B1 (en) * 1999-04-19 2002-10-15 Bruce DeKock System for providing traffic information
US7908080B2 (en) 2004-12-31 2011-03-15 Google Inc. Transportation routing
US8717181B2 (en) 2010-07-29 2014-05-06 Hill-Rom Services, Inc. Bed exit alert silence with automatic re-enable
CA2955961A1 (en) 2014-07-28 2016-02-04 Econolite Group, Inc. Self-configuring traffic signal controller
EP2995242B1 (de) 2014-09-11 2023-11-15 Hill-Rom S.A.S. Patientenliegevorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629802A (en) * 1968-07-18 1971-12-21 Gulf & Western Industries Conflicting phase error detector
US3778762A (en) * 1971-07-23 1973-12-11 Solid State Devices Inc Monitor for detecting conflicting traffic control signals
US3902156A (en) * 1974-10-07 1975-08-26 Gulf & Western Industries Multi-channel ac conflict monitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988670A (en) * 1975-04-15 1976-10-26 The United States Of America As Represented By The Secretary Of The Navy Automatic testing of digital logic systems
US4084262A (en) * 1976-05-28 1978-04-11 Westinghouse Electric Corporation Digital monitor having memory readout by the monitored system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629802A (en) * 1968-07-18 1971-12-21 Gulf & Western Industries Conflicting phase error detector
US3778762A (en) * 1971-07-23 1973-12-11 Solid State Devices Inc Monitor for detecting conflicting traffic control signals
US3902156A (en) * 1974-10-07 1975-08-26 Gulf & Western Industries Multi-channel ac conflict monitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137964A2 (de) * 1983-10-17 1985-04-24 Stührenberg, Rolf Vorrichtung zur Signalsicherung bei Lichtzeichenanlagen
EP0137964A3 (de) * 1983-10-17 1987-09-23 Stührenberg, Rolf Vorrichtung zur Signalsicherung bei Lichtzeichenanlagen
EP0172454A1 (de) * 1984-08-01 1986-02-26 Siemens Aktiengesellschaft Überwachungseinrichtung für Verkehrssignalanlagen
DE19716576C1 (de) * 1997-04-21 1999-01-07 Stuehrenberg Gmbh Elektrobau S Verfahren zur Verkehrssignalsteuerung
DE19848405C2 (de) * 1997-04-21 2002-10-10 Stuehrenberg Gmbh Elektrobau S Verfahren zur Verkehrssignalsteuerung

Also Published As

Publication number Publication date
DE2833761A1 (de) 1980-02-14
EP0007579B1 (de) 1982-06-30
DE2833761B2 (de) 1981-02-12
DE2833761C3 (de) 1981-12-03
DE2963235D1 (en) 1982-08-19
ATE1305T1 (de) 1982-07-15
US4290136A (en) 1981-09-15

Similar Documents

Publication Publication Date Title
EP0007579A1 (de) Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen
DE4412653C2 (de) Überwachungseinrichtung
EP0486501B1 (de) Vorrichtung zur funktionskontrolle mehrerer steuergeräte in einem kraftfahrzeug
EP2760774B1 (de) Vorrichtung und verfahren zum überwachen von schachttüren
DE4441070C2 (de) Sicherheitsschalteranordnung
DE2922008A1 (de) Eindringalarmsystem
DE4242792C2 (de) Sicherheitsschalteranordnung
DE69933839T2 (de) Verfahren und Vorrichtung zur Detektion von Leitungsshunt und Erdschlussfehler
DE4037175A1 (de) Antiblockierbremsanlage mit ausfallmeldeschaltung
DE60108459T2 (de) Türüberwachung in einem Spielautomat
EP3696558A1 (de) Vorrichtung und verfahren zur automatischen prüfung eines schaltorgans
DE3701714A1 (de) Verfahren und vorrichtung zur ueberwachung rechnergesteuerter stellglieder
DE10018859A1 (de) System und Verfahren zur Überwachung einer Einrichtung zum Messen, Steuern und Regeln
EP2127992B1 (de) Schaltung zur Überwachung von Endlagenschaltern eines 4-Draht-Drehstrom-Antriebs einer Weiche
EP1032519B1 (de) Beschaltung für ein stellglied und verfahren zum überprüfen der beschaltung eines stellglieds
DE102009050692B4 (de) Sicherheits-Kommunikationssystem zur Signalisierung von Systemzuständen
DE19606894C2 (de) Einrichtung zur signaltechnisch sicheren Steuerung und Überwachung elektrischer Verbraucher im Eisenbahnwesen
DE4434616C2 (de) Verfahren zur Überprüfung der Meldungen von Fahrzeugaggregaten
EP0508081B1 (de) Schaltungsanordnung und Verfahren zum Überwachen eines brennstoffbeheizten Gerätes
DE3036029C2 (de) Schaltungsanordnung zur Überwachung einer Verbindungsleitung
EP1196829B1 (de) Baustein zur steuerung eines antriebs
DE3415819A1 (de) Brandmeldeeinrichtung
DE3209560A1 (de) Verfahren zur bestimmung einer leckstelle in einem pneumatisch ueberwachten kabel
EP1306284B1 (de) Reset für Achszähler
DE2613927C3 (de) Schaltungsanordnung zur Steuerung und Überwachung der Abfrage von Signalquellen mit individuellen Signalleitungen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT BE CH DE FR GB IT NL

17P Request for examination filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): AT BE CH DE FR GB IT NL

REF Corresponds to:

Ref document number: 1305

Country of ref document: AT

Date of ref document: 19820715

Kind code of ref document: T

REF Corresponds to:

Ref document number: 2963235

Country of ref document: DE

Date of ref document: 19820819

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840720

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19840930

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19860731

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19880201

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Effective date: 19880731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19881118

BERE Be: lapsed

Owner name: SIEMENS A.G. BERLIN UND MUNCHEN

Effective date: 19880731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19890331

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19961017

Year of fee payment: 18

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19970731

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19980707

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19980917

Year of fee payment: 20

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 19990718

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT