EP0018869B1 - Installation de cryptage et de décryptage d'un signal analogique par compressions et expansions temporelles - Google Patents

Installation de cryptage et de décryptage d'un signal analogique par compressions et expansions temporelles Download PDF

Info

Publication number
EP0018869B1
EP0018869B1 EP80400476A EP80400476A EP0018869B1 EP 0018869 B1 EP0018869 B1 EP 0018869B1 EP 80400476 A EP80400476 A EP 80400476A EP 80400476 A EP80400476 A EP 80400476A EP 0018869 B1 EP0018869 B1 EP 0018869B1
Authority
EP
European Patent Office
Prior art keywords
signal
analog
period
pulses
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP80400476A
Other languages
German (de)
English (en)
Other versions
EP0018869A1 (fr
Inventor
Michel Maillard
Jean Lemaire
Michel Ruiz
Charles Akrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telediffusion de France ets Public de Diffusion
Original Assignee
Telediffusion de France ets Public de Diffusion
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telediffusion de France ets Public de Diffusion filed Critical Telediffusion de France ets Public de Diffusion
Publication of EP0018869A1 publication Critical patent/EP0018869A1/fr
Application granted granted Critical
Publication of EP0018869B1 publication Critical patent/EP0018869B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • H04K1/06—Secret communication by transmitting the information or elements thereof at unnatural speeds or in jumbled order or backwards

Definitions

  • the present invention relates to an encryption and decryption installation comprising an encryptor for encrypting an initial analog incoming signal into an analog encrypted signal and a decryptor for decrypting the analog encrypted signal into an analog decrypted signal analogous to said initial analog signal and as defined in the preamble of claim 1.
  • the invention applies in particular to the encryption and decryption of an audio frequency signal from a radio broadcast or, more generally, to the coding and decoding, encryption and decryption, or to the scrambling and unscrambling of an analog signal.
  • Encryption and decryption installations using a sampling of the analog signal at predetermined periodic times and then arranging or scrambling these samples are already known in the prior art. All the arithmetic coding methods can be applied, the simplest consisting of coding according to a pseudo-random sequence one according to permutation sequences of one or more samples.
  • the delay means of the encryptor, resp. of the decryptor are constituted by two true analog memories, although called “analog shift registers" each composed of N sample cells individually addressable for writing and reading.
  • the inputs of the memories receive alternately, for a period NT e out of two of the encryption signal, resp. decryption, N samples in series of the initial incoming signal, resp. crypt.
  • the 2N outputs of the cells of the two analog memories are connected in parallel to the output of the encryptor, resp. of the decryptor, through an analog switching circuit.
  • the analog switching circuit acts as a parallel to serial converter.
  • the encryption signal resp. decryption, in order to select alternately in reading, for two consecutive NT periods .
  • the N outputs of one of the memories then the N outputs of the other memory.
  • the N cells of a memory are read in a predetermined order, so as to read the previously written samples in a different order. This amounts to performing a permutation, at the same reading frequency as that of writing 1 / T 8 .
  • the encryption signal thus reads the N cells of a memory according to a predetermined permutation and at a constant reading frequency.
  • the decryption signal In the decryptor, to reconstitute the initial analog signal, the decryption signal must consist of a series of address words according to the permutation complementary to that of encryption.
  • the means for producing the encryption signal in the encryptor and the means for producing the decryption signal are necessarily different.
  • the fact that it is necessary to address the outputs of the memories in a predetermined order different from the initial order of writing and sampling of the initial signal considerably complicates the logic of the installation.
  • Such provisions confer a relatively high cost of installation, which limits the number of listeners likely to acquire a decryptor for specialized programs, these listeners are not, a priori, experienced professionals.
  • the delay line enchants the incoming signal and transfers from the input to the output by successive writing and reading in its different analog stages in series the samples under the control of complementary logic signals emanating from the same modulation signal. There is then temporal expansion and compression of the samples.
  • the initial sampling is not regular, that is to say is not rhythmic at constant period, and if the initial incoming signal varies significantly when the imposed delay is large, that is say when the difference between two successive sampling instants is large, the signal decrypted on reception may be correspondingly different.
  • This installation also has the following second drawback.
  • the writing and reading in the delay line being punctuated by the same encryption signal in the encryptor, it is then necessary to compensate for the delays in the decryptor by delaying the encrypted signal according to. reverse order of delays in the encryptor.
  • the decryption signal is the reverse of the encryption signal, this condition having the disadvantages already mentioned for US-A-4,100,374.
  • the object of the present invention is to provide an installation for encryption and decryption of the type defined in the introduction which is freed from the above drawbacks by the fact that the analog samples of the initial signal have their order preserved in the analog signal. encrypted and undergo without loss of sample at least one time compression for each period of the encryption signal, which is also used as a decryption signal.
  • the distribution of the analog samples in the encrypted signal fluctuates in a manner analogous to a weeping effect without the initial order of the samples being changed.
  • the time delay or compensation and expansion function of the initial or encrypted signal is carried out by means of two delay lines comprising analog shift registers such as charge transfer circuits, known by the American acronym C.T.D. ("charge tranfer device").
  • analog shift registers such as charge transfer circuits, known by the American acronym C.T.D. ("charge tranfer device").
  • a first combination of the two delay lines in the encryptor, resp. in the decryptor is determined in claim 2.
  • Each period NT e corresponds to the duration of filling of all is stages of a delay line during which are written in the encryptor, resp. are read in the decryptor the N samples of the initial signal, res. decrypted.
  • one of the two delay lines is commanded to write to the encryptor at the rate of the period of the writing clock pulses, resp.
  • a second combination of the two delay lines in the encryptor, resp. the decryptor is determined in claim 3.
  • the means for synchronously producing the identical encryption and decryption signals are generally based on the pulse modulation of a predetermined signal. This modulation can be of the position or frequency type and the frequency of the modulation signal can also be programmable. According to another less complex variant, the means for producing the encryption or decryption signal are programmable frequency multipliers or dividers. The selection of these different means and the programmable frequency makes it possible to generate a plurality of codes, each of which is assigned to a specialized program.
  • the pulse modulation produces a number of pulses greater than the number of analog samples during a period of the encryption and decryption signal
  • a counter counts the first N pulses of the code signal at the start of each period and blocks the transmissions of the following pulses until the start of the next period.
  • N samples of the encrypted signal are always time compressed for a period NT ,,.
  • the time interval between two successive samples of the same period NT e can be greater than T 8 .
  • the samples of the signal encrypted in a period NT e can be followed by a more or less long silence interval.
  • the encrypted signal is suitable for being conveyed by a transmission channel between the encryptor and the decryptor which can be of the type by cables, by hertzian way, by optical fibers, by direct diffusion, such as by the intermediary of a satellite, or by any other type of diffusion, and the decrypted signal always presents characteristics of correct quality of listening.
  • the encryption and decryption installation in accordance with the invention comprises, on transmission, an encryptor 1 and on reception, a decryptor 2.
  • the output of the encryptor 1 is connected to the input of the decryptor 2 through a transmission 3.
  • the input of encryptor 1 receives the initial analog signal to be encrypted.
  • This signal is a speech signal and / or a musical signal, and is transmitted by a tape recorder or the audio tape of a VCR of the recording chain of a studio of a radio or television station for example.
  • a low-pass filter 10 filters the initial analog signal in a low frequency band which extends up to 8 kHz, for example.
  • the filtered signal is optionally transmitted to a pre-emphasis and / or compression circuit 11, the output of which is connected to the input 120 of an analog delay circuit 12.
  • the circuit 11 contributes to improving the performance of the encryptor by masking the faults possible due to sampling and switching inherent in encryption.
  • the signal / noise ratio is also increased thanks to circuit 11.
  • the delay circuit 12 consists of two analog delay lines 121 ,, 121 2 which are connected in parallel, and by an analog switching circuit 122.
  • the common inputs 120 of the delay lines 121 ,, 121 are connected to the output of the pre-emphasis and / or compression circuit 11.
  • the outputs of the last stages of the delay lines 121 1 , 121 2 are respectively connected to the two analog inputs of two analog AND gates 123 1 and 123 2 which are included in circuit 122.
  • This duration NT e is equal to the period of the encryption and decryption code signals.
  • the outputs of analog AND gates 123, and 123 2 are connected to the inputs of an analog OR gate 124 whose output 125 transmits the encrypted signal.
  • each analog delay line is an integrated charge transfer circuit or is composed of several integrated charge transfer circuits connected in series. Although reference is made in the following to such a series connection, the charge transfer circuits of a delay line can be connected in parallel or in series-parallel.
  • CTD charge transfer device
  • BBD boostet brigade device
  • each analog delay line 121 1 , 121 2 includes P analog shift registers. Each register consists of 512 serial stages of the BBD type.
  • the delay provided by a 512-stage register is equal to 512 ⁇ 0.05 / 2 ms.
  • the complementary read (or write) control signals S 1 and S 2 transmitted by the addressing circuit 13 to the gates 123 2 and 123 1 have a period equal to 2 NT .
  • the pulse signals transmitted on the output wires 126, and 126 2 by the addressing circuit control the step-by-step advance of a sample in the delay lines in the reading phase and have equal a period equal to 2 NT e .
  • One of them, such as the one on wire 126 1 is composed during a first half-period NT e by N pulses at the constant period T e which control the sampling and writing in the delay line 121 1 .
  • the second half-period following NT e is composed by N pulses which control the reading of the N samples written in the delay line 121 1 and which are not evenly distributed in time.
  • the read pulses have a time distribution determined by the encryption code and different from that regular of the previous write pulses.
  • the other impulse signal on wire 126 2 is composed during the first preceding half-period NT e by N pulses which have said determined time distribution and which control the reading of N samples in the delay line 121 2 , and is composed during the second preceding half-period NT e by N pulses which are equidistributed in the constant period T e and which control the writing of N samples in the delay line 121 2 .
  • the second delay line 121 2 is in the read phase for which the samples of the initial input signal, previously delayed advance at successive instants t 1 to t N distributed according to the encryption code during the same half-period NT B.
  • the previous read and write phases are reversed: the first delay line 1211 is in the read phase and the second delay line 122 2 is in the write phase.
  • the successive reading instants t 1 to t N are produced according to an encryption code selected by a control unit 15 possibly dependent on the clock signal at the frequency F e on the wire 140.
  • the unit 15 transmits via the bus 150 the pulses at instants t 1 to t N during each duration NT e to the addressing circuit 13.
  • a synchronization unit 16 receives on two output wires 160 of the addressing circuit 13 the complementary read and write control signals S 1 and S 2 to produce synchronization pulses at the frequency NT e which make it possible to reconstitute the initial signal suitably from the signal encrypted in the decryptor 2.
  • the synchronization pulses are transmitted on wire 161 to the control unit 15 and are suitably modulated, by a signal at a high frequency transmitted through the output wire 141 by the clock 14, into a synchronization signal on the output 162 of the circuit 16.
  • the encrypted signal and the synchronization signal are mixed in a mixer 17 after respective passage through a low-pass filter 171 which is analogous to filter 10, and a band-pass filter 172 whose bandwidth is centered on the modulation frequency synchronization.
  • the composite signal from the output of the mixer 17 is possibly transmitted and suitably shaped in a transmission modulator 18 depending on the mode of transmission of the channel 3 between the encryptor 1 and the decryptor 2.
  • the composite signal On reception in the decryptor 2, the composite signal optionally passes through a suitable reception demodulator 28, then is filtered.
  • a low pass filter 271 which is analogous to filter 10
  • a bandpass filter 272 which is analogous to filter 172, output the encrypted signal and the synchronization signal, respectively.
  • the decryptor 2 performs the opposite function to that of the encryptor and comprises, in a manner similar to the circuits 12 to 16 of the encryptor, circuits 22 to 26.
  • An analog delay circuit 22 receives by its input 220 the encrypted signal transmitted by the low-pass filter 271, and restores by its output 225 the decrypted signal which is analogous to that received at the input 120 of the analog delay circuit 12 of the encryptor 1.
  • a write and read addressing circuit 23 controls alternately in writing and reads the two analog delay lines 221 1 and 221 2 of the circuit 22, via the wires 226 1 and 226 2 .
  • the addressing circuit 23 controls, through the wires 227 1 and 227 2 , alternately during the readings, the analog AND gate openings 223 1 and 223 2 of the analog switching circuit 222 which is included in the circuit 22.
  • the circuit 222 is identical to the circuit 122 and also includes an analog OR gate 224 whose output 225 transmits the decrypted signal.
  • a clock 24 transmits a clock signal at the constant frequency F e on the wire 240 to the addressing circuit 23 and a control unit 25.
  • This unit 25 has previously recorded the decryption code which is, in accordance with invention, identical to the selected encryption code and transmits on the wire 250 the writing pulses at variable times t 1 to t N to the addressing circuit 23.
  • the synchronization pulses are detected in a synchronization circuit 26 from the synchronization signal transmitted by the filter 272 and are transmitted over the wire 261 to the control unit 25 and the clock 24.
  • the synchronization signal also makes it possible to control the advance of the recording medium at the listener, such as as the recording tape of a tape recorder for example (not shown).
  • the analog decrypted signal analogous to the initial analog signal which is received by the input 120 of the delay circuit 12 in the encryptor is transmitted by the output 225 of the analog switching circuit 222 to a low-pass filter 20 which is analogous to the filter 10, then optionally to a de-emphasis and / or extension circuit 21 which is completed signal from circuit 11.
  • the output of circuit 21 common to that of decryptor 2 restores a decrypted analog signal which is analogous to the initial analog signal received at the input of the encryptor.
  • the control unit 15 produces the N pulses the reading at times t 1 to t H such that, in general, t i + 1 -t i ⁇ T e with 1 ⁇ i ⁇ N.
  • the distribution of the N read pulses in a read interval NT e is obtained by means of a so-called pulse modulation circuit 151.
  • This circuit 151 may include one or more "pulse modulators” or “read clocks with not variable "1510 which are programmable or not and which each generate a sequence of read pulses having a duration NT B.
  • a modulator 1510 is a programmable frequency multiplier which multiplies by a predetermined integer Q a reference frequency, for example the frequency F e transmitted by the clock 14 on the wire 140.
  • a modulator 1510 is a "pulse modulator" of a periodic or non-periodic signal, preferably with a single envelope. This signal can be a periodic sawtooth signal as shown in line b of FIG. 2 or a periodic signal at several levels as shown in line c of FIG. 2. Such a signal is produced by a signal generator included in the modulator 1510.
  • the modulation circuit included in the modulator 1510 operates according to one of the known pulse modulations. If the modulation is a position modulation, that is to say if the time positions of the pulses are proportional to the amplitude of the modulating signal, the read pulses are distributed as shown in lines b 1 and c, of FIG . 2. When the modulation is a frequency modulation, sequences of pulses at predetermined frequencies correspond to the predetermined levels of the modulating signal, as shown in lines b 2 and c 2 of FIG. 2. It will be noted that other "pulse modulations" 1510 can be easily imagined for those skilled in the art and can result from the combination of the preceding variants.
  • modulators of the sawtooth or multilevel type may have the frequency of the programmable modulation signal.
  • the encryptor and especially the decryptor will include one or more "pulse modulators" which allow each to generate an encrypted signal which is, to a large extent, practically incomprehensible.
  • the pulse modulators and / or the frequencies of the modulating signal thereof are addressed by a read-only memory of encryption codes 152 of the control unit 15 shown in FIG. 4.
  • Each cell 1520 of the memory 152 contains the address of a modulator 1510 and, if necessary, of one of the modulation frequencies.
  • This code memory 152 is addressed, in a known manner, for reading by an alphanumeric keyboard 153 through a code address register 154 which corresponds to each number identifying an encryption code and transmitted by the keyboard 153, l address of a cell 1520 of the memory 152.
  • the pulse modulator 1510 addressed is powered up and produces on the output 1511 of the circuit 151 through an OR gate 1512 the read pulses at predetermined times t, at t N.
  • the control unit 15 comprises a counter 155 with a maximum count N whose counting input is connected to the output 1511 of the modulation circuit 151, and an AND gate 156 having its inputs connected to the output 1550 of the counter 155 and at terminal 1511.
  • Counter 155 is reset to zero (RESET) each time it receives a synchronization pulse which is transmitted on wire 161 by synchronization circuit 16 and which defines a transition between the phases of reading and writing of duration NT e relative to each delay line.
  • the counter 155 delivers on its output 1550 a signal which closes the AND gate 156 until the next reset, so that N read pulses only pass through the AND gate 156 pen for a period of NT e .
  • the N transmitted read pulses are shown in solid lines on lines a, b 1 , b 2 , c 1 and c 2 in FIG. 2, while the following pulses, which are inhibited, are shown in dotted lines.
  • the synchronization pulse on wire 161 is also transmitted to the selected modulator 1510 so that it is reset at the start of each reading and writing phase of duration NT, to produce a modulation signal of period NT e , as shown in lines b and c of FIG. 2.
  • the addressing circuit 13 shown in FIG. 3 produces the signal S, which simultaneously controls the writing phase of the delay line 121, and the reading phase of the delay line 121 2 .
  • the addressing circuit 13 also produces the signal S 2 which controls the read phase of the delay line 121, and the write phase of the delay line 121 2 .
  • the signal S 1 is produced at the output of a frequency divider by N 130 whose input receives the write pulses at the constant frequency F e which are transmitted by the clock 14 on the wire 140.
  • the addressing circuit 13 also comprises two identical logic circuits allowing the alternating transmission of the writing pulses and of the reading pulses to the delay lines 121 1 , 121 2 .
  • Each logic circuit is constituted by a first AND gate 132 1 , 132 2 which controls the writing in the delay line 121 1 , 121 21 by a second AND gate 133 1 , 133 2 which controls the reading in the delay line 121 1 , 121 2 and by an OR gate 134 1 , 134 2 whose inputs are connected to the outputs of the first and second doors AND 132 1 , 133 ,, resp.
  • Two common inputs of the AND gates 132 1 and 133 2 receive the signal S, which also controls the opening of the analog AND gate 123 2 of the control circuit 122 via the wire 127 2 .
  • Two common inputs of the AND gates 133 1 and 132 2 receive the signal S 2 which also controls the opening of the analog AND gate 123, of the switching circuit 122 via the wire 127,.
  • the other inputs of the so-called write gates 132 and 132 2 receive, through the clock output wire 140, the write pulses at the constant frequency F e and control alternately during the successive durations NT e the sampling and writing the initial signal in the delay lines 121, and 121 2 .
  • the other inputs of the so-called read doors 133 and 133 2 receive, through the output wire 150 of the control unit 15, the read pulses and control, alternately, during the successive durations NT e the reading and the transmission of the encrypted signal from the delay lines 121, and 121 2 , through the analog AND gates 123, and 123 2 which are opened alternately and in correspondence with the openings of the AND gates 133 1 and 133 2 .
  • the synchronization circuit 16 is shown diagrammatically in FIG. 5. It comprises a double monostable flip-flop 163 which transmits on the wire 161 a synchronization pulse to each rising edge of the complementary signals S, and S 2 , that is to say at the start of each duration NT . .
  • the inputs of the flip-flop 163 are connected to the outputs of the divider 130 and the inverter 131, via the two-wire bus 160.
  • the synchronization circuit 16 also includes a frequency modulator 164 whose input is connected at the output of the flip-flop 163 and the output of which transmits the synchronization signal on the wire 162 to the input of the bandpass filter 172.
  • the modulator 164 modulates for example in phase the synchronization pulse at a subcarrier frequency of 15 kHz transmitted by the output wire 141 of the clock 14. As already said, this modulated synchronization pulse is mixed with the signal encrypted in the mixer 17 of the encryptor 1 and is detected by the synchronization circuit 26 of the decryptor 2.
  • Figs. 3 and 4 it can be seen that the addressing circuits 13, 23 and the control units 15, 25 respectively in the encryptor 1 and the decryptor 2 have respectively identical block diagrams.
  • the reference numbers indicated in parentheses correspond to the blocks and wires of the decryptor 2 shown in FIG. 1.
  • the synchronization circuit 26 of the decryptor 2 essentially consists of a frequency demodulator whose output 261 transmits the synchronization pulses to the reset input (RESET) of the counter 155 and possibly to the reset input of certain "pulse modulators" 1510 of the control unit 25.
  • the synchronization pulses are also received in the clock 24 in order to call the phase servo loop it contains at the frequency F e .
  • the listener When the listener wishes to record the program corresponding to the selected encryption code, he types the same identification number on the keyboard 153 of the decryptor 2, which causes, through the register 154 and the code memory 152 of the decryptor, addressing and switching on the corresponding modulator 1510 and, if the latter is programmable in frequency, selecting a frequency of the modulation signal.
  • the modulator selected 1510 in the decryptor is identical to that selected in the encryptor. Indeed, the decryptor must recognize after each start of a write interval NT e the samples transmitted by the encryptor to successive reading instants t 1 to t N.
  • the writes of the encrypted signal in the two analog delay lines 221 1 and 221 2 during successive intervals of duration NT e must be identical to the reading of the samples in the delay lines 121 1 and 121 2 of the encryptor.
  • Reading in the decryptor is identical to writing in the encryptor and is paced at the constant frequency F e . As seen in Fig.
  • the so-called write AND gates, 132 1 and 132 2 receive the write pulses with variable distribution according to the encryption code which are transmitted by the output 250 from the control unit 25, while the AND gates called read, 133, and 133 2 , receive the read pulses at constant frequency F e which are transmitted by the output 240 of the clock 24.
  • the synchronization circuit 26 synchronizes through the wire 261 the emissions of the write pulses transmitted by the selected modulator 1510 and of the read pulses transmitted by the clock 24, the cutting of the encrypted signal and the reconstitution of the initial signal in the decryptor are controlled in synchronism with the sampling and the reading of the initial signal in the encryptor.
  • the two analog delay lines 121 ' 1 , 121' 2 , resp. 222 ' 1 , 221' 2 of the delay circuit 12 ', resp. 22 'in encryptor 1, resp. the decryptor 2 are intended respectively for writing and reading.
  • the reference numbers in parentheses represent the components included in the delay circuit 22 'and the write and read addressing circuit 23' of the decryptor which are identical to those 12 'and 13' of the encryptor. Reference is made below to the encryptor, unless otherwise indicated.
  • the input 120 ′ of the first stage of the first delay line 121 ′ 1 continuously receives the initial analog signal.
  • This delay line samples during each period NT e the initial signal in N serial analog samples at the rate of the periodic writing signal at the constant frequency F e which is transmitted on the wire 126 ' 1 by the addressing circuit 13'.
  • the latter opens N analog AND doors 122; at 122 ' N , (resp. 222' 1 to 222 ' N for the decryptor) during the transmission of a synchronization pulse on wire 161 (resp. 261 for the decryptor).
  • the other entrances to doors 122; at 122 ′ N are connected to the outputs of the N pairs of stages of the first delay line 121; and simultaneously transmit in parallel the N samples previously stored to the inputs of the N pairs of stages of the second delay line 1212.
  • the delay line 121 ′ 2 is read-controlled at times t 1 at t N according to the predetermined distribution of the code selected by the addressing circuit 13 ', via the wire 126' 2 .
  • the output 126 ′ of the last stage of the delay line 121 ′ 2 thus delivers the encrypted signal as according to the first embodiment.
  • the addressing circuit 13 ′ of the encryptor is much simpler. It now only comprises the frequency divider 130 transmitting the signal S 1 , the inverter 131 transmitting the signal S 2 and two AND gates such as 132 1 and 133 ,. All these components are interconnected in a manner analogous to that shown in FIG. 3.
  • the recurrent code sequences of duration NT e are chosen on the one hand, to obtain a completely indecipherable encrypted signal and, on the other hand, to reconstruct the initial analog signal from the encrypted signal with a high signal-to-noise ratio so that the listening quality of the decrypted signal is close to that of the initial signal.
  • the choice between the different organizations of the two delay lines and also between the types of pulse modulators depends on operational constraints such as the cost of manufacturing the decryptor, which unlike the encryptor, is made in a large number of 'copies.
  • At least one of the control units, 15 and 25, preferably that of the decryptor, can only comprise a single pulse modulator or more simply a multiplier or a frequency divider synchronized with a clock frequency.
  • This latter circuit generates a single temporal distribution of the instants t 1 to t N for a duration NT e and can be manufactured in the form of an integrated circuit which is pluggable into the frame of the decryptor. Its power-up is controlled by a simple reset initialization push-button. placing the keyboard. This advantageously makes it possible to effectively control the listening of a predetermined program, since the listener wishing to listen to or record this program will have to obtain such a circuit.
  • this selection of listeners can be carried out by decryptors including delay lines with a predetermined number of stages lower than that of the delay lines of the encryptor, which allows for a predetermined transmission to be received by decryptors having delay lines whose number of stages is equal to that actually used in the delay lines of the encryptor. Indeed, it is easy to select in the encryptor of the first stages of a delay line.
  • the transmission of the composite signal resulting from the mixture of the encrypted signal and the synchronization signal in the encryptor can be carried out, as already said, by cable, by hertzian way or by optical fiber or the like.
  • the initial analog signal can belong to the field of broadcasting, television, telephone, etc.
  • the synchronization signal can be mixed with the signal encrypted in this channel, or modulate an audible frequency subcarrier wave, which is mixed with the encrypted signal, the subcarrier being modulated for example in phase by the synchronization signal.
  • the composite signal can be transmitted in a conventional television channel, or be temporally multiplexed with the video signal for example by inserting it suitably in line synchronization and blanking signals and / or in frame synchronization and blanking signals.
  • any combination of encryption means according to the invention and of decryption means with a view to obtaining an encrypted signal by compression and temporal expansion of an analog signal sampled at constant period or of an analog signal sampled whose samples have been premixed periodically by permutation or in any suitable sequence also falls within the scope of the present invention.
  • the reverse operation performed by the corresponding decryptor also belongs to the field of the present invention.

Description

  • La présente invention concerne une installation de cryptage et de décryptage comprenant un crypteur pour crypter un signal entrant analogique initial en un signal crypté analogique et un décrypteur pour décrypter le signal crypté analogique en un signal décrypté analogique analogue audit signal analogique initial et telle que définie dans le préambule de la revendication 1.
  • L'invention s'applique notamment au cryptage et au décryptage d'un signal à audiofréquence d'une émission radiophonique ou, plus généralement, au codage et décodage, chiffrement et déchiffrement, ou au brouillage et au débrouillage d'un signal analogique.
  • Actuellement, lorsqu'une chaîne de radiodiffusion ou de télévision désire transmettre une émission relative à un sujet bien spécifique adressée à une catégorie d'auditeurs particuliers, la transmission de cette émission doit être réalisée généralement la nuit, c'est-à-dire en dehors des heures à grande écoute du public. Comme peu d'auditeurs acceptent de rester à l'écoute la nuit, même si l'émission présente un intérêt certain, il est nécessaire de prévoir des récepteurs à enregistrement automatique des émissions, au moyen d'un magnétophone ou d'un magnétoscope, qui rendent les heures de réception des émissions pratiquement indépendantes des heurs d'écoute des émissions par les auditeurs.
  • Cependant lorsqu'une émission spécialisée ne peut être écoutée que par des auditeurs spécialisés, tels que des médecins pour une émission médicale, il s'avère dangereux que d'autres auditeurs puissent l'écouter. Pour ce faire, il est nécessaire de sélectionner les auditeurs en cryptant le signal à audiofréquence de radiodiffusion ou de télévision selon une "clé" ou code de cryptage et en décryptant le signal à audiofréquence reçu par le récepteur de l'auditeur selon la "clé" ou code de décryptage correspondant à l'opération inverse du code de cryptage. Ces cryptage et décryptage doivent pouvoir être appliqués à des signaux analogiques tels que des signaux de parole et des signaux musicaux.
  • Les installations de cryptage et de décryptage faisant appel à un échantillonnage du signal analogique à des instants prédéterminés périodiques puis à un arrangement ou à un brouillage de ces échantillons sont déjà connues dans l'art antérieur. Tous les procédés de codages arithmétiques peuvent s'appliquer, les plus simples consistant en un codage selon une séquence pseudo-aléatoire un selon des séquences de permutation d'un ou plusieurs échantillons.
  • Une installation de cryptage et de décryptage telle que définie dans le préambule de la revendication 1 est décrite dans le brevet américain US-A-4..100.374. Les moyens de retard du crypteur, resp. du décrypteur, sont constitués par deux véritables mémoires analogiques, bien qu'appelées "registres à décalage analogiques" composées chacune de N cellules d'echantillon adressables individuellement en écriture et lecture. Les entrées des mémoires reçoivent alternativement, pendant une période NTe sur deux du signal de cryptage, resp. de décryptage, N échantillons en série du signal entrant initial, resp. crypté. Les 2N sorties des cellules des deux mémoires analogiques sont reliées en parallèle à la sortie du crypteur, resp. du décrypteur, à travers un circuit de commutation analogique. Le circuit de commutation analogique joue le rôle d'un convertisseur parallèle―série. Il est commandé par le signal de cryptage, resp. de décryptage, afin de sélectionner alternativement en lecture, pour deux périodes consécutives NT., les N sorties de l'une des mémoires puis les N sorties de l'autre mémoire. Pendant chaque période NTB. les N cellules d'une mémoire sont adressées en lecture selon un ordre prédéterminé, de manière à lire selon un ordre différent les échantillons précédemment écrits. Ceci revient à effectuer une permutation, à une même fréquence de lecture que celle d'écriture 1/T8. Le signal de cryptage adresse en lecture ainsi les N cellules d'une mémoire selon une permutation prédéterminée et à une fréquence constante de lecture.
  • Dans le décrypteur, pour reconstituer le signal analogique initial, le signal de décryptage doit être constitué d'une suite de mots d'adresse selon la permutation complémentaire à celle de cryptage. Il en résulte que, dans une telle installation, les moyens pour produire le signal de cryptage dans le crypteur et les moyens pour produire le signal de décryptage sont nécessairement différents. En outre, le fait qu'il est nécessaire d'adresser les sorties des mémoires selon un ordre prédéterminé différent de l'ordre initial d'écriture et d'échantillonnage du signal initial, complique singulièrement la logique de l'installation. De telles dispositions confèrent un prix de revient de l'installation relativement élevé, ce qui restreint le nombre d'auditeurs susceptibles d'acquérir un décrypteur pour des émissions spécialisées, ces auditeurs n'étant pas, à priori, des professionnels avertis.
  • Un autre procédé de cryptage et de décryptage faisant appel à un échantillonnage du signal analogique entrant et à l'écriture d'échantillons ou portions de signal dans des mémoires analogiques est décrit dans la demande de brevet allemand DE-A-2.412.732. Pendant chaque période NT., N portions du signal entrant de durée égale T. sont mémorisées. Puis dans le crypteur, parmi celles-ci, des portions de signal sont sélectionnées et sont lues avec une vitesse égale à un sous-multiple entier k de la vitesse d'écriture afin d'occuper par expansion temporelle des fentes temporelles T. plus grandes dont la somme est égale à NTB. Ce procédé présente l'inconvénient qu'une partie de l'information est perdue et n'est pas transmise au décrypteur et que les portions de signal initial non transmises sont restituées à la réception par similitude avec les portions véritablement reçues.
  • On connaît également par le brevet américain US-A-4.099.027 une installation de cryptage et de décryptage dans laquelle le crypteur et le décrypter comprennent chacun une unique ligne à retard analogique ou registre à décalage analogique inséré en série entre l'entrée et la sortie. La ligne à retard enchan- tillonne le signal entrant et transfère de l'entrée vers la sortie par écriture et lecture successives dans ses différents étages analogiques en série les échantillons sous la commande de signaux logiques complémentaires émanant d'un même signal de modulation. Il y a alors expansion et compression temporelles des échantillons. Dans le crypteur, l'échantillonnage initial n'est pas régulier, c'est-à-dire n'est pas rythmé à période constante, et si le signal entrant initial varie notablement lorsque le retard imposé est grand, c'est'à-dire lorsque l'écart entre deux instants d'échantillonnage successifs est grand, le signal décrypté à la réception peut être corollaire- ment différent. Cette installation présente également le second inconvénient suivant. L'ecriture et la lecture dans la ligne à retard étant rythmées par le même signal de cryptage dans le crypteur, il est alors nécessaire de compenser les retards dans le décrypteur en retardant le signal crypté selon. l'ordre inverse des retards dans le crypteur. En d'autres termes, le signal de décryptage est l'inverse du signal de cryptage, cette condition présentant les désavantages déjà mentionnés pour le US-A-4.100.374.
  • La présente invention a pour but de fournir une installation de cryptage et de décryptage du genre défini dans l'entrée en matière qui est affranchie des inconvénients ci-dessus par le fait que les échantillons analogiques du signal initial ont leur ordre conservé dans le signal analogique crypté et subissent sans pertes d'échantillon au moins une compression temporelle pour chaque période du signal de cryptage, lequel est également utilisé en tant que signal de décryptage. La répartition des échantillons analogiques dans le signal crypté fluctue d'une manière analogue à un effet de pleurage sans pour cela que l'ordre initial des échantillons soit modifié.
  • A cette fin, une installation de cryptage et de décryptage est telle que caractérisée dans la revendication 1.
  • La fonction de retard ou de compensation et expansion temporelles du signal initial ou crypté est réalisée au moyen de deux lignes à retard comportant des registres à décalages analogiques tels que des circuits à transfert de charge, connus sous le sigle américain C.T.D. ("charge tranfer device").
  • Une première combinaison des deux lignes à retard dans le crypteur, resp. dans le décrypteur est déterminée dans la revendication 2. Chaque période NTe correspond à la durée de remplissage de tous est étages d'une ligne à retard pendant laquelle sont écrits dans le crypteur, resp. sont lus dans le décrypteur les N échantillons du signal initial, res. décrypté. Pendant chaque période NTe, l'une des deux lignes à retard est commandée en écriture dans le crypteur au rythme de la période des impulsions d'horloge d'écriture, resp. dans le décrypteur au rythme des N instants d'écriture du signal de décryptage selon ladite répartition prédéterminée, tandis que l'autre ligne à retard est commandée en lecture dans le crypteur au rythme des N instants de lecture du signal de cryptage selon ladite répartition prédeterminée, resp. dans le décrypteur au rythme de la période des impulsions d'horloge de lecture. Les commandes en lecture et écriture précédentes sont inversées relativement aux deux lignes à retard pendant la période suivante du signal de cryptage, res. de décryptage.
  • Une seconde combinaison des deux lignes à retard dans le crypteur, resp. le décrypteur est déterminée dans la revendication 3.
  • Les moyens pour produire en synchronisme les signaux de cryptage et de décryptage qui sont identiques, sont fondés de manière générale sur la modulation en impulsions d'un signal prédéterminé. Cette modulation peut être du type en position ou en fréquence et la fréquence du signal de modulation peut être également programmable. Selon une autre variante moins complexe, les moyens de production du signal de cryptage ou de décryptage sont des multiplicateurs ou diviseurs de fréquence programmable. La sélection de ces différents moyens et de la fréquence programmable permet d'engendrer une pluralité de codes, chacun desquels étant attribué à une émission spécialisée. Comme en général la modulation en impulsions produit un nombre d'impulsions supérieur au nombre d'échantillons analogiques pendant une période du signal de cryptage et de décryptage, un compteur compte les N premières impulsions du signal de code au début de chaque période et bloque la transmissions des impulsions suivantes jusqu'au début de la période suivante. Par suite, N échantillons du signal crypté sont toujours compresés temporellement pour une période NT,,. Cependant l'intervalle temporel entre deux échantillons successifs d'une même période NTe peut être plus grand que T8. En fonction de la modulation sélectionée, les échantillons du signal crypté dans une période NTe peuvent être suivis d'un intervalle de silence plus ou moins long. Par ailleurs, on notera que le signal crypté est propre à être convoyé par une voie de transmission entre le crypteur et le décrypteur qui peut être du type par câbles, par voie hertzienne, par fibres optiques, par diffusion directe, telle que par l'intermédiaire d'un satellite, ou par tout autre type de diffusion, et le signal décrypté présente toujours des caractéristiques de qualité d'écoute correctes.
  • D'autres avantages de la présente invention apparaîtront plus clairemont à la lecture de la description qui suit, de plusieurs exemples de réalisation, et des dessins annexés correspondants, dans lesquels:
    • - la Fig. 1 est un bloc-diagramme d'une installation de cryptage et de décryptage conforme à l'invention incluant une organisation de lignes à retard analogiques selon la première réalisation;
    • - la Fig. 2 est un diagramme temporel montrant l'élaboration des différents signaux d'adressage en lecture et en écriture des lignes à retard;
    • - la Fig. 3 est un bloc-diagramme du circuit d'adressage en écriture et en lecture des lignes à retard du crypteur ou du décrypteur selon la première réalisation;
    • - la Fig. 4 est un bloc-diagramme de l'unité de commande du crypteur ou du décrypteur; la Fig. 5 est un bloc-diagramme du circuit de synchronisation du crypteur; et
    • - la Fig. 6 est un bloc-diagramme du circuit à retard et du circuit adressage en éciture et en lecture du crypteur ou du décrypteur, selon la seconde réalisation.
  • Telle que représentée à la Fig. 1, l'installation de cryptage et de décryptage conforme à l'invention comprend à l'émission un crypteur 1 et à la réception un décrypteur 2. La sortie du crypteur 1 est reliée à l'entrée du décrypteur 2 à travers une voie de transmission 3.
  • L'entrée du crypteur 1 reçoit le signal analogique initial à crypter. Ce signal est un signal de parole et/ou un signal musical, et est transmis par un magnétophone ou la bande audio d'un magnétoscope de la chaîne d'enregistrement d'un studio d'une station radiophonique ou de télévision par exemple. Un filtre passe-bas 10 filtre le signal analogique initial dans une bande de fréquence basse qui s'étend jusqu'à 8 kHz, par exemple. Le signal filtré est transmis éventuellement à un circuit de préaccentuation et/ou de compression 11 dont la sortie est reliée à l'entrée 120 d'un circuit à retard analogique 12. Le circuit 11 contribue à améliorer les performances du crypteur en masquant les défaults éventuels dus aux échantillonnages et aux commutations inhérentes au cryptage. Le rapport signal/bruit est également augmenté grâce au circuit 11.
  • Selon une première réalisation, le circuit à retard 12 est constitué par deux lignes à retard analogiques 121,, 1212 qui sont connectées en parallèle, et par un circuit de commutation analogique 122. Les entrées communes 120 des lignes à retard 121,, 121 sont reliées à la sortie du circuit de préaccentuation et/ou de compression 11. Les sorties des derniers étages des lignes à retard 1211, 1212 sont reliées respectivement aux deux entrées analogiques de deux portes ET analogiques 1231 et 1232 qui sont incluses dans le circuit 122. Les autres entrées des portes ET 1231 et 1232 reçoivent respectivement deux signaux complémentaires de lecture S2 et S1=S 2 qui sont transmis sur les fils 1271 et 1272 par un circuit d'adressage en écriture et lecture 13 afin d'ouvrir consécutivement ces portes pendant une durée NT.. Cette durée NTe est égale à la période des signaux de code de cryptage et de décryptage. Les sorties des portes ET analogiques 123, et 1232 sont reliées aux entrées d'une porte OU analogiqe 124 dont la sortie 125 transmet le signal crypté.
  • Les deux lignes à retard 1211 et 1212 sont identiques et retardent chacune le signal analogique initial d'une durée NTB. Conformément à l'invention, chaque ligne à retard analogique est un circuit intégré à transfert de charges ou est composée de plusieurs circuits intégrés à transfert de charges connectés en série. Bien qu'on se réfère dans la suite à une telle connexion en série, les circuits à transfert de charge d'une ligne à retard peuvent être connectés en parallèle ou en série-parallèle. Ces circuits intégrés sont connus sous le sigle C.T.D. ("charge transfer device") et sont du type à éléments à chapelet ou à chaînes à saut, connus sous le sigle B.B.D. ("bucket brigade device" selon la dénomination américaine). Par exemple chaque ligne à retard analogique 1211, 1212 comprend P registres à décalage analogiques. Chaque registre est constitué de 512 étages série du type B.B.D. Le fonctionnement d'un registre analogique est tel que, à chaque période Te commandant l'écriture d'un échantillon dans le crypteur, qui est égale par exemple à 0,05 ms et qui est transmise sous la forme d'un signal d'horloge à fréquence constante F4=1/Te sur le fil respectif 1261, 1262 par une horloge 14 à travers le circuit d'adressage 13, un échantillon du signal analogique initial prélevé à l'entrée 120 soit décalé de deux étages vers la sortie de la ligne à retard 1211, 1212. Ainsi, le retard apporté par un registre à 512 étages est égal à 512x0,05/2 ms. Chaque ligne à retard retarde le signal analogique d'une durée qui est inférieur à deux fois la durée dite d'écriture NTe=(P×512/2)×0,05 ms de N échantillons, et que dépend de la fréquence de lecture, c'est-à-dire du code de cryptage sélectionné, comme on le verra dans la suite.
  • Comme montré à la Fig. 2, les signaux complémentaires de commande de lecture (ou d'écriture) S1 et S2 transmis par le circuit d'adressage 13 aux portes 1232 et 1231 ont une période égale à 2 NT.. Les signaux impuls- ionnels transmis sur les fils de sortie 126, et 1262 par le circuit d'adressage commandent l'avance pas-à-pas d'un échantillon dans les lignes à retard en phase de lecture et ont également une période égale à 2 NTe. L'un d'eux, tel que celui sur le fil 1261, est composé pendant une première demi-période NTe par N impulsions à la période constante Te qui commandent l'echantillonnage et l'écriture dans la ligne à retard 1211. Pendant la seconde demi-période suivante NTe, il est composé par N impulsions qui commandent la lecture des N échantillons écrits dans la ligne à retard 1211 et qui ne sont pas équiréparties temporellement. En d'autres termes, les impulsions de lecture ont une répartition temporelle déterminée par le code de cryptage et différente de celle régulière des impulsions d'écriture précédentes. L'autre signal impulsionnel sur le fil 1262 est composé pendant la première demi-période précédente NTe par N impulsions qui ont ladite répartition temporelle déterminée et qui commandent la lecture de N échantillons dans la ligne à retard 1212, et est composé pendant la seconde demi-période précédente NTe par N impulsions qui sont équiréparties à la période constante Te et qui commandent l'écriture de N échantillons dans la ligne à retard 1212.
  • Il apparaît que sous la commande du circuit d'adressage 13, lorsque la première ligne à retard 1211 est en phase d'écriture pendant une demi-période de lecture NTe pour laquelle les échantillons du signal initial entrant avancent à la période dite d'écriture T8, la seconde ligne à retard 1212 est en phase de lecture pour laquelle les échantillons du signal initial entrant, précédemment retardés avancent à des instants successifs t1 à tN distribués selon le code de cryptage pendant la même demi-période NTB. Pendant la demi-période NTe suivante, les phases de lecture et d'écriture précédentes sont inversées: la première ligne à retard 1211 est en phase de lecture et la seconde ligne à retard 1222 est en phase d'écriture.
  • Les instants de lecture successifs t1 à tN sont élaborés selon un code de cryptage sélectionné par une unité de commande 15 éventuellement dépendance du signal d'horloge à la fréquence Fe sur le fil 140. L'unité 15 transmet via le bus 150 les impulsions aux instants t1 à tN pendant chaque durée NTe au circuit d'adressage 13. Une unité de synchronisation 16 reçoit sur deux fils de sortie 160 du circuit d'adressage 13 les signaux complémentaires de commande de lecture et d'écriture S1 et S2 pour produire des impulsions de synchronisation à la fréquence NTe qui permettent de reconstituer convenablement le signal initial à partir du signal crypté dans le décrypteur 2. Les impulsions de synchronisation sont transmises sur le fil 161 vers l'unité de commande 15 et sont modulées convenablement, par un signal à une fréquence élevée transmis à travers le fil de sortie 141 par l'horloge 14, en un signal de synchronisation sur la sortie 162 du circuit 16.
  • Le signal crypté et le signal de synchronisation sont mélangés dans un mélangeur 17 après passage respectif à travers un filtre passe-bas 171 qui est analogue au filtre 10, et un filtre passe-band 172 dont la bande passante est centrée sur la fréquence de modulation de synchronisation. Le signal composite issu de la sortie du mélangeur 17 est éventuellement transmis et mis en forme convenablement dans un modulateur d'émission 18 dépendant du mode de transmission de la voie 3 entre le crypteur 1 et le décrypteur 2.
  • A la réception dans le décrypteur 2, le signal composite traverse éventuellement un démodulateur de réception convenable 28, puis est filtré. Un filtre passe-bas 271 qui est analogue au filtre 10, et un filtre passe-bande 272 qui est analogue au filtre 172, restituent le signal crypté et le signal de synchronisation, respectivement.
  • Le décrypteur 2 effectue la fonction inverse de celle du crypteur et comporte, d'une manière semblable aux circuits 12 à 16 du crypteur, des circuits 22 à 26. Un circuit à retard analogique 22 reçoit par son entrée 220 le signal crypté transmis par le filtre passe-bas 271, et restitue par sa sortie 225 le signal décrypté qui est analogue à celui reçu à l'entrée 120 du circuit à retard analogique 12 du crypteur 1. Un circuit d'adressage en écriture et lecture 23 commande alternativement en écriture et lecture les deux lignes à retard analogiques 2211 et 2212 du circuit 22, via les fils 2261 et 2262. Le circuit d'adressage 23 commande évale- ment, à travers les fils 2271 et 2272, alternativement au cours des lectures, les ouvertures de portes ET analogiques 2231 et 2232 du circuit de commutation analogique 222 qui est inclus dans le circuit 22. Le circuit 222 est identique au circuit 122 et comporte également une porte OU analogique 224 dont la sortie 225 transmet le signal décrypté. Une horloge 24 transmet un signal d'horloge à la fréquence constante Fe sur le fil 240 vers le circuit d'adressage 23 et une unité de commande 25. Cette unité 25 a enregistré préalablement le code de décryptage qui est, conformément à l'invention, identique au code de cryptage sélectionné et transmet sur le fil 250 les impulsions d'écriture aux instants variables t1 à tN vers le circuit d'adressage 23. Les impulsions de synchronisation sont détectées dans un circuit de synchronisation 26 à partir du signal de synchronisation transmis par le filtre 272 et sont transmises sur le fil 261 vers l'unité de commande 25 et l'horloge 24. Le signal de synchronisation permet également de commander l'avance du support d'enregistrement chez l'auditeur, tel que la bande d'enregistrement d'un magnétophone par exemple (non représenté).
  • Le signal décrypté analogique analogue au signal analogique initial qui est reçu par l'entrée 120 du circuit à retard 12 dans le crypteur, est transmis par le sortie 225 du circuit de commutation analogique 222 vers un filtre passe-bas 20 qui est analogue au filtre 10, puis éventuellement vers un circuit de désaccentua- tion et/ou d'extension 21 qui est complémentaire du circuit 11. La sortie du circuit 21 commune à celle du décrypteur 2 restitue un signal analogique décrypté qui est analogue au signal analogique initial reçu à l'entrée du crypteur.
  • En se référant maintenant aux Figs. 3 et 4, on décrit en détail l'élaboration du cryptage du signal initial au moyen du circuit d'adressage 13 et de l'unité de commande 15.
  • Comme déjà dit, l'unité de commande 15 produit les N impulsions le lecture aux instants t1 à tH tels que, en général, ti+1-ti≠Te avec 1≤i<N. La répartition des N impulsions de lecture dans un intervalle de lecture NTe est obtenue au moyen d'un circuit dit de modulation d'impulsions 151. Ce circuit 151 peut comprendre un ou plusieurs "modulateurs d'impulsions" ou "horloges de lecture à pas variable" 1510 qui sont programmables ou non et qui engendrent chacun une séquence d'impulsions de lecture ayant une durée NTB.
  • Selon une première variante, un modulateur 1510 est un multiplicateur de fréquence programmable qui multiplie par un entier prédéterminé Q une fréquence de référence, par exemple la fréquence Fe transmise par l'horloge 14 sur le fil 140. Dans ce cas, les N impulsions de lecture sont à la fréquence QxFe, comme montré à la ligne a de la Fig. 2 pour Q=3. Selon une seconde variante, un modulateur 1510 est un "modulateur en impulsions" d'un signal périodique ou non, de préférence à enveloppe simple. Ce signal peut être un signal en dents de scie périodique comme montré à la ligne b de la Fig. 2 ou un signal périodique à plusieurs niveaux comme montré à la ligne c de la Fig. 2. Un tel signal est produit par un générateur de signal inclus dans le modulateur 1510. Le circuit de modulation inclus dans le modulateur 1510 fonctionne selon l'une des modulations en impulsions connues. Si la modulation est une modulation de position, c'est-à-dire si les positions temporelles des impulsions sont proportionnelles à l'amplitude du signal modulant, les impulsions de lecture sont réparties comme montré aux lignes b1 et c, de la Fig. 2. Lorsque la modulation est une modulation de fréquence, des suites d'impulsions à fréquences prédéterminées correspondent aux niveaux prédéterminés du signal modulant, comme montré aux lignes b2 et c2 de la Fig. 2. On notera que d'autres "modulations en impulsions" 1510 peuvent être facilement imaginables pour l'homme de l'art et peuvent résulter de la combinaison des variantes précédentes. En particulier, les modulateurs du type à dents de scie ou à multiniveau peuvent avoir la fréquence du signal de modulation programmable. En général, le crypteur et surtout le décrypteur comporteront un ou plusieurs "modulateurs d'impulsions" qui permettent d'engendrer chacun un signal crypté qui est, dans une large mesure, pratiquement incompréhensible.
  • Il apparaît que, conformément à l'invenion, et quel que soit le type de modulation sélectionné, il y a toujours une compression temporelle des échantillons lus dans le crypteur 1, puisque tous les échantillons écrits dans les lignes à retard 1211, 1212 sont lus et transmis. En d'autres termes, l'intervalle temporel (tN-t1) est toujours inférieur à la période NTe du signal de cryptage. Cependent, il peut exister une expansion temporelle entre au moins deux échantillons i, j d'une période NTe, ce qui se traduit par tj-ti>(j-i) Te.
  • Une telle expansion temporelle apparaît par exemple sur la Fig. 2 à la ligne cl, entre t2 et t, ou entre t4 et t3 et à la ligne c2, entre t2 et t1, bien que l'on a toujours (tN-t1)<NTe.
  • Les modulateurs d'impulsions et/ou les fréquences du signal modulant de ceux-ci sont adressées par une mémoire morte de codes de cryptage 152 de l'unité de commande 15 montrée à la Fig. 4. Chaque cellule 1520 de la mémoire 152 contient l'adresse d'un modulateur 1510 et, si nécessaire, de l'une des fréquences de modulation. Cette mémoire de codes 152 est adressée, d'une manière connue, en lecture par un clavier alphanumérique 153 à travers un registre d'adresses de code 154 qui fait correspondre à chaque nombre identifiant un code de cryptage et transmis par le clavier 153, l'adresse d'une cellule 1520 de la mémoire 152. Lorsqu'un code de cryptage est sélectionné, de modulateur en impulsions 1510 adressé est mis sous tension et produit sur la sortie 1511 du circuit 151 à travers une porte OU 1512 les impulsions de lecture à des instants prédéterminés t, à tN.
  • Cependant, afin que les N échantillons écrits précédemment dans une ligne à retard 1211, 1212 soient uniquement lus pendant la durée suivant NTe, il est néessaire d'inhiber les autres impulsions de range supérieur à N pendant cette durée. Par ailleurs, on notera que la fréquence de modulation et le procédé de modulation de chaque modulateur 1510 sont choisis de telle sorte qu'au moins N impulsions de lecture soient transmises à la sortie 1511 pendant NTe afin de transmettre le signal initial échantillonné sans pertes d'information. Pour ce faire, l'unité de commande 15 comprend un compteur 155 de compte maximal N dont l'entrée de comptage est reliée à la sortie 1511 du circuit de modulation 151, et une porte ET 156 ayant ses entrées reliées à la sortie 1550 du compteur 155 et à la borne 1511. Le compteur 155 est remis à zéro (RAZ) chaque fois qu'il reçoit une impulsion de synchronisation qui est transmise sur le fil 161 par le circuit de synchronisation 16 et qui définit une transition entre les phases de lecture et d'écriture de durée NTe relativement à chaque ligne à retard. Dés que le compte du compteur 155 est égal à N, le compteur 155 délivre sur sa sortie 1550 un signal qui ferme la porte ET 156 jusqu'à la prochaine remise à zéro, de sorte que N impulsions de lecture seulement traversent la porte ET 156 pendant une durée NTe. Les N impulsions de lecture transmises sont représentées en traits pleins sur les lignes a, b1, b2, c1 et c2 de la Fig. 2, tandis que les impulsions suivantes, qui sont inhibées, sont représentées en traits pointillés. Si le modulateur sélectionné 1510 a un signal de modulation dont la fréquence n'est pas un multiple entier de la fréquence 1/NTe, l'impulsion de synchronisation sur le fil 161 est également transmise au modulateur sélectionné 1510 afin qu'il soit réinitialisé au début de chaque phase de lecture et d'écriture de durée NT, pour produire un signal de modulation de période NTe, comme montré aux lignes b et c de la Fig. 2.
  • Le circuit d'adressage 13 montré à la Fig. 3 produit le signal S, qui commande simultanément la mise en phase d'écriture de la ligne à retard 121, et la mise en phase de lecture de la ligne à retard 1212. Le circuit d'adressage 13 produit également le signal S2 qui commande la mise en phase de lecture de la ligne à retard 121, et la mise en phase d'écriture de la ligne à retard 1212. Le signal S1 est produit à la sortie d'un diviseur de fréquence par N130 dont l'entrée reçoit les impulsions d'écriture à la fréquence constante Fe qui sont transmises par l'horloge 14 sur le fil 140. Le signal complémentaire S2=S 1 est produit par la sortie d'un inverseur 131 reliée à la sortie du diviseur de fréquence 130.
  • Le circuit d'adressage 13 comporte également deux circuits logiques identiques permettant la transmission alternative des impulsions d'écriture et des impulsions de lecture vers les lignes à retard 1211, 1212. Chaque circuit logique est constitué par une première porte ET 1321, 1322 qui commande l'écriture dans la ligne à retard 1211, 12121 par une seconde porte ET 1331, 1332 qui commande la lecture dans la ligne à retard 1211, 1212 et par une porte OU 1341, 1342 dont les entrées sont reliées aux sorties des première et seconde portes ET 1321, 133,, resp. 1322, 1332 et dont la sortie commande à traverse le fil 1261, 1262, l'avance des échantillons du signal initial dans la ligne à retard 1211, 1212. Deux entrées communes des portes ET 1321 et 1332 reçoivent le signal S, qui commande également l'ouverture de la porte ET analogique 1232 du circuit de commande 122 via le fil 1272. Deux entrées communes des portes ET 1331 et 1322 reçoivent le signal S2 qui commande également l'ouverture de la porte ET analogique 123, du circuit de commutation 122 via le fil 127,. Les autres entrées des portes dites d'écriture 132, et 1322 reçoivent, à travers le fil de sortie d'horloge 140, les impulsions d'écriture à la fréquence constante Fe et commandent alternativement pendant les durées successives NTe l'échantillonnage et l'écriture du signal initial dans les lignes à retard 121, et 1212. Les autres entrées des portes dites de lecture 133, et 1332 reçoivent, à travers le fil de sortie 150 de l'unité de commande 15, les impulsions de lecture et commandent, alternativement, pendant les durées successives NTe la lecture et la transmission du signal crypté à partir des lignes à retard 121, et 1212, à travers les portes ET analogiques 123, et 1232 qui sont ouvertes alternativement et en correspondance avec les ouvertures des portes ET 1331 et 1332.
  • Le circuit de synchronisation 16 est montré schématiquement à la Fig. 5. Il comprend une double bascule monostable 163 qui transmet sur le fil 161 une impulsion de synchronisation à chaque front montant des signaux complémentaires S, et S2, c'est-à-dire au début de chaque durée NT.. A cet égard, les entrées de la bascule 163 sont reliées aux sorties du diviseur 130 et de l'inverseur 131, via le bus à deux fils 160. Le circuit de synchronisation 16 comporte également un modulateur en fréquence 164 dont l'entrée est reliée à la sortie de la bascule 163 et dont la sortie transmet le signal de synchronisation sur le fil 162 vers l'entrée du filtre passe-bande 172. Le modulateur 164 module par exemple en phase l'impulsion de synchronisation à une fréquence sous-porteuse de 15 kHz transmise par le fil de sortie 141 de l'horloge 14. Comme déjà dit, cette impulsion de synchronisation modulée est mélangée au signal crypté dans le mélangeur 17 du crypteur 1 et est détectée par le circuit de synchronisation 26 du décrypteur 2.
  • Sur les Figs. 3 et 4, on voit que les circuits d'adressage 13, 23 et les unités de commande 15, 25 respectivement dans le crypteur 1 et le décrypteur 2 ont des blocs-diagrammes respectivement identiques. Les numéros de référence indiqués entre parenthèses correspondent aux blocs et fils du décrypteur 2 montré à la Fig. 1. Le circuit de synchronisation 26 du décrypteur 2 est constitué essentiellement par un démodulateur en fréquence dont la sortie 261 transmet les impulsions de synchronisation à l'entrée de remise à zéro (RAZ) du compteur 155 et éventuellement à l'entrée de réinitialisation de certains "modulateurs d'impulsions" 1510 de l'unité de commande 25. Les impulsions de synchronisation sont également reçues dans l'horloge 24 en vue de caller la boucle d'asservissement en phase qu'elle contient à la fréquence Fe.
  • Lorsque l'auditeur désire enregistrer l'émission correspondant au code de cryptage sélectionné, il frappe le même numéro d'identification sur le clavier 153 du décrypteur 2, ce qui provoque, à travers le registre 154 et la mémoire de codes 152 du décrypteur, l'adressage et la mise sous tension du modulateur correspondant 1510 et, si celui-ci est programmable en fréquence, la sélection d'une fréquence du signal de modulation. Le modulateur sélectionné 1510 dans le décrypteur est identique à celui sélectionné dans le crypteur. En effet, le décrypteur doit reconnaître après chaque début d'un intervalle d'écriture NTe les échantillons transmis par le crypteur aux instants de lecture successifs t1 à tN. Par conséquent, dans le décrypteur, les écritures du signal crypté dans les deux lignes à retard analogiques 2211 et 2212 pendant des intervalles successifs de durée NTe doivent être identiques à la lecture des échantillons dans les lignes à retard 1211 et 1212 du crypteur. La lecture dans le décrypteur est identique à l'écriture dans le crypteur et est rythmée à la fréquence constante Fe. Comme on le voit sur la Fig. 3, pour ce qui concerne le circuit d'adressage 23 du décrypteur 2, les portes ET dites d'écriture, 1321 et 1322, reçoivent les impulsions d'écriture à répartition variable selon le code de cryptage qui sont transmises par la sortie 250 de l'unité de commande 25, tandis que les portes ET dites de lecture, 133, et 1332, reçoivent les impulsions de lecture à fréquence constante Fe qui sont transmises par la sortie 240 de l'horloge 24.
  • D'autre part, du fait que le circuit de synchronisation 26 synchronise à travers le fil 261 les émissions des impulsions d'écriture transmisses par le modulateur 1510 sélectionné et des impulsions de lecture transmises par l'horloge 24, le découpage du signal crypté et la reconstitution du signal initial dans le décrypteur sont commandés en synchronisme avec l'échantillonnage et la lecture du signal initial dans le crypteur.
  • Selon une seconde réalisation montrée à la Fig. 6, les deux lignes à retard analogiques 121'1, 121'2, resp. 222'1, 221'2 du circuit à retard 12', resp. 22' dans le crypteur 1, resp. le décrypteur 2 sont destinées respectivement à l'écriture et à la lecture. Dans la Fig. 6, les numéros de référence entre parenthèses représentent les composants inclus dans le circuit à retard 22' et le circuit d'adressage en écriture et lecture 23' du décrypteur qui sont identiques à ceux 12' et 13' du crypteur. On se réfère dans la suite au crypteur, sauf indication contraire.
  • L'entrée 120' du premier étage de la première ligne à retard 121'1 reçoit continûment le signal analogique initial. Cette ligne à retard échantillonne pendant chaque période NTe le signal initial en N échantillons analogiques série au rythme du signal périodique d'écriture à la fréquence constante Fe qui est transmis sur le fil 126'1 par le circuit d'adressage 13'. A la fin de chaque période NTe détectée par la double bascule monostable 163, cette dernière ouvre N portes ET analogiques 122; à 122'N, (resp. 222'1 à 222'N pour le décrypteur) lors de la transmission d'une impulsion de synchronisation sur le fil 161 (resp. 261 pour le décrypteur). Les autres entrées des portes 122; à 122'N sont reliées aux sorties des N paires d'étages de la première ligne à retard 121; et transmettent simultanément en parallèle les N échantillons mémorisés précédemment vers les entrées des N paires d'étages de la seconde ligne à retard 1212. Au début de chaque période NTe, la ligne à retard 121'2 est commandée en lecture aux instants t1 à tN selon la répartition prédéterminée du code sélectionné par le circuit d'adressage 13', via le fil 126'2. La sortie 126' du dernier étage de la ligne à retard 121'2 délivre ainsi le signal crypté comme selon la première réalisation.
  • Comme on le voit sur la Fig. 6, le circuit d'adressage 13' du crypteur est nettement plus simple. Il ne comporte plus que le diviseur de fréquence 130 transmettant le signal S1, l'inverseur 131 transmettant le signal S2 et deux portes ET telles que 1321 et 133,. Tous ces composants sont interconnectés d'une manière analogue à celle montrée à la Fig. 3.
  • La porte d'écriture 1321 du circuit 13', resp. 23' transmet les impulsions dites d'écriture sur le fil 126'1 à la fréquence constante Fe reçue à partir de l'horloge 14 via le fil 140, dans le crypteur, resp. sur le fil 226'1 aux instants t, à tN déterminés par les impulsions d'écriture reçues à partir de l'unité de commande 25 via le fil 250, dans le décrypteur. La porte de lecture 1331 du circuit 13', resp. 23' transmet les impulsions dites de lecture sur le fil 1262 aux instants t1 à tN déterminés par les impulsions de lecture reçues à partir de l'unité de commande 15 via le fil 150, dans le crypteur, resp. sur le fil 226'2 à la fréquence constante Fe reçue à partir de l'horloge 24 via le fil 240, dans le décrypteur.
  • On notera que, en pratique, les séquences de code récurrentes de durée NTe sont choisies d'une part, pour obtenir un signal crypté complètement indéchiffrable et, d'autre part, pour reconstituer le signal analogique initial à partir du signal crypté avec un rapport signal/bruit élevé afin que la qualité d'écoute du signal décrypté soit voisine de celle du signal initial. Par ailleurs, le choix entre les différentes organisations des deux lignes à retard et également entre les types de modulateurs en impulsions dépend de contraintes d'exploitation telles que le coût de fabrication du décrypteur, qui contrairement au crypteur, est réalisé en un grande nombre d'exemplaires.
  • Bien que l'invention ait été décrite selon des exemples préférés de réalisation illustrés de manière générale à la Fig. 1, d'autres réalisations, notamment en ce que concerne la structure des unités de commande et des circuits d'adressage des lignes à retard peuvent être facilement imaginables par l'homme de métier sans sortir du cadre de l'invention défini par les revendications annexées.
  • Au moins l'une des unités de commande, 15 et 25, de préférence celle 25 du décrypteur, ne peut comporter qu'un seul modulateur en impulsions ou plus simplement un multiplicateur ou un diviseur de fréquence synchronisée sur une fréquence d'horloge. Ce dernier circuit engendre une unique répartition temporelle des instants t1 à tN pendant une durée NTe et peut être fabriqué sous la forme d'un circuit intégré qui est enfichable dans le bâti du décrypteur. Sa mise sous tension est commandée par un simple bouton-poussoir d'initialisation remplaçant le clavier. Ceci permet avantageusement de contrôler efficacement les écoutes d'une émission prédéterminée, puisque l'auditeur désirant écouter ou enregistrer cette émission devra se procurer un tel circuit. Complémentairement, cette sélection des auditeurs peut être réalisée par des décrypteurs incluant des lignes à retard d'un nombre prédéterminé d'étages inférieur à celui des lignes à retard du crypteur ce qui permet pour une émission prédéterminée d'être reçue par des décrypteurs ayant des lignes à retard dont le nombre d'étages est égal à celui véritablement utilisé dans les lignes à retard du crypteur. En effet, il est facile de sélectionner dans le crypteur des premiers étages d'une ligne à retard.
  • La transmission du signal composite issu du mélange du signal crypté et du signal de synchronisation dans le crypteur peut être réalisée, comme déjà dit, par câble, par voie hertzienne ou par fibre optique ou analogue. Le signal analogique initial peut appartenir au domaine de la radiodiffusion, de la télévision, du téléphone, etc.... Lorsque le signal crypté est véhiculé dans un canal de fréquence de la voie de transmission 3, le signal de synchronisation peut être mélangé au signal crypté dans ce canal, ou moduler une onde sous-porteuse à fréquence audible, qui est mélangée au signal crypté, la sous-porteuse étant modulée par exemple en phase par le signal de synchronisation. Dans le cas d'un signal analogique initial à crypter transmis par un système de transmission d'images de télévision, le signal composite peut être transmis dans un canal classique de télévision, ou être multiplexé temporellement avec le signal vidéo par exemple en l'insérant convenablement dans les signaux de synchronisation et de suppression de ligne et/ou dans les signaux de synchronisation et de suppression de trame.
  • Enfin on notera que toute combinaison de moyens de cryptage selon l'invention et de moyens de décryptage en vue d'obtenir un signal crypté par compression et expansion temporelle d'un signal analogique échantillonné à période constante ou d'un signal analogique échantillonné dont les échantillons ont été préalablement mélangés périodiquement par permutation ou selon une séquence quelconque convenable, rentre également dans le cadre de la présente invention. L'opération inverse effectuée par le décrypteur correspondant appartient également au domaine de la présente invention.

Claims (8)

1. Installation de cryptage et de décryptage comprenant un crypteur ( 1 ) pour crypter un signal entrant analogique initial en un signal crypté analogique et un décrypteur (2) pour décrypter le signal crypté analogique en un signal décrypté analogique analogue audit signal analogique initial, le crypteur (1) comprenant des premiers moyens (12) pour retarder 2N échantillons du signal analogique entrant, des premiers moyens d'écriture (13, 14) pour produire des premières impulsions d'horloge à une période prédéterminée Te qui commandent l'écriture en série et l'échantillonnage de N échantillons successifs du signal entrant dans les premiers moyens de retard (12) pendant une première période NTe et des premiers moyens de lecture (13, 15) pour produire un signal de cryptage ayant N impulsions par période égale à NTe qui commandent la lecture de N échantillons successifs écrits dans les premiers moyens de retard (12) pendant une seconde période NT, succédant à la première période NTe afin d'obtenir ledit signal crypté analogique, et le décrypteur (2) comprenant des seconds moyens (22) pour retarder 2N échantillons du signal crypté analogique, des seconds moyens d'écriture (23, 25, 26) pour produire un signal de décryptage qui est synchronisé avec le signal de cryptage et qui est formé par N impulsions par période égale à NTe qui commandent l'écriture en série de N échantillons successifs du signal crypté dans les seconds moyens de retard (22) pendant ladite première période NT et des seconds moyens de lecture (23, 24, 261 pour produire des secondes impulsions d'horloge à ladite période prédéterminée Te qui sont synchronisées avec les premières impulsions d'horloge et qui commandent la lecture de N échantillons successifs écrits du signal crypté dans les seconds moyens de retard (22) pendant ladite seconde période NTe afin d'obtenir le signal décrypté analogique, caractérisée en ce que les N impulsions du signal de cryptage sont réparties temporellement selon une répartition prédéterminée dans chacune desdites périodes NT afin que les N échantillons du signal crypté soient soumis à au moins une compression temporelle et éventuellement à une expansion temporelle par rapport à la répartition temporelle régulière des N échantillons écrits du signal entrant et en ce que le signal de décryptage est identique au signal de cryptage et a ses N impulsions qui sont réparties temporellement selon ladite répartition prédéterminée dans chacune desdites périodes NTe.
2. Installation conforme à la revendication 1, dans laquelle les premiers moyens de retard (12) comprennent en entrée deux sous-moyens de retard analogiques (1211, 1212) ayant leurs entrées reliées (120) recevant le signal entrant analogique et étant commandées alternativement pendant une période NTe sur deux, l'un en écriture par les N premières impulsions d'horloge et l'autre en lecture par les N impulsions du signal de cryptage, et en sortie des premiers moyens de commutation analogiques (122) délivrant le signal crypté et dans laquelle les seconds moyens de retard (22) comprennent en entrée deux sous-moyens de retard analogiques (2211, 221,) ayant leurs entrées reliées (220) recevant le signal crypté analogique et étant commandées alternativement pendant une période NTe sur deux, l'un en écriture par les N impulsions du signal de décryptage et l'autre en lecture par les N secondes impulsions d'horloge, et en sortie des seconds moyens de commutation analogiques (222) délivrant le signal décrypté, caractérisée en ce que les quatre sous-moyens de retard sont quatre lignes à retard analogiques (1211, 1212, 2211, 2222) et en ce que chacun des premiers et seconds moyens de commutation analogiques (122, 222) commute alternativement pendant une période NTe sur deux les sorties des derniers étages analogiques des deux lignes à retard respectives (1211, 1212; 2211, 2222) pour transmettre 2N échantillons en série du signal crypté, resp. décrypté, pendant lesdites première et seconde périodes successives NTe.
3. Installation conforme à la revendication 1, dans laquelle les premiers moyens de retard (12') comprennent des premiers et seconds sous-moyens de retard analogiques (121'1, 121'2), les premiers sous-moyens de retard (121'1) ayant leur entrée (120') recevant le signal entrant analogique et étant commandés en écriture par les N premières impulsions d'horloge pendant les premières périodes NT et les seconds sous moyens de retard (121'2) étant commandés en lecture par les N impulsions du signal de cryptage pendant les secondes périodes NTe et dans laquelle les seconds moyens de retard (22') comprennent des troisièmes et quatrièmes sous-moyens de retard (221'1, 221'2), les troisièmes sous-moyens de retard (221;) ayant leur entrée (220') recevant le signal crypté analogique et étant commandés en écriture par les N impulsions du signal de décryptage pendant les premières périodes NT et les quatrièmes sous-moyens de retard (221'2) étant commandés en lecture par les secondes impulsions d'horloge pendant les secondes périodes NTe, caractérisée en ce que les sous-moyens de retard sont des première, seconde, troisième et quatrième lignes à retard analogiques (121;, 1212, 221'1, 221'2), en ce que les premiers moyens de retard (12') comprennent des moyens (122') pour transférer en parallèle N échantillons du signal entrant des N premiers étages de la première ligne à retard (121'1), qui est commandée en écriture par les premières impulsions d'horloge pendant les premières et secondes périodes NTe, dans les N derniers étages de la seconde ligne à retard (121'2), qui est commandée en lecture par les impulsions du signal de cryptage pendant les premières et secondes périodes NTe, à la fin de chaque période NTe, et en ce que les seconds moyens de retard (22') comprennent des moyens (222') pour transférer en parallèle N échantillons du signal crypté des N premiers étages de la troisième ligne à retard (221'1), qui est commandée en écriture par les impulsions du signal de décryptage pendant les premières et secondes périodes NTe, dans les N derniers étages de la quatrième ligne à retard (221'2), qui est commandée en lecture par les secondes impulsions d'horloge pendant les premières et secondes périodes NTe, à la fin de chaque période NTe.
4. Installation conforme à l'une des revendications 1 à 3, caractérisée en ce que les premiers moyens de lecture (15) et les seconds moyens d'écriture (25) comprennent chacun des moyens (151) pour produire périodiquement des impulsions pendant chaque période NTe dont les N premières sont réparties temporellement selon ladite répartition prédéterminée et des moyens (155) pour compter les premières impulsions pendant chaque période NTe afin d'inhiber les impulsions succédant à la Nième impulsion jusqu'au début de la période NTe suivante et des moyens de synchronisation (16; 26) recevant un signal d'horloge à période NTe pour remettre à zéro lesdits moyens de comptage (155) et réinitialiser les moyens de production d'impulsions (151) à la fin d'une période NTe.
5. Installation conforme à la revendication 4, caractérisée en ce que le crypteur (1) et le décrypteur (2) comprennent chacun une pluralité de moyens de production d'impulsions (1510) dont les répartitions prédéterminées de N premières impulsions pendant chaque période NT sont différentes et des moyens (152, 153, 154) pour adresser lesdits moyens de production d'impulsions (1510) afin de sélectionner l'une des répartitions prédéterminées.
6. Installation conforme à la revendication 4, caractérisée en ce que les moyens de production d'impulsions (151) du décrypteur (2) sont enfichables dans le bâti du décrypteur.
7. Installation conforme à la revendication 5, caractérisée en ce qu'au moins l'un des moyens de production d'impulsions (1510) est une diviseur ou multiplicateur de fréquence programmable (Fig. 2a) par lesdits moyens d'adressage (152, 153, 154).
8. Installation conforme à la revendication 5, caractérisée en ce qu'au moins l'un des moyens de production d'impulsions (1510) est un modulateur en impulsions d'un signal selon une modulation en position (Figs. 2b,; 2c,) ou en fréquence (Figs. 2b2; 2c2) dont la fréquence peut être programmable sous la commande des moyens d'adressage (152, 153, 154).
EP80400476A 1979-04-20 1980-04-09 Installation de cryptage et de décryptage d'un signal analogique par compressions et expansions temporelles Expired EP0018869B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7910092 1979-04-20
FR7910092A FR2454664A1 (fr) 1979-04-20 1979-04-20 Systeme de cryptage et de decryptage d'un signal analogique par compressions et expansions temporelles

Publications (2)

Publication Number Publication Date
EP0018869A1 EP0018869A1 (fr) 1980-11-12
EP0018869B1 true EP0018869B1 (fr) 1983-05-18

Family

ID=9224562

Family Applications (1)

Application Number Title Priority Date Filing Date
EP80400476A Expired EP0018869B1 (fr) 1979-04-20 1980-04-09 Installation de cryptage et de décryptage d'un signal analogique par compressions et expansions temporelles

Country Status (5)

Country Link
US (1) US4302628A (fr)
EP (1) EP0018869B1 (fr)
CA (1) CA1142637A (fr)
DE (1) DE3063260D1 (fr)
FR (1) FR2454664A1 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392021A (en) * 1980-07-28 1983-07-05 Technical Communications Corporation Secure facsimile transmission system using time-delay modulation
US4965825A (en) 1981-11-03 1990-10-23 The Personalized Mass Media Corporation Signal processing apparatus and methods
EP0117276B1 (fr) * 1982-09-20 1990-05-09 Sanyo Electric Co., Ltd. Dispositif de communication secrète
GB2132860B (en) * 1982-12-21 1987-03-18 British Broadcasting Corp Conditional -access broadcast transmission
JPS59127442A (ja) * 1983-01-11 1984-07-23 Sony Corp 音声信号の秘話方式
GB2151886A (en) * 1983-12-21 1985-07-24 British Broadcasting Corp Conditional-access broadcast transmission
EP0216595A3 (fr) * 1985-09-17 1988-10-26 Gec Avionics Limited Chiffrage de données
US4893339A (en) * 1986-09-03 1990-01-09 Motorola, Inc. Secure communication system
WO2016161134A1 (fr) 2015-03-31 2016-10-06 Board Of Regents, The University Of Texas System Procédé et appareil de chiffrement hybride
DE102018110252A1 (de) * 2018-04-27 2019-10-31 Infineon Technologies Ag Transceiver, System mit Transceivern und Signal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH518658A (de) * 1970-07-07 1972-01-31 Patelhold Patentverwaltungs Un Verfahren zur verschlüsselten Nachrichtenübermittlung durch zeitliche Vertauschung von Informationselementen
GB1340327A (en) * 1971-04-19 1973-12-12 Plessey Co Ltd Coding arrangements
US3846827A (en) * 1973-02-12 1974-11-05 Cambridge Res & Dev Group Speech compressor-expander with signal sample zero reset
DE2412732A1 (de) * 1974-03-16 1975-09-18 Licentia Gmbh Verfahren zum verschleiern von sprachsignalen
US3959597A (en) * 1975-04-15 1976-05-25 Keiser Bernhard E Delay line time compressor and expander
US4099027A (en) * 1976-01-02 1978-07-04 General Electric Company Speech scrambler
DE2648674A1 (de) * 1976-10-27 1978-06-15 Grube Hans Jochen Rundfunk- und/oder fernsehsystem
US4217469A (en) * 1977-03-15 1980-08-12 Emilio Martelli Coding and decoding apparatus for the protection of communication secrecy
US4100374A (en) * 1977-04-11 1978-07-11 Bell Telephone Laboratories, Incorporated Uniform permutation privacy system
DE2834281A1 (de) * 1978-08-04 1980-02-21 Siemens Ag Anordnung zur durchfuehrung einer verschleierten uebertragung von informationen

Also Published As

Publication number Publication date
DE3063260D1 (en) 1983-07-07
EP0018869A1 (fr) 1980-11-12
CA1142637A (fr) 1983-03-08
FR2454664B1 (fr) 1983-12-30
FR2454664A1 (fr) 1980-11-14
US4302628A (en) 1981-11-24

Similar Documents

Publication Publication Date Title
EP0018869B1 (fr) Installation de cryptage et de décryptage d&#39;un signal analogique par compressions et expansions temporelles
FR2459595A1 (fr) Systeme de television a controle d&#39;acces utilisant une cle electronique variable
FR2545308A1 (fr) Systeme d&#39;enregistrement d&#39;un signal de television couleur sur une bande magnetique d&#39;enregistrement
EP0416985B1 (fr) Procédé de multiplexage d&#39;un signal sonore avec un signal vidéo analogique et système correspondant de distribution d&#39;images fixes sonorisées
FR2577733A1 (fr) Procede et systeme de transmission en bande etalee, notamment pour la transmission d&#39;informations sur un reseau de distribution d&#39;energie electrique
FR2493656A1 (fr) Procede de transmission de signaux video et appareil d&#39;enregistrement et de lecture de signaux video
EP0041001B1 (fr) Perfectionnements aux réseaux de commutation numérique à division du temps bit à bit
CH653165A5 (fr) Procede et appareil de montage de signaux numeriques enregistres sur un support d&#39;enregistrement.
FR2485841A1 (fr) Procede et dispositif de traitement de signaux numeriques
FR2596601A1 (fr) Appareil cyclique de reduction du bruit
EP0169093B1 (fr) Récepteur á démodulateur de fréquence pour système de télévision à multiplexage temporal
EP0119945A1 (fr) Procédés et dispositifs d&#39;embrouillage et de désembrouillage pour images de télévision
EP0188030B1 (fr) Procédé de codage et de décodage d&#39;informations audio et appareil pour sa mise en oeuvre
EP0011016A1 (fr) Système de diffusion de signaux audio-visuels de télévision synchronisés par une fréquence pilote et procédé de mise en oeuvre
FR2711464A1 (fr) Modulateur numérique à débit variable et son utilisation en radiodiffusion FM.
EP0126495A1 (fr) Dispositif de déchiffrement d&#39;images de télévision brouillées par permutations circulaires
EP0211791B1 (fr) Procédé d&#39;embrouillage et de désembrouillage d&#39;images de télévision
EP0044780B1 (fr) Système de transmission de données numériques sur canal à débit continu
FR2475317A1 (fr) Procede et appareil pour eviter des erreurs dans une installation de traitement de signaux pcm
EP0194186B1 (fr) Procédé de transmission de données par insertion dans un signal vocal analogique et dispositifs pour la mise en oeuvre de ce procédé
FR2530101A1 (fr) Procede et systeme de transmission cryptee d&#39;un signal, notamment audio-frequence
FR2549332A1 (fr) Procede et dispositif pour empecher l&#39;enregistrement non autorise d&#39;un signal video de television
FR2700911A1 (fr) Procédé et dispositif de codage-décodage de canal d&#39;un signal de télévision numérique haute définition diffusé par satellite.
CA2026766C (fr) Procede de multiplexage d&#39;un signal sonore dans un signal video analogique et systeme de distribution d&#39;images fixes sonorisees
FR2584256A1 (fr) Procede de multiplexage et de demultiplexage temporels de signaux video et de signaux a bande etroite, et dispositifs pour la mise en oeuvre de ce procede

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): BE CH DE GB IT NL SE

17P Request for examination filed

Effective date: 19801120

ITF It: translation for a ep patent filed

Owner name: ING. PIOVESANA PAOLO

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): BE CH DE GB IT LI NL SE

REF Corresponds to:

Ref document number: 3063260

Country of ref document: DE

Date of ref document: 19830707

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19840501

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840502

Year of fee payment: 5

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19840630

Year of fee payment: 5

Ref country code: BE

Payment date: 19840630

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19860430

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19870410

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19870430

Ref country code: CH

Effective date: 19870430

BERE Be: lapsed

Owner name: ETS PUBLIC TELEDIFFUSION DE FRANCE

Effective date: 19870430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19871101

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
GBPC Gb: european patent ceased through non-payment of renewal fee
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19880101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19881118

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Effective date: 19890430

EUG Se: european patent has lapsed

Ref document number: 80400476.0

Effective date: 19880906