EP0023490B1 - Zeithaltendes gerät,insbesondere quartzgesteuerte uhr - Google Patents

Zeithaltendes gerät,insbesondere quartzgesteuerte uhr Download PDF

Info

Publication number
EP0023490B1
EP0023490B1 EP79901536A EP79901536A EP0023490B1 EP 0023490 B1 EP0023490 B1 EP 0023490B1 EP 79901536 A EP79901536 A EP 79901536A EP 79901536 A EP79901536 A EP 79901536A EP 0023490 B1 EP0023490 B1 EP 0023490B1
Authority
EP
European Patent Office
Prior art keywords
flip
motor
input
frequency divider
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP79901536A
Other languages
English (en)
French (fr)
Other versions
EP0023490A1 (de
Inventor
Horst SCHÄFER
Peter Busch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Braun GmbH
Original Assignee
Braun GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19782850295 external-priority patent/DE2850295C3/de
Priority claimed from DE19782850357 external-priority patent/DE2850357A1/de
Priority claimed from DE19782850325 external-priority patent/DE2850325C3/de
Application filed by Braun GmbH filed Critical Braun GmbH
Publication of EP0023490A1 publication Critical patent/EP0023490A1/de
Application granted granted Critical
Publication of EP0023490B1 publication Critical patent/EP0023490B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor

Definitions

  • the invention relates to a time-keeping device, in particular a quartz-controlled clock, with an electronically controlled motor with a working winding for driving a display system and a control winding which emits pulses proportional to the motor speed to the setting input of a bistable multivibrator, at the reset input of which a first frequency divider and the frequency of the motor pulses corresponding pulses of the oscillator are placed, only one speed of the electronically controlled motor above the nominal speed is controllable and the bistable multivibrator is connected on the output side to an input of a gate, the other input of which is connected to the output of a the first frequency divider is connected downstream of the second frequency divider and the output thereof controls the working winding of the motor via an output amplifier.
  • time display elements of a watch with an analog time display are controlled directly with the impulses of a frequency divider that divides the frequency of the quartz oscillator, a relatively high power consumption is usually required to ensure continued reliability, which can only be reduced if greater sensitivity to interference is permitted becomes.
  • both the pulses emitted by the reference quartz oscillator and the pulses proportional to the motor frequency are divided down via frequency divider chains.
  • the divider chain connected downstream of the reference quartz oscillator and thus the setpoint frequency pulses are the same and in phase with the frequency divider chain connected downstream of the motor circuit and are therefore proportional to the motor frequency.
  • the drive pulses delivered to the motor generally have steep switch-on and switch-off edges, consequently steep needle pulses are also given to the motor circuit, which are undesirable at the control input of the control and regulating arrangement or which can disrupt the logic of an integrated circuit. Since the control input for the control and regulating arrangement is generally provided with a trigger level which is below the level of the interference pulses, the downstream logic counts more pulses than are actually applied to the motor circuit in accordance with the motor speed.
  • the object of the present invention is to keep away from the input of a logic circuit serving to control an electronically controlled motor of the type mentioned at the outset, which leads to faulty control, with little effort without reducing the input voltage of the logic circuit and without changing the control winding.
  • a first inverter serving as an input threshold value switch is connected to the control winding of the electronically controlled motor, which generates a square-wave signal from the AC voltage signal emitted by the control winding of the electronically controlled motor, and in that the first inverter has a digital filter with a subsequent pulse shaper to generate a Narrow pulse from the falling edge of the square-wave signal is provided, the interference pulse adjustable pulse width does not advance and its trigger frequency is tapped by the first frequency divider connected downstream of the oscillator.
  • interference pulses which can lead to faulty control, can be kept out with little effort and without reducing the input voltage of the logic circuit and without changing the control winding. Interference pulses at the input of the control circuit, which fall below a certain adjustable pulse width, are therefore not switched on and therefore cannot further disturb the logic of the integrated control circuit.
  • the block diagram of the drive of an analog quartz clock shown in FIG. 1 shows an oscillator 1 generating the frequency of, for example, 4, 19 MHz, which is followed by a first electronic frequency divider 6. the output of the first frequency divider 6 leads via a second frequency divider 7 and a pulse shaper 49 as the target frequency to the input of a bistable multivibrator 50.
  • the actual frequency is generated by the control winding of the synchronous motor SM, which rotates, for example, at eight revolutions per minute and drives a pointer gear and leads via a motor pulse divider 91 to a second input of the bistable flip-flop 50, the motor pulse divider 91 being further pulse shapers 90 and 53 or downstream.
  • Another output of the first frequency divider 6 is connected to the input of a third frequency divider 59, which is supplied with the output pulses of the control winding via the pulse shaper 90 at a further input.
  • the output of the third frequency divider 59 is connected via a gate 58 and an output amplifier 88 to the drive winding of the synchronous motor SM, so that the motor speed is directly dependent on the output pulses of the third frequency divider 59.
  • the bistable multivibrator 50 switches the gate 58 between the third frequency divider 59 and the output amplifier 88 after the input of a desired pulse with a frequency of, for example, 1 Hz, which is emitted by the second frequency divider 7, the third frequency divider 59 causing the Synchronous motor SM is accelerated to the maximum set speed. If the control pulse emitted by the motor pulse divider 91 is now present at the second input of the bistable multivibrator 50, i.e. the required speed frequency of e.g. 16 Hz reached, the gate 58 is blocked between the third frequency divider 59 and the output amplifier 88. As a result, no drive pulse is supplied to the synchronous motor SM and the speed of the motor drops as a result of the friction of the pointer gear until the next setpoint pulse switches over the bistable flip-flop 50.
  • the detailed circuit of a quartz analog alarm clock shown in FIG. 2 has a time reference circuit which essentially consists of an oscillating circuit and a frequency-determined quartz 1.
  • the resonant circuit contains an inverter 2, which is designed as an amplifier with infinitely high amplification, and a feedback resistor 3.
  • Two capacitors 4, 5 are connected to the connections of the oscillating crystal 1 on the one hand and to ground, on the other hand, a trimming capacitor 4 with which the exact oscillation frequency can be set, and a load capacitor 5, which has approximately the same capacitance as the trimming capacitor 4 in its central position.
  • the time reference circuit provides a frequency of 4,194,304 Hz, which is divided down in the downstream frequency dividers 6, 7 and 59.
  • the first frequency section 6 twenty-two flip-flops 8-20 are connected in series, so that the 4.19 MHz signal present at the input of the first frequency divider 6 is divided down to a frequency of 512 Hz.
  • the output of the last divider stage 20 of the first frequency divider 6 is connected to the input of the first divider stage 21 of the second frequency divider 7 and to the first divider stage 21 of the second frequency divider 7 and to the first divider stage 60 of the third frequency divider 59.
  • the NOR gate 52 connected downstream of the D flip-flop 51 of the pulse shaper 49 receives both the second pulses emitted by the second frequency divider 7 and the pulses emitted by the Q output of the D flip flop 51. At the output of NOR gate 52 there are pulses with a pulse interval of one second and a pulse width of on.
  • a separate pulse shaper 53 is provided, which consists of a D flip-flop 54 and a NOR gate 55.
  • the 1 Hz actual signal of the clock motor and a 2048 Hz signal from the output of the frequency divider stage 18 of the first frequency divider 6 are fed to this pulse shaper 53.
  • This pulse shaper 53 there is a 1-second actual pulse series with a pulse width of at the output of NOR gate 55 at.
  • the RS flip-flop 50 which consists of two cross-coupled NOR gates 56, 57, thus receives 49 desired pulses from the NOR gate 52 of the pulse shaper, while it receives 53 actual pulses from the NOR gate 55 of the pulse shaper .
  • the spacing of the two pulse series is 1 second in both cases, the pulse widths of the respective pulse series being different by a factor of 2 so that the actual value remains dominant.
  • the pulse width-modulated time deviation now corrects the amplitudes of the sinusoidal signals with which the working winding 87 of the clock motor is applied.
  • this loading is not carried out without prior modification by a NAND gate 58, which is supplied at its second input with signals from the third frequency divider 59, which consists of six flip-flops 60-65.
  • This third frequency divider 59 has its input connected to the 512 Hz output of the first frequency divider 6. As already mentioned, the output of the third frequency divider 59 is at the NAND gate 58. With the aid of the six flip-flops 60-65, the third frequency divider 59 can divide the frequency down from 512 Hz to 8 Hz. A special feature of the third frequency divider 59 is that it can be set via a line 67. Since the flip-flops 60-65 have the set inputs R, S, R, S, R, R, this means that the binary number LOLO can be represented with the flip-flops 63, 62, 61, 60, which corresponds to the decimal number 10 . To set this number, a pulse on line 67 is sufficient.
  • the output element for recording the actual time is the control winding 68 of the electronically controlled motor, which is acted upon by the continuously rotating motor in such a way that a voltage arises in it, which is a measure of the rotational speed of the motor. This voltage induced in the control winding 68 is then further processed and processed.
  • a capacitor 69 is provided, the task of which is to short-circuit any interference voltage peaks.
  • a center tap of a voltage divider comprising the resistors 70, 71 is connected, this in turn being connected to a battery 72.
  • This measure ensures that the AC voltage potential occurring at the control winding 68 is raised by a DC component, so that the first inverter 73, which is also an input threshold value switch, switches through at the correct times of the actual AC voltage signal and thus switches to the AC voltage. Actual signal exactly assigned rectangular signal generated.
  • a connection leads to the R inputs of two flip-flops 74, 75 and to the input of a second inverter 76, the output of which is connected to the D input of the flip-flop 74.
  • the C inputs of the flip-flops 74, 75 are connected to the output of the flip-flop 21 of the second frequency divider 6 via a third inverter 77.
  • the digital filter 92 is built up, which filters out the frequencies above the frequency 256 Hz.
  • the filter frequency could be another frequency instead of 256 Hz. it is only important that the 16 Hz frequency normally present at the control winding 68 is passed.
  • This pulse shaper 90 After the digitized and digitally filtered actual signal has passed through the digital filter 92, it arrives at a pulse shaper 90 which produces a needle pulse sequence from the relatively wide 16 Hz signal.
  • This pulse shaper 90 consists of two flip-flops 78, 79, a NOR gate 80 and an inverter 81, the inverter 81 being fed from the frequency divider 6 with a 2048 Hz signal.
  • 16 Hz pulses are thus present at the output of NOR gate 80, which have a base width of exhibit.
  • These 16 Hz needle pulses now control a further inverter 82 and a motor pulse shaper with four flip-flops 83, 84, 85, 86, which delivers a 1 Hz actual signal at the output.
  • this actual signal is sent to the pulse shaper 53 and to the NAND gate 43.
  • the NAND gate 43 can also receive a 1 Hz signal from the flip-flop 29 as well.
  • the flip-flops 60-65 are thus set to a dual number, e.g. a dual number that corresponds to the decimal number 10.
  • the input of the divider 59 is subjected to 512 Hz pulses until the divider has the decimal counter 32, i.e. until an H signal is present at the output of the divider 59.
  • the divider 59 acts as a timing element that determines the point in time at which a correction pulse is applied to the electrical signal supplied to the electronically controlled motor. After the starting point has been clearly defined by the signal coming from gate 80, the correction signal is then released at gate 58 after a precisely predetermined time.
  • Correction signals are thus fed to the AC drive pulses of the working winding 87 via a field effect transistor 88 serving as an output amplifier and a resistor 89.
  • These correction signals increase the amplitude of the electrical drive signal which is present at the working winding 87 by an amount which corresponds to the frequency deviation of the watch.
  • the increase in the amplitude can vary from half-wave to half-wave of the AC signal present at the working winding 87, the variation depending on the determined control deviation between the setpoint and actual value.
  • the resistor 89 only has the task of weakening the correction pulses supplied to the working winding 87, depending on the drive energy required. If, for example, relatively heavy clock hands are moved with the clock motor, the resistor 76 can be selected to be very small so that the working winding 87 is acted upon with a large amount of energy.
  • the pulse has a pulse width of less than 1.98 msec, D / 74 H.
  • the comparison frequency e.g. 256 Hz, switches from 74 to H. 75 with its positive edge at C / 74 Q, but does not switch further because the third inverter 77 is present at C / 75 L.
  • the output of the first inverter becomes 74 H.
  • the D flip-flops 74 and 75 are reset before the signal at the D and C inputs of the D flip-flop 75 can be switched on.
  • the downstream pulse shaper stage 90 now ensures that when changing from H to L at the output of the pulse shaper stage 90 a needle pulse is generated which is independent of the pulse width of the input signal and e.g. has a pulse width of approx. 0.25 msec.
  • the comparison frequency necessary for pulse shaping is taken from the first frequency divider 6.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Stepping Motors (AREA)
  • Electromechanical Clocks (AREA)

Description

  • Die Erfindung betrifft ein zeithaltendes Gerät, insbesondere eine quarzgesteuerte Uhr, mit einem elektronisch gesteuerten Motor mit einer Arbeitswicklung zum Antrieb eines Anzeigesystems und einer Steuerwicklung, die der Motorendrehzahl proportionale Impulse an den Setz-Eingang einer bistabilen Kippstufe abgibt, an deren Rücksetz-Eingang die von einem ersten Frequenzteiler herabgeteilten und der Frequenz der Motorimpulse entsprechenden Impulse des Oszillators gelegt sind, wobei nur eine Drehzahl des elektronisch gesteuerten Motors oberhalb der Nenndrehzahl steuerbar ist und die bistabile Kippstufe ausgangsseitig mit einem Eingang eines Gatters verbunden ist, dessen anderer Eingang an den Ausgang eines dem ersten Frequenzteiler nachgeschalteten zweiten Frequenzteiler angeschlossen ist und dessen Ausgang über einen Ausgangsverstärker die Arbeitswicklung des Motors ansteuert.
  • Es sind bereits zahlreiche elektronische Uhren vorgeschlagen worden, die einen Schwingquartz als Zeitnormal aufweisen. Bei diesen elektronischen Uhren können zwei Hauptgruppen unterschieden werden: die Uhren mit digitaler Zeitanzeige und Uhren mit analoger Zeitanzeige.
  • Werden bei einer Uhr mit analoger Zeitanzeige die Zeitanzeigeelemente direkt mit den Impulsen eines Frequenzteilers angesteuert, der die Frequenz des Schwingquartzes herunterteilt, so ist in der Regel zur Gewährleistung der Fortschaltsicherheit eine relativ grosse Leistungsaufnahme erforderlich, die nur herabgesetzt werden kann, wenn eine grössere Störempfindlichkeit zugelassen wird.
  • Weiterhin ist bei bekannten Systemen, die mit direkt gesteuerten Schrittschaltmotoren, direkt synchronisierten Schwingungssystemen und Motoren arbeiten eine Anordnung notwendig, die schon innerhalb einer einzigen Schaltperiode eventuelle Fehler rückgängig machen muss. Bei solchen Systemen kann die Stossempfindlichkeit zu einer bleibenden Standabweichung führen.
  • Um diese Nachteile weitgehend zu beseitigen, mussten aufwendige Sonderkonstruktionen für das Anzeige- und Fortschaltsystem vorgesehen werden, zum Beispiel Schwingungssysteme mit hohem Energieinhalt, d.h. mit grosser Amplitude und hoher Frequenz.
  • Aus der US-A-4 007 408 ist eine Anordnung zur Synchronisierung der Drehzahl bzw. Frequenz eines Motors mit einer vorzugsweise von einem Quarzoszillator abgegebenen Frequenz bekannt. Diese bekannte Anordnung enthält einen Motorschaltkreis, der an den Motor die für seinen Betrieb erforderliche Energie und an den Regelschaltkreis eine seiner Drehzahl proportionale Frequenz abgibt. Sowohl die von dem Referenz-Quarzoszillator als auch die von dem Motorschattkreis abgegebene und der Motordrehzahl proportionale Frequenz werden an einen bistabilen Phasenkomparator weitergeleitet, der auf den Motorschaltkreis in der Weise einwirkt, dass Energie- bzw. Antriebsimpulse an den Motor abgegeben werden, wenn die der Motordrehzahl proportionalen Frequenzimpulse den von dem Referenz-Quarzoszillator abgegebenen Impulsen nacheilen. Eilen dagegen die der Motordrehzahl proportionalen Frequenzimpulse den von dem Referenz-Quarzoszillator abgegebenen Impulsen voraus, so wird die Energiezufuhr zum Motor unterbrochen. Bei dieser bekannten Anordnung werden sowohl die von dem Referenz-Quarzoszillator abgegebenen Impulse als auch die der Motorfrequenz proportionalen Impulse über Frequenzteilerketten heruntergeteilt. Mit der bekannten Anordnung wird erreicht, dass die von der dem Referenz-Quarzoszillator nachgeschalteten Teilerkette und damit der Sollfrequenz proportionalen Impulse gleich und in Phase mit den von der dem Motorschaltkreis nachgeschalteten Frequenzteilerkette abgegebenen und damit der Motorfrequenz proportionalen Impulse sind.
  • Da die an den Motor abgegebenen Antriebsimpulse im allgemeinen steile Ein- und Ausschaltflanken aufweisen, werden demzufolge auch an den Motorschaltkreis steile Nadelimpulse abgegeben, die am Steuereingang der Steuer- und Regelanordnung unerwünscht sind bzw. die Logik einer integrierten Schaltung stören können. Da der Steuereingang für die Steuer- und Regelanordnung im allgemeinen mit einem Triggerlevel versehen ist, der unterhalb des Levels der Störimpulse liegt, zählt die nachgeschaltete Logik mehr Impulse als tatsächlich an dem Motorschaltkreis entsprechend der Motorendrehzahl anliegen.
  • Um diesen Störeinfluss zu verhindern, wird parallel zur Mess- bzw. Steuerwicklung des Motors ein Kondensator geschaltet, der die induzierten Nadelimpulse kurzschliesst. Messungen haben jedoch ergeben, dass die Eliminierung dieser Nadelimpulse nur begrenzt möglich ist oder nur mit einem erheblichen Aufwand an beispielsweise RC-Gliedern. Diese schaltungstechnische Massnahme ist jedoch aufwendig und hat zudem den Nachteil, dass ein erheblicher Spannungsabfall entsteht und somit am Steuereingang eine nicht ausreichende Spannung zur Verfügung steht.
  • Höhere Windungszahlen für die Steuer- bzw. Messwicklung des Motors sind hier nur eine begrenzte Möglichkeit. Nachteile sind das Volumen, die Kosten und der Wirkungsgrad der Steuerwicklung.
  • Aufgabe der vorliegenden Erfindung ist es, vom Eingang einer zur Ansteuerung eines elektronisch gesteuerten Motors der eingangs genannten Art dienenden logischen Schaltung Störimpulse, die zu einer fehlerhaften Ansteuerung führen, mit geringem Aufwand ohne Herabsetzung der Eingangsspannung der logischen Schaltung und ohne eine Veränderung der Steuerwicklung fernzuhalten.
  • Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass ein als Eingangsschwellenwertschalter dienender erster Inverter an die Steuerwicklung des elektronisch gesteuerten Motors angeschlossen ist, der aus dem von der Steuerwicklung des elektronisch gesteuerten Motors abgegebenen Wechselspannungssignal ein Rechtecksignal erzeugt und dass dem ersten Inverter ein digitales Filter mit nachfolgendem Impulsformer zur Erzeugung eines schmalen Impulses aus der abfallenden Flanke des Rechtecksignals vorgesehen ist, das Störimpulse einstellbarer Impulsbreite nicht weiterschaltet und dessen Triggerfrequenz von dem dem Oszillator nachgeschalteten ersten Frequenzteiler abgegriffen wird. Mit der erfindungsgemässen Lösung wird erreicht, dass vom Eingang einer zur Ansteuerung eines elektronisch gesteuerten Motors dienenden logischen Schaltung Störimpulse, die zu einer fehlerhaften Ansteuerung führen können, mit geringem Aufwand und ohne Herabsetzung der Eingangsspannung der logischen Schaltung und ohne eine Veränderung der Steuerwicklung fernzuhalten. Störimpulse am Eingang der Steuerschaltung, die eine gewisse einstellbare Impulsbreite unterschreiten, werden demzufolge nicht weitergeschaltet und können demnach die Logik der integrierten Steuerschaltung nicht weiter stören.
  • Vorteilhafte Ausgestaltungen der erfindungsgemässen Lösung sind den kennzeichnenden Merkmalen der Patentansprüche 2 und 3 zu entnehmen. Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels soll der der Erfindung zugrundeliegende Gedanke näher erläutert werden. Es zeigen:
    • Fig. 1 das Blockschaltbild des Antriebs einer quarzgesteuerten Analoguhr und
    • Fig. 2 ein detailliertes Schaltbild des Blockschaltbilds gemäss Fig. 1.
  • Das in Fig. 1 dargestellte Blockschaltbild des Antriebs einer Analog-Quarzuhr zeigt einen die Frequenz von beispielsweise 4, 19 MHz erzeugenden Oszillator 1, dem ein erster elektronischer Frequenzteiler 6 nachgeschaltet ist. der Ausgang des ersten Frequenzteilers 6 führt über einen zweiten Frequenzteiler 7 und einen Impulsformer 49 als Sollfrequenz auf den Eingang einer bistabilen Kippstufe 50.
  • Die Istfrequenz wird von der Steuerwicklung des Synchronmotors SM erzeugt, der zum Beispiel mit acht Umdrehungen pro Minute umläuft und ein Zeigergetriebe antreibt sowie über einen Motorimpulsteiler 91 auf einen zweiten Eingang der bistabilen Kippstufe 50 führt, wobei dem Motorimpulsteiler 91 weitere Impulsformer 90 und 53 vor- bzw. nachgeschaltet sind.
  • Ein weiterer Ausgang des ersten Frequenzteilers 6 ist mit dem Eingang eines dritten Frequenzteilers 59 verbunden, das an einem weiteren Eingang mit den Ausgangsimpulsen der Steuerwicklung über den Impulsformer 90 beaufschlagt ist. Der Ausgang des dritten Frequenzteilers 59 ist über ein Gatter 58 und einen Ausgangsverstärker 88 mit der Antriebswicklung des Synchronmotors SM verbunden, so dass die Motorendrehzahl direkt von den Ausgangsimpulsen des dritten Frequenzteilers 59 abhängt. Die bistabile Kippstufe 50 schaltet nach dem Eingang eines Sollimpulses mit einer Frequenz von beispielsweise 1 Hz, der von dem zweiten Frequenzteiler 7 abgegeben wird, das Gatter 58 zwischen dem dritten Frequenzteiler 59 und dem Ausgangsverstärker 88 auf, wobei der dritte Frequenzteiler 59 bewirkt, dass der Synchronmotor SM auf die maximal eingestellte Drehzahl beschleunigt wird. Liegt nun am zweiten Eingang der bistabilen Kippstufe 50 der von dem Motorimpulsteiler 91 abgegebene Steuerimpuls an, d.h., ist die erforderliche Drehzahlfrequenz von z.B. 16 Hz erreicht, so wird das Gatter 58 zwischen dem dritten Frequenzteiler 59 und dem Ausgangsverstärker 88 gesperrt. Dem Synchronmotor SM wird demzufolge kein Antriebsimpuls zugeführt und die Drehzahl des Motors fällt infolge der Reibung des Zeigergetriebes soweit ab, bis der nächste Sollimpuls die bistabile Kippstufe 50 umschaltet.
  • Die in Fig. 2 dargestellte detaillierte Schaltung einer Quarz-Analog-Weckuhr weist einen Zeit-Referenz-Kreis auf, der im wesentlichen aus einem Schwingkreis und einem frequenzbestimmten Quarz 1 besteht. Der Schwingkreis enthält einen Inverter 2, der als Verstärker mit unendlich hoher Verstärkung ausgelegt ist, sowie einen Rückkopplungswiderstand 3. An die Anschlüsse des Schwingquarzes 1 einerseits und an Masse andererseits sind zwei Kondensatoren 4, 5 angeschlossen, und zwar ein Trimmkondensator 4, mit dem die exakte Schwingfrequenz eingestellt werden kann, sowie ein Lastkondensator 5, der etwa die gleiche Kapazität hat wie der Trimmkondensator 4 in seiner Mittelstellung.
  • Der Zeit-Referenz-Kreis liefert eine Frequenz von 4.194.304 Hz, die in den nachgeschalteten Frequenzteilern 6, 7 und 59 heruntergeteilt wird.
  • In dem ersten Frequenzteil 6 sind zweiundzwanzig Flip-Flops 8 - 20 hintereinander geschaltet, so dass das am Eingang des ersten Frequenzteilers 6 anstehende 4,19 MHz-Signal bis auf eine Frequenz von 512 Hz heruntergeteilt wird.
  • Der Ausgang der letzten Teilerstufe 20 des ersten Frequenzteilers 6 ist mit dem Eingang der ersten Teilerstufe 21 des zweiten Frequenzteilers 7 und mit der ersten Teilerstufe 21 des zweiten Frequenzteilers 7 und mit der ersten Teilerstufe 60 des dritten Frequenzteilers 59 verbunden.
  • Am Ausgang der letzten Teilerstufe 29 des zweiten Frequenzteilers 7 steht ein 1 Hz-Signal an, das - da es vom Quarzoszillator 1 abgeleitet ist - den genauen Sekundentakt darstellt. Dieser Sekundentakt oder Sekunden-Sollwert wird über einen Impulsformer49 auf eine als RS-Flip-Flop ausgebildete bistabile Kippstufe 50 gegeben, die an ihrem Ausgang pulsmodulierte Signale abgibt. Dabei werden auf den einen Eingang des im impuisformer49 enthaltenen D-Flip-Flops 51 die von der letzten Teilerstufe 29 des zweiten Frequenzteilers 7 kommenden Sekundenimpulse abgegeben, während auf den anderen Eingang dieses Flip-Flops 51 eine 4096 Hz-Impulsreihe gelangt, die vom Ausgang der Teilerstufe 17 des ersten Frequenzteilers 6 abgezweigt wird.
  • Das dem D-Flip-Flop 51 des Impulsformers 49 nachgeschaltete NOR-Gatter 52 erhält sowohl die von dem zweiten Frequenzteiler 7 abgegebenen Sekundenimpulse als auch die vom Q-Ausgang des D-Flip-Flops 51 abgegebenen Impulse. Am Ausgang des NOR-Gatters 52 treten Impulse mit einem Impulsabstand von einer Sekunde und einer Impulsbreite von
    Figure imgb0001
    auf.
  • Diese Impulse repräsentieren die Soll-Frequenz der Uhr.
  • Auf ähnliche Weise, wie die Soll-Frequenz aufbereitet wurde, wird nun auch die Ist-Frequenz äufbereitet. Hierfür ist ein gesonderter Impulsformer 53 vorgesehen, der aus einem D-Flip-Flop 54 und einem NOR-Gatter 55 besteht. Diesem Impulsformer 53 wird das 1 Hz-Ist-Signal des Uhrenmotors und ein 2048 Hz-Signal vom Ausgang der Frequenzteilerstufe 18 des ersten Frequenzteilers 6 zugeführt. Somit steht am Ausgang des NOR-Gatters 55 eine 1-Sekunden-Ist-Impulsreihe mit einer Impulsbreite von
    Figure imgb0002
    an.
  • Das RS-Flip-Flop 50, das aus zwei kreuzgekoppelten NOR-Gattern 56, 57 besteht, erhält somit von dem NOR-Gatter 52 des Impulsformers 49 Soll-Impulse, während es von dem NOR-Gatter 55 des Impulsformers 53 Ist-Impulse erhält. Die Abstände der beiden Impulsreihen betragen in beiden Fällen 1 Sekunde, wobei die Impulsbreiten der jeweiligen Impulsreihen um den Faktor 2 verschieden sind, damit der Istwert dominant bleibt.
  • Am Ausgang Q des RS-Flip-Flops 50 steht dann ein L-Signal an ,wenn am Eingang R des RS-Flip-Flops 50 ein L-Signal und am Eingang S ein Null-Signal ansteht. Steht dagegen am Eingang R ein Null-Signal und am Eingang S ein L-Signal an, so tritt am Ausgang des RS-Flip-Flops 50 ein Null-Signal auf. Bei S = R = L ergibt sich an sich ein irregulärer Zustand, der jedoch wegen der unterschiedlichen Impulsbreitender Soll- und Ist-Impulse nicht auftreten kann. Die am Ausgang des RS-Flip-Flops 50 erscheinenden lmpulse haben somit eine Impulsbreite, die der zeitlichen Abweichung zwischen einem Soll-Sekunden-Impuls und einem Ist-Sekunden-Impuls entspricht. Die Zeitabweichung erscheint auf diese Weise in pulsbreitenmodulierter Form.
  • Die pulsbreitenmodulierte Zeitabweichung korrigiert nun die Amplituden der Sinussignale, mit der die Arbeitswicklung 87 des Uhrenmotors beaufschlagt wird. Diese Beaufschlagung erfolgt jedoch nicht ohne vorherige Modifikation durch ein NAND-Gatter 58, das an seinem zweiten Eingang mit Signalen aus dem dritten Frequenzteiler 59 versorgt wird, der aus sechs Flip-Flops 60 - 65 besteht.
  • Dieser dritte Frequenzteiler 59 ist mit seinem Eingang an den 512 Hz-Ausgang des ersten Frequenzteilers 6 angeschlossen. Der Ausgang des dritten Frequenzteilers 59 liegt - wie bereits erwähnt - an dem NAND-Gatter 58. Mit Hilfe der sechs Flip-Flops 60 - 65 kann der dritte Frequenzteiler 59 die Frequenz von 512 Hz auf 8 Hz herunterteilen. Eine Besonderheit des dritten Frequenzteilers 59 besteht nun darin, dass er über eine Leitung 67 gesetzt werden kann. Da die Flip-Flops 60 - 65 die Setzeingänge R, S, R, S, R, R haben, bedeutet dies, dass die Binärzahl LOLO mit den Flip-Flops 63, 62, 61, 60 darstellbar ist, die der Dezimalzahl 10 entspricht. Um diese Zahl zu setzen, genügt ein Impuls auf der Leitung 67. Durch nachfolgendes Takten des dritten Frequenzteilers 59 kann die eingestellte Binärzahl heruntergezählt werden. Welche Funktion der Frequenzteiler 59 hierdurch ausübt, wird weiter unten noch näher erläutert. Zuvor soll jedoch noch beschrieben werden, wie die Ist-Impulse im einzelnen abgeleitet werden.
  • Ausgangselement für die Aufnahme der Ist-Zeit ist die Steuerwicklung 68 des elektronisch gesteuerten Motors, die von dem kontinuierlich rotierenden Motor so beaufschlagt wird, dass in ihr eine Spannung entsteht, welche ein Mass für die Umdrehungsgeschwindigkeit des Motors ist. Diese in der Steuerwicklung 68 induzierte Spannung wird sodann weiterverarbeitet und aufbereitet.
  • Parallel zur Steuerwicklung 68 ist ein Kondensator 69 vorgesehen, dessen Aufgabe darin besteht, eventuelle Störspannungsspitzen kurzzuschliessen.
  • In Reihe zu der aus der Steuerwicklung 68 und dem Kondensator 69 bestehenden Parallelschaltung ist eine Mittenanzapfung eines die Widerstände 70, 71 aufweisenden Spannungsteilers angeschlossen, wobei dieser seinerseits an einer Batterie 72 liegt. Durch diese Massnahme wird erreicht, dass das an der Steuerwicklung 68 auftretende Wechselspannungspotential um einen Gleichstromanteil angehoben wird, so dass der erste Inverter 73, der zugleich ein Eingangsschwellenwertschalter ist, in den richtigen Zeitpunkten des Wechselspannungs-Ist-Signals durchschaltet und somit ein dem Wechselspannungs-Ist-Signal exakt zugeordnetes RechteckSignal erzeugt.
  • Vor dem Ausgang des Inverters 73 führt eine Verbindung auf die R-Eingänge zweier Flip-Flops 74, 75 sowie auf den Eingang eines zweiten Inverters 76, dessen Ausgang mit dem D-Eingang des Flip-Flops 74 verbunden ist. Die C-Eingänge der Flip-Flops 74, 75 sind über einen dritten Inverter 77 mit dem Ausgang des Flip-Flops 21 des zweiten Frequenzteilers 6 verbunden. Mit der Gesamtheit der Elemente 74, 75, 76, 77 wird das digitale Filter 92 aufgebaut, welches die Frequenzen oberhalb der Frequenz 256 Hz ausfiltert. Die Filterfrequenz könnte statt 256 Hz auch eine andere Frequenz sein. wichtig ist nur, dass die normalerweise an der Steuerwicklung 68 anstehende 16 Hz-Frequenz durchgelassen wird.
  • Nachdem das digitalisierte und digital gefilterte Ist-Signal das Digitalfilter 92 durchlaufen hat, gelangt es auf einen Impulsformer 90, der aus dem relativ breiten 16 Hz-Signal eine Nadelimpulsfolge herstellt. Dieser Impulsformer 90 besteht aus zwei Flip-Flops 78, 79 einem NICHT-ODER-Gatter 80 und einem Inverter 81, wobei der Inverter 81 aus dem Frequenzteiler 6 mit einem 2048 Hz Signal gespeist wird.
  • Am Ausgang des NOR-Gatters 80 stehen somit 16 Hz-Impulse an, die eine Basisbreite von
    Figure imgb0003
    aufweisen. Diese 16 Hz-Nadel-Impulse steuern nun einen weiteren Inverter 82 und einen Motorimpulsformer mit vier Flip-Flops 83, 84, 85, 86 an, welche am Ausgang ein 1 Hz-Ist-Signal liefert. Dieses Ist-signal wird, wie bereits erwähnt, auf den Impulsformer 53 sowie auf das NAND-Gatter 43 gegeben. Das NAND-Gatter 43 kann allerdings auch ebensogut ein 1 Hz-Signal aus dem Flip-Flop 29 erhalten.
  • Es soll nun noch einmal das Ausgangssignal des Gatters 80 betrachtet werden, das dem dritten Frequenzteiler 59 über die Leitung 67 zugeführt wird. Dieses Signal ist so aufbereitet, dass es exakt im Nulldurchgang eines Sinussignals an der Steuerwicklung 68 einsetzt.
  • Bei diesem Nulldurchgang werden somit die Flip-Flops 60 - 65 auf eine Dualzahl gesetzt, z.B. eine Dualzahl, die der Dezimalzahl 10 entspricht. Nun wird der Eingang des Teilers 59 mit 512 Hz-Impulsen beaufschlagt, bis derTeiler den Dezimal-Zählerstand 32 hat, d.h., bis am Ausgang des Teilers 59 ein H-Signal ansteht. Hierdurch wird erreicht, dass der Teiler 59 gewissermassen als Zeitglied wirkt, das den Zeitpunkt bestimmt, zu dem das dem elektronisch gesteuerten Motor zugeführte elektrische Signal mit einem Korrekturimpuls beaufschlagt wird. Das Korrektursignal wird also, nachdem der Startpunkt durch das vom Gatter 80 kommende Signal klar definiert wurde, nach einer exakt vorbestimmten Zeit am Gatter 58 freigegeben.
  • Somit werden den wechselstromförmigen An- triebsimpulsenderArbeitswicklung 87 über einen als Ausgangsverstärker dienenden Feldeffekttransistor 88 und einen Widerstand 89 Korrektursignale zugeführt. Diese Korrektursignale erhöhen die Amplitude des elektrischen Antriebssignals, das an der Arbeitswicklung 87 ansteht, um einen Betrag, welche der Frequenzabweichung der Uhr entspricht. Die erhöhung der Amplitude kann dabei von Halbwelle zu Halbwelle des an der Arbeitswicklung 87 anstehenden wechselstromförmigen Signals variieren, wobei die Variation von der ermittelten Regelabweichung zwischen Soll- und Istwert abhängt.
  • Der Widerstand 89 hat lediglich die Aufgabe, die der Arbeitswicklung 87 zugeführten Korrekturimpulse abzuschwächen, und zwar in Abhängigkeit von der benötigten Antriebsenergie. Werden mit dem Uhrenmotor beispielsweise relativ schwere Uhrzeiger bewegt, so kann der Widerstand 76 sehr klein gewählt werden damit die Arbeitswicklung 87 mit viel Energie beaufschlagt wird.
  • Die Funktion des eingangs erwähnten digitalen Filters mit nachfolgendem Impulsformer sei nachstehend nochmals gesondert beschrieben:
    • Der Tiefpass besteht aus den beiden D-Flip-Flops 74, 75 und den beiden Invertern 73, 76. Am Eingang liegt eine sinusförmige Steuerspannung des Motors von ca. 16 Hz an. Der Inverter 73 digitalisiert diese Steuerspannung in eine Rechteckspannung. Ist der Eingang H, wird der Ausgang des zweiten Inverters 76 ebenfalls H. Schaltet das Vergleichssignal am Clock-Eingang des D-Flip-Flops 74 nach H wird der Ausgang Q/74 auch H. Am Clock-Eingang des D-Flip-Flops 75 liegt L an bis entsprechend den 256 Hz 2 T = 1,95 msec C/75 H wird. Wird C/75 H und 2 D/75 ist noch H, wird der Ausgang des Filters Q/75 H. Das Eingangssignal ist somit weitergeschaltet, da es < 256 Hz ist.
  • Nimmt man an, dass ein Störimpuls am Eingang anliegt, also der Impuls eine Impulsbreite kleiner als 1,98 msec hat, wird D/74 H.
  • Die Vergleichsfrequenz, z.B. 256 Hz, schaltet mit seiner positiven Flanke an C/74 Q von 74 nach H. 75, schaltet aber noch nicht weiter, da der dritte Inverter 77 an C/75 L anliegt.
  • Steht der Störimpuls kürzer als 1,95 msec am Eingang, wird der Ausgang des ersten Inverters 74 H.
  • Die D-Flip-Flops 74 und 75 werden zurückgesetzt bevor das Signal am D- und C-Eingang des D-Flip-Flops 75 weitergeschaltet werden kann.
  • Die nachgeschaltete Impulsformerstufe 90 sorgt nun dafür, dass bei einer Veränderung am Eingang von H nach L am Ausgang der Impulsformerstufe 90 ein Nadelimpuls erzeugt wird, welcher unabhängig von der Impulsbreite des Eingangssignals ist und z.B. eine Impulsbreite von ca. 0,25 msec hat. Die zur Impulsformung notwendige Vergleichsfrequenz wird dabei aus dem ersten Frequenzteiler 6 entnommen.

Claims (3)

1. Zeithaltendes Gerät, insbesondere quarzgesteuerte Uhr, mit einem Oszillator (1), elektronischen Frequenzteilern (6, 7) und einem elektronisch gesteuerten Motor (SM) mit einer Arbeitswicklung (87) zum Antriebeines Anzeigesystems und einer Steuerwicklung (68), die der Motzordrehzahl proportionale Impulse an den Setz-Eingang einer bistabilen Kippstufe (50) abgibt, an deren Rücksetz-Eingang die von einem ersten Frequenzteiler (6) herabgeteilten und der Frequenz der Motorimpulse entsprechenden Impulse des Oszillators (1) gelegt sind, wobei nur eine Drehzahl des elektronisch gesteuerten Motors oberhalb der Nenndrehzahl steuerbar ist und die bistabile Kippstufe (50) ausgangsseitig mit einem Eingang eines Gatters (58) verbunden ist, dessen anderer Eingang an den Ausgang eines dem ersten Frequenzteiler nachgeschalteten dritten Frequenzteiler (59) angeschlossen ist und dessen Ausgang über einen Ausgangsverstärker (88) die Arbeitswicklung (87) des Motors ansteuert, dadurch gekennzeichnet, dass ein als Eingangsschwellenwertschalter dienender erster Inverter (73) an die Steuerwicklung (68) des elektronisch gesteuerten Motors angeschlossen ist, der aus dem von der Steuerwicklung (68) des elektronisch gesteuerten Motors abgegebenen Wechselspannungssignal ein Rechtecksignal erzeugt und dass dem ersten Inverter (73) ein digitales Filter (92) mit nachfolgendem Impulsformer (90) zur Erzeugung eines schmalen Impulses aus der abfallenden Flanke des Rechtecksignals vorgesehen ist, das Störimpulse einstellbarer Impulsbreite nicht weiterschaltet und dessen Triggerfrequenz von dem dem Oszillator (1) nachgeschalteten ersten Frequenzteiler (6) abgegriffen wird.
2. Zeithaltendes Gerät nach Anspruch 1, dadurch gekennzeichnet, dass das digitale Filter (92) einen dem ersten Inverter (73) nachgeschalteten zweiten Inverter (76) sowie zwei D-Flip-Flops (74, 75) und einen dritten Inverter (77) enthält, wobei die Rücksetz-Eingänge (R) der D-Flip-Flops (74, 75) an den Ausgang des ersten Inverters (73) und die Takt-Eingänge (C) der D-Flip-Flops (74, 75) an einen Ausgang der dem ersten Frequenzteiler (6) nachgeschalteten dritten Frequenzteiler (21 - 29) unmittelbar bzw. über den dritten Inverter (77) angeschlossen sind und wobei der D-Eingang des ersten D-Flip-Flops (74) mit dem Ausgang des zweiten Inverters (76) und der D-Eingang des zweiten D-Flip-Flops (75) mit dem invertierenden Ausgang (Q) des ersten D-Flip-Flops (74) verbunden ist.
3. Zeithaltendes Gerät nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass der Impulsformer (90) aus einem monostabilen Multivibrator besteht, der über eine Motorimpuls-Teilerkette (91) und einen ersten Impulsformer (53) den Setz-Eingang (S) der als RS-Flip-Flop geschalteten bistabilen Kippstufe (50) ansteuert, deren RücksetzEinrichtung (R) über einen zweiten Impulsformer (49) von dem ersten Frequenzteiler (6) bzw. dem dem ersten Frequenzteiler (6) nachgeschalteten dritten Frequenzteiler (21 - 29) angesteuert wird.
EP79901536A 1978-11-20 1980-06-03 Zeithaltendes gerät,insbesondere quartzgesteuerte uhr Expired EP0023490B1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE19782850295 DE2850295C3 (de) 1978-11-20 1978-11-20 Zeithaltendees Gerät, insbesondere Quarzgroßuhr mit elektronisch geregeltem Anzeigesystem
DE2850325 1978-11-20
DE2850295 1978-11-20
DE19782850357 DE2850357A1 (de) 1978-11-20 1978-11-20 Zeithaltendes geraet, insbesondere quartzgesteuerte uhr
DE19782850325 DE2850325C3 (de) 1978-11-20 1978-11-20 Zeithaltendes Gerät, insbesondere Quarzgroßuhr mit elektronisch geregeltem Anzeigesystem
DE2850357 1978-11-20

Publications (2)

Publication Number Publication Date
EP0023490A1 EP0023490A1 (de) 1981-02-11
EP0023490B1 true EP0023490B1 (de) 1983-07-20

Family

ID=27187755

Family Applications (1)

Application Number Title Priority Date Filing Date
EP79901536A Expired EP0023490B1 (de) 1978-11-20 1980-06-03 Zeithaltendes gerät,insbesondere quartzgesteuerte uhr

Country Status (4)

Country Link
US (1) US4417820A (de)
EP (1) EP0023490B1 (de)
JP (1) JPS55501033A (de)
WO (1) WO1980001113A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3215440A1 (de) * 1982-04-24 1983-10-27 Braun Ag, 6000 Frankfurt Verfahren und anordnung zur steuerung und regelung insbesondere eines uhrenmotors mit permanentmagnetischem laeufer
SG148857A1 (en) 2002-03-13 2009-01-29 Array Biopharma Inc N3 alkylated benzimidazole derivatives as mek inhibitors

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1591218A1 (de) * 1967-03-09 1970-12-17 Junghans Gmbh Geb Quarzgesteuerter Transistor-Oszillator
US3478178A (en) * 1967-03-24 1969-11-11 Fowler Allan R Switched frequency and phase comparator
US4041362A (en) * 1970-01-23 1977-08-09 Canon Kabushiki Kaisha Motor control system
DE2118057C3 (de) * 1971-04-14 1975-01-09 Forschungsgesellschaft Fuer Uhrenund Feingeraete-Technik E.V., 7000 Stuttgart Zeithaltendes Gerät mit einem von einem Antriebsmotor angetriebenen Anzeigesystem, dessen Stand periodisch korrigiert wird
US3807164A (en) * 1972-10-16 1974-04-30 Timex Corp Synchronized quartz crystal watch
US3967442A (en) * 1973-02-01 1976-07-06 Berney Jean Claude Electric watch having an electromechanical movement including a correction mechanism for small errors
DE2305682C3 (de) * 1973-02-06 1978-10-05 Hubert Dipl.-Ing. 7141 Neckargroeningen Effenberger Zeithaltendes Gerät, insbesondere Quarzarmbanduhr mit elektronisch geregeltem Anzeigesystem
DE2312412C2 (de) * 1973-03-13 1979-03-15 Eurosil Gmbh, 8000 Muenchen Verfahren zur Synchronisation eines elektrodynamischen Uhrenantriebs
JPS5744951B2 (de) * 1973-08-23 1982-09-24
US3940919A (en) * 1973-10-03 1976-03-02 Citizen Watch Co., Ltd. Electronic wristwatch with electronic sound emitter device
US4036006A (en) * 1974-02-06 1977-07-19 Gunther Glaser Time-keeping apparatus
CH199074A4 (de) * 1974-02-13 1976-11-30
JPS525566A (en) * 1975-07-02 1977-01-17 Citizen Watch Co Ltd Electric clock
JPS5276063A (en) * 1975-12-22 1977-06-25 Seiko Instr & Electronics Ltd Electronic wrist watch
JPS5312667A (en) * 1976-07-21 1978-02-04 Seiko Instr & Electronics Ltd Alarm electronic watch
JPS5312669A (en) * 1976-07-21 1978-02-04 Seiko Instr & Electronics Ltd Hands reversing device of electronic watch
JPS5394975A (en) * 1977-01-28 1978-08-19 Seiko Epson Corp Electronic watch
JPS53132381A (en) * 1977-04-23 1978-11-18 Seiko Instr & Electronics Ltd Electronic watch

Also Published As

Publication number Publication date
WO1980001113A1 (en) 1980-05-29
JPS55501033A (de) 1980-11-27
EP0023490A1 (de) 1981-02-11
US4417820A (en) 1983-11-29

Similar Documents

Publication Publication Date Title
DE2759956C1 (de) Elektronische Uhr mit einem Schrittmotor
DE2247210C2 (de) Elektronisches Uhrwerk
DE1078188B (de) Verfahren zum Erzeugen einer Spannung, die vom Unterschied zwischen zwei Frequenzen abhaengt
DE2460526A1 (de) Elektronische uhr
DE3328370A1 (de) Verfahren und vorrichtung zur regelung eines gleichstrommotors
DE2036368B2 (de) Frequenzsynthetisierer
DE4212027C2 (de) Digitaler Dreiphasen-PDM-Signalgenerator
DE2349508A1 (de) Elektronische uhr
DE3108378A1 (de) Verfahren sowie schaltung zur steuerung der drehzahl von motoren, insbesondere von kreiselmotoren
DE2621532A1 (de) Verfahren zur frequenzsteuerung von elektrischen schwingungssignalen und frequenznormal-schaltungen fuer elektrische uhren
EP0023490B1 (de) Zeithaltendes gerät,insbesondere quartzgesteuerte uhr
DE2804444A1 (de) Elektronische steuereinrichtung fuer ein kraftstoffeinspritzsystem bei brennkraftmaschinen
DE3002723C2 (de) Elektronische Uhr
DE2633471A1 (de) Einstellbare schaltungsanordnung fuer eine elektronische uhr
DE2850295C3 (de) Zeithaltendees Gerät, insbesondere Quarzgroßuhr mit elektronisch geregeltem Anzeigesystem
EP0002811B1 (de) Vorrichtung zur Interferenzstromtherapie
DE2815463A1 (de) Drehmomentmesser
DE3135228A1 (de) Schaltungsanordnung zum abgleich einer pulsfrequenz einer quarzgesteuerten uhr
DE2823110A1 (de) Steuerung fuer einen schrittmotor
EP0094696A1 (de) Verfahren und Anordnung zur Steuerung und Regelung insbesondere eines Uhrenmotors mit permanentmagnetischem Läufer
DE2850325C3 (de) Zeithaltendes Gerät, insbesondere Quarzgroßuhr mit elektronisch geregeltem Anzeigesystem
DE1927186B2 (de) Schaltungsanordnung zur verzoegerung von impulsen
DE1548039C3 (de) Zeithaltendes elektrisches Gerät, insbesondere elektronische Uhr
DE2850357A1 (de) Zeithaltendes geraet, insbesondere quartzgesteuerte uhr
DE3033350C2 (de) Zeitmeßgerät mit einer Erfassungs- und Steuerschaltung für den Schrittmotor

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19800704

AK Designated contracting states

Designated state(s): CH FR GB

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): CH FR GB

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840928

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19841112

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19881115

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Effective date: 19881130

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19890731

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST