EP0265326A1 - Procédé de commande d'un écran matriciel électrooptique, et circuit de commande mettant en oeuvre ce procédé - Google Patents

Procédé de commande d'un écran matriciel électrooptique, et circuit de commande mettant en oeuvre ce procédé Download PDF

Info

Publication number
EP0265326A1
EP0265326A1 EP87402277A EP87402277A EP0265326A1 EP 0265326 A1 EP0265326 A1 EP 0265326A1 EP 87402277 A EP87402277 A EP 87402277A EP 87402277 A EP87402277 A EP 87402277A EP 0265326 A1 EP0265326 A1 EP 0265326A1
Authority
EP
European Patent Office
Prior art keywords
control
during
frame
type
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP87402277A
Other languages
German (de)
English (en)
Other versions
EP0265326B1 (fr
Inventor
Robert Hehlen
Maurice Le Galguen
Bruno Mourey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Grand Public
Original Assignee
Thomson Grand Public
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Grand Public filed Critical Thomson Grand Public
Publication of EP0265326A1 publication Critical patent/EP0265326A1/fr
Application granted granted Critical
Publication of EP0265326B1 publication Critical patent/EP0265326B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the invention relates to a method for controlling an electrooptical matrix screen and a control circuit implementing this method. It is applicable in particular for the control of liquid crystal screens in which the control voltages are periodically reversed.
  • electro-optical display panels such as liquid crystal displays are controlled by alternating signals, with the aim of increasing their lifespan.
  • the integrated control circuits being, for economic reasons, unipolar and generally controlled between 0 volts and V volts, it is necessary to reverse the phase of the control signals either all the lines, or all the frames to obtain voltages + Vrms and -Vrms across the capacitor trapping the electrooptical material.
  • FIG. 2 To control an elementary screen, such as that of FIG. 1, comprising two lines L1, L2 and two columns C1, C2, and to switch on point A intersection of the line L1 and of column C1, the operation of the screen in control mode by line inversion is represented in FIG. 2.
  • a voltage V X of value + V DD is applied to line L1 during a first half of time t.
  • the column wire C1 which must allow the ignition of point A is set to a potential V Y of substantially zero value.
  • the potential difference applied to point A is therefore + V DD and point A lights up.
  • Line wire L2 which is not controlled at this time receives a potential + V1.
  • the potential difference at the terminals of point C is V1 and that at the terminals of point D is V1 - V3. These points are not lit.
  • the potential difference across point A is -V DD . This point is on.
  • the potential differences at the terminals of points B, C and D are respectively -V4, V DD -V2and V DD -V4. These points are not lit.
  • FIG. 3 The operation of the same screen in frame inversion control mode is represented in FIG. 3.
  • the potentials applied to the wires of lines L1 and L2 are + V DD and + V1 and those applied to the wires of columns C1 and C2 are 0 volts and + V3.
  • the line wires L1 and L2 receive the potentials 0 volts and + V2
  • the column wires C1 and C2 receive the potentials + V DD and + V4.
  • the potential differences at the terminals of points A, B, C and D are respectively -V DD , -V4, V DD - V2 and V DD -V4. Only point A is always on.
  • the object of the invention is to obtain an image showing the information to be displayed on a homogeneous background.
  • the aim will be to obtain an image in which point A is black and points B, C and D all white or, indeed, all gray (but with the same shade of gray ).
  • the invention therefore relates to a method for controlling an electro-optical matrix screen, comprising a plurality of cells arranged in rows and columns, each cell being provided with control electrodes, providing for the application to the control electrodes of each cell of at least a first control voltage of a first determined sign and at least a second control voltage of a second sign opposite to the first, characterized in that: the cell lines being controlled during line time intervals, said time intervals can be of a first type or of a second type; - during a determined frame time, and during the intervals of the first type, the cell lines are controlled by said first control voltage and during the intervals of the second type, the lines of the frame are controlled by said second voltage; - During the next frame and during the intervals of the first type, the cell lines are controlled by a second voltage while during the intervals of the second type, the lines are controlled by said first voltage.
  • the invention also relates to a circuit for controlling an electrooptical screen implementing the above method and comprising: a liquid crystal screen comprising cells arranged in rows and columns, each cell being controlled by a row electrode and a column electrode, and the screen comprising a determined number of rows; - supply circuits making it possible to supply at least a first control voltage of a first determined sign and at least a second control voltage of a second sign opposite to that of the first sign; - an inversion circuit making it possible to apply to said row and column electrodes either the first control voltage or the second control voltage; - a line time clock determining the command time for each line; - a frame frequency signal generator determining the display time of a frame; characterized in that it further comprises: - a generator of N random codes, all different, in number equal to the number N of lines, connected to the inversion circuit and making it possible, according to the value of each code, to control the inversion circuit so that it applies to each line to be controlled, during each line time, either the first control voltage or the second
  • the method of the invention provides, during a frame time T corresponding to the display of an image on the screen and having distributed this frame time in line time intervals t, to distinguish in these line time intervals intervals of a first type ta and intervals of a second type tb.
  • the control of the screen is such that the voltage at the terminals of each cell (or point) of the image has a determined value and a polarity also determined. , positive for example.
  • a line (L1) which should give rise to the display of information during a time ta, receives a potential + V DD .
  • the other lines (L2) which should not give rise to the display of information receive a potential + V1 (see FIG. 13).
  • the other columns (C2) receive a potential + V3 and the points of intersection (B) with the commanded line (L1) are subjected to a potential difference V DD -V3.
  • the other lines of the screen are commanded to display either during a time of type ta as has just been described, or during a time of type tb as will now be described.
  • the different line times of each frame are distributed randomly in time intervals of the first type ta and in time intervals of the second type tb. However, it is also possible to provide substantially equal numbers of times ta and times tb.
  • Each frame time comprises, by way of example, 8 line times t1 to t8 for the frame time T1 and 8 times t'1 to t'8 for the frame time T2. These times are divided into time of the first type ta and time of the second type tb such that each time of the second frame T2 is of the same type as the time of the same rank of the first frame T1.
  • t ⁇ 3, t ⁇ 4, t ⁇ 7 of the T2 frame are of the first type.
  • the times t2, t5, t6, t8 of the frame T1 and t ⁇ 2, t ⁇ 5, t ⁇ 6, t ⁇ 8 of the frame T2 are of the second type.
  • the times of the first type ta and of the second tb are used in a contrary manner, this is why the times ta of the frame T2 are hatched and the times tb are not hatched.
  • the system operates, as shown in FIG. 7, for two frames, then the distribution of the times ta and tb is modified to operate during the next two frames with a new distribution of the times ta and tb, and so on.
  • the possible existence of display faults can only be fleeting and will not be annoying for an observer.
  • An electrooptical screen such as a liquid crystal screen CL has been represented by its row electrodes and its column electrodes. For simplicity, a screen is shown comprising only 15 row electrodes L1 to L15 and 15 column electrodes C1 to C15.
  • the line electrodes L1 to L15 are controlled and supplied by an addressing circuit ADD.L.
  • the column electrodes C1 to C15 are controlled and supplied by an addressing circuit ADD.C.
  • This one was represented by a register comprising as many stages as there are column electrodes.
  • This addressing register receives its control information from an inversion register IN which provides for each column electrode a bit 0 or 1
  • An IN.V inversion circuit makes it possible to invert the content of each stage of the IN inversion register.
  • An inversion control circuit C.INV triggers the operation of the inversion circuit INV.
  • All of these circuits are placed under the control of a central control circuit CC, the operation of which is controlled by a frame frequency generator GFT and a line time clock HT.
  • the HT clock provides a line time signal CK at regular intervals and controls the display, by the circuit CC and the addressing circuit ADD.L (signal CC1), of a line of the screen by application of 'a potential such as + V DD on the line to be displayed and a potential such as + V1 on all the other lines of the matrix as has been described in relation to FIG. 2.
  • each line time signal CK controls the recording in the register IN of information INF 1/15 to be displayed on the line to be controlled.
  • This information consists of as many binary elements 0 or 1 as there are column electrodes. These bits are transmitted to the column electrodes C1 to C15 by an address register ADD.C. Thus, at each line time signal, information INF 1/15 is displayed on the column electrodes C1 to C15.
  • the inversion control circuit C.INV pseudo-randomly controls the control of the screen in time of type ta or in time of type tb. Under the control of this circuit C.INV, the circuit INV reverses the value of each binary element 0 or 1 contained in each stage of the register IN. The content of the address register ADD.C is also inverted in the same way and the potentials applied to the column electrodes C1 to C15 are also inverted. Simultaneously, the circuit C.INV controls, in the addressing circuit ADD.L, the inversion of the line potentials applied to the line electrodes L1 to L15.
  • the DC control circuits and the C.INV circuit authorize such operation for a whole frame time, the C.INV circuits controlling switching of control voltages from time ta to tb and vice versa.
  • the C.INV circuit reverses the use of times ta and tb.
  • the C.INV circuit renews the operation of the screen for the two frames which follow the two frames which have just been displayed and so on.
  • the circuit C.INV modifies, every two frames, the distribution of times of the first type ta and of the second type tb.
  • FIG. 9 represents an exemplary embodiment of the C.INV inversion control circuit produced in the form of a pseudo-random sequence generator. It includes a shift register RD. The number of stages in this register is such that the number of bit combinations it provides covers the number of lines of the liquid crystal screen. For a liquid crystal screen of fifteen lines we therefore take a 4 floors. This register therefore has 4 inputs, 4 outputs, an offset input (DEC) and a clock input (CK).
  • DEC offset input
  • CK clock input
  • FIG. 9 comprises a door with two inputs to which are connected the outputs of stages 1 and 4 of the RD register.
  • This gate delivers a level 1 signal when its two inputs are at different logic levels (one at level 0 and the other at level 1). It delivers a signal of level 0 in the case where the two inputs are at the same logic level (either 0 or 1).
  • This output signal is applied to the offset input DEC of the register RD. It is also supplied on a V S link to be used as a reverse control signal.
  • the register RD receives on its inputs a loading word CHR such as the word 1001 as indicated in FIG. 9. From this word, the content register RD takes at each clock pulse CK a different value by shifting its content to the left and by entering a binary element 0 or 1, depending on the state of gate P3, in stage 1 of the register.
  • a loading word CHR such as the word 1001 as indicated in FIG. 9.
  • FIG. 10 illustrates an operating diagram of the circuit of FIG. 9.
  • a loading word CHR is loaded as indicated in FIG. 10.
  • the register RD receives the different clock pulses CK.
  • a signal is then obtained at the output V S having the form indicated on the line V S in FIG. 10.
  • the values of the signal V S of logic level 1 would command, for example, the control of the screen by positive voltages and the values of the signal V S of logic level O would command the control of the screen by negative voltages.
  • the circuits detailed in FIG. 11 allow this operation to be implemented on several frames.
  • the GFT frame generator supplies a CH frame frequency signal to a frequency divider D1 by two.
  • This divider D1 during the different successive frames, alternately supplies a level 1 signal and a signal level 0.
  • This signal is applied to a P2 gate of the EXCLUSIVE OR type having two inputs and which also receives the inversion control signal.
  • Gate P2 therefore provides an inversion control signal which is identical to the signal V S when the divider D1 supplies a level 0 signal and which reverses the signal V S when the divider D1 supplies a level 1 signal.
  • the circuits of FIG. 11 also allow the loading word CHR supplied to the register RD to be changed during operation.
  • a counter CP having as many outputs as the register RD has inputs provides a loading word to the register RD.
  • a frequency divider D2 by two receives the signal supplied by the divider D1. It controls the advancement of the counter CP every two frames. Each time the counter CP advances, the loading word CHR changes value. Thus the loading word CHR supplied to the register RD remains the same for two frames allowing the reverse operations on two frames as explained above. During the following two frames, this operation is repeated with a different loading word.
  • the detection is carried out by a gate P1 of the NAND type with 6 inputs connected to the outputs of the counter CP and the output of which is connected to a gate P4 of the EXCLUSIVE OR type. Forcing is carried out by gate P4 which receives a signal CP counter output and P1 gate output signal. Gate P4 controls an entry in the RD register.

Abstract

Procédé de commande et circuit de commande d'un écran matriciel électrooptique dans lequel : - a) durant un temps trame et durant la commande de certaines lignes, l'écran est commandé par des tensions d'une polarité déterminé ; - b) durant la même trame et durant la commande des autres lignes, l'écran est commandé par des tensions de polarité inverse ; - c) durant la trame suivante cette commande est inversée. Un circuit de commande d'inversion C.INV permet d'inverser les tensions fournies par des circuits d'entrée INV, IN, ADD.C aux électrodes de colonnes et par un circuit d'adressage ADD.C aux électrodes de lignes. L'invention est applicable à la commande d'écrans à cristaux liquides pour supprimer des défauts d'affichage:

Description

  • L'invention concerne un procédé de commande d'un écran matriciel électrooptique et un circuit de commande mettant en oeuvre ce procédé. Elle est applicable notamment pour la commande des écrans à cristal liquide dans lesquels on inverse périodiquement les tensions de commande.
  • Actuellement les panneaux de visualisation électrooptiques tels que les écrans à cristal liquide sont commandés par des signaux alternatifs et ceci dans le but d'augmenter leur durée de vie. Les circuits intégrés de commande étant, pour des raisons économiques, unipolaires et généralement commandés entre 0 volts et V volts, il est nécessaire d'inverser la phase des signaux de commande soit toutes les lignes, soit toutes les trames pour obtenir des tensions +Vrms et -Vrms aux bornes du condensateur emprisonnant le matériau électrooptique.
  • Pour commander un écran élémentaire, tel que celui de la figure 1, comportant deux lignes L1, L2 et deux colonnes C1, C2, et pour allumer le point A intersection de la ligne L1 et de la colonne C1, le fonctionnement de l'écran en mode de commande par inversion lignes est représenté en figure 2. Durant le temps t de commande des points (A et B) de la ligne L1, une tension V X de valeur +V DD est appliquée à la ligne L1 pendant une première moitié du temps t. Simultanément le fil de colonne C1 qui doit permettre l'allumage du point A est mis à un potentiel V Yde valeur sensiblement nulle. La différence de potentiel appliquée au point A est donc +V DD et le point A s'allume. Le fil de colonne C2 est porté à un potentiel V Y = +V₃ fournissant aux bornes du point B, une différence de potentiel +V DD -V₃ qui est insuffisante pour allumer ce point. Le fil de ligne L2 qui n'est pas commandé à cet instant reçoit un potentiel +V₁. La différence de potentiel aux bornes du point C est V₁ et celle aux bornes du point D est V₁ - V₃. Ces points ne sont pas allumés.
  • Pendant la deuxième moitié du temps t, la ligne L1 reçoit un potentiel de V X = 0 volts, la ligne L2, un potentiel de +V₂. La colonne C1 reçoit un potentiel V Y = +V DD, et la colonne C2, un potentiel V₄.
  • La différence de potentiel aux bornes du point A est -V DD. Ce point est allumé. Les différences de potentiel aux bornes des points B, C et D sont respectivement -V₄, V DD -V₂et V DD -V₄. Ces points ne sont pas allumés.
  • Durant le temps de commande de la ligne L1, la commande a donc été inversée. Durant le temps de commande de la ligne L2 le fonctionnement serait similaire.
  • Le fonctionnement du même écran en mode de commande par inversion trame est représenté en figure 3. Durant une première trame, les potentiels appliqués aux fils de lignes L1 et L2 sont +V DD et +V₁ et ceux appliqués aux fils de colonnes C1 et C2 sont 0 volts et +V₃.
  • Les différences de potentiels aux bornes des points A, B, C et D sont respectivement +V DD,V DD-V₃,+V₁et V₁-V₃. Seul le point A est allumé.
  • Durant une deuxième trame, les fils de lignes L1 et L2 reçoivent les potentiels 0 volts et + V₂, les fils de colonnes C1 et C2 reçoivent les potentiels +V DD et +V₄. Les différences de potentiels aux bornes des points A, B, C et D sont respectivement -V DD, -V₄, V DD- V₂ et V DD-V₄. Seul le point A est toujours allumé.
  • On a donc ainsi réalisé une commande par inversion trame.
  • Cependant lorsque l'on observe un écran à fort taux de multiplexage, c'est-à-dire avec un nombre de lignes N supérieur à 3 2, on constate que dans les deux modes de commande on obtient des défauts d'affichage.
  • Dans le mode de commande avec inversion lignes on constate que dans les colonnes où un point est allumé, les autres points sont légèrement excités. Dans l'exemple de la figure 4 où le point A est allumé et devient noir, le point C est également excité et devient gris alors qu'il devrait rester blanc comme les points B et D.
  • Dans le mode de commande avec inversion trame, le point A étant allumé est noir. La colonne C2 ne devrait pas comporter de point excité et on constate pourtant, comme représenté en figure 5, que les points B et D sont gris.
  • Ces anomalies sont dues aux inversions de tensions qui donnent lieu à des transitoires durant chaque temps image et il en résulte des tensions parasites. Ces défauts d'affichage sont gênants pour la vision car ils persistent tant que certaines colonnes ne comportent pas de mots adressés et restent suffisamment longtemps pour que l'observateur les distingue nettement. De tels défauts sont visibles pour des écrans comportant plus de 32 lignes et dont la durée du temps, de trame est d'environ 20 ms.
  • L'objet de l'invention est d'obtenir une image faisant apparaître les informations à afficher sur un fond homogène. Par exemple, comme représenté en figure 6 on se fixera pour but d'obtenir une image dans laquelle le point A est noir et les points B, C et D tous blancs ou, voire, tous gris (mais d'une même teinte de gris).
  • L'invention concerne donc un procédé de commande d'un écran matriciel électrooptique, comportant une pluralité de cellules arrangées en lignes et colonnes, chaque cellule étant munie d'électrodes de commande, prévoyant l'application aux électrodes de commande de chaque cellule d'au moins une première tension de commande d'un premier signe déterminé et d'au moins une deuxième tension de commande d'un deuxième signe opposé au premier, caractérisé en ce que :
        - les lignes de cellules étant commandées durant des intervalles de temps de lignes, lesdits intervalles de temps peuvent être d' un premier type ou d'un deuxième type ;
        - durant un temps trame déterminé, et durant les intervalles du premier type, les lignes de cellules sont commandées par ladite première tension de commande et durant les intervalles du deuxième type, les lignes de la trame sont commandées par ladite deuxième tension ;
        - durant la trame suivante et durant les intervalles du premier type, les lignes de cellules sont commandées par l'une deuxième tension tandis que durant les intervalles du deuxième type, les lignes sont commandées par ladite première tension.
  • L'invention concerne également un circuit de commande d'un écran électrooptique mettant en oeuvre le procédé précédent et comportant :
        - un écran à cristal liquide comprenant des cellules arrangées en lignes et colonnes chaque cellule étant commandées par une électrode de ligne et une électrode de colonne, et l'écran comportant un nombre déterminé de lignes ;
        - des circuits d'alimentation permettant de fournir au moins une première tension de commande d'un premier signe déterminé et au moins une deuxième tension de commande d'un deuxième signe opposé à celui du premier signe ;
        - un circuit d'inversion permettant d'appliquer auxdites électrodes de lignes et de colonnes soit la première tension de commande, soit la deuxième tension de commande ;
        - une horloge de temps de ligne déterminant le temps de commande de chaque ligne ;
        - un générateur de signal de fréquence de trame déterminant le temps d'affichage d'une trame ;
    caractérisé en ce qu'il comporte en outre :
        - un générateur de N codes aléatoires, tous différents, en nombre égal au nombre N de lignes, connecté au circuit d'inversion et permettant, selon la valeur de chaque code, de commander le circuit d'inversion pour qu'il applique à chaque ligne à commander, durant chaque temps de ligne, soit la première t ension de commande soit de la deuxième tension de commande ;
        - un premier diviseur de fréquence par deux recevant le signal de fréquence de trame et fournissant un signal de commutation, durant une trame sur deux, au circuit d'inversion pour inverser le fonctionnement de ce circuit d'inversion.
  • Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre faite en se reportant aux figures annexées qui représentent :
    • - la figure 1, un écran de visualisation élémentaire de l'art connu ;
    • - la figure 2, un diagramme de fonctionnement de l'écran de la figure 1 en mode de commande par inversions lignes, selon l'art connu, et déjà décrit précédemment ;
    • - la figure 3, un diagramme de fonctionnement de l'écran de la figure 1 en mode de commande par inversions trames, selon l'art connu, et déjà décrit précédemment ;
    • - les figures 4 et 5, des exemples d'images obtenues sur les écrans de l'art connu ;
    • - la figure 6, un exemple d'image obtenue sur un écran commandé selon le procédé et le circuit de l'invention ;
    • - la figure 7, un diagramme représentant deux temps trames selon l'invention ;
    • - la figure 8, un exemple de circuit de commande d'un écran à cristal liquide selon l'invention ;
    • - la figure 9, un exemple de circuit de commande pseudo-aléatoire ;
    • - la figure 10, un diagramme de fonctionnement du circuit de la figure 8 ;
    • - la figure 11, un exemple de circuit de commande détaillé selon l'invention ;
    • - la figure 12, un diagramme de fonctionnement du circuit de la figure 11.
    • - la figure 13, un diagramme de fonctionnement du procédé de l'invention.
  • Comme on l'a vu précédemment en se reportant aux figures 1, 2, 3 on sait modifier les tensions de commande des points images de l'écran durant chaque temps de ligne.
  • On sait également modifier ces tensions de commande d'une trame à la suivante. Cependant les systèmes connus donnent lieu à des défauts d'affichage comme cela a été décrit précédemment.
  • Pour éviter ces défauts le procédé de l'invention prévoit, durant un temps de trame T correspondant à l'affichage d'une image sur l'écran et ayant réparti ce temps de trame en intervalles de temps de lignes t, de distinguer dans ces intervalles de temps de lignes des intervalles d'un premier type ta et des intervalles d'un deuxième type tb.
  • Durant une première trame T1, et durant les intervalles de temps ta du premier type, la commande de l'écran est telle que la tension aux bornes de chaque cellule (ou point) de l'image a une valeur déterminée et une polarité également déterminée, positive par exemple.
  • En reprenant les exemples de polarités utilisés dans la description des figures 1 et 2, selon l'invention une ligne (L1), devant donner lieu à l'affichage d'informations au cours d'un temps ta, reçoit un potentiel +V DD.
  • Les autres lignes (L2) qui ne doivent pas donner lieu à l'affichage d'informations reçoivent un potentiel +V₁ (voir figure 13). Les colonnes, telles que C1, dont l'intersection avec la ligne à commander (L1) donne lieu à l'allumage d'un point, reçoivent un potentiel de O Volt et le point d'intersection (A) est soumis à une différence de potentiels +V DD.
  • Les autres colonnes (C2) reçoivent un potentiel +V₃ et les points d'intersection (B) avec la ligne commandée (L1) sont soumis à un différence de potentiels V DD-V₃.
  • Sur la figure 13, on voit alors que les autres points d'intersection C et D sont soumis respectivement à des différences de potentiels de V₁ et V₁-V₃.
  • Les autres lignes de l'écran sont commandées en affichage soit durant un temps de type ta comme cela vient d'être décrit, soit durant un temps de type tb comme cela va maintenant être décrit.
  • En effet, durant une deuxième trame T2 les potentiels utilisés durant les temps ta sont ceux utilisés durant les temps tb de la trame précédente et inversement. Ce qui veut dire qu'en décrivant un temps de ta de la trame T2 on décrit en même temps un temps tb de la trame T1.
  • L'affichage de la ligne L1 qui vient d'être décrite se fait donc maintenant avec des potentiels différents et pour afficher la même information sur l'écran, la commande doit être telle que représentée sur la partie droite de la figure 13. Les potentiels appliqués sont :
    - sur la ligne L1 : O Volt
    - sur la ligne L2 : + V₂
    - sur la colonne C1 : + V DD
    - sur la colonne C2 : + V₄
  • Les différences de potentiels appliquées aux différents points de croisement sont alors :
    - pour le point A : -V DD
    - pour le point B : -V₄
    - pour le point C : V₂-V DD
    - pour le point D : V₂-V₄
  • On voit donc que les polarités des tensions sont inversées entre les temps ta et tb et d'une trame à la suivante, du fait de la commutation des tensions des temps ta au temps tb et réciproquement, la commande de chaque ligne est inversée.
  • Durant une troisième trame le fonctionnement redevient identique à celui de la première trame, durant une quatrième trame le fonctionnement redevient identique à celui de la deuxième trame, et ainsi de suite en alternant d'une trame à la suivante l'utilité des deux types de temps ta et tb.
  • Les différents temps de lignes de chaque trame sont répartis de façon aléatoire en intervalles de temps du premier type ta et en intervalles de temps du deuxième type tb. Mais on peut également prévoir des nombres sensiblement égaux de temps ta et de temps tb .
  • Sur la figure 7, on a représenté deux temps trames consécutifs T1 et T2. Chaque temps trame comporte, à titre d'exemple, 8 temps de lignes t1 à t8 pour le temps trame T1 et 8 temps t'1 à t'8 pour le temps trame T2. Ces temps sont répartis en temps du premier type ta et en temps du deuxième type tb de telle façon que chaque temps de la deuxième trame T2 soit du même type que le temps de même rang de la première trame T1.
  • Selon l'exemple représenté, les temps t1, t3, t4, t7 de la trame T1 et tʹ1. tʹ3, tʹ4, tʹ7 de la trame T2 sont du premier type. Les temps t2, t5, t6, t8 de la trame T1 et tʹ2, tʹ5, tʹ6, tʹ8 de la trame T2 sont du deuxième type.
  • Au cours de la trame T1 et durant les temps du premier type ta, non hachurés sur la figure 7, la commande de l'écran se fait comme représenté sur la partie gauche de la figure 13 ; et durant les temps du deuxième type tb, hachurés sur la figure 7, la commande de l'écran se fait comme représenté sur la partie droite de la figure 13.
  • Au cours de la trame T2, les temps du premier type ta et du deuxième tb sont utilisés de façon contraire, c'est pourquoi les temps ta de la trame T2 sont hachurés et les temps tb ne sont pas hachurés.
  • Selon l'invention on prévoit également de modifier la répartition des temps du premier type ta et du deuxième tb toutes les deux trames. Le système fonctionne, comme cela est représenté sur la figure 7, pour deux trames, puis la répartition des temps ta et tb est modifiée pour fonctionner pendant les deux trames suivantes avec une nouvelle répartition des temps ta et tb, et ainsi de suite. Ainsi l'existence éventuelle de défauts d'affichage ne pourra être que fugitive et ne sera pas gênante pour un observateur.
  • En se reportant à la figure 8, on va décrire un exemple de circuit mettant en oeuvre le procédé de l'invention.
  • Un écran électrooptique tel qu'un écran à cristal liquide CL a été représenté par ses électrodes de lignes et ses électrodes de colonnes. Pour simplifier, on a représenté un écran ne comportant que 15 électrodes de lignes L1 à L15 et 15 électrod es de colonnes C1 à C15.
  • Les électrodes de lignes L1 à L15 sont commandées et alimentées par un circuit d'adressage ADD.L.
  • Les électrodes de colonnes C1 à C15 sont commandées et alimentées par un circuit d'adressage ADD.C. Celui-ci a été représenté par un registre comportant autant d'étages qu'il y a d'électrodes de colonnes.Ce registre d'adressage reçoit ses informations de commande d'un registre d'inversion IN qui fournit pour chaque électrode de colonne un bit 0 ou 1. Un circuit d'inversion IN.V permet d'inverser le contenu de chaque étage du registre d'inversion IN. Un circuit de commande d'inversion C.INV déclenche le fonctionnement du circuit d'inversion INV.
  • L'ensemble de ces circuits est placé sous la commande d'un circuit central de commande CC dont le fonctionnement est piloté par un générateur de fréquence de trame GFT et une horloge de temps de ligne HT.
  • Le fonctionnement des circuit de la figure 8 est le suivant :
  • L'horloge HT fournit à intervalles réguliers un signal de temps de ligne CK et commande l'affichage, par le circuit CC et le circuit d'adressage ADD.L (signal CC1), d'une ligne de l'écran par application d'un potentiel tel que +V DD sur la ligne à afficher et d'un potentiel tel que +V₁ sur toutes les autres lignes de la matrice comme cela a été décrit en relation avec la figure 2.
  • Par ailleurs, chaque signal de temps de ligne CK commande l'enregistrement dans le registre IN d'une information INF 1/15 à afficher sur la ligne à commander.
  • Cette information est constituée d'autant d'éléments binaires 0 ou 1 qu'il y a d'électrodes de colonnes. Ces éléments binaires sont transmis aux électrodes de colonnes C1 à C15 par un registre d'adressage ADD.C. Ainsi, à chaque signal de temps de ligne, une information INF 1/15 est affichée sur les électrodes de colonnes C1 à C15.
  • Les potentiels fournis sur les électrodes de lignes et les électrodes de colonnes correspondent aux potentiels indiqués précédemment dans la description de la figure 13.
  • Le circuit de commande d'inversion C.INV commande de façon pseudo-aléatoire la commande de l'écran en temps de type ta ou en temps de type tb. Sous la commande de ce circuit C.INV, le circuit INV inverse la valeur de chaque élément binaire 0 ou 1 contenue dans chaque étage du registre IN. Le contenu du registre d'adressage ADD.C est également inversé de la même façon et les potentiels appliqués aux électrodes de colonnes C1 à C15 sont également inversés. Simultanément le circuit C.INV commande, dans le circuit d'adressage ADD.L, l'inversion des potentiels de lignes appliqués aux électrodes de lignes L1 à L15.
  • Ces inversions de potentiels ainsi réalisées se font conformément aux inversions de potentiels décrites en relation avec la figure 13.
  • Les circuits de commande CC et le circuit C.INV autorisent un tel fonctionnement durant tout un temps trame, les circuits C.INV commandant des commutations de tensions de commande en passant de temps ta à tb et inversement.
  • Durant la trame suivante, déclenchée par une impulsion CH, le circuit C.INV inverse l'utilisation des temps ta et tb.
  • Le circuit C.INV renouvelle le fonctionnement de l'écran pour les deux trames qui suivent les deux trames qui viennent d'être affichées et ainsi de suite.
  • Selon une variante de l'invention, à l'issue de l'affichage des deux trames qui viennent d'être affichées, le circuit C.INV modifie, toutes les deux trames, la répartition des temps du premier type ta et du deuxième type tb.
  • La figure 9 représente un exemple de réalisation du circuit de commande d'inversion C.INV réaliser sous la forme d'un générateur de séquences pseudo-aléatoires. Il comporte un registre à décalage RD. Le nombre d'étages de ce registre est tel que le nombre de combinaisons binaires, qu'il fournit couvre le nombre de lignes de l'écran à cristal liquide.Pour un écran à cristal liqu ide de quinze lignes on prend donc un registre à 4 étages. Ce registre possède donc 4 entrées, 4 sorties, une entrée de décalage (DEC) et une entrée d'horloge (CK).
  • Certaines sorties du registre RD sont connectées à une porte P3 de type ou EXCLUSIF. A titre d'exemple, la figure 9 comporte une porte à deux entrées auxquelles sont connectées les sorties des étages 1 et 4 du registre RD. Cette porte délivre un signal de niveau 1 lorsque ses deux entrées sont à des niveaux logiques différents (l'une au niveau 0 et l'autre au niveau 1). Elle délivre un signal de niveau 0 dans le cas où les deux entrées sont au même niveau logique (soit 0, soit 1).
  • Ce signal de sortie est appliqué à l'entrée de décalage DEC du registre RD. Il est également fourni sur une liaison V S pour être utilisé comme signal de commande d'inversion.
  • Au début du fonctionnement, le registre RD reçoit sur ses entrées un mot de chargement CHR tel que le mot 1001 comme cela est indiqué sur la figure 9. A partir de ce mot, le contenu registre RD prend à chaque impulsion d'horloge CK une valeur différente par décalage de son contenu vers la gauche et par l'entrée d'un élément binaire 0 ou 1, selon l'état de la porte P3, dans l'étage 1 du registre.
  • La figure 10 illustre un diagramme de fonctionnement du circuit de la figure 9. Un mot de chargement CHR est chargé comme indiqué sur la figure 10. Le registre RD reçoit les différentes impulsions d'horloge CK. On obtient alors un signal sur la sortie V S ayant la forme indiquée sur la ligne V S de la figure 10.
  • Les valeurs du signal V S de niveau logique 1 commanderaient, par exemple, la commande de l'écran par des tensions positives et les valeurs du signal V S de niveau logique O commanderaient la commande de l'écran par des tensions négatives.
  • Ce fonctionnement se produit durant une trame. Durant la trame suivante, il faut donc inverser le signal V S.
  • Les circuits détaillés de la figure 11 permettent de mettre en oeuvre ce fonctionnement sur plusieurs trames.
  • On retrouve sur la figure 11, le registre RD que l'on a représenté avec 6 étages au lieu de 4 et la porte P3.
  • Le générateur de trame GFT fournit un signal de fréquence de trame CH à un diviseur D1 de fréquence par deux. Ce diviseur D1, durant les différentes trames successives, fournit alternativement un signal de niveau 1 et un signal de niveau 0. Ce signal est appliqué à une porte P2 de type OU EXCLUSIF possédant deux entrées et qui reçoit également le signal de commande d'inversion. La porte P2 fournit donc un signal de commande d'inversion qui est identique au signal V Slorsque le diviseur D1 fournit un signal de niveau 0 et qui inverse le signal V S lorsque le diviseur D1 fournit un signal de niveau 1.
  • De cette façon, comme cela est représenté sur le diagramme de la figure 12, les circuits de la figure 10 permettent de mettre en oeuvre le procédé de l'invention tel qu'il a été décrit précédemment .
  • Les circuits de la figure 11 permettent en outre de changer en cours de fonctionnement le mot de chargement CHR fourni au registre RD.
  • Pour cela, un compteur CP possédant autant de sorties que le registre RD a d'entrées fournit un mot de chargement au registre RD.
  • Un diviseur D2 de fréquence par deux reçoit le signal fourni par le diviseur D1. Il commande l'avancement du compteur CP toutes les deux trames. A chaque avancement du compteur CP le mot de chargement CHR change de valeur. Ainsi le mot de chargement CHR fourni au registre RD reste le même pendant deux trames permettant les fonctionnements inversés sur deux trames comme expliqué précédemment. Pendant les deux trames qui suivent, ce fonctionnement se reproduit avec un mot de chargement différent.
  • On notera qu'un mot de chargement de valeur 000000 conduirait à un blocage du registre RD dans cette position. Les circuits de la figure 11 prévoient donc de détecter un tel mot fourni par le compteur CP et de forcer le registre RD dans une position différente de 000000. Cette détection et ce forçage peuvent être réalisés de la manière suivante .
  • La détection est réalisée par une porte P1 de type NAND à 6 entrées connectées aux sorties du compteur CP et dont la sortie est connectée à une porte P4 de type OU EXCLUSIF. Le forçage est réalisé par la porte P4 qui reçoit un signal de sortie du compteur CP et le signal de sortie de la porte P1. La porte P4 commande une entrée du registre RD.
  • Il est bien évident que la description qui précède n'à été donnée qu'à titre d'exemple. Les types de circuits (portes, registres, compteurs) notamment, ainsi que les nombres de lignes et de colonnes de l'écran à commander, peuvent être différents sans sortir du cadre de l'invention.

Claims (10)

1. Procédé de commande d'un écran électrooptique comportant une pluralité de cellules arrangées en lignes et colonnes, chaque cellule étant munie d'électrodes de commande, prévoyant l'application aux électrodes de commande de chaque cellule d'au moins une première tension de commande d'un premier signe déterminé et d'au moins une deuxième tension de commande d'un deuxième signe opposé au premier, caractérisé en ce que :
      - les lignes de cellules étant commandées durant des intervalles de temps de lignes, lesdits intervalles de temps peuvent être d'un premier type ou d'un deuxième type ;
      - durant un temps trame déterminé, et durant les intervalles du premier type les lignes de cellules sont commandées par ladite première tension de commande, et durant les intervalles du deuxième type, les lignes de la trame sont commandées par ladite deuxième tension ;
      - durant la trame suivante et durant les intervalles du premier type les lignes de cellules sont commandées par ladite deuxième tension tandis que, durant les intervalles du deuxième type, les lignes sont commandées par ladite première tension .
2. Procédé de commande selon la revendication 1, caractérisé en ce que les temps de lignes sont répartis en intervalles du premier type et en intervalles du deuxième type au début d'une trame, cette répartition restant inchangée durant deux trames puis étant modifiée toutes les trames.
3. Procédé de commande selon la revendication 1, caractérisé en ce que les temps du premier type et les temps du deuxième type sont répartis de façon aléatoire dans le temps de trame.
4. Procédé de commande selon la revendication 1, caractérisé en ce que le nombre d'intervalles de temps de lignes du premier type est sensiblement égal à celui de temps de lignes du deuxième type.
5. Circuit de commande d'un écran électrooptique mettant en oeuvre le procédé selon l'une quelconque des revendications précédentes, comportant :
      - un écran à cristal liquide comprenant des cellules arrangées en lignes et colonnes chaque cellule étant commandée par une électrode de ligne et une électrode de colonne, et l'écran comportant un nombre (N) déterminé de lignes ;
      - des circuits d'alimentation permettant de fournir au moins une première tension de commande d'un premier signe déterminé et au moins une deuxième tension de commande d'un deuxième signe opposé à celui du premier signe ;
      - un circuit d'inversion permettant d'appliquer auxdites électrodes de lignes et de colonnes soit la première tension de commande, soit la deuxième tension de commande ;
      - une horloge de temps de ligne déterminant le temps de commande de chaque ligne ;
      - un générateur de signal de fréquence de trame déterminant le temps d'affichage d'une trame ;
caractérisé en ce qu'il comporte en outre :
      - un générateur de N codes aléatoires, tous différents, en nombre égal au nombre N de lignes, connecté au circuit d'inversion et perme ttant, selon la valeur de chaque code, de commander le circuit d'inversion pour qu'il applique à chaque ligne à commander, durant chaque temps de ligne, soit la première tension de commande soit la deuxième tension de commande ;
      - un premier diviseur de fréquence par deux recevant le signal de fréquence de trame et fournissant un signal de commutation, durant une trame sur deux, au circuit d'inversion pour inverser le fonctionnement de ce circuit d'inversion.
6. Circuit de commande selon la revendication 5, caractérisé en ce que le générateur de codes aléatoires comporte
      - un registre à décalage (RD) comprenant autant de sorties qu'il est nécessaire pour fournir un nombre (N) de codes égal au nombre (N) de lignes ;
      - un circuit logique combinatoire connecté aux sorties de ce registre détectant certaines valeurs de codes déterminées et fournissant un signal binaire 0 ou 1 qui est réinjecté sur une entrée de décalage du registre et qui est fourni au circuit d'inversion pour commander, selon la valeur binaire du signal, l'alimentation soit de la première tension de commande, soit de la deuxième tension de commande.
7. Circuit de commande selon la revendication 6, caractérisé en ce qu'il comporte une porte logique à deux entrées du type OU EXCLUSIF recevant sur une entrée ledit signal binaire et sur l'autre entrée ledit signal de commutation et fournissant sur une sortie un signal de commande d'inversion au circuit d'inversion dont les différentes séquences successives fournies durant une trame sont inverses par rapport aux mêmes séquences d'une trame voisine.
8. Circuit de commande selon la revendication 6, caractérisé en ce que le circuit logique combinatoire est une porte OU EXCLUSIF comportant un nombre d'entrées connectées à des sorties du registre à décalage (RD).
9. Circuit de commande selon la revendication 8, caractérisé en ce que la porte OU EXCLUSIF comporte deux entrées connectées à deux sorties du registre à décalage.
10. Circuit de commande selon la revendication 5, caractérisé en ce qu'il comporte également :
      - un compteur binaire comportant autant de sorties que le registre à décalage a d'étages et connecté à des entrées du registre à décalage ;
      - un registre de commande de chargement connecté au premier diviseur de fréquence, recevant le signal de commutation et commandant, à chaque transition du signal de commutation, le chargement du contenu du compteur binaire dans le registre à décalage ;
      - un deuxième diviseur de fréquence par deux recevant ledit signal de commutation et fournissant un signal d'avancement du compteur binaire.
EP87402277A 1986-10-17 1987-10-13 Procédé de commande d'un écran matriciel électrooptique, et circuit de commande mettant en oeuvre ce procédé Expired - Lifetime EP0265326B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8614413A FR2605444A1 (fr) 1986-10-17 1986-10-17 Procede de commande d'un ecran matriciel electrooptique et circuit de commande mettant en oeuvre ce procede
FR8614413 1986-10-17

Publications (2)

Publication Number Publication Date
EP0265326A1 true EP0265326A1 (fr) 1988-04-27
EP0265326B1 EP0265326B1 (fr) 1991-02-06

Family

ID=9339924

Family Applications (1)

Application Number Title Priority Date Filing Date
EP87402277A Expired - Lifetime EP0265326B1 (fr) 1986-10-17 1987-10-13 Procédé de commande d'un écran matriciel électrooptique, et circuit de commande mettant en oeuvre ce procédé

Country Status (6)

Country Link
US (1) US5055833A (fr)
EP (1) EP0265326B1 (fr)
JP (1) JP2930949B2 (fr)
DE (1) DE3767964D1 (fr)
FR (1) FR2605444A1 (fr)
WO (1) WO1988002909A1 (fr)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2637407B1 (fr) * 1988-09-30 1994-02-11 Commissariat A Energie Atomique Procede d'affichage de niveaux de gris sur un ecran a cristaux liquides ferroelectriques a phase smectique chirale
US5254824A (en) * 1989-04-07 1993-10-19 Minnesota Mining And Manufacturing Company Method and article for microwave bonding of polyethylene pipe
US5245151A (en) * 1989-04-07 1993-09-14 Minnesota Mining And Manufacturing Company Method and article for microwave bonding of splice closure
US5459495A (en) * 1992-05-14 1995-10-17 In Focus Systems, Inc. Gray level addressing for LCDs
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
US5861869A (en) * 1992-05-14 1999-01-19 In Focus Systems, Inc. Gray level addressing for LCDs
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US5748164A (en) * 1994-12-22 1998-05-05 Displaytech, Inc. Active matrix liquid crystal image generator
US5710413A (en) * 1995-03-29 1998-01-20 Minnesota Mining And Manufacturing Company H-field electromagnetic heating system for fusion bonding
FR2745410B1 (fr) * 1996-02-27 1998-06-05 Thomson Csf Procede de commande d'un ecran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procede
US6031510A (en) * 1996-06-28 2000-02-29 Microchip Technology Incorporated Microcontroller with LCD control over updating of RAM-stored data determines LCD pixel activation
WO1999052006A2 (fr) 1998-04-08 1999-10-14 Etalon, Inc. Modulation interferometrique de rayonnement
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
WO2003007049A1 (fr) 1999-10-05 2003-01-23 Iridigm Display Corporation Mems et structures photoniques
US7532194B2 (en) 2004-02-03 2009-05-12 Idc, Llc Driver voltage adjuster
US7256922B2 (en) * 2004-07-02 2007-08-14 Idc, Llc Interferometric modulators with thin film transistors
US7515147B2 (en) 2004-08-27 2009-04-07 Idc, Llc Staggered column drive circuit systems and methods
US7499208B2 (en) * 2004-08-27 2009-03-03 Udc, Llc Current mode display driver circuit realization feature
US7889163B2 (en) 2004-08-27 2011-02-15 Qualcomm Mems Technologies, Inc. Drive method for MEMS devices
US7560299B2 (en) * 2004-08-27 2009-07-14 Idc, Llc Systems and methods of actuating MEMS display elements
US7551159B2 (en) 2004-08-27 2009-06-23 Idc, Llc System and method of sensing actuation and release voltages of an interferometric modulator
US7602375B2 (en) 2004-09-27 2009-10-13 Idc, Llc Method and system for writing data to MEMS display elements
US7675669B2 (en) * 2004-09-27 2010-03-09 Qualcomm Mems Technologies, Inc. Method and system for driving interferometric modulators
US7626581B2 (en) 2004-09-27 2009-12-01 Idc, Llc Device and method for display memory using manipulation of mechanical response
US8514169B2 (en) 2004-09-27 2013-08-20 Qualcomm Mems Technologies, Inc. Apparatus and system for writing data to electromechanical display elements
US7843410B2 (en) 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7345805B2 (en) 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US8310441B2 (en) 2004-09-27 2012-11-13 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
TW200628833A (en) 2004-09-27 2006-08-16 Idc Llc Method and device for multistate interferometric light modulation
US7532195B2 (en) 2004-09-27 2009-05-12 Idc, Llc Method and system for reducing power consumption in a display
US7679627B2 (en) * 2004-09-27 2010-03-16 Qualcomm Mems Technologies, Inc. Controller and driver features for bi-stable display
US7446927B2 (en) 2004-09-27 2008-11-04 Idc, Llc MEMS switch with set and latch electrodes
US8878825B2 (en) 2004-09-27 2014-11-04 Qualcomm Mems Technologies, Inc. System and method for providing a variable refresh rate of an interferometric modulator display
US7136213B2 (en) 2004-09-27 2006-11-14 Idc, Llc Interferometric modulators having charge persistence
US7310179B2 (en) * 2004-09-27 2007-12-18 Idc, Llc Method and device for selective adjustment of hysteresis window
US7724993B2 (en) 2004-09-27 2010-05-25 Qualcomm Mems Technologies, Inc. MEMS switches with deforming membranes
US7545550B2 (en) 2004-09-27 2009-06-09 Idc, Llc Systems and methods of actuating MEMS display elements
US7948457B2 (en) 2005-05-05 2011-05-24 Qualcomm Mems Technologies, Inc. Systems and methods of actuating MEMS display elements
KR20080027236A (ko) * 2005-05-05 2008-03-26 콸콤 인코포레이티드 다이나믹 드라이버 ｉｃ 및 디스플레이 패널 구성
US7920136B2 (en) * 2005-05-05 2011-04-05 Qualcomm Mems Technologies, Inc. System and method of driving a MEMS display device
US7355779B2 (en) 2005-09-02 2008-04-08 Idc, Llc Method and system for driving MEMS display elements
US20070126673A1 (en) * 2005-12-07 2007-06-07 Kostadin Djordjev Method and system for writing data to MEMS display elements
US8391630B2 (en) 2005-12-22 2013-03-05 Qualcomm Mems Technologies, Inc. System and method for power reduction when decompressing video streams for interferometric modulator displays
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US8194056B2 (en) 2006-02-09 2012-06-05 Qualcomm Mems Technologies Inc. Method and system for writing data to MEMS display elements
US8049713B2 (en) 2006-04-24 2011-11-01 Qualcomm Mems Technologies, Inc. Power consumption optimized display update
US7702192B2 (en) * 2006-06-21 2010-04-20 Qualcomm Mems Technologies, Inc. Systems and methods for driving MEMS display
US7777715B2 (en) * 2006-06-29 2010-08-17 Qualcomm Mems Technologies, Inc. Passive circuits for de-multiplexing display inputs
US7957589B2 (en) * 2007-01-25 2011-06-07 Qualcomm Mems Technologies, Inc. Arbitrary power function using logarithm lookup table
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US8405649B2 (en) * 2009-03-27 2013-03-26 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US20110109615A1 (en) * 2009-11-12 2011-05-12 Qualcomm Mems Technologies, Inc. Energy saving driving sequence for a display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976362A (en) * 1973-10-19 1976-08-24 Hitachi, Ltd. Method of driving liquid crystal matrix display device
GB2134300A (en) * 1982-12-21 1984-08-08 Citizen Watch Co Ltd Drive method for active matrix display device
EP0149899A2 (fr) * 1983-12-09 1985-07-31 Seiko Instruments Inc. Dispositif d'affichage à cristaux liquides
GB2159314A (en) * 1984-04-20 1985-11-27 Citizen Watch Co Ltd Liquid crystal display arrangements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52142496A (en) * 1976-05-24 1977-11-28 Toshiba Corp Multicolor display system of matrix driven liquid crystal elements
FR2365174A1 (fr) * 1976-09-17 1978-04-14 Commissariat Energie Atomique Procede de commande d'un dispositif d'affichage analogique a bande discontinue de cristal liquide et circuit pour la mise en oeuvre de ce procede
FR2493012B1 (fr) * 1980-10-27 1987-04-17 Commissariat Energie Atomique Procede de commande d'une caracteristique optique d'un materiau
US4715688A (en) * 1984-07-04 1987-12-29 Seiko Instruments Inc. Ferroelectric liquid crystal display device having an A.C. holding voltage
JPS6135492A (ja) * 1984-07-27 1986-02-19 富士通株式会社 液晶表示装置の駆動方法
JP2609583B2 (ja) * 1984-11-02 1997-05-14 株式会社日立製作所 液晶表示装置
JPH0782167B2 (ja) * 1984-10-23 1995-09-06 セイコー電子工業株式会社 液晶表示装置
JPH0685108B2 (ja) * 1985-08-29 1994-10-26 キヤノン株式会社 マトリクス表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976362A (en) * 1973-10-19 1976-08-24 Hitachi, Ltd. Method of driving liquid crystal matrix display device
GB2134300A (en) * 1982-12-21 1984-08-08 Citizen Watch Co Ltd Drive method for active matrix display device
EP0149899A2 (fr) * 1983-12-09 1985-07-31 Seiko Instruments Inc. Dispositif d'affichage à cristaux liquides
GB2159314A (en) * 1984-04-20 1985-11-27 Citizen Watch Co Ltd Liquid crystal display arrangements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DISPLAYS, vol. 7, no. 1, janvier 1986, pages 3-11, Butterworth & Co. Ltd, Guilford, Surrey, GB; J. DUCHENE: "Multiplexed liquid crystal matrix displays" *

Also Published As

Publication number Publication date
JP2930949B2 (ja) 1999-08-09
JPH01501101A (ja) 1989-04-13
US5055833A (en) 1991-10-08
DE3767964D1 (de) 1991-03-14
EP0265326B1 (fr) 1991-02-06
WO1988002909A1 (fr) 1988-04-21
FR2605444A1 (fr) 1988-04-22

Similar Documents

Publication Publication Date Title
EP0265326B1 (fr) Procédé de commande d'un écran matriciel électrooptique, et circuit de commande mettant en oeuvre ce procédé
EP2174315B1 (fr) Procédé integré de détection d'un defaut d'image dans un écran à cristal liquide
FR2569294A1 (fr) Panneau d'affichage et son procede de commande
JPH07109544B2 (ja) 液晶表示装置並びにその駆動方法及び駆動装置
EP0311500A1 (fr) Procédé de visualisation d'images en demi-teintes sur un écran matriciel
EP3079142B1 (fr) Procédé d'affichage d'images sur un écran matriciel
EP1958182B1 (fr) Systeme video comprenant un afficheur matriciel a cristaux liquides a procede d'adressage ameliore
US6326942B1 (en) Optical spatial modulation device and image display apparatus
EP0279746B1 (fr) Panneau à plasma à quatre électrodes par point élémentaire d'image, et procédé de commande d'un tel panneau à plasma
EP0435750B1 (fr) Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel
EP0641475B1 (fr) Procede d'affichage de differents niveaux de gris et systeme de mise en oeuvre de ce procede
FR2776107A1 (fr) Procede d'affichage de donnees sur un afficheur matriciel
GB2308715A (en) Drive circuit for a matrix-type display apparatus
EP1958183B1 (fr) Afficheur matriciel séquentiel couleur à cristaux liquides
FR2901905A1 (fr) Procede d'affichage sequentiel couleur par modulation de duree
JP2854620B2 (ja) 表示装置の駆動方法
CA2536216A1 (fr) Micro-ecran de visualisation a cristaux liquides et son procede de commande
EP0793212B1 (fr) Procédé de commande d'un écran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procédé
KR100357945B1 (ko) 액정 표시 소자 구동 회로
FR2860634A1 (fr) Dispositif de commande d'un panneau d'affichage au plasma
KR100337867B1 (ko) 액정 표시 소자 구동 회로
EP0506530A1 (fr) Ecran matriciel à définition améliorée et procédé d'adressage d'un tel écran
JP2692343B2 (ja) 表示装置とその制御方法およびドライブ回路
FR2580106A1 (fr)
FR2631502A1 (fr) Circuit generateur et sequenceur de signaux logiques pour dispositif a transfert de charges

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): BE CH DE FR LI

17P Request for examination filed

Effective date: 19880910

17Q First examination report despatched

Effective date: 19900709

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): BE CH DE FR LI

REF Corresponds to:

Ref document number: 3767964

Country of ref document: DE

Date of ref document: 19910314

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19970930

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19971023

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981031

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981031

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19981031

BERE Be: lapsed

Owner name: THOMSON GRAND PUBLIC

Effective date: 19981031

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20061017

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20061023

Year of fee payment: 20