EP1163827A1 - Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern - Google Patents

Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern

Info

Publication number
EP1163827A1
EP1163827A1 EP01927633A EP01927633A EP1163827A1 EP 1163827 A1 EP1163827 A1 EP 1163827A1 EP 01927633 A EP01927633 A EP 01927633A EP 01927633 A EP01927633 A EP 01927633A EP 1163827 A1 EP1163827 A1 EP 1163827A1
Authority
EP
European Patent Office
Prior art keywords
layer
functional
areas
solderable
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01927633A
Other languages
English (en)
French (fr)
Inventor
Christian Wunderlich
Petra Backus
Hartmut Mahlkow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of EP1163827A1 publication Critical patent/EP1163827A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Definitions

  • the invention relates to a method for producing at least one solderable surface in selected soldering areas and at least one functional surface in functional areas different from the soldering areas on circuit boards provided with copper surfaces, and corresponding circuit boards.
  • Circuit carriers are used to hold active and passive components.
  • a basic distinction is made between conventional printed circuit boards and chip carriers. While the former are equipped with passive components, for example capacitors and resistors, and packaged semiconductor components, the chip carriers are used to assemble unpackaged semiconductor components. In some cases, several unhoused and possibly also housed semiconductor components are combined on a chip carrier. Hybrid circuits of this type are referred to as multichip modules. For some time now, unhoused semiconductor components have been assembled directly on a circuit carrier together with passive components without prior assembly. Such circuit carriers are so-called COB (Chip-On-Board) circuit boards.
  • COB Chip-On-Board
  • circuit carriers which are intended to be fitted with passive components and unhoused semiconductor components.
  • the copper circuit pattern required for this is formed using known methods.
  • layers of gold deposited are deposited.
  • these layers serve to form solderable surfaces, which are required for fitting with passive components.
  • the gold surfaces are also suitable for bonding packaged and unpackaged semiconductor components.
  • US-A-5,364,460 states that gold layers are electrolessly deposited on, among other things, printed circuit boards and cards for integrated circuits.
  • the coating of copper structures on circuit board material is in
  • parts of the printed circuit board surface are initially coated with gold, palladium, indium, rhodium, nickel, tin, lead or alloys of these elements, preferably with palladium, in the areas that are not to be provided with a solderable surface.
  • the surface areas to be provided with the solderable surface are previously provided with a mask. The mask is then removed again. Then a solderable metal surface is formed from a tin / lead alloy in an electroless manner.
  • Gold layers are also formed for producing releasable electrical contacts, for example plug contacts for inserting the assembled circuit carriers into contact plugs and contact surfaces for the production of push buttons.
  • DE-OS 1 690 338 mentions a process for the production of plug-in terminal strips with gold surfaces, in which a printed circuit board material coated over the entire surface with a copper layer in the area of the plug-in connections and on the other conductor lines is first galvanically one Lead / tin alloy is deposited, then nickel and gold are deposited in the connector area on the lead / tin alloy layer and the exposed copper layer is etched after removal of the electroplating lacquer.
  • the document states that the relatively soft layer underneath the nickel / gold layer interferes and that etching through of the conductor tracks is observed at the transition zone between the gold contacts and the lead / tin alloy.
  • Gold layers produced by electroplating are not applied directly to the copper surfaces. Rather, according to US Pat. No. 5,364,460, a nickel-containing layer is first deposited and the gold layer on the nickel-containing layer. An electrolessly deposited Ni / B or Ni / P layer is preferably formed as the layer containing nickel. According to US Pat. No. 5,470,381, a layer containing nickel is deposited first and then a gold layer.
  • DE 42 01 129 A1 describes a method for producing a wiring board, in which the electroless plating on the copper parts of the
  • a palladium coating is formed on the plate, the palladium surfaces being produced on double-sided wiring plates in order to fasten surface-mounting type components (SMT: Surface Mounting Technology) by soldering.
  • SMT Surface Mounting Technology
  • US-A-4,424,241 specifies an electroless palladium plating process, the palladium layers formed being used to produce conductor track structures in electrical circuits, such as integrated circuits.
  • a method was developed in which the areas which are intended to be used for soldering components are first covered with a suitable mask, for example a photostructurable resist, and then in the areas which are still exposed Nickel / gold layer combination is applied. The mask is then removed from the circuit carrier surface again.
  • An organic protective layer is then formed, for example with an aqueous acidic solution of alkylimidazole or alkylbenzimidazole compounds. This protective layer prevents the oxidation of the copper surfaces and maintains the solderability of the copper surfaces.
  • the nickel / gold combination layer is formed with this method only in those areas in which components are attached by bonding or in which electrical contact areas are required.
  • the problem that arises when soldering with BGA technology is eliminated.
  • soldering has been found that problems arise during soldering: repeated soldering at connection points for the components is practically impossible. Every soldering process after the first soldering leads to an increase in the reject rate. Soldering operations at the connection points can only be carried out several times by a complex remelting process under protective gas (for example nitrogen), in which expensive remelting devices are used. In addition, wetting problems sometimes occur on the copper surfaces provided with the organic protective layer.
  • protective gas for example nitrogen
  • the present invention is therefore based on the problem of avoiding the disadvantages of the known methods and in particular of a method find with which both bonded components and soldered components can be attached to a circuit carrier surface.
  • the method should be inexpensive and can be implemented with little effort.
  • the method is also intended to be able to form the finest conductor structures, in particular conductor tracks and connection locations for electronic components, the structures being intended to be reproducible with steep flanks.
  • the method according to the invention is used to generate at least one solderable surface in selected soldering areas and at least one functional surface in functional areas different from the soldering areas on surfaces of copper structures on circuit carriers.
  • a bondable surface is preferably produced as the functional surface.
  • the functional surfaces can also be suitable for the production of detachable electrical contacts.
  • solderable surfaces are then produced by depositing a solderable metal layer
  • soldering compared to the method in which organic protective layers are used for the copper surfaces is particularly advantageous.
  • reject rate with regard to the solderability during manufacture and also when equipping the circuit carriers is lower than in the known methods.
  • Repeated remelting or soldering of individual connection locations for the components is also possible without problems. It has been found, for example, that the solder wetting of the solderable surfaces formed according to the invention is still within the required tolerance even after three remeltings.
  • a very good shelf life of the circuit carriers produced according to the invention was found without the solderability in the soldering areas being significantly impaired.
  • the appearance of gold layers as a functional layer is not impaired when the method according to the invention is carried out.
  • the electrical contact resistance of these layers is suitable for being able to form detachable electrical contact surfaces.
  • Another advantage over the method described in DE-OS 1 690 338 is that the method according to the invention can be used to form conductor runs and connection locations for electronic components which are very small, for example with a pitch of 100 ⁇ m and smaller.
  • the flanks the conductors and connection points are very even, ie they have very steep flanks and a uniform width.
  • no etching errors can be identified, for example under-etching, constrictions in the conductor runs or even interruptions in the conductor runs.
  • At least one metal is preferably deposited, selected from the group comprising tin, silver, bismuth, palladium and their alloys. These metals can be deposited without current, i.e. on a chemically reductive or cementative route, so that even electrically insulated structures on the circuit carrier surface can be coated with the solderable layer without any problems.
  • an electrolytic metal deposition process can also be used. This is the case, for example, when the individual structures are initially still connected to the so-called galvano edge, a larger copper conductive layer at the edge of the circuit carrier material. This edge is removed in the course of the method for producing the circuit carrier, so that the conductor structures are electrically insulated from one another.
  • the flanks of the structures can also be covered by the solder layer and the functional layer. This provides additional protection against corrosion and other harmful influences. If, for example, the conductor structures were formed by etching only after the solderable and the functional layers had been applied, for example as in DE-OS 1 690 338, the unprotected flanks of the conductor lines would be attacked during the etching process, so that the conductor structures are not included uniform flanks arise. This problem does not exist in the method according to the invention. It is therefore possible to form very uniform conductor structures even with the smallest dimensions.
  • the copper surfaces on the circuit carrier are preferably first cleaned, in particular with a (acidic, wetting agent-containing) cleaner. Then residues of the cleaning liquid are removed from the surfaces by rinsing. The copper surfaces are then preferably etched in order to ensure adequate adhesive strength of the subsequently applied metal layers.
  • a commercially available etching cleaner can be used for this purpose, for example an aqueous sulfuric acid solution of hydrogen peroxide or a caroate salt or an aqueous solution of sodium peroxodisulfate.
  • the copper surfaces are rinsed again and then preferably pre-immersed by treatment with a solution of acid, in particular sulfuric acid.
  • the copper surfaces can be catalyzed with a solution containing precious metal ions in the acidic solution prior to the preliminary immersion treatment, so that tin can be deposited more easily.
  • a conventional treatment solution can be used for the tin deposition.
  • a cement-based tin deposition bath is preferably used.
  • Such baths contain, in addition to at least one tin (II) compound, acid and usually thiourea or a thiourea derivative.
  • these baths contain 15 g of stannous fluoroborate, 100 ml of fluoroboric acid, 100 g of thiourea and 2 mg of sodium lauryl sulfate in 1 l of aqueous solution or 5 g
  • Tin (II) chloride 55 g N-methylthiourea, 20 g sulfuric acid, conc., 500 ml isopropanol and 500 ml water or 20 g tin (II) chloride, 25 ml hydrochloric acid (37% by weight), 50 ml Sulfuric acid (50% by weight), 16 g sodium hypophosphite, 200 g thiourea and 0.5 g phenolsulfonic acid in 1 l aqueous solution.
  • the treatment temperature is 40 - 90 ° C.
  • the treatment time is 30 seconds to 60 minutes.
  • compositions specified in these documents are hereby included as compositions which can be used in the process according to the invention.
  • the circuit carrier surfaces are generally first cleaned, then rinsed, then treated with a gloss etching solution (for example H 2 SO 4 / H 2 O 2 solution) and then rinsed again.
  • a gloss etching solution for example H 2 SO 4 / H 2 O 2 solution
  • the surfaces are then preferably pretreated with a pre-dip solution containing sulfuric acid.
  • the silver layer is applied.
  • a bath with the following composition can be used: 200 g sodium thiosulfate, 20 g sodium sulfite, 0.1 g disodium EDTA, 3 g silver as silver thiosulfate / sulfite complex, 5 g glycine in 11 aqueous solution.
  • the pH can be adjusted to about 7.5 and the treatment temperature preferably to 50-95 ° C.
  • the treatment time is 15 minutes, for example. Further examples are given, inter alia, in US Pat. No. 5,318,621.
  • the compositions specified in this document are also hereby included as compositions which can be used in the process according to the invention.
  • the surfaces are preferably treated with an inorganic salt solution and then rinsed.
  • a solution containing 0.05 mol of palladium acetate, 0.1 mol of ethylenediamine, 0.2 mol of sodium formate and 0.15 mol of succinic acid in 1 l of aqueous solution can be used.
  • the pH of this bath is preferably set to 5.5 and the temperature to about 70 ° C.
  • Other possible compositions are, for example: 0.01 mol of palladium chloride, 0.08 mol of ethylenediamine, 20 mg of thiodiglycolic acid and 0.06 mol of sodium hypophosphite in 1 l of aqueous solution (pH 8, 60 ° C.).
  • compositions specified in these documents are hereby included as compositions which can be used in the process according to the invention.
  • a cover mask is formed in accordance with method step (c), the solderable regions being covered with the cover mask.
  • the functional areas remain free so that the functional surfaces can then be created in the functional areas (method step (d)).
  • a photostructured mask is preferably formed on the circuit carrier surface. This is created using the following process steps using a photoresist:
  • the mask covering the soldering areas and not covering the functional areas can also be formed using a screen printing method.
  • the solderable metal layer in the functional areas is preferably removed again with an acidic etching solution before carrying out process step (d).
  • An etching solution containing nitric acid and inhibitors preferably imidazole derivatives
  • Palladium and silver and their alloys as a solderable metal layer do not have to be removed.
  • the functional In this case, the layer can be deposited on the palladium, silver or an alloy layer of these metals.
  • the functional surfaces are preferably formed from at least one metal selected from the group comprising gold, palladium, silver and their alloys.
  • the surfaces are formed in particular by chemical reductive or cementative deposition.
  • the deposition of a combination layer comprising a nickel layer and a gold layer applied thereon is particularly preferred.
  • the circuit carrier according to the invention preferably has at least one solderable surface made of at least one metal, selected from the group comprising tin, silver, palladium and their alloys, and at least one functional surface made of gold, the gold surface being formed by a combination layer of nickel and gold applied thereon is formed.
  • a nickel / phosphorus layer is preferably chemically reductively deposited.
  • a nickel / boron or a pure nickel layer can also be deposited.
  • the circuit carriers can first be brought into contact with a solution containing wetting agents in order to completely wet the surfaces with liquid. This is followed by a rinsing step.
  • the exposed copper surfaces are then preferably etched using a commercially available etching cleaner. Excess etchant is then removed in a further rinsing step.
  • the surfaces can then be treated with a pre-dip solution containing sulfuric acid and then treated in an activation solution which contains palladium sulfate with a palladium content of 80-120 mg / l and sulfuric acid with a content of about 50 ml / l.
  • an activation solution which contains palladium sulfate with a palladium content of 80-120 mg / l and sulfuric acid with a content of about 50 ml / l.
  • a nickel, nickel / phosphorus or nickel / boron layer is deposited.
  • Nickel baths are known per se. Usually these bakeries which operates at a temperature of 85 - 90 ° C. It has been found that the solderability of tin layers is particularly advantageous when the temperature load during nickel deposition is low. Therefore, nickel baths are preferably used which are operated at a temperature below 85 ° C., in particular below 80 ° C. and particularly preferably below 75 ° C. It has been found that particularly favorable conditions are achieved when a temperature in the electroless nickel deposition of 70 to 75 ° C is set.
  • Baths with the following composition can be used for electroless gold plating: 0.015 mol sodium tetrachloroaurate (III), 0.1 mol sodium thiosulfate, 0.04 mol thiourea, 0.3 mol sodium sulfite and 0.1 mol sodium tetraborate in 1 l aqueous solution (pH 8 , 0, 90 ⁇ C) or 3 g sodium gold (I) sulfite, 70 g sodium sulfite, 110 g sodium ethylenediaminetetra (methylene phosphonate) and 10 g hydrazine hydrate in 1 I aqueous solution (pH 7, 60 ° C).
  • compositions specified in these documents are hereby included as compositions which can be used in the process according to the invention.
  • the gold layer is deposited directly onto a palladium layer that can be used as a solderable metal layer
  • the following composition can be used, for example: 3 g of sodium gold (I) cyanide, 20 g of sodium formate, 20 g of ⁇ -alaninediacetic acid in 1 I of aqueous solution (pH 3, 5.89 ° C).
  • I sodium gold
  • cyanide sodium formate
  • ⁇ -alaninediacetic acid in 1 I of aqueous solution (pH 3, 5.89 ° C).
  • Other examples of this use case are included in
  • compositions specified in this document are hereby included as compositions which can be used in the process according to the invention.
  • the gold layer is deposited with an additional nickel layer on a palladium layer used as a solderable metal layer, the following procedure is followed: First, the circuit carriers provided with the palladium surfaces are brought into contact with a solution containing wetting agent in order to be able to safely wet the entire surface with liquid. Excess wetting agent solution is then rinsed off again and then a nickel layer is deposited in a manner known per se. After rinsing, the gold layer is formed.
  • the circuit carriers provided with the silver layer are preferably first treated with a wetting solution, then rinsed and then treated in a pre-immersion solution containing inorganic salts and finally with a silver activation solution. After a further rinsing step, the nickel layer and after rinsing again the gold layer can be applied.
  • the circuit carriers provided with the copper surfaces are preferably provided with a solder mask before carrying out method step (b).
  • the method shown can be carried out in a conventional manner in an immersion system, the circuit carriers being attached to racks and immersed vertically hanging with them one after the other in the individual treatment baths. It is advantageous to treat the circuit carriers in a continuous system known per se, in which the circuit carriers are guided through the system in a horizontal transport direction and in a horizontal or vertical operating position and are brought into contact with the individual treatment solutions one after the other. For this purpose these solutions are conveyed via nozzles to the circuit carrier surfaces. In these systems, however, the circuit carriers can also be passed through a pent-up liquid bed without nozzles being provided for conveying the treatment solutions.
  • FIG. 1 The steps of the method according to the invention are shown schematically in FIG. 1:
  • the initial state is shown, copper structures 2 and 4 being shown on a substrate 1 of the circuit carrier.
  • the connection locations formed from the copper structures 2 serve for the assembly of components which are fastened by soldering.
  • the connection locations formed from the copper structures 4 serve for the assembly of components which are attached by bonding.
  • the copper structures 4 can also be used to produce contact surfaces. Solder mask areas 3 can be seen between the copper structures 2 and 4.
  • a tin layer 5 is deposited on all copper surfaces of structures 2 and 4 (method step B).
  • a mask 6 is then applied over the areas on the circuit carrier which are to be given a solderable surface (method step C).
  • a photostructurable resist layer is applied, which is formed by laminating a commercially available dry film resist, then exposing the resist layer to the desired pattern for the bond pads and developing the exposed resist layer.
  • the tin layer 5 is then completely removed from the copper structures 4 again using a tin stripper.
  • a nickel / phosphor layer 7 is then deposited on the exposed surfaces of the copper structures 4 and a gold layer 8 on the nickel / phosphor layer 7 (method step E).
  • a finished structured printed circuit board which has conductor tracks, solder pads, bond pads, switch structures and metallized holes, was coated with a solderable tin layer in accordance with the following procedure I:
  • the tin deposition solution had the following composition:
  • the plate was then covered with a mask by laminating a dry film resist (W140 from DuPont de Nemours, DE) to the printed circuit board surfaces in accordance with the instructions for use, exposing the resist layer formed to the desired pattern and then developing the exposed resist layer. After carrying out the structuring process, some areas were covered by the resist (soldering areas), others were exposed (functional areas).
  • a dry film resist W140 from DuPont de Nemours, DE
  • the tin layers exposed in the functional areas and the intermetallic tin / copper phase on the copper structures were then removed using a tin stripper containing nitric acid.
  • the electroless nickel plating solution had the following composition:
  • a nickel / phosphorus layer with a thickness of 3 - 6 ⁇ m was deposited.
  • the solution for the electroless deposition of gold had the following composition: 2 g / l Au + a gold complex salt 40 g / l ethylenediaminetetraacetic acid
  • a gold layer with a thickness of 0.05-0.10 ⁇ m was deposited.
  • the photostructured resist layer was removed from the circuit board surface using a method known per se, the plate was rinsed intensively and dried.
  • the finished printed circuit board thus had areas which were coated with a nickel / gold combination layer for a soldering process with tin, for carrying out bonding processes and as a functional layer for other purposes, for example as electrical contact surfaces.
  • the wetting angle was determined indirectly after wetting by measuring the size of a molten solder ball and calculating the wetting angle from it. Wetting was particularly good when a small contact angle could be determined.
  • the contact angle should be less than 10 ° on average, whereby the standard deviation should not be greater than 1 °.
  • the solution for electroless deposition of palladium had the following composition:
  • a nickel / gold combination layer was then applied directly to the palladium layer in accordance with process sequence IV.
  • a solution containing wetting agents was used to wet the circuit carrier surfaces.
  • the solutions for electroless plating of nickel or gold had the same compositions as the nickel or gold plating solutions given in Example 1.
  • a nickel layer with a thickness of 3-6 ⁇ m and a gold layer with a thickness of 0.05-0.10 ⁇ m were deposited.
  • Example 3 In addition to soldering areas with palladium surfaces, the plate had areas with gold surfaces for high-quality functions.
  • a circuit board structured according to Example 2 and coated with a solder mask was electrolessly coated with silver according to process sequence V:
  • an acidic solution containing wetting agents was used, a solution containing H 2 ⁇ 2 / H 2 S0 4 as a gloss etching solution, a solution containing inorganic salts as a pre-immersion solution and also a solution containing an inorganic salt as the post-immersion solution.
  • a silver layer with a thickness of 0.10-0.20 ⁇ m was deposited.
  • a mask was then applied to the printed circuit board surface and structured, the conditions and materials used being identical to those of Example 1. This left some of the silver surfaces open. These surfaces were subsequently prepared with an activation process for a nickel / gold deposition and then coated with a nickel / gold combination layer. The silver layer was not removed.
  • the process sequence VI used for this is shown below:
  • compositions used in Examples 1 and 2 were again used for the wetting solution and the preliminary dipping solution.
  • the solution for activation with silver contained Pd (N0 3 ) 2 .
  • the solutions for electroless plating of nickel or gold had the same compositions as the nickel or gold plating solutions given in Example 1.
  • a nickel layer with a thickness of 3-6 ⁇ m and a gold layer with a thickness of 0.05-0.10 ⁇ m were deposited.
  • a circuit board provided with a solder mask with conductor tracks, solder pads, bond pads, switch structures and metallized holes was treated according to the following procedure VII:
  • the conditions and materials for applying, exposing, developing and removing the dry film resist after the deposition of the nickel / gold combination layer were identical to the conditions and materials according to Example 1.
  • the process conditions and bath compositions for depositing the nickel layer and the gold layer were also identical to the conditions and bath compositions according to Example 1.
  • the exposed copper surfaces were previously treated with an etching solution containing KHS0 5 and H 2 S0 4 . treated.
  • the aging resistance of the solderable surfaces was determined on the printed circuit boards produced in this way (samples referred to as "OSP"). The results obtained were compared with the results obtained on tin surfaces produced by the process according to the invention according to Example 1 (samples labeled "formerly Sn").
  • the conditions of the reflow process were as follows: A certain amount of the RP10 solder paste from Multicore was printed in a thickness of 120 ⁇ m on the surfaces to be examined and then heated in a reflow oven to above the melting point. The solder of the paste became liquid and spread on the wettable surfaces.
  • the wetting time t ⁇ [sec], the wetting force F 2 [mN / mm] after 2 sec and the wetting force F 6 [mN / mm] after 6 sec were measured with a soldering balance (Menisto ST-50 from Metronelec, FR). The lower the wetting time and the greater the wetting force, the greater the solderability of the surfaces examined.

Abstract

Mit dem erfindungsgemässen Verfahren ist es möglich, lötfähige Bereiche neben bondfähigen Bereichen auf Schaltungsträgern vorzusehen, wobei die Lötfähigkeit auch durch eine Temperaturbelastung der Schaltungsträger nicht beeinträchtigt wird. Das Verfahren weist folgende Verfahrensschritte auf: Erzeugen lötfähiger Oberflächen durch Abscheiden einer lötfähigen Metallschicht (5), Abdecken der Lötbereiche mit einer Abdeckmaske (6), Erzeugen der funktionellen Oberflächen (7, 8) in den Funktionsbereichen und schliesslich Entfernen der Abdeckmaske (6).

Description

Verfahren zum Erzeugen von lötfähigen und funktionellen Oberflächen auf Schaltungsträgern
Beschreibung:
Die Erfindung betrifft ein Verfahren zum Erzeugen mindestens einer lötfähigen Oberfläche in ausgewählten Lötbereichen und mindestens einer funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen auf mit Kupferoberflächen versehenen Schaltungsträgern sowie entsprechende Schal- tungsträger.
Schaltungsträger dienen zur Aufnahme von aktiven und passiven Bauelementen. Grundsätzlich werden herkömmliche Leiterplatten von Chip-Carriern unterschieden. Während erstere mit passiven Bauelementen, beispielsweise Kon- densatoren und Widerständen, sowie gehäusten Halbleiterbauelementen bestückt werden, dienen die Chip-Carrier zur Montage von ungehäusten Halbleiterbauelementen. Teilweise werden mehrere ungehäuste und gegebenenfalls auch gehäuste Halbleiterbauelemente auf einem Chip-Carrier zusammengefaßt. Derartige Hybridschaltungen werden als Multichip-Module bezeichnet. Seit einiger Zeit werden ungehäuste Halbleiterbauelemente auch ohne vorherige Montage zusammen mit passiven Bauelementen direkt auf einem Schaltungsträger montiert. Bei derartigen Schaltungsträgern handelt es sich um sogenannte COB-(Chip-On-Board)-Leiterplatten.
Zur Herstellung von zur Bestückung mit passiven Bauelementen und ungehäusten Halbleiterbauelementen vorgesehenen Schaltungsträgern sind verschiedene Verfahren bekannt. Zuerst wird das hierzu erforderliche aus Kupfer bestehende Schaltungsmuster mit bekannten Verfahren gebildet. Um eine Bestückung der Schaltungsträger zu ermöglichen, werden anschließend beispiels- weise Goldschichten abgeschieden. Zum einen dienen diese Schichten zur Bildung von lötfähigen Oberflächen, die zur Bestückung mit passiven Bauelementen erforderlich sind. Zum anderen sind die Goldoberflächen auch zum Bonden von gehäusten und ungehäusten Halbleiterbauelementen geeignet.
Beispielsweise wird in US-A-5,364,460 angegeben, daß Goldschichten unter anderem auf Leiterplatten und Karten für integrierte Schaltungen stromlos abgeschieden werden.
Die Beschichtung von Kupferstrukturen auf Leiterplatten material ist in
DE 43 11 266 A1 angegeben. Dort werden Teile der Leiterplattenoberfläche in einer Ausführungsform in den Bereichen, die nicht mit einer lötfähigen Oberfläche versehen werden sollen, zunächst mit Gold, Palladium, Indium, Rhodium, Nickel, Zinn, Blei oder Legierungen dieser Elemente, bevorzugt mit Palla- dium, beschichtet. Die mit der lötfähigen Oberfläche zu versehenden Oberflächenbereiche werden zuvor mit einer Abdeckmaske versehen. Anschließend wird die Maske wieder entfernt. Danach wird eine lötbare Metalloberfläche aus einer Zinn/Blei-Legierung auf stromlosem Wege gebildet.
In DE 33 12725 A1 ist ein Verfahren zur Herstellung von bond- und lötbaren Dünnschichtleiterbahnen mit Durchkontaktierungen auf elektrisch nicht leitenden Trägern beschrieben, bei dem die bond- und lötbaren Flächen durch galvanisches Abscheiden einer Gold- bzw. einer Nickel/Gold-Schicht gebildet werden.
Goldschichten werden auch zum Herstellen von lösbaren elektrischen Kontakten gebildet, beispielsweise von Steckkontakten zum Einstecken der bestückten Schaltungsträger in Kontaktstecker und von Kontaktflächen zur Herstellung von Drucktasten. In DE-OS 1 690 338 wird ein Verfahren zur Herstellung von Steckanschlußleisten mit Goldoberflächen erwähnt, bei dem auf ein ganzflächig mit einer Kupferschicht überzogenes Leiterplattenmaterial im Bereich der Steckanschlüsse und auf den übrigen Leiterzügen zunächst galvanisch eine Blei/Zinn-Legierung abgeschieden wird, anschließend im Steckerbereich auf die Blei/Zinn-Legierungsschicht Nickel und Gold abgeschieden werden und die freiliegende Kupferschicht nach Entfernen des Galvanolackes geätzt wird. In dem Dokument wird angegeben, daß die relativ weiche Schicht unter der Nickel/Gold-Schicht stört und daß an der Übergangszone zwischen den Goldkontakten und der Blei/Zinn-Legierung Durchätzungen der Leiterzüge beobachtet werden.
In DE 19745602 C1 wird ferner angegeben, daß Goldschichten zur Herstel- lung löt-, kleb- und bondfähiger Oberflächen eingesetzt werden. Mit den in diesem Dokument beschriebenen Verfahren können feinststrukturierte Schaltungsträger mit Oberflächen montierten Halbleiterschaltkreisen hergestellt werden, bei denen die Schaltkreise über Ball-wedge-Bonds mit korrespondierenden Anschlußplätzen (Pads) auf dem Schaltungsträger verbunden sind.
Galvanotechnisch hergestellte Goldschichten werden nicht direkt auf die Kupferoberflächen aufgebracht. Vielmehr wird beispielsweise gemäß US-A-5, 364,460 zuerst eine Nickel enthaltende Schicht abgeschieden und auf der Nickel enthaltenden Schicht die Goldschicht. Als Nickel enthaltende Schicht wird vorzugsweise eine stromlos abgeschiedene Ni/B- oder Ni/P-Schicht gebildet. Auch nach US-A-5,470,381 wird zuerst eine Nickel enthaltende Schicht und danach eine Goldschicht abgeschieden.
In DE 19745 602 C1, US-A-5,202,151, US-A-5,318,621, US-A-5,364,460 und US-A-5,470,381 sind Verfahren zur stromlosen Abscheidung von Goldschichten beschrieben.
Anstelle der Nickel enthaltenden Schicht können auch andere Metallschichten, beispielsweise aus Kobalt oder Palladium, auf den Kupferoberflächen abge- schieden werden, bevor die Goldschicht gebildet wird. In US-A-5,202,151 wird hierzu unter anderem vorgeschlagen, eine Kobaltschicht auf die Kupferoberflächen aufzutragen und die Goldschicht anschließend abzuscheiden. Anstelle einer auf galvanotechnischem Wege abgeschiedenen Nickel- oder Kobaltschicht kann auch eine aufgedampfte oder gesputterte Nickel- oder Kobaltschicht aufgebracht und danach mit einem stromlosen Verfahren vergoldet werden. In DE 19745 01 C1 wird weiterhin ein Verfahren zur Herstellung von Goldschichten auf einem eine Palladiumoberfläche aufweisenden Werkstück angegeben.
Anstelle einer Goldschicht können auch Palladiumschichten verwendet werden. In DE 42 01 129 A1 ist ein Verfahren zur Herstellung einer Verdrahtungsplatte beschrieben, bei dem durch stromlose Plattierung auf den Kupferteilen der
Platte ein Palladiumüberzug gebildet wird, wobei die Palladiumoberflächen auf doppelseitigen Verdrahtungsplatten hergestellt werden, um Bauelemente vom Oberflächenmontagetyp (SMT: Surface Mounting Technology) durch Löten zu befestigen. Femer ist in US-A-4,424,241 ein stromloses Palladinierungsverfah- ren angegeben, wobei die gebildeten Palladiumschichten zur Herstellung von Leiterzugstrukturen in elektrischen Schaltkreisen, wie integrierten Schaltkreisen, dienen.
Es hat sich herausgestellt, daß die Herstellung von Goldschichten auf der ge- samten Schaltungsträgeroberfläche zu aufwendig ist. Meist werden lediglich kleinere bondbare Bereiche auf den Schaltungsträgeroberflächen benötigt, während andere Oberflächenbereiche lediglich zur Aufnahme von durch Löten montierten Bauelementen geeignet sein müssen. Außerdem wurde festgestellt, daß Goldschichten mit darunterliegenden Nickelschichten zur Befestigung von sogenannten Ball-grid-arrays (BGA) durch Löten bei mechanischer und/oder thermischer Belastung des bestückten Schaltungsträgers zu Sprödbrüchen führen.
Aus diesem Grunde wurde ein Verfahren entwickelt, bei dem die Bereiche, die für eine Lötbefestigung von Bauelementen vorgesehen sind, zuerst mit einer geeigneten Maske, beispielsweise einem photostrukturierbaren Resist, abgedeckt werden und anschließend in den noch freiliegenden Bereichen eine Nickel/Gold-Schichtkombination aufgebracht wird. Danach wird die Maske von der Schaltungsträgeroberfläche wieder entfernt. Anschließend wird eine organische Schutzschicht beispielsweise mit einer wäßrigen sauren Lösung von Al- kylimidazol- oder Alkylbenzimidazolverbindungen gebildet. Diese Schutzschicht verhindert die Oxidation der Kupferoberflächen und erhält die Lötfähigkeit der Kupferoberflächen.
Zum einen wird die Nickel/Gold-Kombinationsschicht mit diesem Verfahren nur in den Bereichen gebildet, in denen Bauelemente durch Bonden befestigt oder in denen elektrische Kontaktflächen benötigt werden. Zum anderen wird das Problem behoben, das sich beim Löten mit der BGA-Technik ergibt.
Allerdings hat sich bei Durchführung dieses Verfahrens herausgestellt, daß sich das Aussehen der Goldoberflächen nachteilig verändert, indem sich die Schich- ten rötlich verfärben. Außerdem wird die Nickelschicht unter der Goldschicht durch die Prozeßchemikalien beeinträchtigt. Dadurch wird der elektrische Kontaktwiderstand vergrößert, so daß die Anwendung der Nickel/Gold-Kombinationsschicht zur Bildung von elektrischen Kontaktflächen nur begrenzt möglich ist.
Darüber hinaus hat sich herausgestellt, daß beim Löten Probleme entstehen: Ein mehrmaliges Löten an Anschlußplätzen für die Bauelemente ist praktisch nicht möglich. Jeder Lötvorgang nach dem ersten Löten führt zu einer Erhöhung der Ausschußrate. Lediglich durch ein aufwendiges Umschmelzverfahren unter Schutzgas (beispielsweise Stickstoff), bei dem teure Vorrichtungen zum Umschmelzen verwendet werden, können Lötvorgänge an den Anschlußplätzen mehrmals durchgeführt werden. Außerdem treten zuweilen Benetzungs- probleme auf den mit der organischen Schutzschicht versehenen Kupferoberflächen auf.
Der vorliegenden Erfindung liegt von daher das Problem zugrunde, die Nachteile der bekannten Verfahren zu vermeiden und insbesondere ein Verfahren zu finden, mit dem auf einer Schaltungsträgeroberfläche sowohl gebondete Bauelemente als auch gelötete Bauelemente befestigt werden können. Darüber hinaus sollen sichere und problemlose Lötverbindungen herstellbar sein, wobei auch mehrmalige Lötvorgänge an einzelnen Anschlußplätzen für Bauelemente ohne Probleme durchführbar sein sollen. Ferner soll das Verfahren kostengünstig und mit geringem Aufwand realisierbar sein. Mit dem Verfahren sollen auch feinste Leiterstrukturen, insbesondere Leiterzüge und Anschlußplätze für elektronische Bauteile, gebildet werden können, wobei die Strukturen mit steilen Flanken reproduzierbar herstellbar sein sollen.
Das Problem wird gelöst mit dem Verfahren nach Anspruch 1 und dem Schaltungsträger nach Anspruch 14. Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
Das erfindungsgemäße Verfahren dient zum Erzeugen mindestens einer lötfähigen Oberfläche in ausgewählten Lötbereichen und mindestens einer funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen auf Oberflächen von Kupferstrukturen auf Schaltungsträgem. Als funktioneile Oberfläche wird vorzugsweise eine bondbare Oberfläche erzeugt. Grund- sätzlich können die funktionellen Oberflächen auch für die Herstellung von lösbaren elektrischen Kontakten geeignet sein.
Das Verfahren besteht darin, daß
(a) zunächst ein Kupferstrukturen aufweisendes dielektrisches Substrat bereitgestellt wird;
(b) dann die lötfähigen Oberflächen durch Abscheiden einer lötfähigen Metallschicht erzeugt werden,
(c) dann eine die Lötbereiche bedeckende und die Funktionsbereiche nicht bedeckende Abdeckmaske gebildet wird;
(c) danach die funktionellen Oberflächen in den Funktionsbereichen erzeugt werden und (d) die Abdeckmaske schließlich wieder entfernt wird.
Mit dem erfindungsgemäßen Verfahren steht zum einen ein kostengünstiges Verfahren zur Verfügung, da lediglich in den Bereichen auf der Schaltungsträgeroberfläche, in denen Bondverbindungen zu Bauelementen gebildet werden sollen, eine funktioneile Oberfläche gebildet wird, während in den Bereichen, in denen Lötverbindungen gebildet werden sollen, eine preiswerte lötfähige Metallschicht abgeschieden wird. Ferner werden auch keine Sprödbrüche bei Anwendung der BGA-Technik beobachtet.
Vorteilhaft ist insbesondere die größere Lötsicherheit gegenüber dem Verfahren, bei dem organische Schutzschichten für die Kupferoberflächen eingesetzt werden. Vor allem ist die Ausschußrate hinsichtlich der Lötbarkeit bei der Herstellung als auch beim Bestücken der Schaltungsträger geringer als bei den bekannten Verfahren. Auch ein mehrmaliges Umschmelzen oder Löten von einzelnen Anschlußplätzen für die Bauelemente ist ohne Probleme möglich. Es hat sich beispielsweise herausgestellt, daß die Lotbenetzung der erfindungsgemäß gebildeten lötfähigen Oberflächen auch nach dreimaligem Umschmelzen noch innerhalb der geforderten Toleranz liegt. Außerdem wurde eine sehr gute Lagerfähigkeit der erfindungsgemäß hergestellten Schaltungsträger festgestellt, ohne daß die Lötbarkeit in den Lötbereichen wesentlich beeinträchtigt wird.
Weiterhin wird das Aussehen von Goldschichten als Funktionsschicht bei Durchführung des erfindungsgemäßen Verfahrens nicht beeinträchtigt. Der elektrische Kontaktwiderstand dieser Schichten ist geeignet, lösbare elektrische Kontaktflächen bilden zu können.
Vorteilhaft gegenüber dem in DE-OS 1 690 338 beschriebenen Verfahren ist auch, daß mit dem erfindungsgemäßen Verfahren Leiterzüge und Anschlußplätze für elektronische Komponenten gebildet werden können, die sehr klein sind, beispielsweise mit einem Rastermaß von 100 μm und kleiner. Die Flanken der Leiterzüge und Anschlußplätze sind sehr gleichmäßig, d.h. sie weisen sehr steile Flanken und eine gleichmäßige Breite auf. Insbesondere sind keine Ätzfehler zu erkennen, beispielsweise Unterätzungen, Einschnürungen in den Leiterzügen oder sogar Unterbrechungen der Leiterzüge.
Zur Erzeugung einer lötfähigen Oberfläche wird vorzugsweise mindestens ein Metall abgeschieden, ausgewählt aus der Gruppe, umfassend Zinn, Silber, Wismut, Palladium und deren Legierungen. Diese Metalle können stromlos abgeschieden werden, d.h. auf chemisch reduktivem oder zementativem We- ge, so daß auch elektrisch isolierte Strukturen auf der Schaltungsträgeroberfläche problemlos mit der lötfähigen Schicht überzogen werden können.
Falls die einzelnen Kupferstrukturen bei der Herstellung elektrisch noch miteinander verbunden sind, kann auch ein elektrolytisches Metallabscheidungsver- fahren eingesetzt werden. Dies ist beispielsweise dann der Fall, wenn die einzelnen Strukturen zunächst noch mit dem sogenannten Galvanorand verbunden sind, einer größeren Kupferleitschicht am Rand des Schaltungsträgermaterials. Dieser Rand wird im Laufe des Verfahrens zur Herstellung des Schaltungsträgers entfernt, so daß die Leiterstrukturen elektrisch voneinander isoliert werden.
Indem die Leiterstrukturen bereits gebildet sind, wenn die lötfähige Schicht und die funktioneile Schicht hergestellt werden, können auch die Flanken der Strukturen, insbesondere Anschlußplätze für elektronische Bauteile, von der Löt- schicht und der Funktionsschicht überzogen werden. Dadurch wird ein zusätzlicher Schutz gegen Korrosion und andere schädliche Einflüsse gewährt. Würden die Leiterstrukturen beispielsweise erst nach dem Aufbringen der lötfähigen und der funktionellen Schichten durch Ätzen gebildet werden, etwa wie gemäß DE-OS 1 690 338, so würden die ungeschützten Flanken der Leiterzü- ge beim Atzprozess gegebenenfalls angegriffen werden, so daß die Leiterstrukturen nicht mit gleichmäßigen Flanken entstehen. Beim erfindungsgemäßen Verfahren besteht dieses Problem nicht. Daher können selbst bei geringsten Abmessungen auch sehr gleichmäßige Leiterstrukturen gebildet werden.
Für die Zinnabscheidung werden die Kupferoberflächen auf dem Schaltungsträger vorzugsweise zunächst gereinigt, insbesondere mit einem (sauren, Netzmittel enthaltenden) Reiniger. Anschließend werden Reste der Reinigungsflüssigkeit durch Spülen von den Oberflächen wieder entfernt. Danach werden die Kupferoberflächen vorzugsweise angeätzt, um eine ausreichende Haftfestigkeit der nachfolgend aufgebrachten Metallschichten zu gewährleisten. Hierzu kann ein handelsüblicher Ätzreiniger eingesetzt werden, beispielsweise eine wäßrige schwefelsaure Lösung von Wasserstoffperoxid oder einem Caroatsalz oder eine wäßrige Lösung von Natriumperoxodisulfat. Nach der Ätzreinigung werden die Kupferoberflächen wieder gespült und anschließend vorzugsweise durch Behandlung mit einer Lösung von Säure, insbesondere Schwefelsäure, vorgetaucht. Außerdem können die Kupferoberflächen vor der Vortauchbehandlung in der sauren Lösung mit einer Edelmetallionen enthaltenden Lösung katalysiert werden, damit Zinn leichter abgeschieden werden kann.
Zur Zinnabscheidung kann eine übliche Behandlungslösung eingesetzt werden. Vorzugsweise wird ein zementatives Zinnabscheidebad verwendet. Derartige Bäder enthalten zusätzlich zu mindestens einer Zinn(II)-Verbindung Säure und üblicherweise Thioharnstoff oder ein Thioharnstoffderivat. Beispielsweise enthalten diese Bäder 15 g Zinn(II)-fluoroborat, 100 ml Fluoroborsäure, 100 g Thioharnstoff und 2 mg Natriumlaurylsulfat in 1 I wäßriger Lösung oder 5 g
Zinn(II)-chlorid, 55 g N-Methylthioharnstoff, 20 g Schwefelsäure, konz., 500 ml Isopropanol und 500 ml Wasser oder 20 g Zinn(II)-chlorid, 25 ml Salzsäure (37 Gew.-%), 50 ml Schwefelsäure (50 Gew.-%), 16 g Natriumhypophosphit, 200 g Thioharnstoff und 0,5 g Phenolsulfonsäure in 1 I wäßriger Lösung. Die Behandlungstemperatur beträgt 40 - 90°C. Die Behandlungszeit beträgt 30 sec bis 60 min. Weitere Beispiele für derartige Verzinnungsbäder sind beispielsweise in DE 30 11 697 A1 , WO 99/55935 A1 und US-A-4,816,070 angegeben. Die in diesen Dokumenten angegebenen Zusammensetzungen werden hiermit als im erfindungsgemäßen Verfahren einsetzbare Zusammensetzungen einbezogen.
Zur stromlosen Abscheidung von Silber werden die Schaltungsträgeroberflächen im allgemeinen zunächst gereinigt, anschließend gespült, danach mit einer Glanzätzlösung (beispielsweise H2S04/H202-Lösung) behandelt und danach wieder gespült. Anschließend werden die Oberflächen vorzugsweise mit einer Schwefelsäure enthaltenden Vortauchlösung vorbehandelt.
Danach wird die Silberschicht aufgebracht. Für die Silberabscheidelösung kann beispielsweise ein Bad mit folgender Zusammensetzung verwendet werden: 200 g Natriumthiosulfat, 20 g Natriumsulfit, 0,1 g Dinatrium-EDTA, 3 g Silber als Silber-Thiosulfat/sulfit-Komplex, 5 g Glycin in 11 wäßriger Lösung. Der pH-Wert kann beispielsweise auf etwa 7,5 und die Behandlungstemperatur vorzugsweise auf 50 - 95°C eingestellt werden. Die Behandlungszeit beträgt beispielsweise 15 min. Weitere Beispiele sind unter anderem in US-A-5, 318,621 angegeben. Auch die in diesem Dokument angegebenen Zusammensetzungen werden hiermit als im erfindungsgemäßen Verfahren einsetzbare Zusammenset- zungen einbezogen.
Vorzugsweise werden die Oberflächen nach der Silberschichtbildung mit einer anorganischen Salzlösung behandelt und anschließend gespült.
Zur stromlosen Abscheidung von Palladium kann beispielsweise eine Lösung, enthaltend 0,05 Mol Palladiumacetat, 0,1 Mol Ethylendiamin, 0,2 Mol Natrium- formiat und 0,15 Mol Bernsteinsäure in 1 I wäßriger Lösung eingesetzt werden. Der pH-Wert dieses Bades wird bevorzugt auf 5,5 und die Temperatur auf etwa 70°C eingestellt. Weitere mögliche Zusammensetzungen sind beispielsweise: 0,01 Mol Palladiumchlorid, 0,08 Mol Ethylendiamin 20 mg Thiodiglykolsäure und 0,06 Mol Natriumhypophosphit in 1 I wäßriger Lösung (pH 8, 60 °C). Weitere Hinweise und Beispiele sowie geeignete Vorbehandlungsbedingungen für die zu beschichtenden Oberflächen sind unter anderem in DE 19745 602 C1, DE 42 01 129 A1 und US-A-4,424,241 angegeben. Die in diesen Dokumenten angegebenen Zusammensetzungen werden hiermit als im erfindungsgemäßen Verfahren einsetzbare Zusammensetzungen einbezogen.
Nach der Erzeugung der lötfähigen Oberflächen durch Abscheidung der lötfähigen Metallschicht wird gemäß Verfahrensschritt (c) eine Abdeckmaske gebildet, wobei die lötfähigen Bereiche mit der Abdeckmaske bedeckt werden. Die Funktionsbereiche bleiben hierbei frei, um danach die funktionellen Oberflä- chen in den Funktionsbereichen erzeugen zu können (Verfahrensschritt (d)).
Zur Herstellung der Abdeckmaske wird vorzugsweise eine photostrukturierte Maske auf der Schaltungsträgeroberfläche gebildet. Diese entsteht unter Verwendung eines Photoresists durch folgende Verfahrensschritte:
(d ) Aufbringen einer Photoresistschicht,
(c2) Belichten der Photoresistschicht mit einer Maskenvorlage derart, daß die Funktionsbereiche in einem nachfolgenden Entwicklungsschritt freilegbar sind und (c3) Entwickeln der belichteten Photoresistschicht.
In einer alternativen Ausführungsvariante kann die die Lötbereiche bedeckende und die Funktionsbereiche nicht bedeckende Abdeckmaske auch mit einem Siebdruckverfahren gebildet werden.
Werden Zinn, Wismut oder eine Legierung dieser Metalle zur Erzeugung der lötfähigen Oberfläche verwendet, wird die lötfähige Metallschicht in den Funktionsbereichen vor Durchführung des Verfahrensschrittes (d) vorzugsweise mit einer sauren Ätzlösung wieder entfernt. Zur Entfernung dieser Metalle kann eine Salpetersäure und Inhibitoren (vorzugsweise Imidazolderivate) enthaltende Ätzlösung verwendet werden. Palladium und Silber sowie deren Legierungen als lötfähige Metallschicht müssen nicht entfernt werden. Die Funktions- schicht kann in diesem Falle auf der Palladium-, Silber- oder einer Legierungsschicht dieser Metalle abgeschieden werden.
Die funktionellen Oberflächen werden bevorzugt aus mindestens einem Metall gebildet, ausgewählt aus der Gruppe, umfassend Gold, Palladium, Silber und deren Legierungen. Die Oberflächen werden insbesondere durch chemisch reduktive oder zementative Abscheidung gebildet. Besonders bevorzugt ist die Abscheidung einer Kombinationsschicht aus einer Nickelschicht und einer darauf aufgebrachten Goldschicht. Der erfindungsgemäße Schaltungsträger weist vorzugsweise mindestens eine lötfähige Oberfläche aus mindestens einem Metall, ausgewählt aus der Gruppe, umfassend Zinn, Silber, Palladium und deren Legierungen, und mindestens eine funktionelle Oberfläche aus Gold auf, wobei die Goldoberfläche durch eine Kombinationsschicht aus Nickel und darauf aufgebrachtem Gold gebildet ist.
Vor der Bildung einer Goldschicht wird vorzugsweise eine Nickel/Phosphor- Schicht chemisch reduktiv abgeschieden. Alternativ kann auch eine Nickel/Boroder eine reine Nickelschicht abgeschieden werden. Zur Bildung dieser Schichten können die Schaltungsträger zunächst mit einer Netzmittel enthaltenden Lösung in Kontakt gebracht werden, um die Oberflächen mit Flüssigkeit vollständig zu benetzen. Daran schließt sich ein Spülschritt an. Vorzugsweise werden die freiliegenden Kupferoberflächen anschließend mit einem handelsüblichen Ätzreiniger geätzt. Überschüssiges Ätzmittel wird danach in einem weiteren Spülschritt wieder entfernt. Danach können die Oberflächen mit einer Schwefelsäure enthaltenden Vortauchlösung behandelt und anschließend in einer Aktvierungslösung behandelt werden, die Palladiumsulfat mit einem Palladiumgehalt von 80 - 120 mg/l und Schwefelsäure mit einem Gehalt von etwa 50 ml/l enthält. Nachdem die Oberflächen erneut gespült worden sind, wird eine Nickel-, Nickel/Phosphor- oder Nickel/Bor-Schicht abgeschieden.
Chemische Nickelbäder sind an sich bekannt. Üblicherweise werden diese Bä- der bei einer Temperatur von 85 - 90°C betrieben. Es hat sich herausgestellt, daß sich die Lötfähigkeit von Zinnschichten besonders dann vorteilhaft verhält, wenn die Temperaturbelastung bei der Nickelabscheidung niedrig ist. Daher werden bevorzugt Nickelbäder eingesetzt, die bei einer Temperatur unterhalb von 85°C, insbesondere unterhalb von 80°C und besonders bevorzugt unterhalb von 75°C betrieben werden. Es hat sich herausgestellt, daß besonders günstige Bedingungen dann erreicht werden, wenn eine Temperatur bei der stromlosen Nickelabscheidung von 70 bis 75°C eingestellt wird.
Zur stromlosen Goldabscheidung können Bäder mit folgender Zusammensetzung eingesetzt werden: 0,015 Mol Natriumtetrachloroaurat-(III), 0,1 Mol Natriumthiosulfat, 0,04 Mol Thioharnstoff, 0,3 Mol Natriumsulfit und 0,1 Mol Natriumtetraborat in 1 I wäßriger Lösung (pH 8,0, 90βC) oder 3 g Natrium- gold(I)-sulfit, 70 g Natriumsulfit, 110 g Natriumethylendiamintetra(methylen- phosphonat) und 10 g Hydrazinhydrat in 1 I wäßriger Lösung (pH 7, 60°C). Weitere Beispiele sind unter anderem in US-A-5,202,151, US-A-5,364,460, US-A-5,318,621 und US-A-5,470,381 angegeben. Die in diesen Dokumenten angegebenen Zusammensetzungen werden hiermit als im erfindungsgemäßen Verfahren einsetzbare Zusammensetzungen einbezogen.
Wird die Goldschicht ohne zusätzliche Nickelschicht direkt auf eine als lötfähige Metallschicht einsetzbare Palladiumschicht abgeschieden, kann beispielsweise folgende Zusammensetzung verwendet werden: 3 g Natriumgold(I)-cyanid, 20 g Natriumformiat, 20 g ß-Alanindiessigsäure in 1 I wäßriger Lösung (pH 3,5, 89°C). Weitere Beispiele für diesen Anwendungsfall sind unter anderem in
DE 19745 602 C1 angegeben. Die in diesem Dokument angegebenen Zusammensetzungen werden hiermit als im erfindungsgemäßen Verfahren einsetzbare Zusammensetzungen einbezogen.
Wird die Goldschicht mit zusätzlicher Nickelschicht auf eine als lötfähige Metallschicht eingesetzte Palladiumschicht abgeschieden, wird folgender Verfahrensablauf verfolgt: Zunächst werden die mit den Palladiumoberflächen versehenen Schaltungsträger mit einer Netzmittel enthaltenden Lösung in Kontakt gebracht, um die gesamte Oberfläche mit Flüssigkeit sicher benetzen zu können. Anschließend wird überschüssige Netzmittellösung wieder abgespült und danach eine Nickelschicht in an sich bekannter Weise abgeschieden. Nach dem Spülen wird die Goldschicht gebildet.
Für die Abscheidung einer Nickel/Gold-Kombinationsschicht auf eine Silber- schicht werden die mit der Silberschicht versehenen Schaltungsträger bevorzugt zunächst mit einer Benetzungslösung behandelt, anschließend gespült und danach in einer anorganische Salze enthaltenden Vortauchlösung und schließlich mit einer Silberaktivierungslösung behandelt. Nach einem erneuten Spülschritt kann die Nickelschicht und nach nochmaligem Spülen die Gold- schicht aufgebracht werden.
Für die Abscheidung von Palladium- und Silberschichten wird auf die vorstehend angegebenen Beispiele zur Erzeugung von lötfähigen Oberflächen verwiesen.
Vorzugsweise werden die mit den Kupferoberflächen versehenen Schaltungsträger vor Durchführung des Verfahrensschrittes (b) mit einer Lötstopmaske versehen.
Das dargestellte Verfahren kann in herkömmlicher Weise in einer Tauchanlage durchgeführt werden, wobei die Schaltungsträger an Gestellen befestigt und vertikal hängend mit diesen nacheinander in die einzelnen Behandlungsbäder eingetaucht werden. Vorteilhaft ist die Behandlung der Schaltungsträger in einer an sich bekannten Durchlaufanlage, bei der die Schaltungsträger in hori- zontaler Transportrichtung und horizontaler oder vertikaler Betriebslage durch die Anlage geführt und dabei mit den einzelnen Behandlungslösungen nacheinander in Kontakt gebracht werden. Hierzu werden diese Lösungen beispiels- weise über Düsen an die Schaltungsträgeroberflächen gefördert. Die Schaltungsträger können in diesen Anlagen aber auch durch ein aufgestautes Flüssigkeitsbett hindurchgeführt werden, ohne daß Düsen für die Förderung der Behandlunglösungen vorgesehen sind.
Die nachfolgenden Beispiele sowie Fig. 1, die beispielhaft eine Ausführungsform der Erfindung wiedergibt, dienen zur näheren Erläuterung der Erfindung. In Fig. 1 sind die Schritte des erfindungsgemäßen Verfahrens schematisch wiedergegeben:
Gemäß Verfahrensschritt A ist der Ausgangszustand gezeigt, wobei auf einem Substrat 1 des Schaltungsträgers Kupferstrukturen 2 und 4 dargestellt sind. Die aus den Kupferstrukturen 2 gebildeten Anschlußplätze dienen zur Montage von Bauelementen, die durch Löten befestigt werden. Die aus den Kupferstrukturen 4 gebildeten Anschlußplätze dienen zur Montage von Bauelementen, die durch Bonden befestigt werden. Die Kupferstrukturen 4 können grundsätzlich auch zur Herstellung von Kontaktflächen dienen. Zwischen den Kupferstrukturen 2 und 4 sind Lötstopmaskenbereiche 3 erkennbar.
Zunächst wird im vorliegenden Beispiel auf alle Kupferoberflächen der Strukturen 2 und 4 eine Zinnschicht 5 abgeschieden (Verfahrensschritt B).
Anschließend wird eine Abdeckmaske 6 über die Bereiche auf dem Schaltungsträger aufgebracht, die eine lötfähige Oberfläche erhalten sollen (Verfah- rensschritt C). Als Abdeckmaske 6 wird eine photostrukturierbare Resistschicht aufgebracht, die durch Auflaminieren eines handelsüblichen Trockenfilmresists, danach Belichten der Resistschicht mit dem gewünschten Muster für die Bondanschlußplätze und Entwickeln der belichteten Resistschicht entsteht.
Gemäß Verfahrensschritt D wird die Zinnschicht 5 von den Kupferstrukturen 4 anschließend mit einem Zinnstripper wieder restlos entfernt. Danach werden eine Nickel/Phosphor-Schicht 7 auf den freigelegten Oberflächen der Kupferstrukturen 4 und eine Goldschicht 8 auf die Nickel/Phosphor- Schicht 7 abgeschieden (Verfahrensschritt E).
Zum Abschluß wird die Abdeckmaske 6 wieder entfernt (Verfahrensschritt F).
Beispiel 1 :
Eine fertig strukturierte Leiterplatte, die Leiterbahnen, Lötpads, Bondpads, Schalterstrukturen und metallisierte Bohrungen aufweist, wurde gemäß nachfolgendem Verfahrensablauf I mit einer lötfähigen Zinnschicht überzogen:
Verfahrensablauf I:
Als Reinigungslösung wurde eine saure, Netzmittel enthaltende Lösung, als Ätzlösung eine Natriumperoxodisulfat enthaltende schwefelsaure Lösung und als Vortauchlösung eine Schwefelsäure enthaltende Lösung eingesetzt. Die Zinnabscheidelösung wies folgende Zusammensetzung auf:
10 g/l Zinn2+ als Zinnsalz
80 g/l Thioharnstoff
80 ml/l Methansulfonsäure Unter den angewendeten Bedingungen wurde eine 0,6 - 1 ,0 μm dicke Zinnschicht abgeschieden.
Danach wurde die Platte mit einer Abdeckmaske versehen, indem ein Trocken- filmresist (W140 von DuPont de Nemours, DE) auf die Leiterplattenoberflächen gemäß Gebrauchsanweisung laminiert, die gebildete Resistschicht mit dem gewünschten Muster belichtet und die belichtete Resistschicht anschließend entwickelt wurde. Nach Durchführung des Strukturierungsprozesses waren einige Bereiche von dem Resist abgedeckt (Lötbereiche), andere lagen frei (Funktionsbereiche).
Die in den Funktionsbereichen freiliegenden Zinnschichten sowie die intermetallische Zinn/Kupfer-Phase auf den Kupferstrukturen wurden dann mit einem Salpetersäure enthaltenden Zinnstripper entfernt.
Nachdem die Leiterplatte anschließend gespült worden war, wurden auf den freigelegten Kupferoberflächen zuerst eine Nickel/Phosphor- und danach eine Goldschicht stromlos abgeschieden. Hierzu wurde der nachfolgende Verfahrensablauf II angewendet:
Verfahrensablauf II:
Als Reinigungslösung wurde wiederum eine saure, Netzmittel enthaltende Lösung, als Ätzlösung eine Natriumperoxodisulfat enthaltende schwefelsaure Lösung und als Vortauchlösung eine Schwefelsäure enthaltende Lösung eingesetzt. Die Lösung zum stromlosen Abscheiden von Nickel wies folgende Zusammensetzung auf:
24 - 34 g/l NiS04 • 7 H20 30 - 40 g/l NaH2P02 • H20 15 - 25 g/l Milchsäure Stabilisatoren.
Es wurde eine Nickel/Phosphor-Schicht mit einer Dicke von 3 - 6 μm abgeschieden.
Die Lösung zum stromlosen Abscheiden von Gold wies folgende Zusammensetzung auf: 2 g/l Au+ eines Goldkomplexsalzes 40 g/l Ethylendiamintetraessigsäure
Es wurde eine Goldschicht mit einer Dicke von 0,05 - 0,10 μm abgeschieden.
Nach der Goldabscheidung wurde die photostrukturierte Resistschicht mit einem an sich bekannten Verfahren von der Leiterplattenoberfläche entfernt, die Platte intensiv gespült und getrocknet. Die fertige Leiterplatte wies damit Bereiche auf, die für einen Lötprozeß mit Zinn, und für die Durchführung von Bond- prozessen sowie als Funktionsschicht zu anderen Zwecken, beispielsweise als elektrische Kontaktflächen, mit einer Nickel/Gold-Kombinationsschicht beschichtet waren.
Zur Ermittlung der Lötfähigkeit der mit der chemischen Zinnschicht überzoge- nen Kupferstrukturen wurden Untersuchungen zur Benetzung der Oberflächen mit flüssigem Lot mit dem sogenannten Solder-Spread-Test durchgeführt. Hierzu wurde der Randwinkel nach dem Benetzen dadurch indirekt ermittelt, daß die Größe einer geschmolzenen Lotkugel ausgemessen und der Randwinkel daraus errechnet wurde. Eine besonders gute Benetzung lag dann vor, wenn ein geringer Randwinkel ermittelt werden konnte. Der Randwinkel sollte dabei im Mittel unter 10° liegen, wobei die Standardabweichung nicht größer als 1° sein sollte.
Es wurden folgende Bedingungen miteinander verglichen:
1 ) Es wurde eine chemische Zinnschicht auf eine Kupferoberfläche aufgebracht und der Benetzungstest an der Zinnschicht durchgeführt.
2) Der Benetzungstest wurde an der chemisch gebildeten Zinnschicht nach dem Entfernen des Trockenresists durchgeführt (nach Verfahrensschritt C ge- maß Fig. 1).
3) Der Benetzungstest wurde nach Aufbringen der Nickel/Gold-Kombinationsschicht und nach dem Entfernen des Trockenresists mit einer Methanolamin enthaltenden Lösung bei 50°C und anschließendem ersten Spülen in einer ebenfalls Methanolamin enthaltenden Lösung und nachfolgendem zweiten Spülen in deionisiertem Wasser durchgeführt (nach Verfahrensschritt F gemäß Fig. 1).
Es wurden zwei verschiedene Trockenfilmresiste als Abdeckmasken eingesetzt (Resist 1: W140 von DuPont de Nemours, Resist 2: HW440 von Hitachi).
In der nachfolgenden Tabelle A sind die ermittelten Randwinkel aus dem Benetzungstest wiedergegeben:
Tabelle A:
Anschließend wurden die Versuche wiederholt, allerdings unter Verwendung eines Nickelbades, bei dem die Beschichtungstemperatur auf 85 - 90°C eingestellt wurde. Die ermittelten Randwinkel sind in Tabelle B wiedergegeben:
Tabelle B:
Aus den Ergebnissen der Benetzungstests ist eindeutig erkennbar, daß sehr gute Lötergebnisse bei Anwendung einer niedrigen Nickelbadtemperatur erhal- ten werden.
Beispiel 2:
Eine nach dem in Beispiel 1 beschriebenen Verfahren strukturierte Leiterplatte, die aber zusätzlich eine Lötstopmaske aufwies, von der die Kupferstrukturen teilweise abgedeckt waren, wurde mit einer dünnen Palladiumschicht gemäß Verfahrensablauf III beschichtet:
Verfahrensablauf III:
Als Reinigungslösung wurde wiederum eine saure, Netzmittel enthaltende Lösung, als Ätzlösung eine Natriumperoxodisulfat enthaltende schwefelsaure Lösung und als Vortauchlösung eine Schwefelsäure enthaltende Lösung eingesetzt. Die Lösung zum stromlosen Abscheiden von Palladium wies folgende Zusammensetzung auf:
0,7 - 1,2 g/l Pd2+ als Palladiumsulfat 10 g/l Ethylendiamin 0,2 Mol/I Natriumformiat. Es wurde eine Palladiumschicht mit einer Dicke von 0,1 - 0,25 μm abgeschieden.
Anschließend wurde eine Abdeckmaske auf die Leiterplattenoberfläche aufgebracht und strukturiert, wobei die Bedingungen und verwendeten Materialien mit denen von Beispiel 1 identisch waren.
Auf die Palladiumschicht wurde danach gemäß Verfahrensablauf IV direkt eine Nickel/Gold-Kombinationsschicht aufgebracht.
Verfahrensablauf IV:
Zur Benetzung der Schaltungsträgeroberflächen wurde eine Netzmittel enthaltende Lösung eingesetzt. Die Lösungen zum stromlosen Abscheiden von Nickel bzw. Gold wiesen dieselben Zusammensetzungen wie die in Beispiel 1 angegebenen Nickel- bzw. Goldabscheidelösungen auf. Es wurde eine Nickelschicht mit einer Dicke von 3 - 6 μm und eine Goldschicht mit einer Dicke von 0,05 - 0,10 μm abgeschieden.
Die sich anschließende Behandlung der Leiterplatte zur Entfernung der Abdeckmaske war mit der gemäß Beispiel 1 identisch.
Neben Lötbereichen mit Palladiumoberflächen wies die Platte Bereiche mit Goldoberflächen für hochwertige Funktionen auf. Beispiel 3:
Eine gemäß Beispiel 2 strukturierte und mit einer Lötstopmaske beschichtete Leiterplatte wurde gemäß Verfahrensablauf V mit Silber stromlos beschichtet:
Verfahrensablauf V:
Zur Reinigung der Schaltungsträgeroberflächen wurde wiederum eine saure, Netzmittel enthaltende Lösung, als Glanzätzlösung eine H2θ2/H2S04 enthaltende Lösung, als Vortauchlösung eine anorganische Salze enthaltende Lösung und als Nachtauchlösung ebenfalls eine anorganische Salze enthaltende Lösung eingesetzt.
Es wurde eine Silberschicht mit einer Dicke von 0,10 - 0,20 μm abgeschieden.
Anschließend wurde eine Abdeckmaske auf die Leiterplattenoberfläche aufgebracht und strukturiert, wobei die Bedingungen und verwendeten Materialien mit denen von Beispiel 1 identisch waren. Dadurch wurden die Silberoberflächen teilweise offengelassen. Diese Oberflächen wurden nachfolgend mit einem Aktivierungsprozeß für eine Nickel/Gold-Abscheidung vorbereitet und dann mit einer Nickel/Gold-Kombinationsschicht beschichtet. Die Silberschicht wurde nicht entfernt. Der hierfür angewendete Verfahrensablauf VI ist nachfolgend wiedergegeben:
Verfahrensablauf VI:
Für die Benetzungslösung und die Vortauchlösung wurden wiederum die in den Beispielen 1 und 2 verwendeten Zusammensetzungen eingesetzt. Die Lösung zum Aktivieren mit Silber enthielt Pd(N03)2. Die Lösungen zum stromlosen Abscheiden von Nickel bzw. Gold wiesen dieselben Zusammensetzungen wie die in Beispiel 1 angegebenen Nickel- bzw. Goldabscheidelösungen auf. Es wurden eine Nickelschicht mit einer Dicke von 3 - 6 μm und eine Goldschicht mit einer Dicke von 0,05 - 0,10 μm abgeschieden.
Die sich anschließende Behandlung der Leiterplatte zur Entfernung der Abdeckmaske war mit der von Beispiel 1 identisch.
Neben mit Silber beschichteten Pads und Bohrungen für den Lötprozeß waren zu hochwertigen Funktionen dienende Bereiche mit der Nickel/Gold-Kombinationsschicht überzogen. Vergleichsversuch V1 :
Eine mit einer Lötstopmaske versehene Leiterplatte mit Leiterbahnen, Lötpads, Bondpads, Schalterstrukturen und metallisierten Bohrungen wurde nach folgendem Verfahrensablauf VII behandelt:
Verfahrensablauf VII:
Aufbringen einer Trockenfilmresistschicht
Belichten mit dem gewünschten Muster
Entwickeln des belichteten Resists
Abscheiden von Nickel
Abscheiden von Gold
Entfernen des Resists
Aufbringen einer organischen Schutzschicht
Die Bedingungen und Materialien zum Aufbringen, Belichten, Entwickeln und Entfernen des Trockenfilmresists nach dem Abscheiden der Nickel/Gold-Kombinationsschicht waren mit den Bedingungen und Materialien gemäß Beispiel 1 identisch. Die Verfahrensbedingungen und Badzusammensetzungen zum Abscheiden der Nickelschicht und der Goldschicht waren mit den Bedingungen und Badzusammensetzungen gemäß Beispiel 1 ebenfalls identisch.
Zum Aufbringen der organischen Schutzschicht wurde eine Lösung, enthaltend
10 g/l 2-n-Heptylbenzimidazol 32 g/l Ameisensäure in Wasser
bei 40°C innerhalb von 2 min aufgebracht. Hierzu wurden die freigelegten Kupferoberflächen vorher mit einer Ätzlösung, enthaltend KHS05 und H2S04, vor- behandelt.
An den derart hergestellten Leiterplatten wurde die Alterungsbeständigkeit der lötfähigen Oberflächen ermittelt (Proben bezeichnet mit "OSP"). Die erhaltenen Ergebnisse wurden mit den Ergebnissen verglichen, die an mit dem erfindungsgemäßen Verfahren gemäß Beispiel 1 hergestellten Zinnoberflächen erhalten worden waren (Proben bezeichnet mit "ehem. Sn").
Zur Ermittlung der Alterungsbeständigkeit wurden die jeweiligen Proben unter- schiedlichen Temperaturbedingungen unterworfen:
1 ) Untersuchungen mit Proben ohne Temperaturbehandlung;
2) Untersuchungen mit Proben, die einem einmaligen Reflow-Verfahren unterworfen wurden; 3) Untersuchungen mit Proben, die einem dreimaligen Reflow-Verfahren unterworfen wurden;
4) Untersuchungen mit Proben, die 4 Stunden lang bei 155°C an Luft getempert wurden.
Die Bedingungen des Reflow-Verfahrens waren wie folgt: Eine bestimmte Menge der Lotpaste RP10 von Multicore wurde in einer Dicke von 120 μm auf die zu untersuchenden Oberflächen aufgedruckt und danach in einem Reflow-Ofen bis über den Schmelzpunkt hinaus erhitzt. Das Lot der Paste wurde dadurch flüssig und breitete sich auf den benetzbaren Oberflächen aus.
Mit einer Lötwaage (Menisto ST-50 von Metronelec, FR) wurden jeweils die Benetzungszeit tß [sec], die Benetzungskraft F2 [mN/mm] nach 2 sec und die Benetzungskraft F6 [mN/mm] nach 6 sec gemessen. Die Lötfähigkeit der untersuchten Oberflächen war umso größer je geringer die Benetzungszeit und je größer die Benetzungskraft war.
Die Ergebnisse sind in Tabelle C zusammengefaßt: Tabelle C:
Aus den vorstehenden Ergebnissen ergibt sich eindeutig, daß die Lötbarkeit der mit dem erfindungsgemäßen Verfahren hergestellten Oberflächen durch die Temperaturbehandlung nicht beeinträchtigt wird. Aus den ermittelten Werten ergibt sich femer, daß die Benetzungszeit umso größer wird je gravierender die Temperaturbehandlung ist. Die Benetzungskraft ist im wesentlichen unabhängig von der Temperaturbelastung. Daraus kann der Schluß gezogen werden, daß sich keine nachteiligen Folgen durch eine Alterung von nach dem erfindungsgemäßen Verfahren hergestellten lötfähigen Oberflächen einstellen.
Im Gegensatz hierzu leidet die Lötfähigkeit der mit der organischen Schutzschicht überzogen Kupferoberflächen durch die Temperaturbehandlung erheblich. Unter der Testbedingung 4 gealterte Proben sind überhaupt nicht mehr lötfähig.

Claims

Patentansprüche:
1. Verfahren zum Erzeugen mindestens einer lötfähigen Oberfläche in ausgewählten Lötbereichen und mindestens einer funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen auf Oberflächen von Kupferstrukturen auf Schaltungsträgern mit folgenden aufeinanderfolgenden Verfahrensschritten:
(a) Bereitsteilen eines Kupferstrukturen aufweisenden dielektrischen Substrats;
(b) Erzeugen der lötfähigen Oberflächen durch Abscheiden einer lötfähigen Metallschicht,
(c) Bilden einer die Lötbereiche bedeckenden und die Funktionsbereiche nicht bedeckenden Abdeckmaske; (c) Erzeugen der funktionellen Oberflächen in den Funktionsbereichen und
(d) Entfernen der Abdeckmaske.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß mindestens eine lötfähige Oberfläche aus mindestens einem Metall erzeugt wird, ausgewählt aus der Gruppe, umfassend Zinn, Silber, Wismut, Palladium und deren Legierungen.
3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich- net, daß die mindestens eine lötfähige Oberfläche durch chemisch reduktive oder zementative Abscheidung mindestens einer lötfähigen Metallschicht gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die mindestens eine lötfähige Metallschicht vor Durchführung des Verfahrensschrittes (d) in den Funktionsbereichen wieder entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die mindestens eine lötfähige Metallschicht mit einer sauren Ätzlösung entfernt wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß mindestens eine bondbare Oberfläche als funktionelle Oberfläche erzeugt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens eine funktionelle Oberfläche aus mindestens einem Metall erzeugt wird, ausgewählt aus der Gruppe, umfassend Gold, Palladium, Silber und deren Legierungen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur Erzeugung der mindestens einen funktionellen Oberfläche zuerst eine Grundschicht aus einem Metall aufgebracht wird, ausgewählt aus der Gruppe, umfassend Nickel, Kobalt und deren Legierungen.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zur Erzeugung der mindestens einen funktionellen Oberfläche zuerst eine Nickel enthaltende Schicht und darauf eine Goldschicht abgeschieden wird.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens eine funktionelle Oberfläche durch chemisch reduktive oder zementative Abscheidung mindestens einer Funktionsschicht gebildet wird.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckmaske durch folgende Verfahrensschritte gebildet wird:
(d ) Aufbringen einer Photoresistschicht,
(c2) Belichten der Photoresistschicht mit einer Maskenvorlage derart, daß die Funktionsbereiche in einem nachfolgenden Entwicklungsschritt freilegbar sind und
(c3) Entwickeln der belichteten Photoresistschicht.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Abdeckmaske mit einem Siebdruckverfahren gebildet wird.
13. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die mit den Kupferoberflächen versehenen Schaltungsträger vor Durchführung des Verfahrensschrittes (b) mit einer Lötstopmaske versehen werden, wobei die Lötbereiche und die Funktionsbereiche freibleiben.
14. Schaltungsträger mit mindestens einer lötfähigen Oberfläche in ausgewählten Lötbereichen und mindestens einer zum Bonden geeigneten funktionellen Oberfläche in von den Lötbereichen verschiedenen Funktionsbereichen, wobei die mindestens eine lötfähige Oberfläche aus mindestens einem Metall besteht, ausgewählt aus der Gruppe, umfassend Zinn, Silber, Wismut, Palladium und deren Legierungen, und daß die mindestens eine funktionelle Oberfläche aus Gold besteht.
15. Schaltungsträger nach Anspruch 14, dadurch gekennzeichnet, daß in den Funktionsbereichen eine Nickel enthaltende Schicht und darauf eine Goldschicht angeordnet sind.
EP01927633A 2000-04-04 2001-03-28 Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern Withdrawn EP1163827A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10018025 2000-04-04
DE10018025A DE10018025A1 (de) 2000-04-04 2000-04-04 Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
PCT/DE2001/001232 WO2001076334A1 (de) 2000-04-04 2001-03-28 Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern

Publications (1)

Publication Number Publication Date
EP1163827A1 true EP1163827A1 (de) 2001-12-19

Family

ID=7638400

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01927633A Withdrawn EP1163827A1 (de) 2000-04-04 2001-03-28 Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern

Country Status (7)

Country Link
US (1) US6698648B2 (de)
EP (1) EP1163827A1 (de)
KR (1) KR20020042524A (de)
CA (1) CA2365701A1 (de)
DE (1) DE10018025A1 (de)
HK (1) HK1040880A1 (de)
WO (1) WO2001076334A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
GB2417127A (en) * 2004-08-12 2006-02-15 Vetco Gray Controls Ltd Surface metallization of contact pads
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
US8834729B2 (en) * 2009-11-30 2014-09-16 Eastman Kodak Company Method of making bondable printed wiring member
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
ES2573137T3 (es) * 2012-09-14 2016-06-06 Atotech Deutschland Gmbh Método de metalización de sustratos de célula solar
US10051746B2 (en) * 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
DE112017005352T5 (de) * 2016-10-24 2019-09-12 Jaguar Land Rover Limited Vorrichtung und verfahren betreffend elektrochemische migration

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1690338A1 (de) * 1968-01-17 1971-05-13 Telefunken Patent Verfahren zur Herstellung gedruckter Leiterplatten
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards
DE3011697A1 (de) 1980-03-26 1981-10-01 Shipley Co., Inc., Newton, Mass. Saures chemisches verzinnungsbad
US4424241A (en) * 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
DE3312725A1 (de) * 1983-04-08 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4816070A (en) 1985-08-29 1989-03-28 Techo Instruments Investments Ltd. Use of immersion tin and alloys as a bonding medium for multilayer circuits
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
US5202151A (en) * 1985-10-14 1993-04-13 Hitachi, Ltd. Electroless gold plating solution, method of plating with gold by using the same, and electronic device plated with gold by using the same
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
US5235139A (en) * 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JPH0828561B2 (ja) * 1991-01-18 1996-03-21 石原薬品株式会社 プリント配線板の製造法
US5250105A (en) * 1991-02-08 1993-10-05 Eid-Empresa De Investigacao E Desenvolvimento De Electronica S.A. Selective process for printing circuit board manufacturing
DE4311266A1 (de) * 1992-04-13 1993-10-14 Mitsubishi Electric Corp Stromlos lötbeschichtete Leiterplatte und Verfahren zur Herstellung einer solchen
US5311404A (en) 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
GB2273257B (en) 1992-06-30 1996-03-27 Hughes Aircraft Co Electrical interconnection substrate with both wire bond and solder contacts
DE69224914T2 (de) * 1992-11-25 1998-10-22 Kanto Kagaku Stromloses goldbeschichtungsbad
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
DE69406701T2 (de) * 1993-03-26 1998-04-02 Uyemura & Co C Chemisches Vergoldungsbad
US5318621A (en) * 1993-08-11 1994-06-07 Applied Electroless Concepts, Inc. Plating rate improvement for electroless silver and gold plating
EP0697805A1 (de) 1994-08-05 1996-02-21 LeaRonal, Inc. Herstellung von Leiterplatten unter Verwendung stromloser Palladiumplattierung
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
EP0762813A1 (de) * 1995-08-25 1997-03-12 Macdermid Incorporated Verfahren zur Herstellung von Leiterplatten
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
DE19745602C1 (de) * 1997-10-08 1999-07-15 Atotech Deutschland Gmbh Verfahren und Lösung zur Herstellung von Goldschichten
DE19745601C2 (de) 1997-10-08 2001-07-12 Fraunhofer Ges Forschung Lösung und Verfahren zum stromlosen Abscheiden von Goldschichten sowie Verwendung der Lösung
CA2326049A1 (en) 1998-04-23 1999-11-04 Atotech Deutschland Gmbh Method for coating surfaces of copper or of a copper alloy with a tin or tin alloy layer
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0176334A1 *

Also Published As

Publication number Publication date
WO2001076334A1 (de) 2001-10-11
KR20020042524A (ko) 2002-06-05
CA2365701A1 (en) 2001-10-11
HK1040880A1 (zh) 2002-06-21
US20030052157A1 (en) 2003-03-20
US6698648B2 (en) 2004-03-02
DE10018025A1 (de) 2001-10-18

Similar Documents

Publication Publication Date Title
DE69728812T2 (de) Verfahren zur Erhöhung der Lötbarkeit einer Oberfläche
US5235139A (en) Method for fabricating printed circuits
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE3421988C2 (de)
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE2728465A1 (de) Verfahren zur herstellung von elektrisch leitenden und loetbaren anordnungen
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE19740431C1 (de) Verfahren zum Metallisieren eines elektrisch nichtleitende Oberflächenbereiche aufweisenden Substrats
DE10261460A1 (de) Halbleitervorrichtung
EP1021593B1 (de) Verfahren und lösung zur herstellung von goldschichten
WO2001076334A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE3828700C2 (de) Kupferplattierter Leiterrahmen für Halbleiter-Kunststoff-Gehäuse
DE3008434C2 (de)
US5766492A (en) Method of metal-plating electrode portions of printed-wiring board
JP2666470B2 (ja) 無電解めっき法
WO1999055935A1 (de) Verfahren zum überziehen von oberflächen auf kupfer oder einer kupferlegierung mit einer zinn- oder zinnlegierungsschicht
DE19631565A1 (de) Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
DE19716044C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE19540122C2 (de) Verfahren zur stromlosen Metallisierung und seine Anwendung
DE102005061799B4 (de) Verfahren zur Metallisierung von Silberoberflächen und seine Verwendung
DE10126734B4 (de) Umverdrahtungsverfahren und damit hergestelltes Bauelement
DE3048665C2 (de)
JPS6335780A (ja) 貴金属メツキ方法
AT375003B (de) Verfahren zur herstellung von mit durchplattierten loechern versehenen gedruckten schaltungen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010731

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20041012

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1040880

Country of ref document: HK