EP1323269A2 - Abschnittsweise entschachtelung - Google Patents

Abschnittsweise entschachtelung

Info

Publication number
EP1323269A2
EP1323269A2 EP01982161A EP01982161A EP1323269A2 EP 1323269 A2 EP1323269 A2 EP 1323269A2 EP 01982161 A EP01982161 A EP 01982161A EP 01982161 A EP01982161 A EP 01982161A EP 1323269 A2 EP1323269 A2 EP 1323269A2
Authority
EP
European Patent Office
Prior art keywords
deinterleaving
data
permutation
turbo
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01982161A
Other languages
English (en)
French (fr)
Inventor
Burkhard Becker
Peter Jung
Jörg PLECHINGER
Markus Doetsch
Tideya Kella
Michael Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1323269A2 publication Critical patent/EP1323269A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Definitions

  • the invention relates to a method for deinterleaving a data signal interleaved in blocks.
  • the data signal is interleaved and deinterleaved in blocks, i.e.
  • Data block by data block is interleaved by the transmitter-side interleaver in accordance with the same interleaving specification and is de-interleaved in the receiver by the deinterleaver in accordance with the inverse (likewise the same) de-interleaving specification.
  • the corresponding destination addresses (nesting destination addresses or deinterleaving destination addresses) for the re-sorting of the data symbols must be calculated before the first interleaving or deinterleaving. So far, this has been done so that before the first connections or
  • the deinterleaving procedure calculates target addresses for all data symbols of a data block and stores them in an interleaving target address memory or deinterleaving — target address memory.
  • the destination address memories must each comprise K destination address storage locations. The destination address rather contain the complete interleaving or deinterleaving information.
  • a disadvantage of this method of deinterleaving is that a large storage area must be set up in the receiver.
  • UMTS Universal Mobile Telecommunications System
  • a memory with 5114 memory cells with an address data width of 13 bits is required for storing the deinterleaving destination addresses.
  • a data signal is usually interleaved after the channel coding.
  • turbo coding In the case of a special form of channel coding, which is referred to as turbo coding, an interleaving procedure is already carried out during the channel coding. This interleaving carried out as part of the turbo coding is referred to below as turbo interleaving.
  • Turbo codes are binary, concatenated, recursive, systematic convolutional codes.
  • the use of turbo codes makes it possible to transfer large data blocks consisting of more than e.g. 1000 bits achieve a significantly better level of error protection than with conventional convolutional codes.
  • the structure of a turbo code and the generation thereof using a turbo encoder with an integrated turbo interleaver are known and are described in detail, for example, in the book "Analysis and Design of Digital Mobile Radio Systems” by P. Jung, Stuttgart, B.G. Teubner-Verlag, 1997, Appendix E, pages 343-368.
  • turbo interleaving When receiving the turbo-coded data signal transmitted via a transmission channel (for example a mobile radio channel), the turbo interleaving must also be reversed in the course of the turbo decoding. This process is known as turbo deinterleaving and is carried out by a turbo deinterleaver integrated in the turbo decoder. ligt. The turbo interleaving and deinterleaving of the data signal also takes place in data blocks.
  • a transmission channel for example a mobile radio channel
  • the invention is based on the object of specifying an improved method for deinterleaving, in particular turbo deinterleaving, of a data signal interleaved in blocks.
  • the deinterleaving process should have the smallest possible storage space requirement.
  • each data block is successively deinterleaved by first deinterleaving target addresses being calculated only for a predetermined section of the data block, then deinterleaving the corresponding section of the (interleaved) data block obtained, and this process is repeated until the entire Data block is deinterleaved section by section.
  • the storage space required for deinterleaving is significantly reduced because only the deinterleaving target addresses of data block sections and not of the entire data block need to be stored.
  • an advantageous embodiment of the invention is characterized in that the deinterleaving destination addresses calculated in the next step are stored by overwriting the destination addresses previously stored in the destination address memory.
  • a further advantageous embodiment of the method according to the invention is characterized in that the interleaving can be carried out according to several different interleaving regulations, that a generation rule for calculating the different interleaving regulations is specified, and that the pre-calculation of the deinterleaving target addresses with respect to the sections of data symbols and is carried out indirectly from the generation rule without previous calculation of destination addresses for the nesting. Due to the elimination of the calculation of the nesting target addresses, a further reduction in the storage space requirement for the deinterleaving is achieved.
  • the generation rule can be the UMTS standard TS 25.212, which defines a turbo interleaving rule for each data block length K in the form of a coordinate transformation matrix consisting of R rows and C columns.
  • each of the predetermined sections of a data block can have a number of nz-C successive data symbols of the interleaved data signal, nz being an integer equal to or greater than 1.
  • nz 1, i.e. line-by-line turbo deinterleaving of the data block is carried out.
  • turbo deinterleaving according to UMTS standard TS 25.212
  • FIG. 1 shows a block diagram of a known turbo encoder for generating a turbo code
  • FIG. 2 shows a block diagram of a known turbo decoder for decoding a turbo-coded received signal
  • FIG. 3 shows a representation for explaining an interleaving permutation matrix and the inverse permutation matrix as well as the principle according to the invention of section-wise turbo deinterleaving;
  • turbo encoder TCOD shows an example of the block diagram of a turbo encoder TCOD as it can be used in a UMTS transmitter to generate a turbo-coded data signal D.
  • Other turbo encoders can also be used within the scope of the invention.
  • the turbo encoder TCOD has a turbo interleaver IL, two identical, recursive, systematic convolutional encoders RSCl and RSC2 (e.g. 8-state convolutional encoder), two optional puncturers PKT1 and PKT2 and a multiplexer MUX.
  • RSCl and RSC2 e.g. 8-state convolutional encoder
  • PKT1 and PKT2 e.g. 8-state convolutional encoder
  • MUX multiplexer
  • the task of the turbo encoder TCOD is to add redundancy to a digital input signal X for error protection coding.
  • the input signal consists of a sequence of data symbols, e.g. Bits.
  • the digital input signal X can be, for example, a source-coded voice or video signal.
  • the turbo encoder TCOD generates a digital output signal D, which by multiplexing the input signal X (so-called systematic signal), a signal Y1 coded by RSCl and possibly punctured by PKT1 and a signal interleaved by IL, coded by RSC2 and possibly punctured by PKT2 Signal Y2 is generated.
  • the turbo interleaver IL interleaves the input signal X in blocks. This means that the turbo interleaver IL is constantly repeating K data symbols (K is an integer, positive number and denotes the length of the data block), re-sorted and reissued in a different order. The data symbols are re-sorted (permuted) according to a rule that is always the same for a constant data block length K.
  • the block length K is variable and is between 40 and 5114 bits. As will be explained in more detail later, a special nesting rule is prescribed for each data block length in the standard.
  • the error protection-coded data signal D is then suitably modulated onto a carrier and transmitted over a transmission channel (e.g. mobile radio channel).
  • a transmission channel e.g. mobile radio channel
  • turbo decoder TDEC turbo decoder
  • FIG. 2 The decoding of a turbo-coded received signal in a receiver is explained below with reference to the known turbo decoder TDEC shown in FIG. 2.
  • Other designs of turbo decoders are also possible and can be used to carry out the method according to the invention.
  • the turbo decoder TDEC comprises a first and a second demultiplexer DMUX1 and DMUX2, a memory MEM, a first and second convolutional decoder DEC1 and DEC2, one
  • Turbo interleaver IL ' a first and a second turbo deinterleaver DIL1 and DIL2 as well as a decision logic (threshold value decider) TL.
  • An equalized data sequence D which is the encoded data sequence D reconstructed in the receiver, is provided by a demodulator (not shown) of the receiver.
  • the operation of the turbo decoder TDEC shown in Fig. 2 is briefly explained below.
  • the first demultiplexer DMUX1 splits the equalized data signal D into the equalized systematic data signal X (reconstructed version of the input signal X) and an equalized redundancy signal ⁇ .
  • the latter is split by the second demultiplexer DMUX2 into the two equalized partial redundancy signals ⁇ l and ⁇ 2 (reconstructed versions of the redundancy partial signals Yl and Y2).
  • the two convolutional decoders DEC1 and DEC2 can e.g. MAP symbol estimator.
  • the first convolutional decoder DECl calculates logarithmic reliability data ⁇ l in the form of LLRs (log-likelihood ratios) based on the data signals X and ⁇ l and a feedback signal Z.
  • the reliability data ⁇ l are interleaved by the turbo interleaver IL 1 and the interleaved reliability data ⁇ li are supplied to the second convolutional decoder DEC2.
  • the modes of operation of the turbo interleavers IL and IL are identical.
  • the second convolution decoder DEC2 calculates an interleaved feedback signal Zi and interleaved second logarithmic ones from the interleaved reliability data ⁇ li and from the reconstructed redundancy partial signal data ⁇ 2, which are kept in the memory MEM Reliability data ⁇ 2 Ir also in the form of LLR's.
  • the interleaved feedback signal Zi is deinterleaved by the first turbo deinterleaver DIL1 and results in the feedback signal Z.
  • the recursion loop shown is repeated several times (e.g. 5
  • Each run is based on the data of the same data block.
  • the interleaved second reliability data K2 ⁇ obtained during the last run are deinterleaved by the second deinterleaver DIL2 and supplied to the decision logic TL as deinterleaved reliability data ⁇ 2. This then determines a data signal E (X), which is a sequence of estimates for the data symbols of the input signal X.
  • turbo decoding comprises a turbo interleaving procedure (IL ') and a turbo deinterleaving procedure (DIL1) as well as a final turbo deinterleaving procedure (DIL2) for each loop pass.
  • IL ' turbo interleaving procedure
  • DIL1 turbo deinterleaving procedure
  • DIL2 final turbo deinterleaving procedure
  • the nesting rule can be described mathematically by a permutation.
  • the permutation uniquely assigns each source or source address a destination address for the reordering of the data symbols of a data block.
  • Source address is the original position of the data symbol in the data block and target address is the position of the reordered data symbol in the nested data block.
  • FIG. 3 shows an interleaving input data memory V_iDS represented as a 3x3 memory cell matrix, a nesting represented as a 3x3 memory cell matrix. telung output data memory V_fDS and a 3x3 permutation matrix P, the elements of which are also stored in a memory (destination address memory).
  • the data sequence is read into the interleaved input data memory V_iDS and is stored there, as shown in FIG. 3, in the row direction.
  • the addresses n are entered in the upper right corner of the respective memory cells.
  • the permutation matrix P specifies the interleaving destination address V-Adr (n) in the interleaving output data memory V_fDS for the data symbol stored in the interleaving input data memory V_iDS in the memory cell with address n.
  • the data symbol stored in V_iDS in memory location 1 namely a
  • the data symbol stored in V_iDS in memory location 2 namely b
  • the interleaving output data memory V_fDS is also read out in the row direction, ie the nested data sequence is ⁇ g, e, a, c, h, f, b, i, d ⁇ .
  • interleaver should be able to handle a variety of different interleavers. regulations.
  • the various nesting rules should not be kept in the form of a large number of permutation matrices stored in the interleaver, but it is assumed in the following that a special generation rule exists with which the different permutation matrices are built up depending on one or more generation parameters (e.g. the data block length K) can be. As will be explained in the following, these requirements for turbo nesting according to the UMTS standard are met.
  • the conventional procedure for performing the deinterleaving is as follows: First, the desired permutation matrix P (i.e. all interleaving target addresses) is calculated in accordance with the generation rule.
  • the first three data symbols g, e, a of the interleaved data sequence which is stored in the deinterleaving input data memory E_iDS (corresponds to V_fDS) in the first three storage locations, is written into the storage locations 7,5,1 of the deinterleaving output data memory E_fDS inverse permutation matrix P "1 , for example the deinterleaving target address given in the second line ssen 3,8,6, calculated. Then again the relevant one Write process carried out. This procedure continues until the nested data sequence has been completely deinterleaved.
  • the deinterleaving destination memory does not have to comprise nine but only three memory cells.
  • Destination addresses of the first line of the permutation matrix P the values 3, 7, 4 are obtained. These values can be used to calculate the addresses 1, 2, 3 of the inverse permutation matrix P "1 (shown in dotted lines), but these are not sufficient to deinterleave a predetermined section of data symbols, for example the data symbols stored in the first line of the memory E_iDS.
  • This Example makes it clear that even if a section-by-section calculation of the permutation matrix P should be possible, the complete permutation matrix P must first be generally calculated for the calculation of a predetermined section of the inverse permutation matrix P "1 .
  • a generation rule is specified in the UMTS standard, by means of which a special nesting rule can be generated for each possible block length K.
  • Each interleaving rule is specified in the form of a coordinate transformation between the deinterleaving input data memory E_iDS and the deinterleaving output data memory E_fDS.
  • the coordinate transformation matrix contains the same information as the permutation matrix explained with reference to FIG. 3, but differs from this in that the permutation rule is shown in the form of a two-dimensional coordinate transformation (and not a one-dimensional destination address assignment rule).
  • Step 1 (definition of the transformation matrix)
  • C (pl) 0, where C j (i) is the position of the input bit of the i th output after the permutation of the j th line.
  • the base sequence c (i) is calculated in step B2.
  • the calculated values c (i) are shown in FIG. 4 in the horizontal region with a bold frame.
  • the set of the minimal prime numbers is: ⁇ 1,7,11,13,17,23,29,31,37,41,43,47,53,59,61,67,71,73,79,83 ⁇
  • step B5 is carried out with the set ⁇ qj ⁇ of the minimum prime numbers; the transition to the set of permuted minimum prime numbers takes place only subsequently in the inter-line permutation.
  • the intra-line permutation rule C j (i) if it were carried out separately on the data symbols in the interleaving input data memory V_iDS (which is not the case since it only serves to build up the transformation matrix), would cause an interleaving Input data memory V_iDS on the row-column coordinate (j, i) read data symbol on a memory cell of a (fictitious) buffer chers with the row-column coordinate (j, Cj (i)) would be saved.
  • the intra-row permutation Cj (i) depends on the row index j, i.e. is different for each line.
  • the intra-line permutation can be carried out in succession as an "inner" intra-line permutation according to the regulation
  • the inner intra-line permutation c__in j (i) is for each
  • the outer intra-line permutation c_out (i) is represented by the arrow B.
  • the target coordinate (3,52) of the inner intra-line permutation which is the starting coordinate for the outer intra-line permutation, is mapped to the target coordinate (3,86) of the outer intra-line permutation (which therefore also the target coordinate of the entire Intra-lines permutation).
  • the inter-line permutation corresponds to a (actually not taking place) transfer of the data symbol stored in the memory cell of the fictitious buffer with the coordinate (3.86) into the memory cell of the interleaving output data memory V_fDS with the coordinate (4.86).
  • the inter-line permutation is illustrated in FIG. 5 by the arrow C.
  • the one-dimensional nesting can be derived from the coordinate mapping rule of the transformation matrix.
  • the permutation matrix according to FIG. 3, upper part, can thus be calculated.
  • the deinterleaving target addresses of the first line of the inverse permutation matrix P "1 can be calculated without having to perform a calculation of the permutation matrix P beforehand.
  • the number of rows and columns of the inverse permutation matrix P "1 is determined.
  • the determination is carried out in accordance with step 1, that is to say is identical to the determination of the number of rows and columns of the permutation matrix P.
  • the coordinates of the inverse permutation matrix P "1 are given in the form (j, i), that is to say also as row-column coordinates.
  • R 20 P _1 B : ⁇ 4,15,5,14,3,6,16,7,18,1,19,17,8,11,2,13,10,12,9,0 ⁇ for
  • (j, i) is the output coordinate of a memory cell of the deinterleaving input data memory E_iDS.
  • the line coordinate is calculated by successively executing the reverse images of the outer intra-line permutation and the inner intra-line permutation.
  • c_out _1 (i) c _1 (i) denotes the inverse outer intra-line permutation.
  • the calculated deinterleaving destination addresses E-Adr (n) for line j are stored in the destination address memory.
  • this must have only 192 memory cells, generally a maximum of 256 memory cells, with a word length of, for example, 13 bits.
  • the destination address memory is to be designed correspondingly larger.
  • the first 192 data symbols of the nested data signal are then deinterleaved.
  • the sequence corresponds to the procedure explained with reference to FIG. 3.

Abstract

Bei einem Verfahren zur Entschachtelung eines gemäss einer vorgegebenen Verschachtelungsvorschrift blockweise verschachtelten Datensignals werden Entschachtelungs-Zieladressen bezüglich eines ersten vorgegebenen Abschnitts der zu entschachtelnden Datensymbole berechnet und in einem Zieladressenspeicher abgelegt. Mittels der berechneten Zieladressen wird dann der betreffende Abschnitt der Datensymbole entschachtelt. Nachfolgend werden diese beiden Schritte so oft wiederholt, bis der gesamte Datenblock abschnittsweise entschachtelt ist.

Description

Beschreibung
Abschnittsweise Entschachtelung
Die Erfindung betrifft ein Verfahren zur Entschachtelung eines blockweise verschachtelten Datensignals.
In der Telekommunikationstechnik ist es üblich, ein über einen Kanal zu übertragendes Datensignal einer senderseitigen Verschachtelung zu unterziehen. Durch die Verschachtelung wird erreicht, daß Störungen, die ohne eine Verschachtelung statistisch abhängige (in Gruppen auftretende) Detektionsfeh- ler bewirken würde, stattdessen statistisch unabhängige De- tektionsfehler erzeugen. Für statistisch unabhängige Detekti- onsfehler ist durch KanalCodierung ein besserer Fehlerschutzgrad als für statistisch abhängige Detektionsfehler erreichbar.
Die Ver- und Entschachtelung des Datensignals erfolgt Daten- blockweise, d.h. Datenblock für Datenblock wird nach einer jeweils gleichen Verschachtelungsvorschrift vom senderseiti- gen Verschachteler verschachtelt und nach der inversen (ebenfalls jeweils gleichen) Entschachtelungsvorschrift vom Ent- schachteler im Empfänger entschachtelt .
Zu diesem Zweck müssen vor der ersten Ver- bzw. Entschachtelung die entsprechenden Zieladressen (Verschachtelungs- Zieladressen bzw. Entschachtelungs-Zieladressen) für die Um- sortierung der Datensymbole berechnet werden. Bisher ge- schieht dies so, daß vor Durchführung der ersten Ver- bzw.
Entschachtelungsprozedur Zieladressen für sämtliche Datensym- bole eines Datenblocks berechnet und in einem Verschachte- lungs-Zieladressenspeicher bzw. Entschachtelung—Zieladressenspeicher abgelegt werden. Bei einem Datenblock bestehend aus K Datensymbolen müssen die Zieladressenspeicher jeweils K Zieladressen-Speicherplätze umfassen. Die Zieladressenspei- eher enthalten somit die kompletten Ver- bzw. Entschachte- lungsinformationen.
Nachteilig bei diesem Verfahren der Entschachtelung ist, daß ein großer Speicherplatzbereich im Empfänger eingerichtet sein muß. Für den UMTS- (Universal Mobile Telecommunications System-) Standard, der eine Datenblocklänge K zwischen 40 und 5114 Bits erlaubt, wird für die Abspeicherung der Entschach- telungs-Zieladressen ein Speicher mit 5114 Speicherzellen ei- ner Adreßdatenbreite von 13 Bit benötigt.
Üblicherweise erfolgt die Verschachtelung eines Datensignals nach der Kanalcodierung. Bei einer speziellen Form der Kanalcodierung, die als Turbo-Codierung bezeichnet wird, wird jedoch bereits bei der KanalCodierung eine Verschachtelungs- Prozedur durchgeführt. Diese im Rahmen der Turbo-Codierung durchgeführte Verschachtelung wird im folgenden als Turbo- Verschachtelung bezeichnet .
Turbo-Codes sind binäre, parallel verkettete, rekursive, systematische Faltungscodes. Durch die Verwendung von Turbo- Codes läßt sich insbesondere beim Übertragen von großen Datenblöcken bestehend aus mehr als z.B. 1000 Bits ein erheblich besserer Fehlerschutzgrad als mit üblichen Faltungscodes erzielen. Die Struktur eines Turbo-Codes sowie die Erzeugung desselben unter Verwendung eines Turbo-Codierers mit integriertem Turbo-Verschachteler sind bekannt und beispielsweise detailliert in dem Buch "Analyse und Entwurf digitaler Mobilfunksysteme", von P. Jung, Stuttgart, B.G. Teubner-Verlag, 1997, Anhang E, Seiten 343-368, beschrieben.
Beim Empfang des Turbo-codierten, über einen Übertragungskanal (z.B. Mobilfunkkanal) übertragenen Datensignals muß im Empfänger im Zuge der Turbo-Decodierung auch die Turbo-Ver- schachtelung rückgängig gemacht werden. Dieser Prozeß wird als Turbo-Entschachtelung bezeichnet und durch einen im Tur- bo-Decodierer integrierten Turbo-Entschachteler bewerkstel- ligt. Die Turbo-Ver- und Entschachtelung des Datensignals erfolgt ebenfalls Datenblockweise.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Entschachtelung, insbesondere Turbo-Entschach- telung, eines blockweise verschachtelten Datensignals anzugeben. Insbesondere soll das EntSchachtelungsverfahren einen möglichst geringen Speicherplatzbedarf haben.
Zur Lösung der Aufgabenstellung sind die Merkmale des Anspruchs 1 vorgesehen.
Demnach wird jeder Datenblock sukzessive entschachtelt, indem Entschachtelungs-Zieladressen zunächst nur für einen vorbe- stimmten Abschnitt des Datenblocks berechnet werden, nachfolgend eine Entschachtelung des entsprechenden Abschnitts des erhaltenen (verschachtelten) Datenblocks durchgeführt wird, und dieser Vorgang so oft wiederholt wird, bis der gesamte Datenblock Abschnitt für Abschnitt entschachtelt ist. Auf diese Weise wird der Speicherplatzbedarf bei der Entschachtelung wesentlich reduziert, weil lediglich die Entschachte- lungs-Zieladressen von Datenblockabschnitten und nicht des gesamten Datenblocks gespeichert werden müssen.
Demzufolge kennzeichnet sich eine vorteilhafte Ausgestaltung der Erfindung dadurch, daß die in dem nächsten Schritt berechneten Entschachtelungs-Zieladressen unter Überschreiben der zuvor in dem Zieladressenspeicher abgelegten Zieladressen abgespeichert werden.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens kennzeichnet sich dadurch, daß die Verschachtelung nach mehreren unterschiedlichen Verschachtelungsvorschriften durchführbar ist, daß eine Erzeugungsregel zur Berechnung der unterschiedlichen Verschachtelungsvorschriften vorgegeben ist, und daß die Vorausberechnung der Entschachtelungs- Zieladressen bezüglich der Abschnitte von Datensymbolen un- mittelbar aus der Erzeugungsregel ohne vorhergehende Berechnung von Zieladressen für die Verschachtelung vorgenommen wird. Aufgrund des Wegfalls der Berechnung der Verschachtelungs-Zieladressen wird eine weitere Verminderung des Spei- cherplatzbedarfs für die Entschachtelung erreicht.
Bei der Erzeugungsregel kann es sich um den UMTS-Standard TS 25.212 handeln, welcher für jede Datenblocklänge K eine Tur- bo-Verschachtelungsvorschrift in Form einer Koordinaten- Transformationsmatrix bestehend aus R Zeilen und C Spalten definiert. In diesem Fall kann jeder der vorgegebenen Abschnitte eines Datenblocks eine Anzahl von nz-C aufeinanderfolgenden Datensymbolen des verschachtelten Datensignals aufweisen, wobei nz eine ganze Zahl gleich oder größer 1 ist.
Vorzugsweise ist nz = 1, d.h. es wird eine zeilenweise Turbo- Entschachtelung des Datenblocks vorgenommen.
Nachfolgend wird die Erfindung anhand eines die Turbo-Ent- schachtelung (gemäß UMTS-Standard TS 25.212) betreffenden
Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert; in dieser zeigt:
Fig. 1 ein Blockschaltbild eines bekannten Turbo-Codierers zur Erzeugung eines Turbo-Codes;
Fig. 2 ein Blockschaltbild eines bekannten Turbo-Decodierers zur Decodierung eines Turbo-codierten Empfangssignals;
Fig. 3 eine Darstellung zur Erläuterung einer Verschachtelungs-Permutationsmatrix und der inversen Permutationsmatrix sowie des erfindungsgemäßen Prinzips der abschnittsweisen Turbo-Entschachtelung;
Fig. 4 eine Darstellung zur Erläuterung der Intra-Zeilen Permutation bei der Erzeugung einer Verschachtelungs- Transformationsmatrix für K=3840 im UMTS-Standard; und Fig. 5 eine Darstellung entsprechend Fig. 4, in welcher die Hintereinanderausführung von zwei Koordinatentransformationen zur Realisierung der Intra-Zeilen Permuta- tion und einer Koordinatentransformation zur Realisierung der Inter-Zeilen Permutation für die Erzeugung der UMTS-Verschachtelungs-Transformationsmatrix dargestellt sind.
Fig. 1 zeigt beispielhaft das Blockschaltbild eines Turbo- Codierers TCOD, wie er in einem UMTS-Sender zur Erzeugung eines Turbo-codierten Datensignals D eingesetzt werden kann. Im Rahmen der Erfindung können auch andere Turbo-Codierer verwendet werden.
Der Turbo-Codierer TCOD weist einen Turbo-Verschachteler IL, zwei identische, rekursive, systematische Faltungscodierer RSCl und RSC2 (z.B. 8-Zustands-Faltungscodierer) , zwei optionale Punktierer PKT1 und PKT2 und einen Multiplexer MUX auf.
Die Aufgabe des Turbo-Codierers TCOD besteht darin, einem digitalen Eingabesignal X zur Fehlerschutzcodierung Redundanz hinzuzufügen. Das Eingabesignal besteht aus einer Folge von Datensymbolen, z.B. Bits. Bei dem digitalen Eingabesignal X kann es sich beispielsweise um ein quellencodiertes Sprachoder Videosignal handeln.
Der Turbo-Codierer TCOD erzeugt ein digitales Ausgabesignal D, das durch Multiplexen des Eingabesignals X (sogenanntes systematisches Signal), eines von RSCl codierten und ggf. von PKT1 punktierten Signals Yl und eines von IL verschachtelten, von RSC2 codierten und ggf. von PKT2 punktierten Signals Y2 erzeugt wird.
Der Turbo-Verschachteler IL führt eine blockweise Verschachtelung des Eingabesignals X durch. Das heißt, daß der Turbo- Verschachteler IL in ständiger Wiederholung jeweils K Daten- symbole (K ist eine ganze, positive Zahl und bezeichnet die Datenblocklänge) entgegennimmt, umsortiert und in geänderter Reihenfolge wieder ausgibt. Das Umsortieren (Permutieren) der Datensymbole erfolgt nach einer für eine konstante Daten- blocklänge K immer gleichen Vorschrift .
Im UMTS-Standard ist die Blocklänge K variabel und liegt zwischen 40 und 5114 Bits. Wie später noch näher erläutert wird, ist für jede Datenblocklänge im Standard eine spezielle Ver- Schachtelungsvorschrift vorgeschrieben.
Das fehlerschutzcodierte Datensignals D wird dann in geeigneter Weise auf einen Träger moduliert und über einen Übertragungskanal (z.B. Mobilfunkkanal) übertragen.
Die Decodierung eines Turbo-codierten Empfangssignals in einem Empfänger wird nachfolgend unter Bezugnahme auf den in Fig. 2 gezeigten, bekannten Turbo-Decodierer TDEC erläutert. Auch andere Bauweisen von Turbo-Decodierern sind möglich und können zur Durchführung des erfindungsgemäßen Verfahrens eingesetzt werden.
Der Turbo-Decodierer TDEC umfaßt einen ersten und einen zweiten Demultiplexer DMUX1 und DMUX2 , einen Speicher MEM, einen ersten und zweiten Faltungsdecodierer DECl und DEC2, einen
Turbo-Verschachteler IL', einen ersten und einen zweiten Tur- bo-Entschachteler DIL1 und DIL2 sowie eine Entscheidungslogik (Schwellenwertentscheider) TL.
Von einem Demodulator (nicht dargestellt) des Empfängers wird eine entzerrte Datenfolge D bereitgestellt, die die im Empfänger rekonstruierte codierte Datenfolge D ist .
Die Funktionsweise des in Fig. 2 gezeigten Turbo-Decodierers TDEC wird im folgenden kurz erläutert. Der erste Demultiplexer DMUX1 spaltet das entzerrte Datensignal D in das entzerrte systematische Datensignal X (rekonstruierte Version des Eingabesignals X) und ein entzerrtes Redundanzsignal Ϋ auf. Letzteres wird von dem zwei- ten Demultiplexer DMUX2 in die beiden entzerrten Redundanz- Teilsignale Ϋl und Ϋ2 (rekonstruierte Versionen der Redundanz-Teilsignale Yl und Y2) aufgespalten.
Die beiden Faltungsdecodierer DECl und DEC2 können z.B. MAP- SymbolSchätzer sein. Der erste Faltungsdecodierer DECl berechnet ausgehend von den Datensignalen X und Ϋl und einem Rückkoppelsignal Z logarithmische Zuverlässigkeitsdaten Λl in Form von LLRs (Log-Likelihood Ratios) .
Die Zuverlässigkeitsdaten Λl werden von dem Turbo-Verschachteler IL1 verschachtelt und die verschachtelten Zuverlässigkeitsdaten Λli werden dem zweiten Faltungsdecodierer DEC2 zugeführt. Die Arbeitsweisen der Turbo-Verschachteler IL und IL" sind identisch. Der zweite Faltungsdecodierer DEC2 be- rechnet aus den verschachtelten Zuverlässigkeitsdaten Λli und aus den rekonstruierten Redundanz-Teilsignaldaten Ϋ2 , die in dem Speicher MEM bereitgehalten werden, ein verschachteltes Rückkoppelsignal Zi und verschachtelte zweite logarithmische Zuverlässigkeitsdaten Λ2Ir ebenfalls in Form von LLR's.
Das verschachtelte Rückkoppelsignal Zi wird von dem ersten Turbo-Entschachteler DIL1 entschachtelt und ergibt das Rückkoppelsignal Z.
Die dargestellte Rekursionsschleife wird mehrmals (z.B. 5
Mal) durchlaufen. Jedem Durchlauf liegen die Daten desselben Datenblocks zugrunde. Die beim letzten Durchlauf erhaltenen verschachtelten zweiten Zuverlässigkeitsdaten K2τ werden von dem zweiten Entschachteier DIL2 entschachtelt und als ent- schachtelte Zuverlässigkeitsdaten Λ2 der Entscheidungslogik TL zugeführt. Diese bestimmt daraufhin ein Datensignal E (X) , welches eine Folge von Schätzwerten für die Datensymbole des Eingabesignals X ist.
Nach der Turbo-Decodierung eines Datenblocks und Ausgabe der entsprechenden Folge von Schätzwerten E (X) wird der nächste Datenblock Turbo-decodiert .
Eine detaillierte Beschreibung der Arbeitsweise eines Turbo- Decodierers ist in dem Kapitel E.3.3 "Rekursive MAP-Symbol- Schätzung" des genannten Buchs von P. Jung auf den Seiten 353 bis 361 angegeben, die hiermit zum Inhalt dieser Schrift wird.
Wie beispielhaft an dem in Fig. 2 dargestellten Turbo-De- codierer TDEC ersichtlich, umfaßt eine Turbo-Decodierung bei jedem Schleifendurchlauf eine Turbo-Verschachtelungsprozedur (IL') und eine Turbo-Entschachtelungsprozedur (DIL1) sowie eine abschließende Turbo-Entschachtelungsprozedur (DIL2) . Die beiden Turbo-Entschachtelungsprozeduren sind identisch.
Die Verschachtelungsvorschrift kann mathematisch durch eine Permutation beschrieben werden. Die Permutation ordnet jeder Ausgangs- oder Quellenadresse eindeutig eine Zieladresse für die Umsortierung der Datensymbole eines Datenblocks zu. Quel- lenadresse ist die ursprüngliche Stelle des Datensymbols im Datenblock und die Zieladressen ist die Stelle des umsortierten Datensymbols im verschachtelten Datenblock.
In Fig. 3 wird das der Erfindung zugrundeliegende Prinzip an- hand eines einfachen Beispiels erläutert.
Zunächst wird der Verschachtelungsvorgang betrachtet . Eine einen Datenblock bildende Datenfolge bestehend aus K=9 Datensymbolen {a,b,c,d,e,f,g,h, i} soll verschachtelt werden. Fig. 3, oberer Teil, zeigt einen als 3x3-Speicherzellen-Matrix dargestellten Verschachtelungs-Eingabedatenspeicher V_iDS, einen als 3x3-Speicherzellen-Matrix dargestellten Verschach- telungs-Ausgabedatenspeicher V_fDS und eine 3x3-Permutations- matrix P, deren Elemente ebenfalls in einem Speicher (Zieladressenspeicher) abgelegt sind.
Die Datenfolge wird in den Verschachtelungs-Eingabedaten- speicher V_iDS eingelesen und dort, wie in Fig. 3 dargestellt, in Zeilenrichtung abgespeichert.
Die Speicherplätze der Datenspeicher V_iDS und V_fDS sind in Zeilenrichtung mit Adressen n = 1 bis 9 durchnumeriert. Die Adressen n sind im rechten oberen Eck der jeweiligen Speicherzellen eingetragen.
Die Permutationsmatrix P gibt für das im Verschachtelungs- Eingabedatenspeicher V_iDS in der Speicherzelle mit Adresse n abgespeicherte Datensymbol die Verschachtelungs-Zieladresse V-Adr(n) im Verschachtelungs-Ausgabedatenspeicher V_fDS an. Beim Verschachteln wird demnach das in V_iDS auf Speicherplatz 1 abgespeicherte Datensymbol, nämlich a, in V_fDS auf dem Speicherplatz 3 abgespeichert, das in V_iDS auf Speicherplatz 2 abgespeicherte Datensymbol, nämlich b, wird in V_fDS auf dem Speicherplatz 7 abgespeichert, .. usw. Das Auslesen des Verschachtelungs-Ausgabedatenspeichers V_fDS erfolgt ebenfalls in Zeilenrichtung, d.h. die verschachtelte Daten- folge lautet {g, e,a, c,h, f,b, i,d} .
Das Entschachteln wird gemäß Fig. 3, unterer Teil, analog dem Verschachteln, jedoch unter Verwendung der inversen Permutationsmatrix (der Begriff invers bezieht sich auf die Operati- on der Nacheinanderausführung von Permutationen) , bezeichnet als P"1, durchgeführt. Die inverse Permutationsmatrix P"1 ist in Fig. 3 angegeben. Die Elemente der inversen Permutations- matrix sind in einem Entschachtelungs-Zieladressenspeicher gespeichert .
Es wird nun angenommen, daß der Verschachteler in der Lage sein soll, eine Vielzahl von unterschiedlichen Verschachte- lungsvorschriften auszuführen. Dabei sollen die diversen Verschachtelungsvorschriften nicht in Form einer Vielzahl von im Verschachteler abgespeicherten Permutationsmatrizen bereitgehalten werden, sondern es wird im folgenden vorausgesetzt, daß eine spezielle Erzeugungsregel existiert, mit der die verschiedenen Permutationsmatrizen in Abhängigkeit von einem oder mehreren Erzeugungsparametern (z.B. der Datenblocklänge K) aufgebaut werden können. Wie im folgenden noch dargelegt, sind diese Voraussetzungen bei der Turbo-Verschachtelung ge- maß dem UMTS-Standard erfüllt.
Die herkömmliche Vorgehensweise zur Durchführung der Entschachtelung ist die folgende: Zunächst wird gemäß der Erzeugungsregel die gewünschte Permutationsmatrix P vollständig (d.h. sämtliche Verschachtelungs-Zieladressen) berechnet.
Dann wird die vollständig berechnete Permutationsmatrix P invertiert. Mittels der invertierten Permutationsmatrix P"1 wird dann die Entschachtelung vorgenommen.
Das erfindungsgemäße Vorgehen bei der Turbo-Entschachtelung unterscheidet sich von der herkömmlichen Vorgehensweise dadurch, daß zunächst nur ein bestimmter, vorgegebener Abschnitt der inversen Permutationsmatrix P"1, z.B. die in der ersten Zeile angegebenen Entschachtelungs-Zieladressen E- Adr (n)=7,5,l, (schraffiert dargestellt) für n = 1,2,3 bestimmt werden. Anschließend, d.h. vor der Bestimmung weiterer Entschachtelungs-Zieladressen, wird eine erste teilweise Entschachtelung des verschachtelten Datensignals vorgenommen. Dabei werden die ersten drei Datensymbole g,e,a der ver- schachtelten Datenfolge, die in dem Entschachtelungs-Eingabedatenspeicher E_iDS (entspricht V_fDS) auf den ersten drei Speicherplätzen abgespeichert sind, in die Speicherplätze 7,5,1 des Entschachtelungs-Ausgabedatenspeichers E_fDS geschrieben. Anschließend wird ein weiterer vorgegebener Ab- schnitt der inversen Permutationsmatrix P"1, z.B. die in der zweiten Zeile angegebenen Entschachtelungs-Zieladressen 3,8,6, berechnet. Dann wird wiederum der diesbezügliche Schreibvorgang durchgeführt. Diese Vorgehensweise wird solange fortgesetzt, bis die verschachtelte Datenfolge vollständig entschachtelt ist.
Mit anderen Worten werden weder die Permutationsmatrix P noch aus dieser die inverse Permutationsmatrix P"1 vollständig berechnet, sondern es werden immer nur jeweils die Matrixelemente (Entschachtelungs-Zieladressen) der inversen Permutationsmatrix P _1 berechnet, die für die Entschachtelung des vor- gegebenen Abschnitts des verschachtelten Datenblocks gerade benötigt werden. Vorteilhaft ist dabei der geringe Speicherplatzbedarf zum Abspeichern der Entschachtelungs-Zieladressen im Entschachtelungs-Zieladressenspeicher, da in jedem Ent- schachtelungsschritt die im vorhergehenden Entschachtelungs- schritt verwendeten Zieladressen überschrieben werden können. Bei dem erläuterten Beispiel (d.h. bei einer zeilenweisen Entschachtelung) muß der Entschachtelungs-Zieladressenspeicher nicht neun sondern nur drei Speicherzellen umfassen.
Es wird bemerkt, daß die Möglichkeit, die Verschachtelungs- Permutationsmatrix P mittels der Erzeugungsregel gezielt für bestimmte, vorgegebene Abschnitte berechnen zu können, nicht impliziert, daß auch eine abschnittsweise Berechnung der inversen Permutationsmatrix P"1 bezüglich vorgebbarer Abschnit- te möglich ist. Berechnet man z.B. die Verschachtelungs-
Zieladressen der ersten Zeile der Permutationsmatrix P, erhält man die Werte 3,7,4. Mit diesen Werten lassen sich die Adressen 1,2,3 der inversen Permutationsmatrix P"1 (punktiert dargestellt) berechnen, die jedoch nicht zur Entschachtelung eines vorgegebenen Abschnitts von Datensymbolen, z.B. der in der ersten Zeile des Speichers E_iDS abgespeicherten Datensymbole, ausreichen. Dieses Beispiel macht deutlich, daß selbst dann, wenn eine abschnittsweise Berechnung der Permutationsmatrix P möglich sein sollte, für die Berechnung eines vorgegebenen Abschnitts der inversen Permutationsmatrix P"1 zunächst im allgemeinen die vollständige Permutationsmatrix P zu berechnen ist. Im folgenden wird für den Fall des UMTS-Standards eine Möglichkeit der partiellen Berechnung der inversen Permutationsmatrix P"1 (Entschachtelungs-Zieladressenmatrix) angegeben. Die Erkenntnis, daß eine solche abschnittsweise Berechnung der inversen Permutationsmatrix P"1 im UMTS-Standard möglich ist, ist Teil der Erfindung.
Wie bereits erwähnt, ist in dem UMTS-Standard eine Erzeu- gungsregel angegeben, mittels der für jede mögliche Blocklänge K eine spezielle Verschachtelungsvorschrift generiert werden kann. Jede Verschachtelungsvorschrift ist in Form einer Koordinatentransformation zwischen dem Entschachtelungs- Eingabedatenspeicher E_iDS und dem Entschachtelungs-Ausgabe- datenspeicher E_fDS angegeben.
Zum besseren Verständnis der Erfindung wird nachfolgend zunächst die im UMTS-Standard TS 25.212 V3.3.0 vereinbarte Erzeugungsregel zur Bestimmung der zugehörigen Koordinaten- Transformationsmatrix wiedergegeben. Die Koordinaten-Trans- formationsmatrix enthält die gleiche Information wie die anhand Fig. 3 erläuterte Permutationsmatrix, unterscheidet sich von dieser jedoch dadurch, daß die Permutationsvorschrift in Form einer zweidimensionalen Koordinatentransformation (und nicht einer eindimensionalen Zieladressen-Zuweisungsvorschrift) dargestellt ist.
1. Schritt (Definition der Transformationsmatrix)
1.1 Definition der Anzahl R der Zeilen:
R=5, falls K=40 bis 159 Bits (Fall 1)
R=10, falls K=160 bis 200 Bits oder K=481 bis 530 Bits
(Fall 2)
R=20, andernfalls (Fall 3) 1.2 Definition der Anzahl C der Spalten:
Fall 2, für K=481 bis 530 Bits: C=p=53 sonst : (i) Suche der minimalen Primzahl p, so daß
0<(p+l)-K/R (ii) falls 0<p-K/R, dann gehe zu (iii) sonst : C=p+1 (iii) falls 0<p-l-K/R, dann: C=p-1 sonst : C=p
1.3 Die Eingabedatensequenz wird dann Zeile für Zeile in eine RxC-Eingabedaten-Speichermatrix (entspricht V_iDS) ge- schrieben.
2. Schritt (Intra-Zeilen Permutation)
Fall A: C=p (AI) Auswahl einer primitiven Wurzel g aus der folgenden Tabelle:
(A2) Konstruktion einer Basissequenz c(i) für die Intra- Zeilen Permutation nach: c(i) = [g-c(i-l) ]modp, i=l, 2, .., (p-2) c(0)=l wobei mod die Modulo-Operation bezeichnet . (A3) Suche nach dem Satz {qj} der minimalen Primzahlen, j=l. 2, .., R-l, mit:
(ggT=größter gemeinsamer Teiler)
- qj>6
- qj>qj-ι - q0=l
(A4) Der Satz {qj} wird permutiert, der durch die Permutation erhaltene Satz mit {pj} bezeichnet, die Permutationsvorschrift lautet: wobei Pχ(j) die Inter-Zeilen Permutation ist, die im dritten Schritt definiert wird.
(A5) Durchführen der j-ten Intra-Zeilen Permutation, j=0, 1, .. , R-l, nach: Cj (i) =c ( [i-pjlmod(p-l) ) , i=0, 1, 2, .., (p-2) und
C (p-l)=0, wobei Cj (i) die Position des Eingabebits des i-ten Ausgangs nach der Permutation der j-ten Zeile ist.
Fall B: C=p+1
(Bl) Wie Fall AI (B2) Wie Fall A2 (B3) Wie Fall A3 (B4) Wie Fall A4 (B5) Durchführen der j-ten Intra-Zeilen Permutation, j=0, 1, .. , R-l, nach:
C (i)=c( [i-pj]mod(p-D ) , i=0, 1, 2, .., (p-2) und
Cj (p-1) =0, und Cj (p)=p, (B6) Falls K=C-R, dann tausche cR-! (p) gegen cR-_J 0 ) aus, wobei Cj (i) die Position des Eingabebits des i-ten Ausgangs nach der Permutation der j-ten Zeile ist.
Fall C: C=p-1 (Cl) Wie Fall AI (C2) Wie Fall A2 (C3) Wie Fall A3 (C4 ) Wie Fall A4
(C5) Durchführen der j-ten Intra-Zeilen Permutation, j=0, 1, .. , R-l, nach:
Cj (i) =c ( [i-pj]mod(p-l) ) -1, i=0, 1, 2, .., (p-2) , wobei Cj (i) die Position des Eingabebits des i-ten Ausgangs nach der Permutation der j-ten Zeile ist.
3. Schritt (Inter-Zeilen Permutation)
Durchführen der Inter-Zeilen Permutation Pχ(j), j=0, 1, .., R-l, X=A, B, C oder D, nach den folgenden Schemata, wobei Px(j) die ursprüngliche Position der j-ten permutierten Zeile ist :
PA: {19,9,14,4,0,2,5,7,12,18,10,8,13,17,3,1,16,6,15,11} für R=20
PB:{ 19, 9, 14, 4, 0,2, 5, 7 ,12, 18, 16, 13, 17, 15, 3, 1,6, 11, 8, 10} für R=20
Pc: {9,8,7,6,5,4,3,2,1,0} fÜr R=10
PD: {4,3,2,1,0} für R=5
Die verschiedenen Schemata werden folgendermaßen eingesetzt;
mit X=A oder B oder C oder D Fig. 4 erläutert anhand eines Beispiels für K=3840 den Aufbau der Transformationsmatrix. Dabei werden die einzelnen Elemente der Matrix anhand ihrer Zeilen-Spalten Koordinaten (j,i) identifiziert und die durch den obigen Standard vorgeschriebene Koordinaten-Transformationen betrachtet .
Gemäß den Definitionen unter den Punkten 1.1 und 1.2 ergibt sich C=192 (Anzahl der Spalten) und R=20 (Anzahl der Zeilen) . Die minimale ' Primzahl lautet p=191.
Für den 2. Schritt gilt Fall B. Gemäß dem Schritt Bl wird die primitive Wurzel g für p=191 bestimmt. Es ergibt sich g=19.
In Schritt B2 wird die Basissequenz c(i) berechnet. Die berechneten Werte c(i) sind in Fig. 4 in dem fett umrandeten horizontalen Bereich angegeben.
In dem Schritt B3 wird der Satz {qj} der minimalen Primzah- len, j=0 bis R-l, berechnet. Der Satz der minimalen Primzahlen lautet : {1,7,11,13,17,23,29,31,37,41,43,47,53,59,61,67,71,73,79,83}
Im folgenden Beispiel wird der Schritt B5 mit dem Satz {qj} der minimalen Primzahlen durchgeführt; der Übergang auf den Satz der permutierten minimalen Primzahlen erfolgt erst nachfolgend bei der Inter-Zeilen Permutation. Somit wird für die j-te Zeile die zugehörige Intra-Zeilen Permutation nach der Gleichung Cj (i) =c ( [i-qj] mod(p-l) ) berechnet. Die Intra-Zeilen Permutationsvorschrift Cj (i) würde, sofern sie gesondert an den Datensymbolen im Verschachtelungs-Eingabedatenspeicher V_iDS ausgeführt würde (was nicht der Fall ist, da sie lediglich zum Aufbau der Transformationsmatrix dient) , bewirken, daß ein in dem Verschachtelungs-Eingabedatenspeicher V_iDS auf die Zeilen-Spalten Koordinate (j,i) eingelesenes Datensymbol auf eine Speicherzelle eines (fiktiven) Zwischenspei- chers mit der Zeilen-Spalten Koordinate (j,Cj(i)) abgespeichert würde .
Die Intra-Zeilen Permutation Cj(i) hängt von dem Zeilenindex j ab, d.h. ist für jede Zeile unterschiedlich.
Gemäß der im Schritt B5 angegebenen Gleichung kann die IntraZeilen Permutation als Nacheinanderausführung einer "inneren" Intra-Zeilen Permutation nach der Vorschrift
c_inj (i) = [i-qj-mod(p-l)
und einer "äußeren" Intra-Zeilen Permutation nach der Vorschrift
c_out (i) =c (i)
durchgeführt werden.
Die innere Intra-Zeilen Permutation c__inj (i) ist für jede
Zeile unterschiedlich, während die äußere Intra-Zeilen Permutation c_out(i) für sämtliche Zeilen identisch ist.
Einige der bei der inneren Intra-Zeilen Permutation erhalte- nen Spalten-Zielkoordinatenwerte c_inj (i) sind in der in Fig. 4 dargestellten RxC-Transformationsmatrix eingetragen. Für i=l (1-te Spalte) ergibt sich die Sequenz {qj} der minimalen Primzahlen.
Die Werte in der Spalte i=4 sind in der Fig. 4 fett umrandet. Sie berechnen sich gemäß der Gleichung c_inj (4) = [4-qj]modl90.
Für die Speicherzelle mit der Koordinate i=4, j=3 ergibt sich der Wert c_in3 (4) = [4-13] modl90=52. Die innere Intra-Zeilen Permutation, die also die Koordinate (3,4) auf die Koordinate (3,52) abbildet, wird in Fig. 5 durch den Pfeil A veranschaulicht.
Die äußere Intra-Zeilen Permutation c_out (i) wird durch den Pfeil B dargestellt. Die Zielkoordinate (3,52) der inneren Intra-Zeilen Permutation, die die Ausgangskoordinate für die äußere Intra-Zeilen Permutation ist, wird auf die Zielkoordinate (3,86) der äußeren Intra-Zeilen Permutation abgebildet (die damit auch die Zielkoordinate der gesamten Intra-Zeilen Permutation ist) .
Im Ergebnis folgt für dieses Beispiel:
c3(4)=c_out (c_in3(4) ) =86
In dem 3. Schritt wird die Inter-Zeilen Permutation gemäß dem Schema PA ausgeführt. Da PA(j=3)=4, wird die Zielkoordinate (3,86) der Intra-Zeilen Permutation auf die Zielkoordinate (4,86) der Inter-Zeilen Permutation abgebildet. Die InterZeilen Permutation entspricht einem (tatsächlich nicht stattfindenden) Transfer des in der Speicherzelle des fiktiven Zwischenspeichers mit der Koordinate (3,86) abgespeicherten Datensymbols in die Speicherzelle des Verschachtelungs-Aus- gabedatenspeichers V_fDS mit der Koordinate (4,86). Die Inter-Zeilen Permutation wird in Fig. 5 durch den Pfeil C veranschaulicht .
Allgemein ergibt sich für die Verschachtelung somit die UMTT- Koordinaten-Abbildungsvorschrift :
Aus der Koordinaten-Abbildungsvorschrift der Transformations- matrix lassen sich die eindimensionalen Verschachtelungs-
Zieladressen der Permutationsmatrix P gemäß der folgenden Beziehung berechnen: Quellenadresse: n=j-C+i Verschachtelungs-Zieladresse : V-Adr (n) =PX (j ) -C+Cj (i)
Damit ist die Permutationsmatrix gemäß Fig. 3, oberer Teil, berechenbar .
Für das Beispiel ergibt sich:
Quellenadresse: n=3-192+4=580
Verschachtelungs-Zieladresse : V-Adr (579) =4-192+86=854
Das heißt, in der Permutationsmatrix P steht in dem Feld mit der Adresse n=580 (entspricht der Koordinate (3,4)) der Ver- schachtelungs-Zieladressenwert 854.
Im folgenden wird erläutert, wie gemäß der Erfindung die Entschachtelungs-Zieladressen der ersten Zeile der inversen Permutationsmatrix P"1 berechnet werden können, ohne zuvor eine Berechnung der Permutationsmatrix P durchführen zu müssen.
Zunächst wird die Zeilen- und Spaltenzahl der inversen Permutationsmatrix P"1 bestimmt. Die Bestimmung erfolgt gemäß dem Schritt 1, das heißt ist identisch mit der Bestimmung der Zeilen- und Spaltenzahl der Permutationsmatrix P.
Die Koordinaten der inversen Permutationsmatrix P"1 werden in der Form (j,i), das heißt ebenfalls als Zeilen-Spalten- Koordinaten, angegeben.
Zunächst wird die inverse Abbildung der im UMTS-Standard unter Schritt 3 definierten Inter-Zeilen Permutation ausgeführt. Die inversen Inter-Zeilen Permutationen Pχ_1(j), j=0,l,.., R-l, lauten für die Fälle X=A, B, C oder D:
P_1 A: {4,15,5,14,3,6,17,7,11,1,10,19,8,12,2,18,16,13,9,0} für
R=20 P_1 B: {4,15,5,14,3,6,16,7,18,1,19,17,8,11,2,13,10,12,9,0} für
R=20 P_1 C: {9,8,7,6,5,4,3,2,1,0} für R=10
P_1 D {4,3,2,1,0} für R=5
Die Auswahl X=A, B, C oder D der inversen Inter-Zeilen Permutation folgt aus dem unter Schritt 3 angegebenen Schema.
Die Koordinaten-Abbildungsvorschrift der inversen InterZeilen Permutation ist:
(j.i) → (Px "α(j),i)
Dabei ist (j,i) die Ausgangskoordinate einer Speicherzelle des Entschachtelungs-Eingabedatenspeichers E_iDS .
In einem nächsten Schritt wird die Zeilen-Koordinate durch aufeinanderfolgendes Ausführen der Umkehrabbildüngen der äu- ßeren Intra-Zeilen Permutation und der inneren Intra-Zeilen Permutation berechnet .
Die Koordinatentransformation bezüglich der inversen äußeren Intra-Zeilen Permutation lautet:
Dabei bezeichnet c_out_1 (i) =c_1 (i) die inverse äußere IntraZeilen Permutation.
In einem letzten Koordinaten-Transformationsschritt wird die inverse innere Intra-Zeilen Permutation ausgeführt. Die entsprechende Abbildungsvorschrift lautet:
(Px-^j ^out-^i)) → (Pχ-1(j),c_inp--(j)-1(c_out-1(i))) Die Berechnung der Entschachtelungs-Zieladressen E-Adr(n) erfolgt dann unter Verwendung der nachstehenden Abkürzungen
dι=c _ inp-ι(j) _1(c _ out_1(i) ) dj=Px "1(j)
gemäß der Gleichung
E-Adr (n) = dj-C +dι
wobei n=j-C+i die Quellen-Adresse des in dem Entschachtelungs-Eingabedatenspeicher E_iDS abgespeicherten verschachtelten Datensignals ist .
Ausnahmen dieses Entschachtelungsschemas treten bei den Spalten p-1 und p für den Fall C=p+1 und für die Spalte p-1 für den Fall C=p auf.
Diese Spalten werden nicht der Intra-Zeilen Permutation un- terworfen, das heißt bei ihnen wird weder die äußere IntraZeilen Permutation noch die innere Intra-Zeilen Permutation vorgenommen. Deshalb beschränkt sich der Entschachtelungsab- lauf auf die Umkehrung der Inter-Zeilen Permutation.
Bei der Entschachtelung wird bezüglich der Spalte p lediglich die Inter-Zeilen Permutation durchgeführt. Das Ergebnis der Entschachtelung lautet daher:
di=i=p
Die Spalte p-1 wird bei der Verschachtelung der Inter-Zeilen Permutation unterzogen und dann auf die Spalte 0 abgebildet. Das Ergebnis des Entschachtelungsablaufs ist daher:
dι=p-l für i=0 dj=Px "1(j)' X=A oder B oder C oder D Die Berechnung der Entschachtelungs-Zieladressen erfolgt auch hier gemäß der bereits angegebenen Formel E-Adr(n)= dj-C +di
Bei der Durchführung des Entschachtelungsschrittes werden nun zunächst die Ziel-Entschachtelungsadressen E-Adr(n) für einen bestimmten vorgegebenen Abschnitt des Entschachtelungs- Eingabedatenspeichers E__iDS, z.B. in dem beschriebenen Beispiel die Entschachtelungsadressen n=0,l, .., 191 für eine bestimmte Zeile j, berechnet. Hierzu müssen zu dem Zeilenindex j der Zeilenkoordinatenwert Wert dj und sämtliche Spal- tenkoordinatenwerte di berechnet werden. Die berechneten Entschachtelungs-Zieladressen E-Adr(n) für die Zeile j werden im Zieladressenspeicher abgespeichert. Dieser muß zu diesem Zweck beim betrachteten Beispiel lediglich 192 Speicherzellen, allgemein maximal 256 Speicherzellen, einer Wortbreite von z.B. 13 Bits aufweisen. Bei einem aus mehreren Zeilen bestehenden Datenblockabschnitt ist der Zieladressenspeicher entsprechend größer auszulegen.
Mittels dieser 192 Zieladressen wird dann eine Entschachtelung der ersten 192 Datensymbole des verschachtelten Datensignals durchgeführt. Der Ablauf entspricht der anhand Fig. 3 erläuterten Vorgehensweise.
Nachdem die ersten 192 Datensymbole (bzw. ein anderer frei wählbarer Abschnitt des verschachtelten Datenblocks) ent- schachtelt ist, wird der nächste Satz von EntSchachtelungs- Zieladressenwerten E-Adr(n) berechnet, und es wird gemäß der berechneten Entschachtelungs-Zieladressenwerte die Umspeiche- rung der Datensymbole des zweiten betrachteten Abschnitts des Datenblocks durchgeführt. Sofern eine zeilenweise Entschachtelung ausgeführt wird, ist der Datenblock nach R=5 oder R=10 oder R=20 alternierenden Entschachtelungs-Zieladressen- Berechnungsschritten, Entschachtelungs-Zieladressen-
Abspeicherungsschritten, wobei die bei der vorhergehenden Prozedur verwendeten Zieladressen überschrieben werden, und Datensymbol-Umspeicherschritten vollständig entschachtelt. Das beschriebene Verfahren der abschnittsweisen oder sequentiellen Entschachtelung eines blockweise verschachtelten Datensignals wurde anhand der Turbo-Entschachtelung gemäß dem UMTS Standard erläutert, ist jedoch nicht auf diese Bedingungen beschränkt, sondern kann allgemein als Entschachtelungs- prozedur für blockweise verschachtelte Datensignale eingesetzt werden.

Claims

Patentansprüche
1. Verfahren zur Entschachtelung eines gemäß einer vorgegebenen Verschachtelungsvorschrift blockweise verschachtelten Da- tensignals, wobei ein Datenblock K Datensymbole umfaßt, d a d u r c h g e k e n n z e i c h n e t,
- daß Entschachtelungs-Zieladressen (E-Adr(n)) bezüglich eines ersten vorgegebenen Abschnitts der K zu entschachtelnden Datensymbole eines Datenblocks berechnet und in einem Zieladressenspeicher abgelegt werden;
- daß dieser Abschnitt der Datensymbole gemäß den im Zieladressenspeicher abgelegten Entschachtelungs-Zieladressen entschachtelt wird;
- daß in einem nächsten Schritt neue Entschachtelungs-Ziel- adressen für einen nächsten vorgegebenen Abschnitt der K zu entschachtelnden Datensymbole dieses Datenblocks berechnet und in dem Zieladressenspeicher abgelegt werden;
- daß der nächste Abschnitt der Datensymbole gemäß den im Zieladressenspeicher abgelegten neuen Entschachtelungs- Zieladressen entschachtelt wird; und
- daß auf diese Weise der gesamte Datenblock abschnittsweise entschachtelt wird.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t,
- daß in dem nächsten Schritt berechnete Entschachtelungs- Zieladressen unter Überschreiben der zuvor in dem Zieladressenspeicher abgelegten Entschachtelungs-Zieladressen abgespeichert werden.
3. Verfahren nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t,
- daß die Verschachtelung nach mehreren unterschiedlichen Verschachtelungsvorschriften durchführbar ist, - daß eine Erzeugungsregel zur Berechnung der unterschiedlichen Verschachtelungsvorschriften vorgegeben ist, und - daß die Vorausberechnung der Entschachtelungs-Zieladressen bezüglich der Abschnitte von Datensymbolen unmittelbar aus der Erzeugungsregel ohne eine vorherige Berechnung der Zieladressen für die Verschachtelung vorgenommen wird.
4. Verfahren nach Anspruch 3 , d a d u r c h g e k e n n z e i c h n e t,
- daß es sich bei der Entschachtelung um eine Turbo- Entschachtelung, d.h. eine Entschachtelung eines mit einem Turbo-Verschachteler verschachtelten Datensignals, handelt.
5. Verfahren nach Anspruch 3 , d a d u r c h g e k e n n z e i c h n e t,
- daß es sich bei der vorgegebenen Erzeugungsregel um den UMTS-Standard TS 25.212 handelt, welcher für jede Datenblocklänge K eine Verschachtelungsvorschrift in Form einer Koordinaten-Transformationsmatrix bestehend aus R Zeilen und C Spalten definiert, und
- daß jeder der vorgegebenen Abschnitte eine Anzahl von nz-C aufeinanderfolgende Datensymbole des verschachtelten Datensignals aufweist, wobei nz eine ganze Zahl gleich oder größer 1 ist.
6. Verfahren nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t,
- daß nz = 1.
EP01982161A 2000-10-02 2001-09-25 Abschnittsweise entschachtelung Withdrawn EP1323269A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10048872 2000-10-02
DE10048872A DE10048872A1 (de) 2000-10-02 2000-10-02 Abschnittsweise Entschachtelung
PCT/DE2001/003721 WO2002030073A2 (de) 2000-10-02 2001-09-25 Abschnittsweise entschachtelung

Publications (1)

Publication Number Publication Date
EP1323269A2 true EP1323269A2 (de) 2003-07-02

Family

ID=7658494

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01982161A Withdrawn EP1323269A2 (de) 2000-10-02 2001-09-25 Abschnittsweise entschachtelung

Country Status (6)

Country Link
US (1) US7013412B2 (de)
EP (1) EP1323269A2 (de)
JP (1) JP2004511179A (de)
CN (1) CN1582555A (de)
DE (1) DE10048872A1 (de)
WO (1) WO2002030073A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10202090B4 (de) 2002-01-21 2010-08-12 Infineon Technologies Ag Elektronische Sender-Empfänger-Vorrichtung
WO2004030226A1 (en) * 2002-09-25 2004-04-08 Koninklijke Philips Electronics N.V. Method of calculating an intra-row permutation pattern for an interleaver
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
CN101218747B (zh) * 2005-05-04 2012-09-05 诺基亚公司 提供增强信道交织的方法和装置
CN101436160B (zh) * 2007-11-16 2011-05-11 瑞昱半导体股份有限公司 解交叉单元的数据存取方法
US8291291B1 (en) * 2008-11-13 2012-10-16 Altera Corporation Data resequencing
US8189408B2 (en) * 2009-11-17 2012-05-29 Freescale Semiconductor, Inc. Memory device having shifting capability and method thereof
US9065485B1 (en) 2011-01-05 2015-06-23 Altera Corporation Method and apparatus for interleaving using stored initial value
EP2525498A1 (de) * 2011-05-18 2012-11-21 Panasonic Corporation Bitverschachtelte codierte Modulation (BICM) mit quasi-zyklischen LDPC Codes
US9539109B2 (en) 2011-09-16 2017-01-10 Globus Medical, Inc. Low profile plate
CN104917587B (zh) * 2014-03-13 2018-08-14 钜泉光电科技(上海)股份有限公司 通信设备中的数据块交织和解交织方法及其装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264624B1 (ko) * 1993-12-29 2000-09-01 비트쿠스 리차드 에프. 가변 사이즈 데이타 성좌용 데이타 프레임 포맷
US5659580A (en) * 1994-11-29 1997-08-19 Lucent Technologies Inc. Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister
FR2730370B1 (fr) * 1995-02-07 1997-04-25 France Telecom Dispositif de reception de signaux numeriques a structure iterative, module et procede correspondants
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
CN1150680C (zh) * 1997-07-30 2004-05-19 三星电子株式会社 自适应信道编码方法和装置
KR100330980B1 (ko) * 1997-11-10 2002-04-01 다치카와 게이지 인터리빙 방법, 인터리빙 장치 및 인터리빙 패턴 생성 프로그램이 기록된 기록 매체
DE19846721B4 (de) * 1998-10-12 2009-09-10 Ipcom Gmbh & Co. Kg Verfahren zur Kodierung und Dekodierung und Vorrichtung zum Kodieren oder Dekodieren
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO0230073A3 *

Also Published As

Publication number Publication date
DE10048872A1 (de) 2002-04-25
CN1582555A (zh) 2005-02-16
US7013412B2 (en) 2006-03-14
JP2004511179A (ja) 2004-04-08
WO2002030073A3 (de) 2002-07-18
US20030221157A1 (en) 2003-11-27
WO2002030073A2 (de) 2002-04-11

Similar Documents

Publication Publication Date Title
DE69923970T2 (de) Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren
DE69838451T2 (de) Verfahren und schaltung zur adaptiven kanalkodierung
DE3910739C2 (de)
DE69736881T2 (de) Parallel verketteter tail-biting-faltungskode und dekoder dafür
DE60032441T2 (de) Vorrichtung und verfahren zur turboverschaltelung
DE112004002008B4 (de) Vereinheitlichter Viterbi/Turbo-Decoder für mobile Telekommunikationssysteme
DE60001988T2 (de) Turbo Dekodierung mit variabler Anzahl von Iterationen
DE69837077T2 (de) Verschachteler für Turbo-Kodierer
WO2003071689A2 (de) Kombinierter ver- und entschachteler sowie turbo-decodierer mit kombiniertem ver- und entschachteler
DE102005010006B4 (de) Verfahren und Vorrichtung zum Terminieren einer iterativen Turbo-Dekodierung
WO2002030073A2 (de) Abschnittsweise entschachtelung
DE60111974T2 (de) Abbruchkriterium für einen Turbodekoder
DE60003071T2 (de) Verfahren zur dekodierung von mit einem entropie-code kodierten daten, entsprechende dekodierungsvorrichtung und übertragungssystem
DE112010003449T9 (de) Iterative Decodierung von Signalen, die über einen verrauschten Kanal empfangen werden, unter Verwendung von Vorwärts- und Rückwärts-Rekursionen mit einer Hochfahrinitialisierung
EP1236281B1 (de) Turbo-code-decoder und turbo-code-decodierverfahren mit iterativer kanalparameterschätzung
DE10196688B3 (de) Ein Decodierer für eine trellis-basierte Kanalcodierung
DE10310812A1 (de) Dekodiervorrichtung, Trellis-Prozessor und Verfahren
DE69908629T2 (de) Hybrid verschachteler für turbo-kodierer
WO2001006662A1 (de) Verfahren und vorrichtung zur iterativen decodierung von verketteten codes
DE60032895T2 (de) Turbocodeterminierung
DE60209196T2 (de) Verfahren und Vorrichtung zur Optimierung, unter Leistungsgebundenheiten, der Grösse von kodierten Datenblöcken
EP1593201B1 (de) Verfahren und schaltung zur adressgenerierung von pseudo-zufalls-interleavern oder -deinterleavern
DE10138566A1 (de) Verfahren und Vorrichtung zur Durchführung der Ver- und Entschachtelung bei einer Turbo-Dekodierung
DE102019218563B4 (de) Optimiertes interleaving für eine übertragung von nachrichten über einen zeitvarianten kanal
DE10120155B4 (de) Modulation mit paralleler Turbotrelliscodierung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030226

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20041029

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070706