EP1336135A1 - Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung - Google Patents

Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung

Info

Publication number
EP1336135A1
EP1336135A1 EP01996777A EP01996777A EP1336135A1 EP 1336135 A1 EP1336135 A1 EP 1336135A1 EP 01996777 A EP01996777 A EP 01996777A EP 01996777 A EP01996777 A EP 01996777A EP 1336135 A1 EP1336135 A1 EP 1336135A1
Authority
EP
European Patent Office
Prior art keywords
voltage
circuit arrangement
signal
logic device
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP01996777A
Other languages
English (en)
French (fr)
Other versions
EP1336135B1 (de
Inventor
Thomas Hein
Patrick Heyne
Thilo Marx
Torsten Partsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1336135A1 publication Critical patent/EP1336135A1/de
Application granted granted Critical
Publication of EP1336135B1 publication Critical patent/EP1336135B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Definitions

  • the logic device contains corresponding logic switching means in order to generate a control signal which switches off the supply voltage of the voltage generator when a single predetermined combination of signal states of the control signals is present at the logic device.
  • the logic device includes a gate for performing a logical operation.
  • One of the control signals is supplied to the gate of the logic device and to the switching network in a non-inverted manner.
  • the rest of the control signals are inverted to the gate of the logic device, but are not fed to the switching network in an inverted manner or vice versa.
  • the gate is preferably one which performs a NAND operation (NAND gate).
  • the switching network preferably comprises a series connection of a number of resistors corresponding to the number of de.x control signals. Switches are arranged parallel to the resistors, each of which can be controlled by one of the control signals.
  • the switches comprise, for example, two transistors of complementary conduction type, the controlled paths of which are connected in parallel and the control connections of which are controlled by complementary control signals derived from the respective control signal.
  • the resistance values of the resistors behave proportionally to one another, ie the resistance values of the resistors differ from one another by a constant multiplicative factor over IV) H 1 P 1
  • Figures 1A and 1B is a circuit diagram of the circuit arrangement according to the invention.
  • FIG. 2 shows a detailed embodiment for the switching network shown in Figure 1.
  • FIG. 1A shows a voltage generator 1, which generates the voltage VBB present at an output connection 11 from the supply voltage VSS, VINT present at the connections 15, 16.
  • the supply voltage based on ground VSS is, for example, +2.5 volts.
  • the output voltage VBB is, in contrast, a negative voltage, which has a value of at least -0.4 volts based on ground VSS.
  • the output voltage VBB is used, for example, in a DRAM to negatively bias the substrate. It is thereby achieved that storage capacitors, one electrode of which is arranged in the substrate, are better insulated from one another.
  • the voltage generator 1 is a so-called voltage pump, which generates the negative substrate bias voltage VBB from the supply voltage VINT by intermittent operation.
  • P- sQ H S ⁇ co s: co ⁇ CO P- P- ⁇ ? ⁇ CQ d: d rt ⁇ o et 3 "• P- ⁇ I iQ od ß j : o P CO 1 P 1 rt ⁇ hi c ⁇ tr ⁇ H P- co EP ⁇ co P- P- ⁇ tu ⁇ 3 tu Pl O d 13 ⁇ 3
  • the resistors 44, 45, 46 are proportional to one another.
  • both levels of the substrate bias voltage VBB to be generated and the switched-off state of the voltage pump 1 can be set by only three control signals. All available signal states of the control signals are used to set the operating characteristics of the voltage pump 1. Only three signal lines on the semiconductor chip are required for this.
  • the invention can be used particularly advantageously during the test of the semiconductor chip after its manufacture.
  • the semiconductor chip is brought into a special test mode by applying a certain sequence of signals and commands, which is not permissible in normal operation and is generally unreachable, to the connections of the semiconductor chip.
  • the test machine After switching to test mode, the test machine enters a command on the chip, which indicates that the ro p> P 1 o c ⁇ o C ⁇

Abstract

Im Regelkreis eines von der Versorgungsspannung (VSS, VINT) mittels einer Logikeinrichtung (3) abschaltbaren Spannungsgenerators liegt ein Schaltenetzwerk (4) mit trimmbaren Widerständen. Die Logikeinrichtung (3) sowie das Schaltnetzerk (4) werden von den gleichen Signalen (DISABLE, TRIM1, TRIM2) angesteuert. Die Schaltungsanordnung kann zur Trimmung bzw. Abschaltung der vom Spannungsgenerator (1) erzeugten Ausgangsspannung (VBB) während des Funktionstests verwendet werden. Durch wenige Steuersignale sind möglichst viele Einstellungen für die Ausgangsspanung (VBB) testbar.

Description

o ( l cπ ό Cπ
U) LO IV) r
(_π o c_π σ <_π O π
φ iQ α 3 co 3 Hl 3 DO iQ hj Φ co <! ω ßj CO 3 DJ CO Hi sQ Φ CQ hj d ßj O <! rt CQ O D rt 3
P- 3 Φ Φ Ό Φ : Φ φ 3 φ P- P- 0 φ 3 Ω hi 3 p- Φ DJ P- Ω d 3 3 Φ Φ d 13 hi P- H P-
3 tu 3 hi hi hj tr rt P- DJ hj 3 3 3 3 tr DJ CQ sQ hi 3 3 tr 3 Hi 0 3 hj 3 P- Φ P- iQ o P1 ßJ Φ hj N P1 α l_I- P1 3 Ω 3 Φ i iQ P1 ua ßj hj ßj: er sQ φ 3 Φ Φ
Ω φ co rt Ω t-f rt s: α O α N " <! CQ Φ d: CQ tr DJ 3 ω D) d CQ CL tP hj P1 d > er tr ß): O tr O φ Φ φ -t o P- CO P- P1 P1 N Q 3 -P Φ co 3 tu < co 3 d CQ C er 3 H φ iQ d hf hi < hj Φ d 3 3 Φ CQ co d CQ 13 iQ P- φ d Q. d Φ -S. iQ Hi N rt p- Φ rt 3 P- 3 t Φ P- 3 P- φ rt ε? N P- DJ co N 3 3 3 Φ Ω j φ ^Q d Φ φ 3 N α ?T M hj TJ rt α Φ - 3 0 d ιQ 3 CQ d φ P- iQ hj tr P- N DJ CQ d
EP d p- d φ Φ N hi ß : φ Φ P- Φ Hi j α Hi 3 3 φ hj hj Φ CO d er rt Φ
P1 rt Ω H hj P- tu d Hi 3 LQ co Φ 3 s: 3 d: ^ Φ d: tu d P- φ N M er 3 Φ Φ pj: H
P- N tr C- 3 3 hj P- α φ P- Φ o hj ω tr P" 3 rt ÖJ < P- d hi Φ α M 3 co
Ω rt φ tr Hl hj 3 φ H CO 3 hj er > d hi •Q P- Φ φ 3 hi Hl P- er DJ H α P- tr " hj hj P- φ M H rt Φ 3 α er CO er d ^ •Q hi l-i Φ P- ß H N Φ Φ ιQ
3 er tu Ω hj P- d er p. Φ co tr* P- CQ P- Φ 13 ß 3 Φ co 3 t?d 3 p- hj co φ hj 3 p O: ß 3 tr φ 3 3 ßj φ d Ω O Ω Φ hj DJ hj Φ Φ P- o H α 3 d P. ßJ
Φ sQ hj CQ rt H CQ sQ H CQ Φ tr iQ l_J- tr 3 P- P- rt hj O N d rt co iQ M Φ P1
3 P- Φ P- d CQ rt H ßl P- φ pj < Q. 3 co Φ 3 3 CQ iQ 13 Φ 3 Φ ßJ d d H CQ Φ α P- 3 CO 3 • φ Φ ≤: P- ß) co -> ?r s: Φ ω d P- P- Φ Φ rt d ßJ d iQ sQ 3 er 3 Hi
P- Ω rt iQ P- P1 Φ CQ d P- rt φ Φ cP hi hi 3 3 3 3 3 Φ 3 3 sQ hi N co -Q P- co Φ er Φ tr < O rt hj rt CQ iQ 3 p- P- CO Φ iQ P- P" iQ 3 d s: P- d rt 3 13 H co Φ Φ h{ N CQ d α 3 Φ 3 P1 Hl O 3 CQ <! < O CQ d 3 P- Φ sQ H Φ α DJ Hi
Ω ffi 3 hj Φ d 3 Φ C ßJ rt hj p- : hj iQ d O Φ rt d CO 3 iQ hj hi Φ ß) P- d 3 C tr O: CQ 3 iQ s: tQ 3 φ P1 N P- ι hi iQ i Φ 3 3 hj Φ 3 13 •Q P. rt er rt 3 3 3 H ßj tr N O Φ φ hi £ Ω φ d Φ 3 iQ d iQ DJ CQ Φ Φ Φ <! Φ iQ d
P1 Φ d hi N Hl hj CO N Φ tr Φ 3 co Φ P. H Φ 3 LQ P- hi 3 O hi 3 Φ rt CQ sQ d d: Φ rt d π rt CO P- iQ rt H Φ Φ hj Φ 3 Φ 3 P- hj er sQ hj
Φ rt d hj tr ω hj Φ d Hl s- d rt 3 CQ Φ ß) Φ hi P- tu P- d 3 Φ φ :χι CQ co Φ P1
3 Φ ß) 3 i 3 d CQ d: 3 Φ CQ d rt hj Ω 3 3 3 Φ hi co Φ iQ α 13 rt co ua P- hi 3 s rt t Φ tr iQ d < 13 φ O > tr CO Φ i hi φ D> P- DJ Φ rt φ Ω t\3
CQ er ** α O: hj ßJ hj φ Φ tu hj H tu d Φ Ω hj - Di ω P" Φ 3 d φ 3 tr
Φ co CO CQ P- 3J CO 3 σ Φ Φ hj H 3 rt co d CQ j tr rt rt > P- 3 Φ tr Φ
CQ d *• 13 Ω Φ Φ P- uQ ßj 3 hj ß CO 3 Φ CQ iQ P" > P O Φ d -C0 3 d hj rt hj CQ
CO o ß) tr P- iQ ω hj N 3 O d <! iQ ßJ d d Φ hi d Hi P- O: 3 er ßl Φ
CO iQ 3 3 ßj φ iQ 3 o 3 Φ CO hj 3 o Φ ßl 3 cP ω hj φ i Φ iQ iQ tu rt P- 3 ßJ er 3 P1 H Φ ß) 13 CQ P- d Ω iQ iQ rt hi 3 iQ Φ iQ 3 hj ßl hi hi tu O 3 ßj 3 p- d rt α φ hj P- tu P- 3 sQ tr d hj tr iQ co 3 N ß) ß) P- tr er d P- Φ φ hi hj
3 •Q 3 3 d d P- Φ 3 3 Q. rt P" 3 Φ d CQ CQ d 3 d rt tu φ 3 Ω P- 3 P- ra
3 CQ ß iQ 3 H Ω 3 Φ Φ d: iQ Φ Ω 3 CQ 13 φ H i CQ hj i tr 3 3 d d CO rt «5 Ω tr d Φ d - CQ 3 CQ co co " p. Φ ßJ P- ω iQ > φ P. CO Φ -* φ 3
3 13 P- p. tr φ co P- 3 rt CO 13 Φ Φ P- 3 3 co o DJ 3 3 d Φ rt hj d P- Q ß o P- 3 i 3 iQ P- Φ co Φ O co 3 rt 3 i rt 13 3 CQ hj hi CQ Φ 3
CQ 3
3 3 φ Φ tu Φ 3 3 P- rt 13 P- d ßJ φ ßj sQ Ω Ω Hi sQ P- sQ P- co O: Q 3 Φ 3 hj 3 co 3 hj ß) CQ iQ Φ tu Φ P- ιQ 3 3 d 3 CO tr d tr O Φ 3 ß) 3 rt iQ
Φ d 3 Φ CQ rt s CQ er 3 φ 3 3 co iQ s φ 3 CQ P1 co hj hi rt 3 Φ Φ P1
3 3 3 α rt Φ o Φ LQ er Φ ßJ hj rt 3 Φ rt 3 CQ hj d Φ d: iQ φ P- Φ iQ P-
Φ iQ Φ Φ d CQ P- Φ tr p- P1 P- d P- P- DJ ω d 3 P- CQ DJ p- Φ 3 i O O P" Ω
H φ 3 d φ u rt P1 ß): 3 Φ Pl tu 3 3 rt er φ 3 iQ rt CQ 3 3 hj sQ H co Ω Φ tr ßJ Φ hj O φ hj ßJ CQ Φ 3 3 hj P1 iQ Φ iQ P- iQ P- φ iQ Φ rt Φ P- 13 tr 3 ω rt P- ß) CO hi CQ 3 P- iQ Φ DJ co hj Φ P. Φ rt ßJ ιQ 3 co • 3 Φ ßJ ßj rt
O 3 CO Q. 13 d P- 3 ex rt P- hj ßj 3 ßJ iQ Φ P- α d CQ O H 3 P1 N
H tsi rt d tu 3 i d φ Φ ι CQ 3 co 3 Φ Q. Φ 3 Φ LQ φ Hi Φ N 13 Ω TI rt 3 rt d <i
CQ d Φ hj 3 vQ 3 3 3 rt f rt ω P- iQ 3 Φ P- P- H - P- d tu tr P1 Φ d d p- co d Ω 3 tu iQ Φ Φ Φ rt CQ Φ Φ hi 3 co rt φ Φ 3 hj 3 DJ ß : 3 3 3 ?v φ rt φ tr d Φ P1 co 3 P- co Φ rt CQ hj φ rt Φ P- > P- Φ 3 P1 Ω iQ sQ O: P1 co Φ hj 3 3 Φ N Ω rt d O Ω tu 3 Φ rt 3 d co 3 INI d rt tr CO CQ o 3 φ
H CQ s: sQ rt d tr CO d φ hi tr rt 3 d Φ co rt d 3 d φ Ω DJ 3
3 H P- φ CQ 1 Φ iQ DJ P- α 3 n Φ P" O 1 φ CQ to 1 i i P- Φ P1 I Φ α er 3 c hj hi > Hl vQ 3 3 tr er 3 Φ tu
P- Φ 1 h Φ d 3 d: •» iQ 1 ) φ 1 rt 3 φ
3 • 1 Φ 1 1 rt 1 ß co 1 1 3 1 tr co P1 P- 1 1 1 hj 1 P. l 1 1 1
werden wenige Steuersignale benötigt und dementsprechend wenige Signalleitungen zur Bereitstellung dieser Steuersignale. Der Flächenbedarf bei integrierter Realisierung ist daher auf das notwendigste Maß eingeschränkt.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die Logikeinrichtung enthält entsprechende Logikschaltmittel, um ein die Abschaltung der Versorgungsspannung des Spannungsgenerators bewirkendes Steuersignal dann zu erzeugen, wenn eine einzige vorbestimmte Kombination von Signalzustände der Steuersignale an der Logikeinrichtung anliegt.
Die Logikeinrichtung enthält ein Gatter zur Ausführung einer logischen Operation. Eines der Steuersignale wird dem Gatter der Logikeinrichtung sowie dem Schaltnetzwerk nichtinvertiert zugeführt. Die übrigen der Steuersignale werden dem Gatter der Logikeinrichtung invertiert, dem Schaltnetzwerk jedoch nicht invertiert zugeführt oder jeweils umgekehrt. Vorzugsweise ist das Gatter ein solches, welches eine NICHT-UND- Verknüpfung durchführt (NAND-Gatter) .
Das Schaltnetzwerk umfaßt vorzugsweise eine Reihenschaltung aus einer der Anzahl de.x Steuersignale entsprechenden Anzahl von Widerständen. Parallel zu den Widerständen sind jeweils Schalter angeordnet, welche von je einem der Steuersignale steuerbar sind. Die Schalter umfassen beispielsweise zwei Transistoren komplementären Leitungstyps, deren gesteuerten Strecken parallel geschaltet sind und deren Steueranschlüsse von vom jeweiligen Steuersignal abgeleiteten komplementären Steuersignalen gesteuert werden.
Für eine möglichst lineare Steuerung der AusgangsSpannung in Abhängigkeit von den Steuersignalen ist vorgesehen, daß die Widerstandswerte der Widerstände sich zueinander proportional verhalten, d.h. sich die Widerstandswerte der Widerstände zueinander um einen konstanten multiplikativen Faktor unter- üü > r IV) H1 P1
Lπ o o (Jl o CJi
rt o s t, ι-3 tc iQ 3 CO rt CQ < α H 3 O £ CQ CQ
H P- P- P- DJ O: d Φ tu O φ rt O P- φ 3 d Φ Φ rt Ω
P- φ hi H ?r tr 3 H CQ rt hj P1 Φ hj co 3 hj hi ß): tr
Φ P rt Φ iQ tr Ω ßJ rt er iQ rt 3 Φ er co er CQ ß) rt tr C rt < N φ CO CQ p- O rt d Φ P. Co tu φ 3 sQ Φ d CQ DJ 13 Φ φ 3 rt φ 13 er ?v P- o Φ hj •Q o d tu co Φ d p. hi hi tu rt o H iQ Q Φ 3 CQ 3 Φ Φ 3 φ Φ P- 3 α 13 s: CQ Φ O Hi 3 P- P- hj hj CQ Φ 3 Φ Φ ß) 13 3 hj Φ P- d 3 3
Q- ω o er d d l-i P- 3 P- u d: iQ tr hj φ 3 Φ H φ P- 3 ω 3 CQ 3 CQ 3 er d hj Φ hj i 3
3 ιQ P- α iQ co Φ d rt 3 φ 3 rt CQ q CQ
3 rt Φ tu 13 3 d hj iQ φ Φ P- iQ O tr
P- tu Q 3 Q. DJ iQ iQ Φ 3 CQ 3 hj tr Φ H Φ
P- P1 P- iQ P- 3 Φ co P- iQ co CQ N 3 3 iQ co φ φ 3 o CQ Φ 3 Co 13 3 φ 13 < Φ Φ Φ O
3 13 CQ d rt d Φ er N DJ φ d N hj 3 co er Φ tu 13 3 3 Φ 3 3 Φ d 3 hj sQ d ß) <! PL rt Φ H 3 ß Φ iQ d 13 N t 3 CQ rt iQ rt O φ
Φ ■ tr 3 3 iQ CQ φ Φ S o ω d O φ O 3 hi d P- DJ d 3 ß 13 hj Φ iQ 13 3 hj α Hi hj Φ
Φ hi P1 3 d rt d rt DJ hj Φ O i iQ Φ d: N hi ? er iQ 3 P- 3 Φ H rt 3 rt d n tr P- -t ?T
CQ Φ CQ iQ <l 13 er φ 13 3 h{ CO Φ 0:
P- 3 Φ iQ φ Φ > Φ ! ß) 3 O iQ o rt rt P- 3 Q *» P- Φ ≤ d P- O d rt CQ co 13 φ φ 3
3 3 3 P- co « Hi rt 3 Hi P- P- CQ j 3 Φ hj Φ ßJ Φ Φ hi d P- I φ tu rt 13 3 P- 3
P1 DJ hj hj Q. er hj rt d tu P* P- tu 3 < 3 i-rj it-.
Φ c DJ Q d 3 φ <! 3 d φ O er rt Q. rt 3 er sQ N ßj 3 3 hi V rt P-
3 φ Φ o DJ hi tu P. Φ Φ d d P- d iQ CQ Φ Φ Φ
P- P- CQ hj ßj d ? Hi iQ Hi co 3 CQ O iQ 3 rt 3 rt CQ d rt co G DJ DJ: CO s: rt iQ sQ H P1 N s: rt Φ P- hi <! 3 3 tr 13 φ •^ Φ iQ Φ Φ P-
Φ 3 Φ Ω o P- 3 hj O P- P1 3 d hj 3
P1 iQ P P- tr H Φ tu rt rt co N P- Φ 3 φ Q Φ rt 3 CQ i P" 1 Φ rt » Φ i-i sQ Φ hj
Φ Φ 1 vQ 13 Φ P- O 3 u iQ ßJ CQ Q. P- CO
Φ P- 3 Φ ß) 13 3 Ω •» rt • Φ rt CQ Φ 3 rt p- sQ d hi 3 o tr ~J P- P. 3 O 13 hj Φ tu
3 ti tu 3 φ 3 co <! ß) tu Φ P- H DJ co 3
Φ Φ tu P. sQ d P- O rt < P1 3 P- Φ 3 Q. P.
CQ rt 3 φ 3 rt 3 DJ o 3 3 3 Φ 3 P- Q O
Φ CL ß P" iQ P- ? P" 3 Φ P- d φ hj
P- er d rt < t rt rt φ P- 3 co 3 3 d Φ
P- > hi co •»» Φ Φ ß) iQ co 13 Φ sQ > 3 H Q 3 Φ sQ hj 3 13 Φ ß DJ rt s: DJ d α rt
P- N P- Φ P. N DJ P- d rt Φ 3 DJ Φ co s: Φ rt tu rt CQ in Φ < N CQ Hi P- H 3 d hj iQ P- ßJ tr Φ Ω EP d φ P- Φ • P- rt d EP N ß P.
P" P" tr iQ h rr • Φ 3 Φ Φ 3 Φ Φ
Φ -Q ßj α rt CQ : t?J iQ iQ hj d «3 hj hj
3 <5 Φ Φ • o rt α P- Φ co O • tr iQ CQ co
O tr rt H hi Φ d 3 hj d 3 DJ rt CQ rt -g
3 J Φ α 1 3 hj Φ P- er s! P" 13 ßJ p-
P1 rt P- Ω Ω 1 + φ er ßj 3
S! rt Φ P- tr tr r 3 3 Φ
P- Φ 3 1 3 1 H I 3 1 cπ 1
Steuerungsworts in den Chip eingeben, zwischengespeichert und an die Logikeinrichtung und das Schaltnetzwerk weitergeleitet. Der Halbleiterchip kann nur nach einer ganz besonderen Befehlseingabe, die im Normalbetrieb nicht vorliegt, in den Testmodus versetzt werden. So ist die Einstellbarkeit der Ausgangsspannung zwar im Testbetrieb gegeben, im Normalbetrieb jedoch abgeschaltet. Bei Normalbetrieb wird der Spannungsgenerator stets aus der Versorgungsspannung versorgt und die Schalter des Schaltnetzwerks weisen einen fest vorgegebe- nen, nicht veränderbaren Schaltzustand auf.
Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:
Figur 1A und 1B ein Schaltdiagramm der Schaltungsanordnung gemäß der Erfindung und
Figur 2 ein detailliertes Ausführungsbeispiel für das in Figur 1 dargestellte Schaltnetzwerk.
Figur 1A zeigt einen Spannungsgenerator 1, der aus der an den Anschlüssen 15, 16 anliegenden Versorgungsspannung VSS, VINT die an einem Ausgangsanschluß 11 anliegende Spannung VBB er- zeugt. Die Versorgungsspannung beträgt bezogen auf Masse VSS beispielsweise +2,5 Volt. Die Ausgangsspannung VBB ist eine demgegenüber negativ gerichtete Spannung, die einen Wert von mindestens -0,4 Volt bezogen auf Masse VSS aufweist. Die Ausgangsspannung VBB wird beispielsweise in einem DRAM verwen- det, um das Substrat negativ vorzuspannen. Dadurch wird erreicht, daß Speicherkondensatoren, von denen eine Elektrode im Substrat angeordnet ist, besser voneinander isoliert sind. Der Spannungsgenerator 1 ist eine sogenannte Spannungspumpe, die durch taktweisen Betrieb aus der Versorgungsspannung VINT die negative Substratvorspannung VBB erzeugt. Hierzu werden Kondensatoren aus der Versorgungsspannung VINT aufgeladen, umgepolt und in eine Ausgangskapazität entladen, so daß sich die negative Substratvorspannung VBB aufbaut. Die Auf-, Umpo- J ) PO ) H-1 H-1 π o (_π σ cπ o Cπ
tu 13 o ι-3 σ TJ P1 < tK t s. α Φ 3 < o U) ι-3 co Φ ω d: 2. 3 CQ iQ s PL d: σ rt co s: M
P- d 3 ~a P) φ U> φ tu ßl φ P- hj tu Φ rt H1 tu Ω P- φ P- er P- φ Φ d o tu er P- tu rt Φ d
P1 3 H o iQ - hj 3 3 3 φ CQ O hj Φ tr 3 P- Q Φ H 3 3 3 co co Φ Φ ?r Φ hi 3 φ •6 P. s Φ CO ßl ßJ 3 P- tr rt d Φ S P1 iQ 3 rt P. rt vQ 1 ti rt d et iQ
3 Φ Φ r-o tu P" P1 O P- co Q iQ P- Φ 3 P1 d DJ H O Φ ro O l s < φ Φ ω hj tr1 d- hj 1 1 CL 13 3 Φ Φ hj 13 EP 3 P- ti Φ α 3 3 13 hj tu Φ Φ Φ li 3 1
DJ P1 UJ- M DJ iQ S s: ß) m ß ω H o Hi >Q Ω o P- Φ O ßJ co P- hj P- DJ
3 O Φ d sQ d o o CQ ti P1 Ω rt P- ß : ι-3 J ω tr 3 3 Φ Pl rt 3 co 3 CQ CQ 3 rt d
Q. <! rt Z, φ Hi φ 3 CO o 3 tr LQ 3 ta .!-> ω rt P1 φ P- li Φ CQ φ φ O Φ CQ ßJ 3
Φ o Φ φ p- CQ sQ 1 1 CO d O tu 3 sQ H Φ P UJ 3 Ώ 3 ßJ 3 P- 13 3 ti Ω ? P. hj 3 d P- 3 φ 13 CQ ι-3 ι-3 rt 3 P1 σ DJ rt S N P- 3 • DJ Φ 3 rt co O iQ tu tr rt φ Φ Φ P- Φ CQ hi hi Φ sQ ßj rt Φ P" ) d rt iQ M rt CQ co P- rt rt 3 d φ P" s: ta
3 α hj CQ 3 CQ hj 13 DJ DJ d CQ er Φ 3 φ α iQ P- σ 3 Φ P- DJ O Φ 1 3 rt d φ 3 ω rt H ßJ 3 3 φ 13 iQ rt j ß) φ LQ ω ßj <l DJ CO CQ H H 3 tK iQ H EP P- rt tK hi p- Φ tu rt 3 CO co hl d hi ^ Pl CQ 3 Hi CQ Φ 3 r+ rt rt tu co P- co P1 o sQ P- p- 3 P- P- CQ 3 Φ d ta d: φ
H er H CO Φ O < P P- 3 CQ Φ P> φ ßJ
3 3 ιQ σ o d CQ CQ P- 13 P- ßJ CQ H co > tr P- Φ CO rt Ω d hi H Ji. ß tu 13 er o * α
Φ u Φ tr P- P- 3 rt rt sQ Φ h 3 iQ S rt 3 H 3 ti rt Φ tr φ Φ a P1 tu iQ Φ
P- hj P' 3 1 Φ 3 vQ O O 3 er ß) P> Φ CQ rt φ φ j hj 3 Pl ß> 1 3 Φ P- Φ <
3 CO φ TJ co Pt hi H tu P» tu - 3 d Ω Φ P- d d CQ • 3 < S 3 P- φ o o ß) o t-i Φ < P1 H Φ sQ φ tr H rt φ ι~> EP P- 4 co O d 3 li rt hj rt t σ O sQ P- o P1 h-> Ξ P" ι-3 H P" > Q vQ H PO ιQ J σ CL co co 3 1 Φ -q
P- sQ H =S φ co s: co ω CO P- P- Ω ?σ CQ d: d rt Φ o et 3 "• P- Φ I iQ o d ßj: o P CO 1 P1 rt Φ hi cα tr φ H P- co EP Φ co P- P- φ tu Φ 3 tu Pl O d 13 Φ 3
3 3 TJ 3 P- φ rt φ co S iQ o Φ co rt iQ 3 CQ P1 P1 3 H tu 3 tu H iQ
Φ sQ tu φ tr PL 3 < o co P- • 3 M 3 φ ti Φ 3 < o *. ?v > i DJ 3 3 rt Φ
3 CO t-< iQ ßj Φ i-i P- rt 3 3 S ßJ 3 α co P' DJ φ ι-3 O 3 Φ 3 CQ 3 . co w Φ rt hj 2, φ φ p- d: P1 Φ rt P- P1 hj li co s: 3 CQ co CQ Ω PJ d P-
P. 13 1 DJ P α 3 rt P- 2 er U) 3 Φ rt rt DJ Φ 13 Ω Ω p- tr d 3 ra 3
Φ DJ • d TI co o ß) φ α Φ α cπ d « O P- 3 ß) ti P1 tr tr CQ P* CQ iQ P- 3 n
H 3 ι-3 3 ß) iQ 13 3 f < 1 hj Pf S φ Φ CQ 3 P φ M H rt d ω CO 3 Φ
3 !Λ öd P1 co Φ tu 3 o Φ Φ o co φ li α s: ti P- iQ Φ 3 d O O CQ Ω 13 j O d P. Φ P1 rt rt 3 hi hi ßl UJ. > U) li CQ Φ p- rt CQ Φ 3 Φ tP CQ li CQ tr d TJ tr
P- 3 2 P- α Φ H 3 P1 1 CQ d rt φ ta -n P. P- ti li rt co 3 O Φ DJ 3 d ßj Q sQ P» P- d Φ d Φ TJ O 3 rt « Pl Φ iQ P. P- O rt <J rt P> Φ P» P1 13 5 P"
3 ct φ s: φ 3 3 P- φ hj Φ φ t? N 3 3 tr« Φ hi Φ O ß): σι 3 U) α rt φ 13 er ß) < P- Φ hi 3 iQ rt sQ iQ tu H P- d ßj O DJ 3 co d 3 hi Φ tr CG
P1 O ι-3 Φ co 3 co rt CQ Φ Φ d d co P1 3 sQ N !_. iQ 3 Φ Φ Hl er tu ti tu P1 rt PL
N CO |Λ o rt 3 P- ^* 13 3 P1 3 co P- P- Φ « P- O P1 hj rV 3 d: N 3 H Φ Φ d * P) φ Φ ιQ d et sQ LQ co ua Ω Hi Φ α rV > ßl rt O hi 2 O co d hj co S H d 3 s: 3 ßl ω tu Φ tr d= P- M Φ d rt . 3 t"1 P- 13 P- o Φ rt < w Φ ßJ ßJ Φ 13 Φ d co 3 rt tr O P- o Φ 13 Φ et Φ tu co hj ti co
DJ: H φ hj CO 3 Φ er Hl 13 sQ P- H p- hi co > 3 iQ tu P- ö P- ßJ P: 3 3 rt iQ co 13
3 22 P- P- CQ 3 Φ S DJ co CQ 3 3 rt rt tu H ßJ 3 hi DJ Φ rt ω er 3 • rt P- ßj
P. ι-3 CQ 3 P- co O P1 3 Φ 3 co rt <! <! Φ tr1 P- 3 co Φ CQ 3 d Φ > d ^ 3
Φ rt N ιQ rt co P- 3 φ φ Φ d M Ω •Q Ω 7 Φ 3 13 li 3 3 3 3 iQ P- 3 Φ φ P- Ξ o CQ d P- Φ hj li M Φ tr tr rt O 3 iQ O CQ s DJ ß) d et Φ iQ tu d P- Φ P- rt 3 rt P- rt rt P- hj ßJ rt Φ -- rt rt CQ CD Φ Ω CQ Hi P" 3 φ rt P- Φ H Φ 3 hj s: iQ P- 3 φ P- 3 CQ 3 P P- P N Φ DJ: rt P- P- tr 13 d: iQ hi hj φ 3 Φ H φ P3 et P- ιQ hj φ P- 3 3 EP d d hj • rt 3 P1 d H J o
Φ CQ 3 hj φ o <! H hj 2. sQ Φ iQ Φ sQ Φ Φ 13 P- Φ d 3 13 co 3 co « H3 P- J <! Φ Φ 3 UJ rt > 3 P- hj Q. Φ H 3 <! 3 EP 13 ß) d rt 3 13 O ?d tQ tπ 3 o et i H ßJ <i M • ^ 25 ßJ 3 J Φ Hi CQ ß) Φ Φ 3 3
Φ rt DJ P) 3 P- o 3 Φ CQ CQ Φ α P1 Φ tT> CQ d: P- t d 13 P1 tu •Q d • 3 er S DJ sQ P- hj 13 O hj P. 1 Φ 3 O tr iQ o Hi < 1 cπ o EP Φ φ
Φ 3 P- P1 P" tr CQ α 1 hj CO rt Cx) P- CD P- iQ hi 3 3 s: Φ « P- P- hj H d 3 1 rt Φ 3 tQ rt Φ UJ φ ß) H P- ti rt l O φ hj tu Hi 3 o DJ O ti 1 rt Φ α 3 P»
3 3 H rt 3 α 1 Qi H O P- co 3 d: Φ Φ
P- sQ rt i d P- rt 1 3 d 1 1 o DJ hj H 1 P- Φ 1 3 Φ 1 3
3 CO ti 1 1 3 1 hj 1 1
UJ co ro ro h- > h-> cπ o cπ o Cπ o Cπ
) ro ro P> 1
Cπ o cπ 0 cπ 0 cπ
scheiden sich jeweils untereinander um einen konstanten Faktor von 2. Sie bilden eine Folge von Zweierpotenzen des Wertes R des Widerstands 44. Die Widerstände 44, 45, 46 verhalten sich zueinander proportional.
In Abhängigkeit von den Steuersignalen DISABLE, TRIM1, TRIM2 ergeben sich die in der nachfolgenden Tabelle dargestellten Werte der Spannung VBB bzw. der genannte Betriebszustand der Spannungspumpe 1:
Vorteilhafterweise können durch nur drei Steuersignale sowohl sieben Pegel der zu erzeugenden Substratvorspannung VBB eingestellt werden als auch der abgeschaltete Zustand der Span- nungspumpe 1. Sämtliche verfügbare Signalzustände der Steuersignale werden verwendet, um die Betriebscharakteristika der Spannungspumpe 1 einzustellen. Hierzu sind nur drei Signalleitungen auf dem Halbleiterchip erforderlich.
Besonders vorteilhaft anwendbar ist die Erfindung während des Tests des Halbleiterchips nach dessen Herstellung. Hierzu wird der Halbleiterchip in einen speziellen Testbetrieb gebracht, indem eine bestimmte, im Normalbetrieb nicht zulässige und im allgemeinen nicht erreichbare Folge von Signalen und Befehlen an die Anschlüsse des Halbleiterchips angelegt wird. Nach Umschalten in den Testbetrieb wird vom Testautomat an den Chip ein Kommando eingegeben, welches anzeigt, daß der ro p> P1 o cπ o Cπ
σ o
£
3
1
Sx
P-
Φ ti
CQ rt
DJ:
3 et
Φ
Φ li h{
Φ
P-
Ω tr rt
£ p- ü
P

Claims

Patentansprüche
1. Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung, umfassend: - einen Spannungsgenerator (1) mit Anschlüssen zur Zuführung einer Versorgungsspannung (VSS, VINT) , der ausgangsseitig einen Anschluß (11) zur Bereitstellung einer AusgangsSpannung (VBB) aufweist und eingangsseitig einen Steueranschluß (10) zur Steuerung der Ausgangsspannung (VBB) , einen Vergleicher (2), dem eingangsseitig ein Referenzsignal (VREF) und ein von der Ausgangsspannung (VBB) abgeleitetes Signal (C) zuführbar sind und der ausgangsseitig mit dem Steueranschluß (10) des Spannungsgenerators (1) verbunden ist,
- je einen Transistor (13, 14), über deren gesteuerte Strecke jeder der Anschlüsse für die Versorgungsspannung (VSS, VINT) des Spannungsgenerators (1) an je einen Anschluß (15, 16) für ein Versorgungspotential (VSS, VINT) angeschlossen ist,
- wobei jeweilige Steueranschlüsse der Transistoren (13, 14) von von einer Logikeinrichtung erzeugten Signalen (S) ansteu- erbar sind, und
- ein Schaltnetzwerk (3) , dem mindestens ein erstes und ein zweites Steuersignal (DISABLE, TRIM1, TRIM2) zuführbar sind, in Abhängigkeit derer der Pegel des aus der Ausgangsspannung (VBB) abgeleiteten Signals (C) veränderbar ist.
2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Logikeinrichtung das erste und das zweite Steuersignal (DISABLE, TRIM1, TRIM2) zuführbar sind und jeweilige Si- gnalpegel der von der Logikeinrichtung erzeugten Signale (S) zum Abschalten der Transistoren nur bei einer einzigen Kombination von Zuständen der der Logikeinrichtung zugeführten Signale (DISABLE, TRIM1, TRIM2) erzeugbar sind.
3. Schaltungsanordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die Logikeinrichtung (3) ein Gatter (31) zur Ausführung einer logischen Verknüpfung enthält, daß das erste der Logikein- richtung (3) zuführbare Signal (DISABLE) dem Gatter und dem Schaltnetzwerk (4) nichtinvertiert zuführbar sind, daß das zweite der Logikeinrichtung (3) zuführbare Signal (TRIMl, TRIM2) dem Gatter (31) invertiert, dem Schaltnetzwerk (4) nichtinvertiert zuführbar ist.
4. Schaltungsanordnung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß das Gatter zur Ausführung einer logischen Verknüpfung ein NAND-Gatter (31) ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß das Schaltnetzwerk (4) eine Reihenschaltung aus mindestens zwei Widerständen (44, 45, 46) aufweist, denen ein Schalter
(47, 48) parallel geschaltet ist, der von je einem der ersten und zweiten Steuersignale (DISABLE, TRIMl, TRIM2) steuerbar ist.
6. Schaltungsanordnung nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, daß die Widerstandswerte der Widerstände sich paarweise um einen konstanten Faktor, insbesondere den Faktor 2, unterscheiden.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß der Spannungsgenerator (1) eine taktweise betreibbare Spannungspumpe ist, deren Taktbetrieb durch ein am Steueranschluß (10) des Spannungsgenerators (1) anliegendes Signal (P) ein- und • ausschaltbar ist.
8. Schaltungsanordnung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß der Spannungsgenerator (1) von einer auf ein Bezugspotential (VSS) bezogenen Spannung (VINT) versorgt wird und daß die vom Spannungsgenerator (1) erzeugbare Ausgangsspannung (VBB) außerhalb dieser Spannung (VSS, VINT) liegt.
EP01996777.7A 2000-11-14 2001-10-18 Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung Expired - Lifetime EP1336135B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10056293A DE10056293A1 (de) 2000-11-14 2000-11-14 Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung
DE10056293 2000-11-14
PCT/DE2001/003974 WO2002041096A1 (de) 2000-11-14 2001-10-18 Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung

Publications (2)

Publication Number Publication Date
EP1336135A1 true EP1336135A1 (de) 2003-08-20
EP1336135B1 EP1336135B1 (de) 2016-01-20

Family

ID=7663186

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01996777.7A Expired - Lifetime EP1336135B1 (de) 2000-11-14 2001-10-18 Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung

Country Status (6)

Country Link
US (1) US6784650B2 (de)
EP (1) EP1336135B1 (de)
KR (1) KR100618064B1 (de)
DE (1) DE10056293A1 (de)
TW (1) TW556069B (de)
WO (1) WO2002041096A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034379B2 (ja) 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR101525701B1 (ko) * 2013-12-10 2015-06-03 삼성전기주식회사 출력 전압 제어 장치 및 이를 포함하는 전압 승압 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577897B2 (ja) * 1986-10-31 1997-02-05 日本テキサス・インスツルメンツ 株式会社 定電圧電源回路
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
JPH06162772A (ja) * 1992-11-25 1994-06-10 Sharp Corp 電源電圧降圧回路
US5907237A (en) * 1996-11-27 1999-05-25 Yamaha Corporation Voltage dropping circuit and integrated circuit
US6108804A (en) * 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
US5917311A (en) * 1998-02-23 1999-06-29 Analog Devices, Inc. Trimmable voltage regulator feedback network
DE19837153A1 (de) * 1998-08-17 2000-03-02 Micronas Intermetall Gmbh Pulsweitenmodulierter Gleichspannungswandler
DE19950541A1 (de) * 1999-10-20 2001-06-07 Infineon Technologies Ag Spannungsgenerator
FR2803400B1 (fr) * 1999-12-29 2003-01-10 St Microelectronics Sa Dispositif de regulation
FR2818761B1 (fr) * 2000-12-27 2003-03-21 St Microelectronics Sa Dispositif et procede de regulation de tension

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0241096A1 *

Also Published As

Publication number Publication date
US20030205992A1 (en) 2003-11-06
TW556069B (en) 2003-10-01
DE10056293A1 (de) 2002-06-06
EP1336135B1 (de) 2016-01-20
US6784650B2 (en) 2004-08-31
KR100618064B1 (ko) 2006-08-30
WO2002041096A1 (de) 2002-05-23
KR20030057552A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
DE69722523T2 (de) Interne Spannungserzeugungsschaltung
DE3710865C2 (de)
DE4244555C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests (&#34;burn-in&#34;)
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE10255366A1 (de) Takterzeugungsschaltung und Takterzeugungsverfahren
DE2347968C3 (de) Assoziative Speicherzelle
DE1143231B (de) Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden
DE102005009593A1 (de) Verfahren und Vorrichtung zum Einstellen der Ausgangsimpedanz einer Treiberstufe
DE2508850C2 (de) Spannungsverstärker
DE10211596B4 (de) Abstimmschaltung für einen Sensor für eine physikalische Grösse
DE69532071T2 (de) Aufwärtswandlerschaltung
DE3529033A1 (de) Treiberschaltung fuer gleichstrommotoren
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE2106623A1 (de) Schaltungsanordnung zur Erzeugung eines Spannungssignals mit drei unterschied liehen Pegeln
EP1336135A1 (de) Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung
EP1214788A1 (de) Integrierter schaltkreis mit zumindest zwei taktsystemen
DE19642377B4 (de) Negativspannung-Treiberschaltung
WO2002052720A2 (de) Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung
EP1332468B1 (de) Verfahren zur steuerung der lade- und entladephasen eines stützkondensators
DE3705147C2 (de)
DE19724277A1 (de) Interne Quellenspannungserzeugungsschaltung
DE3016108A1 (de) Spannungsmesschaltung
DE2748571A1 (de) Speichersteuerschaltung
DE60006453T2 (de) Ladungspumpe für PLL in integrierter Schaltung
DE4221287A1 (de) Gleichspannungspegelgenerator

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030416

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IE IT

17Q First examination report despatched

Effective date: 20070219

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: QIMONDA AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150518

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

RIN1 Information on inventor provided before grant (corrected)

Inventor name: PARTSCH, TORSTEN

Inventor name: HEYNE, PATRICK

Inventor name: MARX, THILO

Inventor name: HEIN, THOMAS

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: POLARIS INNOVATIONS LIMITED

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IE IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 50116525

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160120

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 16

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 50116525

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20160919

Year of fee payment: 16

26N No opposition filed

Effective date: 20161021

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20161011

Year of fee payment: 16

Ref country code: GB

Payment date: 20161012

Year of fee payment: 16

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161018

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50116525

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20171018

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20180629

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180501

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20171018

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20171031