EP1597734A1 - Halbleiterchipanordnung mit rom - Google Patents

Halbleiterchipanordnung mit rom

Info

Publication number
EP1597734A1
EP1597734A1 EP04710779A EP04710779A EP1597734A1 EP 1597734 A1 EP1597734 A1 EP 1597734A1 EP 04710779 A EP04710779 A EP 04710779A EP 04710779 A EP04710779 A EP 04710779A EP 1597734 A1 EP1597734 A1 EP 1597734A1
Authority
EP
European Patent Office
Prior art keywords
connection
semiconductor chip
memory cell
memory
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04710779A
Other languages
English (en)
French (fr)
Inventor
Markus Eigner
Wolfgang Gruber
Manfred Roth
Stefan RÜPING
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1597734A1 publication Critical patent/EP1597734A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • connection level consisting of a metallic solder is preferably arranged between the semiconductor chips, which ensures a mechanically stable connection of the two components and at the same time the electrical connection of the connections.
  • the vast majority of the area of this connection level is used only for the mechanical connection of the two components and is not used electrically.
  • the object of the present invention is to provide a ROM semiconductor memory which enables the memory to be increased without increasing the semiconductor chip.
  • the semiconductor chip arrangement uses the connection level between the semiconductor chips as ROM.
  • the connection made of electrically conductive material level structured so that it has an arrangement of conductor areas provided as a memory cell array, which can be read out via the circuits present in the semiconductor chips.
  • the conductor area assigned to a respective memory cell in each case has one of two intended forms, so that each memory cell has one of two programmed states.
  • the read-out circuit can be arranged in one of the two semiconductor chips connected to one another or in part in both semiconductor chips. Since the connection level is passive and contains no active components, it is necessary to place the relevant conductor areas on an electrical potential so that the respective programming of the memory cells can be detected by an electrical measurement.
  • the different forms of the conductor surfaces may in the simplest case, a presence or absence of the SpeTchefzelle ⁇ 'defining T " ⁇ pe ⁇ icherkö t" ⁇ K: tflache'"Seih '.” "A preferred embodiment provides that a respective memory cell assigned conductor surface is connected to a portion of the connection level which is connected to one of the potentials of the supply voltage.
  • FIG. 1 shows a chip stack in cross section.
  • FIG. 2 shows a top view of the lower semiconductor chip.
  • FIG. 3 shows a circuit for reading out a memory cell.
  • FIG. 4 shows a structure of the connection level as a memory cell array.
  • 1 shows in cross section a semiconductor chip arrangement in which a first semiconductor chip 1 and a second semiconductor chip 2 are attached one above the other.
  • a connection area 3 and connection contact areas 4 form a connection level 5, in which the two semiconductor chips 1, 2 are connected to one another.
  • the connection surface 3 can be made of the same material as the connection contact surfaces 4; it only serves to mechanically connect the two semiconductor chips to one another.
  • the connection contact surfaces 4 are for
  • the active components provided in the semiconductor chips are preferably each arranged on the upper side facing the other semiconductor chip and there directly with the connection
  • FIG. 2 shows the top view of the first semiconductor chip 1 marked in FIG. 1, in which the connection area 3 and the connection contact areas 4 can be seen. In the sales
  • Memory cell array are provided and form a matrix-like arrangement in this example.
  • Memory contact areas 6 are arranged in a portion of the cutouts 16 corresponding to the programming concerned. Programming the
  • respective memory cell is that the relevant memory contact area 6 is either present or not. In the absence of a respective memory contact area 6, there is no electrical connection detectable for the readout circuit at the relevant point. At this storage cell
  • the control circuit for addressing and reading out can be in the first semiconductor chip 1, in the second semiconductor chip 2
  • FIG. 3 shows a circuit suitable for reading out a relevant memory cell.
  • the presence of a memory contact area 6 corresponds to the presence of a conductive fuse, while the lack of a memory contact area 6 corresponds to a missing or blown fuse.
  • This fuse is shown in FIG. 3 with the designation fuse.
  • This fuse together with an ohmic resistor R, forms a voltage divider between the connections V DD and V ss of the supply voltage
  • connection between the fuse and the resistor controls the gate connections of two field effect transistors Ml and M2. These field effect transistors Ml, M2 are connected with their source and drain connections in series between the connections of the supply potential V DD , V ss . Depending on,
  • the gate connection is at the potential V ss or at the potential V DD .
  • the gate connection is at the potential V ss or at the potential V DD .
  • This circuit can be provided for each memory cell, for example in the first semiconductor chip 1.
  • connection level. 5 provided 25 memory cell array is carried out by using a suitable mask when structuring the connection level 5, with which memory contact surfaces 6 are produced or not at the provided locations. If at the existing memory contact areas 6 z. B. the potential V ss of the supply voltage is applied from the second semiconductor chip 2 from SO, a voltage corresponding to the programming of the relevant memory cell can be tapped at any point via the circuit shown in FIG.
  • the individual memory cells are addressed by an addressing circuit known per se, which is preferably provided in the other semiconductor chip, in this example, in the first semiconductor chip 1.
  • a supply voltage is applied to all of the memory contact areas 6 in order to read out the memory cell array. Therefore, the power consumption in this embodiment is relatively high.
  • a further exemplary embodiment described below is improved in comparison.
  • connection level 5 is structured in accordance with the illustration in FIG. 4.
  • the first connection pads 7 alternate with the second connection pads 8, the first connection pads 7 each corresponding to the first potential, e.g. B. V ss of the supply voltage, and the second pads 8 to the other potential, in this example V DD .
  • Each memory cell is alternatively formed by an electrical connection with a first connection surface 7 or a second connection surface 8.
  • This electrical connection is, for example, a conductor surface provided in the connection plane 5, in particular a conductor strip 9, as in the example shown in FIG. 4.
  • This conductor surface is in each case electrically insulated from the opposite connection surface; in the case of the exemplary embodiment shown in FIG. 4, the conductor strips 9 each have interruptions 10 on the relevant side.
  • the conductor areas, in this example the conductor strips 9, have separate electrical connections 11 to an associated read-out circuit which is arranged proportionally in one of the semiconductor chips or in both semiconductor chips.
  • the connections 11 are each located at the points marked with a cross in the middle between two successive connection surfaces 7, 8.
  • the exemplary embodiment according to FIG. 4, in which the first connection surfaces 7 and the second connection surfaces 8 each have comb-like structured edges has the advantage particularly easy to manufacture. This is because recesses are formed between the connection surfaces between the outstanding portions of the edges, in each of which a conductor strip 9 can be arranged.
  • connection level 5 LIST OF REFERENCE NUMBERS

Abstract

Eine strukturierte Verbindungsebene zwischen zwei in Face-to-Face-Technologie verbundenen Halbleiterchips ist in erste Anschlussflächen (7) und zweite Anschlussflächen (8) sowie in alternativ mit einer dieser Anschlussflächen verbundene Leiterstreifen (9) strukturiert. Die Leiterstreifen (9) sind über Anschlüsse (11) mit einer Ausleseschaltung in einem der Halbleiterchips verbunden. Diese Anordnung kann als ROM betrieben werden.

Description

Beschreibung
Halbleiterchipanordnung mit ROM
Eine Erhöhung der Speicherdichte bei ROM-Halbleiterchips ist mit erheblichem technischem Aufwand verbunden. Da sich die Abmessungen der Speicherzellen nur mit erheblichem Aufwand verkleinern lassen, führt eine Vergrößerung eines ROMs zwangsläufig zu einem erhöhten Platzbedarf auf dem betreffen- den Halbleiterchip.
Bei der Herstellung von Halbleiterchipstapeln mit der Face- to-Face-Technologie werden zwei Halbleiterbausteine direkt miteinander zu einem Gesamtsystem verbunden, indem Anschluss- kontaktflächen, die an den einander zugewandten Oberseiten der Halbleiterbausteine angeordnet sind, elektrisch leitend miteinander verbunden werden. Außerdem werden die Halbleiterchips dauerhaft mechanisch stabil miteinander verbunden. Vorzugsweise wird dazu eine aus einem metallischen Lot bestehen- de Verbindungsebene zwischen den Halbleiterchips angeordnet, die für eine mechanisch stabile Verbindung der beiden Komponenten und gleichzeitig für die elektrische Verbindung der Anschlüsse sorgt. Der weitaus größte Flächenanteil dieser Verbindungsebene dient dabei nur der mechanischen Verbindung der beiden Komponenten und wird nicht elektrisch genutzt.
Aufgabe der vorliegenden Erfindung ist es, einen ROM-Halbleiterspeicher anzugeben, der eine Vergrößerung des Speichers ohne Vergrößerung des Halbleiterchips ermöglicht .
Diese Aufgabe wird mit der Halbleiterchipanordnung mit ROM mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Die Halbleiterchipanordnung nutzt die Verbindungsebene zwischen den Halbleiterchips als ROM. Zu diesem Zweck ist die aus elektrisch leitfähigem Material ausgebildete Verbindungs- ebene so strukturiert, dass sie eine als Speicherzellenfeld vorgesehene Anordnung von Leiterflächen aufweist, die über die in den Halbleiterchips vorhandenen Schaltungen ausgelesen werden kann. Die einer jeweiligen Speicherzelle zugeordnete Leiterfläche besitzt dabei jeweils eine von zwei vorgesehenen Ausprägungen, so dass jede Speicherzelle einen von zwei programmierten Zuständen aufweist. Die Ausleseschaltung kann dabei in einem der beiden miteinander verbundenen Halbleiterchips angeordnet sein oder anteilig in beiden Halbleiter- chips. Da die Verbindungsebene passiv ist und keine aktiven Bauelemente enthält, ist es erforderlich, die betreffenden Leiterflächen auf ein elektrisches Potenzial zu legen, so dass die jeweilige Programmierung der Speicherzellen durch eine elektrische Messung erfasst werden kann. Die unter- schiedlichen Ausprägungen der Leiterflächen können im einfachsten Fall ein Vorhandensein oder Nichtvorhandensein einer die SpeTchefzelle~'definierende!T"Εpe~icherkö t"äk:tflache' "seih'. "" Eine bevorzugte Ausführungsform sieht vor, dass die einer jeweiligen Speicherzelle zugeordnete Leiterfläche mit einem An- teil der Verbindungsebene verbunden ist, der auf eines der Potenziale der VersorgungsSpannung gelegt ist.
Es folgt eine genauere Beschreibung von Beispielen der Halbleiterchipanordnung anhand der Figuren 1 bis 4.
Die Figur 1 zeigt einen Chipstapel im Querschnitt.
Die Figur 2 zeigt eine Aufsicht auf den unteren Halbleiterchip.
Die Figur 3 zeigt eine Schaltung zum Auslesen einer Speicherzelle.
Die Figur 4 zeigt eine Struktur der Verbindungsebene als Speicherzellenfeld. In der Figur 1 ist im Querschnitt eine Halbleiterchipanordnung dargestellt, bei der ein erster Halbleiterchip 1 und ein zweiter Halbleiterchip 2 übereinander befestigt sind. Eine Verbindungsfläche 3 und Anschlusskontaktflächen 4 bilden eine 5 Verbindungsebene 5, in der die beiden Halbleiterchips 1, 2 miteinander verbunden sind. Die Verbindungsfläche 3 kann aus demselben Material sein wie die Anschlusskontaktflächen 4; sie dient nur der mechanischen Verbindung der beiden Halbleiterchips miteinander. Die Anschlusskontaktflächen 4 sind für
L0 eine elektrische Verbindung zwischen den in den beiden Halbleiterchips vorhandenen Schaltungen vorgesehen. Die in den Halbleiterchips vorgesehenen aktiven Bauelemente sind vorzugsweise jeweils an der dem anderen Halbleiterchip zugewandten Oberseite angeordnet und dort direkt mit den Anschluss-
L5 kontaktflächen 4 versehen.
Die Figur 2 zeigt die in der Figur 1 markierte Aufsicht auf den ersten Halbleiterchip 1, worin die Verbindungsfläche 3 und die Anschlusskontaktflächen 4 erkennbar sind. In der Ver-
10 bindungsflache 3 sind Aussparungen 16 vorhanden, die als
Speicherzellenfeld vorgesehen sind und in diesem Beispiel eine matrixartige Anordnung bilden. In einem der betreffenden Programmierung entsprechenden Anteil der Aussparungen 16 sind Speicherkontaktflächen 6 angeordnet. Die Programmierung der
'.5 jeweiligen Speicherzelle besteht darin, dass die betreffende Speicherkontaktfläche 6 entweder vorhanden ist oder nicht. Bei Fehlen einer jeweiligen Speicherkontaktfläche 6 befindet sich an der betreffenden Stelle kein für die Ausleseschaltung detektierbarer elektrischer Anschluss. An dieses Speicherzel-
0 lenfeld wird zum Beispiel von dem zweiten Halbleiterchip 2 aus ein elektrisches Potenzial angelegt. Es liegen dann alle vorhandenen Speicherkontaktflächen 6 auf diesem Potenzial. Die Ansteuerschaltung zur Adressierung und zum Auslesen kann sich im ersten Halbleiterchip 1, im zweiten Halbleiterchip 2
5 oder in beiden Chips aufgeteilt befinden. In der Figur 3 ist eine zum Auslesen einer betreffenden Speicherzelle geeignete Schaltung dargestellt. Das Vorhandensein einer Speicherkontaktfläche 6 entspricht dem Vorhandensein einer leitenden Sicherung (fuse) , während das Fehlen einer 5 Speicherkontaktfläche 6 einer fehlenden oder durchgebrannten Sicherung entspricht. Diese Sicherung ist in der Figur 3 mit der Bezeichnung Fuse eingezeichnet. Diese Sicherung bildet zusammen mit einem ohmschen Widerstand R einen Spannungsteiler zwischen den Anschlüssen VDD und Vss der Versorgungsspan-
10 nung. Der Anschluss zwischen der Sicherung und dem Widerstand steuert die Gate-Anschlüsse zweier Feldeffekttransistoren Ml und M2 an. Diese Feldeffekttransistoren Ml, M2 sind mit ihren Source- und Drain-Anschlüssen in Reihe zwischen die Anschlüsse des Versorgungspotenzials VDD, Vss geschaltet. Je nachdem,
L5 ob die Sicherung leitet oder nicht, liegt der Gate-Anschluss auf dem Potenzial Vss oder auf dem Potenzial VDD. Je nachdem, ob Feldeffekttransistoren verwendet sind, die im Normalzustand leiten (normally on) oder die im Normalzustand sperren (normally off) , liegt am Ausgang der Schaltung das eine oder
.0 das andere Potenzial der Versorgun sSpannung an. Diese Schaltung kann für jede Speicherzelle zum Beispiel in dem ersten Halbleiterchip 1 vorgesehen sein.
Die Programmierung des in der Verbindungsebene. 5 vorgesehenen 25 Speicherzellenfeldes erfolgt durch Verwendung einer geeigneten Maske bei der Strukturierung der Verbindungsebene 5, womit an den vorgesehenen Stellen Speicherkontaktfl chen 6 hergestellt werden oder nicht . Wenn an die vorhandenen Speicherkontaktflächen 6 z. B. von dem zweiten Halbleiterchip 2 aus SO das Potenzial Vss der VersorgungsSpannung angelegt wird, kann an jeder Stelle über die in der Figur 3 dargestellte Schaltung eine der Programmierung der betreffenden Speicherzelle entsprechende Spannung abgegriffen werden. Die Adressierung der einzelnen Speicherzellen erfolgt durch eine an sich be- .5 kannte Adressierungsschaltung, die vorzugsweise in dem anderen Halbleiterchip, in- diesem Beispiel also in dem ersten Halbleiterchip 1, vorgesehen wird. Bei dieser Ausführungsform der Halbleiterchipanordnung werden zum Auslesen des Speicherzellenfeldes alle Speicherkontaktflächen 6 mit einer Versorgungsspannung beaufschlagt. Daher ist der Leistungsverbrauch bei diesem Ausführungsbeispiel relativ hoch. Ein im Folgenden beschriebenes weiteres Ausführungsbeispiel ist demgegenüber verbessert .
Bei dem weiteren Ausführungsbeispiel ist die Verbindungsebene 5 entsprechend der Darstellung der Figur 4 strukturiert . Es sind erste Anschlussflächen 7 und zweite Anschlussflächen 8 vorhanden, die voneinander elektrisch isoliert sind. Die ersten Anschlussflächen 7 folgen im Wechsel mit den zweiten Anschlussflächen 8, wobei die ersten Anschlussflächen 7 jeweils auf das erste Potenzial, z. B. Vss der VersorgungsSpannung, gelegt sind und die zweiten Anschlussflächen 8 auf das andere Potenzial, in diesem Beispiel VDD. Jede Speicherzelle ist durch eine elektrische Verbindung alternativ mit einer ersten Anschlussfläche 7 oder einer zweiten Anschlussfläche 8 gebildet. Diese elektrische Verbindung ist zum Beispiel eine in der Verbindungsebene 5 vorgesehene Leiterfläche, insbesondere ein Leiterstreifen 9, wie in dem in der Figur 4 dargestellten Beispiel. Zu der gegenüberliegenden Anschlussfläche ist diese Leiterfläche jeweils elektrisch isoliert; im Fall des in der Figur 4 dargestellten Ausführungsbeispiels besitzen die Lei- terstreifen 9 auf der betreffenden Seite jeweils Unterbrechungen 10.
Die Leiterflächen, in diesem Beispiel die Leiterstreifen 9, besitzen gesonderte elektrische Anschlüsse 11 an eine zugehö- rige Ausleseschaltung, die in einem der Halbleiterchips oder in beiden Halbleiterchips anteilig angeordnet ist. Die Anschlüsse 11 befinden sich in dem Beispiel der Figur 4 jeweils an den mit einem Kreuz markierten Stellen in der Mitte zwischen zwei aufeinander folgenden Anschlussflächen 7, 8. Das Ausführungsbeispiel gemäß der Figur 4, bei dem die ersten Anschlussflächen 7 und die zweiten Anschlussflächen 8 jeweils kammartig strukturierte Ränder aufweisen, hat den Vorteil be- sonders einfacher Herstellbarkeit. Es werden nämlich zwischen den jeweils hervorragenden Anteilen der Ränder Ausnehmungen zwischen den Anschlussflächen gebildet, in denen jeweils ein Leiterstreifen 9 angeordnet werden kann. Es braucht bei der Programmierung des Speicherzellenfeldes nur eine Unterbrechung 10 durch eine geeignete Ausgestaltung der bei der Herstellung verwendeten Maske vorgesehen zu werden, die den Leiterstreifen 9 jeweils von der nicht der betreffenden Programmierung entsprechenden Anschlussfläche trennt .
Beim Auslesen einer jeweiligen Speicherzelle wird über den Anschluss 11 von einer vorgesehenen Ausleseschaltung festgestellt, ob die betreffende Leiterfläche dieser Speicherzelle auf dem höheren oder niedrigeren Potenzial der Versorgungs- Spannung liegt. Diese Spannungspegel sind als logische Null bzw. logische Eins der Programmierung definiert.
Dieses Ausführungsbeispiel hat den Vorteil, dass ein Verbrauch von Leistung nur dann auftritt, wenn das Speicher- zellenfeld ausgelesen wird. Außerdem ist die Adressierung besonders einfach, da die ersten Ansσhlussflachen 7 und die zweiten Anschlussflächen 8 jeweils streifenförmig ausgebildet und bereits als Bitleitungen verwendet werden können. Quer dazu verlaufend brauchen nur die auf einer jeweiligen Zeile liegenden Anschlüsse 11 mit zugehörigen Wortleitungen verbunden zu werden. Die Strukturierung der Verbindungsebene 5 ist bei diesem Ausführungsbeispiel daher bereits besonders gut an die Adressierung des Speicherzellenfeldes angepasst. Bezugszeichenliste
1 erster Halbleiterchip
2 zweiter Halbleiterchip 3 Verbindungsfläche
4 Anschlusskontaktfläche
5 Verbindungsebene
6 Speicherkontaktfläche
7 erste Anschlussfläche 8 zweite Anschlussfläche
9 Leiterstreifen
10 Unterbrechung
11 Anschluss 16 Aussparung Ml Feldeffekttransistor M2 Feldeffekttransistor R Widerstand

Claims

Patentansprüche
1. Halbleiterchipanordnung mit ROM, bei der ein erster Halbleiterchip (1) und ein zweiter Halbleiterchip (2) aufeinander angeordnet und dauerhaft aneinander befestigt sowie an gemeinsamen Anschlusskontaktflächen (4) in einer strukturierten Verbindungsebene (5) elektrisch leitend miteinander verbunden sind, d a d u r c h g e k e n n z e i c h n e t , dass die Verbindungsebene (5) eine als Speicherzellenfeld vorgesehene Anordnung von Leiterflächen (6, 7, 8, 9) aufweist, eine jeweilige Speicherzelle durch jeweils eine von zwei vorgesehenen Ausprägungen der Leiterflächen (6, 7, 8, 9) programmiert ist und elektrische Anschlüsse der Leiterflächen (6, 7, 8, 9) an eine in mindestens einem der Halbleiterchips (1, 2) vorhandene Schaltung zum Anlegen eines elektrischen Potenzials und zum Auslesen einer jeweiligen Speicherzelle vorhanden sind.
2. Halbleiterchipanordnung nach Anspruch 1, bei der die Verbindungsebene (5) aufeinanderfolgend angeordnete und elektrisch voneinander isolierte erste Anschlussflächen (7) und zweite Anschlussflächen (8) aufweist, an die abwechselnd eines von zwei vorgesehenen Potenzialen (VDD, VSS) einer Ver- sorgungsSpannung angelegt ist und eine Speicherzelle jeweils durch eine elektrische Verbindung einer ersten Anschlussfläche (7) oder einer zweiten Anschlussfläche (8) zu einem Anschluss (11) einer in einem der Halbleiterchips (1, 2) vorhandene Ausleseschaltung gebildet ist.
3. Halbleiterchipanordnung nach Anspruch 2, bei der die ersten Anschlussflächen (7) und die zweiten Anschlussflächen (8) der Verbindungsebene (5) streifenförmig sind, die jeweils einer benachbarten Anschlussfläche (7, 8) zugewandten Ränder der Anschlussflächen (7, 8) kammartig strukturiert sind, so dass zwischen zwei einander gegenüberliegenden Rändern eine Mehrzahl von Ausnehmungen der Verbindungsebene (5) vorhanden ist, die elektrischen Verbindungen, die die Speicherzellen bilden, in den Ausnehmungen angeordnete Leiterstreifen (9) sind und jeder dieser Leiterstreifen (9) einen Rand einer ersten Anschlussfläche (7) oder einer zweiten Anschlussfläche (8) der Verbindungsebene (5) mit einem in der betreffenden Ausnehmung angeordneten Anschluss (11) der Ausleseschaltung verbindet.
4. Halbleiterchipanordnung nach Anspruch 1, bei der eine Programmierung einer jeweiligen Speicherzelle durch ein Vorhandensein oder Nichtvorhandensein einer Speicherkontakt- fläche (6) bestimmt ist und durch Anlegen eines elektrischen Potenzials an die Speicher- kontaktflächen (6) und eine elektrische Messung zu einer ausgewählten Speicherzelle das Vorhandensein einer zugehörigen Speicherkontaktfläche (6) und damit die Programmierung der betreffenden Speicherzelle festgestellt wird.
5. Halbleiterchipanordnung nach Anspruch 4, bei der den Speicherzellen eine jeweilige Ausleseschaltung zugeordnet ist, in der zwei Feldeffekttransistoren (Ml, M2) mit Anschlüssen von Source, Drain und Gate vorhanden sind, die Feldeffekttransistoren (Ml, M2) mit Source und Drain in Reihe zwischen zwei Potenziale (VDD, Vss) einer Versorgungsspannung geschaltet sind, die Gate-Anschlüsse über einen Widerstand (R) mit dem einen Potenzial (VDD) verbunden sind und bei Vorhandensein einer der betreffenden Speicherzelle zugeordneten Speicherkontaktfläche (6) die Gate-Anschlüsse über diese Speicherkontaktfläche (6) mit dem anderen Potenzial (Vss) verbunden sind.
EP04710779A 2003-02-26 2004-02-13 Halbleiterchipanordnung mit rom Withdrawn EP1597734A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10308323A DE10308323B4 (de) 2003-02-26 2003-02-26 Halbleiterchipanordnung mit ROM
DE10308323 2003-02-26
PCT/DE2004/000269 WO2004077450A1 (de) 2003-02-26 2004-02-13 Halbleiterchipanordnung mit rom

Publications (1)

Publication Number Publication Date
EP1597734A1 true EP1597734A1 (de) 2005-11-23

Family

ID=32863911

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04710779A Withdrawn EP1597734A1 (de) 2003-02-26 2004-02-13 Halbleiterchipanordnung mit rom

Country Status (4)

Country Link
US (1) US7714447B2 (de)
EP (1) EP1597734A1 (de)
DE (1) DE10308323B4 (de)
WO (1) WO2004077450A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599360B2 (en) * 2001-12-26 2009-10-06 Cisco Technology, Inc. Methods and apparatus for encapsulating a frame for transmission in a storage area network
US7499410B2 (en) * 2001-12-26 2009-03-03 Cisco Technology, Inc. Fibre channel switch that enables end devices in different fabrics to communicate with one another while retaining their unique fibre channel domain—IDs
US7616637B1 (en) 2002-04-01 2009-11-10 Cisco Technology, Inc. Label switching in fibre channel networks
US7433326B2 (en) 2002-11-27 2008-10-07 Cisco Technology, Inc. Methods and devices for exchanging peer parameters between network devices
US7593324B2 (en) * 2004-10-25 2009-09-22 Cisco Technology, Inc. Graceful port shutdown protocol for fibre channel interfaces
US7916628B2 (en) * 2004-11-01 2011-03-29 Cisco Technology, Inc. Trunking for fabric ports in fibre channel switches and attached devices
US7649844B2 (en) * 2004-12-29 2010-01-19 Cisco Technology, Inc. In-order fibre channel packet delivery
US8036296B2 (en) * 2006-09-28 2011-10-11 Broadcom Corporation Method and system for achieving space and time diversity gain
US7420832B1 (en) * 2007-04-30 2008-09-02 International Business Machines Corporation Array split across three-dimensional interconnected chips
US20080266925A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Array Split Across Three-Dimensional Interconnected Chips
US7715227B2 (en) * 2007-10-02 2010-05-11 Freescale Semiconductor, Inc. Programmable ROM using two bonded strata
US8916959B2 (en) 2012-12-20 2014-12-23 International Business Machines Corporation Packaging structure
US9583410B2 (en) 2014-03-21 2017-02-28 International Business Machines Corporation Volumetric integrated circuit and volumetric integrated circuit manufacturing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208726A (en) * 1978-06-12 1980-06-17 Texas Instruments Incorporated Programming of semiconductor read only memory
JPS5837948A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 積層半導体記憶装置
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US5070026A (en) * 1989-06-26 1991-12-03 Spire Corporation Process of making a ferroelectric electronic component and product
US5319240A (en) * 1993-02-03 1994-06-07 International Business Machines Corporation Three dimensional integrated device and circuit structures
US5535156A (en) * 1994-05-05 1996-07-09 California Institute Of Technology Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same
JPH08129891A (ja) * 1994-10-28 1996-05-21 Sony Corp メモリセル回路
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5847442A (en) * 1996-11-12 1998-12-08 Lucent Technologies Inc. Structure for read-only-memory
TW307048B (en) * 1996-11-22 1997-06-01 United Microelectronics Corp High density read only memory structure and manufacturing method thereof
DE19713173C2 (de) * 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
JP4004103B2 (ja) * 1997-07-01 2007-11-07 日本テキサス・インスツルメンツ株式会社 マスクｒｏｍ
GB9722149D0 (en) * 1997-10-22 1997-12-17 Philips Electronics Nv Semiconductior memory devices
TW380317B (en) * 1998-01-17 2000-01-21 Winbond Electronics Corp Manufacturing method for poly-load resistors of SRAM
EP1135807A1 (de) * 1998-12-04 2001-09-26 Thin Film Electronics ASA Skalierbare datenverarbeitungsvorrichtung
JP4010091B2 (ja) * 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2004077450A1 *

Also Published As

Publication number Publication date
WO2004077450A1 (de) 2004-09-10
US7714447B2 (en) 2010-05-11
DE10308323B4 (de) 2007-10-11
DE10308323A1 (de) 2004-09-16
US20060038263A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE3716518C2 (de)
DE3712178C2 (de)
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
EP0712137A2 (de) Programmierbarer Halbleiterspeicher
EP1597734A1 (de) Halbleiterchipanordnung mit rom
DE69920121T2 (de) Wortleitungstreiberschaltung mit ringförmiger Vorrichtung
EP0428785B1 (de) Halbleiterspeicher
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE2514012B1 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
EP0199231B1 (de) In CMOS-Technik aufgebaute Zelle
DE2545047C3 (de) Verfahren zur Herstellung eines Halbleiterfestwertspeichers
DE2760086C2 (de)
DE2539967A1 (de) Logikgrundschaltung
EP0082208B1 (de) Integrierter CMOS-Schaltkreis
EP0969288A2 (de) Prüfanordnung für Bondpad
DE3327503A1 (de) Teststruktur zur kennzeichnung von halbleiterchips und verfahren zu deren kennzeichnung
DE3343571A1 (de) Halbleiterspeicher
DE10214529B4 (de) ROM-Speicheranordnung
EP1191595B1 (de) Integrierter Speicher mit Speicherzellen und Pufferkapazitäten
DE4207010C2 (de) Schutzvorrichtung gegen elektrostatische Entladung in einer Halbleiter-Speicher-Vorrichtung
DE102004026128A1 (de) Integrierter Halbleiterspeicher mit mindestens einer Wortleitung und mit einer Vielzahl von Speicherzellen
DE102007048306B4 (de) Integrierter Schaltkreis mit Schalteinheit zur Speicherzellen-Kopplung und Verfahren zur Herstellung eines integrierten Schaltkreises zur Speicherzellen-Kopplung
DE102006011462B4 (de) Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung
DE2329307C3 (de) Selbsttätig voreinstellbarer Datenspeicher

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050829

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR

17Q First examination report despatched

Effective date: 20061218

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070503