WO1994025986A1 - Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte - Google Patents

Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte Download PDF

Info

Publication number
WO1994025986A1
WO1994025986A1 PCT/DE1994/000485 DE9400485W WO9425986A1 WO 1994025986 A1 WO1994025986 A1 WO 1994025986A1 DE 9400485 W DE9400485 W DE 9400485W WO 9425986 A1 WO9425986 A1 WO 9425986A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
functional elements
dielectric
layers
Prior art date
Application number
PCT/DE1994/000485
Other languages
English (en)
French (fr)
Inventor
Josef Winnerl
Johann Alsmeier
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to JP6523748A priority Critical patent/JPH08509841A/ja
Priority to DE59406567T priority patent/DE59406567D1/de
Priority to US08/545,648 priority patent/US5798297A/en
Priority to EP94913485A priority patent/EP0698293B1/de
Priority to KR1019950704887A priority patent/KR960702180A/ko
Publication of WO1994025986A1 publication Critical patent/WO1994025986A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to semiconductor components with a special structure for the electrical connection, which enables a high integration density of functional elements on a chip.
  • VDD and VSS positive and a negative supply voltage
  • a positive and a negative supply voltage VDD and VSS
  • several wiring levels ie layer-like parts with conductor tracks and metallizations, which, for. B. conductor tracks made of aluminum through a dielectric, such as. B. SiC> 2, are isolated from each other. Connections between these individual levels of conductor tracks and contacts or from the lowest level to the transistors and other functional elements on the chip are made by contacts made of metal. These contacts are essentially holes in the dielectric filled with metal.
  • the object of the present invention is to provide a structure for a semiconductor component in which the complexity of the electrical connections is reduced for high integration of functional elements.
  • the semiconductor component according to the invention reduces the complexity of the electrical connections by virtue of the fact that metal layers over the entire area are present for the inflow of the external supply voltage. These metal layers are buried in the substrate or between the substrate and the active semiconductor layers and are insulated from one another by intermediate layers made of dielectric.
  • the semiconductor component according to the invention can be implemented particularly advantageously in the case of CMOS circuits using SOI technology (Silicon on Insulator).
  • the signal lines are conventionally arranged above the functional elements, ie on the side facing away from the substrate.
  • the signal lines are designed as conventional conductor tracks and metal contacts. Only a whole-surface buried metal layer, e.g. B. be available as a ground connection or at least two metal layers for each of the supply voltages VDD and VSS.
  • connection of the functional elements (transistors and the like) to these metal layers is produced by vertical conductive connections through the intermediate layers made of dielectric.
  • These connections are e.g. B. thin vertically arranged Metall ⁇ pins or metal cylinders, which are surrounded laterally all around with the dielectric of the intermediate layers. It can instead, larger openings in the layer planes can also be etched and the vertical connections can be realized by conductor tracks which do not fill these openings.
  • connections of the active functional elements in the layer structure are connected to the metal surface with the surface surface located further away, with vertically arranged conductors which lead through openings in the metal surface between them and arranged against one another these are insulated by dielectric sheathing.
  • This construction of the semiconductor component according to the invention has the advantage that a complete layer of metal is required in each case for the supply of each pole to a supply voltage. The fine structuring for this supply line is therefore not necessary. The effort in the production is therefore reduced and leads to a higher expected yield of functional components.
  • Unstructured conductor levels do not have to be planarized with dielectric layers. The unstructured metal levels support the dissipation of heat loss when operating the active functional elements.
  • the capacitance between several full-surface metal layers acts as a buffer for current peaks in the supply current. A dimension of 50 nm insulation oxide between the metal layers per c ⁇ r.2 chip area results in a capacitance of approx. 70 nF.
  • the lead resistance can be minimized since the metal layers provided for the supply voltage are unstructured and their thickness is not limited by a fine structuring or a subsequent planarization.
  • the number of such full-surface buried metal layers for the connection of supply voltages can be arbitrary. Two metal layers are expedient for positive and negative connection, which are separated from one another by an insulating intermediate layer, are arranged coplanarly one above the other.
  • FIGS. 1 to 5 show a section of a component according to the invention in cross section after various steps in the manufacture.
  • This exemplary embodiment relates to a component with two buried metal layers for the supply voltage VDD and VSS.
  • a first dielectric layer 6, a metal layer 7, a second dielectric layer as an intermediate layer 8, a further metal layer 9 and a third dielectric layer 10 are superimposed over the entire area on a substrate 12 (for example made of silicon) upset.
  • a dielectric layer 2 eg oxide
  • the two coated substrates 1, 12 are covered with the uppermost layers, i. H. the oxide layer 2 on the
  • the three dielectric layers 6, 8, 10 on the first substrate 12 can also, for. B. be oxide.
  • the metal layers 7, 9 are z. B. high-melting metal such as titanium, tungsten, tantalum or silicides of these metals or copper, gold or an aluminum alloy.
  • the top substrate wafer in Fig. 1 is then z. B. thinned by means of chemical mechanical polishing (Chemical Mechanical Polishing) to a thickness of at most 100 nm if completely depleted MOSFET are to be generated.
  • the remaining thickness of this silicon layer must be adjusted accordingly.
  • the thinned silicon layer 1 as in FIG. 2 shown active components, in this example completely depleted CMOS transistors.
  • Isolation areas 3 are produced between the active areas. This happens e.g. B. by structuring the silicon layer 1 and filling the insulation areas with oxide or by local oxidation of these portions of the silicon layer.
  • the active areas are doped by ion implantation to set the threshold voltage for the transistors.
  • the dielectric of the gate eg thermal oxide, RTP
  • the gate material eg doped polysilicon or metal or metal silicide
  • the gate contact 4 is shown in FIG. 2.
  • the diffusion areas for source and drain are doped by means of ion implantation and subsequent activation (healing).
  • a dielectric layer 5 is deposited over the entire surface as a passivation.
  • the vertical conductive connections to the metal layers 7, 9 are then produced.
  • the material is etched out in a cylindrical recess up to the upper metal layer 9 by means of a mask (photo technique).
  • the material of the dielectric layers is etched and optionally selectively the material of the silicon layer 1.
  • a contact hole for the lower metal layer 7 is correspondingly etched through the upper metal layer 9.
  • dielectric 11 is deposited in the etched openings (for example oxide, PECVD). This dielectric 11 (see FIG. 3) is etched away anisotropically on the outside and on the bottom of the etched opening. The dielectric 11 is removed in the upper part, so that the connection of the transistor to be contacted is exposed.
  • the opening is covered up to a height up to which the dielectric is to remain with a material that is resistant to the etching, eg. B. lacquer, filled, in the upper area free portion of the dielectric then anisotropically etched away.
  • the areas to be contacted are then exposed.
  • the opening can then be filled with metal 13 (see FIG. 4) by z. B. tungsten is deposited over the entire surface by means of CVD and etched back on the upper side.
  • the dielectric 11 isolates this metal, which forms the vertical conductive connection 13, from the non-contacting planes.
  • a dielectric layer 14 is then deposited over the entire surface and planarized (for example oxide, deposited by means of CVD) (see FIG. 5). Openings are made in this dielectric layer 14 above the manufactured metallic connections 13 using photo technology. These openings are filled with the metal of the vertical connections as previously described. With a new photo technique, metal contacts 16 can then be produced on the planarized surface of the dielectric layer 14 on the upper ends of the vertical conductive connections 13, 15 which have been extended as described. These contacts are structured as usual. The ones described above
  • Process steps can be repeated accordingly for contacting further metal levels or connecting the metal layers 7, 9 to higher-level levels of conductor tracks.
  • planarizing dielectric layers are then applied as intermediate layers for the metallization levels.
  • the arrangement can then optionally be passivated with a cover layer.
  • 5 shows the finished structure in cross section.
  • the connections for the external power supply are produced by correspondingly etching out the layers burying the metal layers 7, 9. It is sufficient, for. B. completely etch away the layers present on a respective metal layer in a lateral region of the component which is not provided with functional elements in order to expose the relevant metal layer.
  • the lowest metal layer 7 can e.g. B. from
  • Substrate 12 are exposed.
  • the buried metal layers over the entire area can also be grown by growing one Layer sequence can be produced on a substrate.
  • the described production by means of wafer bonding is particularly simple and advantageous with regard to the known technologies.
  • the structure of the vertical conductive connections can be adapted to the special component in accordance with the requirements.
  • the production is simplified by the fact that the vertical conductors can be produced in the process steps for the production of the horizontal conductor tracks from the top of the component.
  • the number of metal levels in the embodiment of FIG. 4 is not limited to two; it can e.g. B. there is only one whole-surface buried metal layer or a plurality thereof, each of which is insulated from one another by intermediate layers of dielectric. When contacting deeper metal layers is the vertical one

Abstract

Halbleiterbauelement, bei dem die gemeinsame Stromzuführung über ganzflächig vorhandene vergrabene Metallschichten (7, 9) erfolgt, die mit aktiven Funktionselementen (1) durch vertikale leitende Verbindungen (13, 15) verbunden sind, wobei die nicht zu kontaktierenden Ebenen durch diese vertikalen Verbindungen (13, 15) ummantelnde Schichten aus Dielektrikum (11) dagegen isoliert sind.

Description

Halbleiterbauelement mit Stromanschlüssen für hohe Integrati- onsdichte
Die vorliegende Erfindung betrifft Halbleiterbauelemente mit einer speziellen Struktur für den elektrischen Anschluß, der eine hohe Integrationsdichte von Funktionselementen auf einem Chip ermöglicht.
Für komplexe CMOS-Schaltungen müssen eine positive und eine negative VersorgungsSpannung (VDD und VSS) zugeführt werden und eine Vielzahl von Signalleitungen zwischen den einzelnen Transistoren geführt werden. Zu diesem Zweck werden mehrere Verdrahtungsebenen, d. h. schichtartige Anteile mit Leiter¬ bahnen und Metallisierungen, benutzt, die z. B. Leiterbahnen aus Aluminium, die durch ein Dielektrikum, wie z. B. SiC>2, voneinander isoliert sind, enthalten. Verbindungen zwischen diesen einzelnen Ebenen von Leiterbahnen und Kontakten bzw. von der untersten Ebene zu den Transistoren und anderen Funk¬ tionselementen auf dem Chip werden durch Kontakte aus Metall hergestellt. Diese Kontakte sind im wesentlichen mit Metall gefüllte Löcher im Dielektrikum. Mit zunehmender Komplexität der Schaltungen werden immer mehr unabhängige Ebenen mit Lei¬ terbahnen notwendig, um die erforderlichen elektrischen Ver¬ bindungen in ausreichender Dichte zur Verfügung zu haben. Mit zunehmender Zahl der Ebenen nehmen die Anforderungen an die Planarität der jeweiligen Zwischenschichten aus Dielektrikum zu, da bei unzureichender Planarisierung der einzelnen Schichten die Herstellung der nächsten Leiterbahnebene technologische Schwierigkeiten hervorruft. Dadurch werden die minimalen realisierbaren Abmessungen der einzelnen Strukturen zu den oberen Ebenen hin drastisch größer. Die sogenannte Packungsdichte, die sich erreichen läßt, ist dadurch deutlich reduziert. Für hohe Schaltgeschwindigkeiten sind außerdem ge¬ ringe Kapazitäten zwischen den Signalleitungen erforderlich. Versorgungsleitungen zum externen elektrischen Anschluß sol¬ len möglichst geringe Zuleitungswiderstände und eine hohe Strombelastbarkeit aufweisen; hohe Kapazitäten sind hierbei eher von Nutzen, da diese Kapazitäten als Ladungsspeieher wirken und Stromspitzen abblocken können.
Aufgabe der vorliegenden Erfindung ist es, einen Aufbau für ein Halbleiterbauelement anzugeben, bei dem für hohe Integra¬ tion von Funktionselementen die Komplexität der elektrischen Verbindungen reduziert ist.
Diese Aufgabe wird mit dem Halbleiterbauelement mit den Merk¬ malen des Anspruches 1 gelöst. Weitere Ausgestaltungen erge¬ ben sich aus den abhängigen Ansprüchen.
Das erfindungsgemäße Halbleiterbauelement reduziert die Kom¬ plexität der elektrischen Verbindungen dadurch, daß für den Anfluß der externen Versorgungsspannung ganzflächige Metall¬ schichten vorhanden sind. Diese Metallschichten sind in dem Substrat oder zwischen dem Substrat und den aktiven Halblei¬ terschichten vergraben und voneinander durch Zwischenschich¬ ten aus Dielektrikum isoliert. Das erfindungsgemäße Halblei¬ terbauelement ist insbesondere vorteilhaft realisierbar bei CMOS-Schaltungen in SOI-Technologie (Silicon on Insulator) . Die Signalleitungen werden dabei konventionell über den Funk¬ tionselementen, d. h. auf der dem Substrat abgewandten Seite angeordnet. Die Signalleitungen werden als übliche Leiterbah¬ nen und Metallkontakte ausgeführt. Es kann nur eine ganzflä¬ chige vergrabene Metallschicht z. B. als Masseanschluß vor- handen sein oder mindestens zwei Metallschichten für je eine der VersorgungsSpannungen VDD und VSS. Die Verbindung der Funktionselemente (Transistoren und dgl.) zu diesen Metall¬ schichten wird durch vertikale leitende Verbindungen durch die Zwischenschichten aus Dielektrikum hergestellt. Diese Verbindungen sind z. B. dünne vertikal angeordnete Metall¬ stifte oder Metalizylinder, die seitlich ringsum mit dem Di¬ elektrikum der Zwischenschichten umgeben sind. Es können statt dessen auch größere Öffnungen in den Schichtebenen ge¬ ätzt sein und die vertikalen Verbindungen durch Leiterbahnen realisiert sein, die diese Öffnungen nicht ausfüllen. Zweck¬ mäßig im Hinblick auf einen angestrebten planaren Aufbau des Halbleiterbauelementes ist allerdings eine vergrabene Kontak- tierung zwischen Metallschichten und Leiterbahnen, die je¬ weils in einer Ebene des Schichtaufbaus angeordnet sind. Wenn mehrere ganzflächige Metallebenen für die Versorgungsspannung vorhanden sind, werden die Anschlüsse der aktiven Funktions- elemente in dem Schichtaufbau mit den weiter entfernt ange¬ ordneten ganzflächigen Metallebenen mit vertikal angeordneten Leitern verbunden, die durch Öffnungen in den dazwischen an¬ geordneten ganzflächigen Metallebenen geführt und gegen diese durch Ummantelungen aus Dielektrikum isoliert sind.
Dieser erfindungsgemäße Aufbau des Halbleiterbauelementes hat den Vorteil, daß für die Zuführung jedes Pols einer Versor¬ gungsspannung jeweils eine vollständige Schicht aus Metall benötigt wird. Die Feinstrukturierung für diese Zuleitung ist daher nicht erforderlich. Der Aufwand bei der Herstellung ist daher vermindert und führt zu einer höheren zu erwartenden Ausbeute an funktionsfähigen Bauelementen. Unstrukturierte Leiterebenen müssen nicht mit Dielektrikumschichten planari- siert werden. Die unstrukturierten Metallebenen unterstützen die Abführung von Verlustwärme beim Betrieb der aktiven Funk¬ tionselemente. Die Kapazität zwischen mehreren ganzflächigen Metallschichten wirkt als Puffer für auftretende Stromspitzen des Versorgungsstromes. So ergibt eine Abmessung von 50 nm Isolationsoxid zwischen den Metallschichten pro cτr.2 Chipflä- ehe eine Kapazität von ca. 70 nF. Der Zuleitungswiderstand kann minimiert werden, da die für die VersorgungsSpannung vorgesehenen Metallschichten unstrukturiert sind und deren Dicke nicht durch eine Feinstrukturierung oder eine nachfol¬ gende Planarisierung begrenzt ist. Die Zahl derartiger ganz- flächiger vergrabener Metallschichten für den Anschluß von Versorgungsspannungen kann beliebig sein. Zweckmäßig werden für positiven und negativen Anschluß zwei Metallschichten, die durch eine isolierende Zwischenschicht voneinander ge¬ trennt sind, koplanar übereinander angeordnet.
Die Struktur des erfindungsgemäßen Halbleiterbauelementes wird im folgenden beispielhaft anhand der Figuren 1 bis 5 er¬ läutert, die einen Ausschnitt eines erfindungsgemäßen Bauele¬ mentes im Querschnitt nach verschiedenen Schritten der Her¬ stellung zeigen. Dieses Ausführungsbeispiel betrifft ein Bau¬ element mit zwei vergrabenen ganzflächigen Metallschichten für die Versorgungsspannung VDD und VSS.
Wie in Fig. 1 gezeigt, werden auf ein Substrat 12 (z. B. aus Silizium) übereinander eine erste Dielektrikumschicht 6, eine Metallschicht 7, eine zweite Dielektrikumschicht als Zwi- schenschicht 8, eine weitere Metallschicht 9 und eine dritte Dielektrikumschicht 10 übereinander ganzflächig aufgebracht. Auf ein weiteres Substrat 1 (z. B. ebenfalls Silizium) wird eine Dielektrikumschicht 2 (z. B. Oxid) ganzflächig aufge¬ bracht. Die beiden beschichteten Substrate 1, 12 werden mit den obersten Schichten, d. h. die Oxidschicht 2 auf dem
Substrat 1 und die dritte Dielektrikumschicht 10 auf Substrat 12, miteinander durch Waferbonding verbunden. Die drei Di¬ elektrikumschichten 6, 8, 10 auf dem ersten Substrat 12 kön¬ nen ebenfalls z. B. Oxid sein. Die Metallschichten 7, 9 sind z. B. hochschmelzendes Metall wie Titan, Wolfram, Tantal oder Silizide dieser Metalle oder Kupfer, Gold oder eine Alumini¬ umlegierung. Die Oxidschichten 2, 10, die durch Waferbonding miteinander verbunden werden, bilden die Isolatorschicht des auf diese Weise hergestellten SOI-Substrates. Die oberste Substratscheibe in Fig. 1 wird dann z. B. mittels chemisch¬ mechanischen Polierens (Chemical Mechanical Polishing) auf eine Dicke von höchstens 100 nm gedünnt, wenn vollständig verarmte MOSFET erzeugt werden sollen. Für andere aktive Bau¬ elemente, wie z. B. Bipolartransistoren, ist die verbleibende Restdicke dieser Siliziumschicht entsprechend anzupassen. In der gedünnten Siliziumschicht 1 werden dann wie in Fig. 2 dargestellt aktive Bauelemente, in diesem Beispiel vollstän¬ dig verarmte CMOS-Transistoren, hergestellt.
Diese Transistoren werden in der Siliziumschicht 1 herge- stellt. Zwischen den aktiven Gebieten werden Isolationsberei¬ che 3 hergestellt. Das geschieht z. B. durch Strukturierung der Siliziumschicht 1 und Auffüllen der Isolationsbereiche mit Oxid oder durch lokale Oxidation dieser Anteile der Sili¬ ziumschicht. Die aktiven Gebiete werden durch Ioneni planta- tion zur Einstellung der Einsatzspannung für die Transistoren dotiert. Das Dielektrikum des Gate (z. B. thermisches Oxid, RTP) wird erzeugt und das Gate-Material (z. B. dotiertes Po- lysilizium oder Metall oder Metallsilizid) abgeschieden und strukturiert. Der Gate-Kontakt 4 ist in Fig. 2 eingezeichnet. Die Diffusionsgebiete für Source und Drain werden mittels Io¬ nenimplantation und nachfolgender Aktivierung (Ausheilen) do¬ tiert. Ganzflächig wird eine Dielektrikumschicht 5 als Passi- vierung abgeschieden.
Anschließend werden die vertikalen leitenden Verbindungen zu den Metallschichten 7, 9 hergestellt. Mittels einer Maske (Fototechnik) wird das Material in einer zylinderförmigen Aussparung bis zur oberen Metallschicht 9 ausgeätzt. Das Ma¬ terial der Dielektrikumschichten wird geätzt und ggf. selek- tiv dazu Material der Siliziumschicht 1. Ein Kontaktloch für die untere Metallschicht 7 wird entsprechend durch die obere Metallschicht 9 hindurch geätzt. Um die herzustellenden ver¬ tikalen leitenden Verbindungen gegen andere Leiterebenen elektrisch zu isolieren, wird in den geätzten Öffnungen Die- lektrikum 11 abgeschieden (z. B. Oxid, PECVD) . Außen und auf dem Boden der geätzten Öffnung wird dieses Dielektrikum 11 (s. Fig. 3) anisotrop weggeätzt. In dem oberen Teil wird das Dielektrikum 11 entfernt, damit der zu kontaktierende An¬ schluß des Transistors freigelegt ist. Zu dem Zweck wird die Öffnung jeweils bis zu einer Höhe, bis zu der das Dielektri¬ kum stehen bleiben soll, mit einem gegen das Ätzen resisten- ten Material, z. B. Lack, gefüllt, im oberen Bereich wird der freibleibende Anteil des Dielektrikums dann anisotrop wegge¬ ätzt. Die zu kontaktierenden Bereiche sind dann freigelegt. Die Öffnung kann dann mit Metall 13 (s. Fig. 4) gefüllt wer¬ den, indem z. B. ganzflächig Wolfram mittels CVD abgeschieden und auf der Oberseite zurückgeätzt wird. Das Dielektrikum 11 isoliert dieses Metall, das die vertikale leitende Verbindung 13 bildet, von den nicht zu kontaktierenden Ebenen.
Dann wird eine Dielektrikumschicht 14 ganzflächig abgeschie- den und planarisiert (z. B. Oxid, mittels CVD abgeschieden) (s. Fig. 5). Unter Verwendung von Fototechnik werden Öff¬ nungen in dieser Dielektrikumschicht 14 oberhalb der herge¬ stellten metallischen Verbindungen 13 hergestellt. Diese Öffnungen werden wie zuvor beschrieben mit dem Metall der vertikalen Verbindungen aufgefüllt. Mit einer erneuten Foto¬ technik können dann auf der planarisierten Oberfläche der Dielektrikumschicht 14 Metallkontakte 16 auf den oberen Enden der wie beschrieben verlängerten vertikalen leitenden Verbindungen 13, 15 hergestellt werden. Diese Kontakte werden wie üblich strukturiert. Die vorstehend beschriebenen
Verfahrensschritte können für die Kontaktierung weiterer Me¬ tallebenen oder Verbindung der Metallschichten 7, 9 mit höher angeordneten Ebenen von Leiterbahnen entsprechend wiederholt werden. In Zwischenschritten werden dann jeweils planari- sierende Dielektrikumschichten als Zwischenschichten für die Metallisierungsebenen aufgebracht. Die Anordnung kann dann ggf. mit einer Deckschicht passiviert werden. In Fig. 5 ist der fertige Aufbau im Querschnitt gezeigt. Die Anschlüsse für die externe Stromzuführung werden durch entsprechendes Ausätzen der die Metallschichten 7, 9 vergrabenden Schichten hergestellt. Es genügt, z. B. die auf einer jeweiligen Me¬ tallschicht vorhandenen Schichten in einem lateralen, nicht mit Funktionselementen versehenen Bereich des Bauelementes vollständig wegzuätzen, um die betreffende Metallschicht freizulegen. Die unterste Metallschicht 7 kann z. B. vom
Substrat 12 aus freigelegt werden. Die vergrabenen ganzflä¬ chigen Metallschichten können auch durch Aufwachsen einer Schichtfolge auf ein Substrat hergestellt werden. Die be¬ schriebene Herstellung mittels Waferbonding ist im Hinblick auf die bekannten Technologien besonders einfach und vor¬ teilhaft. Die Struktur der vertikalen leitenden Verbindungen kann entsprechend den Erfordernissen an das spezielle Bauele¬ ment angepaßt werden. Vereinfacht wird die Herstellung da¬ durch, daß die vertikalen Leiter in den Verfahrensschritten für die Herstellung der horizontalen Leiterbahnen von der Oberseite des Bauelementes her hergestellt werden können. Die Zahl der Metallebenen in dem Ausführungsbeispiel der Fig. 4 ist nicht auf zwei beschränkt; es kann z. B. nur eine ganz¬ flächige vergrabene Metallschicht vorhanden sind oder deren mehrere, die jeweils durch Zwischenschichten aus Dielektrikum gegeneinander isoliert sind. Bei der Kontaktierung jeweils tiefer gelegener Metallschichten ist jeweils die vertikale
Verbindung mit einer Ummantelung aus Dielektrikum von den hö¬ her angeordneten Metallebenen zu isolieren.

Claims

Patentansprüche:
1. Halbleiterbauelement, bei dem eine Siliziumschicht (1) mit aktiven Funktionselemen- ten vorhanden ist, bei dem mindestens eine vergrabene ganzflächige Metallschicht (7, 9), die mit einem Anschluß für externe Stromversorgung versehen ist, vorhanden ist, bei dem diese Metallschicht (7, 9) von dieser Siliziumschicht (1) durch eine Dielektrikumschicht (2, 10) elektrisch iso¬ liert ist und bei dem elektrisch leitende Verbindungen (13) zwischen diesen Funktionselementen und dieser Metallεchicht (7, 9) vertikal zu dieser Metallschicht vorhanden sind.
2. Halbleiterbauelement nach Anspruch 1, bei dem die aktiven Funktionselemente zu einer CMOS-Schaltung gehören und bei dem zwei vergrabene ganzflächige Metallschichten (7, 9) , die gegeneinander durch eine Dielektrikumschicht (8) elek¬ trisch isoliert sind und mit je einem Anschluß für den posi¬ tiven und den negativen Pol einer VersorgungsSpannung (VDD, VSS) versehen sind, vorhanden sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem jede vergrabene ganzflächige Metallschicht (7, 9) ein Silizid von einem Metall aus der Gruppe von Titan, Wolfram und Tantal ist.
4. Verfahren zur Herstellung eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 3, bei dem in einem ersten Schritt auf einem Substrat (12) eine Schichtfolge hergestellt wird, die jede vorgesehene vergra¬ bene ganzflächige Metallschicht (7, 9) und eine zur Herstel- lung der aktiven Funktionselemente vorgesehene Silizium¬ schicht (1) umfaßt, wobei diese Schichten jeweils durch Die lektrikumschichten (2, 8, 10) voneinander elektrisch isoliert sind, bei dem in einem zweiten Schritt diese aktiven Funktionsele¬ mente hergestellt werden, bei dem in einem dritten Schritt Aussparungen, die jeweils bis zu einer vergrabenen ganzflächigen Metallschicht reichen, ausgeätzt werden und bei dem in einem vierten Schritt diese Aussparungen mit Me¬ tall gefüllt werden, um vertikale elektrisch leitende Verbin¬ dungen (13) auszubilden, und diese vertikalen Verbindungen (13) mit je einem Anschluß eines dieser Funktionselemente elektrisch leitend verbunden werden.
5. Verfahren nach Anspruch 4, bei dem der dritte Schritt so ausgeführt wird, daß in jeder Aussparung ein für Kontaktierung vorgesehener Bereich eines Funktionselementes freigelegt ist, und bei dem der vierte Schritt ausgeführt wird, indem ein Dielek¬ trikum (11) auf die Wand der Aussparungen bis zu einer für elektrische Isolation vorgesehenen Höhe aufgebracht wird, wo¬ bei jeweils dieser für Kontaktierung vorgesehene Bereich frei bleibt, und das Metall so eingebracht wird, daß es diesen Bereich elektrisch kontaktiert.
6. Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 4 oder 5, bei dem der erste Schritt ausgeführt wird, indem in einem ersten weiteren Schritt auf ein erstes Substrat (12) mindestens eine ganzflächige Metallschicht (7, 9) aufgebracht und mit einer ganzflächigen Dielektrikumschicht (10) bedeckt wird und auf ein zweites Substrat (1) aus Silizium eine Dielektrikumschicht (2) ganzflächig aufgebracht wird und in einem zweiten weiteren Schritt diese Dielektrikumschichten (2, 10) einander zugewandt und durch Waferbonding miteinander verbunden werden.
7. Verfahren nach Anspruch 6, bei dem nach dem zweiten weiteren Schritt das zweite Substrat (1) zur Verwendung als für die aktiven Funktionselemente vor- gesehene Siliziumschicht auf eine diesen Funktionselementen entsprechende Dicke gedünnt wird.
8. Verfahren nach einem der Ansprüche 4 bis 7, bei dem in einem fünften Schritt die vertikalen Verbindungen (13, 15) auf ihren der vergrabenen ganzflächigen Metall¬ schicht (7, 9) entgegengesetzten Enden mit Metallkontakten (16) versehen werden.
PCT/DE1994/000485 1993-05-05 1994-05-02 Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte WO1994025986A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6523748A JPH08509841A (ja) 1993-05-05 1994-05-02 高い集積密度のための電流接続部分を有する半導体素子
DE59406567T DE59406567D1 (de) 1993-05-05 1994-05-02 Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
US08/545,648 US5798297A (en) 1993-05-05 1994-05-02 Method for producing a semiconductor component with electrical connection terminals for high integration density
EP94913485A EP0698293B1 (de) 1993-05-05 1994-05-02 Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
KR1019950704887A KR960702180A (ko) 1993-05-05 1994-05-02 높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4314906.5 1993-05-05
DE4314906A DE4314906C2 (de) 1993-05-05 1993-05-05 Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte

Publications (1)

Publication Number Publication Date
WO1994025986A1 true WO1994025986A1 (de) 1994-11-10

Family

ID=6487270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1994/000485 WO1994025986A1 (de) 1993-05-05 1994-05-02 Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte

Country Status (6)

Country Link
US (1) US5798297A (de)
EP (1) EP0698293B1 (de)
JP (1) JPH08509841A (de)
KR (1) KR960702180A (de)
DE (2) DE4314906C2 (de)
WO (1) WO1994025986A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000507045A (ja) 1996-03-22 2000-06-06 テレフオンアクチーボラゲツト エル エム エリクソン 導電ピンアレーで遮蔽された半導体デバイスとその製造方法
US6081021A (en) * 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
US6198168B1 (en) 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6150188A (en) 1998-02-26 2000-11-21 Micron Technology Inc. Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
US6171944B1 (en) * 1998-05-07 2001-01-09 Advanced Micro Devices, Inc. Method for bringing up lower level metal nodes of multi-layered integrated circuits for signal acquisition
US6432809B1 (en) * 2000-02-28 2002-08-13 International Business Machines Corporation Method for improved passive thermal flow in silicon on insulator devices
US6365512B1 (en) 2000-06-21 2002-04-02 Infineon Technologies Ag Method and apparatus for a direct buried strap for same level contact interconnections for semiconductor devices
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
DE102004063959B4 (de) * 2004-06-15 2010-06-02 Infineon Technologies Ag Verfahren zur Herstellung einer niederohmigen Anschlusselektrode als vergrabene metallische Schicht in einem Halbleiterkörper für ein Halbleiterbauelement
US7323396B2 (en) * 2005-04-29 2008-01-29 Translucent Inc. Signal and/or ground planes with double buried insulator layers and fabrication process
TW200730978A (en) * 2006-02-08 2007-08-16 Wintek Corp Active matrix liquid crystal display and pixel structure thereof
US9343569B2 (en) * 2014-05-21 2016-05-17 International Business Machines Corporation Vertical compound semiconductor field effect transistor on a group IV semiconductor substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0371861A2 (de) * 1988-11-29 1990-06-06 Mcnc Halbleiterstruktur hoher Dichte und Verfahren zur Herstellen derselben
JPH04240763A (ja) * 1991-01-25 1992-08-28 Nec Ic Microcomput Syst Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
EP0809279B1 (de) * 1991-09-23 2003-02-19 Infineon Technologies AG Verfahren zur Herstellung eines MOS-Transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0371861A2 (de) * 1988-11-29 1990-06-06 Mcnc Halbleiterstruktur hoher Dichte und Verfahren zur Herstellen derselben
JPH04240763A (ja) * 1991-01-25 1992-08-28 Nec Ic Microcomput Syst Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 17, no. 9 (E - 1303) 8 January 1993 (1993-01-08) *

Also Published As

Publication number Publication date
EP0698293B1 (de) 1998-07-29
US5798297A (en) 1998-08-25
JPH08509841A (ja) 1996-10-15
DE4314906A1 (de) 1994-11-17
DE4314906C2 (de) 1996-10-31
EP0698293A1 (de) 1996-02-28
KR960702180A (ko) 1996-03-28
DE59406567D1 (de) 1998-09-03

Similar Documents

Publication Publication Date Title
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE10200399B4 (de) Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4314906C2 (de) Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE112010000142T5 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
EP0652594B1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
DE1946302A1 (de) Integrierte Halbleiterschaltung
EP1122796B1 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
EP0648374A1 (de) Planarisierungverfahren für integrierte halbleiterschaltungen
WO2012171742A1 (de) Herstellungsverfahren für ein halbleiterbauelement mit einer leiterschicht im halbleiterkörper und halbleiterbauelement
DE102004029355A1 (de) Selbstausgerichtete Maske zum Verringern der Zellenlayoutfläche
EP1277229B1 (de) Verfahren zur herstellung eines integrierten kondensators
EP0647356A1 (de) Herstellungsverfahren für einen schüsselkondensator
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
DE4423067C2 (de) Verfahren zum Herstellen eines isolierten Halbleitersubstrats
EP1146567A1 (de) Diode und Verfahren zu deren Herstellung
WO2004068574A1 (de) Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
DE19734728C1 (de) Integrierte Schaltungsanordnung mit mindestens zwei unterschiedlich dotierten Gebieten, die elektrisch miteinander verbunden sind, und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1994913485

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08545648

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1994913485

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1994913485

Country of ref document: EP