WO1998032170A1 - Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique - Google Patents

Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique Download PDF

Info

Publication number
WO1998032170A1
WO1998032170A1 PCT/JP1998/000130 JP9800130W WO9832170A1 WO 1998032170 A1 WO1998032170 A1 WO 1998032170A1 JP 9800130 W JP9800130 W JP 9800130W WO 9832170 A1 WO9832170 A1 WO 9832170A1
Authority
WO
WIPO (PCT)
Prior art keywords
stress
semiconductor device
wiring
stress relaxation
layer
Prior art date
Application number
PCT/JP1998/000130
Other languages
English (en)
French (fr)
Inventor
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2004-7004846A priority Critical patent/KR20040037234A/ko
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to AU54959/98A priority patent/AU5495998A/en
Priority to KR1019980707333A priority patent/KR100540303B1/ko
Priority to JP53270398A priority patent/JP3811957B2/ja
Priority to EP98900382A priority patent/EP0917195A4/en
Priority to US09/142,856 priority patent/US6323542B1/en
Publication of WO1998032170A1 publication Critical patent/WO1998032170A1/ja
Priority to US10/331,510 priority patent/US7235881B2/en
Priority to US11/785,880 priority patent/US7307351B2/en
Priority to US11/976,835 priority patent/US7485973B2/en
Priority to US12/343,166 priority patent/US7755205B2/en
Priority to US12/794,401 priority patent/US7888177B2/en
Priority to US12/983,733 priority patent/US8399999B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0236Shape of the insulating layers therebetween
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • H01L2224/05018Shape in side view being a conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Definitions

  • the present invention relates to a small-sized electronic component or a semiconductor device having a final package size close to the size of a chip (semiconductor element), a method of manufacturing the same, a circuit board on which these are mounted, and an electronic apparatus having the circuit board.
  • CSP chip scale / size package
  • An object of the present invention is to solve the above-described problems, and an object of the present invention is to provide an electronic component and a semiconductor device capable of relieving thermal stress so as not to cut a wiring, a method of manufacturing the same, and a circuit mounting the same.
  • An object of the present invention is to provide a board and an electronic device having the circuit board. Disclosure of the invention
  • the semiconductor device includes a semiconductor element, an external electrode provided for connection to the outside in a region of the semiconductor element, and the semiconductor element connected to the external electrode via a connection portion.
  • the semiconductor element and the external electrode are connected by wiring.
  • the pitch of the external electrodes can be converted as needed.
  • the stress transmitting section can transmit the stress from the external electrode to the stress relieving section to relieve the stress.
  • connection part includes not only a case where it exists as a separate member between the wiring and the external electrode but also a case where it is a part of at least one of the wiring and the external electrode.
  • connection part includes not only a part directly contacting at least one of the wiring and the external electrode, but also a part not directly contacting any of them. That is, the connection part in the present invention indicates at least a part of a member that electrically connects the wiring and the external electrode.
  • the wiring may be provided on the stress relieving unit, and the stress transmitting unit may be provided on the connection unit.
  • the wiring is provided on the stress relief portion, the connection portion and the stress transmission portion are provided on the stress relief portion, and the stress from the external electrode is transmitted to the stress relief portion.
  • the wiring is provided below the stress relieving portion, the connecting portion is provided to penetrate the stress relieving portion, and the stress transmitting portion is provided on the connecting portion above the stress relieving portion. It may be formed integrally.
  • the connecting part since the connecting part penetrates the stress relieving part, the connecting part does not transmit the stress to the stress relieving part in the vertical direction. Instead, the stress transmitting part provided on the stress relieving part transmits the stress to the stress relieving part.
  • the stress relaxation portion may be formed to have a thickness from the wiring to the stress transmission portion.
  • a groove may be formed in the stress relaxation unit outside the stress transmission unit. The formation of the groove facilitates the deformation of the stress relieving portion and absorbs the stress from the stress transmitting portion.
  • a space may be formed in the stress relieving portion between a portion that contacts on the wiring and a portion that contacts below the stress transmitting portion. This makes it easier for the stress relieving part to deform and to absorb the stress from the stress transmitting part.
  • the stress relaxation portion having such a space has a thickness from the wiring to the stress transmission portion. It may be formed by etching only from the outside of the stress transmitting portion to the lower portion after forming the stress transmitting portion.
  • the present invention may include an auxiliary transmission unit interposed between at least a root outer periphery of the external electrode and the stress relieving unit, and transmitting stress from the external electrode to the stress relieving unit.
  • the auxiliary transmission unit may be formed from a material that can be used as the stress relaxation unit.
  • the stress relaxation section has a first stress relaxation layer, and a second stress relaxation layer formed on the first stress relaxation layer,
  • the wiring is provided between the first and second stress relaxation layers,
  • connection portion is provided to penetrate the second stress relaxation layer
  • the stress transmission section may be formed integrally with the connection section on the second stress relaxation layer.
  • connection portion transmits the vertical stress to the first stress relieving layer. Further, the stress transmitting section transmits the stress to the second stress relaxation layer. Thus, the stress is relieved at two points.
  • the stress relaxation section has a first stress relaxation layer, and a second stress relaxation layer formed on the first stress relaxation layer,
  • the wiring is provided between the first and second stress relaxation layers,
  • connection portion is provided to penetrate the second stress relaxation layer
  • a first transmission portion formed integrally with the connection portion between the first and second stress relaxation layers; and a stress transmission portion formed on the connection portion on the second stress relaxation layer. And a second transmission unit formed integrally.
  • connection portion transmits the vertical stress to the first stress relieving layer. Further, the stress is transmitted to the first stress relaxation layer also from the first transmission portion of the stress transmission portion. Further, the stress transmitting portion has a second stress transmitting portion, and the second stress transmitting portion has a second stress transmitting portion. The transmitting unit transmits the stress to the second stress relieving layer. Thus, the stress is reduced at three points. -Here, it is preferable that the second transmitting section transmits the stress to the second stress relieving layer in an area larger than that of the first transmitting section.
  • the second transmitting section transmits a large stress
  • the stress transmitted by the first transmitting section is relatively small.
  • the first transmitting portion is close to a direct contact portion between the connecting portion and the wiring, so that the stress transmitted from the first transmitting portion is reduced so that the influence on the contact portion is reduced. be able to.
  • the stress transmitting portion is provided in a non-contact state with respect to the connection portion.
  • the stress transmitting portion does not transmit the stress to the direct contact portion between the connection portion and the wiring.
  • the stress relieving unit may include a separating unit that prevents transmission of stress between a supporting region that supports the stress transmitting unit and a connecting region where the connecting unit is formed.
  • the stress transmitted from the stress transmitting portion to the support region of the stress relieving portion is not transmitted to the connection region due to the provision of the separating portion. Therefore, no stress is transmitted from the stress transmitting section to the connecting section via the stress relaxing section.
  • the separation portion for example, a groove is used.
  • the wiring preferably has a bent portion forming a hollow space between the wiring and the semiconductor element.
  • the wiring can be freely deformed at the bent portion, so that the stress can be absorbed most.
  • a gel material may be injected into the hollow space to protect the bent portion.
  • the stress relaxation portion has a first stress relaxation layer and a second stress relaxation layer formed on the first stress relaxation layer,
  • the wiring includes: a first wiring portion formed below the first stress relaxation layer; and a second wiring portion formed between the first and second stress relaxation layers.
  • connection portion penetrates the first stress relaxation layer and connects the first and second wiring portions.
  • the first and second wiring connection portions are provided at positions shifted in a plane
  • the wiring may be drawn out from the external electrode in a direction substantially perpendicular to a direction in which the stress is generated.
  • the direction in which the stress is generated and the direction in which the wiring is arranged cross at a substantially right angle. Then, it is possible to prevent the wiring from being pulled and cut in the direction in which the wiring is provided.
  • the stress transmission unit may be formed at an outer peripheral position of the connection unit.
  • the stress transmission portion transmits the stress at the outer peripheral position of the connection portion between the external electrode and the wiring, so that the stress can be transmitted over a large area.
  • the electronic component according to the present invention is provided on the electronic element, an external electrode for connection to the outside, a wiring for electrically connecting the electronic element to the external electrode, and the electronic element.
  • a plurality of electronic elements are integrally formed on a substrate.
  • the method for manufacturing a semiconductor device includes: a step of forming an electrode on the layer 18; and a step of providing a stress relaxation portion on the layer 8 avoiding the electrode.
  • the wafer is cut and individual semiconductor devices are obtained. Therefore, since the stress relaxation layer, the wiring, and the external electrodes for many semiconductor devices can be simultaneously formed, the manufacturing process can be simplified.
  • the step of forming the stress relaxation portion is performed after the step of forming the wiring
  • a step of forming a groove by etching on the stress relaxation portion outside the stress transmission portion may be included.
  • the formation of the groove facilitates the deformation of the stress relieving portion and facilitates the absorption of the stress from the stress transmitting portion.
  • the step of forming the stress relaxation portion is performed after the step of forming the wiring
  • the method may include a step of etching the stress relieving portion to a position below the stress transmitting portion.
  • the stress relief part has a part that contacts on the wiring and a part under the stress transmission part. A space is formed between the contacting part and. Then, the stress relieving portion is easily deformed, and the stress from the stress transmitting portion is easily absorbed.
  • a material that can be used as the stress relaxation portion is provided from above the stress relaxation portion to at least the outer periphery of the external electrode, and the auxiliary transmission portion is provided.
  • a forming step may be included.
  • the auxiliary transmission portion When the auxiliary transmission portion is formed in this way, the stress from the external electrode is transmitted to the stress relieving portion by the auxiliary transmission portion, so that concentration of stress between the external electrode and the stress transmission portion can be prevented.
  • a circuit board according to the present invention includes: the semiconductor device described above; and a substrate on which a desired wiring pattern is formed. External electrodes of the semiconductor device are connected to the wiring pattern.
  • An electronic device according to the present invention has this circuit board.
  • FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment
  • FIG. 2 is a diagram illustrating a semiconductor device according to a second embodiment
  • FIG. 3 is a diagram illustrating a semiconductor device according to the third embodiment.
  • 4A and 4B are diagrams illustrating a semiconductor device according to a fourth embodiment
  • FIG. 5 is a diagram illustrating a semiconductor device according to a fifth embodiment
  • FIG. FIG. 7 is a diagram illustrating a semiconductor device according to a sixth embodiment
  • FIG. 7 is a diagram illustrating a semiconductor device according to a seventh embodiment
  • FIG. 8 is a diagram illustrating a semiconductor device according to an eighth embodiment.
  • FIG. 9 is a diagram showing a semiconductor device according to the ninth embodiment, FIG.
  • FIGS. 11A and 11B are diagrams showing a semiconductor device according to the tenth embodiment
  • FIGS. 11A and 11B are diagrams illustrating a semiconductor device according to the first embodiment
  • FIGS. 128 and 128 are diagrams illustrating a semiconductor device according to the first embodiment
  • FIG. 13 is a diagram showing the semiconductor device according to the thirteenth embodiment
  • FIG. 14 is a diagram showing the semiconductor device according to the fourteenth embodiment
  • FIG. 15 is a diagram showing the fifteenth embodiment.
  • FIG. 16 is a diagram illustrating a semiconductor device according to an embodiment.
  • FIG. 16 is a diagram illustrating a semiconductor device according to a sixteenth embodiment.
  • FIGS. 17A to 17E are diagrams illustrating a semiconductor device according to the present invention.
  • FIGS. 17A to 17E are diagrams illustrating a semiconductor device according to the present invention.
  • FIGS. 17A to 17E are diagrams illustrating a semiconductor device according to the present invention.
  • FIGS. 17A to 17E are diagram
  • FIGS. 18A to 18C are diagrams showing a manufacturing process of a semiconductor device according to the present invention
  • FIG. 19 is a diagram showing a CSP type semiconductor device.
  • FIG. 20 is a diagram illustrating a circuit board on which a semiconductor device manufactured by applying the method according to the present invention is mounted
  • FIG. 21 is a diagram illustrating a circuit board manufactured by applying the method according to the present invention.
  • FIG. 9 is a diagram illustrating an electronic apparatus including a circuit board on which a semiconductor device is mounted.
  • each drawing is partially enlarged for easy understanding. Particularly, in the following description, the description is made on the assumption that one semiconductor device is finally formed into individual pieces. Therefore, there are some differences in terms and shapes used from actual ones.
  • the portion described as a semiconductor chip does not only refer to an individual piece (that is, a chip shape) as it means, but may also refer to a wafer shape that is not an individual piece. .
  • the semiconductor chip referred to here only needs to have a predetermined circuit that can be used even if it is separated on a base substrate (for example, made of silicon). Whether it is separated into individual pieces or integrated with it. It is not necessary to specifically limit.
  • a base substrate for example, made of silicon
  • FIG. 1 is a sectional view showing the semiconductor device according to the first embodiment.
  • the semiconductor device 10 shown in the figure has a stress relaxation layer 16 and a wiring 18 formed thereon. Specifically, a stress relaxation layer 16 is formed on the semiconductor chip 12 so as to avoid the electrode 14, and a wiring 18 is formed from the electrode 14 to the stress relaxation layer 16.
  • the stress relaxation layer 16 is made of a photosensitive polyimide resin, and when the semiconductor device 10 is mounted on a substrate (not shown), the difference in thermal expansion coefficient between the semiconductor chip 12 and the substrate is obtained. This is to reduce the stress caused by the above.
  • polyimide resin has an insulating property to the wiring 18 and can protect the surface. Also has heat resistance when melting.
  • the polyimide resins those having a low Young's modulus (for example, an off-line polyimide resin or BCB manufactured by Dow Chemical Co., Ltd.) are preferably used. Particularly, when the Young's modulus is about 20 kg / mm 2 or less, It is preferable that there is.
  • the thickness is preferably about 1 to 100 / m.
  • a thickness of about 10 ⁇ m is sufficient.
  • a material having a low Young's modulus and capable of acting as a stress relieving material such as a silicone-modified polyimide resin, an epoxy resin, or a silicon-modified epoxy resin, can be used.
  • a non-photosensitive resin When a non-photosensitive resin is used, a predetermined pattern may be formed in a photo etching step in combination with another resist.
  • the wiring 18 is made of chrome (Cr).
  • Cr chrome
  • Cr chromium
  • Titanium is also preferable from the viewpoint of adhesion to polyimide. In the case where titanium is used for the wiring 18, two or more layers may be formed by combining titanium and the other metals. wiring
  • the film 18 is formed by a method such as sputtering, plating, or a combination thereof, and forms a predetermined pattern by photoetching.
  • the material of the stress relaxation layer and the material of the wiring described in the examples here can be appropriately selected from those of the first embodiment in any form after the second embodiment.
  • a solder ball (external electrode) 20 is provided on the wiring 18. Specifically, a stress transmission part 22 is provided on the wiring 18, a pedestal 24 is provided on the stress transmission part 22, and a solder ball 20 is provided on the pedestal 24. Have been.
  • the stress transmitting part 22 and the pedestal 24 are formed by copper plating, and the solder ball 20 It consists of a ball-shaped solder more than a ball.
  • the stress transmitting portion 22 and the pedestal 24 are preferably formed of the same metal as the material used for the wiring 18.
  • the characteristic of this embodiment is that, as shown in FIG. 1, the relationship between the width d of the base end 24 a of the pedestal 24 and the stress transmitting portion 22 and the width D of the stress transmitting portion 22 is shown. Is that d ⁇ D.
  • the base end 24 a of the pedestal 24 is a part (connecting portion) of a member for electrically connecting the solder ball (external electrode) 20 and the wiring 18, and has an outer periphery thereof.
  • the stress transmission part 22 extends integrally to the position. By forming such a stress transmitting portion 22, the solder ball 20 is supported on the stress relieving layer 16 with a relatively large width D.
  • Such a wide stress transmitting portion 22 is effective in transmitting stress. That is, due to the difference in the thermal expansion coefficient between the mounting substrate and the semiconductor chip 12, for example, when heat is applied to the substrate and the semiconductor device mounted on the substrate, a stress that bends the semiconductor chip 12 is generated. . This stress acts as a force to fall around the center of the solder ball 20 as an axis. According to the present embodiment, the solder ball 20 is supported by the stress relieving layer 16 by the stress transmitting portion 22 having the relatively large width D. Therefore, the stress that tends to knock down the solder balls 20 is transmitted to the stress relaxation layer 16 over a large area, and the stress relaxation layer 16 can absorb a large stress.
  • the effect of the stress transmission is the same as that shown in the first embodiment in the second and subsequent embodiments.
  • a wiring protection layer such as a solder resist as the outermost layer in order to prevent corrosion of the wiring.
  • FIG. 2 is a cross-sectional view illustrating a semiconductor device according to the second embodiment.
  • a wiring 38 is formed below a stress relaxation layer 36. More specifically, a wiring 38 is formed from the electrode 34 on the semiconductor chip 32 via an oxide film (not shown) as an insulating layer, and a stress relaxation layer 36 is formed thereon. I have.
  • the wiring 38 is made of chrome (Cr).
  • a hole 36a is formed in the stress relaxation layer 36 by photolithography. In the region of the hole 36a, the wiring 38 is not covered with the stress relaxation layer 36. In other words, the hole 36a is formed such that the wiring 38 is located immediately below the hole 36a.
  • a chromium (Cr) layer 42 and a copper (Cu) layer 44 are formed by sputtering over the wiring 38, the inner peripheral surface forming the hole 36a, and the opening end. That is, the chromium (Cr) layer 42 and the copper (Cu) layer 44 are formed so as to penetrate the stress relaxation layer 36. In addition, the chromium (Cr) layer 42 and the copper (Cu) layer 44 have a relatively wide width at the opening end.
  • a pedestal 46 made of copper (Cu) is formed on the copper (Cu) layer 44, and a solder ball 40 is formed on the pedestal 46.
  • the solder ball 40 is electrically connected to the electrode 34 via the ground wiring 38, the copper layer 44, the chrome layer 42, and the pedestal 46.
  • the stress transmitting portion 48 formed from at least a part of the chrome ( ⁇ ) layer 42, the copper (Cu) layer 44 and the pedestal 46.
  • the stress from the solder ball 40 is transmitted to the stress relaxation layer 36.
  • connection part 38 a is a part of the chrome (Cr) layer 42, and is a part of a member for electrically connecting the solder ball (external electrode) 40 and the wiring 38. It is.
  • the stress transmitting portion 48 is provided including the flange portion 48a, that is, the projecting portion. Therefore, the stress transmitting portion 48 can transmit the stress acting to tilt around the center of the solder ball 40 to the stress relieving layer 36 over a wide area. The larger the area of the stress transmitting portion 48 is, the more effective it is.
  • the stress transmitting portion 48 is arranged at a position different from the height of the connecting portion 38 a for the wiring 38, and the connecting portion 38 a and the wiring 38 are hard. Since it is arranged on the oxide film, the generated stress is absorbed by the stress relaxation layer 36. Therefore, it is difficult for the stress to be transmitted to the connecting portion 38a, and it is difficult for the stress to be transmitted to the wiring 38, so that cracks can be prevented. (Third embodiment)
  • FIG. 3 is a sectional view showing a semiconductor device according to a third embodiment.
  • the semiconductor device 31 shown in the figure has a structure in which an auxiliary transmission layer 33 is formed on the stress relaxation layer 36 of the semiconductor device 30 shown in FIG.
  • the connection portion 38a is a part of the chrome (Cr) layer 42, and is a member of a member for electrically connecting the solder ball (external electrode) 40 and the wiring 38. Department.
  • the auxiliary transmission layer 33 is formed in contact with at least the root periphery of the solder ball 40. Therefore, the stress is transmitted from the solder balls 40 to the stress relaxation layer 36 via the auxiliary transmission layer 33. This disperses the stress and concentrates the stress between the solder ball 40 and the stress transmitting portion 48, particularly, at the joint between the pedestal 46 and the copper (Cu) layer 44. Can be avoided.
  • the stress transmitting portion 48 is formed of at least a part of the chromium (Cr) layer 42, the copper (Cu) layer 44, and the pedestal 46.
  • the auxiliary transmission layer 33 is made of a resin that can be used as the stress relieving layer 36, and its thickness depends on the flexibility (Young's modulus) of the resin itself and the magnitude of the stress required for transmission. I can decide. That is, when a soft resin is used, a large stress can be transmitted by forming the auxiliary transmission layer 33 thick. When a relatively hard resin is used, forming the auxiliary transmission layer 33 thin can prevent the transmitted stress from becoming too large.
  • the auxiliary transmission layer 33 can be formed by spin coating after the formation of the solder ball 40.
  • a resin layer is formed on the stress relaxing layer 36, and the resin layer is formed on the stress transmitting portions 48.
  • a solder ball 40 may be provided by forming an opening in the hole. In this case, the opening can be formed by applying photolithography technology or etching (dry or wet) technology.
  • FIG. 4A and 4B are cross-sectional views illustrating a semiconductor device according to the fourth embodiment.
  • FIG. 4A is a cross-sectional view taken along the line IV-IV of FIG. 4B.
  • the semiconductor device 37 shown in these figures is the same as the semiconductor device 30 shown in FIG. 2 except that a groove 35 is formed in the stress relaxation layer 36.
  • FIG. 2 and FIG. 4A are different in the cross-sectional position.
  • the connection portion 38a is a part of a member that electrically connects the solder ball (external electrode) 40 and the wiring 38 (see FIG. 2).
  • the groove 35 is formed in a portion of the stress relieving layer 36 located outside the stress transmitting portion 48.
  • the stress relieving layer 36 is more easily deformed on the stress transmitting portion 48 side than the groove 35. This makes it easier for the stress relieving layer 36 to absorb the stress.
  • the groove 35 when the material constituting the stress absorbing layer 36 has low flexibility (high Young's modulus), it is possible to use a material having high flexibility (low Young's modulus). Equivalent stress relaxation force can be obtained. If the above processing is further performed using a material having high flexibility, stress can be further alleviated. The same applies to fifth and sixth embodiments to be described later.
  • the groove 35 is formed in the direction in which stress is applied from the stress transmitting portion 48 to the stress relieving layer 36 (the direction indicated by the arrow in FIG. 4B). Therefore, the stress relaxation force is increased in the direction in which the stress is applied.
  • the position at which the groove 35 is formed is not limited to the position shown in FIGS. 4A and 4B. C
  • the groove 35 may be moved in the direction in which stress is applied from the stress transmitting portion 48 to the stress relieving layer 36 ( It may be formed on the side in a direction different from the direction indicated by the arrow in FIG. 4B) or may be formed so as to surround the stress transmitting portion 48.
  • FIG. 5 is a cross-sectional view illustrating a semiconductor device according to the fifth embodiment.
  • the semiconductor device 39 shown in the figure is obtained by etching the stress relaxation layer 36 of the semiconductor device 30 shown in FIG. That is, the power relaxation layer 41 of the semiconductor device 39 is formed thinner than the stress relaxation layer 36 shown in FIG.
  • a space 43 is formed between a portion of the stress transmitting portion 48 that contacts below the flange portion 48a and a portion that contacts on the wiring 38. That is, the stress relaxation layer 41 is formed so as to be constricted below the brim portion 48 a of the stress transmission portion 48.
  • the constricted shape may be a round shape or a tapered shape.
  • connection portion 38a is a part of a member that electrically connects the solder ball (external electrode) 40 and the wiring 38.
  • the stress relaxation layer 41 is easily deformed. This makes it easier for the stress relieving layer 41 to absorb the stress.
  • the space 43 can be formed by performing isotropic dry etching on the stress relaxation layer 36 shown in FIG. In other words, according to the isotropic dry etching, the etching rates in the horizontal direction and the depth direction are almost equal, and therefore, as shown in FIG. 5, the constriction under the brim portion 48 a of the stress transmitting portion 48 is performed. Etching can be performed in different shapes. Thereby, the space 43 can be formed.
  • FIG. 6 is a cross-sectional view illustrating a semiconductor device according to the sixth embodiment.
  • the semiconductor device 45 shown in the same figure is obtained by adding an auxiliary transmission section 47 to the semiconductor device 39 shown in FIG.
  • the auxiliary transmission portion 47 is formed on the outer periphery of the solder ball 40 continuously from the stress relaxation layer 41.
  • the auxiliary transmission portion 47 is interposed between at least the outer periphery of the solder ball 40 and the stress relaxation layer 41.
  • the semiconductor device 45 having such an auxiliary transmission section 47 has the same structure as that of the fifth embodiment after forming the stress relaxation layer 36 and the auxiliary transmission layer 33 as shown in FIG. It can be manufactured by performing etching by a method.
  • connection portion 38-a is a part of a member that electrically connects the solder ball (external electrode) 40 and the wiring 38.
  • FIG. 7 is a cross-sectional view illustrating a semiconductor device according to a seventh embodiment.
  • the seventh embodiment has the features of both the first and second embodiments.
  • a semiconductor device 50 is such that a wiring 58 is formed between first and second stress relaxation layers 56 and 57. Specifically, a first stress relieving layer 56 is formed on the semiconductor chip 52 avoiding the electrode 54, and a wiring 58 is formed from the electrode 54 to the stress relieving layer 56. .
  • This configuration is the same as in the first embodiment.
  • a second stress relaxation layer 57 is formed on the wiring 58.
  • the second stress relieving layer 57 may be provided with a thickness in the same range as the first stress relieving layer 56 described above.
  • a hole 57 a is formed in the stress relaxation layer 57, and a chromium (Cr) layer 62 and a copper (Cu) layer 64 are formed so as to penetrate the stress relaxation layer 57. Have been.
  • the wiring 18 described in the first embodiment may be used instead.
  • the chromium (Cr) layer 62 and the copper (Cu) layer 64 are widened with a relatively wide width.
  • a pedestal 66 is formed on the copper (Cu) layer 64, and a solder ball 60 is formed on the pedestal 66.
  • a second portion is formed from a stress transmitting portion 68 formed by a part of the chrome (Cr) layer 62, the copper (Cu) layer 64 and the pedestal 66.
  • the stress from the solder ball 60 is transmitted to the stress relaxation layer 57.
  • the stress transmitting portion 68 is provided at an outer peripheral position than the connecting portion 58a.
  • the connecting portion 58 a is a part of the chrome (Cr) layer 62, and is a part of a member for electrically connecting the solder ball (external electrode) 60 and the wiring 58. It is.
  • the stress in the vertical direction from the solder ball 60 is equal to the connection portion 58
  • the light is transmitted to and absorbed by the first stress relaxation layer 56 via a, and is transmitted to and absorbed by the second stress relaxation layer 5-7 via the stress transmission portion 68.
  • the second stress relaxation layer 57 also serves as a protective film for the wiring 58 and the semiconductor chip 52.
  • groove 35 and the constricted shape of the stress relaxation layer 41 or the auxiliary transmission portion 47 of the fourth to sixth embodiments may be applied to the second stress relaxation layer 57 of the present embodiment.
  • FIG. 8 is a sectional view showing a semiconductor device according to the eighth embodiment.
  • the semiconductor device 51 shown in the figure has a structure in which an auxiliary transmission layer 53 is formed on the first stress relaxation layer 57 of the semiconductor device 50 shown in FIG.
  • the connection portion 58 a is a part of a member for electrically connecting the solder ball (external electrode) 60 and the wiring 58.
  • the auxiliary transmission layer 53 is formed in contact with at least the root outer periphery of the solder ball 60. Therefore, the stress is transmitted from the solder ball 60 to the stress relaxation layer 57 via the auxiliary transmission layer 53. By doing so, the stress is dispersed, and it is possible to prevent the stress from being concentrated on the joint between the solder ball 60 and the stress transmitting portion 68.
  • auxiliary transmission layer 53 Note that the material and forming method of the auxiliary transmission layer 53 are the same as in the third embodiment, and a description thereof will be omitted.
  • FIG. 9 is a sectional view showing a semiconductor device according to the ninth embodiment.
  • the ninth embodiment is a modification of the seventh embodiment.
  • a semiconductor device 70 is such that a wiring 78 is formed between first and second stress relaxation layers 76 and 77. More specifically, a first stress relieving layer 76 is formed on the semiconductor chip 72 avoiding the electrode 74, and a wiring 78 is formed from the electrode 74 to the stress relieving layer ⁇ 6. .
  • a second stress relaxation layer 77 is formed on the wiring 78.
  • the copper (CU) layer 82 by sputtering, the copper (Cu) layer 84 by sputtering, the copper (Cu) layer 86 by sputtering, and the plating A pedestal 88 is formed.
  • a solder ball 80 is formed on the base 88.
  • the copper (Cu) layer 82 and the copper (Cu) layer 84 have larger areas than the base 88 a of the pedestal 88 and the copper (Cu) layer 86.
  • the stress transmitting portion corresponding to the outer peripheral position of the base end portion 88a in the copper (Cu) layer 82 and the copper (Cu) layer 84.
  • the stress transmitting portion 89 transmits the stress from the solder ball 80 to the first stress relaxation layer 76.
  • a part of the stress transmitting portion 89 (the contact portion with the base end portion 88a) is formed between a solder ball (external electrode) 80 and the wiring 78 by a portion of a member for electrically connecting the both. Department).
  • the first stress relaxing layer 76 since the stress transmitting portion 89 is formed at the outer peripheral position of the base end portion 88a for electrically connecting the solder ball 80 and the wiring 78, the first stress relaxing layer 76 has a large area. It can transmit stress. In the present embodiment, the stress can be absorbed by the second stress relaxation layer 77 even if the first stress relaxation layer 76 is omitted.
  • a stress transmitting portion 87 similar to the stress transmitting portion 68 (see FIG. 7) of the seventh embodiment is further formed, and the same operation and effect are achieved.
  • FIG. 10 is a sectional view showing a semiconductor device according to the tenth embodiment.
  • the tenth embodiment is a modification of the ninth embodiment. Therefore, only the difference from the ninth embodiment will be described.
  • the copper (Cu) layer 92 and the copper (Cu) layer 93 formed on the wiring 91 are smaller than the stress transmitting portion 94. Therefore, although the stress which tries to incline the solder ball 95 is transmitted from the stress transmitting portion 94, it is difficult to transmit from the copper (Cu) layer 92 and the copper (Cu) layer 93. And the copper (Cu) layer
  • the 92 and the copper (Cu) layer 93 do not function as a stress transmitting section, stress is hardly transmitted to the wiring 91. By doing so, disconnection of the wiring 91 can be prevented.
  • a part of the stress transmitting part 94 is a part (connecting part) of a member for electrically connecting the solder ball (external electrode) 95 and the wiring 91.
  • First Embodiment-FIGS. 11A and 11B are views showing a semiconductor device according to a first embodiment.
  • FIG. 11B is a plan view of FIG. 11A taken along the line XI-XI.
  • solder balls 114 are supported by the stress transmitting portions 112 at positions not in contact with the electrical connection portions 110.
  • a wiring 106 is formed on an oxide film 104 formed on the semiconductor chip 102.
  • the wiring 106 electrically connects the pad 106 a located at the center of the solder ball 114 to the electrode 108.
  • the wiring 106 is formed in a direction perpendicular to the direction of the stress (indicated by the arrow in FIG. 11B) caused by the difference in thermal expansion coefficient between the mounting substrate and the semiconductor device 100. Extending from. Therefore, even if a stress is applied to the wiring 106, no force is applied in the extending direction in the vicinity of the node 106 a, so that it is difficult to disconnect.
  • a stress relaxation layer 118 is formed on the wiring 106.
  • a hole is formed in the stress relaxation layer 118, and the connecting portion 110 electrically connects the pad 106a to the solder ball 114. It is formed so that.
  • the connecting portion 110 is a part of a member for electrically connecting the solder ball (external electrode) 114 and the wiring 106.
  • a plurality of stress transmitting portions 112 are provided between the oxide film 104 and the solder ball 114 at the outer peripheral position and the non-contact position of the connecting portion 110. For this reason, a plurality of holes are formed in the stress relaxation layer 118.
  • the connecting portion 110 and the stress transmitting portion 112 are formed continuously as projections projecting downward from a pedestal 116 receiving the solder balls 114.
  • solder ball 114 is electrically connected to the wiring 106 at the center position by the connecting portion 110.
  • a stress transmitting portion 112 is provided at an outer peripheral position of the connecting portion 110 and at a non-contact position. Therefore, since it is in a non-contact state, it is difficult to transmit the effect of the stress transmitted by the stress transmitting portion 112 to the connecting portion 110, so that the Disconnection can be prevented by not transmitting stress to the line 106.
  • the pedestal 1 16 is partially in contact with the stress relaxation layer 1 18.
  • the contact portion 116a located on the outer periphery of the stress transmitting portion 110 transmits and absorbs stress to the stress relieving layer 118.
  • FIGS. 12A and 12B are views showing the semiconductor device according to the 12th embodiment.
  • FIG. 12B is a plan view of the XI I—XI I position of FIG. 12A.
  • the 12th embodiment is a modification of the above-described 11th embodiment. Therefore, differences from the first embodiment will be described.
  • the semiconductor device 120 has first and second stress relaxation layers 122 and 124.
  • the wirings 126 are formed on the first stress relaxation layers 122, and the stress transmitting portions 128 are formed on the first stress relaxation layers 124. Therefore, the stress from the solder ball 130 is transmitted from the stress transmission section 128 to the first stress relaxation layer 122 and absorbed.
  • the connection section 132 formed on the pad 126a has the same configuration as the connection section 110 shown in FIG. That is, the connection portion 132 is a part of a member that electrically connects the solder ball (external electrode) 130 and the wiring 126.
  • the stress is relieved by the first stress relieving layer 122 via the stress transmitting portion 128. Therefore, the pedestal 134 is formed in a brim-like shape at the outer peripheral position of the stress transmitting portion 128, and the contact portion with the second stress relaxation layer 124 is omitted.
  • a contact portion may be provided as in the eleventh embodiment.
  • FIG. 13 is a diagram illustrating the semiconductor device according to the thirteenth embodiment.
  • the thirteenth embodiment is a modification of the above-described eleventh embodiment or the twelfth embodiment.
  • the semiconductor device 140 shown in FIG. 13 has a cylindrical stress transmitting portion 142 instead of the plurality of columnar stress transmitting portions 112 shown in FIGS. 11A and 11B.
  • the stress transmitting portion 144 is partially cut out to introduce the wiring 144 inside, so that the stress transmitting portion 144 does not contact the wiring 144. With such a stress transmitting part 1 4 2
  • the same operation and effect as the eleventh embodiment can be achieved.
  • connection portion for electrically connecting the solder ball (external electrode) and the wiring is the same as in the 12th embodiment.
  • FIG. 14 is a diagram illustrating the semiconductor device according to the fourteenth embodiment. Also in the semiconductor device 150 shown in the figure, the first stress relaxation layer 154 is formed on the semiconductor chip 152. However, a substantially ring-shaped groove 156 is formed in the stress relaxation layer 154. Then, an island portion 158 partitioned by the groove 156 is formed. Further, a wiring 159 is formed so as to reach the island portion 158. More specifically, the groove 156 has a C-shape to form the wiring 159.
  • a second stress relaxation layer 160 is formed on the first stress relaxation layer 154.
  • a hole 160a extending to the outside of the groove 156 is formed.
  • a pedestal 162 is provided on the wiring 159 formed on the substrate and above the substrate via a metal thin film formed by a sputter ring.
  • the base 16 2 is provided with a solder ball 16 4.
  • the groove portion 156 separates the island portion 158 from the region that receives the stress from the solder ball 164. Therefore, stress is not easily transmitted to the wiring 159, and disconnection can be prevented.
  • connection part which is a part of a member for electrically connecting the solder ball (external electrode) and the wiring is the same as in the 12th embodiment.
  • FIG. 15 is a diagram illustrating the semiconductor device according to the fifteenth embodiment.
  • the semiconductor device 170 shown in the figure is the same as the above-described embodiment in that a bump 174 is provided on the stress relieving layer 172 to absorb stress.
  • the feature of the present embodiment is that the wiring 176 has a bent portion 180 forming a hollow space between the wiring 176 and the semiconductor chip 178, and the gel material 182 is injected into the hollow space. is there. Note that the gel material 18 2 may be omitted because it is injected for reinforcement.
  • the wiring 176 is preferably made of gold from the viewpoint of extensibility.
  • a resist is deposited so as to outline the bent portion 180, a wiring 176 is formed thereon, and then the resist is dry-etched or wet-etched. It may be removed by etching. Note that a material other than a resist can be used as long as etching is possible.
  • a wiring protection layer such as a solder resist as the outermost layer in order to prevent wiring corrosion and the like.
  • connection part which is a part of a member for electrically connecting a solder ball (external electrode) and a wiring is formed by the first and second parts. This is the same as the embodiment.
  • FIG. 16 is a diagram illustrating the semiconductor device according to the sixteenth embodiment.
  • the semiconductor device 190 shown in the figure includes a first wiring 194 formed on the semiconductor chip 192 and a first stress relaxation layer 1 formed on the wiring 194. And a second wiring 198 formed on the stress relaxation layer 196.
  • a hole is formed in the first stress relaxation layer 1996 on the first wiring 1994, and a hole is formed from the first wiring 1994 to the first stress relaxation layer 1996.
  • a second wiring 198 is formed.
  • a copper (Cu) layer 200 formed by plating is provided on the second wiring 198, and a second stress relaxation layer 2 is provided on the copper (Cu) layer 200. 0 2 is formed. Also, a hole 202 a is formed in the second stress relaxation layer 202 on the copper (Cu) layer 200. Then, bumps 204 are provided on the copper (Cu) layer 200. Note that a part of the bump 204 comes into contact with the second stress relaxation layer 202 so that stress can be transmitted.
  • the connection portion 206 of the first and second wires 194, 198, and the connection portion 208 of the second wire 198, and the bump 2.04, And are arranged at positions shifted from each other in a plane.
  • connection portion 206 refers to a portion where the first and second wires 194 and 198 are in contact with each other, and the connection portion 208 corresponds to the second wire 198 and the bumps 204. Refers to the part that contacts.
  • the connecting portions 206 and 208 form a part of a member for electrically connecting the wiring 194 and the bump (external electrode) 204.
  • FIG. 17A to FIG. 18C are views showing the method for manufacturing the semiconductor device according to the present embodiment.
  • an electrode 302 and other elements are formed on the wafer 300 until the state before dicing is performed by a known technique (see FIG. 17A).
  • the electrode 302 is formed of aluminum.
  • an aluminum alloy-based material for example, aluminum silicon-aluminum silicon copper or the like
  • a copper-based material may be used.
  • a passivation film (not shown) made of an oxide film or the like is formed on the surface of wafer 300 to prevent a chemical change.
  • the passivation film is formed not only to avoid the electrodes 302 but also to avoid the scribe lines where dicing is performed. By not forming the passivation film on the scribe line, it is possible to avoid the generation of dust generated by the passivation film at the time of dicing, and also to prevent the generation of cracks in the passivation film. Subsequently, sputtering is performed using the wafer 300 as an evening target to remove foreign substances on the surface of the wafer 300 (that is, reverse sputtering).
  • a titanium tungsten (TiW) layer 304 and a copper (Cu) layer 303 are formed by sputtering on the entire surface of the wafer 300. I do.
  • the present manufacturing process will be described using an example in which titanium tungsten (TiW) and copper (Cu) are used as the wiring, but the present invention is not limited to this.
  • a copper plating layer 308 is formed on the copper layer 306 by an electric plating method.
  • the thickness of each layer is, for example,
  • Copper plating layer 0.5-5m
  • the degree may be used.
  • the titanium tungsten layer 304, the copper layer 306, and the copper plating layer 308 were subjected to dry etching by applying photolithography technology to perform wiring 3 Form 10
  • a photoresist (not shown) is applied on the copper plating layer 308, prebaked, exposed and developed, washed, dried and postbaked. Then, the copper plating layer 308 and the copper layer 306 are dry-etched and rinsed, and the titanium-tungsten layer 304 is dry-etched. Subsequently, the photoresist is peeled off and washed. Thus, the wiring 310 is formed as shown in FIG. 17B.
  • the wiring 310 is subjected to asshing with O 2 plasma to dehydrate the wafer 300, and then, as shown in FIG. 17C, the entire surface of the wafer 300 is exposed to poly. Apply mid-resin 3 1 2.
  • the polyimide resin 312 becomes a stress relaxation layer in the same manner as the stress relaxation layer 36 shown in FIG.
  • the adhesion between the wiring 310 and the wafer 300 and the polyimide resin 312 is improved.
  • polyimide resin 312 As polyimide resin 312, a resin that has high adhesion with the passive film of wafer 300, low Young's modulus, low water absorption, and large film thickness can be used. Is preferred.
  • the polyimide resin 312 is subjected to steps of prebaking, exposure, drying, development, washing, drying and curing. In this way, as shown in FIG. 17D, holes 3 14 are formed in the polyimide resin 3 12.
  • Polyimide resin 312 is used for wiring 310 and The hole 3 14 is shrunk by drying and curing steps in a state in which the hole 3 14 is in close contact with the wafer 300, and a taper of about 60 to 70 ° is attached to the inner surface of the hole 3 14. Therefore, it is preferable to select the polyimide resin 312 having a tape attached to the inner surface of the hole 314.
  • a titanium tungsten (TiW) layer 316 and a copper (Cu) layer 318 are overlapped on the entire surface of the polyimide resin 312 by sputtering. Form. Then, a copper plating layer 320 is formed on the copper layer 318 by an electric plating method. Note that a titanium (Ti) layer may be formed instead of the titanium sosten layer 316.
  • the thickness of each layer is, for example,
  • Titanium tungsten layer 1 0 0 0 A ( 10-10 m)
  • Copper plating layer 0.5 to 100 ⁇ m
  • the degree may be used.
  • a photoresist is applied on the copper plating layer 320, prebaked, exposed, developed, washed, dried and postbaked, and then the copper plating layer 320 and the copper are plated. Etch layers 3 18. Then, after cleaning, the titanium tungsten layer 316 is etched, and the photoresist is peeled off for cleaning.
  • the stress transmitting portion 3222 is formed on the wiring 310. Then, the stress transmission portion 3 2 2 performs Atsushingu by 0 2 plasma.
  • solder paste 3 2 4 is provided in the stress transmitting section 3 22.
  • the solder paste 3 2 4 can be provided, for example, by screen printing. Also, if the particle size of the solder paste 32 is set to about 25 to 15 m, the removal from the print mask is good. Or solder paste 3 2 4 It may be provided by a method.
  • solder paste 324 is melted through one step of a riff opening to form a solder ball 326 as shown in FIG. 18C by the surface tension. Then, flux cleaning is performed.
  • the process of forming the external terminals to be connected to the mounting board can be performed in the wafer process, and the conventional packaging process, that is, the handling of individual semiconductor chips, is performed for each semiconductor chip. In each case, it is not necessary to perform the inner lead bonding step or the external terminal forming step. Also, when forming the stress relaxation layer, a substrate such as a patterned film is not required. For these reasons, a low-cost and high-quality semiconductor device can be obtained. (Other embodiments)
  • FIG. 19 shows a typical CSP type semiconductor device.
  • wirings 3 are formed from the electrodes 2 of the semiconductor chip 1 toward the center of the active surface 1 a, and each wiring 3 is provided with an external electrode 5. Since all the external electrodes 5 are provided on the stress relieving layer 7, the stress when mounted on a circuit board (not shown) can be relieved.
  • a solder resist layer 8 is formed as a protective film in a region excluding the external electrode 5.
  • the stress relaxation layer 7 is formed at least in a region surrounded by the electrode 12. Note that the electrode 2 indicates a portion connected to the wiring 3. Also, in consideration of securing a region for forming the external electrode 5, although not shown in FIG. 19, the stress relaxation layer 7 is present at a position on the outer periphery of the electrode 2 and the wiring 3 is routed thereover. Alternatively, the external electrode 5 may be provided in the same manner.
  • the electrode 2 is an example of a so-called peripheral electrode type located at the peripheral portion of the semiconductor chip 1, but it is also possible to use an area array type semiconductor chip in which electrodes are formed in a region inside the peripheral region of the semiconductor chip. good.
  • the stress relaxation layer 7 may be formed so as to avoid at least a part of the electrode 2.
  • the external electrode 5 is provided not on the electrode 2 of the semiconductor chip 1 but in the active area of the semiconductor chip 1 (the area where the active elements are formed).
  • the external electrode 5 can be provided in the active area by providing the stress relaxation layer 7 in the active area and further arranging (pulling) the wiring 3 in the active area. That is, pitch conversion can be performed. Therefore, when arranging the external electrode 5, an active area, that is, an area as a constant surface can be provided, and the degree of freedom of the setting position of the external electrode 5 is greatly increased.
  • the external electrodes 5 are provided so as to be arranged in a lattice by bending the wiring 3 at a required position. Since this is not an essential configuration of the present invention, the external electrodes 5 do not necessarily have to be provided so as to be arranged in a grid.
  • the wiring when the external stress applied to the solder ball portion is concentrated on the wiring, the wiring is designed to be curved (or bent) in a plane direction, or in addition to or in addition to this.
  • stress concentration on the wiring can be dispersed.
  • Such a semiconductor device can be manufactured by performing almost all of the steps in a wafer hop process. Specifically, a plurality of electrodes 2 are formed on the wafer, a stress relaxation layer 7 is provided on the wafer 18 avoiding these electrodes 2, and a wiring 3 is formed from the electrodes 2. Thereafter, the wafer is cut into individual pieces to obtain a semiconductor device.
  • a technique for forming a metal thin film such as sputtering or etching can be applied.
  • a solder plating step can be applied to the formation of the external electrodes 5.
  • photolithography for exposing and developing a photosensitive resin can be applied to the formation processing of the stress relaxation layer 7. All of these steps can be performed in a wafer process.
  • the stress relaxation layers 7, the wirings 3, and the external electrodes 5 of many semiconductor devices can be formed at the same time.
  • the manufacturing process can be simplified.
  • FIG. 20 shows a circuit board 100 on which the semiconductor device 110 manufactured by the method according to the above-described embodiment is mounted.
  • an organic substrate such as a glass epoxy substrate is used as the circuit board.
  • Wiring patterns made of, for example, copper are formed on a circuit board so as to form a desired circuit, and these wiring patterns are electrically connected to external electrodes of the semiconductor device by mechanically connecting them.
  • the above-described semiconductor device is provided with a structure for absorbing a strain generated by a difference in thermal expansion with the outside as a stress relaxation portion, even when the semiconductor device is mounted on a circuit board at the time of connection and thereafter. Reliability can be improved.
  • the wiring of the semiconductor device is devised, reliability at the time of connection and after connection can be improved.
  • the mounting area can be reduced to the area mounted with bare chips. For this reason, if this circuit board is used for an electronic device, the size of the electronic device itself can be reduced. Also, more mounting space can be secured within the same area, and higher functionality can be achieved.
  • FIG. 1 As an electronic apparatus including the circuit board 100, a notebook personal computer 1200 is shown in FIG.
  • the present invention can be applied to various electronic components for surface mounting regardless of whether it is an active component or a passive component.
  • Electronic components include, for example, resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, ballys, volumes or fuses.
  • a predetermined electronic element is used in place of the semiconductor element of the above-described embodiment.
  • the stress can be relieved by the stress relieving portion to prevent disconnection of the wiring.
  • the manufacturing method is the same as that of the above-described embodiment, and the description is omitted.

Description

明細書
電子部品、 半導体装置、 これらの製造方法、 回路基板及び電子機器 技術分野
本発明は、 小型の電子部品や形成された最終パッケージサイズがチップ (半導 体素子) サイズに近い半導体装置及びこれらの製造方法並びにこれらを実装した 回路基板及びこの回路基板を有する電子機器に関する。 背景技術
半導体装置の高密度実装を追求すると、 ベアチップ実装が理想的である。 しか しながら、 ベアチップは、 品質の保証及び取り扱いが難しい。 そこで、 チップサ ィズに近いパッケージの C S P (chip scale/si ze package) が開発されている。 このような C S P型の半導体装置では、 半導体チップと実装基板との熱膨張係 数の差による熱応力を緩和することが重要な課題となっている。 特に、 多ピン化 が進むと、 電極からハンダボ一ルまでを接続する配線が必要なので、 熱応力によ つて配線が切断されないようにすることが要求される。
本発明は、 上述したような課題を解決するものであり、 その目的は、 配線を切 断しないように、 熱応力を緩和できる電子部品及び半導体装置並びにこれらの製 造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器を提 供することにある。 発明の開示
本発明に係る半導体装置は、 半導体素子と、 前記半導体素子の領域内に外部と の接続のために設けられた外部電極と、 接続部を介して前記外部電極に接続され て前記半導体素子と前記外部電極とを電気的に接続する配線と、 前記半導体素子 の上に設けられる応力緩和部と、 前記外部電極から前記応力緩和部に対して応力 を伝える応力伝達部と、 を有する。
本発明によれば、 配線によって半導体素子と外部電極とが接続されているので. 外部電極のピッチを必要に応じて変換することができる。 また、 応力伝達部が外 部電極からの応力を応力緩和部に伝達して応力を緩和することができる。
なお、 配線は、 接続部を介して外部電極に接続されている。 ここで、 接続部は、 配線と外部電極との間に別部材として存在する場合のみならず、 配線及び外部電 極の少なくとも一方の一部である場合も含む。 また、 接続部は、 少なくとも配線 及び外部電極の一方に直接的に接触するもののみならず、 いずれにも直接的には 接触しないものも含む。 すなわち、 本発明における接続部は、 配線と外部電極と を電気的に接続する部材の少なくとも一部を指す。
具体的には、 前記配線は、 前記応力緩和部の上に設けられ、 前記応力伝達部は、 前記接続部に設けられてもよい。
これによれば、 配線が応力緩和部の上に設けられるので、 接続部及び応力伝達 部が応力緩和部の上に設けられて、 外部電極からの応力が応力緩和部に伝えられ る。
あるいは、 前記配線は、 前記応力緩和部の下に設けられ、 前記接続部は、 前記 応力緩和部を貫通して設けられ、 前記応力伝達部は、 前記応力緩和部の上におい て前記接続部に一体的に形成されてもよい。
これによれば、 接続部が応力緩和部を貫通しているので、 接続部は応力緩和部 に対して上下方向には応力を伝達しない。 その代わりに、 応力緩和部の上に設け られた応力伝達部が、 応力緩和部に応力を伝える。
前記応力緩和部は、 前記配線から前記応力伝達部に至る厚みで形成されてもよ い。
前記応力緩和部には、 前記応力伝達部の外側に溝が形成されてもよい。 溝が形 成されることで、 応力緩和部が変形しやすくなつて、 応力伝達部からの応力を吸 収しゃすくなる。
前記応力緩和部には、 前記配線上で接触する部位と、 前記応力伝達部下で接触 する部位と、 の間に空間が形成されてもよい。 こうすることで、 応力緩和部が変 形しやすくなつて、 応力伝達部からの応力を吸収しやすくなる。
このような空間を有する応力緩和部は、 前記配線から前記応力伝達部に至る厚 みで形成されてから、 前記応力伝達部の外側から下方に至るまでエッチングされ て形成されてもよい。 - 本発明は、 前記外部電極の少なくとも根本外周と前記応力緩和部との間に介在 し、 前記外部電極からの応力を前記応力緩和部に伝達する補助伝達部を有しても よい。
補助伝達部によって、 外部電極からの応力が応力緩和部に伝達されるので、 外 部電極と応力伝達部との間に応力が集中することを防止できる。
前記補助伝達部は、 前記応力緩和部として利用可能な材料から形成することが できる。
前記応力緩和部は、 第 1の応力緩和層と、 該第 1の応力緩和層の上に形成され る第 2の応力緩和層と、 を有し、
前記配線は、 前記第 1及び第 2の応力緩和層の間に設けられ、
前記接続部は、 前記第 2の応力緩和層を貫通して設けられ、
前記応力伝達部は、 前記第 2の応力緩和層の上において前記接続部に一体的に 形成されてもよい。
これによれば、 接続部は、 第 1の応力緩和層に対して上下方向の応力を伝達す る。 また、 応力伝達部は、 第 2の応力緩和層に対して応力を伝達する。 こうして、 二箇所で応力が緩和される。
前記応力緩和部は、 第 1の応力緩和層と、 該第 1の応力緩和層の上に形成され る第 2の応力緩和層と、 を有し、
前記配線は、 前記第 1及び第 2の応力緩和層の間に設けられ、
前記接続部は、 前記第 2の応力緩和層を貫通して設けられ、
前記応力伝達部は、 前記第 1及び第 2の応力緩和層の間で前記接続部に一体的 に形成される第 1の伝達部と、 前記第 2の応力緩和層の上において前記接続部に 一体的に形成される第 2の伝達部と、 を有してもよい。
これによれば、 接続部は、 第 1の応力緩和層に対して上下方向の応力を伝達す る。 また、 第 1の応力緩和層に対しては、 応力伝達部の第 1の伝達部からも応力 が伝達される。 さらに、 応力伝達部は第 2の応力伝達部を有し、 この第 2の応力 伝達部は第 2の応力緩和層に対して応力を伝達する。 こうして、 三箇所で応力が 緩和される。 - ここで、 前記第 2の伝達部は、 前記第 1の伝達部よりも大きな面積で前記応力 を前記第 2の応力緩和層に伝達することが好ましい。
これによれば、 第 2の伝達部が大きく応力を伝達するので、 第 1の伝達部が伝 達する応力は比較的小さくなる。 ここで、 第 1の伝達部は、 接続部と配線との直 接的な接触部分に近いので、 第 1の伝達部から伝えられる応力を小さく したこと で、 この接触部分に与える影響を小さくすることができる。
前記応力伝達部は、 前記接続部に対して非接触状態で設けられることが好まし い。
こうすることで、 応力伝達部は、 接続部と配線との直接的な接触部分に応力を 伝達しないようになる。
前記応力緩和部は、 前記応力伝達部を支持する支持領域と、 前記接続部が形成 される接続領域と、 の間に応力の伝達を妨げる分離部を有してもよい。
これによれば、 応力伝達部から応力緩和部の支持領域に伝達された応力は、 分 離部が設けられたことで、 接続領域に伝達しないようになっている。 したがって、 応力緩和部を介して応力伝達部から接続部へ応力が伝達することもなくなる。 ここで、 前記分離部としては、 例えば溝が挙げられる。
前記配線は、 前記半導体素子との間に中空空間を形成する屈曲部を有すること が好ましい。
これによれば、 屈曲部において配線は自由に変形できるので、 最も応力を吸収 することができる。
また、 前記中空空間にゲル材料を注入して、 屈曲部を保護してもよい。
前記応力緩和部は、 第 1の応刀緩和層と、 該第 1の応力緩和層の上に形成され る第 2の応力緩和層と、 を有し、
前記配線は、 前記第 1の応力緩和層の下に形成される第 1の配線部と、 前記第 1及び第 2の応力緩和層の間に形成される第 2の配線部と、 を有し、
前記接続部は、 前記第 1の応力緩和層を貫通して前記第 1及び第 2の配線部を 接続する第 1の配線接続部と、 前記第 2の応力緩和層を貫通して前記外部電極と 前記第 2の配線部とを接続する第 2の配線接続部を有し、
前記第 1及び第 2の配線接続部は、 平面的にずれた位置に設けられ、
前記応力伝達部は、 前記第 1及び第 2の応力緩和層の間で前記第 1の配線接続 部に一体的に形成される第 1の伝達部と、 前記第 2の応力緩和層の上において前 記第 2の配線接続部に一体的に形成される第 2の伝達部と、 を有してもよい。 本発明によれば、 第 1及び第 2の配線接続部のそれそれに、 第 1及び第 2の伝 達部が設けられているので、 それそれの配線接続部において、 応力を応力緩和層 に伝達することができる。 また、 第 1及び第 2の配線部に対する第 1の配線接続 部の接触位置と、 外部電極及び第 2の配線部に対する第 2の配線接続部の接触位 置と、 が平面的にずれた位置となっている。 したがって、 一方の接触位置に加え られる応力が、 直接的には、 他方の接触位置に伝わりにく くなつている。 そして、 外部電極から伝えられる応力は、 半導体素子に至る前に緩和されるので、 この半 導体素子に与える影響を減少させることができる。
前記配線は、 前記応力の発生方向に対してほぼ直角方向で、 前記外部電極から 引き出されてもよい。
こうすることで、 応力の発生する方向と、 配線の配設方向とが、 ほぼ直角に交 差する。 そして、 配線が、 その配設方向に引っ張られて切断されることを防止で きる。
前記応力伝達部は、 前記接続部の外周位置に形成されてもよい。
こうすることで、 応力伝達部が、 外部電極と配線との接続部の外周位置で応力 を伝えるので、 大きな面積で応力を伝えることができる。
本発明に係る電子部品は、 電子素子と、 外部との接続のための外部電極と、 前 記電子素子と前記外部電極とを電気的に接続する配線と、 前記電子素子の上に設 けられる応力緩和部と、 前記外部電極と前記配線との電気的な接続部の外周位置 で前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、 を有す る。
本発明に係る電子部品の製造方法は、 基板状に複数の電子素子を一体的に形成 する工程と、
前記基板状の電子素子に電極を形成する工程と、
前記電極を避けて前記基板状の電子素子に応力緩和部を設ける工程と、 前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応 力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する。
本発明に係る半導体装置の製造方法は、 ゥェ一八に電極を形成する工程と、 前記電極を避けて前記ゥエー八に応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応 力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記ゥエーハを個々の個片に切断する工程と、
を有する。
本発明によれば、 ゥエー八に応力緩和層、 配線及び外部電極を形成してから、 ゥエーハが切断されて個々の半導体装置が得られる。 したがって、 たくさんの半 導体装置に対する応力緩和層、 配線及び外部電極の形成を同時に行えるので、 製 造工程を簡略化することができる。
前記応力緩和部の形成工程は、 前記配線の形成工程の後に行われ、
前記ゥエー八の切断工程の前に、 前記応力緩和部における前記応力伝達部の外 側に、 エッチングによって溝を形成する工程を含んでもよい。
溝が形成されることで、 応力緩和部が変形しやすくなつて、 応力伝達部からの 応力を吸収しやすくなる。
前記応力緩和部の形成工程は、 前記配線の形成工程の後に行われ、
前記ゥエーハの切断工程の前に、 前記応力緩和部を、 前記応力伝達部の下方に 至るまでエッチングする工程を含んでもよい。
こうすることで、 応力緩和部には、 配線上で接触する部位と、 応力伝達部下で 接触する部位と、 の間に空間が形成される。 そして、 応力緩和部が変形しやすく なって、 応力伝達部からの応力を吸収しやすくなる。
前記ゥェ一八の切断工程の前に、 前記応力緩和部の上から前記外部電極の少な くとも根本外周に至るまで、 前記応力緩和部として利用可能な材料を設けて、 補 助伝達部を形成する工程を含んでもよい。
こうして、 補助伝達部を形成すると、 補助伝達部によって外部電極からの応力 が応力緩和部に伝達されるので、 外部電極と応力伝達部との間に応力が集中する ことを防止できる。
本発明に係る回路基板は、 上記半導体装置と、 所望の配線パターンが形成され た基板と、 を有し、 前記半導体装置の外部電極が前記配線パターンに接続される。 本発明に係る電子機器は、 この回路基板を有する。 図面の簡単な説明
図 1は、 第 1実施形態に係る半導体装置を示す図であり、 図 2は、 第 2実施形 態に係る半導体装置を示す図であり、 図 3は、 第 3実施形態に係る半導体装置を 示す図であり、 図 4 A及び図 4 Bは、 第 4実施形態に係る半導体装置を示す図で あり、 図 5は、 第 5実施形態に係る半導体装置を示す図であり、 図 6は、 第 6実 施形態に係る半導体装置を示す図であり、 図 7は、 第 7実施形態に係る半導体装 置を示す図であり、 図 8は、 第 8実施形態に係る半導体装置を示す図であり、 図 9は、 第 9実施形態に係る半導体装置を示す図であり、 図 1 0は、 第 1 0実施形 態に係る半導体装置を示す図であり、 図 1 1 A及び図 1 1 Bは、 第 1 1実施形態 に係る半導体装置を示す図であり、 図 1 2八及び図 1 2 8は、 第 1 2実施形態に 係る半導体装置を示す図であり、 図 1 3は、 第 1 3実施形態に係る半導体装置を 示す図であり、 図 1 4は、 第 1 4実施形態に係る半導体装置を示す図であり、 図 1 5は、 第 1 5実施形態に係る半導体装置を示す図であり、 図 1 6は、 第 1 6実 施形態に係る半導体装置を示す図であり、 図 1 7 A〜図 1 7 Eは、 本発明に係る 半導体装置の製造工程を示す図であり、 図 1 8 A〜図 1 8 Cは、 本発明に係る半 導体装置の製造工程を示す図であり、 図 1 9は、 C S P型の半導体装置を示す図 であり、 図 2 0は、 本発明に係る方法を適用して製造された半導体装置を実装し た回路基板を示す図であり、 図 2 1は、 本発明に係る方法を適用して製造された 半導体装置を実装した回路基板を備える電子機器を示す図である。 発明を実施するための最良の形態
以下、 本発明の好適な実施の形態について図面を参照して説明する。 本発明は、 小型の電子部品に適用することができるが、 特に、 半導体装置に適用した例を説 明する。
なお、 各図面は説明を分かりやすくするために一部を拡大して示したものであ る。 特に以下の説明においては、 最終的に個片にしたときの 1つの半導体装置を 想定して説明しているため、 用いている用語や形状等において若干実際と異なる 箇所がある。 半導体チップと記載してある箇所は、 その意味の通り個片 (すなわ ちチップ状) のものを指す場合にとどまらず、 個片になっていないゥェ一ハ状の ものを指す場合もある。 すなわちここでいう半導体チップとはベース基板 (例え ばシリコンからなる) 上に切り離したとしても使える所定の回路が形成されてい れば良く、 切り離されて個片となっているかそれとも一体となっているかについ ては特に限定する必要はない。 また配線等の説明に必要な個所の代表的な箇所の みを取り上げているので、 各図にはその他の箇所に同様のものやその他の構造が 省略されている。
(第 1実施形態)
図 1は、 第 1実施形態に係る半導体装置を示す断面図である。 同図に示す半導 体装置 1 0は、 応力緩和層 1 6と、 この上に形成された配線 1 8と、 を有する。 詳しくは、 半導体チップ 1 2の上に、 電極 1 4を避けて応力緩和層 1 6が形成さ れ、 電極 1 4から応力緩和層 1 6の上にかけて配線 1 8が形成されている。
ここで、 応力緩和層 1 6は、 感光性のポリイミ ド樹脂からなり、 半導体装置 1 0が基板 (図示せず) に実装されたときに、 半導体チップ 1 2と基板との熱膨張 係数の差によって生じる応力を緩和するものである。 また、 ポリイミ ド桔 ί脂は、 配線 1 8に対して絶縁性を有して表面を保護することができ、 ハンダボール 2 0 を溶融するときの耐熱性も有する。 ポリイミ ド樹脂の中でも、 ヤング率が低いも の (例えばォレフィ ン系のポリイミ ド樹脂やダウケミカル社製の B C B等) を用 いることが好ましく、 特にヤング率が 2 0 k g /mm 2 程度以下であることが好 ましい。 応力緩和層 1 6は、 厚いほど応力緩和力が大きくなるが、 1〜 1 0 0 / m程度の厚みとすることが好ましい。 ただし、 ヤング率が 1 0 k g /mm2 程度 のポリイミ ド樹脂を用いた場合には、 1 0〃m程度の厚みで足りる。
あるいは、 応力緩和層 1 6として、 例えばシリコーン変性ポリイミ ド樹脂、 ェ ポキシ樹脂やシリコ一ン変性エポキシ樹脂等、 ャング率が低く応力緩和の働きを 果たせる材質を用いることができる。 非感光性樹脂を用いる場合には、 他のレジ ストと組み合わせて、 フォトエッチング工程で所定のパターンを形成するように すればよい。
配線 1 8は、 クローム ( C r ) からなる。 ここで、 クローム (C r ) は、 応力 緩和層 1 6を構成するポリイミ ド樹脂との密着性が良いことから選択された。 あ るいは、 耐クラック性を考慮すれば、 アルミニウムやアルミシリコン、 アルミ力 ツバ一等のアルミ合金又はカッパ一合金又は銅 (C u ) 又は金のような延展性
(延びる性質) のある金属でもよい。 または、 耐湿性に優れたチタン又はチタン タングステンを選択すれば、 腐食による断線を防止することができる。 チタンは、 ポリイミ ドとの密着性の観点からも好ましい。 なお配線 1 8にチタンを用いる場 合にはチタンと他の上記金属とを組み合わせて 2層以上に形成しても良い。 配線
1 8は、 スパッ夕、 メツキ又はその組み合わせ等の方法で成膜され、 フォトェヅ チングで所定のパ夕一ンを形成する。
なおここで例にあげた応力緩和層の材料及び配線の材料は、 第 2実施形態以降 のあらゆる形態においても第 1実施形態のものを同様に適宜選択して用いること ができる。
配線 1 8の上には、 ハンダボール (外部電極) 2 0が設けられている。 詳しく は、 配線 1 8の上に、 応力伝達部 2 2が設けられ、 この応力伝達部 2 2の上に台 座 2 4が設けられて、 台座 2 4の上にハンダボ一ル 2 0が設けられている。 応力 伝達部 2 2及び台座 2 4は、 銅メツキにより形成され、 ハンダボ一ル 2 0は、 半 球以上のボール状となったハンダからなる。 なお、 応力伝達部 2 2及び台座 2 4 は、 配線 1 8に用いる材料と同じ金属で形成することが好ましい。
本実施形態で特徴的なことは、 図 1に示すように、 台座 2 4における応力伝達 部 2 2との基端部 2 4 aの幅 dと、 応力伝達部 2 2の幅 Dとの関係が、 d < Dと なっていることである。
言い換えると、 台座 2 4の基端部 2 4 aが、 ハンダボ一ル (外部電極) 2 0と 配線 1 8とを電気的に接続する部材の一部 (接続部) となっており、 その外周位 置にまで応力伝達部 2 2は一体的に拡がっている。 このような応力伝達部 2 2を 形成することで、 ハンダボ一ル 2 0は、 比較的広い幅 Dで応力緩和層 1 6上に支 持される。
このような広い幅の応力伝達部 2 2は、 応力の伝達において効果的である。 す なわち、 実装基板と半導体チップ 1 2との熱膨張係数の差によって、 例えば熱が 基板及びその基板に実装された半導体装置に付加された場合、 半導体チップ 1 2 を曲げるような応力が生じる。 この応力は、 ハンダボール 2 0の中心を軸として 倒すような力となる。 本実施形態によれば、 比較的広い幅 Dの応力伝達部 2 2に よって、 応力緩和層 1 6に対してハンダボ一ル 2 0が支持されている。 したがつ て、 ハンダボール 2 0を倒そうとする応力は、 広い面積で応力緩和層 1 6に伝達 され、 応力緩和層 1 6において大きな応力を吸収する.ことができる。
また、 応力伝達の作用については、 第 2実施形態以降も第 1実施形態中に示し たものと同様である。
なお図には省略されているが、 配線の腐食等を防止するためにソルダ一レジス ト等の配線保護層を最外層として設ける方がよい。
(第 2実施形態)
図 2は、 第 2実施形態に係る半導体装置を示す断面図である。 同図に示す半導 体装置 3 0は、 応力緩和層 3 6の下に配線 3 8が形成されたものである。 詳しく は、 半導体チップ 3 2の上に、 絶縁層としての酸化膜 (図示せず) を介して、 電 極 3 4から配線 3 8が形成され、 この上に応力緩和層 3 6が形成されている。 な お、 配線 3 8は、 クローム (C r ) からなる。 応力緩和層 3 6には、 フォトリソグラフィによって穴 3 6 aが形成されており、 この穴 3 6 aの領域においては配線 3 8上を応力緩和層 3 6が覆わないようにな つている。 言い換えると、 穴 3 6 aの直下に配線 3 8が位置するように、 穴 3 6 aは形成されている。 そして、 配線 3 8、 並びに穴 3 6 aを形成する内周面及び 開口端部にかけて、 スパッタリングによってクロ一ム (C r ) 層 4 2及び銅 (C u ) 層 4 4が形成されている。 つまり、 応力緩和層 3 6を貫通するように、 クロ —ム (C r ) 層 4 2及び銅 (C u ) 層 4 4が形成されている。 しかも、 開口端部 においては比較的広い幅で、 クローム (C r ) 層 4 2及び銅 (C u ) 層 4 4が拡 がるようになっている。
銅 (C u ) 層 4 4の上には、 銅 (C u ) からなる台座 4 6が形成され、 この台 座 4 6に、 ハンダボ一ル 4 0が形成されている。 ハンダボ一ル 4 0は、 ひかれた 配線 3 8、 銅層 4 4、 クローム層 4 2及び台座 4 6を介して電極 3 4と電気的に 接続されている。
本実施形態によれば、 穴 3 6 aの開口端部において、 クローム (〇 ) 層4 2、 銅 (C u ) 層 4 4及び台座 4 6の少なくとも一部から形成される応力伝達部 4 8 から、 応力緩和層 3 6に、 ハンダボ一ル 4 0からの応力が伝達される。
この応力伝達部 4 8は、 接続邰 3 8 aよりも外周に位置している。 ここで、 接 続部 3 8 aは、 クローム (C r ) 層 4 2の一部であって、 ハンダボール (外部電 極) 4 0と配線 3 8とを電気的に接続する部材の一部である。
本例では応力伝達部 4 8は、 つば状部 4 8 a、 つまり突出した部分を含めて設 けられている。 したがって、 ハンダボ一ル 4 0の中心を軸として倒すように働く 応力を、 応力伝達部 4 8は広い面積で応力緩和層 3 6に伝達することができる。 応力伝達部 4 8は、 面積が広いほど効果的である。
また、 本実施形態によれば、 応力伝達部 4 8が、 配線 3 8に対する接続部 3 8 aとは別の高さの位置に配置されており、 接続部 3 8 a、 配線 3 8は硬い酸化膜 上に配置されているので、 発生する応力は応力緩和層 3 6に吸収される。 したが つて、 接続部 3 8 aには応力が伝わりにく くなり、 配線 3 8にも応力が伝わりに くいのでクラックを防止することができる。 (第 3実施形態)
図 3は、 第 3実施形態に係る-半導体装置を示す断面図である。 同図に示す半導 体装置 3 1は、 図 2に示す半導体装置 3 0の応力緩和層 3 6上に、 補助伝達層 3 3が形成されたものである。 本実施形態でも、 接続部 3 8 aは、 クローム (C r ) 層 4 2の一部であって、 ハンダボ一ル (外部電極) 4 0と配線 3 8とを電気的に 接続する部材の一部である。
補助伝達層 3 3は、 ハンダボール 4 0の少なくとも根本外周に接触して形成さ れている。 したがって、 補助伝達層 3 3を介して、 ハンダボール 4 0から応力緩 和層 3 6に応力が伝達される。 こうすることで、 応力が分散されて、 ハンダボ一 ル 4 0と応力伝達部 4 8との間、 特に、 台座 4 6と銅 (C u ) 層 4 4との接合部 に応力が集中することを避けられる。 なお、 ここで、 応力伝達部 4 8は、 クロ一 ム (C r ) 層 4 2、 銅 (C u ) 層 4 4及び台座 4 6の少なくとも一部から形成さ れる。
補助伝達層 3 3は、 応力緩和層 3 6として使用可能な樹脂で構成されており、 その厚みは、 樹脂自体の柔軟性 (ヤング率) と、 伝達が要求される応力の大きさ に応じて決められる。 すなわち、 柔らかい樹脂が使用される場合には、 補助伝達 層 3 3を厚く形成すれば、 大きな応力伝達が可能となる。 また、 比較的堅い樹脂 が使用される場合には、 補助伝達層 3 3を薄く形成すれば、 伝達される応力が大 きくなり過ぎるのを避けることができる。
補助伝達層 3 3は、 ハンダボ一ル 4 0の形成後に、 スピンコート法によって形 成することができる。
あるいは、 応力伝達部 4 8 (台座 4 6を含む) の形成後、 ハンダボ一ル 4 0の 形成前に、 応力緩和層 3 6上に樹脂層を形成し、 応力伝達部 4 8上で樹脂層に開 口部を形成してハンダボ一ル 4 0を設けても良い。 この場合には、 開口部は、 フ オトリソグラフィの技術や、 エッチング (ドライ又はウエッ ト) の技術を適用し て形成することができる。
これらの方法は、 半導体装置 3 1を個片に切断する前に補助伝達層 3 3を形成 するときに適している。 (第 4実施形態)
図 4 A及び図 4 Bは、 第 4実施形態に係る半導体装置を示す断面図である。 な お、 図 4 Aは、 図 4 Bの IV— IV線断面図である。 これらの図に示す半導体装置 3 7は、 図 2に示す半導体装置 3 0の応力緩和層 3 6に溝 3 5が形成されたもので ある。 ただし、 図 2と図 4 Aとは、 断面位置において異なる。 本実施形態でも、 接続部 3 8 aは、 ハンダボール (外部電極) 4 0と配線 3 8 (図 2参照) とを電 気的に接続する部材の一部である。
図 4 A及び図 4 Bに示すように、 溝 3 5は、 応力緩和層 3 6における応力伝達 部 4 8の外側に位置する部位に形成されている。
こうすることで、 応力伝達部 4 8から応力緩和層 3 6に応力が伝えられると、 応力緩和層 3 6は、 溝 3 5よりも応力伝達部 4 8側において変形しやすくなる。 これによつて、 応力緩和層 3 6が応力を吸収しやすくなる。 特に、 応力吸収層 3 6を構成する材料の柔軟性が低い (ヤング率が高い) ときに溝 3 5を形成するこ とで、 柔軟性が高い (ヤング率が低い) 材料を使用するときと同等の応力緩和力 を得ることができる。 柔軟性の高い材料を用いて更に上記加工を行えば、 より応 力緩和が図られる。 また、 後述する第 5及び第 6実施形態においても同じことが ¾ _る。
また、 溝 3 5は、 応力伝達部 4 8から応力緩和層 3 6に応力を加える方向 (図 4 Bに矢印で示す方向) の側に形成されている。 したがって、 応力の加えられる 方向において、 応力緩和力が高められる。
なお、 溝 3 5の形成位置は、 図 4 A及び図 4 Bに示す位置に限るものではない c 例えば、 溝 3 5を、 応力伝達部 4 8から応力緩和層 3 6に応力を加える方向 (図 4 Bに矢印で示す方向) とは異なる方向の側に形成してもよく、 あるいは、 応力 伝達部 4 8を囲むように形成してもよい。
(第 5実施形態)
図 5は、 第 5実施形態に係る半導体装置を示す断面図である。 同図に示す半導 体装置 3 9は、 図 2に示す半導体装置 3 0の応力緩和層 3 6をエッチングしたも のである。 すなわち、 半導体装置 3 9の½力緩和層 4 1は、 図 2に示す応力緩和層 3 6よ りも薄く形成されている。 また、 応力伝達部 4 8のつば部 4 8 aの下で接触する 部位と配線 3 8上で接触する部位との間に、 空間 4 3が形成されている。 つまり、 応力伝達部 4 8のつば状部 4 8 aの下で、 くびれるように応力緩和層 4 1は形成 されている。 このくびれる形状は、 その断面形状が丸い形状であってもテ一パ状 の形状であってもよい。
本実施形態でも、 接続部 3 8 aは、 ハンダボ一ル (外部電極) 4 0と配線 3 8 とを電気的に接続する部材の一部である。
このように、 応力伝達部 4 8のつぱ状部 4 8 aの下に空間 4 3を形成すること で、 応力緩和層 4 1は変形しやすくなる。 これによつて、 応力緩和層 4 1が応力 を吸収しやすくなる。
なお、 空間 4 3は、 図 2に示す応力緩和層 3 6に対して、 等方性ドライエッチ ングを施すことで形成することができる。 つまり、 等方性ドライエッチングによ れば、 水平方向と深さ方向のエッチング速度がほぼ等しいので、 図 5に示すよう に、 応力伝達部 4 8のつば状部 4 8 aの下を、 くびれた形状にエッチングするこ とができる。 これによつて、 空間 4 3を形成することができる。
(第 6実施形態)
図 6は、 第 6実施形態に係る半導体装置を示す断面図である。 同図に示す半導 体装置 4 5は、 図 5に示す半導体装置 3 9に補助伝達部 4 7を付加したものであ る。
すなわち、 図 6において、 応力緩和層 4 1から連続して、 ハンダボ一ル 4 0の 外周に補助伝達部 4 7が形成されている。 補助伝達部 4 7は、 ハンダボール 4 0 の少なく とも根本外周と応力緩和層 4 1との間に介在する。 こうすることで、 ノヽ ンダボール 4 0に加えられる応力を、 補助伝達部 4 7を介して、 応力緩和層 4 1 に伝えることができる。 そして、 応力が分散されて、 ハンダボ一ル 4 0と応力伝 達部 4 8との接合部に応力が集中することを避けられる。
なお、 このような補助伝達部 4 7を有する半導体装置 4 5は、 図 3に示すよう に、 応力緩和層 3 6及び補助伝達層 3 3を形成してから、 第 5実施形態と同様の 方法でエッチングを施して製造することができる。
本実施形態でも、 接続部 3 8- aは、 ハンダボ一ル (外部電極) 4 0と配線 3 8 とを電気的に接続する部材の一部である。
(第 7実施形態)
図 7は、 第 7実施形態に係る半導体装置を示す断面図である。 この第 7実施形 態は、 第 1及び第 2実施形態の両方の特徴を有する。
同図において、 半導体装置 5 0は、 第 1及び第 2の応力緩和層 5 6、 5 7の間 に、 配線 5 8が形成されたものである。 詳しくは、 半導体チップ 5 2の上に、 電 極 5 4を避けて第 1の応力緩和層 5 6が形成され、 電極 5 4から応力緩和層 5 6 の上にかけて配線 5 8が形成されている。 この構成は、 第 1実施形態と同様であ る。
配線 5 8の上には、 第 2の応力緩和層 5 7が形成されている。 第 2の応力緩和 層 5 7も前述の第 1の応力緩和層 5 6と同程度の範囲の厚みに設ければよい。 こ の応力緩和層 5 7には、 穴 5 7 aが形成されており、 応力緩和層 5 7を貫通する ように、 クローム (C r ) 層 6 2及び銅 (C u ) 層 6 4が形成されている。 ある いは、 これらの代わりに第 1実施形態で述べた配線 1 8を用いても良い。 穴 5 7 aの開口端部においては比較的広い幅で、 クロ一ム (C r ) 層 6 2及び銅 (C u ) 層 6 4が拡がるようになつている。 銅 (C u ) 層 6 4の上には台座 6 6が形成さ れ、 この台座 6 6にハンダボ一ル 6 0が形成されている。
また、 穴 5 7 aの開口端部において、 クローム (C r ) 層 6 2、 銅 (C u ) 層 6 4及び台座 6 6の一部から形成される応力伝達部 6 8から、 第 2の応力緩和層 5 7に、 ハンダボ一ル 6 0からの応力が伝達される。 この応力伝達部 6 8は、 接 続部 5 8 aよりも外周位置に設けられている。 ここで、 接続部 5 8 aは、 クロー ム (C r ) 層 6 2の一部であって、 ハンダボ一ル (外部電極) 6 0と配線 5 8と を電気的に接続する部材の一部である。
配線 5 8よりも上の構成については、 第 2実施形態と同様であるので、 詳しい 説明を省略する。
本実施形態によれば、 ハンダボ一ル 6 0からの上下方向の応力は、 接続部 5 8 aを介して第 1の応力緩和層 5 6に伝達され吸収されるとともに、 応力伝達部 6 8を介して第 2の応力緩和層 5- 7に伝達され吸収される。 このように、 二段の吸 収構造を設けることで、 応力の吸収が一層効果的となる。 なお、 本実施形態にお いて、 第 2の応力緩和層 5 7は、 配線 5 8や半導体チップ 5 2に対する保護膜と もなる。
なお、 本実施形態の第 2の応力緩和層 5 7には、 第 4〜第 6実施形態の溝 3 5、 応力緩和層 4 1のくびれる形状又は補助伝達部 4 7を適用してもよい。
(第 8実施形態)
図 8は、 第 8実施形態に係る半導体装置を示す断面図である。 同図に示す半導 体装置 5 1は、 図 7に示す半導体装置 5 0の第 1の応力緩和層 5 7上に、 補助伝 達層 5 3が形成されたものである。 本実施形態でも、 接続部 5 8 aは、 ハンダボ —ル (外部電極) 6 0と配線 5 8とを電気的に接続する部材の一部である。
補助伝達層 5 3は、 ハンダボール 6 0の少なくとも根本外周に接触して形成さ れている。 したがって、 補助伝達層 5 3を介して、 ハンダボ一ル 6 0から応力緩 和層 5 7に応力が伝達される。 こうすることで、 応力が分散されて、 ハンダボ一 ル 6 0と応力伝達部 6 8との接合部に応力が集中することを避けられる。
なお、 補助伝達層 5 3の材質及び形成方法は、 第 3実施形態と同様であるので 説明を省略する。
(第 9実施形態)
図 9は、 第 9実施形態に係る半導体装置を示す断面図である。 この第 9実施形 態は、 第 7実施形態の変形例である。
同図において、 半導体装置 7 0は、 第 1及び第 2の応力緩和層 7 6、 7 7の間 に、 配線 7 8が形成されたものである。 詳しくは、 半導体チップ 7 2の上に、 電 極 7 4を避けて第 1の応力緩和層 7 6が形成され、 電極 7 4から応力緩和層 Ί 6 の上にかけて配線 7 8が形成されている。
配線 7 8の上には、 第 2の応力緩和層 7 7が形成されている。 この応力緩和層 7 7を貫通するように、 スパッタリングによる銅 (C U ) 層 8 2、 メヅキによる 銅 (C u ) 層 8 4、 スパッタリングによる銅 (C u ) 層 8 6、 及びメツキによる 台座 88が形成されている。 この台座 88にハンダボ一ル 80が形成されている。 ここで、 銅 (Cu) 層 82及び銅 (Cu) 層 84は、 台座 88及び銅 (Cu) 層 86の基端部 88 aよりも広い面積となっている。 そして、 銅 (Cu) 層 82 及び銅 (Cu) 層 84における、 基端部 88 aの外周位置に対応する応力伝達部
89が、 ハンダボ一ル 80からの応力を第 1の応力緩和層 76に伝えるようにな つている。 なお、 応力伝達部 89の一部 (基端部 88 aとの接触部) は、 ハンダ ボール (外部電極) 80と配線 78との間で、 両者を電気的に接続する部材のー 部 (接続部) となっている。
本実施形態によれば、 ハンダボール 80と配線 78とを電気的に接続する基端 部 88 aの外周位置に応力伝達部 89が形成されるので、 第 1の応力緩和層 76 に広い面積で応力を伝達することができる。 なお、 本実施形態では、 第 1の応力 緩和層 76を省略しても、 第 2の応力緩和層 77によって応力を吸収することが できる。
また、 本実施形態においても、 第 7実施形態の応力伝達部 68 (図 7参照) と 同様の応力伝達部 87が更に形成されており、 同様の作用効果を達成する。
(第 10実施形態)
図 10は、 第 10実施形態に係る半導体装置を示す断面図である。 この第 10 実施形態は、 第 9実施形態の変形例である。 そこで、 第 9実施形態との違いのみ を説明すると、 配線 9 1の上に形成される銅 (Cu) 層 92及び銅 (Cu) 層 9 3が、 応力伝達部 94よりも小さくなつている。 したがって、 ハンダボ一ル 95 を倒そうとする応力は、 応力伝達部 94からは伝達するものの、 銅 (Cu) 層 9 2及び銅 (Cu) 層 93からは伝達しにく くなつている。 そして、 銅 (Cu) 層
92及び銅 (Cu) 層 93が、 応力伝達部として機能しないので、 配線 9 1には 応力が伝わりにく くなる。 こうすることで、 配線 9 1の断線を防止することがで きる。
本実施形態では、 応力伝達部 94の一部が、 ハンダボ一ル (外部電極) 95と 配線 9 1とを電気的に接続する部材の一部 (接続部) となっている。
なお、 第 9実施形態で第 1の応力緩和層 76を省略しても第 2の応力緩和層 7 7によって応力を吸収できるという効果は、 第 1 0実施形態でも同様である。 (第 1 1実施形態) - 図 1 1 A及び図 1 1 Bは、 第 1 1実施形態に係る半導体装置を示す図である。 なお、 図 1 1 Bは、 図 1 1 Aの XI— XI位置にてみた平面図である。
これらの図において、 半導体装置 1 0 0は、 電気的な接続部 1 1 0とは非接触 位置の応力伝達部 1 1 2によって、 ハンダボール 1 1 4が支持されている。
詳しくは、 半導体チップ 1 0 2に形成される酸化膜 1 0 4の上には、 配線 1 0 6が形成されている。 配線 1 0 6は、 ハンダボ一ル 1 1 4の中央に位置するパッ ド 1 0 6 aから電極 1 0 8までを電気的に接続している。 しかも、 配線 1 0 6は、 実装基板と半導体装置 1 0 0との熱膨張係数の差により生じる応力の方向 (図 1 1 Bにおいて矢印で示す) とは直角方向に、 パッ ド 1 0 6 aから延びている。 し たがって、 配線 1 0 6に応力が加えられても、 ノ ッ ド 1 0 6 aの付近においては、 延設方向には力が加えられないので断線しにくいようになっている。
配線 1 0 6の上には、 応力緩和層 1 1 8が形成されている。 ただし、 パッ ド 1 0 6 aの上は、 応力緩和層 1 1 8に穴が形成されて、 接続部 1 1 0が、 パッ ド 1 0 6 aとハンダボール 1 1 4とを電気的に接続するように形成されている。 接続 部 1 1 0は、 ハンダボ一ル (外部電極) 1 1 4と配線 1 0 6とを電気的に接続す る部材の一部となっている。
また、 接続部 1 1 0の外周位置でかつ非接触位置で、 酸化膜 1 0 4とハンダボ —ル 1 1 4との間に複数の応力伝達部 1 1 2が設けられている。 このため、 応力 緩和層 1 1 8に複数の穴が形成されている。 なお、 接続部 1 1 0と応力伝達部 1 1 2とは、 ハンダボ一ル 1 1 4を受ける台座 1 1 6から下向きに突出する突起と して連続的に形成されている。
本実施形態は、 上記のように構成されており、 その作用を説明する。 本実施形 態では、 ハンダボ一ル 1 1 4は、 中央位置で接続部 1 1 0によって配線 1 0 6と 電気的に接続されている。 そして、 接続部 1 1 0の外周位置でかつ非接触位置に、 応力伝達部 1 1 2が設けられている。 したがって、 非接触状態であることから、 応力伝達部 1 1 2が伝達する応力の影響を、 接続部 1 1 0に伝えにくいので、 配 線 1 0 6に応力を伝えないようにして断線を防止することができる。
また、 台座 1 1 6は、 部分的に応力緩和層 1 1 8の上に接触している。 特に、 応力伝達部 1 1 0の外周に位置する接触部 1 1 6 aは、 応力緩和層 1 1 8に応力 を伝達して吸収するようになっている。
(第 1 2実施形態)
図 1 2 A及び図 1 2 Bは、 第 1 2実施形態に係る半導体装置を示す図である。 なお、 図 1 2 Bは、 図 1 2 Aの XI I— XI I 位置にてみた平面図である。 この第 1 2実施形態は、 上述した第 1 1実施形態の変形例である。 そこで、 第 1 1実施形 態との相違を説明する。
図 1 2 A及び図 1 2 Bにおいて、 半導体装置 1 2 0は、 第 1及び第 2の応力緩 和層 1 2 2、 1 2 4を有する。 そして、 第 1の応力緩和層 1 2 2の上に配線 1 2 6が形成され、 第 1の応力緩和層 1 2 4の上に応力伝達部 1 2 8が形成されてい る。 したがって、 ハンダボ一ル 1 3 0からの応力は、 応力伝達部 1 2 8から第 1 の応力緩和層 1 2 2に伝達され吸収される。 なお、 パッ ド 1 2 6 aの上に形成さ れる接続部 1 3 2については、 図 1 1 Aに示す接続部 1 1 0と同様の構成である ので説明を省略する。 すなわち、 接続部 1 3 2は、 ハンダボール (外部電極) 1 3 0と配線 1 2 6とを電気的に接続する部材の一部となっている。
また、 本実施形態によれば、 応力伝達部 1 2 8を介して第 1の応力緩和層 1 2 2によって応力を緩和する。 したがって、 台座 1 3 4は、 応力伝達部 1 2 8の外 周位置につば状に形成される、 第 2の応力緩和層 1 2 4との接触部が省略されて いる。 もっとも、 第 1 1実施形態と同様に接触部を設けてもよい。
(第 1 3実施形態)
図 1 3は、 第 1 3実施形態に係る半導体装置を示す図である。 この第 1 3実施 形態は、 上述した第 1 1実施形態又は第 1 2実施形態の変形例である。 つまり、 図 1 1 A及び図 1 1 Bに示す柱状の複数の応力伝達部 1 1 2の代わりに、 図 1 3 に示す半導体装置 1 4 0は、 円筒状の応力伝達部 1 4 2を有する。 この応力伝達 部 1 4 2は、 配線 1 4 4を内側に導入するために一部が切り欠かかれており、 配 線 1 4 4とは接触しないようになっている。 このような応力伝達部 1 4 2であつ ても、 第 1 1実施形態と同様の作用効果を達成することができる。
なお、 ハンダボ一ル (外部電極) と配線とを電気的に接続する接続部について は、 第 1 2実施形態と同様である。
(第 1 4実施形態)
図 1 4は、 第 1 4実施形態に係る半導体装置を示す図である。 同図に示す半導 体装置 1 5 0も、 半導体チップ 1 5 2上に第 1の応力緩和層 1 5 4が形成されて いる。 ただし、 この応力緩和層 1 5 4には、 ほぼリング状の溝 1 5 6が形成され ている。 そして、 溝 1 5 6にて区画されたアイランド部 1 5 8が形成される。 ま た、 アイランド部 1 5 8に至るように配線 1 5 9が形成されている。 詳しくは、 配線 1 5 9を形成するために、 溝 1 5 6は C字状をなしている。
第 1の応力緩和層 1 5 4の上には、 第 2の応力緩和層 1 6 0が形成されている。 第 2の応力緩和層 1 6 0には、 溝 1 5 6のさらに外側まで拡がる穴 1 6 0 aが形 成されている。
そして、 穴 1 6 0 aの内周面及び開口端部と、 第 1の応力緩和層 1 5 4におけ る穴 1 6 0 aからの露出面 1 5 4 aと、 アイランド部 1 5 8上に形成された配線 1 5 9と、 の上には、 スパヅ夕リングによる金属薄膜を介して、 台座 1 6 2が設 けられている。 台座 1 6 2にはハンダボ一ル 1 6 4が設けられている。
本実施形態によれば、 溝 1 5 6によって、 アイラン ド部 1 5 8が、 ハンダボ一 ル 1 6 4からの応力を受ける領域から分離されている。 したがって、 配線 1 5 9 に応力が伝達しにく く、 断線の発生も防止することができる。
なお、 ハンダボール (外部電極) と配線とを電気的に接続する部材の一部とな る接続部については、 第 1 2実施形態と同様である。
(第 1 5実施形態)
図 1 5は、 第 1 5実施形態に係る半導体装置を示す図である。 同図に示す半導 体装置 1 7 0は、 応力緩和層 1 7 2の上にバンプ 1 7 4を設けて応力を吸収する 点において、 上記実施形態と同様である。
本実施形態の特徴は、 配線 1 7 6が、 半導体チップ 1 7 8との間に中空空間を 形成する屈曲部 1 8 0を有し、 中空空間にゲル材料 1 8 2が注入された点にある。 なお、 ゲル材料 1 8 2は、 補強のために注入されるものなので省略してもよい。 また、 配線 1 7 6は、 延展性の点から金で構成することが好ましい。 このように 屈曲部 1 8 0を形成すると、 配線 1 7 6に応力が加えられても、 屈曲部 1 8 0で 吸収される。 したがって、 バンプ 1 7 4から伝達された応力は、 電極 1 8 4には 伝わらない。 こうして、 断線を防止することができる。
屈曲部 1 8 0を形成するには、 屈曲部 1 8 0の輪郭を描くように、 レジストを 堆積させておいて、 その上に配線 1 7 6を形成し、 その後レジストをドライエツ チング又はウエッ トエッチングによって除去すればよい。 なお、 エッチングが可 能であれば、 レジスト以外の材料を使用することができる。
なお図には省略されているが、 配線の腐食等を防止するためにソルダーレジス ト等の配線保護層を最外層として設ける方がよい。
本実施形態は、 他の実施形態に適用することができ、 その場合に、 ハンダボ一 ル (外部電極) と配線とを電気的に接続する部材の一部となる接続部については、 第 1 2実施形態と同様である。
(第 1 6実施形態)
図 1 6は、 第 1 6実施形態に係る半導体装置を示す図である。 同図に示す半導 体装置 1 9 0は、 半導体チップ 1 9 2上に形成される第 1の配線 1 9 4と、 この 配線 1 9 4の上に形成される第 1の応力緩和層 1 9 6と、 この応力緩和層 1 9 6 の上に形成される第 2の配線 1 9 8と、 を有する。
詳しくは、 第 1の配線 1 9 4の上で、 第 1の応力緩和層 1 9 6に穴が形成され て、 第 1の配線 1 9 4から第 1の応力緩和層 1 9 6の上にかけて、 第 2の配線 1 9 8が形成されている。
第 2の配線 1 9 8の上には、 メツキによる銅 (C u ) 層 2 0 0が設けられ、 こ の銅 (C u ) 層 2 0 0の上には、 第 2の応力緩和層 2 0 2が形成されている。 ま た、 第 2の応力緩和層 2 0 2には、 銅 (C u ) 層 2 0 0の上において穴 2 0 2 a が形成されている。 そして、 銅 (C u ) 層 2 0 0の上にバンプ 2 0 4が設けられ ている。 なお、 バンプ 2 0 4の一部は、 第 2の応力緩和層 2 0 2に接触して、 応 力を伝えられるようになっている。 本実施形態によれば、 第 1及び第 2の配線 1 9 4、 1 9 8の接続部 2 0 6と、 第 2の配線 1 9 8とバンプ 2 .0 4との接続部 2 0 8と、 が平面的にずれた位置に 配置されている。 ここで、 接続部 2 0 6は、 第 1及び第 2の配線 1 9 4、 1 9 8 の接触する部分を指し、 接続部 2 0 8は、 第 2の配線 1 9 8及びバンプ 2 0 4の 接触する部分を指す。 接続部 2 0 6 , 2 0 8は、 配線 1 9 4とバンプ (外部電極) 2 0 4とを電気的に接続する部材の一部をなしている。
したがって、 バンプ 2 0 4から接続部 2 0 8を介して第 2の配線 1 9 8に応力 が伝達されても、 この応力は、 他の接続部 2 0 6には伝わりにく くなつている。 こうして、 第 1の配線 1 9 4に応力が伝わりにく くなつているので、 この配線 1 9 4の断線が防止される。
(製造工程)
図 1 7 A〜図 1 8 Cは、 本実施形態に係る半導体装置の製造方法を示す図であ る。
まず、 周知の技術によって、 通常、 ダイシングを行う前の状態までゥェ一ハ 3 0 0に電極 3 0 2その他の素子を形成しておく (図 1 7 A参照) 。 なお本実施形 態では、 電極 3 0 2はアルミニウムで形成されるが、 アルミニウム合金系の材料 (例えばアルミニウムシリコンゃアルミニウムシリコン銅など) もしくは銅系の 材料を用いても良い。
また、 ゥェ一ハ 3 0 0の表面には、 化学的変化を防止するために酸化膜などか らなるパッシベ一シヨン膜 (図示せず) が形成されている。 パヅシベ一シヨン膜 は、 電極 3 0 2を避けるのみならず、 ダイシングが行われるスクライブラインも 避けて形成される。 スクライブラインにパッシベ一シヨン膜を形成しないことで、 ダイシング時に、 パッシベ一シヨン膜により発生するゴミの発生を避けることが でき、 さらに、 パッシベ一シヨン膜のクラックの発生も防止することができる。 続いて、 ゥエーハ 3 0 0を夕一ゲッ トとしてスパッタリングを行って、 ゥェ一 ハ 3 0 0の表面の異物を飛ばす (すなわち逆スパッタリング) 。
次に、 図 1 7 Aに示すように、 スパッタリングによってゥエーハ 3 0 0の全面 にチタンタングステン (T i W) 層 3 0 4及び銅 (C u ) 層 3 0 6を重ねて形成 する。 なお、 本製造工程は、 チタンタングステン (T i W) 及び銅 (C u ) を配 線として用いる例で説明するが、 本発明はこれに限定されるものではない。
そして、 配線抵抗を下げた場合は特に銅層 3 0 6の上に、 銅メツキ層 3 0 8を 電気メツキ法により形成する。 各層の厚みは、 例えば、
: 1 0 0 0 A ( 1 0 - 1 0 m)
: 1 0 0 0 A ( 1 0 - 1 0 m)
銅メッキ層 : 0 . 5〜 5〃m
程度としてもよい。
次に、 図 1 7 Bに示すように、 チタンタングステン層 3 0 4、 銅層 3 0 6及び 銅メツキ層 3 0 8を、 フォ トリツグラフィの技術を適用して、 ドライエッチング を行って配線 3 1 0を形成する。
詳しくは、 銅メツキ層 3 0 8の上に、 フォトレジスト (図示せず) を塗布し、 プリべ一ク、 露光及び現像を行い、 洗浄してから乾燥及びポストべークを行う。 そして、 銅メツキ層 3 0 8及び銅層 3 0 6に対してドライエッチングを行って水 洗し、 チタンタングステン層 3 0 4に対して ドライエッチングを行う。 続いて、 フォトレジスを剥離して洗浄する。 こうして、 図 1 7 Bに示すように、 配線 3 1 0が形成される。
次に、 配線 3 1 0に対して 0 2 プラズマによるアツシングを行い、 ゥェ一ハ 3 0 0の脱水を行ってから、 図 1 7 Cに示すように、 ゥエーハ 3 0 0の全面にポリ ィミ ド樹脂 3 1 2を塗布する。 ポリィミ ド樹脂 3 1 2は、 図 2に示す応力緩和層 3 6等と同様に応力緩和層となる。 ここで、 ァヅシングが行われることで、 配線 3 1 0及びウェハ 3 0 0とポリイミ ド樹脂 3 1 2との密着性が向上する。
ポリイミ ド樹脂 3 1 2として、 ゥェ一ハ 3 0 0のパッシベ一シヨン膜との密着 性が高く、 低ヤング率かつ低吸水率で、 大きな膜厚とすることが可能なものを用 いることが好ましい。
そして、 ポリイミ ド樹脂 3 1 2に対して、 プリべ一ク、 露光、 乾燥、 現像、 洗 浄、 乾燥及び硬化の工程を行う。 こうして、 図 1 7 Dに示すように、 ポリイミ ド 樹脂 3 1 2に穴 3 1 4が形成される。 ポリイミ ド樹脂 3 1 2は、 配線 3 1 0及び ゥェ一ハ 3 0 0に密着した状態で、 乾燥及び硬化の工程により収縮するので、 穴 3 1 4は内面に、 6 0〜 7 0 ° 程度のテ一パが付される。 したがって、 ポリイミ ド樹脂 3 1 2として、 穴 3 1 4の内面にテ一パが付されるものを選択することが 好ましい。
続いて、 ポリイミ ド樹脂 3 1 2の表面に対して 0 2 プラズマによるアツシング を行い、 このポリィミ ド樹脂 3 1 2を夕ーゲッ トとしてスパッ夕リングを行って 異物を飛ばす。 ポリイミ ド樹脂 3 1 2の表面は、 アツシングによって金属膜との 密着性が向上している。
そして、 図 1 7 Eに示すように、 ポリイミ ド樹脂 3 1 2の全面にスパヅ夕リン グによってチタンタングステン (T i W) 層 3 1 6及び銅 (C u ) 層 3 1 8を重 ねて形成する。 そして、 銅層 3 1 8の上に、 銅メツキ層 3 2 0を電気メツキ法に より形成する。 なお、 チタン夕ソグステン層 3 1 6の替わりに、 チタン (T i ) 層を形成してもよい。 各層の厚みは、 例えば、
チタンタングステン層 1 0 0 0 A ( 1 0 - 1 0 m)
1 0 0 0 A ( 1 0 - 1 0 m)
銅メツキ層 : 0 . 5 ~ 1 0 0〃m
程度としてもよい。
次に、 銅メツキ層 3 2 0の上に、 フォ トレジス トを塗布し、 プリべ一ク、 露光、 現像、 洗浄、 乾燥及びポストべ一クを行ってから、 銅メツキ層 3 2 0及び銅層 3 1 8をエッチングする。 そして、 洗浄してから、 チタンタングステン層 3 1 6を エッチングし、 フォ トレジス トを剥離して洗浄する。
こうして、 図 1 8 Aに示すように、 配線 3 1 0上に、 応力伝達部 3 2 2が形成 される。 そして、 応力伝達部 3 2 2に対して、 0 2 プラズマによるアツシングを 行う。
そして、 図 1 8 Bに示すように、 応力伝達部 3 2 2にハンダぺ一スト 3 2 4を 設ける。 ハンダぺ一スト 3 2 4は、 例えば、 スクリーン印刷によって設けること ができる。 また、 ハンダペースト 3 2 4の粒度を 2 5〜 1 5〃 m程度とすれば、 印刷マスクからの抜けがよい。 あるいは、 ハンダペースト 3 2 4をハンダメツキ 法によって設けても良い。
続いて、 リフ口一工程を経て、 ハンダペースト 3 2 4を溶融させて表面張力に よって、 図 1 8 Cに示すように、 ハンダボール 3 2 6の形状にする。 そして、 フ ラックス洗浄を行う。
以上説明した半導体装置の製造方法によれば、 ゥェ一ハプロセスにおいてほぼ 全ての工程が完結する。 言い換えると、 実装基板と接続する外部端子を形成する 工程がゥェーハプロセス内で行えることになり、 従来のパヅケ—ジング工程、 す なわち個々の半導体チヅプを扱って、 個々の半導体チップに対してそれそれィン ナ一リードボンディング工程や外部端子形成工程等を行わなくとも良い。 また、 応力緩和層を形成するときに、 パターニングされたフィルムなどの基板が不要に なる。 これらの理由から、 低コストかつ高品質の半導体装置を得ることができる。 (その他の実施形態)
本発明は、 C S P型の半導体装置に適用することができる。 図 1 9には、 代表 的な C S P型の半導体装置が示されている。 同図において、 半導体チップ 1の電 極 2から、 能動面 1 aの中央方向に配線 3が形成され、 各配線 3には外部電極 5 が設けられている。 全ての外部電極 5は、 応力緩和層 7の上に設けられているの で、 回路基板 (図示せず) に実装されたときの応力の緩和を図ることができる。 また、 外部電極 5を除く領域には、 保護膜としてソルダレジスト層 8が形成され ている。
応力緩和層 7は、 少なくとも電極 1 2にて囲まれた領域に形成される。 なお、 電極 2とは、 配線 3と接続される部位を指す。 また、 外部電極 5を形成する領域 の確保を考慮した場合、 図 1 9には示していないが、 電極 2よりも外周の位置に 応力緩和層 7を存在させて、 その上に配線 3を引き回して同じように外部電極 5 を設けるようにしてもよい。
電極 2は、 半導体チップ 1の周辺部に位置する、 いわゆる周辺電極型の例であ るが、 半導体チップの周辺領域よりも内側領域に電極が形成されたェリアアレイ 配置型の半導体チップを用いても良い。 この場合、 応力緩和層 7は、 電極 2の少 なくとも一部を避けるように形成されればよい。 なお、 同図に示されるように、 外部電極 5は半導体チップ 1の電極 2上ではな く半導体チップ 1の能動領域 (能動素子が形成されている領域) に設けられてい る。 応力緩和層 7を能動領域に設け、 更に配線 3を能動領域内に配設する (引き 込む) ことで、 外部電極 5を能動領域内に設けることができる。 すなわち、 ピッ チ変換をすることができる。 従って外部電極 5を配置する際に能動領域内、 すな わち一定の面としての領域が提供できることになり、 外部電極 5の設定位置の自 由度が非常に増すことになる。
そして、 配線 3を必要な位置で屈曲させることにより、 外部電極 5は格子状に 並ぶように設けられている。 なお、 これは、 本発明の必須の構成ではないので、 外部電極 5は必ずしも格子状に並ぶように設けなくても良い。
また、 図 1 9には、 電極 2と配線 3との接合部において、 電極 2の幅と配線 3 の幅が、
配線 3 <電極 2
となっているが、
電極 2≤配線 3
とすることが好ましい。 特に、
電極 2 <配線 3
となる場合には、 配線 3の抵抗値が小さくなるばかりか、 強度が増すので断線が 防止される。
前述した全ての実施形態において、 ハンダボール部に加わる外部応力が配線に 集中する場合には、 配線を平面方向に湾曲 (または屈曲) させて設計したり、 こ れに加えて、 あるいはこれとは別に、 第 1 5実施形態の如く屈曲 (湾曲) 構造を それそれの実施形態に取り入れることにより、 配線への応力集中を分散化させる ことができる。
このような半導体装置は、 ほぼ全ての工程をゥェ一ハプコセスで行って製造す ることができる。 具体的には、 ゥェ一ハに複数の電極 2を形成し、 これらの電極 2を避けてゥェ一八に応力緩和層 7を設けるとともに電極 2から配線 3を形成す る工程を経て、 その後にゥエーハを個々の個片に切断して半導体装置を得る。 ここで、 電極 2及び配線 3の形成には、 例えばスパッタリングやエッチング等 の金属薄膜の形成加工技術を適用することができる。 また、 外部電極 5の形成に は、 ハンダのメツキ工程を適用することができる。 さらに、 応力緩和層 7の形成 加工には、 感光性樹脂を露光及び現像するフォトリソグラフィを適用することが できる。 これらの工程は、 全てゥェ一ハプロセスで行うことができる。
このように、 ゥエーハプロセスでほぼ全ての工程を行ってから個々の半導体装 置に切断すれば、 多数の半導体装置の応力緩和層 7、 配線 3及び外部電極 5の形 成を同時に行えるので、 製造工程を簡略化することができる。
図 2 0には、 上述した実施形態に係る方法によって製造された半導体装置 1 1 0 0を実装した回路基板 1 0 0 0が示されている。 回路基板には例えばガラスェ ポキシ基板等の有機系基板を用いることが一般的である。 回路基板には例えば銅 からなる配線パターンが所望の回路となるように形成されていて、 それらの配線 パターンと半導体装置の外部電極とを機械的に接続することでそれらの電気的導 通を図る。 この場合、 上述の半導体装置には外部との熱膨張差により生じる歪み を吸収する構造が応力緩和部として設けられているため、 本半導体装置を回路基 板に実装しても接続時及びそれ以降の信頼性を向上できる。 また更に半導体装置 の配線に対しても工夫が成されていることにより、 接続時及び接続後の信頼性を 向上させることができる。 なお実装面積もベアチップにて実装した面積にまで小 さくすることができる。 このため、 この回路基板を電子機器に用いれば電子機器 自体の小型化が図れる。 また、 同一面積内においてはより実装スペースを確保す ることができ、 高機能化を図ることも可能である。
そして、 この回路基板 1 0 0 0を備える電子機器として、 図 2 1には、 ノート 型パーソナルコンピュータ 1 2 0 0が示されている。
なお、 上記実施形態は、 半導体装置に本発明を適用した例であるが、 能動部品 か受動部品かを問わず、 種々の面実装用の電子部品に本発明を適用することがで きる。 電子部品として、 例えば、 抵抗器、 コンデンサ、 コイル、 発振器、 フィル 夕、 温度センサ、 サーミス夕、 バリス夕、 ボリューム又はヒューズなどがある。 そして、 上述した実施形態の半導体素子の代わりに所定の電子素子を用いて、 上 記実施形態と同様の応力伝達部を形成することで、 応力緩和部にて応力を緩和し て配線の断線等を防止すること-ができる。 また、 その製造方法も、 上記実施形態 と同様であるため説明を省略する。

Claims

請求の範囲
1 . 半導体素子と、 前記半導体素子の領域内に外部との接続のために設けられた 外部電極と、 接続部を介して前記外部電極に接続されて前記半導体素子と前記外 部電極とを電気的に接続する配線と、 前記半導体素子の上に設けられる応力緩和 部と、 前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、 を 有する半導体装置。
2 . 請求項 1記載の半導体装置において、
前記配線は、 前記応力緩和部の上に設けられ、
前記応力伝達部は、 前記接続部に設けられる半導体装置。
3 . 請求項 1記載の半導体装置において、
前記配線は、 前記応力緩和部の下に設けられ、
前記接続部は、 前記応力緩和部を貫通して設けられ、
前記応力伝達部は、 前記応力緩和部の上において前記接続部に一体的に形成さ れる半導体装置。
4 . 請求項 3記載の半導体装置において、
前記応力緩和部は、 前記配線から前記応力伝達部に至る厚みで形成される半導 体装置。
5 . 請求項 4記載の半導体装置において、
前記応力緩和部には、 前記応力伝達部の外側に溝が形成される半導体装置。
6 . 請求項 3記載の半導体装置において、
前記応力緩和部には、 前記配線上で接触する部位と、 前記応力伝達部下で接触 する部位と、 の間に空間が形成される半導体装置。
7 . 請求項 6記載の半導体装置において、
応力緩和部は、 前記配線から前記応力伝達部に至る厚みで形成されてから、 前 記応力伝達部の外側から下方に至るまでエッチングされて形成される半導体装置
8 . 請求項 3記載の半導体装置において、
前記外部電極の少なくとも根本外周と前記応力緩和部との間に介在し、 前記外 部電極からの応力を前記応力緩和部に伝達する補助伝達部を有する半導体装置。
9 . 請求項 8記載の半導体装置において、
前記補助伝達部は、 前記応力緩和部として利用可能な材料からなる半導体装置 c
1 0 . 請求項 1記載の半導体装置において、
前記応力緩和部は、 第 1の応力緩和層と、 該第 1の応力緩和層の上に形成され る第 2の応力緩和層と、 を有し、
前記配線は、 前記第 1及び第 2の応力緩和層の間に設けられ、
前記接続部は、 前記第 2の応力緩和層を貫通して設けられ、
前記応力伝達部は、 前記第 2の応力緩和層の上において前記接続部に一体的に 形成される半導体装置。
1 1 . 請求項 1記載の半導体装 iaにおいて、
前記応力緩和部は、 第 1の応力緩和層と、 該第 1の応力緩和層の上に形成され る第 2の応力緩和層と、 を有し、
前記配線は、 前記第 1及び第 2の応力緩和層の間に設けられ、
前記接続部は、 前記第 2の応力緩和層を貫通して設けられ、
前記応力伝達部は、 前記第 1及び第 2の応力緩和層の間で前記接続部に一体的 に形成される第 1の伝達部と、 前記第 2の応力緩和層の上において前記接続部に 一体的に形成される第 2の伝達部と、 を有する半導体装置。
1 2 . 請求項 1 1記載の半導体装置において、
前記第 2の伝達部は、 前記第 1の伝達部よりも大きな面積で前記応力を前記第 2の応力緩和層に伝達する半導体装置。
1 3 . 請求項 1記載の半導体装置において、
前記応力伝達部は、 前記接続部に対して非接触状態で設けられる半導体装置。
1 4 . 請求項 1 3記載の半導体装置において、
前記応力緩和部は、 前記応力伝達部を支持する支持領域と、 前記接続部が形成 される接続領域と、 の間に応力の伝達を妨げる分離部を有する半導体装置。
1 5 . 請求項 1 4記載の半導体装置において、
前記分離部は、 溝である半導体装置。
1 6 . 請求項 1記載の半導体装置において、
前記配線は、 前記半導体素子との間に中空空間を形成する屈曲部を有する半導
1 7 . 請求項 1 6記載の半導体装置において、
前記中空空間にゲル材料が注入されてなる半導体装置。
1 8 . 請求項 1記載の半導体装置において、
前記応力緩和部は、 第 1の応力緩和層と、 該第 1の応力緩和層の上に形成され る第 2の応力緩和層と、 を有し、
前記配線は、 前記第 1の応力緩和層の下に形成される第 1の配線部と、 前記第 1及び第 2の応力緩和層の間に形成される第 2の配線部と、 を有し、
前記接続部は、 前記第 1の応力緩和層を貫通して前記第 1及び第 2の配線部を 接続する第 1の配線接続部と、 前記第 2の応力緩和層を貫通して前記外部電極と 前記第 2の配線部とを接続する第 2の配線接続部を有し、 前記第 1及び第 2の配 線接続部は、 平面的にずれた位置に設けられ、
前記応力伝達部は、 前記第 1及び第 2の応力緩和層の間で前記第 1の配線接続 部に一体的に形成される第 1の伝達部と、 前記第 2の応力緩和層の上において前 記第 2の配線接続部に一体的に形成される第 2の伝達部と、 を有する半導体装置。
1 9 . 請求項 1記載の半導体装置において、
前記配線は、 前記応力の発生方向に対してほぼ直角方向で、 前記外部電極から 引き出される半導体装置。
2 0 . 請求項 1記載の半導体装置において、
前記応力伝達部は、 前記接続部の外周位置に形成される半導体装置。
2 1 . 電子素子と、 外部との接続のための外部電極と、 前記電子素子と前記外部 電極とを電気的に接続する配線と、 前記電子素子の上に設けられる応力緩和部と、 前記外部電極と前記配線との電気的な接続部の外周位置で前記外部電極から前記 応力緩和部に対して応力を伝える応力伝達部と、 を有する電子部品。
2 2 . 基板状に複数の電子素子を一体的に形成する工程と、
前記基板状の電子素子に電極を形成する工程と、 前記電極を避けて前記基板状の電子素子に応力緩和部を設ける工程と、 前記電極から配線を形成す-る工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応 力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する電子部品の製造方法。
2 3 . ゥエー八に電極を形成する工程と、
前記電極を避けて前記ゥエーハに応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応 力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記ゥェ一ハを個々の個片に切断する工程と、
を有する半導体装置の製造方法。
2 4 . 請求項 2 3記載の半導体装置の製造方法において、
前記応力緩和部の形成工程は、 前記配線の形成工程の後に行われ、
前記ゥエーハの切断工程の前に、 前記応力緩和部における前記応力伝達部の外 側に、 エッチングによって溝を形成する工程を含む半導体装置の製造方法。
2 5 . 請求項 2 3記載の半導体装置の製造方法において、
前記応力緩和部の形成工程は、 前記配線の形成工程の後に行われ、
前記ゥエーハの切断工程の前に、 前記応力緩和部を、 前記応力伝達部の下方に 至るまでエッチングする工程を含む半導体装置の製造方法。
2 6 . 請求項 2 3記載の半導体装置の製造方法において、
前記ゥェ一八の切断工程の前に、 前記応力緩和部の上から前記外部電極の少な くとも根本外周に至るまで、 前記応力緩和部として利用可能な材料を設けて、 補 助伝達部を形成する工程を含む半導体装置の製造方法。
2 7 . 請求項 1から請求項 2 0のいずれかに記載の半導体装置と、 所望の配線パ ターンが形成された基板と、 を有し、
前記半導体装置の外部電極が前記配線パターンに接続された回路基板。
28. 請求項 27記載の回路基板を有する電子機器。
PCT/JP1998/000130 1997-01-17 1998-01-16 Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique WO1998032170A1 (fr)

Priority Applications (12)

Application Number Priority Date Filing Date Title
US09/142,856 US6323542B1 (en) 1997-01-17 1998-01-16 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
AU54959/98A AU5495998A (en) 1997-01-17 1998-01-16 Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
KR1019980707333A KR100540303B1 (ko) 1997-01-17 1998-01-16 전자부품,반도체장치,이것들의제조방법,회로기판및전자기기
JP53270398A JP3811957B2 (ja) 1997-01-17 1998-01-16 電子部品及び半導体装置
EP98900382A EP0917195A4 (en) 1997-01-17 1998-01-16 ELECTRONIC COMPONENT, SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, PRINTED BOARD, AND ELECTRONIC EQUIPMENT
KR10-2004-7004846A KR20040037234A (ko) 1997-01-17 1998-01-16 반도체 장치, 전자 부품, 이것들의 제조 방법, 회로 기판및 전자 기기
US10/331,510 US7235881B2 (en) 1997-01-17 2002-12-31 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US11/785,880 US7307351B2 (en) 1997-01-17 2007-04-20 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US11/976,835 US7485973B2 (en) 1997-01-17 2007-10-29 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US12/343,166 US7755205B2 (en) 1997-01-17 2008-12-23 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US12/794,401 US7888177B2 (en) 1997-01-17 2010-06-04 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US12/983,733 US8399999B2 (en) 1997-01-17 2011-01-03 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1991597 1997-01-17
JP9/19915 1997-01-17

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09/142,856 A-371-Of-International US6323542B1 (en) 1997-01-17 1998-01-16 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US09142856 A-371-Of-International 1998-01-16
US09/953,858 Continuation US6518651B2 (en) 1997-01-17 2001-09-18 Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument

Publications (1)

Publication Number Publication Date
WO1998032170A1 true WO1998032170A1 (fr) 1998-07-23

Family

ID=12012522

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/000130 WO1998032170A1 (fr) 1997-01-17 1998-01-16 Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique

Country Status (8)

Country Link
US (8) US6323542B1 (ja)
EP (1) EP0917195A4 (ja)
JP (2) JP3811957B2 (ja)
KR (3) KR100531976B1 (ja)
CN (4) CN100378978C (ja)
AU (1) AU5495998A (ja)
TW (1) TW448524B (ja)
WO (1) WO1998032170A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055910A1 (en) * 1999-03-15 2000-09-21 Hitachi, Ltd. Semiconductor device and semiconductor module
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001351937A (ja) * 2000-06-06 2001-12-21 Fujitsu Ltd 半導体装置
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006303036A (ja) * 2005-04-18 2006-11-02 Fujikura Ltd 半導体装置
JP2008082952A (ja) * 2006-09-28 2008-04-10 Mitsubishi Electric Corp 半導体感歪センサ
US7358608B2 (en) 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ,インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法
JPWO2007058096A1 (ja) * 2005-11-18 2009-04-30 日本電気株式会社 実装基板および電子機器
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
EP0890981B1 (en) * 1997-07-11 2003-02-12 Robert Bosch Gmbh Enhanced underfill adhesion of flip chips
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
US7936728B2 (en) * 1997-12-17 2011-05-03 Tantivy Communications, Inc. System and method for maintaining timing of synchronization messages over a reverse link of a CDMA wireless communication system
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP2000277568A (ja) * 1999-01-19 2000-10-06 Murata Mfg Co Ltd 電子部品の実装方法及び実装構造
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
CN1311547C (zh) * 2000-03-23 2007-04-18 精工爱普生株式会社 半导体器件及其制造方法、电路基板和电子装置
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US20030116845A1 (en) * 2001-12-21 2003-06-26 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP3918941B2 (ja) * 2003-03-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3664167B2 (ja) * 2003-03-20 2005-06-22 セイコーエプソン株式会社 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304151A (ja) 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304152A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4010298B2 (ja) 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
DE102004028572B4 (de) * 2004-06-15 2008-08-14 Qimonda Ag Umverdrahtungseinrichtung für elektronische Bauelemente
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US20060022339A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Solder ball opening protrusion for semiconductor assembly
JP3972211B2 (ja) * 2004-09-03 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2006086219A (ja) * 2004-09-14 2006-03-30 Nitto Denko Corp 配線回路基板
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP2006270009A (ja) * 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
JP4379360B2 (ja) * 2005-03-22 2009-12-09 株式会社日立製作所 力学量測定装置
JP4265575B2 (ja) 2005-06-21 2009-05-20 セイコーエプソン株式会社 半導体チップおよび電子機器
JP4238843B2 (ja) 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
JP4235835B2 (ja) * 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
US7492044B2 (en) * 2005-10-06 2009-02-17 Lenovo (Singapore) Pte. Ltd. System and method for decreasing stress on solder holding BGA module to computer motherboard
EP1979942B1 (en) * 2006-01-24 2011-03-16 Nxp B.V. Stress buffering package for a semiconductor component
JP4995551B2 (ja) * 2006-12-01 2012-08-08 ローム株式会社 半導体装置及び半導体装置の製造方法
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
TWI353644B (en) * 2007-04-25 2011-12-01 Ind Tech Res Inst Wafer level packaging structure
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
JP2009117699A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
US8373275B2 (en) * 2008-01-29 2013-02-12 International Business Machines Corporation Fine pitch solder bump structure with built-in stress buffer
JP5361264B2 (ja) 2008-07-04 2013-12-04 ローム株式会社 半導体装置
KR101534682B1 (ko) * 2009-03-13 2015-07-08 삼성전자주식회사 범프에 스틱을 구비하는 반도체 장치
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
JP5357784B2 (ja) * 2010-01-05 2013-12-04 パナソニック株式会社 半導体装置及びその製造方法
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8294265B1 (en) * 2010-03-31 2012-10-23 Amkor Technology, Inc. Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
JP2012015398A (ja) * 2010-07-02 2012-01-19 Toshiba Corp 半導体装置
GB2482894B (en) 2010-08-18 2014-11-12 Cambridge Silicon Radio Ltd Interconnection structure
TWI463621B (zh) * 2011-11-04 2014-12-01 矽品精密工業股份有限公司 封裝基板結構及其製法
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US8791008B2 (en) * 2012-03-21 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming micro-vias partially through insulating material over bump interconnect conductive layer for stress relief
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9484291B1 (en) * 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
JP2015095482A (ja) 2013-11-08 2015-05-18 アイメックImec 半導体部品上へのマイクロバンプの作製方法
EP3128541A4 (en) * 2014-04-04 2018-03-14 Mitsubishi Electric Corporation Semiconductor module
US20150364430A1 (en) * 2014-06-16 2015-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability
US10804153B2 (en) 2014-06-16 2020-10-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method to minimize stress on stack via
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
JP7407498B2 (ja) * 2017-09-15 2024-01-04 日東電工株式会社 配線回路基板およびその製造方法
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US11069622B2 (en) 2019-03-22 2021-07-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Interposer-type component carrier and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280458A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 半導体集積回路装置、その製造方法および実装構造
JPH08111473A (ja) * 1994-10-07 1996-04-30 Hitachi Ltd ボールグリッドアレイ型パッケージ及びそれを用いた実装構造

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US4087314A (en) * 1976-09-13 1978-05-02 Motorola, Inc. Bonding pedestals for semiconductor devices
JPS5955037A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS61218145A (ja) 1985-03-25 1986-09-27 Hitachi Ltd 半導体装置
JPH0818473B2 (ja) * 1985-07-31 1996-02-28 トッパン・ムーア株式会社 機密水準を設定できるicカード
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
EP0275588B1 (en) 1986-12-19 1993-11-10 Koninklijke Philips Electronics N.V. Method of fabricating a semiconductor device with reduced packaging stress
JPS63221629A (ja) * 1987-03-11 1988-09-14 Hitachi Ltd 電子装置
US5017510A (en) * 1987-06-01 1991-05-21 Texas Instruments Incorporated Method of making a scalable fuse link element
US4743568A (en) * 1987-07-24 1988-05-10 Motorola Inc. Multilevel interconnect transfer process
JPH01209746A (ja) 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
DE68916784T2 (de) * 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
JPH0348435A (ja) 1989-07-17 1991-03-01 Oki Electric Ind Co Ltd フリップチップ素子の実装構造
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JP3285919B2 (ja) * 1992-02-05 2002-05-27 株式会社東芝 半導体装置
JPH05251496A (ja) * 1992-03-09 1993-09-28 Nec Yamagata Ltd 半導体素子
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
TW347149U (en) 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
JPH0745665A (ja) 1993-08-02 1995-02-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH07115096A (ja) 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JPH07212045A (ja) * 1994-01-21 1995-08-11 Hitachi Ltd 電子部品及びその製造方法
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH0817860A (ja) 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JPH0837190A (ja) 1994-07-22 1996-02-06 Nec Corp 半導体装置
JPH0878484A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd Tabテープキャリア及び半導体装置
JP2616565B2 (ja) 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2730492B2 (ja) * 1994-10-25 1998-03-25 日本電気株式会社 半導体装置
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08172112A (ja) 1994-12-19 1996-07-02 Sony Corp Icチップの配置方法
JPH08181423A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP3301894B2 (ja) 1995-04-10 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JP3569585B2 (ja) 1995-03-24 2004-09-22 新光電気工業株式会社 半導体装置
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US5757079A (en) * 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JPH09321168A (ja) * 1996-03-22 1997-12-12 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JP4258660B2 (ja) * 1997-01-17 2009-04-30 セイコーエプソン株式会社 半導体装置
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
TW392262B (en) 1997-03-10 2000-06-01 Seiko Epson Corp Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
US6172874B1 (en) * 1998-04-06 2001-01-09 Silicon Graphics, Inc. System for stacking of integrated circuit packages
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP3606769B2 (ja) * 1999-07-13 2005-01-05 新光電気工業株式会社 半導体装置
US6511858B2 (en) * 2000-09-27 2003-01-28 Fujitsu Quantum Devices Limited Method for fabricating semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280458A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 半導体集積回路装置、その製造方法および実装構造
JPH08111473A (ja) * 1994-10-07 1996-04-30 Hitachi Ltd ボールグリッドアレイ型パッケージ及びそれを用いた実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0917195A4 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055910A1 (en) * 1999-03-15 2000-09-21 Hitachi, Ltd. Semiconductor device and semiconductor module
US6927489B1 (en) 1999-03-15 2005-08-09 Renesas Technology Corp. Semiconductor device provided with rewiring layer
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001351937A (ja) * 2000-06-06 2001-12-21 Fujitsu Ltd 半導体装置
JP2007214587A (ja) * 2000-12-29 2007-08-23 Samsung Electronics Co Ltd 半導体アセンブリ
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7358608B2 (en) 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ,インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
KR101267651B1 (ko) * 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
JP2006303036A (ja) * 2005-04-18 2006-11-02 Fujikura Ltd 半導体装置
JPWO2007058096A1 (ja) * 2005-11-18 2009-04-30 日本電気株式会社 実装基板および電子機器
JP5088138B2 (ja) * 2005-11-18 2012-12-05 日本電気株式会社 実装基板および電子機器
US8625296B2 (en) 2005-11-18 2014-01-07 Nec Corporation Mount board and electronic device
US8913398B2 (en) 2005-11-18 2014-12-16 Nec Corporation Mount board and electronic device
JP2008082952A (ja) * 2006-09-28 2008-04-10 Mitsubishi Electric Corp 半導体感歪センサ
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
US7235881B2 (en) 2007-06-26
US20100240176A1 (en) 2010-09-23
CN101026112A (zh) 2007-08-29
US7755205B2 (en) 2010-07-13
US20080079162A1 (en) 2008-04-03
AU5495998A (en) 1998-08-07
US20070187825A1 (en) 2007-08-16
US20020027269A1 (en) 2002-03-07
US7485973B2 (en) 2009-02-03
EP0917195A4 (en) 2000-03-22
CN100521175C (zh) 2009-07-29
US20090111260A1 (en) 2009-04-30
KR20050072155A (ko) 2005-07-08
EP0917195A1 (en) 1999-05-19
CN101154640A (zh) 2008-04-02
US6518651B2 (en) 2003-02-11
US20030089969A1 (en) 2003-05-15
US20110095422A1 (en) 2011-04-28
JP3811957B2 (ja) 2006-08-23
CN100378978C (zh) 2008-04-02
US7307351B2 (en) 2007-12-11
US6323542B1 (en) 2001-11-27
KR100540303B1 (ko) 2006-06-16
TW448524B (en) 2001-08-01
CN1154176C (zh) 2004-06-16
US7888177B2 (en) 2011-02-15
CN1560922A (zh) 2005-01-05
KR20000064626A (ko) 2000-11-06
CN1216158A (zh) 1999-05-05
KR100531976B1 (ko) 2005-12-01
JP2009027185A (ja) 2009-02-05
CN100517625C (zh) 2009-07-22
US8399999B2 (en) 2013-03-19
KR20040037234A (ko) 2004-05-04

Similar Documents

Publication Publication Date Title
WO1998032170A1 (fr) Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
US8368213B2 (en) Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US20080050909A1 (en) Top layers of metal for high performance IC&#39;s
WO1998025298A1 (fr) Dispositif a semiconducteur, procede de fabrication dudit dispositif, plaquette de circuit et materiel electronique
JP4310647B2 (ja) 半導体装置及びその製造方法
JP4258660B2 (ja) 半導体装置
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
JPH11220069A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101009158B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP3836449B2 (ja) 半導体装置の製造方法
JP4322903B2 (ja) 半導体装置、および半導体装置の製造方法
JP2008091774A (ja) 半導体装置
JP4114083B2 (ja) 電子部品及び半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98800037.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GE GH GM GW HU ID IL IS JP KE KG KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1019980707333

Country of ref document: KR

REEP Request for entry into the european phase

Ref document number: 1998900382

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1998900382

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09142856

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998900382

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWP Wipo information: published in national office

Ref document number: 1019980707333

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019980707333

Country of ref document: KR