WO1998037510A1 - Carte a circuit integre - Google Patents

Carte a circuit integre Download PDF

Info

Publication number
WO1998037510A1
WO1998037510A1 PCT/JP1998/000059 JP9800059W WO9837510A1 WO 1998037510 A1 WO1998037510 A1 WO 1998037510A1 JP 9800059 W JP9800059 W JP 9800059W WO 9837510 A1 WO9837510 A1 WO 9837510A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
response
card
display
card according
Prior art date
Application number
PCT/JP1998/000059
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Maeda
Masanori Fujisawa
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to DE69802805T priority Critical patent/DE69802805T2/de
Priority to CA002278346A priority patent/CA2278346A1/en
Priority to US09/341,116 priority patent/US6454172B1/en
Priority to AU53426/98A priority patent/AU5342698A/en
Priority to EP98900201A priority patent/EP0991012B1/en
Publication of WO1998037510A1 publication Critical patent/WO1998037510A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory

Definitions

  • the present invention relates to an IC card, and more particularly, to an IC card capable of displaying a response state in data communication.
  • FIG. 6 is a block diagram schematically showing a basic configuration of a conventional IC card 300.
  • the conventional IC card 300 shown here is a non-contact type IC card of a signal superimposition type, and uses one or two or more frequency signals received from an interrogator (not shown) to generate power. It supplies and transmits and receives information.
  • the conventional IC card 300 in FIG. 6 uses one frequency. It is an example of a card, and includes a tuning circuit 15, a rectifier circuit 16, an amplification / demodulation circuit 17, a modulation / amplification circuit 18, and an SPZPS conversion circuit 19.
  • the tuning circuit 15 includes a coil L functioning as an antenna and a capacitor C.
  • the rectifier circuit 16 rectifies the signal received by the tuning circuit 15 to generate electric power, and supplies the electric power to each part of the IC card 300.
  • the amplification / demodulation circuit 17 amplifies and demodulates the information Q received from the tuning circuit 15 from the interrogator.
  • the signal output from the amplification / demodulation circuit 17 is SP-converted by the SPZPS conversion circuit 19.
  • conventional IC card 300 further includes a main control circuit 11 and a memory 10.
  • the main control circuit 11 processes the signal output from the 3 ⁇ 3 conversion circuit 19.
  • the data to be held output from the main control circuit 11 is stored (held) in a data holding memory 10.
  • the main control circuit 11 is specified according to the content of the information Q received from the interrogator. Data is read from the area of the memory 10 and the response information A is generated based on the data. The reply information A is PS-converted by the SPZ PS conversion circuit 19, processed by the modulation amplification circuit 18, and transmitted from the antenna L to the interrogator.
  • the conventional IC card 300 since the confirmation of the response state of the conventional IC card 300 as described above is all performed by the interrogator side not shown, the conventional IC card 300 has a function of confirming the response state. Was not provided.
  • the interrogator detects an abnormal response from one of the IC cards 300 Even in this case, the user had a problem that he could not understand which IC card 300 caused the data communication abnormality.
  • an object of the present invention is to provide an IC card that allows a user to recognize a response state in data communication.
  • Another object of the present invention is to provide an IC card capable of continuously displaying a response state in data communication for a certain period. Disclosure of the invention
  • An IC card is an IC card for performing data communication in response to externally received data, comprising: a control circuit for controlling data reception and response; and an instruction from the control circuit, A display circuit for displaying a response state.
  • an IC card is an IC card for performing data communication in response to externally received data, and a storage circuit for writing externally received data, and a storage circuit for writing data to the storage circuit.
  • the control circuit includes a control circuit that performs control for responding using the data, and a display circuit that displays a response state in response to an instruction from the control circuit.
  • an IC card is an IC card for performing data communication in response to externally received data, wherein the first storage circuit writes externally received data;
  • a second storage circuit for saving write data of the first storage circuit, a control circuit for performing a control for responding using data of the first storage circuit or the second storage circuit,
  • a display circuit for displaying a response state in response to the instruction.
  • a major advantage of the present invention is that the provision of a display for displaying the status of data communication allows the user to easily recognize the response status of data communication visually.
  • FIG. 1 is a block diagram showing a configuration of a main part of IC card 100 according to Embodiment 1 of the present invention.
  • FIG. 2 is a flowchart for explaining data retention, data recovery operation, and display of a response state in IC card 100 according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart for explaining data retention, data recovery operation, and display of a response state in the IC card 100 according to Embodiment 1 of the present invention.
  • 4A to 4C are diagrams showing an external configuration of the IC force 100 in the first embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration of a main part of IC card 200 according to Embodiment 2 of the present invention.
  • FIG. 6 is a block diagram schematically showing a configuration of a conventional IC card 300. As shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a block diagram showing a configuration of a main part of an IC card 100 according to Embodiment 1 of the present invention. The remaining part is a configuration of a conventional IC card 300 shown in FIG. (However, except for the memory 10), its illustration and description are omitted.
  • the IC card to which the present invention is applied may be a contact type IC card or a non-contact type IC card.
  • the IC card 100 shown in Fig. 1 differs from the conventional IC card 300 in the following points.
  • a non-volatile memory for data retention 2 hereinafter referred to as data retention memory 2
  • a non-volatile memory for data protection 3 hereinafter referred to as data protection memory 3
  • an abnormality judgment circuit 1 for judging a data write state of the data holding memory 2.
  • a response state display 7 for displaying a response state and a power supply to the response state display 7 for a certain period of time.
  • a power supply circuit 8 for supplying.
  • the register 4 receives the data DA to be held received in the current data communication from the main control circuit 11 shown in FIG. Note that the register 4 may be configured by SRAM.
  • the data write buffer 5 is a circuit for writing the data of the register 4 to the data holding memory 2.
  • the address decoder 6 is a circuit for designating an area of the data holding memory 2 for performing a data read / write operation.
  • the data holding memory 2 receives the data DA from the register 4 and stores it.
  • a data holding memory 2 according to the first embodiment of the present invention is configured such that, based on the control of main control circuit 11, one of areas Bl, B2,. Data DA received in the first data communication shall be stored.
  • a nonvolatile memory for example, a flash memory is used.
  • the IC card 100 performs data communication processing based on data stored in the data holding memory 2. Therefore, if there is an error in the data in the data holding memory 2, an error occurs in the data communication.
  • the data protection memory 3 is a memory for saving data stored in the data holding memory 2, and is used when data in the data holding memory 2 is destroyed. Used to perform data recovery.
  • data protection memory 3 according to the first embodiment of the present invention has a capacity (areas Bl, B2, ..., or BN) for storing data DA received in one data communication. Each capacity or more).
  • a nonvolatile memory for example, a flash memory is used.
  • the data to be written to the data protection memory 3 only needs to have a one-to-one correspondence with the contents stored in the data storage memory 2.
  • the data in the data storage memory 2 is inverted. It may be.
  • the abnormality determination circuit 1 determines the data write state of the data holding memory 2, records this in a state determination flag FLG, and outputs it. For example, if a power supply error occurs during data writing, data corruption may occur.Therefore, the abnormality determination circuit 1 according to the first embodiment of the present invention determines whether the power supply operates the IC card 100 according to the state of the power supply. The write state of the data holding memory 2 shall be determined.
  • the value of the state determination flag FLG is updated according to the data processing state.
  • the state determination flag FLG is initialized (the data write state is determined to be normal).
  • the state determination flag FLG is not initialized regardless of the subsequent processing. (The data write status is determined to be abnormal.)
  • the value of the flag FLG for state determination is held until the next data communication process.
  • a flag composed of a nonvolatile memory can be cited.
  • the response state display 7 receives an instruction from the main control circuit 11, and displays a response state of the IC card 100. Specifically, the following contents are displayed according to the state determination flag FLG.
  • the power supply circuit 8 is a circuit that supplies power to the response state indicator 7 for a certain period.
  • the response state indicator 7 receives the supply of power from the power supply circuit 8 and continuously displays the response state for a predetermined period.
  • the power supply circuit 8 includes a large-capacity capacitor that receives a current supplied from the rectifier circuit 16 shown in FIG. 6, a circuit including a storage battery, a circuit including a solar cell, and the like.
  • FIGS. 2 and 3 are an example of a flowchart for explaining operations relating to data retention and recovery of the IC card 100 according to Embodiment 1 of the present invention.
  • the state determination flag FLG takes a value of 0 or 1, and is initialized to 0 when the data write state is normal.
  • step S1 the IC card is activated.
  • the IC card 100 is stored in the data holding memory during the processing of the following steps S3 to S5 except during a period in which writing to the data holding memory 2 is performed.
  • Data communication is performed using the data of 2.
  • step S3 data DA is input to register 4.
  • step S4 the data in the area B 1 of the data holding memory 2 is read out and saved (written) in the data protection memory 3.
  • step S4 the status determination flag FLG is set to 1 (data retention Data in area B1 of memory 2 in data protection memory 3).
  • the data DA written to the register 4 is written to the area B1 of the data holding memory 2.
  • the processing described below is performed after the start of the operation of the IC card 100 and before the access to the data holding memory 2 is started.
  • step S8 it is checked whether data necessary for restoring the data in the data holding memory 2 exists in the data protection memory 3. If there is no recovery data (for example, no data exists in the data protection memory 3 at the time of the first communication), a communication error will occur. 7 displays the communication error.
  • step S10 the data saved in the data protection memory 3 is read out and written into the area B1 of the data holding memory 2. As a result, data causing a communication error is discarded, and normal data is written (recovered) in the data holding memory 2.
  • FIG. 4 is a diagram showing an external configuration of the IC card 1 • 0 according to Embodiment 1 of the present invention.
  • an example of the response state indicator 7 includes an LED (L1, L2, L3 in FIG. 4A).
  • Ll, L2, and L3 in Fig. 4A indicate normal communication completion display, data recovery display, and communication error. It can correspond to the display.
  • the display contents are not limited to those described above, and may be those that display some communication contents (L4, L5, L6, L7 in FIG. 4B).
  • the response status display 7 an LCD was used, and as shown in FIG.4C, both an LCD (L8 in FIG.4C) and an LED (L1, L2 in FIG.4C) were used. Things.
  • the IC card 100 has the display function, and further determines the writing state of the data in the data holding memory 2 and uses the determination result to determine the response of the IC card 100 in the data communication.
  • the status can be displayed externally.
  • Embodiment 2 of the present invention is to externally display a response state of the IC card in data communication using a main memory for holding data or a sub-memory for holding data in the IC card.
  • FIG. 5 is a block diagram showing a configuration of a main part of an IC card 200 according to the second embodiment of the present invention.
  • the remaining part of the configuration of the conventional IC card 300 shown in FIG. However, since it is the same as the memory 10), its illustration and description are omitted.
  • the IC card to which the present invention is applied may be a contact type IC card or a non-contact type IC card.
  • a non-volatile main memory for data retention (hereinafter referred to as main memory) 20 and a non-volatile sub-memory for data retention (hereinafter referred to as sub-memory) 21 are provided, and It has error detection circuits 22 and 23 for detecting errors in the main memory 20 and the sub memory 21, and furthermore, a response status indicator 30 for displaying a response status and a power supply circuit 8 for supplying power to the response status indicator 30 for a certain period of time.
  • main memory main memory
  • sub-memory non-volatile sub-memory for data retention
  • the main memory 20 is connected to the main control circuit 11 via a selector 28, and the sub memory 21 is connected to the main control circuit 11 via a selector 29.
  • the sub-memory 21 is used as a backup for the main memory 20 and writes data that can correspond one-to-one with the data in the main memory 20.
  • the data to be written to the sub memory 21 may be an inverted version of the data to be written to the main memory 20, or may have a complement relation with the data written to the main memory 20.
  • the main memory 20 and the sub memory 21 for example, an EEPROM, a flash memory, a ferroelectric memory, or the like is used.
  • Error detecting circuit 2 2, 2 3, Memory Memory 2 0 a circuit for detecting an error in writing can included data of the sub memory 2 1.
  • the error detection circuits 22 and 23 control the selectors 28 and 29 based on the detected result.
  • a memory main memory 20 or sub memory 21 from which the main control circuit 11 can read data is selected.
  • Examples of the error detection circuits 22 and 23 include a noise check circuit and a CRC check circuit.
  • the error detection may be performed for each bit or for a plurality of bytes.
  • the error correction circuits 26 and 27 are circuits for correcting an error when an error is detected by the error detection circuits 22 and 23.
  • the response status indicator 30 displays the response status of the IC card 200 in response to an instruction from the main control circuit 11. Specifically, the display is switched according to the error detection of the main memory 20 and the sub memory 21. As already described in the first embodiment of the present invention, examples of the response state indicator 30 include those using LCD and LED.
  • the power supply circuit 8 supplies power to the response state display 30 for a certain period of time, as already described in the first embodiment of the present invention.
  • the main control circuit 11 determines the data DA to be held, The data is stored in the main memory 20 and the sub memory 21 via the selectors 28 and 29.
  • the error detection circuit 22 detects whether there is an error in the data stored in the main memory 20. If no error is detected in the data of the main memory 20, the error detection circuit 22 controls the selector 28 so that the data is read from the main memory 20 to the main control circuit 11, and the sub memory The selector 29 is controlled so that data is not read from 21. On the other hand, when a data error is detected in the main memory 20, the selector 28 is controlled so that data is not read from the main memory 20, and the selector 2 is controlled so that data is read from the sub memory 21. Control 9
  • the error detection circuit 23 detects whether or not the data stored in the sub memory 21 has an error.
  • an error in data is detected not only in the main memory 20 but also in the sub memory 21, data from the main memory 20 and the sub memory 21 are not supplied to the main control circuit 11.
  • the main control circuit 11 re-requests data transmission to the interrogator, or indicates that there is an error in the data.
  • the error correction circuits 26 and 27 read the data from the main memory 20 or the sub memory 21 and then correct the data error. For example, when data is read out from either the main memory 20 or the sub memory 21, the response status indicator 30 performs a normal communication completion display, and the memory 20, 2 If no data is read from 1, a communication error is displayed.
  • the response status display 30 displays a normal communication completion display when data is read from the main memory 20, and a backup when data is read from the sub memory 21.
  • the display may be performed, and when no data is read from any of the memories 20 and 21, a communication error display may be performed.
  • the error detection circuit 23 may be omitted, and the error detection circuit 22 may detect only data errors in the main memory 20.
  • the response status display 30 may be configured to perform normal communication display and communication abnormality display.
  • the IC card 200 has a display function, the main memory 200, By detecting an error in data with the sub memory 21, the response state of the IC card 200 in data communication can be externally displayed based on this.
  • the response state can be displayed continuously for a certain period.

Description

明細書
I cカード 技術分野
本発明は、 I Cカードに関し、 特に、 データ通信における応答状態を表示する ことが可能な I cカードに関するものである。 背景技術
従来より、 外部に設置された質問器との間でデータ通信を行なう I cカードが ある。
図 6は、 従来の I Cカード 3 0 0の基本的な構成を概略的に示したブロック図 である。 ここに示した従来の I Cカード 3 0 0は、 信号重畳方式の非接触型の I Cカードであり、 図示しない質問器から受ける 1つ、 または 2つ以上の周波数の 信号を使用して、 電力の供給と情報の送受信とを行なう。
図 6における従来の I Cカード 3 0 0は、 1つの周波数を使用する I。カード の一例であり、 同調回路 1 5、 整流回路 1 6、 増幅復調回路 1 7、 変調増幅回路 1 8、 および S P Z P S変換回路 1 9を備える。
同調回路 1 5は、 アンテナとして機能するコイル Lと、 コンデンサ Cとを備え る。 整流回路 1 6は、 同調回路 1 5で受信した信号を整流して、 電力を生成し、 I Cカード 3 0 0の各部に供給する。 一方、 増幅復調回路 1 7は、 同調回路 1 5 で受けた質問器からの情報 Qを増幅して、 復調する。 増幅復調回路 1 7から出力 される信号は、 S P Z P S変換回路 1 9で S P変換される。
図 6を参照して、 さらに従来の I Cカード 3 0 0は、 主制御回路 1 1と、 メモ リ 1 0とを備える。
主制御回路 1 1は、 3 ? ^ 3変換回路1 9から出力された信号を処理する。 主制御回路 1 1から出力された保持すべきデータは、 データ保持用のメモリ 1 0 に記憶 （保持） される。
また、 主制御回路 1 1は、 質問器から受けた情報 Qの内容に応じて、 指定され たメモリ 1 0の領域からデータを読出し、 これに基づき返答情報 Aを生成する。 返答情報 Aは、 S PZ P S変換回路 1 9で P S変換された後に、 変調増幅回路 1 8で処理され、 アンテナ Lから質問器に送信される。
ところで、 上述のような従来の I Cカード 3 0 0の応答状態の確認は、 すべて 図示しない質問器側で行なうこととしていため、 従来の I C力一ド 3 0 0には、 応答状態を確認する機能が備えられていなかった。
したがって、 I Cカード 3 0 0を使用しているュ一ザ側は、 I Cカード 3 0 0 の内部で何が起こっている力、、 どのような状態であるかを知ることができないと いう問題があった。
例えば、 複数の I Cカード 3 0 0力 同時、 もしくは時間間隔を開けず順次に データ通信を行なった場合であって、 質問器側でいずれかの I Cカード 3 0 0か らの応答の異常を検知した場合であっても、 ユーザ側は、 どの I Cカード 3 0 0 がデータ通信の異常を起こしたの力解らないという問題があつた。
これでは、 質問器および応答器 （I Cカード） を含めたシステム全体の信頼性 を確保することが困難となる。
そこで、 本発明は、 データ通信における応答状態をュ一ザが認識することがで きる I Cカードを提供することを目的とする。
さらに、 本発明は、 データ通信における応答状態を一定期間持続的に表示する ことができる I Cカードを提供することを目的とする。 発明の開示
この発明による I C力一ドは、 外部から受けたデータに応答してデータ通信を 行なう I Cカードであって、 データの受信および応答を制御する制御回路と、 制 御回路からの指示を受けて、 応答状態を表示する表示回路とを備える。
この発明による他の局面に従うと、 I Cカードは、 外部から受けたデータに応 答してデータ通信を行なう I Cカードであって、 外部から受けたデータを書込む 記憶回路と、 記憶回路に書込んだデータを用いて応答するための制御を行なう制 御回路と、 制御回路からの指示を受けて、 応答状態を表示する表示回路とを備え る。 さらにこの発明による他の局面に従うと、 I Cカードは、 外部から受けたデー タに応答してデータ通信を行なう I Cカードであって、 外部から受けたデータを 書込む第 1の記憶回路と、 第 1の記憶回路の書込みデータを待避させる第 2の記 憶回路と、 第 1の記憶回路もしくは第 2の記憶回路のデータを用いて応答するた めの制御を行なう制御回路と、 制御回路からの指示を受けて、 応答状態を表示す る表示回路とを備える。
したがって、 本発明の主たる利点は、 データ通信の状態を表示する表示器を備 えることにより、 データ通信の応答状態をユーザが視覚を通じて容易に認識でき る点にある。 図面の簡単な説明
図 1は、 本発明の実施の形態 1における I Cカード 1 0 0の要部の構成を示し たブロック図である。
図 2は、 本発明の実施の形態 1における I Cカード 1 0 0におけるデータ保持、 データ復旧動作、 および応答状態の表示を説明するためのフロー図である。
図 3は、 本発明の実施の形態 1における I Cカード 1 0 0におけるデータ保持、 データ復旧動作、 および応答状態の表示を説明するためのフロー図である。
図 4 A〜図 4 Cは、 本発明の実施の形態 1における I C力一ド 1 0 0の外観構 成を示す図である。
図 5は、 本発明の実施の形態 2における I Cカード 2 0 0の要部の構成を示し たプロック図である。
図 6は、 従来の I Cカード 3 0 0の構成を概略的に表したブロック図である。 発明を実施するための最良の形態
(実施の形態 1 )
本発明の実施の形態 1は、 I Cカードにおいて、 表示機能を備え、 データ保持 用メモリのデータの書込み状態に基づき、 データ通信における I Cカードの応答 状態を外部表示することを可能としたものである。 図 1は、 本発明の実施の形態 1における I Cカード 1 0 0の要部の構成を示し たブロック図であり、 残りの部分については、 図 6に示した従来の I Cカード 3 0 0の構成 （但し、 メモリ 1 0を除く） と共通するので、 その図示および説明は 省略する。 なお、 本発明が適用される I Cカードは、 接触型 I Cカードであって も、 非接触型 I Cカードであっても構わない。
図 1に示す I Cカード 1 0 0力 従来の I Cカード 3 0 0と異なる点は以下に ある。 まず、 メモリ 1 0に代えて、 データ保持用不揮発性メモリ 2 (以下、 デー タ保持用メモリ 2と呼ぶ） と、 データ保護用不揮発性メモリ 3 (以下、 データ保 護用メモリ 3と呼ぶ） とを備えること、 そして、 データ保持用メモリ 2のデータ の書込み状態を判定する異常判定回路 1を備えること、 さらに応答状態を表示す る応答状態表示器 7と応答状態表示器 7に電力を一定期間供給する電力供給回路 8とを備えることにある。
図 1を参照して、 本発明の実施の形態 1における I Cカード 1 0 0の構成につ いて説明する。
レジスタ 4は、 今回のデータ通信で受信した保持すべきデータ D Aを図 6に示 した主制御回路 1 1から受ける。 なお、 レジスタ 4は、 S R AMで構成しても構 わない。 データライトバッファ 5は、 レジスタ 4のデータをデータ保持用メモリ 2に書込むための回路である。 アドレスデコーダ 6は、 データの読出し /書込み 動作を行なうデータ保持用メモリ 2の領域を指定する回路である。
データ保持用メモリ 2は、 レジスタ 4からデータ D Aを受けて、 これを記憶す る。 図 1を参照して、 本発明の実施の形態 1のデータ保持用メモリ 2は、 主制御 回路 1 1の制御に基づき、 領域 B l、 B 2、 · ··、 B Nのいずれかに、 1回のデー タ通信で受信したデータ D Aを記憶するものとする。 データ保持用メモリ 2とし て、 不揮発性のもの、 たとえば、 フラッシュメモリが用いられる。
なお、 本発明の実施の形態 1における I Cカード 1 0 0は、 データ保持用メモ リ 2に記憶されているデータに基づき、 データ通信処理を行なう。 したがって、 データ保持用メモリ 2のデータに異常がある場合、 データ通信で異常が発生する。 データ保護用メモリ 3は、 データ保持用メモリ 2に記憶されているデータを待 避するメモリであって、 データ保持用メモリ 2のデータが破壊等された場合にデ ータ復旧を行なうために用いられる。 図 1を参照して、 本発明の実施の形態 1の データ保護用メモリ 3は、 1回のデータ通信で受けるデータ D Aを記憶するため の容量 （領域 B l， B 2 , …， もしくは B Nの各容量以上） を備えるものとする。 データ保護用メモリ 3として、 不揮発性のもの、 例えば、 フラッシュメモリが用 いられる。
なお、 データ保護用メモリ 3に書込むデータは、 データ保持用メモリ 2に記憶 されている内容と一対一に対応が取れていればよく、 例えば、 データ保持用メモ リ 2のデータを反転したものであってもよい。
異常判定回路 1は、 主制御回路 1 1の指示のもと、 データ保持用メモリ 2のデ —タの書込み状態を判定して、 これを状態判断用フラグ F L Gに記録して出力す る。 例えば、 データ書込み時に電源異常が発生した場合、 データ化けが起こるこ とから、 本発明の実施の形態 1の異常判定回路 1は、 I Cカード 1 0 0を動作さ せる電源の状態に応じて、 データ保持用メモリ 2の書き込み状態を判定するもの とする。
状態判断用フラグ F L Gは、 後述するように、 データの処理状態に応じてその 値が更新される。 データ保持用メモリ 2に保持すべきデータ D Aが記憶された場 合は、 状態判断用フラグ F L Gは初期化 （データ書込み状態が正常と判定され る） される。 一方、 データ保持用メモリ 2にデータ D Aを書込む途中でデータに 異常が発生した場合には、 それ以降の処理にかかわらず、 状態判断用フラグ F L Gは初期化されず、 異常が発生した時点での値を保持する （データ書込み状態が 異常と判定される） 。
なお、 状態判断用のフラグ F L Gの^ f直は、 次のデータ通信処理まで保持される。 状態判断用フラグ F L Gの一例として、 不揮発性のメモリで構成するものが挙げ られる。
応答状態表示器 7は、 主制御回路 1 1の指示を受けて、 I Cカード 1 0 0の応 答状態に関する表示を行なう。 具体的には、 状態判断用フラグ F L Gに応じて以 下の内容を表示する。 第 1に、 データ保持用メモリ 2のデータ書込み状態が正常 である場合には、 正常な応答が完了したことを示す表示 （正常通信完了表示） を 行なう。 第 2に、 データ保持用メモリ 2のデータ書込み状態が異常であつたが、 データ保護用メモリ 3のデータを用いてデータ復旧ができた場合には、 データが 復旧されたことを示す表示 （データ復旧表示） を行なう。 第 3に、 データ保持用 メモリ 2の書込み状態が異常であって、 復旧するためのデータがデータ保護用メ モリ 3に存在しない場合には、 応答が異常であったことを示す表示 （通信異常表 示） を行なう。
電力供給回路 8は、 応答状態表示器 7に一定期間電力を供給する回路である。 応答状態表示器 7は、 この電力供給回路 8からの電力の供給を受けて、 応答状態 を所定の期間持続して表示する。 電力供給回路 8は、 図 6に示した整流回路 1 6 から電流の供給を受ける大容量のコンデンサで構成するもの、 その他、 蓄電池を 含むもの、 太陽電池を含むもの等が挙げられる。
続いて、 本発明の実施の形態 1における I Cカード 1 0 0の動作について説明 する。
図 2〜図 3は、 本発明の実施の形態 1における I Cカード 1 0 0のデータ保持 および復旧に関する動作を説明するためのフロー図の一例である。 ここでは、 状 態判断用フラグ F L Gは、 0もしくは 1の値をとり、 データ書込み状態が正常で ある場合には 0に初期化されるものとする。
図 2〜図 3を参照して、 I C力一ド 1 0 0のデータ保持、 データ復旧動作、 お よび応答状態の表示について説明する。
ステップ S 1において、 I Cカードが起動する。
ステップ S 2において、 状態判断用フラグ F L Gをチェックして、 データ保持 用メモリ 2にデータが正常に書込まれているか （= 0 ) 否かを調べる。
先ず、 状態判断用フラグ F L Gが 0、 すなわちデ一タ保持用メモリ 2のデータ 書込み状態が正常である場合について説明する。
なお、 特に図示しないが、 以下に示すステップ S 3〜ステップ S 5の処理中で あって、 データ保持用メモリ 2へ書込が行なわれる期間以外は、 I Cカード 1 0 0は、 データ保持用メモリ 2のデータを用いてデータ通信を行なっている。 ステップ S 3では、 レジスタ 4にデータ D Aを入力する。 そして、 データ保持 用メモリ 2の領域 B 1のデータを読出して、 データ保護用メモリ 3に待避する (書込む） 。 ステップ S 4では、 状態判断用フラグ F L Gを 1 (データ保持用メ モリ 2の領域 B 1のデータをデータ保護用メモリ 3に待避した状態） に設定して おく。 ステップ S 5では、 レジスタ 4に書込まれているデータ DAを、 データ保 持用メモリ 2の領域 B 1に書込む。
ステップ S 5の処理 （データ保持用メモリ 2にデータ DAを書込んだ状態） が 終了した後は、 ステップ S 6において、 応答状態表示器 7が、 正常通信完了表示 を行なう。 そして、 ステップ S 7において、 状態判断用フラグ FLGを初期化 (=◦) する。
続いて、 状態判断用フラグ FLGが 1、 すなわちデータ保持用メモリ 2のデー タ書込み状態が異常である場合について説明する。
なお、 特に図示しないが、 以下に説明する処理は、 I Cカード 100が起動を 開始してからデータ保持用メモリ 2へのアクセスが開始されるまでの間に行なわ れる。
ステップ S 8ではデータ保持用メモリ 2のデータを復旧するために必要なデー タが、 データ保護用メモリ 3に存在するか否かを調べる。 復旧用のデータが存在 しない場合 （例えば、 初回の通信時には、 データ保護用メモリ 3にデータが存在 しない） には、 通信異常が発生することになるので、 ステップ S 1 2において、 応答状態表示器 7が、 通信異常表示を行なう。
一方、 復旧用のデータが存在した場合には、 ステップ S 9において、 応答状態 表示器 7が、 データ復旧表示を行なう。 そして、 ステップ S 10において、 デー タ保護用メモリ 3に待避したデータを読出して、 これをデ一タ保持用メモリ 2の 領域 B 1に書込む。 この結果、 通信異常の原因となるデータが破棄され、 データ 保持用メモリ 2に正常なデータが書込まれる （復旧する） 。 ステップ S 10での 復旧処理が終了した後は、 ステップ S 1 1において、 状態判断用フラグ FLGを 初期化 （=0) する。 そして、 ステップ S 1 1で正常状態になった後は、 上記に 説明したステップ S 3〜S 6の処理を行なう。
図 4は、 本発明の実施の形態 1における I Cカード 1◦ 0の外観構成を示す図 である。 図 4Aに示すように、 応答状態表示器 7の一例として、 LED (図 4A における L l、 L 2、 L 3) を用いたものが挙げられる。 例えば、 図 4 Aにおけ る L l、 L 2、 L3を、 それぞれ正常通信完了表示、 データ復旧表示、 通信異常 表示に対応させることができる。 また、 2色の LEDを用いることにより、 正常 通信表示、 通信異常表示を視覚的に認識され易いように表示することもできる。 また、 表示内容としては、 上記に説明したものに限られず、 何らかの通信内容 を表示するもの （図 4 Bにおける L4、 L 5、 L 6、 L 7) であってもよい。 その他、 応答状態表示器 7としては、 LCDを用いたもの、 また図 4Cに示す ように、 LCD (図 4 Cにおける L 8) と LED (図 4Cにおける L l、 L 2) とを共に使用したものが挙げられる。
以上のように、 I Cカード 100は、 表示機能を備え、 さらにデータ保持用メ モリ 2のデータの書込み状態を判定して、 その判定結果を用いることにより、 デ ータ通信における I Cカード 100の応答状態を外部表示することができる。
(実施の形態 2)
本発明の実施の形態 2は、 I Cカードにおいて、 データ保持用のメインメモリ、 もしくはデータ保持用のサブメモリを用いたデータ通信における I Cカードの応 答状態を外部表示するものである。
本発明の実施の形態 2においては、 電源異常のみならず、 外部からの応力や、 静電気などが原因となって起こるデータの変化を検知する。
図 5は、 本発明の実施の形態 2における I Cカード 200の要部の構成を示し たブロック図であり、 残りの部分については、 図 6に示した従来の I C力一ド 3 00の構成 （但し、 メモリ 10を除く） と共通するので、 その図示および説明は 省略する。 なお、 本発明が適用される I Cカードは、 接触型 I Cカードであって も、 非接触型 I cカードであっても構わない。
図 5に示す I Cカード 200力 S、 従来の I Cカード 300と異なる主な点は以 下にある。 まず、 メモリ 10に代えて、 データ保持用不揮発性メインメモリ （以 下、 メインメモリと呼ぶ） 20と、 データ保持用不揮発性サブメモリ （以下、 サ ブメモリと呼ぶ） 21とを備えること、 そして、 メインメモリ 20、 サブメモリ 21の誤り検出を行なう誤り検出回路 22、 23を備えること、 さらに応答状態 を表示する応答状態表示器 30と応答状態表示器 30に電力を一定期間供給する 電力供給回路 8とを備えることにある。
図 5を参照して、 本発明の実施の形態 2における I Cカード 200の構成につ いて説明する。
メインメモリ 2 0は、 セレクタ 2 8を介して、 サブメモリ 2 1は、 セレクタ 2 9を介して、 それぞれ主制御回路 1 1と接続される。
サブメモリ 2 1は、 メインメモリ 2 0のバックアップ用として用いられ、 メイ ンメモリ 2 0のデータと 1対 1で対応できるデータを書込む。 なお、 サブメモリ 2 1に書込むデータは、 メインメモリ 2 0に書込むデータを反転したもの、 また はメインメモリ 2 0に書込んだデータと補数の関係にあるものであってもよい。 メインメモリ 2 0、 サブメモリ 2 1としては、 例えば、 E E P R OMやフラッ シュメモリ、 強誘電体メモリなどが用いられる。
誤り検出回路 2 2、 2 3は、 それぞれメモリメモリ 2 0、 サブメモリ 2 1の書 き込みデータの誤りを検出するための回路である。 誤り検出回路 2 2、 2 3は、 検出した結果に基づき、 セレクタ 2 8、 2 9を制御する。 この結果、 主制御回路 1 1がデータを読み出すことができるメモリ （メインメモリ 2 0またはサブメモ リ 2 1 ) が選択される。
誤り検出回路 2 2、 2 3としては、 ノ リティチェック回路や、 C R Cチェック 回路などが挙げられる。 誤り検出は、 1ビット毎でも複数バイト毎に行なっても よい。
誤り補正回路 2 6、 2 7は、 誤り検出回路 2 2、 2 3によって誤りが検出され た場合に、 その誤りを補正するための回路である。
応答状態表示器 3 0は、 主制御回路 1 1の指示を受けて、 I Cカード 2 0 0の 応答状態に関する表示を行なう。 具体的には、 メインメモリ 2 0、 サブメモリ 2 1の誤り検出に応じて表示を切換える。 応答状態表示器 3 0としては、 本発明の 実施の形態 1で既に説明したように、 L C Dや、 L E Dを用いたものが挙げられ る。
電力供給回路 8は、 本発明の実施の形態 1で既に説明したように、 応答状態表 示器 3 0に一定期間電力を供給する。
続いて、 本発明の実施の形態 2における I Cカード 2 0 0の動作について説明 する。
質問器からデータを受けると、 主制御回路 1 1は、 保持すべきデータ D Aを、 セレクタ 2 8、 2 9を介して、 メインメモリ 2 0とサブメモリ 2 1とに記憶させ る。
誤り検出回路 2 2は、 メインメモリ 2 0に記憶されているデータに誤りがある か否かを検出する。 メインメモリ 2 0のデータに誤りが検出されない場合は、 誤 り検出回路 2 2は、 メインメモリ 2 0からデータが主制御回路 1 1に読み出され るようにセレクタ 2 8を制御し、 サブメモリ 2 1からデータが読み出されないよ うにセレクタ 2 9を制御する。 一方、 メインメモリ 2 0にデータの誤りを検出し た場合には、 メインメモリ 2 0からデータが読み出されないようにセレクタ 2 8 を制御し、 サブメモリ 2 1からデータが読み出されるようにセレクタ 2 9を制御 する。
誤り検出回路 2 3は、 サブメモリ 2 1に記憶されているデータに誤りがあるか 否かを検出する。 メインメモリ 2 0のみならず、 サブメモリ 2 1にもデータの誤 りが検出された場合には、 メインメモリ 2 0およびサブメモリ 2 1からのデータ が主制御回路 1 1に与えられない。 この場合、 主制御回路 1 1は、 例えば、 質問 器に対してデータの送信を再要求する、 またはデータに誤りがあることを明示す ることになる。 誤りが検出されると、 誤り補正回路 2 6、 2 7は、 メインメモリ 2 0またはサブメモリ 2 1からデータを読み出した後、 データの誤りを補正する。 応答状態表示器 3 0は、 例えば、 メインメモリ 2 0またはサブメモリ 2 1のい ずれか一方からデータが読み出された場合には、 正常通信完了表示を行ない、 い ずれのメモリ 2 0、 2 1からもデータが読み出されなかった場合に、 通信異常表 示を行なう。
また、 応答状態表示器 3 0は、 メインメモリ 2 0からデータが読み出された場 合には、 正常通信完了表示を行ない、 サブメモリ 2 1からデータの読み出しを行 なった場合には、 バックアップ表示を行ない、 いずれのメモリ 2 0、 2 1からも データが読み出されなかった場合に、 通信異常表示を行なうようにしてもよい。 なお、 誤り検出回路 2 3を省略し、 誤り検出回路 2 2によってメインメモリ 2 0のデータの誤りのみを検出するようにしてもよい。 この場合には、 応答状態表 示器 3 0は、 正常通信表示および通信異常表示を行なうように構成すればよい。 以上のように、 I Cカード 2 0 0は、 表示機能を備え、 メインメモリ 2 0と、 サブメモリ 2 1とのデータの誤りを検出することにより、 これに基づきデータ通 信における I Cカード 2 0 0の応答状態を外部表示することができる。
以上のように、 本発明によれば、 表示機能を備え、 データの書込み状態を判定 した結果を用いることによって、 データ通信における応答状態を外部表示するこ とができる。
さらに、 電力供給機能を備えることにより、 応答状態を、 一定期間持続的に表 示することができる。
また、 この結果、 I Cカードの信頼性を向上することができる。

Claims

請求の範囲
1. 外部から受けたデータに応答してデータ通信を行なう I cカードであって、 前記データの受信および応答を制御する制御手段 （1 1) と、
前記制御手段 （1 1) からの指示を受けて、 前記応答状態を表示する表示手段 (7、 30) とを備える、 I Cカード。
2. 外部から受けたデータに応答してデータ通信を行なう I Cカードであって、 前記外部から受けたデータを書込む記憶手段 （2、 3、 20、 21) と、 前記記憶手段 （2、 3、 20、 21) に書込んだ前記データを用いて前記応答 するための制御を行なう制御手段 （1、 1 1、 22、 23) と、
前記制御手段 （1、 1 1、 22、 23) からの指示を受けて、 前記応答状態を 表示する表示手段 （7、 30) とを備える、 I Cカード。
3. 前記制御手段 （1、 1 1、 22、 23) は、
前記記憶手段 （2、 3、 20、 21) の前記データの書込み状態が正常である か否かを判定する判定手段 （1、 22、 23) を含み、
前記表示手段 （7、 30) は、 前記判定手段 （1、 22、 23) による正常で あるか否かの判定結果を前記応答状態として表示する、 請求の範囲第 2項に記載 の I Cカード。
4. 外部から受けたデータに応答してデータ通信を行なう I Cカードであって、 前記外部から受けたデータを書込む第 1の記憶手段 （2、 20) と、
前記第 1の記憶手段 （2、 20) の前記書込みデータを待避させる第 2の記憶 手段 （3、 21) と、
前記第 1の記憶手段 （2、 20) もしくは前記第 2の記憶手段 （3、 21) の 前記データを用いて前記応答するための制御を行なう制御手段 （1、 1 1、 22、 23、 26、 27) と、
前記制御手段 （1、 1 1、 22、 23、 26、 27) からの指示を受けて、 前 記応答状態を表示する表示手段 （7、 30) とを備える、 I Cカード。
5. 前記制御手段 （1、 1 1、 22、 23、 26、 27) は、
前記第 1の記憶手段 （2、 20) の前記データの書込み状態が正常であるか異 常であるかを判定する判定手段 （1、 22) と、
前記判定手段 （1、 22) による異常判定を受けて、 前記第 2の記憶手段 （3、 21) の前記データを用いて、 前記第 1の記憶手段 （2、 20) の内容を復旧す る復旧手段 （1 1、 26) とを含み、
前記表示手段 （7、 30) は、 前記判定手段 （1、 22) が正常と判定した場 合には、 前記応答状態が正常であると表示し、 前記判定手段 （1、 22) が異常 と判定した場合であって、 前記復旧手段 （1 1、 26) において復旧が行なわれ た場合には、 前記データの復旧が行なわれたことを表示し、 前記判定手段 （1、 22) が異常と判定した場合であって、 前記復旧手段 （1 1、 26) において復 旧ができなかった場合には、 前記応答状態は異常であると表示する、 請求の範囲 第 4項に記載の I Cカード。
6. 前記制御手段 （1、 1 1、 22、 23、 26、 27) は、
前記第 1の記憶手段 （20) の前記データの書込み状態が正常であるか異常で あるかを判定する第 1の判定手段 （22) と、
前記第 2の記憶手段 （21) の前記データの書込み状態が正常であるか異常で あるかを判定する第 2の判定手段 （23) と、
前記第 1の判定手段 （22) による異常判定を受けて、 前記第 1の記憶手段 (20) の内容を復旧する第 1の復旧手段 （26) と、
前記第 2の判定手段 （23) による異常判定を受けて、 前記第 2の記憶手段 (21) の内容を復旧する第 2の復旧手段 （27) とを含み、
前記表示手段 （30) は、 前記第 1の判定手段 （22) による判定結果および 前記第 2の判定手段 （23) による判定結果と、 前記第 1の復旧手段 （26) に よる復旧結果および前記第 2の復旧手段 （27) による復旧結果とに応答して、 前記データ通信の状態を表示する、 請求の範囲第 4項に記載の I Cカード。
7. さらに、 前記表示手段 （7、 30) における前記表示を所定期間持続させ るため、 前記表示手段 （7、 30) に一定期間電力を供給する電力供給手段 (8) とを備える、 請求の範囲第 1項から請求の範囲第 6項のいずれかに記載の I cカード。
8. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 1項に記載の I Cカード。
9. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 2項に記載の I。カード。
10. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 3項に記載の I Cカード。
1 1· 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 4項に記載の I Cカード。
1 2. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 5項に記載の I Cカード。
13. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 6項に記載の I Cカード。
14. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 7項に記載の I Cカード。
1 5. 前記電力供給手段 （8) は、 コンデンサを含む、 請求の範囲第 7項に記 載の I Cカード。
16. 前記電力供給手段 （8) は、 電池を含む、 請求の範囲第 7項に記載の I Cカード。
1 7. 前記電力供給手段 （8) は、 太陽電池を含む、 請求の範囲第 7項に記載 の I Cカード。
補正書の請求の範囲
[1 998年 6月 4日 （04. 06. 98 ) 国際事務局受理：出願当初の請求の範囲 1一 3 及び 8— 10は取り下げられた；出願当初の請求の範囲 7は補正された；他の請求の範囲は 変更なし。 （3頁） ]
1. (削除）
2. (削除）
3. (削除）
4. 外部から受けたデータに応答してデータ通信を行なう I Cカードであって、 前記外部から受けたデータを書込む第 1の記憶手段 （2、 20) と、
前記第 1の記憶手段 （2、 20) の前記書込みデータを待避させる第 2の記憶 手段 （ 3、 2 1 ) と、
前記第 1の記憶手段 （ 2、 20) もしくは前記第 2の記憶手段 （ 3、 2 1) の 前記データを用いて前記応答するための制御を行なう制御手段 （1、 1 1、 22、 23、 26、 27) と、
前記制御手段 （1、 1 1、 22、 23、 26、 27) からの指示を受けて、 前 記応答状態を表示する表示手段 （7、 30) とを備える、 I Cカード。
5. 前記制御手段 （1、 1 1、 22、 23、 26、 27) は、
前記第 1の記憶手段 （2、 20) の前記データの書込み状態が正常であるか異 常であるかを判定する判定手段 （1、 22) と、
前記判定手段 （1、 22) による異常判定を受けて、 前記第 2の記憶手段 （3、 2 1) の前記データを用いて、 前記第 1の記憶手段 （2、 20) の内容を復旧す る復旧手段 （1 1、 26) とを含み、
前記表示手段 （7、 30) は、 前記判定手段 （1、 22) が正常と判定した場 合には、 前記応答状態が正常であると表示し、 前記判定手段 （1、 22) が異常 と判定した場合であって、 前記復旧手段 （1 1、 26) において復旧が行なわれ た場合には、 前記データの復旧が行なわれたことを表示し、 前記判定手段 （1、 22) が異常と判定した場合であって、 前記復旧手段 （1 1、 26) において復 旧ができなかった場合には、 前記応答状態は異常であると表示する、 請求の範囲 第 4項に記載の I Cカード。
6. 前記制御手段 （1、 1 1、 22、 23、 26、 27) は、
15 補正ざれた用紙 (条約第 19条） 前記第 1の記憶手段 （20) の前記データの書込み状態が正常であるか異常で - あるかを判定する第 1の判定手段 （22) と、
前記第 2の記憶手段 （2 1) の前記データの書込み状態が正常であるか異常で あるかを判定する第 2の判定手段 （23) と、
5 前記第 1の判定手段 （2 2) による異常判定を受けて、 前記第 1の記憶手段 (20) の内容を復旧する第 1の復旧手段 （26) と、
前記第 2の判定手段 （2 3) による異常判定を受けて、 前記第 2の記憶手段 (2 1) の內容を復旧する第 2の復旧手段 （27) とを含み、
前記表示手段 （3 0) は、 前記第 1の判定手段 （22) による判定結果および 10 前記第 2の判定手段 （23) による判定結果と、 前記第 1の復旧手段 （26) に よる復旧結果および前記第 2の復旧手段 （27) による復旧結果とに応答して、 前記データ通信の状態を表示する、 請求の範囲第 4項に記載の I Cカード。
7. (補正後） さらに、 前記表示手段 （7、 3 0) における前記表示を所定期間 持続させるため、 前記表示手段 （7、 30) に一定期間電力を供給する電力供給
15 手段 （8) とを備える、 請求の範囲第 4項から請求の範囲第 6項のいずれかに記 載の I Cカード。
8. (削除）
9. (削除）
1 0. (削除）
20 1 1. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 4項に記載の I Cカード。
1 2. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 5項に記載の I Cカード。
1 3. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 25 2、 L 3) のいずれかを含む、 請求の範囲第 6項に記載の I Cカード。
1 4. 前記表示手段 （7、 30) は、 LCD (L 8) または LED (L l、 L 2、 L 3) のいずれかを含む、 請求の範囲第 7項に記載の I Cカード。
1 5. 前記電力供給手段 （8) は、 コンデンサを含む、 請求の範囲第 7項に記 載の I Cカード。
16
補正された用紙 (条約第 I9条）
1 6. 前記電力供給手段 (8) は、 電池を含む、 請求の範囲第 7項に記載の I Cカード。
1 7. 前記電力供給手段 （8) は、 太陽電池を含む、 請求の範囲第 7項に記載 の I Cカード。
17
補正された用紙 (条約第 19条)
PCT/JP1998/000059 1997-02-21 1998-01-09 Carte a circuit integre WO1998037510A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE69802805T DE69802805T2 (de) 1997-02-21 1998-01-09 Chip-karte
CA002278346A CA2278346A1 (en) 1997-02-21 1998-01-09 Ic card
US09/341,116 US6454172B1 (en) 1997-02-21 1998-01-09 IC card having a display for displaying a response state
AU53426/98A AU5342698A (en) 1997-02-21 1998-01-09 Ic card
EP98900201A EP0991012B1 (en) 1997-02-21 1998-01-09 Ic card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/37980 1997-02-21
JP3798097A JP3667920B2 (ja) 1997-02-21 1997-02-21 Ｉｃカード

Publications (1)

Publication Number Publication Date
WO1998037510A1 true WO1998037510A1 (fr) 1998-08-27

Family

ID=12512726

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/000059 WO1998037510A1 (fr) 1997-02-21 1998-01-09 Carte a circuit integre

Country Status (9)

Country Link
US (1) US6454172B1 (ja)
EP (1) EP0991012B1 (ja)
JP (1) JP3667920B2 (ja)
KR (1) KR100378224B1 (ja)
CN (1) CN1248337A (ja)
AU (1) AU5342698A (ja)
CA (1) CA2278346A1 (ja)
DE (1) DE69802805T2 (ja)
WO (1) WO1998037510A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3567787B2 (ja) * 1999-03-23 2004-09-22 ミノルタ株式会社 データ記憶媒体
JP2002236891A (ja) * 2001-02-08 2002-08-23 Mitsubishi Heavy Ind Ltd データ表示機能付き無線タグ
US7228469B2 (en) * 2003-01-02 2007-06-05 Fujitsu Limited Portable information device, method for recovering data in portable information device, and computer product
US7628333B2 (en) * 2003-04-14 2009-12-08 G. Holdings Ltd. Portable electronic device capable of alternate data conveyance operations responsive to an invariable activation command
US9022294B2 (en) * 2003-04-14 2015-05-05 G. Holdings Ltd. Portable electronic device and method for alternate data conveyance operations responsive to an invariable activation command
ATE505032T1 (de) † 2003-09-03 2011-04-15 Visible Tech Knowledgy Inc Elektronisch aktualisierbares label und display
GB2418036B (en) * 2004-09-08 2007-10-31 Advanced Risc Mach Ltd Communication transaction control between independent domains of an integrated circuit
US8011592B2 (en) * 2007-01-19 2011-09-06 Sipix Imaging, Inc. Temperature management in an integrated circuit card with electrophoretic display
JP5149746B2 (ja) * 2008-09-10 2013-02-20 パナソニック株式会社 薄型識別デバイス
US20110221578A1 (en) * 2008-09-10 2011-09-15 Panasonic Electric Works Co., Ltd. Wireless identification card
JP5149747B2 (ja) * 2008-09-11 2013-02-20 パナソニック株式会社 非接触識別デバイスおよびそれを用いた非接触識別システム
JP2010067006A (ja) * 2008-09-10 2010-03-25 Panasonic Electric Works Co Ltd 表示デバイス
JP4992924B2 (ja) * 2009-03-12 2012-08-08 オムロン株式会社 Ｉｃカードおよびデータ送受信システム
TW201039242A (en) * 2009-04-21 2010-11-01 Princeton Technology Corp IC card with display function
FR2949165B1 (fr) * 2009-08-11 2011-10-07 Oberthur Technologies Carte a microcircuit comprenant une diode electroluminescente
TWI423142B (zh) * 2009-09-09 2014-01-11 Electronic display type smart card
US20120226934A1 (en) * 2011-03-01 2012-09-06 Rao G R Mohan Mission critical nand flash
DE102012102941A1 (de) * 2012-04-04 2013-10-10 Sportident Gmbh Passiver RFID-Transponder mit Signalisierungseinrichtung sowie Verfahren zum Betreiben eines derartigen RFID-Transponders

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189745A (ja) * 1988-01-25 1989-07-28 Nec Corp メモリ書込み方式
JPH03288289A (ja) * 1990-04-03 1991-12-18 Omron Corp 非接触式記憶媒体処理システム
JPH04113489A (ja) * 1990-09-04 1992-04-14 Mitsubishi Electric Corp 非接触ｉｃカード
JPH09114945A (ja) * 1995-10-20 1997-05-02 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
JPH1011555A (ja) * 1996-06-25 1998-01-16 Hitachi Ltd 情報ｉｃカード

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE411600B (sv) * 1978-05-25 1980-01-14 Trehn Karl Bengt Speciellt for motorfordon avsett parkeringssystem
EP0247623A3 (en) 1984-03-19 1989-09-20 Omron Tateisi Electronics Co. Ic card transaction system
DE3585464D1 (de) 1984-06-19 1992-04-09 Casio Computer Co Ltd Intelligente karte.
IL72802A (en) * 1984-08-29 1990-01-18 N T E Parkulator Time metering device particularly useful as a parking card
US4614861A (en) * 1984-11-15 1986-09-30 Intellicard International, Inc. Unitary, self-contained card verification and validation system and method
US4766293A (en) * 1986-06-26 1988-08-23 Visa International Service Association Portable financial transaction card capable of authorizing a transaction in foreign currencies
JP2514954B2 (ja) * 1987-03-13 1996-07-10 三菱電機株式会社 Ｉｃカ−ド
JPS63226752A (ja) * 1987-03-16 1988-09-21 Omron Tateisi Electronics Co Ｉｄシステムのデ−タ書込み方式
US4868376A (en) * 1987-05-15 1989-09-19 Smartcard International Inc. Intelligent portable interactive personal data system
FR2666425A1 (fr) * 1990-08-31 1992-03-06 Gemplus Card Int Procede et dispositif de mise a jour d'informations dans une memoire et leur utilisation dans les cartes a memoire.
US5659890A (en) * 1991-07-25 1997-08-19 Casio Computer Co., Ltd. Portable radio apparatus equipped with function to display received message information
US5585787A (en) * 1991-12-09 1996-12-17 Wallerstein; Robert S. Programmable credit card
GB9307623D0 (en) * 1993-04-13 1993-06-02 Jonhig Ltd Data writing to eeprom
KR960005370Y1 (ko) * 1993-12-09 1996-06-28 포항종합제철 주식회사 와이어식 벨트 클리너(Wire Belt Cleaner)
US5623552A (en) * 1994-01-21 1997-04-22 Cardguard International, Inc. Self-authenticating identification card with fingerprint identification
US5479172A (en) * 1994-02-10 1995-12-26 Racom Systems, Inc. Power supply and power enable circuit for an RF/ID transponder
US5590038A (en) * 1994-06-20 1996-12-31 Pitroda; Satyan G. Universal electronic transaction card including receipt storage and system and methods of conducting electronic transactions
JPH0830841A (ja) 1994-07-11 1996-02-02 Nec Corp 音声案内可能表示入力機能付ｉｃカード
JP3406444B2 (ja) * 1995-01-10 2003-05-12 富士通株式会社 データ転送システムのバス制御装置
EP0784301B1 (de) * 1996-01-08 2002-10-16 Jürgen Dethloff Verfahren und System zum Bezahlen von Leistungen sowie tragbarer Datenträger für ein derartiges System
JPH09212598A (ja) * 1996-01-31 1997-08-15 Toshiba Corp Ｉｃカード用携帯端末装置
JPH09282862A (ja) * 1996-04-11 1997-10-31 Mitsubishi Electric Corp メモリカード
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
JPH10260912A (ja) * 1997-03-17 1998-09-29 Mitsubishi Electric Corp メモリカード
JP3822707B2 (ja) * 1997-05-08 2006-09-20 株式会社ルネサステクノロジ Ｉｃカード
JP3728366B2 (ja) * 1997-05-13 2005-12-21 株式会社ルネサステクノロジ Ｉｃカード
JPH10340575A (ja) * 1997-06-04 1998-12-22 Sony Corp 外部記憶装置及びその制御装置、データ送受信装置
US6019284A (en) * 1998-01-27 2000-02-01 Viztec Inc. Flexible chip card with display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189745A (ja) * 1988-01-25 1989-07-28 Nec Corp メモリ書込み方式
JPH03288289A (ja) * 1990-04-03 1991-12-18 Omron Corp 非接触式記憶媒体処理システム
JPH04113489A (ja) * 1990-09-04 1992-04-14 Mitsubishi Electric Corp 非接触ｉｃカード
JPH09114945A (ja) * 1995-10-20 1997-05-02 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
JPH1011555A (ja) * 1996-06-25 1998-01-16 Hitachi Ltd 情報ｉｃカード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0991012A4 *

Also Published As

Publication number Publication date
DE69802805T2 (de) 2002-06-13
EP0991012A4 (en) 2000-05-03
EP0991012A1 (en) 2000-04-05
CA2278346A1 (en) 1998-08-27
DE69802805D1 (de) 2002-01-17
US6454172B1 (en) 2002-09-24
JP3667920B2 (ja) 2005-07-06
KR20000069978A (ko) 2000-11-25
CN1248337A (zh) 2000-03-22
EP0991012B1 (en) 2001-12-05
AU5342698A (en) 1998-09-09
KR100378224B1 (ko) 2003-03-29
JPH10240873A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
JP3667920B2 (ja) Ｉｃカード
US5715431A (en) Tamper proof security measure in data writing to non-volatile memory
US4877945A (en) IC card having a function to exclude erroneous recording
US6883060B1 (en) Microcomputer provided with flash memory and method of storing program into flash memory
JP3706703B2 (ja) Ｉｃカード
US4924465A (en) Memory with function test of error detection/correction device
JP2002062956A (ja) 停電処理方法及び停電処理装置
JP4041216B2 (ja) 異常検出方法および異常検出装置
JP3593818B2 (ja) 非接触ｉｃカード
JPH09212429A (ja) 不揮発性半導体ディスク装置
JPH10187550A (ja) Ｉｃカード
JPH1153487A (ja) Ｉｃカードにおける書き込みデータの有効性判定方法
WO2019240105A1 (ja) Ｒｆｉｄタグ及びｒｆｉｄタグシステム
JPH02245954A (ja) 半導体記憶装置
JPH05297128A (ja) 個体識別装置
JPH0944416A (ja) コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム
JPH09212368A (ja) リモートローディング伝送装置
JPH09297714A (ja) データバックアップ方法および装置
JPH06290112A (ja) Ｅｅｐｒｏｍによるビットデータ記憶装置
JPH0715497B2 (ja) 個体識別方法
JPH0341860B2 (ja)
JPH0394352A (ja) データ破壊領域検出処理方式
JP2004152056A (ja) Ｉｃカード
JPH05181573A (ja) 障害処理方式
JPH08180151A (ja) Ｉｃカ−ド及びｉｃカ−ドの情報書換方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98802612.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 53426/98

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 09341116

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019997006193

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2278346

Country of ref document: CA

Ref document number: 2278346

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1998900201

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1998900201

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997006193

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1998900201

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019997006193

Country of ref document: KR