WO1998056041A1 - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
WO1998056041A1
WO1998056041A1 PCT/JP1998/002397 JP9802397W WO9856041A1 WO 1998056041 A1 WO1998056041 A1 WO 1998056041A1 JP 9802397 W JP9802397 W JP 9802397W WO 9856041 A1 WO9856041 A1 WO 9856041A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor
layer
semiconductor substrate
external electrode
Prior art date
Application number
PCT/JP1998/002397
Other languages
English (en)
French (fr)
Inventor
Nozomi Shimoishizaka
Ryuichi Sahara
Yoshifumi Nakamura
Takahiro Kumakawa
Shinji Murakami
Yukata Harada
Original Assignee
Matsushita Electronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corporation filed Critical Matsushita Electronics Corporation
Priority to KR10-1999-7007955A priority Critical patent/KR100537243B1/ko
Priority to EP98921896A priority patent/EP0991119B1/en
Priority to US09/381,381 priority patent/US6313532B1/en
Priority to DE69834561T priority patent/DE69834561T2/de
Publication of WO1998056041A1 publication Critical patent/WO1998056041A1/ja
Priority to US09/886,971 priority patent/US6812573B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to a semiconductor device having a built-in semiconductor integrated circuit portion used for information communication equipment, office electronic equipment, and the like, further having connection wiring to external terminals, and capable of high-density mounting, and a method of manufacturing the same. Things.
  • FIG. 10 is a cross-sectional view showing a conventional semiconductor device called // BGA.
  • reference numeral 101 denotes a semiconductor chip having a built-in semiconductor element
  • 102 denotes a wiring circuit sheet in the form of a flexible sheet formed on the semiconductor chip 101
  • 103 denotes a connection between the semiconductor chip 101 and the wiring circuit sheet 102.
  • a flexible low-elastic modulus material interposed between them 104 is a partial lead that becomes a part of a wiring layer
  • 105 is an element electrode electrically connected to a semiconductor element in the semiconductor chip 101
  • 106 is a wiring circuit sheet
  • These electrodes are formed on the surface of the substrate 102 and are used for making an electrical connection with an external device.
  • the conventional semiconductor device called BGA has a structure in which a wiring circuit sheet 102 is formed on a semiconductor chip 101 via a low elastic modulus material 103. That is, the element electrodes 105 on the semiconductor chip 101 and the electrodes 106 on the surface of the wiring circuit sheet 102 are electrically connected by partial leads 104.
  • a flexible sheet-shaped wiring circuit sheet 102 is bonded onto a semiconductor chip 101 via a low elastic modulus material 103.
  • the wiring circuit sheet 102 has a wiring pattern built therein, and an electrode 106 connected to the wiring pattern is provided on the wiring circuit sheet 102. 4 is extended.
  • the low elastic modulus material 103 in this case is an insulating material and has an adhesive function.
  • the partial lead 104 and the element electrode 105 are electrically connected using conventional thermocompression bonding or ultrasonic bonding technology, which is usually used for bonding in a “TAB” (tape automated bonding) operation. Connecting. As described above, the semiconductor device was manufactured.
  • the above-described conventional semiconductor device has the following problems. First, in the above-described conventional semiconductor device, it is necessary to prepare the wiring circuit sheet 102 in advance, and the number of manufacturing steps increases. Further, the wiring circuit sheet 102 itself is expensive. Furthermore, in order to carry out the work of bonding the wiring circuit sheet 102 via the low elastic modulus material 103 on the semiconductor chip 101, a high-performance mounting equipment is installed. Required, and equipment costs are high. As a result, there has been a problem that the manufacturing cost of the semiconductor device is generally high.
  • the width and thickness of the partial leads 104 are small. Since the shape is not stable, it is difficult to connect to the device electrode 105. Therefore, there were problems that the manufacturing cost was high and the reliability after connection was poor.
  • An object of the present invention is to provide a low-cost semiconductor that can be formed at a wafer level up to a state close to the final stage of a manufacturing process and that has high reliability and high mounting density.
  • An object of the present invention is to provide an apparatus and a method of manufacturing the same.
  • the present invention discloses a semiconductor device and a method for manufacturing a semiconductor device described below.
  • a basic semiconductor device includes a semiconductor substrate on which a semiconductor element is provided, an element electrode arranged on a main surface of the semiconductor substrate, and electrically connected to the semiconductor element; And an opening formed by partially removing the elastic layer so as to expose at least the device electrode on the semiconductor substrate.
  • the external electrodes of the metal wiring layer are formed on the elastic layer, the stress applied to the connection due to the difference in the coefficient of thermal expansion between the mother board and the semiconductor device after mounting on the mother board Is absorbed by the elasticity of the elastic body. That is, a semiconductor device having a high stress relaxation function can be realized.
  • the metal wiring layer connected to the device electrode is provided integrally including the external electrode, it can be formed by patterning the metal film deposited on the semiconductor substrate. Structure. Therefore, the wiring circuit sheet and the equipment for the same as the conventional semiconductor device described above are unnecessary, and the manufacturing process of the conventional semiconductor device does not require the step of connecting the partial leads and the element electrodes by thermocompression bonding. It becomes unnecessary. Therefore, it is possible to reduce the number of manufacturing facilities and man-hours, and to avoid the difficulty of connection, thereby reducing the manufacturing cost.
  • the metal wiring layer can be formed even when the semiconductor substrate remains as a wafer, the manufacturing process can be simplified.
  • the semiconductor substrate in the semiconductor device may be in a wafer state or in a chip state cut out from a wafer.
  • the cross-sectional shape of the end of the elastic layer in the vicinity of the opening in the semiconductor device may be a wedge shape inclined with respect to the surface of the semiconductor substrate or a shape in which an acute angle portion is chamfered. preferable.
  • the external electrode terminal in the semiconductor device may be configured by a metal ball provided to be in contact with the external electrode, or may be configured by a conductive protrusion provided to be in contact with the external electrode. Good.
  • the external electrode exposed in the opening of the protective film can also function as the external electrode terminal.
  • an opening is provided above the element electrode on the semiconductor substrate.
  • a passivation film for protecting the semiconductor element may be further provided, and the elastic layer may be formed on the passivation film.
  • a basic method of manufacturing a semiconductor device includes forming an elastic layer made of an insulating material on a semiconductor substrate having a semiconductor element and an element electrode electrically connected to the semiconductor element.
  • Such a wiring circuit sheet and equipment therefor are not required, and the step of connecting the partial lead and the element electrode by thermocompression bonding in the above-described conventional semiconductor device manufacturing process is unnecessary. Therefore, manufacturing equipment and man-hours can be reduced. Further, since the two are electrically connected only by forming the metal wiring layer on the device electrode, there is no difficulty such as the connection between the partial lead and the device electrode unlike the conventional semiconductor device described above. . Thus, the basic semiconductor device of the present invention can be easily realized while reducing the manufacturing cost.
  • the first to third steps are performed using a semiconductor substrate as it is, and after the third step, the wafer is separated into semiconductor chips.
  • the method further comprises a step.
  • the method further comprises a step of separating the wafer into semiconductor chips before the first step, wherein the first to third steps are performed in a semiconductor state in a chip state. This may be performed using a body substrate.
  • a cross-sectional shape of an end of the elastic layer near the opening may be formed in a wedge shape inclined with respect to a surface of the semiconductor substrate. Is preferred.
  • the method for manufacturing a semiconductor device preferably further comprises, after the third step, a step of forming a protective film covering the metal wiring layer except for at least a part of the external electrode.
  • connection between the external electrode of the semiconductor device and the wiring of the mother board can be easily and quickly performed using a connecting member such as solder.
  • a metal board may be provided on the external electrode of the metal wiring layer.
  • the method further includes a step of mounting a metal.
  • the test board having a terminal electrically connectable to the external electrode after the third step May be further provided on the semiconductor substrate, and inspecting the semiconductor device.
  • the semiconductor device can be inspected by the elastic layer while absorbing the stress applied to the metal wiring layer via the external electrode during the inspection.
  • FIG. 1 is a perspective view showing the structure of the semiconductor device according to the first embodiment with a solder resist film partially opened.
  • FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment.
  • FIG. 3 shows the thickness of the thin film metal layer in the manufacturing process of the semiconductor device according to the first embodiment. It is sectional drawing which shows the process until a film metal layer is formed.
  • FIG. 4 is a cross-sectional view showing a step after removing the plating resist film in the manufacturing steps of the semiconductor device according to the first embodiment.
  • FIG. 5 is a perspective view showing the structure of a semiconductor device according to the second embodiment having conductive projections as external electrode terminals, with a solder-resist film partially opened.
  • FIG. 6 is a perspective view showing a structure of a semiconductor device according to a third embodiment in which lands of a metal wiring layer function as external electrode terminals, with a solder resist film partially opened.
  • FIG. 7 is a perspective view showing a solder resist film according to a fourth embodiment in which device electrodes are arranged in a peripheral portion with a partial opening.
  • FIG. 8 is a partial cross-sectional view of a semiconductor device showing a variation in the cross-sectional shape of the end of the low-modulus layer according to the first to fourth embodiments.
  • FIG. 9 is a cross-sectional view illustrating a semiconductor device inspection method according to the fifth embodiment.
  • FIG. 10 is a cross-sectional view of a conventional semiconductor device including a low elastic modulus layer.
  • FIG. 1 is a perspective view showing a semiconductor device according to the present embodiment with a part of a solder-resist film opened
  • FIG. 2 is a cross-sectional view of the semiconductor device according to the present embodiment
  • FIGS. e) and FIGS. 4 (a;) to (d) are cross-sectional views showing the manufacturing process of the semiconductor device according to the present embodiment.
  • reference numeral 10 denotes a semiconductor integrated circuit composed of semiconductor elements such as transistors. It is a semiconductor substrate having a circuit inside. The semiconductor substrate 10 may be in a wafer state or in a chip state cut out from a wafer.
  • This semi Pads 30 connected to the device electrodes 11 of the semiconductor substrate 10 are arranged on a part (electrode arrangement region) of the main surface of the body substrate 10.
  • the electrode arrangement region is the central portion thereof.
  • a low elastic modulus layer 20 made of an insulating material having a low elastic modulus is provided in a region other than the electrode arrangement region where the pads 30 are arranged.
  • the low elastic modulus layer 20 has a wedge-shaped inclined portion reaching the main surface of the semiconductor substrate 10 on which the pad 30 is formed. That is, the semiconductor substrate 10 has a wedge shape that is not perpendicular to the main surface but has no acute angle portion.
  • a land 32 which functions as an external electrode for inputting and outputting a signal flowing between the semiconductor element in the semiconductor substrate 10 and an external device.
  • Metal wiring 31 connecting between 32 and pad 30 is provided.
  • the pad 30, the metal wiring 31 and the land 32 are made of the same metal layer, and together form a metal wiring pattern 33.
  • a metal ball 40 functioning as an external electrode terminal is provided on the land 32.
  • a solder resist film 50 exposing a region where the metal ball 40 is formed and covering the other region is formed. That is, the structure is such that the metal ball 40 is bonded to the land 32 exposed at the opening of the solder-resist film 50.
  • the metal wiring 31 is provided on the low elastic modulus layer 20 serving as a base, so that the semiconductor device is mounted on a mother board such as a printed circuit board.
  • a stress such as a thermal stress
  • the stress applied to the metal wiring 31 is reduced. Therefore, disconnection of the metal wiring 31 at the time of mounting on a substrate or the like can be prevented, and a highly reliable wiring structure can be realized.
  • the land 32 serving as an external electrode terminal is two-dimensionally arranged on the main surface of the semiconductor device, it is possible to provide a large number of external electrode terminals in a small area and to form a pattern.
  • Pad 30 and land 32 can be connected by metal wiring 31. It is a structure that can be used. Therefore, the semiconductor device is small and thin, and can cope with an increase in the number of pins.
  • the element is formed by the metal wiring 31 that can be patterned by etching or the like. Because it is connected to the electrode 11, it is a semiconductor device that is suitable for microfabrication and that can accommodate multiple pins.
  • metal balls 40 serving as external electrode terminals are provided on the lands 32 connected to the metal wiring 31, so that the process of mounting the semiconductor device on a mother board such as a printed circuit board can be performed extremely simply and quickly.
  • the low elasticity layer 20 can absorb the thermal stress generated from the metal ball 40 having a large heat capacity.
  • the cross-sectional shape of the end portion of the low elastic modulus layer 20 formed in the electrode arrangement region on the main surface of the semiconductor substrate 10 is a wedge shape without an acute angle portion, the metal wiring 31 is easy to form, and The metal wiring 31 is characterized in that it is hard to be disconnected.
  • the thickness of the low elastic modulus layer 20 in the present embodiment and each embodiment described later is 10 to 150 ⁇ m.
  • the elastic modulus of the low elastic modulus layer 20 (Young's modulus) is preferably in the range of 10 to 2000 kg / mm 2, and more preferably in a further 10 range 1000k g / mm 2.
  • the coefficient of linear expansion of the low elastic modulus layer 20 is preferably in the range of 5 to 200 ppm / ° C, and more preferably in the range of 10 to 100 ppm / ° C.
  • 3 (a) to 3 (e) and 4 (a) to 4 (d) are cross-sectional views showing manufacturing steps for realizing the structure of the semiconductor device shown in FIGS. 1 and 2.
  • a photosensitive insulating material is formed on the device electrode 11 and the passive film 12 of the semiconductor substrate 10 formed on the main surface of the semiconductor substrate 10, respectively. Is applied to a thickness of about 100 m and dried to form an insulating material film 21. You.
  • the photosensitive insulating material film 21 should be thicker as long as it does not hinder the process after the application. It may be about ⁇ m or about 1 mm.
  • the cross-sectional shape of the low elastic modulus layer 20 at the opening is not perpendicular to the main surface of the semiconductor substrate 10 but is a wedge without an acute angle portion. And formed.
  • a polymer such as an ester bond type polyimide or an acrylate-based epoxy may be used, as long as it has a low elastic modulus and an insulating property.
  • the insulating material film 21 having photosensitivity does not need to be formed by drying a liquid material, and a material formed in a film shape in advance may be used.
  • an opening can be formed in the insulating material film 21 by laminating the film-shaped insulating material film 21 on the semiconductor substrate 10, exposing and developing, and forming the opening on the semiconductor substrate 10.
  • the device electrode 11 of the first embodiment can be exposed.
  • the insulating material constituting the insulating material film 21 does not need to have photosensitivity.
  • the device electrode 11 on the semiconductor substrate 10 can be exposed by mechanical processing using laser or plasma or chemical processing such as etching. .
  • a T layer having a thickness of about 0.2 m is formed by a vacuum evaporation method, a snorting method, a CVD method, or an electroless plating method.
  • a thin film metal layer 13 made of an i film and a Cu film having a thickness of about 0.5 ⁇ m formed thereon is formed.
  • a negative photosensitive resist is applied on the thin film metal layer 13, a part other than a desired pattern part of the finished product is cured, and an unexposed part is removed.
  • Metsuki A resist film 14 is formed.
  • a negative photosensitive resist was used when forming the mask resist film 14, but it goes without saying that a positive photosensitive resist may be used.
  • a thick metal layer 15 made of, for example, a Cu film is formed on the thin metal layer 13 except for the portion where the mask resist film 14 is formed, for example, by electrolytic plating. It is selectively formed with a thickness of about m.
  • the mask resist film 14 is melted and removed.
  • an etching solution capable of melting the thin film metal layer 13 and the thick film metal layer 15 is used.
  • the thin metal layer 13 having a smaller thickness than the thick metal layer 15 is removed in advance.
  • a predetermined metal wiring pattern 33 including the pad 30, the metal wiring 31, and the land 32 is formed on the main surface of the semiconductor substrate 10.
  • an etching resist film having a desired pattern may be formed using photolithography technology to protect the thick metal layer 15.
  • solder resist film 50 protects the pad 30 and the metal wiring 31 which are portions other than the land 32 in the metal wiring pattern 33 from the solder melted.
  • the semiconductor device according to the present embodiment can be obtained.
  • the device electrode 11 on the surface of the semiconductor substrate 10 is formed.
  • the metal wiring 31 is formed by inclining the surface of the semiconductor substrate 10 by inclining it instead of providing a step. A structure that is easy and hard to be disconnected can be configured.
  • the thin film metal layer 13 and the thick film metal layer 15 may be used instead.
  • the thin metal layer 13 and the thick metal layer 15 may be made of different metal materials, and an etchant that selectively etches only the thin metal layer 13 may be used in a final etching step. Good.
  • FIG. 5 is a perspective view showing the semiconductor device according to the second embodiment with a part of a solder-resist film opened.
  • reference numeral 10 denotes a semiconductor substrate having a semiconductor integrated circuit composed of semiconductor elements such as transistors inside.
  • the semiconductor substrate 10 may be in a wafer state or in a chip state cut out from the wafer.
  • a pad 30 connected to an element electrode (not shown) of the semiconductor substrate 10 is arranged on a part (electrode arrangement region) of the main surface of the semiconductor substrate 10.
  • the electrode arrangement region is the central portion thereof.
  • a low elastic modulus layer 20 made of an insulating material having a low elastic modulus is provided in a region other than the electrode arrangement region where the pads 30 are arranged.
  • the low elastic modulus layer 20 has a wedge-shaped inclined portion reaching the main surface of the semiconductor substrate 10 on which the pads 30 are formed. That is, the semiconductor substrate 10 has a wedge shape that is not perpendicular to the main surface but has no acute angle portion.
  • a land 32 is provided which functions as an external electrode for inputting and outputting a signal flowing between the semiconductor element in the semiconductor substrate 10 and an external device.
  • a metal wiring 31 connecting between the pad 32 and the pad 30 is provided.
  • the pad 30, the metal wiring 31 and the land 32 are made of the same metal layer.
  • the metal wiring pattern 33 is formed. Note that a region other than the pads 30 on the main surface of the semiconductor substrate 10 is covered with the passivation film 12.
  • the feature of the semiconductor device according to the present embodiment is that the conductive projections 41 are provided on the lands 32 exposed at the openings of the solder resist film 50 instead of the metal balls 40 as external electrode terminals. Is provided.
  • Examples of the material constituting the conductive protrusion 41 include a solder bump formed on the land 32 by printing and melting a solder cream, and a solder bump formed by dipping in a molten solder. And a nickel / gold bump formed on the land 32 by electroless plating. However, it is not limited to these materials.
  • the conductive protrusions 41 are provided instead of the metal balls 40 as the external electrode terminals, it is troublesome to mount each metal ball 40 on the land 32 sequentially. This eliminates the need for complicated processes, and allows a low-cost semiconductor device to be realized.
  • FIG. 6 is a perspective view showing the semiconductor device according to the second embodiment with a part of a solder resist film opened.
  • reference numeral 10 denotes a semiconductor substrate having therein a semiconductor integrated circuit constituted by semiconductor elements such as transistors.
  • the semiconductor substrate 10 may be in a wafer state or in a chip state cut out from the wafer.
  • a pad 30 connected to an element electrode (not shown) of the semiconductor substrate 10 is arranged on a part (electrode arrangement region) of the main surface of the semiconductor substrate 10.
  • the electrode arrangement region is the central portion thereof.
  • a low elastic modulus layer 20 made of an insulating material having a low elastic modulus is provided in a region other than the electrode arrangement region where the pads 30 are arranged.
  • This low modulus layer 20 It has a wedge-shaped inclined portion reaching the main surface of the semiconductor substrate 10 on which the pad 30 is formed. That is, the semiconductor substrate 10 has a wedge shape that is not perpendicular to the main surface but has no acute angle portion.
  • a land 32 for inputting and outputting a signal flowing between a semiconductor element in the semiconductor substrate 10 and an external device is provided on the low elastic modulus layer 20.
  • the land 32 and the pad 3 are provided.
  • a metal wiring 31 is provided to connect between 0 and.
  • the pad 30, the metal wiring 31 and the land 32 are made of the same metal layer, and constitute a metal wiring pattern 33 together. Note that a region other than the pad 30 in the main surface of the semiconductor substrate 10 is covered with the passivation film 12.
  • the above structure is the same as the semiconductor device according to the first embodiment shown in FIG.
  • the feature of the semiconductor device according to the present embodiment is that the metal ball 40 and the conductive protrusion 41 are not provided on the land 32 exposed at the opening of the solder resist film 50, The point is that the land 32 itself functions as an external electrode terminal. That is, the semiconductor device of this embodiment is a land-grid-array (LGA) type semiconductor device.
  • LGA land-grid-array
  • each metal ball 40 is formed sequentially by using a structure in which a land 32, which is a part of the metal wiring pattern 33, is used as an external electrode terminal instead of providing the metal ball 40. And the step of forming the conductive protrusions 41 such as solder are not required, and a semiconductor device with extremely low cost and low mounting height can be realized.
  • FIG. 7 is a perspective view showing the solder resist film of the semiconductor device according to the fourth embodiment with a partial opening.
  • an outer peripheral portion on the main surface of the semiconductor substrate 10 in a chip state is connected to an element electrode (not shown) of the semiconductor substrate.
  • Pads 30 are arranged.
  • a low elastic modulus layer 20 made of an insulating material having a low elastic modulus is provided in a region other than an outer peripheral portion where the pads 30 are arranged.
  • the end of the low elastic modulus layer 20 is formed in a wedge shape as in the first embodiment.
  • a land 32 serving as an external electrode terminal for inputting / outputting a signal between a semiconductor element in the semiconductor substrate 10 and an external device is provided on the low elastic modulus layer 20. .
  • a metal wiring 31 connected to the land 32 is formed extending from the pad 30 on the main surface of the semiconductor substrate 10 to above the low elastic modulus layer 20.
  • the pad 30, the metal wiring 31, and the land 32 are integrally formed of the same metal material to form a metal wiring pattern 33. Note that a region other than the pads 30 on the main surface of the semiconductor substrate 10 is covered with the passivation film 12. Further, on the land 32, a metal ball 40 as a protruding external terminal is provided.
  • the external electrode terminals for making the electrical connection with the mother board are linearly formed along the peripheral of the semiconductor substrate 10 cut into chips.
  • Metal balls 14 formed on lands 32 (external electrodes) arranged in a wide pitch in a two-dimensional grid array connected to the element electrodes, not on device electrodes arranged at a narrow pitch ).
  • the structure is such that the electrical connection with the terminals on the mother board can be made planarly via the metal balls 40, and the structure can be mounted on the mother board. An easy semiconductor device can be realized.
  • FIGS. 8 (a) to 8 (d) show specific examples of the shape of the boundary portion of the low elastic modulus layer 20 on the semiconductor substrate 10, and in this order, a curved inclined portion, a linear inclined portion, and a corner.
  • FIG. 3 is a cross-sectional view showing the shapes of a low elastic modulus layer 20 and a metal wiring 31 when a step portion having an acute angle portion and a step portion having a rounded corner portion are provided.
  • the wafer-like semiconductor The substrate may be cut into chips, and then a low-modulus layer, wiring pattern, solder resist film, metal balls, etc. may be formed on the chip, or a low-modulus layer and wiring pattern may be formed on the wafer.
  • the chip-shaped semiconductor substrate may be cut out from the wafer.
  • a chip-shaped semiconductor substrate may be cut out from the wafer after performing a process in the process of forming a low elastic modulus layer, a wiring pattern, a solder resist film and a metal ball on the wafer, or any other process. After that, the remaining steps may be performed on the semiconductor substrate.
  • FIG. 9 is a cross-sectional view showing a part of the wafer when the semiconductor device according to the present embodiment is inspected.
  • a device electrode 11 connected to a semiconductor device in the wafer 1 is provided on the wafer 1, and a pad 30 is provided on the device electrode 11.
  • a low elastic modulus layer 20 made of an insulating material having a low elastic modulus is provided in a region other than a region where the pads 30 are arranged.
  • the low elasticity layer 20 has a wedge-shaped inclined portion in a portion where the pad 30 is formed.
  • Lands 32 functioning as external electrodes for inputting and outputting signals flowing between the semiconductor elements in the wafer 1 and external devices are provided on the low elastic modulus layer 20.
  • a metal wiring 31 connecting between 2 and the pad 30 is provided.
  • the pad 30, the metal wiring 31 and the land 32 are made of the same metal layer, and together form a metal wiring pattern 33.
  • a metal ball 40 functioning as an external electrode terminal is provided on the land 32.
  • a solder-resist film 50 exposing a region where the metal balls 40 are formed and covering other regions is formed on the entire semiconductor device. In other words, the structure is such that the metal ball 40 is bonded to the land 32 exposed at the opening of the solder-resist film 50.
  • an inspection board 61 having a large number of contact terminals 62 is mounted on the wafer 1.
  • the contact terminals 62 are arranged with the downward direction.
  • Each contact terminal 62 of the inspection board is aligned with the metal ball 40 on the wafer 1 so as to face each other, and the two are brought into contact by applying pressure.
  • the inspection board 61 is electrically connected to an inspection device 70 including a power supply / signal generator and an output signal detector. Although not shown, wiring for electrically connecting the inspection device 70 and the contact terminals 62 is provided in the inspection board 61.
  • the low elastic modulus layer 20 on the wafer 1 has the function of a cushioning material. Therefore, the variation can be absorbed, and the two can be surely brought into contact with each other, so that the semiconductor device can be inspected at the wafer level.
  • the distance between the metal balls 40 which are two-dimensionally arranged external electrode terminals, can be made wider than the distance between the electrodes 11, the wiring on the inspection board 61 can be easily formed.
  • land-like terminals directly formed on the inspection board 61 by plating or printing are used as the contact terminals 62, but between the contact terminals 62 and the metal balls 40, By interposing a spring probe or a conductive sheet having conductivity only in the vertical direction, the contact between the metal ball 40 and the contact terminal 62 can be further ensured.
  • the inspection board 61 use a glass substrate / ceramic substrate having a thermal expansion coefficient close to that of the semiconductor element.
  • the semiconductor device may be inspected in a state where the metal wiring and the external electrode terminals are provided after being separated into individual semiconductor chips.
  • the semiconductor device of the present invention has a structure that can be formed on a semiconductor substrate of a wafer, and is a small and thin semiconductor device. Suitable for fine processing because it is connected to the electrode by the metal wiring layer A semiconductor device that can handle a large number of pins. Further, since the metal wiring layer integrated with the external electrode is formed on the elastic layer as a base, the disconnection of the metal wiring layer can be prevented, and the thermal stress of the external electrode can be buffered. The reliability of bonding at the time can be improved.
  • the manufacturing cost can be reduced, and fine wiring can be formed.
  • the heat stress applied to the solder joints after mounting on the mother board can be reduced, and a small-sized, high-performance semiconductor device with lower cost can be formed.
  • the semiconductor device and the manufacturing method of the present invention can be applied to all electronic devices using a semiconductor integrated circuit formed by various transistors.

Description

曰月糸田 β 半導体装置およびその製造方法
[技術分野]
本発明は、 情報通信機器、 事務用電子機器等に利用される半導体集積回路部を内蔵 し、 さらに外部端子との接続配線などを有し、 高密度実装が可能な半導体装置および その製造方法に関するものである。
[背景技術]
近年、 電子機器の小型化、 高機能化に伴い、 半導体集積回路部を内蔵した半導体装 置も、 小型化， 高密度化， 実装作業の迅速性などを要求されるようになり、 たとえば メモリー用パッケージとしては LOC (リード 'オン 'チップ） あるレ、は SON (ス モール 'アウトライン . ノンリード） 等の開発、 あるいは TABテープを利用した/ BGA (マイクロ .ボール ' グリッド 'アレイ） （特表平 06— 504408号） と いったパッケージが開発されている。
以下、 従来の// BG Aと呼ばれる半導体装置およびその製造方法について図面を参 照しながら説明する。
図 10は、 従来の// BGAと呼ばれる半導体装置を示す断面図である。 図 10にお いて、 101は半導体素子を内蔵する半導体チップ、 102は半導体チップ 101上 に形成された柔軟性シート状の配線回路シート、 103は半導体チップ 10 1と配線 回路シ一ト 102との間に介在するしなやかな低弾性率材料、 104は配線層の一部 となる部分リード、 105は半導体チップ 101内の半導体素子に電気的につながつ ている素子電極、 106は配線回路シ一ト 102の表面上に形成され外部装置との電 気的接続を行なうための電極である。
同図に示すように、 従来の〃 BG Aと呼ばれる半導体装置は、 半導体チップ 10 1 上に低弾性率材料 103を介して配線回路シート 102が形成された構造を有してお り、 半導体チップ 1 0 1上の素子電極 1 0 5と配線回路シート 1 0 2上の表面の電極 1 0 6とが、 部分リード 1 0 4により電気的に接続されたものである。
次に、 上記従来の半導体装置の製造方法について、 同図を参照しながら説明する。 まず、 半導体チップ 1 0 1上に、 低弾性率材料 1 0 3を介して柔軟性シート状の配 線回路シート 1 0 2を接合する。 この配線回路シート 1 0 2は内部に配線パターンを 内蔵し、 配線回路シート 1 0 2の上には配線パターンに接続される電極 1 0 6が設け られ、 さらに電極 1 0 6から部分リード 1 0 4が延びている構造となっている。 この 場合の低弾性率材料 1 0 3は、 絶縁材料であり、 接着機能を有するものである。 次に 「T A B」 （テープ 'オートメイテッド ·ボンディング） 作業で結合するのに 通常用いられる従来の熱圧着、 または超音波ボンディング技術を用いて部分リード 1 0 4と素子電極 1 0 5を電気的に接続する。 以上により、 半導体装置を製造していた すなわち、 このような半導体装置の構造を採用することにより、 応力を緩和しなが ら配線回路シート 1 0 2の上に二次元的に形成される多数の電極 1 0 6を介して外部 機器との電気的接続が可能となるので、 情報通信機器， 事務用電子機器等の小型化を 図ろうとするものである。 一解決課題一
しかしながら、 上記従来の半導体装置においては、 以下のような諸問題があった。 第 1に、 上記従来の半導体装置では、 あらかじめ配線回路シート 1 0 2を作成する 必要があり、 製造工数が増大する。 また、 配線回路シート 1 0 2自体が高価である。 さらに、 半導体チップ 1 0 1上に、 低弾性率材料 1 0 3を介して配線回路シート 1 0 2を接合する作業を行うためには、 高性能なマウン夕 （搭載設備） を配備している必 要があり、 設備コストが高くつく。 その結果、 全体的に半導体装置の製造コストが高 くつくという問題があった。
第 2に、 素子電極 1 0 5と配線回路シート 1 0 2から延びる部分リード 1 0 4とを 接続する際、 特に微細配線の接続の場合には、 部分リード 1 0 4の幅や厚みが小さく なり、 形状が安定しないため素子電極 1 0 5との接続が困難となる。 そのために、 製 造コストが高くつくと共に接続後の信頼性にも乏しいという問題があった。
第 3に、 このような半導体装置は、 構造上、 半導体チップ 1 0 1がウェハから切り 出された後でなければ形成することができないために、 作業の迅速性に欠けるととも に、 半導体装置の検査もウェハ状態では行なうことができず、 半導体装置の製造コス トの低減に対する大きな障壁となっている。
本発明は上記従来の諸課題を解決するものであり、 その目的は、 製造工程の最終段 階に近い状態までウェハレベルで形成可能な、 かつ、 信頼性や実装密度の高い低コス 卜の半導体装置及びその製造方法を提供することにある。
[発明の開示]
上記目的を達成するために本発明では、 それぞれ以下に記載されている、 半導体装 置と半導体装置の製造方法とを開示している。
本発明の基本的な半導体装置は、 半導体素子が配設されている半導体基板と、 上記 半導体基板の主面上に配列され、 上記半導体素子に電気的に接続される素子電極と、 上記半導体基板の主面上に形成され絶縁性の弾性材料からなる弾性体層と、 少なくと も上記半導体基板上の上記素子電極を露出させるように上記弾性体層を部分的に除去 して形成された開口部と、 上記素子電極の上から上記弾性体層の上に亘つて連続的に 形成された金属配線層と、 上記金属配線層の一部として上記弾性体層の上に設けられ 、 外部機器との電気的接続を行なうための外部電極とを備えている。
これにより、 弾性体層の上に金属配線層の外部電極が形成されているので、 マザ一 •ボードへの実装後に、 マザ一 ·ボードと半導体装置との熱膨張率差によって接続部 に加わる応力が弾性体の弾性によって吸収される。 すなわち、 応力の緩和機能の高い 半導体装置を実現することができる。
そして、 素子電極につながる金属配線層が外部電極をも含めて一体的に設けられて いるので、 半導体基板上に堆積した金属膜をパターニングすることにより形成可能な 構造となる。 したがって、 上記従来の半導体装置のような配線回路シートやそのため の設備は不要であり、 製造に際しても、 上記従来の半導体装置の製造工程における部 分リードと素子電極とを熱圧着により接続する工程は不要となる。 よって、 製造設備 や製造工数の削減と、 接続の困難性の回避とが可能となり、 製造コストの低減を図る ことができる。
しかも、 半導体基板がウェハのままであっても金属配線層を形成できる構造となる ので、 製造工程が簡素化できる。
上記半導体装置における上記半導体基板は、 ウェハ状態であってもよいし、 ウェハ から切り出されたチップ状態であってもよい。
上記半導体装置における上記弾性体層のうち上記開口部付近の端部の断面形状は、 半導体基板の表面に対して傾斜したくさび状であるか、 あるいは、 鋭角部分が面取り された形状であることが好ましい。
これらのいずれかにより、 金属配線層の一部に大きな集中応力の印加が回避される ので、 金属配線層の断線等を防止することができ、 半導体装置の信頼性が向上する。 上記半導体装置において、 上記金属配線層を覆うように形成され導電性材料をはじ く特性を有する保護膜と、 上記保護膜を貫通して上記金属配線層の上記外部電極の少 なくとも一部を露出させる開口とをさらに備え、 上記外部電極端子は、 上記開口内に 露出している上記外部電極の少なくとも一部の上に設けられていることが好ましい。 これにより、 金属配線層とマザ一 ·ボ一ド上の配線電極との間の電気的短絡などの ない正常な接続関係を維持しながら、 マザ一 ·ボード上への実装性のよい半導体装置 が実現できる。
上記半導体装置における上記外部電極端子は、 上記外部電極に接するように設けら れた金属ボールにより構成してもよいし、 上記外部電極に接するように設けられた導 電性突起により構成してもよい。
また、 保護膜の開口内に露出している上記外部電極の少なくとも一部を、 上記外部 電極端子としても機能させることもできる。
また、 上記半導体装置において、 上記半導体基板の上に上記素子電極の上方を開口 して形成され、 半導体素子を保護するためのパッシベーシヨン膜をさらに設けて、 上 記弾性体層を上記パッシべ一ション膜の上に形成しておくことができる。
これにより、 より信頼性の高い半導体装置を得ることができる。
本発明の半導体装置の製造方法のうち基本的な製造方法は、 半導体素子と該半導体 素子に電気的に接続される素子電極とを有する半導体基板上に絶縁性材料により構成 される弾性体層を形成する第 1の工程と、 上記弾性体層のうち上記素子電極の上方に 位置する領域を選択的に除去して上記素子電極を露出させる開口部を形成する第 2の 工程と、 上記弾性体層およびその開口部が形成された基板上に上記開口部に露出して レ、る素子電極の上から上記弾性体層に亘り一部が外部機器との電気的接続を行なうた めの外部電極として機能する金属配線層を形成する第 3の工程とを備えている。 この方法により、 半導体基板上に堆積した金属膜をパ夕一ニングすることにより、 素子電極につながる金属配線層を外部電極をも含めて一体的に形成することができる ので、 上記従来の半導体装置のような配線回路シートやそのための設備は不要であり 、 かつ上記従来の半導体装置の製造工程における部分リードと素子電極とを熱圧着に より接続する工程は不要となる。 よって、 製造設備や製造工数の削減を図ることがで きる。 また、 素子電極上に金属配線層を形成するだけで両者が電気的に接続されるの で、 上記従来の半導体装置のごとく部分リ一ドと素子電極との接続のような困難性は 生じない。 よって、 製造コストの低減を図りつつ、 本発明の基本的な半導体装置を容 易に実現することができる。
上記半導体装置の基本的な製造方法において、 上記第 1〜第 3の工程を、 ウェハの ままの半導体基板を用いて行ない、 上記第 3の工程の後に、 上記ウェハを半導体チッ プ每に分離する工程をさらに備えることが好ましい。
この方法により、 チップに分割される前のウェハのままで、 多数のチップ領域にお ける弾性体層や金属配線層などが形成されるので、 製造コストを大幅に低減すること ができる。
上記半導体装置の基本的な製造方法において、 上記第 1の工程の前にウェハを半導 体チップ每に切り離す工程をさらに備え、 上記第 1〜第 3の工程をチップ状態の半導 体基板を用いて行なってもよい。
上記半導体装置の製造方法において、 上記第 2の工程では、 上記弾性体層のうち上 記開口部付近の端部の断面形状を、 半導体基板の表面に対して傾斜したくさび状に形 成することが好ましい。
この方法により、 断線等の少ない信頼性の高い金属配線層を形成することができる o
上記半導体装置の製造方法において、 上記第 3の工程の後に、 上記外部電極の少な くとも一部を除く上記金属配線層を覆う保護膜を形成する工程をさらに備えることが 好ましい。
この方法により、 はんだ等の接続部材を用いて半導体装置の外部電極とマザ一 ·ボ ―ドの配線との接続を容易かつ迅速に行なうことができる。
上記半導体装置の製造方法において、 上記金属配線層の上記外部電極の上に金属ボ
—ルを搭載する工程をさらに備えることが好ましい。
この方法により、 金属ボールを利用してマザ一 ·ボード上への実装を極めて迅速に 行なうことができる半導体装置が形成されることになる。
上述の半導体装置の基本的な製造方法のうちいずれか 1つに記載の半導体装置の製 造方法において、 上記第 3の工程の後に、 上記外部電極に電気的に接続可能な端子を 有する検査ボードを上記半導体基板の上に設置して、 上記半導体装置の検査を行なう 工程をさらに備えることができる。
この方法により、 弾性体層によって、 検査の際に外部電極を介して金属配線層に加 わる応力を吸収しながら半導体装置の検査を行なうことができる。
[図面の簡単な説明]
図 1は、 第 1の実施形態における半導体装置の構造をソルダーレジスト膜を部分的 に開口して示す斜視図である。
図 2は、 第 1の実施形態における半導体装置の断面図である。
図 3は、 第 1の実施形態における半導体装置の製造工程のうち薄膜金属層の上に厚 膜金属層を形成するまでの工程を示す断面図である。
図 4は、 第 1の実施形態における半導体装置の製造工程のうちメツキレジスト膜を 除去した後の工程を示す断面図である。
図 5は、 外部電極端子として導電性突起を有する第 2の実施形態における半導体装 置の構造をソルダ一レジスト膜を部分的に開口して示す斜視図である。
図 6は、 金属配線層のランドを外部電極端子として機能させるようにした第 3の実 施形態における半導体装置の構造をソルダーレジスト膜を部分的に開口して示す斜視 図である。
図 7は、 周辺部に素子電極を配置した第 4の実施形態におけるソルダーレジスト膜 を部分的に開口して示す斜視図である。
図 8は、 第 1〜第 4の実施形態における低弾性率層の端部の断面形状のバリェ一シ ョンを示す半導体装置の部分断面図である。
図 9は、 第 5の実施形態における半導体装置の検査方法を示す断面図である。 図 1 0は、 従来の低弾性率層を備えた半導体装置の断面図である。
[最良の実施形態]
以下、 本発明の実施形態について、 図面を参照しながら説明する。
(第 1の実施形態）
まず、 本発明の第 1の実施形態について、 図 1〜図 4を参照しながら説明する。 図 1は、 本実施形態における半導体装置をソルダ一レジスト膜の一部を開口して示す斜 視図であり、 図 2は本実施形態に係る半導体装置の断面図、 図 3 ( a ) 〜 （e ) 及び 図 4 ( a；) 〜 （d ) は本実施形態における半導体装置の製造工程を示す断面図である 図 1および図 2において、 1 0はトランジスタ等の半導体素子によって構成される 半導体集積回路を内部に有する半導体基板である。 この半導体基板 1 0は、 ウェハ状 態であってもよいし、 ウェハから切り出されたチップ状態であってもよい。 この半導 体基板 1 0の主面の一部 （電極配置領域） には、 半導体基板 1 0の素子電極 1 1に接 続されるパッド 3 0が配置されている。 ただし、 本実施形態では、 電極配置領域は、 半導体基板がチップに分割されている場合には、 その中央部である。 また、 半導体基 板 1 0の主面上において、 パッド 3 0が配置された電極配置領域を除く領域に弾性率 の小さい絶縁性材料からなる低弾性率層 2 0が設けられている。 この低弾性率層 2 0 は、 パッド 3 0が形成されている半導体基板 1 0の主面に至るくさび状の傾斜部を有 している。 つまり、 半導体基板 1 0の主面に垂直ではなく鋭角部分の無いくさび状を 有している。 低弾性率層 2 0の上には、 半導体基板 1 0内の半導体素子と外部機器と の間に流れる信号を入出力するための外部電極として機能するランド 3 2が設けられ ており、 このランド 3 2とパッド 3 0との間を接続する金属配線 3 1が設けられてい る。 上記パッド 3 0と金属配線 3 1とランド 3 2とは同一の金属層からなり、 併せて 金属配線パターン 3 3を構成している。 そして、 ランド 3 2の上には、 外部電極端子 として機能する金属ボール 4 0が設けられている。 また、 半導体装置全体の上には、 金属ボール 4 0が形成されている領域を露出して、 その他の領域を覆うソルダ一レジ スト膜 5 0が形成されている。 つまり、 ソルダ一レジスト膜 5 0の開口部に露出する ランド 3 2に金属ボール 4 0が接合された構造となっている。
なお、 半導体基板 1 0の主面のうちパッド 3 0以外の領域は、 パッシべ一ション膜 1 2によって覆われている。
本実施形態の半導体装置によると、 下地となる低弾性率層 2 0の上に金属配線 3 1 を設けているので、 半導体装置をプリント基板等のマザ一 ·ボードの上に実装する際 などにおいて、 半導体装置の加熱 ·冷却に伴い金属配線 3 1に熱応力などの応力が印 加されても、 金属配線 3 1に加わる応力が緩和される。 よって、 基板実装時などにお ける金属配線 3 1の断線を防止することができ、 信頼性の高い配線構造を実現するこ とができる。
そして、 半導体装置の主面上に二次元的に外部電極端子となるランド 3 2が配置さ れているので、 狭い面積に多数の外部電極端子を設けることが可能となるとともに、 パターン形成可能な金属配線 3 1によりパッド 3 0とランド 3 2と接続することがで きる構造である。 したがって、 小型で薄型の半導体装置であり、 かつ多ピン化に対応 できる半導体装置である。
しかも、 半導体基板 10上の素子電極 1 1と外部との接続端子 （ランド 32) との 間に従来のような部分リードを設けるのではなく、 エッチング等によるパターニング が可能な金属配線 3 1により素子電極 1 1と接続するものであるため、 微細加工に適 し、 多ピン化に対応できる半導体装置である。
さらに、 金属配線 3 1につながるランド 32の上に外部電極端子となる金属ボール 40が設けられ、 プリント基板等のマザ一 ·ボードに半導体装置を搭載する工程が極 めて簡易かつ迅速に行なうことができる構造となっているが、 その際にも、 低弾性率 層 20により、 大きな熱容量を有する金属ボール 40から発生する熱応力を吸収でき る。
特に、 半導体基板 10の主面上の電極配置領域に形成された低弾性率層 20の端部 の断面形状が鋭角部分の無いくさび状であるので、 金属配線 3 1が形成しやすく、 か つ金属配線 3 1が断線しにくいという特徴を有している。
ここで、 本実施形態及び後述の各実施形態における低弾性率層 20の厚みは、 10 〜 150〃mであることが好ましい。 また、 低弾性率層 20の弾性率 （ヤング率） は 10〜2000 kg/mm2 の範囲にあることが好ましく、 さらに 10〜 1000k g/mm2 の範囲にあることがより好ましい。 また、 低弾性率層 20の線膨張率は 5 〜200 ppm/°Cの範囲にあることが好ましく、 さらに 10〜； I 00 ppm/°Cの 範囲にあることがより好ましい。
次に、 本実施形態の半導体装置での製造方法について、 図 3 (a) 〜 （e) 及び図 4 (a) 〜 （d) を参照しながら説明する。 図 3 (a) 〜 （e) 及び図 4 (a) 〜 （ d) は、 図 1及び図 2に示す半導体装置の構造を実現するための製造工程を示す断面 図である。
まず、 図 3 (a) に示すように、 半導体基板 10の主面にそれぞれ形成された半導 体基板 10の素子電極 1 1とパッシベ一シヨン膜 12との上に、 感光性を有する絶縁 材料を 100 m程度の厚みで塗布して乾燥することにより絶縁材料膜 21を形成す る。
なお、 本半導体装置を基板実装した際の熱応力を軽減するためには感光性絶縁材料 膜 2 1の塗布厚は、 塗布以降の工程に支障のない範囲で厚い方が良く、 例えば 5 0 0 〃m程度でも良いし 1 mm程度でも良い。
次に、 図 3 ( b ) に示すように、 乾燥された絶縁材料膜 2 1に対して露光と現像と を順次行って、 半導体基板 1 0の素子電極 1 1の部分が開口した低弾性率層 2 0を形 成する。 この場合において、 例えば露光で平行光ではなく散乱光を使用して、 開口部 における低弾性率層 2 0の断面形状を、 半導体基板 1 0の主面に対して垂直ではなく 鋭角部分のないくさび状にして形成する。
なお、 感光性を有する絶縁材料膜 2 1としては、 例えばエステル結合型ポリイミ ド やァクリレート系エポキシ等のポリマーでよく、 低弾性率を有し、 絶縁性であればよ い。
また、 感光性を有する絶縁材料膜 2 1は液状材料を乾燥させて形成する必要はなく フィルム状に予め形成された材料を用いても構わない。 その場合には、 フィルム状の 絶縁材料膜 2 1を半導体基板 1 0上に貼りあわせ、 露光、 現像することで絶縁性材料 膜 2 1に開口部を形成することができ、 半導体基板 1 0上の素子電極 1 1を露出させ ることができる。
さらに、 絶縁材料膜 2 1を構成する絶縁材料が感光性を有する必要はない。 感光性 を有しない絶縁材料を用いる場合には、 レーザ一やプラズマによる機械的な加工もし くはエッチングなどの化学的加工により、 半導体基板 1 0上の素子電極 1 1を露出さ せることができる。
次に、 図 3 ( c ) に示すように、 半導体基板 1 0の主面において、 真空蒸着法、 ス ノ ヅタリング法、 C V D法又は無電解めつき法によって例えば厚みが 0 . 2 m程度 の T i膜とその上に形成された厚みが 0 . 5〃m程度の C u膜からなる薄膜金属層 1 3を形成する。
次に、 図 3 ( d ) に示すように、 薄膜金属層 1 3上にネガ型感光性レジス トを塗布 し、 仕上げ製品の所望のパターン部以外を硬化し、 未感光部を除去することでメツキ レジスト膜 14を形成する。
なお、 ここではメツキレジスト膜 14を形成する際にネガ型感光性レジストを用い たが、 ポジ型感光性レジストを用いてもよいことは言うまでもない。
その後、 図 3 (e) に示すように、 電解めつき法により、 メツキレジスト膜 14が 形成された箇所以外の薄膜金属層 13の上に、 例えば Cu膜からなる厚膜金属層 15 を例えば 20 m程度の厚みで選択的に形成する。
次に、 図 4 (a) に示すように、 厚膜金属層 15の形成後、 メツキレジスト膜 14 を溶融除去する。
次に、 図 4 (b) に示すように、 薄膜金属層 13と厚膜金属層 1 5とを溶融するこ とのできるエッチング液、 例えば Cu膜に対しては塩化第二銅溶液で、 T i膜に対し ては EDTA溶液で全面エッチングすると、 厚膜金属層 15よりも層厚が薄い薄膜金 属層 13が先行して除去される。 この工程によって、 半導体基板 10の主面において 、 パッド 30と金属配線 31とランド 32とからなる所定の金属配線パターン 33が 形成される。
この際、 メツキレジスト膜 14の除去後、 フォトリソグラフィー技術を用いて所望 のパターン状を有するエッチングレジスト膜を形成し、 厚膜金属層 15を保護しても 構わない。
次に、 図 4 (c) に示すように、 低弾性率層 20の上に感光性ソルダーレジスト膜 を塗布した後に、 フォトリソグラフィ一技術を使用して、 ランド 32の部分のみが露 出するようにしてソルダ一レジスト膜 50を形成する。 該ソルダ一レジスト膜 50に よって、 金属配線パターン 33のうちランド 32以外の部分であるパッド 30と金属 配線 31と力 溶融したはんだから保護される。
次に、 図 4 (d) に示すように、 はんだ、 はんだめつきされた銅、 ニッケル等から なる金属ボール 40をランド 32の上に載置して、 金属ボール 40とランド 32とを 溶融接合する。 以上の工程によって、 本実施形態に係る半導体装置を得ることができ 本実施形態の半導体装置の製造方法では、 半導体基板 10の表面上の素子電極 1 1 を露出させるための低弾性率層 2 0の開口の端部に段差を設けるのではなく傾斜させ て半導体基板 1 0の表面になめらかにつながるように形成することにより、 金属配線 3 1を形成しやすく、 また断線しにくい構造を構成することができる。
なお、 薄膜金属層 1 3や厚膜金属層 1 5を構成する材料として C uを使用したが、 これに代えて C r、 W、 T i / C u、 N i等を使用してもよい。 また、 薄膜金属層 1 3と厚膜金属層 1 5とをそれぞれ異なる金属材料により構成しておき、 最終的なエツ チング工程では薄膜金属層 1 3のみを選択的にエッチングするエツチャントを用いて もよい。
(第 2の実施形態）
次に、 本発明の第 2の実施形態について図面を参照しながら説明する。 図 5は、 第 2の実施形態における半導体装置をソルダ一レジスト膜の一部を開口して示す斜視図 である。
図 5において、 1 0はトランジスタ等の半導体素子によって構成される半導体集積 回路を内部に有する半導体基板である。 この半導体基板 1 0は、 ウェハ状態であって もよいし、 ウェハから切り出されたチップ状態であってもよい。 この半導体基板 1 0 の主面の一部 （電極配置領域） には、 半導体基板 1 0の素子電極 （図示せず） に接続 されるパッド 3 0が配置されている。 ただし、 本実施形態では、 電極配置領域は、 半 導体基板がチップに分割されている場合には、 その中央部である。 また、 半導体基板 1 0の主面上において、 パッド 3 0が配置された電極配置領域を除く領域に弾性率の 小さい絶縁性材料からなる低弾性率層 2 0が設けられている。 この低弾性率層 2 0は 、 パッド 3 0が形成されている半導体基板 1 0の主面に至るくさび状の傾斜部を有し ている。 つまり、 半導体基板 1 0の主面に垂直ではなく鋭角部分の無いくさび状を有 している。 低弾性率層 2 0の上には、 半導体基板 1 0内の半導体素子と外部機器との 間に流れる信号を入出力するための外部電極として機能するランド 3 2が設けられて おり、 このランド 3 2とパッド 3 0との間を接続する金属配線 3 1が設けられている 。 上記パッド 3 0と金属配線 3 1とランド 3 2とは同一の金属層からなり、 併せて金 属配線パターン 3 3を構成している。 なお、 半導体基板 1 0の主面のうちパッド 3 0 以外の領域は、 パヅシベ一シヨン膜 1 2によって覆われている。 以上の構造は、 図 1 に示す第 1の実施形態における半導体装置と同じである。
ここで、 本実施形態に係る半導体装置の特徴は、 ソルダ一レジスト膜 5 0の開口部 に露出するランド 3 2の上には、 外部電極端子として金属ボール 4 0の代わりに導電 性突起 4 1が設けられている。
この導電性突起 4 1を構成する材料の例としては、 はんだクリームを印刷溶融して ランド 3 2上に形成されたはんだバンプや、 溶融はんだ内にディップすることによつ て形成されたはんだバンプ、 無電解メツキによりランド 3 2上に形成されたニッケル /金バンプなどがある。 ただし、 これらの材料に限定されるものではない。
本実施形態の半導体装置によると、 外部電極端子として金属ボール 4 0の代わりに 導電性突起 4 1を設けているので、 ランド 3 2の上に各金属ボール 4 0を順次搭載し ていくという手間の掛かる工程が不要となり、 低コストの半導体装置を実現すること ができる。
(第 3の実施形態）
次に、 本発明の第 3の実施形態について図面を参照しながら説明する。
図 6は、 第 2の実施形態における半導体装置をソルダーレジスト膜の一部を開口し て示す斜視図である。
図 6において、 1 0はトランジス夕等の半導体素子によって構成される半導体集積 回路を内部に有する半導体基板である。 この半導体基板 1 0は、 ウェハ状態であって もよいし、 ウェハから切り出されたチップ状態であってもよい。 この半導体基板 1 0 の主面の一部 （電極配置領域） には、 半導体基板 1 0の素子電極 （図示せず） に接続 されるパッド 3 0が配置されている。 ただし、 本実施形態では、 電極配置領域は、 半 導体基板がチップに分割されている場合には、 その中央部である。 また、 半導体基板 1 0の主面上において、 パッド 3 0が配置された電極配置領域を除く領域に弾性率の 小さい絶縁性材料からなる低弾性率層 2 0が設けられている。 この低弾性率層 2 0は 、 パッド 3 0が形成されている半導体基板 1 0の主面に至るくさび状の傾斜部を有し ている。 つまり、 半導体基板 1 0の主面に垂直ではなく鋭角部分の無いくさび状を有 している。 低弾性率層 2 0の上には、 半導体基板 1 0内の半導体素子と外部機器との 間に流れる信号を入出力するためのランド 3 2が設けられており、 このランド 3 2と パッド 3 0との間を接続する金属配線 3 1が設けられている。 上記パッド 3 0と金属 配線 3 1とランド 3 2とは同一の金属層からなり、 併せて金属配線パターン 3 3を構 成している。 なお、 半導体基板 1 0の主面のうちパッド 3 0以外の領域は、 パッシベ —シヨン膜 1 2によって覆われている。 以上の構造は、 図 1に示す第 1の実施形態に おける半導体装置と同じである。
ここで、 本実施形態に係る半導体装置の特徴は、 ソルダーレジスト膜 5 0の開口部 に露出するランド 3 2の上には、 金属ボール 4 0や導電性突起 4 1が設けられておら ず、 ランド 3 2自体が外部電極端子として機能している点である。 すなわち、 本実施 形態の半導体装置は、 ランド .グリッド 'アレイ （L G A ) 型の半導体装置である。 本実施形態に係る半導体装置をマザ一 ·ボードの上に実装する際には、 マザ一 ·ボ ―ドの接続端子上にはんだクリームを塗布してリフローさせるなどの方法によって、 容易にランド 3 2とマザ一 ·ボード上の接続端子との電気的な接続を行なうことがで きる。
本実施形態によると、 金属ボール 4 0を設ける代わりに金属配線パターン 3 3の一 部であるランド 3 2を外部電極端子として用いる構造をとつたことにより、 各金属ボ —ル 4 0を順次形成する工程や、 はんだなどの導電性突起 4 1を形成する工程が不要 となり、 極めて低コストかつ低実装高さの半導体装置を実現することができる。
(第 4の実施形態）
次に、 第 4の実施形態について、 図 7を参照しながら説明する。 図 7は、 第 4の実 施形態の半導体装置のソルダーレジスト膜を部分的に開口して示す斜視図である。 図 7に示すように、 本実施形態に係る半導体装置においては、 チップ状態の半導体 基板 1 0の主面上における外周部に、 半導体基板の素子電極 （図示せず） に接続され るパッド 3 0が配置されている。 また、 半導体基板 1 0の主面上には、 上記パッド 3 0が配置された外周部を除く領域に、 弾性率の小さい絶縁性材料からなる低弾性率層 2 0が設けられている。 この低弾性率層 2 0の端部は、 上記第 1の実施形態と同様に 、 くさび状に形成されている。 そして、 低弾性率層 2 0の上には、 半導体基板 1 0内 の半導体素子と外部機器との間で信号を入出力するための外部電極端子として機能す るランド 3 2が設けられている。 そして、 半導体基板 1 0の主面上のパッド 3 0から 低弾性率層 2 0上まで延びて、 ランド 3 2に接続される金属配線 3 1が形成されてい る。 上記第 1の実施形態と同様に、 このパッド 3 0， 金属配線 3 1及びランド 3 2は 同じ金属材料により一体的に形成されて金属配線パターン 3 3を構成するものである 。 なお、 半導体基板 1 0の主面のうちパッド 3 0以外の領域は、 パッシベーシヨン膜 1 2によって覆われている。 そして、 ランド 3 2の上には、 突起状の外部端子である 金属ボール 4 0が設けられている。
以上のように本実施形態によれば、 マザ一 ·ボ一ドとの電気的接続を行なうための 外部電極端子が、 チップに切断された状態の半導体基板 1 0のペリフヱラルに沿って 直線状に挟ピッチで配列された素子電極上ではなく、 この素子電極につながる二次元 的なグリツドアレイ状に広ピヅチで配列されたランド 3 2 (外部電極） 上に形成され た金属ボール 1 4 (外部電極端子） である。 このように、 金属ボール 4 0を介して平 面的にマザ一 ·ボ一ド上の端子との電気的接続を行ないながらマザ一 ·ボード上に実 装できる構造としているので、 高密度実装が容易な半導体装置を実現することができ る。
上記第 1〜第 4の実施形態では、 低弾性率層の開口部の端面つまり半導体基板との 境界部が傾斜状になっている場合のみを示したが、 本発明はかかる実施形態に限定さ れるものではない。 図 8 ( a ) 〜 （d ) は、 半導体基板 1 0上に低弾性率層 2 0の境 界部の形状の具体例を示し、 順に、 曲線状の傾斜部， 直線状の傾斜部， コーナー部が 鋭角的な段差部， コーナー部が丸みのある段差部を設けた場合の低弾性率層 2 0と金 属配線 3 1との形状をそれぞれ示す断面図である。
また、 上記第 1〜第 4の実施形態における製造方法においては、 ウェハ状の半導体 基板をチップに切断してからチップ上に低弾性率層， 配線ノ ^ターン， ソルダ一レジス ト膜， 金属ボールなどを形成するようにしてもよいし、 ウェハ上に低弾性率層， 配線 パターン， ソルダーレジスト膜及び金属ボールを形成する工程を行なってからチップ 状の半導体基板をウェハから切り出すようにしてもよい。 あるいは、 ウェハ上に低弾 性率層， 配線パターン， ソルダ一レジスト膜及び金属ボールを形成する工程の途中の レ、ずれかの工程までを行なってからウェハからチップ状の半導体基板を切り出し、 そ の後半導体基板に対して残りの工程を施すようにしてもよい。
(第 5の実施形態）
次に、 ウェハレベルで半導体装置の検査を行なうようにした例である第 5の実施形 態について説明する。 図 9は、 本実施形態に係る半導体装置の検査時におけるウェハ の一部を破断して示す断面図である。
図 9に示すように、 ウェハ 1の上には、 ウェハ 1内の半導体素子につながる素子電 極 1 1が設けられており、 この素子電極 1 1の上にパッド 3 0が設けられている。 ま た、 ウェハ 1の上には、 パッド 3 0が配置された領域を除く領域に弾性率の小さい絶 縁性材料からなる低弾性率層 2 0が設けられている。 この低弾性率層 2 0は、 パッド 3 0が形成されている部分ではくさび状の傾斜部を有している。 低弾性率層 2 0の上 には、 ウェハ 1内の半導体素子と外部機器との間に流れる信号を入出力するための外 部電極として機能するランド 3 2が設けられており、 このランド 3 2とパッド 3 0と の間を接続する金属配線 3 1が設けられている。 上記パッド 3 0と金属配線 3 1とラ ンド 3 2とは同一の金属層からなり、 併せて金属配線パターン 3 3を構成している。 そして、 ランド 3 2の上には、 外部電極端子として機能する金属ボール 4 0が設けら れている。 また、 半導体装置全体の上には、 金属ボール 4 0が形成されている領域を 露出して、 その他の領域を覆うソルダ一レジスト膜 5 0が形成されている。 つまり、 ソルダ一レジスト膜 5 0の開口部に露出するランド 3 2に金属ボール 4 0が接合され た構造となっている。
一方、 ウェハ 1の上には、 多数のコンタクト端子 6 2を有する検査ボード 6 1がコ ンタクト端子 6 2を下方に向けた状態で配置されている。 この検査ボードの各コン夕 クト端子 6 2と、 ウェハ 1上の金属ボール 4 0とを相対向させるように位置合わせし 、 加圧して両者を接触させるようにしている。
また、 検査ボード 6 1は、 電源 ·信号発生器や出力信号検出器を備えた検査装置 7 0に電気的に接続されている。 そして、 検査ボード 6 1内には、 図示されていないが 、 上記検査装置 7 0とコンタクト端子 6 2とを電気的に接続するための配線が設けら れている。
本実施形態の検査方法によると、 各金属ボール 4 0及び各コン夕クト端子 6 2の高 さにばらつきがあっても、 ウェハ 1上の低弾性率層 2 0が緩衝材の機能を有すること からそのばらつきが吸収されて両者が確実に接触させることができ、 ウェハレベルで の半導体装置の検査を行なうことができる。 また、 ウェハ上に直線状に並ぶ素子電極
1 1同士の間の間隔よりも、 二次元的に配置された外部電極端子である金属ボール 4 0間の間隔を広くできるので、 検査ボード 6 1上の配線の形成も容易である。
ここで、 コンタクト端子 6 2には、 検査ボード 6 1上にメツキ法や印刷法によって 直接形成されたランド状の端子を用いているが、 コンタクト端子 6 2と金属ボール 4 0との間に、 スプリングプローブや、 垂直方向のみに導電性を有する導電性シートを 介設することで、 金属ボール 4 0とコンタクト端子 6 2との接触をより確実なものと することもできる。
さらに、 ウェハ上の半導体装置を所定の温度に加熱することにより、 バーンイン検 査方法としても用いることができる。 ただし、 バーンイン検査などの高温での検査を 行なう場合は、 検査ボード 6 1は、 半導体素子と熱膨張係数の近いガラス基材ゃセラ ミック基材を用いることが好ましい。
なお、 個々の半導体チップに切り離してから、 金属配線や外部電極端子を設けた状 態で半導体装置の検査を行なってもよい。
以上説明したように、 本発明の半導体装置は、 ウェハの半導体基板上にも形成可能 な構造を有し、 小型で薄型の半導体装置であり、 また従来のようにリードによる電極 の接続ではなく、 金属配線層により電極と接続するものであるため、 微細加工に適し 、 多ピンに対応できる半導体装置である。 さらに弾性体層を下地として、 その上に外 部電極と一体化された金属配線層が形成されているため、 金属配線層の断線を防止し 、 また外部電極の熱応力を緩衝でき、 基板実装時の接合の信頼性を向上することがで き 。
また製造方法においては、 半導体基板上に弾性体層を形成することで柔軟性シート を省くことができるため製造コストを下げることができ、 また微細な配線も形成可能 であり、 かつ本半導体基板をマザ一 ·ボードに実装後のはんだ接合部にかかる熱スト レスを緩和することができ、 より低コス卜で高性能な小型半導体装置を形成すること ができる。
[産業上の利用可能性]
本発明の半導体装置及びその製造方法は、 各種トランジスタによって形成される半 導体集積回路を用いた電子機器全般に適用できる。

Claims

言青求の範囲 1 . 半導体素子が配設されている半導体基板と、
上記半導体基板の主面上に配列され、 上記半導体素子に電気的に接続される素子電 極と、
上記半導体基板の主面上に形成され絶縁性の弾性材料からなる弾性体層と、 少なくとも上記半導体基板上の上記素子電極を露出させるように上記弾性体層を部 分的に除去して形成された開口部と、
上記素子電極の上から上記弾性体層の上に亘つて連続的に形成された金属配線層と 上記金属配線層の一部として上記弾性体層の上に設けられ、 外部機器との電気的接 続を行なうための外部電極と
を備えている半導体装置。
2 . 請求項 1記載の半導体装置において、
上記半導体基板は、 ゥェハ状態であることを特徴とする半導体装置。
3 . 請求項 1記載の半導体装置において、
上記半導体基板は、 ウェハから切り出されたチップ状態であることを特徴とする半
4 . 請求項 1〜 3のうちいずれか 1つに記載の半導体装置において、
上記弾性体層のうち上記開口部付近の端部の断面形状は、 半導体基板の表面に対し て傾斜したくさび状であることを特徴とする半導体装置。
5 . 請求項 1〜 3のうちいずれか 1つに記載の半導体装置において、
上記弾性体層のうち上記開口部付近の端部の断面形状は、 鋭角部分が面取りされた 形状であることを特徴とする半導体装置。
6 . 請求項 1〜 3のうちいずれか 1つに記載の半導体装置において、
上記金属配線層を覆うように形成され導電性材料をはじく特性を有する保護膜と、 上記保護膜を貫通して上記金属配線層の上記外部電極の少なくとも一部を露出させ る開口とをさらに備え、
上記外部電極端子は、 上記開口内に露出している上記外部電極の少なくとも一部の 上に設けられていることを特徴とする半導体装置。
7 . 請求項 1又は 6記載の半導体装置において、
上記外部電極端子は、 上記外部電極に接するように設けられた金属ボールにより構 成されていることを特徴とする半導体装置。
8 . 請求項 1又は 6記載の半導体装置において、
上記外部電極端子は、 上記外部電極に接するように設けられた導電性突起により構 成されていることを特徴とする半導体装置。
9 . 請求項 6記載の半導体装置において、
上記保護膜の開口内に露出している上記外部電極の少なくとも一部が、 上記外部電 極端子としても機能することを特徴とする半導体装置。
1 0 . 請求項 1〜 9のうちいずれか 1つに記載の半導体装置において、 上記半導体基板の上に上記素子電極の上方を開口して形成され、 半導体素子を保護 するためのパッシベーション膜をさらに備え、
上記弾性体層は、 上記パッシベーション膜の上に形成されていることを特徴とする 半導体装置。
1 1 . 半導体素子と該半導体素子に電気的に接続される素子電極とを有する半導 体基板上に、 絶縁性材料により構成される弾性体層を形成する第 1の工程と、 上記弾性体層のうち上記素子電極の上方に位置する領域を選択的に除去して、 上記 素子電極を露出させる開口部を形成する第 2の工程と、
上記弾性体層およびその開口部が形成された基板上に、 上記開口部に露出している 素子電極の上から上記弾性体層に亘り、 一部が外部機器との電気的接続を行なうため の外部電極として機能する金属配線層を形成する第 3の工程と
を備えている半導体装置の製造方法。
1 2 . 請求項 1 1記載の半導体装置の製造方法において、
上記第 1〜第 3の工程は、 ウェハのままの半導体基板を用いて行なわれ、 上記第 3の工程の後に、 上記ウェハを半導体チップ毎に分離する工程をさらに備え ていることを特徴とする半導体装置。
1 3 . 請求項 1 1記載の半導体装置の製造方法において、
上記第 1の工程の前に、 ウェハを半導体チップ毎に切り離す工程をさらに備え、 上記第 1〜第 3の工程は、 チップ状態の半導体基板を用いて行なわれることを特徴 とする半導体装置の製造方法。
1 4 . 請求項 1 1〜1 3のうちいずれか 1つに記載の半導体装置の製造方法にお いて、
上記第 2の工程では、 上記弹性体層のうち上記開口部付近の端部の断面形状を、 半 導体基板の表面に対して傾斜したくさび状に形成することを特徴とする半導体装置の 製造方法。
1 5 . 請求項 1 1〜1 4のうちいずれか 1つに記載の半導体装置の製造方法にお いて、 上記第 3の工程の後に、 上記外部電極の少なくとも一部を除く上記金属配線層を覆 う保護膜を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法
1 6 . 請求項 1 1又は 1 5に記載の半導体装置の製造方法において、
上記金属配線層の上記外部電極の上に金属ボールを搭載する工程をさらに備えてい ることを特徴とする半導体装置の製造方法。
1 7 . 請求項 1 1〜 1 6のうちいずれか 1つに記載の半導体装置の製造方法にお いて、
上記第 3の工程の後に、 上記外部電極に電気的に接続可能な端子を有する検査ボー ドを上記半導体基板の上に設置して、 上記半導体装置の検査を行なう工程をさらに備 えていることを特徴とする半導体装置の製造方法。
PCT/JP1998/002397 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same WO1998056041A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-1999-7007955A KR100537243B1 (ko) 1997-06-06 1998-05-28 반도체 장치 및 그 제조방법
EP98921896A EP0991119B1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same
US09/381,381 US6313532B1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same
DE69834561T DE69834561T2 (de) 1997-06-06 1998-05-28 Halbleiteranordnung und herstellungsverfahren dafür
US09/886,971 US6812573B2 (en) 1997-06-06 2001-06-25 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9/148860 1997-06-06
JP14886097 1997-06-06
JP06967598A JP3335575B2 (ja) 1997-06-06 1998-03-19 半導体装置およびその製造方法
JP10/69675 1998-03-19

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09/381,381 A-371-Of-International US6313532B1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same
US09/886,971 Continuation US6812573B2 (en) 1997-06-06 2001-06-25 Semiconductor device and method for manufacturing the same
US09/933,836 Continuation US20020000655A1 (en) 1997-06-06 2001-08-22 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO1998056041A1 true WO1998056041A1 (en) 1998-12-10

Family

ID=26410845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/002397 WO1998056041A1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same

Country Status (7)

Country Link
US (4) US6313532B1 (ja)
EP (2) EP1653511A2 (ja)
JP (1) JP3335575B2 (ja)
KR (1) KR100537243B1 (ja)
DE (1) DE69834561T2 (ja)
TW (1) TW388936B (ja)
WO (1) WO1998056041A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091399A1 (en) * 1998-06-12 2001-04-11 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556329B (en) 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2000347051A (ja) * 1999-03-30 2000-12-15 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
JP2011071542A (ja) * 1999-10-29 2011-04-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
KR100430203B1 (ko) * 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP3996315B2 (ja) 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
CN1311547C (zh) * 2000-03-23 2007-04-18 精工爱普生株式会社 半导体器件及其制造方法、电路基板和电子装置
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2003234433A (ja) 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4049186B2 (ja) * 2006-01-26 2008-02-20 ソニー株式会社 光源装置
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4322903B2 (ja) * 2006-08-29 2009-09-02 シャープ株式会社 半導体装置、および半導体装置の製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
CN101572990B (zh) * 2008-04-28 2012-12-19 鸿富锦精密工业（深圳）有限公司 电路板原板
US8569167B2 (en) * 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
EP2764544A1 (en) 2011-10-03 2014-08-13 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) * 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8422171B1 (en) 2012-02-24 2013-04-16 Western Digital Technologies, Inc. Disk drive head stack assembly having a laminar flexible printed circuit with a conductive bump extending to a second conductive layer
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
EP2838114A3 (en) * 2013-08-12 2015-04-08 Xintec Inc. Chip package
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
WO2018053778A1 (en) * 2016-09-23 2018-03-29 Shenzhen Xpectvision Technology Co.,Ltd. Packaging of semiconductor x-ray detectors
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08504063A (ja) * 1993-09-20 1996-04-30 テセラ，インコーポレイテッド ダイとチップキャリヤとの間にインターフェースを形成する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JPH08222571A (ja) 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JP3362545B2 (ja) 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP3356921B2 (ja) * 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP3402086B2 (ja) * 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08504063A (ja) * 1993-09-20 1996-04-30 テセラ，インコーポレイテッド ダイとチップキャリヤとの間にインターフェースを形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091399A1 (en) * 1998-06-12 2001-04-11 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
EP1091399A4 (en) * 1998-06-12 2002-01-16 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same

Also Published As

Publication number Publication date
DE69834561T2 (de) 2006-09-14
US20020000655A1 (en) 2002-01-03
TW388936B (en) 2000-05-01
US20010033021A1 (en) 2001-10-25
EP0991119A1 (en) 2000-04-05
DE69834561D1 (de) 2006-06-22
EP0991119A4 (en) 2002-01-23
JP3335575B2 (ja) 2002-10-21
US6812573B2 (en) 2004-11-02
JPH1154649A (ja) 1999-02-26
US6313532B1 (en) 2001-11-06
EP1653511A2 (en) 2006-05-03
KR100537243B1 (ko) 2005-12-19
US20050006749A1 (en) 2005-01-13
KR20000075876A (ko) 2000-12-26
EP0991119B1 (en) 2006-05-17

Similar Documents

Publication Publication Date Title
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPH08288424A (ja) 半導体装置
KR20010072583A (ko) 적층화 집적 회로 패키지
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
EP0171232B1 (en) Area-bonding tape
US20040012078A1 (en) Folded tape area array package with one metal layer
JP2000022039A (ja) 半導体装置及びその製造方法
JP3618212B2 (ja) 半導体装置及びその製造方法
JP2000269271A (ja) 半導体回路装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP4465891B2 (ja) 半導体装置
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3482121B2 (ja) 半導体装置
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH09246416A (ja) 半導体装置
US20040201109A1 (en) Semiconductor devices, manufacturing methods therefore, circuit substrates and electronic devices
JP4892791B2 (ja) マルチチップモジュール用の中間基板
JP2004014893A (ja) 半導体装置及びその製造方法
JP2002118146A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1019997007955

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09381381

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1998921896

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1998921896

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997007955

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997007955

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1998921896

Country of ref document: EP