WO1999046810A1 - Procede permettant de traiter la surface d'un echantillon - Google Patents

Procede permettant de traiter la surface d'un echantillon Download PDF

Info

Publication number
WO1999046810A1
WO1999046810A1 PCT/JP1999/001215 JP9901215W WO9946810A1 WO 1999046810 A1 WO1999046810 A1 WO 1999046810A1 JP 9901215 W JP9901215 W JP 9901215W WO 9946810 A1 WO9946810 A1 WO 9946810A1
Authority
WO
WIPO (PCT)
Prior art keywords
sample
gas
processing method
plasma
etching
Prior art date
Application number
PCT/JP1999/001215
Other languages
English (en)
French (fr)
Inventor
Tetsuo Ono
Takafumi Tokunaga
Tadashi Umezawa
Motohiko Yoshigai
Tatsumi Mizutani
Tokuo Kure
Masayuki Kojima
Takashi Sato
Yasushi Gotoh
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10256926A external-priority patent/JP2000091321A/ja
Priority claimed from JP10290293A external-priority patent/JP2000124191A/ja
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US09/646,012 priority Critical patent/US6660647B1/en
Publication of WO1999046810A1 publication Critical patent/WO1999046810A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Definitions

  • the present invention relates to a method for treating a surface of a semiconductor element, and more particularly to a method for treating a surface of a sample in which a semiconductor surface is etched using plasma.
  • an apparatus for etching a semiconductor element in plasma has been known.
  • an apparatus for etching a semiconductor element in plasma has been known.
  • the prior art will be described using an apparatus called an ECR (Electron Cyclotron Resonance) method as an example.
  • ECR Electron Cyclotron Resonance
  • plasma is generated by microwaves in a vacuum vessel to which a magnetic field is externally applied. Electrons move in a cyclotron due to the magnetic field, and by resonating this frequency with the frequency of the microwave, plasma can be generated efficiently.
  • a high frequency voltage is applied to the sample to accelerate ions incident on the sample such as a semiconductor device.
  • Halogen gas such as chlorine-fluorine is used as the plasma gas.
  • Japanese Patent Application Laid-open No. Hei 6-151360 (corresponding to US Pat. Nos. 5,352,324) is mainly used for the purpose of improving processing accuracy.
  • Patent Documents Patent Documents
  • the high frequency voltage applied to the sample is intermittently controlled between on and off, so that the selectivity between silicon (S i), which is a substance to be etched, and the underlying oxide film can be increased, and the asperity can be improved.
  • the ratio dependency can be reduced.
  • Japanese Patent Application Laid-Open No. 8-3399989 (corresponding US Pat. No. 5,614,060) discloses a short pulse of intermittent RF bias power in metal etching. It is described that the overlap can reduce the remaining etch.
  • Japanese Unexamined Patent Publication (Kokai) No. 62-1547474 introduces a gas that causes deposition and etching, and alternately applies a DC bias higher than a predetermined potential and a low DC bias. This describes how to machine the slope ing.
  • Japanese Patent Application Laid-Open No. 60-50923 states that the amount of etching gas introduced is changed periodically. In particular, it describes a method for improving the surface treatment characteristics by changing the application time of the high-frequency voltage.
  • Japanese Patent Publication No. 4-695415 discloses that the high-frequency voltage applied to the sample is modulated to improve the jetting characteristics. How to improve is described.
  • U.S. Pat.Nos. 4,585,516 disclose that in a three-electrode type etching apparatus, the high-frequency voltage of at least one of the high-frequency power supplies connected to two of the electrodes is modulated. It describes a method for improving the uniformity of the etching rate in the wafer surface by making the etching rate uniform.
  • MOS Metal Oxide Semiconductor
  • a barrier film such as titanium nitride is required between the polycrystalline silicon film and the metal film to suppress mutual diffusion. If there is no barrier film, the heating process after the formation of the film causes the polycrystalline silicon and the metal to be mixed by diffusion, thereby increasing the resistance value.
  • Etching a film having a multilayer structure as described above causes problems that have not been encountered in the past.
  • the problem results from the difference in the etching reaction between polycrystalline silicon and metal.
  • the sample temperature is set to a certain intermediate value because the optimal value of the temperature differs between metal and polycrystalline silicon. For this reason, the metal or barrier film remains non-uniformly on the polycrystalline silicon, causing problems such as unevenness on the etching surface.
  • CMOS Complementary Metal Oxide Semiconductor
  • etching a film in which gate electrodes having different conductivities are mixed presents a problem which has not existed in the past. For example, if the p-type and n-type gates are individually etched by increasing the lithographic process, the manufacturing cost will increase. Therefore, it is necessary to etch the p-type gate and the n-type gate simultaneously. However, if the p-type gate and the n-type gate are etched simultaneously, the underlying gate oxide film is exposed earlier on the n-side due to the high etching rate of the n-type polycrystalline silicon, and the oxide film on the n-side is thin or missing. Occurs. Also, it is easy to enter side etch with n-type.
  • the selectivity between the material to be etched and the mask is increased and improved as compared to when a resist is used.
  • the processing dimensions of lines and spaces corresponding to wirings and electrodes are in an area of 1 ⁇ m or less, preferably 0.5 ⁇ m or less.
  • the line becomes gradually thicker, and the problem that the pattern cannot be processed to the design dimensions becomes remarkable.
  • the difference in etching rate between the inside of the fine groove and the relatively wide area the difference in shape and the so-called micro load Becomes prominent and hinders processing.
  • the thickness of the gate oxide film of the MOS transistor described above is 6 nm or less in a memory element of 256 M or more.
  • the anisotropy and the selectivity of the underlying oxide film are in a trade-off relationship, making processing more difficult.
  • Many of the above-mentioned conventional technologies were invented in the era when the minimum processing size of a device was 1 m or more, and it has become difficult to respond to the processing of finer devices with these technologies. In the processing of such fine elements, it is necessary to assemble precise process conditions based on the analysis of the relationship between the physical quantity of plasma and the etching characteristics, and many manufacturers are currently spending a lot of effort here. .
  • the constructed process also enables the processing of new elements that are qualitatively different. Summary of the Invention
  • the first object of the present invention is to solve these problems. In etching a multilayer film composed of metal and polycrystalline silicon, etching is performed on a flat surface without unevenness on the etched surface, and It is an object of the present invention to provide a surface processing method capable of etching a multilayer film without removing an oxide film of the gate electrode. It is an object of the present invention to provide a surface processing method capable of minimizing a difference in processing shape without removing a base gate oxide film in simultaneous etching in the case where GaN is mixed.
  • a third object of the present invention is to provide a surface treatment method capable of increasing the selectivity between a substance to be etched and a mask material in surface treatment of a semiconductor or the like.
  • a fourth object of the present invention is to provide a semiconductor device surface treatment method capable of processing an element having a processing dimension of l / m or less, preferably 0.5 / m or less, in order to meet the demand for miniaturization of a semiconductor element. It is to provide a device.
  • a high-melting-point metal deposited on a substrate or a multilayer film sample composed of at least a high-melting-point metal and a semiconductor is vacuum-coated. It is arranged on a sample stage in the container, generates plasma in the vacuum container, applies a high-frequency bias voltage to the sample stage, and periodically turns on high-frequency power applied to the sample stage. It is characterized in that it is turned off to perform plasma processing.
  • a ratio of an ON period to one cycle of turning on and off the high-frequency voltage is in a range of 5% to 60%.
  • Another feature of the present invention is that plasma processing is performed on a sample deposited on a semiconductor substrate on which at least polycrystalline silicon of different conductivity is mixed by periodically turning on and off high frequency power applied to the sample. It is in.
  • Another feature of the present invention is that a sample in which a layer of a mask material not containing carbon as a main component is formed on a workpiece is placed on a sample stage in a vacuum vessel, and plasma is generated in the vacuum vessel.
  • a high-frequency bias voltage is applied to the sample stage, and high-frequency power applied to the sample stage is periodically turned on and off to perform plasma processing.
  • the high-frequency voltage applied to the sample is repeatedly turned on and off, and the voltage amplitude is set to be sufficiently high.
  • increasing the energy of ions incident on the wafer during etching improves line thickening because etching predominates over the sidewalls.
  • the ion energy is set to be high, the etching rate of the oxide film increases, and the underlying oxide film is not suitable for processing a thin gate electrode. Therefore, by reducing the number of high-energy ions by providing an off-period to the high-frequency voltage, the selectivity was prevented from lowering.
  • a method and apparatus for surface treatment of a semiconductor element can be provided which can perform fine processing with a processing dimension of 1 m or less, preferably 0.5 m or less.
  • the high-frequency voltage applied to the sample is periodically turned on and off, so that the etched surface becomes smooth.
  • the surface of the element can be processed without removing the underlying oxide film, and a high-speed device with a low gate resistance of a multilayer film composed of metal and polycrystalline silicon can be produced.
  • a high-frequency voltage applied to the sample is periodically turned on and off,
  • a surface processing method capable of minimizing the difference in processing shape without removing the underlying gate oxide film.
  • a semiconductor element such as TiN / A1 / TiN or W / po1ySi or gate material or the like is used.
  • the selectivity between the substance to be etched and a mask material such as an oxide film or a nitride film can be increased.
  • FIG. 1 is a longitudinal sectional view of a main part of a plasma etching apparatus suitable for carrying out the present invention.
  • FIG. 2 is a diagram showing operations of gas supply, a magnetron, and an rf bias power supply in a vacuum vessel during an etching process by the apparatus of FIG.
  • FIG. 3 is an explanatory diagram of the rf bias waveform of the present invention.
  • FIG. 4 is a cross-sectional view of each processing step of a semiconductor sample in which a polysilicon metal gate is etched by a conventional method.
  • FIG. 5 is a cross-sectional view of each processing step of a semiconductor sample in which a polysilicon metal gate has been etched by a method according to an embodiment of the present invention.
  • FIG. 6 is a diagram for explaining the operation and effect of the on-off bias system of the present invention.
  • FIG. 7 is a cross-sectional view of each processing step of a semiconductor sample in which a dual gate is etched by a conventional method.
  • FIG. 8 is a cross-sectional view of each processing step of a semiconductor sample in which a dual gate is etched by a method according to an embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a time change of an etching shape of another sample processed by applying the present invention.
  • FIG. 10 is a sample structure diagram showing the result of applying the present invention to metal etching. It is.
  • FIG. 11 is a diagram showing the relationship between A1 and the etching rate of an oxide film with respect to the duty ratio when aluminum used for wiring of a semiconductor element is etched by the method of the present invention.
  • FIG. 12 is a diagram showing the relationship between A1 and the selectivity of an oxide film when aluminum used for wiring of a semiconductor element is etched by the method of the present invention.
  • FIG. 13 is a diagram showing a cross-sectional shape obtained by etching a sample using a hard mask.
  • FIG. 14 is a diagram showing a cross-sectional shape of the gate of the semiconductor element after processing.
  • FIG. 15 is a cross-sectional view of a structural example of another device to which the present invention is applied.
  • FIG. 16 is a sectional view of a structural example of another device to which the present invention is applied.
  • FIG. 1 is an overall configuration diagram of a plasma etching apparatus to which the present invention is applied.
  • Microwaves are introduced into the vacuum vessel 104 from the magnetron 101 through the automatic matching device 106, the waveguide 102, and the introduction window 103.
  • an etching gas such as halogen is introduced into the vacuum vessel 104 through gas introduction means 100, and plasma of this gas is generated with the introduction of microwaves.
  • the material of the introduction window 103 is a material that transmits microwaves (electromagnetic waves) such as quartz and ceramic.
  • An electromagnet 105 is provided around the vacuum vessel 104.
  • the magnetic field strength of the electromagnet 105 is set to cause resonance with the frequency of the microwave. For example, if the frequency is 2.45 GHz, the magnetic field strength is 875 Gauss. At this magnetic field strength, the cyclotron motion of the electrons in the plasma resonates with the frequency of the electromagnetic wave, so that the microwave energy is efficiently supplied to the plasma and a high-density plasma is generated.
  • the frequency of the microwave is not limited to 2.45 GHz, but may be 100 Hz to: LGHz. In this case, the magnetic field intensity changes according to the frequency.
  • the sample 107 is placed on the sample stage 108.
  • An rf (radio frequency) bias power source 109 which is a high-frequency power source, is connected to the sample stage 108 via an bypass filter 111 in order to accelerate ions incident on the sample.
  • An insulating film 110 such as a ceramic or polymer film is provided on the surface of the sample stage.
  • a DC power supply 112 is connected through a mouth-to-pass filter 113, and a voltage is applied to the sample stage 108, whereby the sample is held on the sample stage by electrostatic force.
  • FIG. 2 shows the operations of the gas supply in the vacuum vessel 104, the magnetron 101, and the rf bias power source 109 during the etching process by the apparatus shown in FIG.
  • the gas is supplied as shown in (a), the gas pressure is kept constant at the same time as the start of etching, and the microwave power is also supplied continuously as shown in (b).
  • the rf bias applied to the sample is periodically turned on and off. By providing an ion acceleration period with and without rf bias on and off, a high energy ion section and a low energy ion section occur during the sample surface treatment. Then, as shown in (d), in the low-energy ion section, the etching does not proceed, but rather the deposition of residual reaction products in the gas or plasma occurs.
  • Fig. 3 shows the waveform of the rf bias.
  • Fig. 3 (a) corresponds to the etching conditions of the present embodiment.
  • the rf bias frequency is 100 kHz
  • the on / off frequency (modulation frequency) is 100 kHz. It is a waveform in the case of Hz.
  • (b) indicates that the rf bias frequency is 1 KH, as is known from Japanese Patent Application Publication No. 6-1515360 (corresponding US Pat. No. 5,352,324). This is the waveform when the on / off frequency (modulation frequency) is 1 Hz at z.
  • FIG. 4 shows the cross-sectional shape of a sample etched by the conventional method using the device of Fig. 1. Represents the time change of the shape.
  • FIG. 5 shows a temporal change in the cross-sectional shape of the sample processed under the etching conditions of the present example.
  • the sample in the initial state includes an oxide film 305, polycrystalline silicon 304, and nitride nitride deposited on a silicon substrate 306.
  • a mask 301 processed into a desired pattern is formed on the uppermost layer with a multilayer film of ten and three layers.
  • the gas used for the etching was 30 cc of chlorine and 15 cc of oxygen, a pressure of 0.2 Pa, a microwave power of 500 W, and a sample temperature of 70 ° C.
  • the conventional example shown in FIG. 4 shows a cross section of a sample when etching is performed while a continuous high-frequency voltage (power: 140 W) is applied to the sample.
  • FIG. 5 shows a cross section of a sample under the conditions of the present invention, that is, when high-frequency power is repeatedly applied on and off at a frequency of 1 kHz.
  • a continuous power of 700 W was applied such that the ratio of the ON period to one cycle (hereinafter referred to as the duty ratio) was 20%. That is, the net power is 20% of 700 W, which is 140 W.
  • Fig. 5 shows the method of the present invention, that is, when high-frequency power is applied repeatedly between on and off. 3 shows an etched cross section.
  • the structure of Fig. 5 (a) is the same as the structure of Fig. 3 (a).
  • the etched surface 401 of tungsten and the etched surface 402 of polycrystalline silicon 304 are smooth as shown in FIGS. As shown in FIG. 5E, no etching remains, and the etching surface 403 of the oxide film 305 can be etched flat.
  • the etch rate is low with chlorine gas alone because the vapor pressure of tungsten chloride is low. Since the compound of tungsten chloride and oxygen (chemical formula WxClyOz, where x, y, and z are natural numbers) has a high vapor pressure, the etch rate of tungsten increases when a mixed gas of chlorine and oxygen is used. In plasma etching, the temperature of the surface on which ions are incident is locally increased to promote the etching reaction. Therefore, in order for etching to proceed uniformly on the surface, ions must be incident on the tungsten surface with chlorine and oxygen adsorbed uniformly. Tungsten nitride etching has almost the same mechanism as tungsten and the same etching rate.
  • a pause period may be provided for the ion etching.
  • chlorine 12 and oxygen 13 are uniformly adsorbed on the surface of the tungsten 11 during the rest period, that is, during the off period of the high-frequency voltage applied to the sample.
  • FIG. 6 (b) chlorine 12 and oxygen 13 are uniformly adsorbed on the surface of the tungsten 11 during the rest period, that is, during the off period of the high-frequency voltage applied to the sample.
  • FIG. 6 (b) chlorine 12 and oxygen 13 are uniformly adsorbed on the surface of the tungsten 11 during the rest period, that is, during the off period of the high-frequency voltage applied to the sample.
  • FIG. 6 (b) shows the high-frequency voltage to be incident on the surface to accelerate the ion 1 0 4
  • tungsten 1 0 1 surface uniformly reaction product 1 0 5 evaporates, Etching proceeds uniformly (Fig. 6 (c)).
  • Etching of underlying polycrystalline silicon after etching of nitrided stainless steel since the etching rate of polycrystalline silicon is higher than the etching rate of tungsten in this gas, the difference in unevenness between the part with and without the tungsten etch residue increases more and more, and Occurs.
  • the frequency of the accelerated ions is reduced, and the etching rate is reduced.
  • the ion energy must be increased. Is required.
  • Increasing the energy of ions also has the effect of smoothing the etched surface, so that a certain effect can be obtained even if a gas such as oxygen that promotes the etching of tungsten is not included.
  • the structure of the sample to be etched has the same effect even if there is no polycrystalline silicon 304 and tungsten nitride 303 in FIG. 5, that is, a single-layer film of a refractory metal such as tungsten 302. There is.
  • the appropriate amount of oxygen to be mixed with chlorine is 5% to 70%.
  • the on-off duty ratio of the voltage applied to the sample is preferably 5% to 60%. Below this, it is difficult to gain power, and the etch rate is reduced. Above this, the effect as compared with the continuous bias becomes smaller.
  • the on-off repetition frequency is preferably from 100 Hz to 10 kHz.
  • a gas for etching tungsten and the like there is a gas containing a fluorine atom such as SF 6 and CF 4 . Even in this gas system, tungsten can be etched smoothly by controlling the high-frequency voltage on and off. In addition, the addition of oxygen to these gases is more effective because oxygen promotes the etching of tungsten.
  • a gas containing fluorine atoms is used, the etching rate becomes relatively high even when the sample temperature is low.However, since the etching of the side walls of the etching grooves in the polycrystalline silicon portion by fluorine proceeds, the sample temperature becomes low. It must be below 20 ° C.
  • Tungsten has been described as an example of the metal to be processed, but other high melting metals such as molybdenum, nickel, conoreto, and titanium can withstand high-temperature heat treatment. Further, barrier films for preventing diffusion include combinations of nitrides of these metals. Even in the processing of these materials, the present invention is applied to control the high-frequency voltage on / off to set the ion energy high, and further, to add a gas such as oxygen that promotes the etching of the metal, thereby smoothing the surface. A good etching surface can be obtained.
  • a gas such as oxygen that promotes the etching of the metal
  • the material of the mask used to process these materials into a desired pattern may be a normal organic photoresist, but since the carbon contained in the resist promotes the etching of the oxide film and lowers the selectivity, Inorganic films such as silicon oxide or silicon nitride have a higher etch rate ratio of polycrystalline silicon to underlying oxide film.
  • a refractory metal film is processed at a high temperature
  • a semiconductor film is processed at a low or normal temperature. This optimizes the reaction between the film to be etched and the etchant, improves the processing speed, and combines with high-frequency power on / off control to increase the processing speed for more accurate surface processing. Can be processed.
  • the film type is cut based on the emission intensity from plasma during etching or the etching time. This is a method of changing the etching conditions at the time of switching to obtain the optimum etching shape.
  • polycrystalline silicon 304 is highly selected with respect to oxide film 304. Switch to conditions that can be etched with. That is, the etching of polycrystalline silicon 304 does not require as much ion energy as the etching of tungsten, so the high-frequency voltage applied to the sample is reduced. In addition, oxygen promotes etching of tungsten but suppresses etching of polycrystalline silicon. Therefore, for example, switching to a step with a small amount of added oxygen is performed.
  • the timing at which the steps are switched may be based on monitoring the emission intensity of the tungsten atoms, measuring the time when the etching of tungsten and tungsten nitride is completed in advance, and switching based on the measured time.
  • the switching of the steps may be performed under such a condition that the selectivity with respect to the oxide film 305 becomes higher when the etching of the polycrystalline silicon 304 is completed.
  • there are methods such as lowering the high frequency power applied to the sample, increasing the amount of added oxygen, or adding HBr gas.
  • the switching of the steps may be performed by monitoring changes in the light emission intensity of the silicon.
  • the etching speed of polycrystalline silicon can be sufficiently reduced as compared with the etching speed of tungsten and tungsten nitride. That is, even if the etching of the tungsten nitride is partially completed, if the etching is stopped in the polycrystalline silicon film, the unevenness of the metal surface can be reduced.
  • Oxygen also has the effect of suppressing the etch rate of polycrystalline silicon, so this effect can be achieved by increasing the oxygen ratio. In this case, too, by turning the high-frequency voltage on and off, the polycrystalline silicon surface is evenly distributed during the off period. Since oxygen is adsorbed, the etched surface can be smoothed.
  • the etching rate of the polycrystalline silicon becomes extremely low, so that when the etching of the metal layer and the barrier layer is completed, the conditions are switched to a condition in which the polycrystalline silicon can be selectively etched with respect to the oxide film. Therefore, highly accurate etching can be achieved.
  • the high-frequency voltage applied to the sample is periodically turned on and off, whereby the etched surface is smoothed.
  • the element can be processed without the oxide film of the base being removed. This makes it possible to create a high-speed device having a low gate resistance of a multilayer film composed of metal and polycrystalline silicon.
  • FIGS. 7A and 8A are initial cross-sectional views of a sample processed using the apparatus of FIG.
  • An oxide film 305, an n-type polycrystalline silicon 302, a p-type polycrystalline silicon 303, and a mask 301 processed into a desired pattern on the uppermost layer are formed on a silicon substrate 303 of a sample. Is formed.
  • the gas used for the etching was 55 cc of chlorine and 4 cc of oxygen, the pressure was 0.4 Pa, and the microwave power was 400 W.
  • Figure 7 shows the change over time in the etching shape when a high-frequency voltage (power of 35 W), which is a conventional method, is applied continuously.
  • etching rate between the p-type and n-type produces a difference in etch depth of 306. Therefore, as shown in FIG. 7C, the processing of the n-type polycrystalline silicon 302 is completed first. Since etching remains in the case of the p-type, if the etching is further continued, when the processing of the p-type polycrystalline silicon 303 is completed, oxide film loss 310 occurs on the n-side as shown in FIG. Also, side etch 312 is generated in the n-type polycrystalline silicon. In this state, the element becomes defective, so improvement is needed.
  • FIG. 8 shows the time change of the etching shape when the high-frequency power according to the present invention is repeatedly turned on and off at a frequency of 1 kHz. Percentage of the period during which 17.5 W of continuous power is on in one cycle (hereinafter referred to as duty ratio) was applied to be 20%. That is, the net power is 35 W at 20% of 175 W.
  • the etching of n-type and p-type polycrystalline silicon 302 and 303 proceeds at the same rate.
  • the oxide film began to be exposed as shown in Fig. 8 (c)
  • the etching gas was changed to 100 cc of hydrogen bromide and 9 cc of oxygen, and the high-frequency voltage was switched to continuous application.
  • Hydrogen bromide has a large processing speed ratio between the polycrystalline silicon 302 and 303 and the oxide film 300, so that finally, as shown in FIG.
  • the surface 410 can also be flattened. The causes of the above results will be explained.In plasma etching, the temperature of the surface where the positively charged ions are incident is locally increased, and the etching reaction is accelerated.
  • n-type polycrystalline silicon contains more electrons than p-type, even if it enters the polycrystalline silicon with the same ion energy, the difference in ion energy near the surface of the n-type and p-type polycrystalline silicon
  • the effect of the electrons contained in the polycrystalline silicon can be reduced and the difference in the etching reaction can be suppressed, but it becomes difficult to stop the etching in the base oxide film.
  • a pause period may be provided for the ion etching as shown in Fig. 2.
  • the pause period that is, the high-frequency voltage sample applied to the sample may be used.
  • An ordinary organic photoresist may be used, but since the carbon contained in the resist promotes the etching of the oxide film and lowers the selectivity, an inorganic film such as silicon oxide or silicon nitride is more suitable for the underlying oxide film.
  • the etch rate ratio of polycrystalline silicon to silicon increases.
  • FIG. 9 is a cross-sectional view showing a time change of an etching shape of another sample processed by applying the present invention.
  • the initial state of the sample is an oxide film 300, n-type polycrystalline silicon 302, p-type polycrystalline silicon 303, and tungsten nitride deposited on a silicon substrate 303.
  • a mask 301 processed into a desired pattern is formed on the uppermost layer of a multilayer film of 501 and tungsten 502.
  • tungsten which is a metal, is used to reduce the resistance of the gate electrode.
  • Tungsten nitride acts as a channel layer that suppresses mutual diffusion between tungsten and polycrystalline silicon.
  • Tungsten and tungsten nitride films are etched by continuously applying a high-frequency voltage (power: 140 W) with 38 cc of chlorine and 12 cc of oxygen, a pressure of 0.2 Pa, and a microwave power of 500 W. went.
  • a high-frequency voltage power: 140 W
  • 38 cc of chlorine and 12 cc of oxygen a pressure of 0.2 Pa
  • a microwave power 500 W. went.
  • FIG. 9 (b) the polycrystalline silicon film 302
  • the high frequency voltage is changed to 1 kHz frequency and duty ratio.
  • polycrystalline silicon can be processed in a combination of intrinsic semiconductors (i-type) and n-type, i-type and p-type, and the metal layer is molybdenum, nickel, conoreto.
  • Titanium, and barrier layers have a combination of nitride films of these metals, but can be processed similarly.
  • the high-frequency voltage applied to the sample is periodically turned on and off.
  • Increasing the ion energy has the effect that p-type and n-type gates can be etched simultaneously without processing differences. This allows the creation of dual gate CMOS devices.
  • the sample structure was as follows: oxide film (602) 300 thighs, TiN (603) 100 thighs, A1 (604) 400 On the thigh, TiN (605) 75 nm is deposited, and a resist mask (660) 1 jm is attached on the uppermost layer. Line and space dimensions are 0.4 m.
  • the etching gas was a mixture of chlorine (80 sccm) and BC (2 Osccm), and the pressure was set to lPa.
  • the output of the microwave power supply 101 was set to 700 W, and the electrode temperature was set to 40 ° C.
  • the frequency of the high-frequency voltage power supply 109 was 80 OKHz, and the repetition frequency of on / off was 2 kHz.
  • Figure 10 (a) shows the conventional continuous bias method when the power is 70 W
  • Figure 10 (b) shows the on-off bias method of the present invention when the peak power is 350 W and the duty ratio is 20%.
  • the etching shape is shown. In this sample, the shape micro opening is large, and the verticality of the side wall 607 facing a wide space at the time of continuous bias becomes particularly poor, but it is suppressed by the on-off bias.
  • FIG. C 1 using 2 (8 O sccm) + BC 1 (2 O sccm) as an etching gas, and the pressure and 1 P a.
  • the output of the microwave power supply 11 was set to 700 W.
  • the output of the bias power supply 10 was 60 W, and the frequency was tested at 400 kHz and 800 kHz.
  • the on / off repetition frequency was 2 KHz.
  • Fig. 11 shows the relationship between A1 and the etching rate of the oxide film with respect to the ON ratio (hereinafter referred to as the duty ratio) in one ON / OFF cycle
  • Fig. 12 shows the relationship between A1 and the selectivity of the oxide film. Is shown.
  • the duty ratio of 100% is the conventional continuous bias. You. When the duty ratio is reduced, the peak power is adjusted so that the product of the peak power and the duty ratio is 60W.
  • the bias frequency is controlled at both 400 kHz and 800 kHz by turning on and off and reducing the duty ratio
  • the etching speed of the oxide film decreases as shown in Fig. 11, and the As shown in the figure, the selectivity of A 1 to the oxide film increases. That is, when an oxide film is used as a mask material and the via is controlled on / off, the selectivity between the mask and A1 can be increased. The effect becomes remarkable when the duty ratio is 50% or less.
  • Fig. 13 shows the cross-sectional shape of a hard mask sample etched under the condition of adding a deposition gas.
  • the sample structure shown in Fig. 13 is composed of a TiN film 700 (80 nm) and an A1 film 703 (500 nm) under an oxide hard mask 700 (100 nm). , A TiN film 704 (100 nm), an oxide film 705, and a Si substrate 706 in this order.
  • the etching conditions were as follows: CH 4 (4%) + Ar was added to C 1 (80 sccm) + BC 1 (20 sccm) as a gas, and the pressure was 2 Pa, and the microwave was 80 OW. It is.
  • FIG. 13 (a) shows the method of the present invention, that is, the bias is 250 W, and the duty ratio is 20%
  • FIG. 13 (b) shows the conventional continuous bias method, which is 50 W.
  • the etching time is determined by the emission waveform of the plasma, and 30% overetching has been performed since the etching of the lower TiN film 704 was completed.
  • the hard mask 701 remained at 10 nm.
  • the hard mask is completely etched as shown in Fig. 13 (b). It has disappeared and the TiN film 702 has been etched.
  • the selectivity between the metal and the hard mask can be increased by controlling the bias on / off.
  • Nitride film in FIG. 14 (S i 3 N W film 802 (100 nm which is a hard mask 80 1 (200 nm) the) / poly S i layer 803 (100 nm) / S I_ ⁇ 2 film 804 (4 nm) / The results of etching the Si substrate 805.
  • the etching gas is chlorine (38 sccm) + oxygen (12 sccm) at a pressure of 0.2 Pa.
  • the microwave power is 500 W.
  • oxygen is Fig. 14 (a) shows a bias power of 500W at on-off bias and a duty ratio of 30%, and Fig. 14 (b) shows a bias power of 150% at continuous bias. W.
  • a high melting point metal such as Mo or Cr is used instead of W.
  • a barrier layer such as a metal nitride may be provided between the metal and the polySi.
  • Deposition gas in metal etching Hydrocarbon gas such as methane, ethane and propane is effective.
  • the effect does not change even if used without dilution with Ar, but dilution with Ar reduces explosive properties and increases safety.
  • the dilution ratio of CH 4 with Ar is not limited to 4%, but this gas has the advantage of being easily available.
  • carbon-containing deposition gases include CF 4 , CH 2 F 2 , CH Fs, and C 4 F 8 .
  • a similar effect can be obtained with nitrogen gas or a gas containing nitrogen such as NH 3 .
  • Deposition gas at the gate etching is a gas containing oxygen such as CO, C0 2 in addition to oxygen.
  • Halogen gas effect is the same for a mixture of these halogen gas containing F 2, HBr, HI or chlorine in addition to chlorine.
  • the mixing ratio of the deposition gas is 0.5% to 50%, below which there is no effect, and above which the metal etching rate is greatly reduced.
  • the device mask may be a multilayer film of an oxide film and a nitride film or a multilayer film of a resist and a hard mask.
  • a hard mask an inorganic substance not containing carbon as a main component, such as alumina, is used.
  • an oxide film and a nitride film are used as a mask material for an etching target material, and a bias power supply for accelerating ions in the plasma is repeatedly turned on and off. As a result, even when a thin mask is used, the selectivity can be further improved.
  • the halogen gas promotes the etching, and the deposition gas functions to inhibit the etching. If an off period is provided for the bias power supply, only the function of the deposition gas becomes remarkable when the bias power is off, that is, during the period when the acceleration ion is not incident on the sample surface, and particularly, a substance having a low etching rate such as an oxide film or a nitride film. The etching rate and increase the selectivity.
  • FIG. 15 shows another device structure to which the present invention is applied.
  • This device generates plasma by capacitive coupling of rf power.
  • Two electrodes in vacuum vessel 901 9 0 2 and 9 0 5 are arranged in parallel.
  • An rf power source 903 and a high frequency power source 906 are connected to the electrodes, respectively.
  • the sample 904 is placed on the electrode 905 also serving as a sample stage.
  • the gas is introduced into the container through the introduction tube 908 through a hole opened in the electrode 902 facing the sample.
  • Plasma 907 is generated between the two electrodes.
  • the selectivity between the mask and the substance to be added can be increased. Similar effects can be obtained also in the processing of various samples described in the above-described embodiments.
  • FIG. 16 shows another device structure to which the present invention is applied.
  • plasma is generated by inductive coupling at a frequency in the so-called radio wave band (hereinafter referred to as “below”) of several hundred kHz to several tens MHz.
  • the vacuum vessel 913 is made of a material that transmits electromagnetic waves, such as alumina and quartz. Around it, an electromagnetic coil 912 for generating plasma 920 is wound. An rf power supply 9 14 is connected to the coil.
  • the vacuum vessel 911 there is a sample table 918, on which a sample 917 is placed, and to which a high-frequency power supply 919 is connected.
  • the vacuum vessel 911 has an upper lid 915, which may be an integral type. Also in this apparatus, the selectivity between the mask and the material to be processed can be increased by the method of the present invention.
  • the wiring or gate material of a semiconductor element such as TiN / A1 / TiN or W / po1ySi is highly selected with respect to a hard mask such as an oxide film or a nitride film. Etching can be done at a ratio Similar effects can be obtained in the processing of various samples described in the above embodiments.
  • the output is set to zero during the off period of the bias power supply 109 as shown in FIG. 2C, but it is not necessarily required to be zero.
  • the off-period is the period during which the accelerated ions do not enter the sample surface.
  • the bias voltage may be applied as long as the output is sufficiently smaller than that at the time of ON so as not to cause the above. Therefore, turning off the on / off control includes a small output.
  • the high-frequency voltage applied to the sample is periodically turned on and off so that the etched surface is smooth.
  • a surface processing method capable of performing etching on a flat surface without forming irregularities on an etched surface and performing etching of a multilayer film without removing an underlying oxide film.
  • a surface treatment method capable of increasing the selectivity between a substance to be etched and a mask material in surface treatment of a semiconductor or the like.
  • a semiconductor element surface treatment method and apparatus capable of processing an element having a processing dimension of 1 m or less, preferably 0.5 m or less, in response to a demand for miniaturization of a semiconductor element.

Description

明細書
試料の表面加工方法 技術分野
本発明は、 半導体素子の表面処理方法にかかわり、 特にプラズマを用いて 半導体表面のエッチングを行なう試料の表面処理方法に関する。
背景技術
従来、 半導体素子の表面を処理する手段として、 半導体素子をプラズマ中 でエッチングする装置が知られている。 ここでは、 E C R (電子サイクロ ト ロン共鳴）方式と呼ばれる装置を例に、従来技術を説明する。この方式では、 外部より磁場を印加した真空容器中でマイクロ波によりプラズマを発生する。 磁場により電子はサイクロ トロン運動し、 この周波数とマイクロ波の周波数 を共鳴させることで効率良くプラズマを発生できる。 半導体素子等の試料に 入射するイオンを加速するために、 試料には高周波電圧が印加される。 ブラ ズマとなるガスには塩素ゃフッ素などのハロゲンガスが用いられる。
このような従来の装置において、 主に加工の高精度化をはかる目的で、 日 本の特開平 6— 1 5 1 3 6 0号公報 （対応米国特許 5、 3 5 2、 3 2 4号明 細書） に記載された発明が知られている。 この発明では、 試料に印加する高 周波電圧をオンオフと間欠的に制御することにより、 エッチングしたい物質 であるシリコン （S i ) と下地酸化膜との選択比を高くでき、 かつァスぺク ト比依存性を低減できる。 また、 日本の特開平 8— 3 3 9 9 8 9号公報 （対 応米国特許 5、 6 1 4、 0 6 0号明細書） には、 金属のエッチングにおいて 断続的な R Fバイァスパワーのショートパルスを重ね合せることにより、 ェ ッチ残りを低減できることが記載されている。
また、 日本の特開昭 6 2 - 1 5 4 7 3 4号公報には、 デポジションとエツ チングを生起するガスを導入し、 所定電位より高い D Cバイァスと低い D C バイアスとを交互に印加することにより、 傾斜部を加工する方法が述べられ ている。
また、 日本の特開昭 6 0— 5 0 9 2 3号公報 （対応米国特許 4、 5 7 9、 6 2 3号明細書） には、 エッチングガスの導入量を周期的に変化させるとと もに高周波電圧の印加時間を変えて、 表面処理特性を向上させる方法が記載 されている。 また、 日本の特許公報平 4— 6 9 4 1 5号 （対応米国特許 4、 8 0 8、 2 5 8号明細書） には、 試料に印加する高周波電圧を変調して、 ェ ツチング特性を向上する方法が述べられている。
さらにまた、 米国特許 4、 5 8 5、 5 1 6号明細書には、 3電極型のエツ チング装置において、 そのうち 2つの電極に接続された高周波電源の少なく とも 1つの電源の高周波電圧を変調させることで、 エッチング速度のウェハ 面内における均一性を向上する方法が述べられている。
近年の半導体素子の高速化と低消費電力化に伴い、 LSI(Large Scale Integlated circuit)の電極や配線部分などの導体部分はますます低抵抗化 が必要になっている。 この解決策の一つに、 従来多結晶シリコンが用いられ ていた MOS(Metal Oxide Semiconductor)素子のゲート電極を夕ングス テンなどの金属で形成する方法がある。 現在の技術では酸化膜の上に直接金 属膜を形成することが困難なので、 酸化膜上に多結晶シリコン膜を形成して その上に金属膜を形成する構造が有力視されている。 さらに、 多結晶シリコ ン膜と金属膜の間には相互の拡散を抑えるためにたとえば窒化チタンなどの バリァ膜が必要となる。 バリァ膜がないと膜生成後の加熱工程により多結晶 シリコンと金属が拡散により混合してしまい抵抗値が上がってしまう。
以上のような多層構造の膜をエッチングするには従来にない問題点が発生 する。 問題点は多結晶シリコンと金属のエッチング反応の違いに起因する。 たとえば金属と多結晶シリコンでは温度の最適値が異なるために、 試料温度 はある中間的な値に設定される。 このために、 金属あるいはバリア膜が多結 晶シリコンの上に不均一に残り、 エツチング表面に凹凸が生じるなどの問題 が生じる。
また、 近年の半導体素子の高速化及び低消費電力化に伴い、 CMOS ( Complementary Metal Oxide Semiconductor ) は、 MOS 側のゲ一卜電 極である多結晶シリコンを P型に nMOS側を n型にドープする、 デュアルゲ ート構造となる。
この様に、 導電性の異なるゲート電極が混在する膜をエッチングするには 従来にない問題点が発生する。 例えば、 リソグラフイエ程を増加して p型 ゲー卜と n型ゲートを個別にエッチングすると製造コストが上昇するため、 p型ゲートと n型ゲートを同時にエッチングする必要がある。 しかし、 p型 ゲートと n型ゲートを同時にエッチングすると、 n型多結晶シリコンのエツ チング速度が大きいため n側で下地のゲート酸化膜が早く露出し、 n側の酸 化膜が薄く、 あるいは抜けが生じる。 また n型でサイ ドエッチが入り易い。 さらに、 近年の半導体素子では、 その微細化に伴い加工の高精度化がこれ まで以上に要求されているが、 その課題の一つに微細なパタンを形成するた めのマスクの問題がある。 マスク材には有機物であるレジス卜が主に用いら ている。 しかし、 レジストは通常その厚さが 1 Ai m程度ある。 このため、 レ ジスト自体がかなりアスペク トの高い溝となり、 狭い溝の加工をより困難に している。 レジストを薄くすると、 下地の加工が終了する前にレジス卜が無 くなつてしまう問題が生じる。 この対策として、 マスク材にハードマスクと 呼ばれる酸化膜などの無機物を用いる方法がある。 酸化膜はレジストに比べ て 5倍以上の耐性があるため、 その厚さを 5分の 1以下にできる。 これによ り、 レジストの使用時に比べ被エッチング材とマスクとの選択比は大きくな り改善される。 しかしながら、 薄いハードマスクを用いた加工では、 被エツ チング材である下地物質とハードマスクとの選択比をさらに向上させること が新たな課題となる。
一方、 半導体素子の微細化に伴い、 配線や電極に相当するラインとスぺ一 スの加工寸法は 1〃m以下、 好ましくは 0 . 5〃m以下の領域に入っている。 このよう微細パタンの加工では、 ラインが次第に太くなり、 パタンが設計寸 法に加工できない問題が顕著になる。 さらに微細な溝内と比較的広い部分で のエッチング速度の差に加えて、 形状の差、 いわいる形状マイクロローディ ングが顕著になり、 加工の障害となる。
さらに、 前記した M O S トランジスタのゲート酸化膜の厚さは、 2 5 6 M 以降のメモリ素子では 6 n m以下になる。 このような素子では、 異方性と下 地酸化膜の選択比が、 トレードオフの関係になり、 加工をより困難にする。 上記従来技術の多くは、 素子の最小加工寸法が 1 m以上の時代に発明さ れたもので、 これらの技術では、 より微細な素子の加工への対応が困難にな つてきている。 このような微細素子の加工では、 プラズマの物理量とェヅチ ング特性の関係の解析に基ずく、 緻密なプロセス条件の組立が必要であり、 現在多くのメーカ一がここに多くの労力を費やしている。 構築されたプロセ スは質的に異なる新素子の加工をも可能にする。 発明の要約
本発明の第 1の目的は、 これらの課題を解決するもので、 金属と多結晶シ リコンから成る多層膜のエッチング加工において、 エッチング表面に凹凸が 生じることなく平坦な面でエッチングを行い、 下地の酸化膜を抜くことなく 多層膜のエッチングを行うことのできる表面加工方法を提供することにある c 本発明の第 2の目的は、 これらの課題を解決するもので、 導電性の異なる ゲート電極が混在する場合の同時エッチングにおいて、 下地のゲート酸化膜 を抜くことなく加工形状差を最小に抑えることができる表面加工方法を提供 することにある。
本発明の第 3の目的は、 半導体などの表面処理において、 被エッチング物 質とマスク材との選択比を高くすることのできる表面処理方法を提供するこ とにある。
本発明の第 4の目的は、 半導体素子の微細化の要求に応えるために、 加工 寸法が l / m以下好ましくは 0 . 5 / m以下の素子を加工できる、 半導体素 子の表面処理方法および装置を提供することである。
本発明では、 上記課題を解決するために、 基板上に堆積させた高融点の金 属あるいは少なくとも高融点の金属と半導体からなる多層膜の試料を、 真空 容器内の試料台に配置し、 前記真空容器内にプラズマを発生させさせるとと もに、 前記試料台に高周波バイアス電圧を印加し、 前記試料台に印加する高 周波電力を周期的にオン、 オフしてプラズマ処理することを特徴とする。 本発明の他の特徴は、 前記高周波電圧をオン、 オフする一周期に占めるォ ン期間の割合を 5 %から 6 0 %の範囲とすることにある。
本発明の他の特徴は、 半導体基板上に堆積された少なくとも導電性の異な る多結晶シリコンが混在する試料を、 該試料に印加する高周波電力を周期的 にオン、 オフしてプラズマ処理することにある。
本発明の他の特徴は、 被加工物上に主成分として炭素を含まないマスク材 料の層を形成した試料を、 真空容器内の試料台に配置し、 前記真空容器内に プラズマを発生させさせるとともに、 前記試料台に高周波バイァス電圧を印 加し、 前記試料台に印加する高周波電力を周期的にオン、 オフしてプラズマ 処理することにある。
本発明では、 微細パタンの加工において、 試料に印加する高周波電圧を繰 返しオンオフ制御して、 かつ電圧の振幅を十分高く設定した。 一般的にはェ ツチング時にウェハに入射するイオンのエネルギーを高くすると、 側壁への 付着よりもエッチングが優勢になるために、 ラインの太りは改善される。 し かし、 イオンのエネルギーを高く設定すると酸化膜のエッチング速度が大き くなり、 下地の酸化膜が薄いゲート電極の加工などには適さなくなる。 そこ で、高周波電圧にオフ期間を設けて高エネルギーイオンの数を減らすことで、 選択比の低下を防いだ。
これにより、 加工寸法が 1 m以下好ましくは 0 . 5 m以下の微細加工 ができる、 半導体素子の表面処理方法および装置を提供することができる。 また、 本発明によれば、 金属と多結晶シリコンから成る多層膜のエツチン グにおいて、 試料に印加する高周波電圧を周期的にオン—オフすることで、 エッチング面が平滑になる。 これにより下地の下地の酸化膜を抜くことなく 素子の表面加工ができ、 金属と多結晶シリコンから成る多層膜のゲート抵抗 が小さい高速デバイスの作成が可能になる。 また、 本発明によれば、 導電性が異なる試料のプラズマ処理、 例えば P型 と n型が混在する膜のエッチング処理において、 試料に印加する高周波電圧 を周期的にオン一オフし、オンの場合のイオンエネルギーを高くすることで、 下地のゲート酸化膜を抜くことなく加工形状差を最小に抑えることができる 表面加工方法を提供することができる。
また、 本発明によれば、 半導体などの表面処理において、 例えば、 T i N /A 1 / T i Nあるいは W/p o 1 y S iなどの半導体素子の配線あるい はゲ一ト材料等の被エッチング物質と、 酸化膜あるいは窒化膜などのマスク 材との選択比を高くすることができる。 図面の簡単な説明
図 1は、 本発明を実施するのに適した、 プラズマエッチング装置の要部縦 断面図である。
図 2は、 図 1の装置によるエッチング処理時の、 真空容器内のガス供給、 マグネトロン、 r f バイァス電源の各動作を示す図である。
図 3は、 本発明の r fバイアスの波形の説明図である。
図 4は、 従来の方法によりポリシリコンメタルゲートをエツチング処理し た、 半導体試料の各処理過程の断面図である。
図 5は、 本発明の一実施例による方法でポリシリコンメタルゲートをェッ チング処理した、 半導体試料の各処理過程の断面図である。
図 6は、 本発明のオンオフバイァス方式の作用効果を説明する図である。 図 7は、 従来の方法によりデュアルゲートをエッチング処理した、 半導体 試料の各処理過程の断面図である。
図 8は、 本発明の一実施例による方法でデュアルゲートをエッチング処理 した、 半導体試料の各処理過程の断面図である。
図 9は、 本発明を適用して処理した他の試料の、 エッチング形状の時間変 化を表す断面図である。
図 1 0は、 本発明をメタルエッチングに適用した結果を示す、 試料構造図 である。
図 1 1は、 本発明の方法により半導体素子の配線に使われるアルミニウム のエッチングを行った場合の、 デュ一ティー比に対する A 1と酸化膜のエツ チング速度の関係を示す図である。
図 1 2は、 本発明の方法により半導体素子の配線に使われるアルミニウム のエッチングを行った場合の、 A 1と酸化膜の選択比の関係を示す図である。 図 1 3は、 ハードマスクを用いた試料をエッチングした断面形状を示す図 である。
図 1 4は、 半導体素子のゲート加工をした断面形状を示す図である。
図 1 5は、 本発明を適用する別の装置の構造例の断面図である。
図 1 6は、 本発明を適用する別の装置の構造例の断面図である。
発明を実施するための最良の形態
以下、 本発明の実施例を図により説明する。 最初に、 図 1〜図 3により、 本発明の実施例を説明する。 図 1は、 本発明を適用したプラズマエッチング 装置の全体構成図である。 マグネトロン 1 0 1から、 自動整合器 1 0 6と導 波管 1 0 2と導入窓 1 0 3を介して、 真空容器 1 0 4内にマイクロ波が導入 される。 一方、 真空容器 1 0 4には、 ガス導入手段 1 0 0を介してハロゲン などのエッチングガスが導入され、 マイクロ波の導入に伴いこのガスのプラ ズマが発生する。 導入窓 1 0 3の材質は、 石英、 セラミックなどマイクロ波 (電磁波）を透過する物質である。
真空容器 1 0 4の回りには、 電磁石 1 0 5が設置されている。 電磁石 1 0 5による磁場強度は、 マイクロ波の周波数と共鳴を起こすように設定されて いる。 たとえば、 周波数が 2 . 4 5 G H zならば、 磁場強度は 8 7 5 G a u s sである。 この磁場強度で、 プラズマ中の電子のサイクロトロン運動が電 磁波の周波数と共鳴するために、 効率よくマイクロ波のエネルギーがプラズ マに供給され、 高密度のプラズマができる。なお、 マイクロ波の周波数は 2 . 4 5 G H zに限定されるものではなく、 1 0 0 H z〜： L G H zでも良く、 こ の場合は周波数に応じて磁場強度も変わる。 試料 1 0 7は、 試料台 1 0 8の上に設置される。 試料に入射するイオンを 加速するために、 高周波電源である r f ( radio frequency)バイアス電源 1 0 9が 、ィパスフィルター 1 1 1を介して試料台 1 0 8に接続されている。 試料台の表面には、 セラミックあるいはポリマ膜のような絶縁膜 1 1 0が設 けられている。 また、 口一パスフィル夕一 1 1 3を介して直流電源 1 1 2を 接続し、 試料台 1 0 8に電圧を印加することで、 試料を試料台に静電力によ り保持する。
図 2に、 図 1の装置によるエッチング処理時の、 真空容器 1 0 4内のガス 供給、 マグネトロン 1 0 1、 r f バイアス電源 1 0 9の動作を示す。 （a) に 示すようにガスが供給され、 エッチング開始と同時に、 ガス圧は一定に保た れ、 （b )に示すように、 マイクロ波電力も連続的に供給される。 一方、 （c )に 示すように、 試料に印加される r fバイアスは、 周期的にオンオフされる。 r fバイアスのオンオフによりイオンの加速の有り無し期間を設けることで、 試料の表面処理の期間において、 高エネルギーイオン区間と、 低エネルギー イオン区間が生ずる。 そして、 （d ) に示すように、 低エネルギーイオン区 間では、 エッチングは進行せず、 むしろガスあるいはプラズマ中の残留反応 生成物の堆積が生じる。
次に、 r fバイアスの周波数と、 そのオンオフの繰返し周波数と、 エッチ ング特性の関係を述べる。 図 3は r f バイアスの波形を示し、 （a)は、 本実 施例のエッチング条件に対応するものであり、 r fバイアス周波数が 1 0 0 K H zで、 オンオフ周波数（変調周波数）が 1 0 0 H zの場合の波形である。 ( b ) は、 日本の公開特許公報平 6— 1 5 1 3 6 0号 （対応 U S P 5、 3 5 2、 3 2 4号明細書） で知られているように、 r fバイアス周波数が 1 K H zで、 オンオフ周波数 （変調周波数） が 1 H zの場合の波形である。
以下、本発明の具体的な実施例について、従来例と比較しながら説明する。
〔実施例 1〕
最初に、 ポリシリコンメタルゲートのエッチングの例について述べる。 図 4は、 図 1の装置を用いて従来方法でエッチング加工した試料の断面形 状の時間変化を表す。 また、 図 5は、 本実施例のエッチング条件で加工した 試料の断面形状の時間変化を表す。
図 4 (a)及び 図 5 (a)に示すように、 初期状態の試料のには、 シリコン基 板 3 0 6上に堆積した酸化膜 3 0 5、 多結晶シリコン 3 0 4、 窒化夕ングス テン 3 0 3、 タングステン 3 0 2の多層膜で、 最上層に所望のパタンに加工 されたマスク 3 0 1が形成されている。 ここで、 エッチングに使用したガス は、 塩素 3 0 c cと酸素 1 5 c c、 圧力 0 . 2 P aで、 マイクロ波の電力 5 0 0 W、 試料温度 7 0 °Cである。
図 4に示す従来例は、 連続した高周波電圧 （電力 1 4 0 W) を試料に印加 しなからエッチングを行った場合の、 試料の断面を示しものである。
図 5は、 本発明の条件すなわち、 高周波電力を 1 k H zの周波数でオン— オフを繰り返して印加した場合の試料の断面を示しものである。この例では、 連続 7 0 0 Wの電力を、 オンの期間が 1周期に占める割合 （以後デューティ —比と呼ぶ） が 2 0 %になるようにして印加した。 すなわち、 正味の電力は 7 0 0 Wの 2 0 %で、 1 4 0 Wになる。
高周波電圧を連続的に印加した従来方式の場合は、 図 4 ( b ) に示すよう に、 エッチング面に凹凸 3 0 7が生じ、 このためタングステン 3 0 2あるい は窒化タングステン 3 0 3のエッチングが終わっても、 ある部分では夕ング ステンあるいは窒化タングステンのエッチ残り 3◦ 8が生じる （図 4 c、 b )。 多結晶シリコン 3 0 4のェヅチ速度は、 タングステンあるいは窒化夕ングス テンのエッチ速度よりも大きいために、 エッチ残り 3 0 8がマスクとなり、 多結晶シリコン 3 0 4のエッチング面の凹凸はさらに大きくなる。そのため、 図 4 (e)のように、 酸化膜 3 0 5に達しても一部に多結晶シリコン 3 0 4の エッチ残り 3 0 9が生じる。 このエッチ残りをとるためにさらにエッチング を行うと、 図 4 (f)のように酸化膜 3 0 5を貫通した酸化膜抜け 3 1 0が生 じてしまう。 このような状態は素子の不良となるので、 改善が必要となる。 本発明は、 このような問題点を解決するためのものである。 図 5に、 本発 明の方法すなわち高周波電力をオンとオフの繰り返しで印加したしたときの エッチング断面を示す。 図 5 (a の）構造は図 3 (a)の構造と同じである。 本 発明の方法によれば、 図 5 (b)〜( のように、 タングステンのエッチング面 4 0 1、 多結晶シリコン 3 0 4のエッチング面 4 0 2が平滑である。 また、 最終的にも図 5 (e)のように、 エッチ残り無く、 かつ酸化膜 3 0 5のエッチ ング面 4 0 3も平坦にエッチングすることができる。
次に、 以上のような結果となる原因を説明する。 タングステンのエツチン グでは、 塩化タングステンの蒸気圧が低いために、 塩素ガスだけではエッチ 速度が小さくなる。 塩化タングステンに酸素が加わった化合物 （化学式 WxClyOz 但し x,y,z は自然数である。） は蒸気圧が高いために、 塩素と 酸素の混合ガスを用いるとタングステンのエッチ速度は増加する。 プラズマ エッチングではイオンの入射した表面の温度が局所的に増加してエッチング 反応が促進される。 したがって、 エッチングが表面内で均一に進行するため には、 タングステン表面に均一に塩素と酸素が吸着した状態にイオンが入射 する必要がある。 窒化タングステンのエッチングもタングステンとほぼ同じ 機構で、 エッチ速度もほぼ同じになる。
複数の種類の分子を均一に吸着させるためには、 図 2に示すように、 ィォ ンによるエッチングに休止期間を設ければよい。 これにより、 図 6( a ) に 示すように、 休止期間すなわち、 試料に印加する高周波電圧のオフ期間に、 タングステン 1 1の表面に均一に塩素 1 2と酸素 1 3を吸着させる。その後、 高周波電圧をオンしてイオン 1 0 4を加速して表面に入射させる （図 6 ( b ))c すると、 タングステン 1 0 1表面から、均一に反応生成物 1 0 5が蒸発して、 エッチングが均一に進む （図 6 ( c ))。
一方、 連続的に高周波電圧を印加すると、 タングステンあるいは窒化夕ン グステンに加速されたイオンが連続的に入射するために、 酸素と塩素が吸着 した部分ではエッチング速度が速くなり、 吸着が不十分な箇所ではエッチ速 度が遅くなる。 従って、 面内でエッチ速度の不均一が生じて、 エッチング面 に凹凸ができてしまう。
窒化夕ングステンのェッチングが終わると下地多結晶シリコンのエツチン グが始まるが、 このガスでは、 多結晶シリコンのエッチ速度がタングステン のエッチ速度より大きいために、 タングステンのエッチ残りがある部分とな い部分の凹凸の差はますます増大して、 エッチ残りが生じる。
以上の理由に加えて、 高周波電圧をオン—オフすると、 加速イオンの入射 頻度が減るために、 エッチング速度が低下して、 連続バイアスと同じエッチ 速度を得るためにはイオンのエネルギーを高することが必要となる。 イオン のエネルギーを高くすることもエッチング面を平滑にする効果があるので、 たとえ酸素のようなタングステンのエッチングを促進するガスが含まれてい なくてもある程度の効果が得られる。
また、 エッチングされる試料の構造は、 図 5において多結晶シリコン 3 0 4と窒化タングステン 3 0 3が無い、 すなわち、 タングステン 3 0 2等の高 融点金属の単層膜の場合でも、 同様の効果がある。
次に、 本発明による望ましいェヅチングの条件について述べる。 まず、 塩 素に混合する酸素の量は、 5 %から 7 0 %が適量である。 試料の温度は、 高 いほどタングステンのエッチ速度が大きくなり 5 0 °C以上が望ましい。 試料 に印加する電圧のオン—オフのデューティ一比は 5 %から 6 0 %がよい。 こ れ以下では電力を稼ぐことが難しくなり、 したがってエッチ速度が小さくな る。 また、 これ以上では連続バイアスと比較した効果が小さくなる。 オン一 オフの繰り返し周波数は 1 0 0 H z以上 1 0 K H z以下がよい。
例えば日本の特開昭 6 3 - 1 7 4 3 2 0号公報に述べれられているような、 従来方式による数 H z以下の繰り返し周波数では、 エツチング溝の側壁にそ の周波数に応じた凹凸が生じてしまう。 また、 周波数が高すぎると電気回路 の構成が難しくなる。 また、 試料に印加する高周波電圧については、 イオン エネルギーの目安となる電圧の振幅値を 5 0 0 V以上に設定すると効果があ る。
また、 タングステンなどをエッチングするガスとしては、 この他に、 S F 6 , C F 4などフッ素原子を含むガスがある。 このガス系でも、 高周波電 圧をオン， オフ制御することで、 タングステンを平滑にエッチングできる。 さらに、 これらのガスに酸素を添加すると、 酸素がタングステンのエツチン グを促進するので効果がより大きくなる。 フッ素原子を含むガスを使用する と、 試料温度が低くてもエッチング速度は比較的大きくなるが、 フッ素によ る多結晶シリコン部のエツチング溝の側壁のェッチングが進行するので、 試 料の温度は 2 0 °C以下にする必要がある。
加工する金属に対してはタングステンを例に取り説明したが、 他には、 モ リブデン， ニッケル， コノ レト， チタンなどの高温熱処理に耐えられる高融 点金属が挙げられる。 さらに、 拡散を防ぐバリア膜としては、 これらの金属 の窒化物の組み合わせがある。 これらの材料の加工でも、 本発明を適用して 高周波電圧をオン—オフ制御してイオンのエネルギーを高く設定する、 さら には酸素のような金属のエッチングを促進するガスを添加することで平滑な エツチング面を得ることができる。
また、 これらの材料を所望のパタンに加工するために使用するマスクの材 質は、 通常の有機ホトレジストでもよいがレジス卜に含まれる炭素が酸化膜 のエッチングを促進して選択比が下がるので、 酸化シリコンあるいは窒化シ リコンのような無機物の膜の方が、 下地の酸化膜に対する多結晶シリコンの エッチ速度比が大きくなる。
本実施例の試料のように、高融点金属膜と半導体膜とを積層した試料では、 膜種に応じてプラズマ処理時の試料の温度を変えることは有効である。 例え ば、 高融点金属膜は高温で処理し、 半導体膜は低温または常温で処理する。 これにより、 被エッチング膜とエツチャントとの反応が最適化され、 処理速 度の向上が図られるとともに、 高周波電力のオン， オフ制御と組み合わせる ことにより、 さらに高精度の表面加工を処理速度を上げて処理することがで きる。
〔実施例 2〕
次に、 先に述べた実施例の効果をより大きくするために、 エッチングを複 数のステップに分けて行う実施例を述べる。 この実施例は、 エッチング中の プラズマからの発光強度あるいはエッチング時間を基準として、 膜種類の切 り替わる時点でエツチング条件を変えて、 最適なエツチング形状を得る方法 である。
図 5に示す構造の試料を例に取ると、 タングステン 3 0 2と窒化夕ングス テン 3 0 3のエッチングが終了した時点で、 多結晶シリコン 3 0 4を酸化膜 3 0 5に対して高選択でエッチングできる条件に切り替える。 すなわち、 多 結晶シリコン 3 0 4のエッチングにはタングステンのエツチング時ほどのィ オンエネルギーは必要ないので、試料に印加する高周波電圧を下げる。また、 酸素はタングステンのエツチングを促進するが多結晶シリコンのエッチング を抑制するので、 酸素添加量が少ないステップに切り替えるなどする。 ステ ップを切り替えるタイミングは、 タングステン原子の発光強度をモニタした り、 あらかじめタングステンと窒化タングステンのエッチングが終了する時 間を測定しておき、 その時間に基づいて切り替えてもよい。
ステップの切り替えは、 多結晶シリコン 3 0 4のエッチングが終了した時 点で酸化膜 3 0 5に対して選択比が高くなるような条件に切り替えてもよい。 このためには、 試料に印加する高周波電力を下げる、 酸素添加量を上げる、 あるいは H B rガスを添加するなどの方法がある。 ステップの切り替えはシ リコンの発光強度の変化をモニタすればよい。
さらに、 上記 2つの切り替えを同時に用いればより高精度なエッチングが 可能になる。 この場合には、 タングステンの発光とシリコンの発光の 2つの 異なる波長の光を同時にモニタして、 それぞれの物質のエッチングの終点を モニタしステップを 3段で切り替える。
また、 エッチング面の凹凸を抑えるには、 タングステンと窒化タングステ ンのエッチ速度に比べて多結晶シリコンのエッチ速度を十分遅くすることで も達成できる。 すなわち、 窒化タングステンのエッチングが部分的に終了し ても、 多結晶シリコン膜でエッチングが止まっていれば、 金属面の凹凸が緩 和できる。酸素は、多結晶シリコンのエッチ速度を抑える働きもあるために、 酸素の比率をより多くすることで、 この効果を発揮できる。 この場合も、 高 周波電圧をオン—オフすることで、 オフ期間に多結晶シリコン表面に均一に 酸素が吸着するので、 エッチング面を平滑にできる。 この方法では、 多結晶 シリコンのエッチング速度が非常に小さくなるので、 金属層とバリァ層のェ ッチングが終了した時点で、 多結晶シリコンが酸化膜に対して高選択でェッ チングできる条件に切り替えて、 高精度のェッチングが達成できる。
以上のように、 本発明によれば、 金属と多結晶シリコンから成る多層膜の エッチングにおいて、 試料に印加する高周波電圧を周期的にオン一オフする ことで、 エッチング面が平滑になり、 これにより下地の酸化膜の抜けがない 素子の加工ができるという効果がある。 これにより、 金属と多結晶シリコン から成る多層膜のゲ一ト抵抗が小さい高速デバイスの作成が可能になる。
〔実施例 3〕
次に、 本発明をデュアルゲートのエッチングに適用した例について、 従来 方法と比較しながら述べる。
図 7 (a)および図 8 (a)は、 図 1の装置を用いて加工した試料の初期断面図 である。 試料のシリコン基板 3 0 6上に、 酸化膜 3 0 5、 n型多結晶シリコ ン 3 0 2、 p型多結晶シリコン 3 0 3、 最上層に所望のパタンに加工された マスク 3 0 1が形成されている。 エッチングに使用したガスは塩素 5 5 c c と酸素 4 c c、 圧力 0 . 4 P aで、 マイクロ波電力は 4 0 0 Wである。 図 7は、 従来方法である高周波電圧 （電力 3 5 W) を連続的に印加した場 合のエッチング形状の時間変化を表す。 p型と n型ではエッチング速度の差 により、 エッチ深さの差 3 0 6が発生する。 このために、 図 7 (c)のように 先に n型多結晶シリコン 3 0 2の加工が終了する。 p型ではエッチ残りがあ るため、 更にエッチングを続けると図 3 (d)の様に p型多結晶シリコン 3 0 3の加工完了時には、 n側に酸化膜抜け 3 1 0が発生する。 また n型多結晶 シリコンにサイ ドエツチ 3 1 2が発生する。 この状態では素子不良となるの で、 改善が必要となる。
一方、 図 8は、 本発明による高周波電力を 1 kHz の周波数でオン—オフ を繰り返して印加した場合のエッチング形状の時間変化を表す。 連続 1 7 5 Wの電力をオンの期間が 1周期に占める割合 （以後デューティ一比と呼ぶ） が 2 0 %になるように印加した。 すなわち、 正味の電力は 1 7 5 Wの 2 0 % で 3 5 Wになる。 図 8 (b)〜(c)のように n型と p型多結晶シリコン 3 0 2 , 3 0 3のエッチングが同じ速度で進む。 図 8 (c)のように酸化膜が露出し始 めると、 エッチングガスを臭化水素 1 0 0 c cと酸素 9 c cにし、 高周波電 圧を連続印加に切り替えた。 臭化水素は多結晶シリコン 3 0 2 , 3 0 3と酸 化膜 3 0 5との加工速度比が大きいため、 最終的に図 8 (めのように、 エツ チ残り無くかつ酸化膜のエッチング面 4 1 0も平坦にすることができる。 以上のような結果となる原因を説明する。 プラズマエッチングでは正電荷 であるイオンの入射した表面の温度が局所的に増加してエツチング反応が促 進される。 n型多結晶シリコンは p型よりも多くの電子が含まれるため、 同 じイオンエネルギーで多結晶シリコンに入射しても n型と p型多結晶シリコ ン表面付近でイオンエネルギーの差が生じる。 高いイオンエネルギーで入射 させると多結晶シリコンに含まれる電子の影響を少なくし、 エッチング反応 の違いを抑えることができるが、 下地酸化膜にてェツチングを止めることが 難しくなる。 高いイオンェンルギ一を使用するには、 図 2に示すようにィォ ンによるエッチングに休止期間を設ければよい。 これにより、 図 6で述べた ように、 休止期間すなわち、 試料に印加する高周波電圧試料に印加する高周 波電圧のオフ期間は、 p型と n型多結晶シリコンの両方の表面 1 1に均一に 塩素 1 2と酸素 1 3を吸着させる。 その後、 高周波電圧をオンして高いエネ ルギ一のイオン 1 4を加速して表面に入射させると、 多結晶シリコンの表面 1 1から、 均一に反応生成物 1 5が蒸発して、 エッチングが均一に進む。 次に、 本実施例のエッチングの条件について述べる。 まず、 塩素に混合す る酸素の量は 5 %から 7 0 %が適量である。 試料に印加する電圧のオン—ォ フのデューティ一比は 5 %から 6 0 %がよい。 これ以下では電力を稼ぐこと が難しくなり、 したがってエッチ速度が小さくなる。 また、 これ以上では連 続バイアスと比較した効果が小さくなる。 オン—オフの繰り返し周波数は 1 0 0 H z以上 1 0 K H z以下がよい。
これらの材料を所望のパタンに加工するために使用するマスクの材質は、 通常の有機ホトレジストでもよいが、 レジス卜に含まれる炭素が酸化膜のェ ツチングを促進して選択比が下がるので、 酸化シリコンあるいは窒化シリコ ンのような無機物の膜の方が、 下地の酸化膜に対する多結晶シリコンのエツ チ速度比が大きくなる。
〔実施例 4〕
図 9は、 本発明を適用して処理した他の試料の、 エッチング形状の時間変 化を表す断面図である。 試料の初期状態は図 9 (a)に示すように、 シリコン 基板 3 0 6上に堆積した酸化膜 3 0 5、 n型多結晶シリコン 3 0 2、 p型多 結晶シリコン 3 0 3、 窒化タングステン 5 0 1、 タングステン 5 0 2の多層 膜で最上層に所望のパタンに加工されたマスク 3 0 1が形成されている。 こ の構造ではゲート電極の抵抗を下げるために金属であるタングステンを用い、 窒化タングステンはタングステンと多結晶シリコンとの相互の拡散を抑える ノ 'リァ層として働く。
タングステンと窒化タングステン膜は、 塩素 3 8 c cと酸素 1 2 c c、 圧 力 0 . 2 P a、 マイクロ波電力 5 0 0 Wで高周波電圧 （電力 1 4 0 W) を連 続印加してエツチングを行った。図 9 (b)のように多結晶シリコン膜 3 0 2，
3 0 3が露出し始めると、 高周波電圧を 1 kHz の周波数、 デューティ一比
4 0 %のオン—オフ印加に切り替えた。 次に図 9 (c)のように酸化膜 3 0 5 が露出し始めると、 エッチングガスを塩素から臭化水素 1 0 0 c cと酸素 9 c cにし、 高周波電圧を連続印加に切り替えた。 臭化水素は多結晶シリコン と酸化膜 3 0 5との加工速度比が大きいため、 最終的に図 9 (めのように、 エッチ残り無くかつ酸化膜のエッチング面 5 0 3も平坦にすることができる。 多結晶シリコンは P型と n型の他に真性半導体 （ i型） と n型， i型と p 型の組み合わせでも同様に加工できる。また、金属層に関してはモリブデン， ニッケル， コノ レト， チタンが、 バリア層にはこれらの金属の窒化膜の組み 合わせがあるが同様に加工できる。
以上のように、 本発明によれば、 ρ型と η型が混在する膜のエッチングに おいて、 試料に印加する高周波電圧を周期的にオン一オフし、 オンの場合の イオンエネルギーを高くすることで、 加工差なく p型と n型ゲートを同時に エッチングできるという効果がある。 これにより、 デュアルゲート構造の CMOS素子の作成が可能になる。
〔実施例 5〕
次に、 アルミなどの金属のメタルエッチングに本発明を適用した結果を述 ベる。 試料構造は、 図 1 0に示すように、 基板 Si6 0 1上に酸化膜 （ 6 0 2 ) 3 0 0腿、 TiN ( 6 0 3 ) 1 0 0腿、 A1 ( 6 0 4 ) 4 0 0腿、 TiN ( 6 0 5 ) 7 5nm を堆積させて最上層にはレジストマスク （ 6 0 6 ) 1 j m が付いている。 ラインとスペースの寸法は 0.4 m である。 エッチング ガスは塩素 （8 0sccm) と BC （ 2 Osccm) の混合で、 圧力を lPa とし た。 マイクロ波電源 1 0 1の出力を 7 0 0W とし、 電極温度は 4 0°Cとし た。 高周波電圧電源 1 0 9の周波数は 8 0 OKHz とし、 オンオフの繰返し 周波数は 2 kHzとした。
図 1 0 ( a) は従来の連続バイァス方式で電力を 7 0W の場合、 図 1 0 (b) は本発明のオンオフバイアス方式でピーク電力 3 5 0W でデューテ ィ一比 2 0 %の場合のエッチング形状を示す。 この試料では形状マイクロ口 一ディングが大きく、 連続バイアス時の広いスペースに面した側壁 6 0 7の 垂直性が特に悪くなるが、 オンオフバイァスにすることで抑制される。
〔実施例 6〕
次に、 ハードマスクを用いて、 本発明の方法により半導体素子の配線に使 われるアルミニウムのエッチングを行った結果を図 1 1、 図 1 2で述べる。 エッチングのガスには C 12 ( 8 O s c c m) +B C 1 ( 2 O s c c m) を用い、圧力を 1 P aとした。マイクロ波電源 1 1の出力を 7 0 0Wとした。 バイアス電源 1 0の出力は 6 0Wで、 周波数は 4 0 0 kH zと 8 0 0 KH z の 2つを試験した。オンオフの繰り返し周波数は 2 KH zとした。図 1 1は、 オンオフの 1周期にしめるオンの割合 （以後デューティー比と呼ぶ） に対す る A 1と酸化膜のエッチング速度の関係、 図 1 2は、 A 1と酸化膜の選択比 の関係を示している。 デューティ一比 1 0 0 %は従来例の連続バイアスであ る。 デューティ一比を小さくした場合は、 ピーク電力とデューティ一比の積 が 6 0Wとなるようピーク電力を調整している。
バイアスの周波数が 4 0 0 kH z、 8 0 0 k H zともに、 オンオフ制御し てかつデューティ一比を小さくすると、 図 1 1に示すように酸化膜のエッチ ング速度が低下し、 図 1 2に示すように A 1対酸化膜の選択比が上昇する。 すなわち、 マスク材に酸化膜を用いてかつバイァスをオンオフ制御すると、 マスクと A 1の選択比を上げることができる。 デューティ一比は 5 0 %以下 から効果が顕著になる。
本発明の他の実施例として、 オンオフ制御してかつ、 ガスとして C I 2 ( 8 O s c c m) +B C 1 ( 2 0 s c c m) に C H4 ( 4 %) + A rを 2 0 0 s c cm加えて圧力を 2 P aにしたところ、 A 1と酸化膜の選択比はさらに 2 0から 5 0 %上昇した。 CH4のように炭素を含むガスは、 堆積性があり バイァスオフ期間に酸化膜上に堆積物が付着し易くなり、 より効果が上がる と考える。 図 1 3に、 堆積性ガスを添加した条件で、 ハードマスク試料をェ ツチングした断面形状を示す。
図 1 3の試料構造は、 酸化膜のハードマスク 7 0 1 ( 1 0 0 nm) の下に T i N膜 7 0 2 ( 8 0 nm), A 1膜 7 0 3 ( 5 0 0 nm), T i N膜 7 0 4 ( 1 0 0 nm), 酸化膜 7 0 5 , S i基板 7 0 6の順で構成される多層膜試 料である。 エッチング条件はガスとして C 1 ( 8 0 s c c m) +B C 1 ( 2 0 s c cm) に CH4 (4 %) + A rを 2 0 0 s c c m加えて圧力を 2 P aで、 マイクロ波 8 0 OWである。
バイアス電力は、 図 1 3 (a) が本発明の方式すなわちバイアス 2 5 0W でデューティ一比 2 0 %、 図 1 3 (b) が従来の連続バイアス方式で 5 0W である。 エッチング時間はプラズマの発光波形で判定して、 下層の T i N膜 7 0 4がエッチング終了してから 3 0 %のオーバエッチングをしている。 ォ ンオフバイアスでエッチングした場合は、 図 1 3 (a) に示すように、 ハー ドマスク 7 0 1が 1 0 nm残った。 一方、 連続バイアスでエッチングした場 合は、 図 1 3 (b) に示すように、 ハードマスクは完全にエッチングされて 無くなってしまい T iN膜 702がエッチングされていた。 以上のように、 ハードマスクを用いたメタルエッチングでは、 バイァスをオンオフ制御する ことでメタルとハードマスクの選択比を上げることができる。
〔実施例 7〕
次に、 本発明を、 ハードマスクを用いた半導体素子のゲート加工に適用し た例を、 図 14で述べる。 ゲート加工はメタルの加工よりも膜厚が薄いため に、 レジストとの選択比はメタルほど大きな課題ではない。 しかし、 加工寸 法が小さくなり、 かつ従来のタングステンシリサイ ド （WS i) と p o l y S iの多層膜に代り、より抵抗の低い Wと p o 1 y S iの多層膜になると、 Wのエッチング速度が小さいためにハードマスクを用いてもやはり、 マスク と下地との選択比が課題となる。
図 14に窒化膜 （S i3N をハードマスク 80 1 ( 200 nm) とし た W膜 802 ( 100 nm) /p o l y S i膜 803 ( 100 nm) /S i〇2膜 804 (4 nm) /S i基板 805をエッチングした結果を示す。 エッチングガスは塩素 （38 s c cm) +酸素 （ 12 s c cm) で圧力 0. 2 P aである。 マイクロ波電力 500Wである。 このガス系では酸素が堆積 性のガスになる。 バイアス電力は、 図 14 (a) は、 オンオフバイアスでビ —ク電力が 500Wでデュ一ティ一比が 30%、 図 14 (b) は、 連続バイ ァスで 150 Wである。
発光で判定したエッチング終了後のマスクの残厚 tは、 図 14 (a) のォ ンオフバイァスの場合、 t 1 = 120 nmであったのに対して、 図 14 (b) の連続バイアスの場合、 t 2 = 80 nmとなり、 本発明のほうがマスクと下 地多層膜との選択比が高いことがわがった。
この構造では、 Wのかわりに Mo, C rなどの高融点金属が用いられる。 また、 金属と p o l y S iの間に、 金属の窒化物などのバリア層が設けら れることもある。
〔実施例 8〕
次に、 ガスその他の実施例を述べる。 メタルエッチングにおける堆積ガス としてはメタン， ェタン， プロパンなど炭化水素ガスが効果がある。 また A rと希釈せずに用いても効果は変らないが、 A rと希釈することで爆発性が 低くなり安全性が増す。 また C H 4の A rとの希釈率は 4 %に限らないが、 このガスは入手が容易な利点がある。 さらに、 炭素を含む堆積性ガスには C F4 , CH2 F2， C H Fs , C4 F8などがある。 また、 窒素ガスあるいは N H3などの窒素を含むガスでも同様な効果がある。
ゲートエッチングでの堆積性ガスは、 酸素以外に CO, C02など酸素を 含むガスがある。
ハロゲンガスは塩素のほかに F2, HBr， H Iあるいは塩素を含むこれ らのハロゲンガスの混合でも効果は同じである。 堆積性ガスの混合率は実験 的に 0. 5%から 50%が良く、 それ以下では効果が無く、 それ以上だとメ タルのエッチング速度の低下が大きい。
素子のマスクは、 酸化膜と窒化膜の多層膜あるいはレジストとハ一ドマス クの多層膜でもかまわない。 またハードマスクとしては、 アルミナなど炭素 を主成分として含まない無機物が用いられる。
以上、 本実施例のように、 プラズマを用いた表面処理方法において、 被ェ ツチング物質のマスク材として酸化膜、 窒化膜を用い、 プラズマ中のイオン を加速するためのバイアス電源を繰返しオンオフ制御することにより、 薄い マスクを用いてもさらに選択比を向上させることができる。
さらに、 エッチングガスに堆積性ガスを混合することにより、 ハロゲンガ スはエッチングを進行させ、堆積性ガスはエッチングを阻害する働きがある。 バイァス電源にオフ期間を設けると、 バイァス電源がオフすなわち加速ィォ ンが試料表面に入射しない期間では堆積性ガスの働きのみが顕著になり、 特 に酸化膜あるいは窒化膜などェッチング速度が遅い物質のェッチング速度を 低減させ、 選択比が高くなる。
〔実施例 9〕
図 15は、 本発明を適用する別の装置構造である。 この装置では rf電力 の容量結合によりプラズマを発生させる。 真空容器 901内には 2枚の電極 9 0 2 , 9 0 5が平行に配置してある。 電極にはそれぞれ r f 電源 9 0 3と 高周波電源 9 0 6が接続してある。 試料 9 0 4は試料台を兼ねる電極 9 0 5 の上に置かれる。 ガスは試料と対向した電極 9 0 2に開いた穴から導入管 9 0 8を通して容器内に入れられる。 プラズマ 9 0 7は 2枚の電極の間で発生 する。
この装置でも、 本発明の方法で試料を加工することにより、 マスクと被加 ェ物質との選択比を上げることができる。 また、 前述の実施例に挙げられた 種々の試料の処理においても、 同様の効果を得ることができる。
〔実施例 1 0〕
図 1 6は、 本発明を適用する別の装置構造である。 この装置では、 数百 k H zから数十 M H zのいわゆるラジオ波帯 （以後 と呼ぶ） の周波数で誘 導結合によりプラズマを発生させる。 真空容器 9 1 3はアルミナや石英など の電磁波を透過する物質でつくられている。 その回りに、 プラズマ 9 2 0を 発生させるための電磁コイル 9 1 2が巻いてある。 コイルには r f電源 9 1 4が接続されている。 真空容器 9 1 1内には試料台 9 1 8があり、 その上に 試料 9 1 7が置かれ、 高周波電源 9 1 9が接続されている。 真空容器 9 1 1 には上蓋 9 1 5がついているが、 これは一体型でもかまわない。 この装置で も、 本発明の方法によりマスクと被加工物質との選択比を上げることができ る。
以上のように本発明により、 T i N/A 1 / T i Nあるいは W/p o 1 y S iなどの半導体素子の配線あるいはゲート材料を酸化膜あるいは窒化膜な どのハードマスクに対して高い選択比でエッチングできる。 また、 前述の実 施例に挙げられた種々の試料の処理においても、 同様の効果を得ることがで きる。
なお、 本実施例ではバイアスのオンオフ制御において、 バイアス電源 1 0 9のオフ期間は、 図 2 ( c ) に示すように出力を零にしているが、 必ずしも 零である必要はない。 すなわち、 加速イオンが試料表面に入射しない期間を オフ期間とするものであって、 イオンが試料表面に入射してエッチング作用 を生じさせないような、 オン時に比べて充分に小さい出力のものであれば、 バイアス電圧が印加されていてもよい。 したがって、 オンオフ制御のオフに は小さい出力も含まれる。
以上述べたように、 本発明によれば、 金属あるいは金属と多結晶シリコン から成る多層膜のエッチング加工において、 試料に印加する高周波電圧を周 期的にオン—オフすることで、 エッチング面が平滑になり、 エッチング表面 に凹凸が生じることなく平坦な面でエッチングを行い、 下地の酸化膜を抜く ことなく多層膜のェッチングを行うことのできる表面加工方法を提供するこ とができる。
また、 導電性の異なるゲート電極が混在する場合の同時エッチングにおい て、 下地のゲ一ト酸化膜を抜くことなく加工形状差を最小に抑えることがで きる表面加工方法を提供することができる。
さらに、 半導体などの表面処理において、 被エッチング物質とマスク材と の選択比を高くすることのできる表面処理方法を提供することができる。 また、 半導体素子の微細化の要求に応えて、 加工寸法が l m以下好まし くは 0 . 5 m以下の素子を加工できる、 半導体素子の表面処理方法および 装置を提供することができる。

Claims

請求の範囲
1 . 基板上に堆積させた高融点の金属あるいは少なくとも高融点の金属と 半導体からなる多層膜の試料を、 真空容器内の試料台に配置し、 前記真空容 器内にプラズマを発生させさせるとともに、 前記試料台に高周波バイアス電 圧を印加し、 前記試料台に印加する高周波電力を周期的にオン、 オフしてプ ラズマ処理することを特徴とする表面加工方法。
2 . 請求項 1記載の表面加工方法において、 前記プラズマは少なくともハ ロゲン原子を含むガスと金属の加工速度を促進する作用を持つガスとを含む ガスにより発生させ、 該プラズマにより前記試料を処理することを特徴とす る表面加工方法。
3 . 請求項 2記載の表面加工方法において、 前記プラズマは少なくとも塩素 原子を含むガスと酸素原子を含むガスとの混合ガスにより発生させ、 該プラ ズマにより前記試料を処理することを特徴とする表面加工方法。
4 . 請求項 3記載の表面加工方法において、 前記処理される試料の温度を 5 0 °C以上に保つことを特徴とする表面加工方法。
5 . 請求項 1記載の表面加工方法において、 前記プラズマは少なくともフ ッ素原子を含むガスと酸素原子を含むガスとの混合ガスにより発生させ、 該 プラズマにより前記試料をプラズマ処理することを特徴とする表面加工方法。
6 . 請求項 5記載の表面加工方法において、 前記処理される試料の温度を 2 0 °C以下に保つことを特徴とする表面加工方法。
7 . 請求項 1から 6の何れかに記載の表面加工方法において、 前記処理さ れる試料の多層膜は少なくともタングステン膜の金属と多結晶シリコン膜の 半導体とを積層して成ることを特徴とする表面加工方法。
8 . 請求項 7記載の表面加工方法において、 前記タングステン膜と多結晶 シリコン膜との間に窒化夕ングステンあるいは窒化チ夕ン膜を有することを 特徴とする表面加工方法。
9 . 請求項 1から 6の何れかに記載の表面加工方法において、 前記金属膜 の上には炭素を主成分として含まないマスク材が設けられていることを特徴 とする表面加工方法。
1 0 . 請求項 1から 6の何れかに記載の表面加工方法において、 前記加工 の過程を複数のステップに分けて、 少なくとも最後のステップで試料に印加 する高周波電力の正味の電力を下げることを特徴とする表面加工方法。
1 1 . 請求項 1から 6の何れかに記載の表面加工方法において、 前記高周 波電圧をオン、 オフする繰り返し周波数を 1 0 0 Hzから 1 0 kHzの範囲と することを特徴とする表面加工方法。
1 2 . 請求項 1から 6の何れかに記載の表面加工方法において、 前記高周 波電圧をオン、 オフする一周期に占めるオン期間の割合を 5 %から 6 0 %の 範囲とすることを特徴とする表面加工方法。
1 3 . 基板上に堆積させた少なくとも導電性の異なる多結晶シリコンが混 在する試料を、 真空容器内の試料台に配置し、 前記真空容器内にプラズマを 発生させるとともに、 前記試料台に高周波バイアス電圧を印加し、 前記試料 台に印加する高周波電力を周期的にオン、 オフしてプラズマ処理することを 特徴とする表面加工方法。
1 4 . 請求項 1 3記載の表面加工方法において、 前記プラズマは少なくと もハロゲン原子を含むガスにより発生させ、 該プラズマにより前記試料を処 理することを特徴とする表面加工方法。
1 5 . 請求項 1 4記載の表面加工方法において、 前記プラズマは少なくと も塩素原子を含むガスと酸素原子を含むガスとの混合ガスにより発生させ、 該プラズマにより前記試料を処理することを特徴とする表面加工方法。
1 6 . 請求項 1 3から 1 5の何れかに記載の表面加工方法において、 前記 多結晶シリコン膜の上には、 炭素を主成分として含まないマスク材が設けら れていることを特徴とする表面加工方法。
1 7 . 請求項 1 3から 1 5の何れかに記載の表面加工方法において、 前記 加工の過程を複数のステップに分けて、 かつそれらのステップの加工を、 終 了させる下地物質との加工速度比の小さい前半と、 比較的大きい後半の 2つ のステップに分け、 少なくとも前半のステップの一つで、 高周波電圧をオン とオフの期間に分けたことを特徴とする表面加工方法。
1 8 . 請求項 1 7において、 前記加工を終了させる下地物質との加工速度 比の大きい後半のステップに、 臭化水素ガスを用いることを特徴とする表面 加工方法。
1 9 . 請求項 1 3から 1 5の何れかに記載の表面加工方法において、 前記 高周波電圧をオン、 オフする繰り返し周波数を 1 0 0 Hz から 1 O kHz の範 囲とすることを特徴とする表面加工方法。
2 0 . 請求項 1 3から 1 5の何れかに記載の表面加工方法において、 前記 高周波電圧をオン、 オフする一周期に占めるオン期間の割合を、 5 %から 6 0 %の範囲とすることを特徴とする表面加工方法。
2 1 . 被加工物上に主成分として炭素を含まないマスク材料の層を形成し た試料を、 真空容器内の試料台に配置し、 前記真空容器内にプラズマを発生 させさせるとともに、 前記試料台に高周波バイアス電圧を印加し、 前記試料 台に印加する高周波電力を周期的にオン、 オフしてプラズマ処理することを 特徴とする表面加工方法。
2 2 . 請求項 2 1記載の表面処理方法において、 前記被加工物は半導体ゥ ェハ上に堆積された金属、 半導体、 絶縁体でそのマスク材が窒化シリコンあ るいは酸化シリコンあるいはこれらの多層膜であることを特徴とする表面処 理方法。
2 3 . 請求項 2 1または 2 2記載の表面処理方法において、 前記プラズマ は、 ハロゲンガスと堆積性ガスの混合からなることを特徴とする表面処理方 法。
2 4 . 請求項 2 3記載の表面処理方法において、 前記ハロゲンガスは、 塩 素と B C 1 3の混合ガスであり、 前記堆積性のガスはメタン、 ェタン、 プロ パンなどの炭化水素であることを特徴とする表面処理方法。
2 5 . 請求項 2 3記載の表面処理方法において、 前記ハロゲンガスは塩素 と B C 1 3の混合ガスであり、 前記堆積性のガスはメタン、 ェタン、 プロパ ンなどの炭化水素をアルゴンなどの希ガスで希釈したガスであることを特徴 とする表面処理方法。
2 6 . 請求項 2 3記載の表面処理方法において、 前記ハロゲンに混合する 堆積性ガスは、 窒素ガスあるいは窒素原子を含むガスであることを特徴とす る表面処理方法。
2 7 . 請求項 2 3記載の表面処理方法において、 前記ハロゲンガスは塩素 あるいは H B rあるいはこれらの混合ガスであり、 堆積性ガスは、 酸素ガス あるいは酸素原子を含むガスであることを特徴とする表面処理方法。
2 8 . 請求項 2 3記載の表面処理方法において、 前記ハロゲンガスはフッ 素ガスあるいはフッ素原子を含むガスであることを特徴とする表面処理方法。
2 9 . 請求項 2 1ないし 2 8の何れかに記載の表面処理方法において、 前 記試料に印加するバイァス電源の周波数は 2 0 0 KHz から 2 0 MHz の高 周波であることを特徴とする表面処理方法。
3 0 . 請求項 2 1ないし 2 8の何れかに記載の表面処理方法において、 前 記試料に印加するバイアス電源を間欠的にする方法は、 バイアスのオン—ォ フの 1周期に占めるオンの 割合が 5 %から 6 0 %の範囲としたことを特徴 とする表面処理方法。
3 1 . 請求項 2 1ないし 2 8の何れかに記載の表面処理方法において、 前 記ハロゲンに混合する堆積性ガスの混合率は、 0 . 5 %から 5 0 %の範囲で あることを特徴とする表面処理方法
3 2 . 試料が配置された真空容器内にプラズマを発生させ、 前記試料にバ ィァス電圧を印加しながら該プラズマにより試料をエッチングする表面加工 方法において、
前記試料台に印加するバイアスを周期的にオンとオフに制御し、 かつ前記 エッチングに用いるガスの中に堆積性のガスを混合したことを特徴とする表 面処理方法。
3 3 . 請求項 3 2記載の表面処理方法において、 前記エッチング用のガス にメタンまたは酸素の堆積性ガスを混合したことを特徴とする表面処理方法。
PCT/JP1999/001215 1998-03-12 1999-03-12 Procede permettant de traiter la surface d'un echantillon WO1999046810A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/646,012 US6660647B1 (en) 1998-03-12 1999-03-12 Method for processing surface of sample

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP6080998 1998-03-12
JP10/60809 1998-03-12
JP10/256926 1998-09-10
JP10256926A JP2000091321A (ja) 1998-09-10 1998-09-10 表面処理方法および装置
JP10/290293 1998-10-13
JP10290293A JP2000124191A (ja) 1998-10-13 1998-10-13 表面加工方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/646,012 A-371-Of-International US6660647B1 (en) 1998-03-12 1999-03-12 Method for processing surface of sample
US10/671,608 Continuation US7259104B2 (en) 1998-03-12 2003-09-29 Sample surface processing method

Publications (1)

Publication Number Publication Date
WO1999046810A1 true WO1999046810A1 (fr) 1999-09-16

Family

ID=27297302

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/001215 WO1999046810A1 (fr) 1998-03-12 1999-03-12 Procede permettant de traiter la surface d'un echantillon

Country Status (3)

Country Link
US (2) US6660647B1 (ja)
KR (1) KR100528685B1 (ja)
WO (1) WO1999046810A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528685B1 (ko) * 1998-03-12 2005-11-15 가부시끼가이샤 히다치 세이사꾸쇼 시료의 표면 가공방법
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US7169255B2 (en) * 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
KR20050090904A (ko) * 2004-03-10 2005-09-14 부산대학교 산학협력단 펄스 모듈레이션을 이용한 플라즈마 표면 처리 장치 및 방법
US20060168794A1 (en) * 2005-01-28 2006-08-03 Hitachi Global Storage Technologies Method to control mask profile for read sensor definition
US7964512B2 (en) * 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
KR100838394B1 (ko) * 2007-01-03 2008-06-13 주식회사 하이닉스반도체 하드마스크층을 이용한 반도체소자의 식각 방법
CN101952945B (zh) * 2007-11-29 2013-08-14 朗姆研究公司 控制微负载的脉冲式偏置等离子体工艺
US9059116B2 (en) 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP5514310B2 (ja) * 2010-06-28 2014-06-04 東京エレクトロン株式会社 プラズマ処理方法
JP5845754B2 (ja) * 2010-09-15 2016-01-20 東京エレクトロン株式会社 プラズマエッチング処理方法
US9799490B2 (en) * 2015-03-31 2017-10-24 Fei Company Charged particle beam processing using process gas and cooled surface
JP2019165090A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169824A (ja) * 1984-02-14 1985-09-03 Matsushita Electric Ind Co Ltd 光制御素子とその製造方法
JPS62249421A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd プラズマエッチング方法
JPH04148534A (ja) * 1990-10-12 1992-05-21 Sony Corp ドライエッチング方法
JPH0794492A (ja) * 1993-06-24 1995-04-07 Nec Corp 半導体装置の製造方法
JPH08316207A (ja) * 1995-05-19 1996-11-29 Sony Corp 配線形成方法
JPH09199485A (ja) * 1995-11-17 1997-07-31 Tokyo Electron Ltd プラズマ処理装置および方法
JPH10135192A (ja) * 1996-08-01 1998-05-22 Surface Technol Syst Ltd 半導体基盤の表面処理方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050923A (ja) 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
KR890004881B1 (ko) 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
US4585516A (en) * 1985-03-04 1986-04-29 Tegal Corporation Variable duty cycle, multiple frequency, plasma reactor
JPH0685396B2 (ja) 1985-12-27 1994-10-26 株式会社日立製作所 エツチング方法およびそれに用いる装置
US5298112A (en) 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
EP0416774B1 (en) * 1989-08-28 2000-11-15 Hitachi, Ltd. A method of treating a sample of aluminium-containing material
JPH0454373A (ja) 1990-06-22 1992-02-21 Jatco Corp 変速機の制御装置
US5376211A (en) 1990-09-29 1994-12-27 Tokyo Electron Limited Magnetron plasma processing apparatus and processing method
US5330606A (en) 1990-12-14 1994-07-19 Matsushita Electric Industrial Co., Ltd. Plasma source for etching
US5242532A (en) * 1992-03-20 1993-09-07 Vlsi Technology, Inc. Dual mode plasma etching system and method of plasma endpoint detection
JPH0685396A (ja) 1992-09-07 1994-03-25 Fujitsu Ltd 半導体レーザ装置の製造方法
US5352324A (en) 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3217875B2 (ja) 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
US5494522A (en) 1993-03-17 1996-02-27 Tokyo Electron Limited Plasma process system and method
US5625526A (en) 1993-06-01 1997-04-29 Tokyo Electron Limited Electrostatic chuck
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JP2701751B2 (ja) * 1994-08-30 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5779925A (en) 1994-10-14 1998-07-14 Fujitsu Limited Plasma processing with less damage
US5614060A (en) 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
JPH0982495A (ja) * 1995-09-18 1997-03-28 Toshiba Corp プラズマ生成装置およびプラズマ生成方法
US5983828A (en) 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
TW335517B (en) 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JPH1168095A (ja) * 1997-08-11 1999-03-09 Fujitsu Ltd 半導体装置の製造方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6093332A (en) 1998-02-04 2000-07-25 Lam Research Corporation Methods for reducing mask erosion during plasma etching
KR100528685B1 (ko) * 1998-03-12 2005-11-15 가부시끼가이샤 히다치 세이사꾸쇼 시료의 표면 가공방법
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169824A (ja) * 1984-02-14 1985-09-03 Matsushita Electric Ind Co Ltd 光制御素子とその製造方法
JPS62249421A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd プラズマエッチング方法
JPH04148534A (ja) * 1990-10-12 1992-05-21 Sony Corp ドライエッチング方法
JPH0794492A (ja) * 1993-06-24 1995-04-07 Nec Corp 半導体装置の製造方法
JPH08316207A (ja) * 1995-05-19 1996-11-29 Sony Corp 配線形成方法
JPH09199485A (ja) * 1995-11-17 1997-07-31 Tokyo Electron Ltd プラズマ処理装置および方法
JPH10135192A (ja) * 1996-08-01 1998-05-22 Surface Technol Syst Ltd 半導体基盤の表面処理方法

Also Published As

Publication number Publication date
KR20010041740A (ko) 2001-05-25
KR100528685B1 (ko) 2005-11-15
US7259104B2 (en) 2007-08-21
US6660647B1 (en) 2003-12-09
US20040058541A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
KR102165733B1 (ko) 전자 빔 플라즈마 프로세스에 의해 형성된 다이아몬드상 탄소 층
WO1999046810A1 (fr) Procede permettant de traiter la surface d'un echantillon
JP2918892B2 (ja) プラズマエッチング処理方法
TW417174B (en) Plasma processing method
US5662819A (en) Plasma processing method with controlled ion/radical ratio
US9324572B2 (en) Plasma etching method, method for producing semiconductor device, and plasma etching device
TW200937517A (en) Plasma etching carbonaceous layers with sulfur-based etchants
JP3336975B2 (ja) 基板処理方法
US6492277B1 (en) Specimen surface processing method and apparatus
KR100382387B1 (ko) 플라즈마 처리 방법
KR100509387B1 (ko) 플라즈마 처리 방법
JPH11340213A (ja) 試料の表面加工方法
JP2019186501A (ja) エッチングする方法及びプラズマ処理装置
TWI707396B (zh) 蝕刻方法
US20220139719A1 (en) Etching method and plasma processing apparatus
JPH07263359A (ja) 薄膜の形成方法
JP4577328B2 (ja) 半導体装置の製造方法
JP3865692B2 (ja) 半導体集積回路装置の製造方法
JP4068204B2 (ja) プラズマ成膜方法
JP2000306894A (ja) 基板のプラズマ処理方法
JP4061691B2 (ja) 表面加工方法
US20230411167A1 (en) Semiconductor device manufacturing method and plasma processing method
Ono et al. Highly selective etching of poly-Si by time modulation bias
JP2000124191A (ja) 表面加工方法
JP3038984B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020007009974

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09646012

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020007009974

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007009974

Country of ref document: KR