WO2000025362A1 - Leistungshalbleiter und herstellungsverfahren - Google Patents

Leistungshalbleiter und herstellungsverfahren Download PDF

Info

Publication number
WO2000025362A1
WO2000025362A1 PCT/DE1999/003395 DE9903395W WO0025362A1 WO 2000025362 A1 WO2000025362 A1 WO 2000025362A1 DE 9903395 W DE9903395 W DE 9903395W WO 0025362 A1 WO0025362 A1 WO 0025362A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
doped
sulfur
selenium
edge
Prior art date
Application number
PCT/DE1999/003395
Other languages
English (en)
French (fr)
Inventor
Hans-Joachim Schulze
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2000578849A priority Critical patent/JP2002528913A/ja
Priority to EP99959223A priority patent/EP1135808B1/de
Priority to DE59913394T priority patent/DE59913394D1/de
Publication of WO2000025362A1 publication Critical patent/WO2000025362A1/de
Priority to US09/840,549 priority patent/US6683328B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material

Definitions

  • the present invention relates to a power semiconductor according to the preamble of the independent device claim and a method for producing a power semiconductor.
  • edge terminations must be provided for both the forward blocking p-n junction and the reverse blocking junction. In the case of very large-area power semiconductors, this can be achieved by machining the edge areas.
  • the components can be lapped or sandblasted, e.g. Generate so-called positive or negative angles, which cause a decrease in the electric field strength in the peripheral area when the reverse voltage is applied by widening the space charge zone.
  • a disadvantage in the production of a separation diffusion in the prior art is the high load on the semiconductor material, which is due to the required diffusion temperatures of around 1240 ° C. and the long driving times, during which the semiconductor substrate must be kept at the diffusion temperature. Driving times of at least 50 hours are common even with wafer thicknesses of only 300 micrometers. lent.
  • Another problem associated with the formation of a separation diffusion through aluminum is that it cannot be masked by silicon dioxide, SiO 2 . For this reason, no aluminum diffusions are generally carried out in semiconductor production lines for ICs, because it is feared here that the lack of maskability in later operation of the production line can lead to cross-contamination, for example due to a deterioration of a gate oxide.
  • the object of the present invention is to provide something new for commercial use.
  • a basic idea of the present invention is therefore to simplify the formation of edge terminations exclusively on one side of the semiconductor substrate by providing a doped region which runs from top to bottom to create an ohmic connection and is doped with sulfur or selenium. It has been recognized that such a sulfur or selenium doping, which extends from an edge termination on the upper side to a lower side semiconductor region, has considerable advantages over previously known doping of separation diffusion regions. Sulfur in particular has the advantage that the diffusion rate in silicon is very high, which makes it possible to carry out the doping with sulfur by diffusion at low temperatures and / or short times. This not only reduces the material load, but also allows economic use of production lines and faster production of a semiconductor as a whole. While selenium also contains the n-doping compounds suitable for the invention. has the properties for the reason mentioned
  • Each edge termination can preferably be formed by doping, for example as doping with a lateral concentration variation as described in the previously cited US Pat. No. 4,672,738.
  • the preferably sulfur-doped or selenium-doped area is typically provided on an edge or an edge of the finished power semiconductor, in order to create a connection to the underside from an edge termination for the reverse blocking capability. It is possible to make the sulfur-doped or selenium-doped region so wide that a semiconductor wafer can be sawn conveniently at this point. The sulfur or selenium-doped area is then on a saw edge. Since the sulfur-doped or selenium-doped region has donor properties, that is to say it has an n-conductivity, the low-doped base zone, which is necessary for realizing the desired blocking voltage, will be correspondingly p-doped.
  • the second, higher doped base zone will therefore be n-doped accordingly.
  • the cathode-side emitter will be p-doped and the anode-side node typically located on the underside.
  • the silicon substrate With typical thicknesses and basic doping of the silicon substrate, it is sufficient to diffuse about 10 14 to 10 16 atoms / cm 2 into the substrate as an implantation dose.
  • the surrounding areas to be protected from the sulfur implantation can be easily masked with photoresist or silicon dioxide.
  • the masking layer thickness can be, for example, 1 micrometer, which experience has shown to be sufficient.
  • the simple masking allows sulfur or selenium to be driven into the silicon from both sides of the substrate. In this way, the diffusion time can only be reduced from one side to about a quarter compared to diffusion.
  • FIG. 1 shows a part of a cross section through a silicon wafer with structures for a power semiconductor of the present invention.
  • FIG. 1 shows a cross section through a silicon wafer on a cutout on which two power semiconductors la and lb to be separated later are formed together with their edge regions.
  • the intended dividing line 2 is shown in dashed lines and the edge regions of the power semiconductors la and lb are mirror-symmetrical to the dividing line 2, so that only the structure of the edge region to the left of the dividing line 2 from the power semiconductor la is to be described below.
  • the section shown also only shows the edge regions of the power semiconductor, where in principle no contacts, gate arrangements and the like are provided, as are required and known in power components, in which the arrangement of the present invention to be described can be used.
  • power components are, for example, IGBTs, thyristors, turn-off thyristors (GTO), etc.
  • the edge region of a power semiconductor 1 a blocking on both sides comprises an n-doped underside anode 3, a lightly p-doped base zone 4, a second ba- Siszone 5 with higher n-doping and an edge termination 6 to the surface 7 of the power semiconductor la, which is formed for the forward blocking ability of the power semiconductor la.
  • a distance 8 approximately corresponding to the substrate thickness of the semiconductor substrate and spaced from the edge termination 6, an n-doped edge termination 9 is provided for the reverse blocking capability.
  • a sulfur- or selenium-doped separation diffusion zone 10 now leads from the n-doped emitter region 3 provided on the underside through the semiconductor substrate to the edge termination 9 and thereby provides an ohmic connection between the edge termination due to the donor properties of the sulfur or selenium introduced into the silicon wafers for the reverse blocking capability 9 and the n-doped underside region 3.
  • the semiconductor described can e.g. are produced as follows:
  • the necessary semiconductor structures such as gate connections, emitters, collectors, etc. are initially provided in the silicon wafer.
  • the edge seals 6 and 9 are realized in a known manner, for example by field rings, field plates and / or, as shown, by a VLD structure in a manner known per se on the surface of the power semiconductor, that is to say on the cathode side.
  • a mask is then applied to the substrate at those locations at which the separation diffusion is to be created.
  • the width of the areas left by the masking f is sufficient to be able to separate the components 1 a and 1 b later in the middle of this area along the line 2, and yet a width at the remaining edge transverse to the connecting line of about three to four penetration depths the space charge zone into the sulfur or selenium doped zone
  • the wafer is then heated to a temperature of 1200 ° C. until the dopant fronts diffusing into the silicon from both sides have run into one another.
  • the wafer After cooling, the wafer can be sawn along line 2 and the component can be contacted in the usual way.

Abstract

Leistungshalbleiter mit auf einer von Ober- und Unterseite angeordneter Anode und auf der anderen von Ober- und Unterseite angeordneter Kathode und auf der Oberseite vorgesehenen Randabschlüssen, dadurch gekennzeichnet, dass sich wenigstens ein Bereich von einem Randabschluss auf der Oberseite zu einem Halbleiterbereich auf der Unterseite zur Bildung einer ohmschen Verbindung erstreckt und dass dieser Bereich schwefeldotiert ist.

Description

Beschreibung
Leistungshalbleiter und Herstellungsverfahren
Die vorliegende Erfindung betrifft einen Leistungshalbleiter nach dem Oberbegriff des unabhängigen Vorrichtungsanspruches sowie ein Verfahren zur Herstellung eines Leistungshalbleiters.
Bei Leistungshalbleitern ist es erforderlich, die Bauelemente so zu bilden, daß sie den mit hohen Leistungen typisch einhergehenden Spannungen widerstehen können. Wenn durch das Leistungsbauelement kein Durchlaß-Strom fließt, fallen diese Spannungen vollständig über den Halbleiter ab und müssen dem- entsprechend gesperrt werden. Hierbei bauen sich zwischen unterschiedlich dotierten Bereichen sehr große Feldstärken auf, insbesondere an den Rändern des Halbleiters, wo sich die Randabschlüsse der sperrenden p-n-Übergänge befinden. Nur beispielsweise wird hinsichtlich der Bildung derartiger Randabschlüsse verwiesen auf die US-PS 4.672.738.
Wenn ein Leistungshalbleiter sowohl in Vorwärts- als auch in Rückwärtsrichtung sperren soll, müssen jeweils entsprechende Randabschlüsse sowohl für den in Vorwärtsrichtung sperrenden p-n-Übergang als auch für den in Rückwärtsrichtung sperrenden Übergang vorgesehen werden. Bei sehr großflächigen Leistungshalbleitern kann dies durch eine mechanische Bearbeitung der Randbereiche realisiert werden. Dazu können die Bauelemente geläppt oder sandgestrahlt werden, um z.B. sog. positive oder negative Winkel zu erzeugen, die bei Sperrspannungsbelastung durch eine Aufweitung der Raumladungszone eine Absenkung der elektrischen Feldstärke im Randbereich bewirken.
Bei kleinen Bauelementen ist dieser mechanische Randabschluß nicht sinnvoll, weil diese Art der Bearbeitung gegenüber den anderen Herstellungskosten einen zu großen Aufwand bedeuten und zudem erforderlich machen würde, auf einen runden Leistungshalbleiter überzugehen. Zudem gibt es Leistungshalbleiter, bei denen vergleichsweise geringe Eindringtiefen an den p-n-Übergängen verwendet werden, beispielsweise IGBTs. Bei den dort verwendeten geringen Eindringtiefen wäre eine sehr feine mechanische Bearbeitung erforderlich. Auch dadurch wird die Verwendung mechanisch erzeugter Randabschlüsse bei diesen Bauelementen weitgehend ausgeschlossen.
Prinzipiell ist es möglich, auf beiden Seiten eines flächigen Leistungshalbleiters jeweilige Randabschlüsse vorzusehen. Allerdings ist dies im Regelfall unerwünscht, weil die Realisierung eines Randabschlusses auf der Anodenseite eine ver- gleichsweise aufwendige Passivierung und Kontaktierung erfordert. Eine weitere Möglichkeit ist, die Randabschlüsse nur auf einer Seite, der Oberseite des Bauelementes, vorzusehen und über einen Verbindungsbereich aus eindiffundiertem Material eine ohmsche Verbindung zur Unterseite herzustellen. Als Material wird dabei im Stand der Technik beispielsweise Bor oder das schneller diffundierende Aluminium eingesetzt. An den Stellen, an welchen das Aluminium in der Fertigung in den Halbleiter eingebracht wird, um einen oberseitigen Randabschluß mit der Halbleiterunterseite leitend zu verbinden, kann der fertiggestellte Halbleiter getrennt werden, beispielsweise durch Zersägen. Aus diesem Grund spricht man auch von einer sogenannten Trenndiffusion.
Nachteilig bei der Herstellung einer Trenndiffusion ist im Stand der Technik jedoch die hohe Belastung des Halbleitermaterials, die durch die erforderlichen Diffusionstemperaturen von um 1240°C und die langen Eintreibzeiten bedingt ist, während welcher das Halbleitersubstrat auf der Diffusionstemperatur gehalten werden muß. Eintreibzeiten von wenigstens 50 Stunden sind auch bei Waferdicken von nur 300 Mikrometern üb- lieh. Ein weiteres, mit der Bildung einer Trenndiffusion durch Aluminium verbundenes Problem ist, daß dieses nicht durch Siliziumdioxid, Si02, maskierbar ist. Aus diesem Grund werden in der Regel in Halbleiterfertigungslinien für ICs prinzipiell keine Aluminiumdiffusionen vorgenommen, weil hier befürchtet wird, daß die fehlende Maskierbarkeit im späteren Betrieb der Fertigungslinie zu Kreuzkontaminationen führen kann, beispielsweise durch eine Verschlechterung eines Gate- Oxids .
Die Aufgabe der vorliegenden Erfindung besteht darin, Neues für die gewerbliche Anwendung bereitzustellen.
Die Lösung dieser Aufgabe wird unabhängig beansprucht. Bevor- zugte Ausführungsformen finden sich in den abhängigen Ansprüchen.
Ein Grundgedanke der vorliegenden Erfindung besteht somit darin, die Bildung von Randabschlüssen ausschließlich auf ei- ner Seite des Halbleitersubstrates dadurch zu vereinfachen, daß ein von oben nach unten durchgehender dotierter Bereich zur Schaffung einer ohmschen Verbindung vorgesehen wird, der mit Schwefel oder Selen dotiert ist. Es wurde erkannt, daß eine derartige Schwefel- oder Selendotierung, welche sich von einem Randabschluß auf der Oberseite zu einem Unterseiten- Halbleiterbereich erstreckt, beachtliche Vorteile gegenüber vorbekannten Dotierungen von Trenndiffusionsbereichen aufweist. Insbesondere Schwefel hat den Vorteil, daß die Diffusionsgeschwindigkeit in Silizium sehr hoch ist, was es ermög- licht, die Dotierung mit Schwefel durch Eindiffusion bei geringen Temperaturen und/oder kurzen Zeiten vorzunehmen. Dies verringert nicht nur die Materialbelastung, sondern erlaubt auch eine ökonomische Ausnutzung von Fertigungslinien und eine schnellere Herstellung eines Halbleiters insgesamt. Wäh- rend auch Selen die für die Erfindung geeigneten n-dotieren- den Eigenschaften aufweist, ist aus dem genannten Grund die
Verwendung von Schwefel vorzuziehen
Die Erfindung ermöglicht es, sämtliche Randabschlüsse auf die Oberseite zu verlagern und dennoch den Leistungshalbleiter auf einfache und schnelle Weise herzustellen. Bevorzugt kann jeder Randabschluß durch eine Dotierung gebildet werden, beispielsweise als Dotierung mit lateraler Konzentrationsvariation wie in der vorzitierten US-PS 4.672.738 beschrieben.
Der vorzugsweise schwefeldotierte oder auch selendotierte Bereich wird typischerweise an einem Rand beziehungsweise einer Kante des fertiggestellten Leistungshalbleiters vorgesehen, um von einem Randabschluß für die Rückwärtssperrfähigkeit ei- ne Verbindung zur Unterseite zu schaffen. Es ist möglich, den schwefel- oder selendotierten Bereich so breit zu bilden, daß ein Halbleiterwafer bequem an dieser Stelle zersägt werden kann. Der schwefel- oder selendotierte Bereich liegt dann an einer Sägekante. Da der schwefel- oder selendotierte Bereich Donatoreigenschaften aufweist, also eine n-Leitfähigkeit besitzt, wird die niedrig dotierte Basiszone, welche zur Realisierung der angestrebten Sperrspannung erforderlich ist, entsprechend p-dotiert sein. Die zweite, höher dotierte Basiszone wird daher entsprechend n-dotiert sein. Weiter wird im Fall einer Thyristorstruktur der kathodenseitige Emitter p- dotiert sein und der typisch auf der Unterseite liegende an- odenseitige n-dotiert.
Bei typischen Dicken und Grunddotierungen des Silizium- Substrates ist es ausreichend, etwa 1014 bis 1016 Atome/cm2 als Implantationsdosis in das Substrat einzudiffundieren. Die vor der Schwefelimplantation zu schützenden umliegenden Bereiche können mit Fotolack oder Siliziumdioxid auf einfache Weise maskiert werden. Die Maskierungsschichtdicke kann beispiels- weise 1 Mikrometer betragen, was erfahrungsgemäß ausreicht. Die einfache Maskierung erlaubt es, Schwefel oder Selen von beiden Substratseiten her in das Silizium einzutreiben. Auf diese Weise kann die Diffusionszeit gegenüber einer Eindiffu- sion nur von einer Seite her auf etwa ein Viertel verringert werden.
Die vorliegende Erfindung wird im folgenden nur beispielsweise anhand der Zeichnung beschrieben. In dieser zeigt die ein- zige
Figur 1 einen Teil eines Querschnittes durch einen Si- liziu wafer mit Strukturen für einen Leistungshalbleiter der vorliegenden Erfindung.
Fig. 1 zeigt einen Querschnitt durch einen Siliziumwafer an einem Ausschnitt, an welchem zwei später zu trennende Leistungshalbleiter la und lb mit ihren Randbereichen zusammen gebildet sind. Die beabsichtigte Trennlinie 2 ist gestrichelt eingezeichnet und die Randbereiche der Leistungshalbleiter la und lb sind zu der Trennlinie 2 spiegelsymmetrisch aufgebaut, so daß nachfolgend nur der Aufbau des Randbereiches links der Trennlinie 2 vom Leistungshalbleiter la zu beschreiben ist.
Der dargestellte Ausschnitt zeigt auch lediglich die Randbe- reiche des Leistungshalbleiters, wo prinzipiell keine Kontakte, Gateanordnungen und dergleichen vorgesehen werden, wie sie bei Leistungsbauelementen erforderlich und bekannt sind, in welchen die zu beschreibenden Anordnung der vorliegenden Erfindung verwendet werden kann. Beispiele derartiger Lei- stungsbauelemente sind beispielsweise IGBTs, Thyristoren, abschaltbare Thyristoren (GTO) usw.
Nach Fig. 1 umfaßt der Randbereich eines beidseitig sperrenden Leistungshalbleiters la eine n-dotierte unterseitige An- ode 3, eine niedrig p-dotierte Basiszone 4, eine zweite Ba- siszone 5 mit höherer n-Dotierung und einen Randabschluß 6 zur Oberfläche 7 des Leistungshalbleiters la hin, welcher für die Vorwärtssperrfähigkeit des Leistungshalbleiters la gebildet ist. Um einen etwa der Substratdicke des Halbleiter- Substrates entsprechenden Abstand 8 beabstandet vom Randabschluß 6 angeordnet ist ein n-dotierter Randabschluß 9 für die Rückwärtssperrfähigkeit vorgesehen.
Erfindungsgemäß führt nun von dem auf der Unterseite vorgese- henen n-dotierten Emitterbereich 3 eine schwefel- oder selendotierte Trenndiffusionszone 10 durch das Halbleitersubstrat zum Randabschluß 9 und stellt hierbei durch die Donatoreigenschaften des in die Siliziumscheiben eingebrachten Schwefels bzw. Selens eine ohmsche Verbindung zwischen dem Randabschluß für die Rückwärtssperrfähigkeit 9 und dem n-dotierten Unterseitenbereich 3 her.
Der beschriebene Halbleiter kann z.B. hergestellt werden wie folgt:
In der Herstellung werden zunächst die erforderlichen Halbleiterstrukturen wie Gateanschlüsse, Emitter, Kollektoren usw. in dem Siliziumwafer vorgesehen. Zugleich werden die Randabschlüsse 6 und 9 in bekannter Weise, beispielsweise durch Feldringe, Feldplatten und/oder, wie gezeigt, durch eine VLD-Struktur in per se bekannter Weise auf der Oberfläche des Leistungshalbleiters, also kathodenseitig realisiert.
Dann wird eine Maskierung auf das Substrat an jenen Stellen aufgebracht, an welchen die Trenndiffusion geschaffen werden soll. Die Breite der von der Maskierung f eigelassenen Bereiche ist ausreichend, um die Bauelemente la und lb in der Mitte dieses Bereiches längs der Linie 2 später gut trennen zu können und dennoch an dem verbleibenden Rand eine Breite quer zur Verbindungslinie von etwa drei bis vier Eindringtiefen der Raumladungszone in die schwefel- oder selendotierte Zone
10 vorzusehen. Typisch wird daher hierfür eine Breite von ca.
100 bis 200 um gewählt.
Dann wird eine Menge von etwa 1014 bis 1016 Dotierstoffatomen pro Quadratzentimeter auf beiden Seiten des Siliziumwafers implantiert und die Maskierung abgelöst.
Nachfolgend wird der Wafer auf eine Temperatur von 1200°C so lange erhitzt, bis die von beiden Seiten in das Silizium eindiffundierenden Dotierstofffronten ineinander gelaufen sind.
Nach dem Abkühlen kann der Wafer längs der Linie 2 zersägt werden und das Bauelement in gewohnter Weise kontaktiert wer- den.
Bei Leitungshalbleitern mit geringen Eindringtiefen der pn- Übergänge der höher dotierten Basiszone und der Emitter empfiehlt es sich dagegen, zuerst die Trenndiffusion mittels Do- tierstoffatomen vorzusehen und erst dann die Emitter und die höher dotierte Basiszone zu erzeugen. In einigen Fällen kann es auch sinnvoll sein, die maskierte Implantation so in den Herstellungsprozeß des Leistungshalbleiters zu integrieren, daß ein Teil der zur Herstellung der Basis- und Emitterstruk- turen erforderlichen Hochtemperaturprozesse zur Eindiffusion der Dotierstoffatome mitverwendet werden.

Claims

Patentansprüche
1. Leistungshalbleiter mit auf einer von Ober- und Unterseite angeordneter Anode und auf der anderen von Ober- und Unterseite angeordneter Kathode und auf der Oberseite vorgesehenen Randabschlüssen, dadurch gekennzeichnet, daß sich wenigstens ein Bereich von einem Randabschluß auf der Oberseite zu einem Halbleiterbereich auf der Unterseite erstreckt, welcher durchgehend schwefeldotiert oder selendotiert ist.
2. Leistungshalbleiter nach Anspruch 1, dadurch gekennzeichnet, daß nur auf der Oberseite Randabschlüsse vorgesehen sind.
Leistungshalbleiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens ein und vorzugsweise jeder Randabschluß durch Dotierung mit lateraler Konzentrationsvariation gebildet ist.
4. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der schwefel- oder selendotierte Bereich sich zu dem für die Erzielung der Rückwärtssperrfähigkeit bestimmten Randabschluß er- streckt.
5. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der schwefel- oder selendotierte Bereich im fertiggestellten Halbleiter an einer Kante angeordnet ist.
6. Leistungshalbleiter nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß der schwefel- oder selendotierte Bereich im fertiggestellten Leistungshalbleiter an einer Sägekante angeordnet ist.
7. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, worin der schwefel- oder selendotierte Bereich sich in Querrichtung um wenigstens das zweifache, vor- zugsweise zumindest das dreifache, insbesondere bevorzugt wenigstens das vierfache der Raumladungszone in die schwefel- oder selendotierte Zone (10) der Eindringtiefe erstreckt.
8. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der schwefel- oder selendotierte Bereich so hoch dotiert ist, daß eine ohm- sche Verbindung mit im Vergleich zur Umgebung merklichen Leitfähigkeit zwischen dem Randabschluß und dem auf der Unterseite vorgesehenen Halbleiterbereich geschaffen ist.
9. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der schwefel- oder selendotierte Bereich durch Eindiffundieren einer zwischen 1014 bis 1016 Dotierstoffatomen pro Quadratzentimeter liegenden Implantationsdosis gebildet ist.
10. Leistungshalbleiter nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, daß dieser eine niedrig p-dotierte Basiszone aufweist.
11. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, worin weiter eine höher dotierte Basiszone vor- gesehen ist und diese Basiszone n-dotiert ist.
12. Leistungshalbleiter nach dem vorhergehenden Anspruch mit einem kathodenseitigen Emitter, der p-dotiert ist und einem anodenseitigen Emitter, der n-dotiert ist.
13. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, worin die Randabschlüsse auf der Kathodenseite vorgesehen sind.
14. Leistungshalbleiter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitergrundsubstrat aus Silizium besteht.
15. Verfahren zur Herstellung eines Leistungshalbleiters, insbesondere eines Leistungshalbleiters nach einem der vorhergehenden Ansprüche, worin an einer von Ober- und Unterseite eines flächigen Siliziumsubstrates ein erster Leistungsanschluß und an der anderen ein zweiter Leistungsanschluß vorgesehen wird, Randabschlüsse für beide Sperrichtungen nur an der Oberseite vorgesehen werden und ein Halbleiterbereich an der Unterseite mit einem Randabschluß auf der Oberseite verbunden wird, dadurch gekennzeichnet, daß die Verbindung realisiert wird, indem Schwefelatome oder Selenatome in das Siliziumsubstrat eindiffundiert werden.
16. Verfahren nach dem vorhergehenden Anspruch, worin eine Implantationsdosis von 1014 bis 1016 Atomen in das Mate- rial eindiffundiert wird, um die Verbindung zu realisieren.
17. Verfahren nach einem der vorhergehenden Verfahrensansprüchen, worin von beiden Substratseiten her Schwefel oder Selen in das Substrat eindiffundiert wird.
18. Verfahren nach einem der vorhergehenden Verfahrensansprüchen, dadurch gekennzeichnet, daß der Dotierstoff bei einer Temperatur unterhalb 1240°C, bevorzugt unter- halb 1200°C und/oder während einer Zeit kürzer als 50
Stunden eindiffundiert wird.
19. Verfahren nach einem der vorhergehenden Verfahrensan- sprüche, worin die oder jede Siliziumhalbleiterseite, auf welche Schwefel oder Selen implantiert wird, mit einer Maskierungsschicht maskiert wird.
20. Verfahren nach dem vorhergehenden Anspruch, worin die Maskierungsschicht aus Siliziumdioxid oder Fotolack gebildet ist.
21. Verfahren nach dem vorhergehenden Anspruch, worin die Maskierungsschicht vor den Eintreibeschichten abgelöst werden.
PCT/DE1999/003395 1998-10-23 1999-10-22 Leistungshalbleiter und herstellungsverfahren WO2000025362A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000578849A JP2002528913A (ja) 1998-10-23 1999-10-22 電力用半導体及び製造方法
EP99959223A EP1135808B1 (de) 1998-10-23 1999-10-22 Leistungshalbleiter und herstellungsverfahren
DE59913394T DE59913394D1 (de) 1998-10-23 1999-10-22 Leistungshalbleiter und herstellungsverfahren
US09/840,549 US6683328B2 (en) 1998-10-23 2001-04-23 Power semiconductor and fabrication method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19848984.6 1998-10-23
DE19848984 1998-10-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/840,549 Continuation US6683328B2 (en) 1998-10-23 2001-04-23 Power semiconductor and fabrication method

Publications (1)

Publication Number Publication Date
WO2000025362A1 true WO2000025362A1 (de) 2000-05-04

Family

ID=7885456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/003395 WO2000025362A1 (de) 1998-10-23 1999-10-22 Leistungshalbleiter und herstellungsverfahren

Country Status (5)

Country Link
US (1) US6683328B2 (de)
EP (1) EP1135808B1 (de)
JP (1) JP2002528913A (de)
DE (1) DE59913394D1 (de)
WO (1) WO2000025362A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063700A3 (de) * 1999-06-22 2006-04-19 Infineon Technologies AG Substrat für Hochspannungsmodule

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4882214B2 (ja) * 2004-09-17 2012-02-22 富士電機株式会社 逆阻止型絶縁ゲート形半導体装置およびその製造方法
US8759935B2 (en) * 2011-06-03 2014-06-24 Infineon Technologies Austria Ag Power semiconductor device with high blocking voltage capacity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2809165A (en) * 1956-03-15 1957-10-08 Rca Corp Semi-conductor materials
US2954308A (en) * 1956-05-21 1960-09-27 Ibm Semiconductor impurity diffusion
US4672738A (en) * 1984-09-28 1987-06-16 Siemens Aktiengesellschaft Method for the manufacture of a pn junction with high breakdown voltage
DE19531369A1 (de) * 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126968A (en) * 1980-03-10 1981-10-05 Mitsubishi Electric Corp Semiconductor device
US4605944A (en) * 1984-09-11 1986-08-12 Sanyo Electric Co., Ltd. LED array device for printer
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
JPS6481271A (en) * 1987-09-22 1989-03-27 Nec Corp Conductivity-modulation type mosfet
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
EP0654829A1 (de) * 1993-11-12 1995-05-24 STMicroelectronics, Inc. MOS-gesteuerte doppelt-diffundierte Halbleiteranordnungen mit erhöhter Dichte
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
TW286435B (de) * 1994-07-27 1996-09-21 Siemens Ag
US5760462A (en) * 1995-01-06 1998-06-02 President And Fellows Of Harvard College Metal, passivating layer, semiconductor, field-effect transistor
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
FR2753837B1 (fr) * 1996-09-25 1999-01-29 Composant de protection a retournement bidirectionnel a claquage en surface
GB2327295A (en) * 1997-07-11 1999-01-20 Plessey Semiconductors Ltd MOS controllable power semiconductor device
US5959345A (en) * 1997-11-28 1999-09-28 Delco Electronics Corporation Edge termination for zener-clamped power device
US6281521B1 (en) * 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2809165A (en) * 1956-03-15 1957-10-08 Rca Corp Semi-conductor materials
US2954308A (en) * 1956-05-21 1960-09-27 Ibm Semiconductor impurity diffusion
US4672738A (en) * 1984-09-28 1987-06-16 Siemens Aktiengesellschaft Method for the manufacture of a pn junction with high breakdown voltage
DE19531369A1 (de) * 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063700A3 (de) * 1999-06-22 2006-04-19 Infineon Technologies AG Substrat für Hochspannungsmodule
EP1818980A3 (de) * 1999-06-22 2010-08-11 Infineon Technologies AG Substrat für Hochspannungsmodule

Also Published As

Publication number Publication date
JP2002528913A (ja) 2002-09-03
EP1135808B1 (de) 2006-05-03
DE59913394D1 (de) 2006-06-08
US6683328B2 (en) 2004-01-27
EP1135808A1 (de) 2001-09-26
US20010042870A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102012220166B4 (de) Verfahren zur Herstellung eines IGBT mit vertikalen Gräben
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19701189A1 (de) Halbleiterbauteil
DE4040993A1 (de) Halbleiterbauelement und herstellungsverfahren dafuer
DE10250575A1 (de) IGBT mit monolithisch integrierter antiparalleler Diode
DE102018203693A1 (de) Halbleitervorrichtung
EP1307923B1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102005038260B3 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE2633324C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
EP1097482B1 (de) J-fet-halbleiteranordnung
DE2406807B2 (de) Integrierte Halbleiterschaltung
EP0332955A2 (de) Thyristor mit hoher positiver und negativer Sperrfähigkeit und Verfahren zu dessen Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP1116276A1 (de) Halbleiterbauelement mit feldformungsgebieten
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999959223

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 578849

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09840549

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999959223

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999959223

Country of ref document: EP