WO2000038228A1

WO2000038228A1 - Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute

Info

Publication number: WO2000038228A1
Application number: PCT/JP1998/005815
Authority: WO
Inventors: Izumi Nitta; Hidetoshi Matsuoka
Original assignee: Fujitsu Limited
Priority date: 1998-12-22
Filing date: 1998-12-22
Publication date: 2000-06-29
Also published as: JP4227304B2; US6415427B2; US20010009031A1

Description

明細書

概略配線方法及び装置並びに概略配線プログラムを格納した記録媒体【技術分野】

本発明は、 LS Iや VLS Iのコンピュータ支援の自動設計のレイアウト設計で詳細配線に先立って行われる概略配線方法及び装置並びに概略配線プログラムを格納したコンピュータ読取り可能な記録媒体に関し、特に、スタイナ一木を利用した最小コストのネット端子間の配線を探索するための概略 ,方法及び装置並びに概略プログラムを格納したコンピュータ読取り可能な記録媒体に関する。

【背景技術】

VLS I、 LS Iなとの大規模半導体集積回路をコンピュータの支援により自動設計する CADシステムにあっては、まず AND、 OR等のセルと、セル間を接続するネットを決定する論理設計を行い、次に論理設計で得られたネットリス卜に基づき、チップ上にセルを配置するセルレイアウト自動設計を行い、最後にチップ上に配置したセル間のネットを接続する配線を決める処理（ルーチング： Ro u t i n g) を行っている。配線処理は、タイミング、遅延等を考慮せずにネットを決める概略配線（グローバル ·ルーチング： G 1 o b a 1 R o u t i n g) と、タイミング、遅延等を考慮してチップ上の実際の配線を決める詳細配線（ディテール ·ルーチング： De t a i l e d Ro u t i n g) に分かれる。

近年の回路技術の進歩に伴い、 VL S Iの集積度の向上と回路規模の増大は著しい。このためレイアウト自動設計は、大規模の回路を高速に処理すること力 <要求されている。

ここで本発明が対象としている概略配線問題の定義を簡単に説明する。まず図 1のように、グリッドグラフと呼ばれる格子上の領域を考える。グリッドグラフは、チップ領域を水平垂直のラインによりセルブロックに分け、各矩形セルを頂点に変換して格子で結んだものであり、配置セルの端子は格子の黒点で表わされる。

このダリッドグラフにおける縦、横の格子の交点をダリッドと呼ぶ。ダリッドサイズはグリッドの総数であり、縦方向の格子数が V本、横方向の格子数が h本の場合、グリツドサイズは（h x v) となる。図 1の場合は、 h = 6 , v = 6でダリッドサイズは 3 6である。

概略 1¾泉問題は、あるネット Nの端子 t 1 , t 2 , t 3を結ぶように格子上に線分を生成する問題である。配線層が複数ある場合は、各線分を最もコストの低いところへ割り当てる。コスト関数は一般的には線分の長さの総和で与えられる配線長であり、コストを最小にする。概略 SE^の制約としては、斜線に示した領域 1 0 0 , 1 0 2を通らないようにすることであり、領域 1 0 0， 1 0 2は配線禁止領域や配線混雑度の高い領域である。

次に概略配線の方法としてよく知られているものを簡単に説明する。

まず、 2端子のネッ卜に関する手法として代表的な迷路法と線分探索法がある c 迷路法は、図 2のように、一方の端子 t 1をソースとし、残りの端子 t 2をタ一ゲットとし、ソース t 1から波力伝搬するような形で探索を行なう。まずソース t 1に「0」をラベルする。ラベルの値はソース t 1からの g巨離である。次にソ —ス t 1に隣接する頂点には「1」をラベルし、ラベル「1」の頂点に隣接する頂点は「2」をラベルするという手順で波が広がるように伝えていく。この処理を波がタ一ゲット t 2に到達する力、、あるいは波がこれ以上広がらなくなるまで繰り返す。

この迷路法の長所は、配線できない領域も考慮した最短経路が得られることにある。また計算時間はグリツドサイズに依存し、高さ h、幅 wとしたとき 0 ( h x w) となる。ここで 0 ( ) は、 0 r d e r ( ) である。このため回路が大規模化し、サイズ力 <大きくなると迷路法は計算コスト力増大する。またラベルを記憶しておくためのメモリサイズもチップのグリツドサイズに依存する。

線分探索法は、図 3のように、ソース t 1とターゲット t 2から線分を生成し、それぞれ s リスト（ s 1 i s t ) 及び t リスト（ t 1 i s t ) と呼ばれるリストに加えていく。線分は障害物がないかぎり伸ばす。探索は、 s リストの線分と t リストの線分がぶっかったところで終了する。図 3では、 sリストに線分 s 1 , s 2, s 3を、また tリストに線分 s 4， s 5， a 6を加えるように線分を延ばしたところで、線分 s 2と s 4がぶつかり、経路が見つかつている。

線分探索法は、グリツドを使う代わりに線分を使うことによって、使用メモリを軽減する。また計算コストは生成された線分数 Lに依存し、 0 (L) である。このような迷路法や線分探索法は、配線禁止や配線混雑度の高 L、領域 100, 102を障害物として考慮することができるし、多層の配線もできる。

3端子以上の多端子のネットに関しては迷路法や線分探索法を拡張した方法が用いられるが、局所解に陥るという欠点があり、図 4のスタイナー木を利用する方法が解の質が高 L、という点で優れている。

スタイナー木を利用する方法は、 RST (rectilinear steiner tree) と呼ばれるスタイナー木 104を生成する。最小コストのスタイナ一木 104を見つける問題は、有為な時間内にて解けずに爆発的に解が増加する NP困難（No— P 0 1 ynom i a 1 ；否定された多項式時間）であるが、いくつかヒユーリステイツク（heuristic: 発見的）な手法が提案されている。これらの手法はネットの端子数を Nとすると、 ◦ (N^d log N) 程度までの計算時間及び使用メモリ量のものが知られている。一般的なスタイナー木を利用した方法は、障害物を考慮せず制約なしでスタイナ一木を生成し、ス夕イナ一木の各枝の経路を求める際に迷路法などを使つて障害物を避けるなどの処理をしている。

しかしながら、迷路法のようなチップのグリッドサイズに依存する方法では、大規模な回路で、計算時間と使用メモリ量が増大することが問題となる。

一方、スタイナー木を利用する方法は、計算時間はネットの端子数に依存する。実用的な回路ではネットの端子数は高々数百である。これに対して配線領域のグリッドサイズは少なくとも数百万以上となる。このためスタイナ一木を利用する方法は、迷路法と比較して計算時間と使用メモリ量において有利である。

し力、し、一般的なスタイナー木の生成アルゴリズムでは、層、禁止、配線容量といつた制約を考慮していないため、これらの制約は詳細配線に任せることになる。この場合、詳細配線に与えられる問題力難しくなり、配線全体の計算時間が逆に増える可能性がある。

本発明は、詳細 1¾¾に対する負担を軽減し質の高いスタイナ一木を利用した概略配線の解が得られる概略略配線方法及び装置並びに概略配線処理プログラムを格納したコンピュータ読取り可能な記録媒体を提供することを目的とする。

【発明の開示】

本発明は、チップ上に配置されるセルのネット端子間の概略配線を求める概略 E ^方法であり、制約条件なしに生成したスタイナ一木を初期解として生成するスタイナー木生成過程と、スタイナ一木の初期解をもとに、制約条件を考慮して線長がなるべく増えないようにスタイナ一木の部分修正を繰り返して概略配線を得る修正過程とを備えたことを特徴とする。

ここで、スタイナー木生成過程は、層、禁止、配線容量といった制約なしスタイナ一木を初期解として生成し、修正過程は、禁止領域、容量、層を考慮して線長がなるべく増えないようにスタイナ一木の部分修正を繰り返す。

このように本発明は、スタイナ一木を初期解として、の制約を考慮するようにスタイナ一木の部分修正を行うことにより、障害物を考慮した迷路法の概略 TOと同等の質の結果を得ることができる。また本発明におけるスタイナー木の部分修正に必要な計算は、基本的には座標計算であり、その計算時間と使用メモリ量はネットの端子数 Nに依存する。したがって、大規模な回路では、本手法は @¾g領域を走査する迷路法と比較して計算時間と使用メモリ量において大きく有利である。

ここで修正過程は、スタイナ一木を、少なくとも 3本以上の枝の交点であるスタイナーボイントを値にもつ複数のパスに分割したパス集合を生成するパス集合生成過程と、スタイナー木のパス集合につき、制約条件を考慮したパスの修正によってスタイナー木を部分修正するパス修正過程とを備える。

このパス集合は、端子数 Nのとき、スタイナ一ポイントの数は（N) オーダ、スタイナー木の枝数を e _n とすると、パスへの分割の計算時間は、各枝の端点がスタイナ—ポイントであるかどうかを決定する操作で抑えられ、 0 2 ) ォーダである。またスタイナ一木の枝数 e _n は 0 (N) オーダであり、パスへの分割の計算時間は 0 (N ² ) となる。また、生成されるパスの個数は 0 (N) で抑んれパス修正過程は、スタイナ一木のパス集合に対し、禁止領域を通るパスを、禁止領域を通らな L、パスに変更する禁止領域迂回過程を備える。この禁止領域迂回過程は、詳細には、次の手順をもつ。

①パスの始点、終点、及び経路力前記禁止を通るか否か判定する。

②禁止領域を通らな ^、場合は処理を終了する。

③パスの始点ぁる L、は終点、ずれかが禁止にある場合は、始点ぁるいは終点を前記禁止領域外に移動した後にパスの集合を更新し、禁止領域外のパスの始点ぁるいは終が見つからない場合はパスを変更せずに処理を終了する。

④パスが禁止領域を通っている場合は禁止を通らないような経路に変更する。禁止領域迂回過程は、第 1修正過程と第 2修正過程を備える。

第 1修正過程は、禁止領域にある始点を外部に移動する場合、移動先の新たな始点として元の始点から迪れるスタイナ一木の枝上の点を候補点とし、また移動先の新たな終点として元の終点から迪れるスタイナ一木の全ての枝上の点を候捕点とし、各候捕点のうち、禁止領域外にあり且つ線長が最短になる候補点を新たな始点又は終点に選んでパスを変更する。この場合の 1本のパスついての修正のための計算時間は 0 ( e _n ) = 0 (N) である。

第 2修正過程は、禁止領域を経路が通過する場合、始点および終点を変更することなく線長がなるべく増えないように禁止領域の外を通る経路を選んでパスを変更する。

この第 2修正過程で、パスの線長が元のスタイナ一木に比べて増えないようにするには、パスの始点と終点を囲む矩形の中を通る経路を選択すれば良い。禁止領域の制約で、この矩形の中を通ることができない場合は、線長は増えることになる。また矩形の中の経路のパターンをいくつか決めておくことにより、計算時間を 0 ( 1 ) に抑えることができる。

パス修正過程は、スタイナ一木のパス集合に対し、配線容量を越える配線数の配線混雑領域を通るパスを、容量以下の数となるように ffi泉混雑領域を通らな L、パスに変更する配線混雑領域迂回過程を備える。この ffi^混雑領域迂回過程は、詳細は次の手順となる。

① 泉領域を所定の大きさに分割したプロックの各々について、ブロックを通過できる線分数の最大値を示す配線容量と、プロックを現在通過している線分数を示す混雑度をそれぞれ定義する。

②プロックの配線混雑度力'配線容量以下の場合は、処理を終了する。

③プロックの ΙΕΙ泉混雑度力配線容量を越えている場合は、プロックを通過するパスについて、始点及び終点がプロックの外にある場合は、始点及び終点を変更せずに、ブロックを通らない経路を見つけてパスを変更し、見つからなければ元のパスを維持する。

④パスの'始点と終点のいずれか一方がプロック内で他方がプロック外にある場合は、ブロック内の端点をブロック外に見つけ、ブロックを通らない経路を見つけパスを変更し、見つからなければ元のパスを維持する。

⑤パスの始点、及び終点の両方がプロック内にある場合は元のパスを維持する。

⑥パス力修正されたらブロックの配線混雑度を再計算して容量以下になるで処理を繰り返す。

この配線混雑領域迂回過程についても、第 1修正過程と第 2修正過程が設けられる。第 1修正過程は、混雑のブロック内にパスの始点又は終点がある場合、移動先の新たな始点又は終点として元の始点球は終点から迪れるス夕イナ一木の枝上の点を候補点とし、その候捕点のうち、プロック外にあり且つ線長力最短になる候補点を新たな始点又は終点に選んでプロックを通らない経路を見つけてパスを変更する。

第 2修正過程は、ブロックを経路力く通過する場合、始点および終点を変更することなく線長がなるべく増えないようにプロックの外を通る経路を選んでパスを変更する。

パス修正過程は、スタイナー木のパス集合に対し、制約条件に基づくスタイナ —木の部分修正の終了後に、各パスの線長を改善するようにパスに変更する線長改善過程を備える。この線長改善過程の詳細は次の手順をもつ。

①処理対象とするパスに属する枝をスタイナー木から外して始点から迪れる枝の集合である第 1部分木 T 1と、終点から迪れる枝の集合である第 2部分木 Τ 2 とに分ける。

②第 1部分木 Τ 1の始点はそのままで、第 2部分木 Τ 2の枝の中から始点からのマンハツ夕ン距離力最短になる枝上の終点を見つけて第 1候補パスを生成する

③第 2部分木 T 2の終点はそのままで、第 1部分木 T 1の枝の中から前記終点からの距離力最短になる枝上の始点を見つけて第 2候補、°スを生成する。

④第 1候補パスの距離 d 1が第 2候捕パスの距離 d 2以下で且つ対象パスの距離 d以下の場合、即ち、

d l < d 2、且つ d lく d

の場合、終点を変更した第 1候捕パスを新パスとして集合パスを更新する。

⑤第 1候補パスの距離 d 2が第 1候補パスの距離 d 1以下で且つ対象パスの距離 d以下の場合、即ち、

d 2く d l、且つ d 2く d

の場合、終点を変更した第 1候補スを新、。スとして言己集合スを更新する。

⑥第 1および第 2候補パスの距離 d 1 d 2力《対象パスの距離 d以上の場合、即ち、

d l≥d、且つ d 2≥d

の場合、始点及び終点を変えずパスをそのまま維持する。

また本発明は、チップ上に配置されたセルのネット端子間の概略配線を取得する概略配線装置を提供する。この概略配線装置は、層、禁止、 ,容量といった制約条件なしに生成したスタイナ一木を初期解として生成するスタイナ一木生成部と、スタイナー木を、少なくとも 3本以上の枝の交点であるスタイナ一ポイントを値にもつ複数のパスに分割するパス集合を生成するパス集合生成部と、スタイナ一木のパス集合につき、前記制約条件を考慮したパスの修正により、線長がなるべく増えないようにスタイナ一木の部分修正を繰り返して概略配線を得る ° ス修正過程とで構成される。

概略配線装置のパス修正部は、スタイナ一木のパス集合に対し、禁止領域を通るパスを、禁止領域を通らないパスに変更する禁止領域迂回処理部と、スタイナ —木のパス集合に対し、配線容量を越える配線数の TO混雑領域を通るパスを、配線容量以下の配線数となるように、配線混雑領域を通らないパスに変更する配線混雑領域迂回処理部と、スタイナー木のパス集合に対し、制約条件に基づくスタイナ一木の部分修正の終了後に、各パスの線長を改善するようにパスに変更す 8 る線長改善処理部とを備える。

また本発明は、チップ上に配置されたセルのネット端子間の概略配線を取得する概略配線処理プログラムを格納したコンピュータ読取り可能な記録媒体を提供する。

この記録媒体は、層、禁止、配線容量といった制約条件なしに生成したスタイナ一木を初期解として生成するスタイナー木生成モジュールと、スタイナ一木を、少なくとも 3本以上の枝の交点であるスタイナ一ポイントを値にもつ複数のパスに分割する'パス集合を生成するパス集合生成モジュールと、スタイナ一木のパス集合につき、制約条件を考慮したパスの修正により、線長がなるべく増えないようにスタイナ一木の部分修正を繰り返して概略配線を得るパス修正モジュールと、を備える。

また記録媒体のパス修正モジュールは、スタイナ一木のパス集合に対し、禁止領域を通るパスを、前記禁止領域を通らないパスに変更する禁止領域迂回処理モジュールと、スタイナ一木のパス集合に対し、配線容量を越える数の配線混雑領域を通るパスを、 1 ^容量以下の 1¾泉数となるように TO混雑領域を通らないパスに変更する混雑領域迂回処理モジュールと、前記スタイナー木のパス集合に対し、前記制約条件に基づくスタイナー木の部分修正の終了後に、各パスの線長を改善するようにパスに変更する線長改善処理モジュールと備える。

このような本発明の概略配線方法におけるスタイナ一木の修正のための計算時間は、端子数 Nのネットに対して 0 {N ² ( 1 0 g N) ² } 程度で済む。また初期解としてのスタイナー木の生成と修正を合わせた計算時間は、スタイナー木生成アルゴリズムにもよる力 0 (N ³ 1 0 g N) 程度である。端子数は高々 1 0 2 であり、その場合、計算時間は 1 0 となるカ^一般の回路では、数百端子もあるようなネットは、全ネット数の数％である。また、パスの構造を作るのに必要なメモリ容量は 0 (N) である。

一方、グリツドサイズは 1 0 ⁶ から 1 0 ⁸ 程度である。これに対し迷路法はグリツドサイズを（h x w) とすると計算時間は 0 (h x w) であり、この計算をネットの数だけ行なうことになる。また、グリッドサイズ分のラベル値を保存するメモリ力 <必要となる。その結果、本発明によって計算時間と使用メモリ量の小さい概略配線カ'実現される。【図面の簡単な説明】

図 1はダリッドグラフを用いた概略配線問題の説明図

図 2は迷路法の説明図

図 3は線分探索法の説明図

図 4はスタイナ一木を利用した方法の説明図

図 5は本発明力適用される V L S I自動設計システムのブロック図

図 6は本発明の概略配線装置の機能プロック図

図 7は本発明の概略 1¾泉処理のフローチャート

図 8は本発明で初期解として生成するスタイナ一木の説明図

図 9は図 8のスタイナー木をスタイナーボイントのパスに分割したサブスタイナ

—木の説明図

図 1 0は図 9のパス集合を示すパスリストの説明図

図 1 1は本発明の禁止領域迂回処理のフローチャート

図 1 2は本発明の禁止領域迂回処理の説明図

図 1 3は本発明の配線混雑領域迂回処理のフローチャート

図 1 4は図 1 3に続く本発明の配線混雑領域迂回処理のフローチャート図 1 5は本発明の配線混雑領域迂回処理の説明図

図 1 6は本発明の配線長改善処理のフローチャート

図 1 7は本発明の配線長改善処理の説明図

図 1 8は本発明の層配置処理の説明図

【発明を実施するための最良の形態】

図 5は本発明の概略配線が使用されるコンピュータ支援の L S Iまたは V L S Iの自動設計システムのプロック図である。この自動設計システムは、論理設計システム 1 0とレイァゥト設計システム 1 4で構成される。論理設計システム 1 0は設計対象となる大規模集積回路の動作内容を表わす情報を入力とし、ライブラリに登録されているセルとセル間の接続情報で表現した論理的な接続情報であるネットリストデータ 1 2を生成する。

レイァゥト設計システム 1 4は、論理設計システム 1 0で生成されたネットリストデータ 1 2に基づき、チップ上でのセルの配置と、配置したセル間の配線処理を行って、レイアウト設計データ 2 4を生成する。このためレイアウト設計システム 1 4には、セノレ配置システム 1 6とシステム 1 8力待設けられる。配茅泉システム 1 8はグロ一バルルーチングとして知られた概略配線装置 2 0と、ディテ一ルルーチングとして知られた詳細配線装置 2 2を備え、本発明の概略配線は概略配線装置 2 0に適用される。

図 6は、図 5の概略配線装置 2 0の機能ブロック図である。図 6において、概略配線装置 2 0に対しては入力部 2 6が設けられ、図 5の論理設計システム 1 0 で作成されたネットリストデータ 1 2に基づくネット N l〜N nの端子位置 3 2、配線禁止領域 3 4及び層情報 3 6のデータが入力される。概略配線装置 2 0はスタイナー木作成部 3 8、パス集合生成部 4 0、パス修正部 4 2、更にパスリスト格納部 5 2を備える。パス修正部 4 2は禁止領域迂回処理部 4 4、配線混雑領域迂回処理部 4 6、線長改善処理部 4 8、層配置処理部 5 0、第 1修正部 5 2及び第 2修正部 5 6で構成される。

この概略 ISI泉装置 2 0は、ネット N 1〜N nの端子位置に基づき、制約なしで生成したスタイナー木を初期解とし、配線禁止領域、配線混雑領域、層配置等の制約を考慮するようにスタイナ一木の部分修正を行って、図 1のような迷路法の障害物を考慮した概略配線と同等の質を持つ概略配線の結果を取得する。この本発明の概略配線装置 2 0におけるスタイナ一木の部分修正に必要な計算は、基本的には座標計算であり、計算時間と使用メモリ量はネッ卜の端子数 Nに依存する。したがって、大規模な回路では配線領域を操作する迷路法と比較し、本発明の概略は計算時間と使用メモリ量において大きく有利になる。

概略配線装置 2 0におけるスタイナ一木の初期解の制約を考慮した部分修正の結果得られた概略配線は、出力部 3 0にネット N 1〜N nの配線木 T 1〜Τ η 5 8として出力される。

図 7は、図 6の概略装置 2 0における本発明の概略配線処理のフローチヤ ―トである。まずステップ S 1で、ネットリスト、セルレイァゥト情報及び設計ルールを読み込む。次にステップ S 2で処理カウンタ iを i = 1に初期化した後、ステップ S 3で処理カウンタ i 1で指定されるネット N i =N1について、層配線禁止領域、泉容量の制約なしで、ネット N1のスタイナ一木 T1を図 2のスタイナ一木生成部 38により生成し、この制約なしで生成したスタイナー木 T1 を概略配線問題の初期解とする。

図 8は、図 7のステップ S 3における制約なしで生成したネット N iのスタイナ一木 T iであり、グリットグラフ上に 4つの端子 t 1, t 2, t 3， t 4をもっスタイナー木 T i力く生成されている。このスタイナー木 T iの生成アルゴリズムは、例えば】. Cong et a I.： "Topology o timization for total wi re 1 ength m inimizationt', INTEGRATION, the VLSI Journal 21 (1996) 1-94, Section 3.1, p.1 ト 21, ELSEVIER, 1996. に記載される。.

次に図 7のステップ S 4で、ステップ S 3で生成したスタイナ一木 T1の初期解を対象に、ス夕ィナ一木 T 1上の 3本以上の枝の交点をスタイナ一ポイントとするサブツリーの集合でなるパス集合 S i = (P i) を生成する。

図 9は、図 7のステップ S 4におけるサブツリー集合としてのパス集合の生成処理の説明図であり、図 8のスタイナ一木 60を対象としている。このスタイナ一木 60について、まず 3本以上の枝の交; ¾となるスタイナーポイントを求める。この場合、 2つのスタイナーポイント s 1, s 2力く求まる。本発明にあっては、スタイナ一ポイント s l， s 2を根に持つようなサブツリーをパスと呼ぶ。このため、パスは次の要素で構成される。

①パスの始点：スタイナ一ポイントか元のスタイナー木の葉（端子）

②パスの終点：スタイナ一ポイントか元のスタイナー木の葉（端子）

③始点から終点への経路：枝のリスト

このような要素で構成されるパスとして、図 9のサブツリーの集合にあっては、 5つのパス p l〜p 5に分割することができる。例えばパス p iは端子 t 1をパスの始点とし、またスタイナーポイント s 1をパスの終点とし、始点 t 1と終点 s 1の経路として枝 e 1を持つ。このようにスタイナ一ポイント s 1, s 2の設定で生成されたパスの集合は、図 10のようにパスリスト 52として格納され、このパスリスト 52力生成されたス夕イナ一木を表現している。スタイナー木からパス集合を生成する処理は、端子数 Nのときスタイナ一ボイントの数は 0 (N) であり、スタイナー木の枝数を e _n とすると、パスへの分割の計算時間は各枝の端点がスタイナ一ボイン卜であるかどうかを決定する操作で抑制され、計算時間は〇（e _n ² ) となる。またスタイナー木の枝数 e _n は 0 (N) であり、パスへの分割の計算時間は 0 ( e _n ² ) となる。更に、生成されるパスの個数は 0 (N) で抑えられる。

再びステップ S 3を参照するに、ステップ S 4でスタイナー木を表わすパス集合力生成できたならば、ステップ S 5で配線禁止領域を迂回したスタイナー木 T iの修正を実行し、ステップ S 6で配線混雑領域を考慮したスタイナー木 T iの修正を実行し、更にステップ S 7で、修正の済んだス夕イナ一木 T iの線長改善を行い、最終的にステップ S 8で各層への枝の割当てを行った後、ステップ S 9 でネット N iのスタイナー木 T iを配線源として出力する。そしてステップ S 1 0で処理カウンタ iを 1つインクリメントした後、ステップ S 1 1で処理カウン夕 1カ《最後のネット数 nに達するまで、ステップ S 3からの処理を繰り返す。ここで、ステップ S 5及び S 6のパス集合で表現されたスタイナ一木 T iの修正処理は、次の 2つの修正ルールを使用して修正される。

(修正ルール 1 )

修正ルール 1はパスの線長力 <元のスタイナ一木に比べて増えないように、パスの始点，終点を変更する。これに伴い、途中の経路も変わる。新しい始点の候補は、パスの元の始点から迪れる全てのスタイナ一木の枝上の点（ダリッドグラフ上の頂点）となる。同様に新しい終点の候補は、パスの元の終点から迪ることのできる全てのスタイナ一木の枝上の点となる。ノ、。スの線長が元のスタイナー木に比べて増えないようにするためには、新しい始点または終点の候補のうち、制約を満たし且つ線長力最短になるような候補点を選ぶ。このような候補点がない場合は、制約を満たす候補点を選ぶ。この場合には線長力増えることになる。パスの修正後は、スタイナ一木の構造が変わつてスタイナ一ポイント力変わるため、スタイナ一木を構成する全てのパスを再計算する必要がある。この修正ルール 1 における 1本のパスについての修正に要する言十算時間は 0 ( e _n ) = 0 (N) である。 (修正ルール 2 )

修正ルール 2 はノ、°スの線長が元のス夕ィナ一木に比べて増えないように、パスの始点と終点は変えずに途中の経路だけを変更する。途中の経路の変更でパスの線長が元のスタイナ一木に比べて增えないようにするためには、ノ、。スの始点と終点を囲む矩形の中を通る経路を選択すればよい。配線禁止等の制約で始点と終点を囲む矩形の中を通ることができない場合は、線長は増えることになる。この修正ルール 2の計算時間は、パスの始点と終点を囲む矩形の中の.経路パターンをいくつか決めておくことにより、計算時間を 0 ( 1 ) で抑えることができる。

図 1 1は、図 7のステップ S 5の配線禁止領域を迂回したスタイナ一木の修正処理のフローチャートである。この配線禁止領域迂回処理は、図 6のパス修正部 4 2に設けている禁止領域迂回処理部 4 4、修正ルール 1の修正処理を行う第 1 修正部 5 4、及び修正ルール 2の修正処理を行う第 2修正部 5 6の機能で実現され。

まずステップ S 1で、例えば図 1 0のようなパスリスト 5 2のパス集合で表現されたスタイナー木の各パスにつき、その始点，終点及び経路と、配線禁止領域の関係を判定する。即ち、パスの始点，終点及び経路が配線禁止領域を通るか否か調べる。ステップ S 2でパスの始点または終点力《禁止領域にあることを判別すると、ステップ S 3に進み、パス修正ルール 1により禁止領域の始点または終点を禁止領域外に移動する。この始点または終点を移動すると、スタイナー木が変化するため、ステップ S 4でパス集合を再度生成する更新を行う。一方、ステツプ S 2でパスの始点または終点が禁止領域になければ、ステップ S 5に進み、，、スの経路力〈禁止領域を通過するか否かチヱックし、禁止領域を通過していればステツプ S 6に進み、パス修正ルール 2により、禁止領域を通らない経路に変更する。更に、ステップ S 2でパスの始点，終点が禁止領域になく、且つステップ S 5でパスの経路も禁止領域を通過していない場合には、パスの修正は行わない。このステップ S 1〜S 6の処理を、ステップ S 7でスタイナ一木の全てのパスの処理が済むまで繰り返す。

図 1 2は、図 1 1の配線禁止領域迂回処理の具体的な処理の説明図である。図 1 2 (A) は図 1 0のパスリスト 5 2のパス集合で表現されたス夕イナ一木であり、パス p 3力く配線禁止領域 6 2上を通っていたとする。この配線禁止領域 6 2 を通るパス P 3を、線長をなるベく増やさないようにしながら配線禁止領域 6 2 を迂回するパスに変更するためには、パスの始点 s 1の変更を必要とする。

パスの始点 s 1の変更を伴う修正は修正ルール 1により行う。修正ルール 1は新しい始点の候捕として、元のパスの始点 s 1から迪ることのできる全てのス夕イナ一木の枝上の点、即ち図 1 2 (B) のグリッドグラフ頂点 s 1 1 , s 1 2 , s 1 3、更に端子 t 1 , t 4を含む点となる。この 4つの新しい始点の候捕点 t 1 , s 1 1 , s 1 2 , s 1 3 , t 4のうち、配線禁止領域 6 2を通らないという制約を満たし且つ線長力最短となる点は、候補点 s 1 1である。そこで、候補点 s 1 1を新たなパス p 3の始点とする図 1 2 ( C) のパス p 3を生成する。この修正後のパス P 3は、始点 s 1 1、終点 s 2、枝 e 4 1 , e 4 2で構成され、スタイナーボイントが修正前の s 1 1から新たな始点としてのスタイナ一ボイント s 1 1に変化してスタイナー木の構造力 <変わったことから、スタイナー木を構成する全てのパスについて再計算を行って、図 1 0のパスリストの内容を更新する。ここで図 1 1の TO禁止迂回処理にあっては、ステップ S 2でパスの始点または終点が禁止領域にあることを条件に、ステップ S 3でパス修正ルール 1による修正を行っている力図 1 2 (A) のパス p 3の始点 s 1は禁止領域 6 2にはなく、配線禁止領域 6 2の外にあり、パス p 3の枝 e 4か '酉禁止領域 6 2を通っている。しかしながら、始点 s 1を変更せずに枝 e 4の経路を配線禁止領域 6 2の外に変更するためには、始点 s 1の次の候補点となるグリッドグラフ上の頂点力 ¾ ^禁止領域 6 2の外になければならない。し力、し、図 1 2 (A) の場合には、始点 s 1の次のグリッドグラフ上の頂点 6 6か！ ¾泉禁止領域 6 2の中にあり、このため枝 e 4による経路変更による配線禁止領域 6 2の迂回はできない。したがって、この場合には修正ルール 1に従って始点 s 1を変更する。即ち配線禁止迂回処理にあっては、パスの始点または終点に隣接する枝上のグリッドグラフ頂点が配線禁止領域にある場合には、始点または終点力配線禁止領域にあるものと見做して修正ルール 1を適用する。

図 1 2 (A) のパス p 3の終点 s 2については、枝 e 4上の隣接するグリッドグラフ頂点 6 8は配線禁止領域 6 2の外にあり、した力つて、この場合には終点 s 2を変更する必、要はない。

図 1 3及び図 1 4は、図 7のステップ S 6の配線混雑領域を配慮したスタイナ —木の修正処理即ち配線混雑領域迂回処理のフローチャートである。この配線混雑領域迂回処理は、図 6のパス修正部 4 2に設けている配線混雑領域迂回処理部 4 6、第 1修正部 5 4及び第 2修正部 5 6の機能により実現される。

図 1 3において、まずステップ S 1で配線容量を考慮せずに生成した図 8のようなスタイナ一木の初期解を対象に、配線領域を適当な大きさのプロックに分割し、各ブロックごとに TO容量と配線混雑度を定義する。ここで配線容量及び配線混雑度は回路の性質等によつて様々な定義が考えられるが、例えば配線容量はブロックを通過できる線分の最大値とし、また配線混雑度はプロックを現在通過している線分数とする。続いてステップ S 2において、特定のブロックを取り出し、その 1¾泉混雑度と配線容量を比較し、 ffi^混雑度力配線容量を超えている場合には、ステップ S 3に進み、そのブロックを通過するパスを特定する。続いてステップ S 4で、混雑度力 <配線容量を超えているプロックを通過する特定のパスにつきパスの始点または終点はブロック内か否か判定する。ブロック内であればステップ S 5に進み、パス修正ルール 1によりブロック内の始点または終点を外部に移動し、ブロックを通らない経路に変更する。このときブロックを通らない経路力得られたか否かステップ S 6でチェックし、もしブロックを通らない経路が見つからなければ、そのパスは元のままとする。

一方、ステップ S 4で始点または終点がブロック外であった場合には、図 1 4 のステップ S 7に進み、パスの経路がブロックを通過するか否か判定する。パスの経路がブロックを通過する場合にはステップ S 8に進み、パス修正ルール 2により、プロックを通らない経路に変更する。この場合にも、ステップ S 9でプロックを通らない経路の有無をチェックし、もしブロックを通らない経路が見つからなければパスは元のままとする。更にステップ S 1 0で、パスの始点と終点の両方がプロック内であった場合にはプロック外部へのパスの変更はできないことから、修正処理は行わない。

次のステップ S 1 1にあっては、ステップ S 5のパス修正ルール 1もしくはステツプ S 8のパス修正ルール 2により修正された変更後のパスを対象に、現在処理中のブロックの配線混雑度を再計算し、ステップ S 1 2で、再計算した配線混雑度力く配線容量以上か否かチェックし、配線容量を下回っていれば、そのブロックの配線混雑領域迂回処理は終了したとして、ステップ S 1 3で全ブロックの処理済みを判別し、処理が済んでいれば再びステップ S 2からの処理を繰り返す。一方、ステップ S 1 2で、再計算した配線混雑度が配線容量以上であった場合には、そのブロックについて混雑が解消されていないことから、再びステップ S 3に戻り、ブロックを通過する次のパスを特定して、ステップ S 4からの修正処理を繰り返す。

図 1 5は、図 1 3及び図 1 4の配線混雑領域迂回処理の具体的な処理の説明図である。

図 1 5 (A) は、図 1 2 ( C) の配線禁止領域の迂回処理の修正が済んだス夕イナ一木 6 0であり、パス p 2が配線混雑領域 7 0を通過していたとする。この配線混雑領域 7 0を通過するパス p 2は、始点 s i 1、終点 t 4、枝 e 3 1 , e 3 2 , e 3 3で構成されており、始点 s 1 1及び終点 t 4は配線混雑領域 7 0にないことから、修正ルール 2によって線長をなるベく増やさないように経路を配線混雑領域 7 0の外とするようにパスを変更する。このパス p 2の経路を線長を増やさないように IS S混雑領域 7 0の外に変更するためには、図 1 5 (B) のように、パス p 2の始点 s 1 1と終点 t 4を含む矩形領域 6 6を設定し、配線混雑領域 7 0を通過しないとする制約により矩形領域 6 6の中を通る枝 e 3 4 , e 3 5の経路を選択すればよい。これによつて図 1 5 ( C) のような 1¾|混雑領域 7 0を通らないパス ρ 2に変更することができ、配線混雑領域 7 0の混雑度が低下し、規定の配線容量を満たすことができる。

図 1 6は、図 7のステップ S 7のスタイナー木の線長改善処理のフローチヤ一トである。この線長改善処理は、図 6のパス修正部 4 2に設けた線長改善処理部 4 8の機能により実現される。まずステップ S 1で、処理対象としている修正済みのスタイナ一木の中の任意のパス Ρを選択し、その経路長 dを導出する。次にステップ S 2で、選択したパス pに属する枝をスタイナ一木から外し、始点から迪ることのできる部分木 T 1と終点から迪ることのできる部分木 T 2に分割する。次にステップ S 3で、パス pの始点はそのままで部分木 T 2の枝の中から始点に対するマンハッタン距離が最短となる枝上の点を終点として検索し、このようにして得られたパスを p l、経路長を d lとする。ここでマンハッタン距離とは 2 つの点を直線で結んだ距離のことである。

次のステップ S 4にあっては、逆にパス p 2の終点はそのままで始点側の部分木 T 1の枝の中からマンハツ夕ン距離力 <最短となる枝上の点を始点として検索し、そのパスを p 2、経路長を d 2とする。次にステップ S 5で、部分木 T l , T 2 に分けて、ステップ S 3， S 4でそれぞれ求めたパス p 1 , p 2に対し、パス p 1の経路長 d 1力くパス p 2の経路長 d 2以下で且つ元のパス pの経路長 d 2以下のとき、ステップ S 6で終点を変更したパス p 1を新しい線長を改善したパス p とする。

またステップ S 5の条件が成立しなかった場合には、ステップ S 7で、ステツプ S 4で求めたパス p 2の経路長 d 2について、ステップ S 3で求めたパス p 1 の経路長 d Γより小さく且つ元のパス pの経路長 dより小さ L、条件が成立したならば、ステップ S 8で、始点を変更したパス p 2を新しい線長改善されたパス p とする。もちろん、ステップ S 5 , S 7のいずれの条件も成立しなければ、ステップ S 9でパスは変更しない。ステップ S 1 0では、ステップ S 1〜S 9の処理をスタイナ一木の全パスについて終了したか否かチェックし、全パスの処理が終了するまで、ステップ S 1〜S 9の処理を繰り返す。この修正済みのスタイナー木の各ノ、°スに対する線長改善処理によって、全体的な線長改善が図られる。

図 1 7は、図 1 6の線長改善処理の具体的な処理の説明図である。図 1 7 (A) は図 1 5 (C) の配線混雑領域迂回処理が済んだスタイナ一木 6 0であり、始点 s 1 1、終点 t 4、枝 e 3 4 , e 3 5の経路を持つパス p 2の線長改善を例にとると、まず図 1 7 (B) のように、パス p 2の経路を構成する枝 e 3 4、 e 3 5 を破線のように外す。この枝 e 3 4、 e 3 5を外すことによって、スタイナー木 6 0を始点 s 1 1側の部分木 T 1と終点 t 4側の部分木 T 2に分割する。

次にパス p 2の始点 s 1 1はそのままで終点 t側の部分木 T 2の枝の中からマンハツタン距離力最短となる枝上の点を終点として検索し、これをパス p 1 1とし、経路長を d lとする。しかしながら、この場合のパス p 1 1は図 1 7 (A) の最初のパス P 2と同じものになる。次にパス p 2の終点 t 4はそのままで始点 s 1 1側の部分木 T 1の枝の中からマンハツタン距離が最短となる枝上の点を始点として検索する。この場合には、始点 s 1 1側の部分木 T 1には端子 t 1， t

2、 d 3、スタイナーポイント s 1 1， s 2、更にグリッドグラフ頂点となる黒丸の点が候補点として存在することから、この中から新たなマンハツ夕ン距離を最短とする始点を検索すると、端子 t 3が検索され、この場合のパスを p 2 2、経路長を d 2とする。この場合には、パス p 2 2の経路長 d 2がパス p 1 1の経路長 d 1より小さく且つ元のパス p 2の経路長 dよりも小さいことから、始点を変更したパス P 2 2力く新しいパス p 2として選択され、図 1 7 ( C) のようにパス P 2を変更することによつて線長改善が図られる。

図 1 8は、図 7のステップ S 8でスタイナー木の部分修正および線長改善が終了した後に行われる各層への枝の割当て処理の具体例であり、図 6のパス修正部

4 2に設けた層配置処理部 5 0の機能により実現される。

図 1 8 (A) は、図 1 7 ( C) の線長改善が行われたスタイナ一木 6 0であり、予め入力された層情報に基づき、スタイナ一木 6 0を図 1 8 ( B) のように第 1 層目と図 1 8 (C) のように第 2層目に割り当て、これに基づいて図 6の出力部

3 0に示したように、ネット N l〜N nの配線木 T l〜T nの概略配線の解として、次の詳細配線処理のために出力する。

尚、上記の実施形態は、制約なしで生成したスタイナー木の初期解の部分修正を、配線禁止領域、配線容量を考慮して修正した後に線長改善を行い、最終的に層配置するようにしている力スタイナー木の修正として ISI泉禁止領域の迂回または配線容量の考慮といつた特定の制約につ、てのみ修正を行うようにしても、次の詳細処理での負担力軽減できる。

また本発明は、上記の実施形態に示した概略配線処理の手順を備えた概略配線プログラムを格納したコンピュータ読取可能な記録媒体を提供する。この記録媒体に格納された概略配線処理プログラムには、図 6の概略配線装置 2 0の各部の処理機能が処理モジュールとして組み込まれている。

更に本発明は、その目的と利点を損なわない範囲で適宜の変形を含む。また本発明は、実施例に示した数値による限定は受けない。【産業上の利用可能性】

以上説明してきたように本発明によれば、スタイナ一木を初期解として制約を考慮するようにスタイナ一木の部分修正を行うことで、既存の迷路法の障害物を考慮した概略配線と同質の結果をスタイナ一木を利用した概略配線の解として得ることができる。これによつて、次の詳細 TOにおいて層禁止配線容量制約等を考慮した処理が必要なくなり、詳細配線での処理負担が軽減され、配線処理全体としての計算時間を低減し、より高速な自動設計が提供できる。

また本 ^明のスタイナ一木の部分修正に必要な計算は基本的に座標計算であり、計算時間と使用メモリ量はネッ卜の対比数に依存しており、グリツドサイズに計算時間と使用メモリ量力 <依存した迷路法に比べると、計算時間と使用メモリ量において大きく有利であり、この結果、計算時間と使用メモリ量の少ない概略配線力実現できる。

Claims

請求の範囲

1 . チップ上に配置されたセルのネット端子間の概略配線を求める概略配線方法に於いて、

制約条件なしに生成したスタイナ一木を初期解として生成するスタイナー木生成過程と、

前記スタイナ一木の初期解をもとに、前記制約条件を考慮して、線長がなるベく増えないようにスタイナ一木の部分修正を繰り返して概略配線を得る修正過程と、

を備えたことを特徴とする概略配線方法。

2 . 請求の範囲 1の概略配線方法に於いて、

前記スタイナー木生成過程は、層、禁止、配線容量といった制約なしスタイナ —木を初期解として生成し、

前記修正過程は、前記禁止領域、配線容量、層を考慮して、線長がなるべく増えないようにスタイナー木の部分修正を繰り返すことを特徴とする概略配線方法。

3. 請求の範囲 2の概略配線方法に於いて、前記修正過程は、

前記スタイナ一木を、少なくとも 3本以上の枝の交点であるスタイナーポイントを値にもつ複数のパスに分割してパス集合を生成するパス集合生成過程と、前記スタイナ一木のパス集合につき、前記制約条件を考慮したパスの修正によつて前記スタイナ一木を部分修正するパス修正過程と、

を備えたことを特徴とする概略配線方法。

4. 請求の範囲 3の概略配線方法に於いて、前記パス修正過程は、前記スタイナ一木のパス集合に対し、前記禁止領域を通るパスを、前記禁止領域を通らないパスに変更する禁止領域迂回過程を備えたことを特徴とする概略配線方法。

5. 請求の範囲 4の概略配線方法に於いて、前記禁止領域迂回過程は、パスの始点、終点、及び経路が前記禁止領域を通るか否か判定し、禁止領域を通らなヽ場合は処理を終了し、

パスの始点ぁる、は終点ヽずれかが禁止にある場合は、始点ぁる L、は終点を前記禁止領域外に移動した後に前記パスの集合を更新し、禁止領域外のパスの始点 5 あるいは終点が見つからな、場合はパスを変更せずに処理終了し、

'、。ス力前記禁止領域を通つている場合は、禁止を通らないような経路に変更することを特徴とする概略配線方法。

6. 請求の範囲 5の概略配線方法に於いて、前記禁止領域迂回過程は、

0 前記禁止領域にある始点を外部に移動する場合、移動先の新たな始点として元の始点から迪れる前記スタイナー木の枝上の点を候捕点とし、また移動先の新たな終点として元の終点から迪れる前記スタイナ一木の全ての枝上の点を候補点とし、前記候補点のうち、前記禁止領域外にあり且つ線長が最短になる候補点を新たな始点又は終点に選んでノ、°スを変更する第 1修正過程と、

s 前記禁止領域を経路が通過する場合、始点および終点を変更することなく線長がなるベく増えないように前記禁止領域の外を通る経路を選んでパスを変更する第 2修正過程と、

を備えたことを特徴とする概略略 1¾泉方法。 0

7. 請求の範囲 3の概略配線方法に於いて、前記パス修正過程は、前記スタイナ ― —木のパス集合に対し、前記配線容量を越える配線数の配線混雑領域を通るパスを、前記配線容量以下の 1SI泉数となるように前記配線混雑領域を通らないパスに変更する配線混雑領域迂回過程を備えたことを特徴とする概略配線方法。

8. 請求の範囲 7の概略配線方法に於いて、前記配線混雑領域迂回過程は、配線領域を所定の大きさに分割したプロックの各々について、前記プロックを通過できる線分数の最大値を示す配線容量と、前記プロックを現在通過している線分数を示す配線混雑度をそれぞれ定義し、

前記プロックの配線混雑度が配線容量以下の場合は、処理を終了し、前記プロックの配線混雑度が配線容量を越えている場合は、前記プロックを通過するパスについて、始点及び終点がブロックの外にある場合は、始点及び終点を変更せずに、ブロックを通らない経路を見つけてパスを変更し、見つからなければ元のパスを維持し、

5 パスの始点と終点のいずれか一方がプロック内で他方がプロック外にある場合は、ブロック内の端点をブロック外に見つけ、ブロックを通らな、経路を見つけパスを変更し、見つからなければ元のパスを維持し、

パスの始点及び終点の両方がプロック内にある場合は元のパスを維持し、パス力修正されたらプロックの配線混雑度を再計算して前記配線容量以下にな0 るまで前記処理を繰り返すことを特徴とする概略配線方法。

9. 請求の範囲 8の概略配線方法に於いて、前記配線混雑領域迂回過程は、前記プロック内に始点又は終点がある場合、移動先の新たな始点又は終点として元の始点又は終点から迪れる前記スタイナー木の枝上の点を候補点とし、前記候補点のうち、前記ブロック外にあり且つ線長が最短になる候捕点を新たな始点又は終点に選んで前記ブロックを通らなレ、経路を見つけてパスを変更する第 1修正過程と、

前記プロックを経路が通過する場合、始点および終点を変更することなく線長がなるベく増えないように前記プロックの外を通る経路を選んでパスを変更する第 2修正過程と、

を備えたことを特徴とする概略略配線方法。

1 0. 請求の範囲 1の概略配線方法に於いて、前記パス修正過程は、前記スタイ. ナ一木のパス集合に対し、前記制約条件に基づくス夕イナ一木の部分修正の終了後に、各パスの線長を改善するようにパスを変更する線長改善過程を備えたことを特徴とする概略配線方法。

1 1. 請求の範囲 1 0の概略配線方法に於いて、前記線長改善過程は、

処理対象とするパスに属する枝をスタイナー木から外して始点から迪れる枝の集合である第 1部分木 T 1と、終点から迪れる枝の集合である第 2部分木 Τ 2とに分け、

前記第 1部分木 Τ 1の始点はそのままで、前記第 2部分木 Τ 2の枝の中から前記始点からのマンハツ夕ン距離力く最短になる枝上の終点を見つけて第 1候補パスを生成し、

前記第 2部分木 Τ 2の終点はそのままで、前記第 1部分木 Τ 1の枝の中から前記終点からの距離力最短になる枝上の始点を見つけて第 2候補ノ、。スを生成し、前記第 1'候補パスの距離 d 1力 <前記第 2候補パスの距離 d 2以下で且つ前記対象パスの距離 d以下の場合は、終点を変更した前記第 1候補パスを新パスとして前記集合パスを更新し、

前記第 2候補パスの距離 d 2が前記第 2候捕パスの距離 d 1以下で且つ前記対象パスの距離 d以下の場合は、始点を変更した前記第 2候補パスを新パスとして前記集合パスを更新し、

前記第 1および第 2候補パスの距離 d 1， d 2が各々前記対象パスの距離 d以上の場合は、始点及び終点を変えずパスをそのまま維持することを特徴とする概略賺方法。

1 2. チップ上に配置されたセルのネット端子間の概略配線を求める概略配線装置に於いて、

層、禁止、配線容量といった制約条件なしに生成したスタイナ一木を初期解として生成するスタイナー木生成部と、

前記スタイナー木を、少なくとも 3本以上の枝の交点であるスタイナーポイントを値にもつ複数のパスに分割するパス集合を生成するパス集合生成部と、前記スタイナー木のパス集合につき、前記制約条件を考慮したパスの修正により、線長がなるべく増えないようにスタイナ一木の部分修正を繰り返して概略配線を得るパス修正過程と、

を備えたことを特徴とする概略配線装置。

1 3. 請求の範囲 1 2の概略配線装置に於いて、前記パス修正部は、前記スタイナー木のパス集合に対し、前記禁止領域を通るパスを、前記禁止領域を通らないパスに変更する禁止領域迂回処理部と、

前記スタイナー木のパス集合に対し、前記 1¾泉容量を越える配線数の配線混雑領域を通るパスを、前記配線容量以下の配線数となるように前記配線混雑領域を通らないパスに変更する配線混雑領域迂回処理部と、

前記スタイナ一木のパス集合に対し、前記制約条件に基づくスタイナー木の部分修正の終了後に、各パスの線長を改善するようにパスに変更する線長改善処理部と、

を備えたことを特徴とする概略配線装置。

1 4. チップ上に配置されたセルのネット端子間の概略泉を求める概略配線処理プロダラムを格納したコンピュータ読取り可能な記録媒体に於いて、

層、禁止、配線容量といった制約条件なしに生成したスタイナー木を初期解として生成するスタイナ一木生成モジュールと、

前記スタイナー木を、少なくとも 3本以上の枝の交点であるスタイナーポイントを値にもつ複数のパスに分割するパス集合を生成するパス集合生成部と、前記スタイナー木のパス集合につき、前記制約条件を考慮したパスの修正により、線長がなるべく増えないようにスタイナ一木の部分修正を繰り返して概略配線を得るノ、°ス修正モジュールと、

を備え概略配線処理プログラムを格納したことを特徴とする記録媒体。

1 5. 請求の範囲 1 4の記録媒体に於いて、前記パス修正モジュールは、前記スタイナー木のパス集合に対し、前記禁止領域を通るパスを、前記禁止領域を通らないパスに変更する禁止領域迂回処理モジュールと、

前記スタィナ一木のパス集合に対し、前記配線容量を越える配線数の配線混雑領域を通るパスを、前記配線容量以下の配線数となるように前記 1¾泉混雑領域を通らないパスに変更する混雑領域迂回処理モジュールと、

前記スタイナー木のパス集合に対し、前記制約条件に基づくスタイナ一木の部分修正の終了後に、各パスの線長を改善するようにパスに変更する線長改善処理モジュールと、

を備えたことを特徵とする記録媒体。