WO2001031984A1 - Panneau de cablage realise en carte imprimee multicouche et procede de production - Google Patents

Panneau de cablage realise en carte imprimee multicouche et procede de production Download PDF

Info

Publication number
WO2001031984A1
WO2001031984A1 PCT/JP2000/007037 JP0007037W WO0131984A1 WO 2001031984 A1 WO2001031984 A1 WO 2001031984A1 JP 0007037 W JP0007037 W JP 0007037W WO 0131984 A1 WO0131984 A1 WO 0131984A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
resin
printed wiring
wiring board
layer
Prior art date
Application number
PCT/JP2000/007037
Other languages
English (en)
French (fr)
Inventor
Yogo Kawasaki
Hiroaki Satake
Yutaka Iwata
Tetsuya Tanabe
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30330699A external-priority patent/JP2001127435A/ja
Priority claimed from JP30330799A external-priority patent/JP2001127436A/ja
Priority claimed from JP30330599A external-priority patent/JP4832621B2/ja
Priority claimed from JP2000029988A external-priority patent/JP2001223466A/ja
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to EP00964763A priority Critical patent/EP1162867B1/en
Priority to DE60027141T priority patent/DE60027141T2/de
Priority to US09/830,963 priority patent/US6930258B1/en
Publication of WO2001031984A1 publication Critical patent/WO2001031984A1/ja
Priority to US11/106,642 priority patent/US7178234B2/en
Priority to US11/333,228 priority patent/US7795542B2/en
Priority to US12/179,201 priority patent/US7999194B2/en
Priority to US12/560,208 priority patent/US8106310B2/en
Priority to US13/307,213 priority patent/US8822839B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a multilayer printed wiring board in which interlayer resin insulation layers and conductor layers are alternately laminated, and a build-up layer in which each conductor layer is connected by a via hole is formed on both sides of a core substrate.
  • the present invention relates to a multilayer printed wiring board that can be used as a package substrate on which an IC chip is mounted, and a method for manufacturing a multilayer printed wiring board. Background art
  • build-up multilayer printed wiring boards have been manufactured by the method disclosed in, for example, Japanese Patent Application Laid-Open No. 9-130500.
  • a roughening layer is formed on the surface of the conductor circuit of the printed wiring board by electroless plating or etching.
  • the interlayer insulating resin is applied, exposed, and developed by roll-coating or printing to form via-hole openings for interlayer conduction, and UV curing and main curing are performed to form an interlayer resin insulating layer.
  • a catalyst such as palladium is applied to the roughened surface of the interlayer resin insulating layer which has been subjected to a roughening treatment with an acid or an oxidizing agent.
  • a thin electroless plating film is formed, a pattern of a dry film is formed on the plating film, and a thick film is formed by electrolytic plating.
  • the dry film is peeled and removed with an alkali. Etching to create conductor circuits. By repeating this, a build-up multilayer printed wiring board can be obtained.
  • the present inventor has studied the cause, and found that the upper via hole 366 is affected by the surface shape of the lower via hole 346 and the connectivity is reduced. Furthermore, since the interlayer resin insulating layers 350 and 360 are not reinforced with a core material such as glass cloth, it is presumed that they are more easily peeled off by a heat cycle than a core substrate having a core material.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer printed wiring board and a multilayer printed wiring board which can shorten the internal wiring length and have excellent connection reliability. It is to provide a manufacturing method of.
  • An object of the present invention is to provide a method for manufacturing a multilayer printed wiring board at low cost.
  • Japanese Patent Publication No. 9_181415 discloses a method in which a copper oxide layer is formed in a through hole and then the resin filler is filled. It is described that an interlayer insulating layer is formed after filling.
  • Japanese Patent Application Laid-Open No. 9-28049 discloses that after forming a roughened layer in a through hole by etching, a resin filler is filled, and then an interlayer insulating layer is formed. You.
  • the present invention has been made to solve the above-described problem, and an object of the present invention is to provide a method for manufacturing a multilayer printed wiring board with improved wiring reliability.
  • a core substrate is used in which a resin film of an interlayer resin insulating layer of a resin substrate serving as a core material is adhered.
  • a resin filler is filled in though a through hole is formed to penetrate it.
  • a via hole is formed by forming an interlayer resin hidden layer.
  • the resin filler described above suffered from non-stickiness.
  • An object of the present invention is to propose a printed wiring board capable of solving the problems and a method for manufacturing the same. Disclosure of the invention
  • a build-up layer in which interlayer resin insulating layers and conductive layers are alternately laminated and each conductive layer is connected by a via hole is provided on the core substrate.
  • a technical feature is that a via hole connected to an external connection terminal is formed immediately above the through hole.
  • the through hole is filled with a filler, and a conductor layer is formed to cover an exposed surface of the filler from the through hole,
  • a technical feature is that a via hole immediately above the through hole is formed on the conductor layer of the through hole.
  • Claim 3 is a method for manufacturing a multilayer printed wiring board, comprising at least the following steps (a) to (d):
  • Claim 4 is a method for manufacturing a multilayer printed wiring board, comprising at least the following steps (a) to (g):
  • the core substrate and the interlayer resin layers formed on both surfaces of the core substrate are penetrated.
  • a through hole is formed as described above, and a via hole connected to an external connection terminal is formed immediately above the through hole. For this reason, the through-hole and the via-hole become linear, shortening the wiring length, and increasing the signal transmission speed. Also, since the through hole and the via hole connected to the external connection terminal are directly connected, the connection reliability is excellent.
  • a through hole is formed so as to penetrate a core substrate and an interlayer resin insulating layer formed on both surfaces of the core substrate.
  • a via hole is formed just above the hole. For this reason, the through-hole and the via-hole become linear, shortening the wiring length, and increasing the signal transmission speed. Further, since the through-hole is directly connected to the via-hole connected to the external connection terminal, and the via-hole is formed on the conductor layer covering the filler in the through-hole flattened by polishing, Excellent connection reliability.
  • an interlayer fiber layer is formed on both sides of the core substrate, a through hole penetrating the substrate is provided, a resin filler is filled, and an interlayer fiber layer and a conductor circuit are further laminated.
  • the resin filler contains 10 to 50% of an epoxy resin, a curing agent, and inorganic particles.
  • an interlayer insulating layer is formed on both surfaces of the core substrate, a through hole penetrating the substrate is provided, a resin filler is filled, a cover is provided, and the interlayer insulating layer is further formed.
  • the resin filler contains 10 to 50% of an epoxy resin, a curing agent, and inorganic particles.
  • the inorganic particles include at least one of an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, and a gay compound.
  • the thermal expansion coefficient of the resin filler and the thermal expansion coefficient of the resin film forming the core substrate and the resin film of the interlayer resin insulation layer are matched by adjusting the blending amount of the unreasonable particles. Therefore, stress due to heat shrinkage even under heat cycle conditions Will not occur. Therefore, no crack is generated.
  • the resin film is impregnated with soluble particles that form a rough surface by a roughening treatment. For this reason, it was also found that if the blending amount of the inorganic particles exceeded 50%, the matching could not be achieved.
  • polishing can be easily performed in the polishing step performed for flattening after filling with the filler. It was found that when the blending amount of the inorganic particles exceeded 50%, the flatness could only be achieved by mechanical polishing with abrasive paper.
  • the resin film on the surface layer of the core substrate is not impregnated with a reinforcing material such as glass epoxy, so that the strength is inferior to the resin substrate. Therefore, the resin film cannot withstand mechanical polishing with abrasive paper (for example, polishing with a belt sander). As a result, cracks and cracks occurred in the resin film. In addition, since the resin film is damaged, soluble particles also fall off.
  • An eighth aspect of the present invention is characterized in that, in the fifth or sixth aspect, the inorganic particles are any of a circle, an ellipse, a crushed shape, and a polygon.
  • Desirable are circular and elliptical shapes in which the corner faces of the particles are not formed. This is because cracks originating from the particles are not caused.
  • inorganic particles The particle size is preferably in the range of 0.01 to 5 m. If it is less than 0.01 m, the particles will be canceled out. If it exceeds 5 m, it may be difficult to adjust the compounding ratio in the resin.
  • the conductor layer of the through hole is provided with a roughened layer.
  • a roughening layer is provided on the conductor layer of the through hole. As a result, expansion and contraction of the resin filler can be prevented, and between the layers where the upper layers of the through holes are formed!
  • As the roughened layer there is an oxidation-reduction treatment, a blackening treatment, formation of a roughened layer by plating, and formation of a roughened layer by etching.
  • Claim 10 is a method for manufacturing a multilayer printed wiring board in which an interlayer insulating layer is formed through at least the following (a) to (e).
  • the technical feature of claim 11 is that, in the polishing step, the polishing step is performed at least once or a plurality of times.
  • a technical feature of claim 12 is the technical feature of claim 10 or 11, wherein in the step (a), a step of forming a roughened layer is performed.
  • claim 13 is to provide a build-up layer in which interlayer layers are alternately laminated and conductive layers are connected by via holes.
  • a technical feature is that a via hole is formed by filling the resin filler in the lower interlayer resin insulating layer.
  • the structure can be configured as ⁇ , and the strength between the through hole and the inside of the via hole can be kept uniform. Therefore, the reliability of the multilayer printed wiring board can be improved.
  • the resin may be an epoxy resin, a phenol resin, a fluororesin, a triazine resin, a polyolefin resin, a polyphenylene ether resin or the like, a thermosetting resin, a thermoplastic resin, or a composite thereof.
  • An inorganic filler such as silica or alumina may be added to the mixture to adjust the coefficient of thermal expansion.
  • a paste mainly containing a conductive resin, a metal filler such as gold or silver may be used. Further, each of the above-mentioned complexes may be used.
  • Claim 14 forms the conductor layer covering the exposed surface of the resin filler filled in the via hole of the lower interlayer resin insulating layer according to claim 13,
  • a technical feature is that a via hole is formed directly above the via hole via the conductor layer.
  • a conductor layer is formed to cover the exposed surface of the filler filled in the via hole of the lower interlayer resin insulating layer, and the via hole is formed directly above the via hole via the conductor layer. Therefore, the lower via hole can be formed flat, the adhesion to the via hole formed above the via hole can be improved, and the reliability of the multilayer printed wiring board can be improved.
  • Claim 15 is a method for producing a multilayer printed wiring board, comprising at least the following steps (a) to (g):
  • Claim 16 is a method for producing a multilayer printed wiring board, comprising at least the following steps (a) to (i):
  • the through hole and the via hole are filled with the same shelf filling material and polished at the same time. Since the strength between the inside and the inside of the via hole can be kept uniform, the reliability of the multilayer printed wiring board can be improved. Further, since the upper via hole is formed on the conductor layer covering the filler in the via hole which has been flattened by polishing, the connection reliability is excellent.
  • claim 17 is a method for manufacturing a multilayer printed wiring board, comprising at least the following steps (a) to (e):
  • Claim 18 is the method according to claim 17, wherein the core substrate is made of any one of glass epoxy resin, FR4, FR5, and BT resin,
  • the lower interlayer fiber layer comprises at least one of an epoxy resin, a phenol resin, a polyimide resin, a polyphenylene resin, a polyolefin resin, and a fluororesin,
  • the oxidizing agent contains either chromic acid or permanganate.
  • the core substrate is made of any one of glass epoxy resin, FR4, FR5, and BT resin,
  • the lower interlayer resin extraordinar layer contains at least one of an epoxy resin, a phenol resin, a polyimide resin, a polyolefin resin, a polyolefin resin, and a fluororesin,
  • the oxidizing agent contains either chromic acid or permanganate. For this reason, it becomes possible to simultaneously perform the desmear processing of the through hole in which the lower interlayer resin insulating layer is formed in the core substrate and the roughening processing of the lower interlayer resin insulating layer.
  • a method for manufacturing a multilayer printed wiring board which comprises at least the following steps (a) to (d):
  • the roughened layer is a copper oxide layer as a technical feature.
  • a technical feature is that the roughened layer is formed by etching.
  • a technical feature is that the roughened layer is a needle-shaped alloy layer made of copper-nickel-phosphorus.
  • the roughened layer formed in the through-hole is formed of a copper oxide layer by black oxide-reduction treatment, and a needle-shaped alloy layer made of copper-nickel-phosphorus. It is preferable to form by any of the methods of forming and etching. This makes it possible to improve the adhesion between the conductor circuit on the inner wall of the through hole and the resin filler.
  • the resin filler is selected from a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler, and a mixture of an epoxy resin and an inorganic fiber. It is one of the selected ones.
  • any one selected from a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler, and a mixture of an epoxy resin and an inorganic fiber is used. Is desirable. As a result, the coefficient of thermal expansion with the core substrate can be adjusted.
  • FIG. 1 is a manufacturing process diagram of a multilayer printed wiring board according to a first embodiment of the present invention. You.
  • FIG. 2 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 3 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 4 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 5 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment.
  • FIG. 6 is a sectional view of the multilayer printed wiring board according to the first embodiment.
  • FIG. 7 is a chart showing evaluation results of the first embodiment and a comparative example.
  • FIG. 8 is a manufacturing process diagram of the printed wiring board according to the second embodiment of the present invention.
  • FIG. 9 is a manufacturing process diagram of the printed wiring board according to the second embodiment.
  • FIG. 10 is a manufacturing process diagram of the printed wiring board according to the second embodiment.
  • FIG. 11 is a manufacturing process diagram of the printed wiring board according to the second embodiment.
  • FIG. 12 is a manufacturing process diagram of the printed wiring board according to the second embodiment.
  • FIG. 13 is a sectional view of a printed wiring board according to the second embodiment.
  • FIG. 14 is a manufacturing process diagram of a printed wiring board according to a first modification of the second embodiment.
  • FIG. 15 is a manufacturing process diagram of a printed wiring board according to a first modification of the second embodiment.
  • FIG. 16 is a manufacturing process diagram of a printed wiring board according to a first modification of the second embodiment.
  • FIG. 17 is a manufacturing process diagram of a printed wiring board according to a first modification of the second embodiment.
  • FIG. 18 is a manufacturing process diagram of a printed wiring board according to a first modification of the second embodiment.
  • FIG. 19 is a sectional view of a printed wiring board according to a first modification of the second embodiment.
  • FIG. 20 is a cross-sectional view of a printed wiring board according to a second modification of the second embodiment.
  • FIG. 21 is a chart showing evaluation results of the embodiment of the present invention and a comparative example.
  • FIG. 22 is a sectional view of a multilayer printed wiring board according to the prior art. BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment)
  • FIG. 6 showing a longitudinal section.
  • build-up self-wiring layers 80 U and 80 D are formed on the front and back surfaces of the core substrate 30.
  • the build-up self-wiring layers 80 U and 80 D are formed of a lower interlayer resin edge layer 50 having via holes 46 formed therein, an upper interlayer resin insulation layer 60 having upper via holes 66 formed therein, and an upper layer. It consists of a solder resist layer 70 formed on the interlayer resin insulation layer 60.
  • a solder bump (external connection terminal) 76 for connection to an IC chip (not shown) is formed in the upper via hole 66 through the opening 71 of the solder resist 70.
  • a conductive connection pin (external connection terminal) 78 for connection to a board (not shown) is connected to the via hole 66.
  • the through hole 36 connecting the build-up self-line layers 80 U and 80 D is formed so as to penetrate the core substrate 30 and the lower interlayer resin insulation layer 50. I have.
  • the through hole 36 is filled with a resin filler 54, and an opening is provided with a lid 58.
  • a resin filler 54 is filled in the via hole 46 formed in the lower interlayer resin insulation layer 50, and a lid cover 58 is provided in the opening.
  • a through hole 36 is formed so as to penetrate the core substrate 30 and the lower interlayer resin insulating layer 50, and a via hole 66 is formed immediately above the through hole 36.
  • the through-hole 36 and the via-hole 66 are linear, shortening the wiring length, and increasing the signal transmission speed.
  • the connection reliability is excellent.
  • the filler 54 filled in the through hole 36 is flattened by polishing, and then a cover (conductor layer) 58 covering the filler 54 is provided. Since the via hole 66 is formed on this, the smoothness of the surface of the through hole 36 is high, and the connection reliability between the through hole 36 and the via hole 66 is excellent. You.
  • the same filling resin 54 is filled in the through hole 36 and the lower via hole 46, and the filled resin 54 is simultaneously polished and smoothed.
  • the structure can be manufactured at a low cost, and the strength between the through hole and the via hole can be kept uniform, so that the reliability of the multilayer printed wiring board can be improved.
  • the filler 54 filled in the via hole 46 is flattened by polishing, and then a lid-covered (conductor layer) 58 covering the filler 54 is provided. Since the via hole 66 is formed, the surface of the lower via hole 46 has high smoothness, and the connection reliability between the lower via hole 46 and the upper via hole 66 is excellent.
  • the desmear treatment of the through hole 35 which becomes the through hole 36 and the roughening of the lower interlayer resin insulation layer surface 40 are performed. Since the oxidation treatment is performed simultaneously with an oxidizing agent, the number of steps can be reduced and the production can be performed at low cost.
  • a board made of 0.8 mm thick glass epoxy resin, FR 4, FR 5, or BT (bismaleimide triazine) resin 30 is laminated with 18 / m copper foil 32 on both sides of the board.
  • the starting material was 3 OA of copper-clad laminate (Fig. 1 (A)).
  • First, an inner layer copper pattern 34 is formed on both surfaces of the substrate by etching the copper clad laminate in a pattern (FIG. 1 (B)).
  • an etching solution containing a cupric complex and an organic acid is allowed to act under conditions of coexistence of oxygen such as spraying and bubbling to form a conductor circuit.
  • a roughening layer 38 is provided on the surface of the inner copper pattern 34 by dissolving the copper conductor to form a void (FIG. 1 (C)).
  • a roughening layer may be provided by an oxidation-reduction treatment or an electroless plating alloy.
  • the formed roughened layer is preferably in the range of 0.1 to 5 m. Within such a range, the conductor circuit and the interlayer resin insulating layer are unlikely to peel off.
  • the cupric complex is preferably a cupric complex of an azole.
  • Cupric complexes of this azole Acts as an oxidizing agent for oxidizing metallic copper and the like.
  • the azoles diazole, triazole and tetrazole are preferable. Among them, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-phenyldecidimidazole and the like are preferable.
  • the addition amount of the cupric complex of azoles is preferably 1 to 15% by weight. This is because they have excellent solubility and stability.
  • an organic acid is added to the cupric complex of azoles.
  • organic acid includes formic acid, acetic acid, propionic acid, butyric acid, valeric acid, cabronic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid, succinic acid, daltalic acid, maleic acid, benzoic acid, glycolic acid, lactic acid, At least one selected from the group consisting of malic acid and sulfamic acid is preferred.
  • the content of the organic acid is preferably 0.1 to 30% by weight. This is for maintaining the solubility of the oxidized copper and ensuring the dissolution stability.
  • the generated cuprous complex dissolves under the action of an acid and combines with oxygen to form a cupric complex, which again contributes to copper oxidation.
  • a halogen ion for example, a fluorine ion, a chlorine ion, a bromine ion, etc. may be added to the etching solution.
  • hydrochloric acid, sodium chloride, etc. Can be added to supply halogen ions.
  • the amount of halogen ions is preferably 0.01 to 20% by weight. This is because the adhesion between the formed roughened surface and the interlayer resin insulating layer is excellent.
  • An etching solution is prepared by dissolving a cupric complex of azoles and a halogen ion according to the need for organic acid) in water.
  • the roughened surface according to the present invention can be formed using a commercially available etching solution, for example, “Mech Etch Pond” manufactured by Mec.
  • the resin film contains a hardly soluble resin, soluble resin particles, a curing agent, and other components. Each is described below.
  • the resin film used in the production method of the present invention is soluble in an acid or an oxidizing agent.
  • soluble particles are dispersed in a resin that is hardly soluble in an acid or an oxidizing agent (hereinafter referred to as a hardly soluble resin).
  • soluble and soluble refer to those having a relatively high dissolution rate when immersed in the same acid or acid solution for the same time, for convenience. And those with relatively slow dissolution rates are referred to as “poorly soluble” for convenience.
  • the soluble particles include resin particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble resin particles”), inorganic particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble inorganic particles”), and metals soluble in an acid or an oxidizing agent. Particles (hereinafter, soluble metal particles). These soluble particles may be used alone or in combination of two or more.
  • the shape of the soluble particles is not particularly limited, and examples thereof include a spherical shape and a crushed shape. Further, the shape of the soluble particles is desirably a uniform shape. This is because a roughened surface having unevenness with a uniform roughness can be formed.
  • the average particle size of the soluble particles is preferably from 0.1 to 10 m. Within this range, two or more kinds of particles having different particle sizes may be contained. That is, it contains soluble particles having an average particle diameter of 0,0,0 to 0.5 m and soluble particles having an average particle diameter of 1,3 m. As a result, a more complicated roughened surface can be formed, and the adhesion to the conductor circuit is excellent.
  • the particle size of the soluble particles is the length of the longest portion of the soluble particles.
  • the soluble resin particles include particles made of a resin, a thermoplastic resin, and the like. When the particles are immersed in a solution containing an acid or an oxidizing agent, they have a higher dissolution rate than the hardly soluble resin. There is no particular limitation as long as it exists.
  • soluble resin particles include, for example, those made of epoxy resin, phenol resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, and the like. Or a mixture of two or more resins.
  • the soluble resin particles resin particles made of rubber can also be used.
  • the rubber include polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group.
  • the soluble resin particles dissolve in an acid or an oxidizing agent and become chewy.
  • an acid other than a strong acid can be dissolved, and when dissolving the soluble resin particles using an oxidizing agent, permanganese having a relatively weak oxidizing power is used.
  • Acid salts can also be dissolved. Even when chromic acid is used, it can be dissolved at a low concentration. Therefore, no acid or oxidizing agent remains on the resin surface.As described later, when a catalyst such as palladium chloride is applied after forming a roughened surface, no catalyst is applied, or the catalyst is oxidized. There is no use.
  • Examples of the soluble inorganic particles include particles made of at least one selected from the group consisting of aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds.
  • Examples of the aluminum compound include alumina, 7K aluminum oxide and the like.
  • Examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the potassium compound include potassium carbonate.
  • Examples of the magnesium compound include magnesia, dolomite, basic magnesium carbonate, and the like, and examples of the gay compound include silica and zeolite. These may be used alone or in combination of two or more.
  • Examples of the soluble metal particles include particles made of at least one selected from the group consisting of copper, nickel, iron, zinc, lead, gold, silver, aluminum, magnesium, calcium, and silicon. The surface layer of these soluble metal particles may be coated with a resin or the like in order to ensure insulation.
  • the combination of the two types of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both have low conductivity, so the insulation of the resin film can be ensured, and the thermal expansion can be easily adjusted with the poorly soluble resin, and no cracks occur in the interlayer resin insulation layer made of the resin film. This is because peeling does not occur between the interlayer resin insulating layer and the conductor circuit.
  • the hardly soluble resin is not particularly limited as long as it can maintain the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulating layer using an acid or an oxidizing agent.
  • examples include a dangling resin, a thermoplastic resin, and a composite thereof.
  • a photosensitive transcript in which photosensitivity is added to these shelves may be used. By using a photosensitive resin, it is possible to form an opening for a via hole in the interlayer shelf by exposing and developing.
  • thermosetting resin those containing a thermosetting resin are desirable. Thereby, the shape of the roughened surface can be maintained even by the plating solution or various heat treatments.
  • the hardly soluble resin examples include, for example, an epoxy resin, a phenol resin, a phenoxy resin, a polyethersulfone (PES), a polyimide resin, a polyphenylene resin, a polyolefin resin, and a fluorine resin. These resins may be used alone or in combination of two or more.
  • an epoxy resin having two or more epoxy groups in one molecule is more desirable.
  • it is also excellent in heat resistance etc., so that stress concentration does not occur in the metal layer even under heat cycle conditions, and peeling of the metal layer etc. It is hard to get up.
  • epoxy resin examples include cresol nopolak epoxy resin, bisphenol A epoxy resin, bisphenol F epoxy resin, phenol nopolak epoxy resin, alkylphenol novolak epoxy resin, biphenol F epoxy resin, and naphthalene epoxy Resin, dicyclopentene epoxy resin, epoxidized product of a condensate of a phenol and an aromatic aldehyde having a phenolic hydroxyl group, triglycidyl isocyanurate, alicyclic epoxy resin, and the like. These may be used alone or in combination of two or more. Thereby, it becomes excellent in heat resistance and the like.
  • the soluble particles are preferably substantially uniformly dispersed in the poorly soluble resin.
  • a roughened surface having unevenness with uniform roughness can be formed, and even if a via hole or through hole is formed in the resin film, the adhesion of the metal layer of the conductive circuit formed thereon can be secured. Because. Further, a resin film containing soluble particles only in the surface layer forming the roughened surface may be used. Therefore, except for the surface layer of the resin film, acid or oxidizing agent Since it is not exposed, the insulation between the conductor circuits via the interlayer resin insulation layer is reliably maintained.
  • the amount of the soluble particles dispersed in the poorly soluble resin is desirably 3 to 40% by weight based on the resin film. If the amount of the soluble particles is less than 3% by weight, a roughened surface having desired irregularities may not be formed. If the amount exceeds 40% by weight, the soluble particles are dissolved using an acid or an oxidizing agent. At this time, the resin is melted to the deep part of the shelf film, and the insulation between the conductor circuits via the interlayer resin insulating layer composed of the shelf film cannot be maintained, which may cause a short circuit.
  • the resin film desirably contains a curing agent, other components, and the like in addition to the soluble particles and the hardly soluble shelf.
  • the curing agent examples include an imidazole-based curing agent, an amine-based curing agent, a guanidine-based curing agent, an epoxy duct of these curing agents, a microcapsule-encapsulation of these curing agents, triphenylphenylphosphine, Organic phosphine compounds such as tetraphenylphosphonium and tetraphenylporate are exemplified.
  • the content of the curing agent is desirably 0.05 to 10% by weight based on the resin film. If the content is less than 0.05% by weight, the resin film is insufficiently hardened, so that the degree of penetration of acid or oxidizing agent into the resin film is increased, and the edge of the resin film may be impaired. On the other hand, if it exceeds 10% by weight, the composition of the excessive hardener component resin may be modified, which may cause a reduction in reliability.
  • Examples of the other components include an inorganic compound or a filler such as a resin which does not affect the formation of the roughened surface.
  • examples of the inorganic compound include silicic acid, alumina, and dolomite.
  • examples of the resin include polyimide resin, polyacrylic resin, polyamideimide resin, polyphenylene resin, melanin resin, and olefin resin. And the like. By including these fillers, the performance of the printed wiring board can be improved by matching the thermal expansion coefficient, improving heat resistance and chemical resistance, and the like.
  • the resin film may contain a solvent.
  • the solvent include ketones such as acetone, methyl ethyl ketone, and cyclohexanone, and acetic acid.
  • aromatic hydrocarbons such as ethyl, butyl acetate, cellosolve acetate, toluene and xylene. These may be used alone or in combination of two or more.
  • a via hole opening 52 having a diameter of 80 m is formed in the resin film 50 ⁇ by carbonic acid, excimer, YAG, or UV laser (FIG. 2 (A)).
  • the lower interlayer resin insulation layer 50 is formed by changing the resin film.
  • the via hole may be formed by area processing using a laser, or area processing using a laser with a mask placed. Alternatively, a mixed laser (meaning a combination of a carbon dioxide laser and an excimer laser) may be used. Both the through hole and the via hole may be formed by laser.
  • chromic acid or permanganate (potassium permanganate, sodium permanganate) is added to the core substrate 30 and the interlayer resin edge layer 50 by using an acid oxidizing agent such as carboxylic acid.
  • an acid oxidizing agent such as carboxylic acid.
  • the surface of the lower interlayer resin rise layer 50 is roughened (FIG. 2 (B)).
  • processing is performed at 65 ° C. This process can be performed in the range of 40 to 70 ° C.
  • the roughened surface of the interlayer resin insulating layer is formed in a range of 0.5 to 5 m. Within this range, adhesion is ensured, and the conductor layer can be removed in a later step.
  • the core substrate 30 is made of any one of FR4, FR5, and BT resin
  • the lower interlayer resin insulation layer 50 is made of epoxy resin, phenol resin, polyimide resin, Contains at least one of polyphenylene resin, polyolefin resin, and fluororesin. Therefore, it is possible to simultaneously perform the desmear treatment of the through-holes 35 with the oxidizing agent composed of chromic acid and permanganate and the roughening treatment of the lower interlayer resin insulation layer 50, thereby reducing the number of steps. This makes it possible to manufacture multilayer printed wiring boards at low cost.
  • the electroless plating film is formed in a range of 0.1 to 5 m. Within this range, a film is formed on the entire surface and is easily removed by etching.
  • An electroless copper plating film 42 is formed in the aqueous solution (Fig. 2 (C)).
  • a plasma, UV, or corona treatment may be performed as a dry treatment on the surface layer. This modifies the surface.
  • the substrate is immersed in the electrolytic plating solution, and a current is passed through the electroless copper plating film 42 to form the electrolytic copper plating film 44 (FIG. 2 (E)).
  • a roughening layer (alloy made of Cu—Ni—P) 47 is formed in the via hole 46 and the through hole 36 by electroless plating (FIG. 3 (B)).
  • electroless plating instead of this electroless copper plating, etching (for example, etching by spraying or immersing with a liquid containing a cupric complex and an organic acid salt) or by oxidation-reduction treatment It is also possible to form a coarse layer.
  • Bisphenol F-type epoxy monomer i (manufactured by Yuka Shell, molecular weight 310, YL983U) 100 parts by weight, Si_ ⁇ 2 spherical particles having an average particle diameter of 1.6 m to a silane coupling agent to the surface-coated (Admatechs Ltd., CRS 1101- CE, where the maximum particle size is 72 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN), 6.5 parts by weight, Belling agent (Sun By mixing 1.5 parts by weight of Perenol S 4) manufactured by Nopco, the viscosity of the mixture was adjusted to 36,000 to 49,000 cps at 23 sq. It.
  • a good reason for performing the buffing is that the interlayer resin yarn color fringing layer contains various particles and does not drop off during polishing.
  • a resin filler layer formed by hardening a resin filler containing an epoxy resin, a curing agent, and inorganic particles is formed in the through hole.
  • the epoxy resin is not particularly limited, but is preferably at least one selected from the group consisting of a bisphenol epoxy resin and a nopolak epoxy resin.
  • the viscosity of bisphenol-type epoxy resin can be adjusted without using a diluting solvent by selecting A-type or F-type resin.
  • Novolak-type epoxy resin has high strength and heat resistance. This is because it has excellent chemical resistance, does not decompose even in a strongly basic solution such as electroless plating, and does not easily decompose thermally.
  • bisphenol type epoxy resin bisphenol A type epoxy resin and bisphenol F type epoxy resin are preferred, and bisphenol F type epoxy resin is used because it has a low viscosity and can be used without a solvent. Is more desirable.
  • the novolak epoxy resin is preferably at least one selected from phenol nopolak epoxy resin and cresol nopolak epoxy it resin.
  • a mixture of a bisphenol-type epoxy resin and a nopolak-type epoxy resin may be used.
  • the mixing ratio with the oxy resin is desirably 1/1 to 1/100. By mixing in this range, an increase in viscosity can be suppressed.
  • the curing agent contained in the resin filler is not particularly limited, and a conventionally known curing agent can be used, but an imidazole-based curing agent or an amine-based curing agent is preferable. When these curing agents are used, the degree of shrinkage during curing is small, and the adhesion between the conductor layer forming the through hole and the resin filler layer is particularly excellent.
  • examples of the inorganic particles contained in the resin filler include those made of an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, a silicon compound, and the like. These may be used alone or in combination of two or more.
  • Examples of the aluminum compound include alumina and zK aluminum oxide.
  • Examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the potassium compound include potassium carbonate.
  • the magnesium compounds include, for example, magnesia, dolomite, basic magnesium carbonate, talc, and the like, and the gay compounds include, for example, silica, zeolite, and the like.
  • the content ratio of the inorganic particles in the resin filler ranges from 10 to 50% by weight. This is because within this range, the coefficient of thermal expansion and the like can be matched with the interlayer resin insulation layer. A more desirable content ratio is 20 to 40% by weight.
  • the shape of the inorganic particles examples include a sphere, a circle, an ellipse, a crushed shape, and a polygon. Of these, spherical, circular and elliptical shapes are preferred. This is because the occurrence of cracks and the like due to the shape of the particles can be suppressed. Further, the particles may be coated with a silica coupling agent or the like. This is because the adhesion between the inorganic particles and the epoxy resin is improved.
  • a roughened surface is formed on at least a part of the surface of the conductor layer forming the through hole. This is because the adhesion between the conductor layer and the resin filler layer is further enhanced, and expansion and shrinkage when subjected to a heat history can be suppressed, and peeling or the like between the two layers is less likely to occur.
  • the average roughness of the roughened surface is desirably 0.05 to 5 mm. If the average roughness is less than 0.05 m, the surface of the conductive circuit will be roughened. This is because little effect can be obtained. On the other hand, if the distance exceeds 5 m, signal delay and signal error may occur due to the skin effect during signal transmission.
  • the resin filler may contain other thermosetting resins, thermoplastic resins, photosensitive resins, composites thereof, and the like.
  • the curable resin examples include a polyimide resin and a phenol resin.
  • the thermoplastic resin examples include fluorine such as polytetrafluoroethylene (PTFE), 4-fluoroethylene ethylene hexafluoropropylene copolymer (FEP), and tetrafluorinated ethylene-fluorocarbon copolymer (PFA).
  • PTFE polytetrafluoroethylene
  • FEP 4-fluoroethylene ethylene hexafluoropropylene copolymer
  • PFA tetrafluorinated ethylene-fluorocarbon copolymer
  • polyethylene terephthalate PET
  • polysulfone PSF
  • polyphenylene sulfide PPS
  • thermoplastic polyphenylene ether PPE
  • polyether sulfone PES
  • polyesterimide PEI
  • Polyphenylene sulfone PPES
  • polyethylene naphthalate PEN
  • polyether ether ketone PEEK :
  • polyolefin phenoxy resin, etc.
  • An acrylic resin may be used as a photosensitive resin by adding a (meth) acrylic acid having a group.
  • these resins may be used alone or in combination of two or more. Instead of the epoxy resin, these aspects and composites thereof (meaning a composite of a thermosetting resin and a thermoplastic composite or a photosensitive composite and a thermoplastic composite) may be used.
  • resin particles, metal particles, and the like may be mixed.
  • the resin particles include spherical particles of a resin such as a thermosetting resin and a thermoplastic resin.
  • metal particles include conductive particles such as gold, silver, and copper. These may be used alone or in combination of two or more. Further, they may be used instead of the inorganic particles.
  • Tree fillers include NMP (normal methylpyrrolidone), DMDG (diethylene glycol dimethyl ether), glycerin, cyclohexanol, cyclohexanone, methylcellosolve, methylcellosolve acetate, methanol, ethanol, Solvents such as butanol and propanol may be contained (solvent impregnated type), but those containing no solvent (solventless type) are more desirable.
  • solvent-free type is preferable is that bubbles hardly remain in through holes and the like after curing. The remaining bubbles reduce reliability and connectivity.
  • a palladium catalyst is applied to the surface of the interlayer resin insulation layer 50 to form an electroless copper plating film 56 in an electroless plating aqueous solution (FIG. 4 (A)).
  • the electroless copper plating film is formed here, it is also possible to form a copper or nickel film using a spatter. In some cases, electrolytic plating can be performed directly.
  • a roughened layer (Cu-Ni-P) 59 is formed by electroless plating on the cover 58 of the opening of the via hole 46 and the through hole 36 (Fig. 4 (C) ).
  • a roughened layer can be formed by etching or oxidation.
  • solder resist and a solder bump are formed.
  • the raw material composition of the solder resist is as follows.
  • solder resist layer Various resins can be used for the solder resist layer, for example, bisphenol A type epoxy resin, acrylate of bisphenol A type epoxy resin, nopolak type epoxy resin, novolak type epoxy resin Hardening agent Resin hardened with a dimidazole curing agent or the like can be used.
  • the solder bump is formed of ⁇ novolak epoxy resin or nopolak epoxy resin acrylate '' and contains ⁇ imidazole curing agent '' as a curing agent. .
  • solder resist composition 70 ⁇ is applied to both sides of the multilayer printed wiring board obtained in (17) in a thickness of 40 im (FIG. 5 (A)).
  • the intermediate layer is made of nickel and the noble metal layer is made of gold.
  • nickel it may be made of palladium, tin, titanium, etc., and other than gold, there are silver, platinum, etc. .
  • two or more noble metal layers may be formed. Dry treatment, plasma, UV, or corona treatment may be performed as the surface treatment. Thereby, The filling property of the underfill for IC chips is improved.
  • solder body 76 is formed, and a conductive connection pin 78 is attached to the via hole 66 on the lower surface via a solder 77 (see FIG. 6). It is also possible to form BGA instead of the conductive connection pins.
  • solder As the solder, SnZPb, Sn / Sb, Sn / Ag, Sn / Sb / Pb, Sn / Agu and the like can be used.
  • the melting point of the solder is preferably 180 to 280. This is because, if the thickness is within the range, the pin strength of the conductive connection pin is 2.0 Kg pin or more. Below this range, the pin strength will decrease, and above this range the solder resist layer may dissolve. Especially desirable is 200-260.
  • the melting point of the solder on the conductive adhesive pin side should be higher than the melting point of the solder on the solder bump side. This is because when the IC chip is flip-chip mounted, the conductive connection pins do not tilt or fall off during reflow.
  • An example of this combination is to use SnZPb on the solder bump side and SnZSb on the conductive connection pin side.
  • FIG. 7 shows the evaluation results of the multilayer printed wiring board of the first embodiment and the multilayer printed wiring board of Comparative Example 1.
  • Comparative Example 1 the surface of the lower via hole was tightly filled with plating. Uneven pits were formed, and the connectivity with the upper via hole was reduced. As a result, there were cases where portions of the via holes were not electrically connected.
  • Comparative Example 2 although having the same configuration as the multilayer printed wiring board of the first embodiment shown in FIG. 6, the resin filler used in the embodiment was used for filling the through holes, and silver was used for the via holes.
  • a multi-layer printed wiring board was obtained by filling a metal paste mainly containing the paste.
  • the thermal expansion coefficient of the via hole 66 filled with the metal paste and the through hole 26 filled with the resin filler are greatly different, the lower interlayer resin insulating layer 50 As a result, the force transmitted from the lateral direction was different, and the interlayer resin insulating layer 50 was swollen or peeled off from the core substrate 30.
  • peeling did not occur in the lower interlayer resin insulating layer 50.
  • the amount of silica was set to 271 parts by weight.
  • the mixing ratio of the inorganic particles in the resin filler was 71.5% by weight.
  • Embodiment 2 Approximately the same as Embodiment 1, except that the blending amount of silica was 5.7 parts by weight. The mixing ratio of the inorganic particles in the resin filler was 5.0% by weight.
  • the printed wiring board 110 includes a core board 130 and build-up wiring layers 180A and 180B. Build up. @ The self-line layers 180A and 180B are composed of the interlayer resin layers 150 and 160. Via holes 146 and conductive circuits 145 are formed in the interlayer resin
  • A. Interlayer shelf resin film for insulating layer used in the method of manufacturing a printed wiring board of the second embodiment will be described.
  • B. Resin filler will be the resin filler used in the first embodiment. The description is omitted because it is the same as the raw material composition.
  • Bisphenol A type epoxy resin (Epoxy equivalent: 469, Yuka Shell Epoxy Co., Ltd. Epicoat 1001) 30 parts by weight, cresol nopolak type epoxy resin (Epoxy equivalent: 215, Dainippon Ink & Chemicals, Inc. Epicon N-673) 40 weight 30 parts by weight of phenol nopolak resin containing a triazine structure (phenolic hydroxyl equivalent: 120, phenolite KA-7052 manufactured by Dainippon Ink and Chemicals, Inc.) 20 parts by weight of ethyl diglycol acetate, 20 parts by weight of solvent naphtha The mixture is heated and dissolved while stirring, and there is 15 parts by weight of epoxidized polybutadiene rubber (Denalex R-45EPT, manufactured by Nagase Kasei Kogyo Co., Ltd.) and 2-phenyl-1,4,5-bis (hydroxymethyl) imidazole ground product 1.
  • cresol nopolak type epoxy resin (Epoxy equivalent: 215, Dainippon
  • an epoxy resin composition I do 5 parts by weight, 2 parts by weight of finely pulverized silica, and 0.5 part by weight of a silicon-based defoamer were added to prepare an epoxy resin composition I do.
  • the resulting epoxy resin composition was applied on a 38-m-thick PET film using a mouth-to-mouth filter so that the thickness after drying was 50 m, and then at 80 to 120 ° C for 10 minutes. By drying, a resin film for an interlayer resin insulating layer is produced. Subsequently, a method of manufacturing the printed wiring board described above with reference to FIG. 13 will be described with reference to FIGS.
  • (1) Starting material is a copper-clad laminate 13 OA in which a copper foil 132 of 18 111 is laminated on both sides of a substrate 130 made of 0.8 mm thick glass epoxy resin or BT (bismaleimide triazine) resin.
  • a copper foil 132 of 18 111 is laminated on both sides of a substrate 130 made of 0.8 mm thick glass epoxy resin or BT (bismaleimide triazine) resin.
  • the copper-clad laminate 13OA is drilled, subjected to an electroless plating treatment, and etched in a pattern to form a lower conductor circuit 134 and a through hole 136 on both surfaces of the substrate 130 (see FIG. (See Fig. 8 (B)).
  • Roughening treatments include soft etching and the formation of a needle-shaped alloy plating of copper-nickel-phosphorous (product name: Eiyu Light Plate, manufactured by Ebara Uji Light Co., Ltd.).
  • the surface may be roughened by a method such as surface roughening with a liquid.
  • a layer of resin filler 154 is formed using a squeegee in a portion where the lower-layer conductor circuit 134 is not formed, and dried at 100 ° C. for 20 minutes (see FIG. 9 (B)). ).
  • the resin filler 154 it is desirable to use any one selected from a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler, and a mixture of an epoxy resin and an inorganic fiber.
  • the resin filler of the first embodiment may be used.
  • One surface of the substrate 130 that has been subjected to the processing of (4) above is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku) to form the surface of the lower conductor circuit 134. Polished so that the resin filler 154 does not remain on the surface of the lands 1336a of the through holes 136, and then buffing is performed to remove the scratches caused by the belt sander polishing. Such a series of polishing is similarly performed on the other surface of the substrate 130 (see FIG. 9 (C)). Next, heat treatment is performed at 100 ° C. for 1 hour and at 150 ° C. for 1 hour to cure the resin filler 154.
  • the substrate 130 is rinsed with water, acid-degreased, and then soft-etched. Then, an etching solution is sprayed on both surfaces of the substrate 130 by spraying, so that the surface of the lower conductor circuit 134 and the through-holes are formed.
  • etching the land surface 13 36 a of 13 6 a roughened surface 13 4/3 is formed on the entire surface of the land 13 6 a of the through hole 13 36 and the lower conductor circuit 13 4 ( (See Fig. 9 (D)).
  • an etchant consisting of 10 parts by weight of an imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride (Mec etch pond, manufactured by MEC).
  • the formed roughened layer is preferably in the range of 0.1 to 5 m. Within this range, peeling of the conductor circuit and the interlayer resin insulating layer hardly occurs.
  • a resin film for the interlayer resin slightly larger than the substrate 130 prepared in A is placed on the substrate 130, the pressure is 4 kgf / cm2, the temperature is 8 o, and the crimping time is 10 seconds.
  • the interlayer resin insulating layer 150 is further formed by applying the following method using a vacuum laminating apparatus (see FIG. 10 (A)).
  • the resin film for the interlayer insulating layer is fully press-bonded on the substrate under the conditions of a vacuum of 0.5 To rr, a pressure of 4 kg fZcm2, a temperature of 80, and a pressure bonding time of 60 seconds, and then at 170 ° C for 30 minutes. Heat cured.
  • the substrate 130 having the via hole opening 152 formed therein is immersed in a solution of 80 containing 60 g Zl of permanganic acid for 10 minutes to dissolve and remove particles existing on the surface of the interlayer resin insulating layer 150. Then, a roughened surface 150 ⁇ is formed on the surface of the interlayer resin total layer 150 including the inner wall of the via hole opening 152 (see FIG. 10 (C)).
  • the roughened surface of the interlayer resin edge layer is formed in a range of 0.5 to 5 zm. Within this range, adhesion is ensured, and the conductor layer in a later process can be removed.
  • the substrate 130 that has been subjected to the above processing is immersed in a neutralizing solution (manufactured by Shipley) and then washed with water. Further, the substrate 13 subjected to a surface roughening treatment (roughening depth 3 ⁇ m)
  • catalyst nuclei are attached to the surface of interlayer resin insulating layer 150 and the inner wall surface of via hole opening 152.
  • the substrate 130 is immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film having a thickness of 0.5 to 5.0 Form 156 (see Fig. 10 (D)).
  • the electroless plating film 156 under the plating resist 155 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide. Then, a conductor circuit (including a via hole 146) 145 having a thickness of 18 zm, which is composed of the electroless copper plating film 156 and the electrolytic copper plating film 157, is formed (see FIG. 11 (B)).
  • solder resist composition adjusted in the same manner as in the first embodiment is obtained.
  • the solder resist composition is applied to both sides of the substrate 130 at a thickness of 20 / m and dried, and then a photomask is brought into close contact with the solder resist layer 170 and exposed to ultraviolet light.
  • a photomask is brought into close contact with the solder resist layer 170 and exposed to ultraviolet light.
  • DMTG solution to form openings 171U, 17ID with a diameter of 200; m.
  • a heat treatment is performed to cure the solder resist layer 170 to form a solder resist layer 170 having openings 171U and 171D and a thickness of 20 m (see FIG. 12 (A)).
  • a commercially available solder resist composition can also be used.
  • the substrate 130 on which the solder-resist layer 170 is formed is immersed in the same electroless nickel plating solution as in the first embodiment, and then immersed in an electroless plating solution to form an opening 171U. Then, a nickel plating layer 172 and a plating layer 174 are formed on the 17 ID (see FIG. 12 (B)).
  • solder paste containing tin-lead is printed on the opening 171U of the solder resist layer 170 of the substrate 130. Further, a solder paste is printed as the conductive adhesive 197 in the opening 171D on the other surface.
  • the conductive connection pin 178 is attached to and supported by an appropriate pin holding device, and the fixing portion 198 of the conductive connection pin 178 is brought into contact with the conductive adhesive 197 in the opening 171D. Then, reflow is performed to fix the conductive connection pins 178 to the conductive adhesive 197.
  • the conductive connection pin 178 may be attached by inserting a conductive adhesive 197 formed in a pole shape or the like into the opening 171D, or by bonding the conductive adhesive 197 to the fixing portion 198.
  • the conductive connection pins 178 may be attached and then reflowed.
  • the printed wiring board 110 having the solder bumps 176 and the conductive connection pins 178 can be obtained (see FIG. 13).
  • FIG. 120 As described above, the connection is established through the conductive connection pin 178 and the PGA method has been described.
  • the first modification of the second embodiment is almost the same as the second embodiment, except that the bumps 176 on the dough board side are configured by the BGA method.
  • a copper-clad laminate with 18 m copper foil 13 2 laminated on both sides of 30 3 Use OA as a starting material (see Fig. 14 (A)).
  • the copper laminated board 13 OA is drilled and then a plating resist is formed.
  • the board 130 is subjected to an electroless copper plating process to form a through hole 13 36.
  • the copper foil 1332 is etched in a pattern according to a conventional method to form the lower conductor circuit 134 on both sides of the substrate 130 (see FIG. 14 (B)).
  • etching solution a mixture of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride, and 78 parts by weight of ion-exchanged water is used.
  • Roughening is performed by methods such as soft etching, blackening (oxidation), reduction, and the formation of a needle-like alloy made of copper-nickel-phosphorus (interplate, trade name, manufactured by Ebara Uzilite). Processing may be performed.
  • the land 1336a of the through hole 1336 on which the roughened surface 1336 ⁇ is formed is polished by buffing to flatten the surface of the land 1336a (first (See Fig. 4 (D)).
  • a mask 13 9 having an opening 13 9 a corresponding to the through-hole 13 6 is placed on the substrate 13 0, and a resin filler 15 15 Apply 4 using a printing machine (see Fig. 15 (A)).
  • the run of the through hole 1336 is performed.
  • the surface of the 136D is polished and flattened. For this reason, when filling the resin filler into the through hole 1336, the resin filler 1554 extends along the roughened layer (anchor) formed on the land 1336a of the through hole 1336. You can prevent it from flowing. Therefore, the filler 154 in the through-hole can be formed smoothly, and the reliability of the wiring in the upper layer of the through-hole formed in a step described later can be improved.
  • a resin filler 154 also containing an epoxy resin as a main component is applied to both surfaces of the substrate 130, and then heated and dried. That is, in this step, the resin filler 154 is filled between the lower conductor circuits 134 (see FIG. 15 (B)).
  • the resin filler 154 it is preferable to use one selected from a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler, and a mixture of an epoxy resin and an inorganic fiber. .
  • the resin filler of the first embodiment may be used.
  • One surface of the substrate 130 that has been subjected to the treatment of the above (4) is subjected to belt sander polishing using belt polishing paper (manufactured by Sankyo Rigaku Gakusha Co., Ltd.), so that the surface Polishing is performed so that the resin filler material 154 does not remain on the surface of the land 1336a of one hole 1336, and then buffing is performed to remove the scratches caused by the belt sander polishing. Such a series of polishing is similarly performed on the other surface of the substrate 130. Then, the filled resin filler 154 is cured by heating (see FIG. 15 (C)).
  • thermosetting gadget type sword-type refin-based resin sheet was heated to a temperature of 50 to 150 while applying pressure 5 Vacuum compression lamination was performed at kg and cm 2 to provide an interlayer resin insulation layer 150 made of a cycloolefin resin (see FIG. 16 (A)).
  • the degree of vacuum during vacuum compression was 1 OmmHg.
  • the resin film of the embodiment may be used.
  • a 1.2 mm thick through hole 15a is formed on the interlayer resin insulation layer 150.
  • a wavelength of 10.4111 02 gas laser, beam diameter 5 mm, top hat mode, pulse width 50 seconds, mask hole diameter 0.5 mm, 3 shot conditions
  • a via hole opening 152 having a diameter of 80 m is provided in the interlayer resin insulating layer 150 (see FIG. 16 (B)), followed by desmearing using oxygen plasma.
  • solder resist composition is applied to both sides of the substrate 130 to a thickness of 20 m, dried, and then a photomask is applied to the solder resist layer 17.
  • the substrate is exposed to ultraviolet light while being in close contact with the substrate and developed with a DMTG solution to form an opening 171 having a diameter of 200 m.
  • a heat treatment is performed to cure the solder resist layer 170 to form a solder resist layer 170 having an opening 171 and a thickness of 20 m (see FIG. 18 (A)).
  • the substrate 130 on which the solder resist layer 170 is formed is immersed in an electroless nickel plating solution to form a nickel plating layer 172 having a thickness of 5 m in the opening 171. Further, the substrate 130 is immersed in an electroless plating solution to form a gold plating layer 174 having a thickness of 0.03 m on the nickel plating layer 172 (see FIG. 18 (B)).
  • solder paste is printed in the openings 171 of the solder resist layer 170 and reflowed at 200 ° C. to form solder bumps 1 to 6, thereby manufacturing the printed wiring board 120 having the solder bumps 176. (See Figure 19).
  • the printed wiring board according to the second modified example is the same as the first printed wiring board described above with reference to FIGS. This is almost the same as the embodiment.
  • a roughened layer (an alloy made of Cu—Ni—P) 47 is provided in the via hole 46 and the through hole 36.
  • the land 36a of the through hole 36 in which the roughened layer 47 is formed is buff-polished and smoothed (FIG. 20 (B). After that).
  • the resin filler 54 is filled in the mask 36 and the via hole 46 via a mask and dried (FIG. 20 (C)). This prevents the resin filler 54 from flowing out along the roughened layer 47.
  • the printed wiring board of Comparative Example 5 is basically the same as the printed wiring board of the second embodiment, except that the land surface of the through hole on which the roughened layer is formed is not polished and flattened. One hole is filled with resin filler. Other conditions are the same.
  • the printed wiring board of Comparative Example 6 is basically the same as the printed wiring board of the first modified example of the second embodiment, except that the land surface of the through hole on which the roughened layer is formed is polished and flattened.
  • the through hole is filled with resin filler without any problems. Other conditions are the same.
  • the printed wiring board of Comparative Example 7 is basically the same as the printed wiring board of the second modified example of the second embodiment, except that the land surface of the through hole on which the roughened layer is formed is polished and flattened.
  • the through hole is filled with resin filler without any problems. Other conditions are the same.

Description

明 細 書 多層プリント配線板及び多層プリン卜配線板の製造方法 技術分野
本発明は、 層間樹脂絶縁層と導体層とが交互に積層され、 各導体層間がバイァ ホールにて接続されたビルドアップ層が、 コア基板の両面に形成されてなる多層 プリント配線板に関し、 特に、 I Cチップを載置するパッケージ基板として用い ることのできる多層プリン卜配線板及び多層プリン卜配線板の製造方法に関する ものである。 背景技術
従来、 ビルドアップ多層プリント配線板は、 例えば、 特開平 9 _ 1 3 0 0 5 0 号に開示される方法にて製造されている。
プリント配線板の導体回路の表面に無電解めつきやエッチングにより、 粗ィ匕層 を形成させる。 その後、 ロールーコ一夕一や印刷により層間絶縁樹脂を塗布、 露 光、 現像して、 層間導通のためのバイァホール開口部を形成させて、 UV硬化、 本硬化を経て層間樹脂絶縁層を形成する。 さらにその層間樹脂絶縁層に、 酸や酸 化剤などにより粗化処理を施した粗ィ匕面にパラジウムなどの触媒を付ける。 そし て、 薄い無電解めつき膜を形成し、 そのめつき膜上にドライフィルムにてパ夕一 ンを形成し、 電解めつきで厚付けしたのち、 アルカリでドライフィルムを剥離除 去し、 エッチングして導体回路を作り出させる。 これを繰り返すことにより、 ビ ルドアツプ多層プリント配線板が得られる。
現在、 I Cチップの高周波数化に伴い、 多層プリント配線板にも伝送速度の高 速化が要求されている。 かかる要求に対応するため、 本出願人は、 特願平 1 0— 3 3 4 4 9 9号を提案している。 この構成では、 第 2 2図に示すように、 スルー ホール 3 3 6の直上に、 下層層間樹脂絶縁層 3 5 0のバイァホール 3 4 6と、 上 層層間樹脂,層 3 6 0のバイァホール 3 6 6とを配設し、 配線を直線化するこ とで配線長さを短縮させ、 信号の伝送速度を高めている。 しかしながら、 上記構成において、 下層層間樹脂絶縁層 3 5 0のバイァホール 3 4 6と、 上層層間樹脂絶椽層 3 6 0のバイァホール 3 6 6とがヒートサイクル 条件下において、 剥離が起きることが判明した。 この原因を本発明者が研究した ところ、 上層のバイァホール 3 6 6が、 下層のバイァホール 3 4 6の表面形状に 影響を受け、 接続性が低下していることが分かった。 更に、 層間樹脂絶縁層 3 5 0 , 3 6 0は、 ガラスクロス等の芯材で補強されていないため、 芯材を備えるコ ァ基板よりもヒートサイクルで剥離し易いことが推測される。
本発明は、 上述した課題を解決するためになされたものであり、 その目的とす るところは、 内部の配線長を短縮できると共に、 接続信頼性に優れる多層プリン ト配線板及び多層プリント配線板の製造方法を提供することにある。
本発明の目的とするところは、 廉価に多層プリント配線板を製造できる造方法 を提供することにある。
一方、 ビルドアップ多層プリント配線板において、 信頼性を高めるためにスル 一ホール内に樹脂を充填することが行われている。 樹脂を充填する際には、 スル 一ホールの表面には、 密着性を高めるために黒ィ匕—還元処理などを施して、 粗化 層が設けられている。 また、 多層プリント配線板の高密度化によるスルーホール の微細化に伴い、 スルーホールに充填する樹脂充填材は低粘度のものが用いられ ている。
スルーホールに粗化層を形成して、 樹脂充填材を充填させる従来例として、 特 開平 9 _ 1 8 1 4 1 5号には、 スルーホールに酸化銅層を形成した後、 樹脂充填 材を充填させてから層間絶縁層を形成させることが記載されている。 また、 特開 平 9— 2 6 0 8 4 9号には、 スルーホールにエッチングによって粗化層を形成し た後、 樹脂充填材を充填させてから層間絶縁層を形成させることが記載されてい る。
しかしながら、 低粘度の樹脂充填材を用いると、 スル一ホール内の樹脂充填材 に窪みができ、 上層に配線を形成する際に断線等を生ぜしめた。 この原因を本発 明者が研究したところ、 棚旨充填材を構成するフイラ一と翻旨の内、 樹脂分がス ルーホールのランドに形成された粗ィヒ層 (微小アンカ一) に沿って流れ出すため であることが判明した。 その結果、 スルーホール内の充填材に凹みが発生して、 コア基板を平滑にすることができなくなつていた。 そのため、 コア基板の上に層 間樹脂絶縁層および 線を形成して多層プリント配線板を製造した際に、 断線が 生じ易く、 不良品発生率が高くなることが明らかになった。
本発明は、 上述した課題を解決するためになされたものであり、 その目的は配 線の信頼性を高めた多層プリント配線板の製造方法を提供することにある。 一方、 コア基板には、 心材となる樹脂基板の層間樹脂絶縁層の樹脂フィルムを 貼り付けたものを用いられている。 それを貫通させるスルーホールが形成したも のに、 樹脂充填剤が充填されている。 さらに、 層間樹脂隱層を形成して、 バイ ァホールを施している。 しかしながら、 前記の樹脂充填剤には、 レべっかの不具 合が生じた。
まず、 1つ目は、 充填材を充填したプリント配線板をヒートサイクルなどの信 頼性試験を行なうと、 樹脂基板と樹脂フィルムの境目付近で、 導体部分にクラッ クが生じることがあった。 2つ目は、 充填材を充填した後、 平坦化させるために 行なう研磨工程において、 層間樹脂絶縁層である樹脂フィルムに亀裂、 クラック が生じてしまった。 3つめは、 スルーホールの直上に蓋めつきを形成させると、 めっき膜が反応停止してしまうことがあり、直上にバイァホールを形成させても、 電気的接続が取れないことを引き起こしてしまった。
以上の 3つの不具合によって、 信頼性や電気的接続を低下したプリント配線板 になってしまった。
本願発明は、 それらを解決できるプリント配線板およびその製造方法を提案す ることにある。 発明の開示
上記した目的を達成するため、 請求項 1の多層プリン卜配線板では、 層間樹脂絶縁層と導体層とが交互に積層され 各導体層間がバイァホールにて 接続されたビルドアップ層が、 コア基板の両面に形成されてなる多層プリント配 線板において、
前記コア基板及び該コア基板の両面に形成された層間樹脂絶縁層を貫通するよ うにスルーホールを形成し、 前記スルーホールの直上に外部接続端子へ接続されるバイァホールを形成した ことを技術的特徵とする。
請求項 2は、 請求項 1において、 前記スルーホールが、 内部に充填剤が充填さ れ、 該充填剤のスルーホールからの露出面を覆う導体層が形成され、
前記スルーホールの直上のバイァホールが、 当該スルーホールの前記導体層上 に形成されていることを技術的特徴とする。
請求項 3は、 少なくとも以下 (a) 〜 (d) の工程を備えることを特徴とする 多層プリント配線板の製造方法:
( a) コア基板の両面に下層層間樹脂絶縁層を形成する工程、
( b) 前記コア基板及び前記下層層間樹脂絶縁層を貫通するスルーホールを形成 する工程、
( c ) 前記下層層間樹脂絶縁層の上に上層層間棚旨絶縁層を形成する工程、
(d) 前記上層層間樹脂絶縁層にバイァホールを形成する工程であって、 前記ス ルーホールの一部の直上に外部接続端子へ接続されるバイァホールを形成するェ 程。
請求項 4は、 少なくとも以下 (a) 〜 (g) の工程を備えることを特徴とする 多層プリント配線板の製造方法:
( a) コア基板の両面に下層層間樹脂絶縁層を形成する工程、
(b) 前記コア基板及び前記下層層間樹脂絶縁層を貫通するスルーホールを形成 する工程、
( c ) 前記スルーホールに充填剤を充填する工程、
( d) 前記スルーホールから溢れた充填剤を研磨して平坦にする工程、
( e )前記充填剤の前記スルーホールからの露出面を覆う導体層を形成する工程、
( f ) 前記下層層間樹脂絶縁層の上に上層層間樹脂絶縁層を形成する工程、 ( g) 前記上層層間棚旨絶縁層にバイァホールを形成する工程であって、 前記ス ルーホールの一部の直上に外部接続端子へ接続されるバイァホールを形成するェ 程。
請求項 1の多層プリント配線板及び請求項 3の多層プリント配線板の製造方法 では、 コア基板及び該コア基板の両面に形成された層間樹脂謹層を貫通するよ うにスルーホールを形成し、 スルーホールの直上に外部接続端子へ接続されるバ ィァホールを形成してある。 このため、 スルーホールとバイァホールとが直線状 になって配線長さが短縮し、 信号の伝送速度を高めることが可能になる。 また、 スルーホールと外部接続端子へ接続されるバイァホールとを直接接続してあるた め、 接続信頼性に優れる。
請求項 2の多層プリント配線板及び請求項 4の多層プリント配線板の製造方法 では、 コア基板及び該コア基板の両面に形成された層間樹脂絶縁層を貫通するよ うにスルーホールを形成し、スルーホールの直上にバイァホールを形成してある。 このため、 スルーホールとバイァホールとが直線状になって配線長さが短縮し、 信号の伝送速度を高めることが可能になる。 また、 スルーホールと外部接続端子 へ接続されるバイァホールとを直接接続してあり、 且つ、 研磨により平坦にされ たスルーホール内の充填剤を覆う導体層上に当該バイァホールが形成されている ため、 接続信頼性に優れる。
請求項 5は、 コア基板の両面に層間纖層を形成し、 該基板を貫通するスルー ホールが施されて、 樹脂充填材が充填されて、 さらに層間糸椽層と導体回路が積 層されている多層プリント配線板において、
前記樹脂充填材には、 エポキシ樹脂、 硬化剤、 無機粒子が 1 0〜5 0 %配合さ れていることを技術的特徴とする。
請求項 6は、 コア基板の両面に層間絶縁層を形成し、 該基板を貫通するスルー ホールが施されて、 樹脂充填材が充填されて、 蓋めつきが施されて、 さらに層間 絶縁層と導体回路が積層されている多層プリント配線板において、
前記樹脂充填材には、 エポキシ樹脂、 硬化剤、 無機粒子が 1 0〜5 0 %配合さ れていることを技術的特徴とする。
請求項 7は、請求項 5又は 6において、前記無機粒子は、アルミニウム化合物、 カルシウム化合物、 カリウム化合物、 マグネシウム化合物、 ゲイ素化合物のいず れか 1種類以上が配合されていることを技術的特徴とする。
まず、 1つ目は、 無理粒子の配合量を適切にすることによって、 樹脂充填剤の 熱膨脹率とコア基板を形成している樹脂基板と層間樹脂絶縁層の樹脂フィルムの 熱膨脹率が整合されるので、 ヒートサイクル条件下においても熱収縮による応力 を発生することがない。 そのために、 クラックを発生させない。 また、 樹脂フィ ルムには、 粗化処理によって粗面を形成させる可溶性の粒子が含浸されている。 そのために、 無機粒子の配合量が 5 0 %を越えると、 整合が取れなくなってしま うことも分かった。
2つ目は、充填材を充填した後、平坦化させるために行なう研磨工程において、 容易に研磨を行なえることも分かった。 無機粒子の配合量が 5 0 %を越えると研 磨紙による機械研磨でしか、 平坦ィ匕できないことが分かった。 そもそもコア基板 の表層の樹脂フィルムには、 ガラスエポキシなどの補強材が含浸されておらず、 樹脂基板と比べると強度的に劣ってしまう。そのため、研磨紙による機械研磨(例 えば、 ベルトサンダーによる研磨などを指す) では、 樹脂フィルムが耐えること ができない。そのため、樹脂フィルムに亀裂、クラックが生じてしまった。また、 樹脂フィルムを傷つけてしまうので、可溶性の粒子も脱落してしまう。そのため、 粗化面形成しても所望のものが施せないこともあった。 よって、 研磨処理を行な つてもパフ等の研磨材入りの不織布でコア基板の表層をなぞるだけで、 樹脂充填 剤を除去して平坦化される。
3つめは、 スルーホールの直上に蓋めつきを形成させる際、 無機粒子力 を越えると触媒の付与量が低下してしまうことやめつき膜が反応停止してしまう ことも分かった。 無機粒子とは、 触媒とは配位結合されない。 そのために付与量 が低下してしまう。また、めっき膜の形成においても、無機粒子が過剰にあると、 めっき液が接触されないという傾向があるため、 めっき膜の反応停止を引き起こ してしまう。
1 0 %未満では、熱膨脹率の整合をする効果がなくなってしまい、樹脂充填剤の 充填の際、 スルーホール内に留まらないので、 反対面から流失してしまう。 より望ましい範囲は、 無機粒子の配合比を 2 0〜4 0 %にすることがよい。 そ れによって、 粒子が凝集した場合でも、 上記の不具合が回避されるからである。 請求項 8は、 請求項 5又は 6において、 前記無機粒子は、 円形、 楕円形、 破砕 形、 多角形のいずれかであることを技術的特徴とする。
望ましいのは、 粒子の角面が形成されていない円形、 楕円形などである。 その 粒子を起点とするクラックなどを引き起こさないからである。 また、 無機粒子の 粒径は、 0. 0 1〜5 mの範囲で用いることがよい。 0. 0 1 m未満では、 粒子を充填する相殺されてしまう。 5 mを超えると、 樹脂内での配合比を調整 することが困難になることがある。
請求項 9は、 請求項 5又は 6において、 前記スルーホールの導体層には粗ィ匕層 が施されていることを技術的特徴とする。
スルーホールの導体層には粗化層が施されているのが望ましい。それによつて、 樹脂充填剤の膨張収縮を防止しることができ、 スルーホール上層の形成される層 間! &禄層および蓋めつきを押し上げることがなくなる。 粗化層として形成される のは、 酸化還元処理、 黒化処理、 めっきによる粗化層の形成、 エッチングによる 粗ィ匕層の形成させるものがある。
請求項 1 0は、 少なくとも以下の (a) 〜 (e ) を経て、 層間絶縁層を形成さ せる多層プリント配線板の製造方法。
( a) 表裏を貫通するスルーホール形成工程一
(b) エポキシ樹脂、 無機粒子が 1 0〜 5 0 %配合されている樹脂充填剤の充填 工程一
( c ) 乾燥工程、 研磨工程一
( d) 硬化工程—
( e ) 蓋めつき工程一
請求項 1 1は、 請求項 1 0において、 研磨工程には、 パフェ程を少なくとも 1 回もしくは複数回行なうことを技術的特徴とする。
請求項 1 2は、 請求項 1 0又は 1 1において、 前記 (a) 工程において、 粗化 層を形成する工程を行なうことを技術的特徴とする。
上記した目的を達成するため、 請求項 1 3は、 層間棚旨 禄層と導体層とが交 互に積層され、 各導体層間がバイァホールにて接続されたビルドアップ層が、 コ ァ基板の両面に形成されてなる多層プリント配線板において、
前記コア基板及び該コア基板の両面に形成された下層層間翻旨絶縁層を貫通す るように樹脂充填材を充填してなるスルーホールを形成し、
前記下層層間樹脂絶縁層に前記樹脂充填材を充填してなるバイァホールを形成 したことを技術的特徴とする。 請求項 1 3の多層プリント配線板では、 スルーホールとバイァホールとが同一 の樹脂充填材が充填されてなるので、 麵に構成でき、 また、 スルーホール内と バイァホール内との強度を均一に保ち得るため、 多層プリント配線板の信頼性を 高めることができる。
樹脂は、 エポキシ樹脂、 フエノール樹脂、 フッ素樹脂、 卜リアジン樹脂、 ポリ ォレフィン樹脂、 ポリフエ二レンエーテル樹脂などを意味する熱硬ィ匕性樹脂、 熱 可塑性樹脂あるいは、 それらの複合体でもよく、 樹脂内にシリカ、 アルミナなど の無機フィラーなどを含有させて熱膨張率などを整えたものでもよい。 また、 導 電性樹脂、金、銀などの金属フィラーを主とするペーストを用いてもよい。更に、 上記のものの各の複合体であってもよい。
請求項 1 4は、 請求項 1 3において、 前記下層層間樹脂絶縁層のバイァホール に充填された樹脂充填剤の露出面を覆う導体層を形成し、
該導体層を介してバイァホールの直上にバイァホールを形成したことを技術的 特徴とする。
請求項 1 4では、 下層層間樹脂絶縁層のバイァホールに充填された充填剤の露 出面を覆う導体層を形成し、 該導体層を介してバイァホールの直上にバイァホー ルを形成してある。 このため、 該下層のバイァホールを平坦に形成でき、 当該バ ィァホールの上に形成されるバイァホールとの密着性を高め、 多層プリント配線 板の信頼性を高めることができる。
請求項 1 5は、 少なくとも以下 (a) 〜 (g) の工程を備えることを特徴とす る多層プリント配線板の製造方法にある:
( a ) コァ基板の両面に下層層間樹脂絶縁層を形成する工程、
( b) 前記コア基板及び前記下層層間樹脂総層にスルーホールとなる貫通孔を 形成する工程、
( c ) 前記下層層間樹脂絶縁層にバイァホールとなる開口を形成する工程、
(d) 前記貫通孔及び前記開口に導電膜を形成し、 スルーホール及びバイァホ一 ルとする工程、
( e ) 前記スルーホール及びバイァホール内に樹脂充填材を充填する工程、
( f ) 前記スルーホール及びバイァホールから溢れた樹脂充填剤を研磨して平坦 にする工程、
( g ) 前記樹脂充填剤の前記スルーホール及びバイァホールからの露出面を覆う 導体層を形成する工程。
請求項 1 6は、 少なくとも以下 (a) 〜 (i ) の工程を備えることを特徴とす る多層プリント配線板の製造方法にある:
( a ) コァ基板の両面に下層層間樹脂絶縁層を形成する工程、
( b) 前記コア基板及び前記下層層間樹脂絶縁層にスルーホールとなる貫通孔を 形成する工程、
( c ) 前記下層層間樹脂絶縁層にバイァホールとなる開口を形成する工程、 (d) 前記貫通孔及び前記開口に導電膜を形成し、 スルーホール及びバイァホー ルとする工程、
( e ) 前記スルーホール及びバイァホール内に樹脂充填材を充填する工程、
( f ) 前記スリレーホール及びバイァホールから溢れた樹脂充填剤を研磨して平坦 にする工程、
( g) 前記樹脂充填剤の前記スルーホール及びバイァホールからの露出面を覆う 導体層を形成する工程。
(h) 前記下層層間樹脂絶縁層の上に上層層間樹脂絶縁層を形成する工程、
( i ) 前記上層層間樹脂総層にバイァホールを形成する工程であって、 前記バ ィァホールの一部の直上にバイァホールを形成する工程。
請求項 1 5及び請求項 1 6の多層プリント配線板の製造方法では、 スルーホー ルとバイァホールとが同一の棚旨充填材が充填され、 同時に研磨してなるので、 に構成でき、 また、 スルーホール内とバイァホール内との強度を均一に保ち 得るため、 多層プリント配線板の信頼性を高めることができる。 また、 研磨によ り平坦にされたバイァホール内の充填剤を覆う導体層上に上層のバイァホールが 形成されているため、 接続信頼性に優れる。
上記した目的を達成するため、 請求項 1 7は、 少なくとも以下 ( a) 〜 (e ) の工程を備えることを特徴とする多層プリント配線板の製造方法にある:
( a) コア基板の両面に下層層間棚旨絶縁層を形成する工程、
(b) 前記コア基板及び前記下層層間棚旨絶縁層にスルーホールとなる貫通孔を 形成する工程、
(c) 前記下層層間樹脂絶縁層にバイァホールとなる開口を形成する工程、
(d) 酸または酸ィ匕剤により前記貫通孔のデスミヤ処理を行うと共に、 下層層間 樹脂絶縁層表面の粗化処理を行う工程、
(e) 前記貫通孔及び前記開口に導電膜を形成し、 スルーホール及びバイァホー ルとする工程。
請求項 17の多層プリント配線板の製造方法では、 酸化剤により貫通孔のデス ミヤ処理と、 下層層間樹脂絶縁層表面の粗化処理を同時に行うため、 製造工程を 減らし、 多層プリント配線板を廉価に製造することができる。
請求項 18は、 請求項 17において、 前記コア基板がガラスエポキシ樹脂、 F R4, FR5, BTレジンのいずれかから成り、
前記下層層間觀旨纖層が、エポキシ樹脂、フエノール樹脂、ポリイミド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂の内の少なくとも 1を含 有してなり、
前記酸化剤が、 クロム酸、 又は、 過マンガン酸塩のいずれかを含むことを技術 的特徴とする。
請求項 18では、 コア基板がガラスエポキシ樹脂、 FR4, FR5, BTレジ ンのいずれかから成り、
下層層間樹脂絶禄層が、 エポキシ樹脂、 フエノール樹脂、 ポリイミド樹脂、 ポ リフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂の内の少なくとも 1を含有 し、
酸化剤が、 クロム酸、 過マンガン酸塩のいずれかを含む。 このため、 コア基板 に下層層間樹脂絶縁層を形成した貫通孔のデスミヤ処理と、 該下層層間樹脂絶縁 層の粗ィヒ処理とを同時に行うことが可能となる。
上記目的を達成するため、請求項 21の発明では、少なくとも以下(a)〜(d) の工程を備えることを技術的特徴とする多層プリント配線板の製造方法にある:
(a) コア基板に、 スルーホールを形成する工程;
(b) 前記スルーホールに、 粗化層を形成する工程;
( c ) 前記スルーホールのランドの表面を研磨して平坦にする工程。 ( d ) 前記スルーホール内に、 樹脂充填材を充填して樹脂層を形成する工程。 請求項 2 1では、 スルーホールに粗ィ匕層を形成した後に、 スルーホールのラン ドの表面を研磨して平坦にしている。 それにより、 樹脂充填材をスルーホールに 充填する際、樹脂充填材がスルーホールのランドに形成された粗ィ匕層(アンカー) に沿って流れ出すことを防ぐことができる。 よって、 スルーホール内の充填材を 平滑に形成でき、 スルーホールの上層に形成される配線の信頼性を高めることが できる。
請求項 2 2の発明では、 請求項 2 1において、 前記粗化層は、 酸化銅層である ことを技術的特徴とする。
請求項 2 3の発明では、 請求項 2 1において、 前記粗化層は、 エッチングによ り形成されていることを技術的特徴とする。
請求項 2 4の発明では、 請求項 2 1において、 前記粗化層は、 銅—ニッケル— リンからなる針状合金層であることを技術的特徴とする。
請求項 2 2、請求項 2 3,請求項 2 4では、スルーホールに形成する粗化層は、 黒ィ匕—還元処理による酸化銅層の形成、 銅—ニッケル—リンからなる針状合金層 の形成およびエッチング処理のいずれかの方法で形成することが望ましい。 それ により、 スルーホール内壁の導体回路と樹脂充填材の密着性を向上することが可 能となる。
請求項 2 5の発明では、 請求項 2 1において、 前記樹脂充填材は、 エポキシ樹 脂と有機フィラーの混合物、 エポキシ樹脂と無機フィラーの混合物、 およびェポ キシ樹脂と無機ファイバーの混合物のなかから選ばれるいずれか 1つであること を特徴とする。
請求項 2 5では、 樹脂充填材は、 エポキシ樹脂と有機フィラーの混合物、 ェポ キシ樹脂と無機フィラーの混合物、 およびエポキシ樹脂と無機ファイバーの混合 物のなかから選ばれるいずれか 1つを用いることが望ましい。 それにより、 コア 基板との熱膨張率との調整が計れる。 図面の簡単な説明
第 1図は、 本発明の第 1実施形態に係る多層プリント配線板の製造工程図であ る。
第 2図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 3図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 4図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 5図は、 第 1実施形態に係る多層プリント配線板の製造工程図である。 第 6図は、 第 1実施形態に係る多層プリント配線板の断面図である。
第 7図は、 第 1実施形態と比較例との評価結果を示す図表である。
第 8図は、 本発明の第 2実施形態に係るプリント配線板の製造工程図である。 第 9図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 1 0図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 1 1図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 1 2図は、 第 2実施形態に係るプリント配線板の製造工程図である。
第 1 3図は、 第 2実施形態に係るプリント配線板の断面図である。
第 1 4図は、 第 2実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 5図は、 第 2実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 6図は、 第 2実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 7図は、 第 2実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 8図は、 第 2実施形態の第 1改変例に係るプリント配線板の製造工程図で ある。
第 1 9図は、第 2実施形態の第 1改変例に係るプリント配線板の断面図である。 第 2 0図は、第 2実施形態の第 2改変例に係るプリント配線板の断面図である。 第 2 1図は、 本発明の実施形態と比較例との評価結果を示す図表である。 第 2 2図は、 先行技術に係る多層プリント配線板の断面図である。 発明を実施するための最良の形態 (第 1実施形態)
以下、 本発明の実施形態について図を参照して説明する。
先ず、 本発明の第 1実施形態に係る多層プリント配線板の構成について縦断面 を示す第 6図を参照して説明する。
該多層プリント配線板 1 0ではコア基板 3 0の表面及び裏面にビルドアッフ ¾己 線層 8 0 U、 8 0 Dが形成されている。該ビルドアツフ¾己線層 8 0 U、 8 0 Dは、 バイァホール 4 6の形成された下層層間樹脂 縁層 5 0と、 上層のバイァホール 6 6の形成された上層層間樹脂絶縁層 6 0と、 上層層間樹脂絶縁層 6 0上に形成 されたソルダーレジスト層 7 0力、ら成る。 該ソルダーレジスト 7 0の開口部 7 1 を介して、 上側のバイァホール 6 6には、 I Cチップ (図示せず) への接続用の 半田バンプ (外部接続端子) 7 6が形成され、 下側のバイァホール 6 6には、 ド 一夕ボード (図示せず) への接続用の導電性接続ピン (外部接続端子) 7 8が接 続されている。
第 1実施形態において、 該ビルドアッフ ¾己線層 8 0 U、 8 0 Dを接続するスル 一ホール 3 6は、 コァ基板 3 0及び下層層間樹脂絶縁層 5 0を貫通するように形 成されている。 該スルーホール 3 6には、 樹脂充填剤 5 4が充填され、 開口部に は蓋めつき 5 8が配設されている。 同様に、 下層層間樹脂絶縁層 5 0に形成され たバイァホール 4 6には、 樹脂充填剤 5 4が充填され、 開口部には蓋めつき 5 8 が配設されている。
第 1実施形態では、 コァ基板 3 0及び下層層間樹脂絶縁層 5 0を貫通するよう にスルーホール 3 6を形成し、 スルーホール 3 6の直上にバイァホール 6 6を形 成してある。 このため、 スルーホール 3 6とバイァホール 6 6とが直線状になつ て配線長さが短縮し、 信号の伝送速度を高めることが可能になる。 また、 スルー ホール 3 6と、 外部接続端子 (半田バンプ 7 6、 導電性接続ピン 7 8 ) へ接続さ れるバイァホール 6 6とを直接接続しているので、 接続信頼性に優れる。 特に、 第 1実施形態では、 後述するようにスルーホール 3 6に充填された充填剤 5 4を 研磨により平坦にしてから、 該充填剤 5 4を覆う蓋めつき (導体層) 5 8を配設 し、 この上にバイァホール 6 6が形成されているため、 スルーホール 3 6表面の 平滑性が高く、 当該スルーホール 3 6とバイァホール 6 6との接続信頼性に優れ る。
また、 第 1実施形態の多層プリント配線板では、 スルーホール 3 6と下層のバ ィァホール 4 6とに同一の充填樹脂 5 4が充填され、 該充填樹脂 5 4を同時に研 磨して平滑にしてあるので、 廉価に構成でき、 また、 スルーホール内とバイァホ ール内との強度を均一に保ち得るため、 多層プリント配線板の信頼性を高めるこ とができる。 また、 後述するようにバイァホール 4 6に充填された充填剤 5 4を 研磨により平坦にしてから、 該充填剤 5 4を覆う蓋めつき (導体層) 5 8を配設 し、 この上に上層バイァホール 6 6が形成されているため、 下層バイァホール 4 6表面の平滑性が高く、 当該下層バイァホール 4 6と上層バイァホール 6 6との 接続信頼性に優れる。
更に、 後述するように、 第 1実施形態の多層プリント配線板では、 製造工程に おいて、 スルーホール 3 6となる貫通孔 3 5のデスミヤ処理と、 下層層間樹脂絶 縁層表面 4 0の粗化処理を酸化剤により同時に行うため、 工程を減らし廉価に製 造することができる。
引き続き、 該多層プリント配線板 1 0の製造方法について第 1図〜第 5図を参 照にして説明する。
(1)厚さ 0. 8 mmのガラスエポキシ樹脂、 F R 4 , F R 5 , 又は B T (ビスマ レイミドトリアジン)榭脂からなる基板 3 0の両面に 18 /mの銅箔 3 2がラミネ 一卜されている銅張積層板 3 O Aを出発材料とした (第 1図 (A))。 まず、 この 銅張積層板をパターン状にエッチングすることにより、 基板の両面に内層銅パタ ーン 3 4を形成する (第 1図 (B) )。
(2) 内層銅パターン 3 4を形成した基板 3 0を水洗いした後、第二銅錯体と有機 酸とを含有するエッチング液を、 スプレーやバブリング等の酸素共存条件で作用 させて、 導体回路の銅導体を溶解させポイドを形成する処理により、 内層銅バタ —ン 3 4の表面に粗化層 3 8を設ける (第 1図 (C))。
それ以外にも、 酸化—還元処理や無電解めつきの合金によって粗化層を設けて もよい。 形成される粗化層は、 0. 1〜5 mの範囲にあるものが望ましい。 そ の範囲であれば、 導体回路と層間樹脂絶縁層の剥離が起きにくい。
第二銅錯体は、 ァゾール類の第二銅錯体がよい。 このァゾール類の第二銅錯体 は、 金属銅等を酸化する酸化剤として作用する。 ァゾール類としては、 ジァゾ一 ル、 トリァゾ一ル、 テトラゾールがよい。 中でも、 イミダゾール、 2—メチルイ ミダゾール、 2—ェチレイミダゾール、 2—ェチル— 4一メチルイミダゾ一ル、 2—フエ二ルイミダゾ一ル、 2—ゥンデシルイミダゾール等がよい。 ァゾール類 の第二銅錯体の添加量は、 1〜15重量%がよい。溶解性及び安定性に優れるから である。
また、 酸ィ匕銅を溶解させるために、 有機酸をァゾ一ル類の第二銅錯体に配合す る。 具体例としては、 ギ酸、 酢酸、 プロピオン酸、 酪酸、 吉草酸、 カブロン酸、 アクリル酸、 クロトン酸、 シユウ酸、 マロン酸、 コハク酸、 ダルタル酸、 マレイ ン酸、 安息香酸、 グリコール酸、 乳酸、 リンゴ酸、 スルファミン酸からなる群よ り選ばれる少なくとも 1種がよい。 有機酸の含有量は、 0.1 〜30重量%がよい。 酸化された銅の溶解性を維持し、 かつ溶解安定性を確保するためである。
発生した第一銅錯体は、 酸の作用で溶解し、 酸素と結合して第二銅錯体となつ て、 再び銅の酸化に寄与する。
また、 銅の溶解ゃァゾール類の酸化作用を補助するために、 ハロゲンイオン、 例えば、 フッ素イオン、 塩素イオン、 臭素イオン等をエッチング液に加えてもよ レ^ 本発明では、 塩酸、 塩化ナトリウム等を添加して、 ハロゲンイオンを供給す ることができる。ハロゲンイオン量は、 0.01〜20重量%がよい。 形成された粗化 面と層間樹脂絶縁層との密着性に優れるからである。
ァゾール類の第二銅錯体と有機酸 泌要に応じてハロゲンイオン) を、 水に溶 解してエッチング液を調整する。 また、 市販のエッチング液、 例えば、 メック社 製、 商品名 「メック エッチポンド」 を使用し、 本発明にかかる粗化面を形成す ることができる。
(3)該基板 3 0の表面に下層層間樹脂絶縁層となる樹脂フィルム 5 0 αを、 温度 5 0〜1 5 0 °Cまで昇温しながら圧力 5 k gf/ c m2で真空圧着ラミネートして 貼り付ける (第 1図 (D))。
該樹脂フィルムとしては、 難溶性樹脂、 可溶性樹脂粒子、 硬化剤、 その他の成 分が含有されている。 それぞれについて以下に説明する。
本発明の製造方法において使用する樹脂フィルムは、 酸または酸化剤に可溶性 の粒子 (以下、 可溶性粒子という) が酸または酸化剤に難溶性の樹脂 (以下、 難 溶性樹脂という) 中に分散したものである。
なお、本発明で使用する 「難溶性」 「可溶性」 という語は、 同一の酸または酸ィ匕剤 カ^なる溶液に同一時間浸漬した場合に、 相対的に溶解速度の早いものを便宜上 「可溶性」 と呼び、 相対的に溶解速度の遅いものを便宜上 「難溶性」 と呼ぶ。 上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、 可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、 酸または酸化剤に可溶性の金属粒子 (以下、 可溶性金属粒子) 等が挙げられる。 これらの可溶性粒子は、 単独で用いても良いし、 2種以上併用してもよい。 上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、 上記可溶性粒子の形状は、 一様な形状であることが望ましい。 均一な粗さの凹凸 を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、 0. 1〜: 1 0 mが望ましい。 この粒径 の範囲であれば、 2種類以上の異なる粒径のものを含有してもよい。 すなわち、 平均粒径が 0. ;!〜 0. 5 mの可溶性粒子と平均粒径が 1〜3 mの可溶性粒 子とを含有する等である。これにより、より複雑な粗化面を形成することができ、 導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、 可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、 ィ匕性樹脂、 熱可塑性樹脂等からなるものが 挙げられ、 酸あるいは酸化剤からなる溶液に浸潰した場合に、 上記難溶性樹脂よ りも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フエノール樹脂、 ポリイミド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂等から なるものが挙げられ、 これらの樹脂の一種からなるものであってもよいし、 2種 以上の樹脂の混合物からなるものであってもよい。
また、 上記可溶性樹脂粒子としては、 ゴムからなる樹脂粒子を用いることもで きる。 上記ゴムとしては、 例えば、 ポリブタジエンゴム、 エポキシ変性、 ウレ夕 ン変性、 (メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボ キシル基を含有した(メタ)ァクリロニトリル 'ブタジエンゴム等が挙げられる。 これらのゴムを使用することにより、 可溶性樹脂粒子が酸あるいは酸化剤に溶解 しゃすくなる。 つまり、 酸を用いて可溶性樹脂粒子を溶解する際には、 強酸以外 の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、 比較的酸化力の弱い過マンガン酸塩でも溶解することができる。 また、 クロム酸 を用いた場合でも、 低濃度で溶解することができる。 そのため、 酸や酸化剤が樹 脂表面に残留することがなぐ 後述するように、 粗化面形成後、 塩化パラジウム 等の触媒を付与する際に、 触媒が付与されなたかったり、 触媒が酸化されたりす ることがない。
上記可溶性無機粒子としては、 例えば、 アルミニウム化合物、 カルシウム化合 物、 カリウム化合物、 マグネシウム化合物およびケィ素化合物からなる群より選 択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、 例えば、 アルミナ、 7K酸化アルミニウム等 力挙げられ、 上記カルシウム化合物としては、 例えば、 炭酸カルシウム、 水酸化 カルシウム等が挙げられ、 上記カリウム化合物としては、 炭酸カリウム等が挙げ られ、 上記マグネシウム化合物としては、 マグネシア、 ドロマイト、 塩基性炭酸 マグネシウム等が挙げられ、 上記ゲイ素化合物としては、 シリカ、 ゼォライト等 が挙げられる。 これらは単独で用いても良いし、 2種以上併用してもよい。 上記可溶性金属粒子としては、例えば、銅、 ニッケル、鉄、亜鉛、鉛、 金、銀、 アルミニウム、 マグネシウム、 カルシウムおよびケィ素からなる群より選択され る少なくとも一種からなる粒子等が挙げられる。 また、 これらの可溶性金属粒子 は、 絶縁性を確保するために、 表層が樹脂等により被覆されていてもよい。 上記可溶性粒子を、 2種以上混合して用いる場合、 混合する 2種の可溶性粒子 の組み合わせとしては、 樹脂粒子と無機粒子との組み合わせが望ましい。 両者と も導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、 難溶性樹脂との間で熱膨張の調整が図りやすく、 樹脂フィルムからなる層間樹脂 絶縁層にクラックが発生せず、 層間樹脂絶縁層と導体回路との間で剥離が発生し ないからである。
上記難溶性樹脂としては、 層間樹脂絶縁層に酸または酸化剤を用いて粗化面を 形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、 ィ匕性樹脂、 熱可塑性樹脂、 これらの複合体等が挙げられる。 また、 これらの 棚旨に感光性を付与した感光性翻旨であってもよい。 感光性樹脂を用いることに より、 層間棚旨 Ife禄層に露光、 現像処理を用いてバイァホール用開口を形成する ことできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、 めっき液あるいは種々の加熱処理によっても粗ィ匕面の形状を保持することができ るからである。
上記難溶性樹脂の具体例としては、 例えば、 エポキシ樹脂、 フエノール樹脂、 フエノキシ樹脂、 ポリエーテルスルホン(P E S )、 ポリイミド樹脂、 ポリフエ二 レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂等が挙げられる。 これらの樹脂は単 独で用いてもよいし、 2種以上を併用してもよい。
さらには、 1分子中に、 2個以上のエポキシ基を有するエポキシ樹脂がより望ま しい。 前述の粗化面を形成することができるばかりでなく、 耐熱性等にも優れて るため、 ヒートサイクル条件下においても、 金属層に応力の集中が発生せず、 金 属層の剥離などが起きにくいからである。
上記エポキシ樹脂としては、 例えば、 クレゾールノポラック型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂、 ビスフエノール F型エポキシ樹脂、 フエノー ルノポラック型エポキシ樹脂、 アルキルフェノールノボラック型エポキシ樹脂、 ビフエノール F型エポキシ樹脂、 ナフタレン型エポキシ樹脂、 ジシクロペン夕ジ ェン型エポキシ樹脂、 フエノール類とフエノール性水酸基を有する芳香族アルデ ヒドとの縮合物のエポキシ化物、 トリグリシジルイソシァヌレート、 脂環式ェポ キシ樹脂等が挙げられる。 これらは、 単独で用いてもよく、 2種以上を併用して もよい。 それにより、 耐熱性等に優れるものとなる。
本発明で用いる樹脂フィルムにおいて、 上記可溶性粒子は、 上記難溶性樹脂中 にほぼ均一に分散されていることが ましい。 均一な粗さの凹凸を有する粗化面 を形成することができ、 樹脂フィルムにバイァホールやスルーホールを形成して も、 その上に形成する導体回路の金属層の密着性を確保することができるからで ある。 また、 粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルム を用いてもよい。 それによつて、 樹脂フィルムの表層部以外は酸または酸化剤に さらされることがないため、 層間樹脂絶縁層を介した導体回路間の絶縁性が確実 に保たれる。
上記樹脂フィルムにおいて、 難溶性樹脂中に分散している可溶性粒子の配合量 は、 樹脂フィルムに対して、 3〜4 0重量%が望ましぃ。 可溶性粒子の配合量が 3重量%未満では、 所望の凹凸を有する粗化面を形成することができない場合が あり、 4 0重量%を超えると、 酸または酸化剤を用いて可溶性粒子を溶解した際 に、 棚旨フィルムの深部まで溶解してしまい、 棚旨フィルムからなる層間樹脂絶 縁層を介した導体回路間の絶縁性を維持できず、 短絡の原因となる場合がある。 上記樹脂フィルムは、 上記可溶性粒子、 上記難溶性棚旨以外に、 硬化剤、 その 他の成分等を含有していることが望ましい。
上記硬化剤としては、 例えば、 イミダゾール系硬化剤、 アミン系硬化剤、 グァ 二ジン系硬化剤、 これらの硬化剤のエポキシァダクトゃこれらの硬化剤をマイク 口カプセル化したもの、 トリフエニルホスフィン、 テトラフエニルホスフォニゥ ム ·テトラフエ二ルポレート等の有機ホスフィン系化合物等が挙げられる。 上記硬化剤の含有量は、 樹脂フィルムに対して 0. 0 5〜1 0重量%でぁるこ とが望ましい。 0. 0 5重量%未満では、 樹脂フィルムの硬ィ匕が不十分であるた め、 酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、 樹脂フィルムの 縁性が損なわれることがある。 一方、 1 0重量%を超えると、 過剰な硬化剤成 分力樹脂の組成を変性させることがあり、 信頼性の低下を招いたりしてしまうこ と力ある。
上記その他の成分としては、 例えば、 粗化面の形成に影響しない無機化合物あ るいは樹脂等のフィラーが挙げられる。 上記無機化合物としては、 例えば、 シリ 力、 アルミナ、 ドロマイト等が挙げられ、 上記樹脂としては、 例えば、 ポリイミ ド樹脂、 ポリアクリル樹脂、 ポリアミドイミド樹脂、 ポリフエ二レン樹脂、 メラ ニン樹脂、 ォレフィン系樹脂等が挙げられる。 これらのフィラーを含有させるこ とによって、 熱膨脹係数の整合や耐熱性、 耐薬品性の向上などを図りプリント配 線板の性能を向上させることができる。
また、 上記樹脂フィルムは、 溶剤を含有していてもよい。 上記溶剤としては、 例えば、 アセトン、 メチルェチルケトン、 シクロへキサノン等のケトン類、 酢酸 ェチル、 酢酸プチル、 セロソルブアセテートやトルエン、 キシレン等の芳香族炭 化水素等が挙げられる。 これらは単独で用いてもよいし、 2種類以上併用しても よい。
(4)引き続き、 榭脂フィルム 5 0 ひを貼り付けたコア基板 3 0に、 ドリルにより 直径 3 0 0 mのスルーホール用貫通孔 3 5を穿設する (第 1図 (E))。
(5)そして、 炭酸、 エキシマ、 YAG、 又は UVレーザにより樹脂フィルム 5 0 αに直径 8 0 mのバイァホール用開口 5 2を穿設する(第 2図(A))。その後、 樹脂フィルムを 化させて下層層間樹脂絶縁層 5 0を形成する。 バイァホール は、 レーザによるエリア加工、 あるいは、 マスクを載置させてレーザによるエリ ァ加工によって形成させてもよい。 又、 混在レーザ (炭酸レーザとエキシマレー ザといった組み合わせを意味する) でもよい。 スル一ホール及びバイァホールを 共にレーザで形成させてもよい。
(6)次に、 クロム酸、 又は、 過マンガン酸塩 (過マンガン酸カリウム、 過マンガ ン酸ナトリウム) カゝらなる酸ィ匕剤により、 コア基板 3 0及び 層層間樹脂 縁層 5 0に形成したスルーホール用貫通孔 3 5のデスミヤ処理を行うと同時に、 下層 層間樹脂騰層 5 0表面の粗ィ匕処理を行う(第 2図(B))。ここでは、 6 5 ° Cで処理する。 この処理は、 4 0〜7 0 ° Cの範囲で行うことができる。
該層間樹脂絶縁層の粗化面は、 0. 5〜 5 mの範囲で形成される。 その範囲 であれば、 密着性が確保され、 後工程で導体層を除去できる。
第 1実施形態の多層プリント配線板は、 コア基板 3 0が F R 4, F R 5 , B T レジンのいずれかから成り、 下層層間樹脂絶縁層 5 0が、 エポキシ樹脂、 フエノ ール樹脂、 ポリイミド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素 樹脂の内の少なくとも 1を含有する。 このため、 クロム酸、 過マンガン酸塩から なる酸化剤で貫通孔 3 5のデスミヤ処理と、 該下層層間樹脂絶縁層 5 0の粗化処 理とを同時に行うことが可能となり、 工程を削減することで、 多層プリント配線 板を廉価に製造できる。
無電解めつき膜は、 0. 1〜5 mの範囲で形成される。 その範囲であれば、 全体に膜形成されて、 エッチング除去し易い。
(7)表面を粗化した層間樹脂絶縁層 5 0表面に、 パラジウム触媒を付与し、 無電 解めつき水溶液中で、 無電解銅めつき膜 4 2を形成する (第 2図 (C) )。 ここで は、 無電解銅めつき膜を形成しているが、 スパッ夕を用いて、 銅又はニッケル皮 膜を形成することも可能である。又、表層にドライ処理として、プラズマ、 UV、 コロナ処理を行ってもよい。 これにより表面を改質する。
(8)無電解銅めつき膜 4 2を形成した基板を水洗いした後、 所定パターンのめつ きレジスト 4 3を形成する (第 2図 (D))。
(9)そして、基板を電解めつき液中に浸潰し、 無電解銅めつき膜 4 2を介して電流 を流し、 電解銅めつき膜 4 4を形成する (第 2図 (E))。
(10)めっきレジスト 4 3を KOHで剥離除去し、めっきレジスト下の無電解銅め つき膜 4 2をライトエッチングにより剥離することで、 無電解銅めつき膜 4 2及 び電解銅めつき膜 4 4からなるバイァホール 4 6及びスルーホール 3 6を形成す る (第 3図 (A))。
(11)バイァホール 4 6及びスルーホール 3 6に、粗ィ匕層(C u— N i— Pからな る合金) 4 7を無電解めつきにより形成する (第 3図 (B))。 この無電解銅めつ きの代わりに、 エッチングにより (例 第二銅錯体と有機酸塩とを配合した液に よってスプレーや浸積することでエッチングさせている)、又は、酸化一還元処理 により粗ィヒ層を形成することも可能である。
(12X12)スルーホール 3 6内、及び、バイァホール 4 6内に、樹脂充填剤 5 4を、 2 3 における粘度を 5 O P a · Sに調整して、 それぞれの径に合わせた開口を 備えるマスクを載置し印刷により充填し、乾燥炉内の温度 100 °C, 2 0分間乾燥 させる (図 3 (C))。 第 1実施形態では、 スルーホール 3 6とバイァホール 4 6 とに同一の充填剤を同時に充填するため、 製造工程を削減できる。
ここで、 樹脂充填剤としては、 下記の原料組成物を用いることができる。 圆旨組成物〕
ビスフエノール F型エポキシモノマ一(油化シェル製、分子量 310 、 YL983U) 100重量部、 表面にシランカップリング剤がコーティングされた平均粒径 1.6 mの Si〇2 球状粒子 (アドマテック製、 CRS 1101— CE、 ここで、 最大粒子の 大きさは後述する内層銅パターンの厚み(15 m)以下とする) 72重量部、 ィ ミダゾ一ル硬化剤 (四国化成製、 2E4MZ-CN) 6.5重量部、 レべリング剤 (サン ノプコ製、 ペレノール S 4) 1.5重量部を攪拌混合することにより、 その混合物 の粘度を 23土 I tで 3 6 000〜49,000cps に調整して得た。
(13)前記 (12) の処理を終えた基板 3 0の片面を、 バイァホール 4 6、 スルーホ —ル 3 6の開口からはみ出した樹脂充填剤 5 4の表面を平滑ィ匕するように研磨し、 次いで、 研磨による傷を取り除くためのパフ研磨を 1回もしくは複数回行う。 こ のような一連の研磨を基板の他方の面についても同様に行う (第 3図 (D) )。 なお、 バフ研磨のみで樹脂充填剤がはみ出た分を除去して、 平坦化することも できる。
バフ研磨で行うことのよい理由として、 層間樹脂糸色縁層には、 種々の粒子の配 合されていて、 研磨時に、 脱落などをさせることがないからである。
次いで、 100 で 1時間、 150°Cで 1時間の加熱処理を行って樹脂充填剤 5 4 を硬ィ匕した。
スルーホール内に、 エポキシ樹脂と硬化剤と無機粒子を含む樹脂充填剤を硬ィ匕 させた樹脂充填材層が形成されている。
上記エポキシ樹脂は特に限定されないが、 ビスフエノ一ル型エポキシ樹脂及び ノポラック型エポキシ樹脂からなる群より選択される少なくとも一種が望ましい。 ビスフエノール型エポキシ樹脂は、 A型や F型の樹脂を選択することにより、 希 釈溶媒を使用しなくてもその粘度を調整することができ、 ノボラック型エポキシ 樹脂は、 高強度で耐熱性ゃ耐薬品性に優れ、 無電解めつき等の強塩基性溶液中で あっても分解せず、 また、 熱分解もしにくいからである。
ビスフエノ一ル型エポキシ樹脂としては、 ビスフエノ一ル A型エポキシ樹脂や ビスフエノ一ル F型エポキシ樹脂が ましく、 低粘度でかつ無溶剤で使用するこ とができる点からビスフエノ一ル F型エポキシ樹脂がより望ましい。
また、 上記ノボラック型エポキシ樹脂としては、 フエノールノポラック型ェポ キシ樹脂おおよびクレゾールノポラック型エポキシ it脂から選択させる少なくと も一種が望ましい。
また、 ビスフエノール型エポキシ樹脂とノポラック型エポキシ樹脂を混合して 使用してもよい。
この場合、 例えばビスフエノール型エポキシ樹脂とクレゾ一ルノボラック型ェ ポキシ樹脂との混合比は、 1 / 1〜1 / 1 0 0であることが望ましい。 この範囲 で混合させることにより、 粘度上昇を抑制することができるのである。
樹脂充填剤に含まれる硬化剤は特に限定されず、 従来公知の硬化剤を用いるこ とができるが、 イミダゾール系硬化剤、 またはアミン系硬化剤が望ましい。 これらの硬化剤を用いた場合には、 硬化時の収縮の程度が小さく、 スルーホール を構成する導体層と樹脂充填剤層との密着性に特に優れるからである。
また、 上記樹脂充填剤に含まれる無機粒子としては、 例えば、 アルミニウム化 合物、 カルシウム化合物、 カリウム化合物、 マグネシウム化合物、 ケィ素化合物 等からなるものが挙げられる。 これらは単独でもよいし、 2種以上併用してもよ レ^
アルミニウム化合物としては、 例えば、 アルミナ、 zK酸ィ匕アルミニウムなどが 挙げられ、 カルシウム化合物としては、 例えば、 炭酸カルシウム、 水酸化カルシ ゥムなどが挙げられ、 カリウム化合物としては、 例えば、 炭酸カリウムなどが挙 げられ、 マグネシウム化合物としては、 例えば、 マグネシア、 ドロマイト、 塩基 性炭酸マグネシウム、 タルクなどが挙げられ、 ゲイ素化合物としては、 例えば、 シリカ、 ゼォライトなどが挙げられる。
樹脂充填材中の無機粒子の含有比率は、 1 0〜5 0重量%でぁる。 この範囲で あれば層間樹脂絶縁層との間で、 熱膨張係数などを整合できるからである。 より 望ましい含有比率は、 2 0〜4 0重量%である。
無機粒子の形状は、 球形、 円形、 楕円形、 破砕形、 多角形等が挙げられる。 こ れらの中でも、 球形、 円形や楕円形が望ましい。 粒子の形状に起因したクラック などの発生を抑制できるからである。 また、 上記粒子は、 シリカカップリング剤 などにより、 コーティングされていてもよい。 無機粒子とエポキシ樹脂との密着 性が向上するからである。
また、 スルーホールを構成する導体層の表面の少なくとも一部には、 粗化面が 形成されていることが望ましい。 該導体層と樹脂充填剤層との密着性が一層高め られ、 熱履歴を受けた際の膨張収縮を抑制することができ両者間で剥離などがよ り発生しにくくなるからである。 粗化面の平均粗度は、 0. 0 5〜5 ΓΠである ことが望ましい。 平均粗度が 0. 0 5 m未満では、 導体回路の表面を粗ィ匕面に する効果がほとんど得ることができず、 一方、 5 mを超えると、 信号伝達時の 表皮効果に起因して、信号遅延や信号エラーが発生するおそれがあるからである。 樹脂充填剤中には、 エポキシ樹脂以外に、 他の熱硬化性樹脂、 熱可塑性樹脂、 感光性樹脂、 それらの複合体などが含まれてもよい。
麵化性棚旨としては、 ポリイミド樹脂、 フエノール樹脂等が挙げられる。 ま た、 熱可塑性樹脂としては、 ポリテトラフルォロエチレン(PTFE)、 4フツイ匕 エチレン 6フッ化プロピレン共重合体(FEP)、 4フッ化工チレンパ一フロロァ ルコキシ共重合体 (PFA)などのフッ素樹脂、ポリエチレンテレフ夕レート(P ET)、 ポリスルフォン(PSF)、 ポリフエ二レンスルフォド (PPS)、 熱可塑 性ポリフエ二レンエーテル (PPE)、 ポリエーテルスルフォン (PES)、 ポリ ェ一テルイミド (PE I)、 ポリフエ二レンスルフォン (PPES)、 ポリエチレ ンナフタレート (PEN;)、 ポリエーテルエーテルケトン (PEEK:)、 ポリオレ フィン、 フヱノキシ樹脂などが挙げられ 感光性樹脂としては、 麵化性樹脂の 一部に感光基を有する (メタ) アクリル酸などを付加して、 感光性樹脂としても の、 アクリル樹脂などが挙げられる。 これらの樹脂を単独でもよいし、 2種以上 併用してもよい。 なお、 エポキシ樹脂に代えて、 これらの觀旨やその複合体 (熱 硬化性樹脂と熱可塑性棚旨もしくは感光性棚旨と熱可塑性觀旨の複合体という意 味) を用いてもよい。
また、 無機粒子以外にも、 樹脂粒子、 金属粒子などを混合してもよい。 樹脂粒 子としては、 熱硬化性樹脂、 熱可塑性樹脂などの樹脂を球状にしたもの等が挙げ られ、 金属粒子としては、 金、 銀、 銅などの導電性のある粒子が挙げられる。 そ れらを単独で用いてもよいし、 2種以上併用してもよい。 また、 無機粒子の代わ りに用いてもよい。
樹旨充填剤には、 NMP (ノルマルメチルピロリドン)、 DMDG (ジエチレン グリコールジメチルェ一テル)、 グリセリン、 シクロへキサノール、 シクロへキサ ノン、 メチルセルソルブ、 メチルセルソルブアセテート、 メタノール、 ェタノ一 ル、 ブタノール、 プロパノール等の溶剤を含んでも (溶剤含浸タイフ。) よいが、 溶剤をまったく含まない (無溶剤タイフ。) ものがより望ましい。 無溶剤タイプが 望ましい理由は、 硬化後に、 スルーホールなどに気泡が残りにくいからである。 気泡が残ることによって、 信頼性や接続性を低下させるのである。
(14)層間樹脂絶縁層 5 0表面に、 パラジウム触媒を付与し、 無電解めつき水溶 液中で、 無電解銅めつき膜 5 6を形成する (第 4図 (A))。 ここでは、 無電解銅 めっき膜を形成しているが、 あるいは、 スパッ夕を用いて、 銅又はニッケル皮膜 を形成することも可能である。 場合によっては電解めつきを直接することもでき る。
(15)所定パターンのめっきレジスト (図示せず) を形成した後、 電解銅めつき膜 5 7を形成してから、 めっきレジストを剥離除去し、 めっきレジスト下の無電解 銅めつき膜 5 6をライトエッチングにより剥離することで、 無電解銅めつき膜 5 6及び電解銅めつき膜 5 7からなる蓋めつき 5 8を、 バイァホール 4 6及びスル 一ホール 3 6の開口部に形成する (第 4図 (B))。
(16)バイァホール 4 6及びスルーホール 3 6の開口の蓋めつき 5 8に、 粗化層 (C u -N i - P) 5 9を無電解めつきにより形成する (第 4図 (C))。 この無 電解銅めつきの代わりに、 エッチング、 又は、 酸化 "^元処理により粗ィ匕層を形 成できる。
(17)上述した工程 (3) 〜(11)の工程を繰り返すことで、 上層層間樹脂! &禄層 6 0 を形成し、 該上層層間樹脂絶縁層 6 0上に無電解銅めつき膜 6 2及び電解銅めつ き膜 6 4からなるバイァホール 6 6を形成する (第 4図 (D))。
(18)引き続き、 ソルダーレジスト及び半田バンプを形成する。 ソルダーレジスト の原料組成物は以下からなる。
DMD Gに溶解させた 60重量%のクレゾールノポラック型エポキシ樹脂 (日 本化薬製)のエポキシ基 50%をアクリル化した感光性付与のオリゴマー(分子量 4000) を 46.67 g、 メチルェチルケトンに溶解させた 80重量%のビスフエノー ル A型エポキシ榭脂(油化シェル製、 ェピコート 1001) 15.0 g、 イミダゾ一ル硬 化剤 (四国化成製、 2E4MZ-CN) 1.6 g、 感光性モノマーである多価アクリルモ ノマー (日本化薬製、 R604 ) 3 g、 同じく アクリルモノマー (共栄社ィ匕学 製、 DPE6A ) 1.5 g、 分散系消泡剤 (サンノプコ社製、 S -65) 0.71 gを混合 し、 さらにこの混合物に対して光開始剤としてのベンゾフエノン (関東化学製) を 2 g、 光増感剤としてのミヒラーケトン (関東化学製) を 0.2 g加えて、 粘度 を 25 で 2.0Pa · sに調整したソルダーレジスト組成物を得る。
ソルダーレジスト層としては、 種々の樹脂を使用でき、 例えば、 ビスフエノー ル A型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂のァクリレート、 ノポラ ック型エポキシ樹月旨、 ノボラック型エポキシ樹脂のァクリレー卜をァミン系硬ィ匕 剤ゃィミダゾール硬化剤などで硬ィ匕させた樹脂を使用できる。
特に、ソルダーレジスト層に開口を設けて半田バンプを形成する場合には、 「ノ ボラック型エポキシ樹脂もしくはノポラック型エポキシ樹脂のァクリレー卜」 か らなり 「イミダゾール硬化剤」 を硬化剤として含むものが好ましい。
上記 (17)で得られた多層プリント配線板の両面に、 上記ソルダーレジスト組成 物 70 αを 40 imの厚さで塗布する (第 5図 (A))。
(19)次いで、 70でで 20分間、 80 で 30分間の乾燥処理を行った後、 円パター ン (マスクパターン) が描画された厚さ 5 mmのフォトマスクフィルムを密着さ せて載置し、 1000mJ/cm2 の紫外線で露光し、 DMTG現像処理する。 そし てさらに、 80 で 1時間、 100°Cで 1時間、 120 で 1時間、 150°Cで 3時間 の条件で加熱処理し、 開口部 71を有する (開口径 200 xm) ソルダーレジスト 層 70 (厚み 20 m) を形成する (第 5図 (B))。
(20)その後、 多層プリント配線板を塩化ニッケル 2.3 X10— 1 mo 1ノ 1、 次 亜リン酸ナトリウム 2.8 X10~ 1mo 1 / クェン酸ナトリウム 1.6 X10— 1mo 1/1, からなる pH=4. 5の無電解ニッケルめっき液に、 20分間浸漬 して、 開口部 71に厚さ 5 mのニッケルめっき層 72を形成する。 さらにシァ ン化金カリウム 7.6 X10- 3mo 1 / 1 , 塩化アンモニゥム 1.9 X10- mo 1 1、 クェン酸ナトリウム 1.2 X10~ 1/ 次亜リン酸ナトリウム
1.7 X10_ 1mo 1ノ1からなる無電解金めつき液に 80 の条件で 7. 5分間浸 漬して、 ニッケルめっき層 72上に厚さ 0.03 mの金めつき層 74を形成する (第 5図 (C))。
上述の例は中間層としてニッケル、 貴金属層を金で形成したものであるが、 二 ッケル以外に、 パラジウム、 スズ、 チタンなどで形成する場合などがあり、 金以 外に銀、 白金などがある。 また、 貴金属層を 2層以上で形成してもよい。 表面処 理としてドライ処理、プラズマ、 UV、コロナ処理を行ってもよい。それにより、 I Cチップ用アンダーフィルの充填性が向上させれる。
(23) そして、 ソルダーレジスト層 70の開口部 71に、 半田ペーストを印刷 して 200 でリフローすることにより、 上面のバイァホール 66に半田バンプ
(半田体) 76を形成し、 また、 下面側のバイァホール 66に半田 77を介して 導電性接続ピン 78を取り付ける(第 6図参照)。なお、導電性接続ピンの代わり に BG Aを形成することも可能である。
半田としては、 SnZPb、 Sn/S b, Sn/Ag、 Sn/Sb/Pb, S n/Ag u等を用いることができる。
半田の融点は、 180〜280 であることがよい。 その範囲のものであれば、 導電性接続ピンのピン強度 2. 0 Kgノ p i n以上が確保されるからである。 そ の範囲未満では、 ピン強度が低下してしまい、 その範囲を超えると、 ソルダーレ ジスト層が溶解してしまう可能性がある。 特に望ましいのは、 200〜260で である。
より望ましいのは、 導電性接着ピン側の半田の融点は、 半田バンプ側の半田の 融点より高い方がよい。それによつて、 I Cチップをフリップチップ実装した際、 リフロー時に導電性接続ピンの傾きや脱落が発生しないからである。 その組み合 わせを例として、 半田バンプ側に SnZPb、 導電性接続ピン側に SnZSbを 用いることである。
(比較例 1 )
比較例 1として、 第 6図に示す第 1実施形態の多層プリント配線板と同様な構 成でありながら、 下層のバイァホール側を銅めつきを充填して多層プリント配線 板を得た。 第 1実施形態の多層プリント配線板と比較例 1の多層プリント配線板 とを評価した結果を第 7図に示す。
電気接線性は、 チェッカによって導通を調べた。 短絡や断線のあるものを NG とし、 無き場合を OKとした。 また、 剥離と膨れは、 ヒートサイクル試験後 (一 65° CZ3分 + 130° CZ3分を 1サイクルとし 1000サイクル回繰り 返した)、 断面をカットして顕微鏡 (X 100〜400) で層間樹脂絶縁層及び バイァホールの剥離、 膨れを目視により検査した。
比較例 1では、 下層のバイァホールの表面にめっきによつて充填されきつてい ない窪みができてしまい、 上層のバイァホールとの接続性が低下した。 そのため に、 バイァホール間で電気接続されない部分が発生することがあった。
また、 ヒートサイクル試験後に、 ノ rァホール間での剥離が元で層間樹脂騰 層にも剥離、 膨れが発生している箇所が確認された。 第 1実施形態の多層プリン ト配線板では、 前述の接続性も問題なく、 剥離や膨れも確認されなかった。 (比較例 2 )
比較例 2として、 図 6に示す第 1実施形態の多層プリント配線板と同様な構成 でありながら、 スルーホールの充填には、 実施形態で使用した樹脂充填材を、 バ ィァホール側には、 銀ペーストを主とする金属ペーストを充填して多層プリント 配線板を得た。 この比較例 2の多層プリント配線板では、 金属ペーストを充填し たバイァホール 6 6と、 樹脂充填材を充填したスルーホール 2 6との熱膨張率が 大きく異なるため、下層の層間樹脂絶縁層 5 0に横方向から伝達する力が異なり、 当該層間樹脂絶縁層 5 0が、 ふくれたり、 あるいは、 コア基板 3 0から剥がれた りした。 これに対して、 上述した実施形態では、 下層の層間樹脂絶縁層 5 0に剥 がれが発生することがなかった。
ヒートサイクル試験 (—6 5 t Z3分+ 1 3 0 3分を 1サイクルとし 1 0 0 0サイクル実施した) を行うと、 実施形態では接続性や密着性は問題がなかつ たが、 比較例 2では、 棚旨充填材の違いが元となって密着性が低下する部分があ つたりするために、 層間樹脂絶縁層に剥離、 剥がれが発生している箇所が確認さ れた。
(比較例 3 )
実施形態 1とほぼ同じであるが、 シリカの配合量を 2 7 1重量部とした。 樹脂 充填材中の無機粒子の配合比は 7 1 . 5重量%とした。
(比較例 4)
実施形態 1とほぼ同じであるが、 シリカの配合量を 5. 7重量部とした。 樹脂 充填材中の無機粒子の配合比は 5. 0重量%とした。
比較例 3においては、 ヒートサイクル条件下において、 樹脂充填材のにクラッ クが確認された。 また、 比較例 4において、 樹脂充填層の表層部は、 平坦な研磨 されておらず、研磨が不充分な部分や無機粒子の脱落に起因した凹部がみられた。 また、 樹脂充填材上のめっき膜の厚みが不均一、 未析出などがみられた。 (第 2実施形態)
本発明の第 2実施形態に係るプリント配線板の構成について、 プリント配線板 110の断面を示す第 13図を参照して説明する。
プリント配線板 1 10は、 コァ基板 130と、 ビルドアツプ配線層 180 A、 180Bとからなる。 ビルドアッフ。 @己線層 180A、 180Bは、 層間樹脂 禄 層 150、 160からなる。 層間樹脂 |&縁層 150には、 バイァホール 146お よび導体回路 145が形成され、 層間樹脂腿層 160には、 ノ ィァホール 16 6および導体回路 165が形成されている。 層間樹脂絶縁層 160の上には、 ソ ルダーレジスト層 170が配設されている。
次に、 本発明の第 2実施形態に係るプリント配線板の製造方法について説明す る。 ここでは、 第 2実施形態のプリント配線板の製造方法に用いる A. 層間棚旨 絶縁層用樹脂フィルムについて説明し、 B. 樹脂充填材については、 第 1実施形 態で用いた樹脂充填剤の原料組成と同様であるため、 説明を省略する。
A. 層間樹脂絶縁層用樹脂フィルムの作製
ビスフエノール A型エポキシ樹脂 (エポキシ当量 469、 油化シェルエポキシ 社製ェピコート 1001) 30重量部、クレゾールノポラック型エポキシ樹脂(ェ ポキシ当量 215、 大日本インキ化学工業社製 ェピクロン N— 673) 40重 量部、 トリアジン構造含有フエノールノポラック樹脂 (フエノール性水酸基当量 120、 大日本インキ化学工業社製 フエノライト KA— 7052) 30重量部 をェチルジグリコールァセテ一ト 20重量部、 ソルベントナフサ 20重量部に攪 拌しながら加熱溶解させ、 そこへ末端エポキシ化ポリブタジエンゴム (ナガセ化 成工業社製 デナレックス R— 45EPT) 15重量部と 2—フエニル一 4、 5 —ビス (ヒドロキシメチル) イミダゾール粉砕品 1. 5重量部、 微粉砕シリカ 2 重量部、シリコン系消泡剤 0.5重量部を添加しエポキシ樹脂組成物を調製する。 得られたエポキシ樹脂組成物を厚さ 38 mの PETフィルム上に乾燥後の厚さ が 50 mとなるように口一ルコ一夕一を用いて塗布した後、 80〜120°Cで 10分間乾燥させることにより、 層間樹脂絶縁層用樹脂フィルムを作製する。 引き続き、 第 13図を参照して上述したプリント配線板の製造方法について、 第 8図〜第 13図を参照して説明する。
(1) 厚さ 0. 8 mmのガラスエポキシ樹脂または BT (ビスマレイミドトリア ジン) 樹脂からなる基板 130の両面に 18 111の銅箔132がラミネートされ ている銅張積層板 13 OAを出発材料とする (第 8図(A)参照)。 まず、 この銅 貼積層板 13 OAをドリル削孔し、 無電解めつき処理を施し、 パターン状にエツ チングすることにより、 基板 130の両面に下層導体回路 134とスルーホール 136を形成する (第 8図 (B) 参照)。
( 2 ) スルーホール 136および下層導体回路 134を形成した基板 130を水 洗いし、 乾燥した後、 NaOH (10 gZl)、 NaC 1〇2 (40gZl)、 N a3 P〇4 (6g/l) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 およ び、 NaOH (10g/l) N BH4 (6g/l)を含む水溶液を還元浴とす る還元処理を行い、 スルーホール 136を含む下層導体回路 134の全表面に粗 化層 134 α、 136ひを形成する (第 8図(C)参照)。 また、 粗化処理として はソフトエッチングや銅一ニッケル一リンからなる針状合金めつき (荏原ユージ ライト製 商品名イン夕一プレート) の形成、 メック社製の商品名 「メック ェ ツチボンド」 なるエッチング液による表面粗ィ匕などの方法で粗化処理を行っても よい。
(3) 次に、 粗化層 136ひが形成されたスルーホール 136のランド 136 a の表面を、 バフ研磨により研磨し、 ランド 136 aの粗化層 136ひを剥離して 表面を平坦にする (第 8図 (D) 参照)。
(4) 上記 Bに記載した樹脂充填材を調製し、 調製後 24時間以内にスルーホー ル 36に相当する部分 139 aが開口したマスク 139を基板 130上に載置し、 スキージを用いてスルーホール 136内に樹脂充填材 154を押し込んだ後、 1 0 O , 20分の条件で乾燥させる (第 9図 (A)参照)。 上記 (3) の工程にお いて、 スルーホール 136に粗ィ匕層 136ひを形成した後に、 スルーホール 13 6のランド 136 aの表面を研磨して平坦にしている。 このため、 樹脂充填材を スルーホール 136に充填する際、 樹脂充填材 154がスルーホール 136のラ ンド 136 aに形成された粗ィ匕層 (アンカー) に沿って流れ出すことを防げる。 よって、 スルーホール内の充填材 1 5 4を平滑に形成でき、 後述する工程におい て形成するスルーホールの上層の配線の信頼性を高めることができる。
さらに、 下層導体回路 1 3 4非形成部にスキージを用いて樹脂充填材 1 5 4の 層を形成し、 1 0 0 °C、 2 0分の条件で乾燥させる (第 9図(B)参照)。 樹脂充 填材 1 5 4としてはエポキシ樹脂と有機フィラーの混合物、 エポキシ樹脂と無機 フィラーの混合物、 およびエポキシ樹脂と無機ファイバーの混合物のなかから選 ばれるいずれか 1つを用いることが望ましい。 第 1実施形態の樹脂充填材を用い ても良い。
( 5 ) 上記 (4) の処理を終えた基板 1 3 0の片面を、 # 6 0 0のベルト研磨紙 (三共理化学製) を用いたベルトサンダー研磨により、 下層導体回路 1 3 4の表 面やスルーホール 1 3 6のランド 1 3 6 a表面に樹脂充填材 1 5 4が残らないよ うに研磨し、 次いで、 上記ベルトサンダー研磨による傷を取り除くためのバフ研 磨を行う。 このような一連の研磨を基板 1 3 0の他方の面についても同様に行う (第 9図(C)参照)。次いで、 1 0 0 °Cで 1時間、 1 5 0 °Cで 1時間の加熱処理 を行つて樹脂充填材 1 5 4を硬化させる。
このようにして、 下層導体回路 1 3 4間またはスルーホール 1 3 6内に充填さ れた樹脂充填材 1 5 4の表層部および下層導体回路 1 3 4の上面の粗化面 1 3 4 αを除去して基板両面を平滑化する。 それにより、 樹脂充填材 1 5 4と下層導体 回路 1 3 4およびスルーホール 1 3 6とが粗化層 1 3 4 α、 1 3 6 ひを介して強 固に密着した配線基板を得ることができる。
( 6 ) 基板 1 3 0を水洗、 酸性脱脂した後、 ソフトエッチングし、 次いで、 エツ チング液を基板 1 3 0の両面にスプレイで吹きつけて、 下層導体回路 1 3 4の表 面とスルーホール 1 3 6のランド表面 1 3 6 aをエッチングすることにより、 ス ルーホール 1 3 6のランド 1 3 6 a及び下層導体回路 1 3 4の全表面に粗化面 1 3 4 /3を形成する (第 9図 (D)参照)。 エッチング液としては、 イミダゾール銅 ( I I ) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリウム 5重量部からな るエッチング液 (メック社製、 メックエッチポンド) を使用する。 形成される粗 化層は、 0. 1〜5 mの範囲にあるものが望ましい。 その範囲であれば、 導体 回路と層間樹脂絶縁層の剥離が起きにくい。 (7) 基板 130の両面に、 Aで作製した基板 130より少し大きめの層間樹脂 絶縁層用樹脂フィルムを基板 130上に載置し、 圧力 4 kg f /cm2、 温度 8 o ,圧着時間 10秒の条件で仮圧着して裁断した後、 さらに、 以下の方法によ り真空ラミネ一夕一装置を用いて貼り付けることにより層間樹脂絶縁層 150を 形成する (第 10図(A)参照)。すなわち、 層間棚旨絶縁層用樹脂フィルムを基 板上に、 真空度 0. 5To r r、 圧力 4kg fZcm2、 温度 80 :、 圧着時間 60秒の条件で本圧着し、 その後、 170°Cで 30分間熱硬化さ^る。
(8) 次に、 層間樹脂絶縁層 150上に、 厚さ 1. 2 mmの貫通孔 151 aが形 成されたマスク 151を介して、 波長 10. 4 mの C〇2ガスレーザにて、 ビ ーム径 4. 0 mm, トップハットモード、 パルス幅 8· 0 秒、 マスク 151の 貫通孔 151 aの径 1. 0 mm、 1ショットの条件で層間樹脂絶縁層 150に、 直径 80 のバイァホール用開口 152を形成する (第 10図 (B) 参照)。
(9) バイァホール用開口 152を形成した基板 130を、 60gZlの過マン ガン酸を含む 80での溶液に 10分間浸漬し、 層間樹脂絶縁層 150の表面に存 在する粒子を溶解除去することにより、 バイァホール用開口 152の内壁を含む 層間樹脂総層 150の表面に粗ィ匕面 150 αを形成する (第 10図(C)参照)。 該層間樹脂 縁層の粗ィ匕面は、 0. 5〜 5 zmの範囲で形成される。 その範囲で あれば、 密着性が確保され、 後工程の導体層が除去できる。
(10) 次に、 上記処理を終えた基板 130を、 中和溶液 (シプレイ社製) に浸 潰してから水洗いする。 さらに、 粗面化処理 (粗化深さ 3^m) した該基板 13
0の表面に、 パラジウム触媒を付与することにより、 層間樹脂絶縁層 150の表 面およびバイァホール用開口 152の内壁面に触媒核を付着させる。
(11) 次に、 以下の組成の無電解銅めつき水溶液中に基板 130を浸潰して、 粗化面 150 α全体に厚さ 0. 5〜 5. 0 ii mの無電解銅めつき膜 156を形成 する (第 10図 (D) 参照)。
〔無電解めつき水溶液〕
N i S04 0. 003 mo 1 / 1
酒石酸 0 200 mo 1 / 1
硫酸銅 0 030 mo 1 / 1 HCHO 0. 050 mo 1 / 1
NaOH 0. 100 mo 1/1
a, a' —ビビリジル 40 mg/ 1
ポリエチレングリコ一ル (PEG) 0. 10 g/ 1
〔無電解めつき条件〕
35 °Cの液温度で 40分
(12) 市販の感光性ドライフィルムを無電解銅めつき膜 156に貼り付け、 マ スクを載置して、 100mJZcm2で露光し、 0. 8%炭酸ナトリウム水溶液 で現像処理することにより、 厚さ 30 mのめつきレジスト 155を設ける。 次 いで、 基板 130を 50°Cの水で洗浄して脱脂し、 25 °Cの水で水洗後、 さらに 硫酸で洗浄してから、 以下の条件で電解銅めつきを施し、 厚さ 20 mの電解銅 めっき膜 157を形成する (第 11図 (A) 参照)。
〔電解めつき水溶液〕
硫酸 2. 24 mo 1 / 1
硫酸銅 0. 26 mo 1 /1
添加剤 19. 5 ml/1
(ァ卜テックジャパン社製、 カパラシド HL)
〔電解めつき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22 ± 2 °C
(13) めっきレジスト 155を 5%N a〇Hで剥離除去した後、 そのめつきレ ジスト 155下の無電解めつき膜 156を硫酸と過酸化水素の混合液でエツチン グ処理して溶解除去し、 無電解銅めつき膜 156と電解銅めつき膜 157からな る厚さ 18 zmの導体回路 (バイァホール 146を含む) 145を形成する (第 1 1図 (B) 参照)。
(14) (6)と同様の処理を行い、第二銅錯体と有機酸とを含有するエッチング 液によって、 導体回路 145上に粗化面 145 αを形成する (第 11図 (C) 参 照)。 (15) 上記 (7) 〜 (14) の工程を繰り返すことにより、 さらに上層に、 層 間樹脂腿層 160および導体回路 165 (バイァホール 166を含む) を形成 する (第 11図 (D) 参照)。
(16) 次に、 第 1実施形態と同様に調整したソルダーレジスト組成物を得る。 (17) 次に、 基板 130の両面に、 上記ソルダーレジスト組成物を 20 / mの 厚さで塗布し、 乾燥処理を行った後、 フォトマスクをソルダーレジスト層 170 に密着させて紫外線で露光し、 DMTG溶液で現像処理し、 200; mの直径の 開口 171U、 17 IDを形成する。 そして、 加熱処理を行ってソルダ一レジス ト層 170を硬化させ、 開口 171 U、 171 Dを有し、 その厚さが 20 mの ソルダーレジスト層 170を形成する (第 12図(A)参照)。上記ソルダーレジ スト組成物としては、 市販のソルダーレジスト組成物を使用することもできる。
(18) 次に、 ソルダ一レジスト層 170を形成した基板 130を、 第 1実施形 態と同様の無電解ニッケルめっき液に浸漬した後、無電解金めつき液に浸漬して、 開口部 171U、 17 IDにニッケルめっき層 172及び金めつき層 174を形 成する (第 12図 (B) 参照)。
(19) この後、 基板 130のソルダーレジスト層 170の開口 171Uにスズ —鉛を含有する半田ペーストを印刷する。 さらに、 他方の面の開口部 171D内 に導電性接着剤 197として半田ペーストを印刷する。 次に、 導電性接続ピン 1 78を適当なピン保持装置に取り付けて支持し、 導電性接続ピン 178の固定部 198を開口部 171D内の導電性接着剤 197に当接させる。 そしてリフロー を行い、 導電性接続ピン 178を導電性接着剤 197に固定する。 また、 導電性 接続ピン 178の取り付け方法としては、 導電性接着剤 197をポール状等に形 成したものを開口部 171D内に入れる、 あるいは、 固定部 198に導電性接着 剤 197を接合させて導電性接続ピン 178を取り付け、 その後にリフローさせ てもよい。 これにより、 半田バンプ 176および導電性接続ピン 178を有する プリント配線板 110を得ることができる (第 13図参照)。
(第 2実施形態の第 1改変例)
次に、 本発明の第 2実施形態の第 1改変例に係るプリント配線板 120につい て、 第 19図を参照して説明する。 上述した第 2実施形態では、 第 13図に示す ように導電性接続ピン 1 7 8を介して接続を取る P GA方式で説明した。 第 2実 施形態の第 1改変例では、 第 2実施形態とほぼ同様であるが、 ドー夕ボード側の バンプ 1 7 6が B G A方式で構成されている。
引き続き、 第 2実施形態の第 1改変例に係るプリント配線板の製造方法につい て、 第 1 4図〜第 1 9図を参照して説明する。
( 1 ) 厚さ l mmのガラスエポキシ樹脂または B T (ビスマレイミドートリアジ ン) 樹脂からなる基板 1 3 0の両面に 1 8 mの銅箔 1 3 2がラミネートされて いる銅貼積層板 1 3 O Aを出発材料とする (第 1 4図(A)参照)。 まず、 この銅 貼積層板 1 3 O Aをドリル削孔し、 続いてめっきレジストを形成した後、 この基 板 1 3 0に無電解銅めつき処理を施してスルーホール 1 3 6を形成し、 さらに、 銅箔 1 3 2を常法に従いパターン状にエッチングすることにより、 基板 1 3 0の 両面に下層導体回路 1 3 4を形成する (第 1 4図 (B) 参照)。
( 2 ) 下層導体回路 1 3 4を形成した基板 1 3 0を水洗いし、 乾燥した後、 エツ チング液を基板 1 3 0の両面にスプレイで吹きつけて、 下層導体回路 1 3 4の表 面とスルーホール 1 3 6の内壁およびランド 1 3 6 a表面とをエッチングするこ とにより、 スルーホール 1 3 6を含む下層導体回路 1 3 4の全表面に粗化層 1 3 4 α、 1 3 6 αを形成する (第 1 4図(C)参照)。 エッチング液として、 イミダ ゾール銅 (II) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリウム 5重量部 およびイオン交換水 7 8重量部を混合したものを使用する。 また、 粗化処理とし てはソフトエッチングや黒化 (酸化) —還元処理や銅一ニッケル一リンからなる 針状合金めつき (荏原ユージライト製 商品名インタープレート) の形成などの 方法で粗化処理を行つてもよい。
( 3 ) 次に、 粗化面 1 3 6 αが形成されたスルーホール 1 3 6のランド 1 3 6 a を、 バフ研磨により研磨し、 ランド 1 3 6 aの表面を平坦にする (第 1 4図(D) 参照)。
(4) 次に、 スルーホール 1 3 6に相当する部分 1 3 9 aが開口したマスク 1 3 9を基板 1 3 0上に載置し、 エポキシ系樹脂を主成分とする樹脂充填材 1 5 4を 印刷機を用いて塗布する (第 1 5図 (A)参照)。 上記 (3 ) の工程において、 ス ルーホール 1 3 6に粗化層 1 3 6 αを形成した後に、 スルーホール 1 3 6のラン ド 1 3 6 aの表面を研磨して平坦にしている。 このため、 樹脂充填材をスルーホ ール 1 3 6に充填する際、 樹脂充填材 1 5 4がスルーホール 1 3 6のランド 1 3 6 aに形成された粗化層 (アンカ一) に沿って流れ出すことを防げる。 よって、 スルーホール内の充填材 1 5 4を平滑に形成でき、 後述する工程において形成す るスルーホールの上層の配線の信頼性を高めることができる。
その後、 基板 1 3 0の両面に印刷機を用いて、 同じくエポキシ系樹脂を主成分 とする樹脂充填材 1 5 4を塗布し、 加熱乾燥を行う。 即ち、 この工程により、 樹 脂充填材 1 5 4が下層導体回路 1 3 4の間に充填される (第 1 5図 (B) 参照)。 樹脂充填材 1 5 4としては、 エポキシ樹脂と有機フィラーの混合物、 エポキシ樹 脂と無機フイラ一の混合物、 およびエポキシ樹脂と無機ファイバーの混合物のな 胁ら選ばれるいずれか 1つを用いることが望ましい。 第 1実施形態の樹脂充填 材を用いてもよい。
( 5 ) 上記 (4 ) の処理を終えた基板 1 3 0の片面を、 ベルト研磨紙 (三共理ィ匕 学社製) を用いたベルトサンダー研磨により、 下層導体回路 1 3 4の表面ゃスル 一ホール 1 3 6のランド 1 3 6 a表面に樹脂充填材 1 5 4が残らないように研磨 し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う。 このような一連の研磨を基板 1 3 0の他方の面についても同様に行う。 そして、 充填した樹脂充填材 1 5 4を加熱硬化させる (第 1 5図 (C) 参照)。
( 6 ) 次に、 上記 ( 5 ) の処理を終えた基板 1 3 0の両面に、 上記 (2 ) で用い たエッチング液と同じエッチング液をスプレイで吹きつけ、 一旦平坦化された下 層導体回路 1 3 4の表面とスル一ホール 1 3 6のランド 1 3 6 a表面とをエッチ ングすることにより、 下層導体回路 1 3 4の全表面に粗化面 1 3 4 ひを形成する (第 1 5図 (D) 参照)。
( 7 ) 次に、 上記工程を経た基板 1 3 0の両面に、 厚さ 5 0 mの熱硬ィ匕型シク 口才レフイン系樹脂シートを温度 5 0〜1 5 0 まで昇温しながら圧力 5 k g, c m2で真空圧着ラミネートし、 シクロォレフイン系樹脂からなる層間樹脂絶縁 層 1 5 0を設けた (第 1 6図(A)参照)。真空圧着時の真空度は、 1 O mmH g であった。 実施例の樹脂フィルムを用いてもよい。
( 8 ) 次に、 層間樹脂絶縁層 1 5 0上に、 厚さ 1 . 2 mmの貫通孔 1 5 1 aが形 成されたマスク 151を介して、 波長 10. 4 111の( 02ガスレーザにて、 ビ ーム径 5 mm、 トップハットモード、 パルス幅 50 秒、 マスクの穴径 0. 5m m、 3ショットの条件で層間樹脂絶縁層 150に直径 80 mのバイァホール用 開口 152を設ける (第 16図(B)参照)。 この後、酸素プラズマを用いてデス ミア処理を行う。
( 9 ) 次に、 日本真空技術株式会社製の S V— 4540を用いてプラズマ処理を 行い、 層間樹脂絶縁層 150の表面を粗ィ匕し、 粗化面 150 αを形成する (第 1 6図(C)参照)。 この際、 不活性ガスとしてはアルゴンガスを使用し、電力 20 0W、ガス圧 0. 6 P a、温度 70°Cの条件で、 2分間プラズマ処理を実施する。 酸や酸化剤などによって粗化面を形成してもよい。
(10) 次に、 同じ装置を用い、 内部のアルゴンガスを交換した後、 N i及び C uをターゲットにしたスパッタリングを、 気圧 0. 6 P a、 温度 80°C、 電力 2 00W、 時間 5分間の条件で行い、 ^ 1 〇11金属層148を層間樹脂絶縁層1 50の表面に形成する。 このとき、 形成される N i /Cu金属層 148の厚さは 0. 2 zmである (第 16図(D)参照)。 さらに無電解銅めつき膜を形成しても よい。 スパッ夕の代わりでよい。
(11) 上記処理を終えた基板 130の両面こ、 市販の感光性ドライフィルムを 貼り付け、フォトマスクフィルムを載置して、 10 OmJ/cm2で露光した後、 0. 8%炭酸ナトリウムで現像処理し、 厚さ 15 zzmのめつきレジスト 155の パターンを形成する。 次に、 以下の条件で電解めつきを施して、 厚さ 15 mの 電解めつき膜 157を形成する (第 17図(A)参照)。 なお、 電解めつき水溶液 中の添加剤は、 アトテックジャパン社製のカパラシド H Lである。
〔電解めつき水溶液〕
硫酸 2. 24 mo 1 / 1
硫酸銅 0. 26 mo 1/ 1
添加剤 19. 5 m 1 / 1
〔電解めつき条件〕
1 A/ dm2
時間 65 分 温度 22 ± 2
(12) ついで、 めっきレジスト 155を 5%N a〇Hで剥離除去した後、 その めっきレジスト 155の下に存在していた N 1/〇\1金属層148を硝酸および 硫酸と過酸化水素との混合液を用いるエツチングにて溶解除去し、 電解銅めつき 膜 157等からなる厚さ 16 mの導体回路 145 (バイァホール 146を含む) を形成する (第 17図 (B) 参照)。
(13)次に、 (6) と同様のエッチング処理を行い、導体回路 145上に粗化面 145ひを形成する (第 17図 (C) 参照)。
(14) 続いて、 上記 (7) 〜 (13) の工程を、 繰り返すことにより、 さらに 上層に、 層間樹脂絶縁層 160および導体回路 165 ひィァホール 166を含 む) を形成する。 (第 17図 (D) 参照)。
(15) 次に、 第 1実施形態と同様に調整したソルダーレジスト組成物 (有機樹 脂絶縁材料) を得る。
(16) 次に、 基板 130の両面に、 上記ソルダーレジスト組成物を 20 mの 厚さで塗布し、 乾燥処理を行った後、 ソフォトマスクをソルダーレジスト層 17
0に密着させて紫外線で露光し、 DMTG溶液で現像処理し、 200 mの直径 の開口 171を形成する。 そして、 加熱処理を行ってソルダーレジスト層 170 を硬化させ、 開口 171を有し、 その厚さが 20 mのソルダーレジスト層 17 0を形成する (第 18図 (A) 参照)。
(17) 次に、 ソルダーレジスト層 170を形成した基板 130を、 無電解ニッ ゲルめつき液に浸漬して、 開口部 171に厚さ 5 mのニッケルめっき層 172 を形成する。 さらに、 その基板 130を無電解めつき液に浸漬して、 ニッケルめ つき層 172上に、 厚さ 0. 03 mの金めつき層 174を形成する (第 18図 (B) 参照)。
(18) この後、 ソルダーレジスト層 170の開口 171に、 はんだペーストを 印刷して、 200°Cでリフローすることにより半田バンプ 1 Ί 6を形成し、 半田 バンプ 176を有するプリント配線板 120を製造する (第 19図参照)。
(第 2実施形態の第 2改変例)
第 2改変例に係るプリント配線板は、 第 1図〜第 6図を参照して上述した第 1 実施形態とほぼ同様である。 但し、 この第 2改変例では、 第 2 0図 (A) に示す ように、 バイァホール 4 6及びスルーホール 3 6に、 粗化層 (C u— N i— Pか らなる合金) 4 7を無電解めつきにより形成した後、 粗化層 4 7の形成されたス ルーホール 3 6のランド 3 6 aをバフ研磨して平滑にする(第 2 0図(B)。その 後、) スルーホ一ル 3 6内、 及び、 バイァホール 4 6内に、 樹脂充填剤 5 4を、 マ スクを介して充填し、 乾燥させる (第 2 0図 (C))。 これにより、 樹脂充填剤 5 4が粗化層 4 7に沿って流れ出すのを防ぐ。
(比較例 5 )
比較例 5のプリント配線板は、 基本的に第 2実施形態のプリン卜配線板と同様 であるが、 粗化層が形成されたスルーホールのランド表面を研磨して平坦にする ことなく、 スル一ホールに樹脂充填材を充填している。 その他の条件は同一であ る。
(比較例 6 )
比較例 6のプリント配線板は、 基本的に第 2実施形態の第 1改変例のプリント 配線板と同様であるが、 粗化層が形成されたスルーホールのランド表面を研磨し て平坦にすることなく、 スルーホールに樹脂充填材を充填している。 その他の条 件は同一である。
(比較例 7 )
比較例 7のプリント配線板は、 基本的に第 2実施形態の第 2改変例プリント配 線板と同様であるが、 粗化層が形成されたスルーホールのランド表面を研磨して 平坦にすることなく、 スルーホールに樹脂充填材を充填している。 その他の条件 は同一である。
第 2実施形態、 第 1改変例、 第 2改変例のプリント配線板と比較例のプリント 配線板について、 粗化方法、 スルーホールのランドの表面研磨、 樹脂充填材のス ルーホール外への流出の計 3項目について比較した結果を第 2 1図中に示す。 第 2 0図に示す結果から明らかなように、比較例 5、 6、 7のプリント配線板では、 粗化層が形成されたスルーホールのランドの表面を研磨していないため、 樹脂充 填材を充填する際に、 樹脂充填材がスルーホールのランドに形成された粗化層に 沿って流れ出てしまった。

Claims

請 求 の 範 囲
1 . 層間樹脂絶縁層と導体層とが交互に積層され、 各導体層間がバイァホーリレ にて接続されたビルドアップ層が、 コア基板の両面に形成されてなる多層プリン ト配線板において、
前記コア基板及び該コア基板の両面に形成された層間樹脂絶縁層を貫通するよ うにスルーホールを形成し、
前記スルーホールの直上に外部接続端子へ接続されるバイァホールを形成した ことを特徴とする多層プリント配線板。
2. 前記スルーホールが、 内部に充填剤が充填され、 該充填剤のスルーホール からの露出面を覆う導体層が形成され、
前記スルーホールの直上のバイァホールが、 当該スル一ホールの前記導体層上 に形成されていることを特徴とする請求項 1の多層プリント配線板。
3 . 少なくとも以下 (a) 〜 (d) の工程を備えることを特徴とする多層プリ ント配線板の製造方法:
( a) コア基板の両面に下層層間樹脂絶縁層を形成する工程、
( b ) 前記コァ基板及び前記下層層間樹脂絶縁層を貫通するスルーホールを形成 する工程、
( c ) 前記下層層間樹脂絶縁層の上に上層層間樹脂絶縁層を形成する工程、
(d) 前記上層層間樹脂絶縁層にバイァホールを形成する工程であって、 前記ス ル一ホールの一部の直上に外部接続端子へ接続されるバイァホールを形成するェ 程。
4. 少なくとも以下 ( a) 〜 (g) の工程を備えることを特徴とする多層プリ ント配線板の製造方法:
( a) コア基板の両面に下層層間樹脂絶縁層を形成する工程、
( b) 前記コア基板及び前記下層層間樹脂絶縁層を貫通するスルーホールを形成 する工程、
( c ) 前記スルーホールに充填剤を充填する工程、
( d) 前記スルーホールから溢れた充填剤を研磨して平坦にする工程、
( e )前記充填剤の前記スルーホールからの露出面を覆う導体層を形成する工程、 ( f ) 前記下層層間樹脂絶縁層の上に上層層間樹脂絶縁層を形成する工程、
( g) 前記上層層間樹脂絶縁層にバイァホールを形成する工程であって、 前記ス ルーホールの一部の直上に外部接続端子へ接続されるバイァホールを形成するェ 程。
5. コア基板の両面に層間絶縁層を形成し、 該基板を貫通するスルーホールが 施されて、 樹脂充填材が充填されて、 さらに層間絶縁層と導体回路が積層されて いる多層プリント配線板において、
前記樹脂充填材には、 エポキシ樹脂、 硬化剤、 無機粒子が 1 0〜5 0 %配合さ れていることを特徴とする多層プリント配線板。
6. コア基板の両面に層間絶縁層を形成し、 該基板を貫通するスルーホールが 施されて、 樹脂充填材が充填されて、 蓋めつきが施されて、 さらに層間絶縁層と 導体回路が積層されている多層プリント配線板において、
前記樹脂充填材には、 エポキシ樹脂、 硬化剤、 無機粒子が 1 0〜5 0 %配合さ れていることを特徴とする多層プリント配線板。
7. 前記無機粒子は、 アルミニウム化合物、 カルシウム化合物、 カリウム化合 物、 マグネシウム化合物、 ケィ素化合物のいずれか 1種類以上が配合されている 請求項 6または請求項 7に記載の多層プリント配線板。
8. 前記無機粒子は、 球形、 円形、 楕円形、 破砕形、 多角形のいずれかである 請求項 6または請求項 7に記載のプリント配線板。
9. 前記スルーホールの導体層には粗化層が施されている請求項 6〜請求項 8 のいずれか 1に記載のプリント配線板。
1 0. コア基板の両面に層間絶縁層を形成されたプリント配線板において、 以下の (a) 〜 (e ) を経て、 層間絶縁層を形成させる多層プリント配線板の製 造方法。
( a) 表裏を貫通するスルーホール形成工程一
(b) エポキシ樹脂、 無機粒子が 1 0〜 5 0 %配合されている樹脂充填剤の充填 工程—
( c ) 乾燥工程、 研磨工程—
( d ) 硬化工程一 ( e ) 蓋めつき工程—
1 1 . 前記 (c ) 研磨工程には、 パフェ程を少なくとも 1回もしくは複数回行 なうことを特徴とする請求項 1 0記載のプリント配線板の製造方法。
1 2. 前記 ( a) 工程において、 粗化層を形成する工程を行なうことを特徴と する請求項 1 0または 1 1に記載のプリント配線板の製造方法。
1 3. 層間樹脂絶縁層と導体層とが交互に積層され、 各導体層間がバイァホー ルにて接続されたビルドアップ層が、 コア基板の両面に形成されてなる多層プリ ント配線板において、
前記コア基板及び該コア基板の両面に形成された下層層間樹脂絶縁層を貫通す るように樹脂充填材を充填してなるスルーホールを形成し、
前記下層層間樹脂絶縁層に前記樹脂充填材を充填してなるバイァホールを形成 したことを特徴とする多層プリント配線板。
1 4 · 前記下層層間樹脂絶縁層のバイァホールに充填された樹脂充填剤の露出 面を覆う導体層を形成し、
該導体層を介してバイァホールの直上にバイァホールを形成したことを特徴と する請求項 1 3の多層プリント配線板。
1 5. 少なくとも以下 ( a ) 〜 (g) の工程を備えることを特徴とする多層プ リント配線板の製造方法:
( a) コア基板の両面に下層層間樹脂絶縁層を形成する工程、
( b) 前記コア基板及び前記下層層間樹脂繊層にスルーホールとなる貫通孔を 形成する工程、
( c ) 前記下層層間樹脂絶縁層にバイァホールとなる開口を形成する工程、
( d ) 前記貫通孔及び前記開口に導電膜を形成し、 スルーホール及びバイァホー ルとする工程、
( e ) 前記スルーホール及びバイァホール内に樹脂充填材を充填する工程、
( f ) 前記スルーホール及びバイァホールから溢れた樹脂充填剤を研磨して平坦 にする工程、
( g) 前記樹脂充填剤の前記スルーホール及びバイァホールからの露出面を覆う 導体層を形成する工程。
16. 少なくとも以下 (a) 〜 (i) の工程を備えることを特徵とする多層プ リント配線板の製造方法:
( a ) コァ基板の両面に下層層間樹脂絶縁層を形成する工程、
(b) 前記コア基板及び前記下層層間樹脂絶縁層にスルーホールとなる貫通孔を 形成する工程、
( c ) 前記下層層間樹脂絶縁層にバイァホールとなる開口を形成する工程、
(d) 前記貫通孔及び前記開口に導電膜を形成し、 スルーホール及びバイァホー ルとする工程、
( e ) 前記スルーホール及びバイァホール内に樹脂充填材を充填する工程、 ( f ) 前記スルーホール及びバイァホールから溢れた樹脂充填剤を研磨して平坦 にする工程、
( g ) 前記樹脂充填剤の前記スルーホール及びバイァホールからの露出面を覆う 導体層を形成する工程。
( h ) 前記下層層間樹脂絶縁層の上に上層層間樹脂絶縁層を形成する工程、 (i) 前記上層層間樹脂絶縁層にバイァホールを形成する工程であって、 前記バ ィァホールの一部の直上にバイァホールを形成する工程。
17. 少なくとも以下 (a) 〜 (e) の工程を備えることを特徴とする多層プ リント配線板の製造方法:
( a ) コァ基板の両面に下層層間樹脂絶縁層を形成する工程、
(b) 前記コア基板及び前記下層層間棚旨 椽層にスルーホールとなる貫通孔を 形成する工程、
(c) 前記下層層間樹脂絶縁層にバイァホールとなる開口を形成する工程、
(d) 酸または酸化剤により前記貫通孔のデスミヤ処理を行うと共に、 下層層間 樹脂絶縁層表面の粗化処理を行う工程、
(e) 前記貫通孔及び前記開口に導電膜を形成し、 スルーホール及びバイァホ一 ルとする工程。
18. 前記コア基板がガラスエポキシ樹脂、 FR4, FR5, BTレジンのい ずれかから成り、
前記下層層間樹脂絶縁層が、エポキシ樹脂、フエノール樹脂、ポリイミド樹脂、 ポリフエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂の内の少なくとも 1を含 有してなり、
前記酸化剤が、 クロム酸、 又は、 過マンガン酸塩のいずれかを含むことを特徴 とする請求項 1 7の多層プリント配線板の製造方法。
1 9. 前記酸は、 硫酸、 塩酸、 硝酸、 リン酸、 ギ酸の中から選ばれる 1種類以 上を含有させていることを特徴とする請求項 1 7の多層プリント配線板の製造方 法。
2 0. 前記酸化剤は、 クロム酸、 過マンガン酸塩のいずれかを含むことを特徴 とする請求項 1 7の多層プリント配線板の製造方法。
2 1 . 少なくとも以下 (a) 〜 (d) の工程を備えることを特徴とする多層プ リント配線板の製造方法:
( a ) コア基板に、 スルーホールを形成する工程;
(b) 前記スルーホールに、 粗化層を形成する工程;
( c ) 前記スルーホールのランドの表面を研磨して平坦にする工程;
( d ) 前記スルーホール内に、 樹脂充填材を充填して樹脂層を形成する工程。
2 2. 前記粗ィ匕層は、 酸化銅層であることを特徴とする請求項 2 1に記載の多 層プリント配線板の製造方法。
2 3. 前記粗化層は、 エッチングにより形成されていることを特徴とする請求 項 2 1に記載の多層プリント配線板の製造方法。
2 4. 前記粗化層は、 銅—ニッケル—リンからなる針状合金層であることを特 徴とする請求項 2 1に記載の多層プリント配線板の製造方法。
2 5 . 前記樹脂充填材は、 エポキシ樹脂と有機フイラ一の混合物、 エポキシ樹 脂と無機フィラーの混合物、 およびエポキシ樹脂と無機ファイバーの混合物のな かから選ばれるいずれか 1つであることを特徴とする請求項 2 1〜請求項 2 4の いずれか 1に記載の多層プリント配線板の製造方法。
PCT/JP2000/007037 1999-10-26 2000-10-10 Panneau de cablage realise en carte imprimee multicouche et procede de production WO2001031984A1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
EP00964763A EP1162867B1 (en) 1999-10-26 2000-10-10 Multilayer printed wiring board and method of producing multilayer printed wiring board
DE60027141T DE60027141T2 (de) 1999-10-26 2000-10-10 Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
US09/830,963 US6930258B1 (en) 1999-10-26 2000-10-20 Multilayer printed wiring board and method of producing multilayer printed wiring board
US11/106,642 US7178234B2 (en) 1999-10-26 2005-04-15 Method of manufacturing multi-layer printed circuit board
US11/333,228 US7795542B2 (en) 1999-10-26 2006-01-18 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US12/179,201 US7999194B2 (en) 1999-10-26 2008-07-24 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US12/560,208 US8106310B2 (en) 1999-10-26 2009-09-15 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US13/307,213 US8822839B2 (en) 1999-10-26 2011-11-30 Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP30330599A JP4832621B2 (ja) 1999-10-26 1999-10-26 多層プリント配線板
JP30330799A JP2001127436A (ja) 1999-10-26 1999-10-26 多層プリント配線板の製造方法
JP30330699A JP2001127435A (ja) 1999-10-26 1999-10-26 多層プリント配線板及び多層プリント配線板の製造方法
JP11/303305 1999-10-26
JP11/303307 1999-10-26
JP11/303306 1999-10-26
JP2000029988A JP2001223466A (ja) 2000-02-08 2000-02-08 プリント配線板の製造方法
JP2000-29988 2000-02-08

Related Child Applications (4)

Application Number Title Priority Date Filing Date
US09830953 A-371-Of-International 2000-10-10
US09830963 A-371-Of-International 2000-10-10
US09/830,963 A-371-Of-International US6930258B1 (en) 1999-10-26 2000-10-20 Multilayer printed wiring board and method of producing multilayer printed wiring board
US11/106,642 Division US7178234B2 (en) 1999-10-26 2005-04-15 Method of manufacturing multi-layer printed circuit board

Publications (1)

Publication Number Publication Date
WO2001031984A1 true WO2001031984A1 (fr) 2001-05-03

Family

ID=27479844

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/007037 WO2001031984A1 (fr) 1999-10-26 2000-10-10 Panneau de cablage realise en carte imprimee multicouche et procede de production

Country Status (8)

Country Link
US (6) US6930258B1 (ja)
EP (2) EP1162867B1 (ja)
KR (1) KR100833723B1 (ja)
CN (2) CN100521868C (ja)
DE (1) DE60027141T2 (ja)
MY (2) MY129285A (ja)
TW (1) TWI252723B (ja)
WO (1) WO2001031984A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1432293A1 (en) * 2001-09-28 2004-06-23 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521868C (zh) 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
AUPR090300A0 (en) * 2000-10-20 2000-11-16 AMC Technologies Pty Limited An electrical lead
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JPWO2003023745A1 (ja) * 2001-09-07 2004-12-24 松下電器産業株式会社 表示装置及びその製造方法
WO2003041271A2 (en) * 2001-11-02 2003-05-15 Fred Bassali Circuit board microwave filters
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
AUPS226402A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited An ablation catheter
AUPS226502A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited A multi-electrode lead
AU2002952318A0 (en) * 2002-10-29 2002-11-14 Advanced Metal Coatings Pty Limited Production of lesions in a body
EP1439689A1 (de) * 2003-01-15 2004-07-21 Siemens Aktiengesellschaft Mobiltelefon mit einer Scan-Hilfe
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP4198566B2 (ja) * 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
CA2545419A1 (en) 2003-11-25 2005-06-09 Cathrx Ltd A modular catheter
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
AU2005207078B2 (en) 2004-01-26 2011-03-17 Cathrx Ltd A catheter assembly with an adjustable loop
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
US20080319418A1 (en) * 2004-03-30 2008-12-25 Cathrx Pty Ltd Catheter Steering Device
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
US7202419B2 (en) * 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
US7196274B2 (en) * 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
EP1781363B1 (en) * 2004-08-05 2019-06-05 Cathrx Ltd A steerable catheter
AU2005269248B2 (en) * 2004-08-05 2011-08-25 Cathrx Ltd A process of manufacturing an electrical lead
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Tdk株式会社 多層基板及びその製造方法
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
TWI294757B (en) * 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI288591B (en) * 2005-10-17 2007-10-11 Phoenix Prec Technology Corp Circuit board structure and dielectric structure thereof
US20070206364A1 (en) * 2006-03-02 2007-09-06 Saint-Gobain Performance Plastics Corporation Methods of forming a flexible circuit board
US20080030030A1 (en) * 2006-08-02 2008-02-07 Taiwan Fu Hsing Industrial Co., Ltd. Door lever and door lever assembly
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TW200830961A (en) * 2007-01-02 2008-07-16 Unimicron Technology Corp Circuit substrate and surface treatment process thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR100922810B1 (ko) * 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
WO2011067623A1 (en) 2009-12-01 2011-06-09 Kyma Medical Technologies Ltd Locating features in the heart using radio frequency imaging
US8989837B2 (en) 2009-12-01 2015-03-24 Kyma Medical Technologies Ltd. Methods and systems for determining fluid content of tissue
FR2933975B1 (fr) * 2008-07-17 2011-02-18 Servier Lab Nouveau procede de preparation de benzocyclobutenes fonctionnalises,et application a la synthese de l'ivabradine et de ses sels d'addition a un acide pharmaceutiquement acceptable.
JPWO2010024233A1 (ja) 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
EP2345933A4 (en) * 2008-10-20 2013-01-23 Sumitomo Bakelite Co POSITIVE PHOTOSENSITIVE RESIN COMPOSITION FOR SPRAY COATING AND PROCESS FOR PRODUCING THROUGH ELECTRODE USING THE SAME
TWI402173B (zh) * 2008-11-17 2013-07-21 Fujitsu Ltd 電路板及其製造方法(一)
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
KR101019706B1 (ko) * 2008-12-30 2011-03-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
CN102026498B (zh) * 2009-09-21 2012-11-28 日月光半导体制造股份有限公司 线路板的制作方法、线路板及晶片封装结构
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
KR101737478B1 (ko) * 2009-12-14 2017-05-19 엘지이노텍 주식회사 카메라 모듈 및 그 제조 방법
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
CN102149255B (zh) * 2010-02-04 2013-07-24 日月光半导体制造股份有限公司 多引线通孔的形成方法
EP2543065A4 (en) * 2010-03-03 2018-01-24 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
WO2012011065A1 (en) 2010-07-21 2012-01-26 Kyma Medical Technologies Ltd. Implantable radio-frequency sensor
JP5592808B2 (ja) * 2010-09-15 2014-09-17 日東電工株式会社 配線回路基板
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板
KR101310256B1 (ko) 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR20130007022A (ko) * 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR20140070609A (ko) * 2011-09-19 2014-06-10 시마 나노 테크 이스라엘 리미티드 투명 도전성 코팅의 제조 방법
US8895873B2 (en) 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US8961550B2 (en) 2012-04-17 2015-02-24 Indian Wells Medical, Inc. Steerable endoluminal punch
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
CN102723306B (zh) * 2012-06-28 2014-10-08 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR20140071561A (ko) * 2012-11-27 2014-06-12 삼성전자주식회사 회로 기판과 이를 구비하는 반도체 패키지
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
EP3063832B1 (en) 2013-10-29 2022-07-06 Zoll Medical Israel Ltd. Antenna systems and devices and methods of manufacture thereof
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
WO2015118544A1 (en) 2014-02-05 2015-08-13 Kyma Medical Technologies Ltd. Systems, apparatuses and methods for determining blood pressure
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
CN105225976A (zh) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 焊盘的制作方法及半导体器件
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
US11259715B2 (en) 2014-09-08 2022-03-01 Zoll Medical Israel Ltd. Monitoring and diagnostics systems and methods
CN107112664B (zh) * 2014-09-16 2020-05-19 安费诺富加宜(亚洲)私人有限公司 气密性密封的电连接器组件
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
WO2016115175A1 (en) 2015-01-12 2016-07-21 KYMA Medical Technologies, Inc. Systems, apparatuses and methods for radio frequency-based attachment sensing
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
WO2017006391A1 (ja) * 2015-07-03 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
US9780052B2 (en) * 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods
US9639734B1 (en) * 2015-11-13 2017-05-02 Cypress Semiconductor Corporation Fingerprint sensor-compatible overlay material
US10282585B2 (en) 2015-11-13 2019-05-07 Cypress Semiconductor Corporation Sensor-compatible overlay
US10832029B2 (en) 2015-11-13 2020-11-10 Cypress Semiconductor Corporation Sensor-compatible overlay
CN105744722A (zh) * 2016-02-19 2016-07-06 罗嘉妤 一种计算机散热pcb板
CN105575938B (zh) * 2016-02-26 2018-10-26 中国科学院微电子研究所 一种硅基转接板及其制备方法
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
CN110366761B (zh) 2017-03-16 2022-04-29 旭化成株式会社 分散体以及使用其的带导电性图案的结构体的制造方法和带导电性图案的结构体
US11328835B2 (en) 2017-03-16 2022-05-10 Asahi Kasei Kabushiki Kaisha Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern
CN110870392B (zh) * 2017-07-18 2023-04-14 旭化成株式会社 具有导电性图案区域的结构体及其制造方法、层积体及其制造方法、以及铜布线
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102559500B1 (ko) 2017-07-27 2023-07-24 아사히 가세이 가부시키가이샤 산화구리 잉크 및 이것을 이용한 도전성 기판의 제조 방법, 도막을 포함하는 제품 및 이것을 이용한 제품의 제조 방법, 도전성 패턴을 갖는 제품의 제조 방법, 및 도전성 패턴을 갖는 제품
WO2019030746A1 (en) 2017-08-10 2019-02-14 Zoll Medical Israel Ltd. SYSTEMS, DEVICES AND METHODS FOR PHYSIOLOGICAL MONITORING OF PATIENTS
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
US11523518B2 (en) * 2017-11-28 2022-12-06 Sumitomo Electric Printed Circuits, Inc. Method of making flexible printed circuit board and flexible printed circuit board
JP7089453B2 (ja) * 2018-10-10 2022-06-22 新光電気工業株式会社 配線基板及びその製造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN113035834B (zh) * 2021-05-28 2021-07-30 浙江集迈科微电子有限公司 转接板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283847A (ja) * 1993-03-29 1994-10-07 Hitachi Chem Co Ltd プリント配線板
JPH09246732A (ja) * 1996-03-01 1997-09-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH09331152A (ja) * 1996-06-11 1997-12-22 Tokuyama Corp 回路基板の製造方法
JPH1187930A (ja) * 1997-09-11 1999-03-30 Hitachi Aic Inc 多層印刷配線板の製造方法
JPH11261216A (ja) * 1998-03-09 1999-09-24 Ibiden Co Ltd プリント配線板及びその製造方法
JPH11266079A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd ビルドアップ多層配線基板及びその製造方法
JPH11266078A (ja) * 1998-03-17 1999-09-28 Ibiden Co Ltd スルーホール充填用樹脂組成物および多層プリント配線板

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US557844A (en) * 1896-04-07 maloney
US4496475A (en) 1980-09-15 1985-01-29 Potters Industries, Inc. Conductive paste, electroconductive body and fabrication of same
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JP2570866B2 (ja) 1989-08-29 1997-01-16 日本電気株式会社 パタン正規化装置
JPH0651010Y2 (ja) 1989-12-22 1994-12-21 富士通株式会社 プリント配線板構造
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH07283539A (ja) 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5557884A (en) * 1994-07-27 1996-09-24 Deppe; Gregory Spraying and level control for aero-hydroponic system
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
WO1996017503A1 (fr) 1994-12-01 1996-06-06 Ibiden Co., Ltd. Carte a circuit imprime multicouche et son procede de production
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
TW323432B (ja) 1995-04-28 1997-12-21 Victor Company Of Japan
US5890460A (en) * 1995-05-08 1999-04-06 Ball; Ronald C. Electrical generator set
US6195883B1 (en) 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
AUPN416395A0 (en) * 1995-07-14 1995-08-03 Matchplay Ltd Ball hitting sports implement and/or sports balls
JP3084352B2 (ja) * 1995-08-28 2000-09-04 太陽インキ製造株式会社 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
CN1090891C (zh) * 1995-10-23 2002-09-11 揖斐电株式会社 多层印刷电路板的制造方法及其制成的多层印刷电路板
JP3172456B2 (ja) 1995-10-23 2001-06-04 イビデン株式会社 プリント配線板
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JPH09148748A (ja) 1995-11-20 1997-06-06 Taiyo Ink Mfg Ltd 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物
JP3266778B2 (ja) 1995-11-30 2002-03-18 シャープ株式会社 多層フレキシブルリジットプリント配線板の製造方法
JPH09260849A (ja) 1996-03-19 1997-10-03 Matsushita Electric Works Ltd 内層用回路板の製造方法、及び、多層プリント配線板の製造方法
JP3580638B2 (ja) 1996-05-29 2004-10-27 京セラ株式会社 配線基板及びその製造方法
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
JPH10107449A (ja) 1996-09-27 1998-04-24 Ibiden Co Ltd 多層プリント配線板の製造方法
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US6217987B1 (en) 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
JPH10200265A (ja) 1997-01-06 1998-07-31 Ibiden Co Ltd 多層プリント配線板
JPH10261868A (ja) 1997-03-19 1998-09-29 Nec Toyama Ltd 多層印刷配線板の製造方法
US5827804A (en) * 1997-04-04 1998-10-27 Harris; Phillip C. Borate cross-linked well treating fluids and methods
JPH10322024A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JPH10334499A (ja) 1997-05-29 1998-12-18 Nec Gumma Ltd 光学式ピックアップ装置
JPH1140949A (ja) 1997-07-23 1999-02-12 Hitachi Aic Inc 多層配線板と面付部品の実装構造
JPH11186729A (ja) 1997-10-14 1999-07-09 Ibiden Co Ltd 多層プリント配線板
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3415430B2 (ja) 1997-11-11 2003-06-09 日本特殊陶業株式会社 プリント配線板用穴埋め材及びそれを用いたプリント配線板
JPH11177237A (ja) 1997-12-16 1999-07-02 Hitachi Chem Co Ltd ビルドアップ多層プリント配線板とその製造方法
JPH11204944A (ja) 1998-01-12 1999-07-30 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JPH11214846A (ja) 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JP3421240B2 (ja) 1998-03-26 2003-06-30 イビデン株式会社 多層プリント配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2000244129A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP4442832B2 (ja) 1999-04-13 2010-03-31 イビデン株式会社 多層プリント配線板
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
CN100521868C (zh) 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283847A (ja) * 1993-03-29 1994-10-07 Hitachi Chem Co Ltd プリント配線板
JPH09246732A (ja) * 1996-03-01 1997-09-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH09331152A (ja) * 1996-06-11 1997-12-22 Tokuyama Corp 回路基板の製造方法
JPH1187930A (ja) * 1997-09-11 1999-03-30 Hitachi Aic Inc 多層印刷配線板の製造方法
JPH11261216A (ja) * 1998-03-09 1999-09-24 Ibiden Co Ltd プリント配線板及びその製造方法
JPH11266078A (ja) * 1998-03-17 1999-09-28 Ibiden Co Ltd スルーホール充填用樹脂組成物および多層プリント配線板
JPH11266079A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd ビルドアップ多層配線基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1162867A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1432293A1 (en) * 2001-09-28 2004-06-23 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
EP1432293A4 (en) * 2001-09-28 2005-12-07 Ibiden Co Ltd PCB AND MANUFACTURING PROCESS FOR THE PCB
US7129158B2 (en) 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
EP1915040A3 (en) * 2001-09-28 2008-04-30 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US7449781B2 (en) 2001-09-28 2008-11-11 Ibiden Co., Ltd. Printed wiring board
US8013256B2 (en) 2001-09-28 2011-09-06 Ibiden Co., Ltd. Printed wiring board
US8878078B2 (en) 2001-09-28 2014-11-04 Ibiden Co., Ltd. Printed wiring board

Also Published As

Publication number Publication date
EP1162867A4 (en) 2004-03-24
KR20010089702A (ko) 2001-10-08
US6930258B1 (en) 2005-08-16
CN1652662A (zh) 2005-08-10
US8106310B2 (en) 2012-01-31
CN1327710A (zh) 2001-12-19
US20120067633A1 (en) 2012-03-22
MY129285A (en) 2007-03-30
TWI252723B (en) 2006-04-01
DE60027141T2 (de) 2006-12-28
EP1672970A3 (en) 2007-08-01
KR100833723B1 (ko) 2008-05-29
DE60027141D1 (de) 2006-05-18
US8822839B2 (en) 2014-09-02
CN1199536C (zh) 2005-04-27
US7795542B2 (en) 2010-09-14
CN100521868C (zh) 2009-07-29
US20100006328A1 (en) 2010-01-14
US20060191708A1 (en) 2006-08-31
US7999194B2 (en) 2011-08-16
EP1672970B1 (en) 2011-06-08
EP1162867B1 (en) 2006-04-05
US20050189136A1 (en) 2005-09-01
EP1672970A2 (en) 2006-06-21
MY148600A (en) 2013-05-15
EP1162867A1 (en) 2001-12-12
US7178234B2 (en) 2007-02-20
US20080283282A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
WO2001031984A1 (fr) Panneau de cablage realise en carte imprimee multicouche et procede de production
US6376049B1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2000124617A (ja) 多層プリント配線板
KR20010053157A (ko) 다층 프린트 배선판 및 그 제조방법
JPH11186729A (ja) 多層プリント配線板
JP2002203735A (ja) コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP2002374066A (ja) 多層プリント配線板の製造方法
JP2003101244A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4877694B2 (ja) 多層プリント配線板の製造方法
JP4535598B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4159136B2 (ja) 多層プリント配線板
JP2001127435A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002047594A (ja) 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
JP4832621B2 (ja) 多層プリント配線板
JP2000328256A (ja) 無電解めっき液およびそれを用いたプリント配線板の製造方法
JP2001244640A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2003115663A (ja) 多層プリント配線板
JP2003008221A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2010263249A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH11199738A (ja) フッ素樹脂組成物および多層プリント配線板
JP3219395B2 (ja) 多層プリント配線板の製造方法
JP2001060765A (ja) 多層プリント配線板の製造方法
JP2009038390A (ja) 多層プリント配線板の製造方法
JP2002084073A (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00802391.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1020017008133

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09830963

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000964763

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000964763

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000964763

Country of ref document: EP