WO2001067839A1 - Dispositif de montage de puces et procede d'alignement - Google Patents

Dispositif de montage de puces et procede d'alignement Download PDF

Info

Publication number
WO2001067839A1
WO2001067839A1 PCT/JP2001/001798 JP0101798W WO0167839A1 WO 2001067839 A1 WO2001067839 A1 WO 2001067839A1 JP 0101798 W JP0101798 W JP 0101798W WO 0167839 A1 WO0167839 A1 WO 0167839A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
head
recognition
chip mounting
calibration
Prior art date
Application number
PCT/JP2001/001798
Other languages
English (en)
French (fr)
Inventor
Katsumi Terada
Akira Yamauchi
Original Assignee
Toray Engineering Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co., Ltd. filed Critical Toray Engineering Co., Ltd.
Priority to US10/221,142 priority Critical patent/US6961994B2/en
Publication of WO2001067839A1 publication Critical patent/WO2001067839A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/089Calibration, teaching or correction of mechanical systems, e.g. of the mounting head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0404Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408Incorporating a pick-up tool
    • H05K13/041Incorporating a pick-up tool having multiple pick-up tools
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53087Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component

Definitions

  • Chip mounting apparatus and alignment method in the apparatus are Chip mounting apparatus and alignment method in the apparatus
  • the present invention relates to a chip mounting device and an alignment method in the device, and more particularly to a chip mounting device capable of performing high-speed and high-precision alignment and an alignment method in the device.
  • the position of the chip held by the head and the substrate e.g., a liquid crystal substrate, etc.
  • the chip is mounted by lowering the head when the position is precisely positioned.
  • a chip mounting device multiple heads are provided in order to increase mounting work efficiency and reduce tact time, and each head is sequentially rotated to the chip receiving position and the mounting position on the board.
  • a so-called rotary head type chip mounting apparatus for example, Japanese Patent Application Laid-Open No. 7-193102.
  • chip mounting devices can be broadly classified into chip bonding devices (ponders) and chip mounting devices (mounters).
  • the bonder heats and pressurizes the chip held by the head and joins the chip to the substrate.
  • the mounter basically does not heat the chip held by the head, but simply mounts or temporarily bonds the chip on the substrate, and then makes it possible to perform full bonding using a heating furnace etc.
  • Bonder generally recognizes the opposing chip and board positions, respectively, just before mounting.For example, the chip position and the board position are recognized by two-field recognition means. After recognizing and correcting the relative positional deviation between the two, the mounting work is performed.
  • the two-field-of-view recognition means as the position recognition means normally moves to and from the chip mounting position, enters before recognition, and retracts after recognition.
  • the chip and the substrate can be bonded with high accuracy. For example, it is possible to join with a degree of accuracy or less Become.
  • the two-view recognition means moves back and forth at the chip mounting position, no other work can proceed during that time, and there is a limit to the reduction of the operation time of a series of devices. Therefore, there is a limit in shortening the tact time even if the above-mentioned single-head type chip mounting apparatus is configured.
  • mounters In mounters, the configuration of the rotary head type chip mounting device is quite widespread, and high-speed mounting is possible. Normally, in this type of mounter, the position of the substrate is recognized at a position different from the chip mounting position and before the substrate is supplied to the chip mounting position. The system can be implemented in a short time, and the tact time of the entire system is shortened. However, since the displacement is not adjusted at the actual chip mounting position, the bonding accuracy between the substrate and the chip does not increase so much, and is only about 100. Mounters have been used for those that do not require much precision, but in recent years the demand for precision on mounters has been increasing, making it difficult for conventional mounters to respond.
  • the purpose of the present invention is to achieve a speed similar to that of a conventional mounter (for example, one chip mounting time is about 1 second) or a higher speed (for example, one chip mounting time is 1 second or less).
  • a chip mounting device that can perform chip mounting with the same accuracy as a bonder (for example, chip mounting accuracy of about 5 zm) or a higher accuracy (for example, chip mounting accuracy of submicron), and an array in the device.
  • the object of the present invention is that, when the chip mounting apparatus according to the present invention is applied to a bonder, the mounting speed can be increased to a speed equal to or higher than that of a conventional mounter, and thereby the When the chip mounting device according to the present invention is applied to a mounter, chip mounting can be performed with the same or higher accuracy as a conventional bonder. It is in.
  • a chip mounting apparatus has a plurality of heads for holding a chip, and the plurality of heads are positioned on a circular orbit at least at a position for receiving the chip. Move to multiple positions including the position where the chip is mounted on the substrate
  • the second Recognition means include all means capable of recognizing recognition marks, such as CCD cameras, infrared cameras, X-ray cameras and sensors.
  • the chip includes all forms on the side to be bonded to the substrate, such as an IC chip, a semiconductor chip, an optical element, and a wafer.
  • the substrate includes all forms of an object to be bonded to a chip, a wafer, and the like, such as a resin substrate, a glass substrate, and a film substrate.
  • the first recognition means and the second recognition means determine the deviation of the relative positional relationship between the substrate and the chip based on the position information of the substrate and the chip recognized by the two recognition means.
  • it is connected to position control means that can be modified for each head.
  • the first recognition means and the second recognition means can directly recognize the positions of the substrate and the chip, and the calibration recognition mark provided on the head side. Can be recognized by the second recognition means, the same mark can be further recognized by the first recognition means, and the calibration can be performed based on both pieces of recognition information.
  • the calibration recognition mark may be attached to the head itself or to a calibration member incorporated in the head (for example, a member made of a transparent glass plate). A calibration member having an equivalent shape (for example, a member made of a transparent glass plate) may be held by the head and attached to the calibration member.
  • the position reading mechanism of the chip including the second recognition means is provided with a mechanism capable of reading the calibration recognition mark provided on the head side.
  • the position reading mechanism of the substrate including the first recognition means when the head provided with the calibration recognition mark is rotated to the chip mounting position, the same calibration recognition mark is rotated. It is configured as a readable mechanism. That is, the same calibration recognition mark can be read at the position of the second recognition means, and can also be read at the position 'of the first recognition means. In order to achieve this, a structure having a transparent glass plate or a perforated structure may be employed. If the calibration recognition mark is provided on the head at a position different from the height of the chip held by the head, the calibration mark is focused upon recognition by the second recognition means or the like.
  • the height of the calibration mark at each recognition means should be the same as the height at which the head actually holds the chip. Is preferred. That is, at the reading position of the calibration recognition mark by the second recognition means and the first recognition means, for each head, the height of the calibration recognition mark held by the head is set to the height of the chip. It is preferable to provide a head elevating / lowering control means for adjusting to the time. By calibrating each head, the characteristics of each head can be stored accurately.
  • An alignment method in a chip mounting apparatus includes a plurality of heads for holding a chip, and mounting the plurality of heads on a circular orbit at least at a position for receiving the chip and on a substrate.
  • a position of the substrate on the substrate stage is determined by a chip mounting position on the circular orbit.
  • the position of the chip held by each head is recognized by the second recognition means at a position different from the chip mounting position before reaching the chip mounting position on the circular orbit.
  • the relative positional relationship between the substrate and the chip at the chip mounting position is controlled within the target accuracy based on the information on the position of the substrate and the chip by the recognition means.
  • the method consists of:
  • the calibration recognition mark is rotated together with the head to the chip mounting position.
  • the calibration recognition mark is read by the first recognition means, and a position calibration amount is obtained for each head based on both pieces of read information.
  • the head When the calibration recognition mark is provided in the head, when the calibration recognition mark is read by the second recognition means and the first recognition means, the head is provided at each reading position. It is preferable that the height of the calibration recognition mark be adjusted to the same height as the height of the chip held by the head by raising and lowering the head.
  • the head In the chip mounting apparatus according to the present invention and the alignment method in the apparatus as described above, the head is rotated from the chip receiving position to the chip mounting position on the substrate by a so-called single head method. You. In this rotation operation, the position of the chip is recognized by the second recognition means at a position before reaching the chip mounting position, and the position of the substrate is determined by the position of the chip and the head holding the chip.
  • the recognition means is moved forward and backward at the chip mounting position, and both the position of the substrate and the chip are recognized at the chip mounting position. Time is greatly reduced, and the overall operating time for a series of chip mounting is significantly reduced, reducing takt time.
  • the operation speed of the conventional mounter is the same as that of the conventional mounter, or the substrate mark and the chip mark are read while the rotary head is rotating, the operation speed can be made higher.
  • the board position is recognized at the chip mounting position, so at least the board position recognition accuracy is greatly improved, ensuring the same accuracy as the conventional bonder. It becomes possible.
  • the same calibration recognition mark is read at both the second recognition means and the first recognition means using the calibration recognition mark, the head which is rotated to the chip mounting position can be read. It is possible to ascertain the positional deviation characteristics of each head for each head, and it becomes possible to perform extremely high-accuracy positioning. In other words, for high-speed mounting, multiple heads are rotated one after another to the chip mounting position, but precise alignment between the substrate and the chip at the chip mounting position becomes possible. It is possible to secure the same level of accuracy as Bonda or higher accuracy.
  • the chip mounting apparatus and the alignment method in the apparatus according to the present invention enable high-speed mounting at the same operating speed as a conventional mounter or at a higher operating speed, and at the same time, the same accuracy as a conventional bonder.
  • high-precision mounting with higher accuracy is possible. Therefore, especially, the takt time of the bonder can be greatly reduced, and the mounting accuracy of the mounter chip can be greatly improved.
  • FIG. 1 is a schematic perspective view of a chip mounting apparatus according to one embodiment of the present invention.
  • FIG. 2 is a schematic configuration diagram showing each position of the head of the apparatus in FIG. 1 on a rotating circular orbit.
  • FIG. 3 is a schematic perspective view showing a state of position recognition by the second recognition means and the first recognition means of the apparatus of FIG.
  • FIG. 4 is a schematic vertical cross-sectional view showing a head lifting / lowering operation in a second recognition means installation section of the apparatus of FIG.
  • FIG. 5 is a schematic vertical sectional view showing a head lifting / lowering operation in a first recognition means installation section of the apparatus of FIG.
  • a chip mounting apparatus 1 includes a head 3 for holding a chip 2 by suction or the like, and a substrate holding stage 5 provided thereunder and holding a substrate 4 such as a circuit board or a liquid crystal substrate by suction or the like. have.
  • the head 3 can hold the chip 2 by suction or the like on the lower surface side of the tool 6 provided at the lower end thereof.
  • the chip mounting device 1 is configured as a bonder
  • the tool 6 has a built-in heater so that the heater can be heated.
  • the heater 6 is not included. That is, the tool 6 may or may not be provided with a heater.
  • the substrate holding stage 5 is fixed on a slide table 7, and the slide operation of the slide table 7 requires a chip mounting position on the substrate 4 held by the substrate holding stage 5. It can be shifted accordingly.
  • the slide table 7 is a movable table that can adjust the position in the X-axis direction in the horizontal direction, the Y-axis direction perpendicular to it, and the Z-axis direction in the vertical direction, and the angle adjustment in the 0 direction around the rotation axis. Bull 8 is provided on.
  • the board 4 supplied from the board feed device 9 to the slide table 7 is positioned at the chip mounting position A.
  • Positioning immediately before mounting includes position recognition information of the board 4 provided by the first recognition means 10 provided as a means for recognizing the position of the board provided above the chip mounting position A, and second recognition means described later. In response to the relative alignment control command based on the chip 2 position recognition information from It is done in the same way.
  • a plurality of heads 3 (four in the present embodiment) are provided, and the ports to be rotationally driven are equally distributed in the rotation direction of the tally head unit 11 (in this embodiment, every 90 degrees). ).
  • Each head 3 is attached to each m 12 of the rotary head unit 11 via a lifting unit 13, and in the present embodiment, each head 3 is provided with a fixed linear track. Only the vertical movement in the Z-axis direction can be performed. However, a mechanism capable of fine adjustment in the X-axis direction, the Y-axis direction, and the 0-direction may be provided for the head 3 as well as the above-described substrate side.
  • the rotary operation of the rotary head unit 11 causes the four heads 3 to move in the rotational direction along a fixed circular orbit 14.
  • At least a chip receiving position B at which the head 3 receives the chip 2 and the aforementioned chip mounting position A are set on the circular orbit 14.
  • the chip receiving position B and the chip mounting position A are set at positions opposite to each other by 180 degrees, and in the present embodiment, the transfer for flux or paste transfer is further performed at the position of 90 degrees on the way.
  • Position C is set. At the transfer position C, a transfer unit 15 for transferring a flux or a paste to the bump of the chip 2 is provided.
  • the transfer position C and the chip mounting position A are different.
  • a second recognition means 16 as recognition means for recognizing the position of the chip 2 on the head 3 is provided at a position D at the intermediate position of 45 degrees.
  • the second recognition means 16 can recognize the position of the chip 2 in a non-contact manner from the outside of the circular orbit 14 through the prism 17 as shown in FIG. I have.
  • the first recognition means 10 basically raises the position of the lower substrate 4 when the head 3 is not positioned below the first recognition means 10. Can be recognized from.
  • the position of the substrate 4 can be recognized from above by the first recognition means 10. Becomes possible.
  • the position recognition information of the chip 2 at the position D by the second recognition means 16 and the first recognition means 10 at the chip mounting position A The position recognition information of the substrate 4 is input to a control device 18 including a microcomputer as shown in FIG.
  • the controller 18 calculates the relative positional relationship between the chip 2 and the board 4 at the chip mounting position A from the two pieces of position information, and calculates the relative position correction amount for correcting within the target relative position accuracy based on the calculation. You.
  • This calculation is performed for each head 3, and a high-precision alignment is performed for each of the heads 3 sequentially rotated and moved.
  • the relative position is corrected on the substrate 4 side, that is, on the movable table 8 side, based on a command signal from the control device 18.
  • it can be performed on the head 3 side, and can be performed on both sides.
  • the chip mounting apparatus 1 can further have a calibration function.
  • head 3 in a transparent glass plate member 1 9 is provided to, the transparent glass plate member 1 9 calibration recognition marks 2 0 c recognition mark for the calibration 2 0 to be added to
  • the second recognition means 16 and the first recognition means 10 Is read. Since the same calibration recognition mark 20 is read, the positional shift characteristics of the head 3 are grasped for each head 3 and the amount to be calibrated is determined for each head 3 based on the information. If the information is stored, it is possible to provide feedback on the correction of the relative positional relationship between the chip 2 and the substrate 4 in each chip mounting.
  • the position in the height direction of the calibration recognition mark 20 is different from the position in the height direction of the chip 2 (shown by a two-dot chain line in FIG. 4) actually held by the head 3. Therefore, when the calibration recognition mark 20 is read, the second recognition means 16 is set at the installation position D so that the focusing of the second recognition means 16 can be performed easily and quickly.
  • the height of the calibration recognition mark 20 is adjusted to the height of the chip 2 by raising and lowering the node 3. In this embodiment, the head 3 is lowered for focusing.
  • the first recognition means 10 can be easily and quickly focused.
  • the height of the calibration recognition mark 20 be adjusted to the height of the chip 2 by raising and lowering the head 3.
  • the second recognition means 16 and the first recognition means 10 can be used without any problem, without causing any problems.
  • the same calibration recognition mark 20 can be used for the above-described calibration by reading the mark.
  • the calibration recognition is simply performed on any part of the head 3. It is also possible to adopt a structure in which only a mark is provided.
  • a calibration reference chip (not shown) having a shape similar to that of the chip 2 is prepared, and is formed of, for example, transparent glass, and is formed thereon.
  • a recognition mark for calibration can be added. This eliminates the need to control the height of the calibration recognition mark 20 as described above, so that the operation can be facilitated and the final control accuracy deteriorates due to the height control of the calibration recognition mark 20. Anxiety can be resolved.
  • the second recognition means 16 at the transfer position C, the position of the chip 2 when the chip is mounted on the substrate at the chip mounting position A (the head 3 is stopped). You may comprise in the form which performs recognition.
  • the chip recognition position D and the second recognition means 16 are arranged at a 45-degree position between the transfer position C and the chip mounting position A, but the circular orbit between the transfer position C and the chip mounting position A If it is above, it may be placed at a position other than the 45 degree position.
  • the chip recognition position D and the second recognition means 16 are provided at the chip receiving position B in the transfer position C under the condition that no positional deviation occurs when the adhesive such as the paste is transferred to the chip.
  • it may be provided in a form located on a circular orbit between the chip receiving position B and the transfer position C.
  • the head 3 may be configured to recognize the chip position while passing or stopping at the chip recognition position D.
  • a single-tally head system in which a plurality of heads 3 are rotationally moved is used.
  • the position of chip 2 can be recognized by the second recognition means 16 at the position D before reaching the chip mounting position A, after the chip 2 reaches the chip mounting position A, it is read by the two-field recognition means.
  • the time for recognizing the position of chip 2 can be greatly reduced compared to Bonda. This chip 2 place Since the position recognition can be performed without stopping the rotational movement of the head 3 at the position D, the time can be further reduced. Also, the position recognition of the substrate 4 by the first recognition means 10 can be performed from above when the head 3 has not reached above the substrate 4, so that the position recognition time of the substrate 4 Can also be significantly reduced. In other words, when the chip 2 held by the head 3 reaches the chip mounting position A, the state where the position recognition of the chip 2 and the position recognition of the substrate 4 have already been completed. Therefore, the time can be significantly reduced as compared with the conventional bonder.
  • the position recognition accuracy of the substrate 4 is significantly higher than when the conventional mounting device is installed at a position other than the chip mounting position A. To be improved. Then, based on the position information of the chip 2 and the position information of the substrate 4 which are recognized in advance, the position is corrected so that the relative positional relationship between the two falls within the target accuracy. Precise alignment is performed before implementation.
  • the same calibration recognition mark 20 is read by both the second recognition means 16 and the first recognition means 10, and is calibrated based on the information. By doing so, the characteristics and habit of each head 3 can be accurately grasped beforehand. By incorporating this data into the alignment control during actual chip mounting, extremely high-precision alignment is possible despite the fact that it is a single-headed system. In other words, it is possible to ensure the same level of accuracy as a conventional bonder or higher accuracy.
  • the recognition mark can be recognized from below, such as a transparent substrate or a substrate with a mark on the back surface, or in the case where recognition is possible using infrared or X-ray transmitting means, even if it is not possible to look directly from below, A first recognition means for reading a substrate mark may be provided below.
  • a chip mounting apparatus and an alignment method according to the present invention are provided in a rotary head method.
  • the present invention is suitable for a bonder and a mounter. When the present invention is applied to a bonder, a significant effect of shortening the tact time can be obtained. Can be

Description

糸田 »
チップ実装装置およびその装置におけるァライメント方法
技 術 分 野
本発明は、 チップ実装装置およびその装置におけるァライメント方法に関し、 とくに高速でかつ高精度のァライメントを行うことができるようにしたチップ実 装装置およびその装置におけるァライメント方法に関する。
背 景 技 術
' 従来、 周知のように、 チップ実装装置においては、 へッ ドが保持しているチッ プの位置と、 その下方に配されている基板保持ステージに支持されている基板 (例えば、 液晶基板等) の位置とを精密に位置決めした状態において、 へッ ドを 降下させてチップ実装を行うようにしている。
このようなチップ実装装置において、 実装の作業効率を高め、 タク トタイムを 短縮するために、 複数のへッ ドを備え、 各へッ ドをチップの受取位置と基板への 実装位置とに順次回転させるようにした、 いわゆるロータリ一へッ ド式のチップ 実装装置が知られている (たとえば、 特開平 7— 1 9 3 1 0 2号公報) 。
一方、 チップ実装装置は、 チップボンディ ング装置 (ポンダー) と、 チップマ ゥンティ ング装置 (マウンタ一) とに大別できる。 ボンダ一は、 へッ ドに保持さ れたチップを加熱 ·加圧して基板に接合するものである。 マウンタ一は、 基本的 にへッ ドに保持されたチップの加熱を行わず、 単にチップを基板上に載置または 仮接着するもので、 その後に加熱炉等を用いて本接合できるようにしたものであ 一般に、 ボンダ一では、 チップを基板に実装する位置において、 実装直前に、 対向するチップと基板の位置をそれぞれ認識し、 たとえば、 チップの位置と基板 の位置を 2視野の認識手段で認識し、 両者間の相対的な位置関係のずれを修正し た後実装作業を行うようにしている。 位置認識手段としての 2視野の認識手段は、 通常、 チップ実装位置に進退され、 認識前に進入されて認識後に退避されるよう になっている。 このように、 2視野の認識手段による相対位置関係の情報に基づ いて位置を制御することにより、 チップと基板を高精度で接合することが可能に なる。 たとえば、 程度、 あるいはそれ以下の精度で接合することが可能に なる。 その反面、 2視野の認識手段をチップ実装位置で進退させるので、 その間 は他の作業を進行させることができず、 一連の装置の動作時間の短縮には限界が ある。 したがって、 上述のような口一タリ一へッ ド式のチップ実装装置に構成さ れたとしても、 タク トタイムの短縮には限界がある。
マウンタ一においては、 ロータリーへッ ド式のチップ実装装置の構成はかなり 普及しており、 高速実装が可能になっている。 通常、 この種のマウンタ一におい ては、 基板の位置認識は、 チップ実装位置とは別の、 基板をチップ実装位置に供 給する前の位置で行われており、 それによつて、 チップ実装位置における実装を 短時間で行うことができるようにし、 装置全体としてのタク トタイムを縮めてい る。 しかし、 実際のチップ実装位置において位置ずれ等を調整していないため、 基板とチップとの接合精度はそれほど上がらず、 1 0 0 程度の精度にとどま つている。 マウンタ一は精度がそれ程要求されないものに対して使用されてきた が、 近年、 マウンターに対する精度要求も高まりつつあり、.従来のマウンタ一で は対応が難しくなってきた。
発 明 の 開 示
そこで、 本発明の目的は、 従来のマウンター並の速度 (たとえば、 1回のチッ プ実装時間が約 1秒) あるいはより速い速度 (たとえば、 1回のチップ実装時間 が 1秒以下) で、 従来のポンダー並の精度 (たとえば、 5 z m程度のチップ実装 精度) あるいはより高い精度 (たとえば、 サブミクロンのチップ実装精度) でチ ップ実装を行うことが可能な、 チップ実装装置およびその装置におけるァライメ ント方法を提供することにある。
つまり本発明の目的は、 、 本発明に係るチップ実装装置をボンダ一に適用した 場合には、 従来のマウンタ一並の速度あるいはより速い速度まで実装速度を上げ ることができ、 それによつてタク トタイムの大幅な短縮を可能とし、 本発明に係 るチップ実装装置をマウンタ一に適用した場合には、 従来のボンダ一並の精度あ るいはより高い精度でチップ実装を行うことを可能とすることにある。
上記目的を達成するために、 本発明に係るチップ実装装置は、 チップを保持す るへッ ドを複数有し、 該複数のへッ ドを、 円軌道上において、 少なく ともチップ を受け取る位置と基板上にチップを実装する位置とを含む複数の位置に移動させ る回転機構を備えたチップ実装装置において、 前記円軌道上のチップ実装位置に、 基板ステージ上における基板の位置を認識可能な第 1の認識手段を配置するとと もに、 前記円軌道上のチップ実装位置とは異なる位置に、 へッ ド上におけるチッ プの位置を認識可能な第 2の認識手段を配置したことを特徴とするものからなる c 本発明において、 第 1の認識手段、 第 2の認識手段は、 たとえば C C Dカメラ、 赤外カメラ、 X線カメラやセンサーなど、 認識マークを認識できる全ての手段を 含む。 また、 チップとは、 たとえば I Cチップ、 半導体チップ、 光素子、 ウェハ —など、 基板と接合させる側の全ての形態のものを含む。 さらに、 基板とは、 た とえば樹脂基板、 ガラス基板、 フィルム基板など、 チップやウェハ一などと接合 される対象物の全ての形態のものを含む。
このチップ実装装置においては、 上記第 1の認識手段と上記第 2の認識手段が、 両認識手段により認識された基板とチップの位置情報に基づいて、 基板とチップ 間の相対位置関係のずれをへッ ド毎に修正可能な位置制御手段に接続されている ことが好ましい。
また、 このチップ実装装置においては、 上記第 1の認識手段と上記第 2の認識 手段により、 基板およびチップの位置を直接認識することもできるし、 へッ ド側 に設けられた校正用認識マークを、 第 2の認識手段により認識し、 同じマークを さらに第 1の認識手段により認識し、 両認識情報に基づいてキヤリプレーション を行うようにすることもできる。 校正用認識マークは、 へッ ド自身に付してもよ く、 へッ ドに組み込まれた校正用部材 (たとえば、 透明ガラス板からなる部材) に付してもよく、 さらには、 チップと同等の形状を有する校正用部材 (たとえば、 透明ガラス板からなる部材) をへッ ドに保持させ、 その校正用部材に付してもよ い。 そして、 へッ ド側に校正用認識マークを設ける場合、 上記第 2の認識手段を 含むチップの位置読み取り機構が、 へッ ド側に設けられた校正用認識マークを読 み取り可能な機構に構成されているとともに、 上記第 1の認識手段を含む基板の 位置読み取り機構が、 校正用認識マークが設けられたへッ ドがチップ実装位置に 回転されてきたときに同一の校正用認識マークを読み取り可能な機構に構成され る。 すなわち、 同一の校正用認識マークを第 2の認識手段の位置で読み取ること ができるようにするとともに、 第 1の認識手段の位置'でも読み取ることができる ようにするために、 透明ガラス板を有する構造や穴空き構造を採用すればよい。 また、 上記校正用認識マークが、 へッ ドに、 該へッ ドに保持されるチップの高 さとは異なる高さの位置に設けられる場合には、 第 2の認識手段等による認識時 に焦点合わせの困難性を除去したり、 焦点合わせ時間を短縮するために、 各認識 手段の位置では、 校正用認識マークの高さを、 へッ ドに実際にチップが保持され る高さに揃えることが好ましい。 すなわち、 上記第 2の認識手段および上記第 1 の認識手段による校正用認識マーク読み取り位置において、 へッ ド毎に、 該校正 用認識マークの高さをへッ ドに保持されるチップの高さに合わせるへッ ド昇降制 御手段が設けられていることが好ましい。 各々のへッ ド毎に校正することにより、 各へッ ド毎の特性を正確に記憶させておく ことが可能になる。
本発明に係るチップ実装装置におけるァライメント方法は、 チップを保持する へッ ドを複数有し、 該複数のへッ ドを、 円軌道上において、 少なくともチップを 受け取る位置と基板上にチップを実装する位置とを含む複数の位置に移動させる 回転機構を備えたチップ実装装置におけるァライメント方法において、 基板ステ —ジ上の基板の位置については、 前記円軌道上のチップ実装位置で、 第 1の認識 手段により認識し、 各へッ ドに保持されたチップの位置については、 前記円軌道 上のチップ実装位置に至る前のチップ実装位置とは異なる位置で、 第 2の認識手 段により認識し、 両認識手段による基板とチップの位置情報に基づいて、 チップ 実装位置における基板とチップ間の相対位置関係を目標精度内に制御することを 特徴とする方法からなる。
このァライメ ント方法においては、 へッ ド側に設けられた校正用認識マークを 前記第 2の認識手段により読み取った後、 その校正用認識マークがへッ ドととも にチップ実装位置に回転されてきたときに該校正用認識マ一クを前記第 1の認識 手段により読み取り、 両読み取り情報に基づいて、 へッ ド毎に位置校正量を求め ることが好ましい。
また、 校正用認識マークをへッ ド内に設ける場合には、 該校正用認識マ一クを 第 2の認識手段および第 1の認識手段により読み取る際、 それぞれの読み取り位 置において、 へッ ドを昇降させることにより、 校正用認識マークの高さをへッ ド に保持されるチップの高さと同一の高さに合わせることが好ましい。 上記のような本発明に係るチップ実装装置およびその装置におけるァラィメン ト方法においては、 いわゆる口一タリーへッ ド方式でへッ ドがチップ受取位置か ら基板上へのチップ実装位置へと回転される。 この回転動作において、 チップ実 装位置に至る前の途中の位置で、 第 2の認識手段によりチップの位置が認識され るとともに、 基板の位置は、 そのチップおよび該チップを保持しているへッ ドが チップ実装位置に至る前に、 第 1の認識手段により認識される。 したがって、 従 来のポンダーのように、 チップ実装位置において認識手段を進退させ、 チップ実 装位置において基板とチップの両方の位置を認識する場合に比べて、 相対位置合 わせのための各位置認識時間が大幅に短縮され、 一連のチップ実装のための動作 時間全体が大幅に短縮されて、 タク トタイムが短縮される。 つまり、 従来のマウ ンタ一並の動作速度、 あるいはロータリ一へッ ド回転中に基板マーク及びチップ マークを読み取るため、 より速い動作速度とすることが可能になる。
'また、 従来のマウンタ一に比べ、 基板の位置認識をチップ実装位置で行うよう にしているので、 少なく とも基板の位置認識精度が大幅に向上され、 従来のボン ダ一並の精度を確保することが可能になる。 とくに、 校正用認識マークを用いて、 同一の校正用認識マークを第 2の認識手段および第 1の認識手段の両方の位置で 読み取るようにすれば、 チップ実装位置へと回転移動されるヘッ ドの位置ずれ特 性等を、 へッ ド毎に把握することが可能になり、 極めて高精度の位置合わせが可 能になる。 つまり、 高速実装のために、 複数のへッ ドが次々とチップ実装位置へ と回転移動される構成でありながら、 チップ実装位置における基板とチップとの 精密な位置合わせが可能になり、 従来のボンダ一並の精度、 あるいはより高い精 度を確保することが可能になる。
このように、 本発明に係るチップ実装装置およびその装置におけるァライメン ト方法では、 従来のマウンタ一並の動作速度あるいはより速い動作速度での高速 実装が可能になると同時に、 従来のボンダ一並の精度あるいはより高い精度での 高精度実装が可能になる。 したがって、 とくに、 ボンダ一のタク トタイムを大幅 に短縮することができ、 マウンターのチップ実装精度を大幅に向上することがで きる。
図 面 の 簡 単 な 説 明 図 1は、 本発明の一実施態様に係るチップ実装装置の概略斜視図である。
図 2は、 図 1の装置のへッ ドの回転円軌道上の各位置を示す概略構成図である。 図 3は、 図 1の装置の第 2の認識手段および第 1の認識手段による位置認識の 様子を示す概略斜視図である。
図 4は、 図 1の装置の第 2の認識手段設置部におけるへッ ドの昇降動作を示す 概略縦断面図である。
図 5は、 図 1の装置の第 1の認識手段設置部におけるへッ ドの昇降動作を示す 概略縦断面図である。
発 明 を実施す る た め の最良の形態
以下に、 本発明の望ましい実施の形態を、 図面を参照して説明する。
図 1ないし図 3は、 本発明の一実施態様に係るチップ実装装置を示している。 図 1において、 チップ実装装置 1は、 吸着等によりチップ 2を保持するへッ ド 3 と、 その下方に設けられ、 回路基板や液晶基板等からなる基板 4を吸着等により 保持する基板保持ステージ 5を有している。 へッ ド 3は、 その下端に設けられた ツール 6の下面側にチップ 2を吸着等により保持できるようになっている。 チッ プ実装装置 1がボンダ一として構成される場合には、 ツール 6にヒ一ターが内蔵 されて加熱可能な構成とされ、 マウンタ一として構成される場合にはヒータ一は 内蔵されない。 つまり、 ツール 6は、 ヒーターを備えている形態であつてもなく てもよい。
基板保持ステージ 5は、 本実施態様ではスライ ドテ一ブル 7上に固定され、 ス ライ ドテーブル 7のスライ ド動作により、 基板保持ステージ 5に保持された基板 4上でのチップ実装位置を必要に応じてずらすことができるようになっている。 スライ ドテーブル 7は、 水平方向における X軸方向、 それと直角方向の Y軸方向、 および上下方向の Z軸方向の位置調整と、 回転軸周りの 0方向の角度調整とが可 能な可動テ一ブル 8上に設けられている。 基板フィ一ド装置 9からスライ ドテ一 ブル 7に供給されてきた基板 4は、 チップ実装位置 Aにて位置決めされる。 実装 直前の位置決めは、 チップ実装位置 Aの上方に設けられた、 基板の位置の認識手 段としての第 1の認識手段 1 0による基板 4の位置認識情報と、 後述の第 2の認 識手段からのチップ 2の位置認識情報とに基づく、 相対位置合わせ制御指令に応 じて行われる。
へッ ド 3は、 複数 (本実施態様では 4個) 設けられており、 回転駆動される口 —タリーへッ ドュニッ ト 1 1に、 その回転方向に等配 (本実施態様では 9 0度 毎) に取り付けられている。 各へッ ド 3は、 ロータリ一へッ ドュニッ ト 1 1の各 m 1 2に昇降ュニッ ト 1 3を介して取り付けられており、 本実施態様では、 各へ ッ ド 3は、 一定の直線軌道に沿って Z軸方向に昇降動作のみ行うことができるよ うになつている。 ただし、 このへッ ド 3に対しても、 上述した基板側と同様に、 X軸方向、 Y軸方向、 0方向の微調整が可能な機構を設けてもよい。 ロータリ一 へッ ドュニッ ト 1 1の回転動作により、 4個のへッ ド 3は、 一定の円軌道 1 4に 沿って回転方向に移動されることになる。
この円軌道 1 4上には、 図 2にも示すように、 少なく とも、 へッ ド 3がチップ 2を受け取るチップ受取位置 Bと、 前述のチップ実装位置 Aとが設定される。 チ ップ受取位置 Bとチップ実装位置 Aとは 1 8 0度反対位置に設定されており、 本 実施態様では、 この間の途中の 9 0度位置に、 さらにフラックスあるいはペース ト転写のための転写位置 Cが設定されている。 転写位置 Cには、 チップ 2のバン プに対してフラックスあるいはペーストを転写する転写ュニッ ト 1 5が設けられ ている。
上記円軌道 1 4上のチップ受取位置 Bからチップ実装位置 Aに至る間の位置で、 かつ、 チップ実装位置 Aとは異なる位置に、 本実施態様では、 転写位置 Cとチッ プ実装位置 Aの丁度中間の 4 5度位置 Dに、 へッ ド 3上におけるチップ 2の位置 を認識する認識手段としての第 2の認識手段 1 6が設けられている。 第 2の認識 手段 1 6は、 本実施態様では図 3に示すように、 プリスム 1 7を介して、 円軌道 1 4の外側方から非接触にてチップ 2の位置を認識できるようになつている。 第 1の認識手段 1 0は、 たとえば図 3に示すように、 基本的に、 第 1の認識手段 1 0の下方にへッ ド 3が位置していない時に、 下方の基板 4の位置を上方から認識 できるようになつている。 ただし、 へッ ド 3に貫通穴を形成しておけば、 へッ ド 3がチップ実装位置 Aにあるときにも、 第 1の認識手段 1 0で基板 4の位置を上 方から認識することが可能となる。 位置 Dにおける第 2の認識手段 1 6によるチ ップ 2の位置認識情報と、 チップ実装位置 Aにおける第 1の認識手段 1 0による 基板 4の位置認識情報とは、 図 2に示すようにマイクロコンピュータからなる制 御装置 1 8に入力される。 制御装置 1 8では、 両位置情報からチップ 2と基板 4 のチップ実装位置 Aにおける相対位置関係が演算され、 その演算に基づいて目標 相対位置精度内に修正するための相対位置修正量が演算される。 この演算は、 へ ッ ド 3毎に行われ、 順次回転移動されてく る各へッ ド 3のそれぞれに対して、 高 精度のァライメン卜が行われる。 相対位置の修正は、 本実施態様では、 制御装置 1 8からの指令信号に基づき、 基板 4側で、 すなわち、 可動テーブル 8側で行わ れる。 ただし前述したように、 へッ ド 3側で行うことも可能であり、 両側で行う ことも可能である。
上記チップ実装装置 1においては、 さらに、 キャリブレーションの機能を持た せることができる。 たとえば図 4に示すように、 へッ ド 3内に透明ガラス板部材 1 9が設けられ、 その透明ガラス板部材 1 9に校正用認識マーク 2 0が付される c この校正用認識マーク 2 0が、 第 2の認識手段 1 6の設置位置 Dとそのマークが チップ実装位置 Aに移動されてきたときの両方の位置にて、 第 2の認識手段 1 6 と第 1の認識手段 1 0で読み込まれる。 同一の校正用認識マーク 2 0が読み込ま れるので、 へッ ド 3毎に、 そのへッ ド 3の位置ずれ特性が把握され、 その情報に 基づいてキャリブレーションすべき量をへッ ド 3毎に記憶させておけば、 毎回の チップ実装におけるチップ 2と基板 4間の相対位置関係の修正にフィ一ドバック することが可能になる。
本実施態様では、 校正用認識マーク 2 0の高さ方向における位置が、 実際にへ ッ ド 3に保持されるチップ 2 (図 4に 2点鎖線で図示) の高さ方向における位置 とは異なるので、 校正用認識マーク 2 0を読み取る際に第 2の認識手段 1 6の焦 点合わせを容易にかつ迅速に行うことができるよう、 第 2の認識手段 1 6の設置 位置 Dにおいて、 へッ ド 3を昇降させて校正用認識マーク 2 0の高さをチップ 2 の高さに合わせることが好ましい。 本実施態様では焦点合わせのためにへッ ド 3 が下降される。 同様に、 図 5に示すように、 チップ実装位置 Aにおいても、 校正 用認識マーク 2 0を読み取る際に第 1の認識手段 1 0の焦点合わせを容易にかつ 迅速に行うことができるよう、 へッ ド 3を昇降させて校正用認識マーク 2 0の高 さをチップ 2の高さに合わせることが好ましい。 このように校正用認識マーク 2 0の読み取り位置をチップ 2の高さに合わせる ことにより、 第 2の認識手段 1 6および第 1の認識手段 1 0を、 問題なく、 実際 のチップ 2および基板 4の位置認識に使用することができるとともに、 同一の校 正用認識マーク 2 0読み取りによる上記キヤリブレーションにも使用できる。 なお、 上記キヤリプレーションにおいて、 へッ ド 3内に校正用認識マーク 2 0 が付された透明ガラス板部材 1 9を設ける構造の他、 へッ ド 3のいずれかの部位 に単に校正用認識マークを付しておくだけの構造も採用可能である。 また、 透明 ガラス板部材 1 9をへッ ド 3内に設けることなく、 チップ 2と同等の形状の校正 用基準チップ (図示略) を準備し、 それをたとえば透明ガラスで形成してその上 に校正用認識マークを付しておく こともできる。 このようにすれば、 上述の如き 校正用認識マーク 2 0の高さ制御の必要がなくなるので、 操作が容易化できると ともに、 校正用認識マーク 2 0の高さ制御に起因する最終制御精度悪化の不安も 解消できる。
また、 第 2の認識手段 1 6を転写位置 Cの位置に配置することによってチップ 実装位置 Aにてチップを基板に実装している (ヘッ ド 3が停止している) ときに チップ 2の位置認識を行う形態に構成してもよい。
なお、 チップ認識位置 Dおよび第 2の認識手段 1 6は、 転写位置 Cとチップ実 装位置 Aの中間の 4 5度位置に配置されているが、 転写位置 Cとチップ実装位置 Aの円軌道上であれば 4 5度位置以外の位置に配置してもよい。
さらに、 チップ認識位置 Dおよび第 2の認識手段 1 6は、 転写位置 Cにてチッ プにペーストなどの接着材を転写する際に位置ズレが生じない条件の場合、 チッ プ受取位置 Bの位置またはチップ受取位置 Bと転写位置 Cの間の円軌道上に位置 する形態に設けてもよい。 円軌道上に設けられる場合には、 へッ ド 3がチップ認 識位置 Dを通過中または停止してチップ位置を認識する形態に構成してもよい。 上記のように構成されたチップ実装装置 1においては、 複数のへッ ド 3が回転 移動される口一タリーへッ ド方式が探用される。 チップ実装位置 Aに至る前の位 置 Dにてチップ 2の位置を第 2の認識手段 1 6により認識できるので、 チップ 2 がチップ実装位置 Aに到達した後に 2視野の認識手段で読み込む従来のボンダ一 に比べ、 まず、 チップ 2の位置認識時間を大幅に短縮できる。 このチップ 2の位 置認識は、 位置 Dにてへッ ド 3の回転移動を停止することなく行うことも可能で あるから、 より一層の時間短縮が可能である。 そして、 第 1の認識手段 1 0によ る基板 4の位置認識についても、 基板 4の上方にへッ ド 3が到達していないとき に上方から行うことができるから、 基板 4の位置認識時間も大幅に短縮できる。 すなわち、 へッ ド 3に保持されているチップ 2がチップ実装位置 Aに到達した時 点では、 すでにチップ 2の位置認識と基板 4の位置認識が完了している状態とな る。 したがって、 従来のボンダ一に比べ大幅な時間短縮が可能となる。
また、 第 1の認識手段 1 0がチップ実装位置 Aに設置されているので、 従来の マウンタ一のようにチップ実装位置 A以外に設置されている場合に比べ、 基板 4 の位置認識精度が大幅に向上される。 そして、 事前に認識されているチップ 2の 位置情報と、 基板 4の位置情報とに基づいて、 両者間の相対位置関係が目標とす る精度内に納まるよう、 位置修正が行われ、 実際に実装される前に精度の良いァ ライメ ン卜が行われる。
さらに、 校正用認識マーク 2 0を用いて同一の校正用認識マーク 2 0を第 2の 認識手段 1 6と第 1の認識手段 1 0の両方で読み込み、 それらの情報に基づいて キャ リブレーションするようにすれば、 各へッ ド 3毎の特性やくせを精度良く事 前に把握できる。 このデータを実際のチップ実装時の位置合わせ制御に組み込む ことにより、 口一タリーへッ ド方式であるにもかかわらず、 極めて高精度のァラ ィメントが可能になる。 つまり、 従来のボンダ一並、 あるいはより高い精度を十 分に確保することが可能になる。
その結果、 タク トタイムの大幅な短縮と同時に、 極めて高精度のァライメント が可能になる。 とくに、 本発明をポンダーに適用した場合には、 タク トタイムの 大幅な短縮効果が得られ、 マウンターに適用した場合には、 チップ実装の大幅な 精度向上効果が得られる。 なお、 透明基板や裏面にマークのある基板など下方か ら認識マークを認識できる形態または下方から直視できない場合でも認識手段に 赤外線や X線などの透過手段を用いて認識できる場合に対しては、 下方に基板マ ーク読み込み用の第 1の認識手段を設置してもよい。
産 業 上 の 利 用 可 能 性
本発明に係るチップ実装装置およびァライメ ント方法は、 ロータリーへッ ド方 式ボンダ一およびマウンターに好適であり、 本発明をボンダ一に適用すると、 と くにタク 卜タイムの大幅な短縮効果が得られ、 マウンタ一に適用すると、 とくに チップ実装の大幅な精度向上効果が得られる。

Claims

請 求 の 範 囲
1 . チップを保持するへッ ドを複数有し、 該複数のへッ ドを、 円軌道上において、 少なくともチップを受け取る位置と基板上にチップを実装する位置とを含む複数 の位置に移動させる回転機構を備えたチップ実装装置において、 前記円軌道上の チップ実装位置に、 基板ステージ上における基板の位置を認識可能な第 1の認識 手段を配置するとともに、 前記円軌道上のチップ実装位置とは異なる位置に、 へ ッ ド上におけるチップの位置を認識可能な第 2の認識手段を配置したことを特徴 とするチップ実装装置。
2 . 前記第 1の認識手段と前記第 2の認識手段が、 両認識手段により認識された 基板とチップの位置情報に基づいて、 基板とチップ間の相対位置関係のずれをへ ッ ド毎に修正可能な位置制御手段に接続されている、 請求項 1のチップ実装装置 (
3 . 前記第 2の認識手段を含むチップの位置読み取り機構が、 へッ ド側に設けら れた校正用認識マークを読み取り可能な機構に構成されているとともに、 前記第
1の認識手段を含む基板の位置読み取り機構が、 前記校正用認識マ一クが設けら れたへッ ドがチップ実装位置に回転されてきたときに同一の校正用認識マークを 読み取り可能な機構に構成されている、 請求項 1または 2のチップ実装装置。
4 . 前記校正用認識マークが、 前記へッ ドに、 該へッ ドに保持されるチップの高 さとは異なる高さの位置に設けられており、 前記第 2の認識手段および前記第 1 の認識手段による校正用認識マーク読み取り位置において、 へッ ド毎に、 該校正 用認識マークの高さをへッ ドに保持されるチップの高さに合わせるへッ ド昇降制 御手段が設けられている、 請求項 3のチップ実装装置。
5 . チップを保持するへッ ドを複数有し、 該複数のへッ ドを、 円軌道上において、 少なく ともチップを受け取る位置と基板上にチップを実装する位置とを含む複数 の位置に移動させる回転機構を備えたチップ実装装置におけるァライメン卜方法 において、 基板ステージ上の基板の位置については、 前記円軌道上のチップ実装 位置で、 第 1の認識手段により認識し、 各へッ ドに保持されたチップの位置につ いては、 前記円軌道上のチップ実装位置に至る前のチップ実装位置とは異なる位 置で、 第 2の認識手段により認識し、 両認識手段による基板とチップの位置情報 に基づいて、 チップ実装位置における基板とチップ間の相対位置関係を目標精度 内に制御することを特徴とする、 チップ実装装置におけるァライメント方法。
6 . へッ ド側に設けられた校正用認識マークを前記第 2の認識手段により読み取 つた後、 その校正用認識マ一クがへッ ドとともにチップ実装位置に回転されてき たときに該校正用認識マ一クを前記第 1の認識手段により読み取り、 両読み取り 情報に基づいて、 へッ ド毎に位置校正量を求める、 請求項 5のチップ実装装置に おけるァライメント方法。
7 . 前記校正用認識マークを前記へッ ド内に設け、 該校正用認識マークを前記第 2の認識手段および前記第 1の認識手段により読み取る際、 それぞれの読み取り 位置において、 前記へッ ドを昇降させることにより、 前記校正用認識マークの高 さをへッ ドに保持されるチップの高さと同一の高さに合わせる、 請求項 6のチッ プ実装装置におけるァライメント方法。
PCT/JP2001/001798 2000-03-10 2001-03-08 Dispositif de montage de puces et procede d'alignement WO2001067839A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/221,142 US6961994B2 (en) 2000-03-10 2001-03-08 Method of high-speed and accurate alignment using a chip mounting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000067247A JP4167790B2 (ja) 2000-03-10 2000-03-10 チップ実装装置
JP2000/67247 2000-03-10

Publications (1)

Publication Number Publication Date
WO2001067839A1 true WO2001067839A1 (fr) 2001-09-13

Family

ID=18586476

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/001798 WO2001067839A1 (fr) 2000-03-10 2001-03-08 Dispositif de montage de puces et procede d'alignement

Country Status (5)

Country Link
US (1) US6961994B2 (ja)
JP (1) JP4167790B2 (ja)
KR (1) KR100750025B1 (ja)
TW (1) TW514961B (ja)
WO (1) WO2001067839A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147106A1 (de) * 2001-09-25 2003-05-15 Siemens Dematic Ag Bestückvorrichtung und Verfahren zum Bestücken von Substraten mit Bestückelementen
KR101290307B1 (ko) 2011-12-13 2013-07-26 주식회사 아이. 피. 에스시스템 칩 본딩장치
CN103281873A (zh) * 2013-05-17 2013-09-04 深圳市德士康科技有限公司 自动贴片机
CN109792859A (zh) * 2016-10-05 2019-05-21 株式会社富士 元件安装机

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996440B2 (en) * 2000-08-04 2006-02-07 Matsushita Electric Industrial Co., Ltd. Method for optimization of an order of component mounting, apparatus using the same, and mounter
JP2002198398A (ja) * 2000-12-27 2002-07-12 Shibuya Kogyo Co Ltd ボンディング装置
KR20030079502A (ko) * 2002-04-04 2003-10-10 한동희 평판표시장치의 칩본딩장치 및 이를 이용한 칩본딩방법
CN101267728B (zh) * 2002-11-21 2011-09-21 富士机械制造株式会社 元件安装设备
JP4384439B2 (ja) 2002-11-21 2009-12-16 富士機械製造株式会社 対基板作業機、対基板作業システムおよび対基板作業機用作業ヘッド使用準備処理プログラム
KR100526193B1 (ko) * 2003-10-15 2005-11-03 삼성전자주식회사 다이 본더 설비 및 이를 이용한 반도체 칩 부착방법
KR100683414B1 (ko) * 2005-09-15 2007-02-20 삼성전자주식회사 부품마운팅장치
KR101228315B1 (ko) * 2005-11-10 2013-01-31 삼성테크윈 주식회사 부품 실장기용 헤드 어셈블리
EP1802192A1 (de) * 2005-12-22 2007-06-27 Unaxis International Trading Ltd Verfahren für die Montage eines Flipchips auf einem Substrat
JP2007173801A (ja) * 2005-12-22 2007-07-05 Unaxis Internatl Trading Ltd フリップチップを基板に取り付ける方法
JP4896758B2 (ja) * 2007-02-14 2012-03-14 日本電産トーソク株式会社 ボンディング装置
JP4659908B2 (ja) * 2007-09-28 2011-03-30 パナソニック株式会社 検査装置及び検査方法
US7773220B2 (en) * 2008-04-02 2010-08-10 International Business Machines Corporation Method and system for collecting alignment data from coated chips or wafers
JP5344145B2 (ja) * 2008-12-25 2013-11-20 澁谷工業株式会社 ボンディング装置における電子部品と基板の位置合わせ方法
TWI462149B (zh) * 2010-02-09 2014-11-21 Source Photonics Taiwan Inc 對位系統及其操作方法
US8898893B2 (en) * 2010-12-15 2014-12-02 Universal Instruments Corporation Method and apparatus for applying fluid during a placement cycle
JP5277266B2 (ja) 2011-02-18 2013-08-28 株式会社日立ハイテクインスツルメンツ ダイボンダ及び半導体製造方法
US20120218402A1 (en) * 2011-02-24 2012-08-30 Universal Instruments Corporation Component placement process and apparatus
KR20130061427A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 칩 본딩장치 및 이를 이용한 칩 본딩방법
CN103281872B (zh) * 2013-05-17 2015-11-25 汤良安 自动贴片装置及贴片方法
CN103681401A (zh) * 2013-10-25 2014-03-26 深圳市恒睿智达科技有限公司 固晶机检测机构及连续检测方法
CN103579031A (zh) * 2013-10-25 2014-02-12 深圳市恒睿智达科技有限公司 固晶机用多焊臂装置
TWI566308B (zh) * 2013-11-08 2017-01-11 均華精密工業股份有限公司 高產出之高精度晶片接合裝置
JP6039742B2 (ja) * 2015-05-08 2016-12-07 富士機械製造株式会社 電子回路部品装着方法および電子回路部品装着システム
US10882298B2 (en) * 2016-11-07 2021-01-05 Asm Technology Singapore Pte Ltd System for adjusting relative positions between components of a bonding apparatus
JP7164314B2 (ja) 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
JP7018341B2 (ja) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7112341B2 (ja) * 2019-01-23 2022-08-03 東レエンジニアリング株式会社 実装装置および実装方法
CN109585355A (zh) * 2019-01-24 2019-04-05 深圳市杰普特光电股份有限公司 单管剥膜机及单管加工系统
CN116631929B (zh) * 2023-07-24 2024-01-05 广东工业大学 一种基于摆臂固晶机的芯片转移方法、系统、设备和介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077028A (ja) * 1993-06-16 1995-01-10 Shibuya Kogyo Co Ltd 半導体位置合せ方法
JPH07193102A (ja) * 1993-11-16 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品のボンディング装置
JPH1187432A (ja) * 1997-09-10 1999-03-30 Fujitsu Ltd 半導体ベアチップ実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986004479A1 (en) * 1985-01-21 1986-07-31 Fuji Machine Mfg. Co., Ltd. Method of and apparatus for detecting electronic device-holding position and electronic device-mounting apparatus
JPH0736480B2 (ja) 1985-01-21 1995-04-19 富士機械製造株式会社 電子部品の姿勢変更が可能な電子部品装着システム
JPS62114289A (ja) * 1985-11-14 1987-05-26 松下電器産業株式会社 電子部品の装着方法および装置
US5084962A (en) * 1988-08-24 1992-02-04 Tdk Corporation Apparatus for and method of automatically mounting electronic component on printed circuit board
JPH02303200A (ja) * 1989-05-18 1990-12-17 Hitachi Ltd 電子部品装着装置
KR0145258B1 (ko) * 1993-11-16 1998-08-17 모리시타 요이찌 전자부품의 본딩장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077028A (ja) * 1993-06-16 1995-01-10 Shibuya Kogyo Co Ltd 半導体位置合せ方法
JPH07193102A (ja) * 1993-11-16 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品のボンディング装置
JPH1187432A (ja) * 1997-09-10 1999-03-30 Fujitsu Ltd 半導体ベアチップ実装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147106A1 (de) * 2001-09-25 2003-05-15 Siemens Dematic Ag Bestückvorrichtung und Verfahren zum Bestücken von Substraten mit Bestückelementen
KR101290307B1 (ko) 2011-12-13 2013-07-26 주식회사 아이. 피. 에스시스템 칩 본딩장치
CN103281873A (zh) * 2013-05-17 2013-09-04 深圳市德士康科技有限公司 自动贴片机
CN109792859A (zh) * 2016-10-05 2019-05-21 株式会社富士 元件安装机
EP3525564A4 (en) * 2016-10-05 2019-10-16 Fuji Corporation COMPONENT ASSEMBLY MACHINE
CN109792859B (zh) * 2016-10-05 2021-03-16 株式会社富士 元件安装机

Also Published As

Publication number Publication date
KR20020084171A (ko) 2002-11-04
JP4167790B2 (ja) 2008-10-22
TW514961B (en) 2002-12-21
KR100750025B1 (ko) 2007-08-16
US6961994B2 (en) 2005-11-08
JP2001257500A (ja) 2001-09-21
US20030046812A1 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
WO2001067839A1 (fr) Dispositif de montage de puces et procede d'alignement
JP4642565B2 (ja) 実装方法および実装装置
WO2005029658A1 (ja) 発光素子の装着方法および装着装置
JP5065892B2 (ja) ボンディング装置
TW201246416A (en) Die Bonder and Semiconductor Manufacturing Method
JP2019102771A (ja) 電子部品実装装置及び電子部品実装方法
JPWO2003041478A1 (ja) 実装装置および実装方法
JP5077936B2 (ja) 実装装置および実装方法
WO2010016570A1 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP5986741B2 (ja) 部品搭載方法及び装置及びプログラム
US20230163096A1 (en) Mounting device and mounting method
JP2000183404A (ja) 発光素子アレイ、そのボンディング方法および装置
US20030106210A1 (en) Chip-mounting device and method of alignment
WO2002043133A1 (fr) Procede d'alignement pour dispositif de montage de puces
JP2009200303A (ja) 積層接合装置および積層接合方法
JP3937162B2 (ja) 部品実装装置および部品実装方法
JP2003249794A (ja) カメラ装置、テーブル装置、部品実装方法及びその装置
JP2003218138A (ja) 加熱接合方法および装置並びに加熱接合におけるキャリブレーション方法
JP2003249797A (ja) 実装装置および実装装置におけるアライメント方法
JP3987510B2 (ja) 半導体ベアチップ実装装置
WO2023188500A1 (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法
JP3734608B2 (ja) 半導体ベアチップ実装方法
JP2007095738A (ja) 電子部品の実装装置及び実装方法
JP2000269242A (ja) チップボンディング装置及びそれにおけるキャリブレーション方法
WO2023136076A1 (ja) 位置決め装置およびこれを用いた実装装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020027011773

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10221142

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020027011773

Country of ref document: KR

122 Ep: pct application non-entry in european phase