WO2002013275A1 - Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement - Google Patents

Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement Download PDF

Info

Publication number
WO2002013275A1
WO2002013275A1 PCT/EP2001/008830 EP0108830W WO0213275A1 WO 2002013275 A1 WO2002013275 A1 WO 2002013275A1 EP 0108830 W EP0108830 W EP 0108830W WO 0213275 A1 WO0213275 A1 WO 0213275A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electronic component
praseodymium
dielectric
component according
Prior art date
Application number
PCT/EP2001/008830
Other languages
English (en)
French (fr)
Inventor
Hans-Jörg OSTEN
Original Assignee
Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Für Innovative Mikroelektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Für Innovative Mikroelektronik filed Critical Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Für Innovative Mikroelektronik
Priority to EP01958037A priority Critical patent/EP1410442A1/de
Priority to JP2002518534A priority patent/JP2004506328A/ja
Priority to US10/343,494 priority patent/US7129551B2/en
Publication of WO2002013275A1 publication Critical patent/WO2002013275A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Definitions

  • the invention relates to an electronic component with a first layer of metallically conductive material, a second layer of semiconducting material and with a third layer between the first and the second layer, the third layer containing a dielectric and for inhibiting or preventing a charge carrier transport of both the first to the second layer and also from the second to the first layer.
  • the invention relates to a method for producing an electronic component, comprising a step of depositing a material layer containing praseodymium oxide on a substrate.
  • MOSFET Metal Oxide Semiconductor
  • the metallically conductive first layer of such components can be formed both by metals themselves and by highly doped (degenerate) semiconductors. In both groups of materials, the charge transport takes place in the first layer in the electric field with the help of quasi free charge carriers.
  • layer does not necessarily imply a large surface area in (lateral) directions perpendicular to the layer sequence compared to the layer thickness.
  • CMOS Complementary MOS
  • Known alternative dielectrics are metal oxides in a predominantly amorphous phase.
  • US-A-6013 553 the use of zirconium or hafnium oxynitride as a gate dielectric is known.
  • US-A-5 955 213 the use of crystalline YScMn0 3 as a gate dielectric in memory devices is known.
  • the documents US-A-5 810 923 and US-A-5 828 080 disclose the use of an epitaxial Zr0 2 layer or ZrY02 "layer as the gate dielectric. Although these materials enable a reduction in the leakage current density in comparison with an Si0 2 layer. As a comparative measure of the value.
  • the object of the invention is to develop an electronic component of the type mentioned at the outset in such a way that it can be scaled particularly high. Furthermore, it is an object of the invention to develop a method for producing an electronic component, comprising a step of depositing a praseodymium oxide-containing material layer from a gaseous environment on a substrate, so that particularly highly scaled components can be produced.
  • this object is achieved for an electronic component of the type mentioned at the outset in that the dielectric contains praseodymium oxide in a predominantly crystalline phase.
  • the praseodymium oxide can predominantly be either single-crystalline or in the form of several different crystalline phases, but is predominantly not amorphous or polycrystalline.
  • the invention has the advantage that praseodymium oxide in a predominantly crystalline phase has greatly improved properties compared to known dielectrics suitable for use in scaled electronic components. This includes the one that praseodymium oxide layers according to the invention have an effective dielectric constant K eff of 31 ⁇ 3 which is independent of the doping of the substrate.
  • praseodymium oxide in a predominantly crystalline phase as a dielectric in MOS structures has an extremely low leakage current density. Leakage current density values down to 5 * 10 A / cm were measured in a MOS structure with an equivalent oxide layer thickness of 1.4 nm at a gate voltage of 1 V. Due to the identical boundary conditions, these values are directly comparable with the above-mentioned values for Zr0 2 and Hf0 2 and show a reduction of the leakage current density compared to these dielectrics by a factor of more than 10.
  • Mainly crystalline praseodymium oxide layers are characterized by the fact that they show no significant hysteresis effects in capacitance-voltage (CV) measurements.
  • the material is also extremely durable.
  • the praseodymium oxide layers deposited on Si could be exposed to a temperature of 1000 ° C. over a period of 15 seconds without impairing the electrical properties.
  • stress-induced leakage current (SILO) measurements show that dielectric layers containing praseodymium oxide can withstand high loads even over long periods of time. After such a breakdown, the original dielectric properties are restored without any significant deviation from previous values.
  • praseodymium oxide as a dielectric in a predominantly crystalline phase is therefore particularly suitable for scaled electronic components with scaling factors that exceed previous values.
  • it can of course also be used as a dielectric in other components, for example those listed at the beginning.
  • the third layer of the component according to the invention has a single-crystalline region.
  • Particularly good dielectric Properties of the third that is to say the gate oxide layer, can be achieved if this layer consists of only a few single-crystal domains.
  • the quality of the third layer drops drastically if the praseodymium oxide is in the polycrystalline phase. This can be seen from the greatly increased leakage current density values.
  • the third layer has an amorphous region. This is typically arranged in the area of the interface between the second and third layers and extends in the lateral direction over the entire interface.
  • the amorphous region in CMOS field-effect transistors in which the second layer consists predominantly of silicon has a praseodymium silicate.
  • the extent of the amorphous area should in any case be a maximum of 20% of the total extent of the third layer in this direction in the direction of the layer sequence.
  • the previous investigations revealed signs that an amorphous intermediate layer has a lower dielectric constant than the crystalline phase.
  • the thickness ratios of the amorphous intermediate layer and the crystalline layer determine the resulting effective dielectric constant of the third layer as a whole.
  • the extension of the third layer in the direction of the layer sequence is a maximum of 50 nanometers.
  • the dielectric preferably consists entirely of praseodymium oxide.
  • all known oxides of praseodymium for example Pr0 2 , both modifications of Pr 2 0 3 or Pr 6 0 1 1 can be contained in the dielectric.
  • the dielectric contains praseodymium oxide Pr 2 ⁇ 3. So far, the best results have been achieved with this oxide of the praseodymium.
  • Pr 2 0 3 is preferably in D5 3 crystal structure or D5 2 crystal structure.
  • the D5 3 structure is established, for example, under suitable growth parameters when Pr 2 0 3 is deposited on a Si (001) surface.
  • Pr 2 0 3 is deposited on a Si (1 1 1) surface, a D5 2 structure is formed with suitable growth parameters.
  • the currently most preferred electronic component for carrying out the invention is a field effect transistor.
  • the electronic component is designed as a scaled CMOS-FET, the first layer being designed as a gate electrode and the third layer being connected to a channel formed in the second layer in a direction perpendicular to the layer sequence between a source and a drain structure borders.
  • the electronic component according to the invention is designed as a modulation-doped field effect transistor (MODFET).
  • the second layer preferably consists predominantly of silicon with a (001) or with a (1 1 1) crystal orientation.
  • the invention further develops a method for producing an electronic component, comprising a step of depositing a layer of material containing praseodymium oxide from a gaseous environment on a substrate, in that the layer of material containing praseodymium oxide is deposited at a substrate temperature between 500 ° C. and 800 ° C.
  • the advantage of the method according to the invention is that the praseodymium-containing material layer is deposited in a predominantly crystalline form in the specified substrate temperature interval. The formation of a polycrystalline praseodymium-containing material layer is prevented. In this way, predominantly crystalline layers containing praseodymium are produced which, as has been shown above and will be described in more detail below with reference to FIGS. 1 to 8, have extremely advantageous dielectric properties.
  • the substrate for the growth of the praseodymium-containing material layer is formed by the layer previously grown or prepared in the manufacturing process.
  • the channel layer forms the substrate for the deposition of the gate dielectric.
  • the channel layer is usually formed by single-crystal silicon in (OOD) orientation.
  • praseodymium oxide-containing material layers are deposited in a substrate temperature interval between 600 ° C and 750 ° C.
  • the layers created under these conditions have a particularly pure crystal structure. In this regard, the best results are currently achieved at a substrate temperature of 625 ° C.
  • the step of depositing a praseodymium-containing material layer can be carried out with the aid of a molecular beam epitaxial growth method known per se.
  • a solid starting material is preferably evaporated for the deposition of the praseodymium-containing material layer. Part of the vaporized material gets into the immediate vicinity of the substrate, on which the crystal formation then gradually takes place. The evaporation can be brought about, for example, under the action of an electron beam.
  • all known praseodymium oxides can be used as the solid starting material.
  • praseodymium oxide PrgO ⁇ is used.
  • a chemical reaction of two or more gaseous starting materials can be brought about for the deposition of praseodymium oxide on the substrate.
  • gas phase epitaxy can be used for this.
  • a chemical reaction of two or more organometallic gaseous starting materials is brought about for the deposition of praseodymium oxide on the substrate.
  • Common MOCVD (Metal Organic Chemical Vapor Deposition) or MOVPE (Metal Organic Chemical Vapor Epitaxy) reactors and processes can be used for this.
  • single-crystalline layers or layers composed of different crystalline phases can be grown.
  • the crystalline orientation of the praseodymium-containing layer with respect to the channel can be epitaxial.
  • the purity of the crystal structure is improved by a step of thermal annealing following the deposition.
  • the substrate temperature during thermal curing is at least 400 ° C and at most 1000 ° C, in particular between 550 ° C and 700 ° C.
  • Layers healed at 600 ° C for a short period of time (approx. 5 minutes) show no hysteresis of the capacitance in capacitance-voltage (CV) measurements.
  • the average surface roughness (RMS) is less than 0.5 nm.
  • FIG. 1 shows an X-ray diffraction spectrum of a Pr 2 0 3 layer on Si (001),
  • FIG. 2 shows the result of a CV measurement on a second Pr 2 O 3 layer grown on p-Si
  • FIG. 3 shows a comparison of the X-ray diffraction spectra of a third Pr 2 0 3 -
  • Figure 4 shows the result of a CV measurement on the third layer after
  • FIG. 5 the result of SILC measurements on a fourth Pr 2 0 layer
  • FIG. 6 shows the result of measurements of the current density as a function of the voltage applied to 1 6 gold produced in the same way.
  • FIG. 7 the result of measurements of the current density as a function of time on two further gold / Pr 2 0 3 / n-Si capacitors under two different electrical voltages
  • FIG. 8 the result of measurements of the current density depending on the voltage applied to the same capacitors as in Figure
  • FIG. 9 is a schematic illustration of the layer structure in the region of the
  • Gates of a MOSFET and Figure 10 is a schematic representation of an Si-based according to the invention
  • FIG. 1 shows an X-ray diffraction spectrum of a 13.4 nanometer thick Pr 2 O layer on (OOD silicon. This layer was produced at a substrate temperature of 625 ° C. with the aid of molecular beam epitaxy using solid starting material (PrgO ⁇ ) and then at a substrate temperature Thermally healed for five minutes at 600 ° C. The diffracted X-ray intensity is shown in units of counts of a detector as a function of the double diffraction angle (2 theta).
  • This result shows that the praseodymium oxide is predominantly monocrystalline, and is otherwise confirmed by electron diffraction and high-resolution transmission electron microscope investigations (not shown here).
  • Figure 2 shows the result of a capacitance-voltage (CV) measurement on a second, 13.4 nm thick Pr 2 0 3 layer.
  • the dependence of the capacitance on the maximum amplitude of a high-frequency (100 kHz) voltage pulse V q between an electrode and the substrate described in more detail below is shown, the maximum amplitude of the high-frequency voltage pulse for the recording of the two curves shown increasing or increasing by 0.1 volt per second was reduced.
  • the present layer was deposited on p-doped (001) silicon with a specific resistance of 10 ohm * centimeters under otherwise identical conditions as the layer from FIG. 1 and then provided with a gold electrode. The gold electrode was applied by depositing evaporated gold through a shadow mask.
  • a solid line shows the CV curve during a first measurement run, during which the maximum amplitude of the voltage pulse was reduced from 3 volts to -1 volt.
  • a dashed line in the diagram shows the CV curve during an immediately following second measurement run, during which the maximum amplitude of the voltage pulse was increased from -1 volt to 3 volts.
  • the capacity of the layer is approximately 3000 picofarads at a voltage of -1 volt, and drops drastically from a voltage value of approximately - 0.5 volt to values around 200 picofarads at + 0.5 volt. As the voltage continues to increase, the value of the capacitance drops slightly to below 100 picofarads at 3 volts.
  • the measurements are largely independent of the direction of flow and show that no significant hysteresis effects occur.
  • FIG. 3 shows two X-ray spectra of the same type as FIG. 1. They were measured on a third, 14.9 nm thick Pr 2 O 3 layer on silicon, specifically for one (lower spectrum) in the untreated state ("asgrown") and the other (upper spectrum) subsequent to a thermal treatment in a nitrogen atmosphere at a substrate temperature of 1000 ° C. over a period of 15 seconds.
  • the X-ray spectrum of the treated layer is shifted upward in the direction of the ordinate solely for clarity of the illustration.
  • FIG. 4 shows the result of a CV measurement carried out on the thermally treated third layer analogously to the procedure described with reference to FIG. 2.
  • the dependence of the capacitance on the voltage has hardly changed in the treated layer compared to the dependence of the comparable but untreated second layer known from FIG. 2. This shows that the dielectric properties of the sample do not deteriorate after thermal treatment even at very high temperatures such as 1000 ° C.
  • FIG. 5 shows the result of SILC measurements on a fourth Pr 2 0 3 layer on a silicon substrate.
  • This layer has an EOT of 1.4 nm and is provided with a gold electrode. It was exposed to a voltage of 4.56 volts, corresponding to 32 megavolts / centimeter, immediately before the measurement.
  • the amount of the leakage current density J q is shown in units of amperes / cm as a function of the voltage V between the gold electrode and the substrate.
  • Five measurements were carried out, which were preceded by loading times of the sample of different lengths. The results are shown in the diagram in FIG. 5 with the aid of curves of different types of lines. The first measurement (solid line) was carried out before the layer was subjected to the stress.
  • FIG. 6 shows the result of measurements of the leakage current density J_ as a function of the applied voltage V on 16 gold / Pr 2 0 3 / n-Si produced in the same way
  • Capacitors The substrate area covered by the praseodymium oxide layer was 1.89 * 10 "3 cm 2 for all capacitors.
  • the EOT was 1.4 nm. All shown
  • FIG. 7 shows the dependence of the leakage current density on the time after applying a voltage of 5.02 V or 5.24 V for two gold / Pr 2 0 3 / Si (001) capacitors with an EOT of 1.4 nm. A breakthrough can only be observed after more than 100 s. These measurements also show the durability of the layers produced using the method according to the invention.
  • FIG. 8 shows the results of CV measurements on the two capacitors before and after the load measurements shown in FIG. 7.
  • the dotted curves show the dependency after the load measurement (see the legend in the diagram at the top left), while the solid curve shows the dependence before the measurement. It can be seen that the breakdown brought about in the load measurements causes only extremely slight differences in the dependence of the leakage current density J on the gate voltage V_. The capacitors "recover" completely from the breakdown.
  • FIG. 9 shows a schematic sectional view of a MOSFET 10 according to the invention.
  • a gate oxide layer 14 has been grown on a silicon substrate 12 with orientation (001).
  • the gate oxide layer 14 consists of praseodymium oxide Pr 2 0 3 . Its thickness is less than 50 nm.
  • a gate electrode 14 is applied to the gate oxide layer 14.
  • the gate electrode 14 consists of gold, but can also consist of p- or n-type silicon, another metal, an alloy of several metals, in each case individually or in combination with one another.
  • the substrate has a source section 18 doped with the aid of ion implantation, for example, and a drain section 20.
  • a doped channel 22 extends between source 18 and drain 20 perpendicular to the layer sequence.
  • the structure of the MOSFET 10 shown here is basically known. The illustration therefore dispenses with details which are already familiar to the person skilled in the art. With the help of the gate oxide layer, however, new possibilities for scaling such MOSFETs are opened, which in detail can lead to changes in the structure. It goes without saying that the direction of the layer sequence of the MOSFET 10 can be varied as desired.
  • FIG. 10 shows the region of the gate oxide 14 from FIG. 1 in an enlarged representation.
  • the same reference numerals designate the same structural elements of the MOSFET 10 in comparison with FIG. 1.
  • the gate oxide layer 14 has an amorphous interface layer 14.1 directly adjacent to the channel 14, which layer contains a silicate with praseodymium and oxygen.
  • the thickness of the interface layer 14.1 in the direction of the layer sequence is less than 20% of the thickness of the gate oxide layer 14.
  • the interface layer 14.1 is followed by a predominantly single-crystal praseodymium oxide layer 14.2 towards the gate electrode 16.

Abstract

Die Erfindung betrifft ein elektronisches Bauelement mit einer ersten Schicht (16) aus metallisch leitfähigem Material, einer zweiten Schicht (12) aus halbleitendem Material und mit einer dritten Schicht (14) zwischen der ersten (16) und der zweiten (12) Schicht, wobei die dritte Schicht (14) ein Dielektrikum enthält und zur Hemmung oder Unterbindung eines Ladungsträgertransports sowohl von der ersten zur zweiten Schicht als auch von der zweiten zur ersten Schicht ausgebildet ist. Erfindungsgemäss enthält das Dielektrikum Praseodymoxid in überwiegend kristalliner Phase.

Description

Elektronisches Bauelement und
Herstellungsverfahren für ein elektronisches Bauelement
Die Erfindung betrifft ein elektronisches Bauelement mit einer ersten Schicht aus metallisch leitfähigem Material, einer zweiten Schicht aus halbleitendem Material und mit einer dritten Schicht zwischen der ersten und der zweiten Schicht, wobei die dritte Schicht ein Dielektrikum enthält und zur Hemmung oder Unterbindung eines Ladungstragertransports sowohl von der ersten zur zweiten Schicht als auch von der zweiten zur ersten Schicht ausgebildet ist.
Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines elektronischen Bauelements, umfassend einen Schritt des Abscheidens einer praseodymoxidhalti- gen Materialschicht auf einem Substrat.
Elektronische Bauelemente der oben genannten Art werden üblicherweise mit dem Kürzel MIS (Metal-Insulator-Semiconductor) oder, in ihrer gängigsten und bedeutendsten Ausführungsform, MOS (Metal-Oxide-Semiconductor) gekennzeichnet. Bekannt sind zum Beispiel MOS-Dioden, MOS-Feldeffekttransistoren (MOSFET), skalierte MOSFETs, bei denen Materialparameter wie Dotierung reduzierten lateralen Maßen der Bauelementstruktur angepasst sind, modulationsdotierte MODFETS, oder DRAM-Strukturen.
Es sei angemerkt, dass die metallisch leitfähige erste Schicht derartiger Bauelemente sowohl von Metallen selbst als auch von hoch dotierten (entarteten) Halbleitern gebildet werden kann. Bei beiden Gruppen von Materialien erfolgt der Ladungstransport in der ersten Schicht im elektrischen Feld mit Hilfe quasi freier Ladungsträger.
Weiterhin sei betont, dass der hier verwendete Begriff "Schicht" nicht notwendigerweise eine im Vergleich zur Schichtdicke große Flächenausdehnung in (lateralen) Richtungen senkrecht zur Schichtfolge impliziert. Durch nachträgliche Strukturierung oder durch entsprechende Einstellung der Herstellungsparameter, beispielsweise in epitaktischen Herstellungsverfahren, können in elektronischen Bauelementen Strukturen erzeugt werden, deren laterale Ausmaße in der Größenordnung der Schichtdicke liegen. Auch solche Strukturen werden hier als "Schicht" bezeichnet.
Die Verwendung von Siliziumoxid Si02 als Dielektrikum in der dritten Schicht elektronischer Bauelemente der eingangs genannten Art ist in der jüngsten Vergangenheit an physikalische Grenzen gestoßen. So erfordert die Reduzierung der Strukturmaße bei CMOS (Complementary MOS)-Feldeffekttransistoren eine Verringerung der Dicke des Gate-Dielektrikums zwischen der metallisch leitfähigken Gateelektrode und dem dotierten, halbleitenden Kanal. Für Transistoren mit Kanallängen zwischen Source und Drain von weniger als 100 nm ist bei Verwendung von Si02 als Gate-Oxid aufgrund der relativ geringen Dielektrizitätszahl von 3.9 eine Schichtdicke des Dielektrikums von weniger als 2 nm erforderlich. Diese geringe Schichtdicke erhöht die Wahrscheinlichkeit des direkten Tunnelns von Ladungsträgern und verursacht daher deutlich erhöhte Leckströme zwischen Gateelektrode und Kanal oder Drain, die die Leistung des Transistors beeinträchtigen können. Zur Lösung des Problems ist es bekannt, alternative Materialien zu verwenden, die Siliziumoxid als Dielektrikum ersetzen können. Derartige Materialien weisen eine höhere Dielektrizitätszahl als Siliziumoxid auf. Damit kann im Hinblick auf die Skalierung des Bauelements eine Vergrößerung der Gate-Oxid-Kapazität erzielt werden, ohne die Schichtdicke in einen kritischen Wertebereich zu senken, in dem die Wahrscheinlichkeit für direkte Tunnelprozesse groß ist. Die Gate-Oxid-Kapazität ist bekanntlich proportional zur Dielektrizitätszahl und antiproportional zur Dicke des Gate-Dielektrikums.
Bekannte alternative Dielektrika sind Metalloxide in überwiegend amorpher Phase. Aus der Schrift US-A-6013 553 ist die Verwendung von Zirkonium- oder Hafnium- Oxynitrid als Gate-Dielektrikum bekannt. Aus der US-A-5 955 213 ist die Verwendung des kristallinen YScMn03 als Gate-Dielektrikum in Speicherbauelementen bekannt. Aus den Schriften US-A-5 810 923 und US-A-5 828 080 ist die Verwendung einer epitaktischen Zr02-Schicht bzw. ZrY02"Schicht als Gatedielektrikum bekannt. Diese Materialien ermöglichen zwar eine Verringerung der Leckstromdichte im Vergleich mit einer Si02-Schicht. Als Vergleichsmaß dient hier der Wert der Leckstromdichte bei gleicher äquivaltenter Oxidschichtdicke EOT. Die äquivalente Oxidschichtdicke EOT (Equivalent Oxide Thickness) eines Dielektrikums ist das Produkt der Schichtdicke d und des Verhältnisses der Dielektrizitätszahlen von Siliziumoxid (K5JQ2) und des Dielektrikums (KD):
Figure imgf000005_0001
Die aus den Schriften B.H. Lee et al, Techn. Dig IEEE International Electron Devices Meeting 1999 (IEDM '99), pp. 133 und W.J Qi et al., Techn. Dig. IEDM '99, pp. 1 5 bekannten Werte der Leckstromdichte von Zr02 und Hf02 bei gegebenem Wert von EOT = 1 .4 Nanometer sind zwar gegenüber bekannten Werten von Si02 bei einer Gatespannung von 1 V um einen Faktor bis zu etwa 10"4 auf Werte von etwa 10"3 bis 10 A/cm verringert. Wünschenswert ist jedoch eine weitere Verringerung der Leckstromdichte, um Bauelemente mit besonders hoher Skalierung, das heißt besonders geringen Maßen der relevanten Bauelementstrukturen herstellen zu können.
P.Singh, B. Baishya, phys. stat. sol. (a) 104, 1987, 885-889 berichten über die Untersuchung verschiedener Selten-Erd-Oxide, darunter auch überwiegend amorphes Praseodymoxid Pr601 1 auf ihre Tauglichkeit für die Verwendung als Gate-Dielektrikum in Dünnfilmtransistoren aus Il-Vl-Halbleitern. Die Herstellungs dieser Dünnfilmtransistoren erfolgte mit Hilfe eines "Multiple-Pump-Down"- Verfahrens durch Verdampfen fester Ausgangsmaterialien unter Elektronen- strahleinwirkung in einer Vakuumkammer. Die so hergestellten Bauelemente wurden anschließend einem Schritt des thermischen Ausheilens in Umgebungsluft bei 200° C über 3 bis 4 Stunden ausgesetzt. Die so hergestellten Bauelemente mit einer Praseodymoxid-Schicht wiesen eine geringe Beständigkeit auf.
Aufgabe der Erfindung ist es, ein elektronisches Bauelement der eingangs genannten Art so weiterzubilden, dass es besonders hoch skaliert werden kann. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung eines elektronischen Bauelements, umfassend einen Schritt des Abscheidens einer praseodymoxidhaltigen Materialschicht aus einer gasförmigen Umgebung auf einem Substrat, so weiterzubilden, dass besonders hoch skalierte Bauelemente hergestellt werden können.
Erfindungsgemäß wird diese Aufgabe für ein elektronisches Bauelement der eingangs genannten Art dadurch gelöst, dass das Dielektrikum Praseodymoxid in überwiegend kristalliner Phase enthält. Das heißt, dass das Praseodymoxid überwiegend entweder einkristallin oder in Form mehrerer, verschiedener kristalliner Phasen vorliegen kann, jedoch überwiegend nicht amorph oder polykristallin ist.
Die Erfindung hat den Vorteil, dass Praseodymoxid in überwiegend kristalliner Phase gegenüber bekannten, zur Verwendung in skalierten elektronischen Bauelementen geeigneten Dielektrika stark verbesserte Eigenschaften aufweist. Hierzu zählt zum einen, dass erfindungsgemäße Praseodymoxidschichten eine von der Dotierung des Substats unabhängige effektive Dielektrizitätszahl Keff von 31 ± 3 aufweisen. Zum anderen weist Praseodymoxid in überwiegend kristalliner Phase als Dielektrikum in MOS-Strukturen eine äußerst geringe Leckstromdichte auf. In einer MOS-Struktur mit äquivalenter Oxidschichtdicke von 1 .4 nm wurden bei einer Gatespannung von 1 V Werte der Leckstromdichte bis hinab zu 5 * 10 A/cm gemessen. Diese Werte sind aufgrund der identischen Randbedingungen direkt mit den oben genannten Werten für Zr02 und Hf02 vergleichbar und zeigen eine Verringerung der Leckstromdichte gegenüber diesen Dielektrika um einen Faktor von mehr als 10 .
Überwiegend kristalline Praseodymoxidschichten zeichnen sich weiterhin dadurch aus, dass sie keine signifikanten Hystereseeffekte in Kapazitäts-Spannungs(CV)- Messungen zeigen. Das Material ist zudem äußerst beständig. Ohne Beeinträchtigung der elektrischen Eigenschaften konnten auf Si abgeschiedene Praseodymoxidschichten über eine Zeitspanne von 15 Sekunden einer Temperatur von 1000°C ausgesetzt werden. Schließlich zeigen belastungsinduzierte Leckstrom- Messungen (Stress induced leakage current, SILO eine hohe Belastbarkeit praseodymoxidhaltiger dielektrischer Schichten auch über längere Zeitspannen. Ein Durchbruch, d.h. ein Zusammenbruch des dielektrischen Verhaltens (dielectric breakdown) tritt erst bei elektrischen Feldstärken oberhalb von 43 Megavolt/cm ein. Nach einem solchen Zusammenbruch stellen sich die ursprünglichen dielektrischen Eigenschaften ohne signifikante Abweichung von vorherigen Werten wieder ein.
Aufgrund seiner Eigenschaften ist Praseodymoxid als Dielektrikum in überwiegend kristalliner Phase demzufolge besonders geeignet für skalierte elektronische Bauelemente mit Skalierungsfaktoren, die bisherige Werte übersteigen. Es kann aber selbstverständlich auch in anderen Bauelementen, beispielsweise den eingangs aufgeführten, als Dielektrikum Verwendung finden.
Die dritte Schicht des erfindungsgemäßen Bauelementes weist in einer bevorzugten Ausführungsform einen einkristallinen Bereich auf. Besonders gute dielektrische Eigenschaften der dritten, also der Gate-Oxid-Schicht können erzielt, können, wenn diese Schicht aus nur wenigen in sich einkristallinen Domänen besteht. Die Qualität der dritten Schicht sinkt dagegen drastisch, wenn das Praseodymoxid in polykristalliner Phase vorliegt. Dies zeigt sich anhand stark erhöhter Werte der Leckstromdichte.
Bei einer weiteren Ausführungsform weist die dritte Schicht einen amorphen Bereich auf. Dieser ist typischerweise im Bereich der Grenzfläche zwischen der zweiten und der dritten Schicht angeordnet und erstreckt sich in lateraler Richtung über die gesamte Grenzfläche. Der amorphe Bereich enthält beispielsweise in CMOS-Feldeffekttransistoren, bei denen die zweite Schicht ganz überwiegend aus Silizium besteht, bisherigen Untersuchungen zufolge ein Praseodym-Silicat.
Durch geeignete Einstellung der Parameter des Herstellungsverfahrens ist es möglich, das Entstehen einer solchen amorphen Zwischenschicht zu verhindern. Die Erstreckung des amorphen Bereichs sollte jedenfalls in Richtung der Schichtfolge maximal 20 % der Gesamterstreckung der dritten Schicht in dieser Richtung betragen. Die bisherigen Untersuchungen förderten Anzeichen dafür zu Tage, dass eine amorphe Zwischenschicht eine geringere Dielektrizitätszahl aufweist als die kristalline Phase. Die Dickenverhältnisse der amorphen Zwischenschicht und der kristallinen Schicht bestimmen jedoch die resultierende, effektive Dielektrizitätszahl der dritten Schicht als Ganzer.
Bei weiteren Ausführungsformen des erfindungsgemäßen elektronischen Bauelementes beträgt die Erstreckung der dritten Schicht in Richtung der Schichtfolge maximal 50 Nanometer.
Das Beimischen anderer Materialien zur dritten Schicht, wie beispielsweise Zr02 oder Hf02 ist grundsätzlich ohne weiteres möglich. Bevorzugt besteht das Dielektrikum jedoch vollständig aus Praseodymoxid. Grundsätzlich können alle bekannten Oxide des Praseodyms, also beispielsweise Pr02, beide Modifikationen von Pr203, oder Pr601 1 im Dielektrikum enthalten sein. In einer bevorzugten Ausführungsform enthält das Dielektrikum Praseodymoxid Pr2θ3. Mit diesem Oxid des Praseodyms wurden in bisherigen Untersuchungen die besten Ergebnisse erzielt.
Dabei liegt Pr203 vorzugsweise in D53-Kristallstruktur oder D52-Kristallstruktur vor. Die D53-Struktur stellt sich beispielsweise unter geeigneten Wachstumsparametem bei Abscheiden von Pr203 auf einer Si(001 )-Oberf lache ein. Bei Abscheiden von Pr203 auf einer Si-( 1 1 1 ) Oberfläche entsteht bei geeingeten Wachstumsparametern eine D52-Struktur.
Das derzeit für die Ausführung der Erfindung bei weitem bevorzugte elektronische Bauelement ist ein Feldeffekttransistor. In einer Ausführungsform ist das elektronische Bauelement als skalierter CMOS-FET ausgebildet, wobei die erste Schicht als Gate-Elektrode ausgebildet ist und die dritte Schicht an einen in der zweiten Schicht in zur Schichtfolge senkrechter Richtung zwischen einer Source- und einer Drain-Struktur ausgebildeten Kanal angrenzt. In einer weiteren Ausführungsform ist das erfindungsgemäße elektronische Bauelement als modulationsdotierter Feldeffekttransistor (MODFET) ausgebildet.
Die zweite Schicht besteht an ihrer Grenzfläche zur dritten Schicht bevorzugt ganz überwiegend aus Silizium mit einer (001 )- oder mit einer (1 1 1 )-Kristallorientierung.
Hinsichtlich ihres Verfahrensaspektes bildet die Erfindung ein Verfahren zur Herstellung eines elektronischen Bauelements, umfassend einen Schritt des Abscheidens einer praseodymoxidhaltigen Materialschicht aus einer gasförmigen Umgebung auf einem Substrat, dadurch weiter, dass die praseodymoxidhaltige Materialschicht bei einer Substrattemperatur zwischen 500° C und 800° C abgeschieden wird. Der Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die praseodym- haltige Materialschicht im angegebenen Substrattemperaturintervall in überwiegend krisallinerForm abgeschieden wird. Das Entstehen einerpolykristallinen praseodym- haltigen Materialschicht wird verhindert. Auf diese Weise werden überwiegend kristalline praseodymhaltige Schichten erzeugt, die, wie oben dargestellt wurde und weiter unten anhand der Figuren 1 bis 8 im einzelnen beschrieben wird, äußerst vorteilhafte dielektrische Eigenschaften aufweisen.
Das Substrat für das Wachstum der praseodymhaltigen Materialschicht bildet die im Herstellungsverfahren zuvor aufgewachsene oder präparierte Schicht. Bei der Herstellung eines CMOS-FET beispielsweise bildet die Kanalschicht das Substrat für die Abscheidung des Gate-Dielektrikums. Die Kanalschicht wird üblicherweise durch einkristallines Silizium in (OOD-Orientierung gebildet.
In einer bevorzugten Verfahrensform werden praseodymoxidhaltige Materialschichten in einem Substrattemperaturintervall zwischen 600°C und 750°C abgeschieden. Die unter diesen Bedingungen entstandenen Schichten weisen eine besonders reine Kristallstruktur auf. In dieser Hinsicht beste Ergebnisse werden derzeit bei einer Substrattemperatur von 625 °C erzielt.
DerSchritt des Abscheidens einer praseodymhaltigen Materialschicht kann mit Hilfe eines an sich bekannten molekularstrahl-epitaktischen Wachstumsverfahrens durchgeführt werden.
Für das Abscheiden der praseodymhaltigen Materialschicht wird in einer Ausführungsform des erfϊndungsgemäßen Verfahrens vorzugsweise ein festes Ausgangsmaterial verdampft. Ein Teil des verdampften Materials gelangt in die unmittelbare Umgebung des Substrats, auf dem dann nach und nach die Kristallbildung stattfindet. Das Verdampfen kann beispielsweise unter Einwirkung eines Elektronenstrahls herbeigeführt werden. Als festes Ausgangsmaterial können beispielsweise alle bekannten Praseodymoxide verwendet werden. Vorzugsweise wird Praseodymoxid PrgO^ verwendet.
Alternativ kann für die Abscheidung von Praseodymoxid auf dem Substrat eine chemische Reaktion zweier oder mehrerer gasförmiger Ausgangsstoffe herbeigeführt werden. Hierfür kann auf bekannte Verfahren der Gasphasenepitaxie zurückgegriffen werden. Beispielsweise wird für die Abscheidung von Praseodymoxid auf dem Substrat eine chemische Reaktion zweier oder mehrerer metallorganischer gasförmiger Ausgangsstoffe herbeigeführt. Es können hierfür gängige MOCVD (Metal Organic Chemical Vapor Deposition)- bzw. MOVPE (Metal Organic Chemical Vapor Epitaxy)- Reaktoren und -verfahren verwendet werden.
Mit Hilfe der genannten Wachstumsverfahren können einkristalline oder aus verschiedenen kristallinen Phasen zusammengesetzte Schichten aufgewachsen werden. Die kristalline Orientierung der praseodymhaltigen Schicht gegenüber dem Kanal kann dabei epitaktisch sein.
Die Reinheit der Kristallstruktur wird bei einer Ausführungsform des erfindungsgemäßen Verfahrens durch einen auf das Abscheiden folgenden Schritt des thermischen Ausheilens verbessert. Die Substrattemperatur beträgt während des thermischen Ausheilens mindestens 400° C und höchstens 1000 ° C, insbesondere zwischen 550°C und 700°C. Bei 600°C über eine kurze Zeitspanne (ca. 5 Minuten) ausgeheilte Schichten zeigen in Kapazitäts-Spannungs(CV)-Messungen keine Hysterese der Kapazität. Die Oberflächenrauhigkeit ist im Mittel (RMS) geringer als 0.5 nm.
Weitere Vorteile der Erfindung werden bei der folgenden Beschreibung einiger Ausführungsbeispiele anhand der Zeichnung erläutert. Darin zeigen
Figur 1 ein Röntgenbeugungsspektrum einer Pr203-Schicht auf Si (001 ),
Figur 2 das Ergebnis einer CV-Messung an einer zweiten, auf p-Si gewachsenen Pr203-Schicht, Figur 3 einen Vergleich der Röntgenbeugungsspektren einer dritten Pr203-
Schicht im unbehandelten Zustand und nach kurzzeitigem Erhitzen auf 1000°C, Figur 4 das Ergebnis einer CV-Messung an der dritten Schicht nach dem
Erhitzen, Figur 5 das Ergebnis von SILC-Messungen an einer vierten Pr20 -Schicht,
Figur 6 das Ergebnis von Messungen der Stromdichte in Abhängigkeit von der angelegten Spannung an 1 6 gleichartig hergestellten Gold/-
Pr203/n-Si Kondensatoren, Figur 7 das Ergebnis von Messungen der Stromdichte als Funktion der Zeit an zwei weiteren Gold/Pr203/n-Si Kondensatoren unter zwei verschiedenen elektrischen Spannungen, Figur 8 das Ergebnis von Messungen der Stromdichte in Abhängigkeit von der angelegten Spannung bei denselben Kondensatoren wie in Figur
7 nach Durchführung der Messungen der Figur 7, Figur 9 eine schematische Darstellung des Schichtaufbaus im Bereich des
Gates eines MOSFETs und Figur 10 eine schematische Darstellung eines erfindungsgemäßen, Si-basierten
CMOSFETs.
Figur 1 zeigt ein Röntgenbeugungsspektrum einer 13.4 Nanometer dicken Pr20 - Schicht auf (OOD-Silizium. Diese Schicht wurde bei einer Substrattemperatur von 625 °C mit Hilfe der Molekularstrahlepitaxie unter Verwendung von festem Ausgangsmaterial (PrgO^ ) hergestellt und anschließend bei einer Substratempera- tur von 600° C für fünf Minuten thermisch ausgeheilt. Dargestellt ist die gebeugte Röntgenintensität in Einheiten von Zählimpulsen eines Detektors als Funktion des doppelten Beugungswinkels (2 theta). Das Spektrum zeigt eine dominierende Beugungslinie bei 2 theta = 70°, die auf die Beugung am Siliziumgitter zurückzuführen ist. Bei einem doppelten Beugungswinkel von etwa 45° ist eine zweite Beugungslinie mit im Vergleich etwas geringerer Intensität als der des Siliziumpeaks zu erkennen. Diese Linie ist auf die Beugung des Röntgenlichts am Kristallgitter von Pr203 zurückzuführen. Dieses Ergebnis zeigt, dass das Praseodymoxid überwiegend einkristallin vorliegt, und wird im übrigen durch hier nicht gezeigte Elektronenbeu- gungs- und hochaufgelöste transmissionselektronenmikroskopische Untersuchungen bestätigt.
Figur 2 zeigt das Ergebnis einer Kapazitäts-Spannungs (CV)- Messung an einer zweiten, 13.4 nm dicken Pr203-Schicht. Dargestellt ist die Abhängigkeit der Kapazität von der Maximalamplitude eines hochfrequenten (100 kHz) Spannungspulses Vq zwischen einer unten näher beschriebenen Elektrode und dem Substrat, wobei die Maximalamplitude des hochfrequenten Spannungspulses für die Aufnahme der zwei dargestellten Kurven um 0,1 Volt pro Sekunde erhöht bzw. verringert wurde. Die vorliegende Schicht wurde auf p-dotiertem (001 )-Silizium mit einem spezifischen Widerstand von 10 Ohm*Zentimeter unter ansonsten identischen Bedingungen wie die Schicht aus Figur 1 abgeschieden und anschließend mit einer Gold-Elektrode versehen. Die Goldelektrode wurde durch Abscheiden von verdampftem Gold durch eine Schattenmaske ('shadow mask') aufgebracht. Die Messung wurde nach dem thermischen Ausheilen vorgenommen. Im Diagramm der Figur 2 zeigt eine durchgezogene Line die CV-Kurve bei einem ersten Messdurchlauf, während dessen die Maximalamplitude des Spannungspulses von 3 Volt auf -1 Volt verringert wurden. Eine gestrichelte Linie im Diagramm zeigt die CV-Kurve bei einem unmittelbar nachfolgenden zweiten Messdurchlauf, während dessen die Maximalamplitude des Spannungspulses von -1 Volt auf 3 Volt erhöht wurde. Die Kapazität der Schicht beträgt bei einer Spannung von -1 Volt ca. 3000 Picofarad, und fällt ab einem Spannungswert von etwa - 0,5 Volt drastisch bis auf Werte um 200 Pikofarad bei + 0,5 Volt. Bei weiter zunehmender Spannung fällt der Wert der Kapazität geringfügig bis auf einen Wert von unter 100 Pikofarad bei 3 Volt. Die Messungen sind weitestgehend unabhängig von der Durchlaufrichtung und zeigen, dass keine signifikanten Hystereseeffekte auftreten.
Figur 3 zeigt zwei Röntgenspektren der gleichen Art wie Figur 1. Sie wurden an einer dritten, 14.9nm dicken Pr203-Schicht auf Silizium gemessen und zwar zum einen (unteres Spektrum) im unbehandelten Zustand ("asgrown") und zum anderen (oberes Spektrum) anschließend an eine thermischen Behandlung in Stickstoffatmosphäre bei einer Substrattemperatur von 1000° C über eine Zeitspanne von 15 Sekunden. Das Röntgenpektrum der behandelten Schicht ist allein zur Verdeutlichung der Darstellung in Richtung der Ordinate nach oben verschoben. Es zeigt sich im Vergleich der beiden Spektren, dass die thermische Behandlung keinen messbaren Einfluss auf die kristalline Struktur der behandelten Probe hatte. Denn die beiden Spektren sind im wesentlichen identisch. Eine Verschlechterung der Reinheit der Kristallstruktur wäre anhand einer Verbreiterung des dem Pr203 zuzuordnenden Peaks bei etwa 2theta = 45° zu erkennen gewesen.
Figur 4 zeigt das Ergebnis einer analog zur anhand von Figur 2 beschriebenen Vorgehensweise durchgeführten CV-Messung an derthermisch behandelten dritten Schicht. Die Abhängigkeit der Kapazität von der Spannung ist bei der behandelten Schicht gegenüber der aus Figur 2 bekannten Abhängigkeit der vergleichbaren, jedoch unbehandelten zweiten Schicht kaum verändert. Dies zeigt, dass die dielektrischen Eigenschaften der Probe nach einer thermischen Behandlung selbst bei sehr hohen Temperaturen wie 1000°C keine Verschlechterung erfahren.
Figur 5 zeigt das Ergebnis von SILC-Messungen an einer vierten Pr203-Schicht auf einem Siliziumsubstrat. Diese Schicht weist eine EOT von 1 .4nm auf und ist mit einer Goldelektrode versehen. Sie wurde unmittelbar vor der Messung einer Spannung von 4.56 Volt, entsprechend 32 Megavolt/Zentimeter ausgesetzt. Dargestellt ist der Betrag der Leckstromdichte Jq in Einheiten von Ampere/cm in Abhängigkeit von der Spannung V zwischen der Goldelektrode und dem Substrat. Es wurden fünf Messungen durchgeführt, denen unterschiedlich lange Belastungszeiten der Probe vorangingen. Die Ergebnisse sind im Diagramm der Figur 5 mit Hilfe von Kurven unterschiedlicher Linienart dargestellt. Die erste Messung (durchgezogene Linie) wurde durchgeführt, bevor die Schicht der Belastungsspannung ausgesetzt wurde. Weitere Messungen wurden nach 30, 60, 300 und 600 Sekunden langen Belastungszeitspannen durchgeführt. Die Zuordnungen der Messkurven zur jeweiligen Messung können der Legende im Diagramm oben links entnommen werden. Im Ergebnis zeigen sich äußerst geringfügige Veränderungen der Abhängigkeit der Leckstromdichte von der Gatespannung V selbst nach einer Belastung der Schicht über eine Zeitspanne von 600 Sekunden. Dies bestätigt die schon zuvor festgestellte, überraschend hohe Belastbarkeit der nach dem erfindungsgemäßen Verfahren hergestellten Schichten.
Figur 6 zeigt das Ergebnis von Messungen der Leckstromdichte J_ in Abhängigkeit von der angelegten Spannung V an 16 gleichartig hergestellten Gold/Pr203/n-Si
Kondensatoren. Die von der Praseodymoxidschicht bedeckte Substratfläche betrug bei allen Kondensatoren 1.89* 10"3cm2. Die EOT betrug 1 .4nm. Alle dargestellten
Kurven zeigen einen gleichartigen Verlauf. Die Leckstromdichte beträgt bei einer
Spannung von V = -2Volt zwischen 10 und 10 A/cm , sinkt dann bis auf einen y
Wert von unter 10 A/cm bei 0 Volt und steigt bei zunehmender positiver Spannung Vq annähernd symmetrisch zum Verlauf bei negativen Spannungswerten an. Bei Vg = 1 Volt erreicht die Leckstromdichte im Mittel einen Wert von J_ (1V) = (5,0±0,5)* 10"9 A/cm . Die Schwankung dieses Wertes bei unterschiedlichen Kondensatoren ist offensichtlich äußerst gering. Zu höheren positiven Spannungen hin steigt die Leckstromdichte weiter an. Ein Durchbruch tritt erst oberhalb von 6 Volt auf, entsprechend einer elektrischen Feldstärke von 43 Megavolt/cm.
Figur 7 zeigt als Ergebnis einer weiteren Belastungsmessung die Abhängigkeit der Leckstromdichte vom Zeitpunkt nach Anlegen einer Spannung von 5,02 V bzw. 5,24V für zwei Gold/Pr203/Si (001 ) Kondensatoren mit EOT von 1 .4 nm. Ein Durchbruch ist erst nach über 100 s zu beobachten. Auch diese Messungen zeigen die Beständigkeit der mit dem erfindungsgemäßen Verfahren hergestellten Schichten.
Figur 8 zeigt die Ergebnisse von CV-Messungen an den beiden Kondensatoren vor und nach den in Figur 7 dargestellten Belastungsmessungen. Die gestrichtelt gezeichneten Kurven geben die Abhängigkeit nach der Belastungsmessung wieder (vgl. die Legende im Diagramm oben links), während die durchgezogen gezeichnete Kurve die Abhängigkeit vor der Messung darstellt. Es zeigt sich, dass der in den Belastungsmessungen herbeigeführte Durchbruch nur äußerst geringfügige Unterschiede der Abhängigkeit der Leckstromdichte J von der Gatespannung V_ verursacht. Die Kondensatoren "erholen" sich also vollständig von dem Durchbruch.
Figur 9 zeigt eine schematische Schnittansicht eines erfindungsgemäßen MOSFETs 10. Auf einem Siliziumsubstrat 12 mit Orientierung (001 ) ist eine Gateoxid-Schicht 14 aufgewachsen. Die Gateoxid-Schicht 14 besteht aus Praseodymoxid Pr203. Ihre Dicke beträgt weniger als 50 nm. Auf der Gateoxidschicht 14 ist eine Gateelektrode 14 aufgebracht. Die Gateelektrode 14 besteht im vorliegenden Ausführungsbeispiel aus Gold, kann aber auch aus p- oder n-leitendem Silizium, einem anderen Metall, einer Legierung mehrerer Metalle, jeweils einzeln oder in Komnbination miteinander bestehen.
Das Substrat weist einen mit Hilfe beispielsweise der lonenimplanatation dotierten Source-Abschnitt 18 und einen Drain-Abschnitt 20 auf. Zwischen Source 18 und Drain 20 erstreckt sich senkrecht zur Schichtfolge ein dotierter Kanal 22.
Die Struktur des hier dargestellten MOSFETs 10 ist grundsätzlich bekannt. Die Darstellung verzichtet daher auf dem Fachmann ohnehin geläufige Details. Mit Hilfe der Gateoxidschicht werden jedoch neue Möglichkeiten der Skalierung derartiger MOSFETs eröffnet, die im einzelnen zu Veränderungen der Struktur führen können. Es versteht sich, dass das die Richtung der Schichtfolge des MOSFETs 10 beliebig variiert werden kann.
Figur 10 zeigt in vergrößerter Darstellung den Bereich des Gateoxids 14 aus Figur 1 . Gleiche Bezugszeichen kennzeichnen im Vergleich mit Figur 1 gleiche Strukturelemente des MOSFETs 10. Die Gateoxid-Schicht 14 weist eine unmittelbar an den Kanal 14 angrenzende amporphe Grenzflächenschicht 14.1 auf, die ein Silicat mit Praseodym und Sauerstoff enthält. Durch geeignete Wahl der Wachstumsparameter bei der Herstellung der Gateoxid-Schicht beträgt die Dicke der Grenzflächenschicht 14.1 in Richtung der Schichtfolge weniger als 20% der Dicke der Gateoxid-Schicht 14. An die Grenzflächenschicht 14.1 schließt sich zur Gateelektrode 16 hin eine überwiegend einkristalline Praseodymoxid-Schicht 14.2 an.

Claims

Patentansprüche
1 . Elektronisches Bauelement mit einer ersten Schicht (1 6) aus metallisch leitfähigem Material, einer zweiten Schicht (12) aus halbleitendem Material und mit einer dritten Schicht ( 14) zwischen der ersten ( 16) und der zweiten (12) Schicht, wobei die dritte Schicht (14) ein Dielektrikum enthält und zur Hemmung oder Unterbindung eines Ladungstragertransports sowohl von der ersten zur zweiten Schicht als auch von der zweiten zur ersten Schicht ausgebildet ist, dadurch gekennzeichnet, dass das Dielektrikum Praseodymoxid in überwiegend kristalliner Phase enthält.
2. Elektronisches Bauelement nach Anspruch 1 , dadurch gekennzeichnet, dass die dritte Schicht (14) einen einkristallinen Bereich (14.2) aufweist.
3. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die dritte Schicht einen amorphen Bereich (14.1 ) aufweist.
4. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Erstreckung des amorphen Bereichs (14.1 ) in Richtung der Schichtfolge maximal 20 % der Gesamterstreckung der dritten Schicht (14) in dieser Richtung beträgt.
5. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Erstreckung der dritten Schicht (14) in Richtung der Schichtfolge maximal 50 Nanometer beträgt.
6. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Dielektrikum aus Praseodymoxid besteht.
7. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Dielektrizitätszahl des Dielektrikums zwischen 20 und 40 beträgt.
8. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Dielektrikum Praseodymoxid Pr203 enthält.
9. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Dielektrikum Pr203 in D53-Kristallstruktur oder D52-Kristallstruktur enthält.
10. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement als Feldeffekttransistor (10) ausgebildet ist.
1 1 . Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Bauelement als skalierter CMOS-FET ausgebildet ist, wobei die erste Schicht als Gate-Elektrode (16) ausgebildet ist und die dritte Schicht (14) an einen in der zweiten Schicht (12) in zur Schichtfolge senkrechter Richtung zwischen einer Source- (18) und einer Drain-Struktur (22) ausgebildeten Kanal (22) angrenzt.
12. Elektronisches Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Schicht (12) an ihrer Grenzfläche zur dritten Schicht (14) aus Silizium mit einer (001 )- oder mit einer (1 1 1 )- Kristallorientierung besteht.
13. Verfahren zur Herstellung eines elektronischen Bauelements, umfassend einen Schritt des Abscheidens einer praseodymoxidhaltigen Materialschicht aus einer gasförmigen Umgebung auf einem Substrat, dadurch gekennzeichnet, dass die praseodymoxidhaltige Materialschicht bei einer Sub- strattemperatur zwischen 500 °C und 800 °C abgeschieden wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die praseodym- haltige Materialschicht bei einer Substrattemperatur zwischen 600 °C und 750°C abgeschieden wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die praseodym- haltige Materialschicht bei einer Substrattemperatur von 625 °C abgeschieden wird.
16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der Schritt des Abscheidens einer praseodymhaltigen Materialschicht mit Hilfe eines molekularstrahl-epitaktischen Wachstumsverfahrens durchgeführt wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass für das Abscheiden der praseodymhaltigen Materialschicht ein festes Ausgangsmaterial verdampft wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass Praseodymoxid PrgO^ verdampft wird.
19. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass für die Abscheidung von Praseodymoxid auf dem Substrat eine chemische Reaktion zweier oder mehrerer gasförmiger Ausgangsstoffe herbeigeführt wird.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass für die Abscheidung von Praseodymoxid auf dem Substrat eine chemische Reaktion zweier oder mehrerer metallorganischer gasförmiger Ausgangsstoffe herbeigeführt wird.
21 . Verfahren nach einem der vorstehenden Ansprüche, gekennzeichnet durch einen auf das Abscheiden folgenden Schritt des thermischen Ausheilens, wobei die Substrattemperatur während des thermischen Ausheilens mindestens 400° C und höchstens 1000° C beträgt.
22. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Temperatur der Schicht während des thermischen Ausheilens zwischen 550° C und 700° C beträgt.
PCT/EP2001/008830 2000-08-03 2001-07-31 Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement WO2002013275A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP01958037A EP1410442A1 (de) 2000-08-03 2001-07-31 Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
JP2002518534A JP2004506328A (ja) 2000-08-03 2001-07-31 電気的構造素子および電気的構造素子の製造方法
US10/343,494 US7129551B2 (en) 2000-08-03 2001-07-31 Electronic component having a praseodymium oxide layer and process for fabricating same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10039327A DE10039327A1 (de) 2000-08-03 2000-08-03 Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
DE10039327.6 2000-08-03

Publications (1)

Publication Number Publication Date
WO2002013275A1 true WO2002013275A1 (de) 2002-02-14

Family

ID=7652153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/008830 WO2002013275A1 (de) 2000-08-03 2001-07-31 Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement

Country Status (5)

Country Link
US (1) US7129551B2 (de)
EP (1) EP1410442A1 (de)
JP (1) JP2004506328A (de)
DE (1) DE10039327A1 (de)
WO (1) WO2002013275A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006315A2 (de) * 2002-07-04 2004-01-15 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterkondensator und damit aufgebauter mosfet
WO2004032216A1 (de) * 2002-09-26 2004-04-15 Ihp Gmbh - Innovations For High Performance Microelectronics / Institut Für Innovative Mikroelektronik Halbleiterbaulement mit praseodymoxid-dielektrikum
DE102005051573B4 (de) * 2005-06-17 2007-10-18 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik MIM/MIS-Struktur mit Praseodymtitanat als Isolatormaterial
US7655327B2 (en) 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097895A2 (de) 2001-05-26 2002-12-05 Ihp Gmbh-Innovations For High Performance Microelectronics / Institut Für Innovative Mikroelektronik Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
DE10156932A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
DE10218799A1 (de) * 2002-04-23 2003-11-13 Ihp Gmbh Halbleiterkondensator mit Praseodymoxid als Dielektrikum
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
DE10309728B4 (de) * 2003-02-26 2009-06-04 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Herstellung von Si-Wafern mit einer Lanthanoid-Silikat-Schicht
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
DE10340202A1 (de) * 2003-08-28 2005-04-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
WO2005065402A2 (en) * 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
DE602004005442T2 (de) 2004-07-28 2007-12-06 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Emitter für eine Ionenquelle und Verfahren zu dessen Herstellung
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
US8039738B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Active rare earth tandem solar cell
US8039737B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Passive rare earth tandem solar cell
US11575043B1 (en) * 2021-07-23 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6087702A (en) * 1997-11-26 2000-07-11 National Science Council Rare-earth schottky diode structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333325B2 (ja) * 1993-08-26 2002-10-15 株式会社東芝 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ
US6469357B1 (en) * 1994-03-23 2002-10-22 Agere Systems Guardian Corp. Article comprising an oxide layer on a GaAs or GaN-based semiconductor body
JP3223233B2 (ja) * 1994-08-17 2001-10-29 ティーディーケイ株式会社 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JP3137880B2 (ja) 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6087702A (en) * 1997-11-26 2000-07-11 National Science Council Rare-earth schottky diode structure

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
OSTEN H J ET AL: "HIGH-K GATE DIELECTRICS WITH ULTRA-LOW LEAKAGE CURRENT BASED ON PRASEODYMIUM OXIDE", INTERNATIONAL ELECTRON DEVICES MEETING 2000. IEDM. TECHNICAL DIGEST. SAN FRANCISCO, CA, DEC. 10 - 13, 2000, NEW YORK, NY: IEEE, US, 10 December 2000 (2000-12-10), pages 653 - 656, XP001036704, ISBN: 0-7803-6439-2 *
See also references of EP1410442A1 *
SINGH, P. ET AL.: "A COMPARATIVE STUDY OF THIN FILM TRANSISTORS USING RARE EARTHS OXIDES AS GATES", THIN SOLID FILMS, vol. 147, 1987, pages 25 - 32, XP001031001 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006315A2 (de) * 2002-07-04 2004-01-15 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterkondensator und damit aufgebauter mosfet
WO2004006315A3 (de) * 2002-07-04 2004-05-27 Ihp Gmbh Halbleiterkondensator und damit aufgebauter mosfet
WO2004032216A1 (de) * 2002-09-26 2004-04-15 Ihp Gmbh - Innovations For High Performance Microelectronics / Institut Für Innovative Mikroelektronik Halbleiterbaulement mit praseodymoxid-dielektrikum
US7655327B2 (en) 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
DE102005051573B4 (de) * 2005-06-17 2007-10-18 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik MIM/MIS-Struktur mit Praseodymtitanat als Isolatormaterial

Also Published As

Publication number Publication date
US20030193061A1 (en) 2003-10-16
US7129551B2 (en) 2006-10-31
JP2004506328A (ja) 2004-02-26
EP1410442A1 (de) 2004-04-21
DE10039327A1 (de) 2002-02-14

Similar Documents

Publication Publication Date Title
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
WO2001024272A1 (de) Ferroelektrischer transistor
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19857038A1 (de) FEMFET-Vorrichtung und Verfahren zu deren Herstellung
DE2460682A1 (de) Halbleitervorrichtung
DE3340583C2 (de)
EP1181723A1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
EP0831520B1 (de) Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC)
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE3915594A1 (de) Halbleitervorrichtung
DE10231964A1 (de) Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
DE2152225C3 (de) MHISFET mit mindestens zwei zwischen Gate-Elektrode und Kanal angeordneten Isolierschichten, und Verfahren zu seiner Herstellung
DE2530730A1 (de) Verfahren zum herstellen von metall- oxid-halbleiter (mos)-strukturen
WO2003092022A1 (de) Halbleiterkondensator mit praseodymoxid als dielektrikum und mit einer zwischenschicht als diffusionsbarriere für sauerstoff
DE3516391C2 (de)
DE69827058T2 (de) Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren
DE102020205706A1 (de) Verfahren zur Herstellung eines defektarmen Übergangs
DE2856692C2 (de)
DE10245590A1 (de) Halbleiterbauelement mit Praseodymoxid-Dielektrikum
DE112011103249B4 (de) Halbleitereinheit mit Gate-Stapel und ein Verfahren zu deren Herstellung sowie die Verwendung einer Gate-Stapel-Struktur in einer Halbleitereinheit
DE19940381A1 (de) Ferroelektrischer Transistor und Verfahren zu dessen Herstellung
DE3835987C2 (de)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002518534

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2001958037

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10343494

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001958037

Country of ref document: EP