WO2002029863A1 - Verfahren zum herstellen eines mikroelektronischen schaltkreises und mikroelektronischer schaltkreis - Google Patents

Verfahren zum herstellen eines mikroelektronischen schaltkreises und mikroelektronischer schaltkreis Download PDF

Info

Publication number
WO2002029863A1
WO2002029863A1 PCT/DE2001/003792 DE0103792W WO0229863A1 WO 2002029863 A1 WO2002029863 A1 WO 2002029863A1 DE 0103792 W DE0103792 W DE 0103792W WO 0229863 A1 WO0229863 A1 WO 0229863A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
monolithically integrated
metal
integrated coil
Prior art date
Application number
PCT/DE2001/003792
Other languages
English (en)
French (fr)
Inventor
Christl Lauterbach
Christian Paulus
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP01982179A priority Critical patent/EP1323183B1/de
Priority to KR10-2003-7004786A priority patent/KR20030043986A/ko
Priority to AT01982179T priority patent/ATE452420T1/de
Priority to DE50115266T priority patent/DE50115266D1/de
Priority to JP2002533349A priority patent/JP2004523100A/ja
Priority to US10/381,406 priority patent/US7005360B2/en
Publication of WO2002029863A1 publication Critical patent/WO2002029863A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind

Definitions

  • a microelectronic circuit is known from [1].
  • This microelectronic circuit is an integrated semiconductor element that has an electrically conductive element (an inductor coil).
  • [3] describes a method for repairing a semiconductor memory.
  • a semiconductor chip having fuses and a redundancy memory cell that can replace a normal memory cell
  • the fuses are cut out, thereby connecting the redundancy memory cell instead of the defective normal memory cell.
  • Dielectric at least one metal stopper through the metal layers through the length of the
  • Metal layers is arranged.
  • [5] describes a method for producing a monolithically integrated coil in a microelectronic circuit, in which the coil is formed during the manufacturing process of the microelectronic circuit.
  • a structured dielectric layer is applied to a first electrically conductive layer applied to a substrate, and a second, structured, electrically conductive layer is applied thereon.
  • the first and second electrically conductive layers are electrically contacted with one another through the dielectric layer.
  • the invention is therefore based on the problem of improving the quality of a monolithically integrated coil in a microelectronic circuit.
  • this problem is solved by providing a method for producing a microelectronic circuit with an improved, electrically conductive element.
  • a microelectronic circuit with an improved, monolithically integrated coil as an electrically conductive element is produced by a method
  • a metal layer is applied above the monolithically integrated coil in such a way that the metal layer is electrically coupled to the monolithically integrated coil.
  • the monolithically integrated coil is made of electrically conductive material.
  • the problem on which the invention is based is also solved by providing a microelectronic circuit which has at least one monolithically integrated coil produced according to this method as an electrically conductive element.
  • the method according to the invention causes the thickening of an already existing, electrically conductive monolithically integrated coil in a fully processed, microelectronic circuit with a metal which has the same or a higher conductivity than the metal of the monolithically integrated coil.
  • a metal which has the same or a higher conductivity than the metal of the monolithically integrated coil.
  • the invention thus advantageously improves the quality of the electrically conductive element of a microelectronic circuit.
  • Another advantage of the method according to the invention is that the method follows the manufacture of a microelectronic circuit that has already been processed.
  • the term "fully processed” is to be understood as the state of the microelectronic circuit that the microelectronic circuit has when it enters the next higher level of the manufacturing market.
  • the product is to be regarded as finished, for example, if a manufacturer of computer components only has to install this microelectronic circuit in a computer component without changing the nature of the microelectronic circuit in any way, and the microelectronic circuit, and therefore also the computer component itself that is able to perform the scheduled function.
  • a fully processed microelectronic circuit is a circuit whose state has been completed and completed in accordance with conventional manufacture in such a way that it is normally functional for the purpose intended for this circuit without having to be subjected to further process steps in the production process could meet.
  • Process step can be adjusted as desired. That With the method according to the invention, a high degree of flexibility with regard to the design of the applied is
  • an electrically conductive auxiliary layer can additionally be applied at least above the monolithically integrated coil of the microelectronic circuit before the metal layer is applied, so that the metal layer is subsequently applied to the auxiliary layer.
  • the electrically conductive auxiliary layer can serve different purposes.
  • the electrically conductive auxiliary layer can improve, for example, poor adhesion between the metal layer and the monolithically integrated coil and / or poor adhesion between the metal layer and other areas of the passivation layer of the microelectronic circuit that have not been removed
  • Liability are used. This ensures that the metal layer adheres firmly to the surface of at least the monolithically integrated coil of the microelectronic circuit.
  • the auxiliary layer can also have a diffusion barrier function, which ensures that metal atoms of the metal layer applied thereon do not enter the metal layer Diffused areas of the passivation layer diffuse into it and thereby contaminate it.
  • Barrier function of the auxiliary layer is, for example, in the
  • Copper is used as the metal for the metal layer. Copper atoms tend to diffuse over a longer period of time in silicon dioxide, which is a material that is frequently used for passivation layers.
  • Diffusion barrier function of the auxiliary layer can essentially prevent such a diffusion of the copper atoms into the passivation layer.
  • the auxiliary layer can be any suitable material.
  • Process can areas of the metal layer and / or
  • Auxiliary layer can be removed independently or together using a wet or dry etching process.
  • a metal layer can be applied over the entire surface of the microelectronic circuit, and this metal layer can then be etched away in places by means of a wet or dry etching process such that the desired structuring is at least above the underlying monolithically integrated coil results.
  • no auxiliary layer is used. In the event that an auxiliary layer is used, this can be removed after removing at least a part of the
  • Coil are applied over the entire surface of the surface of the microelectronic circuit. From this production stage, there are two options for further processing.
  • the metal layer can be applied over the entire surface of the auxiliary layer, and the
  • Metal layer and the underlying auxiliary layer can be together, i.e. can be removed in a single process step by means of a wet or dry etching process in such a way that the desired structuring of the now thickened, monolithically integrated coil results.
  • the auxiliary layer after the auxiliary layer has been applied, it can be partially etched away to form a desired structuring, and the metal layer can then be placed on the already structured one
  • Auxiliary layer can be applied.
  • the metal layer is then removed in places by a second etching process in such a way that the desired structure of the metal layer results.
  • the metal layer can be etched away in such a way that it only lies above the few points of the electrically conductive element that are already covered with a section of the auxiliary layer.
  • the removal of areas of the passivation layer at the beginning of the method can also be carried out by means of a wet or dry etching method. Furthermore, the targeted removal of certain areas of the
  • Passivation layer, the metal layer and / or the auxiliary layer as explained above is possible with the aid of known, photolithographic processes.
  • the metal layer is formed in a thickness of 0.5 ⁇ m to 10 ⁇ m, preferably in a thickness of 3 ⁇ m to 6 ⁇ m.
  • the metal layer can be formed from a metal which corresponds to the metal of the electrically conductive element or which is different from the metal of the electrically conductive element.
  • a metal of high conductivity e.g. uses a metal whose conductivity exceeds that of the material of the monolithically integrated coil. Examples of such metals that can be used in the method according to the invention are copper, gold, silver, platinum, aluminum or more thereof.
  • any metal with high conductivity can be used in the method according to the invention.
  • the auxiliary layer if present, is preferably formed in a thickness of 0.5 ⁇ m to 20 ⁇ m, more preferably in a thickness of 5 ⁇ m to 10 ⁇ m.
  • conductive materials for example tungsten silicide, titanium, platinum, nickel, chromium,
  • Nickel-chromium alloy molybdenum, palladium or rhodium can be used.
  • the invention also comprises a microelectronic circuit with at least one monolithically integrated coil, which is produced according to the method according to the invention.
  • Figures la to ld in a schematic sectional view of a fully processed, monolithically integrated coil the sequence of an embodiment of the method according to the invention, in which a metal layer is applied directly to the conductor tracks of the coil;
  • FIGS. 2a to 2d in a schematic sectional view of a fully processed, monolithically integrated coil, the sequence of an embodiment of the inventive method, in which an auxiliary layer and a metal layer are applied to the conductor tracks of the coil, the auxiliary layer and the metal layer being etched away in the same process step;
  • FIGS 3a to 3d in a schematic sectional view of a fully processed, monolithically integrated coil the sequence of an embodiment of the inventive method, in which one Auxiliary layer and a metal layer are applied to the conductor tracks of the coil, the auxiliary layer and the metal layer being etched away in separate process steps; and
  • FIGS. 4a to 4c further possible exemplary embodiments of the method according to the invention, in which the metal layer is not only above the conductor tracks of the coil, but also with and without an auxiliary layer in between on non-removed ones
  • FIG. 1 shows a schematic cross-sectional view of a microelectronic circuit which has a substrate 100, a passivation layer 101 and conductor tracks 102 of a coil which is to be regarded as an electrically conductive element.
  • the conductor tracks 102 are each covered by part of the passivation layer 101.
  • Fig. Lb shows a schematic cross-sectional view of the microelectronic circuit from Fig.la, in which the areas of the passivation layer 101 above the conductor tracks 102 have been removed, so that removed areas 103 are formed above the respective conductor tracks of the monolithically integrated coil.
  • Fig.lc shows the result of a full-surface application of a metal layer 104 on the surface of the microelectronic circuit.
  • the metal of the metal layer 104 expediently has a higher intrinsic conductivity than the conductivity of the metal of the conductor tracks 102.
  • This metal layer 104 contacts both the conductor tracks 102 of the coil directly and also the areas of the passivation layer that have not been removed
  • the metal layer 104 contacts the by removing the above the conductor tracks 102
  • FIG. 1d shows the result of the removal of certain areas of the metal layer 104 from FIG. 1c in such a way that the metal of the metal layer 104 only remains in direct electrical contact with the coil above the respective conductor tracks 102.
  • the conductor tracks 102 of the coil are thickened compared to their initial state, which causes an increase in the intrinsic conductivity of the conductor tracks 102. This increased conductivity thus leads to an improved quality of the coil.
  • the surface of the passivation layer 101 and the conductor tracks 102 of the coil, which are now thickened around the metal layer 104, are coated with a further passivation layer for protection against external influences.
  • Fig.2a shows the microelectronic circuit in the production state of Fig.lb, in which the areas of
  • Passivation layer 201 above the respective conductor tracks 202 of the coil have been removed.
  • FIG. 2b shows the result of the application of an auxiliary layer 203 on the entire surface of the microelectronic circuit.
  • all surfaces of the passivation layer 201 not removed and the conductor tracks 202 of the coil are coated with the auxiliary layer 203.
  • Of further areas are also removed by removing the areas located above the conductor tracks 202
  • Passivation layer 201 is covered laterally to the conductor tracks 202 of the coil with the auxiliary layer.
  • Fig. 2c is a sectional view, i.e. the conductor tracks 202 extend both from the surface of the paper and from the rear surface of the paper, so that the areas exposed by the removal of the passivation layer 201 are elongated, trench-shaped recesses in the surface of the passivation layer 201.
  • the auxiliary layer 203 which clings tightly to these cutouts, also assumes this elongated, trench-like shape.
  • FIG. 2D shows the result of the removal of the metal layer 204 and the auxiliary layer 203 such that only the regions of the passivation layer 201 of the auxiliary layer 203 and the metal layer 204 located above the conductor tracks 202 of the coil remain after the removal.
  • the metal layer 204 is separated from the respective conductor tracks 202 of the coil by the auxiliary layer 203. Since the auxiliary layer 203 has an electrical conductivity as explained above, the electrical contacting between the respective conductor tracks 202 and the metal layer 204 is ensured.
  • the removal of the metal layer 204 and the Auxiliary layer 203 can be done in a single step, for example by wet or dry etching.
  • Metal layer 204 thickened conductor tracks 202 of the coil can be coated with a further passivation layer for protection against external influences.
  • Fig.3a shows the result of
  • auxiliary layer 303 over the entire area on the microelectronic circuit.
  • both the exposed conductor tracks 202 of the coil and the areas of the passivation layer 301 that were initially removed are exposed
  • Conductor tracks 202 of the coil and those regions of the passivation layer 301 which have not been removed are coated with the auxiliary layer 303.
  • FIG. 3b shows the state of manufacture of the microelectronic circuit after removal of the auxiliary layer 303 in such a way that only those regions of the auxiliary layer 303 remain which lie directly above the respective conductor tracks 302 of the coil.
  • the auxiliary layer is etched away, for example, using a wet or dry etching process.
  • a metal layer 304 is then applied over the entire surface of the microelectronic circuit.
  • the metal layer 304 contacts only the uppermost surfaces of the passivation layer 301 and the regions of the auxiliary layer 303 which lie directly above the respective conductor tracks 302 of the coil.
  • 3D shows the result of the removal of regions of the metal layer 304 in such a way that the metal layer 304 only remains above those regions where a section of the auxiliary layer 303 is already located.
  • the exposed surface of the passivation layer 301 and the conductor tracks 302 of the coil, which are now thickened by the metal layer 304, can be coated with a further passivation layer for protection against external influences.
  • FIG. 4 a The exemplary embodiment shown in FIG. 4 a is initially based on the production state from FIG. 1 c, in which a metal layer 104 over the entire surface without an auxiliary layer
  • the metal layer 104 is then removed in such a way that regions both directly above the respective conductor tracks of the coil 402 and also directly above the regions of the coil that have not been removed
  • Passivation layer 401 remain. Thus e.g. any other areas of the surface of the passivation layer 401 can be used to develop the existing coil.
  • the removed areas of the passivation layer 401 and the conductor tracks 402 which are now thickened around the metal layer 403 the coil can be coated with a further passivation layer to protect against external influences.
  • FIG. 4b is based on the production state from FIG. 2c, in which both an auxiliary layer 203 and a metal layer 204 have been successively applied to the surface of the microelectronic circuit. 4b shows the result of the removal of both those areas of the metal layer 403 (corresponds to the metal layer 104 in FIG. 2c) which lie directly above the respective conductor tracks 402 of the coil, and also other areas of the metal layer 403 which are on the auxiliary layer above the not removed area of the passivation layer 401.
  • the removal of the metal layer 403 and the removal of the auxiliary layer 404 can be carried out in two separate process steps or as a single process step.
  • the removed areas of the passivation layer 401 and the conductor tracks 402 of the coil, which are now thickened by the metal layer 403, can be coated with a further passivation layer for protection against external influences.
  • FIG. 4 The exemplary embodiments of the invention shown in FIG. 4 are to be understood as exemplary in that numerous different configurations of the metal layers and the auxiliary layer are separated by separating the removal steps Coil and generally the microelectronic
  • FIG. 5 shows a further exemplary embodiment of the invention, in which a substrate 500, a passivation layer 501, conductor track 502 of a coil in a sectional view, a metal layer 503 and a layer of photoresist 504 can be seen.
  • a layer of photoresist 504 is first applied to the passivation layer 501, and this is photolithographically above the locations of the
  • Passivation layer 501 etched, which in turn are located above the conductor track 502 of the coil.
  • Passivation layer 501 which is located above the conductor track
  • the microelectronic circuit is then subjected to an electroplating process, so that the metal layer
  • the layer of photoresist 504 functions as a mask that determines the local specificity of the metal growth.
  • the layer of photoresist 503 can then subsequently be removed, so that the result shown in FIG. 5d is obtained. This end result corresponds to that from Fig.ld.
  • FIG. 6 shows a further exemplary embodiment of the invention, in which a substrate 600, a passivation layer 601, conductor track 602 of a coil is viewed in section, an electrically conductive auxiliary layer 603, a metal layer 604 and a layer of photoresist 605 can be seen.
  • Fig.6a corresponds to the production status of Fig.lb, in which those areas of
  • Passivation layer 601 which is located above the conductor track 602 of the coil, has already been etched away. 6b, a layer of photoresist 605 is first applied to the passivation layer 601, and this is etched photolithographically above the locations of an electrically conductive auxiliary layer 601, which in turn are located above the conductor track 602 of the coil.
  • the microelectronic circuit is then subjected to an electroplating process, so that the metal layer 604 grows "automatically" on the conductor tracks, so to speak.
  • the result is that the layer of photoresist 605 functions as a mask that determines the local specificity of the metal growth.
  • the layer of photoresist 605 can then subsequently be removed, so that the result shown in FIG. 6d is obtained. This end result corresponds to that from FIG. 2D.

Abstract

Die Erfindung schafft ein Verfahren zum Herstellen eines mikroelektronischen Schaltkreises mit mindestens einer monolithisch integrierten Spule als einem elektrisch leitfähigen Element, bei dem ein fertig prozessierter mikroelektronischer Schaltkreis mit dem elektrisch leitfähigen Element und mit einer oberhalb zumindest des elektrisch leitfähigen Elements sich befindlichen Passivierungsschicht bereitgestellt wird; bei dem zumindest ein Teil der Passivierungsschicht oberhalb des elektrisch leitfähigen Elements entfernt wird; und bei dem oberhalb des elektrisch leitfähigen Elements eine Metallschicht aufgebracht wird derart, dass die Metallschicht mit dem elektrisch leitfähigen Element elektrisch gekoppelt wird.

Description

Beschreibung
Verfahren zum Herstellen eines mikroelektronischen Schaltkreises und mikroelektronischer Schaltkreis
Ein mikroelektronischer Schaltkreis ist aus [1] bekannt. Dieser mikroelektronischer Schaltkreis ist ein integriertes Halbleiterelement, das ein elektrisch leitfähiges Element (eine Induktorspule) aufweist.
Ein Problem mit solchen, aus dem Stand der Technik bekannten, elektrisch leitfähigen Elementen ist, dass die ihnen innewohnende Leitfähigkeit relativ gering ist. Dies erfordert spezielle Betriebsbedingungen, wie z.B. niedrige Temperaturen, oder führt bei festgelegten
Betriebsbedingungen, z.B. bei festgelegten Temperaturen, zu einer schlechten Güte des elektrisch leitfähigen Elements. Dies führt wiederum zu einer schlechten Güte des integrierten Halbleiterelements, das das leitfähige Element aufweist.
Ferner ist in [2] eine auf einem Keramik-Substrat aufgebrachte Spule beschrieben.
[3] beschreibt ein Verfahren zum Reparieren eines Halbleiterspeichers. In einem Halbleiterchip, der Sicherungen und eine Redundanzspeicherzelle aufweist, die eine normale Speicherzelle ersetzen kann, werden in dem Fall, dass eine normale Speicherzelle fehlerhaft ist, die Sicherungen herausgeschnitten, um dadurch die Redundanzspeicherzelle anstelle der fehlerhaften normalen Speicherzelle anzuschließen.
In [4] ist ein Verfahren zum Herstellen eines induktiven Elements oder eines Kondensatorelements auf einem
Halbleiterchip, wobei in einem zwischen zwei Metallschichten vorbestimmter Form parallel zur Chipebene angeordneten
Dielektrikum wenigstens ein die Metallschichten durchkontaktierender Metallstopfen von der Länge der
Metallschichten angeordnet wird.
[5] beschreibt ein Verfahren zum Herstellen einer monolithisch integrierten Spule in einem mikroelektronischen Schaltkreis, bei dem während des Fertigungsprozesses des mikroelektronischen Schaltkreises die Spule gebildet wird. Auf einer auf einem Substrat aufgebrachten ersten elektrisch leitenden Schicht wird eine strukturierte dielektrische Schicht aufgebracht und darauf eine zweite, strukturierte, elektrisch leitende Schicht. Durch die dielektrische Schicht hindurch werden die erste und die zweite elektrisch leitende Schicht miteinander elektrisch kontaktiert.
Somit liegt der Erfindung das Problem zugrunde, die Güte einer monolithisch integrierten Spule in einem mikroelektronisehen Schaltkreis zu verbessern.
Erfindungsgemäß wird dieses Problem durch Bereitstellen eines Verfahrens zum Herstellen eines mikroelektronischen Schaltkreises mit einem verbesserten, elektrisch leitfähigen Element gelöst.
Erfindungsgemäß wird ein mikroelektronischer Schaltkreis mit einer verbesserten, monolithisch integrierten Spule als elektrisch leitfähigem Element durch ein Verfahren hergestellt,
• bei dem ein fertig prozessierter mikroelektronischer Schaltkreis mit einer monolithisch integrierten Spule und mit einer oberhalb zumindest der monolithisch integrierten Spule sich befindlichen Passivierungsschicht bereitgestellt wird;
• bei dem zumindest ein Teil der Passivierungsschicht oberhalb der monolithisch integrierten Spule entfernt wird; und
• bei dem oberhalb der monolithisch integrierten Spule eine Metallschicht aufgebracht wird derart, dass die Metallschicht mit der monolithisch integrierten Spule elektrisch gekoppelt wird.
Die monolithisch integrierten Spule ist aus elektrisch leitfähigem Material hergestellt.
Das der Erfindung zugrundeliegende Problem wird auch durch das Bereitstellen eines mikroelektronischen Schaltkreises, der mindestens eine gemäß diesem Verfahren hergestellte monolithisch integrierte Spule als elektrisch leitfähiges Element aufweist, gelöst.
Das erfindungsgemäße Verfahren bewirkt die Verdickung einer bereits bestehenden, elektrisch leitfähigen monolithisch integrierten Spule in einem fertig prozessierten, mikroelektronischen Schaltkreis mit einem Metall, das dieselbe oder eine höhere Leitfähigkeit wie das Metall der monolithisch integrierten Spule besitzt. Durch dieses Verdicken der monolithisch integrierten Spule wird gegenüber dem unverdickten Zustand mehr leitendes Material auf Leiterbahnen der monolithisch integrierten Spule aufgebracht, was zu einer gegenüber dem unverdickten Zustand reduzierten Impedanz führt. Mit der Herabsetzung der Impedanz geht eine entsprechende Erhöhung der Leitfähigkeit der betroffenen, monolithisch integrierten Spule des mikroelektronischen Schaltkreises einher.
Durch die Erfindung wird somit in vorteilhafter Weise eine verbesserte Güte des elektrisch leitfähigen Elements eines mikroelektronischen Schaltkreises erzielt.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, dass sich das Verfahren an die Herstellung eines bereits fertig prozessierten mikroelektronischen Schaltkreises anschließt.
Unter dem Ausdruck "fertig prozessiert" ist derjenige Zustand des mikroelektronischen Schaltkreises zu verstehen, den der mikroelektronische Schaltkreis beim Gelangen in die nächsthöhere Stufe des Herstellungsmarkts hat. Im Rahmen der Erfindung ist das Produkt beispielsweise als fertig prozessiert anzusehen, wenn ein Hersteller von Computerkomponenten diesen mikroelektronischen Schaltkreis ohne die Beschaffenheit des mikroelektronischen Schaltkreises in irgendwelcher Weise zu ändern in eine Computerkomponente nur noch einzubauen hat, und der mikroelektronische Schaltkreis, und daher auch die Computerkomponente selbst, die planmäßige Funktion auszuführen imstande ist.
Im Rahmen der Erfindung ist also ein fertig prozessierter mikroelektronischer Schaltkreis ein Schaltkreis, dessen Zustand nach der herkömmlichen Herstellung derart vollendet und abgeschlossen ist, dass er normalerweise den für diesen Schaltkreis vorgesehenen Zweck, ohne weiteren Verfahrens- schritten in dem Herstellungsprozess unterzogen werden zu müssen, funktionell erfüllen könnte.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, dass sich die Dicke der aufgebrachten Metallschicht an bestimmten Anforderungen im Rahmen desselben
Verfahrensschrittes wunschgemäß anpassen lässt. D.h. mit dem erfindungsgemäßen Verfahren wird eine hohe Flexibilität hinsichtlich der Ausgestaltung der aufgebrachten
Metallschicht erreicht, ohne dass zusätzliche
Verfahrensschritte erforderlich sind.
Nach einer Ausführungsform des erfindungsgemäßen Verfahrens kann vor dem Aufbringen der Metallschicht zusätzlich eine elektrisch leitfähige Hilfsschicht zumindest oberhalb der monolithisch integrierten Spule des mikroelektronischen Schaltkreises aufgebracht werden, so dass die Metallschicht anschließend auf der Hilfsschicht aufgebracht wird.
Je nach Dicke, Ausgestaltung und Beschaffenheit der elektrisch leitfähigen Hilfsschicht kann diese unterschiedlichen Zwecken dienen.
Die elektrisch leitfähige Hilfsschicht kann beispielsweise bei einer schlechten Haftung zwischen der Metallschicht und der monolithisch integrierten Spule und/oder einer schlechten Haftung zwischen der Metallschicht und anderen Bereichen der Passivierungsschicht des mikroelektronischen Schaltkreises, die nicht entfernt worden sind, zur Verbesserung dieser
Haftung verwendet werden. So wird gewährleistet, dass die Metallschicht festhaftend auf der Oberfläche zumindest der monolithisch integrierten Spule des mikroelektronischen Schaltkreises liegt.
Der Hilfsschicht kann aber auch eine Diffusionssperrfunktion innewohnen, wodurch gewährleistet wird, dass Metallatome der darauf angebrachten Metallschicht nicht in die nicht entfernten Bereiche der Passivierungsschicht hinein diffundieren und diese dadurch verunreinigen. Diese
Barrierefunktion der Hilfsschicht ist zum Beispiel in dem
Fall von großer Bedeutung, wenn als Metall für die Metallschicht Kupfer verwendet wird. Kupfer-Atome haben nämlich die Tendenz, über längere Zeit in Siliziumdioxid, das ein für Passivierungsschichten häufig verwendetes Material ist, zu diffundieren. Durch Ausnutzung der
Diffusionssperrfunktion der Hilfsschicht kann ein solches Diffundieren der Kupferatome in die Passivierungsschicht hinein im Wesentlichen verhindert werden.
Die Hilfsschicht kann
• auf die elektrisch leitfähigen Elemente des mikroelektronischen Schaltkreises, oder
• auf die elektrisch leitfähigen Elemente des mikroelektronischen Schaltkreises und auf eventuell nicht entfernte Bereiche der Passivierungsschicht aufgebracht werden.
Beispielgebend für die Flexibilität des erfindungsgemäßen
Verfahrens können Bereiche der Metallschicht und/oder der
Hilfsschicht unabhängig voneinander oder zusammen mittels eines Nass- oder Trockenätzverfahrens entfernt werden. Beispielsweise kann nach dem Entfernen des mindestens einen Teils der Passivierungsschicht oberhalb der monolithisch integrierten Spule eine Metallschicht ganzflächig auf dem mikroelektronischen Schaltkreis aufgebracht werden, und diese Metallschicht kann sodann mittels eines Nass- oder Trockenätzverfahrens stellenweise weggeätzt werden derart, dass sich die gewünschte Strukturierung zumindest oberhalb der darunter liegenden monolithisch integrierten Spule ergibt. In diesem Fall wird keine Hilfsschicht verwendet. Für den Fall, dass eine Hilfsschicht verwendet wird, kann diese nach dem Entfernen des mindestens einen Teils der
Passivierungsschicht oberhalb der monolithisch integrierten
Spule ganzflächig auf der Oberfläche des mikroelektronischen Schaltkreises aufgebracht werden. Von diesem Fertigungsstand aus hat man dann insbesondere zwei Möglichkeiten im Rahmen der Weiterverarbeitung.
Als erste Möglichkeit kann die Metallschicht auf der Hilfsschicht ganzflächig aufgebracht werden, und die
Metallschicht und die darunterliegende Hilfsschicht können zusammen, d.h. in einem einzigen Verfahrensschritt mittels eines Nass- oder Trockenätzverfahrens derart entfernt werden, dass sich die gewünschte Strukturierung der nunmehr verdickten, monolithisch integrierten Spule ergibt.
Als zweite Möglichkeit kann nach dem Aufbringen der Hilfsschicht diese unter Bildung einer gewünschten Strukturierung stellenweise weggeätzt werden, und die Metallschicht kann sodann auf der bereits strukturierten
Hilfsschicht aufgebracht werden. Im Anschluss daran erfolgt das stellenweise Entfernen der Metallschicht durch ein zweites Ätzverfahren derart, dass sich die gewünschte Struktur der Metallschicht ergibt. Zum Beispiel kann die Metallschicht derart weggeätzt werden, dass sie nur noch oberhalb der eniger Stellen des elektrisch leitfähigen Elements liegt, die bereits mit einem Abschnitt der Hilfsschicht bedeckt sind.
Es ist aber auch durchaus möglich, dass eine solche Staffelung der Ätzverfahren, d.h. durch ein
Nacheinanderschalten des Entfernens der Hilfsschicht und der Metallschicht, alle möglichen Schichtkombinationen hinsichtlich der Beschaffenheit und der relativen Lagen der Schichten zueinander der für die Leitfähigkeit maßgebliche Metallschicht möglich sind.
So kann durch ein solches Nacheinanderschalten der Ätzverfahren für die Hilfs- und die Metallschicht erreicht werden, dass ein einzelner mikroelektronischer Schaltkreis gebildet wird, so dass die Metallschicht beispielsweise:
• direkt auf der monolithisch integrierten Spule des mikroelektronischen Schaltkreises liegt; • auf zumindest einem Bereich der Hilfsschicht liegt, der für sich direkt oberhalb einer monolithisch integrierten Spule des mikroelektronischen Schaltkreises liegt;
• direkt auf den nicht entfernten Bereichen der Passivierungsschicht liegt; oder • auf zumindest einem Bereich der Hilfsschicht liegt, der für sich direkt auf den nicht entfernten Bereichen der Passivierungsschicht liegt.
Die obenstehenden Möglichkeiten zeigen die Flexibilität des erfindungsgemäßen Verfahrens zum Herstellen eines mikroelektronischen Schaltkreises mit zumindest einer monolithisch integrierten Spule, bei dem dessen Güte durch eine Verminderung der der monolithisch integrierten Spule innewohnenden Impedanz verbessert wird.
Es ist anzumerken, dass auch die zu Beginn des Verfahrens durchgeführte Entfernung von Bereichen der Passivierungsschicht mittels eines Nass- oder Trockenätzverfahrens erfolgen kann. Des weiteren ist die gezielte Entfernung bestimmter Bereiche der
Passivierungsschicht, der Metallschicht und/oder der Hilfsschicht wie obenstehend erläutert mit Hilfe bekannter, photolithographischer Verfahren möglich.
Die Metallschicht und die Hilfsschicht können mittels eines Galvanisierverfahrens, eines stromlosen Abscheideverfahrens, eines AufdampfVerfahrens , eines Sputter-Verfahrens, eines Galvanisierverfahrens oder eines Plasma-CVD-Verfahrens (CVD = Chemical Vapor Deposition) aufgebracht werden.
Erfindungsgemäß wird die Metallschicht in einer Dicke von 0,5 μirt bis 10 μin, vorzugsweise in einer Dicke von 3 μm bis 6 μm gebildet. Die Metallschicht kann aus einem Metall gebildet werden, welches dem Metall des elektrisch leitfähigen Elements entspricht, oder das von dem Metall des elektrisch leitfähigen Elements verschieden ist. Erfindungsgemäß wird bei dem Bilden der Metallschicht ein Metall hoher Leitfähigkeit, z.B. ein Metall, dessen Leitfähigkeit diejenige des Materials der monolithisch integrierten Spule übersteigt, verwendet. Beispiele solcher Metalle, die bei dem erfindungsgemäßen Verfahren verwendet werden können, sind Kupfer, Gold, Silber, Platin, Aluminium oder mehrere davon.
Unter dem Ausdruck „mehrere davon" ist sowohl die getrennte Verwendung mehrerer Metalle, so dass verschiedene Bereiche des mikroelektronischen Schaltkreises mit jeweils unterschiedlichen Metallen beschichtet werden, als auch die Verwendung mehrerer Metalle als eine homogene, den mikroelektronischen Schaltkreis ganzflächig beschichtende Legierung zu verstehen.
Es ist anzumerken, dass ein beliebiges Metall mit hoher Leitfähigkeit bei dem erfindungsgemäßen Verfahren verwendet werden kann.
Vorzugsweise wird die Hilfsschicht, falls vorhanden, in einer Dicke von 0,5 μ bis 20 μm gebildet, weiter vorzugsweise in einer Dicke von 5 μm bis 10 μm. Für die Bildung der Hilfsschicht können leitfähige Materialien verwendet werden, beispielsweise Wolfram-Silizid, Titan, Platin, Nickel, Chrom,
Nickel-Chrom Legierung, Molybdän, Palladium oder Rhodium verwendet werden.
Die Erfindung umfasst auch einen mikroelektronischen Schaltkreis mit mindestens einer monolithisch integrierten Spule, die gemäß dem erfindungsgemäßen Verfahren hergestellt ist.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen
Figuren la bis ld in einer schematischen Schnittansicht einer fertig prozessierten, monolithisch integrierten Spule den Ablauf eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens, bei dem eine Metallschicht direkt auf den Leiterbahnen der Spule aufgebracht wird;
Figuren 2a bis 2d in einer schematischen Schnittansicht einer fertig prozessierten, monolithisch integrierten Spule den Ablauf eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens, bei dem eine Hilfsschicht und eine Metallschicht auf den Leiterbahnen der Spule aufgebracht werden, wobei die Hilfsschicht und die Metallschicht in demselben Verfahrensschritt weggeätzt werden;
Figuren 3a bis 3d in einer schematischen Schnittansicht einer fertig prozessierten, monolithisch integrierten Spule den Ablauf eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens, bei dem eine Hilfsschicht und eine Metallschicht auf den Leiterbahnen der Spule aufgebracht werden, wobei die Hilfsschicht und die Metallschicht in voneinander getrennten Verfahrensschritten weggeätzt werden; und
Figuren 4a bis 4c weitere, mögliche Ausführungsbeispiele des erfindungsgemäßen Verfahrens, bei dem die Metallschicht nicht nur oberhalb der Leiterbahnen der Spule liegt, sondern auch mit und ohne dazwischenliegender Hilfsschicht auf nicht entfernten
Bereichen der Passivierungsschicht liegt.
Fig.la zeigt eine schematische Querschnittsansicht eines mikroelektronischen Schaltkreises, der ein Substrat 100, eine Passivierungsschicht 101 und Leiterbahnen 102 einer als elektrisch leitendes Element anzusehenden Spule aufweist. Bei dem in Fig.la gezeigten, fertig prozessierten mikroelektronischen Schaltkreis, sind die Leiterbahnen 102 jeweils von einem Teil der Passivierungsschicht 101 bedeckt.
Fig.lb zeigt eine schematische Querschnittsansicht des mikroelektronischen Schaltkreises aus Fig.la, bei der die Bereiche der Passivierungsschicht 101 oberhalb der Leiterbahnen 102 entfernt worden sind, so dass entfernte Bereiche 103 oberhalb der jeweiligen Leiterbahnen der monolithisch integrierten Spule gebildet werden.
Fig.lc zeigt das Ergebnis eines ganzflächigen Aufbringens einer Metallschicht 104 auf der Oberfläche des mikroelektronischen Schaltkreises. Zweckdienlicherweise besitzt das Metall der Metallschicht 104 eine gegenüber der Leitfähigkeit des Metalls der Leiterbahnen 102 höhere intrinsische Leitfähigkeit. Diese Metallschicht 104 kontaktiert sowohl die Leiterbahnen 102 der Spule direkt als auch die nicht entfernten Bereiche der Passivierungsschicht
101. Des weiteren kontaktiert die Metallschicht 104 die durch das Entfernen der sich oberhalb der Leiterbahnen 102 der
Spule befindlichen Bereiche der Passivierungsschicht 101 erzeugten Seitenwände der in Fig.lb gezeigten entfernten
Bereiche 103.
Fig.ld zeigt das Ergebnis des Entfernens von bestimmten Bereichen der Metallschicht 104 aus Fig.lc derart, dass das Metall der Metallschicht 104 nur noch oberhalb der jeweiligen Leiterbahnen 102 der Spule in direktem elektrischem Kontakt mit diesen stehend zurückbleibt. So werden die Leiterbahnen 102 der Spule gegenüber ihrem Ausgangszustand verdickt, was eine Erhöhung der intrinsischen Leitfähigkeit der Leiterbahnen 102 bewirkt. Diese erhöhte Leitfähigkeit führt somit zu einer verbesserten Güte der Spule.
In einem weiteren Schritt (nicht gezeigt) werden die Oberfläche der Passivierungsschicht 101 sowie die nunmehr um die Metallschicht 104 verdickte Leiterbahnen 102 der Spule mit einer weiteren Passivierungsschicht zum Schutz gegen äußere Einwirkungen beschichtet.
Fig.2a zeigt den mikroelektronischen Schaltkreis im Fertigungsstand der Fig.lb, bei der die Bereiche der
Passivierungsschicht 201 oberhalb der jeweiligen Leiterbahnen 202 der Spule entfernt worden sind.
Fig.2b zeigt das Ergebnis des Aufbringens einer Hilfsschicht 203 auf der gesamten Oberfläche des mikroelektronischen Schaltkreises. Dabei werden sämtliche Flächen der nicht entfernten Passivierungsschicht 201 sowie der Leiterbahnen 202 der Spule mit der Hilfsschicht 203 beschichtet. Des weiteren werden auch durch die Entfernung der sich oberhalb der Leiterbahnen 202 befindlichen Bereiche der
Passivierungsschicht 201 freigelegten Flächen der
Passivierungsschicht 201 seitlich zu den Leiterbahnen 202 der Spule mit der Hilfsschicht bedeckt.
Es ist anzumerken, dass die in Fig.2c abgebildete Darstellung eine Schnittansicht ist, d.h. die Leiterbahnen 202 erstrecken sich sowohl aus der Fläche des Papiers heraus als auch aus der hinteren Fläche des Papiers hinein, so dass die durch die Entfernung der Passivierungsschicht 201 freigelegten Bereiche langgestreckte, grabenförmige Aussparungen in der Oberfläche der Passivierungsschicht 201 sind. Aus diesem Grund nimmt auch die an diesen Aussparungen enganschmiegende Hilfsschicht 203 diese langgestreckte, grabenförmige Gestalt an.
Fig.2c zeigt das Ergebnis des Aufbringens einer Metallschicht 204 auf der Hilfsschicht 203.
Fig.2d zeigt das Ergebnis des Entfernens der Metallschicht 204 und der Hilfsschicht 203 derart, dass nur die sich oberhalb der Leiterbahnen 202 der Spule befindlichen Bereiche der Passivierungsschicht 201 der Hilfsschicht 203 und der Metallschicht 204 nach dem Entfernen zurückbleiben. Somit ist gemäß diesem Ausführungsbeispiel die Metallschicht 204 von den jeweiligen Leiterbahnen 202 der Spule durch die Hilfsschicht 203 getrennt. Da die Hilfsschicht 203 wie oben erläutert eine elektrische Leitfähigkeit aufweist, wird die elektrische Kontaktierung zwischen den jeweiligen Leiterbahnen 202 und der Metallschicht 204 gewährleistet.
Bei dem in Fig.2 dargestellten Ausführungsbeispiel ist anzumerken, dass das Entfernen der Metallschicht 204 und der Hilfsschicht 203 in einem einzigen Schritt, z.B. durch Nassoder Trockenätzen erfolgen kann.
In einem weiteren Schritt (nicht gezeigt) kann die Oberfläche der Passivierungsschicht 201 sowie die nunmehr um die
Metallschicht 204 verdickten Leiterbahnen 202 der Spule mit einer weiteren Passivierungsschicht zum Schutz gegen äußere Einwirkungen beschichtet werden.
Ausgehend von Fig.lb zeigt Fig.3a das Ergebnis des
Aufbringens einer Hilfsschicht 303 ganzflächig auf dem mikroelektronischen Schaltkreis. Hierbei werden sowohl die freigelegten Leiterbahnen 202 der Spule als auch die durch die anfangs erfolgte Entfernung der Teile der Passivierungsschicht 301 freigelegten Bereiche der
Leiterbahnen 202 der Spule sowie diejenige Bereiche der Passivierungsschicht 301, die nicht entfernt worden sind, mit der Hilfsschicht 303 beschichtet.
Fig.3b zeigt den Fertigungszustand des mikroelektronischen Schaltkreises nach Entfernung der Hilfsschicht 303 derart, dass nur diejenige Bereiche der Hilfsschicht 303 zurückbleiben, die direkt oberhalb der jeweiligen Leiterbahnen 302 der Spule liegen. Die Hilfsschicht wird beispielsweise mittels eines Nass- oder Trockenätzverfahrens weggeätzt.
Sodann wird eine Metallschicht 304 ganzflächig auf dem mikroelektronischen Schaltkreis aufgebracht. Die Metallschicht 304 kontaktiert nur die obersten Flächen der Passivierungsschicht 301 sowie die direkt oberhalb der jeweiligen Leiterbahnen 302 der Spule liegenden Bereiche der Hilfsschicht 303. Fig.3d zeigt das Ergebnis des Entfernens von Bereichen der Metallschicht 304 derart, dass die Metallschicht 304 nur noch oberhalb derjenigen Bereiche zurückbleibt, wo sich bereits ein Abschnitt der Hilfsschicht 303 befindet.
Es ist anzumerken, dass bei dem in Fig.3 dargestellten Ausführungsbeispiel des Verfahrens das Entfernen von der Hilfsschicht 303 und der Metallschicht 304 in zwei voneinander getrennten Verfahrensschritten erfolgen.
In einem weiteren Schritt (nicht gezeigt) kann die freigelegte Oberfläche der Passivierungsschicht 301 sowie die nunmehr um die Metallschicht 304 verdickte Leiterbahnen 302 der Spule mit einer weiteren Passivierungsschicht zum Schutz gegen äußere Einwirkungen beschichtet werden.
Das in Fig.4a gezeigte Ausführungsbeispiel geht zunächst von dem Fertigungszustand aus Fig.lc aus, bei dem eine Metallschicht 104 ohne Hilfsschicht ganzflächig auf der
Oberfläche des mikroelektronischen Schaltkreises aufgebracht wurde. Von Fig.lc ausgehend wird dann die Metallschicht 104 entfernt derart, dass Bereiche sowohl direkt oberhalb der jeweiligen Leiterbahnen der Spule 402 als auch direkt oberhalb der nicht entfernten Bereiche der
Passivierungsschicht 401 zurückbleiben. Somit können z.B. jedwede übrigen Bereiche der Fläche der Passivierungsschicht 401 zur Weiterbildung der bereits bestehenden Spule ausgenutzt werden.
In einem weiteren Schritt (nicht gezeigt) können die entfernten Bereiche der Passivierungsschicht 401 sowie die nunmehr um die Metallschicht 403 verdickten Leiterbahnen 402 der Spule mit einer weiteren Passivierungsschicht zum Schutz gegen äußere Einwirkungen beschichtet werden.
Fig.4b geht von dem Fertigungsstand aus Fig.2c aus, bei dem sowohl eine Hilfsschicht 203 als auch eine Metallschicht 204 nacheinanderfolgend auf der Oberfläche des mikroelektronischen Schaltkreises aufgebracht wurden. Fig.4b zeigt das Ergebnis des Entfernens sowohl derjeniger Bereiche der Metallschicht 403 (entspricht der Metallschicht 104 in Fig.2c) , die direkt oberhalb der jeweiligen Leiterbahnen 402 der Spule liegen, als auch andere Bereiche der Metallschicht 403, die auf der Hilfsschicht oberhalb des nicht entfernten Bereichs der Passivierungsschicht 401 liegen.
Fig.4c zeigt das Endergebnis nach dem Entfernen derjeniger Bereiche der Hilfsschicht 404, auf denen keine Metallschicht 403 liegt.
Es ist anzumerken, dass das Entfernen der Metallschicht 403 und das Entfernen der Hilfsschicht 404 in zwei voneinander getrennten Verfahrensschritte oder als einen einzigen Verfahrensschritt erfolgen können.
In einem weiteren Schritt (nicht gezeigt) können die entfernten Bereiche der Passivierungsschicht 401 sowie die nunmehr um die Metallschicht 403 verdickten Leiterbahnen 402 der Spule mit einer weiteren Passivierungsschicht zum Schutz gegen äußere Einwirkungen beschichtet werden.
Die in Fig.4 gezeigten Ausführungsbeispiele der Erfindung sind als beispielgebend zu verstehen dahin, dass durch Trennen der Entfernungsschritte der Metallschicht und der Hilfsschicht zahlreiche verschiedene Ausgestaltungen der Spule und im Allgemeinen des mikroelektronischen
Schaltkreises hinsichtlich der relativen Anordnungen der
Metall- und Hilfsschichten möglich sind.
Fig.5 zeigt ein weiteres Ausführungsbeispiel der Erfindung, in dem ein Substrat 500, eine Passivierungsschicht 501, Leiterbahne 502 einer Spule in Schnittansicht, eine Metallschicht 503 und eine Schicht Fotolack 504 zu sehen sind. In Fig.5a wird auf die Passivierungsschicht 501 zunächst eine Schicht Fotolack 504 aufgebracht, und diese wird fotolithographisch oberhalb der Stellen der
Passivierungsschicht 501 geätzt, die sich ihrerseits oberhalb der Leiterbahne 502 der Spule befinden.
Fig.5b zeigt das Ergebnis nach dem Ätzen der Bereiche der
Passivierungsschicht 501, die sich oberhalb der Leiterbahne
502 befinden.
In Fig.5c wird der mikroelektronische Schaltkreis dann einem Galvanisierverfahren unterzogen, so dass das die Metallschicht
503 sozusagen „automatisch" auf den Leiterbahnen aufwächst. So wird erreicht, dass die Schicht Fotolack 504 als eine Maske funktioniert, die die örtliche Spezifität des Metallwachstums bestimmt.
Die Schicht Fotolack 503 kann dann sodann anschließend entfernt werden, so dass man das in Fig.5d gezeigte Ergebnis erhält. Dieses Endergebnis entspricht demjenigen aus Fig.ld.
Fig.6 zeigt ein weiteres Ausführungsbeispiel der Erfindung, in dem ein Substrat 600, eine Passivierungsschicht 601, Leiterbahne 602 einer Spule in Schnittansieht, eine elektrisch leitfähige Hilfsschicht 603, eine Metallschicht 604 und eine Schicht Fotolack 605 zu sehen sind. Fig.6a entspricht dem Fertigungsstand der Fig.lb, in dem diejenige Bereiche der
Passivierungsschicht 601, die sich oberhalb der Leiterbahne 602 der Spule befinden, bereits weggeätzt worden sind. In Fig.6b wird auf die Passivierungsschicht 601 zunächst eine Schicht Fotolack 605 aufgebracht, und diese wird fotolithographisch oberhalb der Stellen einer elektrisch leitfähigen Hilfsschicht 601 geätzt, die sich ihrerseits oberhalb der Leiterbahne 602 der Spule befinden.
In Fig.6c wird der mikroelektronische Schaltkreis dann einem Galvanisierverfahren unterzogen, so dass das die Metallschicht 604 sozusagen „automatisch" auf den Leiterbahnen aufwächst. So wird erreicht, dass die Schicht Fotolack 605 als eine Maske funktioniert, die die örtliche Spezifität des Metallwachstums bestimmt .
Die Schicht Fotolack 605 kann dann sodann anschließend entfernt werden, so dass man das in Fig.6d gezeigte Ergebnis erhält. Dieses Endergebnis entspricht demjenigen aus Fig.2d.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] EP 551735
[2] US 4 613 843
[3] DE 197 21 310 AI
[4] DE 197 37 294 AI
[5] WO 95/05678

Claims

Patenansprüche
1. Verfahren zum Herstellen eines mikroelektronischen Schaltkreises mit mindestens einer monolithisch integrierten Spule,
• bei dem ein fertig prozessierter mikroelektronischer Schaltkreis mit einer monolithisch integrierten Spule und mit einer oberhalb zumindest der monolithisch integrierten Spule sich befindlichen Passivierungsschicht bereitgestellt wird;
• bei dem zumindest ein Teil der Passivierungsschicht oberhalb des elektrisch leitfähigen Elements entfernt wird; und
• bei dem oberhalb der monolithisch integrierten Spule eine Metallschicht aufgebracht wird derart, dass die
Metallschicht mit der monolithisch integrierten Spuleelektrisch gekoppelt wird.
2. Verfahren gemäß Anspruch 1, • bei dem zumindest oberhalb der monolithisch integrierten Spule eine elektrisch leitfähige Hilfsschicht aufgebracht wird, und
• bei dem auf der Hilfsschicht die Metallschicht aufgebracht wird.
3. Verfahren gemäß Anspruch 2 , bei dem Bereiche der Hilfsschicht vor dem Aufbringen der Metallschicht entfernt werden derart, dass sich die Hilfsschicht nach dem Entfernen • oberhalb der monolithisch integrierten Spule oder • oberhalb der monolithisch integrierten Spule und oberhalb eines nicht entfernten Bereichs der
Passivierungsschicht befindet .
4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem Bereiche der Metallschicht entfernt werden derart, dass die Metallschicht direkt oberhalb der monolithisch integrierten Spule liegt.
5. Verfahren gemäß einem der Ansprüche 2 oder 3 , bei dem Bereiche der Metallschicht entfernt werden derart, dass die Metallschicht direkt oberhalb der Hilfsschicht liegt.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die Entfernung
• der Passivierungsschicht
• der Metallschicht und/oder mittels eines Nass- oder Trockenätzverfahrens durchgeführt wird.
7. Verfahren gemäß einem der Ansprüche 2 bis 5, bei dem die Hilfsschicht mittels eines Nass- oder Trockenätzverfahrens entfernt wird.
8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem die Metallschicht mittels
• eines Galvanisierverfahrens,
• eines stromlosen Abscheideverfahrens, • eines Sputterverfahrens,
• eines AufdampfVerfahrens ,
• eines Galvanisierverfahrens, oder • eines Plasma-CVD-Verfahrens aufgebracht wird.
9. Verfahren gemäß einem der Ansprüche 2 bis 7, bei dem die Hilfsschicht mittels eines der im Anspruch 8 aufgeführten Verfahrens aufgebracht wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem die Metallschicht in einer Dicke von 0,5 μm bis 10 μm gebildet wird.
11. Verfahren gemäß Anspruch 10, bei dem die Metallschicht in einer Dicke von 3 μm bis 6 μm gebildet wird.
12. Verfahren gemäß einem der Ansprüche 1 bis 11, bei dem die Metallschicht aus einem Metall gebildet wird, welches dem Metall der monolithisch integrierten Spule entspricht, oder das von dem Metall der monolithisch integrierten Spuleverschieden ist.
13. Verfahren gemäß einem der Ansprüche 1 bis 12, bei dem die Metallschicht aus
• Cu, • Au,
• Ag,
• t,
• AI oder
• mehreren davon gebildet wird.
14. Verfahren gemäß einem der Ansprüche 2 bis 13, bei dem als Material für die Hilfsschicht
• WSi,
• Ti,
• Pt,
• NiCr,
• Mo,
• Pd, oder
• Rh verwendet wird.
15. Verfahren gemäß einem der Ansprüche 2 bis 14, bei dem die Hilfsschicht in einer Dicke von 0,5 μm bis 20 μm gebildet wird.
16. Mikroelektronischer Schaltkreis, mit mindestens einer monolithisch integrierten Spule, die gemäß einem der Ansprüche 1 bis 16 hergestellt ist.
PCT/DE2001/003792 2000-10-04 2001-10-04 Verfahren zum herstellen eines mikroelektronischen schaltkreises und mikroelektronischer schaltkreis WO2002029863A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP01982179A EP1323183B1 (de) 2000-10-04 2001-10-04 Verfahren zum herstellen eines mikroelektronischen schaltkreises
KR10-2003-7004786A KR20030043986A (ko) 2000-10-04 2001-10-04 마이크로전자회로의 제조방법 및 마이크로전자회로
AT01982179T ATE452420T1 (de) 2000-10-04 2001-10-04 Verfahren zum herstellen eines mikroelektronischen schaltkreises
DE50115266T DE50115266D1 (de) 2000-10-04 2001-10-04 Verfahren zum herstellen eines mikroelektronischen schaltkreises
JP2002533349A JP2004523100A (ja) 2000-10-04 2001-10-04 超小型電子回路およびその製造方法
US10/381,406 US7005360B2 (en) 2000-10-04 2001-10-04 Method for fabricating a microelectronic circuit including applying metal over and thickening the integrated coil to increase conductivity

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10048960 2000-10-04
DE10048960.5 2000-10-04

Publications (1)

Publication Number Publication Date
WO2002029863A1 true WO2002029863A1 (de) 2002-04-11

Family

ID=7658546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/003792 WO2002029863A1 (de) 2000-10-04 2001-10-04 Verfahren zum herstellen eines mikroelektronischen schaltkreises und mikroelektronischer schaltkreis

Country Status (9)

Country Link
US (1) US7005360B2 (de)
EP (1) EP1323183B1 (de)
JP (1) JP2004523100A (de)
KR (1) KR20030043986A (de)
CN (1) CN100353492C (de)
AT (1) ATE452420T1 (de)
DE (1) DE50115266D1 (de)
TW (1) TW531806B (de)
WO (1) WO2002029863A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
JP2009278030A (ja) * 2008-05-19 2009-11-26 Panasonic Corp 半導体装置及びその製造方法
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5652173A (en) * 1996-05-09 1997-07-29 Philips Electronics North America Corporation Monolithic microwave circuit with thick conductors
DE19737294A1 (de) * 1996-10-02 1998-04-16 Nat Semiconductor Corp Verfahren zur Herstellung eines induktiven oder Kondensatorelements auf einem Halbleiterchip
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613843A (en) 1984-10-22 1986-09-23 Ford Motor Company Planar coil magnetic transducer
JP3325456B2 (ja) 1996-05-22 2002-09-17 株式会社アドバンテスト メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路
US5363080A (en) 1991-12-27 1994-11-08 Avx Corporation High accuracy surface mount inductor
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
US5763108A (en) * 1997-03-05 1998-06-09 Headway Technologies, Inc. High saturtion magnetization material and magnetic head fabricated therefrom
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
JP2000322709A (ja) * 1999-05-13 2000-11-24 Alps Electric Co Ltd 薄膜素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5652173A (en) * 1996-05-09 1997-07-29 Philips Electronics North America Corporation Monolithic microwave circuit with thick conductors
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
DE19737294A1 (de) * 1996-10-02 1998-04-16 Nat Semiconductor Corp Verfahren zur Herstellung eines induktiven oder Kondensatorelements auf einem Halbleiterchip

Also Published As

Publication number Publication date
DE50115266D1 (de) 2010-01-28
CN1468442A (zh) 2004-01-14
JP2004523100A (ja) 2004-07-29
ATE452420T1 (de) 2010-01-15
US20040092079A1 (en) 2004-05-13
KR20030043986A (ko) 2003-06-02
CN100353492C (zh) 2007-12-05
TW531806B (en) 2003-05-11
EP1323183A1 (de) 2003-07-02
EP1323183B1 (de) 2009-12-16
US7005360B2 (en) 2006-02-28

Similar Documents

Publication Publication Date Title
DE60212906T2 (de) Feder mit leitfähiger Beschichtung
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE2319883A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE19614584C2 (de) Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltung (MMIC)
DE102005009358B4 (de) Lötfähiger Kontakt und ein Verfahren zur Herstellung
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE10200741A1 (de) Verfahren zur Herstellung einer topologieoptimierten Elektrode für einen Resonator in Dünnfilmtechnologie
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
EP1323183B1 (de) Verfahren zum herstellen eines mikroelektronischen schaltkreises
DE2613759A1 (de) Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102004012855B4 (de) Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen
DE112004002156T5 (de) Verfahren zum Verhindern der Vergrößerung einer Kontaktlochbreite während der Kontaktherstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002533349

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020037004786

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2001982179

Country of ref document: EP

Ref document number: 018168418

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020037004786

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10381406

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001982179

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020037004786

Country of ref document: KR