WO2002031889A1 - Diac planar - Google Patents

Diac planar Download PDF

Info

Publication number
WO2002031889A1
WO2002031889A1 PCT/FR2001/003179 FR0103179W WO0231889A1 WO 2002031889 A1 WO2002031889 A1 WO 2002031889A1 FR 0103179 W FR0103179 W FR 0103179W WO 0231889 A1 WO0231889 A1 WO 0231889A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
diac
conductivity
region
substrate
Prior art date
Application number
PCT/FR2001/003179
Other languages
English (en)
Inventor
Gérard Ducreux
Original Assignee
Stmicroelectronics S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics S.A. filed Critical Stmicroelectronics S.A.
Priority to US10/398,419 priority Critical patent/US7321138B2/en
Priority to EP01976431A priority patent/EP1328980A1/fr
Publication of WO2002031889A1 publication Critical patent/WO2002031889A1/fr

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8618Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes

Definitions

  • the present invention relates to new diac structures making it possible in particular to facilitate the mounting of these components.
  • Oe conventional diac structure is shown in Figure 1.
  • the structure is formed from a substrate 1 of a first type of conductivity, here type P.
  • On both sides of the substrate are formed heavily doped regions opposite type, here type N, respectively 2 and 3.
  • mesa technology is used, which consists in etching grooves at the border between two diacs formed in the same wafer.
  • the angle formed by the groove at the point where it intersects the junction between the regions P and N + constitutes an important parameter for determining the breakdown voltage at the periphery of the component.
  • Another important parameter is the choice of the passivation product 4 formed in the grooves.
  • a diac is a small device, its thickness being less than 0.3 mm and its surface being of the order of 0.5 mm X 0.5 mm. Special boxes are therefore provided for these diacs, for example piston systems arranged on either side of a glass tube in which the chip is enclosed.
  • planar type diacs for example such as that shown in FIG. 2, also made from a P type substrate 1.
  • a masking layer for example made of silicon oxide, respectively 11 and 12, provided with a central opening through which a diffused region of type N + , respectively 13 and 14 is formed
  • These planar structures make it possible to obtain satisfactory breakdown voltages at the junction peripheries but pose mounting problems.
  • it becomes difficult to solder the chip on a metal support plate because, in the event that the solder overflows laterally, a short circuit is created between one of the N + regions and the substrate P. It is therefore necessary to provide metallizations, consisting for example of silver beads 15 and 16, located on the regions N + 13 and 14, which complicates the assembly and increases its cost.
  • Figure 3 recalls the typical characteristic of a diac. Such a component cannot be compared to two head-to-tail Zener diodes. In fact, the existence, when one of the junctions is in an avalanche, of another direct junction which injects into the substrate produces a reversal-type effect. Thus, the diac breaks down when the voltage across its terminals reaches a VBO value. The voltage then drops to an intermediate voltage Vf as long as the current is within a certain range of values. The voltage across the diac goes up if the current goes out of this range. In the example shown in FIG.
  • the value of the voltage VBO is 32 volts
  • the value of the voltage Vf is 13 volts
  • the current at the time of the reversal is of the order of 0.3 ⁇ A (that is to say that the diac has very low leaks)
  • the current corresponding to the voltage Vf is situated in a range of the order of 10 to 100 ⁇ lliamps.
  • a diac such as those shown in Figures 1 and 2, has a symmetrical characteristic, as shown in Figure 3.
  • the value of the voltage VBO depends essentially on the doping levels at the junctions between the N + regions and the substrate P.
  • the value of the direct voltage Vf essentially depends on the doping level and the thickness of the substrate 1, which can be considered as the floating base of a transistor whose emitter and collector correspond to the N + regions. This base must be such that the carriers injected by the direct junction can cross it. It is therefore necessary that the lifetime of the carriers is long in the base if its width is large, that is to say that it is lightly doped. If the size of the base becomes smaller, the life of the carriers in this base must be reduced, for example by metallic diffusion.
  • An object of the present invention is to produce such a diac which is easy to manufacture, that is to say which is of the planar type and not of the mesa type, and which it is possible to easily mount on a grid. connection comprising a base on which a face of the component is welded.
  • the present invention provides an asymmetric diac comprising a substrate of a first type of conductivity with high doping level, a lightly doped epitaxial layer of the second type of conductivity on the upper surface of the substrate, a heavily doped region of the first conductivity type on the side of the upper face of the epitaxial layer, a region of the second type of conductivity more doped than the epitaxial layer under the region of the first type of conductivity and not overflowing with respect thereto, a ring of channel stop of the second type of conductivity more doped than the epitaxial layer, outside the first region, and a wall of the first type of conductivity outside of said ring, joining the substrate.
  • the first type of conductivity is the N type.
  • the present invention also provides an assembly constituting a symmetrical diac comprising two asymmetrical diacs as mentioned above, in antiparallel.
  • the assembly comprises a first diac welded by its rear face to a first conductive plate, a second diac welded by its rear face to a second conductive plate, the upper face of each of the diacs being welded to the conductive plate carrying the other diac.
  • FIG. 2 represents a planar type diac structure according to the prior art
  • Figure 3 shows the current / voltage characteristic of a diac
  • Figure 4 is a schematic sectional view of a diac structure according to the present invention
  • FIG. 5 represents the current / voltage characteristic of a diac according to the present invention
  • FIG. 6 illustrates the assembly diagram of a diac according to the present invention
  • FIG. 7 represents an assembly of diacs in antiparallel according to the present invention
  • FIG. 8 represents a diffusion profile of an exemplary embodiment of a diac according to the invention.
  • the present invention provides for forming a diac on a structure comprising a substrate 21 highly doped with a first type of conductivity, which will be considered hereinafter as type N.
  • a layer epitaxial 22 of type P is formed in the epitaxial layer 22 in the epitaxial layer 22 .
  • a region 23 more heavily doped than region 22 through a first mask.
  • an N-type region 24 overflowing on all sides with respect to region 23 and more heavily doped than this region 23.
  • a P-type ring 25 which has the function of a stop ring of channel.
  • the periphery of the component is occupied by a heavily doped N-type wall 26 which crosses the epitaxial layer 22 and joins the substrate 21.
  • the wall 26 is external to and is separated from the ring 25. This wall is formed immediately after the epitaxial layer 22.
  • a metallization Ml is formed on the upper face of the region N + 24 and a metallization M2 is formed on the lower face of the substrate N + 21. Thus, a diac is obtained between the metallizations Ml and M2.
  • the role of the channel stop region 25 is to prevent leakage currents from flowing in a region situated under the upper surface of the epitaxial layer 22 from the metallization Ml to the metallization M2 via the wall 26 and the substrate 21.
  • the role of the wall 26 is to prevent the junction between the substrate 21 and the epitaxial layer 22 from opening onto the outside of the component.
  • the first junction of the diac corresponds to the junction between the N + 24 region and the P region 23, and the second junction of the diac corresponds to the junction between the epitaxial layer 22 and the substrate 21.
  • the structure of this diac means that the metallization M2 can be welded to a metal base possibly forming part of a connection grid. Indeed, even if weld overflows occur laterally, these, if they go up on the walls of the diac, cannot create short-circuits since the side walls are uniformly of type N + like the layer in contact with metallization M2.
  • the diac according to the invention has an asymmetrical characteristic.
  • the breakdown voltage of the junction located on the side of the upper face is lower than the breakdown voltage of the junction located on the side of the lower face. This is due to the fact that the region P 23 which fixes with the region N + 24 the positive avalanche voltage (taking as reference the metallization M2) is more doped than the epitaxial layer P 22 which fixes with the region N + 21 negative breakdown voltage (always taking M2 metallization as a reference).
  • Such an asymmetric diac can have advantages in certain types of applications.
  • FIG. 8 illustrates an example of the doping profile of a diac according to the invention having a characteristic as shown in FIG. 5.
  • the abscissa corresponds to vertical distances in micrometers, the value "0" corresponding to the upper face of the N + substrate on which the epitaxial layer of type P is developed.
  • the profile of this epitaxial layer corresponds to what is indicated by the reference 41.
  • an N + type region of the substrate 21 diffuses along the curve designated by the reference 42.
  • the curve 43 corresponds to the P type diffusion formed from the upper face, and the curve 44 corresponds to the N + 24 type diffusion formed from the upper face.
  • the N + type layer 24 extends approximately 5 ⁇ m below the upper surface of the epitaxial layer, and the whole of the P type region 23 and of the P type layer 22 extends up to at approximately 12 ⁇ m from the surface of the epitaxial layer.
  • the doping level of the P-type layer 22 at the junction with the substrate 21 is approximately 2.10 15 atoms / cm? and the doping level of the P type layer 23 at the interface with the N + type region 24 is of the order of 8.10 17 atoms / cm 3 .
  • the doping profile of FIG. 8 is only an example and the various doping levels can be optimized as a function of the desired characteristics of the diac.

Abstract

L'invention concerne un diac asymétrique comprenant un substrat (21) d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée (22) faiblement dopée du deuxième type de conductivité sur la surface supérieure du substrat (21), une région (24) fortement dopée du premier type de conductivité du côté de la face supérieure de la couche epitaxiée, une région (23) du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région (24) du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal (25) du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première region, et un mur (26) du premier type de conductivité à l'extérieure dudit anneau, rejoignant le substrat.

Description

DIAC P 2-NA
La présente invention vise de nouvelles structures de diacs permettant notamment de faciliter le montage de ces composants.
Oe structure de diacs classique est représentée en figure 1. La structure est formée à partir d'un substrat 1 d'un premier type de conductivité, ici le type P. De part et d'autre du substrat sont formées des régions fortement dopées de type opposé, ici le type N, respectivement 2 et 3. Pour obtenir une tension de claquage suffisamment élevée, on utilise la technologie dite mesa, qui consiste à graver des sillons à la frontière entre deux diacs formés dans une même plaquette. L'angle que forme le sillon à l'endroit où il coupe la jonction entre les régions P et N+ constitue un paramètre important de détermination de la tension de claquage à la périphérie du composant. Un autre paramètre impor- tant réside dans le choix du produit de passivation 4 formé dans les sillons.
Les faces supérieure et inférieure du diac sont recouvertes de métallisations Ml et M2. Classiquement, un diac est un dispositif de petite dimension, son épaisseur étant inférieure à 0,3 mm et sa surface étant de l'ordre de 0,5 mm X 0,5 mm. Des boîtiers spéciaux sont donc prévus pour ces diacs, par exemple des systèmes à pistons disposés de part et d'autre d'un tube de verre dans lequel est enfermée la puce.
Pour éviter les difficultés liées à la technologie mesa et au creusement de sillons, on a essayé de faire des diacs de type planar, par exemple tels que celui représenté en figure 2, également constitués à partir d'un substrat 1 de type P. Les faces supérieure et inférieure du substrat sont revêtues d'une couche de masquage, par exemple en oxyde de silicium, respectivement 11 et 12, munie d'une ouverture centrale à travers laquelle est formée une région diffusée de type N+, respectivement 13 et 14. Ces structures planar permettent d'obtenir des tensions de claquage satisfaisantes des périphéries de jonction mais posent des problèmes de montage. En effet, il devient difficile de souder la puce sur une plaquette métallique support car, au cas où la soudure déborde latéralement, il se crée un court-circuit entre l'une des régions N+ et le substrat P. On est donc obligé de prévoir des métallisations, constituées par exemple de billes d'argent 15 et 16, localisées sur les régions N+ 13 et 14, ce qui complique le montage et augmente son coût.
Ainsi, pour monter un diac de type planar tel que celui de la figure 2, il faut prévoir des boîtiers et des modes de montage très particuliers.
La figure 3 rappelle la caractéristique typique d'un diac. Un tel composant ne peut pas être assimilé à deux diodes Zener tête-bêche. En effet, l'existence, quand l'une des jonctions est en avalanche, d'une autre jonction en direct qui injecte dans le substrat produit un effet de type retournement. Ainsi, le diac claque quand la tension à ses bornes atteint une valeur VBO. La tension chute alors à une tension intermédiaire Vf tant que le courant est situé dans une certaine plage de valeurs. La tension aux bornes du diac remonte si le courant sort de cette plage. Dans l'exemple représenté en figure 3, la valeur de la tension VBO est de 32 volts, la valeur de la tension Vf est de 13 volts, le courant à l'instant du retournement est de l'ordre de 0,3 μA (c'est-à-dire que le diac présente de très faibles fuites), et le courant correspondant à la tension Vf est situé dans une plage de l'ordre de 10 à 100 πύlliampères .
Un diac, tel que ceux représentés en figures 1 et 2, a une caractéristique symétrique, comme cela est représenté en figure 3. La valeur de la tension VBO dépend essentiellement des niveaux de dopage au niveau des jonctions entre les régions N+ et le substrat P. La valeur de la tension directe Vf dépend essentiellement du niveau de dopage et de l'épaisseur du substrat 1, qui peut être considéré comme la base flottante d'un transistor dont l'émetteur et le collecteur correspondent aux régions N+. Cette base doit être telle que les porteurs injectés par la jonction en direct puissent la traverser. Il faut donc que la durée de vie des porteurs soit longue dans la base si sa largeur est grande, c'est-à-dire qu'elle soit faiblement dopée. Si la dimension de la base devient plus faible, il faut que la durée de vie des porteurs dans cette base soit réduite, par exemple par une diffusion métallique. Ce sont ces divers compromis qui fixent la tension Vf susmentionnée. De façon générale, il est demandé aux fabricants de semiconducteurs de fournir des diacs ayant des valeurs de VBO et de Vf bien établies. Par exemple, on souhaitera un diac dont la tension VBO soit de 32 V + 12 %, dont la chute de tension de VBO à Vf soit de 10 V au minimum, et dont la dissymétrie soit infé- rieure à quelques pour-cent des valeurs considérées.
Un objet de la présente invention est de réaliser un tel diac qui soit facile à fabriquer, c'est-à-dire qui soit de type planar et non pas de type mesa, et qu'il soit possible de monter facilement sur une grille de connexion comportant une embase sur laquelle est soudée une face du composant.
Pour atteindre cet objet, la présente invention prévoit un diac asymétrique comprenant un substrat d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée faiblement dopée du deuxième type de conductivité sur la surface supérieure du substrat, une région fortement dopée du premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, et un mur du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.
Selon un mode de réalisation de la présente invention, le premier type de conductivité est le type N.
La présente invention prévoit aussi un montage constituant un diac symétrique comprenant deux diacs asymétriques tels que susmentionnés, en antiparallèle.
Selon un mode de réalisation de la présente invention, le montage comprend un premier diac soudé par sa face arrière à une première plaquette conductrice, un deuxième diac soudé par sa face arrière à une deuxième plaquette conductrice, la face supérieure de chacun des diacs étant soudée à la plaquette conductrice portant l'autre diac. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente une structure de diac de type mesa selon l'art antérieur ; la figure 2 représente une structure de diac de type planar selon l'art antérieur ; la figure 3 représente la caractéristique courant/ tension d'un diac , la figure 4 est une vue en coupe schématique d'une structure de diac selon la présente invention ; la figure 5 représente la caractéristique courant/ tension d'un diac selon la présente invention ; la figure 6 illustre le schéma d'assemblage d'un diac selon la présente invention , la figure 7 représente un montage de diacs en antiparallèle selon la présente invention ; et la figure 8 représente un profil de diffusion d'un exemple de réalisation de diac selon l'invention.
Comme le représente la figure 4, la présente invention prévoit de former un diac sur une structure comprenant un substrat 21 fortement dopé d'un premier type de conductivité, qui sera considéré ci-après comme de type N. Sur ce substrat est formée une couche épitaxiée 22 de type P. Dans la couche épitaxiée 22 est formée une région 23 plus fortement dopée que la région 22, à travers un premier masque. Au-dessus de cette région 23 est formée, à travers un deuxième masque, une région 24 de type N débor- dant de tous côtés par rapport à la région 23 et plus fortement dopée que cette région 23. Ainsi, il subsiste une portion de région 23 dopée de type P sous la région 24 de type N. A la périphérie de la région 24, et de façon disjointe de celle-ci, est formé un anneau 25 de type P qui a une fonction d'anneau d'arrêt de canal. La périphérie du composant est occupée par un mur 26 fortement dopé de type N qui traverse la couche épitaxiée 22 et rejoint le substrat 21. Le mur 26 est externe à l'anneau 25 et en est disjoint. Ce mur est formé immédiatement après la couche épitaxiée 22. Une métallisation Ml est formée sur la face supérieure de la région N+ 24 et une métallisation M2 est formée sur la face inférieure du substrat N+ 21. Ainsi, on obtient un diac entre les métallisations Ml et M2. La région d'arrêt de canal 25 a pour rôle d'éviter que des courants de fuite circulent dans une région située sous la surface supérieure de la couche épitaxiée 22 depuis la métallisation Ml vers la métallisation M2 par l'intermédiaire du mur 26 et du substrat 21. Le mur 26 a pour rôle d'éviter que la jonction entre le substrat 21 et la couche épitaxiée 22 ne débouche sur l'extérieur du composant. La première jonction du diac correspond à la jonction entre la région N+ 24 et la région P 23, et la deuxième jonction du diac correspond à la jonction entre la couche épitaxiée 22 et le substrat 21. La structure de ce diac fait que la métallisation M2 peut être soudée sur une embase métallique faisant éventuellement partie d'une grille de connexion. En effet, même s'il se produit des débordements de soudure latéralement, ceux-ci, s'ils remontent sur les parois du diac, ne peuvent créer de courts- circuits puisque les parois latérales sont uniformément de type N+ comme la couche en contact avec la métallisation M2.
On notera, comme l'illustre la figure 5, que le diac selon l'invention a une caractéristique asymétrique. La tension de claquage de la jonction située du côté de la face supérieure est plus faible que la tension de claquage de la jonction située du côté de la face inférieure. Ceci est dû au fait que la région P 23 qui fixe avec la région N+ 24 la tension d'avalanche positive (en prenant comme référence la métallisation M2) est plus dopée que la couche épitaxiée P 22 qui fixe avec la région N+ 21 la tension de claquage négative (en prenant toujours comme réfé- rence la métallisation M2) .
Un tel diac asymétrique peut présenter des avantages dans certains types d'applications.
Toutefois, si l'on souhaite réaliser un diac à tension de claquage symétrique, cela est parfaitement possible en assem- blant deux diacs selon la présente invention en antiparallèle, comme cela est représenté en figure 6. Ceci peut être réalisé en utilisant une grille de connexion préexistante utilisée pour des transistors de petite dimension comprenant, après découpe, comme le représente la figure 7, une embase 31, et deux bandes d'électrodes 32 et 33. Deux diacs 35 et 36 sont soudés par leur face arrière respectivement sur l'embase 31 et, par exemple, sur la bande 33. La face supérieure du diac 36 est soudée par un fil 37 à l'embase 31 et la face supérieure du diac 35 est soudée par un fil 38 à la bande 32. En prévoyant un court-circuit entre les bandes 32 et 33, on obtient entre la bande 31 constituant une première électrode du montage et le court-circuit 39, deux diacs en antiparallèle tête-bêche, ce qui correspond au montage de la figure 6. Ainsi, entre la bande 31 et le court-circuit 39, on trouve un diac équivalent parfaitement symétrique, correspondant au montage de la figure 6, et dont les tensions de claquage sont identiques, en positif et en négatif. Le mode de réalisation de la figure 7 ne constitue qu'un exemple. De façon générale, on prévoira un premier diac soudé par sa face arrière à une première plaquette conductrice, un deuxième diac soudé par sa face arrière à une deuxième plaquette conductrice, la face supérieure de chacun des diacs étant soudée à la plaquette conductrice portant l'autre diac.
La figure 8 illustre un exemple de profil de dopage d'un diac selon l'invention ayant une caractéristique telle que représentée en figure 5.
En figure 8, les abscisses correspondent à des distances verticales en micromètres, la valeur "0" correspondant à la face supérieure du substrat N+ sur lequel est développée la couche épitaxiée de type P. Le profil de cette couche épitaxiée correspond à ce qui est indiqué par la référence 41. Au cours de l'épitaxie, une région de type N+ du substrat 21 diffuse selon la courbe désignée par la référence 42. La courbe 43 correspond à la diffusion de type P formée à partir de la face supérieure, et la courbe 44 correspond à la diffusion de type N+ 24 formée à partir de la face supérieure.
On a indiqué sous les abscisses, les références correspondant aux diverses régions. Ainsi, la couche 24 de type N+ s'étend à peu près à 5 μm sous la surface supérieure de la couche épitaxiée, et l'ensemble de la région 23 de type P et de la couche 22 de type P s'étend jusqu'à sensiblement 12 μm de la surface de la couche épitaxiée. Le niveau de dopage de la couche 22 de type P à la jonction avec le substrat 21 est d'environ 2.1015 atomes/cm? et le niveau de dopage de la couche 23 de type P à 1 ' interface avec la région 24 de type N+ est de l'ordre de 8.1017 atomes/cm3. Bien entendu, le profil de dopage de la figure 8 ne constitue qu'un exemple et les divers niveaux de dopage pourront être optimisés en fonction des caractéristiques recherchées du diac.

Claims

R-E-VEND CATIONS
1. Diac asymétrique comprenant : un substrat (21) d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée (22) faiblement dopée du deuxième type de conductivité sur la surface supérieure du substrat (21) , une région (24) fortement dopée du premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région (23) du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région (24) du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal (25) du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, et un mur (26) du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.
2. Diac selon la revendication 1, caractérisé en ce que le premier type de conductivité est le type N.
3. Montage constituant un diac symétrique comprenant deux diacs asymétriques selon la revendication 1, en antiparallèle.
4. Montage selon la revendication 3, caractérisé en ce qu'il comprend un premier diac soudé par sa face arrière à une première plaquette conductrice, un deuxième diac soudé par sa face arrière à une deuxième plaquette conductrice, la face supérieure de chacun des diacs étant soudée à la plaquette conductrice portant l'autre diac.
PCT/FR2001/003179 2000-10-13 2001-10-12 Diac planar WO2002031889A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/398,419 US7321138B2 (en) 2000-10-13 2001-10-12 Planar diac
EP01976431A EP1328980A1 (fr) 2000-10-13 2001-10-12 Diac planar

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR00/13180 2000-10-13
FR0013180A FR2815472B1 (fr) 2000-10-13 2000-10-13 Diac planar

Publications (1)

Publication Number Publication Date
WO2002031889A1 true WO2002031889A1 (fr) 2002-04-18

Family

ID=8855350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/003179 WO2002031889A1 (fr) 2000-10-13 2001-10-12 Diac planar

Country Status (5)

Country Link
US (1) US7321138B2 (fr)
EP (1) EP1328980A1 (fr)
CN (1) CN1220275C (fr)
FR (1) FR2815472B1 (fr)
WO (1) WO2002031889A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037814B1 (en) * 2003-10-10 2006-05-02 National Semiconductor Corporation Single mask control of doping levels
JP2008535214A (ja) * 2005-03-22 2008-08-28 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド,コーク ダイオード構造
JP2008172165A (ja) * 2007-01-15 2008-07-24 Toshiba Corp 半導体装置
US8399995B2 (en) * 2009-01-16 2013-03-19 Infineon Technologies Ag Semiconductor device including single circuit element for soldering
US8753156B2 (en) * 2009-02-12 2014-06-17 Hobie Cat Company Remote drive
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
CN102244079B (zh) * 2011-07-28 2013-08-21 江苏捷捷微电子股份有限公司 台面工艺功率晶体管芯片结构和实施方法
US8530902B2 (en) 2011-10-26 2013-09-10 General Electric Company System for transient voltage suppressors
CN109599332A (zh) * 2018-12-27 2019-04-09 朝阳无线电元件有限责任公司 一种低伏电压调整二极管制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625710A1 (de) * 1976-06-09 1977-12-15 Standard Elektrik Lorenz Ag Diodenmatrix
US4405932A (en) * 1979-12-26 1983-09-20 Hitachi, Ltd. Punch through reference diode
JPS6323359A (ja) * 1986-07-16 1988-01-30 Nec Kansai Ltd プレ−ナ型半導体装置
WO1997002606A1 (fr) * 1995-06-30 1997-01-23 Semtech Corporation Limiteur basse tension de surtension de claquage utilisant une structure de base double

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615929A (en) * 1965-07-08 1971-10-26 Texas Instruments Inc Method of forming epitaxial region of predetermined thickness and article of manufacture
US4267527A (en) * 1979-05-11 1981-05-12 Rca Corporation Relaxation oscillator
US4847671A (en) * 1987-05-19 1989-07-11 General Electric Company Monolithically integrated insulated gate semiconductor device
US4967256A (en) * 1988-07-08 1990-10-30 Texas Instruments Incorporated Overvoltage protector
GB9417393D0 (en) * 1994-08-30 1994-10-19 Texas Instruments Ltd A four-region (pnpn) semiconductor device
JP3564898B2 (ja) * 1996-10-25 2004-09-15 株式会社デンソー 半導体装置
CN1175473C (zh) * 1997-10-30 2004-11-10 住友电气工业株式会社 GaN单晶衬底及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625710A1 (de) * 1976-06-09 1977-12-15 Standard Elektrik Lorenz Ag Diodenmatrix
US4405932A (en) * 1979-12-26 1983-09-20 Hitachi, Ltd. Punch through reference diode
JPS6323359A (ja) * 1986-07-16 1988-01-30 Nec Kansai Ltd プレ−ナ型半導体装置
WO1997002606A1 (fr) * 1995-06-30 1997-01-23 Semtech Corporation Limiteur basse tension de surtension de claquage utilisant une structure de base double

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 232 (E - 628) 30 June 1988 (1988-06-30) *

Also Published As

Publication number Publication date
FR2815472A1 (fr) 2002-04-19
CN1220275C (zh) 2005-09-21
EP1328980A1 (fr) 2003-07-23
FR2815472B1 (fr) 2003-03-21
US20040012034A1 (en) 2004-01-22
CN1470077A (zh) 2004-01-21
US7321138B2 (en) 2008-01-22

Similar Documents

Publication Publication Date Title
FR2755794A1 (fr) Diode schottky de puissance pour haute tension, ayant un metal de barriere fait d'aluminium et ecarte du premier anneau diffuse
EP0068945A1 (fr) Transistor bipolaire à commande par effet de champ au moyen d'une grille isolée
FR2550013A1 (fr) Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication
EP0040125A1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
EP0022388A1 (fr) Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical
WO2002031889A1 (fr) Diac planar
EP0081414B1 (fr) Dispositif semi-conducteur à faible capacité parasite muni de connexions externes prises au moyen de poutres
FR2468208A1 (fr) Dispositif semiconducteur avec une diode zener
EP0881687B1 (fr) Contact sur une région de type P
FR2606214A1 (fr) Transistor bipolaire du type heterojonction
EP0833394B1 (fr) Diode bidirectionnelle de protection, à retournement
WO2002031888A1 (fr) Diac planar symetrique
FR2797524A1 (fr) Commutateur statique bidirectionnel sensible
KR100491851B1 (ko) 반도체장치 및 그 제조방법
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
JPH08511655A (ja) 縦の溝を有する高電圧用の半導体デバイス
EP0052033A1 (fr) Phototransistor à hétérojonction en technologie planar, et procédé de fabrication d'un tel phototransistor
EP0599739A1 (fr) Thyristor et assemblage de thyristors à cathode commune
FR2623663A1 (fr) Assemblage monolithique de diodes de protection et systemes de protection
EP0996165A1 (fr) Composant de puissance portant des interconnexions
FR3011121A1 (fr) Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions
JP2005317894A (ja) 半導体装置とその製法
JP2005333147A (ja) 半導体装置およびその製造方法
EP0098209B1 (fr) Transistor de commutation de puissance à structure digitée
EP0948038B1 (fr) Procédé de fabrication d'une diode à avalanche à seuil réglable

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10398419

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 018172679

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2001976431

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001976431

Country of ref document: EP