WO2002048854A1

WO2002048854A1 - Carte à circuit imprimé, système de carte à circuit imprimé, et processeur de données

Info

Publication number: WO2002048854A1
Application number: PCT/JP2001/010839
Authority: WO
Inventors: Jun Tashiro
Original assignee: Sony Corporation
Priority date: 2000-12-12
Filing date: 2001-12-11
Publication date: 2002-06-20
Also published as: JP2002183691A; DE60127709T2; US20030089785A1; JP4517502B2; US6941402B2; EP1343070B1; EP1343070A1; KR20020081303A; KR100866444B1; CN1280703C; DE60127709D1; CN1422401A; EP1343070A4

Description

明細書

I Cカード、 I Cカードシステムおよびデータ処理装置技術分野

この発明は、リムーバブルが I Cカードを使用する場合に、シングルエンド信号と差動信号の混在を実現するようにした I Cカード、 I C力一ドシステムおよびデータ処理装置に関する。背景技術

データ処理装置と I Cカードとの間のインターフェイスとして、シンダルェンド信号を用いる構成と、小振幅の差動信号を用いる構成とが可能である。シングルエンド信号は、例えば T T Lレベル（例えば 3 . 3 V ) であり、差動信号は例えば土 2 0 O m Vのレベルの信号である。シングルエンド信号の場合には、差動信号と比して必要な信号伝送線の本数が半分で済むので、信号線を増加させないために、シングルエンド信号を使用することが多かった。一方、差動信号を使用すると、信号レべルが小さくて良いので、消費電力を少なくでき、また、差動信号であるために、ノイズの影響を受けなくできる利点がある。

例えば既存の I Cカードのィンターフェ一スがシングルェンド信号の場合に、差動信号によるインターフェースを I Cカードに搭載しようとすると、既存の I Cカードおよびデータ処理装置との互換性を考慮して, シングルエンド信号による伝送と、差動信号による伝送との両方が可能なことが望ましい。通常は、シングルエンド信号と差動信号のレベルがかなり異なるので、シングルェンド信号のィン夕一フェースと差動信号のィンタ一フェースとで、別々の信号線を使用するのが普通であった。しかしながら、 I Cカードなどの限られた大きさの中では信号線数を容易に増加させられなかった。そのため、差動信号伝送用の信号線の片側のみを用いてシングルエンド信号を送受信するような構成が考えられる。差動信号線の片側のみを用いて、シングルエンド信号を送受信するような構成をとつた場合、シングルエンド信号の送信機や受信機のもつ浮遊容量により差動信号線路が不平衡状態になることがあった。また、シングルエンド信号で高速通信を行う際に、信号のオーバーシュートやアンダーシュートによる誤動作を防止するため、信号線に直列なダンピング抵抗を設け、差動信号の場合でも信号線に並列な終端抵抗を必要とした。そのため両方式の信号を用いたィンターフェイスを構成する場合に部品点数の増加が問題となった。

従って、この発明の目的は差動信号線路の平衡状態を保ち、部品点数の増大を抑えることができるデータ処理装置、 I Cカードおよび I C力一ドシステムを提供することにある。発明の開示

以上の課題を解決するために、請求の範囲 1の発明は、データ処理装置に対してリムーバブルな I C力一ドにおいて、

データ処理装置との間の信号伝送方法として、差動信号による第 1の伝送方法と、シングルエンド信号による第 2の伝送方法との一方が選択可能とされ、

第 1の伝送方法と第 2の伝送方法とで、データ処理装置との間に設けられる信号線の一部を兼用するようにした I Cカードである。

請求の範囲 4の発明は、データ処理装置と、データ処理装置に対してリムーバブルな I Cカードとによって構成される I Cカードシステムにおいて、

データ処理装置および I Cカードとの間の信号伝送方法として、差動信号による第 1の伝送方法と、シングルェンド信号による第 2の伝送方法との一方が選択可能とされ、

第 1の伝送方法と第 2の伝送方法とで、データ処理装置との間に設けられる信号線の一部を兼用するようにした I C力一ドシステムである。請求の範囲 6の発明は、リムーバブルな I Cカードを使用するデータ処理装置において、

I Cカードとの間の信号伝送方法として、差動信号による第 1の伝送方法と、シングルエンド信号による第 2の伝送方法との一方が選択可能とされ、

第 1の伝送方法と第 2の伝送方法とで、 I Cカードとの間に設けられる信号線の一部を兼用するようにしたデータ処理装置である。

この発明によれば、差動信号とシングルエンド信号の信号線を兼用するので、信号線が増加することを防止できる。また、差動信号の終端抵抗と、シングルエンド信号のダンピング抵抗を兼用することにより、部品点数を減少することができる。図面の簡単な説明

第 1図は、この発明を適用した実施形態のデータ処理装置、 I Cカードのブロック構成図であり、第 2図は、データ処理装置と、 I Cカードの間を伝送するデータのタイミングチャートであり、第 3図は、データ処理装置と、 I Cカードの間を伝送するデ一夕のタイミングチヤ一トであり、第 4図は、この発明を適用した I Cカードの形状の一例を示す斜視図であり、第 5図は、第 4図の I C力一ドを図中 H方向から見た図であり、第 6図は、第 4図の I C力一ドを図中 I方向から見た図であり、第 7図は、片方向通信用のインタ一フェースに適用されるこの発明の一実施形態の構成を示す接続図であり、第 8図は、双方向通信用のインタ —フェースに適用されるこの発明の他の実施形態の構成を示す接続図であり、第 9図は、双方向通信用のインターフェースに適用されるこの発明のさらに他の実施形態の構成を示す接続図であり、第 1 0図は、 I C カードのィンタ一フェース方式を検出する方法の一例を示すフローチヤートであり、第 1 1図は、 I Cカードのインタ一フェース方式を検出する方法の他の例を示すフローチヤ一トである。発明を実施するための最良の形態

以下、この発明の一実施形態について図面を参照しながら説明する。最初に、この発明が適用することができる I Cカード（メモリ装置）の一例について説明する。

第 1図は、データ処理装置 2 1と I Cカード 2 6とからなるシステムの構成を示す。データ処理装置 2 1は、データ処理部 2 2と、レジス夕

2 3と、ホスト側シリアルインタ一フェイス回路 2 4と、ホスト側コントロ一ラ 2 5とを備えている。また、 1 (：カ一ド 2 6は、外観がカード状の記憶媒体であり、データ処理装置 2 1に接続されて外部記憶装置として用いられる。 I Cカード 2 6は、メモリ 2 7と、レジスタ 2 8と、カード側シリァルインターフェイス回路 2 9と、カード側コントロ一ラ

3 0とを備えている。

データ処理装置 2 1のデータ処理部 2 2は、 I Cカード 2 6に記憶したデータを読み出して各種データ処理を行い、また、各種デ一夕処理をして I Cカード 2 6に書き込むデータを生成する。すなわち、このデ一夕処理部 2 2は、 I Cカード 2 6を用いる例えばコンピュータ操作や、デジタルオーディォ信号の記録再生装置、力メラ装置等のオーディオビジュアル機器のデータ処理回路となる。

レジスタ 2 3は、データ処理部 2 2とホスト側シリァルインターフェイス 2 4とのバッファである。つまり、データ処理装置 2 1は、デ一夕処理部 2 2からホスト側シリアルインターフェイス回路 2 4にデータを供給する場合は、デ一夕をこのレジスタ 2 3に一時格納した後にホスト側シリアルインターフェイス回路 2 4に供給する。同様に、データ処理装置 2 1は、ホスト側シリアルインターフェイス回路 2 4からデ一夕処理部 2 2にデ一夕を供給する場合は、データを、このレジスタ 2 3に一時格納した後にデータ処理部 2 2に供給する。

ホスト側シリアルインターフェイス回路 2 4は、データ処理部 2 2からレジスタ 2 3を介して供給されたデータおよびホスト側コントローラ 2 5から供給されるコマンドをシリアル信号に変換して I Cカード 2 6 に供給する。また、ホスト側シリアルインターフェイス回路 2 4は、 I C力一ド 2 6から供給されたシリアル信号のデータおよびコマンドをパラレル信号に変換して、データ処理部 2 2およびホスト側コントローラ 2 5に供給する。

また、ホスト側シリアルインターフェイス回路 2 4は、各種データおよびコマンドの同期信号（C L K) 等を I Cカード 2 6に供給する。またホスト側シリアルインターフェイス回路 2 4は、 I Cカード 2 6から供給され、この I Cカード 2 6の動作状態を示すステータス（S T A T U S ) 信号を取得する。

ホスト側コントローラ 2 5は、データ処理部 2 2のデータ処理動作、ホスト側シリァルインターフェイス回路 2 4の各データの伝送動作の制御を行う。また、ホスト側コントローラ 2 5は、 I Cカード 2 6への制御命令となるコマンドをレジス夕 2 8を介して I Cカード 2 6に供給する。

一方、 I Cカード 2 6のメモリ 2 7は、例えば、フラッシュメモリ等からなり、データ処理部 2 2から供給されたデータを記憶する。レジスタ 2 8は、メモリ 2 7とカード側シリァルイン夕ーフェイス回路 2 9とのバッファである。つまり、メモリ 2 7がデータ処理装置 2 1 からのデ一夕を書き込む場合は、このレジスタ 2 3に一時データを格納した後に書き込むデータをメモリ 2 7に供給する。同様に、デ一夕処理装置 2 1がメモリ 2 7からデータを読み出す場合は、このレジスタ 2 3 に一時データを格納した後に読み出すデータをカード側シリァルイン夕 —フェイス回路 2 9に供給する。すなわち、このレジスタ 2 8は、フラッシュメモリのいわゆるページバッファの機能等を果たす回路である。力—ド側シリアルインタ—フェイス回路 ₂ 9は、カード側コント口— ラ 3 0の制御に基づき、メモリ 2 7から供給されるパラレル信号のデ一夕およびカード側コントローラ 3 0から供給されるコマンドをシリアル信号に変換してデータ処理装置 2 1に供給する。また、カード側シリアルインターフェイス回路 2 9は、データ処理装置 2 1から供給されるシリアル信号のデ一夕およびコマンドをパラレル信号に変換して、メモリ 2 7および力一ド側コントローラ 3 0に供給する。

また、カード側シリアルインタ一フェイス回路 2 9は、各種データおよびコマンドの同期信号（C L K ) 等をデータ処理装置 2 1から取得する。また、カード側シリアルインターフェイス回路 2 9は、ステータス信号をデータ処理装置 2 1に供給する。

カード側コントローラ 3 0は、メモリ 2 7のデータの記憶動作、読み出し動作および消去動作等をデータ処理装置 2 1から供給されるコマンド等に基づき制御する。また、カード側コントローラ 3 0は、力一ド側シリァルインタ一フェイス回路 2 9の各データの伝送動作の制御を行うまた、ホスト側コント口一ラ 2 5は、 I Cカード 2 6へのステータス信号を I Cカード 2 6に供給する制御を行う。

以上のようなデータ処理装置 2 1および I Cカード 2 6の間のデータの伝送は、ホスト側シリァルイン夕ーフェイス回路 2 4とカード側シリアルインターフェイス回路 ₂ 9との間に設けられた伝送ラインを介して行われる。

データ処理装置 2 1のホスト側シリアルインターフェイス回路 2 4と. I Cカード 2 6のカード側シリァルインターフェイス回路 2 9の間には, C L Kライン 3 1と、コントロールライン 3 2と、 D Tライン 3 3との 3本の信号ラインが設けられている。

D Tライン 3 3には、主データ、すなわち、データ処理部 2 2によりデータ処理をしてメモリ 2 7に書き込むデータおよびメモリ 2 7からデ —夕処理部 2 2に読み出すデータが伝送される。また、この D Tライン 3 3には、データ処理装置 2 1から I Cカード 2 6に供給する制御命令となるコマンドと、 I Cカード 2 6からデータ処理装置 2 1に供給されるコマンドが伝送される。すなわち、この D Tライン 3 3には、主デー夕およびコマンドが、シリアル信号で双方向伝送される。

また、 D Tライン 3 3には、一端が接地された抵抗 3 3 aが取り付けられている。この抵抗 3 3 aは、いわゆるブルダウン抵抗であり、ホスト側シリァルインタ一フェイス回路 2 4とカード側シリアルインタ一フェイス回路 2 9との間での、 D Tライン 3 3による信号の送受信がなされていないとき、 D Tライン 3 3の信号レベルは、ローレベルとなる。換言すれば、 D Tライン 3 3による信号の送受信がなされていないとき. D Tライン 3 3の信号レベルは、抵抗 3 3 aの抵抗値等によって定まる一定のレベルとなる。

なお、ここでは、抵抗 3 3 aとして、いわゆるプルダウン抵抗を採用し、 D Tライン 3 3による信号の送受信がなされていないとき、 D Tライン 3 3の信号レベルがローレベルとなるようにしたが、抵抗 3 3 aとして、いわゆるプルアップ抵抗を採用し、 D Tライン 3 3による信号の送受信がなされていないとき、 DTライン 3 3の信号レベルがハイレべルとなるようにしてもよい。

C LKライン 3 1には、上述した DTライン 3 3に伝送される主デー夕およびコマンドの同期信号が、データ処理装置 2 1から I Cカード 2 6に伝送される。

コントロールライン 3 2には、コントロール信号がデータ処理装置 2 1から I Cカード 26に伝送される。このコントロール信号が供給されている期間、例えばハイレベルとなっている期間、上述した主データおよびコマンドが伝送される。

ここで、上述した DTライン 3 3には、主デ一夕およびコマンドに加えて、 I Cカード 2 6の動作状態を示すステータス（STATUS) 信号が I Cカード 2 6からデータ処理装置 2 1に供給される。この I C力ード 26からのステータス信号は、 DTライン 3 3に主データおよびコマンドが伝送されていない期間、すなわち、コントロール信号が供給されていない期間例えば、ローレベルの期間に供給される。

このステータス信号には、 I Cカード 2 6が処理を行っていることを示すビジー（BUSY) 信号がある。例えば、 I Cカード 26が書き込み処理をおこなっている場合であって、データ処理装置 2 1からのァクセスを禁止するときには、このビジー信号が I Cカード 2 6からデータ処理装置 2 1に供給される。また、このステータス信号には、 I Cカード 2 6からデータ処理装置 2 1に対しての割り込みを示すインタラプト ( I NTERRUPT) 信号がある。例えば、 I Cカード 26からデータ処理装置 2 1に対して割り込み命令を要求するときには、このィン夕ラプト信号が供給される。なお、このビジー信号やインタラプト信号は一例であり、ステータス信号として I Cカード 26の動作状態を示す信号であればどんな信号であってもよい。第 2図は、 I C力一ド 2 6からデ一夕を読み出す時のタイミングを示す。状態 0 (初期状態）以外の状態において、 C L Kライン 3 1を介して伝送されるデータと同期したクロックが伝送される。データ処理装置 2 1と I Cカード 2 6との間で、何等データの送受信がされていない状態では、コントロールライン 3 2がローレベルとなっている。これが状態 0 (初期状態）である。そして、タイミング t 3 1において、データ処理装置 2 1がコントロールライン 3 2をハイレベルとし、状態 1となる。

I Cカード 2 6はコントロールライン 3 2がハイレベルに切り替わつたことによって、状態 0から状態 1へ変化したことを検出する。状態 1 では、 D Tライン 3 3を介してデータ処理装置 2 1から I Cカード 2 6 に対して読み出しコマンドが送信され、 I Cカード 2 6が読み出しコマンドを受信する。この読み出しコマンドは、シリアルインターフェイス用の T P Cと称されるプロトコルコマンドである。後述するように、プロトコルコマンドによって、通信の内容と後続するデータのデータ長が特定される。

コマンドの送信が完了したタイミング t 3 2において、コントロールライン 3 2がハイレベルから口一レベルに切り替えられる。それによつて、状態 1から状態 2へ遷移する。状態 2では、 I Cカード 2 6が受信したコマンドで指示される処理、具体的には、読み出しコマンドで指定されたアドレスのデータをメモリ 2 7から読み出す処理を行う。この処理がなされている間、 D Tライン 3 3を介してビジー信号ひ、ィレべル）がデータ処理装置 2 1に送信される。

そして、メモリ 2 7からデータの読み出しが完了したタイミング t 3 3において、ビジー信号の出力が停止され、データ処理装置 2 1に対して I Cカード 2 6からデータを送出する準備ができたことを示すレディ一信号（ローレベル）の出力が開始される。

データ処理装置 2 1は、 I Cカード 2 6からレディー信号を受信することによって、読み出しコマンドに対応する処理が準備できたことを知り、タイミング t 3 4において、コントロールライン 3 2をハイレベルに切り替える。すなわち、状態 2から状態 3へ遷移する。

状態 3になると、 I Cカード 2 6は、状態 2においてレジスタ 2 8に読み出したデータを D Tライン 3 3を介してデータ処理装置 2 1に対して出力する。読み出しデータの転送が完了したタイミング t 3 5において、データ処理装置 2 1は、 C L Kライン 3 1を介して伝送されていたクロックの供給を停止すると共に、ステータス線をハイレベルからローレベルへ切り替える。それによつて、状態 3から初期状態（状態 0 ) に遷移する。

なお、 I Cカード 2 6の内部状態に変化が生じて何らかの割り込み処理を行う必要が発生すると、 I Cカード 2 6は、タイミング t 3 6で示すように、状態 0において、割り込みを示すインタラプト信号を D Tライン 3 3を介してデータ処理装置に供給する。データ処理装置 2 1は、状態 0で I C力一ド 2 6から D Tライン 3 3を介して信号が供給された場合、その信号がィンタラブト信号であることを認識できるように設定されている。データ処理装置 2 1がインタラプト信号を受け取ると、そのィンタラブト信号に基づいて必要な処理を行う。

第 3図は、 I Cカード 2 6のメモリ 2 7に対してデ一夕を書き込む時のタイミングチャートである。初期状態（状態 0 ) では、 C L Kライン 3 1の伝送がされない。タイミング t 4 1において、データ処理装置 2 1がコントロールライン 3 2をローレベルからハイレベルに切り替える, それによつて、 D Tライン 3 3を介して書き込みコマンドが伝送される状態 1に遷移する。 I Cカード 2 6は、状態 1において、コマンドを取得するように準備する。タイミング t 4 1からコマンドが D Tライン 3 3を介して I Cカード 2 6に伝送され、 I Cカード 2 6.がこの書き込みコマンドを取得する。

書き込みコマンドの送信が完了したタイミング t 4 2において、デー夕処理装置 2 1がコントロ一ルライン 3 2をハイレベルからローレベルに切り替える。それによつて、状態 1から状態 2へ遷移する。状態 2では、データ処理装置 2 1が書き込みデータを D Tライン 3 3を介して I Cカード 2 6に伝送する。 I Cカード 2 6では、受け取った書き込みデ一夕がレジス夕 2 8に蓄えられる。

書き込みデータの伝送が終了するタイミング t 4 3において、コントロールライン 3 2がローレベルからハイレベルへ切り替えられ、状態 2 から状態 3へ遷移する。状態 3において、 I Cカード 2 6は、書き込みデータをメモリ ₂ 7へ書き込む処理を行う。状態 3において、 I Cカード 2 6は、 D Tライン 3 3を介してビジー信号（ハイレベル）をデータ処理装置 2 1に対して送信する。データ処理装置 2 1は、書き込みコマンドを送信し、且つ現状の状態が状態 3であることから、 I Cカード 2 6から送信される信号がステータス信号であると判断する。

I Cカード 2 6において、書き込みデータの書き込み処理が終了すると、終了したタイミング t 4 4において、ビジー信号の出力を停止し、レディ一信号（ローレベル）をデータ処理装置 2 1に対して送信する。データ処理装置 2 1は、レディー信号を受信すると、書き込みコマンドに対応する書き込み処理が完了したものと判断し、クロック信号の送信を止めると共に、タイミング t 4 5においてコントロールライン 3 2をハイレベルからローレベルへ切り替える。それによつて、状態 3から状態 0 (初期状態）に戻る。

さらに、状態 0において、 I Cカード 2 6から D Tライン 3 3を介してハイレベルの信号をデータ処理装置 2 1が受け取った場合には、データ処理装置 2 1がこの信号をインタラプト信号と認識する。そして、デ一夕処理装置 2 1は、受信したインタラプト信号に基づいて必要な処理を行う。例えば I Cカード 2 6をデータ処理装置 2 1から取り外した時に、 I Cカード 2 6がインタラプト信号を発生する。

上述した読み出し動作、書き込み動作以外においても、状態 1において、コマンドが伝送され、その後の状態 2において、コマンドに対応するデータが伝送される。

上述した I Cカードの外観を第 4図に示す。また、 I Cカード 4 1を第 4図中 H方向から見た図を第 5図に示し、 I Cカード 4 1を第 4図中 I方向から見た図を第 6図に示す。この I Cカード 4 1は、平面形状が略長方形をしている。また I Cカード 4 1は、長辺方向の第 1の側面 4 2の両側端部に、装着用の切欠部 4 4 a、 4 4 bが形成されている。また、第 5図に示すように、第 1の側面と平行な第 2の側面 4 3の両側端部にも、装着用の切欠部 4 4 c、 4 4 dが形成されている。

この発明は、上述したリム一バブルな I Cカードおよびデータ処理装置間のインターフェイスに適用されるものである。第 7図は、この発明の一実施形態の構成を示す。一実施形態は、例えば第 1図中のコント口ールライン 3 2に対して適用される、シングルェンド信号と差動信号の片方向通信用の回路構成である。第 7図において、 1はシングルエンド信号の送信機、 2はシングルエンド信号の受信機であり、 3は差動信号の送信機、 4は差動信号の受信機である。また Rは差動信号の終端抵抗であり、シングルエンド信号の高速時におけるオーバーシユート Zアンダ一シュ一トを防止するためのダンピング抵抗としても用いる。

シングルエンド信号での通信時はシングルエンド信号の送信機 1からダンピング抵抗 Rを介してシングルエンド信号の受信機 2に信号が供給される。その際に、差動信号の送信機 3、差動信号の受信機 4をデイセ一ブルにして通信路に対してハイインピ一ダンスにしておく。

差動信号での通信時は、差動信号の送信機 3から終端抵抗 Rを介して差動信号の受信機 4に信号が供給される。その際に、シングルエンド信号の送信機 1、シングルエンド信号の受信機 2をデイセ一ブルにして通信路に対してハイインピーダンスにしておく。

第 8図は、この発明の他の実施形態の構成を示す。他の実施形態は、例えば第 1図中の D Tライン 3 3に対して適用される、シングルエンド信号と差動信号の双方向通信用の回路構成である。第 8図において 5、 8はシングルエンド信号の送信機であり、 6、 7はシングルエンド信号の受信機である。 9、 1 2は差動信号の送信機であり、 1 0、 1 1は差動信号の受信機である。 R l、 R 2は差動信号の終端抵抗であり、 2個並列でシングルエンド信号のダンピング抵抗 R 1 //R 2としても用いる, シングルェンド信号での一方向の通信時では、シングルェンド信号の送信機 5から、ダンピング抵抗 R 1 //R 2を介してシングルエンド信号の受信機 6に信号が供給される。他方向の通信時では、シングルエンド信号の送信機 8からダンピング抵抗 R 1 // R 2を介してシングルェンド信号の受信機 7に、信号が供給される。その際に差動信号の送信機 9、 1 2、差動信号の受信機 1 0、 1 1をデイセ一ブルにして通信路に対してハイインピーダンスにしておく。

差動信号での一方向の通信時では、差動信号の送信機 9から終端抵抗 R 1を介して差動信号の受信機 1 0に信号が供給される。他方向の通信時では、差動信号の送信機 1 2から終端抵抗 R 2を介して、差動信号の受信機 1 1に信号が供給される。その際にシングルエンド信号の送信機 5、 8、シングルエンド信号の受信機 6、 7をディセーブルにして通信路に対してハイインピーダンスにしておく。第 9図は、双方向通信用の回路構成に適用できるこの発明のさらに他の実施形態の構成を示す。第 9図において 1 3、 1 6はシングルエンド信号の送信機であり、 1 4、 1 5シングルエンド信号の受信機である。 1 7、 2 0は差動信号の送信機であり、 1 8、 1 9は差動信号の受信機である。 R 3、 R 4は差動信号の終端抵抗であり、 2個並列でシングルエンド信号のダンピング抵抗 R 3 //R 4としても用いる。

シングルエンド信号での一方向の通信時ではシングルエンド信号の送信機 1 3から、ダンピング抵抗 R 3〃R 4を介してシングルエンド信号の受信機 1 4に信号が供給される。他方向の通信時では、シングルェンド信号の送信機 1 6からダンピング抵抗 R 3〃R 4を介してシングルェンド信号の受信機 1 5に、信号が供給される。その際に差動信号の送信機 1 7、 2 0、差動信号の受信機 1 8、 1 9をディセーブルにして通信路に対してハイインピーダンスにしておく。

差動信号での一方向の通信時では差動信号の送信機 1 7から終端抵抗 R 3を介して差動信号の受信機 1 8に信号が供給される。他方向の通信時では、差動信号の送信機 2 0から終端抵抗 R 4を介して、差動信号の受信機 1 9に信号が供給される。その際にシングルエンド信号の送信機 1 3、 1 6、シングルエンド信号の受信機 1 4、 1 5をディセ一ブルにして通信路に対してハイィンピ一ダンスにしておく。

上述したように、この発明が適用された I Cカードは、差動信号による第 1の伝送方法とシングルェンド信号による第 2の伝送方法との両方に対応することができる。また、既存の I Cカードは、一方のインターフェース例えばシングルエンド信号によるインターフェースのみを搭載している。シングルエンド信号によるィンターフェースを従来ィンターフェースと称する。一方、差動信号によるインタ一フェースを新イン夕一フェースと称する。第 1 0図および第 1 1図は、従来インタ一フエ一スおよび新ィンターフェースの何れにも対応できる新型データ処理装置

( I Cカードを使用する機器）が挿入された I Cカードのインターフエ

—スを検出するための処理の一例および他の例を表している。

第 1 0図では、 I Cカード内のコントローラに設けた強誘電体メモリ等の不揮発性メモリにイン夕一フエ一スモードの値がセットされる。ィン夕一フェースモードは、ィン夕一フェースモードを記憶するためのコ ―ド例えば 1ビットのフラグである。データ処理装置の電源がオンされることで処理が開始する。ステップ S 1において、従来インターフエ一スで動作する。これは、従来インタ一フェースであれば、 I Cカードが新旧いずれのタイプであっても、確実に通信を行なうことができるからである。

ステップ S 2において、データ処理装置が、 I Cカードのブート領域に書いてある属性データを読み込むことにより、ステップ S 3において. 揷入された I C力一ドが新ィン夕一フェースであるか否かが決定される, 若し、従来インタ一フェースに対応しているものであれば、ステップ S 4において、従来インターフエ一スで動作する。ここでの動作には、リセット動作が含まれる。ステップ S 5において、 I Cカードを除去もしくは、再挿入した場合は、ステップ S 1 (従来インターフェースで動作）に戻る。

ステップ S 3において、新インターフェースに対応と決定されると、ステツプ 6において、 I Cカードのコントローラ内の不揮発性メモリに新ィンタ一フェースの値をセットする。ステップ S 7のリセットコマンドにより、ステップ S 8において、従来インタ一フェースから新イン夕一フェースへ動作が切り替わる。新ィン夕ーフェース動作にはリセット動作が含まれる。ステップ S 9において、不揮発性メモリに従来イン夕一フェースをセットする。そして、ステップ S 5において、 I Cカードを除去もしくは、再挿入した場合は、ステップ S 1 (従来インターフエースの動作）に戻る。ステップ S 8および S 9が新インターフェースでの動作がなされる部分である。

第 1 1図は、 I Cカードのィンターフェ一スの検出処理の他の例を示すフローチャートである。データ処理装置の電源がオンされることで処理が開始する。ステップ S 1 1において、従来インターフェースで動作する。ステップ S 1 2において、データ処理装置が、 I Cカードのブート領域に書いてある属性データを読み込むことにより、ステップ S 1 3 において、揷入された I Cカードが新ィンターフェ一スであるか否かが決定される。若し、従来インターフェースに対応しているものであれば. ステップ S 1 4において、従来インターフェースで動作する。ここでの動作には、リセット動作が含まれる。ステップ S 1 5において、 I C力 —ドを除去もしくは、再挿入した場合は、ステップ S 1 1 (従来インタ一フェースで動作）に戻る。

ステップ S 1 3において、新ィンタ一フェースに対応と決定されると. ステップ S 1 6において、データ処理装置から I Cカードに対してリセットコマンドを送信する。このリセットコマンドにより、不揮発性メモリに書かれている値が従来ィンターフェースから新ィンターフェースへ変えられる。それによつて動作が新ィンターフェースへ切り替えられる (ステップ S 1 7 ) 。ステップ S 1 5において、 I Cカードを除去もしくは、再挿入した場合は、ステップ S 1 1 (従来インターフェースで動作）に戻る。

この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能でめる。

この発明によれば、差動信号とシングルエンド信号の信号線を兼用するとによって、信号線の増加を防止することができる。また、差動信号の終端抵抗と、シングルェンド信号のダンピング抵抗を兼用することにより、部品点数を減少することができる。

また、シングルエンド信号での通信時は、差動信号の送信機、受信機をデイセ一ブルにして通信路に対してハイインピーダンスし、差動信号での通信時は、シングルエンド信号の送信機、受信機をディセーブルにして通信路に対して八イインピ一ダンスにすることにより、伝送路長が短い場合などは、差動信号の平衡状態が保つことができ、伝送路長が長く平衡状態を保っためにダミーの送信機/受信機に相当する容量を付加しなくてはならない場合でも、その大きさを小さくできる。

Claims

請求の範囲

1 . データ処理装置に対してリムーバブルな I Cカードにおいて、データ処理装置との間の信号伝送方法として、差動信号による第 1の伝送方法と、シングルエンド信号による第 2の伝送方法との一方が選択可能とされ、

上記第 1の伝送方法と上記第 2の伝送方法とで、データ処理装置との間に設けられる信号線の一部を兼用するようにした I Cカード。

2 . 請求の範囲 1において、

上記第 1および第 2の伝送方法が選択可能なことが属性情報として記憶されている I Cカード。

3 . 請求の範囲 1において、

上記第 1の伝送方法における差動信号の終端抵抗と、上記第 2の伝送方法におけるシングルエンド信号の高速時におけるオーバーシュートまたはアンダーシュートを防止するためのダンピング抵抗を兼用するようにした I Cカード。

4 . データ処理装置と、データ処理装置に対してリムーバブルな I C力一ドとによって構成される I Cカードシステムにおいて、

データ処理装置および I C力一ドとの間の信号伝送方法として、差動信号による第 1の伝送方法と、シングルエンド信号による第 2の伝送方法との一方が選択可能とされ、

上記第 1の伝送方法と上記第 2の伝送方法とで、データ処理装置との間に設けられる信号線の一部を兼用するようにした I Cカードシステム,

5 . 請求の範囲 4において、

上記第 1の伝送方法における差動信号の終端抵抗と、上記第 2の伝送方法におけるシングルエンド信号の高速時におけるオーバ一シュートまたはアンダーシュートを防止するためのダンピング抵抗を兼用するようにした I Cカードシステム。

6 . リムーバブルな I C力一ドを使用するデータ処理装置において、

上記第 1の伝送方法と上記第 2の伝送方法とで、 I Cカードとの間に設けられる信号線の一部を兼用するようにしたデータ処理装置。

7 . 請求の範囲 6において、

I Cカードが挿入された時に、上記 I Cカードの属性情報を読み取ることによって、挿入された I Cカードが上記第 1および第 2の伝送方法が選択可能とされたものであるか否かを識別し、上記第 1および第 2の伝送方法の内の識別された伝送方法でもって I Cカードとの通信を行なうようにしたデータ処理装置。