WO2003015165A2 - Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung - Google Patents

Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2003015165A2
WO2003015165A2 PCT/DE2002/002811 DE0202811W WO03015165A2 WO 2003015165 A2 WO2003015165 A2 WO 2003015165A2 DE 0202811 W DE0202811 W DE 0202811W WO 03015165 A2 WO03015165 A2 WO 03015165A2
Authority
WO
WIPO (PCT)
Prior art keywords
plastic housing
contact
semiconductor chip
electronic component
rewiring
Prior art date
Application number
PCT/DE2002/002811
Other languages
English (en)
French (fr)
Other versions
WO2003015165A3 (de
Inventor
Bernd Goller
Robert-Christian Hagen
Gerald Ofner
Christian Stümpfl
Stefan Wein
Holger Wörner
Josef Thumbs
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP02754459A priority Critical patent/EP1412978B1/de
Priority to JP2003519993A priority patent/JP2004538641A/ja
Priority to US10/484,443 priority patent/US7276783B2/en
Priority to DE50214717T priority patent/DE50214717D1/de
Publication of WO2003015165A2 publication Critical patent/WO2003015165A2/de
Publication of WO2003015165A3 publication Critical patent/WO2003015165A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Definitions

  • the invention relates to an electronic component with a plastic housing and method for its production in accordance with the type of the independent claims.
  • an electronic component has a plastic housing in which a semiconductor chip is arranged.
  • the plastic housing has side edges which are arranged around side edges of the semiconductor chip.
  • a thin, electrically insulating plastic layer with a thickness of up to approximately 30 ⁇ m is formed on the active top side of the semiconductor chip and on the side edges of the plastic housing.
  • the plastic layer can have a thickness of up to 20 ⁇ m, which means that very small components can be produced. With the manufacturing method according to the invention, such components can be manufactured very simply and reliably.
  • the plastic layer can be made from the plastic compound used to manufacture the housing.
  • the underside of the plastic housing has external contacts which are connected to contact areas on an active upper side of the semiconductor chip via rewiring lines.
  • the rewiring lines are arranged in one or more rewiring levels.
  • the plastic layer can be made very thin and even as a thin passivation layer on the semiconductor chip if it provides an electrically insulating effect.
  • At least one further electrically insulating intermediate layer can also be provided between the plastic layer and the rewiring level or between the plastic layer and one of the rewiring levels.
  • this can result in further advantages with regard to mechanical or electrical properties of the component according to the invention.
  • Components with particularly small semiconductor chips can still be contacted well if external contacts are arranged in areas below the side edges of the plastic housing.
  • the number of external contacts can also be increased as desired by designing the side edges made of plastic housing compound as larger than the side edges of the semiconductor chip.
  • the external contacts can also be connected to contact areas on the active top side of the semiconductor chip via contact columns of the semiconductor chip and via rewiring lines arranged on the plastic housing mass. Then the contact columns are designed as an electrically conductive elevation of the contact surfaces.
  • the back of the semiconductor chip is arranged on the top of the plastic housing and has an external contact area for a ground potential.
  • This external contact surface can also be used for the connection of a heat conduction block or a cooling device.
  • the external contacts themselves can be designed as solder balls or bumps.
  • solder balls and bumps have the advantage that they can be arranged on the entire underside of the plastic housing, provided that a corresponding number of external contact surfaces are arranged on the underside of the electronic component.
  • a multilayer conductor track structure can be arranged on the plastic housing compound.
  • This multi-layer conductor track structure is used for rewiring from the contact pillars of the semiconductor chip to the external contacts provided.
  • This embodiment of the invention also has the advantage that the multilayer conductor track structure can be built on contact columns of the semiconductor chip which are embedded in plastic housing compound and whose tops remain free of plastic compound, so that the bottom conductor layer of the multilayer conductor track structure is directly on the plastic housing. ground rests and is connected to the contact pillars of the semiconductor chip.
  • a method for producing an electronic component with a plastic housing in which a semiconductor chip is arranged has the following method steps. First of all, a semiconductor wafer is provided which has semiconductor chips arranged in rows and columns with contact areas. The contact areas to contact columns on the semiconductor wafer are then raised. After the columnar heights of the contact areas, the semiconductor wafer can be separated into individual semiconductor chips. A mold plate is then fitted with these semiconductor chips. A common carrier made of plastic housing compound is then produced on this mold plate, the semiconductor chips being embedded in the plastic housing compound in such a way that the upper sides of the contact pillars opposite the contact surfaces of the semiconductor chips are arranged on the top side of the carrier, subject to change.
  • Rewiring lines can then be selectively applied to the top of the semiconductor carrier on the common carrier, one line end of a rewiring line being connected to an exposed top side of a contact column and the other line end leading to an external contact area. Except for these external contact surfaces, the top of the carrier can then be coated by selectively applying a solder resist, so that the rewiring lines on the top remain protected against wetting of the material of the external contacts to be applied. Finally, solder balls or bumps can be applied to the exposed external contact areas. The carrier is then separated into individual electronic components. This method has the advantage that it offers a technology platform for all possible housing shapes. The technology for manufacturing different enclosures and enclosure families always remains the same.
  • the columnar elevation of the contact areas to contact columns takes place on the semiconductor chip and thus on the semiconductor wafer by means of metal deposition through a mask. After the mask has been removed, metallic columnar peaks remain on the contact surfaces of the respective semiconductor chips of the semiconductor wafer.
  • the columnar elevation of the contact surfaces to contact columns on the semiconductor chip can also be carried out by means of selective electrolytic metal deposition through a mask.
  • a closed metal layer of less than 1 ⁇ m is first applied to the semiconductor wafer.
  • a mask is either printed on the wafer or applied using photoresist technology and finally a cathode potential of a galvanic system is applied to the continuous metal layer, so that galvanically or electrolytically contact columns are deposited on the contact areas on the semiconductor wafer which are kept free of the mask.
  • the mask is then removed.
  • Printing process itself requires only a short process time, so that it is also suitable for mass production.
  • the structure of the conductor tracks can also be generated by direct printing technology such as a screen printing technology.
  • direct printing technology such as a screen printing technology.
  • a sieve is used that only has open meshes at the points where rewiring lines are to be created.
  • This screen printing technique is extremely inexpensive and can thus reduce the overall cost of the process.
  • This solder mask covers the rewiring lines and protects them from being wetted by the external contacts to be attached.
  • multilayer layers can also be used, if the circumstances require Conductor structures are applied to the top of the carrier made of plastic housing compound. For this purpose, through contacts are provided between the conductor track layers in order to connect the individual conductor track layers to one another as necessary.
  • the production of such multilayer conductor track structures can be carried out using methods of microtechnology and / or printed circuit board technology. This has the advantage that such technologies have been tried and tested and thus inexpensive and tried-and-tested processes are used and the manufacturing risk is thus minimized.
  • FIG. 1 shows a schematic cross section through a first electronic component according to the invention
  • FIG. 2 shows a schematic cross section through a second electronic component according to the invention
  • FIG. 3 shows a schematic cross section through a semiconductor wafer with contact columns attached to contact areas
  • FIG. 4 shows a schematic cross section through a plurality of semiconductor chips made from the semiconductor wafer according to FIG. 3 with contact columns attached to contact areas
  • Figure 5 shows a schematic cross section through a carrier made of plastic housing with embedded
  • Figure 6 shows a schematic cross section through the
  • FIG. 7 shows a schematic cross section through the carrier from FIG. 6, after external contacts have been applied to its top
  • FIG. 8 shows a schematic cross section through two electronic components which were produced after the carrier from FIG. 7 had been separated into individual components
  • FIG. 11 shows a schematic cross section through a plurality of semiconductor chips of the semiconductor wafer from FIG. 10 with contact columns applied to contact areas, the semiconductor chips with their on the bottom. side provided coating are arranged on a mold plate,
  • FIG. 12 shows a schematic cross section through a carrier made of plastic housing compound with the semiconductor chips from FIG. 11 embedded therein
  • FIG. 13 shows a schematic cross section through the carrier from FIG. 12, rewiring lines and through contacts being arranged on the carrier,
  • FIG. 14 shows a schematic cross section through the carrier from FIG. 13, external contacts being attached to the top thereof,
  • FIG. 3 shows a schematic cross section through a semiconductor wafer 20 with contact columns 8 applied to contact surfaces 11 in the course of the production of the first or second embodiment of the invention.
  • the starting point for the production of an electronic component 1 is a semiconductor wafer which has a plurality of integrated circuits on its upper side, which are arranged in rows and columns to form semiconductor chips.
  • the electrodes of the individual components of each integrated circuit are connected to microscopic contact areas on the top of each semiconductor chip. These contact areas 11 are thus also arranged on the upper side of the semiconductor wafer 20.
  • this mask is removed, for example, by ashing in a plasma furnace or by dissolving it with appropriate solvents.
  • the contact columns 8 are thus exposed and are merely electrically connected to a thin metal layer which can be etched off the surface of the plastic housing compound by means of a short etching process.
  • the decrease in the elevation of the contact columns and the simultaneous etching of the jacket area of the contact columns can be accepted, so that no additional protection or an extra mask for the contact columns is required in this etching process.
  • metal deposition Another possibility, not shown in this view, of building up such a column structure on the contact surfaces 11 is by metal deposition through a mask.
  • the metal deposition is carried out using vapor deposition technology or metal sputtering such as sputtering. leads. Copper, gold or alloys thereof are used as the metal to be deposited.
  • FIG. 5 shows a schematic cross section through a carrier 22 made of plastic housing compound 9 with embedded semiconductor chips 3.
  • Components with the same functions as in FIG The previous figures are identified by the same reference numerals and are not specifically explained.
  • the carrier 22 made of plastic housing compound 9 is produced by pouring out the mold cavity 37 of an injection mold 35, as is shown in FIG.
  • the upper sides 23 of the contact columns 8 are freely accessible on the upper side 24 of the carrier 22.
  • a single rewiring level, as provided for the first embodiment of the invention according to FIG. 1, or a multilayer conductor structure, as provided for the second embodiment of the invention according to FIG. 2, can now be arranged on the upper side 24 of the carrier 22 ,
  • the mold plate 21 can support the carrier 22.
  • the carrier 22 is self-supporting, so that the molded plate 21 can be removed even before rewiring levels are applied.
  • the carrier 22 made of plastic housing compound 9 has component positions arranged in rows and columns, each with an embedded semiconductor chip 3 and associated contact columns 8.
  • the self-supporting carrier 22 in FIG. 7 is freed from its molding plate 21 and adhesive film 34, as are shown in FIGS. 4 to 6. While the upper side 24 of the carrier 22 in FIG. 7 already has solder balls 18 as external contacts 7, regions with a plastic housing compound 9 and regions with the rear sides 4 of the semiconductor chips 3 alternate on the underside 40 of the carrier 22.
  • the semiconductor chips 3 are arranged here in rows and columns, so that the carrier 22 can be separated into electronic components without great effort.
  • the carrier 22 shown in FIG. 7 is broken up into the individual components shown in FIG. separates.
  • the rectangular plastic housing shapes shown are created.
  • any contours of the side edge 13 can also be produced by profile saws in an embodiment not shown here.
  • the side edges can also be shown wider or narrower than shown in FIG. This gives a wide range of variations for the design of the housing shape.
  • the number of external contacts 7 can also be increased as desired. A wide variety of requirements for the housing structure of an electronic component 1 can thus be met.
  • the rear side 4 of the semiconductor chip 3 forms an external contact surface on the top side 5 of the electronic component 1.
  • the rear side 4 of the semiconductor chip 3 of the third embodiment according to FIG. 9 protected by a coating 26 made of plastic housing compound 9.
  • a multilayer conductor track structure 19 is arranged on the underside of the electronic component 1 of the third embodiment according to FIG. 9, as in the second embodiment.
  • a multilayer conductor track structure 19 is arranged on the underside of the electronic component as in the first embodiment according to FIG.
  • FIG. 10 shows a schematic cross section through a semiconductor wafer 20 with contact columns 8 applied to contact surfaces 11 and with coatings 26 made of plastic housing compound 9 applied to the underside of the semiconductor wafer 20 in the course of producing the third embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not specifically explained.
  • FIG. 11 shows a schematic cross section through a plurality of semiconductor chips 3 with contact columns 8 applied to contact areas 11, which are arranged with their coatings 26 made of plastic housing compound 9 on the respective underside on a form plate 21 in the course of the production of the third embodiment of the invention.
  • the shaped plate 21 has a double-sided adhesive film 34 for receiving the semiconductor chips 3, with which the positions of the semiconductor chips 3 are fixed with their coating 26 made of plastic housing compound 9.
  • a molding, not shown here, with a cavity is applied to the mold plate 21, the upper wall of which has a sealing film.
  • the upper sides 23 of the contact columns 28 can work into this sealing film.
  • the cavity is covered with a
  • the external contact surfaces 17 on the top of the carrier 22 are applied in a manner similar to that in the first two embodiments of the invention solder balls 18 applied to make external contacts 7.
  • solder balls 18 are applied to the entire carrier, all the electronic components 1 are produced and are separated into individual components in a further step.
  • the back of each semiconductor chip 3 is now coated with a plastic housing compound 9. As shown in FIG. 10, this coating 26 can be applied to all of the semiconductor chips 3 on the underside of a semiconductor wafer 20 at once.

Abstract

Die Erfindung betrifft ein elektronisches Bauteil mit einem Kunststoffgehäuse (2) und ein Verfahren zu seiner Herstellung, in dem ein Halbleiterchip (3) angeordnet ist. Die Unterseite (6) des Kunststoffgehäuses (2) weist Aussenkontakte (7) auf. Die Aussenkontakte (7) sind über Kontaktsäulen (8) des Halbleiterchips (3) und auf der Kunststoffgehäusemasse (9) angeordnete Umverdrahtungsleitungen (10) mit Kontaktflächen (11) auf der aktiven Oberseite (12) des Halbleiterchips (3) verbunden. Dabei stellen die Kontaktsäulen (8) eine elektrisch leitende Überhöhung der Kontaktflächen (11) dar.

Description

Beschreibung
Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein elektronisches Bauteil mit Kunststoffgehäuse und Verfahren zu seiner Herstellung entsprechend der Gattung der unabhängigen Ansprüche.
Die zunehmende Komplexität der Herstellung von elektronischen Bauteilen aus einem Kunststoffgehäuse mit einem Halbleiterchip und auf der Unterseite des Kunststoffgehäuses verteilten Außenkontakten führt zunehmend zu höherem Ausschuß bei der Herstellung derartiger elektronischer Bauteile. Darüber stei- gen die Herstellungskosten für solche elektronischen Bauteile mit zunehmender Anzahl von Außenkontakten auf dessen Unterseite.
Es ist Aufgabe der Erfindung, ein elektronisches Bauteil und ein Verfahren zu dessen Herstellung zu schaffen, bei dem trotz zunehmender Komplexität und zunehmender Zahl von Außenanschlüssen die Ausschußrate verringert und das trotzdem preiswert herstellbar ist.
Intensive Untersuchungen haben ergeben, daß ein wesentlicher Grund der Verteuerung der Herstellung von komplexen Bauteilen mit einem Kunststoffgehäuse in der Vielzahl von Montagetechniken für alle möglichen Gehäuseformen liegt, da es keine einheitliche Technologieplattform gibt. Die Technologien zur Herstellung verschiedener Gehäuse und Gehäusefamilien sind bisher völlig unterschiedlich. Außerdem erscheint der Einsatz von Interposern und definierter Chipträger und anderer Systemträger unverzichtbar. Insbesondere die technisch auf en- dige Umverdrahtungsfunktion eines Interposers birgt jedoch ein ständiges Funktionsrisiko. Bei dem erfindungsgemäßen elektronischen Bauteil mit Kunststoffgehäuse kann auf den Einsatz eines Interposers vollständig verzichtet werden.
Erfindungsgemäß weist ein elektronisches Bauteil ein Kunststoffgehäuse auf, in dem ein Halbleiterchip angeordnet ist. Das Kunststoffgehäuse weist Seitenränder auf, die um Seitenränder des Halbleiterchips herum angeordnet sind. Dabei ist auf der aktiven Oberseite des Halbleiterchips und auf den Seitenrändern des Kunststoffgehäuses eine dünne elektrisch isolierende Kunststoffschicht mit einer Dicke von bis zu ca. 30μm ausgebildet. Die Kunststoffschicht kann dabei eine Dicke von bis zu 20μm aufweisen, wodurch sich sehr kleine Bauteile herstellen lassen. Gerade mit dem erfindungsgemäßen Herstellungsverfahren lassen sich solche Bauteile sehr einfach und zuverlässig herstellen.
Die Kunststoffschicht kann dabei aus der zur Herstellung des Gehäuses verwendeter Kunststoffmasse gefertigt sein. Die Unterseite des Kunststoffgehäuses weist Außenkontakte auf, die über Umverdrahtungsleitungen mit Kontaktflächen auf einer aktiven Oberseite des Halbleiterchips verbunden sind. Die Umverdrahtungsleitungen sind dabei in einer oder mehreren Um- verdrahtungsebenen angeordnet. Die Kunststoffschicht kann dabei sehr dünn und sogar als dünne Passivierungsschicht auf dem Halbleiterchip ausgeführt sein, wenn sie eine elektrisch isolierende Wirkung bereitstellt.
Dieses elektronische Bauteil hat den Vorteil, daß es eine kostengünstige Gehäusealternative für hochintegrierte und hoch- polige Bauformen ohne Einsatz von Mehrlagensubstraten und zusätzlichen Interposern bietet. Gleichzeitig wird mit den Kon- taktsäulen, die eine elektrisch leitende Überhöhung der Kontaktflächen auf der aktiven Oberseite des Halbleiterchips darstellen, eine neue Montagetechnik als Technologieplattform für alle möglichen Gehäuseformen verwirklicht. Das Herstellen von Kontaktsäulen auf den Kontaktflächen des in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip liefert eine neue Technologie zur Herstellung verschiedener Gehäuse und Gehäusefamilien bei immer gleichbleibenden Grundstrukturen.
Mit dem erfindungsgemäßen elektronischen Bauteil sind hochintegrierte Bauteile in zukünftigen Technologien wie den Fan- Out-Designs ebenso herstellbar wie Low-Pin-Count-Anwendungen mit hohen Anforderungen an die Performance bis hin zu Wafer- Level-Packages . Mit diesem elektronischen Bauteil wird gleichzeitig die Schwierigkeit überwunden, daß bisher unterschiedliche Gehäuseformen stets neue Konzepte für Fertigungslinien und somit unterschiedlichstes Equipment, Prozesse und Materialien erfordern, was mit dem erfindungsgemäßen elektronischen Bauteil entfällt. Die unterschiedlichen Ansätze für Gehäuse auch im Anwendungsbereich der Hochfrequenztechnik und der High-Pin-Count-Gehäuse wie dem P-LFBGA-Gehäuse können auf der Basis des erfindungsgemäßen elektronischen Bauteils vereinheitlicht und vereinfacht werden.
Zwischen der Kunststoffschicht und der Umverdrahtungsebene bzw. zwischen der Kunststoffschicht und einer der Umverdrah- tungsebenen kann auch wenigstens eine weitere elektrisch isolierende Zwischenschicht vorgesehen sein. Für bestimmte Anwendungen können sich daraus weitere Vorteile im Hinblick auf mechanische oder elektrische Eigenschaften des erfindungsgemäßen Bauteils ergeben. Bauteile mit besonders kleinen Halbleiterchips lassen sich dann noch gut kontaktieren, wenn Außenkontakte in Bereichen unterhalb der Seitenränder des Kunststoffgehäuses angeordnet sind. Mit dieser Ausführungsform der Erfindung kann die An- zahl der Außenkontakte auch beliebig erhöht werden, indem die Seitenränder aus Kunststoffgehäusemasse beliebig größer als die Seitenränder des Halbleiterchips gestaltet werden.
Die Außenkontakte können dabei auch über Kontaktsäulen des Halbleiterchips und über auf der Kunststoffgehäusemasse angeordnete Umverdrahtungsleitungen mit Kontaktflächen auf der aktiven Oberseite des Halbleiterchips verbunden sein. Dann sind die Kontaktsäulen als elektrisch leitende Überhöhung der Kontaktflächen ausgebildet.
In einer Ausgestaltung der Erfindung ist es vorgesehen, daß die Rückseite des Halbleiterchips auf der Oberseite des Kunststoffgehäuses angeordnet ist und eine Außenkontaktflache für ein Massepotential aufweist. Diese Außenkontaktflache kann auch für den Anschluß eines Wärmeleitungsblockes oder einer Kühlvorrichtung genutzt werden. Ein Vorteil dieses elektronischen Bauteils besteht darin, daß nicht nur Außenkontakte auf der Unterseite des elektronischen Bauteils angeordnet sind, sondern nun auch eine zentrale Außenkontaktflä- ehe auf der Oberseite des elektronischen Bauteils angeboten wird.
Bei einer weiteren Ausführungsform der Erfindung ist die Rückseite des Halbleiterchips unterhalb der Oberseite des Kunststoffgehäuses angeordnet und von einer Beschichtung aus Kunststoffgehäusemasse bedeckt. Diese Ausführungsform der Erfindung hat den Vorteil, daß die Rückseite des Halbleiter- chips durch die Beschichtung aus Kunststoffgehäusemasse vor mechanischen Beschädigungen geschützt ist.
Bei dem erfindungsgemäßen elektronischen Bauteil können die Umverdrahtungsleitungen wenigstens teilweise unmittelbar auf der Kunststoffgehäusemasse aufliegen. Eine etwaige Gefahr, die daraus resultiert, beim Aufbringen von Außenanschlüssen auf Außenkontaktflächen auch die Umverdrahtungsleitungen vom Material der Außenkontakte benetzt werden, kann gemäß einer Weiterbildung auf einfache Weise dadurch vermieden werden, daß auf der Unterseite des elektronischen Bauteils eine Lötstoppschicht vorgesehen wird, bei der Außenkontaktflächen der Außenkontakte freibleiben.
Die Außenkontakte selbst können als Lötbälle oder Löthöcker ausgeführt sein. Derartige Lötbälle und Löthöcker haben den Vorteil, daß sie auf der gesamten Unterseite des Kunststoffgehäuses angeordnet werden können, sofern entsprechend viele Außenkontaktflächen auf der Unterseite des elektronischen Bauteils angeordnet werden.
Bei einer weiteren Ausführungsform der Erfindung kann auf der Kunststoffgehäusemasse eine mehrschichtige Leiterbahnstruktur angeordnet sein. Diese mehrschichtige Leiterbahnstruktur dient der Umverdrahtung von den Kontaktsäulen des Halbleiterchips zu den vorgesehenen Außenkontakten. Diese Ausführungsform der Erfindung hat darüber hinaus den Vorteil, daß die mehrschichtige Leiterbahnstruktur auf Kontaktsäulen des Halbleiterchips aufbauen kann, die in Kunststoffgehäusemasse ein- gebettet sind und deren Oberseiten frei von Kunststoffmasse bleiben, so daß die unterste Leiterbahnlage der mehrschichtigen Leiterbahnstruktur unmittelbar auf der Kunststoffgehäuse- masse aufliegt und mit den Kontaktsäulen des Halbleiterchips verbunden ist.
Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kunststoffgehäuse, in dem ein Halbleiterchip angeordnet ist, weist folgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer bereitgestellt, der in Zeilen und Spalten angeordnete Halbleiterchips mit Kontaktflächen aufweist. Anschließend werden die Kontaktflächen zu Kontaktsäu- len auf dem Halbleiterwafer überhöht. Nach dem säulenförmigen Überhöhen der Kontaktflächen kann der Halbleiterwafer in einzelne Halbleiterchips getrennt werden. Mit diesen Halbleiterchips wird dann eine Formplatte bestückt. Anschließend wird auf dieser Formplatte ein gemeinsamer Träger aus Kunststoff- gehäusemasse hergestellt, wobei die Halbleiterchips derart in die Kunststoffgehäusemasse eingebettet werden, daß die den Kontaktflächen der Halbleiterchips gegenüberliegenden Oberseiten der Kontaktsäulen freibleibend auf der Oberseite des Trägers angeordnet sind. Auf die Oberseite des Halbleiterträ- gers können dann selektiv Umverdrahtungsleitungen auf den gemeinsamen Träger aufgebracht werden, wobei jeweils ein Leitungsende einer Umverdrahtungsleitung mit einer freiliegenden Oberseite einer Kontaktsäule verbunden wird und das andere Leitungsende zu einer Außenkontaktflache führt. Bis auf diese Außenkontaktflächen kann dann durch selektives Aufbringen eines Lötstopplackes die Oberseite des Trägers beschichtet werden, so daß die an der Oberseite liegenden Umverdrahtungsleitungen vor einem Benetzen des Materials der aufzubringenden Außenkontakte geschützt bleiben. Schließlich können Lötbälle oder Löthöcker auf die freiliegenden Außenkontaktflächen aufgebracht werden. Anschließend wird der Träger in einzelne elektronische Bauteile getrennt. Dieses Verfahren hat den Vorteil, daß es eine Technologieplattform für alle möglichen Gehäuseformen bietet. Dabei bleibt die Technologie zur Herstellung verschiedener Gehäuse und Gehäusefamilien immer die gleiche. Auf den Einsatz von Interposern oder definierten Chipträgern kann bei diesem Verfahren zur Herstellung eines elektronischen Bauteils verzichtet werden. Mit dem Verfahren ist jedes beliebige Pin-Design erzeugbar. Auch hochintegrierte Bauteile in zukünftigen Technologien wie den Fan-Out-Designs sind herstellbar genauso wie Low-Pin-Count-Anwendungen mit hohen An orderungen an die Performance bis hin zu Wafer-Level-Packages .
Mit dem erfindungsgemäßen Verfahren können aufwendige Urαver- drahtungsfunktionen eines üblichen Interposers vollständig ersetzt werden. Schließlich liefert das erfindungsgemäße Verfahren eine kostengünstige Gehäusealternative für hochintegrierte und hochpolige Bauformen ohne Einsatz von Mehrlagensubstraten und zusätzlichen Interposern. Mit diesen Verfahren sind sowohl Einlagenverdrahtungen unmittelbar auf dem Träger aus Kunststoffgehäusemasse möglich wie Mehrlagenaufbauten. Auch können beliebige Anschlußmuster auf der Unterseite des elektronischen Bauteils mit diesem Verfahren hergestellt werden. Für unterschiedliche Gehäuse wie beispielsweise VQFN- oder P-LFBGA-Gehäusen besteht technologisch kein Unterschied. Somit sind das erfindungsgemäße Verfahren und die zugehörigen Prozesse gehäuseunabhängig.
Eine Fortbildung des erfindungsgemäßen Verfahrens sieht vor, daß die Unterseite des Halbleiterwafers vor dem Trennen in Halbleiterchips mit einer Beschichtung aus Kunststoffgehäusemasse versehen wird. Dies hat den Vorteil, daß zunächst ein ganzer Halbleiterwafer auf seiner Unterseite mit einer Kunst- stoffgehäusemasse versehen wird, so daß nach dem Trennen in einzelne Halbleiterchips diese bereits auf ihrer Rückseite mit einer Kunststoffgehäusemasse versehen sind. Das Einbetten der Rückseite und damit der Schutz der Rückseite durch die Kunststoffgehäusemasse ist dann bereits erfolgt, bevor eine Weiterverarbeitung des Chips zu einem elektronischen Bauteils erfolgt.
In einem weiteren Durchführungsbeispiel des Verfahrens erfolgt das säulenförmige Überhöhen der Kontaktflächen zu Kon- taktsäulen auf dem Halbleiterchip und damit auf dem Halbleiterwafer mittels Metallabscheidung durch eine Maske hindurch. Nach Abziehen der Maske verbleiben metallische säulenförmige Überhöhungen auf den Kontaktflächen der jeweiligen Halbleiterchips des Halbleiterwafers stehen.
Das säulenförmige Überhöhen der Kontaktflächen zu Kontaktsäulen auf dem Halbleiterchip kann auch mittels selektiver elektrolytischer Metallabscheidung durch eine Maske hindurch erfolgen. Dazu wird zunächst auf dem Halbleiterwafer eine ge- schlossene Metallschicht von weniger als 1 μm aufgebracht. Anschließend wird eine Maske auf den Wafer entweder aufgedruckt oder durch Photolacktechnik aufgebracht und schließlich wird an die durchgehende Metallschicht ein Kathodenpotential einer Galvanikanlage gelegt, so daß auf den von der Maske freigehaltenen Kontaktflächen auf dem Halbleiterwafer galvanisch oder elektrolytisch Kontaktsäulen abgeschieden werden. Anschließend wird die Maske abgenommen. Das kann beispielsweise durch Veraschung in einem Plasmaofen erfolgen oder durch Lösungsmittel, die die Maske wegschwemmen, und ab- schließend wird durch eine kurze Ätzung die dünne verbindende Metallschicht abgeätzt, so daß die einzelnen Kontaktsäulen nicht mehr kurzgeschlossen sind. Dieses Durchführungsbeispiel hat den Vorteil, daß es eine äußerst preiswerte Variante ist, die für die Massenherstellung von Kontaktsäulen auf einem Halbleiterwafer geeignet ist.
Zur säulenförmigen Überhöhung der Kontaktflächen zu Kontakt- Säulen auf dem Halbleiterchip können auch Drucktechniken verwendet werden. Derartige Drucktechniken haben den Vorteil, daß keine Maske unmittelbar auf dem Halbleiterwafer aufgebracht werden muß, die anschließend zerstört wird. Vielmehr kann eine dauerhafte Schablone oder Maske eingesetzt werden, durch die ein Drucken der Kontaktsäulen erfolgen kann. Der
Druckvorgang selbst benötigt nur eine geringe Prozesszeit, so daß auch er für eine Massenfertigung geeignet ist.
Die säulenförmigen Überhöhungen der Kontaktflächen zu Kon- taktsäulen auf dem Halbleiterchip können auch unter Einsatz von Metallaufstäubung durch eine Maske erfolgen. Dieses Metallaufstäuben bzw. Sputtern erfolgt, indem eine metallische Quelle, beispielsweise mit Elektronenstrahlen oder Inertio- nenstrahlen, zerstäubt wird und anschließend diese zerstäub- ten Metallionen in Richtung auf einen auf Kathodenpotential liegenden Wafer aufgestäubt werden. Dieses Aufstäuben kann durch eine Maske hindurch erfolgen, oder es kann auch eine geschlossene Metallfläche erzeugt werden, die anschließend mit Hilfe von Photolacktechnik zu Kontaktsäulen strukturiert wird.
Anstelle einer Aufstäubungstechnik kann auch eine Aufdamp- fungstechnik angewandt werden, bei der eine Metallquelle verdampft wird und dieser Metalldampf die Oberseite des Halblei- terwafers beschichtet. Dieses Beschichten kann wiederum durch eine Maske erfolgen oder es kann anschließend eine Maske aufgebracht werden, um selektiv lediglich die Metallsäulen auf dem Halbleiterchip bzw. Halbleiterwafer auszubilden. Schließlich können die säulenförmigen Überhöhungen der Kontaktflächen zu Kontaktsäulen auch mittels Aufbringen von Bondköpfen erzeugt werden. Derartige Bondköpfe können Thermo- sonickompressionsköpfe sein, bei denen ein Golddraht zu einem säulenförmigen Kopf umgeformt wird. Diese säulenförmigen Erhöhungen haben den Vorteil, daß sie beliebige Überhöhungen der Kontaktflächen herstellen können. Der weitere Vorteil dieser Überhöhung liegt darin, daß sie eine sehr formstabile Kontaktsäule auf dem Halbleiterchip bilden.
Nach dem Herstellen der Kontaktsäulen kann der Halbleiterwafer in eine Kunststoffgehäusemasse verpackt werden. Soll die Unterseite des elektronischen Bauteils wesentlich größer als die Fläche eines Einzelchips ausgeführt werden, dann wird zunächst der Halbleiterwafer in einzelne Halbleiterchips aufgetrennt. Nach dem Auftrennen können die Chips in beliebigem Abstand voneinander in Zeilen und Spalten auf einer Formplatte aufgebracht werden. Ist die Formplatte bestückt, dann kann die gesamte Formplatte mit einer Kunststoffgehäusemasse beschichtet werden, wobei die Halbleiterchips gemeinsam in die Kunststoffgehäusemasse eingebettet sind. Die Oberseiten der Kontaktsäulen auf der Oberseite des Trägers aus Kunststoffgehäusemasse sind dabei noch frei zugänglich. Dies hat den Vor- teil, daß anschließend für viele Halbleiterchips gleichzeitig Umverdrahtungsleitungen unmittelbar auf der Kunststoffgehäusemasse aufgebracht werden können. Ferner hat es den Vorteil, daß beliebig viele Außenkontakte auf der Unterseite des elektronischen Bauteils plaziert werden können, indem auf dem Träger aus Kunststoffgehäusemasse entsprechend viele Kontaktanschlussflächen über Umverdrahtungsleitungen vorgesehen werden. In einem weiteren Durchführungsbeispiel des Verfahrens erfolgt ein selektives Aufbringen von Umverdrahtungsleitungen auf dem gemeinsamen Träger aus Kunststoffgehäusemasse durch Aufbringen einer geschlossenen Metallschicht und anschließen- der Strukturierung der Metallschicht mittels Photolacktechnik. Dieses Verfahren hat den Vorteil, daß zunächst mittels Aufstäuben von Metall oder Aufdampfen von Metall oder stromlosen Abscheiden von Metall eine geschlossene Metallschicht auf der Oberseite des Trägers aus einer Kunststoffgehäusema- sse gebildet wird, die alle Oberseiten der Kontaktsäulen zunächst kurzschließt und anschließend wird durch eine präzise Photolacktechnik diese Schicht zu Umverdrahtungsleitungen bzw. zu Leiterbahnen präzise strukturiert.
Gemäß dem Verfahren kann auch die Struktur der Leiterbahnen durch unmittelbare Drucktechnik wie einer Siebdrucktechnik erzeugt werden. Dabei wird ein Sieb, das nur an den Stellen, an denen Umverdrahtungsleitungen entstehen sollen, offene Maschen aufweist, verwendet. Diese Siebdrucktechnik ist äußerst preiswert und kann somit die Gesamtkosten der Verfahrens vermindern.
Vor einem Anbringen von Außenkontakten auf den Kontaktflächen, die an Enden der Umverdrahtungsleitungen angeordnet sind, wird selektiv ein Lötstopplack auf die Oberseite des
Trägers unter Freilassung der Außenkontaktflächen der Umverdrahtungsleitungen beispielsweise mittels Photolacktechnik aufgebracht. Dieser Lötstopplack deckt die Umverdrahtungsleitungen ab und schützt sie vor einem Benetzen durch die anzu- bringenden Außenkontakte.
Anstelle einer einschichtigen Umverdrahtungslage können, falls es die Gegebenheiten erfordern, auch mehrschichtige Leiterbahnstrukturen auf der Oberseite des Trägers aus Kunststoffgehäusemasse aufgebracht werden. Dazu werden zwischen den Leiterbahnschichten Durchkontakte vorgesehen, um die einzelnen Leiterbahnlagen soweit erforderlich miteinander zu verbinden. Die Herstellung derartiger mehrschichtiger Leiterbahnstrukturen können mit Verfahren der Mikrotechnologie und/oder der Leiterplattentechnologie durchgeführt werden. Dieses hat den Vorteil, daß derartige Technologien erprobt sind und somit preiswerte und erprobte Verfahren zum Einsatz kommen und damit das Herstellungsrisiko minimiert wird.
Zusammenfassend wird mit dem erfindungsgemäßen elektronischen Bauteil und dem Verfahren eine neue Montagetechnik als Technologieplattform für alle möglichen Gehäuseformen möglich. Dabei bleibt die Technologie zur Herstellung verschiedener
Gehäuse und Gehäusefamilien immer gleich. Trotzdem ist jedes Pindesign erzeugbar. Hochintegrierte Bauteile in zukünftigen Technologien wie den Fan-Out-Designs sind ebenso herstellbar wie Low-Pin-Count-Anwendungen mit hohen Anforderungen an die Performance bis hin zu Wafe-Level-Packages .
Mit dem erfindungsgemäßen elektronischen Bauteil und dem Verfahren werden aufwendige Umverdrahtungsfunktionen eines Interposers entbehrlich. Kostengünstige Gehäusealternativen für hochintegrierte oder hochpolige Bauformen sind ohne Einsatz von Mehrfachlagensubstraten und eventuell zusätzlichen Interposern möglich. Außerdem haben das elektronische Bauteil und das Verfahren gemäß dieser Erfindung den Vorteil, daß ein Drahtbonden oder ein Flip-Chip-Bonden vollständig entfallen. Somit sind mit der vorliegenden Erfindung sowohl Mehrlagenaufbauten genauso möglich wie Einlagenverdrahtungen. Ferner können beliebige Anschlußmuster hergestellt werden und es besteht technologisch kein Unterschied zwischen unterschiedli- chen Gehäusen. Damit sind das erfindungsgemäße Verfahren und die dazu gehörigen Prozesse gehäuseunabhängig.
Die Erfindung wird nun anhand von mehreren Ausführungsbei- spielen mit Bezug auf die beiliegenden Zeichnungen näher erläutert .
Figur 1 zeigt einen schematischen Querschnitt durch ein erstes erfindungsgemäßes elektronisches Bauteil, Figur 2 zeigt einen schematischen Querschnitt durch ein zweites erfindungsgemäßes elektronisches Bauteil,
Figur 3 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer mit auf Kontaktflächen aufgebrachten Kontaktsäulen, Figur 4 zeigt einen schematischen Querschnitt durch mehrere aus dem Halbleiterwafer gemäß Figur 3 hergestellte Halbleiterchips mit auf Kontaktflächen aufgebrachten Kontaktsäulen,
Figur 5 zeigt einen schematischen Querschnitt durch einen Träger aus Kunststoffgehäusemasse mit eingebetteten
Halbleiterchips gemäß Figur 4,
Figur 6 zeigt einen schematischen Querschnitt durch den
Träger aus Figur 5, nachdem Umverdrahtungsleitungen auf diesem vorgesehen worden sind, Figur 7 zeigt einen schematischen Querschnitt durch den Träger aus Figur 6, nachdem auf dessen Oberseite Außenkontakte aufgebracht worden sind,
Figur 8 zeigt einen schematischen Querschnitt durch zwei elektronische Bauteile, die nach dem Auftrennen des Trägers aus Figur 7 in Einzelbauteile entstanden sind,
Figur 9 zeigt einen schematischen Querschnitt durch ein drittes erfindungsgemäßes elektronisches Bauteil, Figur 10 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer mit auf Kontaktflächen aufgebrachten Kontaktsäulen und mit einer auf dessen Unterseite aufgebrachten Beschichtung aus einer Kunst- stoffgehäusemasse,
Figur 11 zeigt einen schematischen Querschnitt durch mehrere Halbleiterchips des Halbleiterwafers aus Figur 10 mit auf Kontaktflächen aufgebrachten Kontaktsäulen, wobei die Halbleiterchips mit ihrer an der Unter- . seite vorgesehenen Beschichtung auf einer Formplatte angeordnet sind,
Figur 12 zeigt einen schematischen Querschnitt durch einen Träger aus Kunststoffgehäusemasse mit den darin eingebetteten Halbleiterchips aus Figur 11, Figur 13 zeigt einen schematischen Querschnitt durch den Träger aus Figur 12, wobei auf dem Träger Umverdrahtungsleitungen und Durchkontakte angeordnet sind,
Figur 14 zeigt einen schematischen Querschnitt durch den Träger aus Figur 13, wobei auf dessen Oberseite Außenkontakte angebracht sind,
Figur 15 zeigt einen schematischen Querschnitt durch zwei elektronische Bauteile, die durch Auftrennen des Trägers aus Figur 14 entstanden sind, und Figur 16 zeigt einen schematischen Querschnitt durch ein viertes erfindungsgemäßes elektronisches Bauteil.
Figur 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 gemäß einer ersten Ausführungsform der Erfindung. Das elektronische Bauteil 1 gliedert sich in ein Kunststoffgehäuse 2 sowie in einen Halbleiterchip 3, der eine Rückseite 4 und eine aktive Oberseite 12 aufweist. Das Kunst- stoffgehäuses 2 weist eine Oberseite 5 und eine Unterseite 6 auf. Auf der Unterseite 6 sind Außenkontakte 7 angeordnet. Diese Außenkontakte 7 sind über Umverdrahtungsleitungen 10 in einer Umverdrahtungsebene 33 und über Kontaktsäulen 8 elektrisch mit Kontaktflächen 11 auf der aktiven Oberseite des Halbleiterchips 3 verbunden.
Die Kontaktsäulen 8 sind als metallische Überhöhungen der Kontaktflächen 11 auf der Oberseite 12 des Halbleiterchips 3 ausgebildet. Die Kontaktsäulen 8 weisen eine Länge und damit eine Überhöhung zwischen 5 μm und 150 μm auf. Die Kontaktsäulen 8 sind aus Kupfer, Gold oder Legierungen derselben aufgebaut. Die Umverdrahtungsleitungen 10 liegen bei der ersten Ausführungsform der Erfindung unmittelbar auf der Kunststoffgehäusemasse 9 auf und kontaktieren mit einem Ende die Ober- seite 23 einer Kontaktsäule 8. Die Umverdrahtungsleitungen 10 weisen an ihrem anderen Ende eine Außenkontaktflache 17 auf, auf der jeweils ein Außenkontakt 7 angeordnet ist. Die Mantelflächen der Kontaktsäulen 8 sind vollständig in Kunststoffgehäusemasse eingebettet. Die Seitenflächen des Halblei- terchips und die Oberseite des Halbleiterchip ist in dieser Ausführungsform derart von Kunststoffgehäusemasse 9 umgeben, daß am elektronischen Bauteil 1 Seitenränder 13 aus Kunststoffgehäusemasse 9 ausgebildet sind.
Durch Variation der Breite der Seitenränder 13 können am elektronische Bauteil 1 unabhängig von der Chipgröße des Halbleiterchips 3 beliebig große Außenflächen zum Anordnen von Außenkontaktflächen bzw. zum Anordnen von Außenkontakten 7 vorgesehen werden. In der in Figur 1 gezeigten ersten Aus- führungsform der Erfindung ist nur eine einzige Umverdrahtungsebene 33 auf der Unterseite 6 des Kunststoffgehäuses 2 angeordnet. Auf dieser Umverdrahtungsebene ist unter Freilassung der Außenkontaktflächen 17 ein Lötstopplack 16 ange- bracht, um ein Benetzen der Lötbälle 18 als Außenkontakte 7 auf die Außenkontaktflächen 17 selbst zu begrenzen.
Bei dieser Ausführungsform der Erfindung werden weder System- träger noch Umverdrahtungsplatten eingesetzt, auch wird auf jegliche Drahtbondverbindung oder Flip-Chip-Kontaktgabe an der Oberseite 12 des Halbleiterchips verzichtet, so daß dieses elektronische Bauteil einen einfachen und kompakten Aufbau aufweist, der äußerst zuverlässige elektrische Verbindun- gen zwischen makroskopischen Außenkontakten 7 und mikroskopisch kleinen Kontaktflächen 11 schafft. Unter mikroskopisch klein sind dabei Flächen und Abmessungen zu verstehen, die lediglich unter einem Lichtmikroskop meßbar sind, während makroskopische Komponenten mit bloßem Auge erkennbar und mit entsprechenden Messwerkzeugen meßbar sind.
Der Halbleiterchip 3 in den Ausführungsformen der Erfindung hat eine Chipdicke zwischen 100 μm und 750 μm und eine Größe zwischen 2,5 mm und 25 mm Kantenlänge.
Figur 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Ein Unterschied zwischen der ersten Ausführungsform nach Figur 1 und der zweiten Ausführungsform nach Figur 2 liegt darin, daß auf der Unterseite 6 des Kunststoffgehäuses der zwei- ten Ausführungsform nach Figur 2 nicht eine einzige sondern mehrere Umverdrahtungsebenen angeordnet sind. In der zweiten Ausführungsform ist eine äußere Umverdrahtungsebene 30 vorgesehen, die von einem Lötstopplack bis auf die Außenkontakt- flächen 17 abgedeckt wird. Außerdem ist eine innere Umverdrahtungsebene 31 vorgesehen, die bis auf den Bereich der Außenkontakte 17 durch eine Isolationsschicht 32 abgedeckt wird. Die Isolationsschicht 32 ist dabei als Polyimidschicht ausgeführt. Durch die Polyimidschicht führen in den Bereichen der Außenkontaktflächen 17 Durchkontakte 28 hindurch, um die Außenkontakte 7 mit der inneren Umverdrahtungsebene 31 zu verbinden.
Je nach Anzahl und Dichte der Kontaktflächen 11 auf der aktiven Oberseite 12 des Halbleiterchips 3 können auch mit der zweiten Ausführungsform nahezu beliebig viele Außenkontakte 7 auf der Unterseite 15 des elektronischen Bauteils 1 angeordnet werden. Nicht nur eine zweilagige Leiterbahnstruktur, wie sie in Figur 2 gezeigt wird, sondern auch mehrschichtige Leiterbahnstrukturen 19 sind auf der Kunststoffgehäusemasse 9 herstellbar.
Figur 3 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 20 mit auf Kontaktflächen 11 aufgebrachten Kontaktsäulen 8 im Rahmen der Herstellung der ersten oder zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläu- tert. Ausgangspunkt der Herstellung eines elektronischen Bauteils 1, wie es in den Figuren 1 und 2 gezeigt wird, ist ein Halbleiterwafer, der auf seiner Oberseite mehrere integrierte Schaltungen aufweist, die in Zeilen und Spalten zu Halbleiterchips angeordnet sind. Die Elektroden der einzelnen Bau- elemente jeder integrierten Schaltung sind mit mikroskopisch kleinen Kontaktflächen auf der Oberseite jedes Halbleiterchips verbunden. Diese Kontaktflächen 11 sind somit auch auf der Oberseite des Halbleiterwafers 20 angeordnet. Gemäß Figur 3 erfolgt zunächst im Rahmen der Herstellung eines erfindungsgemäßen Bauteils eine säulenförmige Überhöhung der Kontaktflächen 11 zu Kontaktsäulen 8 auf dem Halbleiter- wafer 20. Diese säulenförmige Verlängerung erfolgt dadurch, daß zunächst eine dünne Metallfläche auf der Oberseite 12 des Halbleiterwafers 20 abgeschieden wird und anschließend diese Metallschicht von wenigen Mikrometern Dicke mit einer isolierenden Maske versehen wird, die lediglich die Kontaktflächen 11 freiläßt. Anschließend wird der Halbleiterwafer unter Kon- taktierung der durchgehenden dünnen Metallschichten in ein galvanisches oder elektrolythisches Bad zur Metallabscheidung der Kontaktsäulen eingetaucht.
Nach Ausbildung der Kontaktsäulen in den Öffnungen der isolierenden Maske wird diese Maske beispielsweise mittels Veraschung in einem Plasmaofen oder mittels Auflösen durch entsprechende Lösungsmittel entfernt. Damit liegen die Kontaktsäulen 8 frei und sind lediglich mit einer dünnen Metall- schicht elektrisch verbunden, die durch einen kurzen Ätzvorgang von der Oberfläche der Kunststoffgehäusemasse abgeätzt werden kann. Die Abnahme der Überhöhung der Kontaktsäulen und die gleichzeitige Anätzung des Mantelbereichs der Kontaktsäulen kann dabei in Kauf genommen werden, so daß kein extra Schutz oder eine extra Maske für die Kontaktsäulen bei diesem Ätzvorgang erforderlich ist.
Eine andere, in dieser Ansicht nicht gezeigte Möglichkeit, eine derartige Säulenstruktur auf den Kontaktflächen 11 auf- zubauen, besteht durch Metallabscheidung durch eine Maske hindurch. Die Metallabscheidung wird dabei mittels Aufdampf- technik oder Metallaufstäubung wie einem Sputtern durchge- führt. Dabei wird als abzuscheidendes Metall Kupfer, Gold oder Legierungen derselben eingesetzt.
Eine weitere Möglichkeit zur Bildung insbesondere von sehr hohen bzw. langen Säulen beispielsweise über 50 μm besteht in dem Aufbringen von Bondköpfen, vorzugsweise von Thermosonic- Kompressionsköpfen auf die Kontaktflächen. Diese Thermosonic- Kompressionsköpfen bzw. Bondköpfe sind mechanisch äußerst stabil und können bereits auf dem gesamten Wafer für sämtli- ehe Halbleiterchips aufgebracht werden.
Figur 4 zeigt einen schematischen Querschnitt durch mehrere Halbleiterchips 3 mit auf Kontaktflächen 11 auf ebrachten Kontaktsäulen 8, die auf einer Formplatte 21 angeordnet sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Die Formplatte 21 ist zur Aufnahme der Halbleiterchips 3 mit einer doppelseitig klebenden Folie 34 versehen. Die Formplatte 21 bildet gleichzeitig einen Teil einer zweigeteilten Spritzgußform. Das zweite Formteil 36 wird nach Anordnen der Halbleiterchips 3 auf der Formplatte 21 aufgebracht, wobei das zweite Formteil 36 auf der oberen inneren Wandung 38 sei- ner Formkavität 37 eine Dichtfolie 39 aufweist, in die sich die Kontaktsäulen 8 mit ihren Oberseiten 23 einarbeiten können. Mit dieser Dichtfolie 39 werden gleichzeitig Höhentoleranzen der Kontaktsäulen 8 untereinander ausgeglichen.
Figur 5 zeigt einen schematischen Querschnitt durch einen Träger 22 aus Kunststoffgehäusemasse 9 mit eingebetteten Halbleiterchips 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Der Träger 22 aus Kunststoffgehäusemasse 9 ist durch Ausgie- ßen der Formkavität 37 einer Spritzgußform 35 hergestellt, wie es in Figur 4 gezeigt wird. Dabei sind an der Oberseite 24 des Trägers 22 die Oberseiten 23 der Kontaktsäulen 8 frei zugänglich. Auf der Oberseite 24 des Trägers 22 können nun eine einzelne Umverdrahtungsebene, wie sie für die erste Aus- führungsform der Erfindung gemäß Figur 1 vorgesehen ist, oder eine mehrschichtige Leiterbahnstruktur, wie sie für die zweite Ausführungsform der Erfindung gemäß Figur 2 vorgesehen ist, angeordnet werden. Dabei kann die Formplatte 21 den Träger 22 stützen. Der Träger 22 ist selbsttragend, so daß die Formplatte 21 noch vor dem Aufbringen von Umverdrahtungsebe- nen entfernt werden kann. Der Träger 22 aus Kunststoffgehäusemasse 9 weist in Zeilen und Spalten angeordnete Bauteilpositionen mit jeweils einem eingebetteten Halbleiterchip 3 und dazugehörigen Kontaktsäulen 8 auf.
Figur 6 zeigt einen schematischen Querschnitt durch einen Träger 22 aus Kunststoffgehäusemasse 9 mit auf dem Träger 22 angeordneten Umverdrahtungsleitungen 10 und Durchkontakten 28. Komponenten mit gleichen Funktionen wie in den vorherge- henden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Die Umverdrahtungsleitungen in Figur 6 sind in zwei Ebenen angeordnet, nämlich in einer inneren Umverdrahtungsebene 31 und in einer äußeren Umverdrahtungsebene 30. Zwischen den Um- verdrahtungsebenen 30 und 31 ist eine Isolationsschicht 32 angeordnet. Die äußere Umverdrahtungsebene 30 wird von einer Lötstopplackschicht 16 abgedeckt, die lediglich die Außenkon- taktflächen 17 freiläßt. Auf den Außenkontaktflächen 17 können so gleichzeitig für mehrere elektronische Bauteile Außenkontakte (7) angebracht werden.
Figur 7 zeigt einen schematischen Querschnitt durch einen Träger 22 aus Kunststoffgehäusemasse 9 mit auf der Oberseite 24 des Trägers 22 aufgebrachten Außenkontakten 7. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Der selbsttragende Träger 22 ist in Figur 7 von seiner Formplatte 21 und Klebstoffolie 34 befreit, wie sie in den Figuren 4 bis 6 dargestellt werden. Während die Oberseite 24 des Trägers 22 in Figur 7 bereits Lötbälle 18 als Außenkontakte 7 aufweist, wechseln sich an der Unterseite 40 des Trägers 22 Bereiche mit Kunststoffgehäusemasse 9 und Bereiche mit den Rückseiten 4 der Halbleiterchips 3 ab. Die Halbleiterchips 3 sind hier in Zeilen und Spalten angeordnet, so daß der Träger 22 ohne großen Aufwand zu elektronischen Bauteilen getrennt werden kann.
Figur 8 zeigt einen schematischen Querschnitt durch zwei elektronische Bauteile 1 nach dem Auftrennen des Trägers 22 aus Kunststoffgehäusemasse 9 in Einzelbauteile gemäß Figur 2. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Durch einen Trennschritt, beispielsweise durch Sägen, Laserverdampfen oder Trockenätzen, wird der in Figur 7 gezeigte Träger 22 in die in Figur 8 gezeigten Einzelbauteile aufge- trennt. Bei Verwendung glatter Sägeblätter entstehen die gezeigten rechtwinkligen Kunststoffgehäuseformen.
Anstelle solcher rechtwinkliger Kunststoffgehäuseformen mit entsprechend steilen Seitenrändern der elektronischen Bauteile 1 können durch Profilsägen in einem hier nicht gezeigten Ausführungsbeispiel auch beliebige Konturen des Seitenrandes 13 hergestellt werden. Je nach Anzahl der erforderlichen Außenkontakte 7 können die Seitenränder auch breiter oder schmaler dargestellt werden, als es in Figur 8 dargestellt ist. Somit ist eine große Variationsbreite für die Gestaltung der Gehäuseform gegeben. Auch die Anzahl der Außenkontakte 7 kann beliebig erhöht werden. Somit lassen sich die unterschiedlichsten Anforderungen an die Gehäusestruktur eines elektronischen Bauteils 1 erfüllen.
Figur 9 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
In der ersten und zweiten Ausführungsform der Erfindung gemäß Figur 1 und Figur 2 bildet die Rückseite 4 des Halbleiter- chips 3 eine Außenkontaktflache an der Oberseite 5 des elektronischen Bauteils 1. Anders als dort ist die Rückseite 4 des Halbleiterchips 3 der dritten Ausführungsform gemäß Figur 9 durch eine Beschichtung 26 aus Kunststoffgehäusemasse 9 geschützt. Auf der Unterseite des elektronischen Bauteils 1 der dritten Ausführungsform gemäß Figur 9 ist wie bei der zweiten Ausführungsform eine mehrschichtige Leiterbahnstruktur 19 angeordnet. In einem hier nicht gezeigten Ausführungsbeispiel ist auf der Unterseite des elektronischen Bauteils wie bei der ersten Ausführungsform gemäß Figur 1 eine mehrschichtige Leiterbahnstruktur 19 angeordnet.
Figur 10 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 20 mit auf Kontaktflächen 11 aufgebrachten Kontaktsäulen 8 und mit auf der Unterseite des Halbleiterwa- fers 20 aufgebrachten Beschichtungen 26 aus Kunststoffgehäu- semasse 9 im Rahmen der Herstellung der dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
Um die Rückseite 4 der Halbleiterchips 3 zu schützen, wird nach dem Aufbringen der Kontaktsäulen 8 auf den Kontaktflächen 11 an der Oberseite des Halbleiterwafers 20 dessen Unterseite 25 mit einer Kunststoffgehäuseschicht 26 beschichtet. Diese Beschichtung kann durch Dispension oder durch ei- nen Spritzgußvorgang auf die gesamte Rückseite des Halblei- terwafers 20 aufgebracht werden. Damit wird gleichzeitig für viele elektronische Bauteile 1 des Halbleiterwafers 20 die Rückseite der Halbleiterchips 3 durch eine Beschichtung 26 aus Kunststoffgehäusemasse 9 geschützt.
Figur 11 zeigt einen schematischen Querschnitt durch mehrere Halbleiterchips 3 mit auf Kontaktflächen 11 aufgebrachten Kontaktsäulen 8, die mit ihren Beschichtungen 26 aus Kunststoffgehäusemasse 9 der jeweiligen Unterseite auf einer Form- platte 21 im Rahmen der Herstellung der dritten Ausführungsform der Erfindung angeordnet sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Die Formplatte 21 weist zur Aufnahme der Halbleiterchips 3 in dieser Ausführungsform der Erfindung eine doppelseitig klebende Folie 34 auf, mit der die Positionen der Halbleiter- chips 3 mit ihrer Beschichtung 26 aus Kunststoffgehäusemasse 9 fixiert werden. Anschließend wird auf die Formplatte 21 ein hier nicht dargestelltes Formstück mit einer Kavität aufgebracht, dessen obere Wandung eine Dichtfolie aufweist. In diese Dichtfolie können sich die Oberseiten 23 der Kontakt- säulen 28 einarbeiten. Danach wird die Kavität mit einer
Kunststoffgehäusemasse aufgefüllt und das Formwerkzeug abgenommen .
Figur 12 veranschaulicht diesen Zustand. Danach liegt auf der Formplatte 21 ein Träger 22 aus Kunststoffgehäusemasse vor. Dabei verbindet sich die aufgebrachte Kunststoffgehäusemasse mit der Beschichtung aus Kunststo fgehäusemasse 9 zu einer Einheit, so daß die Halbleiterchips 3 vollständig in Kunst- stoffgehäusemasse 9 eingebettet sind.
Figur 12 zeigt einen schematischen Querschnitt durch einen Träger 22 aus Kunststoffgehäusemasse 9 mit eingebetteten Halbleiterchips 3 im Rahmen der Herstellung der dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktio- nen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
In Figur 12 ist der Träger 22 aus Kunststoffgehäusemasse 9 noch auf der Formplatte 21 angeordnet. Der Träger 22 ist da- bei selbsttragend ausgebildet, so daß er jederzeit von der Formplatte 21 abgenommen werden kann. Auf der Oberseite 24 des Trägers 22 sind die Oberseiten 23 der Kontaktsäulen 8 frei zugänglich, so daß auf diesen mikroskopisch kleinen Flä- chen 23 Umverdrahtungsleitungen angebracht werden können, um makroskopisch große Außenkontaktflächen zu bilden.
Figur 13 zeigt einen schematische Querschnitt durch den Trä- ger 22 aus Figur 12 mit auf dem Träger 22 angeordneten Umverdrahtungsleitungen 10 und Durchkontakten 28.
Bei der dritten Ausführungsform der Erfindung wird eine mehrschichtige Leiterbahnstruktur 19 auf die Oberseite 24 des Trägers 22 aufgebracht. Dazu wird zunächst eine innere Umverdrahtungsebene 31 aufgebracht, indem Kupfer, Gold, Silber oder Legierungen derselben auf der Oberseite 24 des Trägers 22 abgeschieden werden und anschließend strukturiert werden. Danach wird unter Freilassen von Durchgangsöffnungen eine Isolationsschicht 32 auf der strukturierten inneren Umverdrahtungsebene 31 abgeschieden oder aufgebracht und anschließend werden die Durchgangsöffnungen metallisiert, so daß Durchkontakte 28 entstehen, die durch die Isolationsschicht 32 hindurchführen. Schließlich wird auf der Isolationsschicht 32 die äußere Umverdrahtungsebene 30 aufgebracht, die aus den gleichen Materialien bestehen kann, wie die innere Umverdrahtungsebene. Schließlich wird die äußere Umverdrahtungsebene 30 von einem Lötstopplack unter Freilassung von Außenkontaktflächen 17 abgedeckt, damit Material der aufzubringenden Au- ßenkontakte 7 nicht die Umverdrahtungsleitungen 10 benetzt.
Figur 14 zeigt einen schematischen Querschnitt durch den Träger 22 aus Figur 13 mit auf der Oberseite 24 des Trägers 22 aufgebrachten Außenkontakten 7.
Auf die Außenkontaktflächen 17 auf der Oberseite des Trägers 22 werden in dieser dritten Ausführungsform der Erfindung in ähnlicher Weise wie in den ersten beiden Ausführungsformen der Erfindung Lötbälle 18 aufgebracht, um Außenkontakte 7 herzustellen. Mit dem Aufbringen der Lötbälle 18 auf dem gesamten Träger sind sämtliche elektronischen Bauteile 1 hergestellt und werden in einem weiteren Schritt in Einzelbauteile getrennt. Dabei ist die Rückseite jedes Halbleiterchips 3 im Gegensatz zu den vorhergehenden Ausführungsformen nun mit einer Kunststoffgehäusemasse 9 beschichtet. Diese Beschichtung 26 kann, wie in Figur 10 gezeigt, für alle Halbleiterchips 3 auf einmal auf die Unterseite eines Halbleiterwafers 20 auf- gebracht werden.
Figur 15 zeigt einen schematischen Querschnitt durch zwei elektronische Bauteile 1 nach dem Auftrennen des Trägers 22 aus Figur 14 in Einzelbauteile.
Nach dem Auftrennen des Trägers 22 aus Figur 14 in einzelne elektronische Bauteile 1, wie sie in Figur 15 zu sehen sind, steht ein Gehäuse zur Verfügung, das den Halbleiterchip 3 vollständig einbettet. Gleichzeitig wird damit ein elektroni- sches Bauteil 1 realisiert, das keine Bonddrähte und auch keine Kontakthöcker wie bei der Flip-Chip-Technologie auf der Oberseite des Halbleiterchips 3 aufweist. Die gesamte Verbindungstechnologie wird damit zuverlässiger und weniger anfällig gegenüber Vibrationen und anderen Belastungen des elek- tronischen Bauteils 1.
Figur 16 zeigt einen schematischen Querschnitt durch ein viertes erfindungsgemäßes elektronisches Bauteil 1 mit einem Kunststoffgehäuse 2, das eine Kunststoffmasse 9 und eine Kunststoffschicht 9' aufweist. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Die Kunststoffmasse 9 umgibt die Seitenränder 14 des Halbleiterchips 3 und bildet Seitenränder 13 aus, die beliebig größer als die Seitenränder 14 des Halbleiterchips 3 gestaltet sein können. Die elektrisch isolierende Kunststoffschicht 9' ist auf der aktiven Oberseite 12 des Halbleiterchips 3 und auf den Seitenrändern 13 aus Kunststoffmasse 9 angeordnet und überbrückt den Übergangsbereich zwischen den Seitenrändern 13 und dem Halbleiterchip 3 . Die Kontaktflächen 11 des Halbleiterchips 3 sind nicht mit der Kunststoffschicht 9' bedeckt.
Die Kunststoffschicht 9' trägt eine erste Umverdrahtungsebene 30 und eine zweite Umverdrahtungsebene 31, welche über als Kontaktsäulen 8 ausgebildete Durchkontakte 28 mit den Kontaktflächen 11 des Halbleiterchips 3 elektrisch verbunden sind. Die Kontaktsäulen 8 und/oder die Durchkontakte 28 können zusammen mit der Umverdrahtungsebene 30 galvanisch oder chemisch abgeschiedenes Metall aufweisen.
Die Kunststoffschicht 9' weist eine Dicke d auf, die kleiner oder gleich 30 μm ist. In einem hier nicht gezeigten Ausführungsbeispiel ist die Dicke d kleiner oder gleich 20 μm, was beispielsweise mit einem Schleifvorgang ausgeführt werden kann, der eine sehr ebene Oberfläche erzeugt. Dabei kann die erste Umverdrahtungsebene 30 auch unmittelbar auf einer als Kunststoffschicht 9' ausgebildeten obersten Passivierungs- schicht des Halbleiterchips 3 angeordnet sein, womit die Dik- ke d der Kunststoffschicht 9' sehr klein, nahezu 0 oder sogar gleich 0 wird, d.h. es ist dann außer der Passivierungs- schicht keine weitere Isolationsschicht mehr vorhanden. Ober- halb der ersten Umverdrahtungsebene 30 und der zweiten Umverdrahtungsebene 31 können noch weitere Umverdrahtungsebenen vorgesehen sein. Ein weiteres, hier nicht gezeigtes Ausführungsbeispiel hat abweichend von dem Bauteil 1 aus Figur 16 nur eine erste Umverdrahtungsebene 30 und keine zweite Umverdrahtungsebene 31.

Claims

Patentansprüche
1. Elektronisches Bauteil, das die folgenden Merkmale aufweist: - ein Kunststoffgehäuse (2), in dem ein Halbleiterchip (3) angeordnet ist, wobei das Kunststoffgehäuse (2) Seitenränder (13) aufweist, die um Seitenränder (14) des Halbleiterchips (3) herum angeordnet sind, auf der aktiven Oberseite (12) des Halbleiterchips (3) und auf den Seitenrändern (13) des Kunststoffgehäu- ses (2) ist eine elektrisch isolierende Kunststoffschicht (9; 9') mit einer Dicke (d) von bis zu ca. 30μm und vorzugsweise von bis zu 20μm ausgebildet, an einer Unterseite (6) des elektronischen Bauteils sind Außenkontakte (7) vorgesehen, die über in wenigstens einer Umverdrahtungsebene (31, 32) angeordneten Umverdrahtungsleitungen (10) mit Kontaktflächen (11) auf einer aktiven Oberseite (12) des Halbleiterchips (3) verbunden sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Kunststoffschicht (9; 9') und der Umverdrahtungsebene bzw. einer der Umverdrahtungsebenen (31, 32) wenigstens eine weitere elektrisch isolierende Zwischenschicht vorgesehen ist.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß Außenkontakte (7) in Bereichen unterhalb der Seitenränder (13) des Kunststoffgehäuses (2) angeordnet sind.
4. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rückseite (4) des Halbleiterchips (3) unterhalb der Oberseite (5) des Kunststoffgehäuses (2) angeordnet ist und von einer Beschichtung (26) aus Kunststoffgehäusemasse (9) bedeckt ist.
5. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Unterseite (15) des elektronischen Bauteils (1) eine Lötstoppschicht (16) unter Freibleiben von Außenkontaktflächen (17) der Außenkontakte (7) aufweist.
6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontakte (7) Lötbälle (18) oder Löthöcker aufweisen
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf der Kunststoffgehäusemasse (9) eine mehrschichtige Leiterbahnstruktur (19) zur Umverdrahtung von den Kontaktsäulen (8) zu den Außenkontakten (7) angeordnet ist.
8. Verfahren zur Herstellung eines Elektronisches Bauteils
(1) mit einem Kunststoffgehäuse (2) , in dem ein Halblei- terchip (3) angeordnet ist, wobei das Verfahren folgende Verfahrensschritte aufweist: Bereitstellen eines Halbleiterwafers (20) mit in Zeilen und Spalten angeordneten Halbleiterchips (3) mit Kontaktflächen (11) , säulenförmiges Überhöhen der Kontaktflächen (11) zu Kontaktsäulen (8) auf dem Halbleiterwafer (20),
Trennen des Halbleiterwafers (20) in einzelne Halbleiterchips (3) mit Kontaktsäulen (8) auf den Kontaktflächen (11), Bestücken einer Formplatte (21) mit den Halbleiter- chips (3) ,
Herstellen eines gemeinsamen Trägers (22) aus Kunststoffgehäusemasse (9) auf der Formplatte (21) für die Halbleiterchips (3), wobei die Halbleiterchips (3) derart in die Kunststoffgehäusemasse (9) eingebettet werden, daß die den Kontaktflächen (11) gegenüberliegenden Oberseiten (23) der Kontaktsäulen (8) freibleibend auf der Oberseite (23) des Trägers (22) angeordnet sind, selektives Aufbringen von Umverdrahtungsleitungen (10) auf dem gemeinsamen Träger (22) , wobei jeweils ein Leitungsende einer Umverdrahtungsleitung (10) mit einer freiliegenden Oberseite (23) einer Kontaktsäule (8) verbunden wird und das andere Leistungsende eine Außenkontaktflache (17) führt, selektives Aufbringen eines Lötstopplackes (16) auf die Oberseite (24) des Trägers (22) unter Freilassung der Außenkontaktflächen (17) der Umverdrahtungsleitungen (10), Aufbringen von Lotbällen (18) oder Lothöcker auf die Außenkontaktflächen (17),
Trennen des Trägers (22) in einzelne elektronische Bauteile (1) .
9 . Verfahren nach Anspruch 8 , d a d u r c h g e k e n n z e i c h n e t , d a ß die Unterseite (25) des Halbleiterwafers (20) vor dem Trennen in Halbleiterchips (3) mit einer Beschichtung (26) aus Kunststoffgehäusemasse (9) versehen wird.
10. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, daß das säulenförmige Überhöhen der Kontaktflächen (11) zu Kontaktsäulen (8) auf dem Halbleiterchip (3) mittels Metallabscheidung durch eine Maske erfolgt.
11. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, daß das säulenförmige Überhöhen der Kontaktflächen (11) zu
Kontaktsäulen (8) auf dem Halbleiterchip (3) mittels selektiver elektrolytischer Metallabscheidung durch eine Maske erfolgt.
12. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, daß das säulenförmige Überhöhen der Kontaktflächen (11) zu
Kontaktsäulen (8) auf dem Halbleiterchip (3) mittels
Drucktechnik erfolgt.
13. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, daß das säulenförmige Überhöhen der Kontaktflächen (11) zu Kontaktsäulen (8) auf dem Halbleiterchip (3) mittels Me- tallaufsteubung durch eine Maske erfolgt.
14. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, daß das säulenförmige Überhöhen der Kontaktflächen (11) zu Kontaktsäulen (8) auf dem Halbleiterchip (3) mittels Aufdampftechnik und anschließender selektiver Ätztechnik des aufgedampften Metalls erfolgt.
15. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeic net, daß das säulenförmige Überhöhen der Kontaktflächen (11) zu Kontaktsäulen (8) auf dem Halbleiterchip (3) mittels Aufbringen von Bondköpfen vorzugsweise von Thermoso- nickompressionsköpfen auf die Kontaktflächen erfolgt.
16. Verfahren nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, daß das Herstellen eines gemeinsamen Trägers (22) aus Kunst- stoffgehäusemasse (9) für die Halbleiterchips (3) auf der Formplatte (21) durch Spritzgusstechnik mit Hilfe eines Formwerkzeugs erfolgt.
17. Verfahren nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, daß das Herstellen eines gemeinsamen Trägers (22) aus Kunststoffgehäusemasse (9) für die Halbleiterchips (3) auf der Formplatte (21) durch Schleudergusstechnik erfolgt.
18. Verfahren nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, daß das selektive Aufbringen von Umverdrahtungsleitungen (10) auf den gemeinsamen Träger (22) aus Kunststoffge- häusemasse (9) durch Aufbringen einer geschlossenen Metallschicht und anschließender Strukturierung der Metallschicht mittels Photolacktechnik erfolgt.
19. Verfahren nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, daß das selektive Aufbringen von Umverdrahtungsleitungen (10) auf den gemeinsamen Träger (22) aus Kunststoffge- häusemasse (9) durch Drucktechnik insbesondere durch Siebdrucktechnik erfolgt.
20. Verfahren nach einem der Ansprüche 8 bis 19, dadurch gekennzeichnet, daß das selektive Aufbringen eines Lötstopplackes (16) auf die Oberseite (24) des Trägers (22) unter Freilassung der Außenkontaktflächen (17) der Umverdrahtungsleitungen (10) mittels Photolacktechήik erfolgt.
21. Verfahren nach einem der Ansprüche 8 bis 20, dadurch gekennzeichnet, daß zur Herstellung der Umverdrahtungsleitungen (10) von den Kontaktsäulen (8) zu den Außenkontakten (7) an der Oberseite der elektronischen Bauteile (1) mehrschichtige Leiterbahnstrukturen (19) auf der Oberseite (24) des gemeinsamen Trägers (22) aufgebracht werden.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß zur Herstellung mehrschichtiger Leiterbahnstrukturen
(19) Verfahren der Mikrotechnologie und/oder der Leiterplattetechnologie eingesetzt werden.
PCT/DE2002/002811 2001-07-31 2002-07-31 Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung WO2003015165A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP02754459A EP1412978B1 (de) 2001-07-31 2002-07-31 Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
JP2003519993A JP2004538641A (ja) 2001-07-31 2002-07-31 合成樹脂筐体を有する電子部品、および、その製造方法
US10/484,443 US7276783B2 (en) 2001-07-31 2002-07-31 Electronic component with a plastic package and method for production
DE50214717T DE50214717D1 (de) 2001-07-31 2002-07-31 Und verfahren zu seiner herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10137184A DE10137184B4 (de) 2001-07-31 2001-07-31 Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10137184.5 2001-07-31

Publications (2)

Publication Number Publication Date
WO2003015165A2 true WO2003015165A2 (de) 2003-02-20
WO2003015165A3 WO2003015165A3 (de) 2003-07-31

Family

ID=7693658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/002811 WO2003015165A2 (de) 2001-07-31 2002-07-31 Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung

Country Status (6)

Country Link
US (1) US7276783B2 (de)
EP (1) EP1412978B1 (de)
JP (1) JP2004538641A (de)
DE (2) DE10137184B4 (de)
TW (1) TW552693B (de)
WO (1) WO2003015165A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867471B2 (en) 2002-08-29 2005-03-15 Infineon Technologies Ag Universal package for an electronic component with a semiconductor chip and method for producing the universal package
DE10352946A1 (de) * 2003-11-11 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102004022884A1 (de) * 2004-05-06 2005-12-08 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
CN105575919A (zh) * 2014-11-11 2016-05-11 矽品精密工业股份有限公司 电子封装件及其制法
US9368435B2 (en) 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
US11521861B2 (en) 2019-08-16 2022-12-06 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US11552024B2 (en) 2019-08-16 2023-01-10 Stmicroelectronics S.R.L. Method of manufacturing quad flat no-lead semiconductor devices and corresponding quad flat no-lead semiconductor device

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
DE102004063994B4 (de) * 2004-10-26 2009-01-02 Advanced Chip Engineering Technology Inc. Chipgroße Packungsstruktur
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
US7262493B2 (en) * 2005-01-06 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for mounting electrical devices
DE102005024431B4 (de) 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102005052929B4 (de) 2005-11-03 2011-07-21 Eurocopter Deutschland GmbH, 86609 Sensor für ein Luftfahrzeug, insbesondere ein Flugzeug oder Hubschrauber
DE102005057400A1 (de) * 2005-11-30 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE102006015448A1 (de) * 2006-03-31 2007-01-25 Infineon Technologies Ag Verdrahtungsstruktur eines Halbleiterbauteils mit Leiterbahnen zwischen Chipkontaktflächen und Außenkontaktflächen mit Lotkugeln
JP2008211125A (ja) * 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
DE102007014198B4 (de) * 2007-03-24 2012-11-15 Qimonda Ag Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8278749B2 (en) 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
JP5100715B2 (ja) * 2009-07-13 2012-12-19 株式会社東芝 半導体装置及び半導体装置の製造方法
US8237252B2 (en) * 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
US8003515B2 (en) 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
JP2011108733A (ja) * 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
US8338945B2 (en) 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
US8451618B2 (en) * 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9153530B2 (en) * 2011-06-16 2015-10-06 Broadcom Corporation Thermal enhanced high density flip chip package
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US9691706B2 (en) 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
DE102012112758B4 (de) * 2012-05-18 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-Level Packaging Mechanismus
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI635585B (zh) * 2013-07-10 2018-09-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
DE102016224936A1 (de) 2016-12-14 2018-06-14 Robert Bosch Gmbh Radarmodul
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10504858B2 (en) * 2018-04-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10615057B1 (en) 2018-12-11 2020-04-07 Northrop Grumman Systems Corporation Encapsulation process for semiconductor devices
JP7157028B2 (ja) 2019-09-17 2022-10-19 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2704690A1 (fr) * 1993-04-27 1994-11-04 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
US5977641A (en) * 1997-05-14 1999-11-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5989982A (en) * 1997-10-08 1999-11-23 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613764A (en) * 1984-09-19 1986-09-23 Clemar Manufacturing Corp. Rain detector for irrigation control system
US5101083A (en) * 1990-08-17 1992-03-31 The Toro Company Rain switch
US5321578A (en) * 1992-04-17 1994-06-14 Pro-Mark, Inc. Rain detector for automatic irrigation systems
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5355122A (en) * 1992-07-24 1994-10-11 Erickson Gary A Rainfall detection and disable control system
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
GB2295105A (en) * 1994-11-17 1996-05-22 Lg Electronics Inc Device for producing hexagonal water
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JPH08330472A (ja) * 1995-05-31 1996-12-13 Toppan Printing Co Ltd 半導体装置とその製造方法
JPH0969541A (ja) * 1995-08-31 1997-03-11 Nitto Denko Corp 半導体装置
US5892299A (en) * 1996-09-24 1999-04-06 Siewert; James Carl Simultaneous power supply source
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2001110828A (ja) 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001118953A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
JP3296344B2 (ja) * 1999-10-28 2002-06-24 日本電気株式会社 半導体装置およびその製造方法
JP4376388B2 (ja) * 1999-12-13 2009-12-02 パナソニック株式会社 半導体装置
KR101093471B1 (ko) * 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2704690A1 (fr) * 1993-04-27 1994-11-04 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
US5977641A (en) * 1997-05-14 1999-11-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5989982A (en) * 1997-10-08 1999-11-23 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
WO2001035461A1 (en) * 1999-11-11 2001-05-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 07, 31. Juli 1996 (1996-07-31) -& JP 08 070081 A (NIPPONDENSO CO LTD), 12. März 1996 (1996-03-12) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 04, 30. April 1997 (1997-04-30) -& JP 08 330472 A (TOPPAN PRINTING CO LTD), 13. Dezember 1996 (1996-12-13) *
WINDERL J ET AL: "WAVERLEVELASSEMBLY UNTER BERUECKSICHTIGUNG EINER CHIPKANTENSTRUKTURMIT VERBESSERTER ZUVERLAESSIGKEIT FUER BARE-DIE-PACKAGES (BDP) UND MICRO BARE-DIE-PACKAGE (MUBDP)" , TECHNIK REPORT, SIEMENS AG.,ERLANGEN, DE, VOL. 3, NR. 8, PAGE(S) 27-28 XP000936322 ISSN: 1436-7777 das ganze Dokument *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867471B2 (en) 2002-08-29 2005-03-15 Infineon Technologies Ag Universal package for an electronic component with a semiconductor chip and method for producing the universal package
DE10352946A1 (de) * 2003-11-11 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
US7091595B2 (en) 2003-11-11 2006-08-15 Infineon Technologies, Ag Semiconductor device with semiconductor chip and rewiring layer and method for producing the same
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
US7883993B2 (en) 2003-11-11 2011-02-08 Infineon Technologies Ag Semiconductor device with semiconductor chip and rewiring layer and method for producing the same
DE102004022884A1 (de) * 2004-05-06 2005-12-08 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
US7545047B2 (en) 2004-05-06 2009-06-09 Infineon Technologies Ag Semiconductor device with a wiring substrate and method for producing the same
US9368435B2 (en) 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
CN105575919A (zh) * 2014-11-11 2016-05-11 矽品精密工业股份有限公司 电子封装件及其制法
US11521861B2 (en) 2019-08-16 2022-12-06 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US11552024B2 (en) 2019-08-16 2023-01-10 Stmicroelectronics S.R.L. Method of manufacturing quad flat no-lead semiconductor devices and corresponding quad flat no-lead semiconductor device

Also Published As

Publication number Publication date
US20040232543A1 (en) 2004-11-25
TW552693B (en) 2003-09-11
EP1412978A2 (de) 2004-04-28
DE50214717D1 (de) 2010-11-25
JP2004538641A (ja) 2004-12-24
DE10137184B4 (de) 2007-09-06
US7276783B2 (en) 2007-10-02
WO2003015165A3 (de) 2003-07-31
DE10137184A1 (de) 2003-02-27
EP1412978B1 (de) 2010-10-13

Similar Documents

Publication Publication Date Title
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE10120408B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
DE10320646A1 (de) Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
EP1351298A2 (de) Method for producing a semiconductor wafer
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102015101571A1 (de) Wafer-basierter beol-prozess für die chip-einbettung
DE102015100521B4 (de) Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
DE102004012979B4 (de) Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
WO2017088998A1 (de) Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

Kind code of ref document: A2

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002754459

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10484443

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003519993

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2002754459

Country of ref document: EP