WO2003050909A1 - Dispositif de carte de circuit imprime et procede de fabrication - Google Patents

Dispositif de carte de circuit imprime et procede de fabrication Download PDF

Info

Publication number
WO2003050909A1
WO2003050909A1 PCT/JP2002/012723 JP0212723W WO03050909A1 WO 2003050909 A1 WO2003050909 A1 WO 2003050909A1 JP 0212723 W JP0212723 W JP 0212723W WO 03050909 A1 WO03050909 A1 WO 03050909A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
circuit
circuit board
filter element
board device
Prior art date
Application number
PCT/JP2002/012723
Other languages
English (en)
French (fr)
Inventor
Takayuki Hirabayashi
Akihiko Okubora
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/467,473 priority Critical patent/US7187559B2/en
Priority to KR10-2003-7010594A priority patent/KR20040080921A/ko
Publication of WO2003050909A1 publication Critical patent/WO2003050909A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20363—Linear resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/007—Manufacturing frequency-selective devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Definitions

  • the present invention relates to a circuit board device having a filter element and a method for manufacturing the same.
  • This application claims priority on the basis of Japanese Patent Application No. 2000-2008, filed on February 13, 2001 in Japan. This application is incorporated herein by reference.
  • BACKGROUND ART In recent years, there has been an increasing demand for smaller and thinner devices and circuit boards in high-frequency applications such as wireless LANs and various communication terminals that use the microphone mouthband or millimeter band as a carrier. .
  • PFs low-pass filters
  • HPFs high-pass filters
  • BPFs band-pass filters
  • other buinoleta elements and chip components such as inductance and capacitors
  • PFs low-pass filters
  • HPFs high-pass filters
  • BPFs band-pass filters
  • chip components such as inductance and capacitors
  • the circuit board 100 shown in FIG. 1 includes a BPF 101 having a planar structure as a filter element designed with a distributed constant.
  • the circuit board 100 is formed on a dielectric substrate 102 such as a print substrate or a ceramic substrate, for example, by forming a conductor pattern 1003 made of copper or gold-plated nickel as a microstrip line. Are formed to constitute the BPF 101.
  • a ground portion (not shown) is formed on the entire back surface of the derivative substrate 102.
  • a signal in a desired frequency band can be selectively transmitted by optimizing the shape of the conductor pattern 103.
  • the PF 101 is a part of the entire pattern wiring formed on the dielectric substrate 102 and has a planar structure. It is possible to form them all at once when forming pattern wiring by graphic processing or the like.
  • the BPF 101 has a planar structure, and the conductor pattern 103 has a passing wavelength; Therefore, the length of the solid pattern 103 is defined by the passing wavelength ⁇ .
  • the circuit board 100 requires a certain size for the length of the conductor pattern 103, and it is difficult to reduce the area occupied by the conductor pattern 103. There is a limit to conversion.
  • the BPF 111 has a so-called tri-plate structure of a three-layer structure in which a resonator conductor pattern 113 arranged substantially in parallel with an inner layer of a multilayer substrate 112 such as a multilayer printed substrate is formed. Have.
  • the power supply wiring 114 of the BPF 111 is connected near the center of the two resonator conductor patterns 113 in the longitudinal direction.
  • these resonator conductor patterns 1 13 are sandwiched between two ground portions 1 16 a and 1 16 b, which are upper and lower ground conductors, via a dielectric layer 115. ing.
  • the two ground sections 116a and 116b are connected to each other by vias 117 and shield the resonator conductor pattern 113 in the layer. I have.
  • each of the two resonator conductor patterns 113 has a transmission wavelength indicated by an arrow M in FIG.
  • the BPF 111 has a configuration in which a parallel resonance circuit is capacitively coupled when represented by an equivalent circuit. Specifically, a parallel resonance circuit consisting of a capacitor C 1 and an inductance L 1 connected between one of the two resonator conductor patterns 113 and grounds 116 a and 116 b PR 1 and a key connected between the other of the two resonator conductor patterns 1 13 and the ground sections 1 16a and 1 16b.
  • a parallel resonance circuit PR 2 including a capacitor C 2 and an inductance L 2 is capacitively coupled via a capacitor C 3.
  • the entire area can be reduced by reducing the occupied area of the filter element.
  • the semiconductor component 1 18 of FIG. 4 is mounted, the entire thickness indicated by the arrow ti in FIG.
  • Another object of the present invention is to provide a circuit board device whose overall thickness is reduced and its thickness is reduced without impairing the filter characteristics of the filter element, and a method of manufacturing the same.
  • a circuit board device includes: a base substrate having an insulating layer made of a dielectric insulating material; a circuit unit including a wiring layer and a dielectric insulating layer, mounted on a main surface of the base substrate; A semiconductor element mounted on the same surface as the circuit portion mounted on the main surface of the base substrate; The body component is mounted on the second region, which is thinner than the first region, which is thicker by arranging the filter element between the base substrate and the circuit portion on the main surface of the base substrate. ing.
  • the semiconductor component has a second region which is thinner than the first region which is thicker by disposing a filter element between the base substrate and the circuit portion on the main surface of the base substrate. Since it is mounted on the area, the overall thickness is reduced.
  • the filter element is disposed between the base board and the circuit section inside the thick first region, and the base board and the circuit section have dielectric particles. Therefore, it is possible to cover the filter element with a dielectric insulating layer having a sufficient thickness, and to prevent deterioration of filter characteristics caused by a thin dielectric insulating layer covering the filter element.
  • a method of manufacturing a circuit board device includes: a substrate forming step of forming a base substrate having an insulating layer made of a dielectric insulating material; and a circuit forming a circuit portion including a wiring layer and a dielectric insulating layer. Forming the filter element on the main surface of the base substrate or the main surface of the circuit portion, and disposing the filter element between the base substrate and the circuit portion on the main surface of the base substrate And a semiconductor mounting process of mounting semiconductor components on the same surface as the circuit portion mounted on the main surface of the base substrate.
  • the semiconductor component is formed in a second region having a thickness smaller than that of the first region in which the thickness is increased by disposing a filter element between the base substrate and the circuit portion on the main surface of the base substrate. Mount on top.
  • the thickness of the semiconductor component is made larger than that of the first region where the thickness is increased by disposing a filter element between the base substrate and the circuit portion on the main surface of the base substrate. Since the semiconductor device is mounted on the thin second region, a circuit board device having a reduced overall thickness is manufactured.
  • the filter element is disposed between the base substrate and the circuit section, and since the base substrate and the circuit section have a dielectric insulating layer, the filter element is not sufficiently provided. It is possible to cover the filter element with a thick dielectric insulating layer, preventing the deterioration of the filter characteristics caused by the thin dielectric insulating layer covering the filter element.
  • the manufactured circuit board device is manufactured.
  • FIG. 1 is a schematic plan view showing a circuit board having a band-pass filter having a planar structure.
  • FIG. 2A to 2D are circuit boards having a bandpass filter having a triplate structure
  • FIG. 2A is a longitudinal sectional view showing a part of the circuit board
  • FIG. 2C is a plan view showing a conductor pattern
  • FIG. 2D is a plan view showing a lower-layer duland portion.
  • FIG. 3 is a circuit diagram showing a bandpass filter having a triplate structure by an equivalent circuit.
  • FIG. 4 is a longitudinal sectional view showing a conventional circuit board in a partially transparent manner.
  • FIG. 5 is a vertical cross-sectional view showing a state in which the thickness of a conventional circuit board is reduced, with a part thereof being seen through.
  • FIG. 6 is a longitudinal sectional view showing a circuit board device according to the present invention.
  • FIG. 7 is a schematic plan view showing the circuit board device in a partially transparent manner.
  • FIG. 8 is a view for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing a dummy substrate.
  • FIG. 9 is a view for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing a state where the first insulating layer is formed on the dummy substrate.
  • FIG. 10 is a view for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing a state where a wiring groove is formed in the first insulating layer.
  • FIG. 11 is a view for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing a state where a metal plating layer is formed on the first insulating waste.
  • FIG. 12 is a view for explaining the manufacturing process of the circuit board device, and is a longitudinal sectional view showing a state where the first wiring layer is formed.
  • FIG. 13 is a view for explaining the manufacturing process of the circuit board device, and is a longitudinal sectional view showing a state where the second insulating layer and the second wiring layer are formed.
  • FIG. 14 is a diagram for explaining a manufacturing process of the circuit board device, and is a plan view of a principal part showing a pair of resonator conductor patterns exposed on the opposing surface.
  • FIG. 15 is a view for explaining the manufacturing process of the circuit board board, and is a longitudinal sectional view showing a state where the second shield part and the bump part are formed on the second wiring layer.
  • FIG. 16 is a view for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing a circuit portion.
  • FIG. 17 is a diagram for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing a thick plate region and a thin plate region provided by mounting a circuit portion on a base substrate.
  • FIG. 18 is a view for explaining a manufacturing process of the circuit board device, and is a longitudinal sectional view showing the completed circuit board device.
  • FIG. 19 is a longitudinal sectional view showing a state in which a thick semiconductor component and a thin semiconductor component are mounted on the circuit board device.
  • the circuit board device 1 shown in FIG. 6 and FIG. 7 to which the present invention is applied constitutes a high-frequency circuit that processes a high-frequency signal and is used for a transmission / reception unit provided in a portable communication terminal device or the like.
  • the circuit portion 2 and the semiconductor component 3 are arranged on the main surface of the base substrate 4.
  • the mounting surface 4 A is mounted by being electrically connected, for example, by a flip-chip bonding method using solder, and a filter element 5 is arranged between the circuit section 2 and the base substrate 4.
  • the configuration is provided.
  • the circuit section 2 is configured by alternately laminating a plurality of insulating layers 6 made of a dielectric insulating material and a plurality of patterned wiring layers 7, and the plurality of wiring layers 7 penetrate through all layers or through upper and lower layers. Vias 8 are electrically indirectly gunned by layers.
  • the circuit section 2 is formed by sequentially laminating an insulating layer 6 and a wiring layer 7 on a dummy substrate 20 having a flat main surface via a release layer 21, and the dummy is formed by the release layer 21. It is formed by being separated from the substrate 20. For this reason, the circuit unit 2 has a configuration that does not require the use of a core substrate such as a glass substrate or a Si substrate. In addition, the dummy substrate 20 is reused as needed.
  • the insulating layer 6 is formed of a dielectric insulating material having a low dielectric constant and a low Ta ⁇ ⁇ , that is, a high frequency characteristic.
  • a dielectric insulating material having a low dielectric constant and a low Ta ⁇ ⁇ , that is, a high frequency characteristic.
  • polyphenylene ether ⁇ ⁇ ⁇
  • bismaleide triazine ⁇ r res i n
  • polytetrafluoroethylene polyimide
  • LCP liquid crystal polymer
  • An organic material such as (PNB), phenol resin, or polyolefin resin, an inorganic material such as ceramic, or a mixture of an organic material such as glass epoxy and an inorganic material family is used.
  • the wiring layer 7 that constitutes the circuit section 2 is a pattern wiring made of a conductor obtained by, for example, copper or nickel being plated with gold, and is formed by, for example, printing or lithography.
  • the semiconductor component 3 is a functional circuit element such as a semiconductor chip or an LSI (Large-scale Integrated Circuit) chip, for example, and the base substrate 4 is mounted on the element bump 9 by a flip chip bonding method or the like. Implemented on face 4a.
  • the semiconductor component 3 is mounted on the same surface as the circuit unit 2 mounted on the mounting surface 4 a of the base substrate 4, that is, in parallel with the circuit unit 2 on the base substrate 4.
  • the base substrate 4 has a configuration in which a plurality of insulating layers 10 and a plurality of wiring layers 11 are alternately stacked, and the plurality of wiring layers 11 are via holes 12 penetrating through all layers or through multiple layers. It is connected between layers.
  • the base substrate 4 has a plurality of input / output terminal portions 13 on its front and back main surfaces, and these input / output terminal portions 13 are used, for example, for connection terminals for an external power supply, and for mounting the circuit portion 2 and the semiconductor component 3. Functions as a base for electrical connections.
  • the plurality of wiring layers 11 provided on the base substrate 4 function as wiring for transmitting power, a control signal, a high-frequency signal, and the like supplied from the input / output terminal unit 13 to the circuit unit 2 and also serve as a ground. (Ground electrode).
  • a dielectric insulating material having a low dielectric constant and a low Ta1 ⁇ , that is, excellent in high-frequency characteristics is used for the material of the insulating layer 10 as in the circuit section 2.
  • a dielectric insulating material having a low dielectric constant and a low Ta1 ⁇ that is, excellent in high-frequency characteristics
  • BT-resi n bismaleide triazine
  • organic materials such as polytetrafluoroethylene, polyimide, liquid crystal polymer (LCP), polynorbornene (PNB), phenolic resin, polyolefin resin, inorganic materials such as ceramics, and organic materials such as glass epoxy.
  • LCP liquid crystal polymer
  • PPB polynorbornene
  • phenolic resin polyolefin resin
  • inorganic materials such as ceramics
  • organic materials such as glass epoxy.
  • a mixture of a material and an inorganic material is used.
  • the wiring layer 11 provided on the base substrate 4 is a pattern wiring made of, for example, copper or a nickel-plated conductor, like the circuit section 2, and is formed by, for example, printing or lithography. Have been.
  • the base substrate 4 is manufactured through a general multi-wiring substrate manufacturing process.
  • the filter element 5 is formed as a part of the wiring layer 7 so as to be exposed at the surface facing the mounting surface 4 a of the base substrate 4 of the circuit portion 2 (hereinafter, referred to as the opposite surface) 2 a.
  • Conductive patterns 14 are arranged. Specifically, as the filter element 5, a part of the second layer wiring dust 7 counting from the mounting surface 4a of the circuit board 2 on the base substrate 4 and the ground portion 15a, the mounting surface of the base substrate 4 A ground portion 15b is provided in a part of the input / output terminal portion 13 exposed to 4a, and a pair of resonance portions in which these ground portions 15a and 15b are exposed to the opposing surface 2a of the circuit portion 2.
  • the filter element 5 for example, any one of a low-pass filter (LPF), a high-pass filter (HPF), a band-pass filter (BPF), and the like may be configured.
  • LPF low-pass filter
  • HPF high-pass filter
  • BPF band-pass filter
  • the circuit board device 1 having such a configuration is mounted on the mounting surface 4 a of the base substrate 4 such that the circuit portion 2 sandwiches the pair of resonator conductor patterns 14 in the filter element 5 with the base substrate 4.
  • the portion where the circuit section 2 is mounted on the base substrate 4 and has a large thickness is referred to as a so-called thick plate region 16, whereas the thicker region 16 is thinner than the thick plate region 16.
  • the portion on which the circuit section 2 is not mounted is a thin plate area 17.
  • the semiconductor component 3 is mounted on the mounting surface 4 a of the base substrate 4, that is, on the thin plate region 17 so as to be aligned with the circuit portion 2, and the entire thickness including the semiconductor component 3 is reduced.
  • the thickness has been reduced to make it thinner.
  • the resonator conductor pattern 14 of the filter element 5 has a thick plate area.
  • the circuit section 2 and the base substrate 4 are arranged in the inner layer of the region 16, that is, between the circuit section 2 and the base substrate 4, and the insulating layers 6 and 10 made of a dielectric insulating material are formed in multiple layers. Accordingly, the resonator conductor pattern 14 of the filter element 5 can be covered with a dielectric insulating material having a sufficient thickness. Therefore, in the circuit board device 1, the dielectric insulating material covering the pair of resonator conductor patterns 14 of the filter element 5 is thick, and the degree of electromagnetic coupling between the pair of resonator conductor patterns 14 is not deteriorated. This prevents deterioration of the filter characteristics caused by the thin dielectric insulating material covering the filter element 5.
  • the circuit board device 1 to which the present invention is applied has a low cost because the relatively expensive circuit portion 2 is mounted not on the entire mounting surface 4a of the base substrate 4 but only on necessary portions. Can be achieved.
  • the circuit board device 1 to which the present invention is applied it is possible to use different dielectric insulating materials for the insulating layer 6 and the insulating layer 10 respectively.
  • the circuit board device 1 if a dielectric insulating material having a high dielectric constant is used for the insulating layer 10 of the base substrate 4, the size of the resonator conductor pattern 14 of the filter element 5 can be reduced and the size can be reduced.
  • a dielectric insulating material having a low dielectric constant is used for the layer 10, the loss of the parasitic capacitance fl component in the filter element 5 can be reduced.
  • a passive element such as a capacitor element, a resistor element, and an inductor element is formed in a part of the wiring layer ⁇ of the circuit unit 2. Etc. can be provided.
  • the circuit section 2 is formed.
  • a dummy substrate 20 having a release layer 21 formed on a main surface 20a is prepared.
  • the dummy substrate 20 for example, a glass substrate, a quartz substrate, a Si substrate, or the like, which has high heat resistance and whose main surface is highly planarized, is used.
  • the release layer 21 has a uniform thickness of about 1000 A over the entire main surface 20 a of the dummy substrate 20 by, for example, a sputtering method or a chemical vapor deposition (CVD) method.
  • a first insulating layer 22 is formed on the release layer 21 to have a uniform thickness.
  • the first insulating layer 22 is formed by using a generally known dielectric insulating material as described above in a conventional wiring board manufacturing process, for example, a spin coating method, a curtain coating method, a roll coating method, a dip coating method, or the like. Thus, a film is formed by being applied on the release layer 21.
  • an opening 22a to be a via 8 is formed at a predetermined position by a patterning process.
  • the opening 22a is formed by performing a patterning process by photolithographic technology when, for example, a photosensitive dielectric insulating material is used for the first insulating layer 22.
  • a photosensitive dielectric insulating material is used for the first insulating layer 22.
  • the opening 22 a can be patterned by dry etching or laser processing using a mask of photoresist or aluminum. It is formed by being applied.
  • the first insulating layer 22 is subjected to an etching process to form a wiring groove 23.
  • an etching mask having an opening corresponding to the pattern of the wiring groove 23 is formed on the first insulating dust 22, and an oxygen mask is formed in a region other than the etching mask of the first insulating layer 22. It is formed by removing the etching mask after dry etching such as reactive ion etching (RIE) by plasma.
  • RIE reactive ion etching
  • a metal plating layer 24 is formed on the first insulating layer 22 on which the wiring grooves 23 are formed, by performing a metal plating process, as shown in FIG. You.
  • the metal plating layer 24 is formed of a highly conductive metal such as copper. Either electrolytic plating or electroless plating may be used for the metal plating.
  • the entire main surface of the first insulating layer 22 where the wiring groove 23 is provided and the opening 22 a are metallized.
  • the attachment layer 24 is filled so that the thickest portion of the metal plating layer 24 is thicker than the thickest portion of the first insulating layer 22.
  • the metal film 21a of the release layer 21 functions as a voltage application electrode.
  • the main surface of the first insulating layer 22 is subjected to a flattening process on the metal plating layer 24 until the first insulating layer 22 is exposed.
  • the first A first wiring layer 25 embedded in the insulating layer is formed.
  • the first insulating layer 22 and the metal plating layer 24 having different materials are simultaneously polished.
  • CMP chemical-mechanical polishing
  • the material can be selectively polished so as to increase the polishing rate of the metal plating layer 24 made of metal such as copper, and the polished surface can be formed with high precision. Make it flat.
  • a ground portion 15a disposed above the pair of resonator conductor patterns 14 in the filter element 5 is provided in a part of the first wiring layer 25.
  • a second insulating layer 26 and a second wiring layer 27 are formed on the first insulating waste 22 in which the first wiring layer 25 is embedded. Debris is formed.
  • the second insulating layer 26 and the second wiring layer 27 are formed by using the same material as the first insulating layer 22 and the first wiring layer 25 and through the same steps. You.
  • the second wiring layer 27 partially includes a pair of resonator conductor patterns 14 in the filter element 5 and a plurality of vias and the like as a shield surrounding the pair of resonator conductor patterns 14.
  • the first shield part 28 a and the via 8 for connecting the first wiring layer 25 and the second wiring layer 27 between the layers are formed at a time.
  • a pair of resonator conductor patterns 14 are formed in the second wiring layer 27 in a straight line, respectively, and are arranged substantially in parallel so that their width directions are opposed to each other.
  • the power supply portion 29 is formed so as to protrude from the vicinity of the central portion in the longitudinal direction of the resonator conductor pattern 14 in the direction opposite to the opposing direction.
  • the pair of resonator conductor patterns 14 have a length in the longitudinal direction of about 1 ⁇ ⁇ ⁇ ⁇ 4 with respect to the transmission wavelength ⁇ , and one end in the longitudinal direction. Is connected to the first shield part 28a and the other end is open.
  • the surface of the second insulating layer 26 in which the second wiring layer 27 is embedded is made into a highly accurate flat surface by a flattening process like the first insulating layer 22, and The opposing surface 2a exposes the pair of resonator conductor patterns 14 in this case.
  • the wiring layer has a two-layer structure including the first wiring layer 25 and the second wiring layer 27.
  • the present invention is not limited to this.
  • a second shield portion 28b made of, for example, solder is formed on the exposed first shield portion 28a, Similarly, a bump portion 30 is formed on the via 8.
  • the second shield part 28 b is electrically kneaded with the ground part 15 b exposed on the mounting surface 4 a of the base substrate 4 when the circuit part 2 is mounted on the base substrate 4, and This will shield the resonator conductor pattern 14.
  • the bump portion 30 functions as an electrical connection portion when mounting the circuit portion 2 on the base substrate 4, and is formed as a nickel / copper plating layer by, for example, electrolytic plating or electroless plating. May be.
  • the circuit section 2 in which the pair of resonator conductor patterns 14 of the filter element 5 are arranged on the facing surface 2a is formed.
  • the first insulating layer 22 and the second insulating layer 26 constitute the plurality of insulating layers 6 described above, and the first wiring waste 25 and the second wiring layer 27 Constitute the plurality of wiring layers 7 described above.
  • the dummy substrate 20 is removed from the circuit section 2 together with the release layer 21. Specifically, by dipping the dummy substrate 20 and the release layer 21 together with the circuit section 2 in an acidic solution such as hydrochloric acid or nitric acid, the acidic solution slightly reduces the metal film 21 a of the release layer 21.
  • the dummy substrate 20 is removed with the resin film 21b remaining on the other main surface 2b on the side of the insulating layer 22.
  • a protective layer for protecting the second wiring layer 27 from the acidic solution may be formed on the opposing surface 2a of the circuit section 2.
  • the dummy substrate 20 may be removed from the circuit section 2 by, for example, laser abrasion processing.
  • the resin film 21b remaining on the other main surface 2b of the circuit section 2 is removed by, for example, a dry etching method using oxygen plasma.
  • the via 8 is exposed on the other main surface 2b of the circuit section 2.
  • the main surface of the opposing dummy substrate 20 is highly flattened, the other main surface 2b is highly flattened.
  • the circuit portion 2 includes a pair of resonator conductor patterns 14 exposed on the opposing surface 2 a and an input conductor exposed on the mounting surface 4 a of the base substrate 4.
  • the output terminal 13 is mounted on the base substrate 4 so that the ground 15 Be mounted.
  • the base substrate 4 has a plurality of wiring layers 11 each having a ground or the like in the layer, and a plurality of insulating layers 10, and a protective layer formed by a resist or the like on a mounting surface 4a on which the circuit unit 2 is mounted.
  • a ground portion 15b is formed as a grounding conductor for a pair of resonator conductor patterns 14 at a position facing the filter element 5 on the input / output terminal portion 13 exposed from 1 and the mounting surface 4a. ing.
  • the circuit unit 2 is mounted on the base substrate 4 by being electrically connected to the input / output terminal unit 13 exposed on the mounting surface 4a of the base substrate 4 via the bump unit 30.
  • an underfill 32 is filled between the circuit portion 2 and the base plate 4 in a state where the bump portion 30 and the input / output terminal portion 13 face each other.
  • the bump section 30 and the input / output terminal section 13 are joined, and the circuit section 2 is mounted on the mounting surface 4 a of the base substrate 4.
  • the second seamless portion 28b is also electrically connected to the ground portion 15b.
  • the connection between the bump section 30 and the input / output terminal section 13 is not limited to the solder reflow method.
  • the resin material filled between the circuit section 2 and the base substrate 4 is solidified. It may be pressure contact due to shrinkage when performing.
  • the portion where the circuit portion 2 is mounted on the mounting surface 4a becomes the thick plate region 16, and the portion where the circuit portion 2 is not mounted on the mounting surface 4a, that is, the mounting portion 4
  • the portion where the surface 4a is exposed is the thin plate region 17.
  • a semiconductor component 3 such as a semiconductor chip or an LSI chip is mounted in a thin plate region 17.
  • the semiconductor component 3 is electrically connected to the mounting surface 4 a of the base substrate 4 via the element bump 9 by a flip chip bonding method.
  • the mounting of the semiconductor component 3 is not limited to the flip-chip bonding method, but may be a face-down mounting method such as a TAB (Tape Automated Bonding) method or a lead beam bonding method. .
  • the semiconductor component 3 is mounted on the same surface as the circuit unit 2 mounted on the mounting surface 4 a of the base substrate 4, that is, on the base substrate 4 so as to be aligned with the circuit unit 2.
  • the circuit board device 1 is manufactured.
  • the semiconductor component 3 is aligned with the circuit unit 2.
  • the circuit section 2 and the semiconductor are mounted on the base substrate 4 so that the entire thickness including the semiconductor component 3 is reduced by mounting on the mounting surface 4 a of the base substrate 4, that is, on the thin plate region 17. Since the component 3 is mounted, the circuit board device 1 having a reduced thickness can be obtained.
  • the pair of resonator conductor patterns 14 of the filter element 5 are formed in the inner layer of the thick plate region 16, that is, between the circuit portion 2 and the base substrate 4, Since a plurality of insulating layers 6 and 10 made of a dielectric insulating material are arranged on the upper and lower chips of the element 5, the periphery of the pair of resonator conductor patterns 14 in the filter element 5 is covered with a sufficiently thick dielectric insulating material. This makes it possible to obtain the circuit board device 1 in which the deterioration of the filter characteristics caused by the thin dielectric insulating material forming the pair of resonator conductor patterns 14 is prevented.
  • the circuit board device 1 since the relatively expensive circuit portion 2 is mounted not on the entire mounting surface 4a of the base substrate 4 but only on necessary portions, a low cost is obtained. Thus, the circuit board device 1 with reduced cost is obtained.
  • the circuit board device 1 in which the circuit unit 2 and the semiconductor component 3 are mounted on the mounting surface 4a of the base substrate 4 so as to be arranged is described.
  • the present invention is not limited to this.
  • the present invention is also applicable to a circuit board device 40 having a configuration as shown in FIG. In FIG. 19, the same components and portions as those of the above-described circuit board device 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a semiconductor component 41 having a large thickness that is, a thicker semiconductor component 41 than the circuit portion 2
  • a semiconductor component 42 having a smaller thickness that is, a thinner semiconductor component 42 that is thinner than the circuit portion 2
  • the overall thickness can be reduced and the thickness can be reduced.
  • the filter element 5 having a triple structure is arranged on the circuit board device 1 as described above.
  • the present invention is not limited to this.
  • filter element force puller element, antenna element, capacitor element, resistor element, inductor by lumped parameter design
  • the present invention is also applicable to a case where elements and the like are arranged.
  • the present invention provides a semiconductor device in which the thickness is increased by disposing a filter element between the base substrate and the circuit portion on the main surface of the base substrate. It is mounted immediately above the second region, which is thinner than the region, and the thickness of the entire circuit board device is reduced, so that miniaturization is achieved.
  • the filter element is disposed inside the first region having a large thickness, that is, between the base substrate having the dielectric insulating layer and the circuit portion, and the filter element has a sufficient thickness. Since the dielectric insulating layer can cover the filter element, it is possible to obtain a circuit board device in which filter characteristics are prevented from deteriorating due to the thin insulating layer covering the filter element.
  • the relatively expensive circuit portion is mounted not on the entire surface of the base substrate but only on a necessary portion, so that the cost of the circuit board device can be reduced.

Description

明細書 回路基板装置及びその製造方法 技術分野 本発明は、 フィルタ素子を有する回路基板装置及びその製造方法に関する。 本出願は、 日本国において 2 0 0 1年 1 2月 1 3 日に出願された日本特許出願 番号 2 0 0 1— 3 8 0 7 5 8を基礎と して優先権を主張するものであり、 この出 願は参照することにより、 本出願に援用される。 背景技術 近年では、 例えば無線 L AN、 各種通信端末等、 マイク口波帯もしくはミ リ波 帯をキヤ リァとする高周波アプリケーショ ンにおいて、 機器や回路基板の小型化、 薄型化の要求が高まっている。 このような高周波アプリケーショ ンの回路基板に おいては、 例えばローパスフィルタ (し P F ) 、 ハイパスフィルタ (HP F) 、 バンドパスフィルタ （B P F) 等のブイノレタ素子を、 インダクタンスゃコンデン サ等のチップ部品を用いた集中定数設計ではなく、 比較的に省スペース化が可能 なマイクロス トリ ップラインゃス ト リ ップライン等といった分布定数にて設計さ せている。
例えば、 図 1に示す回路基板 1 0 0は、 分布定数で設計されたフィルタ素子と して平面型構造の B P F 1 0 1 を備えている。 この回路基板 1 0 0は、 例えばプ リ ント基板やセラミック基板等といった誘電体基板 1 0 2上に、 マイクロス ト リ ップラインとして銅や金めつきが施されたニッケル等による導体パターン 1 0 3 が形成されることで B P F 1 0 1を構成している。 誘導体基板 1 0 2には、 裏面 に全面に亘つてグランド部 （図示せず。 ） が形成されている。
このような B P F 1 0 1では、 導体パターン 1 0 3の形状を最適化させること によ り所望の周波数帯域の信号を選択的に透過させることが可能となる。 この B P F 1 0 1は、 誘電体基板 1 0 2上に形成されたパターン配線全体の一部であり 平面型構造を有していることから、 誘電体基板 1 0 2上に例えば印刷加工ゃリ ソ グラフィ加工等によってパタ一ン配線を形成する際に一括して形成させることが 可能である。
図 1に示す回路基板 1 0 0は、 B P F 1 0 1が平面型構造であり、 導体パター ン 1 0 3を通過波長； Lの略； 1/ 4の長さの重なりをもって配列させていることか ら、 ¾体パターン 1 0 3の長さが通過波長 λによって規定される。 これによ り、 回路基板 1 00では、 導体パターン 1 0 3の長さにある程度の大きさが必要とな り、 導体パターン 1 0 3の占有面積を小さくすることが困難なことから、 小面積 化に限界がある。
このため、 図 2 Α乃至図 2 Dに示す回路基板 1 1 0では、 占有面積が小さいフ ィルタ素子と して B P F 1 1 1 を用いることにより小面積化させることが提案さ れている。 この B P F 1 1 1は、 例えば積層プリ ント基板等といった積層基板 1 1 2の内層に略平行に配 gされた共振器導体パターン 1 1 3を形成させた三層構 造のいわゆる トリプレート構造を有している。
具体的に、 B P F 1 1 1は、 図 2 Cに示すように、 二つの共振器導体パターン 1 1 3の長手方向の略中央部付近に給電配線 1 1 4がそれぞれ接続されている。 これらの共振器導体パターン 1 1 3は、 図 2 Aに示すように、 誘電体層 1 1 5を 介して上下が接地導体となる二つのグランド部 1 1 6 a、 1 1 6 bで挟持されて いる。 この B P F 1 1 1おいて、 二つのグランド部 1 1 6 a、 1 1 6 bは、 ビア 1 1 7で層間接続されているとともに、 層内の共振器導体パターン 1 1 3をシー ルドしている。 B P F 1 1 1おいて、 二つの共振器導体パターン 1 1 3は、 それ ぞれが図 2 C中矢印 Mで示す通過波長； Iの略 1 /4の長さを有しており、 その長 手方向の一端がビア 1 1 7に接続されているとともに、 他端が開放されている。 この B P F 1 1 1は、 図 3に示すように、 等価回路により示した場合、 並列共振 回路が容量結合された構成となる。 具体的には、 二つのうち一方の共振器導体パ ターン 1 1 3 とグランド部 1 1 6 a、 1 1 6 b との間に接続されたキャパシタ C 1 とインダクタンス L 1 とからなる並列共振回路 P R 1 と、 二つのうち他方の共 振器導体パターン 1 1 3 とグランド部 1 1 6 a、 1 1 6 b との間に接続されたキ ャパシタ C 2とインダクタンス L 2とからなる並列共振回路 P R 2 とが、 キャパ シタ C 3を介して容量結合された構成を備える。
ところで、 上述した回路基板 1 1 0では、 図 4に示すように、 フィルタ素子の 占有面積を小さく したことにより全体の小面積化が可能であるが、 その主面上に 例えば I Cやチップ部品等の半導体部品 1 1 8を実装した場合、 図 4中矢印 t iで 示す全体の厚みが厚くなってしまう。
この問題を解決するためには、 図 5に示すように、 図中矢印 t 2で示す回路基板 1 1 0の厚みを薄く して、 半導体部品 1 1 8を含む全体の厚みの薄型化を図るこ とが提案されている。
このような半導体部品の薄型化を実現するため、 本願出願人は、 特開 2 0 0 1 - 4 4 7 0 4号公報、 特開 2 0 0 1— 4 4 7 0 5号公報、 特開 2 0 0 1— 4 4 7 0 6号公報に記載するようなものを提案している。 これら公報に記載されるもの は、 回路基板 1 1 0の厚み、 すなわち誘電体層 1 1 5の厚みが薄くなると、 B P F i l lに電気信号が通過する際の通過特性に影響を及ぼす共振器導体パターン 1 1 3間の電磁結合度が充分に得られなくなるおそれがある。 このため、 厚みを 薄く した回路基板 1 1 0では、 B P F 1 1 1の通過帯域内損失が大きくなるとと もに、 周波数帯域幅も小さくなり所望のフィルタ特性を得ることが困難になる。 発明の開示 本発明の目的は、 上述したような従来の回路基板装置が有する問題点を解消し 得る新規な回路基板装置及びその製造方法を提供することにある。
本発明の他の目的は、 フィルタ素子のフィルタ特性を損なう ことなく、 全体の 厚みを薄く して薄型化が図られた回路基板装置及びその製造方法を提供すること にある。
本発明に係る回路基板装置は、 誘電絶縁材からなる絶縁層を有するベース基板 と、 配線層と誘電絶縁層とによって構成され、 ベース基板の主面上に実装された 回路部と、 ベース基板と回路部との間に配置されたフィルタ素子と、 ベース基板 の主面上に実装された回路部と同一面上に実装された半導体部品とを有し、 半導 体部品が、 ベース基板の主面上におけるベース基板と回路部との間にフィルタ素 子を配置することで厚みが厚く された第 1の領域より も厚みが薄い第 2の領域上 に実装されている。
この回路基板装 aは、 半導体部品が、 ベース基板の主面上におけるベース基板 と回路部との間にフィルタ素子を配置することで厚く された第 1の領域より も厚 みが薄い第 2の領域上に実装されていることから、 全体の厚みを薄く させる。 回路基板装置では、 フィルタ素子が厚みの厚い第 1の領域の内部であるベース 基板と回路部との間に配置されており、 これらのベース基板と回路部とが誘電絶 緣屑を有していることから、 フィルタ素子を充分な厚みの誘電絶緣層で覆うこと が可能となり、 フィルタ素子を覆う誘電絶緣層が薄くなることで生じるフィルタ 特性の劣化を防止させる。
本発明に係る回路基板装置の製造方法は、 誘電絶縁材からなる絶縁層を有する ベース基板を形成する基板形成工程と、 配線層と誘電絶縁層とによつて構成され る回路部を形成する回路部形成工程と、 ベース基板の主面、 もしくは回路部の主 面にフィルタ素子を形成する素子形成工程と、 ベース基板の主面上に、 ベース基 板と回路部との間にフィルタ素子が配置されるように回路部を実装する回路部実 装工程と、 ベース基板の主面上に実装された回路部と同一面上に、 半導体部品を 実装する半導体実装工程とを有し、 半導体実装工程において、 半導体部品を、 ベ ース基板の主面上におけるベース基板と回路部との間にフィルタ素子が配置され ることで厚みが厚く された第 1の領域より も厚みが薄い第 2の領域上に実装させ る。
この回路基板装置の製造方法では、 半導体部品を、 ベース基板の主面上におけ るベース基板と回路部との間にフィルタ素子を配置することで厚みが厚く された 第 1の領域より厚みが薄い第 2の領域上に実装させることから、 全体の厚みを薄 く させた回路基板装置を製造させる。
回路基板装置の製造方法では、 フィルタ素子を、 ベース基板と回路部との間に 配置しており、 これらベース基板と回路部とが誘電絶縁層を有していることから、 フィルタ素子を充分な厚みの誘電絶縁層で覆うことが可能となり、 フィルタ素子 を覆う誘電絶縁層の厚みが薄くなることで生じるフィルタ特性の劣化が防止され た回路基板装置を製造させる。
本発明の更に他の目的、 本発明によって得られる具体的な利点は、 以下におい て図面を参照して説明される実施の形態の説明から一層明らかにされるであろう ; 図面の簡単な説明 図 1は、 平面型構造のバンドパスフィルタを有する回路基板を示す概略平面図 である。
図 2 A乃至図 2 Dは、 トリプレート構造のバンドパスフィルタを有する回路基 板であり、 図 2 Aは一部を透視して示す縦断面図であり、 図 2 Bは上屑のグラン ド部を示す平面図であり、 図 2 Cは導体パターンを示す平面図であり、 図 2 Dは 下層のダランド部を示す平面図である。
図 3は、 トリプレート構造のバンドパスフィルタを等価回路により示す回路図 である。
図 4は、 従来の回路基板を一部透視して示す縦断面図である。
図 5は、 従来の回路基板において、 厚みを薄く した状態を一部透視して示す縦 断面図である。
図 6は、 本発明に係る回路基板装置を示す縦断面図である。
図 7は、 回路基板装置を一部透視して示す概略平面図である。
図 8は、 回路基板装置の製造工程を説明するため図であり、 ダミー基板を示す 縦断面図である。
図 9は、 回路基板装置の製造工程を説明するため図であり、 ダミー基板に第 1 の絶縁層が形成された状態を示す縦断面図である。
図 1 0は、 回路基板装置の製造工程を説明するため図であり、 第 1の絶縁層に 配線溝が形成された状態を示す縦断面図である。
図 1 1は、 回路基板装置の製造工程を説明するため図であり、 第 1の絶縁屑上 に金属めつき層が形成された状態を示す縦断面図である。
図 1 2は、 回路基板装置の製造工程を説明するため図であり、 第 1の配線層が 形成された状態を示す縦断面図である。 図 1 3は、 回路基板装置の製造工程を説明するため図であり、 第 2の絶縁層及 び第 2の配線層が形成された状態を示す縦断面図である。
図 1 4は、 回路基板装置の製造工程を説明するため図であり、 対向面に露出す る一対の共振器導体パターンを示す要部平面図である。
図 1 5は、 回路基板装匱の製造工程を説明するため図であり、 第 2の配線層上 に第 2のシールド部及びバンプ部が形成された状態を示す縦断面図である。
図 1 6は、 回路基板装置の製造工程を説明するため図であり、 回路部を示す縦 断面図である。
図 1 7は、 回路基板装置の製造工程を説明するため図であり、 回路部がベース 基板に実装されることで設けられた厚板領域と薄板領域とを示す縦断面図である。 図 1 8は、 回路基板装置の製造工程を説明するため図であり、 完成した回路基 板装置を示す縦断面図である。
図 1 9は、 回路基板装置において、 厚い半導体部品と薄い半導体部品とを実装 させた状態を示す縦断面図である。 発明を実施するための最良の形態 以下、 本発明の実施の形態を図面を参照して詳細に説明する。
本発明が適用された図 6及び図 7に示す回路基板装置 1は、 携帯通信端末機器 等に備えられた送受信部に用いられて高周波信号の処理等を行う高周波回路を構 成する。 回路基板装置 1は、 回路部 2及び半導体部品 3がベース基板 4の主面
(以下、 実装面と記す。 ） 4 aに、 例えば半田を用いるフリップチップボンディ ング法等により電気的に接続されて実装され、 回路部 2とベース基板 4 との間に フィルタ素子 5が配置された構成を備える。
回路部 2は、 誘電絶縁材からなる複数の絶縁層 6とパターン化された複数の配 線層 7が交互に積層されて構成され、 複数の配線層 7が全層を貫通或いは上下層 を貫通するビア 8によって電気的に層間接銃されている。
回路部 2は、 詳細は後述するが、 絶縁層 6及び配線層 7が平坦な主面を有する ダミー基板 2 0上に剥離層 2 1を介して順次積層形成され、 剥離層 2 1でダミー 基板 2 0より剥離されることで形成される。 このため、 回路部 2は、 例えばガラ ス基板や S i基板等のコア基板を用いる必要のない構成となっている。 なお、 ダ ミー基板 2 0は、 必要に応じて再利用される。
回路部 2においては、 絶縁層 6が低誘電率で T a η δが低い、 すなわち高周波 特性に俊れた誘電絶縁材で形成されている。 具体的には、 例えばポリフエ二レン エーテル （ Ρ Ρ Ε ) 、 ビスマレイ ド ト リアジン （ Β Τ— r e s i n ) 、 ポリテ ト ラフルォロエチレン、 ボリイ ミ ド、 液晶ポリマ （L C P ) 、 ポリ ノルボルネン
( P N B ) 、 フヱノ一ル榭脂、 ポリオレフイン樹脂等の有機材料、 セラミ ック等 の無機材料、 或いはガラスェポキシ等の有機材料と無機材科の混合体等が用いら れる。
回路部 2を構成する配線層 7は、 例えば銅や、 ニッケルに金めつきが施された 導体によるパターン配線であり、 例えば印刷加工やリ ソグラフィ加工等によって 形成されている。
半導体部品 3は、 例えば半導体チップや L S I (Large-sca le Integrated Cir cui t) チップ等の機能性回路素子であり、 例えばフリ ップチップボンディング法 等による素子用バンプ部 9でベース基板 4の実装面 4 aに実装されている。 この 半導体部品 3は、 ベース基板 4の実装面 4 a上に実装された回路部 2 と同一面上、 すなわちベース基板 4上で回路部 2と並列するようにして実装されている。
ベース基板 4は、 複数の絶縁層 1 0と複数の配線層 1 1 とが交互に積層された 構成であり、 複数の配線層 1 1は全層を貫通或いは複数層を貫通するビアホール 1 2で層間接続されている。 ベース基板 4は、 その表裏主面に入出力端子部 1 3 を複数備えており、 これら入出力端子部 1 3が例えば外部電源に対する接続端子 や、 回路部 2及び半導体部品 3を実装する際の電気的接続個所のベースと して機 能する。 ベース基板 4に設けられる複数の配線層 1 1は、 入出力端子部 1 3から 供給された電力、 コントロール信号、 高周波信号等を回路部 2へ伝達させる配線 と して機能するとと もに、 グランド （接地電極） と しても機能する。
ベース基板 4には、 回路部 2 と同様に絶縁層 1 0の材料に低誘電率で T a 1 δ が低い、 すなわち高周波特性に優れた誘電絶縁材を用いる。 具体的には、 例えば ポリ フエ二レンエーテル （ Ρ Ρ Ε ) 、 ビスマレイ ド ト リァジン （B T— r e s i n ) 、 ポリテトラフルォロエチレン、 ポリイミ ド、 液晶ポリマ （L C P ) 、 ポリ ノルボルネン （P N B ) 、 フエノール樹脂、 ポリオレフイン榭脂等の有機材料、 セラミ ック等の無機材料、 或いはガラスエポキシ等の有機材料と無機材料の混合 体等が用いられる。
ベース基板 4に設けられる配線層 1 1は、 回路部 2と同様に、 例えば銅や、 二 ッゲルに金めつきが施された導体によるパターン配線であり、 例えば印刷加工や リ ソグラフィ加工等によって形成されている。 ベース基板 4は、 一般的な多 ^配 線基板製造工程を経ることによって製造される。
フィルタ素子 5は、 回路部 2のベース基板 4の実装面 4 a と対向する面 （以下、 対向面と記す。 ） 2 aで露出するように配線層 7の一部と して一対の共振器導体 パターン 1 4が配置されている。 具体的には、 フィルタ素子 5 と して、 回路部 2 のベース基板 4の実装面 4 aから数えて二層目の配線屑 7の一部にグランド部 1 5 a、 ベース基板 4の実装面 4 aに露出する入出力端子部 1 3の一部にグランド 部 1 5 bが設けられ、 これらのグランド部 1 5 a、 1 5 bが回路部 2の対向面 2 aに露出する一対の共振器導体パターン 1 4をシールドした構造、 いわゆる ト リ プレート構造の B P Fが回路部 2とベース基板 4とに跨って配置されている。 こ のフィルタ素子 5 と しては、 例えば例えばローパスフィルタ （L P F ) 、 ハイパ スフィルタ （H P F ) 、 バンドパスフィルタ （B P F ) 等のうちの何れかひとつ を構成していてもい。
このような構成の回路基板装置 1は、 回路部 2がフィルタ素子 5における一対 の共振器導体パターン 1 4をベース基板 4とで挟持するように、 ベース基板 4の 実装面 4 a上に実装されており、 このベース基板 4上に回路部 2が実装されて厚 みが厚くなつている部分を、 いわゆる厚板領域 1 6 とし、 これに対し、 この厚板 領域 1 6より薄く、 ベース基板 4上に回路部 2が実装されていない部分を薄板領 域 1 7と している。
この回路基板装置 1では、 半導体部品 3が回路部 2と並ぶようにベース基板 4 の実装面 4 a上、 すなわち薄板領域 1 7上に実装されており、 半導体部品 3を含 む全体の厚みが薄く されることから薄型化が図られている。
回路基板装置 1は、 フィルタ素子 5における共振器導体パターン 1 4が厚板領 域 1 6の内層、 すなわち回路部 2とベース基板 4との間に配置されており、 これ らの回路部 2及びベース基板 4が誘電絶縁材からなる絶縁層 6、 1 0を多層に亘 つて有しており、 フィルタ素子 5の共振器導体パターン 1 4を充分な厚みの誘電 絶縁材で覆うことが可能となる。 このため、 回路基板装置 1は、 フィルタ素子 5 の一対の共振器導体パターン 1 4を覆う誘電絶縁材が厚く、 一対の共振器導体パ ターン 1 4間の電磁結合度の劣化がないことから、 フィルタ素子 5を覆う誘電絶 縁材が薄くなることで生じるフィルタ特性の劣化を防止する。
本発明が適用された回路基板装置 1は、 比較的に高価である回路部 2がベース 基板 4の実装面 4 a上の全面でなく、 必要となる部分だけに実装されていること から低コス ト化が図られる。
本発明が適用された回路基板装置 1には、 絶縁層 6及び絶縁層 1 0にそれぞれ 異なる誘電絶縁材を用いること も可能である。 例えば、 回路基板装置 1において は、 ベース基板 4の絶縁層 1 0に誘電率の高い誘電絶縁材を用いるとフィルタ素 子 5の共振器導体パターン 1 4の寸法の短縮による小型化が図れ、 絶縁層 1 0に 誘電率の低い誘電絶緣材を用いるとフィルタ素子 5における寄生容 fl成分の損失 を低減させることが可能となる。 回路基板装置 1においては、 例えば回路部 2の 絶縁層 6に耐熱性を有する誘電絶縁材を用いることにより、 回路部 2の配線層 Ί の一部にキャパシタ素子、 レジスタ素子、 インダクタ素子といった受動素子等を 設けることが可能となる。
次に、 上述した回路基板装置 1の製造方法について説明する。
回路基板装置 1を製造するには、 先ず、 回路部 2を形成する。 回路部 2を形成 する際は、 図 8に示すように、 主面 2 0 a上に剥離層 2 1が成膜されたダミー基 板 2 0を用意する。 ダミー基板 2 0には、 高い耐熱性を有し、 その主面が高度に 平坦化されている例えばガラス基板や、 石英基板や、 S i基板等を用いる。 剥離 層 2 1は、 例えばスパッタリング法や化学蒸着 （CVD : Chemi ca l Vapor Depos i t i o n) 法等によってダミー基板 2 0の主面 2 0 a上の全面に亘つて 1 0 0 0 A程度の 均一な厚みに成膜された銅やアルミニウム等の金属膜 2 1 a と、 この金属膜 2 1 a上にスビンコ一ト法等で全面に亘つて 1 μ π！〜 2 μ m程度の厚みに成膜された ポリイミ ド樹脂等の樹脂膜 2 1 b とによって構成されている。 次に、 剥離層 2 1上には、 図 9に示すように、 第 1の絶縁層 2 2が均一な厚み に形成される。 第 1の絶縁層 2 2は、 従来の配線基板製造工程において上述した ような一般的に知られる誘電絶縁材を用いて例えばスビンコ一ト法、 カーテンコ ー ト法、 ロールコート法、 ディ ップコート法等によって剥離層 2 1上に塗布され ることで成膜される。
次に、 第 1の絶縁層 2 2には、 所定の位置にビア 8 となる開口部 2 2 aがパタ ーンニング処理により形成される。 開口部 2 2 aは、 第 1の絶縁層 2 2に例えば 感光性の誘電絶縁材を用いた場合、 フォ トリ ソグラフ技術によるパターンニング 処理が施されることで形成される。 開口部 2 2 aは、 第 1の絶緣層 2 2に例えば 非感光性の誘電絶縁材を用いた場合、 フォ トレジス トゃアルミニゥム等のマスク を用いて ドライエッチングやレーザ加工等によるパターンニング処理が施される ことで形成される。
次に、 第 1の絶縁層 2 2には、 図 1 0に示すように、 エッチング処理が施され て配線溝 2 3が形成される。 配線溝 2 3は、 第 1の絶縁屑 2 2上に配線溝 2 3の パターンに対応した開口部を有するエッチングマスクが形成され、 第 1の絶縁層 2 2のエッチングマスク以外の領域に例えば酸素プラズマによる反応性イオンェ ツチング法 （RIE : Reac t i ve Ion Etch i ng) 等のドライエッチング処理が施された 後に、 エッチングマスクが除去されることで形成される。
次に、 配線溝 2 3が形成された第 1の絶縁層 2 2上には、 図 1 1に示すよ うに、 金属めつき処理が施されることによって、 金属めつき層 2 4が形成される。 金属 めっき層 2 4は、 例えば銅等、 導電性の高い金属によって形成されている。 金属 めっき処理は、 電解めつき或いは無電解めつきの何れを用いてもよく、 第 1の絶 縁層 2 2の配線溝 2 3が設けられている主面全面及び開口部 2 2 aを金属めつき 層 2 4が埋めて、 金属めつき層 2 4の最厚部が第 1の絶縁層 2 2の最厚部よりも 厚くなるように施される。 金属めつき処理は、 電解めつきによって金属めつき層 2 4を形成する場合に、 剥離層 2 1の金属膜 2 1 aが電圧印加電極と して機能す ることになる。
次に、 第 1の絶縁層 2 2の主面には、 図 1 2に示すように、 第 1の絶縁層 2 2 が露出するまで金属めつき層 2 4に平坦化処理が施されることによって、 第 1の 絶縁層に埋め込まれた状態の第 1の配線層 2 5が形成される。 平坦化処理は、 材 質が異なる第 1の絶縁層 2 2と金属めつき層 2 4 とを同時に研磨することから、 例えば化学一機械研磨法 （CMP : Chetni cal- Mechani cal Pol i shi ng) 等が用いられる, C M P法は、 銅等の金属からなる金属めつき層 2 4の研磨レートを大きく させる ように材料に選択性をもった研磨を施すことが可能であり研磨面を高精度に平坦 化させる。 このとき、 第 1の配線層 2 5の一部には、 フィルタ素子 5における一 対の共振器導体パターン 1 4の上方に配置されるグランド部 1 5 aが設けられる。 次に、 第 1の配線層 2 5が埋め込まれた第 1の絶縁屑 2 2上には、 図 1 3に示 すように、 第 2の絶縁層 2 6及び第 2の配線層 2 7が積屑形成される。 これらの 第 2の絶縁層 2 6及び第 2の配線層 2 7は、 第 1の絶縁層 2 2及び第 1の配線層 2 5 と同様の材料を用いるとともに同様の工程を経ることによって形成される。 このとき、 第 2の配線層 2 7には、 一部にフィルタ素子 5における一対の共振器 導体パターン 1 4と、 一対の共振器導体パターン 1 4を囲むシールドと して複数 のビア等からなる第 1のシールド部 2 8 a と、 第 1の配線層 2 5 と第 2の配線層 2 7 とを層間接続させるビア 8 とが一括して形成される。
第 2の配線層 2 7には、 図 1 4に示すように、 一対の共振器導体パターン 1 4 がそれぞれ直線状に形成され、 幅方向が対向するように略平行に配置されており、 一対の共振器導体パターン 1 4の長手方向の略中央部付近から、 それぞれ対向す る方向とは反対の方向に突出するように給電部 2 9が形成されている。 第 2の配 線層 2 7において、 一対の共振器導体パターン 1 4は、 それぞれの長手方向が通 過波長 λに対して略 1 Ζ 4程度の長さを有しており、 長手方向の一端が第 1のシ ールド部 2 8 aに接続されているとともに他端が開放されている。
第 2の配線層 2 7が埋め込まれた第 2の絶縁層 2 6の表面は、 第 1の絶縁層 2 2と同様に平坦化処理により高精度な平坦面にされており、 フィルタ素子 5にお ける一対の共振器導体パターン 1 4が露出する対向面 2 a となる。 なお、 本実施 の形態では、 第 1の配線層 2 5及び第 2の配線層 2 7による 2層構造の配線層と しているが、 このことに限定されることはなく、 第 1の絶縁層 2 2及び第 1の配 線層 2 5の形成工程を繰り返すことによって配線層を三層以上有する構成にする こともできる。 次に、 対向面 2 aには、 図 1 5に示すように、 露出している第 1のシールド部 2 8 a上に例えば半田等による第 2のシールド部 2 8 bが形成されるとともに、 同様にしてビア 8上にバンプ部 3 0が形成される。 第 2のシールド部 2 8 bは、 ベース基板 4に回路部 2が実装されるとベース基板 4の実装面 4 aに露出するグ ランド部 1 5 b と電気的に接練されて、 一対の共振器導体パターン 1 4をシール ドすることになる。 バンプ部 3 0は、 ベース基板 4に回路部 2を実装する際の電 気的接続部と して機能し、 例えば電解めつきや無電解めつき等によりニッケル / 銅めつき層と して形成してもよい。
このようにして、 対向面 2 aにフィルタ素子 5における一対の共振器導体パタ ーン 1 4が配置された回路部 2が形成される。 なお、 回路部 2においては、 第 1 の絶縁層 2 2及び第 2の絶縁層 2 6が上述した複数の絶縁層 6を構成し、 第 1の 配線屑 2 5及び第 2の配線層 2 7が上述した複数の配線層 7を構成している。 次に、 ダミー基板 2 0は、 図 1 6に示すように、 回路部 2から剥離層 2 1 とと もに除去される。 具体的には、 ダミー基板 2 0及び剥離層 2 1を回路部 2ごと例 えば塩酸や硝酸等の酸性溶液中に浸漬させることで酸性溶液が剥離層 2 1の金属 膜 2 1 aを僅かに溶解させつつ金属膜 2 1 aと樹脂膜 2 1 b との間に浸入してい き、 金属膜 2 1 a と樹脂膜 2 1 b との間で剥離が進行し、 回路部 2の第 1の絶縁 層 2 2側の他方の主面 2 bに樹脂膜 2 1 bが残留した状態でダミー基板 2 0が除 去される。 このとき、 回路部 2には、 対向面 2 a上に酸性溶液から第 2の配線層 2 7を保護する保護層を形成しておいてもよい。 また、 ダミー基板 2 0は、 例え ばレーザァプレーショ ン処理によって回路部 2から除去されるようにしてもよい。 次に、 回路部 2の他方の主面 2 b上に残留した樹脂膜 2 1 bは、 例えば酸素プ ラズマによる ドライエッチング法等によって除去される。 これにより、 回路部 2 の他方の主面 2 bには、 ビア 8が露出することになる。 回路部 2は、 相対してい たダミー基板 2 0の主面が高度に平坦化されていることから、 その他方の主面 2 bが高度に平坦化されることになる。
次に、 回路部 2は、 図 1 7に示すように、 対向面 2 aに露出している一対の共 振器導体パターン 1 4 と、 ベース基板 4の実装面 4 aに露出している入出力端子 部 1 3の一部からなるグランド部 1 5 b とが対向するようにベース基板 4上に実 装される。 ベース基板 4は、 層内にグランド等を備える配線層 1 1 と、 絶縁層 1 0とを複数有し、 回路部 2が実装される実装面 4 a上にレジス ト等によって形成 される保護層 3 1から露出する入出力端子部 1 3、 及び実装面 4 aのフィルタ素 子 5に相対する位置に一対の共振器導体パターン 1 4に対する接地導体と してグ ランド部 1 5 bが形成されている。
回路部 2は、 ベース基板 4の実装面 4 aに露出している入出力端子部 1 3にバ ンプ部 3 0を介して電気的に接続されることでベース基板 4に実装されることに なる。 具体的には、 バンプ部 3 0と入出力端子部 1 3とが相対している状態の回 路部 2とベース甚板 4との間にアンダフィル 3 2が充填され、 例えば半田リ フロ ー槽等で加熱されることによってバンプ部 3 0 と入出力端子部 1 3 とが接合され て、 回路部 2がベース基板 4の実装面 4 aに実装される。 このとき、 第 2のシー ノレド部 2 8 b もグランド部 1 5 b と電気的に接続されることになる。 なお、 バン プ部 3 0と入出力端子部 1 3 との接合は、 半田リフロー法に限定されることはな く、 例えば回路部 2 とベース基板 4との間に充填する榭脂材が固化する際の収縮 による圧接であってもよい。
これにより、 ベース基板 4では、 その実装面 4 a上に回路部 2が実装されてい る部分が厚板領域 1 6となり、 実装面 4 a上に回路部 2が実装されていない部分、 すなわち実装面 4 aが露出している部分が薄板領域 1 7となる。
次に、 ベース基板 4の実装面 4 aには、 図 1 8に示すように、 薄板領域 1 7に 例えば半導体チップゃ L S Iチップ等といつた半導体部品 3が実装される。 この 半導体部品 3は、 フリ ップチップボンディング法によりベース基板 4の実装面 4 aに素子用バンプ部 9を介して電気的に接続されている。 なお、 半導体部品 3を 実装する際は、 フリ ップチップボンディング法を用いることに限定されず、 例え ば T A B (Tape Automated Bonding) 法やリードビームボンディング法等のフエ ースダウン実装法を用いてもよい。
これにより、 半導体部品 3は、 ベース基板 4の実装面 4 a上に実装された回路 部 2と同一面上、 すなわちベース基板 4上で回路部 2と並ぶように実装されるこ とになる。 このようにして、 回路基板装置 1が製造される。
以上のような回路基板装置 1の製造方法では、 半導体部品 3を回路部 2と並ぶ ようにベース基板 4の実装面 4 a上、 すなわち薄板領域 1 7上に実装させて半導 体部品 3を含む全体の厚みが薄くなるように、 ベース基板 4上に回路部 2と半導 体部品 3とを実装させていることから、 薄型化が図られた回路基板装置 1が得ら れる。
本発明に係る回路基板装置 1の製造方法では、 フィルタ素子 5の一対の共振器 導体パターン 1 4が厚板領域 1 6の内層、 すなわち回路部 2とベース基板 4との 間に成形され、 フィルタ素子 5の上下屑に誘電絶縁材からなる複数の絶縁層 6、 1 0が配置されることから、 フィルタ素子 5における一対の共振器導体パターン 1 4の周囲を充分な厚みの誘電絶縁材で覆うことが可能となり、 一対の共振器導 体パターン 1 4を ¾う誘電絶縁材が薄くなることで生じるフィルタ特性の劣化が 防止された回路基板装置 1が得られる。
この回路基板装置 1の製造方法では、 比較的に高価である回路部 2をベース基 板 4の実装面 4 a上の全面でなく、 必要となる部分だけに実装させていることか ら、 低コス ト化が図られた回路基板装置 1が得られる。
上述した実施の形態では、 ベース基板 4の実装面 4 a上に、 回路部 2 と半導体 部品 3とが並ぶように実装された回路基板装置 1について説明したが、 このこと に限定されることはなく、 例えば、 図 1 9に示すような構成の回路基板装置 4 0 にも適用可能である。 なお、 図 1 9においては、 上述した回路基板装置 1 と共通 する構成、 部分については共通の符号を付して詳細な説明は省略する。
この回路基板装置 4 0には、 厚みが厚い、 すなわち回路部 2より厚い厚半導体 部品 4 1 と、 厚みが薄い、 すなわち回路部 2より薄い薄半導体部品 4 2 とが実装 されている。 この場合、 例えば薄板領域 1 7に厚半導体部品 4 1を実装し、 回路 部 2の他方の主面 2 b上に薄半導体部品 4 2を実装させることも可能である。 こ れにより、 回路基板装置 4 0においては、 厚みが厚く、 大型の半導体部品を実装 させる場合でも全体の厚みを薄く して薄型化を図ることが可能となる。
なお、 本実施の形態においては、 上述したように回路基板装置 1に トリプレー ト構造のフィルタ素子 5を配置しているが、 このことに限定されることはなく、 例えば平面型構造のフィルタ素子や、 フィルタ素子の代わりに力ップラー素子、 アンテナ素子、 集中定数設計によるキャパシタ素子、 レジスタ素子、 インダクタ 素子等を配置した場合にも適用可能である。
なお、 本発明は、 図面を参照して説明した上述の実施例に限定されるものでは なく、 添付の請求の範囲及びその主旨を逸脱することなく、 様々な変更、 置換又 はその同等のものを行うことができることは当業者にとって明らかである。 産業上の利用可能性 上述したように、 本発明は、 半導体部品を、 ベース基板の主面上におけるベー ス基板と回路部との間にフィルタ素子を配 することで厚みが厚く された第 1の 領域より も薄い第 2の領域の直上に実装させており、 回路基板装置全体の厚みを 薄く させることから小型化が図られる。
また、 本発明は、 フィルタ素子を、 厚みが厚く されている第 1の領域の内部、 すなわち誘電絶縁層を有するベース基板と回路部との間に配置しており、 フィル タ素子を充分な厚みの誘電絶縁層で覆うことが可能なことから、 フィルタ素子を 覆う誘 IE絶縁層が薄くなることで生じるフィルタ特性の劣化を防止させた回路基 板装置が得られる。
更に、 本発明は、 比較的髙価である回路部をベース基板の全面でなく、 必要と なる部分だけに実装させていることから、 回路基板装置の低コス ト化が図られる。

Claims

請求の範囲
1 . 誘電絶縁材からなる絶縁層を有するベース基板と、
配線層と誘電絶縁層とによって構成され、 上記ベース基板の主面上に実装され た回路部と、
上記べ一ス基板と上記回路部との間に配置されたフィルタ素子と、
上記べ一ス基板の主面上に実装された上記回路部と同一面上に実装された半導 体部品とを有し、
上記半導体部品が、 上記ベース基板の主面上における上記ベース基板と上記回 路部との間に上記フィルタ素子を配置することで厚みが厚く された第 1の領域よ り も厚みが薄い第 2の鎮域上に実装されている回路基板装置。
2 . 上記フィルタ素子が、 上記ベース基板の主面、 もしくは上記回路部の上記べ ース基板と対向する主面に配置されている請求の範囲第 1項記載の回路基板装置。
3 . 上記フィルタ素子が、 ノ ンドパスフイノレタ、 バンドス トップフィルタ、 ロー パスフィルタ、 ハイパスフィルタ、 アンテナ、 方向性結合器のうちの何れかであ る請求の範囲第 1項記載の回路基板装置。
4 . 誘電絶縁材からなる絶縁層を有するベース基板を形成する基板形成工程と、 配線層と誘電絶縁層とによって構成される回路部を形成する回路部形成工程と、 上記ベース基板の主面、 もしくは上記回路部の主面にフィルタ素子を形成する 素子形成工程と、
上記ベース基板の主面上に、 上記ベース基板と上記回路部との間に上記フィル タ素子が配置されるように上記回路部を実装する回路部実装工程と、
上記ベース基板の主面上に実装された上記回路部と同一面上に、 半導体部品を 実装する半導体実装工程とを有し、
上記半導体実装工程において、 上記半導体部品を、 上記ベース基板の主面上に おける上記ベース基板と上記回路部との間に上記フィルタ素子が配置されること で厚みが厚く された第 1の領域より も厚みが薄い第 2の領域上に実装させる回路 基板装置の製造方法。
5 . 上記素子形成工程においては、 上記フィルタ素子を、 バンドパスフィルタ、 ノくン ドストップブイノレタ、 ローノ スフイノレタ、 ノヽィ / スフイノレタ、 アンテナ、 方 向性結合器のうちの何れかとして形成する請求の範囲第 4項記載の回路基板装置 の製造方法。
PCT/JP2002/012723 2001-12-13 2002-12-04 Dispositif de carte de circuit imprime et procede de fabrication WO2003050909A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/467,473 US7187559B2 (en) 2001-12-13 2002-12-04 Circuit board device and its manufacturing method
KR10-2003-7010594A KR20040080921A (ko) 2001-12-13 2002-12-04 회로 기판 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-380758 2001-12-13
JP2001380758A JP2003188338A (ja) 2001-12-13 2001-12-13 回路基板装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2003050909A1 true WO2003050909A1 (fr) 2003-06-19

Family

ID=19187249

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/012723 WO2003050909A1 (fr) 2001-12-13 2002-12-04 Dispositif de carte de circuit imprime et procede de fabrication

Country Status (5)

Country Link
US (1) US7187559B2 (ja)
JP (1) JP2003188338A (ja)
KR (1) KR20040080921A (ja)
CN (1) CN1270403C (ja)
WO (1) WO2003050909A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1496528A2 (en) * 2003-07-03 2005-01-12 Matsushita Electric Industrial Co., Ltd. Differential capacitor, differential antenna element, and differential resonator
CN110265768A (zh) * 2018-03-12 2019-09-20 三星电子株式会社 天线模块

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
WO2006011508A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
KR100828925B1 (ko) * 2004-07-30 2008-05-13 가부시키가이샤 무라타 세이사쿠쇼 복합형 전자부품 및 그 제조방법
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
TWI287421B (en) * 2005-06-27 2007-09-21 Delta Electronics Inc Communication circuit module
US7519328B2 (en) 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
EP3168932B1 (en) * 2006-04-14 2021-06-02 Murata Manufacturing Co., Ltd. Antenna
US9064198B2 (en) 2006-04-26 2015-06-23 Murata Manufacturing Co., Ltd. Electromagnetic-coupling-module-attached article
US8179679B2 (en) * 2006-04-27 2012-05-15 Netapp, Inc. Airflow guides using silicon walls/creating channels for heat control
JP2007306172A (ja) * 2006-05-10 2007-11-22 Tdk Corp バンドパスフィルタ素子および高周波モジュール
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7446403B2 (en) * 2006-06-14 2008-11-04 Entorian Technologies, Lp Carrier structure stacking system and method
JP4281850B2 (ja) 2006-06-30 2009-06-17 株式会社村田製作所 光ディスク
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
WO2008050535A1 (fr) 2006-09-26 2008-05-02 Murata Manufacturing Co., Ltd. Module couplé électromagnétiquement et article muni de celui-ci
CN101523750B (zh) 2006-10-27 2016-08-31 株式会社村田制作所 带电磁耦合模块的物品
JP4835696B2 (ja) 2007-01-26 2011-12-14 株式会社村田製作所 電磁結合モジュール付き容器
WO2008096574A1 (ja) * 2007-02-06 2008-08-14 Murata Manufacturing Co., Ltd. 電磁結合モジュール付き包装材
JP4888494B2 (ja) 2007-02-06 2012-02-29 株式会社村田製作所 電磁結合モジュール付き包装材
ATE555453T1 (de) 2007-04-06 2012-05-15 Murata Manufacturing Co Funk-ic-vorrichtung
JP4697332B2 (ja) 2007-04-09 2011-06-08 株式会社村田製作所 無線ｉｃデバイス
US8235299B2 (en) 2007-07-04 2012-08-07 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
ATE540377T1 (de) 2007-04-26 2012-01-15 Murata Manufacturing Co Drahtlose ic-vorrichtung
ATE544129T1 (de) 2007-04-27 2012-02-15 Murata Manufacturing Co Drahtlose ic-vorrichtung
EP2141769A4 (en) 2007-04-27 2010-08-11 Murata Manufacturing Co WIRELESS IC DEVICE
JP4525859B2 (ja) 2007-05-10 2010-08-18 株式会社村田製作所 無線ｉｃデバイス
JP4666102B2 (ja) 2007-05-11 2011-04-06 株式会社村田製作所 無線ｉｃデバイス
KR101062124B1 (ko) 2007-06-27 2011-09-02 가부시키가이샤 무라타 세이사쿠쇼 무선 ｉｃ 디바이스
EP2166617B1 (en) 2007-07-09 2015-09-30 Murata Manufacturing Co. Ltd. Wireless ic device
CN101578616A (zh) 2007-07-17 2009-11-11 株式会社村田制作所 无线ic器件及电子设备
US20090021352A1 (en) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
WO2009011375A1 (ja) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. 無線ｉｃデバイスおよびその製造方法
KR101006808B1 (ko) * 2007-07-18 2011-01-10 가부시키가이샤 무라타 세이사쿠쇼 무선 ｉｃ 디바이스
CN102915462B (zh) 2007-07-18 2017-03-01 株式会社村田制作所 无线ic器件
EP2096709B1 (en) 2007-12-20 2012-04-25 Murata Manufacturing Co., Ltd. Radio ic device
EP2557528A3 (en) 2007-12-26 2017-01-18 Murata Manufacturing Co., Ltd. Antenna device and wireless IC device
WO2009110382A1 (ja) 2008-03-03 2009-09-11 株式会社村田製作所 複合アンテナ
JP5267463B2 (ja) 2008-03-03 2013-08-21 株式会社村田製作所 無線ｉｃデバイス及び無線通信システム
EP2256861B1 (en) 2008-03-26 2018-12-05 Murata Manufacturing Co., Ltd. Radio ic device
WO2009128437A1 (ja) 2008-04-14 2009-10-22 株式会社村田製作所 無線ｉｃデバイス、電子機器及び無線ｉｃデバイスの共振周波数の調整方法
JP4609604B2 (ja) 2008-05-21 2011-01-12 株式会社村田製作所 無線ｉｃデバイス
WO2009142068A1 (ja) 2008-05-22 2009-11-26 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
CN104077622B (zh) 2008-05-26 2016-07-06 株式会社村田制作所 无线ic器件系统及无线ic器件的真伪判定方法
JP4535210B2 (ja) 2008-05-28 2010-09-01 株式会社村田製作所 無線ｉｃデバイス用部品および無線ｉｃデバイス
JP4557186B2 (ja) 2008-06-25 2010-10-06 株式会社村田製作所 無線ｉｃデバイスとその製造方法
JP4671001B2 (ja) 2008-07-04 2011-04-13 株式会社村田製作所 無線ｉｃデバイス
WO2010021217A1 (ja) 2008-08-19 2010-02-25 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
WO2010047214A1 (ja) 2008-10-24 2010-04-29 株式会社村田製作所 無線ｉｃデバイス
CN102197537B (zh) 2008-10-29 2014-06-18 株式会社村田制作所 无线ic器件
DE112009002384B4 (de) 2008-11-17 2021-05-06 Murata Manufacturing Co., Ltd. Antenne und Drahtlose-IC-Bauelement
WO2010079830A1 (ja) 2009-01-09 2010-07-15 株式会社村田製作所 無線ｉｃデバイス、無線ｉｃモジュール、および無線ｉｃモジュールの製造方法
JP5041077B2 (ja) 2009-01-16 2012-10-03 株式会社村田製作所 高周波デバイス及び無線ｉｃデバイス
WO2010087429A1 (ja) 2009-01-30 2010-08-05 株式会社村田製作所 アンテナ及び無線ｉｃデバイス
JP5510450B2 (ja) 2009-04-14 2014-06-04 株式会社村田製作所 無線ｉｃデバイス
CN103022661B (zh) 2009-04-21 2014-12-03 株式会社村田制作所 电子设备及天线装置的谐振频率设定方法
JP5447515B2 (ja) 2009-06-03 2014-03-19 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
JP5516580B2 (ja) 2009-06-19 2014-06-11 株式会社村田製作所 無線ｉｃデバイス及び給電回路と放射板との結合方法
CN102474009B (zh) 2009-07-03 2015-01-07 株式会社村田制作所 天线及天线模块
JP5182431B2 (ja) 2009-09-28 2013-04-17 株式会社村田製作所 無線ｉｃデバイスおよびそれを用いた環境状態検出方法
WO2011040393A1 (ja) 2009-09-30 2011-04-07 株式会社村田製作所 回路基板及びその製造方法
JP5304580B2 (ja) 2009-10-02 2013-10-02 株式会社村田製作所 無線ｉｃデバイス
JP5522177B2 (ja) 2009-10-16 2014-06-18 株式会社村田製作所 アンテナ及び無線ｉｃデバイス
CN102598413A (zh) 2009-10-27 2012-07-18 株式会社村田制作所 收发装置及无线标签读取装置
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
CN108063314A (zh) 2009-11-04 2018-05-22 株式会社村田制作所 通信终端及信息处理系统
WO2011055703A1 (ja) 2009-11-04 2011-05-12 株式会社村田製作所 通信端末及び情報処理システム
JP5299518B2 (ja) 2009-11-04 2013-09-25 株式会社村田製作所 情報処理システム
WO2011062238A1 (ja) 2009-11-20 2011-05-26 株式会社村田製作所 アンテナ装置及び移動体通信端末
WO2011077877A1 (ja) 2009-12-24 2011-06-30 株式会社村田製作所 アンテナ及び携帯端末
JP5403146B2 (ja) 2010-03-03 2014-01-29 株式会社村田製作所 無線通信デバイス及び無線通信端末
WO2011108340A1 (ja) 2010-03-03 2011-09-09 株式会社村田製作所 無線通信モジュール及び無線通信デバイス
WO2011111509A1 (ja) 2010-03-12 2011-09-15 株式会社村田製作所 無線通信デバイス及び金属製物品
WO2011118379A1 (ja) 2010-03-24 2011-09-29 株式会社村田製作所 Ｒｆｉｄシステム
JP5630499B2 (ja) 2010-03-31 2014-11-26 株式会社村田製作所 アンテナ装置及び無線通信デバイス
JP5170156B2 (ja) 2010-05-14 2013-03-27 株式会社村田製作所 無線ｉｃデバイス
JP5299351B2 (ja) 2010-05-14 2013-09-25 株式会社村田製作所 無線ｉｃデバイス
WO2012005278A1 (ja) 2010-07-08 2012-01-12 株式会社村田製作所 アンテナ及びｒｆｉｄデバイス
GB2495418B (en) 2010-07-28 2017-05-24 Murata Manufacturing Co Antenna apparatus and communication terminal instrument
WO2012020748A1 (ja) 2010-08-10 2012-02-16 株式会社村田製作所 プリント配線板及び無線通信システム
JP5234071B2 (ja) 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
WO2012043432A1 (ja) 2010-09-30 2012-04-05 株式会社村田製作所 無線ｉｃデバイス
JP5758909B2 (ja) 2010-10-12 2015-08-05 株式会社村田製作所 通信端末装置
CN102971909B (zh) 2010-10-21 2014-10-15 株式会社村田制作所 通信终端装置
CN105048058B (zh) 2011-01-05 2017-10-27 株式会社村田制作所 无线通信器件
JP5304956B2 (ja) 2011-01-14 2013-10-02 株式会社村田製作所 Ｒｆｉｄチップパッケージ及びｒｆｉｄタグ
CN103119786B (zh) 2011-02-28 2015-07-22 株式会社村田制作所 无线通信器件
JP5630566B2 (ja) 2011-03-08 2014-11-26 株式会社村田製作所 アンテナ装置及び通信端末機器
WO2012137717A1 (ja) 2011-04-05 2012-10-11 株式会社村田製作所 無線通信デバイス
JP5482964B2 (ja) 2011-04-13 2014-05-07 株式会社村田製作所 無線ｉｃデバイス及び無線通信端末
WO2012157596A1 (ja) 2011-05-16 2012-11-22 株式会社村田製作所 無線ｉｃデバイス
CN103370834B (zh) * 2011-07-14 2016-04-13 株式会社村田制作所 无线通信器件
DE112012001977T5 (de) 2011-07-15 2014-02-20 Murata Manufacturing Co., Ltd. Funkkommunikationsvorrichtung
JP5660217B2 (ja) 2011-07-19 2015-01-28 株式会社村田製作所 アンテナ装置、ｒｆｉｄタグおよび通信端末装置
JP5418737B2 (ja) 2011-09-09 2014-02-19 株式会社村田製作所 アンテナ装置および無線デバイス
JP5372112B2 (ja) * 2011-11-04 2013-12-18 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
WO2013080991A1 (ja) 2011-12-01 2013-06-06 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
WO2013115019A1 (ja) 2012-01-30 2013-08-08 株式会社村田製作所 無線ｉｃデバイス
JP5464307B2 (ja) 2012-02-24 2014-04-09 株式会社村田製作所 アンテナ装置および無線通信装置
CN104487985B (zh) 2012-04-13 2020-06-26 株式会社村田制作所 Rfid标签的检查方法及检查装置
JP6589788B2 (ja) * 2016-09-21 2019-10-16 株式会社デンソー 電子制御装置
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
JP6946890B2 (ja) * 2017-09-22 2021-10-13 Tdk株式会社 複合電子部品
US11276925B2 (en) 2018-01-31 2022-03-15 Dell Products, Lp System and method for establishing and operating plural antenna systems in proximity
JP2021097233A (ja) * 2019-12-18 2021-06-24 日東電工株式会社 配線回路基板
JP2022185903A (ja) 2021-06-03 2022-12-15 株式会社村田製作所 高周波モジュール及び通信装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291520A (ja) * 1992-04-03 1994-10-18 Matsushita Electric Ind Co Ltd 高周波多層集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136271A (en) * 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
DE69318879T2 (de) * 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
CA2109441C (en) * 1992-10-29 1997-05-13 Yuhei Kosugi Composite microwave circuit module assembly and its connection structure
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP3405545B2 (ja) * 1996-10-31 2003-05-12 サーノフ コーポレイション 集積された電子回路
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
JP3331967B2 (ja) * 1998-06-02 2002-10-07 松下電器産業株式会社 ミリ波モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291520A (ja) * 1992-04-03 1994-10-18 Matsushita Electric Ind Co Ltd 高周波多層集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1496528A2 (en) * 2003-07-03 2005-01-12 Matsushita Electric Industrial Co., Ltd. Differential capacitor, differential antenna element, and differential resonator
EP1496528A3 (en) * 2003-07-03 2009-07-22 Panasonic Corporation Differential capacitor, differential antenna element, and differential resonator
CN110265768A (zh) * 2018-03-12 2019-09-20 三星电子株式会社 天线模块

Also Published As

Publication number Publication date
CN1491448A (zh) 2004-04-21
JP2003188338A (ja) 2003-07-04
CN1270403C (zh) 2006-08-16
US20040066617A1 (en) 2004-04-08
KR20040080921A (ko) 2004-09-20
US7187559B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
WO2003050909A1 (fr) Dispositif de carte de circuit imprime et procede de fabrication
US6972646B2 (en) Filter circuit device and method of manufacturing the same
JP4318417B2 (ja) 高周波モジュール基板装置
US7599190B2 (en) High-frequency module, and method of producing same
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
KR100862544B1 (ko) 고주파 모듈 장치
US7741162B2 (en) Method for manufacturing high-frequency module device
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
JP3982268B2 (ja) アンテナ回路装置及びその製造方法
JP2003264348A (ja) 高周波モジュール
US20040130877A1 (en) Substrate for high-frequency module and high-frequency module
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法
JP2005109950A (ja) 共振器および誘電体フィルタ
JP2005109948A (ja) 共振器および誘電体フィルタ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

WWE Wipo information: entry into national phase

Ref document number: 10467473

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037010594

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 028049500

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020037010594

Country of ref document: KR