WO2003073443A1 - Procede de fabrication d'un composant electronique multicouche en ceramique - Google Patents

Procede de fabrication d'un composant electronique multicouche en ceramique Download PDF

Info

Publication number
WO2003073443A1
WO2003073443A1 PCT/JP2003/001461 JP0301461W WO03073443A1 WO 2003073443 A1 WO2003073443 A1 WO 2003073443A1 JP 0301461 W JP0301461 W JP 0301461W WO 03073443 A1 WO03073443 A1 WO 03073443A1
Authority
WO
WIPO (PCT)
Prior art keywords
laminate
electronic component
multilayer ceramic
ceramic electronic
external electrode
Prior art date
Application number
PCT/JP2003/001461
Other languages
English (en)
French (fr)
Inventor
Kenjiro Mihara
Atsushi Kishimoto
Hideaki Niimi
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to KR1020037013936A priority Critical patent/KR100556561B1/ko
Priority to US10/476,938 priority patent/US7776252B2/en
Priority to AU2003211939A priority patent/AU2003211939A1/en
Priority to CNB038001950A priority patent/CN100378872C/zh
Publication of WO2003073443A1 publication Critical patent/WO2003073443A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Definitions

  • the present invention relates to a method for manufacturing a multilayer ceramic electronic component, and more particularly to an improvement for reliably manufacturing a multilayer ceramic electronic component such as a multilayer positive temperature coefficient thermistor having high reliability.
  • the multilayer type positive temperature coefficient thermistor has the following structure.
  • the multilayer positive temperature coefficient thermistor includes a multilayer body serving as a component body.
  • the laminate includes a plurality of stacked thermistor layers having a positive temperature coefficient of resistance and a plurality of internal electrodes formed along a specific interface between the thermistor layers.
  • the internal electrodes are alternately arranged in the stacking direction such that the internal electrodes are extended to one end face of the laminate and the internal electrodes are extended to the other end face.
  • the multilayer type positive temperature coefficient thermistor includes an external electrode serving as a terminal formed on each end face of the above-described multilayer body.
  • the external electrodes are electrically connected to any of the internal electrodes at each end face of the laminate.
  • Such a laminated positive temperature coefficient thermistor is manufactured through a manufacturing process as shown in FIG. 3, for example, as disclosed in Japanese Patent Application Laid-Open No. 5-38003.
  • an unfired laminate manufacturing step 1 is performed.
  • the unsintered laminate produced here is to be the sintered laminate described above by sintering, and includes a thermistor green layer for the thermistor layer and a conductive layer for the internal electrode. It has a sex paste layer.
  • the unfired laminate forms a thermistor green sheet to be a thermistor green layer, and is punched into a predetermined size. Then, a conductive paste layer for internal electrodes is formed on the thermistor green sheet. In order to form a conductive paste, a green paste is printed, and then these thermistor green sheets are laminated and pressed to obtain an unfired mother laminate. It is obtained by cutting to predetermined dimensions.
  • the above-mentioned conductive paste layer for the internal electrode is, for example, an inexpensive base metal, which can obtain an ohmic property with the thermistor layer, and contains nickel as a conductive component. Formed for one strike.
  • a firing step for firing the green laminate is performed.
  • the firing step 2 as described above, when a base metal such as nickel is used as the conductive component of the internal electrode, the firing step is performed in a reducing atmosphere to prevent the base metal from being oxidized. Therefore, in this case, after the firing step 2, heat treatment (re-oxidation) is performed in an oxidizing atmosphere so that a positive temperature characteristic is obtained in the thermistor layer. As a result of the firing step 2, a sintered laminate is obtained.
  • This wet barrel process 3 is not limited to the multilayer positive temperature coefficient thermistor and is generally performed during the manufacturing process of the chip type ceramic electronic component.
  • the fired (ie, sintered) ceramic component body is barrel-polished by mixing and stirring with polishing media such as alumina powder and water, etc. (wet barrel). The corners and ridges of the sintered ceramic component body, that is, the laminate, are cut off.
  • an external electrode paste applying step 4 is performed. That is, a conductive paste for an external electrode is provided on each end face of the laminated body after sintering, whereby a conductive paste film is formed.
  • the conductive paste for the external electrode preferably contains the same metal as the conductive component of the internal electrode as a conductive component in order to obtain a good conduction state with the internal electrode. Therefore, as described above, when the internal electrode contains nickel, a material containing nickel is preferably used as the conductive paste for the external electrode.
  • an external electrode baking step 5 is performed. At this time, if the conductive paste film for the external electrode contains a base metal such as nickel, a reducing atmosphere is applied in the baking step 5.
  • the manufacturing method shown in Fig. 3 may encounter the following problems.
  • the external electrode paste applying step 4 is performed after the firing step 2.
  • the internal electrode may not contract inward from the end face of the laminated body and may not be in a state of being drawn to the end face. Therefore, when the conductive paste film for the external electrode is formed in the external electrode paste applying step 4, it may not be properly connected to the internal electrode.
  • FIG. 4 a manufacturing method as shown in FIG. 4 can be considered.
  • an unfired ⁇ -layered body manufacturing step 11 is performed.
  • the unsintered laminate production step 11 is performed substantially in the same manner as the unsintered laminate production step 1 shown in FIG.
  • an external electrode paste applying step 12 is performed.
  • the external electrode paste applying step 12 is substantially the same as the external electrode paste applying step 4 shown in FIG. 3, except that the step is performed on an unfired laminate.
  • the conductive paste layer for the internal electrode inside the unfired laminate has not yet shrunk by firing, it is suitable for use with the conductive paste film for the external electrode. Connection state can be achieved. .
  • a firing step 13 is performed.
  • the unfired laminate is fired together with the conductive paste film for the external electrode.
  • the conductive paste layer for the internal electrode and the conductive paste film for the external electrode include a base metal such as nickel
  • the calcination step 13 is performed in a carrier atmosphere
  • the laminated body after sintering is heat-treated in an oxidizing atmosphere.
  • the baking of the conductive paste film for the external electrode is performed at the same time as the firing of the unfired laminate, so that the control for obtaining the reducing atmosphere is performed.
  • this is only required in the firing step 13, and therefore, the cost can be reduced as compared with the manufacturing method shown in FIG.
  • a wet barrel process 14 is performed.
  • This wet barrel process 14 is performed in substantially the same manner as the wet barrel process 3 shown in FIG. 3, and the corners and ridges of the sintered laminate are prevented from chipping by wet barrel polishing. To be rounded.
  • the present invention includes a plurality of stacked ceramic layers and a plurality of internal electrodes formed along a specific interface between the ceramic layers, and the internal electrodes are drawn to one end face.
  • the ones drawn out to the other end face are alternately arranged in the stacking direction, and are formed on each end face of the stack so as to be electrically connected to one of the stacked body and the internal electrode.
  • the present invention is directed to a method of manufacturing a multilayer ceramic electronic component including an external electrode, and has the following configuration in order to solve the above-described technical problem.
  • the above-described multilayer body is to be obtained by firing, and the ceramic drain line layer for the ceramic layer and the conductive layer for the internal electrode are formed.
  • a step of producing an unfired laminate including a conductive paste layer is performed.
  • the unfired laminate is heat-treated. This heat treatment is for preventing undesired reaction between the polishing debris of the polishing media generated in the subsequent barrel polishing and the surface of the unfired laminate.
  • barrel polishing for preventing chipping is performed on the unfired laminate after the heat treatment. At this time, dry barrel polishing is applied as barrel polishing.
  • the external electrode may be formed by forming a conductive paste film on each end face of the sintered laminate and baking it. After performing the above-mentioned dry barrel polishing, a conductive paste film for an external electrode is formed on each end face of the unfired laminate, and in the step of firing the unfired layered body, By sintering the conductive paste film at the same time, an external electrode is formed. In the step of heat-treating the unsintered laminate, a temperature of preferably 80 ° C. or more and less than 300 ° C., more preferably a temperature of 80 ° C. or more and 200 ° C. or less is applied. Is done. Further, when the internal electrode contains a base metal as a conductive component, the step of firing the unfired laminate is preferably performed in a reducing atmosphere.
  • the ceramic layer is a thermistor layer having a positive temperature coefficient of resistance. Further, it is preferable that a step of heat-treating (re-oxidizing) the laminated body after sintering in an oxidizing atmosphere is performed. This method is used when the external electrode contains a base metal as a conductive component. In each case, it is effective.
  • a step of forming a glass coat through heat treatment is further performed so as to cover a portion of the outer surface of the sintered laminate that is exposed from the external electrode, after the sintering, It is preferable that the step of heat-treating the laminate in an oxidizing atmosphere also serves as the step of forming the glass coat.
  • the internal electrode and the external electrode contain the same metal as each other as a conductive component, for example, nickel.
  • FIG. 1 is a cross-sectional view schematically illustrating a multilayer positive temperature coefficient thermistor 21 manufactured by a manufacturing method according to an embodiment of the present invention.
  • FIG. 2 is a process chart for explaining one embodiment of a method of manufacturing a laminated positive temperature coefficient thermistor according to the present invention.
  • FIG. 3 is a process chart for explaining a conventional manufacturing method of a laminated positive temperature coefficient thermistor which is interesting for the present invention.
  • FIG. 4 is a process chart for explaining a method of manufacturing a laminated positive temperature coefficient thermistor as a background art of the present invention.
  • FIG. 5 is a graph showing the relationship between the heat treatment temperature of the unfired laminate and the rate of change in resistance in this experimental example.
  • FIG. 1 is a cross-sectional view schematically illustrating a laminated positive temperature coefficient thermistor 21 obtained by performing a manufacturing method according to an embodiment of the present invention.
  • the multilayer positive temperature coefficient thermistor 21 includes a multilayer body 22 as a chip-shaped component body.
  • the laminate 22 includes a plurality of thermistor layers 23 having a positive temperature coefficient of resistance as ceramic layers, and a plurality of internal electrodes 24 formed along a specific interface between the thermistor layers 23. It has.
  • the internal electrode 24 is located at an intermediate part in the stacking direction of the multilayer body 22, and thus, the thermistor layer 23 located at the outer layer part of the multilayer body 22 functions as a protection.
  • a first internal electrode extending to one end surface 25 of the multilayer body 22 and a second internal electrode extending to the other end surface 26 are alternately arranged in the laminating direction. ing.
  • the internal electrode 24 may be constituted by a hollow electrode, if necessary.
  • An external electrode 27 serving as a terminal is formed on each of the surfaces 25 and 26 of the multilayer body 22.
  • the external electrode 27 is electrically connected to one of the internal electrodes 24. That is, in the figure, the left external electrode 27 is electrically connected to the first internal electrode, and the right external electrode 27 is electrically connected to the second internal electrode.
  • the conductive component contained in the internal electrode 24 it is preferable to use, for example, nickel, which is an inexpensive base metal and can provide uniqueness.
  • the external electrode 27 preferably contains the same metal as the metal contained in the internal electrode 24 as a conductive component, for example, nickel.
  • a baking layer 28 is formed on the external electrode 27 as necessary, for example, by baking a conductive paste containing silver, and a nickel plating film 29 is formed thereon. Then, a tin or soldered film 30 is formed.
  • the glass coat 31 is formed so as to cover a portion of the outer surface of the laminate 22 exposed from the external electrode 27 (that is, a surface other than the portion of the laminate 22 where the external electrode 27 is provided). Is preferably formed.
  • FIG. 2 shows a typical process included in the method of manufacturing the multilayer positive temperature coefficient thermistor 21 shown in FIG.
  • an unfired laminate manufacturing step 41 is performed.
  • the unfired laminate production step 41 is substantially the same as the unfired laminate production steps 1 and 11 shown in FIG. 3 and FIG.
  • the unfired laminate produced in this step 41 is to be fired to become the laminate 22 shown in FIG. 1, and the ceramic green for the thermistor layer 23 is formed. It has a thermistor green layer as a layer and a conductive base layer for the internal electrode 24.
  • a thermistor green sheet is formed as a ceramic green sheet to be a thermistor green layer.
  • the conductive paste layer is formed by printing the conductive paste for the internal electrode 24, and then a plurality of thermistors including the thermistor green sheet on which the internal electrode 24 is printed.
  • the green sheets are laminated and pressed to produce an unfired mother laminate, and the mother laminate is cut into a predetermined size. As a result, the unfired mother laminate is cut. The body is obtained.
  • a heat treatment step 42 is performed on the unfired laminate. This heat treatment step 42 is carried out in order to prevent a reaction between the polishing debris of the polishing media and the surface of the unfired laminated body generated in the later dry barrel step 43.
  • a temperature of preferably 80 ° C. or more and less than 300 ° C. is preferably applied.
  • the reason why the temperature is set to 80 ° C. or higher is that a temperature lower than 8 ° C. is not sufficient because the effect of the heat treatment may not be sufficiently exerted. This is because the binder removal may be started in the unsintered laminate at a temperature of 300 ° C. or higher.
  • the temperature applied in the heat treatment step 42 is more preferably , 80 ° C or more and 200 ° C or less.
  • a dry barrel process 43 is performed.
  • the unfired laminate is mixed with a polishing medium made of, for example, siliric force or alumina or both, and barrel polishing is performed in a dry process.
  • a polishing medium made of, for example, siliric force or alumina or both
  • barrel polishing is performed in a dry process.
  • the corners and ridges of the unfired laminate are rounded so as to prevent chipping.
  • the corners or ridges of the laminate 22 shown in FIG. 1 are rounded due to the result of the dry barrel polishing.
  • an external electrode paste applying step 44 is performed.
  • a conductive paste for the external electrode 27 is provided on each end face of the unfired laminate, whereby a conductive paste film is formed.
  • the laminate is in the stage before firing, and the conductive paste layer for the internal electrode inside the laminate has not shrunk by firing, so the conductive paste film for the external electrode has been generated. Can be reliably connected to the conductive paste layer for the internal electrode that is drawn out to the end face of the unfired laminate.
  • a firing step 45 is performed.
  • the unfired laminate is fired together with the conductive paste film for the external electrode 27. That is, the unfired laminate becomes a dense ceramic laminate, and the conductive paste films for the external electrodes and the internal electrodes become dense electrode films.
  • the conductive paste layer for the internal electrode 24 and the conductive paste film for the external electrode 27 include a base metal such as nickel as a conductive component, the firing step 45 It is performed in an oxidizing atmosphere (non-oxidizing atmosphere).
  • the internal electrode 24 and the external electrode 27 contain the same metal as each other as a conductive component, for example, commonly include nickel, good conduction between the internal electrode 24 and the external electrode 27 is achieved. You can get the communication status.
  • a step of forming a glass coat 31 is performed.
  • the glass coat 31 is formed by applying a glass material to a predetermined portion in the form of a glass paste or the like, and then, through a heat treatment step, exposed from the external electrodes 27 on the outer surface of the laminated body 22 after sintering. It is formed so as to cover the part to be formed.
  • the firing step 45 is performed in a reducing atmosphere.
  • the thermistor layer 23 exhibit positive temperature characteristics, it is necessary to heat (re-oxidize) the laminate 22 in an oxidizing atmosphere. Since the above-described step of forming the glass coat 31 includes a heat treatment step and is performed in an oxidizing atmosphere, the re-oxidation step is performed so as to also serve as the step of forming the glass coat 31. Is more efficient.
  • a baking layer 28 is formed on the external electrode 27 by, for example, baking a conductive paste containing silver, and then a nickel plating film 29 and tin or soldered 30 are sequentially formed.
  • the multilayer positive temperature coefficient thermistor 21 shown in FIG. 1 is completed.
  • the present invention has been described with respect to a method of manufacturing a multilayer positive characteristic thermistor.
  • the present invention relates to a multilayer ceramic capacitor, a multilayer ceramic inductor, a multilayer ceramic varistor, a multilayer negative characteristic thermistor, and the like.
  • the present invention can also be applied to a method for manufacturing a multilayer ceramic electronic component.
  • the ceramic layer included in the multilayer ceramic electronic component is made of, for example, a dielectric ceramic or a magnetic ceramic, even if the step of firing the unfired multilayer is performed in a reducing atmosphere, Heat treatment in an oxidizing atmosphere for oxidation does not usually need to be performed.
  • the unfired laminate before forming the conductive paste film for the external electrode, the unfired laminate is subjected to dry barrel polishing. Chipping can be prevented while eliminating the problem of unstable conduction due to chipping, and the problem of cracks that can occur when barrel polishing is performed on the laminated body after sintering. be able to.
  • the unfired laminate is heat-treated before dry barrel polishing is performed, it is necessary to prevent a reaction between polishing debris of the polishing media generated by barrel polishing and the surface of the unfired laminate. And stable characteristics can be obtained over a long period of time.
  • a multilayer ceramic electronic component can be stably manufactured with high reliability.
  • the present invention can be advantageously applied particularly to the production of a laminated positive temperature coefficient thermistor.
  • the connection between the external electrode and the internal electrode may be caused by the contraction of the internal electrode due to the firing. Good problems can be solved more effectively.
  • the reaction between the polishing dust of the polishing media and the surface of the unfired laminate as described above is more reliably performed.
  • a temperature of 8 TC or more
  • the binder contained in the unfired laminate can be prevented from being scattered. In the subsequent dry barrel polishing, the unfired laminate was damaged and destroyed. Can be reliably prevented.
  • an organic binder, a dispersant, and water are added to the calcined powder, mixed with zirconia balls for several hours to obtain a slurry, and the slurry is formed into a sheet to obtain a slurry.
  • a green sheet for one mister layer was prepared.
  • a conductive paste containing nickel is printed on the green sheet for the thermistor layer to form a conductive base layer for internal electrodes. Was formed.
  • thermistor layer green sheets are stacked so that the conductive paste layers for the internal electrodes face each other via the thermistor layer green sheet. After stacking the green sheets, they were pressed in the stacking direction, and then pressed to a predetermined size to obtain an unfired laminate.
  • the unfired laminate was heat-treated at 150 ° C. for 1 hour.
  • a 1 mm diameter polishing media composed of silica and alumina was mixed with the unfired laminated body after heat treatment, and dry barrel polishing was performed in that state to round corners and ridges. An unfired laminate was obtained.
  • a glass paste containing a glass material is provided so as to cover a portion of the laminated body exposed from the external electrode of the sintered body, and a glass paste film is provided. Then, heat treatment is performed in an oxidizing atmosphere. As a result, a glass coat was formed, and the thermistor layer included in the laminate was re-oxidized.
  • a conductive paste containing silver is applied on the external electrodes, dried, and baked at a temperature of 700 ° C., and further, a nickel plating film and a tin plating film are formed.
  • a laminated positive temperature coefficient thermistor was obtained as an example.
  • Table 1 shows the measurement results of the resistance values of 20 samples each of the example and the comparative example.
  • the average value of the resistance value is about 3 ⁇ in the comparative example, whereas it is about 0.2 ⁇ in the example, and the resistance value is increased in the comparative example.
  • the distribution range of the resistance value is considerably wide, but in the example, the distribution range of the resistance value is extremely narrow as compared with the comparative example. From this, it can be seen that according to the example, the conduction between the internal electrode and the external electrode is stable.
  • the resistance change rate is kept within 10% even after the elapse of 496 hours.
  • the rate of change in resistance value can be suppressed to within 5% in all cases.
  • the multilayer positive characteristic thermistor And other multi-layer ceramic electronic components with high reproducibility while maintaining their high reliability.

Description

明細書 積層型セラミック電子部品の製造方法 技術分野
この発明は、 積層型セラミック電子部品の製造方法に関するもので、 特に、 高い信頼性 を有する積層型正特性サーミスタ等の積層型セラミック電子部品を確実に製造できるよう にするための改良に関するものである。 背景技術
この発明にとつて興味ある積層型セラミック電子部品として、 たとえば積層型正特性サ 一ミス夕がある。 積層型正特性サーミスタは、 次のような構造を有している。
まず、 積層型正特性サーミスタは、 部品本体となる積層体を備えている。 積層体は、 正 の抵抗温度係数を有する複数の積層されたサーミスタ層、 およびサーミスタ層間の特定の 界面に沿って形成された複数の内部電極を備えている。 内部電極は、 積層体の一方の端面 にまで引き出されるものと他方の端面にまで引き出されるものとが積層方向において交互 に配置されている。
また、 積層型正特性サーミス夕は、 上述した積層体の各端面上に形成された、 端子とな る外部電極を備えている。 外部電極は、 積層体の各端面において、 内部電極のいずれかに 電気的に接続されるものである。
このような積層型正特性サーミス夕は、 たとえば、 特開平 5— 3 0 8 0 0 3号公報に示 されているように、 図 3に示すような製造工程を経て製造される。
図 3を参照して、 まず、 未焼成の積層体作製工程 1が実施される。 ここで作製される未 焼成の積層体は、焼成することによつて前述した焼結後の積層体となるべきものであつて、 サーミス 層のためのサーミスタグリーン層、 および内部電極のための導電性ペース卜層 を備えている。
通常、 未焼成の積層体は、 サーミスタグリーン層となるサーミスタグリーンシートを成 形し、 これを所定の寸法に打ち抜き、 その後、 サーミスタグリーンシ一卜上に、 内部電極 のための導電性ペース卜層を形成するため、 導電性ペース卜を印刷し、 次いで、 これらサ 一ミスタグリーンシー卜を積層し、プレスすることによって、未焼成のマザ一積層体を得、 この未焼成のマザ一積層体を所定の寸法にカツ卜することによって得られる。
上述した内部電極のための導電性ペース卜層は、 たとえば、 安価な卑金属であり、 しか もサーミスタ層とのォーミック性が得られる、 ニッケルを導電成分として含む、 導電性べ 一スト 用 て形成される。
次に、未^成の積層体を焼成するための焼成工程 が実施される。この焼成工程 2では、 上述のように、内部電極の導電成分としてニッケルのような卑金属が用いられる場合には、 卑金属が酸化されないようにするため、 還元性雰囲気中で実施される。 したがって、 この 場合には、 焼成工程 2の後、 酸化性雰囲気中で熱処理 （再酸化） することにより、 サ一ミ スタ層において正温度特性が得られるようにしている。 この焼成工程 2の結果、 焼結した 積層体が得られる。
次に、 湿式バレル工程 3が実施される。 この湿式バレル工程 3は、 積層型正特性サーミ スタに限らず、 チップ型セラミック電子部品の製造過程の途中で一般的に実施されている ものであり、 チッビングと称されるセラミック部品本体の欠けを防止するため、 焼成後の (すなわち焼結した） セラミック部品本体を、 アルミナ粉末のような研磨メディアおよび 水などとともに混合攪袢することによってバレル研磨する工程 （湿式バレル） であり、 そ れによって、 焼結後のセラミック部品本体すなわち積層体の角隅部および稜線部の角が取 られる。
次に、 外部電極ペース卜付与工程 4が実施される。 すなわち、 焼結後の積層体の各端面 上に、 外部電極のための導電性ペース卜が付与され、 それによつて、 導電性ペース卜膜が 形成される。 ここで、 外部電極のための導電性ペーストは、 内部電極との間で良好な導通 状態を得るため、 内部電極の導電成分と同じ金属を導電成分として含んでいることが好ま しい。 そのため、 前述したように、 内部電極がニッケルを含む場合には、 この外部電極の ための導電性ペース卜として、 ニッケルを含むものが好適に用いられる。
次に、 外部電極焼付け工程 5が実施される。 このとき、 外部電極のための導電性ペース 卜膜がニッケルのような卑金属を含んでいる場合には、 この焼付け工程 5では、 還元性雰 囲気が適用される。
以上のような工程を経て、 積層型正特性サ一ミス夕が得られる。
しかしながら、 図 3に示した製造方法では、 次のような問題に遭遇することがある。 外部電極ペース卜付与工程 4は、 焼成工程 2の後に実施される。 他方、 焼成工程 2を経 て得られた焼結後の積層体において、 内部電極が積層体の端面から内方へ収縮して、 端面 に引き出された状態となっていないことがある。 したがって、 外部電極ペース卜付与工程 4において、 外部電極のための導電性ペース卜膜を形成したとき、 これが内部電極に対し て適正に接続されていないことがある。
また、 内部電極のための導電成分および外部電極のための導電成分として、 ともに、 前 述したようにニッケルのような卑金属が用いられる場合には、 焼成工程 2において還元性 雰囲気を適用する必要があるばかりでなく、 外部電極焼付け工程 5においても、 還元性雰 囲気を適用する必要がある。 還元性雰囲気を得るための雰囲気制御には、 酸化性雰囲気を 得るための雰囲気制御に比べると、 多大なコストが必要である。 そのため、 2つの工程 2 および 5の双方において、 運元性雰囲気を必要とすることは、 星産上、 コストの上昇を招 いてしまう。
このような問題を解決し得るものとして、 図 4に示すような製造方法が考えられる。 図 4を参照して、 まず、 未焼成 φ積層体作製工程 1 1が実施される。 この未焼成の積層 体作製工程 1 1は、図 3に示した未焼成の積層体作製工程 1と実質的に同様に実施される。 次に、 外部電極ペース卜付与工程 1 2が実施される。 この外部電極ペース卜付与工程 1 2は、 未焼成の積層体に対して実施されることを除いて、 図 3に示した外部電極ペース卜 付与工程 4と実質的に同様である。 しかしながら、 未焼成の積層体の内部にある内部電極 のための導電性ペース卜層には、 未だ焼成による収縮が生じていないため、 外部電極のた めの導電性ペース卜膜との間で適正な接続状態を達成することができる。 .
次に、 焼成工程 1 3が実施される。 この焼成工程では、 未焼成の積層体が、 外部電極の ための導電性ペース卜膜とともに焼成される。 内部電極のための導電性ペース卜層および 外部電極のための導電性ペース卜膜がニッケルのような卑金属を含んでいる場合には、 焼 成工程 1 3は運元性雰囲気中で実施され、 次いで、 焼結後の積層体を酸化性雰囲気中で熱 処理することが行なわれる。 このように、 焼成工程 1 3において、 外部電極のための導電 性ペース卜膜の焼付けを、 未焼成の積層体の焼成と同時に行なうことによリ、 還元性雰囲 気を得るための制御は、 単に、 この焼成工程 1 3において必要とするのみであり、 したが つて、 図 3に示した製造方法に比べて、 コストの低減を図ることができる。
次に、 湿式バレル工程 1 4が実施される。 この湿式バレル工程 1 4は、 図 3に示した湿 式バレル工程 3と実質的に同様に実施され、 湿式バレル研磨によって、 焼結後の積層体の 角隅部および稜線部がチッビング防止のために丸くされる。
しかしながら、 上述の図 4に示した製造方法にも、 解決されるべき問題がある。
すなわち、 湿式バレル工程 1 4は、 外部電極が形成された焼結後の積層体に対して実施 されるので、 バレル研磨によって、 外部電極の一部が削られてしまい、 外部電極と内部電 極との導通が不安定になることがある。
また、 図 3および図 4に示した各製造方法のいずれについても、 湿式バレル工程 3およ び 1 4は、 焼成工程 2および 1 3の後に実施されるので、 バレル研磨の対象は、 焼結後の 積層体ということになる。 そのため、 焼結後の積層体において、 バレル研磨の結果、 クラ ック等が生じやすいという問題もある。
同様の問題は、 上述のような積層型正特性サーミスタを製造する場合に限らず、 積層型 正特性サ一ミス夕と同様の構造を有する他の積層型セラミック電子部品を製造する場合に ち 遇する。 発明の開示
そこで、 この発明の目的ほ、 上述のような種々の問題を解決し得る、 積層型セラミック 電子部品の製造方法を提供しようとすることである。
すなわち、 この発明は、 複数の積層されたセラミック層、 およびセラミック層間の特定 の界面に沿って形成された複数の内部電極を含み、 この内部電極は、 一方の端面にまで引 き出されるものと他方の端面にまで引き出されるものとが積層方向において交互に配置さ れている、 積層体と、 内部電極のいずれかに電気的に接続されるように、 積層体の各端面 上に形成された、 外部電極とを備える、 積層型セラミック電子部品を製造する方法に向け られるものであって、 上述した技術的課題を解決するため、 次のような構成を備えること を特徴としている。
すなわち、 この発明に係る積層型セラミック電子部品の製造方法では、 焼成することに よって上述した積層体となるべきものであって、 セラミック層のためのセラミックダリー ン層、 および内部電極のための導電性ペース卜層を含む、 未焼成の積層体を作製する工程 がまず実施される。
次に、 上述の未焼成の積層体は、 熱処理される。 この熱処理は、 後のバレル研磨で生じ る研磨メディアの研磨屑と未焼成の積層体の表面との不所望な反応を防止するためのもの である。
次いで、 チッビング防止のためのバレル研磨が、 この熱処理後の未焼成の積層体に対し て実施される。 このとき、 バレル研磨としては、 乾式のバレル研磨が適用される。
次いで、 熱処理後の未焼成の積層体が焼成される。
このような工程を経て、 積層型セラミック電子部品が製造される。
この積層型セラミック電子部品の製造方法において、 外部電極は、 焼結後の積層体の各 端面上に、 導電性ペース卜膜を形成し、 これを焼き付けることによって形成されてもよい が、 好ましぐは、 上述の乾式のバレル研磨を実施した後、 未焼成の積層体の各端面上に、 外部電極のための導電性ペース卜膜を形成し、 未焼成の稹層体を焼成する工程において、 この導電性ペース卜膜も同時に焼成することによって、外部電極を形成するようにされる。 上述した未焼成の積層体を熱処理する工程において、 好ましくは、 8 0 °C以上かつ 3 0 0 °C未満の温度、 より好ましくは、 8 0で以上かつ 2 0 0 °C以下の温度が適用される。 また、 内部電極が、 導電成分として、 卑金属を含む場合には、 未焼成の積層体を焼成す る工程は、 還元性雰囲気中で実施されることが好ましい。
製造しょうとする積層型セラミック電子部品が積層型正特性サーミス夕であるとき、 セ ラミック層は正の抵抗温度係数を有するサーミス夕層であリ、 このような正の抵抗温度係 数を得るため、 さらに、 焼結後の積層体を酸化性雰囲気中で熱処理 （再酸化） する工程が 実施されることが好ましい。 この方法は、 外部電極が、 導電成分として、 卑金属を含む場 合にも、 有効である。
上述した実施 ^様におい 、 焼結後の積層体の外表面の、 外部電極から露出する部分を 覆うように、 熱処理を経てガラスコートを形成する工程がさらに実施される場合には、 焼 結後の積層体を酸化性雰囲気中で熱処理する工程は、 このガラスコー卜を形成する工程を 兼ねるようにすることが好ましい。
また、 内部電極および外部電極は、 導電成分として、 互いに同じ金属、 たとえばニッケ ルを含むことが好ましい。 図面の簡単な説明
図 1は、 この発明の一実施形態に係る製造方法によって製造された積層型正特性サーミ スタ 2 1を図解的に示す断面図である。
図 2は、 この発明による積層型正特性サーミス夕の製造方法の一実施形態を説明するた めの工程図である。
図 3は、 この発明にとって興味ある積層型正特性サーミス夕の従来の製造方法を説明す るための工程図である。
図 4は、 この発明の背景技術となる積層型正特性サーミス夕の製造方法を説明するため の工程図である。
図 5は、 本実験例における未焼成の積層体の熱処理温度と抵抗値変化率の関係を示すグ ラフである。 発明を実施するための最良の形態
以下の説明は、 積層型セラミック電子部品の一例として、 積層型正特性サーミスタにつ いて行なう。
図 1は、 この発明の一実施形態による製造方法を実施して得られた積層型正特性サーミ スタ 2 1を図解的に示す断面図である。
積層型正特性サーミスタ 2 1は、チップ状の部品本体としての積層体 2 2を備えている。 積層体 2 2は、 セラミック層としての正の抵抗温度係数を有する複数の積層されたサーミ スタ層 2 3、 およびサーミスタ層 2 3間の特定の界面に沿って形成された複数の内部電極 2 4を備えている。 内部電極 2 4は、 積層体 2 2の積層方向における中間部に位置してお リ、 したがって、 積層体 2 2の外層部に位置するサーミスタ層 2 3は、 保護用として機能 する。
内部電極 2 4は、 積層体 2 2の一方の端面 2 5にまで引き出される第 1の内部電極と他 方の端面 2 6にまで引き出される第 2の内部電極とが積層方向において交互に配置されて いる。 内部電極 2 4は、 必要に応じて、 中空電極によって構成されてもよい。 積層体 2 2の竭面 2 5および 2 6の各々上には、端子となる外部電極 2 7が形成される。 外部電極 2 7は、 内部電極 2 4のいずれかに電気的に接続されている。 すなわち、 図中、 左側の外部電極 2 7は第 1の内部電極に、 図中右側の外部電極 2 7は第 2の内部電極にそ れぞれ電気的に接続されている。
内部電極 2 4に含まれる導電成分としては、 たとえば、 安価な卑金属であり、 しかも才 一ミック性が得られるニッケルを用いることが好ましい。 外部電極 2 7は、 導電成分とし て、 内部電極 2 4に含まれる金属と同じ金属を含むことが好ましく、 たとえば、 ニッケル を含んでいる。
外部電極 2 7上には、 必要に応じて、 たとえば銀を含む導電性ペーストの焼付けによる 焼付け層 2 8が形成され、 また、 その上に、 ニッケルめっき膜 2 9が形成され、 さらにそ の上に、 錫または半田めつき膜 3 0が形成される。
また、 積層体 2 2の外表面の、 外部電極 2 7から露出する部分 （すなわち、 積層体 2 2 の外部電極 2 7が設けられている部分以外の表面） を覆うように、 ガラスコー卜 3 1が形 成されることが好ましい。
図 2は、 図 1に示した積層型正特性サーミスタ 2 1の製造方法に含まれる典型的な工程 を示している。
図 2を参照して、 まず、 未焼成の積層体作製工程 4 1が実施される。 この未焼成の積層 体作製工程 4 1は、 図 3および図 4に示した未焼成の積層体作製工程 1および 1 1と実質 的に同様である。 この工程 4 1において作製される未焼成の積層体は、 焼成することによ つて、 図 1に示した積層体 2 2となるべきものであって、 サーミス夕層 2 3のためのセラ ミックグリーン層としてのサーミスタグリーン層および内部電極 2 4のための導電性べ一 スト層を備えている。
未焼成の積層体を作製するにあたっては、 通常、 サーミスタグリーン層となるセラミツ クグリーンシ一卜としてのサーミスタグリーンシートが成形され、 このサーミスタグリ一 ンシートを所定の寸法に打ち抜いた後、 サーミスタグリーンシート上に、 内部電極 2 4の ための導霪性ペース卜が印刷されることによって、導電性ペース卜層が形成され、次いで、 これら、 内部電極 2 4が印刷されたサーミスタグリーンシー卜を含む複数のサーミスタグ リーンシートが積層され、プレスされることによって、未焼成のマザ一積層体が作製され、 このマザ一積層体を所定の寸法にカツ卜することが行なわれ、 その結果、 未焼成の稱層体 が得られる。
次に、未焼成の積層体に対して、熱処理工程 4 2が実施される。 この熱処理工程 4 2は、 後の乾式バレル工程 4 3において生じる研磨メディァの研磨屑と未焼成の積層体の表面と の反応を防止するために実施されるものである。
熱処理工程 4 2では、 好ましくは、 8 0 °C以上かつ 3 0 0 ¾未満の温度が適用される。 8 0 °C以上の温度とされるのは、 8 (TC未満の温度では、 熱処理による効果が十分に発揮 されないことがあるためであり、 他方、 3 0 0 °C未満の温度とされるのは、 3 0 0 °C以上 の温度では、 未焼成の積層体において脱バインダが開始されてしまうことがあるためであ る。 なお、 この熱処理工程 4 2において適用される温度は、 より好ましくは、 8 0 °C以上 かつ 2 0 0 °C以下とされる。
次に、 乾式バレル工程 4 3が実施される。 この乾式バレル工程 4 3では、 未焼成の積層 体に、たとえばシリ力もしくはアルミナまたはその双方からなる研磨メディァが混合され、 乾式において、 バレル研磨が実施される。 これによつて、 チッビング防止を図り得るよう に、 未焼成の積層体の角隅部および稜線部が丸くされる。 なお、 図 1に示した積層体 2 2 において、 その角隅部ないしは稜線部が丸くされているのは、 この乾式バレル研磨の結果 によるものである。
次に、 外部電極ペース卜付与工程 4 4が実施される。 この外部電極ペース卜付与工程 4 4では、未焼成の積層体の各端面上に、外部電極 2 7のための導電性ペース卜が付与され、 それによつて導電性ペース卜膜が形成される。 この段階では、 積層体は焼成前の段階にあ リ、 その内部にある内部電極のための導電性ペース卜層には焼成による収縮が生じていな いため、 外部電極のための導電性ペース卜膜を、 未焼成の積層体の端面にまで引き出され た内部電極のための導電性ペース卜層に確実に接続させることができる。
次に、 焼成工程 4 5が実施される。 この焼成工程 4 5では、 未焼成の積層体が、 外部電 極 2 7のための導電性ペース卜膜とともに焼成される。 すなわち、 未焼成の積層体は緻密 なセラミック積層体となり、 外部電極および内部電極のための導電性ペース卜膜は緻密な 電極膜となる。 なお、 内部電極 2 4のための導電性ペース卜層および外部電極 2 7のため の導電性ペース卜膜が、 導電成分として、 ニッケルのような卑金属を含む場合、 この焼成 工程 4 5は、 還元性雰囲気 （非酸化性雰囲気） 中で実施される。
このようにして、 図 2に示すような焼結後の積層体 2 2が得られ、 また、 その端面 2 5 および 2 6上に、 焼き付けられた外部電極 2 7が形成される。
内部電極 2 4および外部電極 2 7が、 導電成分として、 たとえば共通的にニッケルを含 むなど、 互いに同じ金属を含んでいると、 内部電極 2 4と外部電極 2 7との間で良好な導 通状態を得ることができる。
次に、 図 2では示さないが、 ガラスコート 3 1を形成する工程が実施される。 ガラスコ 一卜 3 1は、 ガラスペース卜等の形態で所定の箇所にガラス材料を付与した後、 熱処理ェ 程を経て、 焼結後の積層体 2 2の外表面の、 外部電極 2 7から露出する部分を覆うように 形成される。
前述した内部電極 2 4のための導電性ペース卜層および外部電極 2 7のための導電性べ 一スト膜が、 卑金属を含んでいる場合には、 焼成工程 4 5は、 還元性雰囲気中で実施され るため、 サーミスタ層 2 3において正温度特性を発現させるためには、 積層体 2 2を酸化 性雰囲気中で熱 理 （再酸化） することが必要である。 上述したガラスコート 3 1を形成 する工程は、熱処理工程を含みかつ酸化性雰囲気中で実施されるので、この再酸化工程は、 ガラスコ一卜 3 1を形成する工程を兼ねるように実施されることがより効率的である。 次に、 外部電極 2 7上に、 たとえば銀を含む導電性ペース卜の焼付けにより、 焼付け層 2 8が形成され、 その後、 ニッケルめっき膜 2 9および錫または半田めつき 3 0が順次 形成されることによって、 図 1に示した積層型正特性サーミスタ 2 1が完成される。 以上、この発明を積層型正特性サーミス夕の製造方法について説明したが、この発明は、 たとえば、 積層型セラミックコンデンサ、 積層型セラミックインダクタ、 積層型セラミツ クバリスタ、 積層型負特性サーミス夕などの他の積層型セラミック電子部品の製造方法に も適用することができる。
なお、 積層型セラミック電子部品に備えるセラミック層が、 たとえば誘電体セラミック または磁性体セラミックから構成される場合には、 未焼成の積層体を焼成する工程が還元 性雰囲気中で実施されても、 再酸化のための酸化性雰囲気中での熱処理は、 通常、 実施さ れる必要はない。
以上のように、この発明によれば、外部電極のための導電性ペースト膜を形成する前に、 未焼成の積層体に対して、 乾式のバレル研磨を実施するようにしているので、 外部電極が 削られることによる導通が不安定になるという問題を解消しながら、 チッビング防止を図 ることができるとともに、 焼結後の積層体に対するバレル研磨を実施したときに生じ得る クラックの問題も解消することができる。
また、 乾式のバレル研磨を実施する前に、 未焼成の積層体を熱処理するようにしている ので、 バレル研磨で生じる研磨メディァの研磨屑と未焼成の積層体の表面との反応を防止 することができ、 長期間にわたつて安定した特性を得ることができる。
このようなことから、 この発明によれば、 高い信頼性をもって、 積層型セラミック電子 部品を安定して製造することができる。 この発明は、 特に、 積層型正特性サーミス夕の製 造に有利に適用することができる。
この発明において、 外部電極のための導電性ペース卜膜が、 未焼成の積層体の段階で形 成されると、 焼成による内部電極の収縮のために生じ得る外部電極と内部電極との接続不 良の問題をよリ効果的に解消することができる。
また、 この発明において、 未焼成の積層体を熱処理するに際して、 8 (TC以上の温度を 適用すると、 上述したような研磨メディアの研磨屑と未焼成の積層体の表面との反応をよ リ確実に防止することができる。 また、 この熱処理に際して、 3 0 CTC未満、 より好まし くは 2 0 0 °C以下の温度を適用すると、 未焼成の積層体に含まれるバインダの飛散を防止 でき、 その後の乾式バレル研磨において、 未焼成の積層体が損傷したリ破壊したリするこ とを確実に防止することができる。
次に、 この発明の範囲を限定するため、 および、 この発明による効果を確認するために 実施した実験例について説明する。
ぐ実験例 1 >
まず、 B a C 03 、 T i 02 および S m 2 03 の各粉末を出発原料として、 （B a 0. 9 9 9 8 S m0.。0 0 2) T i O 3の組成が得られるように調合した。 次に、 この調合粉末に、 純 水を加えて、 ジルコニァボールとともに混合粉砕し、 乾燥後、 1 0 0 0 °Cの温度で 2時間 仮焼した。
次に、 この仮焼粉末に、 有機バインダ、 分散剤および水を加えて、 ジルコニァボールと ともに、 数時間混合することによって、 スラリーを得、 このスラリーをシート状に成形す ることによって、 サ一ミスタ層用グリーンシートを作製した。
次に、 サーミスタ層用グリーンシートを所定の寸法にカツ卜した後、 サーミスタ層用グ リーンシート上に、 ニッケルを含む導電性ペース卜を印刷し、 内部電極のための導電性べ ース卜層を形成した。
次に、 内部電極のための導電性ペースト層がサーミスタ層用グリーンシートを介して対 向するように、 複数のサーミスタ層用グリーンシー卜を積み重ね、 さらに、 その上下に保 護用のサーミスタ層用グリーンシー卜を積み重ねた後、 積層方向にプレスし、 次いで、 こ れを所定の寸法に力ッ卜して、 未焼成の積層体を得た。
次に、 未焼成の積層体を、 1 5 0 °Cの温度で 1時間熱処理した。
.次に、 シリカとアルミナとからなる直径 1 mmの研磨メディアを、 熱処理後の未焼成の 積層体に混合し、 その状態で、 乾式バレル研磨を実施し、 角隅部および稜線部が丸くされ た未焼成の積層体を得た。
次に、 未焼成の積層体の両端面上に、 ニッケルを含む導電性ペース卜を付与し、 乾燥さ せることによって、 外部電極のための導電性ペースト膜を形成した後、 H2 Z N2 = 3 %の 通元性雰囲気中において、 1 3 0 0 °Cの温度で焼成工程を実施し、 それによつて、 焼き付 けられた外部電極を備える焼結後の積層体を得た。
次に、 焼結後の積層体の、 外部電極から露出する部分を覆うように、 ガラス材料を含む ガラスペース卜を付与してガラスペース卜膜を設けた後、 酸化性雰囲気中で熱処理するこ とにより、 ガラスコートを形成するとともに、 積層体に備えるサーミスタ層の再酸化を行 なった。
次に、 外部電極上に、 銀を含む導電性ペーストを付与し、 乾燥させた後、 7 0 0 °Cの温 度でこれを焼き付け、 さらに、 ニッケルめっき膜および錫めつき膜を形成し、 実施例とし ての積層型正特性サーミス夕を得た。
他方、 前述の図 4に示した製造方法を適用したことを除いて、 実施例と同様の条件で、 比較例としての積層型正特性サーミス夕を作製した。
これら実施例および比較例を比較するため、 導通の不安定さの指標としての抵抗値を測 定した。 表 1には、 実施例および比較例の各々 20個の試料についての抵抗値の測定結果 が示されている。
【表 1】
Figure imgf000012_0001
表 1から、 比較例では、 抵抗値の平均値が約 3 Ωであるのに対し、 実施例では、 約 0. 2 Ωであり、 比較例において、 抵抗値が上昇していることがわかる。
また、 比較例では、 抵抗値の分布範囲がかなり広いが、 実施例では、 抵抗値の分布範囲 が、 比較例に比べて、 極めて狭い。 このことから、 実施例によれば、 内部電極と外部電極 との間の導通が安定していることがわかる。
<実験例 2>
次に、 上述の実験例 1における実施例としての積層型正特性サーミスタを作製する途中 の段階で実施された未焼成の積層体に対する熱処理の温度を、 表 2に示すように種々に変 えたり、 熱処理を施さなかったりして、 試料 1〜1 2の各々に係る積層型正特性サーミス 夕を得た。
【表 2】
試料 熱処理温度 ί抗値変化率 （6 V印加時間）
番号 (°C) 78時間 1 2 1時間 273時間 496時間
1 熱処理無し . 5. 7 7. 9 1 1. 4 1 5. 3
2 40 5. 2 8. 1 1 2. 3 1 6. 1
3 60 2. 7 3. 1 8. 5 1 2. 2
4 80 0. 9 1. 3 2. 2 2. 4
5 1 00 0. 3 0. 6 1. 3 1. 7
6 1 25 0. 4 0. 7 1. 1 1. 6
7 1 50 0. 2 0. 5 0. 9 1. 8
8 200 0. 4 0. 6 1. 4 1. 7
9 250 1. 8 2. 7 3. 3 4. 1
1 0 280 3. 2 4. 9 7. 1 8. 8
1 1 300 8. 3 9. 6 1 0. 9 1 1. 1
1 2 350 焼成不能 表 2に示した試料 1 ~ 1 2の各々に係る 5個の積層型正特性サーミス夕について、 初期 抵抗値を測定するとともに、 6 Vの電圧を印加し、 7 8時間、 1 2 1時間、 2 7 3時間お よび 4 9 6時間それぞれ経過した後の抵抗値を測定し、 これら抵抗値の測定結果から、 各 経過時間後の抵抗値変化率を求めた。 その結果が表 2および図 5に示されている。
表 2および図 5からわかるように、 6 0 ^以上の温度での熱処理によリ、 抵抗値変化率 の低減効果が現れている。 しかしながら、 抵抗値変化率の低減効果がより確実に現れるの は、 8 0 °C以上かつ 3 0 0 °C未満の温度で熱処理された場合である。
すなわち、 8 (TC以上かづ 3 0 0 °C未満の温度で熱処理された試料 4〜 1 0によれば、 4 9 6時間経過後であっても、 抵抗値変化率を 1 0 %以内に抑えることができた。 特に、 熱処理温度が 8 0 °C以上かつ 2 0 0 °C以下の範囲にある試料 4〜 8によれば、 いずれも、 抵抗値変化率を 5 %以内に抑えることができた。
これらに対して、 熱処理を施さなかった試料 1ならびに 8 0 °C未満の熱処理を施した試 料 2および 3によれば、 大きな抵抗値変化率を示し、 特に 4 9 6時間経過後にあっては、 1 0 %を超える抵抗値変化率を示した。 なお、 これら試料 1 ~ 3では、 焼結後の積層体の 表面に色点が生じていた。 この色点は、 研磨メディアの研磨屑が乾式バレル工程において 未焼成の積層体の表面に付着し、 この研磨屑が運元性雰囲気中での焼成時に積層体と反応 して生じたものである。 そして、 この研磨屑との反応が、 上述のように、 積層型正特性サ 一ミス夕への電圧印加時間の経過に伴って、 信頼性を低下させたものと考えられる。 他方、 3 0 0 °C以上の温度で熱処理された試料 1 1および 1 2では、 熱処理後の未焼成 の積層体の強度が低く、 乾式バレル工程において損傷し、 試料 1 1では、 抵抗値変化率に ついても大きな値を示し、 試料 1 2では、 乾式バレル工程で未焼成の積層体が破壊し、 そ の後の焼成工程を実施することができなかった。 これらは、 熱処理工程において、 未焼成 の積層体に含まれるバインダが飛散したためであると考えられる。 産業上の利用可能性
以上のように、 本発明にかかる積層型セラミック電子部品の製造方法によれば、 外部電 極と内部電極との導通性に優れ、 クラック等の欠陥が生じにくいので、 積層型正特性サ一 ミスタをはじめとする積層型セラミック電子部品を、 その高い信頼性を保ちつつ、 再現性 良く製造することができる。

Claims

請求の範囲
1 . 複数の穣層されたセラミック層、 および前記セラミック層間の特定の界面に沿って形 成された複数の内部電極を含み、 前記内部電極は、 一方の端面にまで引き出されるものと 他方の端面にまで引き出されるものとが積層方向において交互に配置されている、 積層体 前記内部電極のいずれかに電気的に接続されるように、 前記積層体の各前記端面上に形 成された、 外部電極と
を備える、 積層型セラミック電子部品を製造する方法であって、
焼成することによつて前記積層体となるべきものであつて、 前記セラミック層のための セラミックグリーン層、 および前記内部電極のための導電性ペース卜層を含む、 未焼成の 積層体を作製する工程と、
前記未焼成の積層体を熱処理する工程と、
熱処理された前記未焼成の積層体に対して、 乾式のバレル研磨を実施する工程と、 熱処理された前記未焼成の積層体を焼成する工程と、
を備える、 積層型セラミック電子部品の製造方法。
2 . 前記乾式のバレル研磨を実施する工程の後、 前記未焼成の積層体の各前記端面上に、 前記外部電極のための導電性ペース卜膜を形成する工程をさらに備え、 前記未焼成の積層 体を焼成する工程は、 前記外部電極のための前記導電性ペース卜臏を焼成する工程を兼ね る、 請求の範囲第 1項に記載の積層型セラミック電子部品の製造方法。
3 . 前記未焼成の積層体を熱処理する工程において、 8 0 °C以上かつ 3 0 0 °C未満の温度 が適用される、 請求の範囲第 1項に記載の積層型セラミック電子部品の製造方法。
4 . 前記未焼成の積層体を熱処理する工程において、 8 0 °C以上かつ 2 0 0 °C以下の温度 が適用される、 請求の範囲第 3項に記載の積層型セラミック電子部品の製造方法。
5 . 前記内部電極は、 導電成分として、 卑金属を含み、 前記未焼成の積層体を焼成するェ 程は、 邐元性雰囲気中で実施される、 請求の範囲第 1項に記載の積層型セラミック電子部 品の製造方法。
6 . 当該積層型セラミック電子部品は積層型正特性サーミス夕であり、 前記セラミック層 は正の抵抗温度係数の有するサーミス夕層であり、 さらに、 焼結後の前記積層体を酸化性 雰囲気中で熱処理する工程を備える、 請求の範囲第 5項に記載の積層型セラミック電子部 品の製造方法。
7 . さらに、 焼結後の前記積層体の外表面の、 前記外部電極から露出する部分を覆うよう に、 熱処理を経てガラスコートを形成する工程を備え、 前記焼結後の積層体を酸化性雰囲 気中で熱処理する工程は、 前記ガラスコートを形成する工程を兼ねる、 請求の範囲第 6項 に記載の積層型セラミック電子部品の製造方法。
8 . 前記内部電極および前記外部電極は、 導電成分として、 互いに同じ金属を含む、 請求 の範囲第 5項に記載の積層型セラミック電子部品の製造方法。
PCT/JP2003/001461 2002-02-28 2003-02-13 Procede de fabrication d'un composant electronique multicouche en ceramique WO2003073443A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020037013936A KR100556561B1 (ko) 2002-02-28 2003-02-13 적층형 세라믹 전자 부품의 제조방법
US10/476,938 US7776252B2 (en) 2002-02-28 2003-02-13 Method for manufacturing multilayer ceramic electronic component
AU2003211939A AU2003211939A1 (en) 2002-02-28 2003-02-13 Method for manufacturing multilayer ceramic electronic component
CNB038001950A CN100378872C (zh) 2002-02-28 2003-02-13 迭层型陶瓷电子元件的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-53826 2002-02-28
JP2002053826 2002-02-28
JP2003-7910 2003-01-16
JP2003007910A JP4200765B2 (ja) 2002-02-28 2003-01-16 積層型セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
WO2003073443A1 true WO2003073443A1 (fr) 2003-09-04

Family

ID=27767200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/001461 WO2003073443A1 (fr) 2002-02-28 2003-02-13 Procede de fabrication d'un composant electronique multicouche en ceramique

Country Status (7)

Country Link
US (1) US7776252B2 (ja)
JP (1) JP4200765B2 (ja)
KR (1) KR100556561B1 (ja)
CN (1) CN100378872C (ja)
AU (1) AU2003211939A1 (ja)
TW (1) TWI222086B (ja)
WO (1) WO2003073443A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776252B2 (en) 2002-02-28 2010-08-17 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic component

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211510B2 (ja) * 2002-08-13 2009-01-21 株式会社村田製作所 積層型ｐｔｃサーミスタの製造方法
US7295421B2 (en) * 2003-02-21 2007-11-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic components and method for manufacturing the same
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
JP4655117B2 (ja) * 2008-06-27 2011-03-23 Ｔｄｋ株式会社 チップ部品の製造方法
KR101018240B1 (ko) * 2008-08-12 2011-03-03 삼성전기주식회사 적층 세라믹 캐패시터 및 그 제조방법
JP5142090B2 (ja) * 2009-04-01 2013-02-13 Ｔｄｋ株式会社 セラミック積層電子部品およびその製造方法
JP5212660B2 (ja) * 2010-08-04 2013-06-19 Ｔｄｋ株式会社 積層型セラミックｐｔｃ素子の製造方法
CN102148081A (zh) * 2010-11-11 2011-08-10 深圳顺络电子股份有限公司 一种叠层片式陶瓷电子元器件的制造方法
CN105453286B (zh) * 2013-08-09 2018-05-18 株式会社村田制作所 层叠型热电转换元件
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP2018067568A (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
CN107256746A (zh) * 2017-07-13 2017-10-17 中国振华集团云科电子有限公司 片式热敏电阻器的制造方法与片式热敏电阻器
JP2021522673A (ja) 2018-04-17 2021-08-30 エイブイエックス コーポレイション 高温用途のためのバリスタ
CN112640005B (zh) 2018-08-23 2023-04-04 三菱综合材料株式会社 带保护膜的热敏电阻及其制造方法
US11515091B2 (en) * 2019-09-17 2022-11-29 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
CN114152847A (zh) * 2021-11-30 2022-03-08 伊默维科技有限公司 一种高压陶瓷电容的取电结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308003A (ja) * 1992-03-30 1993-11-19 Taiyo Yuden Co Ltd チップ型サーミスタの製造方法
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666221B2 (ja) 1988-10-11 1994-08-24 株式会社村田製作所 セラミック積層体の製造方法
JPH0666222B2 (ja) 1988-10-11 1994-08-24 株式会社村田製作所 セラミック積層体の製造方法
JPH04300159A (ja) 1991-03-28 1992-10-23 Nec Corp 積層セラミック電子部品の製造方法
JPH04337601A (ja) * 1991-05-15 1992-11-25 Meidensha Corp Ｐｔｃ抵抗素子の製造方法
JPH05234706A (ja) * 1992-02-25 1993-09-10 Rohm Co Ltd 面実装用サーミスタ
JPH05275273A (ja) * 1992-03-25 1993-10-22 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品の製造方法
JP3277292B2 (ja) 1992-03-31 2002-04-22 太陽誘電株式会社 チップ型サーミスタ及びその製造方法
JPH0869943A (ja) 1994-08-29 1996-03-12 Tokin Corp 積層体チップ部品の製造方法
JP3391269B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP3514202B2 (ja) 2000-01-31 2004-03-31 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2002036095A (ja) * 2000-07-26 2002-02-05 Tipton Mfg Corp 乾式バレル研磨用バレル槽
JP4200765B2 (ja) 2002-02-28 2008-12-24 株式会社村田製作所 積層型セラミック電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308003A (ja) * 1992-03-30 1993-11-19 Taiyo Yuden Co Ltd チップ型サーミスタの製造方法
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776252B2 (en) 2002-02-28 2010-08-17 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic component

Also Published As

Publication number Publication date
CN1507634A (zh) 2004-06-23
US7776252B2 (en) 2010-08-17
KR100556561B1 (ko) 2006-03-06
TW200401312A (en) 2004-01-16
TWI222086B (en) 2004-10-11
JP4200765B2 (ja) 2008-12-24
US20040140595A1 (en) 2004-07-22
CN100378872C (zh) 2008-04-02
JP2003324007A (ja) 2003-11-14
AU2003211939A1 (en) 2003-09-09
KR20030089725A (ko) 2003-11-22

Similar Documents

Publication Publication Date Title
JP4310585B2 (ja) 積層型セラミック電子部品およびその製造方法
WO2003073443A1 (fr) Procede de fabrication d&#39;un composant electronique multicouche en ceramique
JP5230429B2 (ja) 銅製電極に使用するｃｏｇ誘電体組成物
TW201302660A (zh) 塗佈金屬箔的陶瓷之製造方法以及金屬箔陶瓷電容器之形成方法
JP4211510B2 (ja) 積層型ｐｔｃサーミスタの製造方法
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
US20060171099A1 (en) Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same
JP4748291B2 (ja) 積層体変位素子
JP2757587B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JPH06302403A (ja) 積層型半導体セラミック素子
WO2011114808A1 (ja) 積層セラミック電子部品
JP3064659B2 (ja) 積層型セラミック素子の製造方法
JP2001130957A (ja) 半導体磁器、半導体磁器の製造方法およびサーミスタ
JP2001297946A (ja) 複合電子部品およびその製造方法
JP4432882B2 (ja) 積層型電子部品およびその製造方法
JP3317246B2 (ja) 複合セラミック及び複合セラミック素子
JP2006202857A (ja) 積層セラミック電子部品および積層セラミック電子部品の製造方法
JP2001122660A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JP4144080B2 (ja) 積層型半導体セラミック素子
JP2004311676A (ja) チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品
JP2001284162A (ja) 導電性ペーストおよび積層型電子部品並びにその製法
JPH0714702A (ja) 正の抵抗温度特性を有する積層型半導体磁器
JP2003151805A (ja) チップ型電子部品およびその製造方法
JP2005093574A (ja) 積層型正特性サーミスタおよびその製造方法
JP2002043105A (ja) 酸化亜鉛型バリスタ及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1020037013936

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 038001950

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10476938

Country of ref document: US

122 Ep: pct application non-entry in european phase