WO2003088331A1 - Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production - Google Patents

Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production Download PDF

Info

Publication number
WO2003088331A1
WO2003088331A1 PCT/JP2003/004717 JP0304717W WO03088331A1 WO 2003088331 A1 WO2003088331 A1 WO 2003088331A1 JP 0304717 W JP0304717 W JP 0304717W WO 03088331 A1 WO03088331 A1 WO 03088331A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
thin film
region
semiconductor device
semiconductor thin
Prior art date
Application number
PCT/JP2003/004717
Other languages
English (en)
French (fr)
Inventor
Yoshinobu Kimura
Masakiyo Matsumura
Yoshitaka Yamamoto
Mikihiko Nishitani
Masato Hiramatsu
Masayuki Jyumonji
Fumiki Nakano
Original Assignee
Advanced Lcd Technologies Development Center Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Lcd Technologies Development Center Co., Ltd. filed Critical Advanced Lcd Technologies Development Center Co., Ltd.
Priority to JP2003585165A priority Critical patent/JP4616557B2/ja
Priority to KR10-2004-7000572A priority patent/KR20040097113A/ko
Publication of WO2003088331A1 publication Critical patent/WO2003088331A1/ja
Priority to US10/755,303 priority patent/US7087505B2/en
Priority to US11/403,938 priority patent/US7352002B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Definitions

  • Semiconductor device having semiconductor thin films having different degrees of crystallinity, substrate thereof, method of manufacturing the same, liquid crystal display device and method of manufacturing the same
  • the present invention relates to a semiconductor device having thin-film semiconductor layers having different degrees of crystallinity, a substrate thereof, and a manufacturing method thereof.
  • a thin film semiconductor device such as a crystalline thin film semiconductor transistor (TFT), as is well known
  • TFT crystalline thin film semiconductor transistor
  • an alkali glass ⁇ non-alkaline glass A silicon thin film is placed on a substrate made of an insulator such as quartz glass. Island-like thin films of semiconductor materials such as silicon are formed apart from each other. A source region, a drain region, and a channel region interposed therebetween are formed in each island-shaped semiconductor thin film, and a good electrode is provided on each channel region via a good insulating film.
  • TFT is configured. .
  • the thin film semiconductor device as described above is usually manufactured as follows, as shown in FIGS. 11A to 11E.
  • a thin film made of a non-single-crystal semiconductor for example, amorphous or polycrystalline silicon
  • an insulating material for example, glass
  • FIG. 11A The entire surface of the thin film 202 is irradiated with energy rays (eg, excimer laser light) 203 to anneal the thin film 202 to crystallize or recrystallize the semiconductor in the thin film 202. . That is, semiconductor thin film
  • the crystallinity of 202 is improved (this annealed semiconductor thin film is indicated by reference numeral 204 in FIG. 11B).
  • crystallinity refers to the ratio (percentage) of the mass of the crystalline portion of the structure composed of the crystalline portion and the amorphous portion to the mass of the entire sample.
  • the degree of crystallinity is 1 in the case of a single crystal structure, and 0 in the case of an amorphous structure. Crystallized or recrystallized semiconductor thin films 204 with improved crystallinity are separated from each other by photolithography, etching, etc.
  • FIG. 11C Process into thin film 205.
  • FIG. 11C only one island-shaped semiconductor thin film 205 is shown.
  • a gate insulating film 206 made of a material such as silicon oxide (SiO 2 ) is formed on the substrate 201 including the island-shaped semiconductor thin film 205 (see FIG. 1 1 C).
  • a gate electrode 207 is formed on the gate insulating film 206, and then the gate electrode 207 is used as a mask to remove impurity ions such as phosphorus into an island shape. It is selectively implanted into the semiconductor thin film 205 (FIG. 11D).
  • a source region 209 and a drain region 210 doped with an impurity, and a channel region 211 located between these regions are formed in the semiconductor thin film.
  • a contact hole is formed in the gate insulating film 206 on the source region 209 and the drain region 210.
  • the source electrode 210 and the drain electrode 211 are formed on the gate insulating film 206 through the contact hole via the contact hole. It is formed so as to be electrically connected to 10 (Fig. 11E). In this way, the TFT is completed.
  • the crystal state of the semiconductor generated by this process affects the characteristics of the TFT. This is a particularly important step.
  • a typical example of the annealing process will be described with reference to FIGS.
  • reference numeral 301 denotes an excimer laser light source
  • the laser light 301 a emitted from the excimer laser light source enters a beam homogenizer 302.
  • the beam homogenizer 302 shapes the laser beam 301a so that it has a uniform light intensity and a rectangular cross section (for example, 150 mm X 200 // m).
  • the light is incident on the non-single-crystal semiconductor thin film 202 on the substrate 201.
  • the rectangular region irradiated with the laser light is crystallized.
  • Such an operation is performed by intermittently moving the substrate 201 in the direction indicated by the arrow, that is, in the direction orthogonal to the longitudinal direction of the slit cross section of the laser beam.
  • the semiconductor thin film 202 is uniformly irradiated with laser light over almost the entire surface and crystallized.
  • the crystallized semiconductor thin film is separated into islands to form a display device such as a liquid crystal display device.
  • a display device such as a liquid crystal display device.
  • a number of TFTs functioning as switching elements for each pixel are formed on the same substrate to form an active matrix circuit.
  • the TFT for the pixel Since it is provided for each pixel, it must be formed in the center of the substrate 201 (the area indicated by 201a in FIG. 11).
  • a TFT for a drive circuit constituting a driver circuit for driving a display of these liquid crystal display devices is provided in an empty area of the substrate 201, that is, in a peripheral portion of the substrate 201 (2 in FIG. 11). 0 1 b).
  • the TFTs for the pixels and the TFTs for the drive circuits are generally formed in different processes, because the characteristics required for both are different. For example, a TFT for a pixel needs to have relatively high withstand voltage.
  • the TFT be based on an amorphous semiconductor thin film or a polycrystalline semiconductor thin film (channel). Since TFTs for circuits require fast switching characteristics, it is desirable to base them on polycrystalline semiconductor thin films or single-crystal semiconductor thin films with high mobility. For this reason, it is necessary to manufacture both types of TFTs in separate processes, and there is a disadvantage that the manufacturing is troublesome and has the power S.
  • the TFT for the drive circuit is arranged on the periphery of the substrate, it must be connected to the TFT for the pixel via a long data line, and signal loss occurs. In addition, there is a disadvantage that the operating speed is reduced.
  • An object of the present invention is to provide a thin-film semiconductor device which is easy to manufacture and has excellent characteristics such as operation speed, a substrate array which can be used for the thin-film semiconductor device, a method for manufacturing the same, a liquid crystal display device, An object of the present invention is to provide a manufacturing method thereof.
  • a step of forming a non-single-crystal semiconductor thin film over a base layer, and irradiating the non-single-crystal semiconductor thin film with energy rays to form the non-single-crystal semiconductor thin film An annealing step for improving the crystallinity of the non-single-crystal semiconductor, and
  • the non-single-crystal semiconductor thin film is simultaneously irradiated with a large number of energy rays, and at least one irradiation area where the energy rays are irradiated, and at least one energy beam is not irradiated.
  • the method is characterized in that a plurality of unit areas each having one non-irradiation area are formed.
  • FIGS. 1A to 1E are views for explaining a method of manufacturing a thin-film semiconductor device according to an embodiment of the present invention for each step.
  • FIG. 2A is a diagram for explaining an annealing step of the above method
  • FIG. 2B is a plan view of a part of a mask having a through hole used in this step.
  • FIG. 3 is a view for explaining a modification of the annealing step.
  • FIG. 4 is a plan view showing a mirror array used in the annealing step shown in FIG.
  • FIG. 5 is a plan view showing a modification of the mirror array shown in FIG.
  • FIG. 6A is a plan view showing a modification of the mirror array shown in FIG. 4
  • FIG. 6B is a perspective view schematically showing one micro mirror of this mirror array
  • FIG. 7A is a diagram schematically showing an example of an LCD substrate as a thin film semiconductor device manufactured by the method of the present invention
  • FIG. 7B is a diagram showing one pixel region of FIG.
  • FIG. 3 is an enlarged view showing a unit area.
  • FIG. 8A is a diagram schematically showing a part of another example of an LCD substrate as a thin-film semiconductor device manufactured by the method of the present invention
  • FIG. FIG. 3 is a diagram illustrating an example of an SRAM circuit formed in the illustrated device.
  • FIG. 9A is a plan view showing an example of the phase shift mask.
  • 9B and 9C are a perspective view and a plan view showing another example of the phase shift mask.
  • FIG. 9D is a graph of the light intensity distribution of the laser light incident on the substrate obtained using the phase shift mask.
  • FIGS. 10A and 10B are a plan view showing an LCD substrate unit of a liquid crystal display device manufactured by the method of the present invention, and a cross-sectional view of the liquid crystal display device.
  • FIGS. 11A to 11E are diagrams for explaining a method of manufacturing a thin-film semiconductor device according to a conventional technique for each process.
  • FIG. 12 is a view for explaining a conventional annealing step of the above method.
  • FIG. 13 is a diagram showing a range in which TFTs for pixels are arranged and a range in which TFTs for driving circuits are provided.
  • FIG. 1A or 1E The thin film semiconductor device and the thin film semiconductor device according to one embodiment of the present invention will be described below. And its manufacturing method will be described with reference to the accompanying drawings, in particular, FIG. 1A or 1E.
  • a transparent rectangular substrate 101 (FIG. 1A) made of an insulating material such as alkaline glass, quartz glass, plastic, polyimide, etc.
  • the underlayer 102 and the amorphous semiconductor thin film 103 are sequentially formed on a flat surface by a known film forming method such as a chemical vapor deposition method or a sputtering method. It is formed using technology.
  • the underlayer 102 is, for example, a laminated film of a SiON film 102 a having a thickness of 50 ⁇ m and a SiO 2 film 102 b having a thickness of 100 nm. Is formed.
  • the SiN film 102 a prevents impurities from the substrate 101 made of glass or the like from diffusing into the amorphous semiconductor thin film 103, and the SiN film 2 102 b prevents nitrogen from the SiN film 102 a from diffusing into the amorphous semiconductor thin film 103.
  • the amorphous semiconductor thin film 103 has a thickness of, for example, about 50 nm to 200 nm, and is a semiconductor such as Si, Ge, SiGe. In the embodiment, it is formed of S i.
  • an excimer laser beam 104 as an energy ray, for example, KrF
  • XeCl excimer laser as will be described in detail later, a region 105 (hereinafter referred to as an irradiated region) and a region 106 not irradiated (hereinafter referred to as a non-irradiated region).
  • a region 105 hereinafter referred to as an irradiated region
  • a region 106 not irradiated hereinafter referred to as a non-irradiated region.
  • Figure 1B shows one illuminated area and one non-illuminated area for ease of understanding). Irradiation area and from Only one unit area is shown).
  • the irradiated area 105 is annealed and melted, and the amorphous semiconductor is converted into polycrystal or single crystal, that is, the crystallinity is improved. .
  • the amorphous semiconductor in the non-irradiated region 106 is maintained as it is.
  • the irradiation region 105 is a region for forming a TFT for a driving circuit that requires a fast switching characteristic.
  • the non-irradiated area 106 is an area for forming a pixel TFT that requires a high withstand voltage.
  • the irradiated region 105 and the non-irradiated region 106 are selectively etched to form two first island-like regions 105a and one A second island region 106a and is formed.
  • the substrate including these island regions 105 a and 106 a On the substrate including these island regions 105 a and 106 a,
  • S i 0 2 force Rana is, to no about 2 0 nm thickness 1 0 0 nm of the gate insulating film 1 0 7 similar to the above growth of It is formed using a film technique.
  • Gate electrodes 108 are formed on portions of the gate insulating film 107 facing the central portions of the island regions 105a and 105b, respectively. These gate electrodes 108 have a silicide layer of MW. It can be formed by turn-junging.
  • an impurity ion 109 is implanted into the island regions 105a and 106a. Then, a source region and a drain region are formed with a channel region interposed therebetween.
  • the impurity ion is an N-type impurity if it forms an N-channel MOS transistor. If it is a pure substance, for example, phosphorus, and forms a P-channel MOS transistor, it is a P-type impurity, for example, boron.
  • the resulting device is annealed in a nitrogen atmosphere (450 ° C, 1 hour) to activate the implanted impurities.
  • an interlayer insulating film 110 made of, for example, SiO 2 force is formed on the gate insulating film 107 including the gate electrode 108.
  • the portions of the gate insulating film 107 on the regions (source region and drain region) doped with the impurities in the island regions 105 a and 106 a are selectively etched. To form a contact hole.
  • FIG. 1E a source electrically connected to the source region and the drain region via a contact hole is formed on the gate insulating film 107.
  • the electrode 11a and the drain electrode 11b are formed to complete the thin-film semiconductor device.
  • FIGS. 2A and 2B, FIG. 1B and FIG. The annealing process using the excimer laser beam described with reference to the above will be described in detail.
  • reference numeral 401 denotes an excimer laser light source which is an energy beam emitting device.
  • the excimer laser light source may be a known one such as KrF, ArF, and XeCl.
  • the power of the laser light source any power necessary for crystallizing a semiconductor thin film can be used. For example, when amorphous silicon is converted to polycrystalline silicon, a low-power one is used, and when amorphous silicon is converted to single crystal, As for the high-powered one, it can be used.
  • Excimer laser The laser light 401 a reflected by the mirror 400 is incident on the beam homogenizer 402.
  • the beam homogenizer 402 shapes the laser beam 401 a so as to have a uniform intensity and a rectangular cross section (for example, 150 mm X 200 ⁇ ).
  • the beam is incident on a mask 404 fixed between the beam homogenizer 402 and the substrate 101.
  • this mask 4104 has a large number of square through-holes of about 5 to 10 ⁇ m in width, that is, micropores 4104a.
  • it is formed of a substantially square metal plate 4004b formed in a cubic shape, that is, aligned in the X and Y directions.
  • this mask 404 a portion of the light incident on the mask 404, which is incident on the micropores 404 a, passes through the micropores 404 a and passes through the substrate 101. Located near the front of the. The light enters the substrate 101 through the phase shift mask 450 described later in detail, and enters the surface of the portion other than the microholes 400a, that is, the surface of the plate 400b. The part that has been set is set so that it is not reflected and incident on the substrate 101.
  • This plate 404 b can be configured to prevent light from being incident on the substrate 101 by means other than reflecting the incident light, for example, by absorption. is there.
  • the shape of the fine holes 404a is square in this embodiment, but may be other shapes, for example, rectangular, circular, triangular, or hexagonal. Also, the pores 404 a are not arranged regularly as shown in FIG. 2B, but are arranged irregularly or in a mixed arrangement of regular and irregular. / Alternatively, micropores of different shapes may be mixed.
  • This mask 404 is almost square, but it must be It is not necessary to have the same shape and dimension as the cross section of the incident energy ray, and it is necessary to have the same shape and dimension as the substrate 101. You don't need to be.
  • the incident excimer laser light is a slit-like light having a cross section of 150 mm ⁇ 200 / im, it is the same as or smaller than this.
  • the substrate 101 is moved in the X direction and the Y direction, the dimension is smaller than the substrate.
  • the semiconductor thin film 103 is the diameter of the micropores 400a of the mask 404. No, corresponding to the turn. It is illuminated by the turn laser beam. That is, the semiconductor thin film 103 is irradiated with a large number of laser beams passing through a large number of micropores 404a independent of each other, and a large number of rectangular irradiation areas and a mask 404 are formed. A non-irradiation area corresponding to the part of the laser light that is more reflected is formed.
  • the amorphous semiconductor of the semiconductor thin film in the irradiated region becomes a polycrystalline semiconductor or a single-crystal semiconductor, and the semiconductor in the non-irradiated region remains amorphous.
  • at least one illuminated area and at least one non-illuminated area adjacent to the illuminated area each constitute one unit area, that is, a pixel area (LCD).
  • a region in which a pixel and a semiconductor element for the pixel are formed is formed, and a large number of these unit regions are arranged on the substrate in a regular or irregular manner.
  • Is composed of The polycrystalline region (irradiated region) and / or the amorphous region (non-irradiated region) of each unit area formed in the annealing process as described above are patterned and patterned. That is, at least one single-crystal island-like thin film and at least one amorphous island-like thin film are formed by so-called island cutting. That is, the semiconductor thin film is patterned so that a single-crystal island-like thin film and an amorphous island-like thin film that are close to each unit region are formed. Thereafter, as described with reference to FIGS. 1D and 1E, a TFT based on each island-shaped semiconductor thin film is formed to complete the thin-film semiconductor device.
  • the thin-film semiconductor device manufactured in this manner is mounted on a base layer (a substrate alone or a substrate and a substrate on which some layer is formed as in the embodiment).
  • a plurality, preferably a large number of unit areas are formed in close proximity to each other, and each unit has a small amount of a semiconductor thin film based on annealed energy beams.
  • At least one first semiconductor element and at least one second semiconductor element based on an unannealed semiconductor thin film are formed.
  • the first semiconductor element and the second semiconductor element have different crystallinities, but are based on semiconductor thin films made of the same material, so that the characteristics of these elements are different.
  • the first semiconductor element has a high switching speed because the polycrystalline semiconductor thin film has high electron or hole mobility. What is the second semiconductor device?
  • An amorphous semiconductor has a high withstand voltage. Therefore, when this semiconductor device is used as an LCD substrate array, the first semiconductor element is used as a drive circuit T drive. If the FT is used and the second semiconductor element is a pixel TFT, the characteristics required for a liquid crystal display device (LCD) can be satisfied. In this case, the TFT for the drive circuit and the TFT for the pixel can be arranged very close to each other, so that the length of the line electrically connecting the two can be shortened. In this case, the responsiveness can be improved.
  • the irradiation area using the mask 404 is also effective for positioning when manufacturing the first semiconductor element.
  • a mask 404 having micropores 404a is used as a means for dividing an energy beam into a number of beams and selectively irradiating the semiconductor thin film.
  • the present invention is not limited to this.
  • such an example will be described, in which substantially the same members as those in the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.
  • FIG. 3 shows that the mirror array 400 shown in FIG. 4 is provided between the beam homogenizer 302 and the substrate 101 in place of the mask 4004, and the annealing is performed. It is a figure explaining a process.
  • This mirror array 402 is composed of first and second groups of first and second minute mirrors 401a and 401b of squares having different angles from each other on the same plane. They are arranged and configured in a matrix. These micromirrors 401a and 401b can be formed by processing one surface of the same substrate using microfabrication technology. 0 la and 410 b may be formed by bonding each other.
  • the first micromirror 401a (shown in hatching in FIG.
  • the incident angle with respect to the laser beam is set so that the incident laser beam portion 303 is reflected in the direction of the substrate 101, and the second minute mirror 401 is formed.
  • b (shown in white in FIG. 4) is such that the incident laser beam 303 is reflected in a direction away from the substrate 101 (phase shift mask 450). Is set for the incident angle.
  • the portion 303 a of the laser beam reflected by each first micromirror 401 a passes through the phase shift mask 450 to the semiconductor thin film on the substrate 101.
  • the laser light is reflected from the second micromirror 401b to form a part of the laser beam reflected by the second micromirror 410b.
  • a non-irradiated region is formed.
  • an irradiation region and a non-irradiation region having an arrangement corresponding to the arrangement of the micro mirrors 401a and 401b shown in FIG. 4 are formed.
  • at least one irradiation region and a non-irradiation region are formed in the unit region.
  • one irradiation region and one non-irradiation region adjacent to each other in the Y direction or the X direction may be formed in one unity region, or are shown by a thick line in FIG.
  • two irradiation areas and two non-irradiation areas may be formed in one unit area, or different numbers of irradiation areas and non-irradiation areas may form one unit area. It may be formed.
  • the micromirrors 401a of the first group and the micromirrors 40lb of the second group are alternately regular in the X and Y directions. Arranged to form alternately illuminated and non-irradiated areas of the same size However, these small mirrors 40 la and 40 lb do not necessarily have to be the same size and do not need to be arranged regularly.
  • the irradiated area and the non-irradiated area have the desired shape and the desired arrangement.
  • the unit region can be formed in a semiconductor thin film.
  • a crystalline region having a size corresponding to the irradiated region and an amorphous region having a size corresponding to the non-irradiated region can be formed in a desired pattern on the semiconductor thin film.
  • micromirrors 40 1a and 40 lb are moved in the X direction as shown in FIG. It is not necessary to arrange them in the Y direction, and it is understandable that at least one first mirror 40 la and the second mirror 410 b should be arranged in the X direction.
  • the shapes of the micro mirrors 401 a and 401 b constituting the mirror array 402 are necessarily limited to squares as shown in FIG. 4. Instead, any shape may be used. For example, as shown in Fig. 5, a triangular shape or a hexagonal shape (in this case, for example, one hexagonal micromirror shown in Fig. 5 is added to the area where six mirrors are combined) Small mirrors can be arranged). In this case, it can be understood that the illuminated area and the non-illuminated area are formed in a triangle or a hexagon.
  • the above-mentioned mirror array 402 is composed of minute mirrors 401a and 401b with fixed reflection angles, but the first minute mirror 401a and the second mirror At least one of The reflection angle can be adjusted arbitrarily as it is movable.
  • An example of such a mirror array will be described with reference to FIGS. 6A and 6C.
  • both the first micro mirror 40 la and the second micro mirror 401 b are generically indicated by reference numeral 401.
  • a large number of square micromirrors 401 are formed on one surface of the CMOS substrate 405. They are arranged in a box shape. Each of the micro mirrors 401 is formed of a metal having excellent reflectivity, for example, a thin aluminum plate.
  • a pair of support bosses 400 spaced apart from each other at a predetermined interval is provided on each micro mirror. On the other hand, it protrudes.
  • An end of a rotating shaft 407 that supports the micro mirror 401 so as to be rotatable within a predetermined rotating range is supported by the support bosses 406.
  • a plurality of mirror electrodes 408 are arranged so as to face the micro mirrors 401 to be rotated. These mirror electrodes 408 are connected to a power source (not shown) and a drive source including a control circuit.
  • a drive signal drive current
  • an arbitrary micro mirror 410 can be turned to an arbitrary angle by electrostatic force. It is rotated so that That is, the reflection angle of the desired minute mirror 401 is adjusted.
  • a mirror rotation mechanism is a DLP (trade name: Digital Light Process) sold by Texas Instruments. ing) technology.
  • the mirror array 402 having the micro mirrors 401 whose reflection angles are adjusted, it is possible to obtain a desired pattern of an irradiation area and a non-irradiation area. Since the unity region having a desired shape can be formed on one semiconductor thin film or between semiconductor thin films, the mirror array 402 can be exchanged even when the unitary regions are different. No need.
  • FIG. 7A and 7B show a semi-finished product of an LCD substrate array 500 of a liquid crystal display device that can be manufactured by the thin film semiconductor manufacturing method of the present invention.
  • This array has a semiconductor thin film 510 of uniform thickness formed on a base film formed as necessary on a transparent rectangular substrate.
  • This semiconductor thin film 510 is formed by depositing an amorphous semiconductor, for example, silicon, having a uniform thickness over the entire underlying film, and then applying the annealing technology described in detail above.
  • a predetermined region is selectively irradiated with a laser beam, and the first and second crystallized regions (irradiated regions) 502 a and 502 b are converted into an amorphous region (non-irradiated region) 5. It is formed in each unit area, that is, in the pixel area 503 together with 02c.
  • the first and second crystallized regions 502a and 502b formed in each unit region 503 are both polycrystalline or single crystal, and one is polycrystalline. The other may be a single crystal.
  • the crystallization of an amorphous semiconductor into a polycrystalline semiconductor and a single-crystal semiconductor is achieved by setting the power of the energy beam high or repeating the annealing process several times. And can be done arbitrarily. For example, use the first mask or mirror array to Only one of the irradiation areas 502 a of the etching area 503 has a low noise. ⁇ Irradiate with a single laser beam to make it polycrystalline, and then use a different mask with a different opening pattern or micro mirror pattern or high power using a mirror array.
  • Each TFT 604 has a channel region, and a drain region and a source region located at both ends of this region.
  • a drain electrode 605 and a source electrode 606 are formed on the drain region and the source region, and the source electrode 606 is connected to the pixel electrode 603. It is electrically connected.
  • a gate electrode 607 is formed on the channel region via a gate insulating film. The gate electrodes 607 of the TFTs 604 arranged in each row are electrically connected to each other by a gate wiring 608.
  • the drain electrodes 605 of the TFTs 604 arranged in each column are electrically connected to each other by signal wires 609.
  • an SRAM circuit 610 for temporarily storing a signal corresponding to each TFT 604 is electrically connected to the source electrode 606.
  • the SRAM circuit 6 1 0 which are formed by were used four the TFT 6 1 1 in earthenware pots by shown in FIG. 8 B, having a known structure.
  • the TFT 604 for the pixel and the TFT 611 of the DRAM 610 are manufactured as described with reference to FIG. 1A or FIG. 1E. Depending on the method, they can be formed simultaneously and in the same step.
  • an excimer laser beam is irradiated to form a TFT 611 of the TFT power SSRAM circuit 610 having a polycrystalline semiconductor thin film.
  • a TFT having a semiconductor thin film which remains amorphous without being irradiated with laser light can be used as a TFT 604 for a pixel.
  • two or more types of TFTs having different crystallinities of the semiconductor thin film (channel region) can be formed close to each other (in each unit region) in the same process.
  • a DRAM circuit may be formed by using the method of the present invention.
  • the TFT that constitutes the DRAM circuit preferably forms a channel region using a single-crystal silicon thin film.
  • an amorphous silicon is converted into a single-crystal silicon by using a light source having a high power or performing irradiation several times. Can be used.
  • phase shift mask 450 will be described with reference to FIG. 9A. I will tell.
  • the phase shift mask 450 is formed by providing adjacent regions having different thicknesses on a transparent medium, for example, a quartz substrate, and entering at a boundary of a step (phase shift portion) between these regions. Laser beams are diffracted and interfere with each other to give a periodic spatial distribution to the intensity of the incident laser beam.
  • This phase shift mask 450 is designed so that adjacent patterns are out of phase (180 ° out of phase).
  • the first strip of alternating phases is ⁇ . It has a region (phase region) 450 b and a second strip region (phase region) 450 c having zero phase. These strip regions (phase shift line regions) have a width of 10 Aim.
  • the phase shift mask 450 is a rectangular quartz substrate having a refractive index of 1.5.
  • the laser beam that has passed through the thick second phase region 450 c is converted into the laser beam that passed through the thin first phase region 450 b. It is delayed by 180 ° compared to. As a result, interference and diffraction occur between the laser beams,
  • phase shift mask 450 used was one in which the phase shift portion was a plurality of straight lines parallel to each other as shown in FIG. 9A. There is no limitation.
  • the phase shift lines can be orthogonal, and the phases 0 and ⁇ can be arranged in a checkered pattern.
  • a grid-like region of light intensity 0 is formed along the phase shift line.
  • the crystal nucleus is generated at an arbitrary position on this line, there is a problem that it is difficult to control the position and shape of the crystal grain.
  • the amount of phase shift of the orthogonal phase shift lines is reduced to less than 180 °, whereby the intensity is reduced (albeit reduced) to completely zero at the corresponding positions of the phase shift lines.
  • the intensity at the position corresponding to the intersection point can be made zero.
  • This mask 450 has four square areas 450 e, 450 f, 450 g, 450 h, each of which has a different thickness, as shown in Figure 9 9. It has a plurality of sets consisting of square patterns composed of In each set, as shown in FIG. 9C, the first region 450 e has the thinnest and zero phase. The fourth region 450 h is the thickest and the phase is shifted by 3 ⁇ / 2 from the first region 450 e. The second and third regions 450 f and 450 g having a thickness between these regions 450 e and 450 h have phases different from those of the first region. Vagrant 2 and ⁇ are different from each other.
  • a portion where the first to fourth regions are adjacent to each other, for example, a center point of a square pattern is a region of zero intensity. Therefore, since this point becomes the nucleus of the crystal, the position and shape of the crystal grain can be easily controlled.
  • the technology using such a phase shift mask is based on a Japanese patent application (Japanese Patent Application No. 2002-1212) and is based on the same applicant as the applicant. 2003, March 19, in the description of the international application.
  • 1OA and 10B show an example of a liquid crystal display device manufactured using the technique of the present invention.
  • the liquid crystal display device 700 has a pair of front and rear transparent bases (base layers) 72 1, 72 2, a liquid crystal layer 72 3, a pixel electrode 72 4, a scanning wiring 7 25, a signal wiring 7 26, and a facing side.
  • An electrode 727, a TFT730, and the like are provided.
  • the pair of transparent substrates 72 1 and 72 for example, a pair of glass plates can be used. These transparent substrates 72 1 and 72 2 are joined via a frame-shaped sealing material.
  • the liquid crystal layer 72 3 is provided in a region surrounded by a sealing material between the pair of transparent substrates 72 1 and 72 2.
  • a matrix is provided on the inner surface of one of the pair of transparent substrates 72 1 and 72 2, for example, on the inner surface of the rear transparent substrate 72 2, in the row and column directions.
  • the plurality of pixel electrodes 7 2 4, the plurality of TFTs 7 3 0 electrically connected to the plurality of pixel electrodes 7 2 4, respectively, and the scanning wiring 7 electrically connected to the plurality of TFTs 7 3 0 25 and signal wirings 7 26 are provided.
  • the scanning lines 725 are provided along the row direction of the pixel electrodes 724, respectively.
  • One end of each of the scanning wirings 725 is connected to a plurality of scanning wiring terminals (not shown) provided on one side edge of the rear transparent substrate 722.
  • the plurality of scanning wiring terminals are connected to the scanning line driving circuit 41, respectively.
  • the signal wirings 726 are provided along the column direction of the pixel electrodes 724, respectively. One end of each of the signal wirings 726 is connected to a terminal (not shown) of a plurality of signal wirings 726 provided on one edge of the rear transparent base 722.
  • the plurality of signal wiring terminals 726 are connected to the signal line driving circuit 742, respectively (the scanning line driving circuit 714 and the signal line driving circuit 742 are connected to the liquid crystal controller 744, respectively).
  • the liquid crystal controller 743 receives, for example, an externally supplied image signal and a synchronization signal, and receives a pixel video signal Vpix, a vertical control signal YCT, and a horizontal scan. Generates control signal XCT.
  • a single film-shaped transparent counter electrode 727 facing the plurality of pixel electrodes 724 is provided on the inner surface of the other transparent substrate, that is, the front transparent substrate 721.
  • a color filter is provided on the inner surface of the front transparent substrate 721, corresponding to a plurality of pixel portions in which the plurality of pixel electrodes 724 and the counter electrode 727 face each other.
  • a light-shielding film may be provided corresponding to a region between the pixel portions.
  • a polarizing plate (not shown) is provided outside the pair of transparent bases 72 1 and 72 2.
  • a surface light source (not shown) is provided on the rear side of the rear transparent substrate 722. Note that the liquid crystal display device 700 is a reflection type or It may be a transflective type.
  • TFT is described as a semiconductor element.
  • the present invention is applicable to other semiconductor elements based on semiconductor thin films, for example, diodes.
  • excimer laser light was used as energy rays, but any radiation that can improve the crystallinity of a semiconductor by irradiation is limited to excimer laser light. There is no.
  • a mask or a mirror array having a through hole is used, but it is not limited to these.
  • a plurality of energy beams obtained by other techniques may be used.
  • liquid crystal display device has been described as a display device using a semiconductor element, the present invention is not limited to this, and can be applied to, for example, an organic EL display device.
  • semiconductor elements based on at least two types of semiconductor thin films having different crystallinities are easily formed adjacent to each other in each unit region. And can be.
  • semiconductor elements having different characteristics are provided close to each unit, the wiring between them can be shortened, and the operating speed can be increased. In addition, signal loss can be reduced.

Description

明 細 書
結晶度の異なる半導体薄膜を有する半導体装置及びその基板 並びにそれらの製造方法、 並びに液晶表示装置及びその製造 方法
技術分野
本発明は、 異なる結晶度の薄膜半導体層を有する半導体装置 及びその基板並びにそれらの製造方法に関する。
背景技術
結晶性薄膜半導体 ト ラ ンジス タ（T F T )等の薄膜半導体装 置では、 周知の と お り · アルカ リ ガラ ス ' 非アルカ リ ガラ ス 石英ガラス等の絶縁体から なる基板の上に、 シリ コ ン等の半 導体物質の島状の薄膜が互いに離間 して形成されている。 各 島状の半導体薄膜には、 ソース領域、 ドレイ ン領域及びその 中間に介在されたチャネル領域が形成され、 各チャネル領域 上には、 グー ト絶縁膜を介 してグー ト電極が設け られて T F Tが構成されている。 .
上記のよ う な薄膜半導体装置は、 通常は、 図 1 1 Aないし 図 1 1 E に示される よ う に、 以下のよ う に して製造されてい る。
絶縁体物質（例えばガラ ス）の基板 2 0 1 の上に、 下地層を 介 して非単結晶半導体（例えば、 非晶質又は多結晶質のシ リ コ ン）か らなる薄膜 2 0 2 を形成する（図 1 1 A )。 こ の薄膜 2 0 2 の全面にエネルギー線（例えばエキシマ レーザ光） 2 0 3 を照射 して、 この薄膜 2 0 2 をァニール加工し、 薄膜 2 0 2 内の半導体を結晶化又は再結晶化する。 即ち、 半導体薄膜 2 0 2 の結晶度を良 く する（こ のァニール加工 された半導体 薄膜は、 図 1 1 B に符号 2 0 4 で示 されてレヽ る）。 こ こで、 結晶度と は "結晶部分と非晶質部分と から な る構造の結晶部 分の質量 と試料全体の質量の比（百分比）をい う 。 ただ し、 結 晶部分と 非晶質部分 と が微視的に混在 している構造の場合は . エ ッチングな どで非晶質部分を取 り 除いて分離した り 、 ラマ ン分光法な どで評価する こ と ができ る。 即ち、 単結晶構造の 場合は、 結晶度が 1 、 非晶質構造の場合は結晶度が 0 であ る。 " こ と を意味する。 結晶化又は再結晶化 した、 即ち、 結 晶度を良 く された半導体薄膜 2 0 4 をフォ ト リ ソ グラ フ ィ ー . エ ッチング等に よ っ て、 互いに分離 した多数の島状の半導体 薄膜 2 0 5 に加工する。 図 1 1 C では 1 つの島状の半導体薄 膜 2 0 5 のみが示されている。 こ の後に、 島状の半導体薄膜 2 0 5 上も含む基板 2 0 1 上に酸化シ リ コ ン（ S i O 2 )等の 物質から な るゲー ト絶縁膜 2 0 6 を形成する （図 1 1 C ) 。 そ して、 ゲー ト絶縁膜 2 0 6 上に、 ゲー ト電極 2 0 7 を形成 し、 次にゲー ト 電極 2 0 7 をマス ク と して、 リ ン等の不純物 イ オンを島状の半導体薄膜 2 0 5 に選択的に注入する （図 1 1 D ) 。 こ の結果、 半導体薄膜には、 不純物が ドープされた ソース領域 2 0 9 並びに ド レイ ン領域 2 1 0 と 、 これら領域 間に位置するチ ャ ネル領域 2 1 1 と が形成さ れる。 次に、 ソ ース領域 2 0 9 並びに ド レイ ン領域 2 1 0 の上の、 ゲー ト絶 縁膜 2 0 6 に コ ンタ ク ト ホールを形成する。 グー ト絶縁膜 2 0 6 上に ソ ース電極 2 1 2 と ド レイ ン電極 2 1 3 と を、 コ ン タ ク ト ホールを介 して、 ソース領域 2 0 9 と ド レイ ン領域 2 1 0 と に電気的に接続する よ う に形成する （図 1 1 E ) 。 こ のよ う に して、 T F Tが完成される。
こ のよ う な T F Tの製造工程において、 非単結晶半導体を 結晶化または再結晶化するための前記ァニール工程は、 この 工程によ り 生成された半導体の結晶状態が、 T F Tの特性を 左右するので、 特に重要な工程である。 このァニール工程の 代表的なものを図 1 2 を参照 して説明する。
図 1 2 において、 符号 3 0 1 は、 エキシマ レーザ光源を示 し、 こ こ力 ら射出された レーザ光 3 0 1 a は、 ビームホモジ ナイ ザ 3 0 2 に入射される。 この結果、 ビームホモジナイザ 3 0 2 は、 レーザ光 3 0 1 a を、 光強度が均一で長方形状の 断面（例えば、 1 5 0 m m X 2 0 0 // m)と なる よ う に整形 し て、 基板 2 0 1 上の非単結晶半導体薄膜 2 0 2 に入射させる この結果、 レーザ光が照射された長方形状の領域が結晶化さ れる。 この よ う な動作を、 基板 2 0 1 を矢印で示す方向に、 即ち、 レーザ光のス リ ッ ト状の断面の長手方向に直交する方 向に間欠的に移動させる こ と によ り 、 半導体薄膜 2 0 2 は、 ほぼ全面に渡って均一に レーザ光によ り 照射されて、 結晶化 される。
こ の後の工程には、 図 1 1 B ない し図 1 1 Eを参照 して説 明 したよ う に、 結晶化された半導体薄膜を島状に分離して、 液晶表示装置等の表示装置の場合には、 各画素に対してス ィ ツチング素子と して機能する多数の T F Tを同一基板上に形 成 してアク ティ ブマ ト リ ック ス型の回路を形成する。
実際の液晶表示装置とするためには、 前記画素用の T F T は、 各画素に対応 して設け られている ために、 基板 2 0 1 の 中心部（図 1 1 の 2 0 1 a で示された領域）に形成する必要が ある。 一方、 これら液晶表示装置を表示駆動する ための、 ド ライバー回路を構成する駆動回路用の T F T は、 基板 2 0 1 の空いた領域、 即ち、 基板 2 0 1 の周辺部 （図 1 1 の 2 0 1 b で示された領域） 上に設け られている。 そ して、 これ ら画 素用の T F T と 駆動回路用の T F T と は、 両者に要求 されて いる特性が異な るために、 夫々別の工程で形成するのが一般 的である。 例えば、 画素用の T F Tは、 比較的高い耐電圧性 が必要であるために、 非晶質半導体薄膜も し く は多結晶半導 体薄膜を基礎 （チャネル） とする こ と が望ま しく 、 駆動回路 用の T F T は、 早いスィ ツチング特性が必要であるために、 移動度の大きい多結晶半導体薄膜も し く は単結晶半導体薄膜 を基礎とする こ と が望ま しい。 このために、 両種類の T F T を夫々別の工程で製造する必要があ り 、 製造が面倒である欠 点、力 Sある。
また、 駆動回路用の T F T を基板の周辺部に配置する と 、 画素用の T F T には、 長いデータ ライ ンを介 して接続 しなけ ればな らな く な り 、 信号ロ スが生 じる と 共に動作速度が遅く なる欠点も ある。
発明の開示
本発明の 目 的は、 製造が容易で、 かつ動作速度等の特性の 優れた薄膜半導体装置、 並びにそれに用いる こ と の可能な基 板ア レイ 、 及びこれ らの製造方法、 並びに液晶表示装置及び その製造方法を提供する こ と である。 本発明の一態様に係わる薄膜半導体装置は、 基層上に非単 結晶半導体薄膜を形成する工程と 、 こ の非単結晶半導体薄膜 にエネルギー線を照射して非単結晶半導体薄膜を構成 してい る非単結晶半導体の結晶度を向上させるァニール工程と を具 備 し、
前記ァニール工程は、 多数本のエネルギー線によ り 、 非単 結晶半導体薄膜を同時に照射して、 エネルギー線が照射され る少なく と も 1 つの照射領域と、 エネルギー線が照射されな い少なく と も 1 つの非照射領域と を各々が有する多数のュニ ッ ト領域を形成する よ う に して行われる こ と を特徴とする。 図面の簡単な説明
図 1 Aない し図 1 Eは、 本発明の一実施の形態に係わる薄 膜半導体装置の製造方法を工程ごと に説明するための図であ る。
図 2 Aは、 上記方法のァニール工程を説明するための図、 図 2 B は、 こ の工程で使用 される透孔を有するマス ク の一部 の平面図である。
図 3 は、 ァニール工程の変形例を説明するための図である 図 4 は、 図 3 に示すァニール工程で使用 される ミ ラーァ レ ィ を示す平面図である。
図 5 は， 図 4 に示すミ ラーア レイ の変形例を示す平面図で ある。
図 6 Aは、 図 4 に示すミ ラーア レイ の変形例を示す平面図 図 6 B は、 こ の ミ ラーア レイ の 1 つの微小ミ ラーを概略的に 示す斜視図、 図 6 Cは、 図 6 B に示す微小ミ ラーの変形例を 示す斜視図である。
図 7 Aは、 本発明の方法によ り 製造された薄膜半導体装置 と しての L C D基板の一例を概略的に示す図であ り 、 図 7 B は、 図 7 Aの一画素領域、 即ちュニ ッ ト領域を拡大して示す 図である。
図 8 Aは、 本発明の方法によ り 製造された薄膜半導体装置 と しての L C D基板の他の例の一部を概略的に示す図であ り ， 図 8 Bは、 図 8 Aに示す装置に形成されている S R A M回路 の一例を示す図である。
図 9 Aは、 位相シフ ト マ ス ク の一例を示す平面図である。 図 9 B並びに 9 Cは、 位相シフ トマ ス ク の他の例を示す斜 視図並びに平面図である。
図 9 Dは、 位相シフ トマスク を使用 して得られる基板への 入射レーザ光の光強度分布のグラ フである。
図 1 0 A並びに 1 0 Bは、 本発明の方法で製造された液晶 表示装置の L C D基板ュニ ッ ト を示す平面図、 並びに液晶表 示装置の断面図である。
図 1 1 Aない し 1 1 Eは、 従来技術での薄膜半導体装置の 製造方法を工程ごと に説明するための図である。
図 1 2 は、 上記方法の従来のァニール工程を説明するため の図である。
図 1 3 は、 画素用の T F Tの配置される範囲と駆動回路用 の T F Tが設けられる範囲 と を示す図である。
発明を実施するための最良の形態
以下にこ の発明の一実施の形態に係わる薄膜半導体装置お よびその製造方法を添付図面、 特に、 図 1 Aない し 1 E を参 照 して説明する。
図 1 Aに示さ れる よ う に、 絶縁材、 例えば、 アルカ リ ガラ ス、 石英ガラス、 プラ スチ ック 、 ポ リ イ ミ ド等で形成された 透明な矩形の基板 1 0 1 (図 1 Aでは一部のみが示されてい る） の平坦な一面上に下地層 1 0 2 と 非晶質半導体薄膜 1 0 3 と を順次、 化学気相成長法ゃスパ ッ タ法等の公知の成膜技 術を用いて形成する。 前記下地層 1 0 2 は、 例えば、 5 0 η mの厚 さ の S i N膜 1 0 2 a と l O O n mの厚 さ の S i O 2 膜 1 0 2 b と の積層膜によ り 形成されている。 前記 S i N膜 1 0 2 a は、 ガラ ス等でできた基板 1 0 1 か らの不純物が非 晶質半導体薄膜 1 0 3 に拡散する のを防止 し、 また、 前記 S i 〇 2膜 1 0 2 b は、 S i N膜 1 0 2 a から の窒素が非晶質 半導体薄膜 1 0 3 に拡散するのを防止する。 前記非晶質半導 体薄膜 1 0 3 は、 例えば、 厚さ が約 5 0 n mない し 2 0 0 n mであ り 、 S i ， G e , S i G e のよ う な半導体、 この実施 の形態では S i で形成されている。
次に、 前記非晶質半導体薄膜 1 0 3 の表面に、 図 1 B並び に図 1 C に示さ れる よ う に、 エネルギー線と してエキシマ レ 一ザ光 1 0 4 、 例えば、 K r F， X e C l エキシマ レーザを 後で詳述する よ う に、 各々 が照射された領域 1 0 5 (以下に 照射領域 と称する） と 照射されない領域 1 0 6 (以下に非照 射領域と 称する） と が隣 り 合わせになった多数のユニ ッ ト領 域を形成する よ う に選択的に照射する （図 1 B は、 理解を容 易にする ために、 1 つの照射領域と 1 つの非照射領域と から なる 1 つのユニ ッ ト領域のみを示す） 。 このよ う なレーザ照 射によ り 、 照射領域 1 0 5 は、 ァニール処理されて溶融し、 非晶質半導体が、 多結晶も しく は単結晶に変換され、 即ち、 結晶度が良 く なる。 非照射領域 1 0 6 の非晶質半導体はその ままの状態に維持される。 例えば、 液晶表示装置の製造工程 において、 照射領域 1 0 5 は、 早いスイ ッチング特性が要求 される駆動回路用 T F Tを形成するための領域である。 非照 射領域 1 0 6 は、 高い耐電圧が要求される画素用 T F Tを形 成するための領域である。
次に、 フ ォ ト リ ソグラ フィ技術を用いて、 照射領域 1 0 5 と非照射領域 1 0 6 と を選択的にエ ッチング して 2 つの第 1 の島状領域 1 0 5 a と 1 つの第 2 の島状領域 1 0 6 a と を形 成する。 これら島状領域 1 0 5 a ， 1 0 6 a 上を含む基板上,
(正確には、 下地層 1 0 2 上） に、 S i 0 2力 らな り 、 厚さ が約 2 0 n mない し 1 0 0 n mのゲー ト絶縁膜 1 0 7 を上記 と 同様の成膜技術を用いて形成する。 このゲー ト絶縁膜 1 0 7 の、 前記島状領域 1 0 5 a , 1 0 5 b の中央部と対向する 部分の上に夫々 ゲー ト電極 1 0 8 を形成する。 これらゲー ト 電極 1 0 8 は、 シリ サイ ドゃ M o Wの層をノ、。ターンユングす る こ と によ り形成され得る。
次に、 図 1 Dに示される よ う に、 前記ゲー ト電極 1 0 8 を マス ク と して、 不純物イ オン 1 0 9 を島状領域 1 0 5 a , 1 0 6 a の中に注入し、 間にチャネル領域を挟んで、 ソース領 域と ド レイ ン領域と を形成する。 前記不純物イ オンは、 Nチ ャネル M O S ト ラ ンジスタ を形成するのであれば、 N型の不 純物、 例えば リ ンであ り 、 Pチヤネノレ M O S ト ラ ンジス タ を 形成するのであれば、 P型の不純物、 例えばホ ウ素である。 この結果の装置を窒素雰囲気でァニール （ 4 5 0 °Cで、 1 時 間） して、 注入された不純物を活性化する。
次に、 ゲー ト電極 1 0 8 上も含むゲー ト絶縁膜 1 0 7 の上 に、 例えば、 S i O 2力 ら なる層間絶縁膜 1 1 0 を形成する， こ の層間絶縁膜 1 1 0 並びにゲー ト絶縁膜 1 0 7 の、 前記島 状領域 1 0 5 a ， 1 0 6 a の不純物が ドープされた領域 （ソ ース領域並びに ド レイ ン領域） 上の部分を選択エ ッチングに よ り 除去 して コ ンタ ク ト孔を形成する。
次に、 図 1 E に示さ れる よ う に、 前記ゲー ト絶縁膜 1 0 7 の上に、 コ ンタ ク ト 孔を介 して前記ソース領域並びに ド レイ ン領域と電気的に接続された ソース電極 1 1 1 a 並びに ド レ イ ン電極 1 1 1 b を形成 して、 薄膜半導体装置を完成させる , 次に、 図 2 A並びに図 2 B を参照 して、 図 1 B並びに図 1 C を参照 して説明 したエキシマ レーザ光に よ る ァニール工程 を詳 し く 説明する。
図 2 Aにおいて、 符号 4 0 1 は、 エネルギー線の射出装置 であるエキシマ レーザ光源を示す。 このエキシマ レーザ光源 は、 K r F ， A r F , X e C l 等公知の も の で良い。 ま た、 この レーザ光源のパワ ーは、 半導体薄膜を結晶化する のに必 要な任意の も のが使用 され得る。 例えば、 非晶質シ リ コ ンを 多結晶シ リ コ ンにする場合には、 低いパ ワ ーの も のが使用 さ れ、 また、 非晶質シ リ コ ンを単結晶にする場合には、 高いパ ヮ一のものが使用 され得る。 エキシマ レーザ光源から射出 さ れた レーザ光 4 0 1 a は、 ミ ラー 4 0 0 で反射されて、 ビー ムホモジナイ ザ 4 0 2 に入射される。 この結果、 ビームホモ ジナイ ザ 4 0 2 は、 レーザ光 4 0 1 a を、 強度が均一で断面 が長方形状（例えば、 1 5 0 m m X 2 0 0 μ πι )と なる よ う に 整形 して、 この ビームホモジナイ ザ 4 0 2 と 基板 1 0 1 と の 間に固定されたマス ク 4 0 4 に入射させる。 こ のマス ク 4 0 4 は、 図 2 Β に示される よ う に、 幅が約 5 ない し 1 0 μ の多 数の正方形の透孔、 即ち、 微孔 4 0 4 a がマ ト リ ッ ク ス状に . 即ち、 X方向 と Y方向 と に整列 して形成されたほぼ正方形の 金属プレー ト 4 0 4 b によ り 形成されている。 こ のマ ス ク 4 0 4 は、 マス ク 4 0 4 への入射光の う ち微孔 4 0 4 a に入射 した部分が、 こ の微孔 4 0 4 a を通って、 基板 1 0 1 の前面 近く に配置 され。 後で詳述される位相シフ ト マス ク 4 5 0 を 介 して、 基板 1 0 1 に入射し、 微孔 4 0 4 a 以外の部分の面 即ち、 プレー ト 4 0 4 b の面に入射した部分は、 反射されて 基板 1 0 1 に入射しないよ う に設定されてレ、る。 こ のプ レー ト 4 0 4 b は、 入射光を反射する以外の他の方法、 例えば、 吸収によ り 、 光を基板 1 0 1 に入射させないよ う に、 構成す る こ と も可能である。 前記微孔 4 0 4 a の形は、 この実施の 形態では正方形 と なっているが、 他の形状、 例えば、 長方形 円形、 三角形、 六角形でも良い。 また、 微孔 4 0 4 a は、 図 2 B に示される よ う な規則正 し く 配置されていな く 、 不規則 に、 または、 規則的なの と 、 不規則的なの と 混在 した配置並 びに /も し く は異なる形状の微孔を混在させて も 良い。 こ の マス ク 4 0 4 は、 ほぼ正方形を している が、 必ず しも こ の必 要はな く 、 入射エネルギー線の断面と ほぼ同 じ形状並びにデ ィ メ ンシ ヨ ンを持っていれば良 く 、 基板 1 0 1 と ほぼ同 じ形 状並びにディ メ ンシ ョ ンを有 している必要はない。 例えば、 こ の実施の形態では、 入射するエキシモ レーザ光が、 1 5 0 m m x 2 0 0 /i mの断面のス リ ッ ト状の光である ので、 これ と 同 じかこれよ り 小さ いディ メ ンシ ョ ンを有 していれば良い ( こ の実施の形態では、 基板 1 0 1 が X方向 と Y方向 と に移動 されるので、 基板よ り もはる力 に小さ いディ メ ンシ ョ ンを有 していれば良い。
上記構成のマス ク 4 0 4 を介 して レーザ光 4 0 3 を基板 1 0 1 、 正確には、 基板 1 0 1 上の半導体薄膜 1 0 3 に入射さ せる こ と に よ り 、 半導体薄膜 1 0 3 は、 マス ク 4 0 4 の微孔 4 0 4 a のノヽ。ターンに対応 したノ、。ター ンの レーザ光に よ り 照 射される。 即ち、 互いに独立 した多数の微孔 4 0 4 a を通つ た多数の レーザ光に よ り 、 半導体薄膜 1 0 3 が照射さ れて、 多数の矩形の照射領域と 、 マス ク 4 0 4 によ り 反射された レ 一ザ光の部分に対応する非照射領域と が形成 される。 前述 し たよ う に、 照射領域の半導体薄膜の非晶質半導体は、 多結晶 半導体も し く は単結晶半導体と な り 、 非照射領域の半導体は 非晶質のま ま と なっている。 本発明では、 各々 が、 少な く と も 1 つの照射領域と 、 こ の照射領域と 隣接 した少な く と も 1 つの非照射領域 と で 1 つのユニ ッ ト領域、 即ち、 L C Dでは . 画素領域（厳密には、 画素 と 、 画素のための半導体素子 と が 形成 さ れる領域）を形成 し、 これ らュニ ッ ト領域が基板上に 多数規則的も し く は不規則的に配設された構成と なっている , 上記の よ う に してァニール工程で形成された各ュニ ッ ト領 域の多結晶領域（照射領域）と 非晶質領域 （非照射領域） と の 双方も し く は一方を、 パターンユング、 即ち、 所謂島き り加 ェ して、 少な く と も 1 つの単結晶の島状の薄膜と 、 少な く と も 1 つの非晶質の島状の薄膜と を形成する。 即ち、 各ュニ ッ ト領域に互いに近接 した単結晶の島状の薄膜と 、 非晶質の島 状の薄膜と が形成される よ う に、 半導体薄膜をパターンニン グする。 この後は、 図 1 D並びに図 1 E を参照 して説明 した よ う に、 各島状の半導体薄膜を基本と した T F T を形成 して， 薄膜半導体装置を完成させる。
こ のよ う に して製造さ れた薄膜半導体装置は、 基層（基板 単独も し く は実施の形態のよ う に基板 と この上に何らかの層 が形成さ れた も のの総称）上に、 複数、 好ま し く は多数のュ ニ ッ ト領域が互いに近接する よ う に して形成 され、 各ュニ ッ ト には、 エネルギー線によ り ァニール処理された半導体薄膜 を基礎とする少な く と も 1 つの第 1 の半導体素子と 、 ァニー ル処理されていない半導体薄膜を基礎 とする少な く と も 1 つ の第 2 の半導体素子 と が形成されている。 こ の結果、 第 1 の 半導体素子 と第 2 の半導体素子と は、 結晶度が異なる が同 じ 物質ででき た半導体薄膜を基礎と している ので、 これ ら素子 の特性は異なる。 例えば、 第 1 の半導体素子は、 これの多結 晶半導体薄膜が電子又は正孔の移動度が高いので、 スィ ツチ ング速度が速い。 第 2 の半導体素子は。 非晶質半導体は高耐 圧と なる。 このために、 この半導体装置を L C D基板ア レイ と して使用する場合には、 第 1 の半導体素子を駆動回路用 T F T と し、 第 2 の半導体素子を画素用 T F T とすれば、 液晶 表示装置 （ L C D ) に要求 されている特性を満たすこ と がで き る。 この場合、 駆動回路用 T F T と画素用 T F T と は、 極 めて接近 して配置とする こ と ができ るので、 両者を電気的に 接続する ライ ンの長さ を短く する こ と ができて、 応答性を高 める こ と ができ る。 マス ク 4 0 4 を用いた照射領域は、 第 1 の半導体素子を製造する と きの位置決め と して も、 有効であ る。
前記実施の形態では、 エネルギー線を多数の ビームに分割 して、 半導体薄膜に選択的に照射させるための手段と して、 微孔 4 0 4 a が形成されたマス ク 4 0 4 を使用 したが、 本発 明は、 これに限定される ものではない。 以下にその例を、 前 記実施の形態と 実質的に同 じ部材は同一符号を付 して説明を 省略 して、 説明する。
図 3 は、 前記マス ク 4 0 4 に代えて、 図 4 に示すよ う な ミ ラーア レイ 4 0 2 を ビームホモジナイ ザ 3 0 2 と 基板 1 0 1 と の間に配設 して前記ァニール工程を説明する図である。 こ の ミ ラーア レイ 4 0 2 は、 第 1 並びに第 2 のグループの、 互 いに角度の異なる正方形の第 1 並びに第 2 の微小 ミ ラー 4 0 1 a , 4 0 1 b が同一平面上にマ ト リ ッ ク ス状に配設 されて、 構成 されている。 これ ら微小 ミ ラ ー 4 0 1 a ， 4 0 1 b は、 微細加工技術を使用 して同一基板の一面を加工 して形成 して も良レ、 し、 予め個々 に形成 した微小 ミ ラー 4 0 l a , 4 0 1 b 相互を接着 して形成 して も 良い。 第 1 の微小 ミ ラー 4 0 1 a (図 4 では区別を容易にする ためにハ ッチングで示 されて いる） は、 入射する レーザ光の部分 3 0 3 を基板 1 0 1 の方 向に反射する よ う に レーザ光に対する入射角度が設定されて お り 、 また、 第 2 の微小 ミ ラー 4 0 1 b (図 4 では白色で示 されている） は、 入射する レーザ光 3 0 3 の部分を基板 1 0 1 (位相シフ ト マク 4 5 0 ) か ら外れた方向に反射する よ う に レーザ光に対する入射角度が設定されている。 この結果、 各第 1 の微小ミ ラー 4 0 1 a によ り 反射された レーザ光の部 分 3 0 3 a は、 位相シフ ト マク 4 5 0 を通っ て、 基板 1 0 1 上の半導体薄膜 1 0 3 に互いに離間 して入射 して各照射領域 を形成 し、 各第 2 の微小 ミ ラー 4 0 1 b に よ り 反射された レ 一ザ光の部分 3 0 3 b は、 基板 1 0 1 上の半導体薄膜 1 0 3 に入射 しないので、 非照射領域を形成する。 この結果、 半導 体薄膜 1 0 3 には、 図 4 に示す微小 ミ ラー 4 0 1 a , 4 0 1 b の配置に対応 した配置の照射領域と 非照射領域 と が形成さ れる。 本発明では、 少な く と も 1 つの照射領域と 非照射領域 と がユニ ッ ト領域に形成されている。 例えば、 Y方向 も し く は X方向に互いに隣接 した 1 つの照射領域 と 、 1 つの非照射 領域と が 1 つのュニ ッ ト領域に形成されて も 良い し、 図 4 に 太線で区切って示すよ う に 2 つの照射領域 と 2 つの非照射領 域と が 1 つのュニ ッ ト領域に形成されて も 良い し、 異なる数 の照射領域と非照射領域と が 1 つのュニ ッ ト領域に形成 され て も 良い。 こ の実施の形態では、 第 1 のグループの微小 ミ ラ 一 4 0 1 a と 、 第 2 のグループの微小 ミ ラ 一 4 0 l b と は、 X方向 と Y方向 と も交互に規則正 し く 配設 して、 同 じ大き さ の照射領域と非照射領域と を交互に位置する よ う に して形成 したが、 これら微小 ミ ラー 4 0 l a , 4 0 l b は、 必ず しも 同 じサイ ズにする必要もな く 、 規則正 し く 配設する必要もな い。 この結果、 微小 ミ ラー 4 0 1 a， 4 0 l b のサイ ズ並び に配置を選定する こ と によ り 、 各々 の照射領域と 非照射領域 と が所望の形状で、 所望の配置 と なったユニ ッ ト領域を、 半 導体薄膜に形成する こ とができ る。 こ の結果、 半導体薄膜に、 照射領域に対応 したサイ ズの結晶領域 と 、 非照射領域に対応 したサイ ズの非晶質領域と を所望のパターンで形成する こ と ができ る。
図 3 に矢印で示すよ う に、 基板 1 0 1 を X方向に移動させ る場合には、 図 4 に示 した よ う に多数の微小 ミ ラー 4 0 1 a , 4 0 l b を X方向 と Y方向に配置 させる必要は無く 、 X方向 には、 最低 1 つの第 1 の ミ ラー 4 0 l a と 第 2 の ミ ラー 4 0 1 b と が配設されていれば良いこ と は， 理解でき るであろ う c 前記ミ ラーア レイ 4 0 2 を構成する微小 ミ ラー 4 0 1 a , 4 0 1 b の形状は、 必ずし も図 4 に示 した よ う な正方形に限 定さ れる こ と はな く 、 如何なる形状でも良い。 例えば、 図 5 に示すよ う に、 三角形でも、 また、 六角形状 （この場合には . 例えば、 図 5 に示 した三角形の微小 ミ ラーを 6 枚を合わせた 領域に、 1 枚の六角形の微小 ミ ラ ーが配置され得る） でも良 い。 この場合には、 照射領域と 非照射領域と は、 三角形も し く は六角形に形成される こ と は、 理解でき ょ う。
上記ミ ラーア レイ 4 0 2 は、 反射角度が固定された微小 ミ ラー 4 0 1 a , 4 0 1 b に よ り 構成 したが、 第 1 の微小 ミ ラ 一 4 0 1 a と 第 2 の ミ ラー 4 0 1 b と の少な く と も一方を回 動可能と して、 反射角度を任意に調節する こ と ができ る。 こ のよ う な ミ ラーア レイ の一例を図 6 Aない し図 6 C を参照 し て説明する。 これら図では、 第 1 の微小 ミ ラー 4 0 l a と第 2 の微小 ミ ラー 4 0 1 b と の両者を総称的に符号 4 0 1 で示 す。
図 6 Aに示される よ う に、 C M O S 基板 4 0 5 の一面上に は、 多数の正方形の微小 ミ ラー 4 0 1 (図 6 Cでは三角形の 微小 ミ ラ ー 4 0 1 ) がマ ト リ ッ ク ス状に配設されている。 各 微小 ミ ラー 4 0 1 は、 反射性の優れた金属、 例えば、 アルミ 二ゥ ムの薄板で形成されている。 図 6 B並びに図 6 C に示さ れる よ う に、 前記 C M O S 基板 4 0 5 の一面には、 互いに所 定間隔を有 して離間 した 1 対の支持ボス ト 4 0 6 が各微小 ミ ラーに対 して突設されてレ、る。 これら支持ボス ト 4 0 6 には、 微小 ミ ラ ー 4 0 1 を所定の回動範囲で回動可能に支持 した回 動軸 4 0 7 の端部が支持されている。 前記 C M O S基板 4 0 5 の前記一面には、 回動させる微小 ミ ラー 4 0 1 に対向する よ う 〖こ して、 複数の ミ ラー電極 4 0 8 が配置されている。 こ れら ミ ラ ー電極 4 0 8 は、 図示 していない電源並びに制御回 路か らな る駆動源に接続さ れている。 この結果、 任意の ミ ラ 一電極 4 0 8 に任意の レベルの駆動信号 （駆動電流） を供給 する こ と によ り 、 静電力に よ り 任意の微小 ミ ラー 4 0 1 が任 意の角度 と なる よ う に回動 される。 即ち、 所望の微小 ミ ラ一 4 0 1 の反射角度が調節さ れる。 この よ う な ミ ラ ーの回動機 構は、 テキサスイ ンス トルメ ン ト社よ り 販売されている D L P (商標名 ； D i g i t a l L i g h t P r o c e s s i n g ) の技術を応用 して形成されている。
上記のよ う に、 反射角度が調節される微小 ミ ラー 4 0 1 を 有する ミ ラーア レイ 4 0 2 を使用する こ と によ り 、 所望のパ ター ンの照射領域と 非照射領域と を有する所望の形状のュニ ッ ト領域を 1 つの半導体薄膜に、 も しく は半導体薄膜相互に 形成する こ とができ る ので、 異なるユニッ ト領域にする場合 でも、 ミ ラーア レイ 4 0 2 を交換する必要がない。
図 7 A並びに図 7 Bは、 本発明の薄膜半導体製造方法によ り 製造され得る液晶表示装置の L C D基板ア レイ 5 0 0 の半 完成品を示す。 こ の ア レイ は、 透明な矩形の基板の上に必要 に応じて形成された下地膜の上に、 形成された均一な厚さの 半導体薄膜 5 1 0 を有する。 こ の半導体薄膜 5 1 0 は、 下地 膜の上に、 全体に渡って均一な厚さの非晶質半導体、 例えば, シ リ コ ンを堆積 し、 次に、 前に詳述 したァニール技術を使用 して所定の領域に選択的にレーザ光を照射して第 1 並びに第 2 の結晶化領域 （照射領域） 5 0 2 a ， 5 0 2 b を、 非晶質 領域 （非照射領域） 5 0 2 c と共に各ユニ ッ ト領域、 即ち画 素領域 5 0 3 に形成 して、 構成されている。
各ュニ ッ ト領域 5 0 3 に形成された第 1 並びに第 2 の結晶 化領域 5 0 2 a , 5 0 2 b は、 共に多結晶でも、 単結晶でも . また、 一方が多結晶で、 他方が単結晶でも良い。 非晶質半導 体から多結晶半導体並びに単結晶半導体への結晶化は、 後者 のためには、 エネルギー線のパワーを高く 設定するか、 ァニ ール工程を複数回繰り 返すこ と によ り 、 任意にな され得る。 例えば、 第 1 のマス ク も しく はミ ラーア レイ を使用 して各ュ エ ッ ツ ト領域 5 0 3 の一方の照射領域 5 0 2 a のみを低ノヽ。ヮ 一の レーザ光で照射 して多結晶に し、 次に異なる 開 口パター ンも し く は微小 ミ ラーパタ ーンの異なるマス ク も し く は ミ ラ ーァ レイ を使用 して高いパ ワ ーの レーザ光で他方の照射領域 5 0 2 b のみを照射 して単結晶にする こ と が可能である。 こ こ では、 非晶質から多結晶領域 と 単結晶結晶 と を形成する場 合について説明 したが、 これは、 説明を容易にするためであ り 、 必ず しも多結晶も しく は単結晶へと結晶化されている必 要がな く 、 結晶度の異なる複数の照射領域を各ユニ ッ ト領域 に形成可能である こ と を、 本発明では意図 している。
次に、 図 8 A並びに図 8 B を参照 しては、 本発明の方法に よ り 形成され得る L C D基板ア レイ を説明する。
ガラ スの基板の上に形成された下地層 6 0 2 の上には、 多 数の画素電極 6 0 3 と 、 T F T 6 0 4 と がマ ト リ ッ ク ス状に 配設されている。 各 T F T 6 0 4 は、 チャ ネル領域と 、 こ の 領域の両端側に位置 した ド レイ ン領域 と ソース領域と を有す る。 これ ら ド レイ ン領域と ソース領域の上には、 ド レイ ン電 極 6 0 5 と ソース電極 6 0 6 と が形成されてお り 、 ソース電 極 6 0 6 は前記画素電極 6 0 3 と 電気的に接続されている。 前記チャネル領域の上には、 ゲー ト絶縁膜を介 してゲー ト電 極 6 0 7 が形成されている。 各行に配設された T F T 6 0 4 のゲー ト 電極 6 0 7 は、 ゲー ト配線 6 0 8 に よ り 互いに電気 的に接続されている。 各列に配設された T F T 6 0 4 の ドレ イ ン電極 6 0 5 は、 信号配線 6 0 9 に よ り 互いに電気的に接 続さ れている。 前記下地層 1 0 2 の上には、 各 T F T 6 0 4 に対応する よ う に して、 信号を一時記憶する ための S R A M回路 6 1 0 が， 前記ソース電極 6 0 6 と電気的に接続されて形成 されている c この S R A M回路 6 1 0 は、 図 8 B に示される よ う に 4 つの T F T 6 1 1 を使用 した、 公知の構造を有する。 上記のよ う な構造の L C D基板ア レイ においては、 画素用の T F T 6 0 4 と 、 D R A M 6 1 0 の T F T 6 1 1 と は、 図 1 Aない し 図 1 E を参照 して説明 した製造方法に よ り 同時に、 同一工程 で形成され得る。 即ち、 図 1 B に示すァニール工程で、 ェキ シマ レーザ光が照射されて、 多結晶 と なった半導体薄膜を有 する T F T力 S S R A M回路 6 1 0 の T F T 6 1 1 と して形成 され、 エキシマ レーザ光が照射されないで、 非晶質のま まの 半導体薄膜を有する T F Tが画素用の T F T 6 0 4 と して使 用 され得る。 この よ う に、 同一工程で、 半導体薄膜 （チヤネ ル領域） の結晶度が異なる 2種類以上の T F Tが互いに近接 して（各ュニ ッ ト領域内）形成 され得る。
前記 S R A M回路 6 1 0 に代えて、 半導体素子を使用 した 他の回路、 例えば、 D R A M回路を本発明の方法を使用 して 形成 して も 良い。 この D R AM回路を構成する T F T は、 単 結晶のシ リ コ ン薄膜に よ り チャネル領域を形成する こ と が好 ま しい。 このためには、 図 1 B を参照 して説明 したァニール 工程において、 パワーの強い光源を使用する か、 照射を複数 回するかに よ り 、 非晶質シ リ コ ンを単結晶シ リ コ ンとする こ と ができ る。
次に、 前記位相シフ トマク 4 5 0 を、 図 9 Aを参照 して説 明する。
位相シフ ト マ ス ク 4 5 0 は、 透明媒質、 例えば、 石英基材 に厚さ の異なる互いに隣合 う領域を設け、 これら領域間の段 差（位相シフ ト 部）の境界で、 入射する レーザ光線を回折並び に干渉させて、 入射 した レーザ光線の強度に周期的な空間分 布を付与する も のであ る。 こ の位相シフ ト マス ク 4 5 0 は、 隣接するパター ンが逆位相 （ 1 8 0 ° のずれ） と なる よ う に . 交互に並べられた位相が π の第 1 のス ト リ ッ プ領域 （位相領 域） 4 5 0 b と 、 位相が 0 の第 2 のス ト リ ッ プ領域 （位相領 域） 4 5 0 c と を有する。 これ ら ス ト リ ッ プ領域（位相シフ ト線領域）は 1 0 Ai mの幅を有する。 具体的には、 位相シ フ トマス ク 4 5 0 は、 屈折率が 1 . 5 の矩形の石英基板を 2 4
8 n mの光に対 して位相が π に相当する深さ 、 即ち 2 4 8 η mの深さ にパターンエ ッチング して作製 した。 こ のエ ツチン グによ り 薄く 形成された領域が第 1 のス ト リ ップ領域 4 5 0 b と な り 、 エ ッチングされない領域が第 2 の ス ト リ ップ領域 4 5 0 c と なっている。
このよ う な構成の位相シフ ト マス ク 4 5 0 においては、 厚 い第 2 の位相領域 4 5 0 c を通過 した レーザ光は、 薄い第 1 の位相領域 4 5 0 b を通過 した レーザ光に比較 して 1 8 0 ° 遅れる。 この結果、 レーザ光間で、 干渉と 回折と が生 じ、 図
9 D に示すよ う な レーザ光の強度分布が得られる。 即ち、 位 相シフ ト 部を通過 した光は隣接する透過光相互が逆位相であ るため、 これら領域間に対応する位置で光強度が最小、 例え ば 0 と な る。 こ の最小 と なった領域も し く はこれの近傍の領 域が半導体を結晶化する際の核になる。 前記具体例では、 位 相シフ ト マス ク 4 5 0 は、 図 9 Aに示されたよ う に位相シフ ト部が互いに平行な複数の直線状になっている ものを使用 し たが、 これに限定される こ と はない。
例えば、 位相シフ ト線を直交 し、 位相 0 と π を市松格子状 に配列させる こ と も可能である。 この場合は、 位相シフ ト線 に沿って格子状の光強度 0 の領域ができ る。 このために、 結 晶の核はこの線上の任意の位置で発生する ので、 結晶粒の位 置 · 形の制御が難し く なる問題を有する。 このため結晶核の 発生を制御する ためには強度 0領域は点状である こ と が望ま しい。 こ のため、 直交する位相シフ ト線の位相シフ ト 量を 1 8 0 ° 未満に し、 これに よ り 、 位相シフ ト線の対応する位置 では強度は （減少する ものの） 完全には 0 にはな らない と 同 時に、 交点の周囲の複素透過率の和を 0 にする こ と に よ り 、 交点に対応する位置の強度は 0 にでき る。
こ の一例を図 9 Β並びに 9 C を参照 して説明する。 このマ スク 4 5 0 は、 図 9 Β に示される よ う に、 各組が厚さ の異な る 4 つの正方形の領域 4 5 0 e , 4 5 0 f ， 4 5 0 g , 4 5 0 h によ り 構成 されている正方形のパターンから なる複数の 組を有する。 各組において、 図 9 C に示される よ う に、 第 1 の領域 4 5 0 e が一番薄く 、 位相が 0 と なっている。 第 4 の 領域 4 5 0 h は一番厚く 、 位相が第 1 の領域 4 5 0 e と は 3 π / 2 ずれてレ、る。 これら領域 4 5 0 e , 4 5 0 h の厚さ と の間の厚さ を有する第 2 、 第 3 の領域 4 5 0 f , 4 5 0 g は . 第 1 の領域に対 して位相が 兀 2 、 π と夫々 ずれている。 こ のよ う なマス ク においては、 第 1 ない し第 4 の領域が隣 り 合 う 部分、 例えば、 正方形のパターンの中心点が、 強度 0 の領域と なる。 従って、 この点が結晶の核と なるので、 結晶 粒の位置 . 形を容易に制御でき る。 こ のよ う な位相シフ トマ スク を使用 した技術は、 日 本出願 （特願 2 0 0 2 - 1 2 0 3 1 2 ) を基礎シャ ツ願と し、 本願人と 同 じ出願人によ る 2 0 0 3 年， 3 月 1 9 日 出願の国際出願の明細書に記載されてい る。
図 1 O A並びに 1 0 B は、 本発明の技術を使用 して製造さ れる液晶表示装置の一例を示す。
液晶表示装置 7 0 0 は、 前後 1 対の透明基体 （基層） 7 2 1 , 7 2 2 、 液晶層 7 2 3 、 画素電極 7 2 4 、 走査配線 7 2 5 、 信号配線 7 2 6 、 対向電極 7 2 7 、 及び T F T 7 3 0 等 を備えている。
1 対の透明基体 7 2 1 , 7 2 2 と しては、 例えば 1 対のガ ラス板を用レ、る こ と ができ る。 これら透明基体 7 2 1 ， 7 2 2 は、 枠状のシール材を介 して接合されている。 液晶層 7 2 3 は、 1 対の透明基体 7 2 1 ， 7 2 2 の間のシール材に よ り 囲まれた領域に設け られている。
1 対の透明基体 7 2 1 ， 7 2 2 の う ちの一方の透明基体、 例えば後側の透明基体 7 2 2 の内面には、 行方向および列方 向にマ ト リ ッ ク ス状に設け られた複数の画素電極 7 2 4 と 、 複数の画素電極 7 2 4 と 夫々 電気的に接続された複数の T F T 7 3 0 と 、 複数の T F T 7 3 0 と 電気的に接続された走査 配線 7 2 5 及び信号配線 7 2 6 と が設け られている。 走査配線 7 2 5 は、 画素電極 7 2 4 の行方向に夫々沿わせ て設けられている。 これら走査配線 7 2 5 の一端は、 後側の 透明基体 7 2 2 の一側縁部に設け られた複数の走査配線端子 (図示せず） に夫々接続されている。 複数の走査配線端子は 夫々走査線駆動回路 4 1 に接続されている。
信号配線 7 2 6 は、 画素電極 7 2 4 の列方向に夫々沿わせ て設けられている。 これら信号配線 7 2 6 の一端は、 後側の 透明基体 7 2 2 の一端縁部に設けられた複数の信号配線 7 2 6 の端子 （図示せず） に夫々接続されている。 複数の信号配 線 7 2 6端子は夫々信号線駆動回路 7 4 2 に接続されている（ 走査線駆動回路 7 4 1 および信号線駆動回路 7 4 2 は夫々 液晶コ ン ト ローラ 7 4 3 に接続されている。 液晶コ ン ト ロ ー ラ 7 4 3 は、 例えば外部から供給される画像信号及び同期信 号を受け取 り 、 画素映像信号 V p ix、 垂直袓歌制御信号 Y C T、 及び水平走査制御信号 X C Tを発生する。
他方の透明基体である前側の透明基体 7 2 1 の内面には、 複数の画素電極 7 2 4 に対向する一枚膜状の透明な対向電極 7 2 7 が設け られている。 前側の透明基体 7 2 1 の内面には. 複数の画素電極 7 2 4 と対向電極 7 2 7 とが互いに対向する 複数の画素部に対応させてカ ラーフ ィ ルタ を設ける と と もに . 前記画素部の間の領域に対応させて遮光膜を設けても よい。
1 対の透明基体 7 2 1 , 7 2 2 の外側には、 図示しない偏 光板が設け られている。 また、 透過型の液晶表示装置 7 0 0 では、 後側の透明基体 7 2 2 の後側に図示 しない面光源が設 け られている。 なお、 液晶表示装置 7 0 0 は、 反射型或いは 半透過反射型であって も よい。
以上説明 した実施の形態においては、 半導体素子と して T F T について説明 したが、 半導体薄膜を基礎 とする他の半導 体素子、 例えば、 ダイ オー ドについて も本発明は適用可能で ある。 また、 エネルギー線と してエキシマ レーザ光を使用 し たが、 照射によ り 、 半導体の結晶度を改良する こ と ができ る よ う な放射線であれば、 エキシマ レーザ光に限定される こ と はない。 ま た、 複数本のエネルギー線を形成する ために、 実 施の形態では、 透孔を有するマス ク も し く は ミ ラ ーア レイ を 使用 したが、 これら に限定される こ と しはな く 、 他の技術に よ り 得た複数のエネルギー線を使用 して も 良い。
半導体素子を使用する表示装置と して液晶表示装置につい て説明 したが、 これに限定される こ と はな く 、 例えば、 有機 E L表示装置に も適用でき る。
産業上の利用可能性
本発明に係わる薄膜半導体装置に製造方法によれば、 各ュ ニ ッ ト領域に結晶度の異なる少な く と も 2 種類の半導体薄膜 を基礎とする半導体素子を互いに隣接させて容易に形成する こ と ができ る。 この結果、 各ユニ ッ ト領域において、 異なる 性能が要求される少な く と も 2 種類の半導体素子が形成され 各々 の性能に応 じた使用が可能になる。 また、 各ュニ ッ トで 異なる特性を有する半導体素子が近接 して設け られているの で、 これら の間の配線を短く する こ と ができ 、 動作速度を早 く する こ と ができ る し、 信号ロ ス を抑える こ と も でき る。

Claims

請 求 の 範 囲
1 . 基層上に非単結晶半導体薄膜を形成する工程と 、 こ の非単結晶半導体薄膜にエネルギー線を照射 して非単結 晶半導体薄膜を構成 している非単結晶半導体の結晶度を向上 させるァニール工程と を具備 し、
前記ァニール工程は、 複数本のエネルギー線に よ り 、 非単 結晶半導体薄膜を同時に照射 して、 エネルギー線が照射され る少な く と も 1 つの照射領域と 、 エネルギー線が照射されな い少な く と も 1 つの非照射領域と を各々 が有する多数のュニ ッ ト領域を形成する 、 薄膜半導体装置基板の製造方法。
2 . 前記非単結晶半導体薄膜は、 非晶質半導体薄膜である 請求項 1 の薄膜半導体装置基板の製造方法。
3 . 前記非単結晶半導体薄膜は、 多結晶半導体薄膜である 請求項 1 の薄膜半導体装置基板の製造方法。
4 . 前記複数のエネルギー線の照射は、 非単結晶半導体薄 膜に、 規則的配置で行 う 請求項 1 , 2 も し く は 3 の薄膜半導 体装置基板の製造方法。
5 . 前記ァニール工程は、 1 本のエネルギー線を、 プレー ト と こ の プ レー ト に形成された複数の透孔 と を有するマ ス ク に入射させて、 これ ら透孔を通っ たエネルギー線を前記非単 結晶半導体薄膜に照射させる請求項 1 ない し 4 のいずれか 1 の薄膜半導体装置基板の製造方法。
6 . 前記複数の透孔は、 プレー ト に規則的に配設されてい る請求項 5 の薄膜半導体装置基板の製造方法。
7 . 前記ァニール工程は、 1 本のエネルギー線を、 第 1 の 反射角度を夫々 が有する第 1 グループの第 1 の ミ ラー と 、 第 1 の反射角度と は異なる反射角度を夫々 が有する第 2 のダル 一プの第 2 の ミ ラー と が平面上に配置された ミ ラーア レイ に 入射 させて、 第 1 の ミ ラーによ り 反射されたエネルギー線を 前記非単結晶半導体薄膜に照射させ、 第 2 の ミ ラーによ り 反 射さ れたエネルギー線を前記非単結晶半導体薄膜の外に入射 させる請求項 1 ない し 4 のいずれか 1 の薄膜半導体装置基板 の製造方法。
8 . 前記第 1 の ミ ラー と 第 2 の ミ ラー と は、 前記平面上の 第 1 の方向 と 、 これと は異なる第 2 の方向 と に夫々交互に並 ベられて配設されている、 請求項 7 の薄膜半導体装置基板の 製造方法。
9 . 前記第 1 並びに第 2 の ミ ラ ーは、 四角形状の反射面を 有する請求項 7 も し く は 8 の薄膜半導体装置基板の製造方法 c
1 0 . 前記第 1 並びに第 2 の ミ ラーは、 三角形状の反射面 を有する請求項 7 も し く は 8 の薄膜半導体装置基板の製造方 法。
1 1 . 前記第 1 の ミ ラー と 第 2 の ミ ラー と は、 同 じ形状で , 同 じディ メ ンシ ョ ンを有する前記第 1 並びに第 2 の ミ ラーは , 四角形状の反射面を有する請求項 7 ない し 1 0 のいずれか 1 の薄膜半導体装置基板の製造方法。
1 2 . 前記第 1 の ミ ラーの少な く と も 1 つは反射角度を変 更する よ う に調節可能である請求項 7 ない し 1 1 のいずれか 1 の薄膜半導体装置基板の製造方法。
1 3 . 基層上に非晶質シ リ コ ン薄膜を形成する工程と 、 この非晶質シ リ コ ン薄膜にエキシマ レーザ光を照射 して非 晶質シリ コ ンを多結晶も し く は単結晶シ リ コ ンにするァニー ル工程と を具備 し、
前記ァニール工程は、 1 本のエキシマ レーザ光を互いにの 離間 した多数のエキシマ レーザ光部分に分けて、 これらェキ シマ レーザ光部分を非晶質シ リ コ ン薄膜に照射 して、 エキシ マ レーザ光部分が照射される少な く と も 1 つの照射領域と 、 エネルギー線が照射 されない少な く と も 1 つの非照射領域と を各々 が有 し、 互いに隣接された多数のュニ ッ ト領域を形成 する、 薄膜半導体装置基板の製造方法。
1 4 . 基層 と 、 こ の基層上に形成された半導体薄膜と を有 し、 この半導体薄膜は、 少な く と も 1 つの第 1 の領域 と 、 少 な く と も 1 つの第 2 の領域と を各々 が有 し、 互いに隣接され た多数のユニ ッ ト領域を形成 し、 第 1 の領域 と第 2 の領域と は結晶度が異な る、 薄膜半導体装置基板。
1 5 . 前記第 1 の領域は、 結晶質半導体で形成されてお り - 前記第 2 の領域は非晶質半導体で形成されている請求項 1 4 の薄膜半導体装置基板。
1 6 . 前記ユニ ッ ト領域の第 1 の領域と 第 2 の領域と は同 じ配置であ る請求項 1 4 も し く は 1 5 の薄膜半導体装置基板：
1 7 . 基層 と 、 この基層上に形成された多数の第 1 の ト ラ ンジス タ、 並びに第 2 ト ラ ンジス タ と を具備 し、 第 1 の ト ラ ンジス タ と 第 2 の ト ラ ンジス タ と は、 結晶度が異なる 半導体 薄膜を有 し、 第 1 の ト ラ ンジス タ の少な く と も 1 つの ト ラ ン ジスタ と 第 2 ト ラ ンジス タ の少な く と も 1 つの ト ラ ンジス タ と は、 多数のュニ ッ ト領域の各々 に形成されている薄膜半導 体装置。
1 8 . 前記ユニ ッ ト領域の第 1 の ト ラ ンジス タ と第 2 の ト ラ ンジス タ と は同 じ配置である請求項 1 7 の薄膜半導体装置 c
1 9 . 前記第 1 の ト ラ ンジス タ の半導体薄膜は結晶質半導 体に よ り 形成さ れ、 前記第 2 の ト ラ ンジス タ の半導体薄膜は 非晶質半導体に よ り 形成されている請求項 1 7 も しく は 1 8 の薄膜半導体装置。
2 0 . 透明基層 と 、 この上にマ ト リ ッ ク ス状に配設 された， 第 1 の半導体薄膜を有する多数の第 1 の半導体素子と 、 各々 が各第 1 の半導体素子の近く に配置され、 第 2 の半導体薄膜 を有する第 2 の半導体素子 と を有 し、 第 1 の半導体薄膜と第 2 の半導体薄膜と は、 結晶度が異な り 、 第 1 の半導体素子の 少な く と も 1 つの半導体素子と 第 2 半導体素子の少な く と も 1 つの半導体素子と は、 多数のュニ ッ ト領域の各々 に形成さ れている薄膜半導体装置。
2 1 . 各々 が各第 1 の半導体素子の近く で、 ユニ ッ ト領域 内に配置 され、 第 3 の半導体薄膜を有する第 3 の半導体素子 を有 し、 この第 3 の半導体薄膜は、 前記第 1 並びに第 2 の半 導体薄膜と異なる結晶度を有する請求項 2 0 の薄膜半導体装 置。
2 2 . 互いに離間 して対面された面を有する第 1 並びに第 2 の基層 と 、 これら対面された面間に配置された液晶 と 、 こ れら対面 された面に夫々配設された複数の第 1 並びに第 2 の 電極 と 、 一方の基層の前記対面された面上に形成された画素 電極並びに半導体薄膜と を有し、 これら半導体薄膜は、 互い に隣接された多数のユニ ッ ト領域内に設け られ、 互いに電気 的に接続された少な く と も 1 つの第 1 の半導体素子の第 1 の チャネル領域と 、 少な く と も 1 つの第 2 の半導体素子の第 2 のチャネル領域 と を形成 し、 第 1 のチャネル領域と第 2 のチ ャネル領域と は結晶度が異なる、 液晶表示装置。
2 3 . 前記第 1 の半導体素子は、 少な く と も第 1 のチヤネ ル領域が非晶質半導体部で形成された画素用の薄膜 ト ラ ンジ ス ターを有 し、 前記第 2 の半導体素子は、 第 2 のチャネル領 域が多結晶半導体部も し く は単結晶半導体部で形成された駆 動回路用の薄膜 ト ラ ンジス ターを有する請求項 2 2 の液晶表 示装置。
2 4 . 前記第 1 の電極と 第 2 の電極 と は、 互いに直交 して マ ト リ ッ ク ス状に配設された多数の画素領域を規定し、 各画 素領域に前記第 1 の半導体素子 と 第 2 の半導体素子と が配設 されている請求項 2 2 も し く は 2 3 の液晶表示装置。
2 5 . 第 1 の基層の一面上に非単結晶半導体薄膜を形成す る工程と 、
複数本のエネルギー線に よ り 、 前記非単結晶半導体薄膜を 同時に照射 して、 エネルギー線が照射された照射領域の半導 体の結晶度を向上させる工程と 、
前記結晶度が向上された照射領域の半導体と 、 エネルギー 線が照射されない非照射領域の半導体を基礎に して互いに分 離した多数の第 1 の半導体素子 と 第 2 の半導体素子と を形成 する工程と 、 前記第 1 の基層の前記一面側に第 1 の電極を形成する 工程 と、
第 2 の電極が一面に形成 された第 2 の基層を準備する工程 と 、
前記第 1 の基層 と 第 2 の基層 と をこれらの間に液層を介在 させ、 かつ第 1 の電極と第 2 の電極と が対向する よ う に して 組合わせる 工程と を具備する液晶表示装置の製造方法。
PCT/JP2003/004717 2002-04-15 2003-04-14 Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production WO2003088331A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003585165A JP4616557B2 (ja) 2002-04-15 2003-04-14 薄膜半導体装置基板の製造方法及びそれを用いた液晶表示装置の製造方法
KR10-2004-7000572A KR20040097113A (ko) 2002-04-15 2003-04-14 결정도가 다른 반도체 박막을 구비한 반도체 장치 및 그의기판과 이를 제조하는 제조방법, 및 액정표시장치와 이를제조하는 제조방법
US10/755,303 US7087505B2 (en) 2002-04-15 2004-01-13 Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same
US11/403,938 US7352002B2 (en) 2002-04-15 2006-04-14 Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002112215 2002-04-15
JP2002-112215 2002-04-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/755,303 Continuation US7087505B2 (en) 2002-04-15 2004-01-13 Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same

Publications (1)

Publication Number Publication Date
WO2003088331A1 true WO2003088331A1 (fr) 2003-10-23

Family

ID=29243309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/004717 WO2003088331A1 (fr) 2002-04-15 2003-04-14 Dispositif semi-conducteur comprenant des films minces semi-conducteurs de differentes cristallinites, substrat d'un tel dispositif, son procede de production, unite d'affichage a cristaux liquides et son procede de production

Country Status (6)

Country Link
US (2) US7087505B2 (ja)
JP (1) JP4616557B2 (ja)
KR (1) KR20040097113A (ja)
CN (2) CN1306559C (ja)
TW (1) TWI276179B (ja)
WO (1) WO2003088331A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7464364B2 (en) 2004-06-10 2008-12-09 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TWI301295B (en) * 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
US7002727B2 (en) * 2003-03-31 2006-02-21 Reflectivity, Inc. Optical materials in packaging micromirror devices
WO2005041286A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
US7055756B2 (en) * 2004-10-25 2006-06-06 Lexmark International, Inc. Deposition fabrication using inkjet technology
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
KR20080109409A (ko) * 2007-06-13 2008-12-17 삼성전자주식회사 투사형 디스플레이장치 및 그에 적용된 디스플레이방법
KR20120107772A (ko) * 2011-03-22 2012-10-04 삼성디스플레이 주식회사 감광성 패턴의 형성 방법, 이를 이용한 표시 기판의 제조 방법 및 표시 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346374A (ja) * 1989-07-14 1991-02-27 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH06104432A (ja) * 1992-09-18 1994-04-15 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
EP0650197A2 (en) * 1993-10-20 1995-04-26 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor integrated circuit and method of fabricating the same
JPH09191114A (ja) * 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US5712652A (en) * 1995-02-16 1998-01-27 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2002132184A (ja) * 2000-10-20 2002-05-09 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531700A (en) * 1984-06-11 1985-07-30 International Business Machines Corporation Electric motor mounting arrangement
JP2507464B2 (ja) * 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
US5452239A (en) * 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
US5875196A (en) * 1997-01-03 1999-02-23 Nec Usa, Inc. Deriving signal constraints to accelerate sequential test generation
US6295626B1 (en) * 1997-10-20 2001-09-25 Nortel Networks Limited Symbol based algorithm for hardware implementation of cyclic redundancy check
CN2323466Y (zh) * 1998-05-15 1999-06-09 中国科学院物理研究所 简易激光光束扫描器
US6163876A (en) * 1998-11-06 2000-12-19 Nec Usa, Inc. Method for verification of RTL generated from scheduled behavior in a high-level synthesis flow
JP4731655B2 (ja) * 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
US7019883B2 (en) * 2001-04-03 2006-03-28 Cidra Corporation Dynamic optical filter having a spatial light modulator
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346374A (ja) * 1989-07-14 1991-02-27 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH06104432A (ja) * 1992-09-18 1994-04-15 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
EP0650197A2 (en) * 1993-10-20 1995-04-26 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor integrated circuit and method of fabricating the same
US5712652A (en) * 1995-02-16 1998-01-27 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH09191114A (ja) * 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2002132184A (ja) * 2000-10-20 2002-05-09 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7464364B2 (en) 2004-06-10 2008-12-09 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device
US8255842B2 (en) 2004-06-10 2012-08-28 Sharp Kabushiki Kaisha Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device

Also Published As

Publication number Publication date
TW200308026A (en) 2003-12-16
US7352002B2 (en) 2008-04-01
TWI276179B (en) 2007-03-11
US20040142544A1 (en) 2004-07-22
CN1306559C (zh) 2007-03-21
CN1963998A (zh) 2007-05-16
US20060197093A1 (en) 2006-09-07
JP4616557B2 (ja) 2011-01-19
CN1533591A (zh) 2004-09-29
US7087505B2 (en) 2006-08-08
JPWO2003088331A1 (ja) 2005-08-25
KR20040097113A (ko) 2004-11-17

Similar Documents

Publication Publication Date Title
US7352002B2 (en) Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7192852B2 (en) Method for fabricating image display device
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
KR100769775B1 (ko) 반도체 장치 및 그 제조 방법
JP4443646B2 (ja) 多結晶半導体膜の製造方法
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
JPH05175235A (ja) 多結晶半導体薄膜の製造方法
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
GB2421634A (en) Polycrystalline silicon align key
US7001829B1 (en) Semiconductor device and method of manufacturing the same
WO2001078045A1 (en) Production method for flat panel display
JP2000058478A (ja) エキシマレーザアニール装置および半導体膜の製造方法
JP3404766B2 (ja) 半導体装置の製造方法
JPH0540278A (ja) 駆動回路一体型アクテイブマトリクスアレイの製造方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JPH02226729A (ja) 薄膜トランジスタの作製方法
JP3921384B2 (ja) 半導体装置の製造方法
JPH09237767A (ja) 半導体装置の製造方法
JP2004087620A (ja) 半導体装置及びその製造方法
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JPH1098192A (ja) 半導体装置の製造方法及び半導体装置
JP2005116558A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
JPH1117190A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

WWE Wipo information: entry into national phase

Ref document number: 2003585165

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20038006596

Country of ref document: CN

Ref document number: 10755303

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020047000572

Country of ref document: KR