WO2004070406A1 - 検出装置、検出方法、及びプログラム - Google Patents

検出装置、検出方法、及びプログラム Download PDF

Info

Publication number
WO2004070406A1
WO2004070406A1 PCT/JP2004/001106 JP2004001106W WO2004070406A1 WO 2004070406 A1 WO2004070406 A1 WO 2004070406A1 JP 2004001106 W JP2004001106 W JP 2004001106W WO 2004070406 A1 WO2004070406 A1 WO 2004070406A1
Authority
WO
WIPO (PCT)
Prior art keywords
change point
signal
timing
unit
output signal
Prior art date
Application number
PCT/JP2004/001106
Other languages
English (en)
French (fr)
Inventor
Masaru Doi
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE112004000274T priority Critical patent/DE112004000274T5/de
Publication of WO2004070406A1 publication Critical patent/WO2004070406A1/ja
Priority to US11/191,421 priority patent/US7640127B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Definitions

  • the present invention relates to a detection device that detects a change point of a signal level of a signal under measurement.
  • This application is also related to the following Japanese patent application. For those designated countries that are permitted to be incorporated by reference to the literature, the contents described in the following application shall be incorporated into this application by reference, and shall be part of the description of this application.
  • test of an electronic device such as a semiconductor circuit
  • an output signal output by the electronic device is measured, and a force of the electronic device outputting an output signal as expected is measured.
  • the test device that tests the electronic device measures how and when the value of the output signal changes.
  • the test equipment performs a measurement called an edge strobe to measure the change point of the output signal value.
  • the edge strobe is a measurement in which strobes whose phases are sequentially shifted are generated, and the signal level of an output signal at the timing of the generated strobe is sequentially detected (for example, see Patent Document 1).
  • the signal level of the output signal at a plurality of timings having different phases is detected, the change point of the value of the output signal is detected, and the timing at which the signal level changes and how the signal level changes are detected. Measuring.
  • the detection of the signal level in the edge strobe described above is performed by a level comparator which receives the output signal and uses the strobe as an operation clock.
  • the level comparator compares the signal level of the output signal at the timing indicated by the strobe with a predetermined threshold, and detects whether the signal level is H level or L level.
  • Japanese Patent Application Laid-Open Publication No. 2000-35056 (Page 7, FIG. 15-16)
  • the conventional test apparatus uses the method described above to generate the rising edge and the falling edge of the output signal. Edge timing is detected.
  • an error may occur between the two measurement results. For example, even when a rising edge and a falling edge whose values change at the same timing are measured, the measurement results of the two may not be the same.
  • the above-mentioned error may be caused by the hysteresis characteristic of the level comparator used for detecting the signal level of the output signal.
  • the threshold value used by the level comparator to compare the output signal to detect the H level is different from the threshold value used to compare the output signal to detect the L level, the rising edge of the rising edge that changes from the L level to the H level is different.
  • a measurement error occurs between the two.
  • Another possible cause is a difference in propagation delay time between a rising edge and a falling edge when an output signal passes through a logic circuit, a buffer, or the like in the test apparatus.
  • the measurement error described above occurs due to various causes. To test devices that operate at higher speeds, it is desirable to reduce such measurement errors. However, even if the circuit characteristics in the test equipment are adjusted in order to reduce such measurement errors, it is difficult to sufficiently reduce the measurement errors, and such a correction circuit must be created. It is difficult to do. Also, it is not desirable to consider design costs.
  • an object of the present invention is to provide a detection device, a detection method, and a program that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention. Disclosure of the invention
  • a detection device for detecting a change point at which a signal level of an output signal output from an electronic device changes, comprising: receiving an output signal; A change point detecting section to detect, a timing comparing section to detect a signal level of the output signal before or after the changing point in the output signal, and a change inspection based on a signal level of the output signal detected by the timing comparing section. And a correction unit that corrects the timing of the change point detected by the output unit.
  • the timing comparing section may detect the signal level of the output signal at a timing separated from the change point by a predetermined time.
  • the image processing apparatus further includes an edge type determination unit that determines whether the change point indicates a rising edge or a falling edge based on the signal level detected by the timing comparison unit. Based on the determination result, the timing of the change point detected by the change point detection unit may be corrected.
  • the image processing apparatus further includes a correction value storage unit that stores a plurality of correction values corresponding to each of the rising edge and the falling edge, and the correction unit uses the correction value according to the determination result in the edge type determination unit to determine a change point.
  • the timing may be corrected.
  • the apparatus further includes a correction value storage unit that stores a predetermined correction value, and the correction unit stores the correction value storage unit when the determination result in the edge type determination unit is a predetermined result. The timing of the change point may be corrected using the corrected value.
  • a timing comparing unit that has a plurality of cascaded variable delay circuits that sequentially delays and outputs a strobe signal, and further includes a multi-strobe generating unit that generates a plurality of strobes indicating a plurality of timings having different phases; Has a plurality of comparators provided corresponding to the variable delay circuits, for detecting the signal level of the output signal at the timing of the strobe signal output from the corresponding variable delay circuit, and the plurality of strobes indicated by the plurality of strobes.
  • the output unit detects a change point when two signal levels at adjacent timings are different from each other at a plurality of signal levels at a plurality of timings, and the edge type determination unit detects the plurality of signal levels detected by the timing comparison unit. Among them, the signal level at the timing before or after the change point may be received, and whether the change point indicates a rising edge or a falling edge may be determined based on the received signal level.
  • the change point detection unit receives two signal levels at adjacent timings, and outputs H logic when two corresponding signal levels are different, and outputs the H logic to the output results of the plurality of exclusive OR circuits. And an encoder for generating an encode signal indicating the timing of the change point based on the change.
  • the correction unit receives the encode signal and outputs a correction signal obtained by adding a correction value to the encode signal.
  • the correction unit receives the encode signal and the correction signal, and, based on the determination result in the edge type determination unit, encodes the encoded signal.
  • a selector may be provided for outputting one of the correction signals as the timing of the change point.
  • the edge type determination unit further determines whether or not the change point detection unit has detected a change point based on the encode signal, and the selection unit determines whether or not the change point detection unit has detected the change point. Further, either the encode signal or the correction signal may be selected and output.
  • the correction unit stores the timing of the change point detected by the change point detection unit and the type of edge determined by the edge type determination unit in association with each other, based on the fail memory and the type of edge stored by the fail memory. Correction means for correcting the timing of the corresponding change point.
  • a detection method for detecting a change point at which a signal level of an output signal output by an electronic device changes the change point receiving step including receiving an output signal and detecting the change point. And a timing comparing step of detecting a signal level of the output signal before or after the change point in the output signal, and detecting the signal level of the output signal in the change point detecting step based on the signal level of the output signal detected in the timing comparing step. Correcting the timing of the change point.
  • a program for causing a detection device to detect a change point at which a signal level of an output signal output from an electronic device changes, the program receiving an output signal of the detection device, and detecting the change point.
  • a change point detecting section that detects a signal level of the output signal before or after the change point in the output signal; and a change point detecting section that detects a change point based on the signal level of the output signal detected by the timing comparing section.
  • a program is provided which functions as a correction unit for correcting the timing of a change point detected by the unit.
  • FIG. 1 is a diagram illustrating an example of a configuration of a detection device 100 according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of a data configuration in the fail memory 50.
  • FIG. 3 is a diagram illustrating an example of a waveform of an output signal output by the electronic device.
  • FIG. 4 is a diagram showing an example of the operation of the detection device 100 described in FIG.
  • FIG. 5 is a diagram illustrating an example of a configuration of a computer 200 that controls the detection device 100.
  • FIG. 1 shows an example of a configuration of a detection device 100 according to an embodiment of the present invention.
  • the detection device 100 is a device that outputs an output signal from an electronic device that is a device under test (DUT). This is a device that detects a change point where the signal level changes and corrects the timing of the detected change point.
  • DUT device under test
  • the detection device 100 includes a plurality of multi-strobe circuits (10a, 10b), a plurality of buffer units (30a, 30b), a plurality of change point detection units (34a, 34b), and a plurality of stored calibration values. (36a, 36b), a plurality of correction units (52a, 52b), a plurality of edge type determination units (54a, 54b), a selection circuit 48, and a fail memory 50.
  • the multi-stroke circuit 10a receives the output signal output from the electronic device via the external level comparator 60a.
  • the level comparator 60a compares the output signal with a given threshold value ViH, and converts the output signal into a binary signal having an H level and an L level.
  • the multi-strobe circuit 10a has a multi-strobe generating unit 14, a timing comparing unit 12, and a plurality of cascaded delay circuits (16-1 to 16-n).
  • the multi-strobe generating section 14 has a plurality of cascaded variable delay circuits (20-1 to 20-n) and generates a plurality of strobes indicating a plurality of timings having different phases.
  • Each of the variable delay circuits (20-l to 20-n) receives a strobe signal (STRBH) from an external or preceding variable delay circuit, delays the output sequentially, and outputs a plurality of strobe signals having different phases. To generate a multi-strobe.
  • STRBH strobe signal
  • the timing comparing section 12 has a plurality of comparators (18_0 to 18-n), and detects signal levels of output signals at a plurality of timings using the multi-strobe generated by the multi-strobe generating section 14.
  • the comparators (18-1 to 18-n) are provided corresponding to the variable delay circuits (20-1 to 20-n), and output by the corresponding variable delay circuits (20-1 to 20-n). The signal level of the output signal at the timing of the strobe signal is detected. Further, the comparator 18-0 detects the signal level of the output signal at the timing indicated by the strobe signal provided to the multi-strobe generating unit 14.
  • a plurality of delay circuits (16-1 to 16-n) are provided corresponding to the comparators (18- :! to 18-n).
  • Multiple delay circuits (16-l to 16-n) receive the output signal SH. The signals are sequentially delayed and supplied to the comparators (18-l to 18-n).
  • Each of the comparators (18-1 to 18-n) detects the signal level of the received output signal according to the strobe signal generated by the corresponding variable delay circuit (16-1 to 16-n). Put out.
  • the delay amount in each of the delay circuits (16-l to 16-n) is preferably set to a delay amount substantially equal to the offset delay amount in the variable delay circuit (20-l to 20-n).
  • the buffer section 30a has a plurality of first-in first-out circuits (32-0 to 32-n) provided corresponding to the plurality of comparators (18-0 to 18-n).
  • a first-in first-out circuit 32-n is provided corresponding to the comparator 18-0
  • a first-in first-out circuit 32-0 is provided corresponding to the comparator 18-n.
  • the plurality of first-in first-out circuits (32-0 to 32-n) receive the signal levels of the output signals detected by the corresponding comparators (18-0 to 18-n), and refer to the received signal levels respectively. Output sequentially in synchronization with the clock (REF CLK).
  • the change point detecting section 34a detects a change point of the output signal based on the signal level of the output signal received from the buffer section 30a.
  • the transition point means that the signal level of the output signal changes from a signal level below a predetermined threshold to a signal level above a predetermined threshold, or from a signal level above a predetermined threshold to a signal level below a predetermined threshold.
  • Point The change point detection unit 34a detects a change when two signal levels at adjacent timings are different at a plurality of signal levels at a plurality of timings detected by the comparators (18-0 to: 18-n). Find points.
  • the change point detection unit 34a receives two signal levels at adjacent timings, and outputs H logic when two corresponding signal levels are different, and outputs a plurality of exclusive OR circuits (56-0 to An encoder 3 that generates an encode signal indicating the timing of a transition point based on the output result of 56- (nD) and a plurality of exclusive OR circuits (56-0 to 56_ (n-1)) 8a.
  • the encoder 38a converts an n-bit signal output from a plurality of exclusive OR circuits (5 6-0 to 5 6- (n-D)) into a binary signal.
  • the n-bit signal output by the exclusive-OR circuit indicates the timing of the transition point depending on the position of the bit indicating the H logic.
  • the n-bit signal is converted into a signal representing the timing of the change point by a numerical value.
  • the edge type determination unit 54a determines whether the change point indicates a rising edge or a falling edge based on the signal level detected by the timing comparison unit 12.
  • the edge detector 54 a receives the signal level received by the first-in first-out circuit 32-n as an edge determination bit, and determines an edge type at a change point based on the edge determination bit.
  • the FIFO circuit 32-n receives the signal level detected by the comparator 18-0, that is, the signal level before the transition point. If the edge determination bit is H level ⁇ , the edge type determination unit 54a determines that the transition point is a falling edge, and if the edge determination bit is L level, the transition point is a rising edge. Judge that there is.
  • the edge type determination unit 54a may use the signal level detected by the other comparator 18 as the edge determination bit.
  • the signal level detected by the comparator 18-0 that is, the signal level after the change point may be used as an edge determination bit. Even in this case, it can be similarly determined whether the changing point is a rising edge or a falling edge.
  • the correction unit 52a calculates the timing of the change point detected by the change point detection unit 34a based on the result of determining whether the change point is the rising edge or the falling edge in the edge type determination unit 54a. Is corrected. That is, the correction unit 52 a corrects the timing of the change point detected by the change point detection unit 34 a based on the signal level before or after the change point detected by the timing comparison unit 12.
  • the correction value storage unit 36a stores a correction value for the correction unit 52a to correct the timing of the change point.
  • the correction value storage 36 a stores a predetermined correction value. Alternatively, a plurality of correction values corresponding to each of the rising edge and the falling edge may be stored.
  • the correction value storage unit 36 a stores the correction value of ⁇
  • the correction unit 52 a is provided with a correction value storage unit when the determination result in the edge type determination unit 54 a is a predetermined result.
  • the timing of the change point is corrected using the correction value stored in 36a.
  • the correction value storage unit 36a stores a plurality of correction values
  • the correction unit 52a corrects the timing of the change point using the correction value according to the judgment result in the edge type judgment unit 54a. You. In this example, a case where the correction value storage unit 36a stores one correction value will be described.
  • the correction unit 52 a receives the encode signal, and outputs a correction signal obtained by adding the correction value stored in the correction value storage unit 36 a to the encode signal, and an add unit 40 a.
  • a selection unit 44a that receives the signal and the correction signal, and outputs either the encode signal or the correction signal as the timing of the change point according to the determination result in the edge type determination unit 54a.
  • the edge type determination unit 54a detects a falling edge
  • the selection unit 44a outputs a correction signal to which the correction value is added in the addition unit 40a, and determines the edge type.
  • the section 54a detects a rising edge, it outputs an encode signal. This makes it possible to compensate for a relative error between the timing of the rising edge and the timing of the falling edge.
  • the edge type determination unit 54a further determines whether or not the change point detection unit 34a has detected a change point based on the encoded signal. 4a may select and output either the encode signal or the correction signal based on whether or not a change point has been detected.
  • the edge type determination unit 54a includes a detection unit 42a and an AND circuit 46a.
  • the encoder 38a If the change point is not detected by the change point detection section 34a, the encoder 38a outputs a signal indicating zero.
  • the detection unit 42a receives the encoded signal, determines whether or not the force of the encoded signal indicates zero, and determines whether or not the change point detection unit 34a has detected a change point.
  • the AND circuit 46a causes the selector 44a to select a correction signal when the encode signal is not zero and the change point is a falling edge, and the encoder signal is zero. When a certain force or a change point is a rising edge, the selection unit 44a is caused to select an encode signal.
  • the correction value storage unit 36a stores the correction value corresponding to the rising edge. In this case, the timing of the change point can be corrected by the same operation.
  • the timing comparison section 12 detects the signal level of the output signal at a timing separated by a predetermined time from the change point
  • the correction section 52 a detects the signal level at a timing separated by a predetermined time from the change point.
  • the timing of the change point may be corrected based on the signal level of the output signal. For example, when an analog output signal is given, the slope of the change point is calculated based on the difference between the timing of the change point and the timing of the detected signal level, and the detected signal level. Based on this, the timing of the change point may be corrected. In this case, even when the waveform of the output signal changes according to the frequency of the output signal, the timing of the change point can be corrected further based on the slope of the waveform.
  • the multi-stroop circuit 10b, the buffer section 30b, the change point detection section 34b, the correction value storage section 36b, the edge type determination section 54b, and the correction section 52b are The same or similar functions and functions as the rope circuit 10a, buffer section 30a, change point detection section 34a, correction value storage section 36a, edge type determination section 54a, and correction section 52a It has a configuration.
  • the multi-stroop circuit 10b receives the output signal SL via an external level comparator 60b.
  • the level comparator 60b receives the output signal of the electronic device, compares the output signal with a given threshold value V i L, converts the output signal into a binary signal of H level and L level, and outputs the binary signal. I do.
  • the level comparator 60 b receives a signal having a value substantially equal to the threshold V i H as the threshold V i L, and substantially inverts the output signal output from the level comparator 60 a. Output the output signal.
  • the threshold value Vi L and the threshold value Vi H may not be equal.
  • the selection circuit 48 determines the timing of the change point output from the correction section 52a and the edge type determination. Select either the judgment result output by the section 54a or the change point timing output by the correction section 52b or the judgment result output by the edge type judgment section 54b, and store them in the fail memory 50. I do.
  • the timing for detecting the change point when the change point is a rising edge and the change for detecting the change point when the change point is a falling edge It is possible to easily compensate for a relative error with the point detection timing.
  • FIG. 2 shows an example of a data configuration in the fail memory 50.
  • the fail memory 50 is used to determine the timing (change code) of the change point output by the correction unit 52a, whether the change point is a rising edge or a falling edge, and whether the change point is the output signal SH or Which of the output signals SL (EXP) is stored in association with it.
  • the fail memory 50 may store an encode signal output from the encoder 38 instead of the change point code.
  • the detection device 100 corrects the timing of the change point indicated by the encode signal stored in the fail memory 50 based on whether the change point is a deviation of a rising edge or a falling edge. I do.
  • the detection device 100 may further include an arithmetic device as a correction unit for performing the correction.
  • FIG. 3 shows an example of a waveform of an output signal output by the electronic device.
  • the output signal passes through circuits such as a logic circuit and a buffer before being input to the multi-strobe circuit 10.
  • the output signal is delayed, but the delay time differs between the rising edge and the falling edge of the output signal.
  • the rising edge is delayed by time T, and the falling edge is delayed by ⁇ + ⁇ .
  • the detection device 100 described with reference to FIG. 1 can accurately measure the output signal output from the electronic device by correcting such a timing shift due to the edge type.
  • the detection timing is This can happen.
  • the detection device 100 described with reference to FIG. 1 can also detect such a shift in timing.
  • FIG. 4 shows an example of the operation of the detection device 100 described in FIG.
  • the detection apparatus 100 first receives an output signal from the electronic device (S300).
  • the multi-strobe circuit 10 generates a multi-strobe and detects the signal level of the output signal at a plurality of timings of the multi-strobe (S302).
  • the change point detection unit detects a change point based on the signal level (S304).
  • the signal level at the timing before or after the change point is detected, and the edge type of the change point is determined (S306).
  • the edge type of the change point is determined by using the signal level detected by the comparator 18-n provided at the last stage. judge.
  • FIG. 5 shows an example of the configuration of a computer 200 that controls the detection device 100.
  • the computer 200 controls the detection device 100 according to a program for causing the detection device 100 to detect a change point at which the signal level of the output signal output by the electronic device changes. That is, the computer 200 stores the program that causes the detection device 100 to function as described with reference to FIGS.
  • the computer 200 includes a CPU 700, a ROM 702, a RAM 704, a communication interface 706, a hard disk drive 710, an FD disk drive 712, and a CD-ROM drive 716.
  • the CPU 700 operates based on a program stored in the ROM 702, the RAM 704, the hard disk 710, the FD disk 714, and / or the CD-ROM 718.
  • the communication interface 706 communicates with the detection device 100 and causes the detection device 100 to function as the detection device 100 described with reference to FIGS.
  • a hard disk drive 710 as an example of a storage device stores setting information and a program for operating the CPU 700.
  • the ROM 702, the RAM 704, and / or the hard disk drive 7 10 described the detection device 100 in connection with FIGS.
  • a program for functioning as the detection device 100 is stored.
  • the flexible disk drive 712 reads the program from the flexible disk 714 and provides the program to the CPU 700.
  • the CD-ROM drive 7 16 reads the program from the CD-ROM 7 18 and provides it to the CPU 7 00.
  • the program may be read directly from the recording medium into the RAM and executed, or may be read into the RAM after being installed in the hard disk drive and executed. Further, the program may be stored on a single recording medium or on a plurality of recording media. Also, the program stored in the recording medium may provide each function in cooperation with the operating system. For example, the program may request the operating system to perform a part or all of the function, and provide the function based on a response from the operating system.
  • Recording media for storing programs include flexible disks, CD-ROMs, optical recording media such as DVD and PD, magneto-optical recording media such as MD, tape media, magnetic recording media, IC cards and miniatures.
  • a semiconductor memory such as one card can be used.
  • a storage device such as a hard disk or a RAM provided in a server system connected to a dedicated communication network or the Internet may be used as a recording medium.
  • the computer 200 may have the functions of the fail memory 50 and the correction means described in FIG. 1 and FIG.
  • the computer 200 may store the encoded signal output from the encoder 380, and may correct the stored encoded signal according to the type of edge at the change point. In this case, the computer 200 corrects the encode signal by a correction value given in advance.
  • the timing of the change point of the output signal of the electronic device can be accurately measured.

Abstract

　電子デバイスの出力信号を受け取り、変化点を検出する変化点検出部と、出力信号における、変化点より前又は後における出力信号の信号レベルを検出するタイミング比較部と、タイミング比較部が検出した出力信号の信号レベルに基づいて、変化点検出部が検出した変化点のタイミングを補正する補正部とを備えることを特徴とする検出装置を提供する。

Description

明 細 書 検出装置、 検出方法、 及ぴプログラム 技 分野
本発明は、被測定信号の信号レベルの変化点を検出する検出装置に関する。 ま た本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認め られる指定国については、下記の出願に記載された内容を参照により本出願に組 み込み、 本出願の記載の一部とする。
特願 2 0 0 3— 0 2 6 8 6 6 出願日 2 0 0 3年 2月 4日 背景技術
従来、 半導体回路等の電子デバイスの試験として、 電子デバイスが出力する出力 信号を測定し、 電子デバイスが期待値通りの出力信号を出力する力、否かを測定する 試験がある。 このとき、 電子デパイスを試験する試験装置は、 出力信号の値がどの タイミングでどのように変化したかを測定する。
試験装置は、 出力信号の値の変化点を測定するために、 ェッジストローブと呼ば れる測定を行っている。 エッジストローブは、 位相を順次ずらしたストローブを生 成し、 生成したストロープのタイミングにおける出力信号の信号レベルを順次検出 する測定である （例えば、 特許文献 1参照)。 これにより、位相の異なる複数のタイ ミングにおける出力信号の信号レベルを検出し、 出力信号の値の変化点を検出し、 信号レベルが変化するタイミング、 及ぴ信号レベルがどのように変化したかを測定 している。
上述したエッジストロープにおける信号レベルの検出は、 出力信号を受け取り、 ストロープを動作クロックとするレベル比較器によって行われる。レベル比較器は、 ストローブが示すタイミングにおける出力信号の信号レベルと所定の閾値とを比較 し、 信号レベルが Hレベル又は Lレベルのいずれであるかを検出する。 P2004/001106
2 特許文献 1
特開 2 0 0 1— 3 5 6 1 5 3号公報 （第 7頁、 第 1 5— 1 6図） 従来の試験装置は、 上述したような方法で、 出力信号の立ち上がりエッジ及び立 ち下がりエッジのタイミングを検出している。 しかし、 出力信号の立ち上がりエツ ジ及び立ち下がりエツジを上述した従来の方法で測定した場合、 両者の測定結果に 誤差が生じる場合がある。 例えば、 同一のタイミングで値が変化する立ち上がりェ ッジと立ち下がりェッジとを測定した場合であつても、 両者の測定結果が同一とな らない場合がある。
上述した誤差が生じる原因として、 出力信号の信号レベルの検出に用いられるレ ベル比較器のヒステリシス特性が考えられる。 つまり、 レベル比較器が Hレベルを 検出するために出力信号と比較する閾値と、 Lレベルを検出するために出力信号と 比較する閾値とは異なるため、 Lレベルから Hレベルに変化する立ち上がりエッジ のタイミングと、 Hレベルから Lレベルに変化する立ち下がりエッジのタイミング とを測定した場合に、 両者の間に測定誤差が生じてしまう。
また、 他の原因として、 出力信号が試験装置内の論理回路、 バッファ等を通過す る場合における、 立ち上がりエッジと立ち下がりエッジとの伝搬遅延時間の差異等 も考えられる。
このように、 様々な原因により、 上述した測定誤差が生じる。 より高速動作を行 うデバイスを試験するためには、 このような測定誤差を低減することが望ましい。 しかし、 このような測定誤差を低減するために、 試験装置内の回路特性を調整した 場合であっても、 当該測定誤差を十分に低減することは困難であり、 またそのよう な補正回路を作成することは困難である。 また、 設計コスト等を考慮しても好まし くない。
そこで本発明は、 上記の課題を解決することのできる検出装置、 検出方法、及 びプログラムを提供することを目的とする。 この目的は、請求の範囲における独 立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる 有利な具体例を規定する。 発明の開示
上記課題を解決するために、本発明の第 1の形態においては、電子デバイスが 出力する出力信号の信号レベルが変化する変化点を検出する検出装置であって、 出力信号を受け取り、変化点を検出する変化点検出部と、 出力信号における、変 化点より前又は後における出力信号の信号レベルを検出するタイミング比較部 と、 タイミング比較部が検出した出力信号の信号レベルに基づいて、変化点検出 部が検出した変化点のタイミングを補正する補正部とを備えることを特徴とす る検出装置を提供する。
タイミング比較部は、変化点から予め定められた時間離れたタイミングにおけ る出力信号の信号レベルを検出してよい。 また、 タイミング比較部が検出した信 号レベルに基づいて、変化点が立ち上がりエッジ又は立ち下がりエッジのいずれ を示すかを判定するエッジ種判定部を更に備え、補正部は、エッジ種判定部にお ける判定結果に基づいて、変化点検出部が検出した変化点のタイミングを補正し てよい。
立ち上がりエツジ及ぴ立ち下がりエツジのそれぞれに対応する複数の補正値 を格納する補正値格納部を更に備え、補正部は、エッジ種判定部における判定結 果に応じた補正値を用いて変化点のタイミングを補正してよい。 また、予め定め られた補正値を格納する捕正値格納部を更に備え、捕正部は、エッジ種判定部に おける判定結果が予め定められた結果である場合に、補正値格納部が格納した補 正値を用いて変化点のタイミングを補正してもよい。
ストロープ信号を順次遅延させて出力する、カスケ一ド接続された複数の可変 遅延回路を有し、位相の異なる複数のタイミングを示す複数のストローブを生成 するマルチストローブ生成部を更に備え、 タイミング比較部は、可変遅延回路に 対応して設けられ、対応する可変遅延回路が出力するストローブ信号のタイミン グにおける出力信号の信号レベルを検出する複数の比較器を有し、複数のストロ ーブが示す複数のタイミングにおける出力信号の信号レベルを検出し、変化点検 PC漏賺 01106
4
出部は、複数のタイミングにおける複数の信号レベルにおいて、隣接するタイミ ングにおける 2つの信号レベルが異なる場合に、変化点を検出し、エッジ種判定 部は、タイミング比較部が検出した複数の信号レベルのうち、変化点より前又は 後ろのタイミングにおける信号レベルを受け取り、受け取った信号レベルに基づ いて変化点が立ち上がりエツジ又は立ち下がりエツジのいずれを示すかを判定 してよい。
変化点検出部は、 隣接するタイミングにおける 2つの信号レベルを受け取り、 対応する 2つの信号レベルが異なる場合に H論理を出力する複数の排他論理和 回路と、複数の排他論理和回路の出力結果に基づいて、変化点のタイミングを示 すェンコ一ド信号を生成するエンコーダとを有してよい。
補正部は、エンコード信号を受け取り、エンコード信号に補正値を加算した補 正信号を出力する加算部と、エンコード信号及び補正信号を受け取り、エッジ種 判定部における判定結果に応じて、 ェンコ一ド信号又は補正信号のいずれかを、 変化点のタイミングとして出力する選択部とを有してよい。
エッジ種判定部は、ェンコ一ド信号に基づいて、変化点検出部が変化点を検出 したか否かを更に判定し、選択部は、変化点検出部が変化点を検出したか否かに 更に基づいて、ェンコ一ド信号又は補正信号のいずれかを選択して出力してよい。 補正部は、変化点検出部が検出した変化点のタイミングと、エッジ種判定部が 判定したエッジの種類とを対応付けて格納するフェイルメモリと、フェイルメモ リが格納したエッジの種類に基づいて、対応する変化点のタイミングを補正する 補正手段とを有してよい。
本発明の第 2の形態においては、電子デバイスが出力する出力信号の信号レべ ルが変化する変化点を検出する検出方法であって、 出力信号を受け取り、変化点 を検出する変化点検出段階と、 出力信号における、変化点より前又は後における 出力信号の信号レベルを検出するタイミング比較段階と、タイミング比較段階に おいて検出した出力信号の信号レベルに基づいて、変化点検出段階において検出 した変化点のタイミングを補正する補正段階とを備えることを特徴とする検出 P2004/001106
5
方法を提供する。
本発明の第 3の形態においては、検出装置に、電子デバイスが出力する出力信 号の信号レベルが変化する変化点を検出させるプログラムであって、検出装置力 出力信号を受け取り、 変化点を検出する変化点検出部と、 出力信号における、変 化点より前又は後における出力信号の信号レベルを検出するタイミング比較部 と、 タイミング比較部が検出した出力信号の信号レベルに基づいて、変化点検出 部が検出した変化点のタイミングを捕正する補正部として機能させることを特 徴とするプログラムを提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又、 発明となりうる。 図面の簡単な説明
図 1は、本発明の実施形態に係る検出装置 1 0 0の構成の一例を示す図であ る。
図 2は、 フェイルメモリ 5 0におけるデータ構成の一例を示す図である。 図 3は、 電子デバイスが出力する出力信号の波形の一例を示す図である。 図 4は、図 1において説明した検出装置 1 0 0の動作の一例を示す図である。 図 5は、検出装置 1 0 0を制御するコンピュータ 2 0 0の構成の一例を示す 図である。 発明を実施するための最良の形態
以下、 発明の実施の形態を通じて本発明を説明するが、 以下の実施形態は請求の 範囲にかかる発明を限定するものではなく、 又実施形態の中で説明されている特徴 の組み合わせの全てが発明の解決手段に必須であるとは限らない。 図 1は、 本発明の実施形態に係る検出装置 1 0 0の構成の一例を示す。 検出装置 1 0 0は、 被測定デバイス （D U T) である電子デバイスが出力する出力信号の信 号レベルが変化する変化点を検出し、 検出した変化点のタイミングを補正する装置 である。 検出装置 100は、複数のマルチストローブ回路 （10 a、 10 b)、複数 のバッファ部 （30 a、 30 b)、 複数の変化点検出部 （34 a、 34 b), 複数の 捕正値格納部 （36 a、 36 b)、 複数の補正部 （52 a、 52 b)、 複数のエッジ 種判定部 (54 a, 54 b)、 選択回路 48、 及ぴフェイルメモリ 50を備える。 マルチストロープ回路 10 aは、 外部のレベル比較器 60 aを介して、 電子デバ イスが出力した出力信号を受け取る。 レベル比較器 60 aは、 出力信号と与えられ た閾値 V i Hとを比較し、 出力信号を Hレベル及ぴ Lレベルの 2値の信号に変換す る。
マルチストローブ回路 10 aは、 マルチストローブ生成部 14、 タイミング比較 部 12、 及ぴカスケード接続された複数の遅延回路 （16— 1〜16— n) を有す る。マルチストローブ生成部 14は、カスケ一ド接続された複数の可変遅延回路（2 0— 1〜20— n) を有し、 位相の異なる複数のタイミングを示す複数のストロー プを生成する。 それぞれの可変遅延回路 （20— l〜20— n) は、 外部又は前段 の可変遅延回路からストローブ信号 （STRBH) を受け取り、 順次遅延させて出 力することにより、 位相の異なる複数のストローブ信号を有するマルチストローブ を生成する。
タイミング比較部 12は、 複数の比較器 （18_0〜18— n) を有し、 マルチ ストローブ生成部 14が生成したマルチストローブを用いて、 複数のタイミングに おける出力信号の信号レベルを検出する。 比較器 （18— 1〜18— n) は、 可変 遅延回路 （20— l〜20〜n) に対応して設けられ、 対応する可変遅延回路 （2 0—1〜20— n) が出力するストローブ信号のタイミングにおける出力信号の信 号レベルを検出する。 また、 比較器 18— 0は、 マルチストローブ生成部 14に与 えられるストロープ信号が示すタイミングにおける出力信号の信号レベルを検出す る。
複数の遅延回路 （16— 1〜16— n) は、 比較器 （18—：！〜 18— n) に対 応して設けられる。 複数の遅延回路 （16— l〜16— n) は、 出力信号 SHを受 け取り、 順次遅延させて対 する比較器 （18— l〜18—n) に供給する。 それ ぞれの比較器 （18— 1〜18— n) は、 受け取った出力信号の信号レベルを、 対 応する可変遅延回路 （16— 1〜16— n) が生成するストローブ信号に応じて検 出する。 それぞれの遅延回路 （16— l〜16—n) における遅延量は、 可変遅延 回路 （20— l〜20— n) におけるオフセット遅延量と略等しい遅延量に設定す ることが好ましい。 これにより、 可変遅延回路 （20— 1〜20— n) におけるォ フセット遅延量により生じる、 生成するべきストローブ信号のタイミングと、 実際 に生成されるストローブ信号のタイミングとの誤差を補償し、 信号レベルを検出す ることができる。 - ノ ッファ部 30 aは、 複数の比較器 （18— 0〜18— n) に対応して設けられ た複数の先入先出回路 （32— 0〜32— n) を有する。 本例においては、 先入先 出回路 32— nが比較器 18-0に対応して設けられ、 先入先出回路 32— 0が比 較器 18— nに対応して設けられる。 複数の先入先出回路 （32— 0〜32— n) は、 対応する比較器 （18— 0〜18—n) が検出した出力信号の信号レベルを受 け取り、 受け取った信号レベルをそれぞれ基準クロック （REF CLK) と同期 させて順に出力する。
変化点検出部 34 aは、 バッファ部 30 aから受け取った出力信号の信号レベル に基づいて、 出力信号の変化点を検出する。 ここで、 変化点とは、 出力信号の信号 レベルが、 所定の閾値以下の信号レベルから所定の閾値以上の信号レベル、 又は所 定の閾値以上の信号レベルから所定の閾値以下の信号レベルに変化する点を指す。 変化点検出部 34 aは、 比較器 （18— 0〜： 18— n) が検出した、 複数のタイ ミングにおける複数の信号レベルにおいて、 隣接するタイミングにおける 2つの信 号レベルが異なる場合に、 変化点を検出する。 本例において、 変化点検出部 34 a は、 隣接するタイミングにおける 2つの信号レベルを受け取り、 対応する 2つの信 号レベルが異なる場合に H論理を出力する複数の排他論理和回路 （56— 0〜56 ― (n-D) と、 複数の排他論理和回路 （56— 0〜56_ (n- 1)) の出力結 果に基づいて、 変化点のタイミングを示すェンコ一ド信号を生成するエンコーダ 3 8 aとを有する。 例えば、 エンコーダ 3 8 aは、 複数の排他論理和回路 （5 6— 0 〜5 6— ( n - D ) から出力される nビットの信号を、 2進数の信号に変換する。 つまり、複数の排他論理和回路 （5 6— 0〜5 6— ( n - D ) が出力する nビット の信号は、 H論理を示すビットの位置によって変化点のタイミングを示すが、 ェン コーダ 3 8 aは、 当該 nビットの信号を、 変化点のタイミングを数値で表す信号に 変換する。
ェッジ種判定部 5 4 aは、 タイミング比較部 1 2が検出した信号レベルに基づい て、変化点が立ち上がりエツジ又は立ち下がりエツジのいずれを示すかを判定する。 本例において、 エッジ検出部 5 4 aは、 先入先出回路 3 2— nが受け取った信号レ ベルを、 ェッジ判定ビットとして受け取り、 当該ェッジ判定ビットに基づいて変化 点のエッジ種を判定する。 先入先出回路 3 2— nは、 比較器 1 8— 0が検出した信 号レベル、 すなわち変化点より前の信号レベルを受け取る。 エッジ種判定部 5 4 a は、 ェッジ判定ビットが Hレベ^^であれば、 変化点が立ち下がりエツジであると判 定し、 エツジ判定ビットが Lレベルであれば、 変化点が立ち上がりエツジであると 判定する。
また、 ェッジ種判定部 5 4 aは、 他の比較器 1 8が検出した信号レベルをェッジ 判定ビットとして用いてもよい。 例えば、 比較器 1 8— 0が検出した信号レベル、 即ち変化点より後の信号レベルをエッジ判定ビットとして用いてもよレ、。 この場合 であっても同様に変化点が立ち上がりエツジ又は立ち下がりエツジのいずれである かを判定することができる。
補正部 5 2 aは、 エツジ種判定部 5 4 aにおける変化点が立ち上がりエツジ又は 立ち下がりエッジのいずれであるかの判定結果に基づいて、 変化点検出部 3 4 aが 検出した変化点のタイミングを補正する。 つまり、 補正部 5 2 aは、 タイミング比 較部 1 2が検出した、 変化点より前又は後の信号レベルに基づいて、 変化点検出部 3 4 aが検出した変化点のタイミングを補正する。
補正値格納部 3 6 aは、 補正部 5 2 aが変化点のタイミングを補正するための補 正値を格納する。 補正値格納部 3 6 aは、 予め定められた一の補正値を格納してよ く、 また立ち上がりエッジ及ぴ立ち下がりエッジのそれぞれに対応する複数の補正 値を格納してもよい。 捕正値格納部 3 6 aがーの補正値を格納する場合、 補正部 5 2 aは、 エッジ種判定部 5 4 aにおける判定結果が予め定められた結果である場合 に、補正値格納部 3 6 aが格納した補正値を用いて変化点のタイミングを補正する。 捕正値格納部 3 6 aが複数の補正値を格納する場合、 補正部 5 2 aは、 エツジ種判 定部 5 4 aにおける判定結果に応じた補正値を用いて変化点のタイミングを補正す る。 本例においては、 補正値格納部 3 6 aが一の補正値を格納する場合について説 明する。
補正部 5 2 aは、 ェンコ一ド信号を受け取り、 ェンコ一ド信号に捕正値格納部 3 6 aが格納した補正値を加算した補正信号を出力する加算部 4 0 aと、 ェンコ一ド 信号及び補正信号を受け取り、 エツジ種判定部 5 4 aにおける判定結果に応じて、 ェンコ一ド信号又は補正信号のいずれかを、 変化点のタイミングとして出力する選 択部 4 4 aとを有する。 本例において、 選択部 4 4 aは、 エッジ種判定部 5 4 aが 立ち下がりエッジを検出した場合に、 加算部 4 0 aにおいて補正値が加算された補 正信号を出力し、 ェッジ種判定部 5 4 aが立ち上がりエツジを検出した場合に、 ェ ンコード信号を出力する。 これにより、 立ち上がりエッジのタイミングと立ち下が りエッジのタイミングとの相対的な誤差を補償することができる。
また、 エッジ種判定部 5 4 aは、 エンコード信号に基づいて、 変化点検出部 3 4 aが変化点を検出したか否かを更に判定し、 選択部 4 4 aは、 変化点検出部 3 4 a が変化点を検出したか否かに更に基づいて、 エンコード信号又は補正信号のいずれ かを選択して出力してもよい。 この場合、 エッジ種判定部 5 4 aは、 検出部 4 2 a 及び論理積回路 4 6 aを有する。
変化点検出部 3 4 aにおいて変化点を検出しない場合、 エンコーダ 3 8 aは零を 示す信号を出力する。 検出部 4 2 aは、 エンコード信号を受け取り、 エンコード信 号が零を示す力、否かを判定し、 変化点検出部 3 4 aが変化点を検出したか否かを判 定する。 論理積回路 4 6 aは、 エンコード信号が零でなく、 且つ変化点が立ち下が りエツジである場合に選択部 4 4 aに補正信号を選択させ、 ェンコ一ド信号が零で ある力、 又は変化点が立ち上がりエッジである場合に選択部 4 4 aにェンコ一ド信 号を選択させる。
本例においては、 補正値格納部 3 6 aに立ち下がりエツジに対応した補正値が格 納されている場合について説明したが、 補正値格納部 3 6 aが立ち上がりエッジに 対応した補正値を格納した場合についても、 同様の動作により変化点のタイミング を補正することができる。
また、 タイミング比較部 1 2は、変化点から予め定められた時間離れたタイミ ングにおける出力信号の信号レベルを検出し、補正部 5 2 aは、変化点から予め 定められた時間離れたタイミングにおける出力信号の信号レベルに基づいて、変 化点のタイミングを補正してもよい。例えば、アナログの出力信号が与えられた 場合に、変化点のタイミングと検出した信号レベルのタイミングとのタイミング 差と、検出した信号レベルとに基づいて変化点の傾きを算出し、算出した傾きに 基づいて、変化点のタイミングを補正してもよい。 この場合、 出力信号の周波数 に応じて、 出力信号の波形が変化する場合であっても、波形の傾きに更に基づい て、 変化点のタイミングを補正することができる。
また、マルチストロープ回路 1 0 b、バッファ部 3 0 b、変化点検出部 3 4 b、 補正値格納部 3 6 b、エツジ種判定部 5 4 b、及ぴ補正部 5 2 bは、 マルチスト ロープ回路 1 0 a、 バッファ部 3 0 a、 変化点検出部 3 4 a、捕正値格納部 3 6 a、エツジ種判定部 5 4 a、及び補正部 5 2 aと同一又は同様の機能及び構成を 有する。マルチストロープ回路 1 0 bは、外部のレベル比較器 6 0 bを介して出 力信号 S Lを受け取る。 レベル比較器 6 0 bは、電子デバイスの出力信号を受け 取り、 出力信号と与えられた閾値 V i Lとを比較し、 出力信号を Hレベル及び L レベルの 2値の信号に変換して出力する。本例において、レベル比較器 6 0 bは、 閾値 V i Lとして、 閾値 V i Hと略等しい値の信号が与えられ、 レベル比較器 6 0 aが出力する出力信号に対して、 略反転した出力信号を出力する。 また、 他の 場合においては、 閾値 V i Lと閾値 V i Hとは等しくなくともよい。
選択回路 4 8は、補正部 5 2 aが出力する変化点のタイミングとエッジ種判定 部 5 4 aが出力する判定結果、又は補正部 5 2 bが出力する変化点のタイミング とエッジ種判定部 5 4 bが出力する判定結果のいずれかを選択し、フェイルメモ リ 5 0に格納する。
以上説明したように、本例における検出装置 1 0 0によれば、変化点が立ち上 がりエッジである場合の変化点を検出するタイミングと、変化点が立ち下がりェ ッジである場合の変化点を検出するタイミングとの相対的な誤差を容易に補償 することができる。
図 2は、 フェイルメモリ 5 0におけるデータ構成の一例を示す。 フェイルメモ リ 5 0は、 補正部 5 2 aが出力した変化点のタイミング （変化点コード） 、 変化 点が立ち上がりエツジ又は立ち下がりエツジのいずれであるか、及ぴ当該変化点 が出力信号 S H又は出力信号 S Lのいずれであるか（E X P ) を対応付けて格納 する。 また、 他の例においては、 フェイルメモリ 5 0は、 変化点コードに代えて エンコーダ 3 8が出力するェンコ一ド信号を格納してもよい。 この場合、検出装 置 1 0 0は、フェイルメモリ 5 0が格納したエンコード信号が示す変化点のタイ ミングを、当該変化点が立ち上がりエツジ又は立ち下がりエッジの 、ずれである かに基づいて捕正する。 例えば、 検出装置 1 0 0は、 当該捕正を行う補正手段と して演算装置を更に備えてよい。
図 3は、 電子デバイスが出力する出力信号の波形の一例を示す。 電子デバイスが 出力信号を出力した場合、 当該出力信号はマルチストローブ回路 1 0に入力される までに、 論理回路、 バッファ等の回路を通過する。 このとき、 出力信号は遅延され るが、 出力信号の立ち上がりエッジと立ち下がりエッジとでは遅延時間が異なる。 例えば、 立ち上がりエッジが時間 T遅延され、 立ち下がりエッジが時間 Τ + α遅延 される。 このため、 このまま出力信号を測定すると、 電子デバイスがどのような波 形を出力したかを精度よく測定することができない。 図 1において説明した検出装 置 1 0 0は、 このようなエッジ種によるタイミングのずれを補正することにより、 電子デバイスが出力した出力信号を精度よく測定することができる。
また、 比較器のヒステリシス特性により、 エッジ種によって検出タイミングにず れが生じる場合もある。 図 1において説明した検出装置 100はこのようなタイミ ングのずれをも捕正することができる。
図 4は、 図 1において説明した検出装置 100の動作の一例を示す。 検出装置 1 00は、 まず電子デバイスから出力信号を受け取る （S 300)。 次に、 マルチスト ローブ回路 10においてマルチストローブを生成し、 マルチストロープの複数のタ イミングにおける出力信号の信号レベルを検出する （S 302)。 次に、変化点検出 部 34において、 当該信号レベルに基づいて変ィヒ点を検出する （S 304)。 次に、 変化点より前又は後のタイミングにおける信号レベルを検出し、 変化点のエッジ種 を判定する （S 306)。 本例において、 S 306では、 複数の比較器 (18-0- 18— n) のうち、 最後段に設けられた比較器 18— nが検出した信号レベルを用 いて、 変化点のエッジ種を判定する。 次に、 補正部 52において、 検出した信号レ ベル即ち変化点のエッジ種に基づいて変化点のタイミングを補正する （S 308)。 図 5は、 検出装置 1 00を制御するコンピュータ 200の構成の一例を示す。 コンピュータ 200は、検出装置 1 00に、電子デパイスが出力する出力信号の 信号レベルが変化する変化点を検出させるためのプログラムに応じて、検出装置 100を制御する。 つまり、 コンピュータ 200は、 検出装置 100図 1から図 4において説明したように機能させるプログラムを格納する。コンピュータ 20 0は、 CPU700と、 ROM 702と、 RAM 704と、 通信ィンターフェ一 ス 706と、ハードディスクドライプ 71 0と、 FDディスクドライブ 7 1 2と、 CD-ROMドライブ 7 1 6とを備える。 C PU 700は、 ROM 702、 RA M704、 ハードディスク 71 0、 FDディスク 7 14、 及ぴ 又は CD— RO M71 8に格納されたプログラムに基づいて動作する。
通信インターフェース 706は、検出装置 1 00と通信し、検出装置 100を 図 1から図 4において説明した検出装置 1 00として機能させる。格納装置の一 例としてのハードディスクドライブ 71 0は、設定情報及ぴ CPU 700を動作 させるプログラムを格納する。 ROM702、 RAM704、及び/又はハード ディスクドライブ 7 1 0は、検出装置 1 00を図 1から図 4に関連して説明した 検出装置 1 0 0として機能させるためのプログラムを格納する。
フレキシブルディスクドライブ 7 1 2はフレキシブルディスク 7 1 4からプログ ラムを読み取り C P U 7 0 0に提供する。 C D— R OMドライブ 7 1 6は C D— R OM 7 1 8からプログラムを読み取り C P U 7 0 0に提供する。
また、プログラムは記録媒体から直接 R AMに読み出されて実行されても、一 且ハードディスクドライブにィンストールされた後に R AMに読み出されて実 行されても良い。 更に、上記プログラムは単一の記録媒体に格納されても複数の 記録媒体に格納されても良い。 また記録媒体に格納されるプログラムは、ォペレ 一ティングシステムとの共同によってそれぞれの機能を提供してもよレ、。例えば 、プログラムは、機能の一部または全部を行うことをオペレーティングシステム に依頼し、オペレーティングシステムからの応答に基づいて機能を提供するもの であってもよレヽ。
プログラムを格納する記録媒体としては、 フレキシブルディスク、 C D— R OM の他にも、 D VD、 P D等の光学記録媒体、 MD等の光磁気記録媒体、テープ媒体、 磁気記録媒体、 I Cカードやミニチュア一カードなどの半導体メモリー等を用いる ことができる。 又、 専用通信ネットワークやインターネットに接続されたサーバシ ステムに設けたハードディスクまたは RAM等の格納装置を記録媒体として使用し てもよい。
また、 コンピュータ 2 0 0は、 図 1及ぴ図 2において説明したフェイルメモリ 5 0及ぴ補正手段の機能を有していてもよい。 例えば、 コンピュータ 2 0 0は、 ェン コーダ 3 8が出力したエンコード信号を格納し、 変化点のエッジ種に応じて格納し たエンコード信号を補正してよい。 この場合、 コンピュータ 2 0 0は、 予め与えら れた補正値によってェンコ一ド信号を補正する。
以上、 本発明を実施の形態を用いて説明したが、 本発明の技術的範囲は上記実施 の形態に記載の範囲には限定されない。 上記実施の形態に、 多様な変更又は改良を 加えることが可能であることが当業者に明らかである。 その様な変更又は改良を加 えた形態も本発明の技術的範囲に含まれ得ることが、 請求の範囲の記載から明らか である 産業上の利用可能性
上記説明から明らかなように、本発明によれば電子デバィスの出力信号の変化 点のタイミングを精度よく測定することができる。

Claims

請 求 の 範 囲
1 . 電子デパイスが出力する出力信号の信号レベルが変化する変化点を検出す る検出装置であって、
前記出力信号を受け取り、 前記変化点を検出する変化点検出部と、
前記出力信号における、前記変化点より前又は後における前記出力信号の信号 レベルを検出するタイミング比較部、
前記タイミング比較部が検出した前記出力信号の信号レベルに基づいて、前記 変化点検出部が検出した前記変化点のタイミングを補正する補正部と
を備えることを特徴とする検出装置。
2 . 前記タイミング比較部は、前記変化点から予め定められた時間離れたタイ ミングにおける前記出力信号の信号レベルを検出することを特徴とする請求項 1に記載の検出装置。
3 . 前記タイミング比較部が検出した前記信号レベルに基づいて、前記変化点 が立ち上がりエッジ又は立ち下がりエッジのいずれを示すかを判定するエッジ 種判定部を更に備え、
前記捕正部は、 前記エッジ種判定部における判定結果に基づいて、 前記変化点検 出部が検出した前記変化点のタイミングを補正することを特徴とする請求項 1に記 載の検出装置。
4 . 前記立ち上がりエツジ及ぴ前記立ち下がりエツジのそれぞれに対応する複数 の補正値を格納する補正値格納部を更に備え、
前記補正部は、 前記ェッジ種判定部における判定結果に応じた前記補正値を用レヽ て前記変化点のタイミングを補正することを特徴とする請求項 3に記載の検出装置。
5 . 予め定められた補正値を格納する補正値格納部を更に備え、
前記補正部は、 前記ェッジ種判定部における判定結果が予め定められた結果であ る場合に、 前記補正値格納部が格納した前記補正値を用いて前記変化点のタイミン グを補正することを特徴とする請求項 3に記載の検出装置。
6 . ストローブ信号を順次遅延させて出力する、 カスケード接続された複数の可 変遅延回路を有し、 位相の異なる複数のタイミングを示す複数のストローブを生成 するマルチストロープ生成部を更に備え、
前記タイミング比較部は、 前記可変遅延回路に対応して設けられ、 対応する前記 可変遅延回路が出力する前記ストロープ信号のタイミングにおける前記出力信号の 前記信号レベルを検出する複数の比較器を有し、 前記複数のストローブが示す前記 複数のタイミングにおける前記出力信号の信号レベルを検出し、
前記変化点検出部は、 前記複数のタイミングにおける前記複数の信号レベルにお いて、 隣接するタイミングにおける 2つの前記信号レベルが異なる場合に、 前記変 化点を検出し、
前記エッジ種判定部は、 前記タイミング比較部が検出した前記複数の信号レベル のうち、 前記変化点より前又は後ろのタイミングにおける前記信号レベルを受け取 り、 受け取った前記信号レベルに基づいて前記変化点が前記立ち上がりエッジ又は 立ち下がりエッジのいずれを示すかを判定することを特徴とする請求項 4又は 5に 記載の検出装置。
7 . 前記変化点検出部は、
前記隣接するタイミングにおける 2つの前記信号レベルを受け取り、 対応する 2 つの前記信号レベルが異なる場合に H論理を出力する複数の排他論理和回路と、 複数の前記排他論理和回路の出力結果に基づいて、 前記変化点のタイミングを示 すエンコード信号を生成するエンコーダと
を有することを特徴とする請求項 6に記載の検出装置。
8 . 前記補正部は、
前記ェンコ一ド信号を受け取り、 前記ェンコ一ド信号に前記補正値を加算した補 正信号を出力する加算部と、
前記ェンコ一ド信号及び前記補正信号を受け取り、 前記エッジ種判定部における 判定結果に応じて、 前記エンコード信号又は前記補正信号のいずれかを、 前記変化 点のタイミングとして出力する選択部と を有することを特徴とする請求項 7に記載の検出装置。
9 . 前記エッジ種判定部は、 前記エンコード信号に基づいて、 前記変化点検出部 が前記変化点を検出したか否かを更に判定し、
前記選択部は、前記変化点検出部が前記変化点を検出した力否かに更に基づいて、 前記ェンコード信号又は前記補正信号のいずれかを選択して出力することを特徴と する請求項 8に記載の検出装置。
1 0 . 前記捕正部は、
前記変化点検出部が検出した前記変化点のタイミングと、 前記エッジ種判定部が 判定したェッジの種類とを対応付けて格納するフェイルメモリと、
前記フェイルメモリが格納した前記エッジの種類に基づいて、 対応する前記変化 点のタイミングを補正する補正手段と '
を有することを特徴とする請求項 3に記載の検出装置。
1 1 . 電子デバイスが出力する出力信号の信号レベルが変化する変化点を検出す る検出方法であって、
前記出力信号を受け取り、 前記変化点を検出する変化点検出段階と、
前記出力信号における、前記変化点より前又は後における前記出力信号の信号 レベルを検出するタイミング比較段階と、
前記タイミング比較段階において検出した前記出力信号の信号レベルに基づいて、 前記変化点検出段階において検出した前記変化点のタイミングを補正する補正段階 と
を備えることを特徴とする検出方法。
1 2 . 検出装置に、 電子デバイスが出力する出力信号の信号レベルが変化する変 化点を検出させるプログラムであって、
前記検出装置を、
前記出力信号を受け取り、 前記変化点を検出する変化点検出部と、
前記出力信号における、前記変化点より前又は後における前記出力信号の信号 レベルを検出するタイミング比較部と、 前記タイミング比較部が検出した前記出力信号の信号レベルに基づいて、 前記変 化点検出部が検出した前記変化点のタイミングを補正する補正部と
して機能させることを特徴とするプログラム。
PCT/JP2004/001106 2003-02-04 2004-02-04 検出装置、検出方法、及びプログラム WO2004070406A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112004000274T DE112004000274T5 (de) 2003-02-04 2004-02-04 Erfassungsvorrichtung, Erfassungsverfahren und Programm
US11/191,421 US7640127B2 (en) 2003-02-04 2005-07-28 Detection apparatus, detection method, and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003026866A JP4444570B2 (ja) 2003-02-04 2003-02-04 検出装置、検出方法、及びプログラム
JP2003-026866 2003-02-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/191,421 Continuation US7640127B2 (en) 2003-02-04 2005-07-28 Detection apparatus, detection method, and program

Publications (1)

Publication Number Publication Date
WO2004070406A1 true WO2004070406A1 (ja) 2004-08-19

Family

ID=32844157

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001106 WO2004070406A1 (ja) 2003-02-04 2004-02-04 検出装置、検出方法、及びプログラム

Country Status (5)

Country Link
US (1) US7640127B2 (ja)
JP (1) JP4444570B2 (ja)
KR (1) KR101037479B1 (ja)
DE (1) DE112004000274T5 (ja)
WO (1) WO2004070406A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20060861A1 (it) * 2006-12-04 2008-06-05 St Microelectronics Srl Dispositivo sensore dotato di un circuito di rilevamento di eventi singoli o multipli per la generazione di corrispondenti segnali di interruzione
WO2009025020A1 (ja) 2007-08-20 2009-02-26 Advantest Corporation 試験装置、試験方法、および、製造方法
JP5119255B2 (ja) * 2007-08-20 2013-01-16 株式会社アドバンテスト 試験装置、試験方法、および、製造方法
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333675A (ja) * 1986-05-08 1988-02-13 ジエンラツド　インコ−ポレ−テツド 高速動作の比較回路
JPH02310481A (ja) * 1989-05-25 1990-12-26 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JPH09304482A (ja) * 1996-05-21 1997-11-28 Hitachi Ltd Ｉｃ試験装置
JPH10332782A (ja) * 1997-05-30 1998-12-18 Ando Electric Co Ltd Ｉｃテストシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05281307A (ja) 1992-04-01 1993-10-29 Hitachi Ltd 半導体回路
JPH11353352A (ja) 1998-06-11 1999-12-24 Fujitsu Ltd Ｌｓｉテストデータ検証方法
JP4495308B2 (ja) 2000-06-14 2010-07-07 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
JP2001337141A (ja) 2000-05-30 2001-12-07 Sharp Corp 半導体集積回路の外付けテスト回路及びそのテスト方法
JP4782271B2 (ja) * 2000-07-06 2011-09-28 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333675A (ja) * 1986-05-08 1988-02-13 ジエンラツド　インコ−ポレ−テツド 高速動作の比較回路
JPH02310481A (ja) * 1989-05-25 1990-12-26 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JPH09304482A (ja) * 1996-05-21 1997-11-28 Hitachi Ltd Ｉｃ試験装置
JPH10332782A (ja) * 1997-05-30 1998-12-18 Ando Electric Co Ltd Ｉｃテストシステム

Also Published As

Publication number Publication date
JP4444570B2 (ja) 2010-03-31
DE112004000274T5 (de) 2006-01-12
JP2004264046A (ja) 2004-09-24
KR20050095632A (ko) 2005-09-29
US7640127B2 (en) 2009-12-29
KR101037479B1 (ko) 2011-05-26
US20050259556A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
US7574633B2 (en) Test apparatus, adjustment method and recording medium
JP4977217B2 (ja) 半導体試験装置
US6108794A (en) Signal comparison system and method for improving data analysis by determining transitions of a data signal with respect to a clock signal
WO2004031785A1 (ja) ジッタ測定装置、及び試験装置
US7209853B2 (en) Measuring apparatus and program
JP5255282B2 (ja) 試験装置、試験方法、および、プログラム
JP2008191164A (ja) 被測定ｌｓｉの位相差検出器
US7100099B2 (en) Test apparatus
US20040122620A1 (en) Apparatus and method for testing semiconductor device
JP5472470B2 (ja) 半導体装置
US7640127B2 (en) Detection apparatus, detection method, and program
US7209849B1 (en) Test system, added apparatus, and test method
JP5279500B2 (ja) ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム
US7454674B2 (en) Digital jitter detector
US8330471B2 (en) Signal generation and detection apparatus and tester
US20080048750A1 (en) Delay circuit, test apparatus, storage medium semiconductor chip, initializing circuit and initializing method
WO2005015251A1 (en) Integrated circuit with bit error test capability
JP3934384B2 (ja) 半導体デバイス試験装置
JPH11195987A (ja) グリッチノイズの検査方法および装置ならびに記録媒体
WO2006036035A1 (en) Program, test apparatus and testing method
US20070198205A1 (en) Test apparatus
EP2166537A1 (en) Apparatus and method of generating reference level of viterbi decoder
US7583544B2 (en) Data reading circuit
JP2005037280A (ja) 電子回路システム、及び電子回路システムの検査方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057013899

Country of ref document: KR

Ref document number: 11191421

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057013899

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10492749

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP