WO2005029932A1 - Electronic component, and arrangement comprising an electronic component - Google Patents

Electronic component, and arrangement comprising an electronic component Download PDF

Info

Publication number
WO2005029932A1
WO2005029932A1 PCT/EP2004/051999 EP2004051999W WO2005029932A1 WO 2005029932 A1 WO2005029932 A1 WO 2005029932A1 EP 2004051999 W EP2004051999 W EP 2004051999W WO 2005029932 A1 WO2005029932 A1 WO 2005029932A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
layer
rcc
electronic component
pcb
Prior art date
Application number
PCT/EP2004/051999
Other languages
German (de)
French (fr)
Inventor
Klaus Burger
Helmut FÜNFGELDER
Josef Ressel
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2005029932A1 publication Critical patent/WO2005029932A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the invention relates to an electronic component and an arrangement with an electronic component, in which the contacting of an integrated electronic circuit in the electronic component is realized via contacting areas on the electronic component.
  • circuit board becomes a multifunctional electromechanical component.
  • the circuit board has mechanical functions in the device construction, on the other hand, the circuit board becomes a circuit carrier, also used on both sides, in order to achieve an increased range of functions with a reduced space requirement.
  • the bonding process is used to contact a chip or electronic component integrated in the circuit board out of the question since the bond wires when crimping the RCC
  • a further reduction in the area of the printed circuit board is possible by the so-called "chip-in-board” technology, in which active silicon in the form of an electronic component, for example a controller or a memory using silicon technology, is embedded in the printed circuit board. Due to the high integration density of such arrangements, contacting is a particular problem here.
  • the contacting area is changed, in particular enlarged, by applying a distribution area, or contacting is made possible at a position different from the location of the contacting area.
  • the distribution area is arranged at least partially projecting beyond the contact area.
  • Outstanding in this context is in particular a protrusion with respect to the thickness of the contacting layer, that is to say an increase in the layer thickness of the contacting layer or a Outstanding to understand the geometric surface.
  • the electronic component can be located within a printed circuit board arrangement made up of several printed circuit board layers, for example a first printed circuit board layer as a carrier layer, on which printed circuit board assembly layers are attached.
  • the distribution surface can furthermore serve to adapt the metal between the metal used in the electronic component, in particular the metal of the contacting surface, and the material used in the circuit board arrangement depending on the respective circuit board technology.
  • FIG. 1 shows an exemplary structure of a circuit board arrangement with a circuit board and an integrated electronic component according to an embodiment of the invention, which has a distribution surface for contacting;
  • FIG. 2 An example of an accumulation of the wafers or.
  • Silicon beam machining and Figure 3 An exemplary sequence of PCB processing.
  • FIG. 1 shows an exemplary structure of a printed circuit board arrangement LA which has a first printed circuit board layer or carrier layer PCB and an electronic component, for example a chip C, with a distribution surface V for contacting.
  • a chip C is applied to a surface of the carrier layer PCB.
  • the carrier layer PCB which the
  • Circuit board arrangement LA gives stability, consists for example of a glass fiber connection, for example the glass fiber connection FR4 (FR: Fiber Resist) or ceramic materials.
  • a typical thickness of the carrier layer PCB is approximately 470 ⁇ m.
  • the chip C When viewed from top to bottom, the chip C comprises a circuit section CK in which the electronic circuit is provided. A contacting area K for making electrical contact with the circuit section CK is provided on the surface of the circuit section. Furthermore, a passivation or insulation layer I, which is also attached to the surface of the circuit section and at least part of the
  • a distribution area V which overlaps with the contacting area K, serves in particular to enlarge the contacting area.
  • the chip C is attached to the carrier layer PCB by means of an adhesive layer A.
  • the circuit section CK of the chip C is ground flat for embedding components in accordance with chip-in-board technology. For this purpose, material is removed from the back of the circuit section CK.
  • the typical thickness of the circuit section CK is approximately 50 ⁇ m.
  • a contacting area K or a “front-end pad” is provided for contacting the electronic circuits in the circuit section CK.
  • a typical thickness of this contacting area is approximately 1 ⁇ m, the area itself is typically only 70 ⁇ 70 ⁇ m 2 .
  • a distribution area V In electrical contact with this contacting area K is a distribution area V, via which the contacting of the electronic ones located in the circuit section CK
  • This distribution surface V can be made of copper, for example, a typical thickness is about 4 ⁇ m.
  • the use of a distribution area V has the following advantages: a) The contacting area K cannot be chosen to be of any thickness when producing the chip C. The reason for this is the size of the structures on the silicon. This results, for example, in the case of contacting by laser vias or
  • Circuit section CK can be vaporized by the laser flash.
  • the distribution surface V on the other hand, can be selected in a thickness which is not affected by the laser drilling process with regard to its mechanical and thermal stability. b) Furthermore, due to the small contact area K, laser drilling on this contact area K itself is difficult. This difficulty is exacerbated when many contacting areas K are at a short distance from one another.
  • the contact area K is often in difficult-to-access positions, particularly in the case of highly integrated circuits.
  • the contact can take place at a desired position, since the geometry of the distribution area V can be largely freely selected, as a result of which, in particular, more space is available for the contacting process or the contacting process can take place at a more conveniently located position.
  • Another advantage of the distribution area V is that the material for this distribution area V can be largely freely selected, while the material for the
  • Contact area K is largely determined by the respective process in chip manufacture.
  • a material can be selected for the distribution surface V on which the contacts have good durability, e.g. of laser vias or plasma-etched vias. The contacts are discussed below.
  • the insulation layer I which mentioned the electrical contact between the Distribution area V and the circuit section CK to others
  • Insulation layer I can, for example, by organic
  • Parts of the contact surface K from. A certain overlap with the contacting area K can be provided, e.g. also prevent aging of the circuit section CK through contact with, for example, air.
  • the application of the distribution surface V to the contacting area K and the application of the insulation layer I preferably take place in a vacuum cycle, for example in order to prevent oxidation of the contacting area K, in particular if it consists of aluminum. This is because alumina is already at
  • Room atmosphere grows to thicknesses of about 1 ⁇ m and, as an electrical insulator, prevents good electrical conduction between the contacting area K and the distribution area V.
  • an oxide or other insulator formed on the contacting surface K is preferably removed before the distribution surface V is applied.
  • the removal can be done, for example, by ion beam etching or chemical etching.
  • a circuit board structure layer or further circuit board layer RCC is applied to the chip C, which is located on the carrier layer PCB. Electrical circuits can also be implemented in this further circuit board layer.
  • the further circuit board layer consists for example of a flexible foil, in particular a so-called "Resin Coated Copper" foil (RCC), a copper foil coated with resin. An electrical connection through this further circuit board layer RCC is made via
  • This plated-through hole DK can be formed, for example, by mechanically drilled, plasma-etched or laser-drilled “vias”.
  • a via is a hole which is at least lined with a conductive material, so that there is an electrical connection from one side of the further circuit board layer RCC to the other side.
  • Printed circuit board arrangements use laser bores because they can be carried out more quickly, process and device technology are less complex than mechanical drilling processes and, moreover, the bores can be made smaller, so that less space is required.
  • the shape tapering downwards typical of a laser bore can be seen in the figure.
  • Through-contacts DK which were produced by means of a laser bore, are differentiated from conventional, mechanically created vias, often also referred to as microvias.
  • the further PCB layer RCC is connected to the carrier layer PCB via lamination. Lamination is the bonding of different layers.
  • circuit board lengths RCC can also be provided, depending on the functionality of the entire circuit board arrangement LA.
  • the plated-through holes DK are arranged geometrically such that the respective metallic linings of the
  • Vias DK are in electrical contact with each other.
  • the linings AK and plated-through holes DK have, for example, bulges or tongues on an upper side of the further circuit board layer RCC, so that electrical contact between the respective linings is possible, for example, at point 1 after the connection of the individual circuit board layers.
  • One or more further printed circuit board layers RCC can be on one or both sides of the carrier layer PCB
  • Printed circuit board arrangement LA can be provided. This depends on the desired functionality of the circuit board arrangement LA.
  • Wafer processing or "Wafer Processing" can be seen.
  • SWP the circuit sections which are located on a wafer are produced as standard.
  • ARL as described in connection with FIG. 1, the distribution area V is added. This now enables a complete test of the chips to be carried out if the wafer has not yet been cut into individual chips or dices. This complete test is carried out in a third step FCHTWL.
  • FCHTWL the TLAS lamination of the wafer on the active
  • a fifth step GE the wafer is ground and etched from the rear in order to bring it to a thickness suitable for chip-in-board technology, which is typically about 50 ⁇ m.
  • a sixth step TLBS the lamination takes place on the back of the silicon.
  • the tape laminated in step TLBS is then pulled off on the active side of the silicon and the wafer is cut into individual chips or dices.
  • SPCBM the individual chips or dices are separated in order to apply them to a carrier surface PCB for a printed circuit board arrangement LA.
  • a processing of the circuit board arrangement LA is now shown in FIG.
  • SPCBCPGA the carrier layer PCB is processed as standard.
  • adhesive or an adhesive layer is applied to the location on which the chip or the "die” is to be applied.
  • DP the chip or the "die” is now applied at the desired location.
  • GH the adhesive is cured.
  • Printed circuit board layer RCC in particular an RCC film, as described in connection with FIG. 1. Since the outside is completely covered with copper after the RCC film has been applied, the further processing of the printed circuit board arrangement can only take place when the exact position of the embedded chip is, for example, the X-ray of the
  • laser bores are preferably used, so that they can be used to manufacture electrical
  • Contacts are suitable to be lined with an electrically conductive material at least on the inside.
  • the further printed circuit board layers RCC which can be applied to one or both sides of the carrier layer PCB, are structured, for example, by means of photolithographic or laser-controlled processes and drilled using a laser.
  • This circuit board layers RCC or carrier layer PCB are also coated with a metal in order to galvanically connect the outer layers to the inner layer.
  • the plating is carried out, for example, by means of galvanic deposition. Alternatively, various evaporation technologies are available.
  • a second additional layer RCC or FR4 is optionally applied, the same process steps are carried out as when applying the first layer.
  • PCB layers RCC as well as the material used for it depend strongly on the respective purpose.
  • a manufacturing test MT is carried out.
  • the function of the circuit board is checked, which is a wiring test for a passive circuit board. In the event that active Silicon is embedded, the connection and possibly
  • circuit board structure of the circuit board arrangement LA described in FIG. 1 As an alternative to the circuit board structure of the circuit board arrangement LA described in FIG. 1, further structures can be provided, the number of circuit board construction layers of which depends on the desired functionality of the circuit board arrangement.
  • a contacting area K is provided on the chip, which is given a suitable geometric extension into easily accessible regions by means of a distribution area V, for example by enlargement, thereby making it suitable for contacting.
  • a adhesive layer A1RCCRLDSP adding the first further printed circuit board layer, registration, laser drilling, structuring, coating with metal or "Adding of l st RCC layer, registration, laser drilling, structuring, plating
  • A2RCCRLDSP adding the second RCC-layer registration, laser drilling, structuring and coating with metal or "Adding of 2 nd RCC layer, registration, laser drilling, structuring and plating

Abstract

The invention relates to an electronic component (C) having the following characteristics: - a circuit section (CK) in which an electronic circuit is integrated and which is provided with a surface (OF) whereupon the following components are disposed: - an electrically conducting contacting area (K) for establishing an electrical connection to the integrated electronic circuit; - an also electrically conducting distribution area (V) which is applied so as to at least partly extend beyond the contacting area (K).

Description

Beschreibungdescription
Elektronisches Bauelement und Anordnung mit einem elektronischen BauelementElectronic component and arrangement with an electronic component
Die Erfindung betrifft ein elektronisches Bauelement und eine Anordnung mit einem elektronischen Bauelement, bei denen die Kontaktierung einer integrierten elektronischen Schaltung im elektronischen Bauelement über Kontaktierungsflächen auf dem elektronischen Bauelement realisiert wird.The invention relates to an electronic component and an arrangement with an electronic component, in which the contacting of an integrated electronic circuit in the electronic component is realized via contacting areas on the electronic component.
Hochwertige Kommunikationsgeräte, insbesondere tragbare wie etwa Mobiltelefone oder tragbare Computer, sind heute bereits in hohem Maße miniaturisiert. Für die interne Elektronik bedeutet das, dass die Leiterplatte zu einem multifunktionalen elektromechanischen Bauteil wird. Einerseits hat sie mechanische Funktionen in der Gerätekonstruktion, andererseits wird die Leiterplatte zu einem, auch beidseitig, benutzten Schaltungsträger, um einen erhöhten Funktionsumfang bei reduziertem Platzbedarf zu erzielen.High-quality communication devices, especially portable ones such as mobile phones or portable computers, are already miniaturized to a high degree. For the internal electronics, this means that the circuit board becomes a multifunctional electromechanical component. On the one hand, it has mechanical functions in the device construction, on the other hand, the circuit board becomes a circuit carrier, also used on both sides, in order to achieve an increased range of functions with a reduced space requirement.
Die Kontaktierung der auf der Leiterplatte befindlichen Schaltungen wird allerdings mit zunehmendem Miniaturisierungsgrad immer schwieriger. Zur Kontaktierung werden heute folgende Methoden verwendet :The contacting of the circuits on the circuit board becomes more and more difficult with increasing degree of miniaturization. The following methods are used for contacting today:
- Bonden (Wedge/Ball Bonding) Presskontakte- Bonding (wedge / ball bonding) press contacts
- Leitkleben - Löten- conductive gluing - soldering
Für die Kontaktierung eines in die Leiterplatte integrierten Chips bzw. elektronischen Bauelements kommt der Bondprozess nicht in Frage, da die Bonddrähte beim verpressen der RCCThe bonding process is used to contact a chip or electronic component integrated in the circuit board out of the question since the bond wires when crimping the RCC
Lagen mit dem Kern zusammengedrückt würden.Layers would be compressed with the core.
Eine weitere Verkleinerung im Bereich der Leiterplatte ist durch die sogenannte "Chip-in-Board"-Technologie möglich, bei der aktives Silizium in Form eines elektronischen Bauelements, also beispielsweise ein Controller oder ein Speicher in Siliziumtechnologie, in die Leiterplatte eingebettet sind. Durch die hohe Integrationsdichte derartiger Anordnungen stellt hier die Kontaktierung ein besonderes Problem dar.A further reduction in the area of the printed circuit board is possible by the so-called "chip-in-board" technology, in which active silicon in the form of an electronic component, for example a controller or a memory using silicon technology, is embedded in the printed circuit board. Due to the high integration density of such arrangements, contacting is a particular problem here.
Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung, eine Möglichkeit zu schaffen, eine einfache und sichere Kontaktierung elektronischer Schaltkreise, insbesondere bei einem hohen Miniaturisierungsgrad des Schaltkreises, anzugeben.Starting from this prior art, it is an object of the invention to provide a possibility of providing simple and reliable contacting of electronic circuits, in particular with a high degree of miniaturization of the circuit.
Diese Aufgabe wird durch die unabhängigen Ansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.This task is solved by the independent claims. Further developments are the subject of the dependent claims.
Es ist Kern der Erfindung, dass zur Kontaktierung einer in ein elektronisches Bauelement integrierten Schaltung die Kontaktierungsflache durch Aufbringen einer Verteilungsfläche, verändert, insbesondere vergrößert wird oder eine Kontaktierung an einer von der Stelle der Kontaktierungsflache verschiedenen Position ermöglicht wird.It is the essence of the invention that for contacting a circuit integrated in an electronic component, the contacting area is changed, in particular enlarged, by applying a distribution area, or contacting is made possible at a position different from the location of the contacting area.
Dazu ist die Verteilungsfläche zumindest teilweise über die Kontaktierungsflache hinausragend angeordnet. Hinausragend ist in diesem Zusammenhang insbesondere als eine Hinausragen bzgl. der Dicke der Kontaktierungsschicht, also eine Erhöhung der Schichtdicke der Kontaktierungsschicht oder ein Hinausragen bzgl. der geometrischen Fläche zu verstehen.For this purpose, the distribution area is arranged at least partially projecting beyond the contact area. Outstanding in this context is in particular a protrusion with respect to the thickness of the contacting layer, that is to say an increase in the layer thickness of the contacting layer or a Outstanding to understand the geometric surface.
Letzteres führt zu einer Vergrößerung derThe latter leads to an increase in
Kontaktierungsschicht oder zu einer Verlagerung von derenContacting layer or a shift from their
Position.Position.
Vorteil der Verteilungsfläche ist ein Erleichtern derThe advantage of the distribution area is a lightening of the
Kontaktierung der elektronischen Schaltung im elektronischenContacting the electronic circuit in the electronic
Bauelement .Component.
Das elektronische Bauelement kann sich innerhalb einer Leiterplattenanordnung aus mehreren Leiterplattenlagen, beispielsweise einer ersten Leiterplatten-Lage als Trägerschicht, auf der Leiterplattenaufbau-Lagen angebracht sind, befinden. Dabei kann die Verteilungsfläche weiterhin noch zur Metallanpassung zwischen dem beim elektronischen Bauelement verwendeten Metall, insbesondere dem Metall der Kontaktierungsflache, und dem bei der Leiterplattenanordnung in Abhängigkeit von der jeweiligen Leiterplattentechnologie verwendeten Material, dienen.The electronic component can be located within a printed circuit board arrangement made up of several printed circuit board layers, for example a first printed circuit board layer as a carrier layer, on which printed circuit board assembly layers are attached. In this case, the distribution surface can furthermore serve to adapt the metal between the metal used in the electronic component, in particular the metal of the contacting surface, and the material used in the circuit board arrangement depending on the respective circuit board technology.
Weitere Vorteile der Erfindung werden anhand von bevorzugten Ausführungsbeispielen erläutert, die auch in Figuren gezeigt sind. Es zeigen Figur 1 : Einen beispielshaften Aufbau einer Leiterplattenanordnung mit einer Leiterplatte und einem integrierten elektronischen Bauelement gemäß einer Ausführungsform der Erfindung, die zur Kontaktierung eine Verteilungsfläche aufweist;Further advantages of the invention are explained on the basis of preferred exemplary embodiments, which are also shown in the figures. FIG. 1 shows an exemplary structure of a circuit board arrangement with a circuit board and an integrated electronic component according to an embodiment of the invention, which has a distribution surface for contacting;
Figur 2 : Einen beispielhaften Auflauf der Wafer bzw . Siliziumträger-Bearbeitung und Figur 3: Einen beispielhaften Ablauf der Leiterplattenverarbeitung.FIG. 2: An example of an accumulation of the wafers or. Silicon beam machining and Figure 3: An exemplary sequence of PCB processing.
In Figur 1 ist ein beispielhafter Aufbau einer Leiterplattenanordnung LA zu sehen, welche eine erste Leiterplattenlage bzw. Trägerschicht PCB und ein elektronisches Bauelement, beispielweise einen Chip C, mit einer Verteilungsfläche V zur Kontaktierung aufweist. Dabei ist auf einer Oberfläche der Trägerschicht PCB ein Chip C aufgebracht. Die Trägerschicht PCB, die der1 shows an exemplary structure of a printed circuit board arrangement LA which has a first printed circuit board layer or carrier layer PCB and an electronic component, for example a chip C, with a distribution surface V for contacting. A chip C is applied to a surface of the carrier layer PCB. The carrier layer PCB, which the
Leiterplattenanordnung LA Stabilität verleiht, besteht beispielsweise aus einer Glasfaserverbindung, beispielsweise die Glasfaserverbindung FR4 (FR: Fiber Resist) oder auch keramischen Stoffen. Eine typische Dicke der Trägerschicht PCB beträgt etwa 470 μm.Circuit board arrangement LA gives stability, consists for example of a glass fiber connection, for example the glass fiber connection FR4 (FR: Fiber Resist) or ceramic materials. A typical thickness of the carrier layer PCB is approximately 470 μm.
Von oben nach unten betrachtet umfasst der Chip C einen Schaltungsabschnitt CK, in dem die elektronische Schaltung vorgesehen ist. Auf die Oberfläche des Schaltungsabschnittes ist eine Kontaktierungsflache K zum Herstellen des elektrischen Kontakts mit dem Schaltungsabschnitt CK vorgesehen. Weiterhin ist eine Passivierungs- bzw. Isolationsschicht I, welche ebenfalls auf der Oberfläche des Schaltungsabschnitts angebracht ist und zumindest einen Teil derWhen viewed from top to bottom, the chip C comprises a circuit section CK in which the electronic circuit is provided. A contacting area K for making electrical contact with the circuit section CK is provided on the surface of the circuit section. Furthermore, a passivation or insulation layer I, which is also attached to the surface of the circuit section and at least part of the
Kontaktierungsflache K ausspart. Eine Verteilfläche V, welche sich mit der Kontaktierungsflache K überlappt dient insbesondere zur Vergrößerung der Kontaktierungsflache. Die Funktion und Anordnung der Komponenten zueinander wird im Folgenden genauer erläutert .Contact area K recessed. A distribution area V, which overlaps with the contacting area K, serves in particular to enlarge the contacting area. The function and arrangement of the components with respect to one another is explained in more detail below.
Der Chip C ist mittels einer Klebeschicht A auf der Trägerschicht PCB befestigt. Der Schaltungsabschnitt CK des Chips C ist, zur Einbettung von Bauteilen gemäß der Chip-in-Board-Technologie flach geschliffen. Dazu wird Material von der Rückseite des Schaltungsabschnitts CK abgetragen. Die typische Dicke des Schaltungsabschnitts CK beträgt etwas 50 μm.The chip C is attached to the carrier layer PCB by means of an adhesive layer A. The circuit section CK of the chip C is ground flat for embedding components in accordance with chip-in-board technology. For this purpose, material is removed from the back of the circuit section CK. The typical thickness of the circuit section CK is approximately 50 μm.
Zur Kontaktierung der elektronischen Schaltungen im Schaltungsabschnitts CK ist eine Kontaktierungsflache K bzw. ein "Frontend-Pad" vorgesehen. Eine typische Dicke dieser Kontaktierungfläche beträgt etwa 1 μm, die Fläche selbst beträgt typischer Weise nur 70x70μm2. In elektrischem Kontakt mit dieser Kontaktierungsflache K steht eine Verteilungsfläche V, über welche die Kontaktierung der im Schaltungsabschnitt CK befindlichen elektronischenA contacting area K or a “front-end pad” is provided for contacting the electronic circuits in the circuit section CK. A typical thickness of this contacting area is approximately 1 μm, the area itself is typically only 70 × 70 μm 2 . In electrical contact with this contacting area K is a distribution area V, via which the contacting of the electronic ones located in the circuit section CK
Schaltungen realisiert wird. Diese Verteilungsfläche V kann beispielsweise aus Kupfer realisiert werden, eine typische Dicke beträgt etwa 4 μm.Circuits is realized. This distribution surface V can be made of copper, for example, a typical thickness is about 4 μm.
Die Verwendung einer Verteilungsfläche V hat folgende Vorteile : a) Die Kontaktierungsflache K kann bei der Herstellung des Chips C nicht beliebig dick gewählt werden. Grund dafür ist die Größe der Strukturen auf dem Silizium. Damit ergeben sich beispielsweise bei einer Kontaktierung durch Laservias oderThe use of a distribution area V has the following advantages: a) The contacting area K cannot be chosen to be of any thickness when producing the chip C. The reason for this is the size of the structures on the silicon. This results, for example, in the case of contacting by laser vias or
Plasmaätzen Probleme bei der Herstellung des Kontakts, , da die relativ dünne Kontaktierungsflache K vomPlasma etching problems when making the contact, since the relatively thin contact area K vom
Schaltungsabschnitt CK durch den Laserblitz verdampft werden kann. Die Verteilungsfläche V dagegen kann in einer Dicke gewählt werden, welche durch den Laser Bohrvorgang hinsichtlich ihrer mechanischen und thermischen Stabilität nicht beeinträchtigt wird. b) Weiterhin ist durch die geringe Kontaktierungsflache K ein Laserbohren auf dieser Kontaktierungsflache K selbst schwierig. Diese Schwierigkeit wird noch verstärkt, wenn sich viele Kontaktierungsflächen K im geringen Abstand voneinander entfernt befinden.Circuit section CK can be vaporized by the laser flash. The distribution surface V, on the other hand, can be selected in a thickness which is not affected by the laser drilling process with regard to its mechanical and thermal stability. b) Furthermore, due to the small contact area K, laser drilling on this contact area K itself is difficult. This difficulty is exacerbated when many contacting areas K are at a short distance from one another.
c) Weiterhin befindet sich die Kontaktierungsflache K insbesondere bei hochintegrierten Schaltungen oft an schwer zugänglichen Positionen. Durch die Verwendung einerc) Furthermore, the contact area K is often in difficult-to-access positions, particularly in the case of highly integrated circuits. By using a
Verteilungsfläche V kann der Kontakt an einer gewünschten Position erfolgen, da die Geometrie der Verteilungsfläche V weitgehend frei gewählt werden kann, wodurch insbesondere mehr Platz für den Kontaktierungsvorgang zur Verfügung steht oder der Kontaktierungsvorgang an einer günstiger gelegenen Position stattfinden kann.Distribution area V, the contact can take place at a desired position, since the geometry of the distribution area V can be largely freely selected, as a result of which, in particular, more space is available for the contacting process or the contacting process can take place at a more conveniently located position.
d) Ein weiterer Vorteil der Verteilungsfläche V ist es, dass das Material für diese Verteilungsfläche V weitgehend frei ausgewählt werden kann, während das Material für died) Another advantage of the distribution area V is that the material for this distribution area V can be largely freely selected, while the material for the
Kontaktierungsflache K weitgehend durch den jeweiligen Prozess bei der Chipherstellung festgelegt ist. So kann für die Verteilungsfläche V ein Material gewählt werden, auf dem eine gute Haltbarkeit der Kontakte, z.B. von Laservias oder plasmageätzten Vias , gewährleistet ist. Auf die Kontakte wird weiter unten eingegangen.Contact area K is largely determined by the respective process in chip manufacture. Thus, a material can be selected for the distribution surface V on which the contacts have good durability, e.g. of laser vias or plasma-etched vias. The contacts are discussed below.
Es sei nun wieder auf Figur 1 verwiesen, anhand der Aufbau und Verwendung der Verteilungsfläche erläutert wird: Um eine Ausdehnung der Verteilungsfläche V über dieReference is now made again to FIG. 1, on the basis of which the structure and use of the distribution surface are explained: by an expansion of the distribution surface V over
Kontaktierungsflache K hinaus zu ermöglichen, ist auf den Schaltungsabschnitt CK, wie erwähnt, die Isolationsschicht I aufgebracht, welche den elektrischen Kontakt zwischen der Verteilungsfläche V und dem Schaltungsabschnitt CK an anderenTo allow contacting area K, the insulation layer I, which mentioned the electrical contact between the Distribution area V and the circuit section CK to others
Stellen als der Kontaktierungsflache K verhindert. DiesePlaces as the contacting area K prevented. This
Isolationsschicht I kann beispielsweise durch organischeInsulation layer I can, for example, by organic
Passivierung, d.h. Auftragung einer organischen, isolierenden Substanz wie Polymid, hergestellt werden. Eine typische Dicke beträgt etwa 5 μm. Diese Isolationsschicht I spart zumindestPassivation, i.e. Application of an organic, insulating substance such as polymide. A typical thickness is approximately 5 μm. This insulation layer I at least saves
Teile der Kontaktierungsflache K aus . Ein gewisser Überlapp mit der Kontaktierungsflache K kann vorgesehen sein, um z.B. auch eine Alterung des Schaltungsabschnitts CK durch den Kontakt mit beispielsweise Luft zu unterbinden. Insbesondere soll auch der Kontakt der Kontaktierungsflache K, die insbesondere aus Aluminium besteht mit RaumatmosphäreParts of the contact surface K from. A certain overlap with the contacting area K can be provided, e.g. also prevent aging of the circuit section CK through contact with, for example, air. In particular, the contact of the contacting area K, which consists in particular of aluminum, with the room atmosphere
•vermieden werden .•be avoided .
Vorzugsweise findet das Aufbringen der Verteilungsfläche V auf die Kontaktierungsflache K, sowie das Aufbringen der Isolationsschicht I in einem Vakuumzyklus statt, um beispielsweise ein Oxidieren der Kontaktierungsflache K zu verhindern, insbesondere wenn diese aus Aluminium besteht. Dies hat den Grund, dass Aluminiumoxid bereits beiThe application of the distribution surface V to the contacting area K and the application of the insulation layer I preferably take place in a vacuum cycle, for example in order to prevent oxidation of the contacting area K, in particular if it consists of aluminum. This is because alumina is already at
Raumatmosphäre auf Dicken von etwa 1 μm anwächst und als elektrischer Isolator eine gute elektrische Leitung zwischen der Kontaktierungsflache K und der Verteilungsfläche V unterbindet.Room atmosphere grows to thicknesses of about 1 μm and, as an electrical insulator, prevents good electrical conduction between the contacting area K and the distribution area V.
Ist das Aufbringen der Verteilungsfläche V auf der Kontaktierungsflache K nicht in einem Vakuumzyklus, d.h. ohne ein Aussetzen des Chips an die Umgebungs- oder Raumatmosphäre möglich, so wird vorzugsweise vor Aufbringen der Verteilungsfläche V ein auf der Kontaktierungsflache K gebildetes Oxid oder sonstiger Isolator entfernt. Das Entfernen kann beispielsweise durch Ionenstrahlätzen oder chemisches Ätzen erfolgen. Auf den Chip C, welcher sich auf der Trägerschicht PCB befindet, wird eine Leiterplattenaufbau-Lage bzw. weitere Leiterplattenschicht RCC aufgebracht. Auch in dieser weiteren Leiterplattenschicht können elektrische Schaltungen realisiert sein. Die weitere Leiterplattenschicht besteht beispielsweise aus einer flexiblen Folie, insbesondere eine sogenannte "Resin Coated Copper"-Folie (RCC) , eine mit Harz beschichtete Kupferfolie. Eine elektrische Verbindung durch diese weitere Leiterplattenschicht RCC wird überIf it is not possible to apply the distribution surface V to the contacting surface K in a vacuum cycle, ie without exposing the chip to the ambient or room atmosphere, an oxide or other insulator formed on the contacting surface K is preferably removed before the distribution surface V is applied. The removal can be done, for example, by ion beam etching or chemical etching. A circuit board structure layer or further circuit board layer RCC is applied to the chip C, which is located on the carrier layer PCB. Electrical circuits can also be implemented in this further circuit board layer. The further circuit board layer consists for example of a flexible foil, in particular a so-called "Resin Coated Copper" foil (RCC), a copper foil coated with resin. An electrical connection through this further circuit board layer RCC is made via
Durchkontaktierungen DK ermöglicht . Durchkontaktierungen DK können auch durch die Trägerschicht PCB vorgesehen sein.Vias DK enabled. Vias DK can also be provided through the carrier layer PCB.
Diese Durchkontaktierung DK kann beispielsweise durch mechanisch gebohrte, plasmageätzte oder mittels Laserbohrung gebohrte "Vias" gebildet werden. Eine Via ist eine Bohrung, welche mit einem leitenden Material zumindest ausgekleidet ist, so dass eine elektrische Verbindung von einer Seite der weiteren Leiterplattenschicht RCC zur anderen Seite besteht. Insbesondere werden bei miniaturisiertenThis plated-through hole DK can be formed, for example, by mechanically drilled, plasma-etched or laser-drilled “vias”. A via is a hole which is at least lined with a conductive material, so that there is an electrical connection from one side of the further circuit board layer RCC to the other side. In particular, miniaturized
Leiterplattenanordnungen Laserbohrungen herangezogen, da sie schneller durchgeführt werden können, Verfahrens- und vorrichtungstechnisch weniger aufwendig sind als mechanische Bohrverfahren und zudem die Bohrungen kleiner gestaltet werden können, so dass weniger Fläche benötigt wird. Die für eine Laserbohrung typische sich nach unten verjüngende Form ist in der Figur zu erkennen. Durchkontaktierungen DK, die mittels einer Laserbohrung hergestellt wurden, werden Unterscheidung zu herkömmlichen, mechanisch erstellten Vias, oft auch als Microvias bezeichnet. Die weitere Leiterplattenlage RCC wird über Lamination mit der Trägerschicht PCB verbunden. Unter Lamination versteht man die Verklebung verschiedener Schichten.Printed circuit board arrangements use laser bores because they can be carried out more quickly, process and device technology are less complex than mechanical drilling processes and, moreover, the bores can be made smaller, so that less space is required. The shape tapering downwards typical of a laser bore can be seen in the figure. Through-contacts DK, which were produced by means of a laser bore, are differentiated from conventional, mechanically created vias, often also referred to as microvias. The further PCB layer RCC is connected to the carrier layer PCB via lamination. Lamination is the bonding of different layers.
Es können auch mehrere weitere Leiterplattenlangen RCC vorgesehen sein, abhängig von der Funktionalität der gesamten Leiterplattenanordnung LA. Um durch diese mehreren, weiteren Leiterplatten RCC durchgängig zu kontaktieren, sind die Durchkontaktierungen DK derart geometrisch angeordnet, dass die jeweiligen metallischen Auskleidungen derSeveral further circuit board lengths RCC can also be provided, depending on the functionality of the entire circuit board arrangement LA. In order to make continuous contact through these several further printed circuit boards RCC, the plated-through holes DK are arranged geometrically such that the respective metallic linings of the
Durchkontaktierungen DK miteinander in elektrischem Kontakt stehen. Dazu weisen die Auskleidungen AK und Durchkontaktierungen DK beispielsweise Ausbuchtungen oder Zungen auf eine Oberseite der weiteren Leiterplattenlage RCC auf, so dass beispielsweise am Punkt 1 nach dem Verbinden der einzelnen Leiterplattenlagen elektrischer Kontakt zwischen den jeweiligen Auskleidungen möglich ist.Vias DK are in electrical contact with each other. For this purpose, the linings AK and plated-through holes DK have, for example, bulges or tongues on an upper side of the further circuit board layer RCC, so that electrical contact between the respective linings is possible, for example, at point 1 after the connection of the individual circuit board layers.
Eine oder mehrere weitere Leiterplattenlagen RCC können auf einer oder beiden Seiten der Trägerschicht PCB derOne or more further printed circuit board layers RCC can be on one or both sides of the carrier layer PCB
Leiterplattenanordnung LA vorgesehen sein. Dies hängt von der jeweils angestrebten Funktionalität der Leiterplattenanordnung LA ab.Printed circuit board arrangement LA can be provided. This depends on the desired functionality of the circuit board arrangement LA.
In Figur 2 ist nun ein beispielhafter Ablauf derIn Figure 2 is now an example of the process
Waferverarbeitung bzw. des "Wafer Processings" zu sehen. In einem ersten Schritt SWP erfolgt standardmäßig die Herstellung der Schaltungsabschnitte, die sich auf einem Wafer befinden. In einem zweiten Schritt ARL wird, wie im Zusammenhang mit Figur 1 beschrieben, die Verteilungsfläche V hinzugefügt. Dies ermöglicht nun, dass ein vollständiger Test der Chips bereits durchgeführt wird, wenn der Wafer noch nicht in einzelne Chips bzw. Dices zerschnitten ist. Dieser vollständige Test wird in einem dritten Schritt FCHTWL durchgeführt. Anschließend erfolgt in einem vierten Schritt die TLAS die Laminierung des Wafers auf der aktivenWafer processing or "Wafer Processing" can be seen. In a first step SWP, the circuit sections which are located on a wafer are produced as standard. In a second step ARL, as described in connection with FIG. 1, the distribution area V is added. This now enables a complete test of the chips to be carried out if the wafer has not yet been cut into individual chips or dices. This complete test is carried out in a third step FCHTWL. Then, in a fourth step, the TLAS lamination of the wafer on the active
Siliziumseite. Damit wird die Rückseite des Wafers für den nun folgenden Schleifvorgang zugänglich.Silicon side. This makes the back of the wafer accessible for the subsequent grinding process.
In einem fünften Schritt GE erfolgt ein Abschleifen und Abätzen des Wafers von der Rückseite her, um ihn auf eine für die Chip-in-Board-Technologie geeignete Dicke zu bringen, die typischerweise etwa 50 μm beträgt. In einem sechsten Schritt TLBS erfolgt die Lamination auf der Rückseite des Silizium. In einem siebten Schritt PD wird nun das im Schritt TLBS laminierte Band auf der aktiven Seite des Siliziums abgezogen und der Wafer in einzelne Chips bzw. Dices zerschnitten. In einem achten Schritt SPCBM erfolgt die Separation der einzelnen Chips bzw. Dices, um sie auf eine Trägerfläche PCB für eine Leiterplattenanordnung LA aufzubringen.In a fifth step GE, the wafer is ground and etched from the rear in order to bring it to a thickness suitable for chip-in-board technology, which is typically about 50 μm. In a sixth step TLBS, the lamination takes place on the back of the silicon. In a seventh step PD, the tape laminated in step TLBS is then pulled off on the active side of the silicon and the wafer is cut into individual chips or dices. In an eighth step SPCBM, the individual chips or dices are separated in order to apply them to a carrier surface PCB for a printed circuit board arrangement LA.
In Figur 3 ist nun eine Verarbeitung der Leiterplattenanordnung LA dargestellt. Zunächst wird in einem ersten Schritt SPCBCPGA die Trägerschicht PCB standardmäßig verarbeitet. Anschließend wird Kleber bzw. eine Kleberschicht auf die Stelle aufgebracht, auf der der Chip bzw. der "Die" aufgebracht werden soll. In einem nächsten Schritt DP wird nun der Chip bzw. der "Die" an der gewünschten Stelle aufgebracht. In einem nächsten Schritt GH wird der Kleber ausgehärtet .A processing of the circuit board arrangement LA is now shown in FIG. First, in a first step SPCBCPGA, the carrier layer PCB is processed as standard. Subsequently, adhesive or an adhesive layer is applied to the location on which the chip or the "die" is to be applied. In a next step DP, the chip or the "die" is now applied at the desired location. In a next step GH, the adhesive is cured.
Nach dem Aushärten des Klebers erfolgt in einem weiteren Schritt A1RCCRLDSP das Aufbringen einer weiterenAfter the adhesive has hardened, a further step A1RCCRLDSP is applied
Leiterplattenlage RCC, insbesondere einer RCC-Folie, wie im Zusammenhang mit Figur 1 beschrieben. Da nach dem Aufbringen der RCC-Folie die Außenseite komplett mit Kupfer bedeckt ist, kann die weitere Verarbeitung der Leiterplattenanordnung erst erfolgen, wenn die genaue Lage des eingebetteten Chips über einen Registriervorgang z.B. das Röntgen derPrinted circuit board layer RCC, in particular an RCC film, as described in connection with FIG. 1. Since the outside is completely covered with copper after the RCC film has been applied, the further processing of the printed circuit board arrangement can only take place when the exact position of the embedded chip is, for example, the X-ray of the
Leiterplattenanordnung bekannt ist .Printed circuit board arrangement is known.
Um die bereits in Figur 1 angesprochenen DurchkontaktierungenAbout the plated-through holes already mentioned in FIG. 1
DK zu ermöglichen, werden vorzugsweise Laserbohrungen eingesetzt, die, damit sie zum Herstellen von elektrischenTo enable DK, laser bores are preferably used, so that they can be used to manufacture electrical
Kontakten geeignet sind, zumindest an Ihrer Innenseite mit einem elektrisch leitfähigen Material ausgekleidet werden.Contacts are suitable to be lined with an electrically conductive material at least on the inside.
Die weiteren Leiterplattenlagen RCC, die auf einer oder beiden Seiten der Trägerschicht PCB aufgebracht werden können, werden beispielsweise mittels photolithografischer oder lasergesteuerter Prozesse strukturiert und mittels eines Lasers gebohrt. Es erfolgt weiterhin ein Überziehen dieser Leiterplattenlagen RCC oder Trägerschicht PCB mit einem Metall, um die Außenlagen mit der Innenlage galvanisch zu verbinden. Das Überziehen bzw. "Plating" wird beispielsweise über eine galvanische Abscheidung vorgenommen. Alternativ stehen verschiedene Aufdampftechnologien zur Verfügung.The further printed circuit board layers RCC, which can be applied to one or both sides of the carrier layer PCB, are structured, for example, by means of photolithographic or laser-controlled processes and drilled using a laser. This circuit board layers RCC or carrier layer PCB are also coated with a metal in order to galvanically connect the outer layers to the inner layer. The plating is carried out, for example, by means of galvanic deposition. Alternatively, various evaporation technologies are available.
In einem weiteren Schritt A2RCCRLDSP werden optional eine zweite weitere Lage RCC oder FR4 aufgebracht, es erfolgen dieselben Prozessschritte wie beim Aufbringen der ersten Lage. Die Anzahl und Anordnung der weiterenIn a further step A2RCCRLDSP, a second additional layer RCC or FR4 is optionally applied, the same process steps are carried out as when applying the first layer. The number and arrangement of the others
Leiterplattenlagen RCC, sowie das jeweils dafür verwendete Material hängen stark vom jeweiligen Verwendungszweck ab.PCB layers RCC, as well as the material used for it depend strongly on the respective purpose.
Nach Fertigstellung der Leiterplattenanordnung LA erfolgt noch ein Herstellungstest MT. Hierbei wird die Funktion der Leiterplatte geprüft, was bei einer passiven Leiterplatte einen Verdrahtungstest darstellt. Im Fall, dass aktives Silizium eingebettet ist, wird die Anbindung und ggf.After completion of the circuit board arrangement LA, a manufacturing test MT is carried out. The function of the circuit board is checked, which is a wiring test for a passive circuit board. In the event that active Silicon is embedded, the connection and possibly
Funktion des eingebetteten Chips ebenfalls erfasst.Function of the embedded chip is also recorded.
Weiterhin können alternativ zu dem in Figur 1 geschilderten Leiterplattenaufbau der Leiterplattenanordnung LA auch weitere Aufbauten vorgesehen sein, deren Anzahl von Leiterplattenaufbauschichten von der gewünschten Funktionalität der Leiterplattenanordnung abängt.Furthermore, as an alternative to the circuit board structure of the circuit board arrangement LA described in FIG. 1, further structures can be provided, the number of circuit board construction layers of which depends on the desired functionality of the circuit board arrangement.
Wesentlich ist, dass auf dem Chip eine Kontaktierungsflache K vorgesehen ist, die mittels einer Verteilungsfläche V z.B. durch Vergrößerung eine geeignete geometrische Ausdehnung in leicht zugängliche Regionen erhält, wodurch sie für eine Kontaktierung geeignet gemacht wird. It is essential that a contacting area K is provided on the chip, which is given a suitable geometric extension into easily accessible regions by means of a distribution area V, for example by enlargement, thereby making it suitable for contacting.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
1 Kontaktstelle zwischen zwei LEiterplattenlagen1 contact point between two PCB layers
A Klebeschicht A1RCCRLDSP Hinzufügen der ersten weiteren Leitenplattenschicht, Registration, Laserbohrung, Strukturierung, Überziehung mit Metall bzw. "Adding of lst RCC layer, registration, laser drilling, structuring, platingA adhesive layer A1RCCRLDSP adding the first further printed circuit board layer, registration, laser drilling, structuring, coating with metal or "Adding of l st RCC layer, registration, laser drilling, structuring, plating
A2RCCRLDSP Hinzufügen der zweiten RCC-Schicht, Registrierung, Laserbohrung, Strukturierung und Überziehen mit Metall bzw. "Adding of 2nd RCC layer, registration, laser drilling, structuring and platingA2RCCRLDSP adding the second RCC-layer registration, laser drilling, structuring and coating with metal or "Adding of 2 nd RCC layer, registration, laser drilling, structuring and plating
ARL Hinzufügen der Verteilungsfläche bzw. "Adding of Redistribution Layer"ARL Adding the Distribution Area or "Adding of Redistribution Layer"
C elektronisches Bauelement, ChipC electronic component, chip
CK Schaltungsabschnitt des Chips CCK circuit section of the chip C
DP Positionierung des Chips bzw. "die positioning"DP positioning of the chip or "the positioning"
FCHTWL Test des gesamten Chips auf dem Wafer bzw. "Füll chip test on wafer level"FCHTWL test of the entire chip on the wafer or "filling chip test on wafer level"
GE Schleifen und Ätzen bzw. "Grinding and etchingGE grinding and etching
GH Aushärten des Klebers bzw. "Glue hardening"GH curing of the adhesive or "glue hardening"
I IsolationsschichtI insulation layer
K KontaktierungsflacheK contact area
L LaminationL lamination
MT Herstellungstest bzw. "Manufacturing test"MT manufacturing test
OF Oberfläche der Trägerschicht PCBOF surface of the carrier layer PCB
PCB LeiterplattenträgerPCB circuit board carrier
PD Abziehen des oberen Bandes und zerteilen bzw. "peeling of upside tape and dicing"PD Peel off the upper tape and cut or "peeling of upside tape and dicing"
RCC Weitere Leiterplattenlage, insbesondere "Resin Coated Copper Foil" S PCB CP GA Standard Leiterplattenträgerverarbeitung und Aufbringung von Kleber bzw. "Standard PCB core processing and glue application" SPCBM Teilen zum Aufbringen auf die Leiterplatte bzw. "Separation for pcb mounting"RCC Additional PCB layer, especially "Resin Coated Copper Foil" S PCB CP GA standard PCB carrier processing and application of adhesive or "Standard PCB core processing and glue application" SPCBM parts for application to the PCB or "Separation for pcb mounting"
SWP Standard Laser Bearbeitung bzw. "Standard Wafer Processing" TLAS Bandlamination auf der aktiven Seite des Silizium bzw. "Tape Lamination on active Silicon-Side"SWP standard laser processing or "standard wafer processing" TLAS band lamination on the active side of the silicon or "tape lamination on active silicon side"
TLBS Bandlamination auf der Rückseite des Siliziums bzw. Tape lamination on Backside of Silicon V VerteilungsflächeTLBS tape lamination on the back of the silicon or tape lamination on the backside of Silicon V distribution surface
DK Via- bzw. Durchkontaktierung DK via or via

Claims

Patentansprüche claims
1. Elektronisches Bauelement (C) mit folgenden Merkmalen:1. Electronic component (C) with the following features:
- ein Schaltungsabschnitt (CK) , in den eine elektronische Schaltung integriert ist und der eine Oberfläche (OF) aufweist, auf der folgende Komponenten angeordnet sind: eine elektrisch leitenden Kontaktierungsflache (K) zum Herstellen einer elektrischen Verbindung zur integrierten elektronischen Schaltung; - eine ebenfalls elektrisch leitende Verteilungsfläche (V) , welche zumindest teilweise über die Kontaktierungsflache (K) hinausragend aufgebracht ist.- A circuit section (CK), in which an electronic circuit is integrated and which has a surface (OF) on which the following components are arranged: an electrically conductive contact area (K) for establishing an electrical connection to the integrated electronic circuit; - A likewise electrically conductive distribution surface (V), which is applied at least partially projecting beyond the contact surface (K).
2. Elektronisches Bauelement (C) nach Anspruch 1, mit ferner einer Isolationsschicht (I) ,2. Electronic component (C) according to claim 1, further comprising an insulation layer (I),
- welche derart zwischen Oberfläche (OF) des Schaltungsabschnittes (CK) und der Verteilungsfläche (V) aufgebracht ist, dass zumindest ein Teil der Kontaktierungsflache (K) ausgespart ist, so dass ein elektrischer Kontakt zwischen Verteilungsfläche (V) und dem Schaltungsabschnitt (CK) ausschließlich über die Kontaktierungsflache (K) hergestellt ist.- Which is applied between the surface (OF) of the circuit section (CK) and the distribution area (V) in such a way that at least part of the contacting area (K) is cut out, so that an electrical contact between the distribution area (V) and the circuit section (CK) is produced exclusively via the contact surface (K).
3. Elektrisches Bauelement (CK) nach Anspruch 1 oder 2, bei dem die Verteilungsfläche (V) eine größere Fläche aufweist als die Kontaktierungsflache (K) .3. Electrical component (CK) according to claim 1 or 2, wherein the distribution surface (V) has a larger area than the contacting surface (K).
4. Anordnung (LA) mit folgenden Merkmalen: - mit einer ersten Leiterplatten-Lage (PCB, RCC)4. Arrangement (LA) with the following features: - With a first printed circuit board layer (PCB, RCC)
- mit einem elektronischen Bauelement (C) nach einem der Ansprüche 1 bis 3, welches an der ersten Leiterplatten- Lage (PCB) , insbesondere durch eine Klebeverbindung, befestigt ist.- With an electronic component (C) according to one of claims 1 to 3, which on the first circuit board Layer (PCB), in particular by an adhesive connection, is attached.
5. Anordnung (LA) nach Anspruch 4, bei der zumindest auf einer Seite der ersten Leiterplatten-Lage (PCB, RCC) eine Leiterplattenaufbau-Lage (RCC) vorgesehen ist.5. Arrangement (LA) according to claim 4, in which at least on one side of the first circuit board layer (PCB, RCC) a circuit board assembly layer (RCC) is provided.
6. Anordnung (LA) nach einem der Ansprüche 4 oder 5, bei der zumindest eine Leiterplattenaufbau-Lage (RCC) auf der Seite der ersten Leiterplatten-Lage (PCB, RCC) vorgesehen ist, auf welcher das elektronische Bauelement (CK) befestigt ist.6. Arrangement (LA) according to one of claims 4 or 5, wherein at least one circuit board assembly layer (RCC) is provided on the side of the first circuit board layer (PCB, RCC) on which the electronic component (CK) is attached ,
7. Anordnung (LA) nach einem der Ansprüche 4 bis 6, bei der die Leiterplattenaufbau-Lage (RCC) eine Durchkontaktierung (DK) aufweist, insbesondere die weitere Leiterplattenlage (RCC) eine Durchkontaktierung (DK) im Bereich der Verteilungsfläche (V) aufweist.7. Arrangement (LA) according to one of claims 4 to 6, in which the circuit board assembly layer (RCC) has a through-hole (DK), in particular the further circuit board layer (RCC) has a via hole (DK) in the region of the distribution area (V) ,
8. Anordnung (LA) nach Anspruch 7, bei der die Durchkontaktierungen (DK) durch eine metallisch ausgekleidete Bohrung durch die Leiterplattenaufbau-Lage (RCC) gebildet ist.8. Arrangement (LA) according to claim 7, wherein the plated-through holes (DK) are formed by a metal-lined bore through the circuit board assembly layer (RCC).
9. Anordnung (LA) nach Ansprüche 8, bei dem die Auskleidung der Bohrung einer Durchkontaktierung (DK) auf zumindest eine Oberfläche einer Leiterplattenaufbau-Lage (RCC) oder der ersten Leiterplatten-Lage (PCB, RCC) , insbesondere zungenförmig, ausgedehnt ist.9. Arrangement (LA) according to claim 8, wherein the lining of the bore of a via (DK) is extended to at least one surface of a circuit board assembly layer (RCC) or the first circuit board layer (PCB, RCC), in particular tongue-shaped.
10.Anordnung (LA) nach einem der Ansprüche 7 bis 9, bei dem eine Leiterplattenaufbau-Lage (RCC) mit einer Durchkontaktierung (DK) derart auf der ersten Leiterplatten-Lage (PCB, RCC) aufgebracht ist, dass die Fläche der Durchkontaktierung (DK) der ersten Leiterplatten-Lage (PCB, RCC) mit der Durchkontaktierung (DK) der Leiterplattenaufbau-Lage (RCC) in elektrischer Verbindung steht.10. Arrangement (LA) according to one of claims 7 to 9, in which a printed circuit board structure layer (RCC) with a via (DK) in such a way on the first Printed circuit board layer (PCB, RCC) is applied so that the area of the plated-through hole (DK) of the first printed circuit board layer (PCB, RCC) is in electrical connection with the plated-through hole (DK) of the printed circuit board assembly layer (RCC).
11. Verfahren zur Herstellung einer ein elektronisches Bauelement (C) aufweisenden Anordnung (LA) mit folgenden Schritten: a) Herstellen des elektronischen Bauelements (C) mit einer elektrisch leitenden Kontaktierungsflache (K) zur Kontaktierung der in das elektronische Bauelement integrierten elektronischen Schaltung; b) Strukturierung einer Maske auf das elektronische Bauelement (C) , welche die Kontaktierungsflache (K) bedeckt; c) Bedecken des elektronischen Bauelements (C) mit einer Isolationsschicht (I) auf den nicht von der Maske bedeckten Flächen; d) Aufbringen einer Verteilungsfläche (V) auf zumindest einem Teil der Kontaktierungsflache (K) und zumindest einen Teil der Isolationsschicht (I) ; e) Kontaktieren der in das elektronische Bauelement (C) integrierten Schaltung mittels einer Kontaktierung über die Verteilungsfläche (V) .11. A method for producing an arrangement (LA) having an electronic component (C), comprising the following steps: a) producing the electronic component (C) with an electrically conductive contact surface (K) for contacting the electronic circuit integrated in the electronic component; b) structuring a mask on the electronic component (C), which covers the contacting area (K); c) covering the electronic component (C) with an insulation layer (I) on the areas not covered by the mask; d) applying a distribution surface (V) to at least part of the contacting surface (K) and at least part of the insulation layer (I); e) contacting the circuit integrated in the electronic component (C) by means of contacting via the distribution surface (V).
12. Verfahren nach Anspruch 11 mit folgenden weiteren Schritten f) Positionieren und Befestigen des elektronischen Bauelements (CK) auf einer Trägerschicht (PCB) g) Aufbringen einer zweiten weiteren Leiterplattenlage (RCC) auf die erste weitere Leiterplattenlage (PCB) h) Herstellen von Kontaktierungen zwischen der ersten Leiterplattenlage (PCB) oder/und dem elektronischen Bauelement (CK) und der zweiten Leiterplattenlage (RCC) .12. The method according to claim 11 with the following further steps f) positioning and fastening the electronic component (CK) on a carrier layer (PCB) g) applying a second further printed circuit board layer (RCC) to the first further printed circuit board layer (PCB) h) Establishing contacts between the first circuit board layer (PCB) and / or the electronic component (CK) and the second circuit board layer (RCC).
13.Verfahren nach Anspruch 12, bei dem die Schritte g und h mit einer Anzahl n weiterer Leiterplattenlagen (RCC) auf der einen Seite der Trägerschicht (PCB) und mit einer Anzahl m weiterer Leiterplattenlagen auf der anderen Seite der Trägerschicht wiederholt werden wobei m und n ganze Zahlen größer oder gleich 0 sind. 13. The method according to claim 12, wherein steps g and h are repeated with a number n of further printed circuit board layers (RCC) on one side of the carrier layer (PCB) and with a number of m further printed circuit board layers on the other side of the carrier layer, wherein m and n are integers greater than or equal to 0.
PCT/EP2004/051999 2003-09-16 2004-09-02 Electronic component, and arrangement comprising an electronic component WO2005029932A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003143053 DE10343053A1 (en) 2003-09-16 2003-09-16 Electronic component and arrangement with an electronic component
DE10343053.9 2003-09-16

Publications (1)

Publication Number Publication Date
WO2005029932A1 true WO2005029932A1 (en) 2005-03-31

Family

ID=34258727

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/051999 WO2005029932A1 (en) 2003-09-16 2004-09-02 Electronic component, and arrangement comprising an electronic component

Country Status (2)

Country Link
DE (1) DE10343053A1 (en)
WO (1) WO2005029932A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT503191B1 (en) * 2006-02-02 2008-07-15 Austria Tech & System Tech PCB LAYER ELEMENT WITH AT LEAST ONE EMBEDDED COMPONENT AND METHOD FOR BEDDING AT LEAST ONE COMPONENT IN A LADDER PLATE ELEMENT
DE102020125813A1 (en) 2020-10-02 2022-04-07 Infineon Technologies Ag METHOD OF MAKING CHIP PACKAGE AND CHIP PACKAGE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
WO2002015266A2 (en) * 2000-08-16 2002-02-21 Intel Corporation Direct build-up layer on an encapsulated die package
US6552265B1 (en) * 1998-10-06 2003-04-22 Telefonaktiebolaget Lm Ericsson Printed board assembly and method of its manufacture
US20030087538A1 (en) * 2001-11-05 2003-05-08 Yukihiro Ueno Wiring board with built-in electronic component and method for producing the same
DE10225431A1 (en) * 2002-06-07 2004-01-08 Siemens Dematic Ag Method for connecting electronic components on an insulating substrate and component module produced by the method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
DE19642488A1 (en) * 1996-10-15 1998-04-16 Bernd Klose Thin-layer circuit board for e.g. chip card
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
DE19954941C2 (en) * 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Method for integrating a chip within a printed circuit board
DE60128656T2 (en) * 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
US6552265B1 (en) * 1998-10-06 2003-04-22 Telefonaktiebolaget Lm Ericsson Printed board assembly and method of its manufacture
WO2002015266A2 (en) * 2000-08-16 2002-02-21 Intel Corporation Direct build-up layer on an encapsulated die package
US20030087538A1 (en) * 2001-11-05 2003-05-08 Yukihiro Ueno Wiring board with built-in electronic component and method for producing the same
DE10225431A1 (en) * 2002-06-07 2004-01-08 Siemens Dematic Ag Method for connecting electronic components on an insulating substrate and component module produced by the method

Also Published As

Publication number Publication date
DE10343053A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
DE10137184B4 (en) Method for producing an electronic component with a plastic housing and electronic component
EP1394855B1 (en) Method of manufacturing a universal housing for an electronic semiconductor device
EP2973671B1 (en) Method for the production of an electronic sub-assembly
DE102011001556B4 (en) Manufacturing method for an encapsulated semiconductor chip with external contact pads
EP3231261B1 (en) Printed circuit board with asymmetrical stack of layers
DE102016110862B4 (en) Module and method of making a variety of modules
EP1356518B1 (en) Substrate for an electric component and method for the production thereof
WO2003075347A2 (en) Electronic module, panel with individual electronic modules and method for the production thereof
EP1620893B1 (en) Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel
EP0620702A2 (en) Core for electrical interconnection substrates and electrical interconnection substrates with core, and method for manufacturing the same
DE102019202715A1 (en) FILM-BASED PACKAGE WITH DISTANCE COMPENSATION
EP0451541A1 (en) Fabrication of multilayer circuit boards with increased conductor density
WO2005029932A1 (en) Electronic component, and arrangement comprising an electronic component
WO1995031883A1 (en) Process for manufacturing printed circuit foils or semifinished products for printed circuit foils, and thus manufactured printed circuit foils and semifinished products
DE10333840B4 (en) Semiconductor component with a plastic housing, which has a Umverdrahrungsstruktur and method for their preparation
DE102018100139A1 (en) Method for producing a multilayer printed circuit board and printed circuit board
EP2280592B1 (en) Construction of a contact area on a circuit board
DE19846662A1 (en) Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing
EP1684341A2 (en) Electric circuit and method of manufacturing an electric circuit
WO2005091365A2 (en) Coupling substrate for semiconductor components and method for the production thereof
DE10343065A1 (en) Circuit board arrangement for mobile telephones and laptops comprises a circuit board layer, a component arranged on the circuit board layer, and a positioning element formed on the circuit board layer for fixing the component on the layer
DE10146854B4 (en) Electronic component with at least one semiconductor chip and method for producing an electronic component with at least one semiconductor chip
DE102020107311B4 (en) Process for the fine structuring of metal-containing layers and ceramic multi-layer component
DE102019202720B4 (en) Thin film chip package for semiconductor chips with indirect contact and process for producing the same
DE102009002376A1 (en) Multichip sensor module and method of making same

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase