WO2005050746A2 - Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leuchtdioden und andere optoelektronische module - Google Patents

Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leuchtdioden und andere optoelektronische module Download PDF

Info

Publication number
WO2005050746A2
WO2005050746A2 PCT/EP2004/052676 EP2004052676W WO2005050746A2 WO 2005050746 A2 WO2005050746 A2 WO 2005050746A2 EP 2004052676 W EP2004052676 W EP 2004052676W WO 2005050746 A2 WO2005050746 A2 WO 2005050746A2
Authority
WO
WIPO (PCT)
Prior art keywords
optoelectronic component
planar
product according
substrate
insulating layer
Prior art date
Application number
PCT/EP2004/052676
Other languages
English (en)
French (fr)
Other versions
WO2005050746A3 (de
Inventor
Ewald GÜNTHER
Jörg-Erich SORG
Karl Weidner
Jörg ZAPF
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2006540423A priority Critical patent/JP2007511914A/ja
Priority to EP04791319.9A priority patent/EP1685603B1/de
Priority to KR1020067011986A priority patent/KR101164259B1/ko
Priority to EP10177356.2A priority patent/EP2262016B1/de
Priority to US10/579,542 priority patent/US7759754B2/en
Publication of WO2005050746A2 publication Critical patent/WO2005050746A2/de
Publication of WO2005050746A3 publication Critical patent/WO2005050746A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Definitions

  • wire bonding and soldering or chip mounting are predominantly used as electrical contacting techniques between the chip and the substrate
  • Encapsulation of the chip with transparent material epoxy, silicone, acrylate, polyurethane and other polymers
  • connection technology should offer a high degree of flexibility so that to be able to react flexibly and cost-effectively to design changes.
  • the object of the invention is to specify modules with a substrate and optoelectronic components and methods for their production which meet these requirements.
  • a substrate has an optoelectronic component which is in contact with planar.
  • the contact is no longer made through thick, possibly in
  • planar contacting results in a particularly low overall height of the module comprising the substrate and the optoelectronic component.
  • the optoelectronic component can be contacted, for example, with other optoelectronic components on the substrate. In particular, it is in planar contact with conductive elements, for example conductor tracks, of the substrate.
  • the substrate and / or the optoelectronic component are at least partially provided with an insulating layer on which the planar lead structure is arranged for the planar contacting of the optoelectronic component.
  • the insulating layer can be formed by a film, lacquer and / or a polymer layer.
  • the layer can be laminated, evaporated, printed and / or sprayed.
  • the insulating layer can be structured, for example, by means of laser, (plasma) etching, inkjet and / or photo structuring. Parylene in particular can be used as the polymer.
  • a light interaction with the surroundings should be possible for the optoelectronic component. This can be achieved particularly advantageously in two ways:
  • the insulating layer as a whole or in particular in the region of the light exit and / or entrance opening of the optoelectronic component can be (highly) transparent.
  • a window can be opened in the insulating layer in the area of the light exit and / or entry opening of the optoelectronic component.
  • the window for example if the insulating layer is formed by a film, may already be present in the layer before the layer is applied. Alternatively, however, it can also be opened after the layer has been applied by appropriately structuring the layer using the above-mentioned procedures.
  • Such a window is preferably also provided in the insulating layer in the region of one or more electrical contact points of the optoelectronic component.
  • the planar guide structure can then be guided through the window to the contact point of the optoelectronic component.
  • the insulating layer and / or the planar guide structure can also have a light exit and / or entrance opening of the optoelectronic component at least partially cover it.
  • the planar guide structure is in particular designed to be reflective, so that, for example, light is reflected back into the optoelectronic component and can leave it at another light exit opening. In this way, light guidance can also be achieved via the planar contact.
  • the optoelectronic component is, for example, an LED, in particular an OLED, and / or a photovoltaic component.
  • Ceramics a flex, in particular copper-clad on both sides, a stamped or etched lead frame or a layer structure, for example, are used, such as is used in the production of chip cards or flexible circuits.
  • the height of the product with substrate and optoelectronic component is preferably less than 0.4 mm.
  • the optoelectronic component is contacted in a planar manner.
  • Advantageous refinements of the method result analogously to the advantageous refinements of the product and vice versa.
  • FIG. 1 shows a section through a product having a substrate with a planar contacted optoelectronic component
  • FIG. 2 shows a section through an alternative product having a substrate with a planar-contacted optoelectronic component; 3 shows a comparison between the planar and a conventionally contacted optoelectronic component in plan view and
  • FIG. 4 shows a comparison between the planar and the conventionally contacted optoelectronic component with regard to the light failure.
  • One or more optoelectronic components are fixed on a substrate by gluing or soldering.
  • the electrical connection of contact points in the form of contact pads on the top of the optoelectronic component is now carried out using a planar contacting method. This can be done, for example, by laminating an electrically insulating film and making contact by means of planar conductive structures in the form of
  • an insulating layer can also be produced by other methods, such as painting, vapor deposition or printing.
  • the film can be transparent in the wavelength range of the light emitted or absorbed by the optoelectronic component. Then no partial removal of the film is necessary. The film can then also take on the protective function of the clear mold compound. - If the film is not sufficiently transparent, it can be structured so that, depending on the type of LED, the light emission on the chip flanks and / or on the chip top is maximized. This can be done, for example, by laser ablation flexibly and independently of the topography.
  • the insulating film simulates the chip surface. This means that the full insulation function to increase reliability is also provided on the edges and in the corner areas.
  • the insulating film is coated in an electrically conductive manner, for example by laminating on a metal film.
  • This metal foil is now structured before or after the lamination process.
  • the connection between the chip and the metal structure can take place in the case of elevated, particularly rough bumps on the chip pads by mechanical pressing or also by partial galvanic or currentless deposition. Refinement of the aluminum chip pads at the wafer level is advantageous here.
  • connection can also be made by using preformed pressing tools in commercially available presses.
  • the conductive metal structures can be applied by a printing process.
  • FIG. 1 shows a product 1 having a substrate 2 in the form of an etched copper leadframe.
  • the copper of the leadframe is surrounded by a nickel-gold electroplating to improve the soldering properties.
  • An optoelectronic component 3 in the form of a chip is arranged on the substrate 2 and is electrically and mechanically connected to the substrate 2 via conductive adhesive or solder 4.
  • An insulating layer 5 in the form of a film is guided over the substrate 2 and the optoelectronic component 3.
  • the insulating layer 5 is opened through a window in the region of the light exit opening of the optoelectronic component 3.
  • a planar conductive structure 6 in the form of a metallization is guided over the insulating layer 5 to contact points of the optoelectronic component 3 and to a conductor track 7 of the substrate 2.
  • the substrate 2 with the optoelectronic component 3, the insulating layer 5 and the planar conductive structure 6 are cast into a protective compound 8 in the form of a clear-mold compound.
  • the product 1 is about 150 microns high.
  • the product 1 shown in FIG. 2 corresponds to that shown in FIG. 1 with the exception of the fact that the insulating layer 5 is transparent and therefore passes through in the area of the light exit opening of the optoelectronic component 3. There is therefore no window open there, but only at the contact points of the optoelectronic component 3 at which it is electrically connected to the planar guide structure 6.
  • the transparent, insulating layer 5 can in particular in the area of the light exit opening of the optoelectronic Component 3 contain pigments to color emerging light.
  • FIG. 3 shows on the left a planar-contacted optoelectronic component 3 with a large central light outlet and an edge contact completely surrounding this light outlet with a planar guide structure 6 and an insulating layer hidden underneath.
  • the edge contact may not run all the way round, but only at one or more individual points to the end face of the optoelectronic component 3 facing away from the substrate 2.
  • An optoelectronic component 3 can be seen on the right in FIG. 3, which is contacted with a wire 9 via 120 ⁇ m wire bonding according to the prior art. As can be seen, a large part of the light exit opening of the optoelectronic component 3 is covered.
  • planar contacting when guiding light are particularly clear in FIG. 4.
  • All light exit openings of the optoelectronic component 3, at which a light exit is not desired, are through the insulating film 5 and the planar Lead structure 6 covered. If these are designed to be reflective, the light is even reflected back into the optoelectronic component 3 until it emerges at the light exit opening provided.
  • planar-contacted optoelectronic component 3 the light emerges as desired at the end face of optoelectronic component 3 opposite substrate 2 and thus approximately perpendicular to substrate 2.
  • the phosphors for the light conversion blue to white can be incorporated into the film as pigments. In this way, good control of the color coordinates is possible via a precisely determined film thickness and pigment concentration in the film.

Abstract

Ein Erzeugnis weist ein Substrat mit einem optoelektronischen Bauelement auf, das planar kontaktiert ist.

Description

Beschreibung
Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
Bei der Herstellung von einzelnen LEDs und Beleuchtungsmodulen (Compact Light Sources) kommen als elektrische Kontaktiertechniken zwischen Chip und Substrat überwiegend Drahtbonden und Löten bzw. eine Chipmontage mit
Leitkleber zum Einsatz. Auf diese Weise entstehen bestückbare Bauelemente oder auch LED-Arrays für Beleutchtungsmodule . Der übliche Aufbauprozess ist wie folgt:
- Diebonden: Platzieren des oder der Chips in einem gefüllten Leitkleber (Kleben) und Aushärten des Klebers oder
- Montage des Chips mit Hilfe eines Lotes , unter Temperatur und möglicherweise Druck (Löten/Legieren) ,
- Wirebond: Elektrischer Anschluss des Cϊiips durch Drahtkontaktieren,
- Einkapselung des Chips mit transparentem Material (Epoxi, Silikon, Acrylat, Polyurethan und andere Polymere) durch Gießtechnik oder Spritztechnik,
- Vereinzeln der Nutzen durch Sägen, Wasserstrahlschneiden oder Lasertrennen.
Im Zuge der Miniaturisierung werden am Markt immer geringere Bauteilhöhen angefragt. Dabei müssen die Produkte kostengünstig sein und eine ausreichende Zuverlässigkeit bieten. Im Fall von Chip-Arrays werden sogar sehr hohe Zuverlässigkeiten gefordert. Darüber hinaus sollte die Verbindungstechnik eine hohe Flexibilität bieten, um schnell, flexibel und kostengünstig auf Designänderungen reagieren zu können .
Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, Module mit einem Substrat und optoelektronischen Bauelementen sowie Verfahren zu deren Herstellung anzugeben, die diesen Anforderungen gerecht werden.
Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Dementsprechend weist ein Substrat ein optoelektronisches Bauelement auf, das planar kontaktiert ist. Die Kontaktierung erfolgt also nicht mehr durch dicke, gegebenenfalls im
Abstand von Substrat und Bauelement geführte Drähte, sondern durch eine planare, flache, ebene Leitstruktur etwa in Form einer Kupferschicht.
Durch die planare Kontaktierung ergibt sich eine besonders geringe Bauhöhe des Moduls aus Substrat und optoelektronischem Bauelement.
Das optoelektronische Bauelement kann beispielsweise mit anderen optoelektronischen Bauelementen auf dem Substrat kontaktiert sein. Insbesondere ist es mit leitenden Elementen, beispielsweise Leiterbahnen, des Substrats planar kontaktiert.
Um die planare Kontaktierung in einem möglichst geringem
Abstand vom Substrat und/oder optoelektronischen Bauelement zu führen, sind das Substrat und/oder das optoelektronische Bauelement zumindest teilweise mit einer isolierenden Schicht versehen, auf der zur planaren Kontaktierung des optoelektronischen Bauelements die planare Leitstruktur angeordnet ist. Die isolierende Schicht kann durch eine Folie, Lack und/oder eine Polymerschicht gebildet werden. Die Schicht kann auflaminiert, aufgedampft, gedruckt und/oder gespritzt werden. Eine Strukturierung der isolierenden Schicht kann beispielsweise mittels Laser, (Plasma-) Ätzen, InkJet und/oder Fotostrukturierung erfolgen. Als Polymer kann insbesondere Parylene verwendet werden.
Dem optoelektronischen Bauelement sollte eine Lichtwechselwirkung mit der Umgebung möglich sein. Dies lässt sich besonders vorteilhaft auf zwei Arten realisieren:
Einmal kann die isolierende Schicht insgesamt oder insbesondere im Bereich der Lichtaus- und/oder -eintrittsöffnung des optoelektronischen Bauelementes (hoch-) transparent sein.
Zum anderen kann in der isolierenden Schicht im Bereich der Lichtaus- und/oder -eintrittsöffnung des optoelektronischen Bauelements ein Fenster geöffnet sein. Das Fenster kann, beispielsweise wenn die isolierende Schicht durch eine Folie gebildet wird, bereits vor dem Aufbringen der Schicht in dieser vorhanden sein. Alternativ lässt es sich aber auch nach dem Aufbringen der Schicht durch entsprechendes Strukturieren der Schicht mittels der oben genannten Vorgehensweisen öffnen.
Ein solches Fenster ist vorzugsweise in der isolierenden Schicht auch im Bereich einer oder mehrerer elektrischer Kontaktstellen des optoelektronischen Bauelementes vorgesehen. Durch das Fenster kann dann die planare Leitstruktur zur Kontaktstelle des optoelektronischen Bauelements geführt sein.
Wenn dies beabsichtigt ist, kann die isolierende Schicht und/oder die planare Leitstruktur auch eine Lichtaus- und/oder -eintrittsöffnung des optoelektronischen Bauelements zumindest teilweise verdecken. Dazu ist insbesondere die planare Leitstruktur reflektierend ausgeführt, so dass beispielsweise Licht in das optoelektronische Bauelement zurückreflektiert wird und dieses an einer anderen Lichtaustrittsöffnung verlassen kann. So lässt sich über die planare Kontaktierung zusätzlich eine Lichtführung erzielen.
Das optoelektronische Bauelement ist beispielsweise eine LED, insbesondere eine OLED, und/oder ein fotovoltaisches Bauelement. Als Substrat können eine Leiterplatte, eine
Keramik, eine, insbesondere beidseitig mit Kupfer kaschierte, Flex, ein beispielsweise gestanzter oder geätzter Leadframe oder ein Schichtaufbau zum Einsatz kommen, wie er beispielsweise bei der Herstellung von Chipkarten oder flexiblen Schaltkreisen verwendet wird.
Vorzugsweise beträgt die Höhe des Erzeugnisses mit Substrat und optoelektronischem Bauelement weniger als 0,4 mm.
In einem Verfahren zum Herstellen eines Erzeugnisses aufweisend ein Substrat mit einem optoelektronischen Bauelement wird das optoelektronische Bauelement planar kontaktiert. Vorteilhafte Ausgestaltungen des Verfahrens ergeben sich analog zu den vorteilhaften Ausgestaltungen des Erzeugnisses und umgekehrt.
Weitere Vorteile und Merkmale der Erfindung lassen sich der Beschreibung von Ausführungsbeispielen anhand der Zeichnung entnehmen. Dabei zeigt:
Figur 1 einen Schnitt durch ein Erzeugnis aufweisend ein Substrat mit einem planar kontaktierten optoelektronischen Bauelement;
Figur 2 einen Schnitt durch ein alternatives Erzeugnis aufweisend ein Substrat mit einem planar kontaktierten optoelektronischen Bauelement; Figur 3 einen Vergleich zwischen dem planar und einem herkömmlich kontaktierten optoelektronischen Bauelement in der Draufsicht und
Figur 4 einen Vergleich zwischen dem planar und dem herkömmlich kontaktierten optoelektronischen Bauelement bezüglich des Lichtausfalls.
Zunächst sollen einige Grundzüge der Aufbau- und Verbindungstechnik dargestellt werden.
Eines oder mehrere optoelektronische Bauelemente beispielsweise in Form von Chips werden durch Kleben oder Löten auf einem Substrat fixiert. Die elektrische Anbindung von Kontaktstellen in Form von Kontaktpads auf der Oberseite des optoelektronischen Bauelements erfolgt nun durch ein planares Kontaktierverfahren. Dieses kann zum Beispiel auf dem Auflaminieren einer elektrisch isolierenden Folie und der Kontaktierung durch planare Leitstrukturen in Form von
Metallstrukturen auf dieser Folie basieren. Statt in Form einer isolierenden Folie kann eine isolierende Schicht allerdings auch durch andere Verfahren erzeugt werden, wie beispielsweise Lackieren, Aufdampfen oder Drucken.
Zur isolierenden Schicht in Form von Isolierfolie;
- Aufbringen zum Beispiel durch isostatisches Laminieren in einem Autoklaven oder durch Verwendung eines Hot-Roll- Laminators oder in einer Vakuum-Heißpresse.
- Die Folie kann im Wellenlängenbereich des vom optoelektronischen Bauelement emittierten oder absorbierten Lichts transparent sein. Dann ist kein partielles Entfernen der Folie notwendig. Die Folie kann dann auch die Schutzfunktion des Clear-Mold-Compounds mit übernehmen. - Falls die Folie nicht ausreichend transparent ist, kann sie so strukturiert werden, dass je nach LED-Typ der Lichtaustritt an den Chipflanken und/oder an der Chipoberseite maximiert wird. Dies kann beispielsweise durch eine Laserablation flexibel und unabhängig von der Topografie erfolgen.
- Durch geeignete Laminierverfahren kann erreicht werden, dass die Isolierfolie die Chipoberfläche nachbildet. Damit kann erreicht werden, dass auch an den Kanten und in den Eckbereichen die volle Isolierfunktion zur Erhöhung der Zuverlässigkeit gegeben ist.
Zur Kontaktierung durch planare Leitstrukturen in Form von Metallstrukturen gibt es verschiedene Möglichkeiten:
- Elektrische Anbindung über einen geeigneten Metallisierungsprozess, zum Beispiel Aufbringen einer dünnen Startschicht durch Sputtern oder Aufdampfen, anschließend selektive Verstärkung durch stromlose oder galvanische Abscheidung zum Beispiel von Kupfer.
- Die Isolierfolie ist elektrisch leitfähig beschichtet, zum Beispiel durch Aufkaschieren einer Metallfolie. Diese Metallfolie wird nun vor oder nach dem Laminierprozess strukturiert. Die Verbindung zwischen Chip und Metallstruktur kann bei erhöhten, besonders rauen Bumps auf den Chip-Pads durch mechanisches Verpressen erfolgen oder auch durch partielle galvanische oder stromlose Abscheidung. Hierbei ist eine Veredelung der Aluminium- Chip-Pads auf Waferebene vorteilhaft.
- Die Verbindung kann auch durch Einsatz von vorgeformten Presswerkzeugen in handelsüblichen Pressen erfolgen. - Die leitfähigen Metallstrukturen können durch einen Druckprozess aufgebracht werden.
In Figur 1 erkennt man ein Erzeugnis 1 aufweisend ein Substrat 2 in Form eines geätzten Kupfer-Leadframes . Das Kupfer des Leadframes ist dabei mit einer Nickel-Gold- Galvanik umgeben, um die Löteigenschaften zu verbessern. Auf dem Substrat 2 ist ein optoelektronisches Bauelement 3 in Form eines Chips angeordnet und mit dem Substrat 2 über Leitkleber oder Lot 4 elektrisch und mechanisch verbunden.
Über das Substrat 2 und das optoelektronische Bauelement 3 ist eine isolierende Schicht 5 in Form einer Folie geführt. Die isolierende Schicht 5 ist im Bereich der Lichtaustrittsöffnung des optoelektronischen Bauelements 3 durch ein Fenster geöffnet. Zur Kontaktierung des optoelektronischen Bauelements 3 ist eine planare Leitstruktur 6 in Form einer Metallisierung über die isolierende Schicht 5 zu Kontaktstellen des optoelektronischen Bauelements 3 und zu einer Leiterbahn 7 des Substrats 2 geführt.
Das Substrat 2 mit dem optoelektronischen Bauelement 3, der isolierenden Schicht 5 und der planaren Leitstruktur 6 sind in eine Schutzmasse 8 in Form eines Clear-Mold-Compounds eingegossen. Das Erzeugnis 1 ist etwa 150 μm hoch.
Das in Figur 2 dargestellte Erzeugnis 1 entspricht dem in Figur 1 dargestellten mit Ausnahme der Tatsache, dass die isolierende Schicht 5 transparent ausgeführt ist und deshalb im Bereich der Lichtaustrittsöffnung des optoelektronischen Bauelements 3 durchläuft. Es ist dort also kein Fenster geöffnet, sondern nur an den Kontaktstellen des optoelektronischen Bauelements 3, an denen dieses mit der planaren Leitstruktur 6 elektrisch verbunden ist. Die transparente, isolierende Schicht 5 kann insbesondere im Bereich der Lichtaustrittsöffnung des optoelektronischen Bauelements 3 Pigmente enthalten, um austretendes Licht zu färben. In Figur 3 erkennt man links ein planar kontaktiertes optoelektronisches Bauelement 3 mit einem großen zentralen Lichtaustritt und einer diesen Lichtaustritt vollkommen umgebenden Randkontaktierung mit einer planaren Leitstruktur 6 und einer darunter verborgenen isolierenden Schicht. Alternativ kann die Randkontaktierung je nach Aufbau der Kontaktstellen des optoelektronischen Bauelements 3 und beabsichtigter Lichtführung auch nicht vollständig umlaufend, sondern nur an einer oder mehreren einzelnen Stellen zur dem Substrat 2 abgewandten Stirnseite des optoelektronischen Bauelements 3 laufen.
Rechts sieht man in Figur 3 ein optoelektronisches Bauelement 3, das nach dem Stand der Technik über 120 μm-Drahtbonden mit einem Draht 9 kontaktiert ist. Wie man erkennt, wird ein Großteil der Lichtaustrittsöffnung des optoelektronischen Bauelements 3 verdeckt.
Die Vorteile der planaren Kontaktierung bei der Lichtführung werden in Figur 4 besonders deutlich. Hier sieht man links wiederum das planar durch die isolierende Schicht 5 und die planare Leitstruktur 6 kontaktierte optoelektronische Bauelement 3 auf dem Substrat 2. Alle Lichtaustrittsöffnungen des optoelektronischen Bauelements 3, an denen ein Lichtaustritt nicht gewünscht wird, werden durch die isolierende Folie 5 und die planare Leitstruktur 6 verdeckt . Sind diese reflektierend ausgeführt, so wird das Licht sogar in das optoelektronische Bauelement 3 zurückreflektiert, bis es an der vorgesehenen Lichtaustrittsöffnung austritt.
Bei der rechts in Figur 4 dargestellten Kontaktierung nach dem Stand der Technik wird dagegen ein großer Teil des gewünschten Lichtaustrittsbereichs durch den angebondeten Draht 9 verdeckt. Stattdessen tritt das Licht ungewünscht parallel zum Substrat 2 aus den Seiten des optoelektronischen Bauelements 3 aus .
Beim planar kontaktierten optoelektronischen Bauelement 3 tritt das Licht dagegen wie gewünscht an der dem Substrat 2 gegenüber liegenden Stirnfläche des optoelektronischen Bauelements 3 und damit in etwa senkrecht zum Substrat 2 aus .
Die beschriebene Aufbau- und Verbindungstechnik weist folgende Vorteile auf:
- Kleinflächige Ankontaktierung und ein variables Layout ermöglichen größtmögliche Lichtausbeuten.
- Homogene Stromverteilung durch ausgewählte Kontaktleiterdimensionen mit der Folge einer hohen Lichtausbeute .
- Ultradünner, miniaturisierter Aufbau.
- Planare Ankontaktierung ermöglicht dünne Moldmassenabdeckung .
- Planare Ankontaktierung ermöglicht eine effektive Entwärmung durch einen flächig angebrachten Kühlkörper
- Kostengünstige Aufbau- und Verbindungstechnik durch hochparallele Prozessierung (Prozessierung im Nutzen) . Auch das Fertigen im Reel-to-Reel-Verfahren ist möglich.
- Keine Abschattung durch zentrale Wirebond-Pads in der Chipmitte .
- Hohe Zuverlässigkeit durch angepasste Materialeigenschaften, zum Beispiel CTE (Coeffizient of Thermal Expansion) , Tg (Temperatur des Glasübergangs) usw. - Bei geeigneter Wahl der optischen Eigenschaften der Isolierfolie kann diese die Schutzfunktion des Clear-Mold- Compounds mit übernehmen, so dass dieser nicht mehr notwendig ist.
- Die Leuchtstoffe für die Lichtkonversion blau zu weiß können als Pigmente in die Folie eingearbeitet werden. Auf diese Weise ist über eine genau bestimmte Foliendicke und Pigmentkonzentration in der Folie eine gute Steuerung der Farbkoordinaten möglich.

Claims

Patentansprüche
1. Erzeugnis aufweisend ein Substrat (2) mit einem optoelektronischen Bauelement (3) , dadurch gekennzeichnet, dass das optoelektronische Bauelement (3) planar kontaktiert ist.
2. Erzeugnis nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (2) ein leitendes Element (7 ) , insbesondere eine Leiterbahn, aufweist, mit dem das optoelektronische Bauelement (3) planar kontaktiert ist.
3. Erzeugnis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (2) und oder das optoelektronische Bauelement (3) zumindest teilweise mit einer isolierenden Schicht (5) versehen sind, auf der zur planaren Kontaktierung des optoelektronischen Bauelements (3) eine planare Leitstruktur (6) angeordnet ist.
4. Erzeugnis nach Anspruch 3, dadurch gekennzeichnet, dass die isolierende Schicht (5) eine Folie, Lack und/oder eine Polymerschicht ist.
5. Erzeugnis nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die isolierende Schicht (5) im Bereich einer Lichtaus- und/oder -eintrittsöffnung des optoelektronischen Bauelements (3) transparent ist.
6. Erzeugnis nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass in der isolierenden Schicht im Bereich einer Lichtaus- und/oder -eintrittsöffnung des optoelektronischen Bauelements (3) ein Fenster geöffnet ist.
7. Erzeugnis nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass in der isolierenden Schicht im Bereich einer Kontaktstelle des optoelektronischen Bauelements (3) ein Fenster geöffnet ist, durch das die planare Leitstruktur zur Kontaktstelle des optoelektronischen Bauelements geführt ist.
8. Erzeugnis nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die isolierende Schicht (5) Pigmente zur Färbung des vom optoelektronischen Bauelement (3) emittierten oder absorbierten Lichts enthält.
9. Erzeugnis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die planare Kontaktierung eine Lichtaus- und/oder - eintrittsöffnung des optoelektronischen Bauelements zumindest teilweise verdeckt.
10. Erzeugnis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das optoelektronische Bauelement (3) eine LED, insbesondere eine OLED, und/oder ein fotovoltaisches Bauelement ist.
11. Erzeugnis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (2) eine Leiterplatte, eine Flex oder ein Leadframe ist.
12. Erzeugnis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Höhe des Erzeugnisses (1) weniger al 0,4 mm beträgt.
13. Verfahren zum Herstellen eines Erzeugnisses (1) aufweisend ein Substrat (2) mit einem optoelektronischen
Bauelement (3) , dadurch gekennzeichnet, dass das optoelektronische Bauelement (3) planar kontaktiert wird.
PCT/EP2004/052676 2003-11-17 2004-10-27 Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leuchtdioden und andere optoelektronische module WO2005050746A2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006540423A JP2007511914A (ja) 2003-11-17 2004-10-27 発光ダイオードおよびその他の光電モジュールに対するエコノミーな、小型化されたコンストラクションおよびコネクション技術
EP04791319.9A EP1685603B1 (de) 2003-11-17 2004-10-27 Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leds und andere optoelektronische module
KR1020067011986A KR101164259B1 (ko) 2003-11-17 2004-10-27 Ｌｅｄ 및 다른 광전자 모듈을 위한 경제적인 소형화 구조 기법 및 접합 기법
EP10177356.2A EP2262016B1 (de) 2003-11-17 2004-10-27 Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US10/579,542 US7759754B2 (en) 2003-11-17 2004-10-27 Economical miniaturized assembly and connection technology for LEDs and other optoelectronic modules

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10353679A DE10353679A1 (de) 2003-11-17 2003-11-17 Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
DE10353679.5 2003-11-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
EP10177356.2A Previously-Filed-Application EP2262016B1 (de) 2003-11-17 2004-10-27 Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module

Publications (2)

Publication Number Publication Date
WO2005050746A2 true WO2005050746A2 (de) 2005-06-02
WO2005050746A3 WO2005050746A3 (de) 2005-07-28

Family

ID=34530247

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/052676 WO2005050746A2 (de) 2003-11-17 2004-10-27 Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leuchtdioden und andere optoelektronische module

Country Status (8)

Country Link
US (1) US7759754B2 (de)
EP (2) EP1685603B1 (de)
JP (1) JP2007511914A (de)
KR (1) KR101164259B1 (de)
CN (2) CN1910761A (de)
DE (1) DE10353679A1 (de)
TW (1) TWI305426B (de)
WO (1) WO2005050746A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036030A (ja) * 2005-07-28 2007-02-08 Nichia Chem Ind Ltd 発光装置及びその製造方法
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
US7726835B2 (en) 2005-02-28 2010-06-01 Osram Opto Semiconductors Gmbh LED array
DE102012200327A1 (de) 2012-01-11 2013-07-11 Osram Gmbh Optoelektronisches Bauelement
KR101295606B1 (ko) * 2005-08-30 2013-08-12 오스람 옵토 세미컨덕터스 게엠베하 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102006015117A1 (de) 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
DE102007015893A1 (de) * 2007-04-02 2008-10-09 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zum Betrieb und Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102008006757A1 (de) 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
DE102008015551A1 (de) * 2008-03-25 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung
DE102008049188A1 (de) 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102008049069B8 (de) 2008-09-26 2020-10-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
US7955873B2 (en) * 2009-03-31 2011-06-07 Infineon Technologies Ag Method of fabricating a semiconductor device
DE102009039891A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
DE102009039890A1 (de) 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Halbleiterkörper, einer Isolationsschicht und einer planaren Leitstruktur und Verfahren zu dessen Herstellung
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
DE102010032497A1 (de) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US20120052458A1 (en) * 2010-08-24 2012-03-01 Roger Harman Removable orthodontic or orthopedic appliance with inlaid design piece and the method of construction
JP5625778B2 (ja) * 2010-11-12 2014-11-19 富士ゼロックス株式会社 発光チップ、発光装置、プリントヘッドおよび画像形成装置
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
DE102016109519A1 (de) 2016-05-24 2017-11-30 Osram Gmbh Eindeckungsteil für ein Gewächshaus, Gewächshaus und Verwendung einer Schicht für ein Eindeckungsteil
DE102020119511A1 (de) 2020-07-23 2022-01-27 Ic-Haus Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005457A (en) * 1975-07-10 1977-01-25 Semimetals, Inc. Semiconductor assembly, method of manufacturing same, and bonding agent therefor
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
US5307360A (en) * 1991-12-20 1994-04-26 Thomson Hybrides Method of wiring a row of lasers and a row of lasers wired by this method
JPH1187779A (ja) * 1997-09-04 1999-03-30 Rohm Co Ltd チップ型発光素子
JP2001044498A (ja) * 1999-07-28 2001-02-16 Nichia Chem Ind Ltd 窒化物半導体発光素子
US6291841B1 (en) * 2000-01-10 2001-09-18 Jiahn-Chang Wu Flat interconnection semiconductor package
US20020096254A1 (en) * 2001-01-22 2002-07-25 Michael Kober Optical device module and method of fabrication
US20020137245A1 (en) * 2001-03-26 2002-09-26 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
WO2003063312A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif laser a semi-conducteurs a base de nitrures et son procede de fabrication
US20030160258A1 (en) * 2001-12-03 2003-08-28 Sony Corporation Electronic part and method of producing the same
US20040041159A1 (en) * 2002-09-02 2004-03-04 Matsushita Electric Industrial Co., Ltd. Light-emitting device
WO2004077578A2 (de) * 2003-02-28 2004-09-10 Osram Opto Semiconductors Gmbh Beleuchtungsmodul auf leuchtdioden-basis und verfahren zu dessen herstellung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130375A (ja) 1982-01-29 1983-08-03 株式会社東芝 デイスプレイ装置
KR910006706B1 (ko) 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
DE4228274C2 (de) 1992-08-26 1996-02-29 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
CN1146029C (zh) * 1995-06-30 2004-04-14 株式会社东芝 电子元件及包含该电子元件的移动体通信装置
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US6130465A (en) * 1997-10-29 2000-10-10 Light Point Systems Inc. Micro-solar assembly
US6412971B1 (en) * 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
JPH11220170A (ja) 1998-01-29 1999-08-10 Rohm Co Ltd 発光ダイオード素子
DE19901918A1 (de) * 1998-01-28 1999-07-29 Rohm Co Ltd Halbleitende lichtemittierende Vorrichtung
US6184544B1 (en) 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer
TW420965B (en) * 1998-07-14 2001-02-01 Matsushita Electric Ind Co Ltd Dispersion-type electroluminescence element
US6373188B1 (en) * 1998-12-22 2002-04-16 Honeywell International Inc. Efficient solid-state light emitting device with excited phosphors for producing a visible light output
US6932516B2 (en) * 2000-07-19 2005-08-23 Canon Kabushiki Kaisha Surface optical device apparatus, method of fabricating the same, and apparatus using the same
JP2002324919A (ja) * 2001-02-26 2002-11-08 Sharp Corp 発光ダイオードおよびその製造方法
JP2003218392A (ja) 2002-01-17 2003-07-31 Sony Corp 画像表示装置及びその製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
EP1523043B1 (de) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optischer Sensor und dessen Herstellungsverfahren
EP2400566B1 (de) * 2003-11-04 2014-02-26 Panasonic Corporation Licht emittierende Halbleitervorrichtung, Beleuchtungsmodul und Beleuchtungsvorrichtung
EP1733439B1 (de) * 2004-03-18 2013-05-15 Panasonic Corporation Led auf nitridbasis mit p-typ-injektionsbereich
JP5139005B2 (ja) * 2007-08-22 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005457A (en) * 1975-07-10 1977-01-25 Semimetals, Inc. Semiconductor assembly, method of manufacturing same, and bonding agent therefor
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
US5307360A (en) * 1991-12-20 1994-04-26 Thomson Hybrides Method of wiring a row of lasers and a row of lasers wired by this method
JPH1187779A (ja) * 1997-09-04 1999-03-30 Rohm Co Ltd チップ型発光素子
JP2001044498A (ja) * 1999-07-28 2001-02-16 Nichia Chem Ind Ltd 窒化物半導体発光素子
US6291841B1 (en) * 2000-01-10 2001-09-18 Jiahn-Chang Wu Flat interconnection semiconductor package
US20020096254A1 (en) * 2001-01-22 2002-07-25 Michael Kober Optical device module and method of fabrication
US20020137245A1 (en) * 2001-03-26 2002-09-26 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
US20030160258A1 (en) * 2001-12-03 2003-08-28 Sony Corporation Electronic part and method of producing the same
WO2003063312A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Dispositif laser a semi-conducteurs a base de nitrures et son procede de fabrication
US20040041159A1 (en) * 2002-09-02 2004-03-04 Matsushita Electric Industrial Co., Ltd. Light-emitting device
WO2004077578A2 (de) * 2003-02-28 2004-09-10 Osram Opto Semiconductors Gmbh Beleuchtungsmodul auf leuchtdioden-basis und verfahren zu dessen herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN Bd. 004, Nr. 112 (E-021), 12. August 1980 (1980-08-12) & JP 55 070080 A (NEC CORP), 27. Mai 1980 (1980-05-27) *
PATENT ABSTRACTS OF JAPAN Bd. 1999, Nr. 08, 30. Juni 1999 (1999-06-30) & JP 11 087779 A (ROHM CO LTD), 30. März 1999 (1999-03-30) *
PATENT ABSTRACTS OF JAPAN Bd. 2000, Nr. 19, 5. Juni 2001 (2001-06-05) & JP 2001 044498 A (NICHIA CHEM IND), 16. Februar 2001 (2001-02-16) *
See also references of EP1685603A2 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7726835B2 (en) 2005-02-28 2010-06-01 Osram Opto Semiconductors Gmbh LED array
JP2007036030A (ja) * 2005-07-28 2007-02-08 Nichia Chem Ind Ltd 発光装置及びその製造方法
KR101295606B1 (ko) * 2005-08-30 2013-08-12 오스람 옵토 세미컨덕터스 게엠베하 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
DE102012200327A1 (de) 2012-01-11 2013-07-11 Osram Gmbh Optoelektronisches Bauelement
WO2013104606A1 (de) 2012-01-11 2013-07-18 Osram Gmbh Optoelektronisches bauelement mit inertgas atmosphäre
US9640739B2 (en) 2012-01-11 2017-05-02 Osram Gmbh Optoelectronic component with inert gas atmosphere
DE102012200327B4 (de) 2012-01-11 2022-01-05 Osram Gmbh Optoelektronisches Bauelement

Also Published As

Publication number Publication date
EP2262016B1 (de) 2019-05-08
CN1910761A (zh) 2007-02-07
EP2262016A3 (de) 2015-04-29
KR20060099531A (ko) 2006-09-19
TWI305426B (en) 2009-01-11
EP2262016A2 (de) 2010-12-15
DE10353679A1 (de) 2005-06-02
US7759754B2 (en) 2010-07-20
US20070190290A1 (en) 2007-08-16
CN102088056A (zh) 2011-06-08
KR101164259B1 (ko) 2012-07-09
EP1685603B1 (de) 2015-09-30
EP1685603A2 (de) 2006-08-02
JP2007511914A (ja) 2007-05-10
WO2005050746A3 (de) 2005-07-28
TW200529471A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
EP1685603B1 (de) Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leds und andere optoelektronische module
EP1312124B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung, modul und vorrichtung mit einem solchen modul
EP2258000B1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
EP2269238B1 (de) Gehäuse für leds mit hoher leistung und verfahren zu dessen herstellung
DE102008025491A1 (de) Optoelektronisches Halbleiterbauteil und Leiterplatte
DE102009009288A1 (de) Starrflexible Trägerplatte
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
EP2425688A1 (de) Verfahren zur herstellung einer leiterplatte mit leds und gedruckter reflektorfläche sowie leiterplatte, hergestellt nach dem verfahren
WO2014072256A1 (de) Optoelektronisches halbleiterbauteil
WO2016202609A1 (de) Leuchtdiodenanordnung und verfahren zum herstellen einer leuchtdiodenanordnung
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010050342A1 (de) Laminat mit integriertem elektronischen Bauteil
WO2008043352A2 (de) Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
EP0303272A2 (de) Leiterplatte für die Elektronik
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102013207111A1 (de) Optoelektronisches Bauelement
WO2004107443A1 (de) Isoliertes metallsubstrat mit wenigstens einer leuchtdiode, leuchtdiodenmatrix und herstellungsverfahren
DE102018104290A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102012102421A1 (de) Deckplatte, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2012013435A1 (de) Licht emittierendes halbleiterbauelement und verfahren zur herstellung eines licht emittierenden halbleiterbauelements

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480033773.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004791319

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006540423

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067011986

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004791319

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067011986

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10579542

Country of ref document: US

Ref document number: 2007190290

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10579542

Country of ref document: US