WO2005124785A1 - 半導体装置の温度検出器および半導体記憶装置 - Google Patents

半導体装置の温度検出器および半導体記憶装置 Download PDF

Info

Publication number
WO2005124785A1
WO2005124785A1 PCT/JP2004/008630 JP2004008630W WO2005124785A1 WO 2005124785 A1 WO2005124785 A1 WO 2005124785A1 JP 2004008630 W JP2004008630 W JP 2004008630W WO 2005124785 A1 WO2005124785 A1 WO 2005124785A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
reference level
level
circuit
low
Prior art date
Application number
PCT/JP2004/008630
Other languages
English (en)
French (fr)
Inventor
Atsumasa Sako
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2004/008630 priority Critical patent/WO2005124785A1/ja
Priority to JP2006514633A priority patent/JP4603537B2/ja
Publication of WO2005124785A1 publication Critical patent/WO2005124785A1/ja
Priority to US11/542,139 priority patent/US7492657B2/en
Priority to US12/350,667 priority patent/US7646659B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Definitions

  • the present invention relates to a temperature detector of a semiconductor device and a semiconductor memory device, and more particularly to a temperature detector of a semiconductor memory device requiring a refresh operation for retaining data of a DRAM or the like.
  • SRAM Static Random Access Memory
  • DRAM Dynamic Random Access Memory
  • SRAM consumes almost no power for holding data, but DRAM requires a periodic refresh operation to hold data, and therefore consumes some power even in a standby state.
  • mobile devices that use DRAM as memory consume power only by retaining data even when they are not actually in use, resulting in lower battery capacity.
  • the data retention time of a DRAM has the characteristic that the lower the temperature, the longer the data retention time. If the temperature of the DRAM is lower than a certain boundary temperature, the temperature will be higher.
  • the period of the refresh operation (the time interval of the refresh operation) may be set longer than that, and the number of refresh operations may be reduced.
  • a refresh control circuit for switching a refresh operation cycle of a memory cell and a temperature detection unit biased by a bias voltage from a voltage bias unit including a reference unit and a regulator unit are provided.
  • a temperature detection unit biased by a bias voltage from a voltage bias unit including a reference unit and a regulator unit.
  • the temperature detector By switching the control of the refresh control circuit to perform a refresh operation in a high-temperature region or short-period, and to perform a refresh operation in a low-temperature region or long-period, the entire temperature range is maintained.
  • a semiconductor memory device in which current consumption in a low-temperature region is reduced while maintaining the data retention characteristics of the memory cell in the above (for example, see Patent Document 1).
  • a programmable temperature sensor for generating a forward sense signal and a reverse sense signal whose voltage level is determined by the amount of current flowing through the forward current source and the reverse current source, a forward sense signal and a reverse sense signal, respectively.
  • a comparator is provided to generate a temperature information signal by comparing the voltage level of the direction sensing signal, and the order of the magnitude of the voltage level in the forward direction sensing signal and the reverse direction sensing signal is replaced at a predetermined critical temperature point.
  • a programmable temperature sensor has been proposed in which the temperature point can be adjusted from outside (for example, see Patent Document 2).
  • Patent Document 1 JP 2003-132678 A
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2000-074748
  • An object of the present invention is to provide a temperature detector for a semiconductor device in which the accuracy of temperature detection is improved.
  • a further object of the present invention is to provide a semiconductor memory device capable of appropriately controlling a refresh operation cycle by applying a high-precision temperature detector and reducing power consumption.
  • a temperature detector for a semiconductor device wherein temperature detection is performed by synthesizing a reference level for temperature detection from a plurality of reference levels having different temperatures.
  • a temperature detector for a semiconductor device is provided.
  • a semiconductor memory device having a memory unit that requires a refresh operation, wherein the temperature detector detects a temperature of the semiconductor memory device;
  • a refresh cycle control circuit for controlling a cycle of a refresh operation in the memory unit in accordance with an output of the memory unit, wherein the temperature detector comprises a plurality of reference units having different temperatures.
  • a semiconductor memory device characterized by performing temperature detection by synthesizing a reference level for temperature detection from a reference level.
  • FIG. 1 is a block diagram conceptually showing a main part of a DRAM as an example of a semiconductor device to which a temperature detector is applied.
  • FIG. 2 is a diagram for explaining temperature dependency of data retention time of a memory cell in the DRAM shown in FIG. 1.
  • FIG. 3 is a block diagram schematically showing an example of a conventional semiconductor device temperature detector.
  • FIG. 4 is a block diagram showing an example of a refresh cycle control circuit in the DRAM shown in FIG. 1.
  • FIG. 5 is a circuit diagram showing an example of a fuse circuit in the temperature detector shown in FIG. 3.
  • FIG. 6 is a circuit diagram showing an example of a selector circuit in the temperature detector shown in FIG. 3.
  • FIG. 7 is a circuit diagram showing an example of a decoding circuit in the temperature detector shown in FIG. 3.
  • FIG. 8 is a circuit diagram showing an example of a reference level trimming circuit in the temperature detector shown in FIG. 3.
  • FIG. 9 is a circuit diagram showing another example of the reference level trimming circuit in the temperature detector shown in FIG. 3.
  • FIG. 10 is a circuit diagram showing an example of a temperature detection circuit in the temperature detector shown in FIG. 3.
  • FIG. 11 is a diagram for explaining the operation of the temperature detection circuit shown in FIG.
  • FIG. 12 is a circuit diagram showing an example of a signature output circuit in the temperature detector shown in FIG. 3.
  • FIG. 13 is a block diagram schematically showing one embodiment of a temperature detector of a semiconductor device according to the present invention.
  • FIG. 14 is a circuit diagram showing one embodiment of a reference level trimming circuit in the temperature detector shown in FIG.
  • FIG. 15 is a circuit diagram showing a main part of the reference level trimming circuit shown in FIG. 14.
  • FIG. 16 is a diagram for explaining the operation of the reference level trimming circuit shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a block diagram conceptually showing a main part of a DRAM (semiconductor storage device) as an example of a semiconductor device to which a temperature detector is applied.
  • reference numeral 1 denotes a temperature detector
  • 2 denotes a refresh cycle control circuit
  • 3 denotes a DRAM unit.
  • the DRAM unit 3 includes a memory unit that requires a refresh operation.
  • the temperature detector 1 detects the temperature of the DRAM 3 and outputs a temperature detection signal TS to the refresh cycle control circuit 2. Then, the refresh cycle control circuit 2 outputs a refresh request signal RR to the DRAM section 3 in response to the temperature detection signal TS from the temperature detector 1, and controls the refresh operation cycle in the DRAM section 3 (memory section). .
  • FIG. 2 is a diagram for explaining the temperature dependency of the data retention time of the memory cell in the DRAM shown in FIG.
  • a temperature Tth which is a certain threshold is set, and the temperature of the semiconductor device (semiconductor memory device: DRAM) S is lower than the set temperature Tth.
  • DRAM semiconductor memory device
  • FIG. 3 is a block diagram schematically showing an example of a conventional temperature detector of a semiconductor device.
  • the temperature detector 1 is, for example, for supplying a temperature detection signal TS indicating a detected temperature to the refresh cycle control circuit 2 of the DRAM.
  • a signature output circuit 16 a fuse circuit 11, a selector circuit 12, a decode circuit 13, a reference level trimming circuit 140, and a temperature detection circuit 15 are provided.
  • the temperature detector 1 is adapted to adjust, for example, a variation in the detected temperature of the temperature detector due to manufacturing variations or the like in a test process. That is, in the temperature detector 1, The temperature of the DRAM (DRAM) is set to the detection temperature, and the reference level trimming circuit 140 trims the reference level RL given to the temperature detection circuit 15.
  • DRAM DRAM
  • FIG. 4 is a block diagram showing an example of a refresh cycle control circuit in the DRAM shown in FIG.
  • the refresh cycle control circuit 2 is for receiving the temperature detection signal TS from the temperature detector 1 and executing a refresh operation at a cycle corresponding to the chip temperature.
  • a frequency divider control circuit 21 a ring oscillator 22, and a frequency divider 23.
  • the frequency divider control circuit 21 selects an output from a predetermined frequency dividing stage of the frequency divider 23 according to the temperature detection signal TS from the temperature detector 1, and outputs the selected output as a refresh request signal RR. It is supposed to. In other words, if the detected temperature is low, the output from the frequency-dividing stage with a long cycle (low frequency) is selected. Conversely, if the detected temperature is high, the output from the frequency-dividing stage with a short cycle (high frequency) is selected. Output is selected. Note that the refresh request signal RR from the refresh cycle control circuit 2 is supplied to the DRAM unit 3, and the refresh operation is executed at a cycle corresponding to the temperature of the DRAM.
  • FIG. 5 is a circuit diagram showing an example of a fuse circuit in the temperature detector shown in FIG.
  • the fuse circuit 11 includes, for example, a NAND gate 111, inverters 112, 113, an n-channel MOS transistor (nMOS transistor) 114, and a fuse 115.
  • nMOS transistor n-channel MOS transistor
  • a fuse reset signal FR is supplied to one input of the NAND gate 111, and a fuse set signal FS is supplied to the gate of the nMOS transistor 114.
  • the other input and output of the NAND gate 111 are cross-connected to the output and input of the inverter 112 to form a latch.
  • the fuse reset signal FR is for resetting the output signal FO of the fuse circuit 11.
  • the fuse set signal FS turns on the transistor 114 by applying a high level “H” to the gate of the transistor 114, and the fuse circuit 11 Outputs an output signal F ⁇ at a level corresponding to the state of.
  • FIG. 6 is a circuit diagram showing an example of a selector circuit in the temperature detector shown in FIG.
  • the selector circuit 12 includes inverters 121 to 124 and transfer gates 125 and 126 each including a pMOS transistor and an nMOS transistor.
  • the selector circuit 12 receives a test code TTC for trimming test, an output signal F # from the fuse circuit 11 and a temperature detection trimming test mode switching signal TTS from the outside.
  • the transfer gate 125 is turned on and 126 is turned off, and the output signal FO of the fuse circuit is output from the inverter 121, the transfer gate 125 and the inverter. It is output as a trimming selection signal SS via 124.
  • the transfer gate 125 is turned off and 126 is turned on, and the test code TTC for the trimming test switches the inverter 123, the transfer gate 126 and the inverter 124.
  • the signal is output as the trimming selection signal SS via this.
  • the selector circuit 12 switches the fuse output FO to the test code TTC by selecting the temperature detection trimming test mode (TTS is high level “H”) by the temperature detection trimming test mode switching signal TTS,
  • TTS temperature detection trimming test mode switching signal
  • the trimming selection signal is output as SS.
  • the trimming selection signal SS is input to the decoding circuit 12 and becomes a trimming decode signal.
  • FIG. 7 is a circuit diagram showing an example of a decoding circuit in the temperature detector shown in FIG.
  • the decode circuit 13 shown in FIG. 7 includes an inverter 130 135 and a NAND gate 136 139, decodes the 2-bit trimming selection signal SS, and outputs four complementary decode outputs DS1, / DS1; DS2, / DS2; DS3, / DS3; DS4, / DS4 ( ⁇ ); Output signal DS).
  • the number of bits of the trimming selection signal SS and the configuration of the decoding circuit 13 can be variously changed.
  • FIG. 8 is a circuit diagram showing an example of a reference level trimming circuit in the temperature detector shown in FIG.
  • the reference level trimming circuit 140 includes resistors 141-1, 141-2, ⁇ ⁇ ⁇ , 141-n, 141_ (n + l), and transfer gates 142-1, 142 -2, ..., 142_n, and transfer gates 142-1, 142-2 by the trimming decode signal DS (complementary n decode outputs DS1, / DS1; DS2, / DS2; ...; DSn, / DSn) , ..., 14 2—n is selected, and the voltage level of the corresponding resistance division is output as the reference level RL.
  • the trimming decode signal DS compact n decode outputs DS1, / DS1; DS2, / DS2; ...; DSn, / DSn
  • the voltage level of the reference level RL is controlled by the complementary n decode outputs (DS1, / DS1; DS2, / DS2;---; DSn, / DSn).
  • the complementary n decode outputs DS1, / DS1; DS2, / DS2; DS3, / DS3; DS4, / DS4 are used as in the decode circuit 13 shown in FIG. 7, there are four transfer gates. Become.
  • FIG. 9 is a circuit diagram showing another example of the reference level trimming circuit in the temperature detector shown in FIG.
  • the reference level trimming circuit 140 shown in FIG. 9 is different from the reference level trimming circuit 140 shown in FIG. Insert a resistor 143 and a pMOS transistor 144 connected in parallel between 141 and 1, and connect a resistor 145 and nMOS connected in parallel between the ground line (GND) and the resistor 141- (n + l).
  • the transistor 146 is incorporated.
  • FIG. 10 is a circuit diagram showing an example of a temperature detection circuit in the temperature detector shown in FIG.
  • the temperature detection circuit 15 includes a resistor 151, a diode 152, and a differential amplifier. Comparing the monitor level ML and the reference level RL with the resistor 151 and the diode 152 connected in series between the reference level (VREF) and the ground line (GND). And outputs a temperature detection signal TS via the inverter 154.
  • FIG. 11 is a diagram for explaining the operation of the temperature detection circuit shown in FIG.
  • the differential amplifier 153 compares the monitor level ML using the characteristic change of the diode 152 due to the chip temperature change with the reference level RL from the reference level trimming circuit 140 (140,). Specifically, if the monitor level ML is higher than the reference level RL (for example, PI in FIG. 11A), that is, if the actual chip temperature is lower than the set temperature, the differential amplifier 153 The output signal C ⁇ becomes low level “L” (see FIG. 11 (b)), and the temperature detection signal TS becomes high level “H” (see FIG. 11 (c)). Conversely, if the monitor level ML is lower than the reference level RL (for example, P2 in FIG.
  • the differential amplifier 153 The output signal CO becomes high level “H” (see FIG. 11 (b)), and the temperature detection signal TS becomes low level “L” (see FIG. 11 (c)).
  • This temperature detection signal TS is supplied to the refresh cycle control circuit 2 and is taken out from the pad 17 via the signature output circuit 16.
  • FIG. 12 is a circuit diagram showing an example of a signature output circuit in the temperature detector shown in FIG.
  • the signature output circuit 16 includes an nMOS transistor 161 having a gate supplied with a signature enable signal SE and an nM ⁇ S transistor 162 having a gate supplied with a temperature detection signal TS.
  • a sign enable signal SE By setting the sign enable signal SE to a high level "H”, a current is output to the pad 17 if the actual chip temperature is lower than the set temperature.
  • the temperature of the chip is set to the temperature detected by the temperature detector 1. Further, by selecting the temperature detection trimming test mode by the selector circuit 12, the output signal F of the fuse circuit is selected. Switch O to test code TTC for trimming test.
  • the test code TTC for trimming test is input to the decode circuit 13, and the decode circuit 13 outputs a decode signal DS for trimming.
  • the trimming decode signal DS enables trimming of the reference level RL output from the reference level trimming circuit 140.
  • the reference level RL is compared with the monitor level ML of the serial connection of the diode 152 and the resistor 151 in the temperature detection circuit 15. If the monitor level ML is higher than the reference level RL, that is, lower than the set temperature, the temperature detection signal TS becomes a high level “H”. Conversely, if the monitor level ML is lower than the reference level RL, that is, the temperature is higher than the set temperature. Then, the temperature detection signal TS becomes a low level “L”.
  • the temperature detection signal TS if the signature enable signal SE is set to a high level "H", a current is output to the pad 17 if the temperature is lower than the set temperature.
  • the switching point of this current on / off is the intersection point of the monitor level ML and the reference level RL, and is the trimming correction point of the reference level trimming circuit 140.
  • the offset of the set temperature of the temperature detection circuit 15 can be corrected by cutting the fuse of the fuse circuit 11 with the test code TTC for trimming test at this time.
  • the temperature of the chip is set to a high temperature test temperature (for example, about 90 ° C. to 100 ° C.), and the offset control signal OCS of the reference level trimming circuit 140 is set to a high level “H”. Then, the reference voltage RL is controlled from the reference level for the set temperature of the temperature detection circuit 15 to the offset voltage for the reference level for the test temperature. Further, by selecting the temperature detection trimming test mode by the selector circuit 12, the output signal F ⁇ of the fuse circuit is switched to the test code TTC for the trimming test.
  • a high temperature test temperature for example, about 90 ° C. to 100 ° C.
  • the test code TTC for trimming test is input to the decode circuit 13, and the decode circuit 13 outputs the decode signal DS for trimming.
  • the reference level trimming circuit 140 can trim the reference level RL output from the reference level trimming circuit 140 using the trimming decode signal DS.
  • the reference level RL is compared with the monitor level ML of the serial connection of the diode 152 and the resistor 151 in the temperature detection circuit 15. If the monitor level ML is higher than the reference level RL, that is, lower than the set temperature, the temperature detection signal TS becomes a high level “H”. Conversely, if the monitor level ML is lower than the reference level RL, that is, the temperature is higher than the set temperature. Then, the temperature detection signal TS becomes a low level “L”.
  • the temperature detection signal TS if the signature enable signal SE is set to a high level “H”, a current is output to the pad 17 if the temperature is lower than the set temperature.
  • the switching point of the current on / off is the intersection point of the monitor level ML and the reference level RL, and is the trimming correction point of the reference level trimming circuit 140 '.
  • the test temperature during the test for the trimming test and the detection during the normal operation are detected by the offset control signal OSC supplied to the gates of the pMOS transistor 144 and the nMOS transistor 146. Adjusting the difference from the temperature By adding the detection temperature adjustment offset voltage, the reference level can be trimmed at any test temperature.
  • FIG. 13 is a block diagram schematically showing one embodiment of the temperature detector of the semiconductor device according to the present invention.
  • the temperature detector 1 of the present embodiment is, for example, similar to the temperature detector shown in FIG.
  • Temperature detection signal indicating the detected temperature for DRAM refresh cycle control circuit 2
  • the reference level trimming circuit 140 (140 ') in the temperature detector shown in (1) is configured as a reference level trimming circuit 14 to which a reference level VREF and an operation mode switching signal OTS are supplied. 12, the decoding circuit 13, the temperature detection circuit 15, and the signature output circuit 16 connected to the pad 17 are substantially the same as the temperature detector of FIG.
  • FIG. 14 is a circuit diagram showing one embodiment of the reference level trimming circuit in the temperature detector shown in FIG.
  • reference numeral 41 denotes a reference level trimming section for low temperature
  • 42 denotes a reference level trimming section for high temperature
  • 43 denotes a voltage follower for low temperature
  • 44 denotes a voltage follower for high temperature
  • 45 denotes a reference level switching section.
  • the low-temperature reference level trimming section 41 and the high-temperature reference level trimming section 42 have the same circuit configuration, and include a differential amplifier 413 (423), a pMOS transistor 414 (424), a variable resistor 411 (421), And resistors 411- (11 + 1) (421- (n + 1)).
  • FIG. 15 is a circuit diagram showing a main part of the reference level trimming circuit shown in FIG. 14, and shows an example of the low-temperature reference level trimming section 41 and the high-temperature reference level trimming section 42. That is, the variable resistor 411 in the low-temperature reference level trimming section 41 (high-temperature reference level trimming section 42) in FIG. 14 is replaced by n resistors 411-1, 411-2, ⁇ , 411-n, and , And transfer gates 412-1, 412-2,..., 412-n.
  • the trimming decode signal DS (complementary n decode outputs DS1, / DS1; DS2, / DS2;---; DSn, / DSn), any one of the transfer gates 412-1, 412-2,..., 412-n is selected and the corresponding voltage level of the resistance division is supplied to the positive input of the differential amplifier 413.
  • the reference level VREF is supplied to the negative input of the differential amplifier 413, and the output signal power of the differential amplifier 413 is supplied to the gate of the 3 ⁇ 4M ⁇ S transistor 414.
  • the voltage level of the signal supplied to the positive input of the differential amplifier 413 is controlled by the complementary n decode outputs (DS1, ZDS1; DS2, / DS2;...; DSn, / DSn).
  • DS1, ZDS1; DS2, / DS2;...; DSn, / DSn For example, when using four complementary decode outputs DS1, / DS1; DS2, / DS2; DS3, / DS3; DS4, ZDS4 as shown in the decode circuit 13 shown in FIG. There will be four transfer gates.
  • the voltage follower for low temperature 43 and the voltage follower for high temperature 44 have the same circuit configuration and include a differential amplifier 431 (441) and a pMOS transistor 4 32 (442). .
  • the reference level switching unit 45 includes resistors Ra, Rb, RL, and transfer gates 451-453. Any one of these transfer gates 451; 452; 453 is selected by the complementary operation mode switching signals OTSl, / OTSl; OTS2, / OTS2; ⁇ TS3, Z ⁇ TS3, and is output as the reference level RL. It is like that.
  • the temperature of the chip is set to a high temperature test temperature (for example, 90 ° C.-100 ° C.).
  • the level RefHT is selected by the reference level switching section 45, and the mode shifts to the high temperature test mode (high temperature measurement mode). That is, the operation mode switching signals OTS3 and / OTS3 are set to the high level “H” and the low level “L” to turn on only the transfer gate 453 and output the level RefHT as the reference level RL.
  • the reference level is adjusted using the high-temperature reference level trimming section 42. That is, the corrected reference level VrHT output from the high-temperature reference level trimming unit 42 is output as the level RefHT via the high-temperature voltage follower 44.
  • the level RefHT output from the high-temperature voltage follower 44 is output as the high-temperature-side reference level because the level RefHT is selected by the reference level switching unit 45.
  • the reference level RL output from the reference level switching unit 45 is monitored by the differential amplifier 153 in the temperature detection circuit 15 described with reference to FIG. 10 to monitor the series connection of the diode 152 and the resistor 151.
  • the temperature detection signal TS becomes a high level “H”
  • the monitor level ML is lower than the reference level RL, that is, the set level. If the temperature is higher than the temperature, the temperature detection signal TS becomes a low level “L”.
  • the temperature detection signal TS if the signature enable signal SE is set to a high level "H", a current is output to the pad 17 if the temperature is lower than the set temperature. Turn on this current
  • the switching point of / off is the intersection point of the monitor level ML and the reference level RL, and the trimming correction point of the high-temperature reference level trimming section 42.
  • the transfer gates (422-1 to 422_n) are sequentially turned on one by one in the high-temperature reference level trimming section 42 using the test mode, and the on / off switching point of the current flowing through the pad 17 is switched. And record this.
  • the temperature of the chip is set to a low temperature test temperature (for example, 20 ° C.-30 ° C.).
  • the reference level switching section 45 selects the level RefLT and shifts to the low-temperature test mode (low-temperature measurement mode). That is, the operation mode switching signals OTSl and / OTS1 are set to the high level “H” and the low level “L” to turn on only the transfer gate 451, and the level RefLT
  • the reference level is adjusted using the low-temperature reference level trimming unit 41. That is, the corrected reference level VrLT output from the low-temperature reference level trimming section 41 is output as the level RefLT via the low-temperature voltage follower 43.
  • the level RefLT output from the low-temperature voltage follower 43 is selected and selected by the reference level switching unit 45, and is output as the low-temperature-side reference level.
  • the reference level RL output from the reference level switching unit 45 is compared with the monitor level ML of the serial connection of the diode 152 and the resistor 151 by the differential amplifier 153 in the temperature detection circuit 15. If the monitor level ML is higher than the reference level RL, that is, if the temperature is lower than the set temperature, the temperature detection signal TS becomes a high level “H”. Conversely, if the monitor level ML is lower than the reference level RL, that is, the set temperature If the temperature is higher, the temperature detection signal TS becomes a low level “L”.
  • the temperature detection signal TS if the signature enable signal SE is set to a high level "H", a current is output to the pad 17 if the temperature is lower than the set temperature.
  • the switching point of the current on / off is the intersection point of the monitor level ML and the reference level RL, and is the trimming correction point of the low-temperature reference level trimming unit 41.
  • the transfer gates (412-1-412_n) are sequentially turned on one by one in the low-temperature reference level trimming unit 41 using the test mode, and the current flowing through the pad 17 is reduced. Find the on / off switch point and record this.
  • the fuses at the trimming points found in the above-described high-temperature test and low-temperature test are cut. That is, the fuse 115 in the fuse circuit 11 described with reference to FIG. 5 is blown.
  • RefHT / RefLT becomes the level to which the offset correction of the temperature detection circuit 15 and the monitor level temperature-dependent correction have been performed.
  • the voltage divided by the resistors Ra, Rb, and RL of the reference level switching unit 45 connected in series between RefHT and RefLT reflects the temperature dependency of the monitor level.
  • the reference level switching unit 45 selects the level RefDET and shifts to the normal operation mode. That is, the operation mode switching signals OTS2 and / OTS2 are set to the high level “H” and the low level “L” to turn on only the transfer gate 452 and output the level RefDET as the reference level RL.
  • the reference level RL divided by the resistors Ra, Rb, and RL of the reference level switching unit 45 is a level after trimming correction, it is possible to detect the temperature with high accuracy.
  • FIG. 16 is a diagram for explaining the operation of the reference level trimming circuit shown in FIG. 14, and shows a case where the monitor level ML in the temperature detection circuit 15 varies from ML1 to ML2.
  • FIG. 16 shows a case where the monitor levels ML1 and ML2 match (RefHTO) at the high temperature test temperature Tht and greatly differ from the levels RefLTl and RefLT2 at the low temperature test temperature Tit.
  • RefHTO monitor levels ML1 and ML2 match
  • the temperature detection circuit 15 The detected temperature (detected temperature) Tdet comes at a 1: 2 position between the low temperature test temperature Tit and the high temperature test temperature T ht. Since the detected temperature Tdet is determined by the ratio of the low-temperature test temperature Tit to the high-temperature test temperature Tht, even if the temperature dependency of the monitor level of the temperature detection circuit 15 varies, it can be corrected by the above-described trimming of the levels RefHT and RefLT. RL needs to satisfy the relationship of RL / (Ra + Rb + RL) RefHT / RefLT
  • the temperature detector of the semiconductor device according to the present invention performs the high-temperature and low-temperature reference levels in the high-temperature test and the low-temperature test, and then trims the other temperatures. Can be formed by resistance division to improve the accuracy of the detected temperature.
  • the cycle of the refresh operation is appropriately controlled to reduce power consumption. Can be reduced.
  • the order of the low-temperature test and the high-temperature test is good.
  • the fuse cut can be performed after the high temperature test and after the low temperature test, which does not need to be performed at once.
  • the force S for synthesizing the reference level for temperature detection from the two reference levels on the low-temperature side and the high-temperature side is expressed by the reference level for temperature detection from three or more reference levels having different temperatures. It is also possible to perform temperature detection by combining
  • the above-described high temperature test and low temperature test are not performed as dedicated temperature tests for semiconductor device temperature detectors, but other temperature tests are used to reduce test costs. It is also possible.
  • the present invention can be applied to a temperature detector of a semiconductor device.
  • the present invention is applied to a semiconductor memory device such as a DRAM that controls a cycle of a refresh operation of a memory unit by an output of the temperature detector.
  • the present invention can be widely applied as a temperature detector of various semiconductor devices that performs a predetermined control by performing an accurate temperature detection.

Abstract

　半導体装置の温度検出器は、温度の異なる複数のリファレンスレベルから温度検出用リファレンスレベルを合成して温度検出を行う。また、温度検出器は、リフレッシュ動作を必要とするメモリ部を有する半導体記憶装置の温度検出に適用され、該半導体記憶装置に設けられたリフレッシュ周期制御回路は、該温度検出器の出力に応じて前記メモリ部におけるリフレッシュ動作の周期を制御する。

Description

明 細 書
半導体装置の温度検出器および半導体記憶装置
技術分野
[0001] 本発明は半導体装置の温度検出器および半導体記憶装置に関し、特に、 DRAM 等のデータ保持のためにリフレッシュ動作を必要とする半導体記憶装置の温度検出 器に関する。
背景技術
[0002] 従来、例えば、携帯電話等の携帯機器用の半導体記憶装置 (メモリ）としては SRA M (Static Random Access Memory)が使用されていた力 携帯機器の機能向上等に 伴って必要とされるメモリ容量は年々増加する傾向にある。そのため、携帯機器用の メモリとして大容量メモリである DRAM (Dynamic Random Access Memory)を使用す るようになって来ている。そこで、問題となるのが、携帯機器の電池の持ち時間である
[0003] SRAMはデータ保持にほとんど電力を消費しないが、 DRAMはデータを保持する ために定期的にリフレッシュ動作を必要とするため、スタンバイ状態においてもある程 度の電力を消費する。すなわち、メモリとして DRAMを適用した携帯機器は、実際に 使用していない状態でもデータを保持しておくだけで電力を消費し、電池の容量を 低下させてしまうことになる。
[0004] このようなスタンバイ状態における電池の容量低下を低減するには、スタンバイ状態 における DRAMのリフレッシュ動作の回数を減らして消費電流を削減すれば良い。 具体的に、例えば、 DRAMのデータ保持時間は、温度が低いほどデータ保持時間 が長くなる特性を持っているため、ある特定の境界温度よりも DRAMの温度が低い 場合には、温度が高い状態よりもリフレッシュ動作の周期（リフレッシュ動作の時間間 隔）を長く設定してリフレッシュ動作の回数を減らせば良い。
[0005] ところで、従来、メモリセルのリフレッシュ動作の周期を切り替えるリフレッシュ制御回 路と、リファレンス部およびレギユレ一タ部を備える電圧バイアス部からのバイアス電 圧によりバイアスされる温度検出部とを備え、温度検出部による所定温度検出により リフレッシュ制御回路の制御を切り替えて、高温領域にぉレ、ては短周期のリフレツシ ュ動作を行わせると共に、低温領域にぉレ、ては長周期のリフレッシュ動作を行わせる ことによって、全温度範囲でのメモリセルのデータ保持特性を維持しながら低温領域 における消費電流を低減するようにした半導体記憶装置が提案されている（例えば、 特許文献 1参照)。
[0006] さらに、従来、順方向電流ソースおよび逆方向電流ソースに流れる電流量によって 電圧レベルが決まる順方向感知信号および逆方向感知信号を発生するプログラマ ブル温度感知部と、順方向感知信号および逆方向感知信号の電圧レベルを比較し て温度情報信号を発生する比較器を備え、所定の臨界温度点で順方向感知信号と 逆方向感知信号における電圧レベルの大きさの順序が置き換えられることで臨界温 度点を外部から調節できるようにしたプログラマブル温度センサが提案されてレ、る（例 えば、特許文献 2参照）。
[0007] 特許文献 1 :特開 2003— 132678号公報
特許文献 2：特開 2000 - 074748号公報
[0008] なお、従来の半導体装置の温度検出器および半導体記憶装置、並びに、それらの 問題点に関しては、後に図面を参照して詳述する。
発明の開示
[0009] 本発明の目的は、温度検出の精度を向上させた半導体装置の温度検出器を提供 することにある。さらに、本発明の目的は、高精度の温度検出器を適用することでリフ レッシュ動作の周期を適切に制御し、消費電力を低減することのできる半導体記憶 装置を提供することにある。
[0010] 本発明の第 1の形態によれば、半導体装置の温度検出器であって、温度の異なる 複数のリファレンスレベルから温度検出用リファレンスレベルを合成して温度検出を 行うことを特徴とする半導体装置の温度検出器が提供される。
[0011] 本発明の第 2の形態によれば、リフレッシュ動作を必要とするメモリ部を有する半導 体記憶装置であって、該半導体記憶装置の温度を検出する温度検出器と、該温度 検出器の出力に応じて前記メモリ部におけるリフレッシュ動作の周期を制御するリフ レッシュ周期制御回路とを備え、前記温度検出器は、温度の異なる複数のリファレン スレベルから温度検出用リファレンスレベルを合成して温度検出を行うことを特徴とす る半導体記憶装置が提供される。
図面の簡単な説明
[図 1]温度検出器が適用される半導体装置の一例としての DRAMの要部を概念的 に示すブロック図である。
[図 2]図 1に示す DRAMにおけるメモリセルのデータ保持時間の温度依存性を説明 するための図である。
[図 3]従来の半導体装置の温度検出器の一例を概略的に示すブロック図である。
[図 4]図 1に示す DRAMにおけるリフレッシュ周期制御回路の一例を示すブロック図 である。
[図 5]図 3に示す温度検出器におけるヒューズ回路の一例を示す回路図である。
[図 6]図 3に示す温度検出器におけるセレクタ回路の一例を示す回路図である。
[図 7]図 3に示す温度検出器におけるデコード回路の一例を示す回路図である。
[図 8]図 3に示す温度検出器におけるリファレンスレベルトリミング回路の一例を示す 回路図である。
[図 9]図 3に示す温度検出器におけるリファレンスレベルトリミング回路の他の例を示 す回路図である。
[図 10]図 3に示す温度検出器における温度検出回路の一例を示す回路図である。
[図 11]図 10に示す温度検出回路の動作を説明するための図である。
[図 12]図 3に示す温度検出器におけるシグネチヤ出力回路の一例を示す回路図で ある。
[図 13]本発明に係る半導体装置の温度検出器の一実施例を概略的に示すブロック 図である。
[図 14]図 13に示す温度検出器におけるリファレンスレベルトリミング回路の一実施例 を示す回路図である。
[図 15]図 14に示すリファレンスレベルトリミング回路の要部を示す回路図である。
[図 16]図 14に示すリファレンスレベルトリミング回路の動作を説明するための図である 発明を実施するための最良の形態
[0013] まず、本発明に係る半導体装置の温度検出器および半導体記憶装置の実施例を 説明する前に、従来の半導体装置の温度検出器および半導体記憶装置、並びに、 それらの問題点を、添付図面（図 1一図 12)を参照して詳述する。
[0014] 図 1は温度検出器が適用される半導体装置の一例としての DRAM (半導体記憶装 置）の要部を概念的に示すブロック図である。図 1において、参照符号 1は温度検出 器、 2はリフレッシュ周期制御回路、そして、 3は DRAM部を示している。
[0015] DRAM部 3は、リフレッシュ動作を必要とするメモリ部を備える。温度検出器 1は、 D RAM3の温度を検出し、温度検出信号 TSをリフレッシュ周期制御回路 2に出力する 。そして、リフレッシュ周期制御回路 2は、温度検出器 1からの温度検出信号 TSに応 じて DRAM部 3にリフレッシュ要求信号 RRを出力し、 DRAM部 3 (メモリ部）における リフレッシュ動作の周期を制御する。
[0016] 図 2は図 1に示す DRAMにおけるメモリセルのデータ保持時間の温度依存性を説 明するための図である。
[0017] 図 2に示されるように、例えば、 DRAMのメモリセルは、温度が低いほどデータ保持 時間が長くなり、逆に、温度が高いほどデータ保持時間が短くなる。そこで、図 2では 、ある閾値となる温度 Tthを設定し、半導体装置（半導体記憶装置： DRAM)の温度 力 Sこの設定温度 Tthよりも低いときにはリフレッシュ動作の周期を長くし、且つ、 DRA Mの温度がこの設定温度 Tthよりも高いときにはリフレッシュ動作の周期を短くする様 子を示している。
[0018] 図 3は従来の半導体装置の温度検出器の一例を概略的に示すブロック図である。
[0019] 図 3に示されるように、温度検出器 1は、例えば、 DRAMのリフレッシュ周期制御回 路 2に対して検出された温度を示す温度検出信号 TSを供給するためのものであり、 パッド 17に接続されたシグネチヤ出力回路 16、ヒューズ回路 11、セレクタ回路 12、 デコード回路 13、リファレンスレベルトリミング回路 140、および、温度検出回路 15を 備えている。
[0020] この温度検出器 1は、例えば、製造ばらつき等による温度検出器の検出温度のばら つきを試験工程で調整するようになっている。すなわち、温度検出器 1において、チ ップ（DRAM)の温度を検出用温度に設定し、リファレンスレベルトリミング回路 140 により温度検出回路 15に与えるリファレンスレベル RLをトリミングするようになってい る。
[0021] 図 4は図 1に示す DRAMにおけるリフレッシュ周期制御回路の一例を示すブロック 図である。
[0022] 図 4に示されるように、リフレッシュ周期制御回路 2は、温度検出器 1からの温度検 出信号 TSを受け取ってチップの温度に対応した周期でリフレッシュ動作を実行する ためのものであり、分周器制御回路 21、リング発振器 22、および、分周器 23を備え ている。
[0023] そして、分周器制御回路 21は、温度検出器 1からの温度検出信号 TSに応じて、分 周器 23の所定の分周段からの出力を選択し、リフレッシュ要求信号 RRとして出力す るようになっている。すなわち、検出温度が低ければ、周期の長い（周波数の低い）分 周段からの出力が選択され、逆に、検出温度が高ければ、周期の短い（周波数の高 レ、）分周段からの出力が選択される。なお、リフレッシュ周期制御回路 2からのリフレツ シュ要求信号 RRは DRAM部 3に供給され、 DRAMの温度に対応した周期でリフレ ッシュ動作が実行される。
[0024] 図 5は図 3に示す温度検出器におけるヒューズ回路の一例を示す回路図である。
[0025] 図 5に示されるように、ヒューズ回路 11は、例えば、 NANDゲート 111、インバータ 1 12, 113、 nチャネル型 MOSトランジスタ（nMOSトランジスタ） 114、および、ヒユー ズ 115を備える。
[0026] NANDゲート 111の一方の入力には、ヒューズリセット信号 FRが供給され、 nMOS トランジスタ 114のゲートにはヒューズセット信号 FSが供給されている。なお、 NAND ゲート 111の他方の入力および出力は、インバータ 112の出力および入力と交差接 続され、ラッチを構成している。
[0027] ヒューズリセット信号 FRは、ヒューズ回路 11の出力信号 FOをリセットするもので、低 レベル『L』のヒューズリセット信号 FRを与えることで、ヒューズ回路 11の出力信号 F〇 を高レベル『H』に保持する。ヒューズセット信号 FSは、トランジスタ 114のゲートに高 レベル『H』を与えることでトランジスタ 114をオンし、ヒューズ回路 11からヒューズ 115 の状態に応じたレベルの出力信号 F〇を出力する。
[0028] すなわち、ヒューズセット信号 FSが高レベル『H』になると、トランジスタ 114がオンし 、ヒューズ 115が溶断していなければインバータ 112の入力は低レベル『L』になって 、ヒューズ回路 11からは低レベル『L』の出力信号 F〇が出力され、また、ヒューズ 115 が溶断していれば、インバータ 112の入力は高レベル『H』のままとなり、ヒューズ回路 11からは高レベル『H』の出力信号 FOがそのまま出力される。
[0029] 図 6は図 3に示す温度検出器におけるセレクタ回路の一例を示す回路図である。
[0030] 図 6に示されるように、セレクタ回路 12は、インバータ 121— 124、並びに、 pMOS トランジスタおよび nMOSトランジスタで構成されるトランスファゲート 125， 126を備 える。セレクタ回路 12には、外部からトリミングテスト用試験コード TTC、ヒューズ回路 11からの出力信号 F〇および温度検出トリミングテストモード切り替え信号 TTSが入 力される。
[0031] まず、温度検出トリミングテストモード切り替え信号 TTSが低レベル『L』のとき、トラ ンスファゲート 125はオンして 126はオフし、ヒューズ回路の出力信号 FOがインバー タ 121、トランスファゲート 125およびインバータ 124を介してトリミング用選択信号 SS として出力される。また、温度検出トリミングテストモード切り替え信号 TTSが高レベル 『H』のとき、トランスファゲート 125はオフして 126はオンし、トリミングテスト用試験コ ード TTCがインバータ 123、トランスファゲート 126およびインバータ 124を介してトリ ミング用選択信号 SSとして出力される。
[0032] すなわち、セレクタ回路 12は、温度検出トリミングテストモード切り替え信号 TTSに より温度検出トリミングテストモードを選択 (TTSが高レベル『H』）することで、ヒューズ 出力 FOをテストコード TTCに切り替え、トリミング用選択信号 SSとして出力するよう になっている。このトリミング用選択信号 SSは、デコード回路 12に入力され、トリミング 用デコード信号となる。
[0033] 図 7は図 3に示す温度検出器におけるデコード回路の一例を示す回路図である。こ の図 7に示すデコード回路 13は、インバータ 130 135および NANDゲート 136 139を備え、 2ビットのトリミング用選択信号 SSをデコードして相補の 4つのデコード 出力 DS1 , /DS1 ; DS2, /DS2 ; DS3, /DS3 ; DS4， /DS4 (卜];ミング用デ ー ド信号 DS)を出力するようになっている。なお、トリミング用選択信号 SSのビット数お よびデコード回路 13の構成等は、様々に変化させることができるのはいうまでもない
[0034] 図 8は図 3に示す温度検出器におけるリファレンスレベルトリミング回路の一例を示 す回路図である。
[0035] 図 8に示されるように、リファレンスレベルトリミング回路 140は、抵抗 141—1 , 141- 2,■·■, 141-n, 141_ (n+ l)、および、トランスファゲート 142—1， 142-2,…， 142 _nを備え、トリミング用デコード信号 DS (相補の n個のデコード出力 DS1， /DS1 ; DS2, /DS2 ;…； DSn， /DSn)によりトランスファゲート 142—1， 142—2,…， 14 2— nの任意の 1つを選択し、対応する抵抗分割の電圧レベルをリファレンスレベル R Lとして出力するようになっている。なお、図 8では、相補の n個のデコード出力（DS1 , /DS1 ; DS2, /DS2 ; - - - ; DSn, /DSn)によりリファレンスレベル RLの電圧レべ ルを制御するようになっている力 例えば、図 7に示すデコード回路 13のように相補 の 4つのデコード出力 DS1 , /DS1 ; DS2, /DS2 ; DS3, /DS3 ; DS4, /DS4 を使用する場合には、トランスファゲートは 4つとなる。
[0036] 図 9は図 3に示す温度検出器におけるリファレンスレベルトリミング回路の他の例を 示す回路図である。
[0037] 図 9と図 8との比較から明らかなように、図 9に示すリファレンスレベルトリミング回路 1 40，は、図 8のリファレンスレベルトリミング回路 140において、基準レベル（電源線 V REF)と抵抗 141一 1との間に、並列接続された抵抗 143および pMOSトランジスタ 1 44を挿入すると共に、接地線 (GND)と抵抗 141- (n+ l)との間に、並列接続され た抵抗 145および nMOSトランジスタ 146を揷入したものである。 信号 OSCが供給され、オフセット制御信号 OSCを低レベル『L』から高レベル『H』に することによって、リファレンスレベル RLを低レベル側にシフトさせることができる。
[0039] 図 10は図 3に示す温度検出器における温度検出回路の一例を示す回路図である
[0040] 図 10に示されるように、温度検出回路 15は、抵抗 151、ダイオード 152、差動増幅 器 153およびインバータ 154を備え、差動増幅器 153により、基準レベル (VREF)と 接地線 (GND)との間に直列に接続された抵抗 151およびダイオード 152によるモニ タレベル MLとリファレンスレベル RLとの比較を行い、インバータ 154を介して温度検 出信号 TSを出力する。
[0041] 図 11は図 10に示す温度検出回路の動作を説明するための図である。
[0042] 差動増幅器 153は、チップの温度変化によるダイオード 152の特性変化を利用し たモニタレベル MLとリファレンスレベルトリミング回路 140 (140，）からのリファレンス レベル RLとの比較を行う。具体的に、モニタレベル MLがリファレンスレベル RLよりも 上 (例えば、図 11 (a)中の PI)、すなわち、実際のチップの温度が設定された温度よ りも低ければ、差動増幅器 153の出力信号 C〇は低レベル『L』（図 11 (b)参照）となり 、温度検出信号 TSは高レベル『H』（図 11 (c)参照）となる。逆に、モニタレベル ML 力 Sリファレンスレベル RLよりも下 (例えば、図 11 (a)中の P2)、すなわち、実際のチッ プの温度が設定された温度よりも高ければ、差動増幅器 153の出力信号 COは高レ ベル『H』（図 11 (b)参照）となり、温度検出信号 TSは低レベル『L』（図 11 (c)参照）と なる。
[0043] この温度検出信号 TSは、リフレッシュ周期制御回路 2に供給されると共に、シグネ チヤ出力回路 16を介してパッド 17から取り出される。
[0044] 図 12は図 3に示す温度検出器におけるシグネチヤ出力回路の一例を示す回路図 である。
[0045] 図 12に示されるように、シグネチヤ出力回路 16は、シグネチヤイネ一ブル信号 SE がゲートに供給された nMOSトランジスタ 161および温度検出信号 TSがゲートに供 給された nM〇Sトランジスタ 162を備え、シグネチヤイネ一ブル信号 SEを高レベル『 H』とすることで、実際のチップの温度が設定温度よりも低温ならばパッド 17に電流が 出力されるようになる。
[0046] ここで、リファレンスレベルトリミング回路として図 8に示す回路 140を適用した場合 を説明する。
[0047] まず、チップの温度を温度検出器 1の検出温度に設定する。さらに、セレクタ回路 1 2により温度検出トリミングテストモードを選択することで、ヒューズ回路の出力信号 F Oをトリミングテスト用試験コード TTCに切り替える。
[0048] これにより、トリミングテスト用試験コード TTCがデコード回路 13に入力され、デコー ド回路 13からはトリミング用デコード信号 DSが出力される。そして、このトリミング用デ コード信号 DSにより、リファレンスレベルトリミング回路 140から出力されるリファレンス レベル RLのトリミングを行うことができる。
[0049] リファレンスレベル RLは、温度検出回路 15において、ダイオード 152と抵抗 151の 直列接続のモニタレベル MLと比較される。モニタレベル MLがリファレンスレベル R Lより上、すなわち、設定温度より低温ならば温度検出信号 TSは高レベル『H』となり 、逆に、モニタレベル MLがリファレンスレベル RLより下、すなわち、設定温度より高 温ならば温度検出信号 TSは低レベル『L』となる。
[0050] この温度検出信号 TSは、シグネチヤイネ一ブル信号 SEを高レベル『H』にすれば 、設定温度より低温ならばパッド 17に電流が出力されるようになる。この電流のオン /オフの切り替わりポイントがモニタレベル MLとリファレンスレベル RLの交差ポイント であり、リファレンスレベルトリミング回路 140のトリミング補正点である。このときのトリミ ングテスト用試験コード TTCでヒューズ回路 11のヒューズをカットすることにより、温度 検出回路 15の設定温度のオフセット補正を行うことができる。
[0051] また、リファレンスレベルトリミング回路として図 9に示す回路 140'を適用した場合を 説明する。
[0052] まず、チップの温度を高温試験温度（例えば、 90°C— 100°C程度）に設定し、リファ レンスレベルトリミング回路 140，のオフセット制御信号 OCSを高レベル『H』にするこ とで、リファレンスレベル RLを温度検出回路 15の設定温度に対するリファレンスレべ ルから、試験温度に対するリファレンスレベルにオフセット電圧を制御する。さらに、 セレクタ回路 12により温度検出トリミングテストモードを選択することで、ヒューズ回路 の出力信号 F〇をトリミングテスト用試験コード TTCに切り替える。
[0053] これにより、トリミングテスト用試験コード TTCがデコード回路 13に入力され、デコー ド回路 13からはトリミング用デコード信号 DSが出力される。そして、このトリミング用デ コード信号 DSにより、リファレンスレベルトリミング回路 140，から出力されるリファレン スレベル RLのトリミングを行うことができる。 [0054] リファレンスレベル RLは、温度検出回路 15において、ダイオード 152と抵抗 151の 直列接続のモニタレベル MLと比較される。モニタレベル MLがリファレンスレベル R Lより上、すなわち、設定温度より低温ならば温度検出信号 TSは高レベル『H』となり 、逆に、モニタレベル MLがリファレンスレベル RLより下、すなわち、設定温度より高 温ならば温度検出信号 TSは低レベル『L』となる。
[0055] この温度検出信号 TSは、シグネチヤイネ一ブル信号 SEを高レベル『H』にすれば 、設定温度より低温ならばパッド 17に電流が出力されるようになる。この電流のオン /オフの切り替わりポイントがモニタレベル MLとリファレンスレベル RLの交差ポイント であり、リファレンスレベルトリミング回路 140'のトリミング補正点である。このときのトリ ミングテスト用試験コード TTCでヒューズ回路 11のヒューズをカットすることにより、温 度検出回路 15の設定温度のオフセット補正を行うことができる。
[0056] そして、リファレンスレベルトリミング回路 140'を適用した場合、 pMOSトランジスタ 144および nMOSトランジスタ 146のゲートに供給されるオフセット制御信号 OSCに より、トリミングテスト用試験時の試験温度と通常動作時の検出温度との差を調整する 検出温度調整用オフセット電圧をつけることで、任意の試験温度でリファレンスレべ ルのトリミングを行うことが可能となる。
[0057] し力 ながら、リファレンスレベルトリミング回路として図 8に示す回路 140を適用した 場合、チップ温度を検出温度にする試験工程が増えるため、試験コストが増加する 問題がある。また、リファレンスレベルトリミング回路として図 9に示す回路 140'を適用 した場合、検出温度調整用のオフセット自身の製造ばらつきに対応することができな いという問題がある。
[0058] 以下、本発明に係る半導体装置の温度検出器および半導体記憶装置の実施例を
、添付図面を参照して詳述する。
[0059] 図 13は本発明に係る半導体装置の温度検出器の一実施例を概略的に示すブロッ ク図である。本実施例の温度検出器 1は、図 3に示す温度検出器と同様に、例えば、
DRAMのリフレッシュ周期制御回路 2に対して検出された温度を示す温度検出信号
TSを供給するためのものである。
[0060] 図 13と前述した図 3との比較から明らかなように、本実施例の温度検出器 1は、図 3 に示す温度検出器におけるリファレンスレベルトリミング回路 140 (140' )を、基準レ ベル VREFおよび動作モード切り替え信号 OTSが供給されたリファレンスレベルトリ ミング回路 14として構成したものであり、ヒューズ回路 11、セレクタ回路 12、デコード 回路 13、温度検出回路 15、および、パッド 17に接続されたシグネチヤ出力回路 16 は、図 3の温度検出器と実質的に同様のものである。
[0061] 図 14は図 13に示す温度検出器におけるリファレンスレベルトリミング回路の一実施 例を示す回路図である。図 14において、参照符号 41は低温用リファレンスレベルトリ ミング部、 42は高温用リファレンスレベルトリミング部、 43は低温用ボルテージフォロ ヮ、 44は高温用ボルテージフォロワ、そして、 45はリファレンスレベル切り替え部を示 している。
[0062] 低温用リファレンスレベルトリミング部 41および高温用リファレンスレベルトリミング部 42は同様の回路構成とされ、差動増幅器 413 (423)、 pMOSトランジスタ 414 (424 )、可変抵抗411 (421)、ぉょび、抵抗411- (11+ 1) (421— (n+ 1) )を備えている。
[0063] 図 15は図 14に示すリファレンスレベルトリミング回路の要部を示す回路図であり、 低温用リファレンスレベルトリミング部 41および高温用リファレンスレベルトリミング部 4 2の一例を示すものである。すなわち、図 14の低温用リファレンスレベルトリミング部 4 1 (高温用リファレンスレベルトリミング部 42)における可変抵抗 411を、 n個の抵抗 41 1-1, 411-2, · · ·, 411— n、および、トランスファゲート 412—1, 412—2,…， 412— n で構成し、トリミング用デコード信号 DS (相補の n個のデコード出力 DS1 , /DS1 ; D S2, /DS2 ; - - - ; DSn, /DSn)によりトランスファゲート 412— 1, 412—2,…， 412— nの任意の 1つを選択して対応する抵抗分割の電圧レベルを差動増幅器 413の正入 力に供給するようになっている。ここで、差動増幅器 413の負入力には、基準レベル VREFが供給され、そして、差動増幅器 413の出力信号力 ¾M〇Sトランジスタ 414の ゲートに供給されている。なお、図 15では、相補の n個のデコード出力（DS1， ZDS 1 ; DS2, /DS2 ;…； DSn, /DSn)により差動増幅器 413の正入力に供給する信 号の電圧レベルを制御するようになっている力 例えば、図 7に示すデコード回路 13 のように相補の 4つのデコード出力 DS1， /DS1 ; DS2, /DS2 ; DS3, /DS3 ; D S4， ZDS4を使用する場合には、トランスファゲートは 4つとなる。 [0064] 再び、図 14を参照すると、低温用ボルテージフォロワ 43および高温用ボルテージ フォロワ 44は同様の回路構成で、差動増幅器 431 (441)および pMOSトランジスタ 4 32 (442)を備えてレ、る。リファレンスレベル切り替え部 45は、抵抗 Ra, Rb, RL、およ び、トランスファゲート 451— 453を備えている。これらのトランスファゲート 451 ;452 ; 453は、それぞれ相補の動作モード切り替え信号 OTSl， /OTSl ; OTS2, /OT S2 ;〇TS3, Z〇TS3により任意の 1つが選択され、リファレンスレベル RLとして出力 されるようになつている。
[0065] 次に、本発明に係る半導体装置の温度検出器におけるリファレンスレベルトリミング 回路の動作の一例を説明する。
[0066] まず、チップの温度を高温試験温度（例えば、 90°C— 100°C)に設定する。ここで、 リファレンスレベル切り替え部 45でレベル RefHTを選択して高温試験モード（高温 測定モード）に移行する。すなわち、動作モード切り替え信号 OTS3， /OTS3を高 レベル『H』，低レベル『L』としてトランスファゲート 453のみをオンして、レベル RefH Tをリファレンスレベル RLとして出力する。
[0067] この状態で、高温用リファレンスレベルトリミング部 42を用いてリファレンスレベルの 調整を行う。すなわち、高温用リファレンスレベルトリミング部 42から出力される補正さ れた基準レベル VrHTは、高温用ボルテージフォロワ 44を介してレベル RefHTとし て出力される。高温用ボルテージフォロワ 44から出力されたレベル RefHTは、リファ レンスレベル切り替え部 45でレベル RefHTを選択しているので、高温側リファレンス レベルとして出力される。
[0068] ここで、リファレンスレベル切り替え部 45から出力されたリファレンスレベル RLは、 図 10を参照して説明した温度検出回路 15における差動増幅器 153により、ダイォー ド 152および抵抗 151の直列接続のモニタレベル MLと比較される。そして、モニタレ ベル MLがリファレンスレベル RLより上、すなわち、設定温度より低温ならば温度検 出信号 TSは高レベル『H』となり、逆に、モニタレベル MLがリファレンスレベル RLよ り下、すなわち、設定温度より高温ならば温度検出信号 TSは低レベル『L』となる。
[0069] この温度検出信号 TSは、シグネチヤイネ一ブル信号 SEを高レベル『H』にすれば 、設定温度より低温ならばパッド 17に電流が出力されるようになる。この電流のオン /オフの切り替わりポイントがモニタレベル MLとリファレンスレベル RLの交差ポイント であり、高温用リファレンスレベルトリミング部 42のトリミング補正点である。高温試験 時には、テストモードを使用して、高温用リファレンスレベルトリミング部 42でトランスフ ァゲート（422—1— 422_n)を 1つずつ順次オンにして、パッド 17に流れる電流のォ ン/オフの切り替わりポイントを探し、これを記録する。
[0070] 次に、チップの温度を低温試験温度（例えば、 20°C— 30°C)に設定する。ここで、リ ファレンスレベル切り替え部 45でレベル RefLTを選択して低温試験モード（低温測 定モード）に移行する。すなわち、動作モード切り替え信号 OTSl， /OTS1を高レ ベル『H』，低レベル『L』としてトランスファゲート 451のみをオンして、レベル RefLT
[0071] この状態で、低温用リファレンスレベルトリミング部 41を用いてリファレンスレベルの 調整を行う。すなわち、低温用リファレンスレベルトリミング部 41から出力される補正さ れた基準レベル VrLTは、低温用ボルテージフォロワ 43を介してレベル RefLTとして 出力される。低温用ボルテージフォロワ 43から出力されたレベル RefLTは、リファレ ンスレベル切り替え部 45でレベル RefLTを選択してレ、るので、低温側リファレンスレ ベルとして出力される。
[0072] ここで、リファレンスレベル切り替え部 45から出力されたリファレンスレベル RLは、 温度検出回路 15における差動増幅器 153により、ダイオード 152および抵抗 151の 直列接続のモニタレベル MLと比較される。そして、モニタレベル MLがリファレンスレ ベル RLより上、すなわち、設定温度より低温ならば温度検出信号 TSは高レベル『H 』となり、逆に、モニタレベル MLがリファレンスレベル RLより下、すなわち、設定温度 より高温ならば温度検出信号 TSは低レベル『L』となる。
[0073] この温度検出信号 TSは、シグネチヤイネ一ブル信号 SEを高レベル『H』にすれば 、設定温度より低温ならばパッド 17に電流が出力されるようになる。この電流のオン /オフの切り替わりポイントがモニタレベル MLとリファレンスレベル RLの交差ポイント であり、低温用リファレンスレベルトリミング部 41のトリミング補正点である。低温試験 時には、テストモードを使用して、低温用リファレンスレベルトリミング部 41でトランスフ ァゲート（412—1— 412_n)を 1つずつ順次オンにして、パッド 17に流れる電流のォ ン/オフの切り替わりポイントを探し、これを記録する。
[0074] さらに、上述した高温試験および低温試験で判明したトリミングポイントのヒューズを 各々カットする。すなわち、図 5を参照して説明したヒューズ回路 11におけるヒューズ 115を溶断する。これにより、 RefHT/RefLTは、温度検出回路 15のオフセット補 正、並びに、モニタレベル温度依存補正がなされたレベルになる。その結果、リファレ ンスレベル切り替え部 45の RefHTと RefLTとの間を直列接続した抵抗 Ra， Rb， RL により分圧される電圧は、モニタレベルの温度依存を反映したものとなる。
[0075] 最後に、リファレンスレベル切り替え部 45でレベル RefDETを選択して通常動作モ ードに移行する。すなわち、動作モード切り替え信号 OTS2， /OTS2を高レベル『 H』，低レベル『L』としてトランスファゲート 452のみをオンして、レベル RefDETをリフ アレンスレベル RLとして出力する。ここで、リファレンスレベル切り替え部 45の抵抗 Ra , Rb, RLにより抵抗分割されたリファレンスレベル RLはトリミング補正済みのレベル になっているため、高精度の温度検出が可能となる。
[0076] 図 16は図 14に示すリファレンスレベルトリミング回路の動作を説明するための図で あり、温度検出回路 15におけるモニタレベル MLが ML1から ML2にばらついた場 合を示すものである。ここで、図 16において、モニタレベル ML1および ML2は、高 温試験の温度 Thtで一致（RefHTO)し、低温試験の温度 Titでレベル RefLTlおよ び RefLT2と大きく異なる場合を示してレ、る。
[0077] 具体的に、例えば、図 14に示すリファレンスレベルトリミング回路 14のリファレンスレ ベル切り替え部 45における抵抗 Raと Rbの比が Ra : Rb = l : 2であれば、温度検出回 路 15により検出される温度（検出温度) Tdetは、低温試験温度 Titと高温試験温度 T htとの間の 1 : 2の位置に来る。検出温度 Tdetは、低温試験温度 Titと高温試験温度 Thtの比で決まるため、温度検出回路 15のモニタレベルの温度依存がばらついても 、前述したレベル RefHTおよび RefLTのトリミングによって補正することができる。な お、 RLは、 RL/ (Ra + Rb + RL)く RefHT/RefLTの関係が成立する必要がある
[0078] このように、本発明の半導体装置の温度検出器は、高温試験および低温試験にお いて、高温用および低温用リファレンスレベルのトリミングを行った後、その他の温度 は、抵抗分割で作成することによって、検出温度の精度を向上させることができる。
[0079] さらに、上記半導体装置の温度検出器を DRAM等のデータ保持のためにリフレツ シュを必要とする半導体記憶装置に適用することにより、リフレッシュ動作の周期を適 切に制御して消費電力を低減することができる。
[0080] 以上において、低温試験および高温試験の順序は何れが先でも良レ、。また、ヒユー ズカットは、まとめて行う必要は無ぐ高温試験後および低温試験後にそれぞれ行う こともできる。さらに、上述した実施例では、低温側および高温側の 2つのリファレンス レベルから温度検出用リファレンスレベルを合成している力 S、これは、温度の異なる 3 つ以上のリファレンスレベルから温度検出用リファレンスレベルを合成して温度検出 を行うことも可能である。また、例えば、上述した高温試験および低温試験は、半導 体装置の温度検出器のための専用の温度試験として行わずに、他の温度試験を流 用することにより、試験コストの削減を計ることも可能である。
[0081] 本発明は、半導体装置の温度検出器に適用することができ、特に、温度検出器の 出力によりメモリ部のリフレッシュ動作の周期を制御する DRAM等の半導体記憶装 置を初めとし、高精度の温度検出を行って所定の制御を行う様々な半導体装置の温 度検出器として幅広く適用することができる。

Claims

請求の範囲
[1] 半導体装置の温度検出器であって、温度の異なる複数のリファレンスレベル力 温 度検出用リファレンスレベルを合成して温度検出を行うことを特徴とする半導体装置 の温度検出器。
[2] 請求項 1に記載の半導体装置の温度検出器において、低温側リファレンスレベルと 高温側リファレンスレベルの 2つのリファレンスレベルから温度検出用リファレンスレべ ルを合成することを特徴とする半導体装置の温度検出器。
[3] 請求項 2に記載の半導体装置の温度検出器において、前記低温側リファレンスレ ベルと前記高温側リファレンスレベルは、各々調節可能であることを特徴とする半導 体装置の温度検出器。
[4] 請求項 1に記載の半導体装置の温度検出器において、高温試験により前記高温 側リファレンスレベルのトリミングを行うと共に、低温試験により前記低温側リファレンス レベルのトリミングを行い、且つ、前記温度検出用リファレンスレベルを、該トリミングさ れた高温側および低温側リファレンスレベルを抵抗分割して生成することを特徴とす る半導体装置の温度検出器。
[5] 請求項 4に記載の半導体装置の温度検出器において、前記高温試験および低温 試験は、前記半導体装置の温度検出器以外の温度試験を流用することを特徴とす る半導体装置の温度検出器。
[6] リフレッシュ動作を必要とするメモリ部を有する半導体記憶装置であって、
該半導体記憶装置の温度を検出する温度検出器と、
該温度検出器の出力に応じて前記メモリ部におけるリフレッシュ動作の周期を制御 するリフレッシュ周期制御回路とを備え、前記温度検出器は、温度の異なる複数のリ ファレンスレベルから温度検出用リファレンスレベルを合成して温度検出を行うことを 特徴とする半導体記憶装置。
[7] 請求項 6に記載の半導体記憶装置において、前記温度検出器は、低温側リファレ ンスレベルと高温側リファレンスレベルの 2つのリファレンスレベルから温度検出用リフ アレンスレベルを合成することを特徴とする半導体記憶装置。
[8] 請求項 7に記載の半導体記憶装置において、前記低温側リファレンスレベルと前記 高温側リファレンスレベルは、各々調節可能であることを特徴とする半導体記憶装置
[9] 請求項 6に記載の半導体記憶装置において、高温試験により前記高温側リファレン スレベルのトリミングを行うと共に、低温試験により前記低温側リファレンスレベルのト リミングを行レ、、且つ、前記温度検出用リファレンスレベルを、該トリミングされた高温 側および低温側リファレンスレベルを抵抗分割して生成することを特徴とする半導体 記憶装置。
[10] 請求項 9に記載の半導体記憶装置において、前記高温試験および低温試験は、 前記半導体装置の温度検出器以外の温度試験を流用することを特徴とする半導体 記憶装置。
PCT/JP2004/008630 2004-06-18 2004-06-18 半導体装置の温度検出器および半導体記憶装置 WO2005124785A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2004/008630 WO2005124785A1 (ja) 2004-06-18 2004-06-18 半導体装置の温度検出器および半導体記憶装置
JP2006514633A JP4603537B2 (ja) 2004-06-18 2004-06-18 半導体装置の温度検出器および半導体記憶装置
US11/542,139 US7492657B2 (en) 2004-06-18 2006-10-04 Semiconductor device temperature sensor and semiconductor storage device
US12/350,667 US7646659B2 (en) 2004-06-18 2009-01-08 Semiconductor device temperature sensor and semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/008630 WO2005124785A1 (ja) 2004-06-18 2004-06-18 半導体装置の温度検出器および半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/542,139 Continuation US7492657B2 (en) 2004-06-18 2006-10-04 Semiconductor device temperature sensor and semiconductor storage device

Publications (1)

Publication Number Publication Date
WO2005124785A1 true WO2005124785A1 (ja) 2005-12-29

Family

ID=35509965

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008630 WO2005124785A1 (ja) 2004-06-18 2004-06-18 半導体装置の温度検出器および半導体記憶装置

Country Status (3)

Country Link
US (2) US7492657B2 (ja)
JP (1) JP4603537B2 (ja)
WO (1) WO2005124785A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007310983A (ja) * 2006-05-19 2007-11-29 Fujitsu Ltd 半導体記憶装置及びリフレッシュ周期制御方法
US8045411B2 (en) 2006-04-13 2011-10-25 Hynix Semiconductor Inc. Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
US20210310876A1 (en) * 2017-12-01 2021-10-07 SK Hynix Inc. Digital temperature sensing circuit

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US7535786B1 (en) * 2006-04-19 2009-05-19 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
JP5168927B2 (ja) * 2007-02-14 2013-03-27 株式会社リコー 半導体装置およびそのトリミング方法
EP2235487A1 (en) * 2007-12-17 2010-10-06 Nxp B.V. Estimating temperature of memory elements
JP5242186B2 (ja) * 2008-02-04 2013-07-24 ルネサスエレクトロニクス株式会社 半導体装置
KR100949271B1 (ko) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
US8004917B2 (en) 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm
JP2010282317A (ja) * 2009-06-03 2010-12-16 Elpida Memory Inc 内部電源回路、半導体装置、及び半導体装置の製造方法
KR20110012882A (ko) * 2009-07-31 2011-02-09 주식회사 하이닉스반도체 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치
KR101132796B1 (ko) * 2010-02-25 2012-04-02 주식회사 하이닉스반도체 온도센서
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
JP2012149904A (ja) * 2011-01-17 2012-08-09 Seiko Epson Corp 温度検出回路及びセンサー装置
US8547267B2 (en) 2011-11-30 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Idle tone suppression circuit
KR20130098473A (ko) 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
US8542000B1 (en) 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
US8941369B2 (en) 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9541456B2 (en) 2014-02-07 2017-01-10 Sandisk Technologies Llc Reference voltage generator for temperature sensor with trimming capability at two temperatures
US9810585B2 (en) 2014-03-28 2017-11-07 Darryl G. Walker Semiconductor device having a temperature circuit that provides a plurality of temperature operating ranges
US9645191B2 (en) 2014-08-20 2017-05-09 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
US9613719B1 (en) 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US9715913B1 (en) 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
US10839888B1 (en) * 2019-07-22 2020-11-17 Micron Technology, Inc. Interpolation-based temperature-dependent power supply generation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307882A (ja) * 1992-04-02 1993-11-19 Nec Corp リフレッシュ要求回路
JPH1188127A (ja) * 1997-09-04 1999-03-30 Texas Instr Japan Ltd 発振回路
JP2000055742A (ja) * 1998-08-06 2000-02-25 Fujitsu Ltd 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置
JP2003132678A (ja) * 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
JP2003288786A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体装置
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120552A (ja) * 1973-03-16 1974-11-18
JPS61160896A (ja) * 1984-12-29 1986-07-21 Toshiba Corp ダイナミツクｒａｍのメモリリフレツシユ動作制御方式
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
KR100311036B1 (ko) 1998-08-08 2001-12-17 윤종용 프로그래머블온도센서와이를구비하는반도체장치
JP4194561B2 (ja) * 2003-04-23 2008-12-10 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100566302B1 (ko) * 2003-10-31 2006-03-30 주식회사 하이닉스반도체 파워업 신호 발생 장치
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
US7214910B2 (en) * 2004-07-06 2007-05-08 International Business Machines Corporation On-chip power supply regulator and temperature control system
KR100559731B1 (ko) * 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
JP4511377B2 (ja) * 2005-01-28 2010-07-28 パナソニック株式会社 強誘電体記憶装置
DE102006018921A1 (de) * 2006-04-24 2007-11-08 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Auffrischung von Speicherzellen
DE102006021527B3 (de) * 2006-05-09 2007-09-13 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307882A (ja) * 1992-04-02 1993-11-19 Nec Corp リフレッシュ要求回路
JPH1188127A (ja) * 1997-09-04 1999-03-30 Texas Instr Japan Ltd 発振回路
JP2000055742A (ja) * 1998-08-06 2000-02-25 Fujitsu Ltd 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置
JP2003132678A (ja) * 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
JP2003288786A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体装置
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045411B2 (en) 2006-04-13 2011-10-25 Hynix Semiconductor Inc. Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
JP2007310983A (ja) * 2006-05-19 2007-11-29 Fujitsu Ltd 半導体記憶装置及びリフレッシュ周期制御方法
US20210310876A1 (en) * 2017-12-01 2021-10-07 SK Hynix Inc. Digital temperature sensing circuit
US11656131B2 (en) * 2017-12-01 2023-05-23 SK Hynix Inc. Digital temperature sensing circuit

Also Published As

Publication number Publication date
US7646659B2 (en) 2010-01-12
US20090116539A1 (en) 2009-05-07
JPWO2005124785A1 (ja) 2008-04-17
JP4603537B2 (ja) 2010-12-22
US7492657B2 (en) 2009-02-17
US20070036015A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
WO2005124785A1 (ja) 半導体装置の温度検出器および半導体記憶装置
US7451053B2 (en) On die thermal sensor of semiconductor memory device and method thereof
US8545095B2 (en) Temperature sensing circuit and semiconductor memory device using the same
US8174921B2 (en) Semiconductor memory device having shared temperature control circuit
US7443754B2 (en) Semiconductor memory device
US7675350B2 (en) VPP voltage generator for generating stable VPP voltage
US7177218B2 (en) DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic
US9134183B2 (en) Temperature sensor
US9645016B2 (en) Temperature sensor
KR101132795B1 (ko) 온도센서
US7502710B2 (en) Temperature detection circuit
US20090196326A1 (en) Semiconductor device
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
US20110050286A1 (en) Temperature sensing circuit
JP5038742B2 (ja) セルフリフレッシュ制御回路、半導体装置
US8645095B2 (en) Synchronous multi-temperature sensor for semiconductor integrated circuits
US20120063210A1 (en) Semiconductor Device
US20100309735A1 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US8385138B2 (en) Internal voltage generation circuit
WO2014059560A1 (en) Apparatuses and methods for providing oscillation signals

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006514633

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11542139

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 11542139

Country of ref document: US

122 Ep: pct application non-entry in european phase